半導体装置の搬送方法および半導体装置の製造方法
【課題】半導体チップがトレイに張り付くのを防止する。
【解決手段】半導体チップ2を収容するための断面凹状の複数の収容部1c,1eが主面および裏面に形成されたトレイ1を複数段積み重ねた時に、下段のトレイ1の主面の収容部1cと、上段のトレイ1の裏面の収容部1eとが重なったところに形成される空間に半導体チップ2を収容した状態で搬送する搬送方法において、上段のトレイ1の裏面の収容部1eの底面に、半導体チップ2に接しないような高さの孤立状の突起1fを分散させて配置した。これにより、半導体チップ2が上段のトレイ1の裏面に張り付いてしまう現象を防止できる。
【解決手段】半導体チップ2を収容するための断面凹状の複数の収容部1c,1eが主面および裏面に形成されたトレイ1を複数段積み重ねた時に、下段のトレイ1の主面の収容部1cと、上段のトレイ1の裏面の収容部1eとが重なったところに形成される空間に半導体チップ2を収容した状態で搬送する搬送方法において、上段のトレイ1の裏面の収容部1eの底面に、半導体チップ2に接しないような高さの孤立状の突起1fを分散させて配置した。これにより、半導体チップ2が上段のトレイ1の裏面に張り付いてしまう現象を防止できる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の搬送方法および半導体装置の製造技術に関し、特に、トレイを用いた半導体装置の搬送技術に関するものである。
【背景技術】
【0002】
半導体装置の製造工程や出荷工程では、半導体ウエハから切り出された半導体チップ(CSP(Chip Size Package)を含む)を所望の場所に搬送する方法として、複数の半導体チップをトレイと呼ばれる板状の容器に収容した状態で搬送する方法がある。
【0003】
半導体チップの搬送時には同一構成の複数枚のトレイを多段に積み重ね、その複数枚の積み重ねられたものをさらに幾つかまとめて専用のビニール袋に収容して持ち運ぶようにしている。各トレイの主面および裏面には、半導体チップを収容するための断面凹状の複数の収容部が形成されており、そのトレイを積み重ねると、下段のトレイの主面の収容部と、上段(蓋側)のトレイの裏面の収容部とが重なったところに空間が形成されるようになっていて、その空間に半導体チップを収容することができるようになっている。
【0004】
ところで、上記のようなトレイを用いた半導体チップの搬送方法では、半導体チップの搬送時に半導体チップが静電気の作用によって上段のトレイの裏面に張り付いてしまう問題がある。半導体チップが上段のトレイの裏面に張り付いてしまうと、トレイから半導体チップを取り出すためや半導体チップの外観等を検査するために上段のトレイを取り外した時に、本来あるべきはずの下段のトレイの収容部に半導体チップが存在しないので、半導体チップの取り出しや検査ができない、という問題が生じる。そこで、半導体チップの張り付き防止対策として、上段のトレイの裏面の収容部に梨地(粗面)仕上げ加工を施している。
【0005】
なお、トレイを用いた搬送方法については、例えば特開2002−110778号公報に記載があり、搬送中の半導体チップの散乱や損傷を防止するために、蓋側のトレイに突起を設け、その突起で半導体チップを押さえ付けた状態で半導体チップを搬送する技術が開示されている(特許文献1参照)。
【0006】
また、例えば特開2002−2871号公報には、バンプ電極が形成されたCSPの搬送中の破損や破壊を防止するために、トレイのCSPの収容部にトレイよりも柔らかい材料で形成された緩衝部を設けた構成が開示されている。また、この文献にはその緩衝部のCSPとの対向面側に突起を設け、その突起によりCSPを支持する構成が開示されている(特許文献2参照)。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開2002−110778号公報
【特許文献2】特開2002−2871号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
しかし、上記上段のトレイの裏面の収容部に梨地(粗面)仕上げ加工を施す技術では、以下の課題があることを本発明者は見出した。
【0009】
すなわち、半導体チップの薄型化により半導体チップが軽くなるにつれ、また、半導体チップの主面(素子形成面)にポリイミド樹脂等のような樹脂膜が露出されている場合は、その樹脂膜の粘着性による作用も加わって半導体チップが上段のトレイの裏面に張り付き易くなることにより、上段のトレイの裏面の収容部に梨地仕上げ加工を施しても、半導体チップの張り付き現象を防止することができない、という問題である。
【0010】
本発明の目的は、半導体チップがトレイに張り付くのを防止することのできる技術を提供することにある。
【0011】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0012】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0013】
すなわち、本発明は、複数のトレイを多段に重ねた時に、トレイに収容された半導体チップの主面が対向するトレイの裏面の収容部に、半導体チップに接しない高さの突起を分散させて配置したものである。
【0014】
また、本発明は、半導体チップをトレイを用いて搬送する工程を有し、前記トレイの主面に形成された半導体チップ収容用の第1収容部を形成する複数の第1凸部と、前記トレイの裏面に形成された半導体チップ収容用の第2収容部を形成する複数の第2凸部とが、前記トレイを複数段に積み重ねた時に噛み合うように配置されているものである。
【発明の効果】
【0015】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0016】
すなわち、複数のトレイを多段に重ねた時に、トレイに収容された半導体チップの主面が対向するトレイの裏面の収容部に、半導体チップに接しない高さの突起を分散させて配置したことにより、半導体チップがトレイに張り付くのを防止することができる。
【図面の簡単な説明】
【0017】
【図1】本発明の一実施の形態である半導体装置の搬送方法に用いるトレイの主面の全体平面図である。
【図2】図1のトレイの裏面の全体平面図である。
【図3】図1のX1−X1線の断面図である。
【図4】図1のトレイを2段重ねた時のトレイの主面の全体平面図である。
【図5】図4のX2−X2線の断面図である。
【図6】図4のトレイの収容部の1個分の拡大平面図である。
【図7】図6のX3−X3線の断面図である。
【図8】図7の要部拡大断面図である。
【図9】図4〜図8の半導体チップの一例の要部拡大断面図である。
【図10】図1のトレイの裏面の収容部に設けられた突起の外形の変形例の斜視図である。
【図11】図1のトレイの裏面の収容部に設けられた突起の外形の変形例の斜視図である。
【図12】図1のトレイの裏面の収容部に設けられた突起の外形の変形例の断面図である。
【図13】図1のトレイの裏面の収容部に設けられた突起の配置個数の変形例を示すトレイの要部拡大平面図である。
【図14】本発明の一実施の形態である半導体装置の製造工程中の半導体ウエハの主面の全体平面図である。
【図15】図14の半導体ウエハの側面図である。
【図16】図14および図15に続く半導体装置の製造工程中の半導体ウエハの側面図である。
【図17】図16に続く半導体装置のダイシング工程中の半導体ウエハの側面図である。
【図18】図17のダイシング工程により半導体ウエハから切り出された半導体チップの主面の全体平面図である。
【図19】図18の半導体チップをトレイに収容中の様子を示すトレイの主面の全体平面図である。
【図20】図19のトレイを多段に重ねた様子を示すトレイの断面図である。
【図21】半導体チップを配線基板に搭載する工程の説明図である。
【図22】ワイヤボンディング工程の説明図である。
【図23】図22の配線基板の要部側面図である。
【図24】本発明の他の実施の形態である半導体装置の搬送方法に用いるトレイを2段重ねた時のトレイの主面の全体平面図である。
【図25】図24のX4−X4線の断面図である。
【図26】半導体チップをトレイに収容する時に生じる問題を説明するための説明図である。
【図27】半導体チップの搬送中に生じる問題を説明するための説明図である。
【図28】本発明の他の実施の形態である半導体装置の搬送工程で用いるトレイの主面の一例の全体平面図である。
【図29】図28のトレイの裏面の一例の全体平面図である。
【図30】図28のトレイの主面に図29のトレイの裏面の構成を透かして示した全体平面図である。
【図31】図28〜図30のX5−X5線の断面図である。
【図32】図28〜図30のX6−X6線の断面図である。
【図33】図28〜図30のX7−X7線の断面図である。
【図34】図28〜図30のX8−X8線の断面図である。
【図35】図28のトレイを複数段に積み重ねた時の主面の全体平面図である。
【図36】図35のX9−X9線の断面図である。
【図37】図35のX10−X10線の断面図である。
【図38】図35のX11−X11線の断面図である。
【図39】図35のX12−X12線の断面図である。
【図40】図35のトレイの主面側の要部斜視図である。
【図41】図35のトレイ1の裏面側の要部斜視図である。
【図42】半導体チップを収容した下段のトレイに他のトレイを重ねる時の様子を示すトレイの要部斜視図である。
【図43】下段のトレイに上段のトレイを重ねた後の様子を示すトレイの要部斜視図である。
【図44】本発明の一実施の形態である半導体装置の搬送工程で用いるトレイを2段積み重ねた状態の要部断面図である。
【図45】本発明の一実施の形態である半導体装置の搬送工程で用いるトレイの裏面に設けられた凸部の機能例を説明するためのトレイの要部断面図である。
【図46】本発明の一実施の形態である半導体装置の搬送工程で用いるトレイの裏面に設けられた凸部の機能例を説明するためのトレイの要部断面図である。
【図47】本発明の一実施の形態である半導体装置の搬送工程で用いるトレイの主面側の収容部に半導体チップを収容する工程時のトレイの要部断面図である。
【図48】図47に続く半導体チップの収容工程時のトレイの要部断面図である。
【図49】半導体チップの裏面検査工程におけるトレイの要部断面図である。
【図50】図49に続く半導体チップの裏面検査工程におけるトレイの要部断面図である。
【図51】図50に続く半導体チップの裏面検査工程におけるトレイの要部断面図である。
【図52】本発明の他の実施の形態である半導体装置の搬送工程で用いるトレイの要部平面図である。
【図53】図52のX13−X13線の断面図である。
【図54】本発明の他の実施の形態である半導体装置の搬送工程で用いるトレイの要部平面図である。
【図55】図54のX14−X14線の断面図である。
【図56】図54のX15−X15線の断面図である。
【図57】本発明のさらに他の実施の形態である半導体装置の搬送工程で用いるトレイの要部平面図である。
【図58】図57のトレイの裏面の要部平面図である。
【図59】図57のX16−X16線の断面図である。
【図60】図57のX17−X17線の断面図である。
【図61】図60をひっくり返して示した状態のトレイの要部断面図である。
【発明を実施するための形態】
【0018】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【0019】
(実施の形態1)
まず、本実施の形態1の半導体装置の搬送方法で用いるトレイの一例を図1〜図3に示す。図1は本実施の形態1のトレイ1の主面の全体平面図、図2は図1のトレイ1の裏面の全体平面図、図3は図1のX1−X1線の断面図をそれぞれ示している。なお、搬送は、工程間の搬送と、その他に出荷のための搬送など、種々の目的のための搬送を含む。
【0020】
本実施の形態1のトレイ1は、例えば半導体チップ(CSP(Chip Size Package)を含む)の搬送に使用される容器である。このトレイ1の外観は、例えば1つの角部にインデックス用の面取り部1aが形成された平面略正方形の薄板状とされており、その外形寸法は、例えば縦50mm程度、横50mm程度、高さ4mm程度とされている。
【0021】
トレイ1の構成材料は、例えばAAS(アクリルニトリル−アクリレート−スチレン)樹脂、ABS(アクリルニトリル−ブタジエン−スチレン)樹脂またはPS(ポリスチレン)樹脂等のような絶縁材料からなり、静電気の帯電を低減し半導体チップの静電破壊を抑制または防止する観点から、例えば親水性ポリマーが含有されている。この静電破壊対策として、トレイ1にカーボンを添加したり、トレイ1に導体パターンを形成したりしても良いが、親水性ポリマーを添加した場合は、カーボンの添加に比べて異物の発生を低減でき、また、導体パターンの形成に比べて形成方法が容易でありトレイ1のコストを低減できる。
【0022】
このトレイ1の主面の外周よりも寸法A1だけ内側の領域には、トレイ1の主面に対して垂直な方向に突出する凸部1bが形成されている。寸法A1は、例えば2〜2.5mm程度である。この凸部1bの主面には、その主面に対して垂直な方向に凹む複数の収容部(第1収容部)1cがマトリクス状に配置されている。この収容部1cは、半導体チップを収容する領域であり、特に限定されるわけではないが、ここでは、3×4の12個の収容部1cが配置されている場合が例示されている。各収容部1cは、例えば平面略矩形状に形成されており、その平面寸法は、例えば12mm×9mm程度である。各収容部1cの底面は、半導体チップの裏面(素子や配線が形成されていない面)が接触する面であり、梨地(粗面)仕上げ処理が施されている。すなわち、収容部1cの底面は、その全面に微細な凹凸が密集した状態で形成されており、光沢の無い状態とされている。なお、図1は平面図ではあるが説明を反映すべく収容部1cの底面に梨地模様のハッチングを付した。
【0023】
一方、このトレイ1の裏面の外周よりも寸法A2だけ内側の領域には、トレイ1の裏面に対して垂直な方向に凹む凹部1dが形成されている。寸法A2は上記寸法A1と等しく、凹部1dは、その凹部1d内に上記凸部1bを収まり良く嵌め込むことができるように形成されている。この凹部1dの底面には、その主面に対して垂直な方向に凹む複数の収容部(第2収容部)1eがマトリクス状に配置されている。この収容部1eは、半導体チップを収容する領域であり、この収容部1eの配置、形状および平面寸法は、上記凸部1bの主面の収容部1cの配置、形状および平面寸法と同一とされている。各収容部1eの底面は、半導体チップの主面(素子や配線が形成される面)が対向または接触する面であり、収容部1eの底面には、例えば孤立半球状の5個の微細な突起1fが分散された状態で配置されている。本実施の形態1では、このような突起1fを設けることにより、半導体チップがトレイ1の裏面側の収容部1eの底面に張り付くのを防止することができるようになっている。
【0024】
次に、半導体チップの張り付き防止のための構成について図4〜図13により説明する。図4は上記トレイ1を2段重ねた時のトレイ1の主面の全体平面図、図5は図4のX2−X2線の断面図、図6は図4の収容部1cの1個分の拡大平面図、図7は図6のX3−X3線の断面図、図8は図7のトレイ1の要部拡大断面図、図9は図4〜図8の半導体チップ2の一例の要部拡大断面図、図10〜図12は突起1fの外形の変形例であって図10および図11は突起1fの斜視図であり図12は突起1fの断面図、図13は突起1fの配置個数の変形例を示すトレイ1の裏面の要部拡大平面図をそれぞれ示している。なお、図4および図6では図面を見易くするため梨地模様のハッチングを付していない。
【0025】
ここでは、2枚のトレイ1が、各々のトレイ1のインデックス用の面取り部1aの位置を合わせた状態で、下段のトレイ1の主面の凸部1bに、上段のトレイ1の裏面の凹部1dを嵌め合わすことで、トレイ1の厚さ方向に安定した状態で積み重ねられている場合が例示されている。この下段のトレイ1の主面の収容部1cと、上段のトレイ1の裏面の収容部1eとが重なるところに空間が形成されており、その空間に半導体チップ2が収容されている。この半導体チップ2は、その主面(素子や配線が形成された面)を上段のトレイ1の裏面の収容部1eの底面(突起1fが形成された面)に対向させ、かつ、半導体チップ2の裏面(素子や配線が形成されていない面)を下段のトレイ1の主面の収容部1cの底面(梨地仕上げされた面)に接触させた状態で載置されている。
【0026】
半導体チップ2は、例えばメモリカードのメモリチップ等のように極めて薄さが要求される製品用のもので薄型化処理が施されている。すなわち、半導体チップ2の裏面に対して、例えば裏面研削処理、裏面研磨処理、エッチング処理またはそれらの処理を複合した処理等が施されることで、半導体チップ2の厚さB(図8参照)が、例えば150μm以下または100μm以下、ここでは、例えば90μm程度と薄くされている。この半導体チップ2を構成する半導体基板(以下、単に基板という)2Sは、例えばシリコン(Si)単結晶からなり、その主面には素子および配線層2Lが形成されている。配線層2Lには、配線2L1,2L2、ボンディングパッド(外部端子)2BP、層間絶縁膜2iおよび保護膜2pが形成されている。保護膜2pは、最上の配線2L2およびボンディングパッド2BPを覆う絶縁膜2p1と、その上に堆積された絶縁膜2p2との積層膜とを有している。層間絶縁膜2iおよび絶縁膜2p1は、例えば酸化シリコン(SiO2等)等のような無機系の絶縁膜により形成されている。絶縁膜2p2は、半導体チップ2の主面の最上面に露出された状態で形成されており、例えばポリイミド樹脂等のような有機系の絶縁膜により形成されている。この絶縁膜2p2の一部には開口部2hが形成されており、そこからボンディングパッド2BPの一部が露出されている。ここではボンディングパッド2BP上にバンプ電極が形成されていない。なお、半導体チップ2の平面寸法は、例えば8mm×11mm程度である。
【0027】
上記トレイ1の収容部1eの突起1fは、上記収容部1eの底面の粗さが、上記収容部1cの底面の粗さよりも粗くなるように設けられている。そして、上記収容部1eの底面内における突起1fの総占有面積は、その収容部1eの底面内における突起1fの無い領域の総面積以下、好ましくは突起1fの無い領域の総面積よりも小さくなるように、あるいは、収容部1eの底面の総面積の半分以下になるように形成されている。本実施の形態1では、各突起1fの直径は、例えば0.6mm程度なので、突起1fの総占有面積は、例えば0.28×5で1.4mm2である。
【0028】
また、突起1fの高さC(図8参照)は、上記トレイ1の主面の収容部1cの梨地仕上げによる微細な凹凸の最も高い凸部の寸法Dよりも高く、最低でも40μm程度、好ましくは80μm以上とされている。ただし、半導体チップ2が図5、図7および図8に示すような状態でトレイ1に収容されている場合に、突起1fが半導体チップ2の主面に接触して半導体チップ2を押さえ付けてしまうようだと半導体チップ2にクラックが生じる場合があるので、そのような不具合を防止するために、突起1fは、半導体チップ2が図5、図7および図8に示すような状態でトレイ1に収容されている場合に、突起1fの先端が半導体チップ2の主面に接触せず、半導体チップ2を押さえ付けないような高さになるように形成されている。すなわち、半導体チップ2の裏面(収容部1cの底面)から突起1fの先端までの寸法E(図8参照)は、半導体チップ2の厚さBよりも大きくなるようにされている。以上のような観点を考慮して本実施の形態1では、突起1fの高さCは、例えば100μm程度とされている。
【0029】
このようにトレイ1の裏面の収容部1eに突起1fを設けることにより、上段のトレイ1の裏面から半導体チップ2への静電気による影響を低減できる。これは、半導体チップ2の主面から突起1fの無い収容部1eの底面までの距離F(図8参照)は、半導体チップ2の主面から突起1fの先端までの距離Gよりも長くなるが、半導体チップ2の主面と収容部1eの底面との対向面において、距離の長い距離Fで対向している面積の方が、距離の短い距離Gで対向している面積よりも大きくすることができるからである。特に、本実施の形態1では、上記収容部1eの底面内における突起1fの総占有面積を、収容部1eの底面内における突起1fの無い領域の総面積よりも小さくすることにより、半導体チップ2の主面と収容部1eの底面との対向面において、距離の長い距離Fで対向している面積の方が、距離の短い距離Gで対向している面積よりも、より大きくすることができる。
【0030】
また、半導体チップ2の主面が収容部1eの底面に接触するのは相対的に面積の小さな突起1fになり、半導体チップ2の主面と収容部1eの底面との接触面積を低減できるので、半導体チップ2の主面にポリイミド樹脂等のような粘着性の高い樹脂が露出されていたとしても、半導体チップ2が収容部1eの底面に張り付いたままにならないようにすることができる。特に、本実施の形態1では、突起1fを半球状にしたことにより、突起1fと半導体チップ2の主面との接触面積をさらに小さくすることができるので、半導体チップ2の張り付き防止能力をさらに高めることができる。ただし、突起1fは半球状に限定されるものではなく種々変更可能であり、図10に示すように、円柱状としても良いし、図11に示すように、円錐状にしても良いし、図12に示すように、突起1fの先端を窪ませたような形状でも良い。また、突起1fの表面に梨地仕上げ処理を施しても良い。突起1fを半球状にした場合は、円柱状にした場合に比べて上記接触面積を低減でき、また、円柱状や円錐状に比べて角部が無いので突起1fの一部の欠けや損傷を低減できトレイ1の寿命を向上させることができる。円錐状や先端を窪ませた形状にした場合は、半球状にした場合に比べて上記接触面積をさらに低減できる。
【0031】
以上により、本実施の形態1によれば、半導体チップ2がトレイ1の裏面に張り付いてしまう現象を防止することができる。本発明者らが実際に行った落下試験でも半導体チップ2の張り付き現象が発生しなかったことが確認されている。
【0032】
また、本実施の形態1では、突起1fが、例えば収容部1eの四隅近傍および中央の合計5箇所に一定間隔で偏り無く分散して配置されている。トレイ1を用いた半導体チップ2の搬送工程では、トレイ1が多段に重ねられた積層体を裏返しにし、半導体チップ2をトレイ1の裏面側の収容部1eの底面に載置した状態(すなわち、半導体チップ2を裏返した状態)で、半導体チップ2をトレイ1から取り出したり、半導体チップ2の外観等を検査したりする場合があるが、その時に、収容部1eの底面の突起1fが2個以下であったり、極端に一領域に偏って配置されていたりすると半導体チップ2が傾き、半導体チップ2を上手く取り出せなかったり、検査ができなかったりする場合がある。これに対して、本実施の形態1では、複数の突起1fを偏りなく分散して配置させることにより、半導体チップ2をトレイ1の裏面側の収容部1eの底面に載置したときに半導体チップ2が傾かないようにすることができるので、半導体チップ2の取り出しや外観検査を良好に行うことができる。各収容部1e内の突起1fの数は、5個に限定されるものではなく種々変更可能であるが、例えば3〜10個、好ましくは4個か5個である。図13は、突起1fを3個配置した場合の配置例を示す。この3個の突起1fの一群は、半導体チップ2の主面中央に対応する位置に配置されている。そして、各突起1fは、例えば正三角形の頂点に配置されている。これにより、半導体チップ2を傾かせることなく安定した状態で支持できる。
【0033】
また、突起の無い領域とは、突起1fによって半導体チップ2の主面から十分な距離を確保された部分のことを指すものである。すなわち、例えば前記の例においては、トレイ収容部1eの底面のうち、突起の先端から突起の長さ方向に最低でも40μm以上、好ましくは80μm以上遠ざかる位置に形成された部分を指す。このように、突起の無い領域とは、突起1fによってチップから遠ざけられた部分を指すものであるから、その表面の状態として突起が形成されていないこと、例えば平坦であることを限定するものではなく、仮にそこに別の突起や梨地加工が成されていたとしても、それら別の突起や梨地加工の凸状の部分が、前記突起1fによって、チップから十分に遠ざけられているものであれば、前記別の突起や梨地加工を施された部分を含めて突起の無い領域とするものである。
【0034】
また、突起1fは、トレイ1と一体的に形成されており、形成が容易で部品点数も増えないので、突起1fを設けたからといってトレイ1のコストが増大することもない。
【0035】
なお、収容部1cの深さH(図8参照)は、例えば100μm程度である。また、収容部1eの深さJは、例えば190μm程度である。
【0036】
次に、本実施の形態1の半導体装置の搬送方法及び製造方法の一例を図14〜図23により説明する。
【0037】
図14は半導体装置の製造工程中における半導体ウエハ(以下、単にウエハという)2Wの全体平面図、図15は図14のウエハ2Wの側面図をそれぞれ示している。
【0038】
ウエハ2Wには、複数の半導体チップ2が形成されている。各半導体チップ2の主面には、例えば不純物導入工程、導体膜や絶縁膜の堆積工程、導体膜や絶縁膜のエッチング工程等のような前工程(ウエハプロセス)を経て、素子、配線およびボンディングパッド2BPが形成されている。この段階の半導体チップ2の断面構成は上記図8や図9と同じである。この段階のウエハ2Wの厚さは、例えば280μm程度である。
【0039】
続いて、ウエハ2Wの裏面に対して、例えば裏面研削処理、裏面研磨処理、エッチング処理またはこれらの処理を複合した処理等のような薄型化処理を施すことにより、図16のウエハ2Wの側面図に示すように、ウエハ2Wを薄くする。ここでは、ウエハ2Wの厚さを90μm程度とする。
【0040】
その後、図17に示すように、ウエハ2Wをダイサーのダイシングブレード3により切断することによりウエハ2Wから図18に示すように個々の半導体チップ2を切り出す。
【0041】
次いで、個々の半導体チップ2を、図19に示すように、トレイ1の主面の個々の収容部1cに収容し、図20に示すように、複数のトレイ1を多段に重ね、その重ねたものの幾つかを専用のビニール袋につめて所望の場所に搬送する。このようにして複数の半導体チップ2を外部環境から保護した状態で所望の場所に運ぶことができる。なお、図19は平面図であるが、梨地仕上げした面に梨地模様のハッチングを付した。
【0042】
続いて、搬送先では上記専用のビニール袋から多段のトレイ1を取り出し、さらに、図21に示すように、トレイ1に収容された個々の半導体チップ2を自動取り出し機構等により自動的に取り出して、例えば配線基板4のチップ搭載領域に搭載する。ここでは、半導体チップ2の主面を上に向け、半導体チップ2の裏面を配線基板4に接着させる場合を例示している。この時、本実施の形態1によれば、半導体チップ2が上段のトレイ1の裏面に張り付くのを防止できるので、トレイ1の主面の収容部1cから半導体チップ2を自動的に良好に取り出し、配線基板4の主面に搭載することができる。なお、図21の左側はトレイ1の主面の要部平面図、右側は配線基板4の主面の要部平面図をそれぞれ示している。図21の左側は平面図であるが、梨地仕上げした面に梨地模様のハッチングを付した。
【0043】
その後、配線基板4をワイヤボンダに搬送し、図22および図23に示すように、半導体チップ2のボンディングパッド2BPと配線基板4のランド(電極)とをボンディングワイヤ5によって電気的に接続する。なお、図22は配線基板4の要部平面図、図23は図22の配線基板4の側面図をそれぞれ示している。
【0044】
これ以降は、半導体チップ2の通常の封止工程を経て半導体装置を製造する。
【0045】
(実施の形態2)
図24は本発明の他の実施の形態である半導体装置の製造方法で用いるトレイ1を2段重ねて示したトレイ1の主面の全体平面図、図25は図24のX4−X4線の断面図をそれぞれ示している。
【0046】
本実施の形態2では、トレイ1の主面の収容部1cの底面に、梨地仕上げ加工を施さずに、トレイ1の裏面の収容部1eと同様に、突起1fを設けている。これは、上記のように、トレイ1を用いた半導体チップ2の搬送工程では、トレイ1が多段に積み重ねられた積層体を裏返しにし、半導体チップ2を裏返しにした状態でトレイ1から取り出したり、外観等を検査したりする場合があるが、その時に、半導体チップ2が静電気の作用によりトレイ1の主面の収容部1cに張り付いたままだと半導体チップ2の取り出しや検査ができなくなってしまうので、半導体チップ2がトレイ1の主面に張り付くのを防止する観点から、トレイ1の主面の収容部1cにも突起1fを設けたものである。これ以外は、前記実施の形態1と同じである。
【0047】
このように、本実施の形態2では、多段に積み重ねたトレイ1を裏返した時に半導体チップ2がトレイ1の主面側に張り付いたままになってしまうのを防止できる。
【0048】
(実施の形態3)
まず、本発明者が初めて見出した課題について説明する。半導体チップの薄型化に伴い、半導体チップの搬送時に用いるトレイのチップ収容部も製品保護性を考慮して浅くなってきているが、チップ収容部が浅すぎると半導体チップをチップ収容部に出し入れする時にその出し入れ作業が、その周囲のチップ収容部に既に収容されている他の半導体チップに影響し、他の半導体チップがチップ収容部の外に出てしまう問題がある。図26は、その一例を示しており、半導体チップ2をトレイ1の所望の収容部1cに収容する様子を示している。一般的に半導体チップ2をトレイ1の収容部1cに収容するには、半導体チップ2をコレット8で真空吸引した状態でトレイ1の所望の収容部位置まで移送した後、コレット8の真空吸引状態を解除して半導体チップ2を所望の収容部1cに落下させて収容する。しかし、半導体チップ2の薄型化が進み100μm程度以下の厚さになってくると、コレット8の真空吸引状態を解除しただけでは半導体チップ2がコレット8から離れなかったり、離れ難いために上手く収容部1cに入らなかったりする等の問題が生じてきている。そこで、半導体チップ2を収容部1cに収容する際に、図26の矢印に示すように、空気を逆噴射させることにより、半導体チップ2をコレット8から離し、所望の収容部1cに収容するようになっている。しかし、トレイ1の収容部1cが浅い上、半導体チップ2が薄く軽いので、コレット8からの空気流の影響により、その周囲の他の収容部1cに既に収容されている他の半導体チップ2が収容部1cの外に出てしまう問題が生じる。ここで、トレイ1の収容部1cの深さを半導体チップ2の厚さに対して深くすることが考えられる。この場合、半導体チップ2の出し入れ時の問題はなくなるが、単純に収容部1cを深くすると、図27に示すように、半導体チップ2をトレイ1に収容した状態において、半導体チップ2の主面からそれに対向するトレイ1の裏面までの距離F1が長くなる結果、半導体チップ2の搬送中に半導体チップ2が上下動したり回転したりし易くなるため、半導体チップ2に傷やチッピング等が生じたり、半導体チップ2の動作によりトレイ1の一部が削られ異物が発生したりする問題が生じる。
【0049】
そこで、本実施の形態3では、半導体チップの出し入れ時には周囲の半導体チップが外に出てしまわないように収容部の深さを確保でき、かつ、半導体チップの搬送中には半導体チップが上下動したり回転したりしないように収容部の深さにできるようなトレイについて説明する。
【0050】
図28は本実施の形態3のトレイ1の主面の一例の全体平面図、図29は図28のトレイ1の裏面の一例の全体平面図、図30は図28のトレイ1の主面に図29のトレイ1の裏面の構成を透かして示した全体平面図、図31〜図34は図28〜図30のそれぞれのX5−X5線〜X8−X8線の断面図を示している。
【0051】
本実施の形態3のトレイ1の全体的な外形、外形寸法および構成材料は、前記実施の形態1と同じなので説明を省略する。トレイ1の主面には、その主面に垂直な方向に突出する複数の突出柱(第1凸部)1gがトレイ1と一体的に設けられている。突出柱1gは、トレイ1の主面側に載置される複数の半導体チップの上下左右の隣接間を区画し、各半導体チップの収容部(第1収容部)1c1を形成する部材である。
【0052】
トレイ1の裏面には、その裏面に垂直な方向に突出する複数の突出壁(第2凸部)1hがトレイ1と一体的に設けられている。突出壁1hは、トレイ1の裏面側に載置される複数の半導体チップの上下左右の隣接間を区画し、各半導体チップの収容部(第2収容部)1e1を形成する部材であり、トレイ1の主面にトレイ1の裏面を対向させて複数のトレイ1を積み重ねた時に、トレイ1の主面の互いに隣接する突出柱1gの間に、トレイ1の裏面の突出壁1hが嵌るように配置されている。
【0053】
また、トレイ1の裏面の突出壁1hで囲まれる各収容部1e1の底面には、トレイ1の裏面に垂直な方向に若干突出する複数の凸部(第3凸部)1iがトレイ1と一体的に設けられている。各凸部1iは平面で見ると各収容部1e1の中央に向かう方向に若干延在している。さらに、各凸部1iの先端側の上面には、その上面に対して垂直な方向に突出する突起1fがトレイ1と一体的に設けられている。突起1fの面積は、凸部1iの上面の面積よりも小さい。突起1fの機能は前記実施の形態1,2で説明したものと同じである。
【0054】
次に、図35は本実施の形態3のトレイ1を複数段に積み重ねた時の主面の全体平面図、図36〜図39はそれぞれ図35のX9−X9線〜X12−X12線の断面図、図40は本実施の形態3のトレイ1の主面側の要部斜視図、図41は本実施の形態3のトレイ1の裏面側の要部斜視図、図42は半導体チップ2を収容した下段のトレイ1に他のトレイ1を重ねる時の様子を示すトレイ1の要部斜視図、図43は下段のトレイ1に上段のトレイ1を重ねた後の様子を示すトレイ1の要部斜視図を示している。なお、図35ではトレイ1の内部の様子が分かるようにトレイ1の内部の様子を透かして見せている。また、図40〜図43でも一部の様子を透かして見せている。また、図40〜図43の符号SFはトレイ1の主面を示し、図41の符号BFはトレイ1の裏面を示している。
【0055】
半導体チップ2は、その裏面が下段のトレイ1の主面に載せられ、かつ、主面(配線層2Lの形成面)が上段のトレイ1の裏面に向いた状態でトレイ1に収容されている。半導体チップ2の構成については前記実施の形態1と同じなので説明を省略する。突出柱1gおよび突出壁1hは、半導体チップ2の外周に沿って配置されている。ただし、突出柱1gおよび突出壁1hは、半導体チップ2の角部に接しないように半導体チップ2の角部を避けて配置されている。これは、半導体チップ2の角部は他の部分に比べて機械的な衝撃等に弱いので、トレイ1を用いた半導体チップ2の搬送時に半導体チップ2の角部が突出柱1gや突出壁1hに当たると欠けたり削れたりする問題が生じるからである。すなわち、突出柱1gおよび突出壁1hを、半導体チップ2の角部に接しないように配置することにより、トレイ1を用いた半導体チップ2の搬送時に半導体チップ2の角部が欠けたり削れたりするのを抑制または防止できる。これにより、半導体チップ2の歩留まりおよび信頼性を向上させることができる。
【0056】
本実施の形態3では、突出柱1gの高さZ1(すなわち、収容部1c1の深さであって、トレイ1の主面から突出柱1gの上面までの高さ)が、半導体チップ2の厚さよりも充分に大きくなっている。このため、半導体チップ2を収容部1c1に収容したり収容部1c1から取り出したりするときに、その周囲の半導体チップ2が出し入れ作業の影響を受けて収容部1c1の外に出てしまうことがないようにすることが可能となっている。高さZ1は、特に限定されるものではないが、例えば0.6mm程度である。
【0057】
一方、半導体チップ2の搬送時には、図40に示すように半導体チップ2をトレイ1の収容部1c1に収容した後、図42に示すように下段のトレイ1の主面側に、上段のトレイ1の裏面を対向させた状態で、図43に示すように上段のトレイ1を被せるようにするが、その時に下段のトレイ1の主面の突出柱1gと、上段のトレイ1の裏面の突出壁1hとが噛み合うようになっている。このため、突出柱1gを高くして収容部1c1の深さを上記不具合が生じない程度の深さにしたとしても、トレイ1に収容された半導体チップ2の主面から上段のトレイ1の裏面までの距離が極端に大きくなってしまわないようにすることができる。特に本実施の形態3では、トレイ1の裏面に凸部1iおよび突起1fを設けているので、さらに半導体チップ2の主面上方の高さを小さくすることができる。このため、トレイ1を用いた半導体チップ2の搬送時に半導体チップ2が上下動したり回転したりしてしまう動きを抑制できるので、半導体チップ2に傷やチッピング等が生じたり、半導体チップ2の動作によりトレイ1の一部が削られ異物が発生したりするのを抑制または防止することができる。半導体チップ2の主面から、その主面が対向する上段のトレイ1の裏面までの距離Z2は、特に限定されるものではないが、例えば0.5mm程度である。また、半導体チップ2の主面から、その主面が対向する突起1fの頂点までの距離Z3は、特に限定されるものではないが、例えば0.22mm程度である。
【0058】
凸部1iは、収容部1e1の底面全面に広がるような比較的広い面積としても良いが、凸部1iおよび突起1fは、半導体チップ2において表面にポリイミド系の樹脂膜が形成されている主面が対向する面に形成されているので、前記実施の形態1で説明したように半導体チップ2の貼り付きを抑制または防止する観点から、比較的小面積であることが好ましい。この観点から突起1fの平面積は、凸部1iの上面の面積よりもさらに小さく、しかも半導体チップ2との接触面積が可能な限り小さくなるように半球状とされている。また、トレイ1を反転させて半導体チップ2をその主面が突起1fに接するような状態で収容部1e1側に収容させる工程やその状態で半導体チップ2をピックアップする工程もあるので、これらの工程時に半導体チップ2の載置状態を安定させるために、各収容部1e内の複数の凸部1iは、断面的には高さが等しく形成され、平面的には上下左右対称に配置されていることが好ましい。突起1fについても同様である。特に限定されるものではないが、凸部1iの高さ(厚さ)Z4は、例えば0.18mm程度、突起1fの高さZ5は、例えば0.1mm程度である。
【0059】
次に、凸部1iおよび突起1fの機能の一例を図44〜図46により説明する。図44〜図46は本実施の形態1のトレイ1を2段積み重ねた状態の要部断面図を示している。
【0060】
まず、図44に示すように、本実施の形態3では、トレイ1の主面の複数の突出柱1gで形成される収容部1c1の深さを半導体チップ2の厚さに対して充分に深くしたとしても、複数枚のトレイ1を積み重ねる時に、トレイ1の主面の突出柱1gと、トレイ1の裏面の突出壁1hとを噛み合わせるようにすることで、半導体チップ2の主面からその主面が対向するトレイ1の裏面までの距離Zaが極端に大きくならないようにすることができる。ここで、距離Zaは、収容部1c1の深さがなるべく深く確保されつつ、かつ、半導体チップ2の搬送時に半導体チップ2の上下動や回転動作を抑えることのできる最大の寸法とする。
【0061】
ここで、図45に示すように、半導体チップ2の主面が対向するトレイ1の裏面に上記した凸部1iおよび突起1fを設けた場合は、上記距離Zaを、その趣旨から考えて、半導体チップ2の主面から突起1fの先端までの距離とすることができる。このため、突出柱1gの高さを、図45の破線で示す矢印の方向に凸部1iと突起1fとの各々の高さの和の分だけ高くすることができる。これにより、図46に示すように、トレイ1の主面の突出柱1gの高さを図44の場合よりも高くすることができる上、しかも半導体チップ2の搬送時には上記図44と同じ距離Zaを維持することができる。この場合、突出柱1gの高さ、すなわち、収容部1c1の深さを大きくできるので、半導体チップ2の出し入れ作業時に、トレイ1に既に収容されている他の半導体チップ2に与える影響をさらに低減できる。また、搬送時には距離Zaを維持できるので、搬送時の半導体チップ2の上下動や回転動作を抑制できる。このため、搬送時の半導体チップ2の上下動や回転動作に起因する半導体チップ2の傷やチッピングを低減または防止できる。また、半導体チップ2の上下動等に起因してトレイ1の一部が削られ、異物が発生する問題も抑制または防止できる。
【0062】
次に、本実施の形態3の半導体チップ2のトレイ1への収容方法の一例を説明する。なお、本実施の形態3でも半導体装置の搬送方法や製造方法の大まかな流れは前記実施の形態1と同じなので説明を省略する。図47および図48は、前記実施の形態1において図14〜図18等を用いて説明したのと同様に、ウエハプロセス(前工程)、薄型化処理工程およびダイシング処理工程を経た後、ウエハ2W(図14参照)から分割された複数の半導体チップ2の各々をトレイ1の主面側の収容部1c1に収容する工程時のトレイ1の要部断面図を示している。まず、図47に示すように、半導体チップ2をコレット(真空吸着手段)8により真空吸引した状態でトレイ1の所望の収容部1c1上に移送する。ここでは、半導体チップ2の主面をコレット8の真空吸着面に向けた状態で半導体チップ2を吸引する。続いて、コレット8の真空吸引状態を解除する。上記のように半導体チップ2の厚さが100μm程度と薄くなってくると半導体チップ2が軽くなることや半導体チップ2の主面側のポリイミド系の樹脂膜の粘着力により真空吸引状態を解除しただけでは半導体チップ2がコレット8から離れない場合がある。そこで、本実施の形態3でもコレット8から半導体チップ2側に空気を軽く逆噴射する。これにより、半導体チップ2をコレット8から離し落下させ所望の収容部1c1に収容する。この時、本実施の形態3では、上記のように収容部1c1の深さを充分に確保してあるので、たとえ半導体チップ2が薄型化され軽くなっていたとしても、トレイ1の他の収容部1c1に既に収容されている他の半導体チップ2が収容部1c1の外に出てしまうようなこともない。
【0063】
次に、半導体チップ2の搬送中に半導体チップ2の裏面の様子を検査する方法の一例を説明する。図49〜図51は、半導体チップ2の裏面検査工程におけるトレイ1の要部断面図を示している。まず、図49は、トレイ1の主面側に半導体チップ2を収容した状態でその上に他のトレイ1を積み重ねた状態を示している。半導体チップ2の裏面検査では、この積み重ねられたトレイ1を図50に示すように、ひっくり返す。すると、半導体チップ2は、その主面がトレイ1の裏面の突起1fに点接触され浮いたような状態で支持される。続いて、この状態で、図51に示すように、上側のトレイ1を取り外す。この時、半導体チップ2は、トレイ2の裏面側の突出壁1hで形成された収容部1e1に収容され、かつ、複数の突起1fによって支持されている。そして、この状態で半導体チップ2の裏面を矢印に示す方向から検査する。半導体チップ2の裏面検査が終了した後、再びトレイ1をひっくり返して元の図49の状態に戻す。この時、本実施の形態3でも前記実施の形態1と同様に、トレイ1の裏面に突起1fを設けたことにより、半導体チップ2がトレイ1の裏面に貼り付いたままにならないようにすることができる。
【0064】
(実施の形態4)
図52は、本実施の形態4のトレイ1を複数段に積み重ねた時の主面の要部平面図、図53は図52のX13−X13線の断面図をそれぞれ示している。なお、図52では、トレイ1の内部の様子が分かるようにトレイ1の内部の様子を透かして見せている。
【0065】
本実施の形態4では、トレイ1の裏面に前記実施の形態3の突起1fが無い構成を例示している。それ以外は、前記実施の形態3と同じである。本実施の形態4の場合は、凸部1iが突起1fと同じような役割を果たしている。距離Z7は、半導体チップ2の主面からその主面に対向する凸部1iの面までの距離を示しており、特に限定されるものではないが、例えば0.32mm程度である。
【0066】
(実施の形態5)
本実施の形態5では、半導体チップの主面にバンプ電極が形成されている場合について説明する。図54は、本実施の形態5のトレイ1を複数段に積み重ねた時の主面の要部平面図、図55および図56はそれぞれ図53のX14−X14線およびX15−X15線の断面図を示している。なお、図54でも、トレイ1の内部の様子が分かるようにトレイ1の内部の様子を透かして見せている。
【0067】
半導体チップ2の主面には、その外周に沿って複数のバンプ電極10が形成されている。バンプ電極10は、前記ボンディングパッド2BP(図9等参照)と電気的に接続されている。それ以外の半導体チップ2の構成は前記実施の形態1〜4と同じである。図54〜図56では、半導体チップ2は、その裏面がトレイ1の主面に接触された状態で、かつ、半導体チップ2の主面のバンプ電極10の形成面が上段のトレイ1の裏面に向けられた状態で収容されている。トレイ1の主面の構成は前記実施の形態3,4と同じであるが、トレイ1の裏面の構成は、前記実施の形態3,4と若干異なっている。すなわち、トレイ1の裏面には、前記実施の形態3,4と同様に突出壁1hが形成されているが、前記凸部1iおよび突起1fが形成されていない。その理由は、本実施の形態5では、半導体チップ2の主面のバンプ電極10が、上記凸部1iおよび突起1fと同じ役割を果たしているからである。
【0068】
(実施の形態6)
本実施の形態6では、半導体チップの主面にバンプ電極が形成されている場合の他の例について説明する。図57は、本実施の形態6のトレイ1を複数段に積み重ねた時の主面の要部平面図、図58は図57のトレイ1の裏面の要部平面図、図59および図60はそれぞれ図57のX16−X16線およびX17−X17線の断面図を示している。なお、図57でも、トレイ1の内部の様子が分かるようにトレイ1の内部の様子を透かして見せている。
【0069】
半導体チップ2の構成は、前記実施の形態5と同じである。半導体チップ2のバンプ電極10が形成された主面に対向するトレイ1の裏面の中央には、凸部1iが形成されている。本実施の形態6では、凸部1iの平面積が前記実施の形態3の場合よりも大きく形成されている。凸部1iの上面には、複数の突起1fが上下左右対称となるように分散されて配置されている。
【0070】
図61は図57のトレイ1をひっくり返した時の図57のX17−X17線の断面図を示している。半導体チップ2は、その主面のポリイミド系の樹脂膜が複数の突起1fに点接触し浮いたような状態で支持されている。この状態で上段のトレイ1を取り除くことで前記実施の形態3と同様の半導体チップ2の裏面検査を行うことが可能となっている。本実施の形態6でも、トレイ1と半導体チップ2の樹脂膜との接触面積が小さくなるようになっているので、トレイ1を再びひっくり返して元の状態に戻した時に、前記実施の形態1と同様に、半導体チップ2がトレイ1の裏面に貼り付いたままにならないようにすることができる。また、本実施の形態6では、突起1fおよび凸部1iが半導体チップ2のバンプ電極10に接しないように形成されている。バンプ電極10にはトレイ1の凸部1iや突起1f以外の部分も接しないような構成とされている。これにより、半導体チップ2のバンプ電極10がトレイ1の内壁に当たることで剥離してしまうような問題を回避できるようになっている。
【0071】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0072】
例えば前記実施の形態1〜4では、半導体チップと配線基板とをボンディングワイヤにより接続する場合について説明したが、これに限定されるものではなく、例えばバンプ電極により接続するような場合でも適用できる。その場合の半導体装置の製造工程では、まず、図14で説明したウエハ2Wの主面に、ボンディングパッド2BPに接続されるバンプ下地金属パターンを形成した後、図16および図17の工程を経て得られた半導体チップ2をトレイ1に収容して搬送する。搬送先では、半導体チップ2のバンプ下地金属パターンにバンプ電極を形成した後、半導体チップ2をバンプ電極を介して配線基板4と電気的に接続し、通常の封止工程を経て半導体装置を製造する。
【0073】
また、WPP(Wafer Process Package)工程を経て製造されたCSPの搬送にも適用できる。その場合の半導体装置の製造工程では、まず、図14で説明したウエハ2Wの主面上に再配線層を形成する。再配線層には、ボンディングパッド2BPに接続される再配線とそれを覆う絶縁膜とが形成されている。再配線は、例えば銅(Cu)からなり、それを覆う絶縁膜は、例えばポリイミド樹脂からなる。続いて、そのポリイミド樹脂からなる絶縁膜に再配線の一部が露出されるような開口部を形成した後、その開口部を通じて再配線と接続されるバンプ下地金属パターンを形成する。その後、図16および図17の工程を経て得られたCSPをトレイ1に収容して搬送する。搬送先では、CSPのバンプ下地金属パターンにバンプ電極を形成した後、CSPをバンプ電極を介して配線基板と電気的に接続し、通常の封止工程を経て半導体装置を製造する。
【0074】
また、突起1fは個々に分かれていることに限定されるものではなく、例えば平面枠状、平面棒状等に繋がっているような構成とされていても良い。この場合も、半導体チップ2がトレイ1の裏面の収容部1eの底面に載置された時に、半導体チップが傾かないように突起を設ける。
【0075】
また、前記実施の形態1〜6では、静電破壊対策としてトレイに親水性ポリマーやカーボンが含まれている場合について説明したが、このような静電破壊対策が施されていないトレイの場合は静電気の帯電による半導体チップの張り付き現象が発生し易いので特に本技術を適用することが好ましい。
【0076】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体装置の製造方法に適用した場合について説明したが、それに限定されるものではなく種々適用可能であり、例えばマイクロマシン等の搬送方法や製造方法にも適用できる。
【産業上の利用可能性】
【0077】
本発明は、半導体装置の搬送業および製造業に適用できる。
【符号の説明】
【0078】
1 トレイ
1a 面取り部
1b 凸部
1c,1c1 収容部(第1収容部)
1d 凹部
1e,1e1 収容部(第2収容部)
1f 突起
1g 突出柱(第1凸部)
1h 突出壁(第2凸部)
1i 凸部(第3凸部)
2 半導体チップ
2S 半導体基板
2L 配線層
2L1,2L2 配線
2BP ボンディングパッド(外部端子)
2i 層間絶縁膜
2p 保護膜
2p1,2p2 絶縁膜
2h 開口部
3 ダイシングブレード
4 配線基板
5 ボンディングワイヤ
8 コレット
10 バンプ電極
【技術分野】
【0001】
本発明は、半導体装置の搬送方法および半導体装置の製造技術に関し、特に、トレイを用いた半導体装置の搬送技術に関するものである。
【背景技術】
【0002】
半導体装置の製造工程や出荷工程では、半導体ウエハから切り出された半導体チップ(CSP(Chip Size Package)を含む)を所望の場所に搬送する方法として、複数の半導体チップをトレイと呼ばれる板状の容器に収容した状態で搬送する方法がある。
【0003】
半導体チップの搬送時には同一構成の複数枚のトレイを多段に積み重ね、その複数枚の積み重ねられたものをさらに幾つかまとめて専用のビニール袋に収容して持ち運ぶようにしている。各トレイの主面および裏面には、半導体チップを収容するための断面凹状の複数の収容部が形成されており、そのトレイを積み重ねると、下段のトレイの主面の収容部と、上段(蓋側)のトレイの裏面の収容部とが重なったところに空間が形成されるようになっていて、その空間に半導体チップを収容することができるようになっている。
【0004】
ところで、上記のようなトレイを用いた半導体チップの搬送方法では、半導体チップの搬送時に半導体チップが静電気の作用によって上段のトレイの裏面に張り付いてしまう問題がある。半導体チップが上段のトレイの裏面に張り付いてしまうと、トレイから半導体チップを取り出すためや半導体チップの外観等を検査するために上段のトレイを取り外した時に、本来あるべきはずの下段のトレイの収容部に半導体チップが存在しないので、半導体チップの取り出しや検査ができない、という問題が生じる。そこで、半導体チップの張り付き防止対策として、上段のトレイの裏面の収容部に梨地(粗面)仕上げ加工を施している。
【0005】
なお、トレイを用いた搬送方法については、例えば特開2002−110778号公報に記載があり、搬送中の半導体チップの散乱や損傷を防止するために、蓋側のトレイに突起を設け、その突起で半導体チップを押さえ付けた状態で半導体チップを搬送する技術が開示されている(特許文献1参照)。
【0006】
また、例えば特開2002−2871号公報には、バンプ電極が形成されたCSPの搬送中の破損や破壊を防止するために、トレイのCSPの収容部にトレイよりも柔らかい材料で形成された緩衝部を設けた構成が開示されている。また、この文献にはその緩衝部のCSPとの対向面側に突起を設け、その突起によりCSPを支持する構成が開示されている(特許文献2参照)。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開2002−110778号公報
【特許文献2】特開2002−2871号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
しかし、上記上段のトレイの裏面の収容部に梨地(粗面)仕上げ加工を施す技術では、以下の課題があることを本発明者は見出した。
【0009】
すなわち、半導体チップの薄型化により半導体チップが軽くなるにつれ、また、半導体チップの主面(素子形成面)にポリイミド樹脂等のような樹脂膜が露出されている場合は、その樹脂膜の粘着性による作用も加わって半導体チップが上段のトレイの裏面に張り付き易くなることにより、上段のトレイの裏面の収容部に梨地仕上げ加工を施しても、半導体チップの張り付き現象を防止することができない、という問題である。
【0010】
本発明の目的は、半導体チップがトレイに張り付くのを防止することのできる技術を提供することにある。
【0011】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0012】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0013】
すなわち、本発明は、複数のトレイを多段に重ねた時に、トレイに収容された半導体チップの主面が対向するトレイの裏面の収容部に、半導体チップに接しない高さの突起を分散させて配置したものである。
【0014】
また、本発明は、半導体チップをトレイを用いて搬送する工程を有し、前記トレイの主面に形成された半導体チップ収容用の第1収容部を形成する複数の第1凸部と、前記トレイの裏面に形成された半導体チップ収容用の第2収容部を形成する複数の第2凸部とが、前記トレイを複数段に積み重ねた時に噛み合うように配置されているものである。
【発明の効果】
【0015】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0016】
すなわち、複数のトレイを多段に重ねた時に、トレイに収容された半導体チップの主面が対向するトレイの裏面の収容部に、半導体チップに接しない高さの突起を分散させて配置したことにより、半導体チップがトレイに張り付くのを防止することができる。
【図面の簡単な説明】
【0017】
【図1】本発明の一実施の形態である半導体装置の搬送方法に用いるトレイの主面の全体平面図である。
【図2】図1のトレイの裏面の全体平面図である。
【図3】図1のX1−X1線の断面図である。
【図4】図1のトレイを2段重ねた時のトレイの主面の全体平面図である。
【図5】図4のX2−X2線の断面図である。
【図6】図4のトレイの収容部の1個分の拡大平面図である。
【図7】図6のX3−X3線の断面図である。
【図8】図7の要部拡大断面図である。
【図9】図4〜図8の半導体チップの一例の要部拡大断面図である。
【図10】図1のトレイの裏面の収容部に設けられた突起の外形の変形例の斜視図である。
【図11】図1のトレイの裏面の収容部に設けられた突起の外形の変形例の斜視図である。
【図12】図1のトレイの裏面の収容部に設けられた突起の外形の変形例の断面図である。
【図13】図1のトレイの裏面の収容部に設けられた突起の配置個数の変形例を示すトレイの要部拡大平面図である。
【図14】本発明の一実施の形態である半導体装置の製造工程中の半導体ウエハの主面の全体平面図である。
【図15】図14の半導体ウエハの側面図である。
【図16】図14および図15に続く半導体装置の製造工程中の半導体ウエハの側面図である。
【図17】図16に続く半導体装置のダイシング工程中の半導体ウエハの側面図である。
【図18】図17のダイシング工程により半導体ウエハから切り出された半導体チップの主面の全体平面図である。
【図19】図18の半導体チップをトレイに収容中の様子を示すトレイの主面の全体平面図である。
【図20】図19のトレイを多段に重ねた様子を示すトレイの断面図である。
【図21】半導体チップを配線基板に搭載する工程の説明図である。
【図22】ワイヤボンディング工程の説明図である。
【図23】図22の配線基板の要部側面図である。
【図24】本発明の他の実施の形態である半導体装置の搬送方法に用いるトレイを2段重ねた時のトレイの主面の全体平面図である。
【図25】図24のX4−X4線の断面図である。
【図26】半導体チップをトレイに収容する時に生じる問題を説明するための説明図である。
【図27】半導体チップの搬送中に生じる問題を説明するための説明図である。
【図28】本発明の他の実施の形態である半導体装置の搬送工程で用いるトレイの主面の一例の全体平面図である。
【図29】図28のトレイの裏面の一例の全体平面図である。
【図30】図28のトレイの主面に図29のトレイの裏面の構成を透かして示した全体平面図である。
【図31】図28〜図30のX5−X5線の断面図である。
【図32】図28〜図30のX6−X6線の断面図である。
【図33】図28〜図30のX7−X7線の断面図である。
【図34】図28〜図30のX8−X8線の断面図である。
【図35】図28のトレイを複数段に積み重ねた時の主面の全体平面図である。
【図36】図35のX9−X9線の断面図である。
【図37】図35のX10−X10線の断面図である。
【図38】図35のX11−X11線の断面図である。
【図39】図35のX12−X12線の断面図である。
【図40】図35のトレイの主面側の要部斜視図である。
【図41】図35のトレイ1の裏面側の要部斜視図である。
【図42】半導体チップを収容した下段のトレイに他のトレイを重ねる時の様子を示すトレイの要部斜視図である。
【図43】下段のトレイに上段のトレイを重ねた後の様子を示すトレイの要部斜視図である。
【図44】本発明の一実施の形態である半導体装置の搬送工程で用いるトレイを2段積み重ねた状態の要部断面図である。
【図45】本発明の一実施の形態である半導体装置の搬送工程で用いるトレイの裏面に設けられた凸部の機能例を説明するためのトレイの要部断面図である。
【図46】本発明の一実施の形態である半導体装置の搬送工程で用いるトレイの裏面に設けられた凸部の機能例を説明するためのトレイの要部断面図である。
【図47】本発明の一実施の形態である半導体装置の搬送工程で用いるトレイの主面側の収容部に半導体チップを収容する工程時のトレイの要部断面図である。
【図48】図47に続く半導体チップの収容工程時のトレイの要部断面図である。
【図49】半導体チップの裏面検査工程におけるトレイの要部断面図である。
【図50】図49に続く半導体チップの裏面検査工程におけるトレイの要部断面図である。
【図51】図50に続く半導体チップの裏面検査工程におけるトレイの要部断面図である。
【図52】本発明の他の実施の形態である半導体装置の搬送工程で用いるトレイの要部平面図である。
【図53】図52のX13−X13線の断面図である。
【図54】本発明の他の実施の形態である半導体装置の搬送工程で用いるトレイの要部平面図である。
【図55】図54のX14−X14線の断面図である。
【図56】図54のX15−X15線の断面図である。
【図57】本発明のさらに他の実施の形態である半導体装置の搬送工程で用いるトレイの要部平面図である。
【図58】図57のトレイの裏面の要部平面図である。
【図59】図57のX16−X16線の断面図である。
【図60】図57のX17−X17線の断面図である。
【図61】図60をひっくり返して示した状態のトレイの要部断面図である。
【発明を実施するための形態】
【0018】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【0019】
(実施の形態1)
まず、本実施の形態1の半導体装置の搬送方法で用いるトレイの一例を図1〜図3に示す。図1は本実施の形態1のトレイ1の主面の全体平面図、図2は図1のトレイ1の裏面の全体平面図、図3は図1のX1−X1線の断面図をそれぞれ示している。なお、搬送は、工程間の搬送と、その他に出荷のための搬送など、種々の目的のための搬送を含む。
【0020】
本実施の形態1のトレイ1は、例えば半導体チップ(CSP(Chip Size Package)を含む)の搬送に使用される容器である。このトレイ1の外観は、例えば1つの角部にインデックス用の面取り部1aが形成された平面略正方形の薄板状とされており、その外形寸法は、例えば縦50mm程度、横50mm程度、高さ4mm程度とされている。
【0021】
トレイ1の構成材料は、例えばAAS(アクリルニトリル−アクリレート−スチレン)樹脂、ABS(アクリルニトリル−ブタジエン−スチレン)樹脂またはPS(ポリスチレン)樹脂等のような絶縁材料からなり、静電気の帯電を低減し半導体チップの静電破壊を抑制または防止する観点から、例えば親水性ポリマーが含有されている。この静電破壊対策として、トレイ1にカーボンを添加したり、トレイ1に導体パターンを形成したりしても良いが、親水性ポリマーを添加した場合は、カーボンの添加に比べて異物の発生を低減でき、また、導体パターンの形成に比べて形成方法が容易でありトレイ1のコストを低減できる。
【0022】
このトレイ1の主面の外周よりも寸法A1だけ内側の領域には、トレイ1の主面に対して垂直な方向に突出する凸部1bが形成されている。寸法A1は、例えば2〜2.5mm程度である。この凸部1bの主面には、その主面に対して垂直な方向に凹む複数の収容部(第1収容部)1cがマトリクス状に配置されている。この収容部1cは、半導体チップを収容する領域であり、特に限定されるわけではないが、ここでは、3×4の12個の収容部1cが配置されている場合が例示されている。各収容部1cは、例えば平面略矩形状に形成されており、その平面寸法は、例えば12mm×9mm程度である。各収容部1cの底面は、半導体チップの裏面(素子や配線が形成されていない面)が接触する面であり、梨地(粗面)仕上げ処理が施されている。すなわち、収容部1cの底面は、その全面に微細な凹凸が密集した状態で形成されており、光沢の無い状態とされている。なお、図1は平面図ではあるが説明を反映すべく収容部1cの底面に梨地模様のハッチングを付した。
【0023】
一方、このトレイ1の裏面の外周よりも寸法A2だけ内側の領域には、トレイ1の裏面に対して垂直な方向に凹む凹部1dが形成されている。寸法A2は上記寸法A1と等しく、凹部1dは、その凹部1d内に上記凸部1bを収まり良く嵌め込むことができるように形成されている。この凹部1dの底面には、その主面に対して垂直な方向に凹む複数の収容部(第2収容部)1eがマトリクス状に配置されている。この収容部1eは、半導体チップを収容する領域であり、この収容部1eの配置、形状および平面寸法は、上記凸部1bの主面の収容部1cの配置、形状および平面寸法と同一とされている。各収容部1eの底面は、半導体チップの主面(素子や配線が形成される面)が対向または接触する面であり、収容部1eの底面には、例えば孤立半球状の5個の微細な突起1fが分散された状態で配置されている。本実施の形態1では、このような突起1fを設けることにより、半導体チップがトレイ1の裏面側の収容部1eの底面に張り付くのを防止することができるようになっている。
【0024】
次に、半導体チップの張り付き防止のための構成について図4〜図13により説明する。図4は上記トレイ1を2段重ねた時のトレイ1の主面の全体平面図、図5は図4のX2−X2線の断面図、図6は図4の収容部1cの1個分の拡大平面図、図7は図6のX3−X3線の断面図、図8は図7のトレイ1の要部拡大断面図、図9は図4〜図8の半導体チップ2の一例の要部拡大断面図、図10〜図12は突起1fの外形の変形例であって図10および図11は突起1fの斜視図であり図12は突起1fの断面図、図13は突起1fの配置個数の変形例を示すトレイ1の裏面の要部拡大平面図をそれぞれ示している。なお、図4および図6では図面を見易くするため梨地模様のハッチングを付していない。
【0025】
ここでは、2枚のトレイ1が、各々のトレイ1のインデックス用の面取り部1aの位置を合わせた状態で、下段のトレイ1の主面の凸部1bに、上段のトレイ1の裏面の凹部1dを嵌め合わすことで、トレイ1の厚さ方向に安定した状態で積み重ねられている場合が例示されている。この下段のトレイ1の主面の収容部1cと、上段のトレイ1の裏面の収容部1eとが重なるところに空間が形成されており、その空間に半導体チップ2が収容されている。この半導体チップ2は、その主面(素子や配線が形成された面)を上段のトレイ1の裏面の収容部1eの底面(突起1fが形成された面)に対向させ、かつ、半導体チップ2の裏面(素子や配線が形成されていない面)を下段のトレイ1の主面の収容部1cの底面(梨地仕上げされた面)に接触させた状態で載置されている。
【0026】
半導体チップ2は、例えばメモリカードのメモリチップ等のように極めて薄さが要求される製品用のもので薄型化処理が施されている。すなわち、半導体チップ2の裏面に対して、例えば裏面研削処理、裏面研磨処理、エッチング処理またはそれらの処理を複合した処理等が施されることで、半導体チップ2の厚さB(図8参照)が、例えば150μm以下または100μm以下、ここでは、例えば90μm程度と薄くされている。この半導体チップ2を構成する半導体基板(以下、単に基板という)2Sは、例えばシリコン(Si)単結晶からなり、その主面には素子および配線層2Lが形成されている。配線層2Lには、配線2L1,2L2、ボンディングパッド(外部端子)2BP、層間絶縁膜2iおよび保護膜2pが形成されている。保護膜2pは、最上の配線2L2およびボンディングパッド2BPを覆う絶縁膜2p1と、その上に堆積された絶縁膜2p2との積層膜とを有している。層間絶縁膜2iおよび絶縁膜2p1は、例えば酸化シリコン(SiO2等)等のような無機系の絶縁膜により形成されている。絶縁膜2p2は、半導体チップ2の主面の最上面に露出された状態で形成されており、例えばポリイミド樹脂等のような有機系の絶縁膜により形成されている。この絶縁膜2p2の一部には開口部2hが形成されており、そこからボンディングパッド2BPの一部が露出されている。ここではボンディングパッド2BP上にバンプ電極が形成されていない。なお、半導体チップ2の平面寸法は、例えば8mm×11mm程度である。
【0027】
上記トレイ1の収容部1eの突起1fは、上記収容部1eの底面の粗さが、上記収容部1cの底面の粗さよりも粗くなるように設けられている。そして、上記収容部1eの底面内における突起1fの総占有面積は、その収容部1eの底面内における突起1fの無い領域の総面積以下、好ましくは突起1fの無い領域の総面積よりも小さくなるように、あるいは、収容部1eの底面の総面積の半分以下になるように形成されている。本実施の形態1では、各突起1fの直径は、例えば0.6mm程度なので、突起1fの総占有面積は、例えば0.28×5で1.4mm2である。
【0028】
また、突起1fの高さC(図8参照)は、上記トレイ1の主面の収容部1cの梨地仕上げによる微細な凹凸の最も高い凸部の寸法Dよりも高く、最低でも40μm程度、好ましくは80μm以上とされている。ただし、半導体チップ2が図5、図7および図8に示すような状態でトレイ1に収容されている場合に、突起1fが半導体チップ2の主面に接触して半導体チップ2を押さえ付けてしまうようだと半導体チップ2にクラックが生じる場合があるので、そのような不具合を防止するために、突起1fは、半導体チップ2が図5、図7および図8に示すような状態でトレイ1に収容されている場合に、突起1fの先端が半導体チップ2の主面に接触せず、半導体チップ2を押さえ付けないような高さになるように形成されている。すなわち、半導体チップ2の裏面(収容部1cの底面)から突起1fの先端までの寸法E(図8参照)は、半導体チップ2の厚さBよりも大きくなるようにされている。以上のような観点を考慮して本実施の形態1では、突起1fの高さCは、例えば100μm程度とされている。
【0029】
このようにトレイ1の裏面の収容部1eに突起1fを設けることにより、上段のトレイ1の裏面から半導体チップ2への静電気による影響を低減できる。これは、半導体チップ2の主面から突起1fの無い収容部1eの底面までの距離F(図8参照)は、半導体チップ2の主面から突起1fの先端までの距離Gよりも長くなるが、半導体チップ2の主面と収容部1eの底面との対向面において、距離の長い距離Fで対向している面積の方が、距離の短い距離Gで対向している面積よりも大きくすることができるからである。特に、本実施の形態1では、上記収容部1eの底面内における突起1fの総占有面積を、収容部1eの底面内における突起1fの無い領域の総面積よりも小さくすることにより、半導体チップ2の主面と収容部1eの底面との対向面において、距離の長い距離Fで対向している面積の方が、距離の短い距離Gで対向している面積よりも、より大きくすることができる。
【0030】
また、半導体チップ2の主面が収容部1eの底面に接触するのは相対的に面積の小さな突起1fになり、半導体チップ2の主面と収容部1eの底面との接触面積を低減できるので、半導体チップ2の主面にポリイミド樹脂等のような粘着性の高い樹脂が露出されていたとしても、半導体チップ2が収容部1eの底面に張り付いたままにならないようにすることができる。特に、本実施の形態1では、突起1fを半球状にしたことにより、突起1fと半導体チップ2の主面との接触面積をさらに小さくすることができるので、半導体チップ2の張り付き防止能力をさらに高めることができる。ただし、突起1fは半球状に限定されるものではなく種々変更可能であり、図10に示すように、円柱状としても良いし、図11に示すように、円錐状にしても良いし、図12に示すように、突起1fの先端を窪ませたような形状でも良い。また、突起1fの表面に梨地仕上げ処理を施しても良い。突起1fを半球状にした場合は、円柱状にした場合に比べて上記接触面積を低減でき、また、円柱状や円錐状に比べて角部が無いので突起1fの一部の欠けや損傷を低減できトレイ1の寿命を向上させることができる。円錐状や先端を窪ませた形状にした場合は、半球状にした場合に比べて上記接触面積をさらに低減できる。
【0031】
以上により、本実施の形態1によれば、半導体チップ2がトレイ1の裏面に張り付いてしまう現象を防止することができる。本発明者らが実際に行った落下試験でも半導体チップ2の張り付き現象が発生しなかったことが確認されている。
【0032】
また、本実施の形態1では、突起1fが、例えば収容部1eの四隅近傍および中央の合計5箇所に一定間隔で偏り無く分散して配置されている。トレイ1を用いた半導体チップ2の搬送工程では、トレイ1が多段に重ねられた積層体を裏返しにし、半導体チップ2をトレイ1の裏面側の収容部1eの底面に載置した状態(すなわち、半導体チップ2を裏返した状態)で、半導体チップ2をトレイ1から取り出したり、半導体チップ2の外観等を検査したりする場合があるが、その時に、収容部1eの底面の突起1fが2個以下であったり、極端に一領域に偏って配置されていたりすると半導体チップ2が傾き、半導体チップ2を上手く取り出せなかったり、検査ができなかったりする場合がある。これに対して、本実施の形態1では、複数の突起1fを偏りなく分散して配置させることにより、半導体チップ2をトレイ1の裏面側の収容部1eの底面に載置したときに半導体チップ2が傾かないようにすることができるので、半導体チップ2の取り出しや外観検査を良好に行うことができる。各収容部1e内の突起1fの数は、5個に限定されるものではなく種々変更可能であるが、例えば3〜10個、好ましくは4個か5個である。図13は、突起1fを3個配置した場合の配置例を示す。この3個の突起1fの一群は、半導体チップ2の主面中央に対応する位置に配置されている。そして、各突起1fは、例えば正三角形の頂点に配置されている。これにより、半導体チップ2を傾かせることなく安定した状態で支持できる。
【0033】
また、突起の無い領域とは、突起1fによって半導体チップ2の主面から十分な距離を確保された部分のことを指すものである。すなわち、例えば前記の例においては、トレイ収容部1eの底面のうち、突起の先端から突起の長さ方向に最低でも40μm以上、好ましくは80μm以上遠ざかる位置に形成された部分を指す。このように、突起の無い領域とは、突起1fによってチップから遠ざけられた部分を指すものであるから、その表面の状態として突起が形成されていないこと、例えば平坦であることを限定するものではなく、仮にそこに別の突起や梨地加工が成されていたとしても、それら別の突起や梨地加工の凸状の部分が、前記突起1fによって、チップから十分に遠ざけられているものであれば、前記別の突起や梨地加工を施された部分を含めて突起の無い領域とするものである。
【0034】
また、突起1fは、トレイ1と一体的に形成されており、形成が容易で部品点数も増えないので、突起1fを設けたからといってトレイ1のコストが増大することもない。
【0035】
なお、収容部1cの深さH(図8参照)は、例えば100μm程度である。また、収容部1eの深さJは、例えば190μm程度である。
【0036】
次に、本実施の形態1の半導体装置の搬送方法及び製造方法の一例を図14〜図23により説明する。
【0037】
図14は半導体装置の製造工程中における半導体ウエハ(以下、単にウエハという)2Wの全体平面図、図15は図14のウエハ2Wの側面図をそれぞれ示している。
【0038】
ウエハ2Wには、複数の半導体チップ2が形成されている。各半導体チップ2の主面には、例えば不純物導入工程、導体膜や絶縁膜の堆積工程、導体膜や絶縁膜のエッチング工程等のような前工程(ウエハプロセス)を経て、素子、配線およびボンディングパッド2BPが形成されている。この段階の半導体チップ2の断面構成は上記図8や図9と同じである。この段階のウエハ2Wの厚さは、例えば280μm程度である。
【0039】
続いて、ウエハ2Wの裏面に対して、例えば裏面研削処理、裏面研磨処理、エッチング処理またはこれらの処理を複合した処理等のような薄型化処理を施すことにより、図16のウエハ2Wの側面図に示すように、ウエハ2Wを薄くする。ここでは、ウエハ2Wの厚さを90μm程度とする。
【0040】
その後、図17に示すように、ウエハ2Wをダイサーのダイシングブレード3により切断することによりウエハ2Wから図18に示すように個々の半導体チップ2を切り出す。
【0041】
次いで、個々の半導体チップ2を、図19に示すように、トレイ1の主面の個々の収容部1cに収容し、図20に示すように、複数のトレイ1を多段に重ね、その重ねたものの幾つかを専用のビニール袋につめて所望の場所に搬送する。このようにして複数の半導体チップ2を外部環境から保護した状態で所望の場所に運ぶことができる。なお、図19は平面図であるが、梨地仕上げした面に梨地模様のハッチングを付した。
【0042】
続いて、搬送先では上記専用のビニール袋から多段のトレイ1を取り出し、さらに、図21に示すように、トレイ1に収容された個々の半導体チップ2を自動取り出し機構等により自動的に取り出して、例えば配線基板4のチップ搭載領域に搭載する。ここでは、半導体チップ2の主面を上に向け、半導体チップ2の裏面を配線基板4に接着させる場合を例示している。この時、本実施の形態1によれば、半導体チップ2が上段のトレイ1の裏面に張り付くのを防止できるので、トレイ1の主面の収容部1cから半導体チップ2を自動的に良好に取り出し、配線基板4の主面に搭載することができる。なお、図21の左側はトレイ1の主面の要部平面図、右側は配線基板4の主面の要部平面図をそれぞれ示している。図21の左側は平面図であるが、梨地仕上げした面に梨地模様のハッチングを付した。
【0043】
その後、配線基板4をワイヤボンダに搬送し、図22および図23に示すように、半導体チップ2のボンディングパッド2BPと配線基板4のランド(電極)とをボンディングワイヤ5によって電気的に接続する。なお、図22は配線基板4の要部平面図、図23は図22の配線基板4の側面図をそれぞれ示している。
【0044】
これ以降は、半導体チップ2の通常の封止工程を経て半導体装置を製造する。
【0045】
(実施の形態2)
図24は本発明の他の実施の形態である半導体装置の製造方法で用いるトレイ1を2段重ねて示したトレイ1の主面の全体平面図、図25は図24のX4−X4線の断面図をそれぞれ示している。
【0046】
本実施の形態2では、トレイ1の主面の収容部1cの底面に、梨地仕上げ加工を施さずに、トレイ1の裏面の収容部1eと同様に、突起1fを設けている。これは、上記のように、トレイ1を用いた半導体チップ2の搬送工程では、トレイ1が多段に積み重ねられた積層体を裏返しにし、半導体チップ2を裏返しにした状態でトレイ1から取り出したり、外観等を検査したりする場合があるが、その時に、半導体チップ2が静電気の作用によりトレイ1の主面の収容部1cに張り付いたままだと半導体チップ2の取り出しや検査ができなくなってしまうので、半導体チップ2がトレイ1の主面に張り付くのを防止する観点から、トレイ1の主面の収容部1cにも突起1fを設けたものである。これ以外は、前記実施の形態1と同じである。
【0047】
このように、本実施の形態2では、多段に積み重ねたトレイ1を裏返した時に半導体チップ2がトレイ1の主面側に張り付いたままになってしまうのを防止できる。
【0048】
(実施の形態3)
まず、本発明者が初めて見出した課題について説明する。半導体チップの薄型化に伴い、半導体チップの搬送時に用いるトレイのチップ収容部も製品保護性を考慮して浅くなってきているが、チップ収容部が浅すぎると半導体チップをチップ収容部に出し入れする時にその出し入れ作業が、その周囲のチップ収容部に既に収容されている他の半導体チップに影響し、他の半導体チップがチップ収容部の外に出てしまう問題がある。図26は、その一例を示しており、半導体チップ2をトレイ1の所望の収容部1cに収容する様子を示している。一般的に半導体チップ2をトレイ1の収容部1cに収容するには、半導体チップ2をコレット8で真空吸引した状態でトレイ1の所望の収容部位置まで移送した後、コレット8の真空吸引状態を解除して半導体チップ2を所望の収容部1cに落下させて収容する。しかし、半導体チップ2の薄型化が進み100μm程度以下の厚さになってくると、コレット8の真空吸引状態を解除しただけでは半導体チップ2がコレット8から離れなかったり、離れ難いために上手く収容部1cに入らなかったりする等の問題が生じてきている。そこで、半導体チップ2を収容部1cに収容する際に、図26の矢印に示すように、空気を逆噴射させることにより、半導体チップ2をコレット8から離し、所望の収容部1cに収容するようになっている。しかし、トレイ1の収容部1cが浅い上、半導体チップ2が薄く軽いので、コレット8からの空気流の影響により、その周囲の他の収容部1cに既に収容されている他の半導体チップ2が収容部1cの外に出てしまう問題が生じる。ここで、トレイ1の収容部1cの深さを半導体チップ2の厚さに対して深くすることが考えられる。この場合、半導体チップ2の出し入れ時の問題はなくなるが、単純に収容部1cを深くすると、図27に示すように、半導体チップ2をトレイ1に収容した状態において、半導体チップ2の主面からそれに対向するトレイ1の裏面までの距離F1が長くなる結果、半導体チップ2の搬送中に半導体チップ2が上下動したり回転したりし易くなるため、半導体チップ2に傷やチッピング等が生じたり、半導体チップ2の動作によりトレイ1の一部が削られ異物が発生したりする問題が生じる。
【0049】
そこで、本実施の形態3では、半導体チップの出し入れ時には周囲の半導体チップが外に出てしまわないように収容部の深さを確保でき、かつ、半導体チップの搬送中には半導体チップが上下動したり回転したりしないように収容部の深さにできるようなトレイについて説明する。
【0050】
図28は本実施の形態3のトレイ1の主面の一例の全体平面図、図29は図28のトレイ1の裏面の一例の全体平面図、図30は図28のトレイ1の主面に図29のトレイ1の裏面の構成を透かして示した全体平面図、図31〜図34は図28〜図30のそれぞれのX5−X5線〜X8−X8線の断面図を示している。
【0051】
本実施の形態3のトレイ1の全体的な外形、外形寸法および構成材料は、前記実施の形態1と同じなので説明を省略する。トレイ1の主面には、その主面に垂直な方向に突出する複数の突出柱(第1凸部)1gがトレイ1と一体的に設けられている。突出柱1gは、トレイ1の主面側に載置される複数の半導体チップの上下左右の隣接間を区画し、各半導体チップの収容部(第1収容部)1c1を形成する部材である。
【0052】
トレイ1の裏面には、その裏面に垂直な方向に突出する複数の突出壁(第2凸部)1hがトレイ1と一体的に設けられている。突出壁1hは、トレイ1の裏面側に載置される複数の半導体チップの上下左右の隣接間を区画し、各半導体チップの収容部(第2収容部)1e1を形成する部材であり、トレイ1の主面にトレイ1の裏面を対向させて複数のトレイ1を積み重ねた時に、トレイ1の主面の互いに隣接する突出柱1gの間に、トレイ1の裏面の突出壁1hが嵌るように配置されている。
【0053】
また、トレイ1の裏面の突出壁1hで囲まれる各収容部1e1の底面には、トレイ1の裏面に垂直な方向に若干突出する複数の凸部(第3凸部)1iがトレイ1と一体的に設けられている。各凸部1iは平面で見ると各収容部1e1の中央に向かう方向に若干延在している。さらに、各凸部1iの先端側の上面には、その上面に対して垂直な方向に突出する突起1fがトレイ1と一体的に設けられている。突起1fの面積は、凸部1iの上面の面積よりも小さい。突起1fの機能は前記実施の形態1,2で説明したものと同じである。
【0054】
次に、図35は本実施の形態3のトレイ1を複数段に積み重ねた時の主面の全体平面図、図36〜図39はそれぞれ図35のX9−X9線〜X12−X12線の断面図、図40は本実施の形態3のトレイ1の主面側の要部斜視図、図41は本実施の形態3のトレイ1の裏面側の要部斜視図、図42は半導体チップ2を収容した下段のトレイ1に他のトレイ1を重ねる時の様子を示すトレイ1の要部斜視図、図43は下段のトレイ1に上段のトレイ1を重ねた後の様子を示すトレイ1の要部斜視図を示している。なお、図35ではトレイ1の内部の様子が分かるようにトレイ1の内部の様子を透かして見せている。また、図40〜図43でも一部の様子を透かして見せている。また、図40〜図43の符号SFはトレイ1の主面を示し、図41の符号BFはトレイ1の裏面を示している。
【0055】
半導体チップ2は、その裏面が下段のトレイ1の主面に載せられ、かつ、主面(配線層2Lの形成面)が上段のトレイ1の裏面に向いた状態でトレイ1に収容されている。半導体チップ2の構成については前記実施の形態1と同じなので説明を省略する。突出柱1gおよび突出壁1hは、半導体チップ2の外周に沿って配置されている。ただし、突出柱1gおよび突出壁1hは、半導体チップ2の角部に接しないように半導体チップ2の角部を避けて配置されている。これは、半導体チップ2の角部は他の部分に比べて機械的な衝撃等に弱いので、トレイ1を用いた半導体チップ2の搬送時に半導体チップ2の角部が突出柱1gや突出壁1hに当たると欠けたり削れたりする問題が生じるからである。すなわち、突出柱1gおよび突出壁1hを、半導体チップ2の角部に接しないように配置することにより、トレイ1を用いた半導体チップ2の搬送時に半導体チップ2の角部が欠けたり削れたりするのを抑制または防止できる。これにより、半導体チップ2の歩留まりおよび信頼性を向上させることができる。
【0056】
本実施の形態3では、突出柱1gの高さZ1(すなわち、収容部1c1の深さであって、トレイ1の主面から突出柱1gの上面までの高さ)が、半導体チップ2の厚さよりも充分に大きくなっている。このため、半導体チップ2を収容部1c1に収容したり収容部1c1から取り出したりするときに、その周囲の半導体チップ2が出し入れ作業の影響を受けて収容部1c1の外に出てしまうことがないようにすることが可能となっている。高さZ1は、特に限定されるものではないが、例えば0.6mm程度である。
【0057】
一方、半導体チップ2の搬送時には、図40に示すように半導体チップ2をトレイ1の収容部1c1に収容した後、図42に示すように下段のトレイ1の主面側に、上段のトレイ1の裏面を対向させた状態で、図43に示すように上段のトレイ1を被せるようにするが、その時に下段のトレイ1の主面の突出柱1gと、上段のトレイ1の裏面の突出壁1hとが噛み合うようになっている。このため、突出柱1gを高くして収容部1c1の深さを上記不具合が生じない程度の深さにしたとしても、トレイ1に収容された半導体チップ2の主面から上段のトレイ1の裏面までの距離が極端に大きくなってしまわないようにすることができる。特に本実施の形態3では、トレイ1の裏面に凸部1iおよび突起1fを設けているので、さらに半導体チップ2の主面上方の高さを小さくすることができる。このため、トレイ1を用いた半導体チップ2の搬送時に半導体チップ2が上下動したり回転したりしてしまう動きを抑制できるので、半導体チップ2に傷やチッピング等が生じたり、半導体チップ2の動作によりトレイ1の一部が削られ異物が発生したりするのを抑制または防止することができる。半導体チップ2の主面から、その主面が対向する上段のトレイ1の裏面までの距離Z2は、特に限定されるものではないが、例えば0.5mm程度である。また、半導体チップ2の主面から、その主面が対向する突起1fの頂点までの距離Z3は、特に限定されるものではないが、例えば0.22mm程度である。
【0058】
凸部1iは、収容部1e1の底面全面に広がるような比較的広い面積としても良いが、凸部1iおよび突起1fは、半導体チップ2において表面にポリイミド系の樹脂膜が形成されている主面が対向する面に形成されているので、前記実施の形態1で説明したように半導体チップ2の貼り付きを抑制または防止する観点から、比較的小面積であることが好ましい。この観点から突起1fの平面積は、凸部1iの上面の面積よりもさらに小さく、しかも半導体チップ2との接触面積が可能な限り小さくなるように半球状とされている。また、トレイ1を反転させて半導体チップ2をその主面が突起1fに接するような状態で収容部1e1側に収容させる工程やその状態で半導体チップ2をピックアップする工程もあるので、これらの工程時に半導体チップ2の載置状態を安定させるために、各収容部1e内の複数の凸部1iは、断面的には高さが等しく形成され、平面的には上下左右対称に配置されていることが好ましい。突起1fについても同様である。特に限定されるものではないが、凸部1iの高さ(厚さ)Z4は、例えば0.18mm程度、突起1fの高さZ5は、例えば0.1mm程度である。
【0059】
次に、凸部1iおよび突起1fの機能の一例を図44〜図46により説明する。図44〜図46は本実施の形態1のトレイ1を2段積み重ねた状態の要部断面図を示している。
【0060】
まず、図44に示すように、本実施の形態3では、トレイ1の主面の複数の突出柱1gで形成される収容部1c1の深さを半導体チップ2の厚さに対して充分に深くしたとしても、複数枚のトレイ1を積み重ねる時に、トレイ1の主面の突出柱1gと、トレイ1の裏面の突出壁1hとを噛み合わせるようにすることで、半導体チップ2の主面からその主面が対向するトレイ1の裏面までの距離Zaが極端に大きくならないようにすることができる。ここで、距離Zaは、収容部1c1の深さがなるべく深く確保されつつ、かつ、半導体チップ2の搬送時に半導体チップ2の上下動や回転動作を抑えることのできる最大の寸法とする。
【0061】
ここで、図45に示すように、半導体チップ2の主面が対向するトレイ1の裏面に上記した凸部1iおよび突起1fを設けた場合は、上記距離Zaを、その趣旨から考えて、半導体チップ2の主面から突起1fの先端までの距離とすることができる。このため、突出柱1gの高さを、図45の破線で示す矢印の方向に凸部1iと突起1fとの各々の高さの和の分だけ高くすることができる。これにより、図46に示すように、トレイ1の主面の突出柱1gの高さを図44の場合よりも高くすることができる上、しかも半導体チップ2の搬送時には上記図44と同じ距離Zaを維持することができる。この場合、突出柱1gの高さ、すなわち、収容部1c1の深さを大きくできるので、半導体チップ2の出し入れ作業時に、トレイ1に既に収容されている他の半導体チップ2に与える影響をさらに低減できる。また、搬送時には距離Zaを維持できるので、搬送時の半導体チップ2の上下動や回転動作を抑制できる。このため、搬送時の半導体チップ2の上下動や回転動作に起因する半導体チップ2の傷やチッピングを低減または防止できる。また、半導体チップ2の上下動等に起因してトレイ1の一部が削られ、異物が発生する問題も抑制または防止できる。
【0062】
次に、本実施の形態3の半導体チップ2のトレイ1への収容方法の一例を説明する。なお、本実施の形態3でも半導体装置の搬送方法や製造方法の大まかな流れは前記実施の形態1と同じなので説明を省略する。図47および図48は、前記実施の形態1において図14〜図18等を用いて説明したのと同様に、ウエハプロセス(前工程)、薄型化処理工程およびダイシング処理工程を経た後、ウエハ2W(図14参照)から分割された複数の半導体チップ2の各々をトレイ1の主面側の収容部1c1に収容する工程時のトレイ1の要部断面図を示している。まず、図47に示すように、半導体チップ2をコレット(真空吸着手段)8により真空吸引した状態でトレイ1の所望の収容部1c1上に移送する。ここでは、半導体チップ2の主面をコレット8の真空吸着面に向けた状態で半導体チップ2を吸引する。続いて、コレット8の真空吸引状態を解除する。上記のように半導体チップ2の厚さが100μm程度と薄くなってくると半導体チップ2が軽くなることや半導体チップ2の主面側のポリイミド系の樹脂膜の粘着力により真空吸引状態を解除しただけでは半導体チップ2がコレット8から離れない場合がある。そこで、本実施の形態3でもコレット8から半導体チップ2側に空気を軽く逆噴射する。これにより、半導体チップ2をコレット8から離し落下させ所望の収容部1c1に収容する。この時、本実施の形態3では、上記のように収容部1c1の深さを充分に確保してあるので、たとえ半導体チップ2が薄型化され軽くなっていたとしても、トレイ1の他の収容部1c1に既に収容されている他の半導体チップ2が収容部1c1の外に出てしまうようなこともない。
【0063】
次に、半導体チップ2の搬送中に半導体チップ2の裏面の様子を検査する方法の一例を説明する。図49〜図51は、半導体チップ2の裏面検査工程におけるトレイ1の要部断面図を示している。まず、図49は、トレイ1の主面側に半導体チップ2を収容した状態でその上に他のトレイ1を積み重ねた状態を示している。半導体チップ2の裏面検査では、この積み重ねられたトレイ1を図50に示すように、ひっくり返す。すると、半導体チップ2は、その主面がトレイ1の裏面の突起1fに点接触され浮いたような状態で支持される。続いて、この状態で、図51に示すように、上側のトレイ1を取り外す。この時、半導体チップ2は、トレイ2の裏面側の突出壁1hで形成された収容部1e1に収容され、かつ、複数の突起1fによって支持されている。そして、この状態で半導体チップ2の裏面を矢印に示す方向から検査する。半導体チップ2の裏面検査が終了した後、再びトレイ1をひっくり返して元の図49の状態に戻す。この時、本実施の形態3でも前記実施の形態1と同様に、トレイ1の裏面に突起1fを設けたことにより、半導体チップ2がトレイ1の裏面に貼り付いたままにならないようにすることができる。
【0064】
(実施の形態4)
図52は、本実施の形態4のトレイ1を複数段に積み重ねた時の主面の要部平面図、図53は図52のX13−X13線の断面図をそれぞれ示している。なお、図52では、トレイ1の内部の様子が分かるようにトレイ1の内部の様子を透かして見せている。
【0065】
本実施の形態4では、トレイ1の裏面に前記実施の形態3の突起1fが無い構成を例示している。それ以外は、前記実施の形態3と同じである。本実施の形態4の場合は、凸部1iが突起1fと同じような役割を果たしている。距離Z7は、半導体チップ2の主面からその主面に対向する凸部1iの面までの距離を示しており、特に限定されるものではないが、例えば0.32mm程度である。
【0066】
(実施の形態5)
本実施の形態5では、半導体チップの主面にバンプ電極が形成されている場合について説明する。図54は、本実施の形態5のトレイ1を複数段に積み重ねた時の主面の要部平面図、図55および図56はそれぞれ図53のX14−X14線およびX15−X15線の断面図を示している。なお、図54でも、トレイ1の内部の様子が分かるようにトレイ1の内部の様子を透かして見せている。
【0067】
半導体チップ2の主面には、その外周に沿って複数のバンプ電極10が形成されている。バンプ電極10は、前記ボンディングパッド2BP(図9等参照)と電気的に接続されている。それ以外の半導体チップ2の構成は前記実施の形態1〜4と同じである。図54〜図56では、半導体チップ2は、その裏面がトレイ1の主面に接触された状態で、かつ、半導体チップ2の主面のバンプ電極10の形成面が上段のトレイ1の裏面に向けられた状態で収容されている。トレイ1の主面の構成は前記実施の形態3,4と同じであるが、トレイ1の裏面の構成は、前記実施の形態3,4と若干異なっている。すなわち、トレイ1の裏面には、前記実施の形態3,4と同様に突出壁1hが形成されているが、前記凸部1iおよび突起1fが形成されていない。その理由は、本実施の形態5では、半導体チップ2の主面のバンプ電極10が、上記凸部1iおよび突起1fと同じ役割を果たしているからである。
【0068】
(実施の形態6)
本実施の形態6では、半導体チップの主面にバンプ電極が形成されている場合の他の例について説明する。図57は、本実施の形態6のトレイ1を複数段に積み重ねた時の主面の要部平面図、図58は図57のトレイ1の裏面の要部平面図、図59および図60はそれぞれ図57のX16−X16線およびX17−X17線の断面図を示している。なお、図57でも、トレイ1の内部の様子が分かるようにトレイ1の内部の様子を透かして見せている。
【0069】
半導体チップ2の構成は、前記実施の形態5と同じである。半導体チップ2のバンプ電極10が形成された主面に対向するトレイ1の裏面の中央には、凸部1iが形成されている。本実施の形態6では、凸部1iの平面積が前記実施の形態3の場合よりも大きく形成されている。凸部1iの上面には、複数の突起1fが上下左右対称となるように分散されて配置されている。
【0070】
図61は図57のトレイ1をひっくり返した時の図57のX17−X17線の断面図を示している。半導体チップ2は、その主面のポリイミド系の樹脂膜が複数の突起1fに点接触し浮いたような状態で支持されている。この状態で上段のトレイ1を取り除くことで前記実施の形態3と同様の半導体チップ2の裏面検査を行うことが可能となっている。本実施の形態6でも、トレイ1と半導体チップ2の樹脂膜との接触面積が小さくなるようになっているので、トレイ1を再びひっくり返して元の状態に戻した時に、前記実施の形態1と同様に、半導体チップ2がトレイ1の裏面に貼り付いたままにならないようにすることができる。また、本実施の形態6では、突起1fおよび凸部1iが半導体チップ2のバンプ電極10に接しないように形成されている。バンプ電極10にはトレイ1の凸部1iや突起1f以外の部分も接しないような構成とされている。これにより、半導体チップ2のバンプ電極10がトレイ1の内壁に当たることで剥離してしまうような問題を回避できるようになっている。
【0071】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0072】
例えば前記実施の形態1〜4では、半導体チップと配線基板とをボンディングワイヤにより接続する場合について説明したが、これに限定されるものではなく、例えばバンプ電極により接続するような場合でも適用できる。その場合の半導体装置の製造工程では、まず、図14で説明したウエハ2Wの主面に、ボンディングパッド2BPに接続されるバンプ下地金属パターンを形成した後、図16および図17の工程を経て得られた半導体チップ2をトレイ1に収容して搬送する。搬送先では、半導体チップ2のバンプ下地金属パターンにバンプ電極を形成した後、半導体チップ2をバンプ電極を介して配線基板4と電気的に接続し、通常の封止工程を経て半導体装置を製造する。
【0073】
また、WPP(Wafer Process Package)工程を経て製造されたCSPの搬送にも適用できる。その場合の半導体装置の製造工程では、まず、図14で説明したウエハ2Wの主面上に再配線層を形成する。再配線層には、ボンディングパッド2BPに接続される再配線とそれを覆う絶縁膜とが形成されている。再配線は、例えば銅(Cu)からなり、それを覆う絶縁膜は、例えばポリイミド樹脂からなる。続いて、そのポリイミド樹脂からなる絶縁膜に再配線の一部が露出されるような開口部を形成した後、その開口部を通じて再配線と接続されるバンプ下地金属パターンを形成する。その後、図16および図17の工程を経て得られたCSPをトレイ1に収容して搬送する。搬送先では、CSPのバンプ下地金属パターンにバンプ電極を形成した後、CSPをバンプ電極を介して配線基板と電気的に接続し、通常の封止工程を経て半導体装置を製造する。
【0074】
また、突起1fは個々に分かれていることに限定されるものではなく、例えば平面枠状、平面棒状等に繋がっているような構成とされていても良い。この場合も、半導体チップ2がトレイ1の裏面の収容部1eの底面に載置された時に、半導体チップが傾かないように突起を設ける。
【0075】
また、前記実施の形態1〜6では、静電破壊対策としてトレイに親水性ポリマーやカーボンが含まれている場合について説明したが、このような静電破壊対策が施されていないトレイの場合は静電気の帯電による半導体チップの張り付き現象が発生し易いので特に本技術を適用することが好ましい。
【0076】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体装置の製造方法に適用した場合について説明したが、それに限定されるものではなく種々適用可能であり、例えばマイクロマシン等の搬送方法や製造方法にも適用できる。
【産業上の利用可能性】
【0077】
本発明は、半導体装置の搬送業および製造業に適用できる。
【符号の説明】
【0078】
1 トレイ
1a 面取り部
1b 凸部
1c,1c1 収容部(第1収容部)
1d 凹部
1e,1e1 収容部(第2収容部)
1f 突起
1g 突出柱(第1凸部)
1h 突出壁(第2凸部)
1i 凸部(第3凸部)
2 半導体チップ
2S 半導体基板
2L 配線層
2L1,2L2 配線
2BP ボンディングパッド(外部端子)
2i 層間絶縁膜
2p 保護膜
2p1,2p2 絶縁膜
2h 開口部
3 ダイシングブレード
4 配線基板
5 ボンディングワイヤ
8 コレット
10 バンプ電極
【特許請求の範囲】
【請求項1】
(a)主面に第1収容部を持ち、かつ、前記主面とは反対側の裏面に第2収容部を持つ複数枚のトレイを用意する工程と、
(b)前記複数枚のトレイをトレイの主面にトレイの裏面を対向させた状態で多段に積み重ねた時に下段のトレイの主面の前記第1収容部と、上段のトレイの裏面の前記第2収容部とが重なる位置に形成される空間に、薄型化処理が施された半導体チップを収容した状態で所望の場所に搬送する工程とを有し、
前記第1収容部は、前記トレイの主面に形成された複数の第1凸部から成り、
前記第2収容部は、前記トレイの裏面に形成された複数の第2凸部から成り、
前記複数の第1凸部および前記複数の第2凸部は、前記複数枚のトレイを重ねた時に噛み合わさるように配置されていることを特徴とする半導体装置の搬送方法。
【請求項2】
請求項1記載の半導体装置の搬送方法において、前記第1収容部または前記第2収容部の前記半導体チップの対向面に、前記第1凸部および前記第2凸部よりも低い第3凸部を設けたことを特徴とする半導体装置の搬送方法。
【請求項3】
請求項2記載の半導体装置の搬送方法において、前記第3凸部の前記半導体チップの対向面に、前記第3凸部よりも小面積の突起を設けたことを特徴とする半導体装置の搬送方法。
【請求項4】
請求項1記載の半導体装置の搬送方法において、前記第1凸部および前記第2凸部は、前記半導体チップの角部に接しないように配置されていることを特徴とする半導体装置の搬送方法。
【請求項5】
請求項1記載の半導体装置の搬送方法において、前記半導体チップの主面には、ポリイミド系の樹脂膜が形成されていることを特徴とする半導体装置の搬送方法。
【請求項6】
(a)半導体ウエハに半導体チップを形成する工程と、
(b)前記半導体ウエハを薄型化する工程と、
(c)前記半導体ウエハから前記半導体チップを切り出す工程と、
(d)前記半導体チップをトレイに収容した状態で搬送する工程とを有し、
前記(d)工程は、
(d1)主面に第1収容部を持ち、かつ、前記主面とは反対側の裏面に第2収容部を持つ複数枚のトレイを用意する工程と、
(d2)前記半導体チップを前記トレイに収容する工程と、
(d3)前記複数枚のトレイをトレイの主面にトレイの裏面を対向させた状態で多段に積み重ねた時に下段のトレイの主面の前記第1収容部と、上段のトレイの裏面の前記第2収容部とが重なる位置に形成される空間に、薄型化処理が施された半導体チップを収容した状態で搬送する工程とを有し、
前記第1収容部は、前記トレイの主面に形成された複数の第1凸部から成り、
前記第2収容部は、前記トレイの裏面に形成された複数の第2凸部から成り、
前記複数の第1凸部および前記複数の第2凸部は、前記複数枚のトレイを重ねた時に噛み合わさるように配置されていることを特徴とする半導体装置の製造方法。
【請求項7】
請求項6記載の半導体装置の製造方法において、前記第1収容部または前記第2収容部の前記半導体チップの対向面に、前記第1凸部および前記第2凸部よりも低い第3凸部を設けたことを特徴とする半導体装置の製造方法。
【請求項8】
請求項7記載の半導体装置の製造方法において、前記第3凸部の前記半導体チップの対向面に、前記第3凸部よりも小面積の突起を設けたことを特徴とする半導体装置の製造方法。
【請求項9】
請求項6記載の半導体装置の製造方法において、前記(b)工程は、前記半導体ウエハの裏面を研削する工程を有することを特徴とする半導体装置の製造方法。
【請求項10】
請求項6記載の半導体装置の製造方法において、前記(d2)工程は、前記(c)工程後の前記半導体チップを真空吸着手段により吸着した状態で前記トレイの第1収容部まで移送した後、前記真空吸着手段の真空吸引状態を解除し、代わりに空気を逆噴射することで前記第1収容部に収容する工程を有することを特徴とする半導体装置の製造方法。
【請求項11】
請求項6記載の半導体装置の製造方法において、前記(d3)工程は、前記半導体チップの裏面を検査する工程を有することを特徴とする半導体装置の製造方法。
【請求項1】
(a)主面に第1収容部を持ち、かつ、前記主面とは反対側の裏面に第2収容部を持つ複数枚のトレイを用意する工程と、
(b)前記複数枚のトレイをトレイの主面にトレイの裏面を対向させた状態で多段に積み重ねた時に下段のトレイの主面の前記第1収容部と、上段のトレイの裏面の前記第2収容部とが重なる位置に形成される空間に、薄型化処理が施された半導体チップを収容した状態で所望の場所に搬送する工程とを有し、
前記第1収容部は、前記トレイの主面に形成された複数の第1凸部から成り、
前記第2収容部は、前記トレイの裏面に形成された複数の第2凸部から成り、
前記複数の第1凸部および前記複数の第2凸部は、前記複数枚のトレイを重ねた時に噛み合わさるように配置されていることを特徴とする半導体装置の搬送方法。
【請求項2】
請求項1記載の半導体装置の搬送方法において、前記第1収容部または前記第2収容部の前記半導体チップの対向面に、前記第1凸部および前記第2凸部よりも低い第3凸部を設けたことを特徴とする半導体装置の搬送方法。
【請求項3】
請求項2記載の半導体装置の搬送方法において、前記第3凸部の前記半導体チップの対向面に、前記第3凸部よりも小面積の突起を設けたことを特徴とする半導体装置の搬送方法。
【請求項4】
請求項1記載の半導体装置の搬送方法において、前記第1凸部および前記第2凸部は、前記半導体チップの角部に接しないように配置されていることを特徴とする半導体装置の搬送方法。
【請求項5】
請求項1記載の半導体装置の搬送方法において、前記半導体チップの主面には、ポリイミド系の樹脂膜が形成されていることを特徴とする半導体装置の搬送方法。
【請求項6】
(a)半導体ウエハに半導体チップを形成する工程と、
(b)前記半導体ウエハを薄型化する工程と、
(c)前記半導体ウエハから前記半導体チップを切り出す工程と、
(d)前記半導体チップをトレイに収容した状態で搬送する工程とを有し、
前記(d)工程は、
(d1)主面に第1収容部を持ち、かつ、前記主面とは反対側の裏面に第2収容部を持つ複数枚のトレイを用意する工程と、
(d2)前記半導体チップを前記トレイに収容する工程と、
(d3)前記複数枚のトレイをトレイの主面にトレイの裏面を対向させた状態で多段に積み重ねた時に下段のトレイの主面の前記第1収容部と、上段のトレイの裏面の前記第2収容部とが重なる位置に形成される空間に、薄型化処理が施された半導体チップを収容した状態で搬送する工程とを有し、
前記第1収容部は、前記トレイの主面に形成された複数の第1凸部から成り、
前記第2収容部は、前記トレイの裏面に形成された複数の第2凸部から成り、
前記複数の第1凸部および前記複数の第2凸部は、前記複数枚のトレイを重ねた時に噛み合わさるように配置されていることを特徴とする半導体装置の製造方法。
【請求項7】
請求項6記載の半導体装置の製造方法において、前記第1収容部または前記第2収容部の前記半導体チップの対向面に、前記第1凸部および前記第2凸部よりも低い第3凸部を設けたことを特徴とする半導体装置の製造方法。
【請求項8】
請求項7記載の半導体装置の製造方法において、前記第3凸部の前記半導体チップの対向面に、前記第3凸部よりも小面積の突起を設けたことを特徴とする半導体装置の製造方法。
【請求項9】
請求項6記載の半導体装置の製造方法において、前記(b)工程は、前記半導体ウエハの裏面を研削する工程を有することを特徴とする半導体装置の製造方法。
【請求項10】
請求項6記載の半導体装置の製造方法において、前記(d2)工程は、前記(c)工程後の前記半導体チップを真空吸着手段により吸着した状態で前記トレイの第1収容部まで移送した後、前記真空吸着手段の真空吸引状態を解除し、代わりに空気を逆噴射することで前記第1収容部に収容する工程を有することを特徴とする半導体装置の製造方法。
【請求項11】
請求項6記載の半導体装置の製造方法において、前記(d3)工程は、前記半導体チップの裏面を検査する工程を有することを特徴とする半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】
【図59】
【図60】
【図61】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】
【図59】
【図60】
【図61】
【公開番号】特開2009−94538(P2009−94538A)
【公開日】平成21年4月30日(2009.4.30)
【国際特許分類】
【出願番号】特願2009−10624(P2009−10624)
【出願日】平成21年1月21日(2009.1.21)
【分割の表示】特願2004−132336(P2004−132336)の分割
【原出願日】平成16年4月28日(2004.4.28)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【出願人】(000153546)株式会社日立物流 (23)
【Fターム(参考)】
【公開日】平成21年4月30日(2009.4.30)
【国際特許分類】
【出願日】平成21年1月21日(2009.1.21)
【分割の表示】特願2004−132336(P2004−132336)の分割
【原出願日】平成16年4月28日(2004.4.28)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【出願人】(000153546)株式会社日立物流 (23)
【Fターム(参考)】
[ Back to top ]