半導体装置の製造方法
【課題】少ない工程で、異なる膜厚の信頼性の高いシリコン酸化膜を同一の半導体基板上に形成することができる半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、シリコン基板上に第一のシリコン酸化膜を形成し、前記第一のシリコン酸化膜の全部に窒素拡散部を設けるか、又は、前記第一のシリコン酸化膜を介して前記シリコン基板の一部に前記窒素拡散部を設ける工程と、前記第一のシリコン酸化膜の一部であって前記窒素拡散部以外の部分、又は、前記第一のシリコン酸化膜の全部又は一部を除く工程と、ISSG酸化を行って、前記シリコン基板上に第二のシリコン酸化膜を形成する工程と、を具備してなることを特徴とする。
【解決手段】本発明の半導体装置の製造方法は、シリコン基板上に第一のシリコン酸化膜を形成し、前記第一のシリコン酸化膜の全部に窒素拡散部を設けるか、又は、前記第一のシリコン酸化膜を介して前記シリコン基板の一部に前記窒素拡散部を設ける工程と、前記第一のシリコン酸化膜の一部であって前記窒素拡散部以外の部分、又は、前記第一のシリコン酸化膜の全部又は一部を除く工程と、ISSG酸化を行って、前記シリコン基板上に第二のシリコン酸化膜を形成する工程と、を具備してなることを特徴とする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は半導体装置の製造方法に関する。
【背景技術】
【0002】
従来、半導体メモリとその周辺回路のように、同一の半導体基板上に複数種のトランジスタを搭載した半導体装置が知られている。これらの同一の半導体基板上の複数種のトランジスタは、用途に応じ、膜厚の異なるゲート酸化膜(シリコン酸化膜)が必要となる。そのため、同一の半導体基板上に、膜厚の異なるシリコン酸化膜を形成する方法(マルチオキサイド作成プロセス)が必要とされている。
【0003】
同一の半導体基板上に膜厚の異なるシリコン酸化膜を形成する方法としては、プラズマ窒化により、半導体基板上に部分的に窒化層を形成し、シリコン酸化のレートを減少させる方法が知られている(特許文献1)。また、シリコン酸化膜を形成する領域のシリコン基板に窒素イオンの注入を行う方法も知られている。これは、窒素イオン注入を行うことにより、領域ごとにシリコン酸化のレートを制御し、1度の酸化工程において膜厚の異なるシリコン酸化膜を形成するものである。(特許文献2、特許文献3)。また、酸化工程を乾燥気体及び水蒸気中の2段階で行うことにより、膜厚の調整を図る方法も知られている(特許文献4)。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2000-3965号公報
【特許文献2】特開2000-12795号公報
【特許文献3】特開2004-134719号公報
【特許文献4】特開2008-16499号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
従来、同一の半導体基板上に膜厚の異なるシリコン酸化膜を形成する方法としては、第一のシリコン酸化膜を形成し、次いで薄膜部領域の第一のシリコン酸化膜を除去し、さらに第二のシリコン酸化膜を形成して厚膜部と薄膜部を形成する、という工程を経るものが知られている。この場合、厚膜部は第一のシリコン酸化膜及び第二のシリコン酸化膜の積層体より構成される。
【0006】
しかし、この従来の方法では厚膜部領域は二回の酸化工程を経ることとなる。また、第二のシリコン酸化膜形成の前に、第一のシリコン酸化膜の洗浄が行われ、表面が削られてしまう。そのため、これら二回の酸化工程と洗浄工程により、厚膜部の信頼性確保に問題が生じてしまう。また、厚膜部は第一のシリコン酸化膜上に第二の酸化膜が積層された構成となるため、第一のシリコン酸化膜の削れが、厚膜部の膜厚に影響を及ぼしてしまう。そのため、厚膜部の膜厚の制御が課題となっていた。
【課題を解決するための手段】
【0007】
本発明の半導体装置の製造方法は、シリコン基板上に第一のシリコン酸化膜を形成し、第一のシリコン酸化膜の全部に窒素拡散部を設けるか、又は、第一のシリコン酸化膜を介してシリコン基板の一部に窒素拡散部を設ける工程と、第一のシリコン酸化膜の一部であって窒素拡散部以外の部分、又は、第一のシリコン酸化膜の全部又は一部を除く工程と、ISSG酸化を行って、シリコン基板上に第二のシリコン酸化膜を形成する工程と、を具備してなることを特徴とするものである。
【発明の効果】
【0008】
本発明によれば、単層膜と同等の信頼性を有する厚膜部を得ることができる。すなわち、窒素拡散部は酸化レートが低いため、窒素拡散部と、窒素拡散部以外のシリコン基板表面を設けることにより、一回の酸化工程で厚膜部と薄膜部を形成することができる。これにより、厚膜部を第二の酸化膜のみの単層で形成することができる。また、一回の酸化工程で厚膜部と薄膜部を形成するため、洗浄による厚膜部の削れを防ぐことができる。また、窒素拡散部を設ける際の厚膜部への影響を考慮に入れる必要がない。また、一回の酸化工程で厚膜部と薄膜部の膜厚差を制御することができる。これらにより、半導体装置の信頼性向上を図ることができる。
【図面の簡単な説明】
【0009】
【図1】本発明の第一の実施形態である半導体装置の製造方法を工程順に示す断面図である。
【図2】図1に続く工程を示す図であって、本発明の第一の実施形態である半導体装置の製造方法を工程順に示す断面図である。
【図3】図2に続く工程を示す図であって、本発明の第一の実施形態である半導体装置の製造方法を工程順に示す断面図である。
【図4】シリコン基板上に6nm相当の酸化を行った時の膜厚と窒素量の相関関係図である。
【図5】本発明の第二の実施形態である半導体装置の製造方法を工程順に示す断面図である。
【図6】図5に続く工程を示す図であって、本発明の第二の実施形態である半導体装置の製造方法を工程順に示す断面図である。
【図7】本発明の第三の実施形態である半導体装置の製造方法を工程順に示す断面図である。
【図8】図7に続く工程を示す図であって、本発明の第三の実施形態である半導体装置の製造方法を工程順に示す断面図である。
【図9】シリコン基板中(表面から深さ3nm)の窒素濃度と、酸化を行った時の膜厚の相関関係図である。
【図10】従来技術による半導体装置の製造方法を工程順に示す断面図である。
【図11】図10に続く工程を示す図であって、従来技術による半導体装置の製造方法を工程順に示す断面図である。
【発明を実施するための形態】
【0010】
以下、本発明の第一の実施形態である半導体装置30の製造方法について図1を参照して説明する。図1は第一の実施形態に係る半導体装置30の製造方法を工程順に示す断面図である。
【0011】
本発明の第一の実施形態の半導体装置30の製造方法は、シリコン基板1上に第一のシリコン酸化膜2を形成し、第一のシリコン酸化膜2の全部にプラズマ窒化法を用いて窒素拡散部(第一の窒化シリコン領域11)を設ける工程と、第一のシリコン酸化膜2の全部を除く工程と、ISSG酸化を行って、シリコン基板1上に第二のシリコン酸化膜4を形成する工程と、を具備して構成されている。また、本実施形態においては、窒素拡散部(第一の窒化シリコン領域11)を設ける工程において、第一のシリコン酸化膜2を形成する際に、第一のシリコン酸化膜2に第一の厚膜部13及び第一の薄膜部14を設け、第一の厚膜部13及び第一の薄膜部14に窒素拡散部(第一の窒化シリコン領域11)を設け、次いで、窒素拡散部(第一の窒化シリコン領域11)を熱処理して第一の薄膜部14直下のシリコン基板1に窒素原子を拡散させ、その後、第一のシリコン酸化膜2の全部を除いてから、ISSG酸化を行う。
【0012】
まず、最初に、図1(a)に示すようにシリコン基板1上の全面に、熱酸化処理によって第一のシリコン酸化膜第一層2aを形成する。ここでの熱酸化処理は、ラジカル酸化(ISSG:In-Situ Steam Generation)が望ましい。この際、加熱温度は1050℃として処理する。
【0013】
次に、図1(b)に示すようにフォトレジスト3を形成する。まず、第一のシリコン酸化膜第一層2a上にフォトレジスト3を塗布する。次いで、フォトレジスト3をパターニングする。これにより、フォトレジスト3は、第一のシリコン酸化膜第一層2a上のうち厚膜部領域9のみを覆い、第一のシリコン酸化膜第一層2aの薄膜部領域10を露出させる。
【0014】
次に、フォトレジスト3をマスクとして、第一のシリコン酸化膜第一層2aにウェットエッチングを行う。これにより、薄膜部領域10の第一のシリコン酸化膜第一層2aを除去する。このウェットエッチングの薬液は、緩衝フッ酸(フッ酸とフッ化アンモニウムの混合液)が望ましい。また、ウェットエッチングにより、厚膜部領域9の第一のシリコン酸化膜第一層2aにサイドエッチが生じる。そのため、サイドエッチの分だけ事前にフォトレジスト3の開口面積を小さく調整しておくことが望ましい。その後、第一のシリコン酸化膜第一層2a上からフォトレジスト3を剥離する。図1(c)は、厚膜部領域9の第一のシリコン酸化膜第一層2a上からフォトレジスト3を剥離した状態を示す。
【0015】
次に、図1(d)に示すように第2回目の熱酸化処理を行うが、まず、第2回目の熱酸化処理を行うにあたり、前処理として、薄膜部領域10のシリコン基板1上、及び、厚膜部領域9の第一のシリコン酸化膜第一層2a上の異物をアンモニア過水によるリフトオフ(洗浄)にて除去する。この洗浄により、厚膜部領域9の第一のシリコン酸化膜第一層2a厚は膜減りする。
【0016】
そして、第2回目の熱酸化処理を行い、薄膜部領域10のシリコン基板1上、及び、厚膜部領域9の第一のシリコン酸化膜第一層2a上に、第一のシリコン酸化膜第二層2bを形成する。これにより、第一のシリコン酸化膜第一層2a及び第一のシリコン酸化膜第二層2bからなる第一のシリコン酸化膜2が形成される。第一のシリコン酸化膜2は、厚膜部領域9において第一のシリコン酸化膜第一層2a及び第一のシリコン酸化膜第二層2bが積層されてなる第一の厚膜部13と、薄膜部領域10において第一のシリコン酸化膜第二層2bのみからなる第一の薄膜部14から構成される。
【0017】
このとき、第一の薄膜部14の膜厚は1〜3nmで形成することが望ましい。第2回目の熱酸化処理の方法は、ドライ酸化が望ましく、また、加熱温度は、900℃として処理することが望ましい。
【0018】
次に、図2(a)に示すように第一の厚膜部13及び第一の薄膜部14に窒素拡散部(第一の窒化シリコン領域11)を設ける。まず、プラズマ窒化法により、第一の厚膜部13の表面及び第一の薄膜部14の表面を窒化する。この窒化により、窒素を5.94×1018atoms/cm3〜1.25×1020atoms/cm3含む第一の窒化シリコン領域11を、第一の薄膜部14の表面及び第一の厚膜部13上に形成する。プラズマ窒化による窒素量は、シリコン基板1の表面から3nmの深さに1×1016/cm2〜2×1017/cm2含むように形成すると良い。
【0019】
次に、図2(b)に示すように、第一の窒化シリコン領域11を熱処理する。この熱処理により、第一の薄膜部14直下のシリコン基板1に、第一の窒化シリコン領域11から窒素原子を拡散させる。また、この熱処理は、温度を1000℃〜1100℃とする酸素雰囲気で行う。この熱処理により、第一の窒化シリコン領域11中の窒素原子は、第一の薄膜部14直下のシリコン基板1の表面から深さ3nmまでに、5.94×1018atoms/cm3〜1.25×1020atoms/cm3の濃度で拡散する。
【0020】
このとき、第一の窒化シリコン領域11中の窒素原子は、第一の厚膜部13直下のシリコン基板1までには拡散されず、第一の厚膜部13中に残留する。また、第一の薄膜部14の膜厚を3nm以上とすると、熱処理を行っても、第一の窒化シリコン領域11の窒素はシリコン基板1までには拡散されず、第一の薄膜部14中に残留する。また、第一の薄膜部14の膜厚を1nm以下とすると、第一の薄膜部14の面内均一性の確保が難しくなる。そのため、第一の薄膜部14の厚さは、1〜3nmとすることが望ましい。
【0021】
また、第一の窒化シリコン領域11の熱処理は酸素雰囲気中で行うことが望ましい。これは、窒素雰囲気中とするよりも酸素雰囲気中とした方が、第一の窒化シリコン領域11からの窒素拡散量が約3倍と、大きくなるためである。また、この熱処理においては、酸素雰囲気の圧力は1〜100torrで行うことが望ましい。酸素雰囲気の圧力を1〜100torrとして熱処理を行うことにより、第一のシリコン酸化膜2の膜厚が変化することを防ぐためである。
【0022】
次に、図2(c)に示すように第一のシリコン酸化膜2を除去する。まず、第一の窒化シリコン領域11を熱燐酸によって除去する。次いで第一のシリコン酸化膜2をフッ酸によるウェットエッチングで除去する。この第一のシリコン酸化膜2の除去により、シリコン基板1の表面を露出させる。薄膜部領域10のシリコン基板1表面には5.94×1018atoms/cm3〜1.25×1020atoms/cm3の濃度で窒素原子が拡散されている。また、窒素原子は薄膜部領域10のシリコン基板1表面から深さ3nmまで拡散されている。
【0023】
このとき、第一の窒化シリコン領域11から、シリコン基板1への窒素元素の拡散する量は、プロセス条件を調整することにより制御する。プロセス条件は具体的には、第一の厚膜部13及び第一の薄膜部14の膜厚差、窒素濃度、窒化後熱処理の温度、時間、圧力、ガス種などがある。すなわち、シリコン基板1の表面から深さ3nmまでに拡散させたい窒素原子量に応じて、プロセス条件を調整するとよい。シリコン基板1中の窒素原子量の管理には、例えばX線光電子分光分析(XPS:X−ray Photoelectron Spectroscopy)装置を用いて、直接測定することが望ましい。この測定は、シリコン基板1上に後述する第二のシリコン酸化膜4を形成する前に行う。
【0024】
次に、図2(d)に示すように、第3回目の熱酸化処理により第二のシリコン酸化膜4を形成する。この熱酸化処理は、温度を1000〜1100℃とするISSG酸化で行う。また、温度を800〜900℃とするウェット酸化で行っても良い。
【0025】
第3回目の熱酸化処理によってシリコン基板1上に第二のシリコン酸化膜4が成長するが、シリコン基板1中に窒素元素が拡散された薄膜部領域10では、窒素元素が拡散されていない厚膜部領域9に比べて、シリコン酸化膜の成長速度が低くなる。これにより、厚膜部領域9の、第二のシリコン酸化膜4からなる第二の厚膜部13aの膜厚は厚くなり、薄膜部領域10の、第二のシリコン酸化膜4からなる第二の薄膜部14aの膜厚は薄くなる。これにより、第二のシリコン酸化膜4に、それぞれ膜厚の異なる第二の厚膜部13a及び第二の薄膜部14aが形成される。
【0026】
このとき、第二の薄膜部14aの膜厚は、シリコン基板1の表面から深さ3nmまでの窒素量に依存する。この窒素量が多いと、第二の薄膜部14aの膜厚は薄くなり、窒素量が少ないと、第二の薄膜部14aの膜厚は厚くなる。薄膜部領域10のシリコン基板1中の窒素量を制御することにより、第二の薄膜部14aの膜厚の制御を行うことができる。
【0027】
図4にシリコン基板1上に6.0nm相当の酸化を行った時の第二の薄膜部14aの膜厚と、シリコン基板1中の窒素量の相関を示す。図4に示す、第二の薄膜部14aの膜厚と、シリコン基板1中の窒素量との相関は以下の3つの領域に分かれている。
【0028】
領域1では、シリコン基板1の表面から深さ3nmの窒素濃度が0/cm2〜1×1016/cm2となる。第二の薄膜部14aの膜厚は、シリコン基板1中の窒素量への依存が少なく、シリコン基板1の窒素量がゼロの時と膜厚はほぼ同じになる。また、領域1においては、第3回目の熱酸化処理の前の熱処理により、シリコン基板1中の窒素原子はほとんど拡散する。そのため、第二の厚膜部13a及び第二の薄膜部14aのそれぞれの膜厚の差別化が困難となる。
【0029】
領域3では、シリコン基板1の表面から深さ3nmの窒素濃度が2×1017/cm2以上となる。領域1と同様に、第二の薄膜部14aの膜厚は、シリコン基板1中の窒素量への依存が少ない。だが、領域3の範囲では、シリコン基板1中の窒素量がゼロの時と比べ、第二の薄膜部14aの膜厚は薄膜となる。また、領域3においては、第3回目の熱酸化処理を行った後でもシリコン基板1中に窒素が残る。そのため、第二の厚膜部13a及び第二の薄膜部14aのそれぞれの膜厚の差別化が困難となる。また、シリコン基板1中に残留する窒素原子が後のデバイス特性に影響することが懸念される。
【0030】
領域2は、シリコン基板1の表面から深さ3nmの窒素濃度が1×1016/cm2〜2×1017/cm2となる。領域2においては、第二の薄膜部14aの膜厚は、シリコン基板1中の窒素量に大きく依存する。そのため、シリコン基板1中の窒素量は領域2の範囲内で定めることが望ましい。
【0031】
また、領域2の条件で第3回目の熱酸化処理を行う際の酸化条件は、例えば加熱温度1000〜1100℃でのISSGが好ましい。また、膜厚差を確保したい場合は温度800〜900℃でのウェット酸化で行っても良い。ウェット酸化は膜厚の窒素依存量が大きいためである。
【0032】
次に、図3(a)に示すように第一のゲート電極15a及び第二のゲート電極15bを形成する。まず、第二の厚膜部13a上及び第二の薄膜部14a上に、ポリシリコン5、タングステンシリサイド6、タングステン7、第二の窒化シリコン膜8を順次積層する。次いで、リソグラフィとドライエッチングを行う。これにより、第一のゲート電極15a及び第二のゲート電極15bを形成する。第二の厚膜部13a及び第二の薄膜部14aのそれぞれの厚みは異なるため、第一のゲート電極15aと、第二のゲート電極15bは異なる高さで形成される。
【0033】
次に、図3(b)に示すようにゲート絶縁膜20を形成する。まず、第二の窒化シリコン膜8上に、窒化シリコン16を形成する。次いで、エッチバックにより、ポリシリコン5、タングステンシリサイド6、タングステン7の側面に窒化シリコン16を被覆させる。次いで、図示しない絶縁膜により、第一のゲート電極15a及び第二のゲート電極15bを埋め込む。次いで、CMP(Chemical Mechanical Polishing)により、図示しない絶縁膜の表面を平坦化させ、ゲート絶縁膜20を形成する。この後、ビットライン形成の工程に移行し、第一の実施形態の半導体装置30が完成する。本実施形態ではマルチオキサイドを前提としてプロセスの構築を行なっているが、同様の製造方法で、トリプルオキサイドを形成することも可能である。
【0034】
本実施形態の製造方法によれば、第一のシリコン酸化膜2形成前に、第一のシリコン酸化膜2を除去する。そのため、第二のシリコン酸化膜4形成時は、厚膜部領域9及び薄膜部領域10共に、シリコン基板1が露出した状態となる。そのため、第二のシリコン酸化膜4の形成前の、アンモニア過水洗浄による第一のシリコン酸化膜2の削れによる影響が生じない。また、第1回目の熱酸化処理及び第2回目の熱酸化処理による膜質悪化の影響も生じ無い。
【0035】
また、一回の熱酸化処理で、膜厚の異なる第二の厚膜部13a及び第二の薄膜部14aを形成することができる。そのため、第二の厚膜部13a及び第二の薄膜部14aの膜厚のバラツキをそれぞれ±0.4nm以内に低減することができる。但し、第二の薄膜部14aの膜厚は、シリコン基板1中に拡散した窒素量に依存するため、シリコン基板1中への窒素拡散の制御による膜厚制御は必須である。この窒素量の制御により、第二の厚膜部13aの膜厚及び第二の薄膜部14aの膜厚の差別化を行うことができる。また、第一の薄膜部14の膜厚により、第一の窒化シリコン領域11からシリコン基板1中への窒素拡散量を制御することができる。また、第一の窒化シリコン領域11からのシリコン基板1中への窒素拡散量は第二の薄膜部14aの膜厚によっても十分制御可能である。また、他にも窒素濃度、窒化後熱処理の温度、時間、圧力、ガス種によって、シリコン基板1中への窒素拡散量を制御することが可能である。
【0036】
本実施形態では第二の厚膜部13aを単層膜として形成することができる。そのため、従来の課題に挙げた、第二の厚膜部13aの膜厚の、制御及び信頼性確保といった問題点を解消することができる。これにより、信頼性の高い半導体装置30を提供することができる。
【0037】
以下、本発明の第二の実施形態である半導体装置30の製造方法について図5及び図6を参照して説明する。図5及び図6は第二の実施形態に係る半導体装置30の製造方法を工程順に示す断面図である。
【0038】
本発明の第二の実施形態の半導体装置30の製造方法は、シリコン基板1上に第一のシリコン酸化膜2を形成し、第一のシリコン酸化膜2の全部に、プラズマ窒化法を用いて窒素拡散部(第一の窒化シリコン領域11)を設け、第一のシリコン酸化膜2の一部を除く工程と、ISSG酸化を行って、シリコン基板1上に、第一のシリコン酸化膜2よりも厚く第二のシリコン酸化膜4を形成する工程と、を具備して構成されている。
【0039】
図5(a)に第1回目のシリコン酸化処理後の断面図を示す。まず、最初に、第1回目の熱酸化処理を行い、シリコン基板1上の全面に、第一のシリコン酸化膜2を形成する。熱酸化処理は、ラジカル酸化(ISSG:In-Situ Steam Generation)が望ましい。熱酸化処理の加熱温度は1050℃として処理する。
【0040】
次に、図5(b)に示すように第一のシリコン酸化膜2に窒素拡散部(第一の窒化シリコン領域11)を設ける。まず、プラズマ窒化法により、第一のシリコン酸化膜2の表面を窒化する。この窒化により、第一のシリコン酸化膜2の表面に、窒素を5.94×1018atoms/cm3〜1.25×1020atoms/cm3含む第一の窒化シリコン領域11を形成する。
【0041】
次に、図5(c)に示すようにフォトレジスト3を形成する。まず、第一の窒化シリコン領域11上にフォトレジスト3を塗布する。次いで、フォトレジスト3をパターニングする。これにより、フォトレジスト3は、第一の窒化シリコン領域11上のうち厚膜部領域9のみを覆い、薄膜部領域10の第一の窒化シリコン領域11を露出させる。
【0042】
次に、フォトレジスト3をマスクとして、第一の窒化シリコン領域11に、熱燐酸によるウェットエッチングを行う。これにより、厚膜部領域9の第一の窒化シリコン領域11を除去し、厚膜部領域9の第一のシリコン酸化膜2を露出させる。この際、ウェットエッチングにより、残留した第一の窒化シリコン領域11にサイドエッチが生じる。そのため、サイドエッチの分だけ事前にフォトレジスト3の開口面積を小さく調整しておくことが望ましい。
【0043】
次に、フォトレジスト3をマスクとして、厚膜部領域9の第一のシリコン酸化膜2をフッ酸によるウェットエッチングで除去する。これにより、厚膜部領域9のみにシリコン基板1が露出する。その後、薄膜部領域10の第一の窒化シリコン領域11上からフォトレジスト3を剥離する。これにより薄膜部領域10に、第一のシリコン酸化膜2及び第一の窒化シリコン領域11が積層されてなる第三の薄膜部14bが残される。この状態を図6(a)に示す。
【0044】
次に、図6(b)に示すように、厚膜部領域9のシリコン基板1上に第二のシリコン酸化膜4を形成する。まず、シリコン基板1上に第2回目の熱酸化処理を行い、厚膜部領域9のシリコン基板1上に、第三の薄膜部14bよりも膜厚の厚い第二のシリコン酸化膜4を形成する。第三の薄膜部14bは、表面に第一の窒化シリコン領域11があるために酸化が進行しない。そのため、第三の薄膜部14bの膜厚は、第2回目の熱酸化処理前から変化しない。また、この第2回目の熱酸化処理の方法は、温度を900℃とするISSG酸化が望ましい。
【0045】
次に、第一の実施形態と同様に、第一のゲート電極15a及び第二のゲート電極15bを形成する。まず、第三の厚膜部13b及び第三の薄膜部14b上に、ポリシリコン5、タングステンシリサイド6、タングステン7、第二の窒化シリコン膜8を順次積層する。次いで、リソグラフィとドライエッチングを行う。これにより、第一のゲート電極15a及び第二のゲート電極15bを形成する。第三の厚膜部13b及び第三の薄膜部14bのそれぞれの厚みは異なるため、第一のゲート電極15aと、第二のゲート電極15bは異なる高さで形成される。以下、第一の実施形態の製造方法と同様の工程であるため説明を省略する。
【0046】
本実施形態によれば、第三の厚膜部13bの形成前に、第一のシリコン酸化膜2を除去する。そのため、第三の厚膜部13b形成時は、厚膜部領域9のシリコン基板1が露出した状態となり、第三の厚膜部13bを単層膜として形成することができる。
【0047】
また、厚膜部領域9のシリコン基板1を通常の酸化レートとしたまま、薄膜部領域10の第一の窒化シリコン領域11の酸化レートを低減させることができる。これにより、第三の厚膜部13bを第二のシリコン酸化膜4の厚さで形成し、第三の薄膜部14bを第一のシリコン酸化膜2の厚さで形成することができる。そのため、第三の厚膜部13b、第三の薄膜部14b共に膜厚の設定を行いやすい。そのため、第三の厚膜部13bの酸化膜信頼性や膜厚制限が厳しい条件の場合に、本実施形態は特に有効となる。また、第一のシリコン酸化膜2の膜厚、及び、第一の窒化シリコン領域11の窒素量を制御することにより、第二の厚膜部13aの膜厚及び第二の薄膜部14aの膜厚の差別化を行うことができる。
【0048】
以下、本発明の第三の実施形態である半導体装置30の製造方法について図7及び図8を参照して説明する。図7及び図8は第三の実施形態に係る半導体装置30の製造方法を工程順に示す断面図である。
【0049】
本発明の第一の実施形態の半導体装置30の製造方法は、シリコン基板1上に第一のシリコン酸化膜2を形成し、第一のシリコン酸化膜2を介してシリコン基板1の一部にイオン注入を用いて窒素拡散部17を設ける工程と、第一のシリコン酸化膜2の全部を除く工程と、ISSG酸化を行って、シリコン基板1上に第二のシリコン酸化膜4を形成する工程と、を具備して構成されている。
【0050】
まず、最初に、図7(a)に示すように熱酸化処理により、シリコン基板1上の全面に、第一のシリコン酸化膜2を形成する。ここでの熱酸化処理は、ラジカル酸化(ISSG:In-Situ Steam Generation)が望ましい。また、熱酸化処理の加熱温度は1050℃として処理する。
【0051】
次に、図7(b)に示すようにフォトレジスト3を形成する。まず、第一のシリコン酸化膜2上にフォトレジスト3を塗布する。次いで、フォトレジスト3をパターニングする。これにより、フォトレジスト3は、第一のシリコン酸化膜2上のうち厚膜部領域9のみを覆い、薄膜部領域10の第一のシリコン酸化膜2を露出させる。
【0052】
次に、図7(c)に示すようにシリコン基板1の一部に窒素拡散部17を設ける。まず、フォトレジスト3をマスクとして、薄膜部領域10の第一のシリコン酸化膜2に、イオン打ち込みにより窒素を注入する。これにより、第一のシリコン酸化膜2を介して、薄膜部領域10のシリコン基板1中に窒素拡散部17を設ける。この際、シリコン酸化膜2をイオン打ち込みの犠牲膜として用いることにより、シリコン基板1表面のイオン打ち込みによるダメージを低減させる。イオン打ち込みの条件は、シリコン基板1中(表面から深さ3nmまで)で、窒素濃度が5.94×1018atoms/cm3〜1.25×1020atoms/cm3となるように調整する。
【0053】
次に、シリコン基板1からフォトレジスト3及び第一のシリコン酸化膜2を剥離する。まず、第一のシリコン酸化膜2上からフォトレジスト3を剥離する。次いで、第一のシリコン酸化膜2を、フッ酸によるウェットエッチングにより除去する。これにより、シリコン基板1を露出させる。図8(a)に、シリコン基板1から、フォトレジスト3及び第一のシリコン酸化膜2を剥離した状態を示す。
【0054】
次に、図8(b)に示すように第2回目の熱酸化処理を行う。第2回目の熱酸化処理は、温度を900℃とするISSG酸化で行う。この第2回目の熱酸化処理によってシリコン基板1上に第二のシリコン酸化膜4が成長するが、薄膜部領域10ではシリコン基板1中に窒素拡散部17が形成されるため、窒素拡散部17が形成されていない厚膜部領域9に比べて、シリコン酸化膜の成長速度が低くなる。これにより、厚膜部領域9の、第二のシリコン酸化膜4からなる第四の厚膜部13cの膜厚は厚くなり、薄膜部領域10の、第二のシリコン酸化膜4からなる第四の薄膜部14cの膜厚は薄くなる。これにより、第二のシリコン酸化膜4に、それぞれ膜厚の異なる第四の厚膜部13c及び第四の薄膜部14cが形成される。
【0055】
この第四の薄膜部14cの膜厚は、シリコン基板1の表面から深さ3nmまでの窒素量に依存する。この窒素量が多いと第四の薄膜部14cの膜厚は薄くなり、窒素量が少ないと、第四の薄膜部14cの膜厚は厚くなる。そのため、薄膜部領域10のシリコン基板1中の窒素量を制御することにより、第四の薄膜部14cの膜厚の制御を行う。
【0056】
図9にシリコン基板1上に6.0nm相当の酸化を行った時の第四の薄膜部14cの膜厚と、シリコン基板1中の窒素濃度の相関を示す。図9に示す、第四の薄膜部14cの膜厚と、シリコン基板1中の窒素濃度との相関は以下の3つの領域に分かれている。
【0057】
シリコン基板1中の窒素濃度が0atoms/cm3〜5.94×1018atoms/cm3の領域では、第四の薄膜部14cの膜厚は、シリコン基板1中の窒素量への依存が少なく、シリコン基板1中の窒素濃度が0atoms/cm3のときと、第四の薄膜部14cの膜厚はほぼ同じとなる。また、シリコン基板1中の窒素濃度が0atoms/cm3〜5.94×1018atoms/cm3の領域では、第2回目の熱酸化処理により、シリコン基板1中の窒素はほとんど拡散する。そのため、本実施形態における第四の厚膜部13c及び第四の薄膜部14cの膜厚の差別化が困難となる。
【0058】
シリコン基板1中の窒素濃度が1.25×1020atoms/cm3以上の領域では、第四の薄膜部14cの膜厚は、シリコン基板1中の窒素濃度への依存が少ない。また、シリコン基板1中の窒素濃度が0atoms/cm3のときと比べ、第四の薄膜部14cの膜厚は薄膜となる。また、シリコン基板1中の窒素濃度が高いため、第2回目の熱酸化処理を行った後でもシリコン基板1中に窒素が残る。そのため、第四の厚膜部13c及び第四の薄膜部14cのそれぞれの膜厚の差別化が困難となる。また、シリコン基板1中に残留する窒素原子が後のデバイス特性に影響することが懸念される。
【0059】
シリコン基板1中の窒素濃度が5.94×1018atoms/cm3〜1.25×1020atoms/cm3までの領域では、第四の薄膜部14cの酸化膜厚は、窒素濃度に大きく依存する。第四の薄膜部14cの酸化膜厚は、シリコン基板1中の窒素濃度の増加に伴い、急激に減少する。そのため、薄膜部領域10のシリコン基板1中の窒素濃度は、5.94×1018atoms/cm3〜1.25×1020atoms/cm3の範囲内で設定することが望ましい。
【0060】
次に、第一の実施形態と同様に、第一のゲート電極15a及び第二のゲート電極15bを形成する。まず、第四の厚膜部13c及び第四の薄膜部14c上に、ポリシリコン5、タングステンシリサイド6、タングステン7、第二の窒化シリコン膜8を順次積層する。次いで、リソグラフィとドライエッチングを行い、第一のゲート電極15a及び第二のゲート電極15bを形成する。第二の厚膜部13a及び第二の薄膜部14aのそれぞれの厚みは異なるため、第一のゲート電極15aと、第二のゲート電極15bは異なる高さで形成される。以下、第一の実施形態の製造方法と同様の工程であるため説明を省略する。
【0061】
本実施形態の製造方法によれば、シリコン基板1へ窒素を直接イオン注入して、窒素拡散部17を形成する。熱拡散に因らず、イオン打ち込みを用いて窒素拡散部17を形成するため、熱処理の工程が不要となる。そのため、半導体装置30の製造方法の工程を、第一の実施形態の方法と比べて簡略化することができる。一方、半導体装置30によってはイオン注入時のシリコン基板1へのダメージ(結晶欠陥)が懸念されるため、第2回目の熱酸化処理を行なう前にダメージ矯正を目的とした熱処理を行っても良い。また、一回の酸化工程で第四の厚膜部13c及び第四の薄膜部14cを形成するため、膜厚のバラツキを低減することができる。
【0062】
以下、比較のために従来の実施形態との差異を説明する。図10及び図11は従来の実施形態に係る半導体装置30の製造方法を工程順に示す断面図である。
【0063】
従来の実施形態の半導体装置30の製造方法は、シリコン基板1上に第一のシリコン酸化膜2を形成し、第一の厚膜部13及び第一の薄膜部14を設けるまでは、本発明の第一の実施形態と同様である。第一のシリコン酸化膜2の形成後に、第一の厚膜部13及び第一の薄膜部14に窒素拡散部(第一の窒化シリコン膜11)を設ける工程、及び、第二のシリコン酸化膜4を形成する工程がないことが、本発明の第一の実施形態と異なる。
【0064】
まず、図10(a)に示すように、シリコン基板1上の全面に、熱酸化処理によって第一のシリコン酸化膜第一層2aを形成する。次に、図10(b)に示すように第一のシリコン酸化膜第一層2a上のうち厚膜部領域9のみを覆うようにフォトレジスト3を形成する。次に、フォトレジスト3をマスクとして、第一のシリコン酸化膜第一層2aにウェットエッチングを行い、薄膜部領域10の第一のシリコン酸化膜第一層2aを除去する。その後、第一のシリコン酸化膜第一層2a上からフォトレジスト3を剥離する。図10(c)は、厚膜部領域9の第一のシリコン酸化膜第一層2a上からフォトレジスト3を剥離した状態を示す。
【0065】
次に、第2回目の熱酸化処理を行う。まず、前処理として、薄膜部領域10のシリコン基板1上、及び、厚膜部領域9の第一のシリコン酸化膜第一層2a上の異物をアンモニア過水によるリフトオフ(洗浄)にて除去する。この洗浄により、厚膜部領域9の第一のシリコン酸化膜第一層2a厚は膜減りする。次いで第2回目の熱酸化処理を行い、薄膜部領域10のシリコン基板1上、及び、厚膜部領域9の第一のシリコン酸化膜第一層2a上に、第一のシリコン酸化膜第二層2bを形成する。これにより、第一のシリコン酸化膜第一層2a及び第一のシリコン酸化膜第二層2bからなる第一のシリコン酸化膜2が形成される。第一のシリコン酸化膜2は、厚膜部領域9において第一のシリコン酸化膜第一層2a及び第一のシリコン酸化膜第二層2bが積層されてなる第一の厚膜部13と、薄膜部領域10において第一のシリコン酸化膜第二層2bのみからなる第一の薄膜部14から構成される。第一の厚膜部13の膜厚には、±0.6nmのバラツキが生じる。図10(d)に、第一のシリコン酸化膜2を形成した状態を示す。
【0066】
次に、図11(a)に示すように第一のゲート電極15a及び第二のゲート電極15bを形成する。まず、第一の厚膜部13上及び第一の薄膜部14上に、ポリシリコン5、タングステンシリサイド6、タングステン7、第二の窒化シリコン膜8を順次積層する。次いで、リソグラフィとドライエッチングを行う。これにより、第一のゲート電極15a及び第二のゲート電極15bを形成する。なお、第二の厚膜部13a及び第二の薄膜部14aのそれぞれの厚みは異なるため、第一のゲート電極15aと、第二のゲート電極15bは異なる高さで形成される。以下は第一の実施形態と同様であり、ゲート絶縁膜20を形成し、図11(b)に示すように従来の実施形態の半導体装置30が完成する。
【0067】
従来の実施形態においては、第一の厚膜部13は、2回の酸化工程を経る。そのため、第一の厚膜部13の信頼性確保が課題となる。また、第二回目の熱酸化処理の前処理の洗浄により、第一のシリコン酸化膜第一層2aに削れが生じる。その結果、第一の厚膜部13の膜厚に±0.6nmのバラツキが生じ、膜厚の制御が課題となる。
【実施例】
【0068】
以下、実施例により本発明を説明するが、本発明はこれらに限定されるものではない。
(実施例1)
以下、第一の実施形態の実施例を示す。まず、図1(a)に示すように、第1回目の熱酸化処理により、シリコン基板1上に、5.3nm厚の第一のシリコン酸化膜第一層2aを形成した。ここでの熱酸化処理は、ラジカル酸化(ISSG:In-Situ Steam Generation)を用いた。また、加熱温度は1050℃として処理した。
【0069】
次に、図1(b)に示すようにフォトレジスト3を形成した。フォトレジスト3は、第一のシリコン酸化膜第一層2a上のうち厚膜部領域9を覆うように形成した。また、第一のシリコン酸化膜第一層2a上の薄膜部領域10は露出させるように形成した。
【0070】
次いで、フォトレジスト3をマスクとしたウェットエッチングにより、薄膜部領域10上の第一のシリコン酸化膜第一層2aを除去した。このウェットエッチングの薬液は、緩衝フッ酸(フッ酸とフッ化アンモニウムの混合液)を用いた。その後、第一のシリコン酸化膜第一層2a上からフォトレジスト3を剥離した。
【0071】
次いで、第2回目の熱酸化処理の前処理として、薄膜部領域10のシリコン基板1上、及び、厚膜部領域9の第一のシリコン酸化膜第一層2a上の異物をアンモニア過水によるリフトオフ(洗浄)にて除去した。この洗浄により、厚膜部領域9の第一のシリコン酸化膜第一層2a厚は5.3nmから3.5nmに膜減りした。
【0072】
次いで、加熱温度を900℃としたドライ酸化により、第2回目の熱酸化処理を行った。この第2回目の熱酸化処理により、薄膜部領域10のシリコン基板1、及び、厚膜部領域9の第一のシリコン酸化膜第一層2a上に、2.5nm厚の第一のシリコン酸化膜第二層2bを形成した。これにより、第一のシリコン酸化膜第一層2a及び第一のシリコン酸化膜第二層2bからなる第一のシリコン酸化膜2を形成した。厚膜部領域9の、第一のシリコン酸化膜第一層2a及び第一のシリコン酸化膜第二層2bからなる第一の厚膜部13は、6.0(=3.5+2.5)nmの膜厚となり、薄膜部領域10の第一のシリコン酸化膜第二層2bからなる第一の薄膜部14の膜厚は2.5nmとなった。
【0073】
次いで、プラズマ窒化法により、第一の厚膜部13の表面及び第一の薄膜部14の表面を窒化した。この窒化により、第一の薄膜部14の表面及び第一の厚膜部13上に、窒素を8.03×1022atoms/cm3含む第一の窒化シリコン領域11を形成した。
【0074】
プラズマ窒化法は以下の条件を用いた。
プラズマ窒化装置:
東京エレクトロン社SPA(Slot Plane Antenna)装置(DPNでも可)。本実施例ではSPAを用いてプラズマ窒化を行った。
プロセスガス名及び流量:窒素(N2)/アルゴン(Ar)=1000/1000sccm
パワー:1500W
圧力:50mTorr
ウェハ温度:400℃
窒化時間:120秒
窒化膜厚:1nm
【0075】
次いで、加熱温度を1000℃〜1100℃として、第一の窒化シリコン領域11に熱処理を行った。この熱処理の条件は1〜100torrのドライ酸化条件とした。この熱処理により、第一の窒化シリコン領域11中の窒素原子を、第一の薄膜部14直下のシリコン基板1の表面から深さ3nmまで、8.03×1019atoms/cm3の濃度で拡散させた。
【0076】
次いで、シリコン基板1中の窒素濃度をX線光電子分光分析(XPS:X−ray Photoelectron Spectroscopy)装置を用いて測定し、シリコン基板1の表面から深さ3nmの窒素濃度が1×1016/cm2〜2×1017/cm2であることを確認した。次いで、加熱温度を1000℃〜1100℃としたISSG酸化による、第3回目の熱酸化処理を行った。これにより、シリコン基板1上に第二のシリコン酸化膜4を形成した。これにより、厚膜部領域9の第二のシリコン酸化膜4からなる第二の厚膜部13aの膜厚は6.0nm、薄膜部領域10の第二のシリコン酸化膜4からなる第二の薄膜部14aは膜厚3.0nmとなった。
【0077】
次いで、第二の厚膜部13a上及び第二の薄膜部14a上に、ポリシリコン5、タングステンシリサイド6、タングステン7、第二の窒化シリコン膜8を順次積層した。次いで、リソグラフィとドライエッチングを行い、第一のゲート電極15a及び第二のゲート電極15bを形成した。次いで、第二の窒化シリコン膜8上に、窒化シリコン16を形成した。次いで、エッチバックを行い、ポリシリコン5、タングステンシリサイド6、タングステン7の側面に窒化シリコン16を被覆させた。次いで、図示しない絶縁膜で、第一のゲート電極15a及び第二のゲート電極15bを埋め込んだ。その後、CMP(Chemical Mechanical Polishing)で表面を平坦化し、ゲート絶縁膜20を形成した。次いで、ビットライン形成の工程に移行し、第一の実施形態の半導体装置30を完成した。
【0078】
(実施例2)
以下、第二の実施形態の実施例を示す。まず、最初に図5(a)に示すように、第1回目の熱酸化処理を行い、シリコン基板1上に、2.5nm厚の第一のシリコン酸化膜2を形成した。ここでの熱酸化処理は、加熱温度を1050℃としたラジカル酸化(ISSG:In-Situ Steam Generation)を行った。次いで、プラズマ窒化法により、第一のシリコン酸化膜2の表面を窒化した。この窒化により窒素を8.03×1022atoms/cm3含む第一の窒化シリコン領域11を、第一のシリコン酸化膜2上に形成した。
【0079】
次いで、薄膜部領域10の第一の窒化シリコン領域11上にフォトレジスト3をパターニングした。次いで、フォトレジスト3をマスクとして、厚膜部領域9の第一の窒化シリコン領域11を熱燐酸によるウェットエッチングで除去した。次いで、厚膜部領域9の第一のシリコン酸化膜2をフッ酸によるウェットエッチングで除去した。その後、薄膜部領域10の第一の窒化シリコン領域11上からフォトレジスト3を剥離した。
【0080】
次いで、第2回目の熱酸化処理を行った。この熱処理の方法は加熱温度を900℃とするISSG酸化とした。第2回目の熱酸化処理により、厚膜部領域9のシリコン基板1上に膜厚6.0nmの第二の厚膜部13aを形成した。また、薄膜部領域10では表面に第一の窒化シリコン領域11があるために酸化が進行せず、第三の薄膜部14bの膜厚は2.5nmで変わらなかった。次に、第一の実施形態と同様に、第一のゲート電極15a及び第二のゲート電極15bを形成したが、以下、第一の実施形態の製造方法と同様の工程であるため説明を省略する。
【0081】
(実施例3)
以下、第三の実施形態の実施例を示す。まず、最初に図7(a)に示すように第1回目の熱酸化処理を行い、シリコン基板1上に、5.3nm厚の第一のシリコン酸化膜2を形成した。ここでの熱酸化処理は、加熱温度を1050℃としたラジカル酸化(ISSG:In-Situ Steam Generation)とした。次いで、厚膜部領域9の第一のシリコン酸化膜2上にフォトレジスト3をパターニングした。次いで、フォトレジスト3をマスクとし、第一のシリコン酸化膜2に、窒素をイオン打ち込みで注入した。
【0082】
イオン打ち込みは以下の条件を用いた。
装置名:高電流注入機
ドーズ量:1×1016atoms/cm2
注入エネルギー:5〜50KeV
この際、注入エネルギーは、シリコン酸化膜2を通したシリコン基板1(表面から深さ3nmまで)で、窒素濃度が8.03×1019atoms/cm3となるように調整した。
【0083】
次いで、第一のシリコン酸化膜2上からフォトレジスト3を剥離した。次いで、フッ酸によるウェットエッチングにより、第一のシリコン酸化膜2を除去した。次いで、シリコン基板1上に第2回目の熱酸化処理を行った。この第2回目の熱酸化処理は、加熱温度を900℃としたラジカル酸化(ISSG:In-Situ Steam Generation)とした。この第2回目の熱酸化処理により、膜厚6.0nmの第四の厚膜部13c及び膜厚2.5nmの第四の薄膜部14cを形成した。
【0084】
次いで、第四の厚膜部13c及び第四の薄膜部14c上に、ポリシリコン5、タングステンシリサイド6、タングステン7、第二の窒化シリコン膜8を順次積層し、第一のゲート電極15a及び第二のゲート電極15bを形成した。以下、第一の実施例と同様であるため説明を省略する。
【産業上の利用可能性】
【0085】
本発明は、半導体装置の製造方法に関するものであり、特に同一の半導体基板上に高さの異なるゲート電極を具備する半導体装置の製造方法に関するものである。半導体装置を製造・利用する産業において利用可能性がある。
【符号の説明】
【0086】
1…シリコン基板、2…第一のシリコン酸化膜、4…第二のシリコン酸化膜、9…厚膜部領域、10…薄膜部領域、11…第一の窒化シリコン領域、13…第一の厚膜部、13a…第二の厚膜部、13b…第三の厚膜部、13c…第四の厚膜部、14…第一の薄膜部、14a…第二の薄膜部、14b…第三の薄膜部、14c…第四の薄膜部、15a…第一のゲート電極、15b…第二のゲート電極、17…窒素拡散部、20…ゲート絶縁膜、30…半導体装置
【技術分野】
【0001】
本発明は半導体装置の製造方法に関する。
【背景技術】
【0002】
従来、半導体メモリとその周辺回路のように、同一の半導体基板上に複数種のトランジスタを搭載した半導体装置が知られている。これらの同一の半導体基板上の複数種のトランジスタは、用途に応じ、膜厚の異なるゲート酸化膜(シリコン酸化膜)が必要となる。そのため、同一の半導体基板上に、膜厚の異なるシリコン酸化膜を形成する方法(マルチオキサイド作成プロセス)が必要とされている。
【0003】
同一の半導体基板上に膜厚の異なるシリコン酸化膜を形成する方法としては、プラズマ窒化により、半導体基板上に部分的に窒化層を形成し、シリコン酸化のレートを減少させる方法が知られている(特許文献1)。また、シリコン酸化膜を形成する領域のシリコン基板に窒素イオンの注入を行う方法も知られている。これは、窒素イオン注入を行うことにより、領域ごとにシリコン酸化のレートを制御し、1度の酸化工程において膜厚の異なるシリコン酸化膜を形成するものである。(特許文献2、特許文献3)。また、酸化工程を乾燥気体及び水蒸気中の2段階で行うことにより、膜厚の調整を図る方法も知られている(特許文献4)。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2000-3965号公報
【特許文献2】特開2000-12795号公報
【特許文献3】特開2004-134719号公報
【特許文献4】特開2008-16499号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
従来、同一の半導体基板上に膜厚の異なるシリコン酸化膜を形成する方法としては、第一のシリコン酸化膜を形成し、次いで薄膜部領域の第一のシリコン酸化膜を除去し、さらに第二のシリコン酸化膜を形成して厚膜部と薄膜部を形成する、という工程を経るものが知られている。この場合、厚膜部は第一のシリコン酸化膜及び第二のシリコン酸化膜の積層体より構成される。
【0006】
しかし、この従来の方法では厚膜部領域は二回の酸化工程を経ることとなる。また、第二のシリコン酸化膜形成の前に、第一のシリコン酸化膜の洗浄が行われ、表面が削られてしまう。そのため、これら二回の酸化工程と洗浄工程により、厚膜部の信頼性確保に問題が生じてしまう。また、厚膜部は第一のシリコン酸化膜上に第二の酸化膜が積層された構成となるため、第一のシリコン酸化膜の削れが、厚膜部の膜厚に影響を及ぼしてしまう。そのため、厚膜部の膜厚の制御が課題となっていた。
【課題を解決するための手段】
【0007】
本発明の半導体装置の製造方法は、シリコン基板上に第一のシリコン酸化膜を形成し、第一のシリコン酸化膜の全部に窒素拡散部を設けるか、又は、第一のシリコン酸化膜を介してシリコン基板の一部に窒素拡散部を設ける工程と、第一のシリコン酸化膜の一部であって窒素拡散部以外の部分、又は、第一のシリコン酸化膜の全部又は一部を除く工程と、ISSG酸化を行って、シリコン基板上に第二のシリコン酸化膜を形成する工程と、を具備してなることを特徴とするものである。
【発明の効果】
【0008】
本発明によれば、単層膜と同等の信頼性を有する厚膜部を得ることができる。すなわち、窒素拡散部は酸化レートが低いため、窒素拡散部と、窒素拡散部以外のシリコン基板表面を設けることにより、一回の酸化工程で厚膜部と薄膜部を形成することができる。これにより、厚膜部を第二の酸化膜のみの単層で形成することができる。また、一回の酸化工程で厚膜部と薄膜部を形成するため、洗浄による厚膜部の削れを防ぐことができる。また、窒素拡散部を設ける際の厚膜部への影響を考慮に入れる必要がない。また、一回の酸化工程で厚膜部と薄膜部の膜厚差を制御することができる。これらにより、半導体装置の信頼性向上を図ることができる。
【図面の簡単な説明】
【0009】
【図1】本発明の第一の実施形態である半導体装置の製造方法を工程順に示す断面図である。
【図2】図1に続く工程を示す図であって、本発明の第一の実施形態である半導体装置の製造方法を工程順に示す断面図である。
【図3】図2に続く工程を示す図であって、本発明の第一の実施形態である半導体装置の製造方法を工程順に示す断面図である。
【図4】シリコン基板上に6nm相当の酸化を行った時の膜厚と窒素量の相関関係図である。
【図5】本発明の第二の実施形態である半導体装置の製造方法を工程順に示す断面図である。
【図6】図5に続く工程を示す図であって、本発明の第二の実施形態である半導体装置の製造方法を工程順に示す断面図である。
【図7】本発明の第三の実施形態である半導体装置の製造方法を工程順に示す断面図である。
【図8】図7に続く工程を示す図であって、本発明の第三の実施形態である半導体装置の製造方法を工程順に示す断面図である。
【図9】シリコン基板中(表面から深さ3nm)の窒素濃度と、酸化を行った時の膜厚の相関関係図である。
【図10】従来技術による半導体装置の製造方法を工程順に示す断面図である。
【図11】図10に続く工程を示す図であって、従来技術による半導体装置の製造方法を工程順に示す断面図である。
【発明を実施するための形態】
【0010】
以下、本発明の第一の実施形態である半導体装置30の製造方法について図1を参照して説明する。図1は第一の実施形態に係る半導体装置30の製造方法を工程順に示す断面図である。
【0011】
本発明の第一の実施形態の半導体装置30の製造方法は、シリコン基板1上に第一のシリコン酸化膜2を形成し、第一のシリコン酸化膜2の全部にプラズマ窒化法を用いて窒素拡散部(第一の窒化シリコン領域11)を設ける工程と、第一のシリコン酸化膜2の全部を除く工程と、ISSG酸化を行って、シリコン基板1上に第二のシリコン酸化膜4を形成する工程と、を具備して構成されている。また、本実施形態においては、窒素拡散部(第一の窒化シリコン領域11)を設ける工程において、第一のシリコン酸化膜2を形成する際に、第一のシリコン酸化膜2に第一の厚膜部13及び第一の薄膜部14を設け、第一の厚膜部13及び第一の薄膜部14に窒素拡散部(第一の窒化シリコン領域11)を設け、次いで、窒素拡散部(第一の窒化シリコン領域11)を熱処理して第一の薄膜部14直下のシリコン基板1に窒素原子を拡散させ、その後、第一のシリコン酸化膜2の全部を除いてから、ISSG酸化を行う。
【0012】
まず、最初に、図1(a)に示すようにシリコン基板1上の全面に、熱酸化処理によって第一のシリコン酸化膜第一層2aを形成する。ここでの熱酸化処理は、ラジカル酸化(ISSG:In-Situ Steam Generation)が望ましい。この際、加熱温度は1050℃として処理する。
【0013】
次に、図1(b)に示すようにフォトレジスト3を形成する。まず、第一のシリコン酸化膜第一層2a上にフォトレジスト3を塗布する。次いで、フォトレジスト3をパターニングする。これにより、フォトレジスト3は、第一のシリコン酸化膜第一層2a上のうち厚膜部領域9のみを覆い、第一のシリコン酸化膜第一層2aの薄膜部領域10を露出させる。
【0014】
次に、フォトレジスト3をマスクとして、第一のシリコン酸化膜第一層2aにウェットエッチングを行う。これにより、薄膜部領域10の第一のシリコン酸化膜第一層2aを除去する。このウェットエッチングの薬液は、緩衝フッ酸(フッ酸とフッ化アンモニウムの混合液)が望ましい。また、ウェットエッチングにより、厚膜部領域9の第一のシリコン酸化膜第一層2aにサイドエッチが生じる。そのため、サイドエッチの分だけ事前にフォトレジスト3の開口面積を小さく調整しておくことが望ましい。その後、第一のシリコン酸化膜第一層2a上からフォトレジスト3を剥離する。図1(c)は、厚膜部領域9の第一のシリコン酸化膜第一層2a上からフォトレジスト3を剥離した状態を示す。
【0015】
次に、図1(d)に示すように第2回目の熱酸化処理を行うが、まず、第2回目の熱酸化処理を行うにあたり、前処理として、薄膜部領域10のシリコン基板1上、及び、厚膜部領域9の第一のシリコン酸化膜第一層2a上の異物をアンモニア過水によるリフトオフ(洗浄)にて除去する。この洗浄により、厚膜部領域9の第一のシリコン酸化膜第一層2a厚は膜減りする。
【0016】
そして、第2回目の熱酸化処理を行い、薄膜部領域10のシリコン基板1上、及び、厚膜部領域9の第一のシリコン酸化膜第一層2a上に、第一のシリコン酸化膜第二層2bを形成する。これにより、第一のシリコン酸化膜第一層2a及び第一のシリコン酸化膜第二層2bからなる第一のシリコン酸化膜2が形成される。第一のシリコン酸化膜2は、厚膜部領域9において第一のシリコン酸化膜第一層2a及び第一のシリコン酸化膜第二層2bが積層されてなる第一の厚膜部13と、薄膜部領域10において第一のシリコン酸化膜第二層2bのみからなる第一の薄膜部14から構成される。
【0017】
このとき、第一の薄膜部14の膜厚は1〜3nmで形成することが望ましい。第2回目の熱酸化処理の方法は、ドライ酸化が望ましく、また、加熱温度は、900℃として処理することが望ましい。
【0018】
次に、図2(a)に示すように第一の厚膜部13及び第一の薄膜部14に窒素拡散部(第一の窒化シリコン領域11)を設ける。まず、プラズマ窒化法により、第一の厚膜部13の表面及び第一の薄膜部14の表面を窒化する。この窒化により、窒素を5.94×1018atoms/cm3〜1.25×1020atoms/cm3含む第一の窒化シリコン領域11を、第一の薄膜部14の表面及び第一の厚膜部13上に形成する。プラズマ窒化による窒素量は、シリコン基板1の表面から3nmの深さに1×1016/cm2〜2×1017/cm2含むように形成すると良い。
【0019】
次に、図2(b)に示すように、第一の窒化シリコン領域11を熱処理する。この熱処理により、第一の薄膜部14直下のシリコン基板1に、第一の窒化シリコン領域11から窒素原子を拡散させる。また、この熱処理は、温度を1000℃〜1100℃とする酸素雰囲気で行う。この熱処理により、第一の窒化シリコン領域11中の窒素原子は、第一の薄膜部14直下のシリコン基板1の表面から深さ3nmまでに、5.94×1018atoms/cm3〜1.25×1020atoms/cm3の濃度で拡散する。
【0020】
このとき、第一の窒化シリコン領域11中の窒素原子は、第一の厚膜部13直下のシリコン基板1までには拡散されず、第一の厚膜部13中に残留する。また、第一の薄膜部14の膜厚を3nm以上とすると、熱処理を行っても、第一の窒化シリコン領域11の窒素はシリコン基板1までには拡散されず、第一の薄膜部14中に残留する。また、第一の薄膜部14の膜厚を1nm以下とすると、第一の薄膜部14の面内均一性の確保が難しくなる。そのため、第一の薄膜部14の厚さは、1〜3nmとすることが望ましい。
【0021】
また、第一の窒化シリコン領域11の熱処理は酸素雰囲気中で行うことが望ましい。これは、窒素雰囲気中とするよりも酸素雰囲気中とした方が、第一の窒化シリコン領域11からの窒素拡散量が約3倍と、大きくなるためである。また、この熱処理においては、酸素雰囲気の圧力は1〜100torrで行うことが望ましい。酸素雰囲気の圧力を1〜100torrとして熱処理を行うことにより、第一のシリコン酸化膜2の膜厚が変化することを防ぐためである。
【0022】
次に、図2(c)に示すように第一のシリコン酸化膜2を除去する。まず、第一の窒化シリコン領域11を熱燐酸によって除去する。次いで第一のシリコン酸化膜2をフッ酸によるウェットエッチングで除去する。この第一のシリコン酸化膜2の除去により、シリコン基板1の表面を露出させる。薄膜部領域10のシリコン基板1表面には5.94×1018atoms/cm3〜1.25×1020atoms/cm3の濃度で窒素原子が拡散されている。また、窒素原子は薄膜部領域10のシリコン基板1表面から深さ3nmまで拡散されている。
【0023】
このとき、第一の窒化シリコン領域11から、シリコン基板1への窒素元素の拡散する量は、プロセス条件を調整することにより制御する。プロセス条件は具体的には、第一の厚膜部13及び第一の薄膜部14の膜厚差、窒素濃度、窒化後熱処理の温度、時間、圧力、ガス種などがある。すなわち、シリコン基板1の表面から深さ3nmまでに拡散させたい窒素原子量に応じて、プロセス条件を調整するとよい。シリコン基板1中の窒素原子量の管理には、例えばX線光電子分光分析(XPS:X−ray Photoelectron Spectroscopy)装置を用いて、直接測定することが望ましい。この測定は、シリコン基板1上に後述する第二のシリコン酸化膜4を形成する前に行う。
【0024】
次に、図2(d)に示すように、第3回目の熱酸化処理により第二のシリコン酸化膜4を形成する。この熱酸化処理は、温度を1000〜1100℃とするISSG酸化で行う。また、温度を800〜900℃とするウェット酸化で行っても良い。
【0025】
第3回目の熱酸化処理によってシリコン基板1上に第二のシリコン酸化膜4が成長するが、シリコン基板1中に窒素元素が拡散された薄膜部領域10では、窒素元素が拡散されていない厚膜部領域9に比べて、シリコン酸化膜の成長速度が低くなる。これにより、厚膜部領域9の、第二のシリコン酸化膜4からなる第二の厚膜部13aの膜厚は厚くなり、薄膜部領域10の、第二のシリコン酸化膜4からなる第二の薄膜部14aの膜厚は薄くなる。これにより、第二のシリコン酸化膜4に、それぞれ膜厚の異なる第二の厚膜部13a及び第二の薄膜部14aが形成される。
【0026】
このとき、第二の薄膜部14aの膜厚は、シリコン基板1の表面から深さ3nmまでの窒素量に依存する。この窒素量が多いと、第二の薄膜部14aの膜厚は薄くなり、窒素量が少ないと、第二の薄膜部14aの膜厚は厚くなる。薄膜部領域10のシリコン基板1中の窒素量を制御することにより、第二の薄膜部14aの膜厚の制御を行うことができる。
【0027】
図4にシリコン基板1上に6.0nm相当の酸化を行った時の第二の薄膜部14aの膜厚と、シリコン基板1中の窒素量の相関を示す。図4に示す、第二の薄膜部14aの膜厚と、シリコン基板1中の窒素量との相関は以下の3つの領域に分かれている。
【0028】
領域1では、シリコン基板1の表面から深さ3nmの窒素濃度が0/cm2〜1×1016/cm2となる。第二の薄膜部14aの膜厚は、シリコン基板1中の窒素量への依存が少なく、シリコン基板1の窒素量がゼロの時と膜厚はほぼ同じになる。また、領域1においては、第3回目の熱酸化処理の前の熱処理により、シリコン基板1中の窒素原子はほとんど拡散する。そのため、第二の厚膜部13a及び第二の薄膜部14aのそれぞれの膜厚の差別化が困難となる。
【0029】
領域3では、シリコン基板1の表面から深さ3nmの窒素濃度が2×1017/cm2以上となる。領域1と同様に、第二の薄膜部14aの膜厚は、シリコン基板1中の窒素量への依存が少ない。だが、領域3の範囲では、シリコン基板1中の窒素量がゼロの時と比べ、第二の薄膜部14aの膜厚は薄膜となる。また、領域3においては、第3回目の熱酸化処理を行った後でもシリコン基板1中に窒素が残る。そのため、第二の厚膜部13a及び第二の薄膜部14aのそれぞれの膜厚の差別化が困難となる。また、シリコン基板1中に残留する窒素原子が後のデバイス特性に影響することが懸念される。
【0030】
領域2は、シリコン基板1の表面から深さ3nmの窒素濃度が1×1016/cm2〜2×1017/cm2となる。領域2においては、第二の薄膜部14aの膜厚は、シリコン基板1中の窒素量に大きく依存する。そのため、シリコン基板1中の窒素量は領域2の範囲内で定めることが望ましい。
【0031】
また、領域2の条件で第3回目の熱酸化処理を行う際の酸化条件は、例えば加熱温度1000〜1100℃でのISSGが好ましい。また、膜厚差を確保したい場合は温度800〜900℃でのウェット酸化で行っても良い。ウェット酸化は膜厚の窒素依存量が大きいためである。
【0032】
次に、図3(a)に示すように第一のゲート電極15a及び第二のゲート電極15bを形成する。まず、第二の厚膜部13a上及び第二の薄膜部14a上に、ポリシリコン5、タングステンシリサイド6、タングステン7、第二の窒化シリコン膜8を順次積層する。次いで、リソグラフィとドライエッチングを行う。これにより、第一のゲート電極15a及び第二のゲート電極15bを形成する。第二の厚膜部13a及び第二の薄膜部14aのそれぞれの厚みは異なるため、第一のゲート電極15aと、第二のゲート電極15bは異なる高さで形成される。
【0033】
次に、図3(b)に示すようにゲート絶縁膜20を形成する。まず、第二の窒化シリコン膜8上に、窒化シリコン16を形成する。次いで、エッチバックにより、ポリシリコン5、タングステンシリサイド6、タングステン7の側面に窒化シリコン16を被覆させる。次いで、図示しない絶縁膜により、第一のゲート電極15a及び第二のゲート電極15bを埋め込む。次いで、CMP(Chemical Mechanical Polishing)により、図示しない絶縁膜の表面を平坦化させ、ゲート絶縁膜20を形成する。この後、ビットライン形成の工程に移行し、第一の実施形態の半導体装置30が完成する。本実施形態ではマルチオキサイドを前提としてプロセスの構築を行なっているが、同様の製造方法で、トリプルオキサイドを形成することも可能である。
【0034】
本実施形態の製造方法によれば、第一のシリコン酸化膜2形成前に、第一のシリコン酸化膜2を除去する。そのため、第二のシリコン酸化膜4形成時は、厚膜部領域9及び薄膜部領域10共に、シリコン基板1が露出した状態となる。そのため、第二のシリコン酸化膜4の形成前の、アンモニア過水洗浄による第一のシリコン酸化膜2の削れによる影響が生じない。また、第1回目の熱酸化処理及び第2回目の熱酸化処理による膜質悪化の影響も生じ無い。
【0035】
また、一回の熱酸化処理で、膜厚の異なる第二の厚膜部13a及び第二の薄膜部14aを形成することができる。そのため、第二の厚膜部13a及び第二の薄膜部14aの膜厚のバラツキをそれぞれ±0.4nm以内に低減することができる。但し、第二の薄膜部14aの膜厚は、シリコン基板1中に拡散した窒素量に依存するため、シリコン基板1中への窒素拡散の制御による膜厚制御は必須である。この窒素量の制御により、第二の厚膜部13aの膜厚及び第二の薄膜部14aの膜厚の差別化を行うことができる。また、第一の薄膜部14の膜厚により、第一の窒化シリコン領域11からシリコン基板1中への窒素拡散量を制御することができる。また、第一の窒化シリコン領域11からのシリコン基板1中への窒素拡散量は第二の薄膜部14aの膜厚によっても十分制御可能である。また、他にも窒素濃度、窒化後熱処理の温度、時間、圧力、ガス種によって、シリコン基板1中への窒素拡散量を制御することが可能である。
【0036】
本実施形態では第二の厚膜部13aを単層膜として形成することができる。そのため、従来の課題に挙げた、第二の厚膜部13aの膜厚の、制御及び信頼性確保といった問題点を解消することができる。これにより、信頼性の高い半導体装置30を提供することができる。
【0037】
以下、本発明の第二の実施形態である半導体装置30の製造方法について図5及び図6を参照して説明する。図5及び図6は第二の実施形態に係る半導体装置30の製造方法を工程順に示す断面図である。
【0038】
本発明の第二の実施形態の半導体装置30の製造方法は、シリコン基板1上に第一のシリコン酸化膜2を形成し、第一のシリコン酸化膜2の全部に、プラズマ窒化法を用いて窒素拡散部(第一の窒化シリコン領域11)を設け、第一のシリコン酸化膜2の一部を除く工程と、ISSG酸化を行って、シリコン基板1上に、第一のシリコン酸化膜2よりも厚く第二のシリコン酸化膜4を形成する工程と、を具備して構成されている。
【0039】
図5(a)に第1回目のシリコン酸化処理後の断面図を示す。まず、最初に、第1回目の熱酸化処理を行い、シリコン基板1上の全面に、第一のシリコン酸化膜2を形成する。熱酸化処理は、ラジカル酸化(ISSG:In-Situ Steam Generation)が望ましい。熱酸化処理の加熱温度は1050℃として処理する。
【0040】
次に、図5(b)に示すように第一のシリコン酸化膜2に窒素拡散部(第一の窒化シリコン領域11)を設ける。まず、プラズマ窒化法により、第一のシリコン酸化膜2の表面を窒化する。この窒化により、第一のシリコン酸化膜2の表面に、窒素を5.94×1018atoms/cm3〜1.25×1020atoms/cm3含む第一の窒化シリコン領域11を形成する。
【0041】
次に、図5(c)に示すようにフォトレジスト3を形成する。まず、第一の窒化シリコン領域11上にフォトレジスト3を塗布する。次いで、フォトレジスト3をパターニングする。これにより、フォトレジスト3は、第一の窒化シリコン領域11上のうち厚膜部領域9のみを覆い、薄膜部領域10の第一の窒化シリコン領域11を露出させる。
【0042】
次に、フォトレジスト3をマスクとして、第一の窒化シリコン領域11に、熱燐酸によるウェットエッチングを行う。これにより、厚膜部領域9の第一の窒化シリコン領域11を除去し、厚膜部領域9の第一のシリコン酸化膜2を露出させる。この際、ウェットエッチングにより、残留した第一の窒化シリコン領域11にサイドエッチが生じる。そのため、サイドエッチの分だけ事前にフォトレジスト3の開口面積を小さく調整しておくことが望ましい。
【0043】
次に、フォトレジスト3をマスクとして、厚膜部領域9の第一のシリコン酸化膜2をフッ酸によるウェットエッチングで除去する。これにより、厚膜部領域9のみにシリコン基板1が露出する。その後、薄膜部領域10の第一の窒化シリコン領域11上からフォトレジスト3を剥離する。これにより薄膜部領域10に、第一のシリコン酸化膜2及び第一の窒化シリコン領域11が積層されてなる第三の薄膜部14bが残される。この状態を図6(a)に示す。
【0044】
次に、図6(b)に示すように、厚膜部領域9のシリコン基板1上に第二のシリコン酸化膜4を形成する。まず、シリコン基板1上に第2回目の熱酸化処理を行い、厚膜部領域9のシリコン基板1上に、第三の薄膜部14bよりも膜厚の厚い第二のシリコン酸化膜4を形成する。第三の薄膜部14bは、表面に第一の窒化シリコン領域11があるために酸化が進行しない。そのため、第三の薄膜部14bの膜厚は、第2回目の熱酸化処理前から変化しない。また、この第2回目の熱酸化処理の方法は、温度を900℃とするISSG酸化が望ましい。
【0045】
次に、第一の実施形態と同様に、第一のゲート電極15a及び第二のゲート電極15bを形成する。まず、第三の厚膜部13b及び第三の薄膜部14b上に、ポリシリコン5、タングステンシリサイド6、タングステン7、第二の窒化シリコン膜8を順次積層する。次いで、リソグラフィとドライエッチングを行う。これにより、第一のゲート電極15a及び第二のゲート電極15bを形成する。第三の厚膜部13b及び第三の薄膜部14bのそれぞれの厚みは異なるため、第一のゲート電極15aと、第二のゲート電極15bは異なる高さで形成される。以下、第一の実施形態の製造方法と同様の工程であるため説明を省略する。
【0046】
本実施形態によれば、第三の厚膜部13bの形成前に、第一のシリコン酸化膜2を除去する。そのため、第三の厚膜部13b形成時は、厚膜部領域9のシリコン基板1が露出した状態となり、第三の厚膜部13bを単層膜として形成することができる。
【0047】
また、厚膜部領域9のシリコン基板1を通常の酸化レートとしたまま、薄膜部領域10の第一の窒化シリコン領域11の酸化レートを低減させることができる。これにより、第三の厚膜部13bを第二のシリコン酸化膜4の厚さで形成し、第三の薄膜部14bを第一のシリコン酸化膜2の厚さで形成することができる。そのため、第三の厚膜部13b、第三の薄膜部14b共に膜厚の設定を行いやすい。そのため、第三の厚膜部13bの酸化膜信頼性や膜厚制限が厳しい条件の場合に、本実施形態は特に有効となる。また、第一のシリコン酸化膜2の膜厚、及び、第一の窒化シリコン領域11の窒素量を制御することにより、第二の厚膜部13aの膜厚及び第二の薄膜部14aの膜厚の差別化を行うことができる。
【0048】
以下、本発明の第三の実施形態である半導体装置30の製造方法について図7及び図8を参照して説明する。図7及び図8は第三の実施形態に係る半導体装置30の製造方法を工程順に示す断面図である。
【0049】
本発明の第一の実施形態の半導体装置30の製造方法は、シリコン基板1上に第一のシリコン酸化膜2を形成し、第一のシリコン酸化膜2を介してシリコン基板1の一部にイオン注入を用いて窒素拡散部17を設ける工程と、第一のシリコン酸化膜2の全部を除く工程と、ISSG酸化を行って、シリコン基板1上に第二のシリコン酸化膜4を形成する工程と、を具備して構成されている。
【0050】
まず、最初に、図7(a)に示すように熱酸化処理により、シリコン基板1上の全面に、第一のシリコン酸化膜2を形成する。ここでの熱酸化処理は、ラジカル酸化(ISSG:In-Situ Steam Generation)が望ましい。また、熱酸化処理の加熱温度は1050℃として処理する。
【0051】
次に、図7(b)に示すようにフォトレジスト3を形成する。まず、第一のシリコン酸化膜2上にフォトレジスト3を塗布する。次いで、フォトレジスト3をパターニングする。これにより、フォトレジスト3は、第一のシリコン酸化膜2上のうち厚膜部領域9のみを覆い、薄膜部領域10の第一のシリコン酸化膜2を露出させる。
【0052】
次に、図7(c)に示すようにシリコン基板1の一部に窒素拡散部17を設ける。まず、フォトレジスト3をマスクとして、薄膜部領域10の第一のシリコン酸化膜2に、イオン打ち込みにより窒素を注入する。これにより、第一のシリコン酸化膜2を介して、薄膜部領域10のシリコン基板1中に窒素拡散部17を設ける。この際、シリコン酸化膜2をイオン打ち込みの犠牲膜として用いることにより、シリコン基板1表面のイオン打ち込みによるダメージを低減させる。イオン打ち込みの条件は、シリコン基板1中(表面から深さ3nmまで)で、窒素濃度が5.94×1018atoms/cm3〜1.25×1020atoms/cm3となるように調整する。
【0053】
次に、シリコン基板1からフォトレジスト3及び第一のシリコン酸化膜2を剥離する。まず、第一のシリコン酸化膜2上からフォトレジスト3を剥離する。次いで、第一のシリコン酸化膜2を、フッ酸によるウェットエッチングにより除去する。これにより、シリコン基板1を露出させる。図8(a)に、シリコン基板1から、フォトレジスト3及び第一のシリコン酸化膜2を剥離した状態を示す。
【0054】
次に、図8(b)に示すように第2回目の熱酸化処理を行う。第2回目の熱酸化処理は、温度を900℃とするISSG酸化で行う。この第2回目の熱酸化処理によってシリコン基板1上に第二のシリコン酸化膜4が成長するが、薄膜部領域10ではシリコン基板1中に窒素拡散部17が形成されるため、窒素拡散部17が形成されていない厚膜部領域9に比べて、シリコン酸化膜の成長速度が低くなる。これにより、厚膜部領域9の、第二のシリコン酸化膜4からなる第四の厚膜部13cの膜厚は厚くなり、薄膜部領域10の、第二のシリコン酸化膜4からなる第四の薄膜部14cの膜厚は薄くなる。これにより、第二のシリコン酸化膜4に、それぞれ膜厚の異なる第四の厚膜部13c及び第四の薄膜部14cが形成される。
【0055】
この第四の薄膜部14cの膜厚は、シリコン基板1の表面から深さ3nmまでの窒素量に依存する。この窒素量が多いと第四の薄膜部14cの膜厚は薄くなり、窒素量が少ないと、第四の薄膜部14cの膜厚は厚くなる。そのため、薄膜部領域10のシリコン基板1中の窒素量を制御することにより、第四の薄膜部14cの膜厚の制御を行う。
【0056】
図9にシリコン基板1上に6.0nm相当の酸化を行った時の第四の薄膜部14cの膜厚と、シリコン基板1中の窒素濃度の相関を示す。図9に示す、第四の薄膜部14cの膜厚と、シリコン基板1中の窒素濃度との相関は以下の3つの領域に分かれている。
【0057】
シリコン基板1中の窒素濃度が0atoms/cm3〜5.94×1018atoms/cm3の領域では、第四の薄膜部14cの膜厚は、シリコン基板1中の窒素量への依存が少なく、シリコン基板1中の窒素濃度が0atoms/cm3のときと、第四の薄膜部14cの膜厚はほぼ同じとなる。また、シリコン基板1中の窒素濃度が0atoms/cm3〜5.94×1018atoms/cm3の領域では、第2回目の熱酸化処理により、シリコン基板1中の窒素はほとんど拡散する。そのため、本実施形態における第四の厚膜部13c及び第四の薄膜部14cの膜厚の差別化が困難となる。
【0058】
シリコン基板1中の窒素濃度が1.25×1020atoms/cm3以上の領域では、第四の薄膜部14cの膜厚は、シリコン基板1中の窒素濃度への依存が少ない。また、シリコン基板1中の窒素濃度が0atoms/cm3のときと比べ、第四の薄膜部14cの膜厚は薄膜となる。また、シリコン基板1中の窒素濃度が高いため、第2回目の熱酸化処理を行った後でもシリコン基板1中に窒素が残る。そのため、第四の厚膜部13c及び第四の薄膜部14cのそれぞれの膜厚の差別化が困難となる。また、シリコン基板1中に残留する窒素原子が後のデバイス特性に影響することが懸念される。
【0059】
シリコン基板1中の窒素濃度が5.94×1018atoms/cm3〜1.25×1020atoms/cm3までの領域では、第四の薄膜部14cの酸化膜厚は、窒素濃度に大きく依存する。第四の薄膜部14cの酸化膜厚は、シリコン基板1中の窒素濃度の増加に伴い、急激に減少する。そのため、薄膜部領域10のシリコン基板1中の窒素濃度は、5.94×1018atoms/cm3〜1.25×1020atoms/cm3の範囲内で設定することが望ましい。
【0060】
次に、第一の実施形態と同様に、第一のゲート電極15a及び第二のゲート電極15bを形成する。まず、第四の厚膜部13c及び第四の薄膜部14c上に、ポリシリコン5、タングステンシリサイド6、タングステン7、第二の窒化シリコン膜8を順次積層する。次いで、リソグラフィとドライエッチングを行い、第一のゲート電極15a及び第二のゲート電極15bを形成する。第二の厚膜部13a及び第二の薄膜部14aのそれぞれの厚みは異なるため、第一のゲート電極15aと、第二のゲート電極15bは異なる高さで形成される。以下、第一の実施形態の製造方法と同様の工程であるため説明を省略する。
【0061】
本実施形態の製造方法によれば、シリコン基板1へ窒素を直接イオン注入して、窒素拡散部17を形成する。熱拡散に因らず、イオン打ち込みを用いて窒素拡散部17を形成するため、熱処理の工程が不要となる。そのため、半導体装置30の製造方法の工程を、第一の実施形態の方法と比べて簡略化することができる。一方、半導体装置30によってはイオン注入時のシリコン基板1へのダメージ(結晶欠陥)が懸念されるため、第2回目の熱酸化処理を行なう前にダメージ矯正を目的とした熱処理を行っても良い。また、一回の酸化工程で第四の厚膜部13c及び第四の薄膜部14cを形成するため、膜厚のバラツキを低減することができる。
【0062】
以下、比較のために従来の実施形態との差異を説明する。図10及び図11は従来の実施形態に係る半導体装置30の製造方法を工程順に示す断面図である。
【0063】
従来の実施形態の半導体装置30の製造方法は、シリコン基板1上に第一のシリコン酸化膜2を形成し、第一の厚膜部13及び第一の薄膜部14を設けるまでは、本発明の第一の実施形態と同様である。第一のシリコン酸化膜2の形成後に、第一の厚膜部13及び第一の薄膜部14に窒素拡散部(第一の窒化シリコン膜11)を設ける工程、及び、第二のシリコン酸化膜4を形成する工程がないことが、本発明の第一の実施形態と異なる。
【0064】
まず、図10(a)に示すように、シリコン基板1上の全面に、熱酸化処理によって第一のシリコン酸化膜第一層2aを形成する。次に、図10(b)に示すように第一のシリコン酸化膜第一層2a上のうち厚膜部領域9のみを覆うようにフォトレジスト3を形成する。次に、フォトレジスト3をマスクとして、第一のシリコン酸化膜第一層2aにウェットエッチングを行い、薄膜部領域10の第一のシリコン酸化膜第一層2aを除去する。その後、第一のシリコン酸化膜第一層2a上からフォトレジスト3を剥離する。図10(c)は、厚膜部領域9の第一のシリコン酸化膜第一層2a上からフォトレジスト3を剥離した状態を示す。
【0065】
次に、第2回目の熱酸化処理を行う。まず、前処理として、薄膜部領域10のシリコン基板1上、及び、厚膜部領域9の第一のシリコン酸化膜第一層2a上の異物をアンモニア過水によるリフトオフ(洗浄)にて除去する。この洗浄により、厚膜部領域9の第一のシリコン酸化膜第一層2a厚は膜減りする。次いで第2回目の熱酸化処理を行い、薄膜部領域10のシリコン基板1上、及び、厚膜部領域9の第一のシリコン酸化膜第一層2a上に、第一のシリコン酸化膜第二層2bを形成する。これにより、第一のシリコン酸化膜第一層2a及び第一のシリコン酸化膜第二層2bからなる第一のシリコン酸化膜2が形成される。第一のシリコン酸化膜2は、厚膜部領域9において第一のシリコン酸化膜第一層2a及び第一のシリコン酸化膜第二層2bが積層されてなる第一の厚膜部13と、薄膜部領域10において第一のシリコン酸化膜第二層2bのみからなる第一の薄膜部14から構成される。第一の厚膜部13の膜厚には、±0.6nmのバラツキが生じる。図10(d)に、第一のシリコン酸化膜2を形成した状態を示す。
【0066】
次に、図11(a)に示すように第一のゲート電極15a及び第二のゲート電極15bを形成する。まず、第一の厚膜部13上及び第一の薄膜部14上に、ポリシリコン5、タングステンシリサイド6、タングステン7、第二の窒化シリコン膜8を順次積層する。次いで、リソグラフィとドライエッチングを行う。これにより、第一のゲート電極15a及び第二のゲート電極15bを形成する。なお、第二の厚膜部13a及び第二の薄膜部14aのそれぞれの厚みは異なるため、第一のゲート電極15aと、第二のゲート電極15bは異なる高さで形成される。以下は第一の実施形態と同様であり、ゲート絶縁膜20を形成し、図11(b)に示すように従来の実施形態の半導体装置30が完成する。
【0067】
従来の実施形態においては、第一の厚膜部13は、2回の酸化工程を経る。そのため、第一の厚膜部13の信頼性確保が課題となる。また、第二回目の熱酸化処理の前処理の洗浄により、第一のシリコン酸化膜第一層2aに削れが生じる。その結果、第一の厚膜部13の膜厚に±0.6nmのバラツキが生じ、膜厚の制御が課題となる。
【実施例】
【0068】
以下、実施例により本発明を説明するが、本発明はこれらに限定されるものではない。
(実施例1)
以下、第一の実施形態の実施例を示す。まず、図1(a)に示すように、第1回目の熱酸化処理により、シリコン基板1上に、5.3nm厚の第一のシリコン酸化膜第一層2aを形成した。ここでの熱酸化処理は、ラジカル酸化(ISSG:In-Situ Steam Generation)を用いた。また、加熱温度は1050℃として処理した。
【0069】
次に、図1(b)に示すようにフォトレジスト3を形成した。フォトレジスト3は、第一のシリコン酸化膜第一層2a上のうち厚膜部領域9を覆うように形成した。また、第一のシリコン酸化膜第一層2a上の薄膜部領域10は露出させるように形成した。
【0070】
次いで、フォトレジスト3をマスクとしたウェットエッチングにより、薄膜部領域10上の第一のシリコン酸化膜第一層2aを除去した。このウェットエッチングの薬液は、緩衝フッ酸(フッ酸とフッ化アンモニウムの混合液)を用いた。その後、第一のシリコン酸化膜第一層2a上からフォトレジスト3を剥離した。
【0071】
次いで、第2回目の熱酸化処理の前処理として、薄膜部領域10のシリコン基板1上、及び、厚膜部領域9の第一のシリコン酸化膜第一層2a上の異物をアンモニア過水によるリフトオフ(洗浄)にて除去した。この洗浄により、厚膜部領域9の第一のシリコン酸化膜第一層2a厚は5.3nmから3.5nmに膜減りした。
【0072】
次いで、加熱温度を900℃としたドライ酸化により、第2回目の熱酸化処理を行った。この第2回目の熱酸化処理により、薄膜部領域10のシリコン基板1、及び、厚膜部領域9の第一のシリコン酸化膜第一層2a上に、2.5nm厚の第一のシリコン酸化膜第二層2bを形成した。これにより、第一のシリコン酸化膜第一層2a及び第一のシリコン酸化膜第二層2bからなる第一のシリコン酸化膜2を形成した。厚膜部領域9の、第一のシリコン酸化膜第一層2a及び第一のシリコン酸化膜第二層2bからなる第一の厚膜部13は、6.0(=3.5+2.5)nmの膜厚となり、薄膜部領域10の第一のシリコン酸化膜第二層2bからなる第一の薄膜部14の膜厚は2.5nmとなった。
【0073】
次いで、プラズマ窒化法により、第一の厚膜部13の表面及び第一の薄膜部14の表面を窒化した。この窒化により、第一の薄膜部14の表面及び第一の厚膜部13上に、窒素を8.03×1022atoms/cm3含む第一の窒化シリコン領域11を形成した。
【0074】
プラズマ窒化法は以下の条件を用いた。
プラズマ窒化装置:
東京エレクトロン社SPA(Slot Plane Antenna)装置(DPNでも可)。本実施例ではSPAを用いてプラズマ窒化を行った。
プロセスガス名及び流量:窒素(N2)/アルゴン(Ar)=1000/1000sccm
パワー:1500W
圧力:50mTorr
ウェハ温度:400℃
窒化時間:120秒
窒化膜厚:1nm
【0075】
次いで、加熱温度を1000℃〜1100℃として、第一の窒化シリコン領域11に熱処理を行った。この熱処理の条件は1〜100torrのドライ酸化条件とした。この熱処理により、第一の窒化シリコン領域11中の窒素原子を、第一の薄膜部14直下のシリコン基板1の表面から深さ3nmまで、8.03×1019atoms/cm3の濃度で拡散させた。
【0076】
次いで、シリコン基板1中の窒素濃度をX線光電子分光分析(XPS:X−ray Photoelectron Spectroscopy)装置を用いて測定し、シリコン基板1の表面から深さ3nmの窒素濃度が1×1016/cm2〜2×1017/cm2であることを確認した。次いで、加熱温度を1000℃〜1100℃としたISSG酸化による、第3回目の熱酸化処理を行った。これにより、シリコン基板1上に第二のシリコン酸化膜4を形成した。これにより、厚膜部領域9の第二のシリコン酸化膜4からなる第二の厚膜部13aの膜厚は6.0nm、薄膜部領域10の第二のシリコン酸化膜4からなる第二の薄膜部14aは膜厚3.0nmとなった。
【0077】
次いで、第二の厚膜部13a上及び第二の薄膜部14a上に、ポリシリコン5、タングステンシリサイド6、タングステン7、第二の窒化シリコン膜8を順次積層した。次いで、リソグラフィとドライエッチングを行い、第一のゲート電極15a及び第二のゲート電極15bを形成した。次いで、第二の窒化シリコン膜8上に、窒化シリコン16を形成した。次いで、エッチバックを行い、ポリシリコン5、タングステンシリサイド6、タングステン7の側面に窒化シリコン16を被覆させた。次いで、図示しない絶縁膜で、第一のゲート電極15a及び第二のゲート電極15bを埋め込んだ。その後、CMP(Chemical Mechanical Polishing)で表面を平坦化し、ゲート絶縁膜20を形成した。次いで、ビットライン形成の工程に移行し、第一の実施形態の半導体装置30を完成した。
【0078】
(実施例2)
以下、第二の実施形態の実施例を示す。まず、最初に図5(a)に示すように、第1回目の熱酸化処理を行い、シリコン基板1上に、2.5nm厚の第一のシリコン酸化膜2を形成した。ここでの熱酸化処理は、加熱温度を1050℃としたラジカル酸化(ISSG:In-Situ Steam Generation)を行った。次いで、プラズマ窒化法により、第一のシリコン酸化膜2の表面を窒化した。この窒化により窒素を8.03×1022atoms/cm3含む第一の窒化シリコン領域11を、第一のシリコン酸化膜2上に形成した。
【0079】
次いで、薄膜部領域10の第一の窒化シリコン領域11上にフォトレジスト3をパターニングした。次いで、フォトレジスト3をマスクとして、厚膜部領域9の第一の窒化シリコン領域11を熱燐酸によるウェットエッチングで除去した。次いで、厚膜部領域9の第一のシリコン酸化膜2をフッ酸によるウェットエッチングで除去した。その後、薄膜部領域10の第一の窒化シリコン領域11上からフォトレジスト3を剥離した。
【0080】
次いで、第2回目の熱酸化処理を行った。この熱処理の方法は加熱温度を900℃とするISSG酸化とした。第2回目の熱酸化処理により、厚膜部領域9のシリコン基板1上に膜厚6.0nmの第二の厚膜部13aを形成した。また、薄膜部領域10では表面に第一の窒化シリコン領域11があるために酸化が進行せず、第三の薄膜部14bの膜厚は2.5nmで変わらなかった。次に、第一の実施形態と同様に、第一のゲート電極15a及び第二のゲート電極15bを形成したが、以下、第一の実施形態の製造方法と同様の工程であるため説明を省略する。
【0081】
(実施例3)
以下、第三の実施形態の実施例を示す。まず、最初に図7(a)に示すように第1回目の熱酸化処理を行い、シリコン基板1上に、5.3nm厚の第一のシリコン酸化膜2を形成した。ここでの熱酸化処理は、加熱温度を1050℃としたラジカル酸化(ISSG:In-Situ Steam Generation)とした。次いで、厚膜部領域9の第一のシリコン酸化膜2上にフォトレジスト3をパターニングした。次いで、フォトレジスト3をマスクとし、第一のシリコン酸化膜2に、窒素をイオン打ち込みで注入した。
【0082】
イオン打ち込みは以下の条件を用いた。
装置名:高電流注入機
ドーズ量:1×1016atoms/cm2
注入エネルギー:5〜50KeV
この際、注入エネルギーは、シリコン酸化膜2を通したシリコン基板1(表面から深さ3nmまで)で、窒素濃度が8.03×1019atoms/cm3となるように調整した。
【0083】
次いで、第一のシリコン酸化膜2上からフォトレジスト3を剥離した。次いで、フッ酸によるウェットエッチングにより、第一のシリコン酸化膜2を除去した。次いで、シリコン基板1上に第2回目の熱酸化処理を行った。この第2回目の熱酸化処理は、加熱温度を900℃としたラジカル酸化(ISSG:In-Situ Steam Generation)とした。この第2回目の熱酸化処理により、膜厚6.0nmの第四の厚膜部13c及び膜厚2.5nmの第四の薄膜部14cを形成した。
【0084】
次いで、第四の厚膜部13c及び第四の薄膜部14c上に、ポリシリコン5、タングステンシリサイド6、タングステン7、第二の窒化シリコン膜8を順次積層し、第一のゲート電極15a及び第二のゲート電極15bを形成した。以下、第一の実施例と同様であるため説明を省略する。
【産業上の利用可能性】
【0085】
本発明は、半導体装置の製造方法に関するものであり、特に同一の半導体基板上に高さの異なるゲート電極を具備する半導体装置の製造方法に関するものである。半導体装置を製造・利用する産業において利用可能性がある。
【符号の説明】
【0086】
1…シリコン基板、2…第一のシリコン酸化膜、4…第二のシリコン酸化膜、9…厚膜部領域、10…薄膜部領域、11…第一の窒化シリコン領域、13…第一の厚膜部、13a…第二の厚膜部、13b…第三の厚膜部、13c…第四の厚膜部、14…第一の薄膜部、14a…第二の薄膜部、14b…第三の薄膜部、14c…第四の薄膜部、15a…第一のゲート電極、15b…第二のゲート電極、17…窒素拡散部、20…ゲート絶縁膜、30…半導体装置
【特許請求の範囲】
【請求項1】
シリコン基板上に第一のシリコン酸化膜を形成し、前記第一のシリコン酸化膜の全部に窒素拡散部を設けるか、又は、前記第一のシリコン酸化膜を介して前記シリコン基板の一部に前記窒素拡散部を設ける工程と、
前記第一のシリコン酸化膜の一部であって前記窒素拡散部以外の部分、又は、前記第一のシリコン酸化膜の全部又は一部を除く工程と、
ISSG酸化を行って、前記シリコン基板上に第二のシリコン酸化膜を形成する工程と、を具備してなることを特徴とする半導体装置の製造方法。
【請求項2】
前記窒素拡散部を設ける工程において、前記第一のシリコン酸化膜を形成する際に、前記第一のシリコン酸化膜に薄膜部及び厚膜部を設け、前記薄膜部及び前記厚膜部に前記窒素拡散部を設け、次いで、前記窒素拡散部を熱処理して薄膜部直下の前記シリコン基板に窒素原子を拡散させ、その後、前記第一のシリコン酸化膜の全部を除いてから、前記ISSG酸化を行うことを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記窒素拡散部を熱処理して前記薄膜部直下の前記シリコン基板に窒素原子を拡散させる工程において、酸素雰囲気中で行うことを特徴とする請求項2に記載の半導体装置の製造方法。
【請求項4】
前記窒素拡散部を熱処理して前記薄膜部直下の前記シリコン基板に窒素原子を拡散させる工程において、熱処理の温度が1000℃から1100℃であることを特徴とする請求項2に記載の半導体装置の製造方法。
【請求項5】
前記ISSG酸化を行う工程において、前記シリコン基板上の全面に前記第二のシリコン酸化膜を形成することを特徴とする、請求項2に記載の半導体装置の製造方法。
【請求項6】
前記ISSG酸化を行う工程において、熱処理の温度を1000℃〜1100℃の範囲とすることを特徴とする請求項2に記載の半導体装置の製造方法。
【請求項7】
前記窒素拡散部を設ける工程において、前記第一のシリコン酸化膜の全部に前記窒素拡散部を設け、次いで、前記第一のシリコン酸化膜の一部を除いてから、前記ISSG酸化を行うことにより、前記シリコン基板上に、前記第一のシリコン酸化膜よりも厚く前記第二のシリコン酸化膜を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項8】
前記第一のシリコン酸化膜の全部に前記窒素拡散部を設ける工程において、プラズマ窒化法を用いることを特徴とする請求項2または7のいずれかに記載の半導体装置の製造方法。
【請求項9】
前記窒素拡散部を設ける工程において、前記第一のシリコン酸化膜を介して前記シリコン基板の一部に前記窒素拡散部を設け、次いで、前記第一のシリコン酸化膜の全部を除いてから前記ISSG酸化を行って、前記シリコン基板上に前記第二のシリコン酸化膜を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項10】
前記第一のシリコン酸化膜を介して前記シリコン基板の一部に前記窒素拡散部を設ける工程において、イオン注入を用いることを特徴とする請求項9に記載の半導体装置の製造方法。
【請求項11】
前記ISSG酸化を行う工程の後に、前記第二のシリコン酸化膜上に半導体層を含む積層体を形成する工程と、
前記積層体及び前記第二のシリコン酸化膜をパターニングしてゲート絶縁膜及びゲート電極を形成する工程と、を具備してなることを特徴とする請求項2または7または9に記載の半導体装置の製造方法。
【請求項1】
シリコン基板上に第一のシリコン酸化膜を形成し、前記第一のシリコン酸化膜の全部に窒素拡散部を設けるか、又は、前記第一のシリコン酸化膜を介して前記シリコン基板の一部に前記窒素拡散部を設ける工程と、
前記第一のシリコン酸化膜の一部であって前記窒素拡散部以外の部分、又は、前記第一のシリコン酸化膜の全部又は一部を除く工程と、
ISSG酸化を行って、前記シリコン基板上に第二のシリコン酸化膜を形成する工程と、を具備してなることを特徴とする半導体装置の製造方法。
【請求項2】
前記窒素拡散部を設ける工程において、前記第一のシリコン酸化膜を形成する際に、前記第一のシリコン酸化膜に薄膜部及び厚膜部を設け、前記薄膜部及び前記厚膜部に前記窒素拡散部を設け、次いで、前記窒素拡散部を熱処理して薄膜部直下の前記シリコン基板に窒素原子を拡散させ、その後、前記第一のシリコン酸化膜の全部を除いてから、前記ISSG酸化を行うことを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記窒素拡散部を熱処理して前記薄膜部直下の前記シリコン基板に窒素原子を拡散させる工程において、酸素雰囲気中で行うことを特徴とする請求項2に記載の半導体装置の製造方法。
【請求項4】
前記窒素拡散部を熱処理して前記薄膜部直下の前記シリコン基板に窒素原子を拡散させる工程において、熱処理の温度が1000℃から1100℃であることを特徴とする請求項2に記載の半導体装置の製造方法。
【請求項5】
前記ISSG酸化を行う工程において、前記シリコン基板上の全面に前記第二のシリコン酸化膜を形成することを特徴とする、請求項2に記載の半導体装置の製造方法。
【請求項6】
前記ISSG酸化を行う工程において、熱処理の温度を1000℃〜1100℃の範囲とすることを特徴とする請求項2に記載の半導体装置の製造方法。
【請求項7】
前記窒素拡散部を設ける工程において、前記第一のシリコン酸化膜の全部に前記窒素拡散部を設け、次いで、前記第一のシリコン酸化膜の一部を除いてから、前記ISSG酸化を行うことにより、前記シリコン基板上に、前記第一のシリコン酸化膜よりも厚く前記第二のシリコン酸化膜を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項8】
前記第一のシリコン酸化膜の全部に前記窒素拡散部を設ける工程において、プラズマ窒化法を用いることを特徴とする請求項2または7のいずれかに記載の半導体装置の製造方法。
【請求項9】
前記窒素拡散部を設ける工程において、前記第一のシリコン酸化膜を介して前記シリコン基板の一部に前記窒素拡散部を設け、次いで、前記第一のシリコン酸化膜の全部を除いてから前記ISSG酸化を行って、前記シリコン基板上に前記第二のシリコン酸化膜を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項10】
前記第一のシリコン酸化膜を介して前記シリコン基板の一部に前記窒素拡散部を設ける工程において、イオン注入を用いることを特徴とする請求項9に記載の半導体装置の製造方法。
【請求項11】
前記ISSG酸化を行う工程の後に、前記第二のシリコン酸化膜上に半導体層を含む積層体を形成する工程と、
前記積層体及び前記第二のシリコン酸化膜をパターニングしてゲート絶縁膜及びゲート電極を形成する工程と、を具備してなることを特徴とする請求項2または7または9に記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2011−14824(P2011−14824A)
【公開日】平成23年1月20日(2011.1.20)
【国際特許分類】
【出願番号】特願2009−159678(P2009−159678)
【出願日】平成21年7月6日(2009.7.6)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
【公開日】平成23年1月20日(2011.1.20)
【国際特許分類】
【出願日】平成21年7月6日(2009.7.6)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
[ Back to top ]