半導体装置及びその製造方法
【課題】放熱性、応力緩和性、及び接合強度を両立することができる半導体装置及びその製造方法を提供する。
【解決手段】支持基材１１と、接合材１６により支持基材１１に接合された半導体素子１５と、が含まれている。接合材１６には、支持基材１１及び半導体素子１５と接触する多孔質金属材１６ａと、多孔質金属材１６ａの空隙１６ｂの少なくとも一部に充填されたはんだと、が含まれている。前記半導体装置等によれば、多孔質金属材１６ａにより良好な放熱性及び応力緩和性を得ることができ、はんだ１６ｃにより良好な接合強度を得ることができる。
【解決手段】支持基材１１と、接合材１６により支持基材１１に接合された半導体素子１５と、が含まれている。接合材１６には、支持基材１１及び半導体素子１５と接触する多孔質金属材１６ａと、多孔質金属材１６ａの空隙１６ｂの少なくとも一部に充填されたはんだと、が含まれている。前記半導体装置等によれば、多孔質金属材１６ａにより良好な放熱性及び応力緩和性を得ることができ、はんだ１６ｃにより良好な接合強度を得ることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、基板上方にＧａＮ層及びＡｌＧａＮ層を順次形成し、ＧａＮ層を電子走行層として用いる電子デバイス（化合物半導体装置）の開発が活発である。このような化合物半導体装置の一つとして、ＧａＮ系の高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）が挙げられる。ＧａＮ系ＨＥＭＴでは、ＡｌＧａＮとＧａＮとのヘテロ接合界面に発生する高濃度の２次元電子ガス（２ＤＥＧ）が利用されている。
【０００３】
ＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きい。つまり、ＧａＮは高い破壊電界強度を有する。また、ＧａＮは大きい飽和電子速度も有している。このため、ＧａＮは、高電圧動作、且つ高出力が可能な化合物半導体装置の材料として極めて有望である。そして、ＧａＮ系ＨＥＭＴは、高効率スイッチング素子、電気自動車等に用いられる高耐圧電力デバイスとして期待されている。
【０００４】
近年、このようなＧａＮ系ＨＥＭＴだけでなく、種々の半導体素子に関し、半導体素子を含んだ半導体装置の小型化及び薄型化が進められている。このような半導体装置では、リードフレーム上に、はんだ材又はナノＡｇペースト等のダイボンド材により半導体素子が接合されている。
【０００５】
しかしながら、はんだ材により半導体素子がリードフレームに接合された構造では、十分な放熱性を得ることが困難である。また、はんだ材による接合が強固であるため、半導体素子の動作時に接合部及びその近傍に生じる熱応力を十分に緩和することができない。このため、接合信頼性が良好であるとはいいがたい。また、熱応力に伴って半導体素子に多大な機械的ストレスが作用し、半導体素子が誤動作する可能性もある。例えば、トランジスタの閾値電圧が変動することがある。更に、半導体素子をリードフレームに搭載するためにはんだ材を溶融させると、この際に半導体素子の位置ずれが生じることもある。
【０００６】
一方、ナノＡｇペーストにより半導体素子がリードフレームに接合された構造では、はんだ材により接合された構造よりも応力緩和及び半導体素子の位置ずれの影響が小さい。また、高い放熱性を得ることもできる。しかし、十分な接合強度を確保することが困難である。
【０００７】
他にも種々の提案がされているが、従来、放熱性、応力緩和性、及び接合強度を両立することは困難である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００１−２３０３５１号公報
【特許文献２】特開２００７−２０１３１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、放熱性、応力緩和性、及び接合強度を両立することができる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
半導体装置の一態様には、支持基材と、接合材により前記支持基材に接合された半導体素子と、が含まれている。前記接合材には、前記支持基材及び前記半導体素子と接触する多孔質金属材と、前記多孔質金属材の空隙の少なくとも一部に充填されたはんだと、が含まれている。
【００１１】
半導体装置の製造方法の一態様では、支持基材上に、金属粒子を含むペースト及びはんだを配置し、前記金属粒子を含むペースト及びはんだ上に半導体素子を搭載する。加熱により、前記金属粒子を焼結させて前記支持基材及び前記半導体素子と接触する多孔質金属材を形成し、前記はんだを溶融させてその少なくとも一部を前記多孔質金属材の空隙に流れ込ませる。冷却により、前記はんだを凝固させる。
【発明の効果】
【００１２】
上記の半導体装置等によれば、多孔質金属材により良好な放熱性及び応力緩和性を得ることができ、はんだにより良好な接合強度を得ることができる。
【図面の簡単な説明】
【００１３】
【図１】第１の実施形態に係る半導体装置の構造を示す図である。
【図２Ａ】第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２Ｂ】図２Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図３】半導体素子の一態様を示す図である。
【図４】第２の実施形態に係る半導体装置の構造を示す図である。
【図５Ａ】第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図５Ｂ】図５Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図６】第３の実施形態に係る半導体装置の構造を示す図である。
【図７Ａ】第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図７Ｂ】図７Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図８】第４の実施形態に係る半導体装置の構造を示す図である。
【図９Ａ】第４の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図９Ｂ】図９Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図１０】第５の実施形態に係る半導体装置の構造を示す図である。
【図１１Ａ】第５の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１１Ｂ】図１１Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図１２】第６の実施形態に係る半導体装置の構造を示す図である。
【図１３Ａ】第６の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１３Ｂ】図１３Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図１４】第７の実施形態に係る半導体装置の構造を示す図である。
【図１５Ａ】第７の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１５Ｂ】図１５Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図１６】ＧａＮ系ＨＥＭＴを含むディスクリートパッケージを示す図である。
【図１７】電源装置を示す図である。
【発明を実施するための形態】
【００１４】
以下、実施形態について添付の図面を参照しながら具体的に説明する。
【００１５】
（第１の実施形態）
先ず、第１の実施形態について説明する。図１は、第１の実施形態に係る半導体装置の構造を示す図である。
【００１６】
第１の実施形態では、図１（ａ）に示すように、リードフレーム１１に半導体素子１５が複合材１６を介して接合されている。複合材１６は接合材の一例である。半導体素子１５には端子が設けられており、この端子はボンディングワイヤ１７を介して、リードフレーム１１のリードに接続されている。そして、半導体素子１５、複合材１６、及びボンディングワイヤ１７がモールド樹脂１８により封止されている。
【００１７】
第１の実施形態では、複合材１６に、図１（ｂ）に示すような膜状の多孔質金属材１６ａが含まれている。多孔質金属材１６ａの一方の主面は半導体素子１５に接触し、他方の主面はリードフレーム１１に接触している。そして、多孔質金属材１６ａの空隙１６ｂの少なくとも一部、例えば全体にはんだ１６ｃが充填されている。なお、図１（ｂ）では、空隙１６ｂが規則的に配列しているが、空隙１６ｂが規則的に配列している必要はない。
【００１８】
第１の実施形態では、半導体素子１５で発生した熱は、複合材１６に含まれる多孔質金属材１６ａを介してリードフレーム１１に十分に伝達され得る。また、発熱に伴って応力が発生したとしても、多孔質金属材１６ａにより当該応力が緩和される。更に、多孔質金属材１６ａの空隙１６ｂの少なくとも一部にはんだ１６ｃが充填されているため、リードフレーム１１と半導体素子１５との間の十分な接合強度を確保することも可能である。
【００１９】
そして、応力を十分に緩和することが可能であるため、半導体素子にＧａＮ系ＨＥＭＴ等のトランジスタが含まれていたとしても、その閾値電圧の変動を抑制することができる。また、例えば、高温放置、温度サイクル試験を行ったとしても、半導体素子１５へのダメージを著しく低減することができる。
【００２０】
次に、第１の実施形態に係る半導体装置を製造する方法について説明する。図２Ａ〜図２Ｂは、第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００２１】
先ず、図２Ａ（ａ）に示すように、リードフレーム１１の半導体素子１５を搭載する予定の領域にナノＡｇペースト１２を塗布する。ナノＡｇペースト１２は、例えば粒径が１μｍ以下のＡｇ粒子を含むペーストである。粒径が１００ｎｍ以下のＡｇ粒子を含むペーストを用いてもよく、粒径が１０ｎｍ以下のＡｇ粒子を含むペーストを用いてもよい。ナノＡｇペースト１２の塗布方法は特に限定されず、ディスペンス法、印刷法又は転写法等により塗布することができる。
【００２２】
次いで、図２Ａ（ｂ）に示すように、ナノＡｇペースト１２上にはんだシート１３を配置する。
【００２３】
その後、図２Ａ（ｃ）に示すように、はんだシート１３上にナノＡｇペースト１４を塗布する。ナノＡｇペースト１４も、例えば粒径が１μｍ以下のＡｇ粒子を含むペーストである。粒径が１００ｎｍ以下のＡｇ粒子を含むペーストを用いてもよく、粒径が１０ｎｍ以下のＡｇ粒子を含むペーストを用いてもよい。ナノＡｇペースト１４の塗布方法も特に限定されず、ディスペンス法、印刷法又は転写法等により塗布することができる。
【００２４】
なお、はんだシート１３としては、ナノＡｇペースト１２及び１４に含まれるＡｇ粒子の焼結が生じる温度よりも融点が高く、Ａｇ粒子の融点よりも融点が低いものを用いれば、特に限定されるものではない。例えば、ＳｎＡｇＣｕ系のはんだシートをもちいることができる。
【００２５】
続いて、図２Ａ（ｄ）に示すように、半導体素子１５をナノＡｇペースト１４上にフェースアップで搭載する。半導体素子１５の種類は特に限定されず、例えばＧａＮ系ＨＥＭＴ等を用いることができる。
【００２６】
次いで、少なくともナノＡｇペースト１２、はんだシート１３、及びナノＡｇペースト１４を加熱して、はんだシート１３を溶融させ、その後に冷却して溶融したはんだを凝固させる。はんだシート１３の融点が、ナノＡｇペースト１２及び１４に含まれるＡｇ粒子の焼結が生じる温度よりも高いため、この過程では、はんだシート１３が溶融する前に、ナノＡｇペースト１２及び１４に含まれるＡｇ粒子の焼結が生じて膜状の多孔質金属材１６ａが形成される。そして、はんだシート１３が溶融すると、溶融したはんだが多孔質金属材１６ａの空隙１６ｂに流れ込む。その後の冷却に伴ってはんだが凝固すると、図２Ｂ（ｅ）に示すように、多孔質金属材１６ａと、空隙１６ｂの少なくとも一部に充填されたはんだとを含む複合材１６が形成される。また、多孔質金属材１６ａの一方の主面は半導体素子１５と接触し、他方の主面はリードフレーム１１と接触する。なお、加熱方法は特に限定されず、加熱温度及び加熱時間も、はんだシート１３が溶融する温度及び時間であれば特に限定されない。例えば、コンベア式リフロー炉にて、２４０℃で１０分間の加熱を行えばよい。
【００２７】
その後、図２Ｂ（ｆ）に示すように、ダイボンディングにより、半導体素子１５の端子をリードフレーム１１のリードにボンディングワイヤ１７を用いて接続する。ボンディングワイヤ１７としては、例えばＡｌワイヤを用いる。半導体素子１５がＧａＮ系ＨＥＭＴである場合、例えば、半導体素子１５のゲート端子をリードフレーム１１のゲートリードに接続し、半導体素子１５のソース端子をリードフレーム１１のソースリードに接続し、半導体素子１５のドレイン端子をリードフレーム１１のドレインリードに接続する。
【００２８】
続いて、図２Ｂ（ｇ）に示すように、半導体素子１５、複合材１６、及びボンディングワイヤ１７をモールド樹脂１８により封止する。例えば、半導体素子１５、複合材１６、及びボンディングワイヤ１７を含む組立体を樹脂封止（モールド）装置の金型に設置し、熱硬化性の封止用樹脂によって封止する。
【００２９】
その後は、封止樹脂された組立体を金型から外し、リードフレーム１１のアウターリードを切断して個々の半導体装置に分離する。このようにして、ＧａＮ系ＨＥＭＴ等の半導体素子１５を含むディスクリートパッケージが得られる。
【００３０】
このような方法では、従来と比して高価な材料を用いる必要がないため、コストの上昇を抑えながら、放熱性、応力緩和性、及び接合強度を両立することが可能な半導体装置を得ることができる。
【００３１】
なお、多孔質金属材１６ａの材料は特に限定されない。例えば、Ａｇ、Ａｕ、Ｎｉ、Ｃｕ、Ｐｔ、Ｐｄ、及びＳｎからなる群から選択された少なくとも１種を含有する物質（金属単体、合金、又は混合物等）を用いることができる。以下の実施形態でも同様である。
【００３２】
また、はんだシート１３の材料も、多孔質金属材１６ａの材料の焼結が生じる温度よりも融点が高いものであれば特に限定されない。例えば、Ｓｎ、Ｎｉ、Ｃｕ、Ｚｎ、Ａｌ、Ｂｉ、Ａｇ、Ｉｎ、Ｓｂ、Ｇａ、Ａｕ、Ｓｉ、Ｇｅ、Ｃｏ、Ｗ、Ｔａ、Ｔｉ、Ｐｔ、Ｍｇ、Ｍｎ、Ｍｏ、Ｃｒ、及びＰからなる群から選択された少なくとも１種を含有する物質（金属単体、合金、又は混合物等）を用いることができる。以下の実施形態でも同様である。
【００３３】
また、半導体素子１５の裏面には、図３に示すように、金属膜１５ａが形成されていることが好ましい。金属膜１５ａにより、はんだシート１３のはんだの濡れ性が向上し、より確実な接合が可能となり、また、多孔質金属材１６ａとの間の熱伝導性が向上するからである。金属膜１５ａは、スパッタリング法、蒸着法、めっき法等により形成することができ、例えば、Ｔｉ膜、Ｐｔ膜、及びＡｕ膜をこの順で形成する。また、金属膜１５ａの材料も特に限定されず、例えば、Ｎｉ、Ｃｕ、Ｚｎ、Ａｌ、Ａｇ、Ａｕ、Ｗ、Ｔｉ、Ｐｔ、及びＣｒからなる群から選択された少なくとも１種を含有する物質（金属単体、合金、又は混合物等）を用いることができる。以下の実施形態でも同様である。
【００３４】
（第２の実施形態）
次に、第２の実施形態について説明する。図４は、第２の実施形態に係る半導体装置の構造を示す図である。
【００３５】
第２の実施形態では、図４に示すように、リードフレーム１１に半導体素子１５が複合材２６及びはんだ層２３ａを介して接合されている。複合材２６及びはんだ層２３ａは接合材の一例である。つまり、半導体素子１５の少なくとも一部が複合材２６と接触し、半導体素子１５の少なくとも他の一部がはんだ層２３ａと接触している。例えば、半導体素子１５の外周部分が複合材２６と接触し、その内側の部分がはんだ層２３ａと接触している。複合材２６には、複合材１６と同様に、多孔質金属材が含まれており、この多孔質金属材の空隙の少なくとも一部にはんだが充填されている。他の構成は第１の実施形態と同様である。
【００３６】
第２の実施形態によれば、第１の実施形態と比較してより高い接合強度を得ることができる。特に、半導体素子１５の外周部分が複合材２６と接触し、その内側の部分がはんだ層２３ａと接触している場合には、比較的大きな応力が作用する外周部分において応力を効果的に緩和しながら、応力が作用しにくい中央部分において高い接合強度を得ることができる。
【００３７】
次に、第２の実施形態に係る半導体装置を製造する方法について説明する。図５Ａ〜図５Ｂは、第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００３８】
先ず、図５Ａ（ａ）に示すように、リードフレーム１１の半導体素子１５を搭載する予定の領域の中央部にはんだシート２３を配置する。はんだシート２３の材料としては、はんだシート１３と同様のものを用いればよい。
【００３９】
次いで、図５Ａ（ｂ）に示すように、リードフレーム１１の半導体素子１５を搭載する予定の領域において、はんだシート２３の周囲にナノＡｇペースト２２を塗布する。ナノＡｇペースト２２としては、ナノＡｇペースト１２及び１４と同様のものを用いればよい。
【００４０】
その後、図５Ｂ（ｃ）に示すように、半導体素子１５をはんだシート２３及びナノＡｇペースト２２上にフェースアップで搭載する。
【００４１】
続いて、少なくともナノＡｇペースト２２及びはんだシート２３を加熱して、はんだシート２３を溶融させ、その後に冷却して溶融したはんだを凝固させる。この過程では、はんだシート２３が溶融する前に、ナノＡｇペースト２２に含まれるＡｇ粒子の焼結が生じて膜状の多孔質金属材が形成される。そして、はんだシート２３が溶融すると、溶融したはんだの一部が多孔質金属材の空隙に流れ込み、残部は中央部に残る。その後の冷却に伴ってはんだが凝固すると、図５Ｂ（ｄ）に示すように、複合材２６が形成され、その内側にはんだ層２３ａが形成される。
【００４２】
その後、図５Ｂ（ｅ）に示すように、ダイボンディングにより、半導体素子１５の端子をリードフレーム１１のリードにボンディングワイヤ１７を用いて接続する。続いて、図５Ｂ（ｆ）に示すように、半導体素子１５、複合材２６、はんだ層２３ａ、及びボンディングワイヤ１７をモールド樹脂１８により封止する。
【００４３】
その後は、封止樹脂された組立体を金型から外し、リードフレーム１１のアウターリードを切断して個々の半導体装置に分離する。このようにして、ＧａＮ系ＨＥＭＴ等の半導体素子１５を含むディスクリートパッケージが得られる。
【００４４】
（第３の実施形態）
次に、第３の実施形態について説明する。図６は、第３の実施形態に係る半導体装置の構造を示す図である。
【００４５】
第３の実施形態では、図６に示すように、リードフレーム１１に半導体素子１５が複合材３６を介して接合されている。複合材３６は接合材の一例である。複合材３６には、多孔質金属材が含まれており、この多孔質金属材の空隙の少なくとも一部にはんだが充填されている。ただし、複合材１６とは異なり、中央部から外周部にかけて、はんだの割合が減少し、多孔質金属材の割合が高くなっている。他の構成は第１の実施形態と同様である。
【００４６】
第３の実施形態によれば、比較的大きな応力が作用する外周部分において応力を効果的に緩和しながら、応力が作用しにくい中央部分において高い接合強度を得ることができる。
【００４７】
次に、第３の実施形態に係る半導体装置を製造する方法について説明する。図７Ａ〜図７Ｂは、第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００４８】
先ず、図７Ａ（ａ）に示すように、リードフレーム１１の半導体素子１５を搭載する予定の領域の外周部にナノＡｇペースト３２を塗布する。ナノＡｇペースト３２としては、ナノＡｇペースト１２及び１４と同様のものを用いればよい。
【００４９】
次いで、図７Ａ（ｂ）に示すように、環状のナノＡｇペースト３２上に、ナノＡｇペースト３２の内側の開口部分も覆うように、はんだシート３３を配置する。はんだシート３３としては、はんだシート１３と同様のものを用いればよい。
【００５０】
その後、図７Ａ（ｃ）に示すように、はんだシート３３の外周部にナノＡｇペースト３４を塗布する。ナノＡｇペースト３４としては、ナノＡｇペースト１２及び１４と同様のものを用いればよい。
【００５１】
続いて、図７Ｂ（ｄ）に示すように、半導体素子１５をナノＡｇペースト１４上にフェースアップで搭載する。
【００５２】
次いで、少なくともナノＡｇペースト３２、はんだシート３３、及びナノＡｇペースト３４を加熱して、はんだシート３３を溶融させ、その後に冷却して溶融したはんだを凝固させる。この過程では、はんだシート３３が溶融する前に、ナノＡｇペースト３２及び３４に含まれるＡｇ粒子の焼結が生じて膜状の多孔質金属材が形成される。そして、はんだシート３３が溶融すると、溶融したはんだが多孔質金属材の空隙に流れ込む。その後の冷却に伴ってはんだが凝固すると、図７Ｂ（ｅ）に示すように、はんだの割合が中央部から外周部にかけて減少する複合材３６が形成される。
【００５３】
その後、図７Ｂ（ｆ）に示すように、ダイボンディングにより、半導体素子１５の端子をリードフレーム１１のリードにボンディングワイヤ１７を用いて接続する。続いて、図７Ｂ（ｇ）に示すように、半導体素子１５、複合材３６、及びボンディングワイヤ１７をモールド樹脂１８により封止する。
【００５４】
その後は、封止樹脂された組立体を金型から外し、リードフレーム１１のアウターリードを切断して個々の半導体装置に分離する。このようにして、ＧａＮ系ＨＥＭＴ等の半導体素子１５を含むディスクリートパッケージが得られる。
【００５５】
（第４の実施形態）
次に、第４の実施形態について説明する。図８は、第４の実施形態に係る半導体装置の構造を示す図である。
【００５６】
第４の実施形態では、図８に示すように、半導体素子１５の外周部において、半導体素子１５とリードフレーム１１との間に樹脂材４９が介在し、その内側において、リードフレーム１１に半導体素子１５が複合材４６を介して接合されている。つまり、半導体素子１５の中央部が複合材２６と接触し、半導体素子１５の外周部が樹脂材４９と接触している。複合材４６は接合材の一例である。複合材４６には、複合材１６と同様に、多孔質金属材が含まれており、この多孔質金属材の空隙の少なくとも一部にはんだが充填されている。他の構成は第１の実施形態と同様である。
【００５７】
第４の実施形態によれば、比較的大きな応力が作用する外周部分において、樹脂材４９により応力をより効果的に緩和することができる。
【００５８】
次に、第４の実施形態に係る半導体装置を製造する方法について説明する。図９Ａ〜図９Ｂは、第４の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００５９】
先ず、図９Ａ（ａ）に示すように、リードフレーム１１の半導体素子１５を搭載する予定の領域の中央部にナノＡｇペースト４２を塗布する。ナノＡｇペースト４２としては、ナノＡｇペースト１２及び１４と同様のものを用いればよい。
【００６０】
次いで、図９Ａ（ｂ）に示すように、ナノＡｇペースト４２上にはんだシート４３を配置する。はんだシート４３としては、はんだシート１３と同様のものを用いればよい。
【００６１】
その後、図９Ａ（ｃ）に示すように、はんだシート４３上にナノＡｇペースト４４を塗布する。ナノＡｇペースト４４としては、ナノＡｇペースト１２及び１４と同様のものを用いればよい。
【００６２】
続いて、図９Ｂ（ｄ）に示すように、ナノＡｇペースト４２、はんだシート４３、及びナノＡｇペースト４４の積層体の周囲に樹脂材４９を設ける。樹脂材４９としては、例えば樹脂ペーストを用いることができる。
【００６３】
次いで、図９Ｂ（ｅ）に示すように、半導体素子１５をナノＡｇペースト４４及び樹脂材４９上にフェースアップで搭載する。
【００６４】
その後、少なくともナノＡｇペースト４２、はんだシート４３、及びナノＡｇペースト４４を加熱して、はんだシート４３を溶融させ、その後に冷却して溶融したはんだを凝固させる。この過程では、はんだシート４３が溶融する前に、ナノＡｇペースト４２及び４４に含まれるＡｇ粒子の焼結が生じて膜状の多孔質金属材が形成される。そして、はんだシート４３が溶融すると、溶融したはんだが多孔質金属材の空隙に流れ込む。その後の冷却に伴ってはんだが凝固すると、図９Ｂ（ｆ）に示すように、多孔質金属材と、空隙の少なくとも一部に充填されたはんだとを含む複合材４６が形成される。また、複合材４６の側面は樹脂材４９により覆われる。つまり、樹脂材４９が半導体素子１５の下面及びリードフレーム１１の上面に接した状態で残存する。
【００６５】
続いて、図９Ｂ（ｇ）に示すように、ダイボンディングにより、半導体素子１５の端子をリードフレーム１１のリードにボンディングワイヤ１７を用いて接続する。続いて、図９Ｂ（ｈ）に示すように、半導体素子１５、複合材４６、樹脂材４９、及びボンディングワイヤ１７をモールド樹脂１８により封止する。
【００６６】
その後は、封止樹脂された組立体を金型から外し、リードフレーム１１のアウターリードを切断して個々の半導体装置に分離する。このようにして、ＧａＮ系ＨＥＭＴ等の半導体素子１５を含むディスクリートパッケージが得られる。
【００６７】
（第５の実施形態）
次に、第５の実施形態について説明する。図１０は、第５の実施形態に係る半導体装置の構造を示す図である。
【００６８】
第５の実施形態では、図１０に示すように、半導体素子１５の外周部において、半導体素子１５とリードフレーム１１との間に樹脂材５９が介在し、その内側において、リードフレーム１１に半導体素子１５が複合材５６及びはんだ層５３ａを介して接合されている。つまり、半導体素子１５の中央部の少なくとも一部が複合材５６と接触し、半導体素子１５の中央部の少なくとも他の一部がはんだ層５３ａと接触し、半導体素子１５の外周部が樹脂材５９と接触している。例えば、半導体素子１５の中央部では、複合材５６の内側にはんだ層５３ａが位置している。複合材５６及びはんだ層５３ａは接合材の一例である。複合材５６には、複合材１６と同様に、多孔質金属材が含まれており、この多孔質金属材の空隙の少なくとも一部にはんだが充填されている。他の構成は第１の実施形態と同様である。
【００６９】
第５の実施形態によれば、第２の実施形態及び第４の実施形態の効果を得ることができる。即ち、第４の実施形態と比較して、応力が作用しにくい中央部分においてより高い接合強度を得ることができる。
【００７０】
次に、第５の実施形態に係る半導体装置を製造する方法について説明する。図１１Ａ〜図１１Ｂは、第５の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００７１】
先ず、図１１Ａ（ａ）に示すように、リードフレーム１１の半導体素子１５を搭載する予定の領域の中央部にはんだシート５３を配置する。はんだシート５３の材料としては、はんだシート１３と同様のものを用いればよい。
【００７２】
次いで、図１１Ａ（ｂ）に示すように、リードフレーム１１の半導体素子１５を搭載する予定の領域において、はんだシート５３の周囲にナノＡｇペースト５２を塗布する。ナノＡｇペースト５２としては、ナノＡｇペースト１２及び１４と同様のものを用いればよい。
【００７３】
その後、図１１Ａ（ｃ）に示すように、ナノＡｇペースト５２の周囲に樹脂材５９を設ける。樹脂材５９としては、例えば樹脂ペーストを用いることができる。
【００７４】
続いて、図１１Ｂ（ｄ）に示すように、半導体素子１５をはんだシート５３、ナノＡｇペースト５２、及び樹脂材５９上にフェースアップで搭載する。
【００７５】
次いで、少なくともナノＡｇペースト５２及びはんだシート５３を加熱して、はんだシート５３を溶融させ、その後に冷却して溶融したはんだを凝固させる。この過程では、はんだシート５３が溶融する前に、ナノＡｇペースト５２に含まれるＡｇ粒子の焼結が生じて膜状の多孔質金属材が形成される。そして、はんだシート５３が溶融すると、溶融したはんだの一部が多孔質金属材の空隙に流れ込み、残部は中央部に残る。その後の冷却に伴ってはんだが凝固すると、図１１Ｂ（ｅ）に示すように、複合材５６が形成され、その内側にはんだ層５３ａが形成される。また、複合材５６の側面は樹脂材５９により覆われる。つまり、樹脂材５９が半導体素子１５の下面及びリードフレーム１１の上面に接した状態で残存する。
【００７６】
その後、図１１Ｂ（ｆ）に示すように、ダイボンディングにより、半導体素子１５の端子をリードフレーム１１のリードにボンディングワイヤ１７を用いて接続する。続いて、図１１Ｂ（ｇ）に示すように、半導体素子１５、複合材５６、はんだ層５３ａ、樹脂材５９、及びボンディングワイヤ１７をモールド樹脂１８により封止する。
【００７７】
その後は、封止樹脂された組立体を金型から外し、リードフレーム１１のアウターリードを切断して個々の半導体装置に分離する。このようにして、ＧａＮ系ＨＥＭＴ等の半導体素子１５を含むディスクリートパッケージが得られる。
【００７８】
（第６の実施形態）
次に、第６の実施形態について説明する。図１２は、第６の実施形態に係る半導体装置の構造を示す図である。
【００７９】
第６の実施形態では、図１２に示すように、リードフレーム１１に半導体素子１５が複合材６６、及びはんだを含まない多孔質金属材６２ａを介して接合されている。つまり、半導体素子１５の少なくとも一部が複合材６６と接触し、半導体素子１５の少なくとも他の一部が多孔質金属材６２ａと接触している。例えば、半導体素子１５の外周部分が多孔質金属材６２ａと接触し、その内側の部分が複合材６６と接触している。複合材６６及び多孔質金属材６２ａは接合材の一例である。複合材６６には、複合材１６と同様に、多孔質金属材が含まれており、この多孔質金属材の空隙の少なくとも一部にはんだが充填されている。他の構成は第１の実施形態と同様である。
【００８０】
第６の実施形態によれば、比較的大きな応力が作用する外周部分において応力をより効果的に緩和することができる。
【００８１】
次に、第６の実施形態に係る半導体装置を製造する方法について説明する。図１３Ａ〜図１３Ｂは、第６の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００８２】
先ず、図１３Ａ（ａ）に示すように、リードフレーム１１の半導体素子１５を搭載する予定の領域の中央部にはんだシート６３を配置する。はんだシート６３の材料としては、はんだシート１３と同様のものを用いればよい。なお、はんだシート６３としては、第２の実施形態のはんだシート２３よりも小さいものを用いる。
【００８３】
次いで、図１３Ａ（ｂ）に示すように、リードフレーム１１の半導体素子１５を搭載する予定の領域において、はんだシート６３の周囲にナノＡｇペースト６２を塗布する。ナノＡｇペースト６２としては、ナノＡｇペースト１２及び１４と同様のものを用いればよい。なお、はんだシート６３がはんだシート２３より小さい分だけ、ナノＡｇペースト６２は、第２の実施形態のナノＡｇペースト２２よりも広く塗布する。
【００８４】
その後、図１３Ｂ（ｃ）に示すように、半導体素子１５をはんだシート６３及びナノＡｇペースト６２上にフェースアップで搭載する。
【００８５】
続いて、少なくともナノＡｇペースト６２及びはんだシート６３を加熱して、はんだシート６３を溶融させ、その後に冷却して溶融したはんだを凝固させる。この過程では、はんだシート６３が溶融する前に、ナノＡｇペースト６２に含まれるＡｇ粒子の焼結が生じて膜状の多孔質金属材が形成される。そして、はんだシート６３が溶融すると、溶融したはんだの一部が多孔質金属材の空隙に流れ込む。このとき、第６の実施形態では、はんだシート６３の量が少ないため、はんだの全体が多孔質金属材の空隙に流れ込む。その一方で、多孔質金属材の外周部では、はんだが流れ込んで来ない。その後の冷却に伴ってはんだが凝固すると、図１３Ｂ（ｄ）に示すように、外周部に多孔質金属材６２ａが形成され、その内側に複合材６６が形成される。
【００８６】
次いで、図１３Ｂ（ｅ）に示すように、ダイボンディングにより、半導体素子１５の端子をリードフレーム１１のリードにボンディングワイヤ１７を用いて接続する。続いて、図１３Ｂ（ｆ）に示すように、半導体素子１５、複合材６６、多孔質金属材６２ａ、及びボンディングワイヤ１７をモールド樹脂１８により封止する。
【００８７】
その後は、封止樹脂された組立体を金型から外し、リードフレーム１１のアウターリードを切断して個々の半導体装置に分離する。このようにして、ＧａＮ系ＨＥＭＴ等の半導体素子１５を含むディスクリートパッケージが得られる。
【００８８】
（第７の実施形態）
次に、第７の実施形態について説明する。図１４は、第７の実施形態に係る半導体装置の構造を示す図である。
【００８９】
第７の実施形態では、図６に示すように、半導体素子１５の外周部において、半導体素子１５とリードフレーム１１との間に樹脂材７９が介在し、その内側において、リードフレーム１１に半導体素子１５が複合材７６、及びはんだを含まない多孔質金属材７２ａを介して接合されている。つまり、半導体素子１５の中央部の少なくとも一部が複合材７６と接触し、半導体素子１５の中央部の少なくとも他の一部が多孔質金属材７２ａと接触し、半導体素子１５の外周部が樹脂材７９と接触している。例えば、半導体素子１５の中央部では、多孔質金属材７２ａの内側に複合材７６が位置している。複合材７６及び多孔質金属材７２ａは接合材の一例である。複合材７６には、複合材１６と同様に、多孔質金属材が含まれており、この多孔質金属材の空隙の少なくとも一部にはんだが充填されている。他の構成は第１の実施形態と同様である。
【００９０】
第７の実施形態によれば、第４の実施形態及び第６の実施形態の効果を得ることができる。即ち、第４の実施形態と比較して、比較的大きな応力が作用する外周部分において応力をより効果的に緩和することができる。
【００９１】
次に、第７の実施形態に係る半導体装置を製造する方法について説明する。図１５Ａ〜図１５Ｂは、第７の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００９２】
先ず、図１５Ａ（ａ）に示すように、リードフレーム１１の半導体素子１５を搭載する予定の領域の中央部にはんだシート７３を配置する。はんだシート７３の材料としては、はんだシート１３と同様のものを用いればよい。なお、はんだシート７３としては、第２の実施形態のはんだシート２３よりも小さいものを用いる。
【００９３】
次いで、図１５Ａ（ｂ）に示すように、リードフレーム１１の半導体素子１５を搭載する予定の領域において、はんだシート７３の周囲にナノＡｇペースト７２を塗布する。ナノＡｇペースト７２としては、ナノＡｇペースト１２及び１４と同様のものを用いればよい。なお、はんだシート７３がはんだシート２３より小さい分だけ、ナノＡｇペースト７２は、第２の実施形態のナノＡｇペースト２２よりも広く塗布する。
【００９４】
その後、図１５Ａ（ｃ）に示すように、ナノＡｇペースト７２の周囲に樹脂材７９を設ける。樹脂材７９としては、例えば樹脂ペーストを用いることができる。
【００９５】
続いて、図１５Ｂ（ｄ）に示すように、半導体素子１５をはんだシート７３、ナノＡｇペースト７２、及び樹脂材７９上にフェースアップで搭載する。
【００９６】
次いで、少なくともナノＡｇペースト７２及びはんだシート７３を加熱して、はんだシート７３を溶融させ、その後に冷却して溶融したはんだを凝固させる。この過程では、はんだシート７３が溶融する前に、ナノＡｇペースト７２に含まれるＡｇ粒子の焼結が生じて膜状の多孔質金属材が形成される。そして、はんだシート７３が溶融すると、溶融したはんだの一部が多孔質金属材の空隙に流れ込む。このとき、第７の実施形態では、はんだシート７３の量が少ないため、はんだの全体が多孔質金属材の空隙に流れ込む。その一方で、多孔質金属材の外周部では、はんだが流れ込んで来ない。その後の冷却に伴ってはんだが凝固すると、図１５Ｂ（ｅ）に示すように、外周部に多孔質金属材７２ａが形成され、その内側に複合材７６が形成される。また、多孔質金属材７２ａの側面は樹脂材７９により覆われる。つまり、樹脂材７９が半導体素子１５の下面及びリードフレーム１１の上面に接した状態で残存する。
【００９７】
次いで、図１５Ｂ（ｆ）に示すように、ダイボンディングにより、半導体素子１５の端子をリードフレーム１１のリードにボンディングワイヤ１７を用いて接続する。続いて、図１５Ｂ（ｇ）に示すように、半導体素子１５、複合材７６、多孔質金属材７２ａ、樹脂材７９、及びボンディングワイヤ１７をモールド樹脂１８により封止する。
【００９８】
その後は、封止樹脂された組立体を金型から外し、リードフレーム１１のアウターリードを切断して個々の半導体装置に分離する。このようにして、ＧａＮ系ＨＥＭＴ等の半導体素子１５を含むディスクリートパッケージが得られる。
【００９９】
なお、いずれの実施形態においても、はんだペーストとして、Ｓｎ−Ｂｉ系はんだ粒子及びＣｕ粒子を含有するものを用いることが好ましい。この場合、はんだペーストを溶融させる加熱の際に、Ｃｕ粒子の表面にＣｕ及びＳｎを含有する層が形成される。この層の融点は、Ｓｎ−Ｂｉ系はんだの融点（約２４０℃）よりも高いため、より高温での接合強度を十分に確保することができる。
【０１００】
半導体素子がＧａＮ系ＨＥＭＴである場合、これら実施形態に係る半導体装置は、例えばディスクリートパッケージの高出力増幅器として用いることができる。図１６に、ＧａＮ系ＨＥＭＴを含むディスクリートパッケージの例を示す。この例では、半導体素子としてＨＥＭＴチップ８１が用いられている。そして、ゲートリード１１ｇ、ドレインリード１１ｄ、及びソースリード１１ｓを含むリードフレームのランド上に接合材８２を介してＨＥＭＴチップ８１が接合されている。ＨＥＭＴチップ８１のゲート端子８１ｇはゲートリード１１ｇに、ドレイン端子８１ｄはドレインリード１１ｄに、ソース端子８１ｓはソースリード１１ｓに、それぞれ、ボンディングワイヤ１７を介して接続されている。そして、これらがモールド樹脂１８により封止されている。
【０１０１】
また、ＧａＮ系ＨＥＭＴは、例えば電源装置に用いることもできる。図１７（ａ）は、ＰＦＣ（power factor correction）回路を示す図であり、図１７（ｂ）は、図１７（ａ）に示すＰＦＣ回路を含むサーバ電源（電源装置）を示す図である。
【０１０２】
図１７（ａ）に示すように、ＰＦＣ回路９０には、交流電源（ＡＣ）が接続されるダイオードブリッジ９１に接続されたコンデンサ９２が設けられている。コンデンサ９２の一端子にはチョークコイル９３の一端子が接続され、チョークコイル９３の他端子には、スイッチ素子９４の一端子及びダイオード９６のアノードが接続されている。スイッチ素子９４は上記の実施形態における半導体素子（ＨＥＭＴ）に相当し、当該一端子はＨＥＭＴのドレイン電極に相当する。また、スイッチ素子９４の他端子はＨＥＭＴのソース電極に相当する。ダイオード９６のカソードにはコンデンサ９５の一端子が接続されている。コンデンサ９２の他端子、スイッチ素子９４の当該他端子、及びコンデンサ９５の他端子が接地される。そして、コンデンサ９５の両端子間から直流電源（ＤＣ）が取り出される。また、スイッチ素子９４（ＨＥＭＴ）のゲートリードにはゲートドライバが接続される。
【０１０３】
そして、図１７（ｂ）に示すように、ＰＦＣ回路９０は、サーバ電源１００等に組み込まれて用いられる。
【０１０４】
このようなサーバ電源１００と同様の、より高速動作が可能な電源装置を構築することも可能である。また、スイッチ素子９４と同様のスイッチ素子は、スイッチ電源又は電子機器に用いることができる。更に、これらの半導体装置を、サーバの電源回路等のフルブリッジ電源回路用の部品として用いることも可能である。
【０１０５】
本願発明者らが、第２の実施形態に沿ってＧａＮ系ＨＥＭＴを含むディスクリートパッケージの半導体装置を製造し、半導体素子の動作時のパッケージ全体の熱抵抗を測定したところ、０．５℃／Ｗ以下であった。また、−６５℃と＋１５０℃との間で３０００サイクルの温度サイクル試験を実施したところ、熱抵抗の変化率は＋５％以下であった。更に、各試験後に半導体素子とリードフレームとの接合部の断面ＳＥＭ解析を行ったところ、接合部にクラックや破断箇所は認められず、初期の接合状態を良好に維持していることが確認された。なお、この半導体装置の製造に際しては、はんだペーストとして、ＳｎＢｉはんだ粒子及びＣｕ粒子を含むものを用いた。
【０１０６】
本発明者らは、比較のために、ナノＡｇペーストを用いずにＳｎＢｉはんだペーストのみを用いて半導体素子をリードフレームに接合したことを除き、第２の実施形態に沿って、ＧａＮ系ＨＥＭＴを含むディスクリートパッケージの半導体装置を製造した。そして、上記と同様の試験を行った。この結果、熱抵抗は、０．７℃／Ｗと上記の結果の１．４倍以上であった。また、温度サイクル試験に伴う熱抵抗の変化率は、上記の結果の約１０倍であった。更に、接合部の断面ＳＥＭ解析を行ったところ、半導体素子の外周近傍の接合部にクラックが認められた。
【０１０７】
以下、本発明の諸態様を付記としてまとめて記載する。
【０１０８】
（付記１）
支持基材と、
接合材により前記支持基材に接合された半導体素子と、
を有し、
前記接合材は、
前記支持基材及び前記半導体素子と接触する多孔質金属材と、
前記多孔質金属材の空隙の少なくとも一部に充填されたはんだと、
を有することを特徴とする半導体装置。
【０１０９】
（付記２）
前記多孔質金属材の融点は、前記はんだの融点よりも高いことを特徴とする付記１に記載の半導体装置。
【０１１０】
（付記３）
前記多孔質金属材は、Ａｇ、Ａｕ、Ｎｉ、Ｃｕ、Ｐｔ、Ｐｄ、及びＳｎからなる群から選択された少なくとも１種を含有することを特徴とする付記１又は２に記載の半導体装置。
【０１１１】
（付記４）
前記はんだは、Ｓｎ、Ｎｉ、Ｃｕ、Ｚｎ、Ａｌ、Ｂｉ、Ａｇ、Ｉｎ、Ｓｂ、Ｇａ、Ａｕ、Ｓｉ、Ｇｅ、Ｃｏ、Ｗ、Ｔａ、Ｔｉ、Ｐｔ、Ｍｇ、Ｍｎ、Ｍｏ、Ｃｒ、及びＰからなる群から選択された少なくとも１種を含有することを特徴とする付記１乃至３のいずれか１項に記載の半導体装置。
【０１１２】
（付記５）
前記半導体素子の前記支持基材側の面に金属膜が形成されており、
前記多孔質金属材は前記金属膜に接触していることを特徴とする付記１乃至４のいずれか１項に記載の半導体装置。
【０１１３】
（付記６）
前記金属膜は、Ｎｉ、Ｃｕ、Ｚｎ、Ａｌ、Ａｇ、Ａｕ、Ｗ、Ｔｉ、Ｐｔ、及びＣｒからなる群から選択された少なくとも１種を含有することを特徴とする付記５に記載の半導体装置。
【０１１４】
（付記７）
前記接合材の周囲に設けられ、前記支持基材及び前記半導体素子と接触する樹脂材を有することを特徴とする付記１乃至６のいずれか１項に記載の半導体装置。
【０１１５】
（付記８）
前記半導体素子は、ＧａＮ系トランジスタであることを特徴とする付記１乃至７のいずれか１項に記載の半導体装置。
【０１１６】
（付記９）
平面視で、前記半導体素子の中央から外周に向かうほど、連続的又は段階的に前記はんだの割合が低くなっていることを特徴とする付記１乃至８のいずれか１項に記載の半導体装置。
【０１１７】
（付記１０）
前記はんだはＣｕ粒子を含有することを特徴とする付記１乃至９のいずれか１項に記載の半導体装置。
【０１１８】
（付記１１）
前記多孔質金属材の平面形状は環状であり、
前記接合材は、前記多孔質金属材の内側に位置するはんだ層を有することを特徴とする付記１乃至１０のいずれか１項に記載の半導体装置。
【０１１９】
（付記１２）
付記１乃至１１のいずれか１項に記載の半導体装置を有することを特徴とする高出力増幅器。
【０１２０】
（付記１３）
付記１乃至１１のいずれか１項に記載の半導体装置を有することを特徴とする電源装置。
【０１２１】
（付記１４）
支持基材上に、金属粒子を含むペースト及びはんだを配置する工程と、
前記金属粒子を含むペースト及びはんだ上に半導体素子を搭載する工程と、
加熱により、前記金属粒子を焼結させて前記支持基材及び前記半導体素子と接触する多孔質金属材を形成し、前記はんだを溶融させてその少なくとも一部を前記多孔質金属材の空隙に流れ込ませる工程と、
冷却により、前記はんだを凝固させる工程と、
を有することを特徴とする半導体装置の製造方法。
【０１２２】
（付記１５）
前記はんだの融点は、前記金属粒子が焼結する温度よりも高く、前記金属粒子の融点よりも低いことを特徴とする付記１４に記載の半導体装置の製造方法。
【０１２３】
（付記１６）
前記金属粒子は、Ａｇ、Ａｕ、Ｎｉ、Ｃｕ、Ｐｔ、Ｐｄ、及びＳｎからなる群から選択された少なくとも１種を含有することを特徴とする付記１４又は１５に記載の半導体装置の製造方法。
【０１２４】
（付記１７）
前記はんだは、Ｓｎ、Ｎｉ、Ｃｕ、Ｚｎ、Ａｌ、Ｂｉ、Ａｇ、Ｉｎ、Ｓｂ、Ｇａ、Ａｕ、Ｓｉ、Ｇｅ、Ｃｏ、Ｗ、Ｔａ、Ｔｉ、Ｐｔ、Ｍｇ、Ｍｎ、Ｍｏ、Ｃｒ、及びＰからなる群から選択された少なくとも１種を含有することを特徴とする付記１４乃至１６のいずれか１項に記載の半導体装置の製造方法。
【０１２５】
（付記１８）
前記半導体素子の前記支持基材側の面に金属膜が形成されており、
前記多孔質金属材は前記金属膜に接触していることを特徴とする付記１４乃至１７のいずれか１項に記載の半導体装置の製造方法。
【０１２６】
（付記１９）
前記多孔質金属材の周囲に、前記支持基材及び前記半導体素子と接触する樹脂材を形成する工程を有することを特徴とする付記１４乃至１８のいずれか１項に記載の半導体装置の製造方法。
【０１２７】
（付記２０）
前記半導体素子は、ＧａＮ系トランジスタであることを特徴とする付記１４乃至１９のいずれか１項に記載の半導体装置の製造方法。
【符号の説明】
【０１２８】
１１：リードフレーム
１２、１４、２２、３２、３４、４２、４４、５２、６２、７２：ナノＡｇペースト
１３、２３、３３、４３、５３、６３、７３：はんだシート
２３ａ、５３ａ：はんだ層
１５：半導体素子
１５ａ：金属膜
１６、２６、３６、４６、５６、６６、７６：複合材
１６ａ、６２ａ、７２ａ：多孔質金属材
１６ｂ：空隙
１６ｃ：はんだ
１７：ボンディングワイヤ
１８：モールド樹脂
４９、５９、７９：樹脂材
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、基板上方にＧａＮ層及びＡｌＧａＮ層を順次形成し、ＧａＮ層を電子走行層として用いる電子デバイス（化合物半導体装置）の開発が活発である。このような化合物半導体装置の一つとして、ＧａＮ系の高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）が挙げられる。ＧａＮ系ＨＥＭＴでは、ＡｌＧａＮとＧａＮとのヘテロ接合界面に発生する高濃度の２次元電子ガス（２ＤＥＧ）が利用されている。
【０００３】
ＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きい。つまり、ＧａＮは高い破壊電界強度を有する。また、ＧａＮは大きい飽和電子速度も有している。このため、ＧａＮは、高電圧動作、且つ高出力が可能な化合物半導体装置の材料として極めて有望である。そして、ＧａＮ系ＨＥＭＴは、高効率スイッチング素子、電気自動車等に用いられる高耐圧電力デバイスとして期待されている。
【０００４】
近年、このようなＧａＮ系ＨＥＭＴだけでなく、種々の半導体素子に関し、半導体素子を含んだ半導体装置の小型化及び薄型化が進められている。このような半導体装置では、リードフレーム上に、はんだ材又はナノＡｇペースト等のダイボンド材により半導体素子が接合されている。
【０００５】
しかしながら、はんだ材により半導体素子がリードフレームに接合された構造では、十分な放熱性を得ることが困難である。また、はんだ材による接合が強固であるため、半導体素子の動作時に接合部及びその近傍に生じる熱応力を十分に緩和することができない。このため、接合信頼性が良好であるとはいいがたい。また、熱応力に伴って半導体素子に多大な機械的ストレスが作用し、半導体素子が誤動作する可能性もある。例えば、トランジスタの閾値電圧が変動することがある。更に、半導体素子をリードフレームに搭載するためにはんだ材を溶融させると、この際に半導体素子の位置ずれが生じることもある。
【０００６】
一方、ナノＡｇペーストにより半導体素子がリードフレームに接合された構造では、はんだ材により接合された構造よりも応力緩和及び半導体素子の位置ずれの影響が小さい。また、高い放熱性を得ることもできる。しかし、十分な接合強度を確保することが困難である。
【０００７】
他にも種々の提案がされているが、従来、放熱性、応力緩和性、及び接合強度を両立することは困難である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００１−２３０３５１号公報
【特許文献２】特開２００７−２０１３１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、放熱性、応力緩和性、及び接合強度を両立することができる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
半導体装置の一態様には、支持基材と、接合材により前記支持基材に接合された半導体素子と、が含まれている。前記接合材には、前記支持基材及び前記半導体素子と接触する多孔質金属材と、前記多孔質金属材の空隙の少なくとも一部に充填されたはんだと、が含まれている。
【００１１】
半導体装置の製造方法の一態様では、支持基材上に、金属粒子を含むペースト及びはんだを配置し、前記金属粒子を含むペースト及びはんだ上に半導体素子を搭載する。加熱により、前記金属粒子を焼結させて前記支持基材及び前記半導体素子と接触する多孔質金属材を形成し、前記はんだを溶融させてその少なくとも一部を前記多孔質金属材の空隙に流れ込ませる。冷却により、前記はんだを凝固させる。
【発明の効果】
【００１２】
上記の半導体装置等によれば、多孔質金属材により良好な放熱性及び応力緩和性を得ることができ、はんだにより良好な接合強度を得ることができる。
【図面の簡単な説明】
【００１３】
【図１】第１の実施形態に係る半導体装置の構造を示す図である。
【図２Ａ】第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２Ｂ】図２Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図３】半導体素子の一態様を示す図である。
【図４】第２の実施形態に係る半導体装置の構造を示す図である。
【図５Ａ】第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図５Ｂ】図５Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図６】第３の実施形態に係る半導体装置の構造を示す図である。
【図７Ａ】第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図７Ｂ】図７Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図８】第４の実施形態に係る半導体装置の構造を示す図である。
【図９Ａ】第４の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図９Ｂ】図９Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図１０】第５の実施形態に係る半導体装置の構造を示す図である。
【図１１Ａ】第５の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１１Ｂ】図１１Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図１２】第６の実施形態に係る半導体装置の構造を示す図である。
【図１３Ａ】第６の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１３Ｂ】図１３Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図１４】第７の実施形態に係る半導体装置の構造を示す図である。
【図１５Ａ】第７の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１５Ｂ】図１５Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図１６】ＧａＮ系ＨＥＭＴを含むディスクリートパッケージを示す図である。
【図１７】電源装置を示す図である。
【発明を実施するための形態】
【００１４】
以下、実施形態について添付の図面を参照しながら具体的に説明する。
【００１５】
（第１の実施形態）
先ず、第１の実施形態について説明する。図１は、第１の実施形態に係る半導体装置の構造を示す図である。
【００１６】
第１の実施形態では、図１（ａ）に示すように、リードフレーム１１に半導体素子１５が複合材１６を介して接合されている。複合材１６は接合材の一例である。半導体素子１５には端子が設けられており、この端子はボンディングワイヤ１７を介して、リードフレーム１１のリードに接続されている。そして、半導体素子１５、複合材１６、及びボンディングワイヤ１７がモールド樹脂１８により封止されている。
【００１７】
第１の実施形態では、複合材１６に、図１（ｂ）に示すような膜状の多孔質金属材１６ａが含まれている。多孔質金属材１６ａの一方の主面は半導体素子１５に接触し、他方の主面はリードフレーム１１に接触している。そして、多孔質金属材１６ａの空隙１６ｂの少なくとも一部、例えば全体にはんだ１６ｃが充填されている。なお、図１（ｂ）では、空隙１６ｂが規則的に配列しているが、空隙１６ｂが規則的に配列している必要はない。
【００１８】
第１の実施形態では、半導体素子１５で発生した熱は、複合材１６に含まれる多孔質金属材１６ａを介してリードフレーム１１に十分に伝達され得る。また、発熱に伴って応力が発生したとしても、多孔質金属材１６ａにより当該応力が緩和される。更に、多孔質金属材１６ａの空隙１６ｂの少なくとも一部にはんだ１６ｃが充填されているため、リードフレーム１１と半導体素子１５との間の十分な接合強度を確保することも可能である。
【００１９】
そして、応力を十分に緩和することが可能であるため、半導体素子にＧａＮ系ＨＥＭＴ等のトランジスタが含まれていたとしても、その閾値電圧の変動を抑制することができる。また、例えば、高温放置、温度サイクル試験を行ったとしても、半導体素子１５へのダメージを著しく低減することができる。
【００２０】
次に、第１の実施形態に係る半導体装置を製造する方法について説明する。図２Ａ〜図２Ｂは、第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００２１】
先ず、図２Ａ（ａ）に示すように、リードフレーム１１の半導体素子１５を搭載する予定の領域にナノＡｇペースト１２を塗布する。ナノＡｇペースト１２は、例えば粒径が１μｍ以下のＡｇ粒子を含むペーストである。粒径が１００ｎｍ以下のＡｇ粒子を含むペーストを用いてもよく、粒径が１０ｎｍ以下のＡｇ粒子を含むペーストを用いてもよい。ナノＡｇペースト１２の塗布方法は特に限定されず、ディスペンス法、印刷法又は転写法等により塗布することができる。
【００２２】
次いで、図２Ａ（ｂ）に示すように、ナノＡｇペースト１２上にはんだシート１３を配置する。
【００２３】
その後、図２Ａ（ｃ）に示すように、はんだシート１３上にナノＡｇペースト１４を塗布する。ナノＡｇペースト１４も、例えば粒径が１μｍ以下のＡｇ粒子を含むペーストである。粒径が１００ｎｍ以下のＡｇ粒子を含むペーストを用いてもよく、粒径が１０ｎｍ以下のＡｇ粒子を含むペーストを用いてもよい。ナノＡｇペースト１４の塗布方法も特に限定されず、ディスペンス法、印刷法又は転写法等により塗布することができる。
【００２４】
なお、はんだシート１３としては、ナノＡｇペースト１２及び１４に含まれるＡｇ粒子の焼結が生じる温度よりも融点が高く、Ａｇ粒子の融点よりも融点が低いものを用いれば、特に限定されるものではない。例えば、ＳｎＡｇＣｕ系のはんだシートをもちいることができる。
【００２５】
続いて、図２Ａ（ｄ）に示すように、半導体素子１５をナノＡｇペースト１４上にフェースアップで搭載する。半導体素子１５の種類は特に限定されず、例えばＧａＮ系ＨＥＭＴ等を用いることができる。
【００２６】
次いで、少なくともナノＡｇペースト１２、はんだシート１３、及びナノＡｇペースト１４を加熱して、はんだシート１３を溶融させ、その後に冷却して溶融したはんだを凝固させる。はんだシート１３の融点が、ナノＡｇペースト１２及び１４に含まれるＡｇ粒子の焼結が生じる温度よりも高いため、この過程では、はんだシート１３が溶融する前に、ナノＡｇペースト１２及び１４に含まれるＡｇ粒子の焼結が生じて膜状の多孔質金属材１６ａが形成される。そして、はんだシート１３が溶融すると、溶融したはんだが多孔質金属材１６ａの空隙１６ｂに流れ込む。その後の冷却に伴ってはんだが凝固すると、図２Ｂ（ｅ）に示すように、多孔質金属材１６ａと、空隙１６ｂの少なくとも一部に充填されたはんだとを含む複合材１６が形成される。また、多孔質金属材１６ａの一方の主面は半導体素子１５と接触し、他方の主面はリードフレーム１１と接触する。なお、加熱方法は特に限定されず、加熱温度及び加熱時間も、はんだシート１３が溶融する温度及び時間であれば特に限定されない。例えば、コンベア式リフロー炉にて、２４０℃で１０分間の加熱を行えばよい。
【００２７】
その後、図２Ｂ（ｆ）に示すように、ダイボンディングにより、半導体素子１５の端子をリードフレーム１１のリードにボンディングワイヤ１７を用いて接続する。ボンディングワイヤ１７としては、例えばＡｌワイヤを用いる。半導体素子１５がＧａＮ系ＨＥＭＴである場合、例えば、半導体素子１５のゲート端子をリードフレーム１１のゲートリードに接続し、半導体素子１５のソース端子をリードフレーム１１のソースリードに接続し、半導体素子１５のドレイン端子をリードフレーム１１のドレインリードに接続する。
【００２８】
続いて、図２Ｂ（ｇ）に示すように、半導体素子１５、複合材１６、及びボンディングワイヤ１７をモールド樹脂１８により封止する。例えば、半導体素子１５、複合材１６、及びボンディングワイヤ１７を含む組立体を樹脂封止（モールド）装置の金型に設置し、熱硬化性の封止用樹脂によって封止する。
【００２９】
その後は、封止樹脂された組立体を金型から外し、リードフレーム１１のアウターリードを切断して個々の半導体装置に分離する。このようにして、ＧａＮ系ＨＥＭＴ等の半導体素子１５を含むディスクリートパッケージが得られる。
【００３０】
このような方法では、従来と比して高価な材料を用いる必要がないため、コストの上昇を抑えながら、放熱性、応力緩和性、及び接合強度を両立することが可能な半導体装置を得ることができる。
【００３１】
なお、多孔質金属材１６ａの材料は特に限定されない。例えば、Ａｇ、Ａｕ、Ｎｉ、Ｃｕ、Ｐｔ、Ｐｄ、及びＳｎからなる群から選択された少なくとも１種を含有する物質（金属単体、合金、又は混合物等）を用いることができる。以下の実施形態でも同様である。
【００３２】
また、はんだシート１３の材料も、多孔質金属材１６ａの材料の焼結が生じる温度よりも融点が高いものであれば特に限定されない。例えば、Ｓｎ、Ｎｉ、Ｃｕ、Ｚｎ、Ａｌ、Ｂｉ、Ａｇ、Ｉｎ、Ｓｂ、Ｇａ、Ａｕ、Ｓｉ、Ｇｅ、Ｃｏ、Ｗ、Ｔａ、Ｔｉ、Ｐｔ、Ｍｇ、Ｍｎ、Ｍｏ、Ｃｒ、及びＰからなる群から選択された少なくとも１種を含有する物質（金属単体、合金、又は混合物等）を用いることができる。以下の実施形態でも同様である。
【００３３】
また、半導体素子１５の裏面には、図３に示すように、金属膜１５ａが形成されていることが好ましい。金属膜１５ａにより、はんだシート１３のはんだの濡れ性が向上し、より確実な接合が可能となり、また、多孔質金属材１６ａとの間の熱伝導性が向上するからである。金属膜１５ａは、スパッタリング法、蒸着法、めっき法等により形成することができ、例えば、Ｔｉ膜、Ｐｔ膜、及びＡｕ膜をこの順で形成する。また、金属膜１５ａの材料も特に限定されず、例えば、Ｎｉ、Ｃｕ、Ｚｎ、Ａｌ、Ａｇ、Ａｕ、Ｗ、Ｔｉ、Ｐｔ、及びＣｒからなる群から選択された少なくとも１種を含有する物質（金属単体、合金、又は混合物等）を用いることができる。以下の実施形態でも同様である。
【００３４】
（第２の実施形態）
次に、第２の実施形態について説明する。図４は、第２の実施形態に係る半導体装置の構造を示す図である。
【００３５】
第２の実施形態では、図４に示すように、リードフレーム１１に半導体素子１５が複合材２６及びはんだ層２３ａを介して接合されている。複合材２６及びはんだ層２３ａは接合材の一例である。つまり、半導体素子１５の少なくとも一部が複合材２６と接触し、半導体素子１５の少なくとも他の一部がはんだ層２３ａと接触している。例えば、半導体素子１５の外周部分が複合材２６と接触し、その内側の部分がはんだ層２３ａと接触している。複合材２６には、複合材１６と同様に、多孔質金属材が含まれており、この多孔質金属材の空隙の少なくとも一部にはんだが充填されている。他の構成は第１の実施形態と同様である。
【００３６】
第２の実施形態によれば、第１の実施形態と比較してより高い接合強度を得ることができる。特に、半導体素子１５の外周部分が複合材２６と接触し、その内側の部分がはんだ層２３ａと接触している場合には、比較的大きな応力が作用する外周部分において応力を効果的に緩和しながら、応力が作用しにくい中央部分において高い接合強度を得ることができる。
【００３７】
次に、第２の実施形態に係る半導体装置を製造する方法について説明する。図５Ａ〜図５Ｂは、第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００３８】
先ず、図５Ａ（ａ）に示すように、リードフレーム１１の半導体素子１５を搭載する予定の領域の中央部にはんだシート２３を配置する。はんだシート２３の材料としては、はんだシート１３と同様のものを用いればよい。
【００３９】
次いで、図５Ａ（ｂ）に示すように、リードフレーム１１の半導体素子１５を搭載する予定の領域において、はんだシート２３の周囲にナノＡｇペースト２２を塗布する。ナノＡｇペースト２２としては、ナノＡｇペースト１２及び１４と同様のものを用いればよい。
【００４０】
その後、図５Ｂ（ｃ）に示すように、半導体素子１５をはんだシート２３及びナノＡｇペースト２２上にフェースアップで搭載する。
【００４１】
続いて、少なくともナノＡｇペースト２２及びはんだシート２３を加熱して、はんだシート２３を溶融させ、その後に冷却して溶融したはんだを凝固させる。この過程では、はんだシート２３が溶融する前に、ナノＡｇペースト２２に含まれるＡｇ粒子の焼結が生じて膜状の多孔質金属材が形成される。そして、はんだシート２３が溶融すると、溶融したはんだの一部が多孔質金属材の空隙に流れ込み、残部は中央部に残る。その後の冷却に伴ってはんだが凝固すると、図５Ｂ（ｄ）に示すように、複合材２６が形成され、その内側にはんだ層２３ａが形成される。
【００４２】
その後、図５Ｂ（ｅ）に示すように、ダイボンディングにより、半導体素子１５の端子をリードフレーム１１のリードにボンディングワイヤ１７を用いて接続する。続いて、図５Ｂ（ｆ）に示すように、半導体素子１５、複合材２６、はんだ層２３ａ、及びボンディングワイヤ１７をモールド樹脂１８により封止する。
【００４３】
その後は、封止樹脂された組立体を金型から外し、リードフレーム１１のアウターリードを切断して個々の半導体装置に分離する。このようにして、ＧａＮ系ＨＥＭＴ等の半導体素子１５を含むディスクリートパッケージが得られる。
【００４４】
（第３の実施形態）
次に、第３の実施形態について説明する。図６は、第３の実施形態に係る半導体装置の構造を示す図である。
【００４５】
第３の実施形態では、図６に示すように、リードフレーム１１に半導体素子１５が複合材３６を介して接合されている。複合材３６は接合材の一例である。複合材３６には、多孔質金属材が含まれており、この多孔質金属材の空隙の少なくとも一部にはんだが充填されている。ただし、複合材１６とは異なり、中央部から外周部にかけて、はんだの割合が減少し、多孔質金属材の割合が高くなっている。他の構成は第１の実施形態と同様である。
【００４６】
第３の実施形態によれば、比較的大きな応力が作用する外周部分において応力を効果的に緩和しながら、応力が作用しにくい中央部分において高い接合強度を得ることができる。
【００４７】
次に、第３の実施形態に係る半導体装置を製造する方法について説明する。図７Ａ〜図７Ｂは、第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００４８】
先ず、図７Ａ（ａ）に示すように、リードフレーム１１の半導体素子１５を搭載する予定の領域の外周部にナノＡｇペースト３２を塗布する。ナノＡｇペースト３２としては、ナノＡｇペースト１２及び１４と同様のものを用いればよい。
【００４９】
次いで、図７Ａ（ｂ）に示すように、環状のナノＡｇペースト３２上に、ナノＡｇペースト３２の内側の開口部分も覆うように、はんだシート３３を配置する。はんだシート３３としては、はんだシート１３と同様のものを用いればよい。
【００５０】
その後、図７Ａ（ｃ）に示すように、はんだシート３３の外周部にナノＡｇペースト３４を塗布する。ナノＡｇペースト３４としては、ナノＡｇペースト１２及び１４と同様のものを用いればよい。
【００５１】
続いて、図７Ｂ（ｄ）に示すように、半導体素子１５をナノＡｇペースト１４上にフェースアップで搭載する。
【００５２】
次いで、少なくともナノＡｇペースト３２、はんだシート３３、及びナノＡｇペースト３４を加熱して、はんだシート３３を溶融させ、その後に冷却して溶融したはんだを凝固させる。この過程では、はんだシート３３が溶融する前に、ナノＡｇペースト３２及び３４に含まれるＡｇ粒子の焼結が生じて膜状の多孔質金属材が形成される。そして、はんだシート３３が溶融すると、溶融したはんだが多孔質金属材の空隙に流れ込む。その後の冷却に伴ってはんだが凝固すると、図７Ｂ（ｅ）に示すように、はんだの割合が中央部から外周部にかけて減少する複合材３６が形成される。
【００５３】
その後、図７Ｂ（ｆ）に示すように、ダイボンディングにより、半導体素子１５の端子をリードフレーム１１のリードにボンディングワイヤ１７を用いて接続する。続いて、図７Ｂ（ｇ）に示すように、半導体素子１５、複合材３６、及びボンディングワイヤ１７をモールド樹脂１８により封止する。
【００５４】
その後は、封止樹脂された組立体を金型から外し、リードフレーム１１のアウターリードを切断して個々の半導体装置に分離する。このようにして、ＧａＮ系ＨＥＭＴ等の半導体素子１５を含むディスクリートパッケージが得られる。
【００５５】
（第４の実施形態）
次に、第４の実施形態について説明する。図８は、第４の実施形態に係る半導体装置の構造を示す図である。
【００５６】
第４の実施形態では、図８に示すように、半導体素子１５の外周部において、半導体素子１５とリードフレーム１１との間に樹脂材４９が介在し、その内側において、リードフレーム１１に半導体素子１５が複合材４６を介して接合されている。つまり、半導体素子１５の中央部が複合材２６と接触し、半導体素子１５の外周部が樹脂材４９と接触している。複合材４６は接合材の一例である。複合材４６には、複合材１６と同様に、多孔質金属材が含まれており、この多孔質金属材の空隙の少なくとも一部にはんだが充填されている。他の構成は第１の実施形態と同様である。
【００５７】
第４の実施形態によれば、比較的大きな応力が作用する外周部分において、樹脂材４９により応力をより効果的に緩和することができる。
【００５８】
次に、第４の実施形態に係る半導体装置を製造する方法について説明する。図９Ａ〜図９Ｂは、第４の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００５９】
先ず、図９Ａ（ａ）に示すように、リードフレーム１１の半導体素子１５を搭載する予定の領域の中央部にナノＡｇペースト４２を塗布する。ナノＡｇペースト４２としては、ナノＡｇペースト１２及び１４と同様のものを用いればよい。
【００６０】
次いで、図９Ａ（ｂ）に示すように、ナノＡｇペースト４２上にはんだシート４３を配置する。はんだシート４３としては、はんだシート１３と同様のものを用いればよい。
【００６１】
その後、図９Ａ（ｃ）に示すように、はんだシート４３上にナノＡｇペースト４４を塗布する。ナノＡｇペースト４４としては、ナノＡｇペースト１２及び１４と同様のものを用いればよい。
【００６２】
続いて、図９Ｂ（ｄ）に示すように、ナノＡｇペースト４２、はんだシート４３、及びナノＡｇペースト４４の積層体の周囲に樹脂材４９を設ける。樹脂材４９としては、例えば樹脂ペーストを用いることができる。
【００６３】
次いで、図９Ｂ（ｅ）に示すように、半導体素子１５をナノＡｇペースト４４及び樹脂材４９上にフェースアップで搭載する。
【００６４】
その後、少なくともナノＡｇペースト４２、はんだシート４３、及びナノＡｇペースト４４を加熱して、はんだシート４３を溶融させ、その後に冷却して溶融したはんだを凝固させる。この過程では、はんだシート４３が溶融する前に、ナノＡｇペースト４２及び４４に含まれるＡｇ粒子の焼結が生じて膜状の多孔質金属材が形成される。そして、はんだシート４３が溶融すると、溶融したはんだが多孔質金属材の空隙に流れ込む。その後の冷却に伴ってはんだが凝固すると、図９Ｂ（ｆ）に示すように、多孔質金属材と、空隙の少なくとも一部に充填されたはんだとを含む複合材４６が形成される。また、複合材４６の側面は樹脂材４９により覆われる。つまり、樹脂材４９が半導体素子１５の下面及びリードフレーム１１の上面に接した状態で残存する。
【００６５】
続いて、図９Ｂ（ｇ）に示すように、ダイボンディングにより、半導体素子１５の端子をリードフレーム１１のリードにボンディングワイヤ１７を用いて接続する。続いて、図９Ｂ（ｈ）に示すように、半導体素子１５、複合材４６、樹脂材４９、及びボンディングワイヤ１７をモールド樹脂１８により封止する。
【００６６】
その後は、封止樹脂された組立体を金型から外し、リードフレーム１１のアウターリードを切断して個々の半導体装置に分離する。このようにして、ＧａＮ系ＨＥＭＴ等の半導体素子１５を含むディスクリートパッケージが得られる。
【００６７】
（第５の実施形態）
次に、第５の実施形態について説明する。図１０は、第５の実施形態に係る半導体装置の構造を示す図である。
【００６８】
第５の実施形態では、図１０に示すように、半導体素子１５の外周部において、半導体素子１５とリードフレーム１１との間に樹脂材５９が介在し、その内側において、リードフレーム１１に半導体素子１５が複合材５６及びはんだ層５３ａを介して接合されている。つまり、半導体素子１５の中央部の少なくとも一部が複合材５６と接触し、半導体素子１５の中央部の少なくとも他の一部がはんだ層５３ａと接触し、半導体素子１５の外周部が樹脂材５９と接触している。例えば、半導体素子１５の中央部では、複合材５６の内側にはんだ層５３ａが位置している。複合材５６及びはんだ層５３ａは接合材の一例である。複合材５６には、複合材１６と同様に、多孔質金属材が含まれており、この多孔質金属材の空隙の少なくとも一部にはんだが充填されている。他の構成は第１の実施形態と同様である。
【００６９】
第５の実施形態によれば、第２の実施形態及び第４の実施形態の効果を得ることができる。即ち、第４の実施形態と比較して、応力が作用しにくい中央部分においてより高い接合強度を得ることができる。
【００７０】
次に、第５の実施形態に係る半導体装置を製造する方法について説明する。図１１Ａ〜図１１Ｂは、第５の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００７１】
先ず、図１１Ａ（ａ）に示すように、リードフレーム１１の半導体素子１５を搭載する予定の領域の中央部にはんだシート５３を配置する。はんだシート５３の材料としては、はんだシート１３と同様のものを用いればよい。
【００７２】
次いで、図１１Ａ（ｂ）に示すように、リードフレーム１１の半導体素子１５を搭載する予定の領域において、はんだシート５３の周囲にナノＡｇペースト５２を塗布する。ナノＡｇペースト５２としては、ナノＡｇペースト１２及び１４と同様のものを用いればよい。
【００７３】
その後、図１１Ａ（ｃ）に示すように、ナノＡｇペースト５２の周囲に樹脂材５９を設ける。樹脂材５９としては、例えば樹脂ペーストを用いることができる。
【００７４】
続いて、図１１Ｂ（ｄ）に示すように、半導体素子１５をはんだシート５３、ナノＡｇペースト５２、及び樹脂材５９上にフェースアップで搭載する。
【００７５】
次いで、少なくともナノＡｇペースト５２及びはんだシート５３を加熱して、はんだシート５３を溶融させ、その後に冷却して溶融したはんだを凝固させる。この過程では、はんだシート５３が溶融する前に、ナノＡｇペースト５２に含まれるＡｇ粒子の焼結が生じて膜状の多孔質金属材が形成される。そして、はんだシート５３が溶融すると、溶融したはんだの一部が多孔質金属材の空隙に流れ込み、残部は中央部に残る。その後の冷却に伴ってはんだが凝固すると、図１１Ｂ（ｅ）に示すように、複合材５６が形成され、その内側にはんだ層５３ａが形成される。また、複合材５６の側面は樹脂材５９により覆われる。つまり、樹脂材５９が半導体素子１５の下面及びリードフレーム１１の上面に接した状態で残存する。
【００７６】
その後、図１１Ｂ（ｆ）に示すように、ダイボンディングにより、半導体素子１５の端子をリードフレーム１１のリードにボンディングワイヤ１７を用いて接続する。続いて、図１１Ｂ（ｇ）に示すように、半導体素子１５、複合材５６、はんだ層５３ａ、樹脂材５９、及びボンディングワイヤ１７をモールド樹脂１８により封止する。
【００７７】
その後は、封止樹脂された組立体を金型から外し、リードフレーム１１のアウターリードを切断して個々の半導体装置に分離する。このようにして、ＧａＮ系ＨＥＭＴ等の半導体素子１５を含むディスクリートパッケージが得られる。
【００７８】
（第６の実施形態）
次に、第６の実施形態について説明する。図１２は、第６の実施形態に係る半導体装置の構造を示す図である。
【００７９】
第６の実施形態では、図１２に示すように、リードフレーム１１に半導体素子１５が複合材６６、及びはんだを含まない多孔質金属材６２ａを介して接合されている。つまり、半導体素子１５の少なくとも一部が複合材６６と接触し、半導体素子１５の少なくとも他の一部が多孔質金属材６２ａと接触している。例えば、半導体素子１５の外周部分が多孔質金属材６２ａと接触し、その内側の部分が複合材６６と接触している。複合材６６及び多孔質金属材６２ａは接合材の一例である。複合材６６には、複合材１６と同様に、多孔質金属材が含まれており、この多孔質金属材の空隙の少なくとも一部にはんだが充填されている。他の構成は第１の実施形態と同様である。
【００８０】
第６の実施形態によれば、比較的大きな応力が作用する外周部分において応力をより効果的に緩和することができる。
【００８１】
次に、第６の実施形態に係る半導体装置を製造する方法について説明する。図１３Ａ〜図１３Ｂは、第６の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００８２】
先ず、図１３Ａ（ａ）に示すように、リードフレーム１１の半導体素子１５を搭載する予定の領域の中央部にはんだシート６３を配置する。はんだシート６３の材料としては、はんだシート１３と同様のものを用いればよい。なお、はんだシート６３としては、第２の実施形態のはんだシート２３よりも小さいものを用いる。
【００８３】
次いで、図１３Ａ（ｂ）に示すように、リードフレーム１１の半導体素子１５を搭載する予定の領域において、はんだシート６３の周囲にナノＡｇペースト６２を塗布する。ナノＡｇペースト６２としては、ナノＡｇペースト１２及び１４と同様のものを用いればよい。なお、はんだシート６３がはんだシート２３より小さい分だけ、ナノＡｇペースト６２は、第２の実施形態のナノＡｇペースト２２よりも広く塗布する。
【００８４】
その後、図１３Ｂ（ｃ）に示すように、半導体素子１５をはんだシート６３及びナノＡｇペースト６２上にフェースアップで搭載する。
【００８５】
続いて、少なくともナノＡｇペースト６２及びはんだシート６３を加熱して、はんだシート６３を溶融させ、その後に冷却して溶融したはんだを凝固させる。この過程では、はんだシート６３が溶融する前に、ナノＡｇペースト６２に含まれるＡｇ粒子の焼結が生じて膜状の多孔質金属材が形成される。そして、はんだシート６３が溶融すると、溶融したはんだの一部が多孔質金属材の空隙に流れ込む。このとき、第６の実施形態では、はんだシート６３の量が少ないため、はんだの全体が多孔質金属材の空隙に流れ込む。その一方で、多孔質金属材の外周部では、はんだが流れ込んで来ない。その後の冷却に伴ってはんだが凝固すると、図１３Ｂ（ｄ）に示すように、外周部に多孔質金属材６２ａが形成され、その内側に複合材６６が形成される。
【００８６】
次いで、図１３Ｂ（ｅ）に示すように、ダイボンディングにより、半導体素子１５の端子をリードフレーム１１のリードにボンディングワイヤ１７を用いて接続する。続いて、図１３Ｂ（ｆ）に示すように、半導体素子１５、複合材６６、多孔質金属材６２ａ、及びボンディングワイヤ１７をモールド樹脂１８により封止する。
【００８７】
その後は、封止樹脂された組立体を金型から外し、リードフレーム１１のアウターリードを切断して個々の半導体装置に分離する。このようにして、ＧａＮ系ＨＥＭＴ等の半導体素子１５を含むディスクリートパッケージが得られる。
【００８８】
（第７の実施形態）
次に、第７の実施形態について説明する。図１４は、第７の実施形態に係る半導体装置の構造を示す図である。
【００８９】
第７の実施形態では、図６に示すように、半導体素子１５の外周部において、半導体素子１５とリードフレーム１１との間に樹脂材７９が介在し、その内側において、リードフレーム１１に半導体素子１５が複合材７６、及びはんだを含まない多孔質金属材７２ａを介して接合されている。つまり、半導体素子１５の中央部の少なくとも一部が複合材７６と接触し、半導体素子１５の中央部の少なくとも他の一部が多孔質金属材７２ａと接触し、半導体素子１５の外周部が樹脂材７９と接触している。例えば、半導体素子１５の中央部では、多孔質金属材７２ａの内側に複合材７６が位置している。複合材７６及び多孔質金属材７２ａは接合材の一例である。複合材７６には、複合材１６と同様に、多孔質金属材が含まれており、この多孔質金属材の空隙の少なくとも一部にはんだが充填されている。他の構成は第１の実施形態と同様である。
【００９０】
第７の実施形態によれば、第４の実施形態及び第６の実施形態の効果を得ることができる。即ち、第４の実施形態と比較して、比較的大きな応力が作用する外周部分において応力をより効果的に緩和することができる。
【００９１】
次に、第７の実施形態に係る半導体装置を製造する方法について説明する。図１５Ａ〜図１５Ｂは、第７の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００９２】
先ず、図１５Ａ（ａ）に示すように、リードフレーム１１の半導体素子１５を搭載する予定の領域の中央部にはんだシート７３を配置する。はんだシート７３の材料としては、はんだシート１３と同様のものを用いればよい。なお、はんだシート７３としては、第２の実施形態のはんだシート２３よりも小さいものを用いる。
【００９３】
次いで、図１５Ａ（ｂ）に示すように、リードフレーム１１の半導体素子１５を搭載する予定の領域において、はんだシート７３の周囲にナノＡｇペースト７２を塗布する。ナノＡｇペースト７２としては、ナノＡｇペースト１２及び１４と同様のものを用いればよい。なお、はんだシート７３がはんだシート２３より小さい分だけ、ナノＡｇペースト７２は、第２の実施形態のナノＡｇペースト２２よりも広く塗布する。
【００９４】
その後、図１５Ａ（ｃ）に示すように、ナノＡｇペースト７２の周囲に樹脂材７９を設ける。樹脂材７９としては、例えば樹脂ペーストを用いることができる。
【００９５】
続いて、図１５Ｂ（ｄ）に示すように、半導体素子１５をはんだシート７３、ナノＡｇペースト７２、及び樹脂材７９上にフェースアップで搭載する。
【００９６】
次いで、少なくともナノＡｇペースト７２及びはんだシート７３を加熱して、はんだシート７３を溶融させ、その後に冷却して溶融したはんだを凝固させる。この過程では、はんだシート７３が溶融する前に、ナノＡｇペースト７２に含まれるＡｇ粒子の焼結が生じて膜状の多孔質金属材が形成される。そして、はんだシート７３が溶融すると、溶融したはんだの一部が多孔質金属材の空隙に流れ込む。このとき、第７の実施形態では、はんだシート７３の量が少ないため、はんだの全体が多孔質金属材の空隙に流れ込む。その一方で、多孔質金属材の外周部では、はんだが流れ込んで来ない。その後の冷却に伴ってはんだが凝固すると、図１５Ｂ（ｅ）に示すように、外周部に多孔質金属材７２ａが形成され、その内側に複合材７６が形成される。また、多孔質金属材７２ａの側面は樹脂材７９により覆われる。つまり、樹脂材７９が半導体素子１５の下面及びリードフレーム１１の上面に接した状態で残存する。
【００９７】
次いで、図１５Ｂ（ｆ）に示すように、ダイボンディングにより、半導体素子１５の端子をリードフレーム１１のリードにボンディングワイヤ１７を用いて接続する。続いて、図１５Ｂ（ｇ）に示すように、半導体素子１５、複合材７６、多孔質金属材７２ａ、樹脂材７９、及びボンディングワイヤ１７をモールド樹脂１８により封止する。
【００９８】
その後は、封止樹脂された組立体を金型から外し、リードフレーム１１のアウターリードを切断して個々の半導体装置に分離する。このようにして、ＧａＮ系ＨＥＭＴ等の半導体素子１５を含むディスクリートパッケージが得られる。
【００９９】
なお、いずれの実施形態においても、はんだペーストとして、Ｓｎ−Ｂｉ系はんだ粒子及びＣｕ粒子を含有するものを用いることが好ましい。この場合、はんだペーストを溶融させる加熱の際に、Ｃｕ粒子の表面にＣｕ及びＳｎを含有する層が形成される。この層の融点は、Ｓｎ−Ｂｉ系はんだの融点（約２４０℃）よりも高いため、より高温での接合強度を十分に確保することができる。
【０１００】
半導体素子がＧａＮ系ＨＥＭＴである場合、これら実施形態に係る半導体装置は、例えばディスクリートパッケージの高出力増幅器として用いることができる。図１６に、ＧａＮ系ＨＥＭＴを含むディスクリートパッケージの例を示す。この例では、半導体素子としてＨＥＭＴチップ８１が用いられている。そして、ゲートリード１１ｇ、ドレインリード１１ｄ、及びソースリード１１ｓを含むリードフレームのランド上に接合材８２を介してＨＥＭＴチップ８１が接合されている。ＨＥＭＴチップ８１のゲート端子８１ｇはゲートリード１１ｇに、ドレイン端子８１ｄはドレインリード１１ｄに、ソース端子８１ｓはソースリード１１ｓに、それぞれ、ボンディングワイヤ１７を介して接続されている。そして、これらがモールド樹脂１８により封止されている。
【０１０１】
また、ＧａＮ系ＨＥＭＴは、例えば電源装置に用いることもできる。図１７（ａ）は、ＰＦＣ（power factor correction）回路を示す図であり、図１７（ｂ）は、図１７（ａ）に示すＰＦＣ回路を含むサーバ電源（電源装置）を示す図である。
【０１０２】
図１７（ａ）に示すように、ＰＦＣ回路９０には、交流電源（ＡＣ）が接続されるダイオードブリッジ９１に接続されたコンデンサ９２が設けられている。コンデンサ９２の一端子にはチョークコイル９３の一端子が接続され、チョークコイル９３の他端子には、スイッチ素子９４の一端子及びダイオード９６のアノードが接続されている。スイッチ素子９４は上記の実施形態における半導体素子（ＨＥＭＴ）に相当し、当該一端子はＨＥＭＴのドレイン電極に相当する。また、スイッチ素子９４の他端子はＨＥＭＴのソース電極に相当する。ダイオード９６のカソードにはコンデンサ９５の一端子が接続されている。コンデンサ９２の他端子、スイッチ素子９４の当該他端子、及びコンデンサ９５の他端子が接地される。そして、コンデンサ９５の両端子間から直流電源（ＤＣ）が取り出される。また、スイッチ素子９４（ＨＥＭＴ）のゲートリードにはゲートドライバが接続される。
【０１０３】
そして、図１７（ｂ）に示すように、ＰＦＣ回路９０は、サーバ電源１００等に組み込まれて用いられる。
【０１０４】
このようなサーバ電源１００と同様の、より高速動作が可能な電源装置を構築することも可能である。また、スイッチ素子９４と同様のスイッチ素子は、スイッチ電源又は電子機器に用いることができる。更に、これらの半導体装置を、サーバの電源回路等のフルブリッジ電源回路用の部品として用いることも可能である。
【０１０５】
本願発明者らが、第２の実施形態に沿ってＧａＮ系ＨＥＭＴを含むディスクリートパッケージの半導体装置を製造し、半導体素子の動作時のパッケージ全体の熱抵抗を測定したところ、０．５℃／Ｗ以下であった。また、−６５℃と＋１５０℃との間で３０００サイクルの温度サイクル試験を実施したところ、熱抵抗の変化率は＋５％以下であった。更に、各試験後に半導体素子とリードフレームとの接合部の断面ＳＥＭ解析を行ったところ、接合部にクラックや破断箇所は認められず、初期の接合状態を良好に維持していることが確認された。なお、この半導体装置の製造に際しては、はんだペーストとして、ＳｎＢｉはんだ粒子及びＣｕ粒子を含むものを用いた。
【０１０６】
本発明者らは、比較のために、ナノＡｇペーストを用いずにＳｎＢｉはんだペーストのみを用いて半導体素子をリードフレームに接合したことを除き、第２の実施形態に沿って、ＧａＮ系ＨＥＭＴを含むディスクリートパッケージの半導体装置を製造した。そして、上記と同様の試験を行った。この結果、熱抵抗は、０．７℃／Ｗと上記の結果の１．４倍以上であった。また、温度サイクル試験に伴う熱抵抗の変化率は、上記の結果の約１０倍であった。更に、接合部の断面ＳＥＭ解析を行ったところ、半導体素子の外周近傍の接合部にクラックが認められた。
【０１０７】
以下、本発明の諸態様を付記としてまとめて記載する。
【０１０８】
（付記１）
支持基材と、
接合材により前記支持基材に接合された半導体素子と、
を有し、
前記接合材は、
前記支持基材及び前記半導体素子と接触する多孔質金属材と、
前記多孔質金属材の空隙の少なくとも一部に充填されたはんだと、
を有することを特徴とする半導体装置。
【０１０９】
（付記２）
前記多孔質金属材の融点は、前記はんだの融点よりも高いことを特徴とする付記１に記載の半導体装置。
【０１１０】
（付記３）
前記多孔質金属材は、Ａｇ、Ａｕ、Ｎｉ、Ｃｕ、Ｐｔ、Ｐｄ、及びＳｎからなる群から選択された少なくとも１種を含有することを特徴とする付記１又は２に記載の半導体装置。
【０１１１】
（付記４）
前記はんだは、Ｓｎ、Ｎｉ、Ｃｕ、Ｚｎ、Ａｌ、Ｂｉ、Ａｇ、Ｉｎ、Ｓｂ、Ｇａ、Ａｕ、Ｓｉ、Ｇｅ、Ｃｏ、Ｗ、Ｔａ、Ｔｉ、Ｐｔ、Ｍｇ、Ｍｎ、Ｍｏ、Ｃｒ、及びＰからなる群から選択された少なくとも１種を含有することを特徴とする付記１乃至３のいずれか１項に記載の半導体装置。
【０１１２】
（付記５）
前記半導体素子の前記支持基材側の面に金属膜が形成されており、
前記多孔質金属材は前記金属膜に接触していることを特徴とする付記１乃至４のいずれか１項に記載の半導体装置。
【０１１３】
（付記６）
前記金属膜は、Ｎｉ、Ｃｕ、Ｚｎ、Ａｌ、Ａｇ、Ａｕ、Ｗ、Ｔｉ、Ｐｔ、及びＣｒからなる群から選択された少なくとも１種を含有することを特徴とする付記５に記載の半導体装置。
【０１１４】
（付記７）
前記接合材の周囲に設けられ、前記支持基材及び前記半導体素子と接触する樹脂材を有することを特徴とする付記１乃至６のいずれか１項に記載の半導体装置。
【０１１５】
（付記８）
前記半導体素子は、ＧａＮ系トランジスタであることを特徴とする付記１乃至７のいずれか１項に記載の半導体装置。
【０１１６】
（付記９）
平面視で、前記半導体素子の中央から外周に向かうほど、連続的又は段階的に前記はんだの割合が低くなっていることを特徴とする付記１乃至８のいずれか１項に記載の半導体装置。
【０１１７】
（付記１０）
前記はんだはＣｕ粒子を含有することを特徴とする付記１乃至９のいずれか１項に記載の半導体装置。
【０１１８】
（付記１１）
前記多孔質金属材の平面形状は環状であり、
前記接合材は、前記多孔質金属材の内側に位置するはんだ層を有することを特徴とする付記１乃至１０のいずれか１項に記載の半導体装置。
【０１１９】
（付記１２）
付記１乃至１１のいずれか１項に記載の半導体装置を有することを特徴とする高出力増幅器。
【０１２０】
（付記１３）
付記１乃至１１のいずれか１項に記載の半導体装置を有することを特徴とする電源装置。
【０１２１】
（付記１４）
支持基材上に、金属粒子を含むペースト及びはんだを配置する工程と、
前記金属粒子を含むペースト及びはんだ上に半導体素子を搭載する工程と、
加熱により、前記金属粒子を焼結させて前記支持基材及び前記半導体素子と接触する多孔質金属材を形成し、前記はんだを溶融させてその少なくとも一部を前記多孔質金属材の空隙に流れ込ませる工程と、
冷却により、前記はんだを凝固させる工程と、
を有することを特徴とする半導体装置の製造方法。
【０１２２】
（付記１５）
前記はんだの融点は、前記金属粒子が焼結する温度よりも高く、前記金属粒子の融点よりも低いことを特徴とする付記１４に記載の半導体装置の製造方法。
【０１２３】
（付記１６）
前記金属粒子は、Ａｇ、Ａｕ、Ｎｉ、Ｃｕ、Ｐｔ、Ｐｄ、及びＳｎからなる群から選択された少なくとも１種を含有することを特徴とする付記１４又は１５に記載の半導体装置の製造方法。
【０１２４】
（付記１７）
前記はんだは、Ｓｎ、Ｎｉ、Ｃｕ、Ｚｎ、Ａｌ、Ｂｉ、Ａｇ、Ｉｎ、Ｓｂ、Ｇａ、Ａｕ、Ｓｉ、Ｇｅ、Ｃｏ、Ｗ、Ｔａ、Ｔｉ、Ｐｔ、Ｍｇ、Ｍｎ、Ｍｏ、Ｃｒ、及びＰからなる群から選択された少なくとも１種を含有することを特徴とする付記１４乃至１６のいずれか１項に記載の半導体装置の製造方法。
【０１２５】
（付記１８）
前記半導体素子の前記支持基材側の面に金属膜が形成されており、
前記多孔質金属材は前記金属膜に接触していることを特徴とする付記１４乃至１７のいずれか１項に記載の半導体装置の製造方法。
【０１２６】
（付記１９）
前記多孔質金属材の周囲に、前記支持基材及び前記半導体素子と接触する樹脂材を形成する工程を有することを特徴とする付記１４乃至１８のいずれか１項に記載の半導体装置の製造方法。
【０１２７】
（付記２０）
前記半導体素子は、ＧａＮ系トランジスタであることを特徴とする付記１４乃至１９のいずれか１項に記載の半導体装置の製造方法。
【符号の説明】
【０１２８】
１１：リードフレーム
１２、１４、２２、３２、３４、４２、４４、５２、６２、７２：ナノＡｇペースト
１３、２３、３３、４３、５３、６３、７３：はんだシート
２３ａ、５３ａ：はんだ層
１５：半導体素子
１５ａ：金属膜
１６、２６、３６、４６、５６、６６、７６：複合材
１６ａ、６２ａ、７２ａ：多孔質金属材
１６ｂ：空隙
１６ｃ：はんだ
１７：ボンディングワイヤ
１８：モールド樹脂
４９、５９、７９：樹脂材
【特許請求の範囲】
【請求項１】
支持基材と、
接合材により前記支持基材に接合された半導体素子と、
を有し、
前記接合材は、
前記支持基材及び前記半導体素子と接触する多孔質金属材と、
前記多孔質金属材の空隙の少なくとも一部に充填されたはんだと、
を有することを特徴とする半導体装置。
【請求項２】
前記多孔質金属材の融点は、前記はんだの融点よりも高いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記多孔質金属材は、Ａｇ、Ａｕ、Ｎｉ、Ｃｕ、Ｐｔ、Ｐｄ、及びＳｎからなる群から選択された少なくとも１種を含有することを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記はんだは、Ｓｎ、Ｎｉ、Ｃｕ、Ｚｎ、Ａｌ、Ｂｉ、Ａｇ、Ｉｎ、Ｓｂ、Ｇａ、Ａｕ、Ｓｉ、Ｇｅ、Ｃｏ、Ｗ、Ｔａ、Ｔｉ、Ｐｔ、Ｍｇ、Ｍｎ、Ｍｏ、Ｃｒ、及びＰからなる群から選択された少なくとも１種を含有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記半導体素子の前記支持基材側の面に金属膜が形成されており、
前記多孔質金属材は前記金属膜に接触していることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項６】
前記接合材の周囲に設けられ、前記支持基材及び前記半導体素子と接触する樹脂材を有することを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項７】
前記半導体素子は、ＧａＮ系トランジスタであることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
【請求項８】
請求項１乃至７のいずれか１項に記載の半導体装置を有することを特徴とする高出力増幅器。
【請求項９】
請求項１乃至７のいずれか１項に記載の半導体装置を有することを特徴とする電源装置。
【請求項１０】
支持基材上に、金属粒子を含むペースト及びはんだを配置する工程と、
前記金属粒子を含むペースト及びはんだ上に半導体素子を搭載する工程と、
加熱により、前記金属粒子を焼結させて前記支持基材及び前記半導体素子と接触する多孔質金属材を形成し、前記はんだを溶融させてその少なくとも一部を前記多孔質金属材の空隙に流れ込ませる工程と、
冷却により、前記はんだを凝固させる工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１】
支持基材と、
接合材により前記支持基材に接合された半導体素子と、
を有し、
前記接合材は、
前記支持基材及び前記半導体素子と接触する多孔質金属材と、
前記多孔質金属材の空隙の少なくとも一部に充填されたはんだと、
を有することを特徴とする半導体装置。
【請求項２】
前記多孔質金属材の融点は、前記はんだの融点よりも高いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記多孔質金属材は、Ａｇ、Ａｕ、Ｎｉ、Ｃｕ、Ｐｔ、Ｐｄ、及びＳｎからなる群から選択された少なくとも１種を含有することを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記はんだは、Ｓｎ、Ｎｉ、Ｃｕ、Ｚｎ、Ａｌ、Ｂｉ、Ａｇ、Ｉｎ、Ｓｂ、Ｇａ、Ａｕ、Ｓｉ、Ｇｅ、Ｃｏ、Ｗ、Ｔａ、Ｔｉ、Ｐｔ、Ｍｇ、Ｍｎ、Ｍｏ、Ｃｒ、及びＰからなる群から選択された少なくとも１種を含有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記半導体素子の前記支持基材側の面に金属膜が形成されており、
前記多孔質金属材は前記金属膜に接触していることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項６】
前記接合材の周囲に設けられ、前記支持基材及び前記半導体素子と接触する樹脂材を有することを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項７】
前記半導体素子は、ＧａＮ系トランジスタであることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
【請求項８】
請求項１乃至７のいずれか１項に記載の半導体装置を有することを特徴とする高出力増幅器。
【請求項９】
請求項１乃至７のいずれか１項に記載の半導体装置を有することを特徴とする電源装置。
【請求項１０】
支持基材上に、金属粒子を含むペースト及びはんだを配置する工程と、
前記金属粒子を含むペースト及びはんだ上に半導体素子を搭載する工程と、
加熱により、前記金属粒子を焼結させて前記支持基材及び前記半導体素子と接触する多孔質金属材を形成し、前記はんだを溶融させてその少なくとも一部を前記多孔質金属材の空隙に流れ込ませる工程と、
冷却により、前記はんだを凝固させる工程と、
を有することを特徴とする半導体装置の製造方法。
【図１】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図６】
【図７Ａ】
【図７Ｂ】
【図８】
【図９Ａ】
【図９Ｂ】
【図１０】
【図１１Ａ】
【図１１Ｂ】
【図１２】
【図１３Ａ】
【図１３Ｂ】
【図１４】
【図１５Ａ】
【図１５Ｂ】
【図１６】
【図１７】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図６】
【図７Ａ】
【図７Ｂ】
【図８】
【図９Ａ】
【図９Ｂ】
【図１０】
【図１１Ａ】
【図１１Ｂ】
【図１２】
【図１３Ａ】
【図１３Ｂ】
【図１４】
【図１５Ａ】
【図１５Ｂ】
【図１６】
【図１７】
【公開番号】特開２０１２−１７４９２７（Ｐ２０１２−１７４９２７Ａ）
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願番号】特願２０１１−３６２７３（Ｐ２０１１−３６２７３）
【出願日】平成２３年２月２２日（２０１１．２．２２）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願日】平成２３年２月２２日（２０１１．２．２２）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]