半導体集積回路およびその動作方法
【課題】車載用ミリ波レーダ装置に搭載されA/D変換器とMPUを内蔵する半導体集積回路で、内蔵A/D変換器のチップ占有面積を削減して、内蔵A/D変換器の分解能を改善する。
【解決手段】半導体集積回路で、レーダ装置の複数の受信信号は、単一のデジタル補正型A/D変換器によってA/D変換される。単一のA/D変換器のデジタル補正型A/D変換器は、受信インターフェース1のマルチプレクサから出力される複数の受信信号を順次にA/D変換するフォアグラウンドデジタル補正型A/D変換器2、3、4、5である。単一のA/D変換器は、従属接続された複数の変換器MDAC1…Nを有するパイプライン型A/D変換器2を含む。半導体集積回路は、デジタル補正のための補正用信号生成部3とデジタル補正用D/A変換器4とデジタル補正部5を具備する。
【解決手段】半導体集積回路で、レーダ装置の複数の受信信号は、単一のデジタル補正型A/D変換器によってA/D変換される。単一のA/D変換器のデジタル補正型A/D変換器は、受信インターフェース1のマルチプレクサから出力される複数の受信信号を順次にA/D変換するフォアグラウンドデジタル補正型A/D変換器2、3、4、5である。単一のA/D変換器は、従属接続された複数の変換器MDAC1…Nを有するパイプライン型A/D変換器2を含む。半導体集積回路は、デジタル補正のための補正用信号生成部3とデジタル補正用D/A変換器4とデジタル補正部5を具備する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、車載用ミリ波レーダ装置に搭載可能であって、マイクロプロセッサユニット(MPU)とA/D変換器とを内蔵する半導体集積回路およびその動作方法に関し、特に内蔵A/D変換器のチップ占有面積を削減して、内蔵A/D変換器の分解能を改善するのに有効な技術に関するものである。
【背景技術】
【0002】
近年、車載用ミリ波レーダは,各自動車機器メーカから車間制御付クルーズ(ACC:Adaptive Cruise Control)システムのキーパーツとして注目されている。車載用ミリ波レーダの周波数は、76GHzが使用される。
【0003】
下記特許文献1には、電磁波としてのミリ波の送信信号を送信アンテナから放射する送信部と、目標の対象物からの反射電波としての受信信号を受信する複数の受信用アレーアンテナを含む受信部と、この受信部の受信信号から対象物の距離、相対速度、方位情報を算出する物標検出部とを具備した車載用レーダ装置が記載されている。受信部では、複数の受信用アレーアンテナの複数の受信信号は複数のRFアンプによってそれぞれ増幅された後に、複数の受信ミキサで複数のビート信号にダウンコンバートされる。受信部では、更に複数のビート信号は、複数のローパスフィルタを介して複数のA/D変換器の複数のアナログ入力端子に供給され、複数のA/D変換器の複数のデジタル出力はバッファ部に蓄積され、物標検出部に出力される。
【0004】
下記特許文献2には、参照発振器と波形制御器とガン送信器等とを含んだ送信機と、複数の受信アンテナと複数の受信ミキサと複数のローパスフィルタとマルチプレクサとを含んだRFセンサとを具備するミリ波レーダシステムが記載されている。RFセンサのマルチプレクサの多入力端子は複数のローパスフィルタを介して複数の受信ミキサの複数の出力端子に接続され、マルチプレクサの複数の選択制御端子はビーム選択器によって制御され、複数の受信アンテナによって受信されたレーダ信号から生成されるビデオ信号がマルチプレクサの単一出力端子から順次に出力される。マルチプレクサの出力信号は、増幅器とビデオブランキング回路と単一のA/D変換器とレンジ/ドップラープロセッサとを含んだレーダシグナルプロセッサに供給される。レンジ/ドップラープロセッサの出力信号は、出力信号が表示装置に供給される検出/トラッキングプロセッサに供給される。
【0005】
一方、車載用ミリ波レーダとは、直接関係しないが、下記特許文献3と下記特許文献4には、高分解能を可能とするデジタル補正型A/D変換器が記載されている。
【0006】
下記特許文献3に記載されたA/D変換器は、バックグラウンドデジタル補正型A/D変換器と呼ばれ、高速A/D変換動作を低精度で実行するメインA/D変換ユニットと、低速で高分解能のA/D変換を実行する参照用A/D変換ユニットと、メインA/D変換ユニットのデジタル信号と参照用A/D変換ユニットのデジタル信号とから最終デジタル出力信号を生成するデジタル補正部とを具備する。
【0007】
下記特許文献4に記載されたA/D変換器は、フォアグラウンドデジタル補正型A/D変換器と呼ばれ、メインA/D変換ユニットと、参照用D/A変換器と、スイッチと、フォアグラウンドキャリブレーション部と、デジタル出力生成部とを具備する。キャリブレーション動作期間に、参照用D/A変換器によりキャリブレーションデジタル信号はキャリブレーションアナログ信号に変換され、スイッチを介してキャリブレーションアナログ信号がメインA/D変換ユニットの入力に供給される。メインA/D変換ユニットのデジタル信号はフォアグラウンドキャリブレーション部とデジタル出力生成部に供給され、キャリブレーションデジタル信号とデジタル出力生成部の最終デジタル出力信号とはフォアグラウンドキャリブレーション部に供給され、フォアグラウンドキャリブレーション部の出力はデジタル出力生成部に供給される。その結果、フォアグラウンドキャリブレーション部に供給されるキャリブレーションデジタル信号とデジタル出力生成部の最終デジタル出力信号とが一致するように、フォアグラウンドキャリブレーション部の出力によってデジタル出力生成部が制御される。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2008−241702号 公報
【特許文献2】米国特許 第5,486,832号 明細書
【特許文献3】特開2009−130444号 公報
【特許文献4】特開2009−159415号 公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
本発明者等は本発明に先立ち、自動車に搭載される車載用ミリ波レーダ装置に搭載されるシステムLSI半導体集積回路の研究・開発に従事した。特に、このシステムLSIには、デジタル演算のためのマイクロプロセッサユニット(MPU)を内蔵するだけでなく、車載用ミリ波レーダ装置に搭載される複数の受信アンテナに接続された複数の受信ミキサから生成される受信出力信号が供給されるA/D変換器を内蔵することが要求された。更に、このシステムLSIを搭載する車載用ミリ波レーダ装置は、高精度で対象物の距離、相対速度、方位情報を算出することが要求されるので、A/D変換器には高分解能が要求された。
【0010】
本発明者等は本発明に先立って、車載用ミリ波レーダ装置に搭載されるシステムLSIの内蔵A/D変換器に関して、検討を行った。
【0011】
本発明に先立って本発明者等によって検討されたシステムLSIの内蔵A/D変換器は、上記特許文献1に記載のように複数の受信ミキサから生成される複数の受信出力信号を複数のA/D変換器によってA/D変換する方式である。この方式では、複数の受信出力信号が複数のA/D変換器によって並列にA/D変換されるので、複数のA/D変換器の各A/D変換器は低速動作が許容される。従って、車載用ミリ波レーダ装置の高精度化のために、この並列動作の複数のA/D変換器として、上記特許文献3に記載された高分解能のバックグラウンドデジタル補正型A/D変換器の採用が検討された。しかしながら、バックグラウンドデジタル補正型A/D変換器で低速・高分解能のA/D変換を実行する参照用A/D変換ユニットの半導体チップ占有面積が比較的大きいので、内蔵A/D変換器の全体の半導体チップ占有面積が極めて大きくなると言う問題が本発明に先立った本発明者等による検討によって明らかとされた。更に複数のA/D変換器が並列動作するので、内蔵A/D変換器の消費電力が大きいと言う問題が本発明に先立った本発明者等による検討によって明らかとされた。
【0012】
本発明は、以上のような本発明に先立った本発明者等による検討の結果、なされたものである。
【0013】
従って、本発明の目的とするところは、車載用ミリ波レーダ装置に搭載されマイクロプロセッサユニット(MPU)とA/D変換器とを内蔵する半導体集積回路において、内蔵A/D変換器のチップ占有面積を削減して、更に内蔵A/D変換器の分解能を改善することにある。
【0014】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0015】
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
【0016】
すなわち、本発明の代表的な実施の形態による半導体集積回路では、ミリ波レーダ装置に搭載される複数の受信ミキサから生成される複数の受信出力信号は、単一のA/D変換器によってA/D変換される。更に、この単一のA/D変換器は、デジタル補正型A/D変換器によって構成される。
【0017】
従って、本発明の代表的な実施の形態による方式によれば、内蔵A/D変換器のチップ占有面積が削減され、更に内蔵A/D変換器の分解能を改善することが可能となる。
【0018】
更に、本発明の好適な実施の形態によれば、ミリ波レーダ装置の複数の受信ミキサから生成される複数の受信出力信号を順次にA/D変換するのに必要な高速性能を有する単一のA/D変換器として、バックグラウンドデジタル補正型A/D変換器と比較してデジタル補正処理が短時間のフォアグラウンドデジタル補正型A/D変換器が使用される。またフォアグラウンドデジタル補正型A/D変換器の参照用D/A変換器は、バックグラウンドデジタル補正型A/D変換器の低速で高分解能の参照用A/D変換器と比較して、チップ占有面積が小さくなる。その結果、本発明の好適な実施の形態によれば、単一の内蔵A/D変換器のチップ占有面積を削減して、内蔵A/D変換器の分解能を改善することが可能となる。
【発明の効果】
【0019】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【0020】
すなわち、本発明によれば、車載用ミリ波レーダ装置に搭載されマイクロプロセッサユニット(MPU)とA/D変換器とを内蔵する半導体集積回路において、内蔵A/D変換器のチップ占有面積を削減して、内蔵A/D変換器の分解能を改善することができる。
【図面の簡単な説明】
【0021】
【図1】図1は、マイクロプロセッサユニットとA/D変換器とを内蔵するシステムLSIとしての半導体集積回路100が搭載される本発明の実施の形態1による車載用ミリ波レーダ装置の構成を示す図である。
【図2】図2は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態2によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【図3】図3は、図2に示した本発明の実施の形態2によるシステムLSIとしての半導体集積回路100の受信インターフェース1の具体的な構成を示す図である。
【図4】図4は、図2に示した本発明の実施の形態2によるシステムLSIとしての半導体集積回路100の受信インターフェース1の具体的な他の構成を示す図である。
【図5】図5は、図3に示した受信インターフェース1に含まれたマルチプレクサの複数のスイッチSW1、SW2…SWMに関して、サンプルホールド動作させるための2相クロック信号φ1、φ2と多相制御信号Φ1_1、Φ1_2…の波形を示す図である。
【図6】図6は、図3に示した受信インターフェース1に含まれたマルチプレクサの最終スイッチSWCALに関して、サンプルホールド動作させるための2相クロック信号φ1、φ2と制御信号Φ1_CALの波形を示す図である。
【図7】図7は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態3によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【図8】図8は、図7に示した本発明の実施の形態3による半導体集積回路100の受信インターフェース1にてサンプルホールド容量CとサンプルホールドスイッチSWの省略を可能とする単一のA/D変換器2としてのパイプライン型A/D変換器の構成を示す図である。
【図9】図9は、図7に示した本発明の実施の形態3による半導体集積回路100の受信インターフェース1にてサンプルホールド容量CとサンプルホールドスイッチSWの省略を可能とする単一のA/D変換器2としてのパイプライン型A/D変換器の他の構成を示す図である。
【図10】図10は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態4によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【図11】図11は、図10に示した本発明の実施の形態4によるシステムLSIとしての半導体集積回路100の受信インターフェース1の同時サンプリングの動作を説明する図である。
【図12】図12は、図10に示した本発明の実施の形態4によるシステムLSIとしての半導体集積回路100の受信インターフェース1のフォアグランドキャリブレーション動作を説明する図である。
【図13】図13は、図10に示す本発明の実施の形態4による半導体集積回路100の受信インターフェース1と単一のA/D変換器2を構成する従属接続された複数の乗算型D/A変換器の初段の乗算型D/A変換器MDAC1の具体的な構成を示す図である。
【図14】図14は、図10と図13とに示した本発明の実施の形態4による半導体集積回路100のフォアグランドキャリブレーション動作に使用される使用されるデジタル補正部5の構成を示す図である。
【図15】図15は、図10に示す本発明の実施の形態4による半導体集積回路100の受信インターフェース1の複数のサンプルホールド容量C1、C2…CMが複数の受信アンテナの受信信号を同時にサンプリング可能であることと、単一のA/D変換器2が複数のサンプルホールド容量C1、C2…CMのアナログ電圧を順次にA/D変換する様子を示す図である。
【図16】図16は、図10に示した本発明の実施の形態4による半導体集積回路100のフォアグランドキャリブレーション動作期間に受信インターフェース1の複数のサンプルホールド容量C1、C2…CMにデジタル補正用D/A変換器4から生成される校正用アナログ信号INCALが順次に供給される様子を示す図である。
【図17】図17は、図2に示した本発明の実施の形態2または図7に示した本発明の実施の形態3または図10に示した本発明の実施の形態4によるシステムLSIとしての半導体集積回路100に使用されるデジタル補正用D/A変換器4としてのΣΔ型D/A変換器の構成を示す図である。
【図18】図18は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態6によるシステムインパッケージの構成を示す図である。
【図19】図19は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態7によるシステムインパッケージの構成を示す図である。
【図20】図20は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態8によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【図21】図21は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態9によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【図22】図22は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態10によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【図23】図23は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態11によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【図24】図24は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態12によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【図25】図25は、図24に示した半導体集積回路100において、受信インターフェース1の内部のデジタル補正用D/A変換器4を使用してフォアグラウンドキャリブレーション動作を実行するためのキャリブレーションタイミング信号φCALと2相クロック信号φ1、φ2の波形を示す図である。
【図26】図26は、図24に示した半導体集積回路100において、受信インターフェース1内部のマトリックス・スイッチMatrix_SWを使用して、複数の入力端子IN1、IN2…INMのいずれかの受信アナログ信号を単一のA/D変換器2によってA/D変換する通常動作状態を実行するための2相クロック信号φ1、φ2の波形を示す図である。
【図27】図27は、上述の図2の本発明の実施の形態2または図7の本発明の実施の形態3または図10の本発明の実施の形態4または図18の本発明の実施の形態6または図19の本発明の実施の形態7または図20の本発明の実施の形態8または図21の本発明の実施の形態9または図22の本発明の実施の形態10または図23の本発明の実施の形態11によるシステムLSIまたはシステムインパッケージの校正動作状態と通常動作状態とを示す図である。
【図28】図28は、上述の図2の本発明の実施の形態2または図7の本発明の実施の形態3または図10の本発明の実施の形態4または図18の本発明の実施の形態6または図19の本発明の実施の形態7または図20の本発明の実施の形態8または図21の本発明の実施の形態9または図22の本発明の実施の形態10または図23の本発明の実施の形態11によるシステムLSIまたはシステムインパッケージの校正動作状態と通常動作状態とを示す図である。
【図29】図29は、図10の本発明の実施の形態4または図20の本発明の実施の形態8によるシステムLSIの校正動作状態と通常動作状態とを示す図である。
【図30】図30は、図10の本発明の実施の形態4または図20の本発明の実施の形態8によるシステムLSIの校正動作状態と通常動作状態とを示す図である。
【図31】図31は、図10の本発明の実施の形態4または図20の本発明の実施の形態8によるシステムLSIの校正動作状態と通常動作状態とを示す図である。
【発明を実施するための形態】
【0022】
1.実施の形態の概要
まず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。
【0023】
〔1〕本発明の代表的な実施の形態は、ミリ波レーダ装置に搭載可能な半導体集積回路である。
【0024】
前記半導体集積回路は、前記ミリ波レーダ装置の複数の受信ミキサ(105、108…111)から生成される複数の受信信号をA/D変換するための単一のA/D変換器(2)と、前記A/D変換器の出力デジタル信号に応答するマイクロプロセッサユニット(7)とを具備する。
【0025】
前記単一のA/D変換器は、デジタル補正型A/D変換器によって構成されたことを特徴とするものである(図2参照)。
【0026】
前記実施の形態によれば、内蔵A/D変換器のチップ占有面積を削減して、内蔵A/D変換器の分解能を改善することができる。
【0027】
好適な実施の形態による半導体集積回路は、前記複数の受信信号が供給可能な複数の入力端子(IN1、IN2…INM)を多入力端子とするマルチプレクサを含んだ受信インターフェース(1)を更に具備する。
【0028】
前記単一のA/D変換器としての前記デジタル補正型A/D変換器は、前記受信インターフェース(1)の前記マルチプレクサの出力端子から出力される前記複数の受信信号を順次にA/D変換するフォアグラウンドデジタル補正型A/D変換器(2、3、4、5)であることを特徴とする(図2参照)。
【0029】
他の好適な実施の形態では、前記単一のA/D変換器は従属接続された複数の変換器(MDAC1、MDAC2…MDACN)を有するパイプライン型A/D変換器(2)を含むことを特徴とする(図2参照)。
【0030】
更に他の好適な実施の形態による半導体集積回路は、前記フォアグラウンドデジタル補正型A/D変換器を構成するための補正用信号生成部(3)とデジタル補正用D/A変換器(4)とデジタル補正部(5)とを更に具備する。
【0031】
前記フォアグラウンドデジタル補正型A/D変換器の校正動作の間に、前記補正用信号生成部(3)から生成される校正用デジタル信号が前記デジタル補正用D/A変換器(4)の入力端子に供給され、前記デジタル補正用D/A変換器の出力端子から生成される校正用アナログ信号(INCAL)が前記マルチプレクサの前記出力端子を介して前記単一のA/D変換器(2)の入力端子に供給される。
【0032】
前記校正動作の間に、前記単一のA/D変換器(2)の出力端子から生成されるデジタル校正出力信号と前記補正用信号生成部(3)から生成される前記校正用デジタル信号とが前記デジタル補正部(5)とに供給されことによって、前記デジタル補正部(5)の出力端子からフォアグラウンドデジタル補正出力信号が生成されることを特徴とするものである(図2参照)。
【0033】
より好適な実施の形態では、前記フォアグラウンドデジタル補正型A/D変換器の通常動作の間に、前記マルチプレクサの前記出力端子から出力される前記複数の受信信号が順次に前記単一のA/D変換器(2)の前記入力端子に供給される。
【0034】
前記通常動作の間に、前記単一のA/D変換器(2)の前記出力端子から順次に生成されるデジタル通常出力信号が前記デジタル補正部(5)に供給されことによって、前記デジタル補正部(5)の前記出力端子から通常デジタル補正出力信号が生成されることを特徴とするものである(図2参照)。
【0035】
他のより好適な実施の形態では、前記受信インターフェース(1)は前記マルチプレクサの前記出力端子と前記単一のA/D変換器(2)の前記入力端子との間に接続された1個の容量(C)を更に含んだことを特徴とする(図2参照)。
【0036】
更に他のより好適な実施の形態では、前記受信インターフェース(1)の前記マルチプレクサの前記出力端子と前記単一のA/D変換器(2)の前記入力端子との間は、直流的に接続される(図7参照)。
【0037】
前記パイプライン型A/D変換器(2)の従属接続された前記複数の変換器の初段の変換器(MDAC1)は、内部のサブA/D変換器(SADC)の入力端子とサブD/A変換器(SDAC)の出力端子と増幅器(X2)の入力端子とに接続された内部容量(2C)を含む。
【0038】
前記マルチプレクサの前記出力端子のアナログ入力電圧は、前記初段の変換器(MDAC1)の前記内部容量(2C)にサンプリング可能とされたことを特徴とするものである(図7、図8参照)。
【0039】
別のより好適な実施の形態では、前記受信インターフェース(1)は、前記マルチプレクサの前記多入力端子(IN1、IN2…INM)と前記マルチプレクサの前記出力端子との間にそれぞれ接続された複数の容量素子(C1、C2…CM)を更に含む。
【0040】
前記受信インターフェース(1)は、前記複数の容量素子(C1、C2…CM)と前記デジタル補正用D/A変換器の前出力端子との間にそれぞれ接続された複数の校正スイッチ(SWCAL1、SWCAL2…SWCALM)を更に含む(図10、図13参照)。
【0041】
前記フォアグラウンドデジタル補正型A/D変換器の前記通常動作の間に、前記複数の受信ミキサから生成される前記複数の受信信号が、前記複数の容量素子(C1、C2…CM)に略同時にサンプリングされる。
【0042】
前記フォアグラウンドデジタル補正型A/D変換器の前記校正動作の間に、複数の校正スイッチ(SWCAL1、SWCAL2…SWCALM)が順次にオン状態に制御され、前記デジタル補正用D/A変換器の前記出力端子から生成される前記校正用アナログ信号(INCAL)が前記複数の容量素子(C1、C2…CM)に順次に供給される。
【0043】
前記校正動作の間に、前記複数の容量素子に順次に供給される前記校正用アナログ信号に応答して前記単一のA/D変換器(2)の前記出力端子から順次に生成される複数のデジタル校正出力信号に関して、前記デジタル補正部(5)は順次にデジタル校正動作を実行することを特徴とするものである。
【0044】
具体的な実施の形態では、前記デジタル補正用D/A変換器(4)は、ΣΔ型D/A変換ユニット(41)とスイッチトキャパシタローパスフィルタ(42)との従属接続によって構成されたことを特徴とするものである(図17参照)。
【0045】
他の具体的な実施の形態では、前記単一のA/D変換器(2)と前記マイクロプロセッサユニット(7)とを具備する第1の半導体チップ(100)と、前記デジタル補正用D/A変換器(4A)を構成する第2の半導体チップとは、システムインパッケージの形態に構成された前記半導体集積回路の封止パッケージ(PKG)に内蔵されたことを特徴とするものである(図18、図19参照)。
【0046】
更に他の具体的な実施の形態では、前記デジタル補正用D/A変換器の前出力端子と前記複数の校正スイッチ(SWCAL1、SWCAL2…SWCALM)とは、前記半導体集積回路の外部端子(T)と電気的に接続されたことを特徴とするものである(図20参照)。
【0047】
別の具体的な実施の形態による半導体集積回路は、動作クロック信号(fCLK)の分周動作を実行可能な分周器(12)を更に具備する。
【0048】
前記フォアグラウンドデジタル補正型A/D変換器の前記通常動作の間に、前記分周器(12)の分周数(L)は小さな値に設定され、前記小さな値の前記分周数に設定された前記分周器(12)の通常動作出力クロック信号が前記単一のA/D変換器(2)と前記デジタル補正用D/A変換器(4)とに供給される。
【0049】
前記フォアグラウンドデジタル補正型A/D変換器の前記校正動作の間に、前記分周器(12)の前記分周数(L)は前記小さな値よりも大きな値に設定され、前記大きな値の前記分周数に設定された前記分周器(12)の校正動作出力クロック信号が前記単一のA/D変換器(2)と前記デジタル補正用D/A変換器(4)とに供給されることを特徴とするものである(図21参照)。
【0050】
更に別の具体的な実施の形態による半導体集積回路は、動作クロック信号(fCLK)の分周動作を実行可能な分周器(12)を更に具備する。
【0051】
前記フォアグラウンドデジタル補正型A/D変換器の前記校正動作の間に、前記分周器(12)の前記分周数(L)は前記小さな値よりも大きな値に設定され、前記大きな値の前記分周数に設定された前記分周器(12)の校正動作出力クロック信号と前記動作クロック信号(fCLK)とが前記デジタル補正用D/A変換器(4)と前記単一のA/D変換器(2)とにそれぞれ供給されることを特徴とするものである(図22参照)。
【0052】
より具体的な実施の形態では、前記デジタル補正部(5)は、前記デジタル補正用D/A変換器(4)の非線型特性を補償する非線形補償部(53)を含むことを特徴とするものである(図23参照)。
【0053】
最も具体的な実施の形態では、前記受信インターフェース(1)では、前記複数の入力端子(IN1、IN2…INM)にはマトリックス・スイッチ(Matrix_SW)の複数の入力端子が接続され、前記マトリックス・スイッチの複数の出力端子には容量値に所定のウェイト(1C、2C…2M−1C)が付加された複数の容量素子(C1、C2…CM)が接続されることによって、前記所定のウェイトが付加された前記複数の容量素子によって容量D/A変換器が構成される。
【0054】
前記複数の容量素子を含む前記容量D/A変換器によって、前記デジタル補正用D/A変換器(4)が構成されたことを特徴とするものである(図24参照)。
【0055】
〔2〕本発明の別の観点の代表的な実施の形態は、ミリ波レーダ装置に搭載可能な半導体集積回路の動作方法である。
【0056】
前記半導体集積回路は、前記[1]に記載した本発明の種々の実施の形態のいずれか1つに記載された半導体集積回路である。
【0057】
前記半導体集積回路の電源投入に際しては、前記フォアグラウンドデジタル補正型A/D変換器の前記通常動作(A/D_Conv)の第1回目(T2〜T3)の実行に先立って前記フォアグラウンドデジタル補正型A/D変換器の前記校正動作(Int_Cal)の第1回目(T0〜T1)が実行されることを特徴とするものである(図27〜図31参照)。
【0058】
好適な実施の形態では、前記半導体集積回路の前記電源投入後の前記通常動作(A/D_Conv)の前記第1回目(T2〜T3)の前記実行と前記通常動作(A/D_Conv)の第2回目(T6〜T7)の実行との間に、前記校正動作(Steady_Cal)が中間実行(T4〜T5)されることを特徴とするものである(図27〜図31参照)。
【0059】
他の好適な実施の形態では、前記校正動作(Int_Cal)の前記第1回目(T0〜T1)の実行の後に、前記通常動作(A/D_Conv)の前記第1回目(T4〜T5)の前記実行に先立って前記校正動作(Steady_Cal)の第2回目(T2〜T3)が実行されることを特徴とするものである(図28〜図31参照)。
【0060】
より好適な実施の形態では、前記校正動作(Int_Cal、Steady_Cal)の間に、前記受信インターフェース(1)の前記マルチプレクサの前記複数の容量素子(C1、C2…CM)に関して順次に前記デジタル校正動作が実行されることを特徴とするものである(図29、図30参照)。
【0061】
2.実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【0062】
[実施の形態1]
《車載用ミリ波レーダ装置の構成》
図1は、マイクロプロセッサユニットとA/D変換器とを内蔵するシステムLSIとしての半導体集積回路100が搭載される本発明の実施の形態1による車載用ミリ波レーダ装置の構成を示す図である。
【0063】
図1に示すように、車載用ミリ波レーダ装置は、送信アンテナ103と、複数の受信アンテナ106、109、112と、電圧制御発振器101と、RF電力増幅器102と、複数のアナログフロントエンド部104、107、110と、複数のRF受信部105、108、111と、システムLSI100を具備している。
【0064】
システムLSI100の出力端子OUTからの制御出力信号によって、電圧制御発振器101から生成されるミリ波の送信信号の周波数が制御される。電圧制御発振器101から生成されるミリ波の送信信号は、RF電力増幅器102によって電力増幅された後に送信アンテナ103から自動車の前方と左右斜め前方に放射される。その結果、前方または左右斜め前方の目標物からの反射電波としての受信信号は、複数の受信アンテナ106、109、112によって受信されて、複数のRF受信部105、108、111の複数の受信ミキサの複数の一方の入力端子に供給される。一方、電圧制御発振器101から生成されるミリ波の送信信号の一部の信号が複数のRF受信部105、108、111の複数の受信ミキサの複数の他方の入力端子に受信キャリア信号として供給されているので、複数のRF受信部105、108、111の複数の受信ミキサの複数の出力端子から複数の周波数ダウンコンバート受信信号が生成される。従って、この複数の周波数ダウンコンバート受信信号は、複数のアナログフロントエンド部104、107、110の複数のローパスフィルタを介して、システムLSI100の複数の入力端子IN1、IN2…INMに供給される。
【0065】
[実施の形態2]
《実施の形態2のシステムLSIの構成》
図2は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態2によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【0066】
図2に示すように、半導体集積回路100は、複数の入力端子IN1、IN2…INM、受信インターフェース1、単一のA/D変換器2、補正用信号生成部3、デジタル補正用D/A変換器4、フォアグランドデジタル補正用のデジタル補正部5、車載用ミリ波レーダ装置のためのレーダ用演算部6、マイクロプロセッサユニット(MPU)7、メモリ8、バス9、基準電圧生成部10を含んでいる。また、図2に示した半導体集積回路100はモノリシック半導体集積回路であるので、複数の入力端子IN1、IN2…INM、受信インターフェース1、単一のA/D変換器2、補正用信号生成部3、デジタル補正用D/A変換器4、フォアグランドデジタル補正用のデジタル補正部5、車載用ミリ波レーダ装置のためのレーダ用演算部6、マイクロプロセッサユニット7、メモリ8、バス9、基準電圧生成部10は全て、モノリシック半導体集積回路の半導体チップ内部に集積化されて形成されている。
【0067】
また、図2に示した本発明の実施の形態2によるシステムLSIとしての半導体集積回路100の特徴は、単一のA/D変換器2、補正用信号生成部3、デジタル補正用D/A変換器4、デジタル補正部5、受信インターフェース1により、フォアグランドデジタル補正型A/D変換器が構成されていることである。その結果、単一のA/D変換器2は、車載用ミリ波レーダ装置の複数の受信信号を順次にA/D変換する単一のA/D変換器として、十分な高速性と削減されたチップ占有面積とを実現することが可能となる。
【0068】
《受信インターフェースのマルチプレクサ》
受信インターフェース1の複数の入力端子IN1、IN2…INMには、図1に示した車載用ミリ波レーダ装置に搭載された複数のRF受信部105、108、111の複数の受信ミキサから生成される複数の周波数ダウンコンバート受信信号が供給される。受信インターフェース1は、多入力端子と単一出力端子との間に多数のスイッチSW1、SW2…SWM、SWCALを有するマルチプレクサを含んでいる。マルチプレクサの多数のスイッチの複数のスイッチSW1、SW2…SWMは受信インターフェース1の複数の入力端子IN1、IN2…INMに接続され、マルチプレクサの多数のスイッチの最後のスイッチSWCALはデジタル補正用D/A変換器4の出力端子に接続されている。またマルチプレクサの多数のスイッチSW1、SW2…SWM、SWCALに接続された単一出力端子はサンプルホールド容量Cの一方の端子に接続され、サンプルホールド容量Cの他方の端子はサンプルホールドスイッチSWを介して基準電位VREFに接続されまた単一のA/D変換器2の入力端子に接続されている。
【0069】
《単一のパイプライン型A/D変換器》
図2に示した本発明の実施の形態2によるシステムLSIとしての半導体集積回路100の単一のA/D変換器2としては、特にパイプライン型A/D変換器が選択されている。
【0070】
良く知られているように、A/D変換器としては、フラッシュ型やパイプライン型や逐次比較型やシグマデルタ型等の種々のA/D変換器の選択が可能である。しかしながら、フラッシュ型A/D変換器は極めて高いサンプリングレートとある程度の分解能を実現可能であるが、消費電力とチップ占有面積とが大きいと言う理由によって、フラッシュ型A/D変換器は半導体集積回路100の単一のA/D変換器2として選択されなかった。更に、逐次比較型A/D変換器は比較的高い分解能を実現可能であるがサンプリングレートが極めて低いと言う理由によって、逐次比較型A/D変換器は半導体集積回路100の単一のA/D変換器2として選択されなかった。またシグマデルタ型A/D変換器は極めて高い分解実現可能であるが、サンプリングレートが比較的に低いと言う理由によって、シグマデルタ型A/D変換器は半導体集積回路100の単一のA/D変換器2として選択されなかった。それに対して本発明者等の検討によって、パイプライン型A/D変換器は高いサンプリングレートと比較的高い分解能を実現可能であると言う理由によって、パイプライン型A/D変換器が半導体集積回路100の単一のA/D変換器2として選択されたものである。
【0071】
図2に示した本発明の実施の形態2によるシステムLSIとしての半導体集積回路100の単一のA/D変換器2として構成されたパイプライン型A/D変換器は、良く知られているように、従属接続された複数の乗算型D/A変換器MDAC1、MDAC2…MDACNを含んでいる。従属接続された複数の乗算型D/A変換器MDAC1、MDAC2…MDACNの各乗算型D/A変換器は、サブA/D変換器とサブD/A変換器と減算器と増幅器とを含む。各乗算型D/A変換器のアナログ入力信号はサブA/D変換器によりデジタル信号に変換され、デジタル信号はサブD/A変換器によってアナログ出力信号に変換される。また乗算型D/A変換器のアナログ入力信号とサブD/A変換器のアナログ出力信号とは減算器で減算され、減算器の差分出力信号は利得が2に設定された増幅器で増幅され、増幅器の出力から生成されるアナログ残差信号が次段の乗算型D/A変換器のアナログ入力信号とされる。このようにして、パイプライン型A/D変換器の単一のA/D変換器2からマルチビットのA/D変換デジタル信号が生成され、デジタル補正部5に供給される。
【0072】
《フォアグランドキャリブレーション動作》
図2に示す本発明の実施の形態2によるシステムLSIとしての半導体集積回路100の電源投入時には、半導体集積回路100の動作モードはフォアグランドキャリブレーション動作に設定される。これは、電源投入時の初期化コマンドによって、動作モード設定が可能となる。
【0073】
従って、単一のA/D変換器2、補正用信号生成部3、デジタル補正用D/A変換器4、デジタル補正部5、受信インターフェース1によるフォアグランドキャリブレーション動作の期間には、下記のようにして校正動作(キャリブレーション動作)が実行される。
【0074】
すなわち、この校正動作期間にて補正用信号生成部3から生成される校正用デジタル信号はデジタル補正用D/A変換器4のデジタル入力端子に供給される。従って、校正用アナログ信号INCALがデジタル補正用D/A変換器4のアナログ出力端子から生成され、受信インターフェース1に含まれたマルチプレクサの最終スイッチSWCALを介して単一のA/D変換器2のアナログ入力端子に供給される。その結果、単一のA/D変換器2のデジタル出力端子から、デジタル補正用D/A変換器4の校正用アナログ信号INCALに応答したデジタル出力信号が生成される。単一のA/D変換器2のデジタル出力信号はデジタル補正部5の内部のデジタル出力生成部51とフォアグラウンドキャリブレーション部52とに供給され、補正用信号生成部3の校正用デジタル信号とデジタル出力生成部51の最終デジタル出力信号とはフォアグラウンドキャリブレーション部52に供給され、フォアグラウンドキャリブレーション部52の出力はデジタル出力生成部51に供給される。従って、フォアグラウンドキャリブレーション部52に供給されるキャリブレーションデジタル信号とデジタル出力生成部51の最終デジタル出力信号が一致するように、フォアグラウンドキャリブレーション部52の出力によってデジタル出力生成部51が制御される。
【0075】
《通常動作》
上述したフォアグランドキャリブレーション動作の実行によって、デジタル補正部5のデジタル出力生成部51には単一のA/D変換器2のデジタル出力信号に対応するデジタル補正データが格納される。また、フォアグランドキャリブレーション動作の実行完了の後に、図2に示す本発明の実施の形態2によるシステムLSIとしての半導体集積回路100の通常動作モードに設定される。これは、半導体集積回路100の動作モードを通常動作モードに移行するための通常動作モード移行コマンドを半導体集積回路100に供給することで、可能となる。
【0076】
このように、半導体集積回路100の動作モードの通常動作モードへの移行が完了すると、単一のA/D変換器2は受信インターフェース1のマルチプレクサの出力端子から出力される車載用ミリ波レーダ装置の複数の受信ミキサの複数の受信信号を順次にA/D変換する。その際に、デジタル補正部5のデジタル出力生成部51は、その内部に格納されたデジタル補正データを使用して、単一のA/D変換器2の出力端子から生成されるデジタル出力信号の補正処理を実行するものとなる。その結果、この通常動作モードでは、デジタル補正部5のデジタル出力生成部51の出力端子から、高精度で高分解能の通常動作デジタル補正出力信号が生成されることが可能となる。
【0077】
《高精度の車間距離制御》
以上説明した校正動作(キャリブレーション動作)によって、単一のA/D変換器2、補正用信号生成部3、デジタル補正用D/A変換器4、デジタル補正部5、受信インターフェース1により構成されるフォアグランドデジタル補正型A/D変換器が高い分解能とされることが可能となる。その結果、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置は、高精度で、対象物の距離、相対速度、方位情報を算出することが可能となる。従って、図1に示した車載用ミリ波レーダ装置を搭載した自動車は、高い安全性の運転が可能となるものである。
【0078】
すなわち、複数の受信アンテナの受信信号に応答して単一のA/D変換器2の出力から順次に出力される受信デジタル信号は、車載用ミリ波レーダ装置のためのレーダ用演算部6によってデジタル演算処理される。前方または左右前方の自動車との車間距離が危険な値となった場合には、レーダ用演算部6によるデジタル演算処理結果のデータはこの危険な値を反映するものとなる。従って、このような状況では、バス9を介して供給されるレーダ用演算部6によるデジタル演算処理結果に応答してマイクロプロセッサユニット(MPU)7が、自動車のエンジン制御やブレーキ制御を実行することで、交通事故の回避が可能となる。尚、レーダ用演算部6のデジタル演算処理結果に応答したマイクロプロセッサユニット7による自動車のエンジン制御やブレーキ制御は、メモリ8の不揮発性メモリに格納されたソフトウェアにより実行可能とされている。更に、レーダ用演算部6によるデジタル演算処理も、レーダ用演算部6のハードウェアにより実行されるだけではなく、メモリ8の不揮発性メモリに格納されたソフトウェアによって実行することも可能である。
【0079】
《受信インターフェースの具体的な構成》
図3は、図2に示した本発明の実施の形態2によるシステムLSIとしての半導体集積回路100の受信インターフェース1の具体的な構成を示す図である。
【0080】
図3に示す受信インターフェース1は、多入力端子と単一出力端子との間に多数のスイッチSW1、SW2…SWM、SWCALを有するマルチプレクサを含んでいる。多数のスイッチSW1、SW2…SWM、SWCALのオン状態とオフ状態とは、多数の多相制御信号Φ1_1、Φ1_2…Φ1_M、Φ1_CALのハイレベルとローレベルによって制御される。受信インターフェース1では、更に2相クロック信号φ1、φ2によってオン状態とオフ状態とが制御されるスイッチと容量CとオペアンプOpAmpと上述したマルチプレクサとによってサンプルホールド回路が構成されている。
【0081】
図5は、図3に示した受信インターフェース1に含まれたマルチプレクサの複数のスイッチSW1、SW2…SWMに関して、サンプルホールド動作させるための2相クロック信号φ1、φ2と多相制御信号Φ1_1、Φ1_2…の波形を示す図である。
【0082】
図5に示すように、第1クロック信号φ1のハイレベルのサンプリング期間において、多相制御信号Φ1_1、Φ1_2…のいずれかがハイレベルとなり、複数のスイッチSW1、SW2…SWMのいずれかがオン状態となって、アナログ入力信号がマルチプレクサの単一出力端子に接続された第1個目の容量Cの両端間にサンプリングされる。
【0083】
次に、第2クロック信号φ2のハイレベルのホールド期間では、第1個目の容量Cの電荷はオペアンプOpAmpの反転入力端子と出力端子との間に接続された第2個目の容量Cに転送される。
【0084】
図6は、図3に示した受信インターフェース1に含まれたマルチプレクサの最終スイッチSWCALに関して、サンプルホールド動作させるための2相クロック信号φ1、φ2と制御信号Φ1_CALの波形を示す図である。
【0085】
図6に示すように、第1クロック信号φ1がハイレベルのサンプリング期間において、最終制御信号Φ1_CALがハイレベルとなり、最終スイッチSWCALがオン状態となって、デジタル補正用D/A変換器4からの校正用アナログ入力信号がマルチプレクサの単一出力端子に接続された第1個目の容量Cの両端間にサンプリングされる。次に第2クロック信号φ2がハイレベルのホールド期間では、第1個目の容量Cの電荷はオペアンプOpAmpの反転入力端子と出力端子との間に接続された第2個目の容量Cに転送される。
【0086】
図4は、図2に示した本発明の実施の形態2によるシステムLSIとしての半導体集積回路100の受信インターフェース1の具体的な他の構成を示す図である。図4に示した受信インターフェース1の具体的な他の構成は、図3に示した受信インターフェース1の具体的な構成と、略同一の構成となっている。図4に示した受信インターフェース1も、図5と図6に示した波形によってサンプルホールド動作することが可能である。
【0087】
[実施の形態3]
《実施の形態3のシステムLSIの構成》
図7は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態3によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【0088】
図7に示した本発明の実施の形態3による半導体集積回路100が図2に示した本発明の実施の形態2による半導体集積回路100と相違するのは、下記の点である。
【0089】
すなわち、図7の半導体集積回路100の受信インターフェース1では、図2の半導体集積回路100の受信インターフェース1のサンプルホールド容量CとサンプルホールドスイッチSWとが省略されている。従って、図2の半導体集積回路100と比較して、図7に示す本発明の実施の形態3による半導体集積回路100は、半導体チップ占有面積と消費電流の削減を可能とすることができる。
【0090】
図8は、図7に示した本発明の実施の形態3による半導体集積回路100の受信インターフェース1にてサンプルホールド容量CとサンプルホールドスイッチSWの省略を可能とする単一のA/D変換器2としてのパイプライン型A/D変換器の構成を示す図である。
【0091】
図8に示すように、受信インターフェース1のマルチプレクサの多数のスイッチの複数のスイッチSW1、SW2……SWMの単一出力端子に、単一のA/D変換器2を構成する従属接続された複数の乗算型D/A変換器MDAC1、MDAC2…MDACNの初段の乗算型D/A変換器MDAC1が接続される。初段の乗算型D/A変換器MDAC1は、サブA/D変換器SADCとサブD/A変換器SDACと減算器Nodeと増幅器X2とを含んでいる。サブA/D変換器SADCの入力端子は、第1クロック信号φ1により制御されるスイッチを介して受信インターフェース1のマルチプレクサの単一出力端子に接続されている。従って、受信インターフェース1のマルチプレクサの単一出力端子のアナログ入力信号に応答して、サブA/D変換器SADCの出力端子から1.5ビットのデジタル出力信号が生成されサブD/A変換器SDACのデジタル入力端子に供給される。その結果、サブA/D変換器SADCの1.5ビットのデジタル出力信号に応答して、高レベルアナログ出力電圧Vpと中間レベルアナログ出力電圧Vcと低レベルアナログ出力電圧Vnのいずれかのアナログ出力電圧がサブD/A変換器SDACによって選択される。
【0092】
図8に示すように増幅器X2は、容量値が2Cに設定された入力容量と容量値がCに設定された帰還容量と第1クロック信号φ1により制御される2個のスイッチとオペアンプOpAmpとによって構成される。従って、第1クロック信号φ1のハイレベル期間に、受信インターフェース1のマルチプレクサの単一出力端子のアナログ入力電圧は、サブA/D変換器SADCの入力端子と増幅器X2の容量値2Cの入力容量の両端間に供給される。次の第2クロック信号φ2のハイレベル期間に、減算器NodeにサブA/D変換器SADCのアナログ入力電圧とサブD/A変換器SDACのアナログ出力電圧の差分出力電圧が生成される。減算器Nodeから生成される差分出力電圧は容量値2Cの入力容量と容量値の帰還容量とによって利得が2に設定された増幅器X2によって増幅され、増幅器X2の出力から生成されるアナログ残差信号が第2段目の乗算型D/A変換器MDAC2の入力端子に供給される。第2段目の乗算型D/A変換器MDAC2から最終段の乗算型D/A変換器MDACNも、初段の乗算型D/A変換器MDAC1と全く同様に容量値2Cの入力容量と容量値の帰還容量と第1クロック信号φ1により制御される2個のスイッチとオペアンプOpAmpとを含む増幅器X2と、サブA/D変換器SADCと、サブD/A変換器SDACと、減算器Nodeにより構成されることが可能である。
【0093】
図9は、図7に示した本発明の実施の形態3による半導体集積回路100の受信インターフェース1にてサンプルホールド容量CとサンプルホールドスイッチSWの省略を可能とする単一のA/D変換器2としてのパイプライン型A/D変換器の他の構成を示す図である。
【0094】
図9に示した単一のA/D変換器2としてのパイプライン型A/D変換器の他の構成が、図8に示した単一のA/D変換器2としてのパイプライン型A/D変換器の構成と相違するのは、下記の点である。
【0095】
すなわち、図9に示す初段の乗算型D/A変換器MDAC1の増幅器X2が、容量値Cの入力容量と、容量値Cの帰還容量と、第1クロック信号φ1により制御される2個のスイッチと、第2クロック信号φ2により制御される1個のスイッチと、オペアンプOpAmpを含む点が、図8に示したパイプライン型A/D変換器の構成との相違である。図9に示した単一のA/D変換器2としてのパイプライン型A/D変換器の基本的な動作は、図8に示したパイプライン型A/D変換器の動作と同一であるので、ここでは説明を省略する。
【0096】
[実施の形態4]
《実施の形態4のシステムLSIの構成》
図10は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態4によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【0097】
図10に示した本発明の実施の形態4による半導体集積回路100が図2に示した本発明の実施の形態2による半導体集積回路100と相違するのは、下記の点である。
【0098】
すなわち、図10の半導体集積回路100の受信インターフェース1では、マルチプレクサの複数の入力端子IN1、IN2…INMの複数のチャンネルで同時サンプリングを実現するために、複数のサンプルホールド容量C1、C2…CMが配置されている。従って、図10の本発明の実施の形態4による半導体集積回路100のシステムLSIが図1に示した本発明の実施の形態1の車載用ミリ波レーダ装置に搭載される場合には、下記のような利点が得られる。
【0099】
すなわち、複数のサンプルホールド容量C1、C2…CMにより同時サンプリングが実現されるので、送信アンテナ103から生成されるミリ波からの反射電波を複数の受信アンテナ106、109、112で同時に受信でき、複数の受信アンテナ106、109、112の受信信号を複数のサンプルホールド容量C1、C2…CMによって同時にサンプリングすることが可能となる。この場合には、車載用ミリ波レーダ装置は、より高い精度で対象物の距離、相対速度、方位情報を算出することが可能となる。
【0100】
更に、図10に示した本発明の実施の形態4による半導体集積回路100では、受信インターフェース1に複数のサンプルホールド容量C1、C2…CMが配置されたことによって、下記のような変更が生じている。
【0101】
すなわち、第1の変更点は、複数のサンプルホールド容量C1、C2…CMの複数の一端はマルチプレクサの複数の入力端子IN1、IN2…INMに接続され更に複数の最終スイッチSWCAL1、SWCAL2…SWCALMの一端に接続され、複数の最終スイッチSWCAL1、SWCAL2…SWCALMの他端にはデジタル補正用D/A変換器4から生成される校正用アナログ信号INCALが共通に供給される。また更に、複数の最終スイッチSWCAL1、SWCAL2…SWCALMのいずれのスイッチがオン状態に選択されるかは、補正用マルチプレックス制御器11から生成される複数の制御信号により制御される。尚、補正用マルチプレックス制御器11から生成される複数の制御信号は、フォアグランドキャリブレーションのためのデジタル補正部5にも同様に供給されている。また更に、複数のサンプルホールド容量C1、C2…CMの複数の他端は、複数のサンプルホールドスイッチSWを介して基準電位VREFに共通に接続されている。
【0102】
従って、図10に示す本発明の実施の形態4による半導体集積回路100のフォアグランドキャリブレーション動作では、複数の最終スイッチSWCAL1、SWCAL2…SWCALMが補正用マルチプレックス制御器11から生成される複数の制御信号によって順次にオン状態に制御される。すなわち、最初のスイッチSWCAL1がオン状態の間には校正用アナログ信号INCALが最初のサンプルホールド容量C1に供給され、最初のサンプルホールド容量C1の供給アナログ入力電圧の単一のA/D変換器2のA/D変換出力デジタル信号に関してデジタル補正部5によってフォアグランドキャリブレーション動作が実行される。この時に、最初のサンプルホールド容量C1の容量値誤差が有っても、単一のA/D変換器2の出力から高精度と高分解能のA/D変換出力デジタル信号が生成されるようにフォアグランドキャリブレーション動作が実行される。次に2番目のスイッチSWCAL2がオン状態の間に校正用アナログ信号INCALが2番目のサンプルホールド容量C2に供給され、2番目のサンプルホールド容量C2の供給アナログ入力電圧の単一のA/D変換器2のA/D変換出力デジタル信号に関してデジタル補正部5によりフォアグランドキャリブレーション動作が実行される。この時に、2番目のサンプルホールド容量C2の容量値誤差が有っても、単一のA/D変換器2の出力から高精度と高分解能のA/D変換出力デジタル信号が生成されるようにフォアグランドキャリブレーション動作が実行される。最後に、M番目のスイッチSWCALMがオン状態の間に校正用アナログ信号INCALがM番目のサンプルホールド容量CMに供給され、M番目のサンプルホールド容量CMの供給アナログ入力電圧の単一のA/D変換器2のA/D変換出力デジタル信号に関してデジタル補正部5によってフォアグランドキャリブレーション動作が実行される。この時には、M番目のサンプルホールド容量CMの容量値誤差が有っても、単一のA/D変換器2の出力から高精度と高分解能とのA/D変換出力デジタル信号が生成されるようにフォアグランドキャリブレーション動作が実行される。
【0103】
《同時サンプリング動作とキャリブレーション動作》
図11は、図10に示した本発明の実施の形態4によるシステムLSIとしての半導体集積回路100の受信インターフェース1の同時サンプリングの動作を説明する図である。
【0104】
図11に示した受信インターフェース1では、マルチプレクサの複数の入力端子IN1、IN2…INMと複数のサンプルホールド容量C1、C2…CMの複数の一端との間に接続された複数のスイッチSW1、SW2…SWMが第1クロック信号φ1によって同時にオン状態に制御される。その結果、複数の受信アンテナ106、109、112の受信信号は、同時にオン状態に制御される複数のスイッチSW1、SW2…SWMよって複数のサンプルホールド容量C1、C2…CMに同時にサンプリングすることが可能となる。
【0105】
図12は、図10に示した本発明の実施の形態4によるシステムLSIとしての半導体集積回路100の受信インターフェース1のフォアグランドキャリブレーション動作を説明する図である。
【0106】
図12に示した受信インターフェース1では、複数の最終スイッチSWCAL1、SWCAL2…SWCALMが補正用マルチプレックス制御器11から生成される複数の制御信号ΦCAL1、ΦCAL2…ΦCALMにより順次にオン状態に制御される。図12では、最初のスイッチSWCAL1がオン状態の間には校正用アナログ信号INCALが最初のサンプルホールド容量C1に供給される様子が示されている。それによって、最初のサンプルホールド容量C1の供給アナログ入力電圧の単一のA/D変換器2のA/D変換出力デジタル信号に関して、デジタル補正部5によってフォアグランドキャリブレーション動作が実行される。
【0107】
図13は、図10に示す本発明の実施の形態4による半導体集積回路100の受信インターフェース1と単一のA/D変換器2を構成する従属接続された複数の乗算型D/A変換器の初段の乗算型D/A変換器MDAC1の具体的な構成を示す図である。
【0108】
図13に示したように、受信インターフェース1の複数のサンプルホールド容量C1、C2…CMの複数の他端は、マルチプレクサの多入力端子としての複数のスイッチsw1、sw2…swMを介して、マルチプレクサの単一出力端子に接続されている。マルチプレクサの複数のスイッチsw1、sw2…swMは、多相の制御信号φ2_1、φ2_2…φ2_Mによって制御される。複数のスイッチsw1、sw2…swMにより構成されたマルチプレクサの単一出力端子は、パイプライン型A/D変換器で構成された単一のA/D変換器2の従属接続された複数の乗算型D/A変換器の初段の乗算型D/A変換器MDAC1の入力端子に接続されている。
【0109】
図13に示した初段の乗算型D/A変換器MDAC1も、図8に示した初段の乗算型D/A変換器MDAC1と同様に、サブA/D変換器SADCとサブD/A変換器SDACと減算器Nodeと増幅器X2とによって構成されている。
【0110】
図14は、図10と図13とに示した本発明の実施の形態4による半導体集積回路100のフォアグランドキャリブレーション動作に使用される使用されるデジタル補正部5の構成を示す図である。
【0111】
図14に示すように、デジタル補正部5は、デジタル出力生成部51と、フォアグラウンドキャリブレーション部52の複数の校正部521、522…52Mと、選択器54とを含んでいる。
【0112】
単一のA/D変換器2のデジタル出力信号DADCはデジタル補正部5の内部のデジタル出力生成部51とフォアグラウンドキャリブレーション部52の複数の校正部521、522…52Mに供給され、補正用信号生成部3の校正用デジタル信号DCALとデジタル出力生成部51の最終デジタル出力信号DOUTとはフォアグラウンドキャリブレーション部52の複数の校正部521、522…52Mに供給される。また、フォアグラウンドキャリブレーション部52の複数の校正部521、522…52Mの出力は、選択器54によって選択されデジタル出力生成部51に供給される。
【0113】
図10と図13とに示した受信インターフェース1の複数の最終スイッチSWCAL1、SWCAL2…SWCALMが補正用マルチプレックス制御器11から生成される制御信号DMUXによって順次にオン状態に制御される際に、この制御信号DMUXは図14に示すデジタル補正部5の選択器54とフォアグラウンドキャリブレーション部52の複数の校正部521、522…52Mとに供給される。
【0114】
最初に、最初のスイッチSWCAL1がオン状態に制御され最初のサンプルホールド容量C1に関してデジタル補正部5によってフォアグランドキャリブレーション動作が実行される際、補正用マルチプレックス制御器11の制御信号DMUXによりキャリブレーション部52の最初の校正部521が選択される。従って、最初のサンプルホールド容量C1の単一のA/D変換器2のデジタル出力信号DADCに関して、最初の校正部521に供給される校正デジタル信号DCALとデジタル出力生成部51の最終デジタル出力信号DOUTが一致するように、選択器54から供給されるフォアグラウンドキャリブレーション部52の最初の校正部521の出力によってデジタル出力生成部51が制御される。
【0115】
その次に、2番目のスイッチSWCAL2がオン状態に制御され、2番目のサンプルホールド容量C2に関してデジタル補正部5によってフォアグランドキャリブレーション動作が実行される際、補正用マルチプレックス制御器11の制御信号DMUXによりキャリブレーション部52の2番目の校正部522が選択される。従って、2番目のサンプルホールド容量C2の単一のA/D変換器2のデジタル出力信号DADCに関して、2番目の校正部522に供給される校正デジタル信号DCALとデジタル出力生成部51の最終デジタル出力信号DOUTが一致するように、選択器54から供給されるフォアグラウンドキャリブレーション部52の2番目の校正部522の出力によってデジタル出力生成部51が制御される。
【0116】
最後に、M番目のスイッチSWCALMがオン状態に制御され、M番目のサンプルホールド容量CMに関してデジタル補正部5によってフォアグランドキャリブレーション動作が実行される際、補正用マルチプレックス制御器11の制御信号DMUXによってキャリブレーション部52のM番目の校正部52Mが選択される。従って、M番目のサンプルホールド容量CMの単一のA/D変換器2のデジタル出力信号DADCに関して、M番目の校正部52Mに供給される校正デジタル信号DCALとデジタル出力生成部51の最終デジタル出力信号DOUTが一致するように、選択器54から供給されるフォアグラウンドキャリブレーション部52のM番目の校正部52Mの出力によってデジタル出力生成部51が制御される。
【0117】
図15は、図10に示す本発明の実施の形態4による半導体集積回路100の受信インターフェース1の複数のサンプルホールド容量C1、C2…CMが複数の受信アンテナの受信信号を同時にサンプリング可能であることと、単一のA/D変換器2が複数のサンプルホールド容量C1、C2…CMのアナログ電圧を順次にA/D変換する様子を示す図である。
【0118】
図15に示すように、サンプリングパルスφSのハイレベル期間にて、図10に示す本発明の実施の形態4による半導体集積回路100の受信インターフェース1の複数のスイッチSW1、SW2…SWMは、第1クロック信号φ1によって同時にオン状態に制御される。その結果、複数の受信アンテナ106、109、112の受信信号は、同時にオン状態に制御される複数のスイッチSW1、SW2…SWMよって複数のサンプルホールド容量C1、C2…CMに同時にサンプリングされることが可能となる。
【0119】
サンプリングパルスφSのローレベル期間のホールド期間(ホールドパルスφHのハイレベル期間)において、多相の制御信号φ2_1、φ2_2…φ2_Mのパルスが順次にハイレベルに制御される。その結果、受信インターフェース1の複数のサンプルホールド容量C1、C2…CMに接続されたマルチプレクサの複数のスイッチsw1、sw2…swMが、多相の制御信号φ2_1、φ2_2…φ2_Mによって順次にオン状態に制御される。
【0120】
第1クロック信号φ1の第1ハイレベル期間に、最初のサンプルホールド容量C1のアナログ電圧が単一のA/D変換器2の初段の乗算型D/A変換器MDAC1のサブA/D変換器SADCの入力端子に供給される。第1クロック信号φ1の第1ハイレベル期間の後の第2クロック信号φ2の第2ハイレベル期間に、単一のA/D変換器2の初段の乗算型D/A変換器MDAC1のサブD/A変換器SDACが活性化される。従って、初段の乗算型D/A変換器MDAC1から生成されるアナログ残差信号が、次段の乗算型D/A変換器MDAC2のアナログ入力端子に供給される。
【0121】
次に第1クロック信号φ1の第2ハイレベル期間に、2番目のサンプルホールド容量C2のアナログ電圧が単一のA/D変換器2の初段の乗算型D/A変換器MDAC1のサブA/D変換器SADCの入力端子に供給される。第1クロック信号φ1の第2ハイレベル期間の後の第2クロック信号φ2の第3ハイレベル期間に、単一のA/D変換器2の初段の乗算型D/A変換器MDAC1のサブD/A変換器SDACが活性化される。従って、初段の乗算型D/A変換器MDAC1から生成されるアナログ残差信号が、次段の乗算型D/A変換器MDAC2のアナログ入力端子に供給される。
【0122】
図16は、図10に示した本発明の実施の形態4による半導体集積回路100のフォアグランドキャリブレーション動作期間に受信インターフェース1の複数のサンプルホールド容量C1、C2…CMにデジタル補正用D/A変換器4から生成される校正用アナログ信号INCALが順次に供給される様子を示す図である。
【0123】
図16に示したように、多相校正制御信号ΦCAL1、ΦCAL2…が順次にハイレベルに設定されるので、受信インターフェース1の複数の最終スイッチSWCAL1、SWCAL2…SWCALMが順次にオン状態に制御される。従って、デジタル補正用D/A変換器4から生成される校正用アナログ信号INCALは、順次にオン状態に制御される複数の最終スイッチSWCAL1、SWCAL2…SWCALMを介して複数のサンプルホールド容量C1、C2…CMに順次に供給される。
【0124】
第1クロック信号φ1の第1ハイレベル期間に、最初のサンプルホールド容量C1の校正用アナログ信号INCALが単一のA/D変換器2の初段の乗算型D/A変換器MDAC1のサブA/D変換器SADCの入力端子に供給される。第1クロック信号φ1の第1ハイレベル期間の後の第2クロック信号φ2の第2ハイレベル期間に、単一のA/D変換器2の初段の乗算型D/A変換器MDAC1のサブD/A変換器SDACが活性化される。従って、初段の乗算型D/A変換器MDAC1から生成されるアナログ残差信号が、次段の乗算型D/A変換器MDAC2のアナログ入力端子に供給される。
【0125】
次に第1クロック信号φ1の第2ハイレベル期間には、2番目のサンプルホールド容量C2の校正用アナログ信号INCALが単一のA/D変換器2の初段の乗算型D/A変換器MDAC1のサブA/D変換器SADCの入力端子に供給される。第1クロック信号φ1の第2ハイレベル期間の後の第2クロック信号φ2の第3ハイレベル期間に、単一のA/D変換器2の初段の乗算型D/A変換器MDAC1のサブD/A変換器SDACが活性化される。従って、初段の乗算型D/A変換器MDAC1から生成されるアナログ残差信号が、次段の乗算型D/A変換器MDAC2のアナログ入力端子に供給される。
【0126】
[実施の形態5]
《デジタル補正用D/A変換器としてのΣΔ型D/A変換器》
図17は、図2に示した本発明の実施の形態2または図7に示した本発明の実施の形態3または図10に示した本発明の実施の形態4によるシステムLSIとしての半導体集積回路100に使用されるデジタル補正用D/A変換器4としてのΣΔ型D/A変換器の構成を示す図である。
【0127】
図17に示すようにデジタル補正用D/A変換器4としてのΣΔ型D/A変換器は、ΣΔ型D/A変換ユニット41とスイッチトキャパシタローパスフィルタ42とを含んでいる。
【0128】
ΣΔ型D/A変換ユニット41は、例えば16ビットのデジタルフィルタ410と、17ビット出力の補間器411と、加算器412、414と、遅延回路413、414、416と、1ビット出力の量子化器415とを含んでいる。加算器412、414と遅延回路413、414とはデジタル積分器を構成しているので、加算器412、414と遅延回路413、414、416と量子化器415とは2次ΣΔD/A変換を実行する。量子化器415の量子化雑音に関して、遅延回路416を介してのフィードバック信号の振幅値が高周波成分で減少するので、加算器412、414の出力信号の振幅値が高周波成分で反対に増加するようになる。従って、量子化器415の量子化雑音が高周波領域に移動して、ノイズ・シェーピング効果が得られ、比較的低い周波数の信号帯域における量子化雑音の雑音レベルを低減することが可能となる。一方、ノイズ・シェーピング効果による高周波領域に移動した比較的高レベルの量子化雑音は、スイッチトキャパシタローパスフィルタ42によって十分抑圧されることが可能となる。
【0129】
スイッチトキャパシタローパスフィルタ42は、入力スイッチトキャパシタ回路421とフィードバックスイッチトキャパシタ回路422とオペアンプ423とフィードバック容量424によって構成されている。
【0130】
良く知られているように、D/A変換器としては、ΣΔ型D/A変換器以外も、抵抗ラダー型や電圧ポテンショメータ型や電流セル・マトリックス型等の他のD/A変換器が存在する。しかし、これらの他のD/A変換器と比較して、ΣΔ型D/A変換ユニット41は、チップ占有面積と消費電力とが小さく高分解能で高精度の特性を有している。
【0131】
また更にスイッチトキャパシタローパスフィルタ42は離散時間処理フィルタとして機能するので、受動素子の素子バラツキによる特性変動を抑制すると言う効果を得ることが可能である。
【0132】
更に、図7に示した本発明の実施の形態5によるデジタル補正用D/A変換器4としてのΣΔ型D/A変換器は、後述の図20に示す本発明の実施の形態8または図21に示す本発明の実施の形態9または図22に示す本発明の実施の形態10または図23に示す本発明の実施の形態11によるシステムLSIとしての半導体集積回路100に使用されるデジタル補正用D/A変換器4として使用されことが可能である。
【0133】
[実施の形態6]
《実施の形態6のシステムインパッケージの構成》
図18は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態6によるシステムインパッケージの構成を示す図である。
【0134】
良く知られているように、システムインパッケージ(SIP)は、マルチチップモジュール(MCM)とも呼ばれ、複数の半導体チップを封止パッケージ内部に内蔵した混成半導体集積回路である。
【0135】
図18に示した本発明の実施の形態6によるシステムインパッケージが図2に示した本発明の実施の形態2による半導体集積回路100と相違するのは、下記の点である。
【0136】
すなわち、図18の本発明の実施の形態6によるシステムインパッケージのパッケージPKG内部には、システムLSIとしての半導体集積回路100の半導体チップとデジタル補正用D/A変換器4Aの半導体チップとが内蔵されたものである。また半導体集積回路100の半導体チップと別の半導体チップに構成されたデジタル補正用D/A変換器4Aは、図2に示した本発明の実施の形態2による半導体集積回路100の半導体チップに内蔵されたデジタル補正用D/A変換器4と基本的に同一のD/A変換の機能を有したものである。
【0137】
図18に示した本発明の実施の形態6によるシステムインパッケージにおいて、システムLSIとしての半導体集積回路100の半導体チップと別の半導体チップに構成されたデジタル補正用D/A変換器4Aは、抵抗ラダー型や電圧ポテンショメータ型や電流セル・マトリックス型等の汎用D/A変換器の半導体チップを流用することができる。また、この汎用D/A変換器は、比較的高い分解能を実現することが可能である。
【0138】
図18に示すように好適な実施の形態では、半導体集積回路100の補正用信号生成部3から生成される校正用デジタル信号DCALは、半導体チップ外部の1ビットのシリアル転送線を介して別半導体チップの汎用D/A変換器で構成されたデジタル補正用D/A変換器4Aのデジタル入力端子に供給される。従って、デジタル補正用D/A変換器4AのD/A変換コア回路は、汎用D/A変換器のD/A変換コア回路の設計資産を流用するが、デジタル入力インターフェースはマルチビットのパラレル転送から1ビットのシリアル転送に設計が変更されている。また1ビットのシリアル転送線のために、転送クロック信号CLKが補正用信号生成部3から半導体チップ外部のクロック転送線を介してデジタル補正用D/A変換器4Aのクロック入力端子に供給される。
【0139】
[実施の形態7]
《実施の形態7のシステムインパッケージの構成》
図19は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態7によるシステムインパッケージの構成を示す図である。
【0140】
図19に示した本発明の実施の形態7によるシステムインパッケージが 図18に示した本発明の実施の形態6によるシステムインパッケージと相違するのは、下記の点である。
【0141】
すなちわ、図19に示した本発明の実施の形態7によるシステムインパッケージでは、別の半導体チップで構成されたデジタル補正用D/A変換器4Aには、更に別の半導体チップで構成された基準電圧生成部10Aから生成される基準電圧が供給される。更に、図19に示した半導体集積回路100の単一のA/D変換器2として構成されたパイプライン型A/D変換器の複数の乗算型D/A変換器MDAC1、MDAC2…MDACNにも、別の半導体チップで構成された基準電圧生成部10Aから生成される基準電圧が供給される。
【0142】
従って、半導体集積回路100の半導体チップと別の半導体チップに構成された基準電圧生成部10Aは、図2に示した本発明の実施の形態2による半導体集積回路100の半導体チップに内蔵された基準電圧生成部10と基本的に同一の基準電圧生成の機能を有したものである。
【0143】
[実施の形態8]
《実施の形態8のシステムLSIの構成》
図20は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態8によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【0144】
図20に示した本発明の実施の形態8による半導体集積回路100が図10に示した本発明の実施の形態4による半導体集積回路100と相違するのは、下記の点である。
【0145】
すなわち、図20の半導体集積回路100には、デジタル補正用D/A変換器4から生成される校正用アナログ信号INCALを半導体集積回路100の半導体チップ外部から検査するための外部測定端子Tが接続されている。従って、半導体集積回路100の量産工程の半導体チップの検査工程で、デジタル補正用D/A変換器4から生成される校正用アナログ信号INCALの電圧レベルを外部測定端子Tから測定することで、不良半導体チップをスクリーニングすることが可能となる。
【0146】
更に、半導体集積回路100の量産工程の半導体チップの別な検査工程でこの外部測定端子Tを利用して、受信インターフェース1の複数のサンプルホールド容量C1、C2…CMの各容量の両端子間のショート不良を検査することが可能となる。すなわち、この検査工程で、受信インターフェース1の複数の最終スイッチSWCAL1、SWCAL2…SWCALMを順次にオン状態に制御することにより、各容量の両端子間のショート不良の検査が可能となる。
【0147】
[実施の形態9]
《実施の形態9のシステムLSIの構成》
図21は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態9によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【0148】
図21に示した本発明の実施の形態9による半導体集積回路100が図2に示した本発明の実施の形態2による半導体集積回路100と相違するのは、下記の点である。
【0149】
すなわち、図21の半導体集積回路100に内蔵された単一のA/D変換器2として構成されたパイプライン型A/D変換器とデジタル補正用D/A変換器4に分周器12の出力端子が接続され、分周器12の入力端子には半導体チップ外部から周波数fCLKのクロック信号が供給可能とされている。
【0150】
すなわち、車載用ミリ波レーダ装置に搭載された複数の受信アンテナ106、109、112の受信信号が単一のA/D変換器2によりA/D変換される通常動作状態では、分周器12の分周比1/Lを設定する分周数Lは1に設定される。従って、この通常動作状態では、単一のA/D変換器2として構成されたパイプライン型A/D変換器は、周波数fCLKのクロック信号のレートで動作する。
【0151】
一方、デジタル補正用D/A変換器4のアナログ出力端子から生成される校正用アナログ信号INCALが単一のA/D変換器2によりA/D変換されるフォアキャリブレーション動作の状態では、分周器12の分周比1/Lを設定する分周数Lは1より大きな値に設定される。従って、この校正動作の状態では、単一のA/D変換器2として構成されたパイプライン型A/D変換器とデジタル補正用D/A変換器4とは、クロック信号の周波数fCLKよりも低い周波数レートで動作する。
【0152】
従って、図21の半導体集積回路100によると、デジタル補正用D/A変換器4の設計が容易となる。ただし、単一のA/D変換器2として構成されたパイプライン型A/D変換器は、校正動作状態と通常動作状態とで周波数レートが相違するため、高い周波数レートの通常動作状態で不完全セットリングが発生することのないように設計を考慮する必要がある。
【0153】
[実施の形態10]
《実施の形態10のシステムLSIの構成》
図22は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態10によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【0154】
図22に示した本発明の実施の形態10による半導体集積回路100が図21に示した本発明の実施の形態9による半導体集積回路100と相違するのは、下記の点である。
【0155】
すなわち、図22の半導体集積回路100では、デジタル補正用D/A変換器4には分周器12の出力端子が接続され、単一のA/D変換器2として構成されたパイプライン型A/D変換器には半導体チップの外部から分周器12の入力端子に供給される周波数fCLKのクロック信号が供給されている。
【0156】
その結果、図22の半導体集積回路100の通常動作状態では、単一のA/D変換器2として構成されたパイプライン型A/D変換器は、通常の高い周波数レートで動作するものである。
【0157】
一方、図22の半導体集積回路100の校正動作状態で、分周器12の分周比1/Lを設定する分周数Lは1よりも大きな値に設定される。従って、この校正動作の状態では、デジタル補正用D/A変換器4は低い周波数レートで動作する一方、単一のA/D変換器2として構成されたパイプライン型A/D変換器は高い周波数レートで動作する。従って、校正動作状態では、単一のA/D変換器2として構成されたパイプライン型A/D変換器にはデジタル補正用D/A変換器4から生成される同一値の校正用アナログ信号INCALがL回連続で供給されるものである。しかしながら、このような校正動作状態では、フォアグランドキャリブレーション用のデジタル補正部5の校正動作が不安定となる可能性があるので、デジタル補正部5の校正動作は1/Lの間欠動作に制御される。すなわち、デジタル補正用D/A変換器4から同一値の校正用アナログ信号INCALがL回生成される間に、校正用アナログ信号INCALに応答するデジタル補正部5の校正動作が1回だけ実行されるものである。
【0158】
[実施の形態11]
《実施の形態11のシステムLSIの構成》
図23は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態11によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【0159】
図23に示した本発明の実施の形態11による半導体集積回路100が図2に示した本発明の実施の形態2による半導体集積回路100と相違するのは、下記の点である。
【0160】
すなわち、図23の半導体集積回路100ではデジタル補正用D/A変換器4がD/A変換動作に関して比較的大きな非線形特性を有することに対応するために、フォアグランドキャリブレーション用のデジタル補正部5には非線形性補償のための非線型性補償部53が追加されている。
【0161】
従って、図23に示したデジタル補正部5では、単一のA/D変換器2のデジタル出力信号はデジタル出力生成部51とフォアグラウンドキャリブレーション部52とに供給される。デジタル出力生成部51のデジタル出力信号は非線型性補償部53の入力端子に供給され、非線型性補償部53の最終デジタル出力信号はレーダ用演算部6とフォアグラウンドキャリブレーション部52に供給され、フォアグラウンドキャリブレーション部52の出力はデジタル出力生成部51と非線型性補償部53とに供給される。従って、フォアグラウンドキャリブレーション部52に供給されるキャリブレーションデジタル信号と非線型性補償部53の最終デジタル出力信号が一致するように、フォアグラウンドキャリブレーション部52の出力によってデジタル出力生成部51と非線型性補償部53とが制御される。
【0162】
[実施の形態12]
《実施の形態12のシステムLSIの構成》
図24は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態12によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【0163】
図24に示した本発明の実施の形態12による半導体集積回路100が図10に示した本発明の実施の形態4による半導体集積回路100と相違するのは、下記の点である。
【0164】
すなわち、図24に示した半導体集積回路100では、デジタル補正用D/A変換器4が受信インターフェース1の内部の複数のサンプルホールド容量C1、C2…CMを利用した容量D/A変換器によって構成されている。また容量D/A変換器を構成するために、複数のサンプルホールド容量C1、C2…CMは、1C、2C…2M−1Cのウェイトが付加されている。また複数のサンプルホールド容量C1、C2…CMの複数の一方の端子と複数の他方の端子とは、容量スイッチ4AとオペアンプOpAmpの反転入力端子とにそれぞれ接続されている。容量スイッチ4Aには、キャリブレーションタイミング信号φCALに応答して補正用信号生成部3の校正用デジタル信号DCALの多ビット信号が供給される。従って、校正用デジタル信号DCALの多ビット信号に応答して、複数のサンプルホールド容量C1、C2…CMの複数の一方の端子への印加電圧が高レベル電圧Vpと低レベル電圧Vnとのいずれかに決定される。尚、オペアンプOpAmpの反転入力端子と出力端子との間のフィードバック容量CFの容量値は、1C+2C+…+2M−1Cの値に設定されている。
【0165】
更に受信インターフェース1では、複数の入力端子IN1、IN2…INMと複数のサンプルホールド容量C1、C2…CMの複数の一方の端子の間には、M個の入力端子とM個の出力端子とを有するマトリックス・スイッチMatrix_SWが接続されている。1番目の入力端子IN1の入力信号を複数のサンプルホールド容量C1、C2…CMに並列にサンプリングする際には、1番目の入力端子IN1とM個の出力端子との間のM経路がオン状態に設定される。2番目の入力端子IN2の入力信号を複数のサンプルホールド容量C1、C2…CMに並列にサンプリングする際には、2番目の入力端子IN2とM個の出力端子との間のM経路がオン状態に設定される。最後に、M番目の入力端子INMの入力信号を複数のサンプルホールド容量C1、C2…CMに並列にサンプリングする際には、M番目の入力端子INMとM個の出力端子との間のM経路がオン状態に設定される。
【0166】
図25は、図24に示した半導体集積回路100において、受信インターフェース1の内部のデジタル補正用D/A変換器4を使用してフォアグラウンドキャリブレーション動作を実行するためのキャリブレーションタイミング信号φCALと2相クロック信号φ1、φ2の波形を示す図である。
【0167】
図25に示すように、第1クロック信号φ1と同期したキャリブレーションタイミング信号φCALのハイレベル期間に、補正用信号生成部3の校正用デジタル信号DCALの多ビット信号によって複数のサンプルホールド容量C1、C2…CMのキャリブレーション電圧が決定される。次に、第2クロック信号φ2のハイレベル期間に、オペアンプOpAmpに接続されたフィードバック容量CFにホールドされたキャリブレーション電圧が単一のA/D変換器2としてのパイプライン型A/D変換器によってA/D変換される。
【0168】
図26は、図24に示した半導体集積回路100において、受信インターフェース1内部のマトリックス・スイッチMatrix_SWを使用して、複数の入力端子IN1、IN2…INMのいずれかの受信アナログ信号を単一のA/D変換器2によってA/D変換する通常動作状態を実行するための2相クロック信号φ1、φ2の波形を示す図である。
【0169】
図26に示すように、第1クロック信号φ1のハイレベル期間において、受信インターフェース1の複数の入力端子IN1、IN2…INMのいずれかの入力端子から供給される受信アナログ信号がマトリックス・スイッチMatrix_SWを介して複数のサンプルホールド容量C1、C2…CMの複数の両端子間にサンプリングされる。
【0170】
図26に示すように、第2クロック信号φ2のハイレベル期間では、オペアンプOpAmpに接続されたフィードバック容量CFにホールドされた受信アナログ信号が単一のA/D変換器2としてのパイプライン型A/D変換器によってA/D変換される。
【0171】
[実施の形態13]
《実施の形態13の校正動作と通常動作》
図27は、上述の図2の本発明の実施の形態2または図7の本発明の実施の形態3または図10の本発明の実施の形態4または図18の本発明の実施の形態6または図19の本発明の実施の形態7または図20の本発明の実施の形態8または図21の本発明の実施の形態9または図22の本発明の実施の形態10または図23の本発明の実施の形態11によるシステムLSIまたはシステムインパッケージの校正動作状態と通常動作状態とを示す図である。
【0172】
図27の時刻T0において、図1に示した車載用ミリ波レーダ装置が搭載された自動車のエンジンが始動され、車載用ミリ波レーダ装置に搭載されたシステムLSIまたはシステムインパッケージへの電源電圧の供給が開始される。このパワーオン状態で時刻T0から時刻T1までの最初の期間に、単一のA/D変換器2、補正用信号生成部3、デジタル補正用D/A変換器4(または4A)、デジタル補正部5、受信インターフェース1により構成されるフォアグランドデジタル補正型A/D変換器を使用したフォアグランドキャリブレーション動作の初期補正動作Int_Calが実行される。
【0173】
すなわち、この初期補正動作Int_Calで、補正用信号生成部3の校正用デジタル信号に応答してデジタル補正用D/A変換器4(4A)のアナログ出力端子から生成された校正用アナログ信号INCALが、受信インターフェース1に含まれたマルチプレクサを介して単一のA/D変換器2のアナログ入力端子に供給される。従って、単一のA/D変換器2のデジタル出力端子からされるデジタル出力信号を使用して、デジタル補正部5は最初の校正動作を実行する。
【0174】
図27の時刻T0から時刻T1までの初期補正動作Int_Calが終了して、時間Tが経過すると、時刻T2から時刻T3までの最初の期間に、最初の通常動作状態A/D_Convが開始され、図1の車載用ミリ波レーダ装置に搭載された複数のRF受信部105、108、111の複数の受信ミキサからの複数の受信信号が受信インターフェース1の複数の入力端子IN1、IN2…INMに供給される。従って、単一のA/D変換器2は受信信号RXのA/D変換を実行して、レーダ用演算部6はA/D変換デジタル信号のデジタル演算を開始する。
【0175】
図27の時刻T2から時刻T3までの最初の通常動作状態A/D_Convが終了して、次の時刻T4から時刻T5までの期間に最初の定常補正動作Steady_Calが実行される。この定常補正動作Steady_Calにおいても、補正用信号生成部3の校正用デジタル信号に応答してデジタル補正用D/A変換器4(4A)のアナログ出力端子から生成された校正用アナログ信号INCALが、受信インターフェース1に含まれたマルチプレクサを介して単一のA/D変換器2のアナログ入力端子に供給される。その結果、単一のA/D変換器2のデジタル出力端子からされるデジタル出力信号を使用して、デジタル補正部5は校正動作を実行する。
【0176】
図27の時刻T4から時刻T5までの最初の定常補正動作Steady_Calが終了すると、その次の時刻T6から時刻T7までの期間に、2回目の通常動作状態A/D_Convが開始され、単一のA/D変換器2は受信信号RXのA/D変換を実行する。
【0177】
図27の時刻T6から時刻T7までの期間の2回目の通常動作状態A/D_Convが終了すると、その次の時刻T8から時刻T9までの期間に、2回目の定常補正動作Steady_Calが実行され、単一のA/D変換器2は校正用アナログ信号INCALのA/D変換を実行する。
【0178】
[実施の形態14]
《実施の形態14の校正動作と通常動作》
図28は、上述の図2の本発明の実施の形態2または図7の本発明の実施の形態3または図10の本発明の実施の形態4または図18の本発明の実施の形態6または図19の本発明の実施の形態7または図20の本発明の実施の形態8または図21の本発明の実施の形態9または図22の本発明の実施の形態10または図23の本発明の実施の形態11によるシステムLSIまたはシステムインパッケージの校正動作状態と通常動作状態とを示す図である。
【0179】
図28に示す本発明の実施の形態14による校正動作と通常動作とが図27に示した本発明の実施の形態13による校正動作と通常動作と相違するのは、下記の点である。
【0180】
すなわち、図28に示す本発明の実施の形態14による校正動作と通常動作では、初期補正動作Int_Calの終了後に、図27に示した最初の通常動作状態A/D_Convの前に最初の定常補正動作Steady_Calが実行され、更に2回目の通常動作状態A/D_Convの前に2回目の定常補正動作Steady_Calが実行されている。
【0181】
従って、図28に示す本発明の実施の形態14によれば、図27に示した本発明の実施の形態13の時刻T0から時刻T1までの初期補正動作Int_Calの終了後の時間Tの経過期間のシステムLSIまたはシステムインパッケージの特性変動によるA/D変換器2のデジタル出力信号の精度低下を軽減することが可能となる。
【0182】
[実施の形態15]
《実施の形態15の校正動作と通常動作》
図29は、図10の本発明の実施の形態4または図20の本発明の実施の形態8によるシステムLSIの校正動作状態と通常動作状態とを示す図である。
【0183】
図29に示す本発明の実施の形態15による校正動作と通常動作とが図28に示した本発明の実施の形態14による校正動作と通常動作と相違するのは、下記の点である。
【0184】
すなわち、図29に示した本発明の実施の形態15によれば、マルチプレクサの複数の入力端子IN1、IN2…INMの複数のチャンネルに接続された複数のサンプルホールド容量C1、C2…CMに関して、初期補正動作Int_Calの間と2回目の定常補正動作Steady_Calの間とで、複数の校正動作を順次に実行することが可能となる。その結果、複数のサンプルホールド容量C1、C2…CMの容量誤差が有っても、順次に実行される複数のチャンネルのA/D変換器2の順次のA/D変換デジタル出力信号の精度低下を軽減することが可能となる。
【0185】
[実施の形態16]
《実施の形態16の校正動作と通常動作》
図30は、図10の本発明の実施の形態4または図20の本発明の実施の形態8によるシステムLSIの校正動作状態と通常動作状態とを示す図である。
【0186】
図30に示す本発明の実施の形態16による校正動作と通常動作とが図29に示した本発明の実施の形態15による校正動作と通常動作と相違するのは、下記の点である。
【0187】
すなわち、図30に示した本発明の実施の形態16によれば、初期補正動作Int_Calの間や2回目の定常補正動作Steady_Calの間の各期間に、マルチプレクサの複数のチャンネル1、2…Mに関して複数の校正動作を順次に実行することが可能となる。その結果、A/D変換器2の順次のA/D変換デジタル出力信号の精度を向上することが可能となる。
【0188】
[実施の形態17]
《実施の形態17の校正動作と通常動作》
図31は、図10の本発明の実施の形態4または図20の本発明の実施の形態8によるシステムLSIの校正動作状態と通常動作状態とを示す図である。
【0189】
図31に示す本発明の実施の形態17による校正動作と通常動作とが図29に示した本発明の実施の形態15による校正動作と通常動作と相違するのは、下記の点である。
【0190】
すなわち、図31に示した本発明の実施の形態17によれば、初期補正動作Int_Calの間や2回目の定常補正動作Steady_Calの間の各期間に、マルチプレクサの複数のチャンネル1、2…Mに関して複数の校正動作を並列に実行することが可能となる。
【0191】
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【0192】
例えば、本発明の種々の実施の形態によるシステムLSIまたはシステムインパッケージを使用する車載用ミリ波レーダ装置が搭載された自動車は、ガソリンや軽油等の石油燃料を燃焼する内燃エンジンを駆動原とした自動車に限定されるものではない。バッテリーで駆動される電気モータを駆動原とした電気自動車や、内燃エンジンと電気モータとを使用するハイブリッド自動車にも、本発明の種々の実施の形態のシステムLSIまたはシステムインパッケージを使用する車載用ミリ波レーダ装置が搭載されることが可能であることは言うまでもない。
【符号の説明】
【0193】
100…システムLSI
101…電圧制御発振器
102…RF電力増幅器
103…送信アンテナ
104、107、110…アナログフロントエンド部
105、108、111…RF受信部
106、109、112…受信アンテナ
IN1、IN2…INM…複数の入力端子
1…受信インターフェース
2…単一のA/D変換器
MDAC1、MDAC2…MDACN…乗算型D/A変換器
SADC…サブA/D変換器
SDAC…サブD/A変換器
Node…減算器
X2…増幅器
3…補正用信号生成部
4…デジタル補正用D/A変換器
41…ΣΔ型D/A変換ユニット
42…スイッチトキャパシタローパスフィルタ
5…フォアグランドデジタル補正用のデジタル補正部
51…デジタル出力生成部
52…フォアグラウンドキャリブレーション部
53…非線型性補償部
54…選択器
6…車載用ミリ波レーダ装置のためのレーダ用演算部
7…マイクロプロセッサユニット(MPU)
8…メモリ
9…バス
10…基準電圧生成部
11…補正用マルチプレックス制御器
12…分周器
C、C1、C2…CM…サンプルホールド容量
SW、SW1、SW2…SWM1、SWCAL…スイッチ
φ1、φ2…2相クロック信号
Φ1_1、Φ1_2…多相制御信号
OpAmp…オペアンプ
INCAL…校正用アナログ信号
DADC…デジタル出力信号
DOUT…デジタル出力信号
DMUX…制御信号
【技術分野】
【0001】
本発明は、車載用ミリ波レーダ装置に搭載可能であって、マイクロプロセッサユニット(MPU)とA/D変換器とを内蔵する半導体集積回路およびその動作方法に関し、特に内蔵A/D変換器のチップ占有面積を削減して、内蔵A/D変換器の分解能を改善するのに有効な技術に関するものである。
【背景技術】
【0002】
近年、車載用ミリ波レーダは,各自動車機器メーカから車間制御付クルーズ(ACC:Adaptive Cruise Control)システムのキーパーツとして注目されている。車載用ミリ波レーダの周波数は、76GHzが使用される。
【0003】
下記特許文献1には、電磁波としてのミリ波の送信信号を送信アンテナから放射する送信部と、目標の対象物からの反射電波としての受信信号を受信する複数の受信用アレーアンテナを含む受信部と、この受信部の受信信号から対象物の距離、相対速度、方位情報を算出する物標検出部とを具備した車載用レーダ装置が記載されている。受信部では、複数の受信用アレーアンテナの複数の受信信号は複数のRFアンプによってそれぞれ増幅された後に、複数の受信ミキサで複数のビート信号にダウンコンバートされる。受信部では、更に複数のビート信号は、複数のローパスフィルタを介して複数のA/D変換器の複数のアナログ入力端子に供給され、複数のA/D変換器の複数のデジタル出力はバッファ部に蓄積され、物標検出部に出力される。
【0004】
下記特許文献2には、参照発振器と波形制御器とガン送信器等とを含んだ送信機と、複数の受信アンテナと複数の受信ミキサと複数のローパスフィルタとマルチプレクサとを含んだRFセンサとを具備するミリ波レーダシステムが記載されている。RFセンサのマルチプレクサの多入力端子は複数のローパスフィルタを介して複数の受信ミキサの複数の出力端子に接続され、マルチプレクサの複数の選択制御端子はビーム選択器によって制御され、複数の受信アンテナによって受信されたレーダ信号から生成されるビデオ信号がマルチプレクサの単一出力端子から順次に出力される。マルチプレクサの出力信号は、増幅器とビデオブランキング回路と単一のA/D変換器とレンジ/ドップラープロセッサとを含んだレーダシグナルプロセッサに供給される。レンジ/ドップラープロセッサの出力信号は、出力信号が表示装置に供給される検出/トラッキングプロセッサに供給される。
【0005】
一方、車載用ミリ波レーダとは、直接関係しないが、下記特許文献3と下記特許文献4には、高分解能を可能とするデジタル補正型A/D変換器が記載されている。
【0006】
下記特許文献3に記載されたA/D変換器は、バックグラウンドデジタル補正型A/D変換器と呼ばれ、高速A/D変換動作を低精度で実行するメインA/D変換ユニットと、低速で高分解能のA/D変換を実行する参照用A/D変換ユニットと、メインA/D変換ユニットのデジタル信号と参照用A/D変換ユニットのデジタル信号とから最終デジタル出力信号を生成するデジタル補正部とを具備する。
【0007】
下記特許文献4に記載されたA/D変換器は、フォアグラウンドデジタル補正型A/D変換器と呼ばれ、メインA/D変換ユニットと、参照用D/A変換器と、スイッチと、フォアグラウンドキャリブレーション部と、デジタル出力生成部とを具備する。キャリブレーション動作期間に、参照用D/A変換器によりキャリブレーションデジタル信号はキャリブレーションアナログ信号に変換され、スイッチを介してキャリブレーションアナログ信号がメインA/D変換ユニットの入力に供給される。メインA/D変換ユニットのデジタル信号はフォアグラウンドキャリブレーション部とデジタル出力生成部に供給され、キャリブレーションデジタル信号とデジタル出力生成部の最終デジタル出力信号とはフォアグラウンドキャリブレーション部に供給され、フォアグラウンドキャリブレーション部の出力はデジタル出力生成部に供給される。その結果、フォアグラウンドキャリブレーション部に供給されるキャリブレーションデジタル信号とデジタル出力生成部の最終デジタル出力信号とが一致するように、フォアグラウンドキャリブレーション部の出力によってデジタル出力生成部が制御される。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2008−241702号 公報
【特許文献2】米国特許 第5,486,832号 明細書
【特許文献3】特開2009−130444号 公報
【特許文献4】特開2009−159415号 公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
本発明者等は本発明に先立ち、自動車に搭載される車載用ミリ波レーダ装置に搭載されるシステムLSI半導体集積回路の研究・開発に従事した。特に、このシステムLSIには、デジタル演算のためのマイクロプロセッサユニット(MPU)を内蔵するだけでなく、車載用ミリ波レーダ装置に搭載される複数の受信アンテナに接続された複数の受信ミキサから生成される受信出力信号が供給されるA/D変換器を内蔵することが要求された。更に、このシステムLSIを搭載する車載用ミリ波レーダ装置は、高精度で対象物の距離、相対速度、方位情報を算出することが要求されるので、A/D変換器には高分解能が要求された。
【0010】
本発明者等は本発明に先立って、車載用ミリ波レーダ装置に搭載されるシステムLSIの内蔵A/D変換器に関して、検討を行った。
【0011】
本発明に先立って本発明者等によって検討されたシステムLSIの内蔵A/D変換器は、上記特許文献1に記載のように複数の受信ミキサから生成される複数の受信出力信号を複数のA/D変換器によってA/D変換する方式である。この方式では、複数の受信出力信号が複数のA/D変換器によって並列にA/D変換されるので、複数のA/D変換器の各A/D変換器は低速動作が許容される。従って、車載用ミリ波レーダ装置の高精度化のために、この並列動作の複数のA/D変換器として、上記特許文献3に記載された高分解能のバックグラウンドデジタル補正型A/D変換器の採用が検討された。しかしながら、バックグラウンドデジタル補正型A/D変換器で低速・高分解能のA/D変換を実行する参照用A/D変換ユニットの半導体チップ占有面積が比較的大きいので、内蔵A/D変換器の全体の半導体チップ占有面積が極めて大きくなると言う問題が本発明に先立った本発明者等による検討によって明らかとされた。更に複数のA/D変換器が並列動作するので、内蔵A/D変換器の消費電力が大きいと言う問題が本発明に先立った本発明者等による検討によって明らかとされた。
【0012】
本発明は、以上のような本発明に先立った本発明者等による検討の結果、なされたものである。
【0013】
従って、本発明の目的とするところは、車載用ミリ波レーダ装置に搭載されマイクロプロセッサユニット(MPU)とA/D変換器とを内蔵する半導体集積回路において、内蔵A/D変換器のチップ占有面積を削減して、更に内蔵A/D変換器の分解能を改善することにある。
【0014】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0015】
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
【0016】
すなわち、本発明の代表的な実施の形態による半導体集積回路では、ミリ波レーダ装置に搭載される複数の受信ミキサから生成される複数の受信出力信号は、単一のA/D変換器によってA/D変換される。更に、この単一のA/D変換器は、デジタル補正型A/D変換器によって構成される。
【0017】
従って、本発明の代表的な実施の形態による方式によれば、内蔵A/D変換器のチップ占有面積が削減され、更に内蔵A/D変換器の分解能を改善することが可能となる。
【0018】
更に、本発明の好適な実施の形態によれば、ミリ波レーダ装置の複数の受信ミキサから生成される複数の受信出力信号を順次にA/D変換するのに必要な高速性能を有する単一のA/D変換器として、バックグラウンドデジタル補正型A/D変換器と比較してデジタル補正処理が短時間のフォアグラウンドデジタル補正型A/D変換器が使用される。またフォアグラウンドデジタル補正型A/D変換器の参照用D/A変換器は、バックグラウンドデジタル補正型A/D変換器の低速で高分解能の参照用A/D変換器と比較して、チップ占有面積が小さくなる。その結果、本発明の好適な実施の形態によれば、単一の内蔵A/D変換器のチップ占有面積を削減して、内蔵A/D変換器の分解能を改善することが可能となる。
【発明の効果】
【0019】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【0020】
すなわち、本発明によれば、車載用ミリ波レーダ装置に搭載されマイクロプロセッサユニット(MPU)とA/D変換器とを内蔵する半導体集積回路において、内蔵A/D変換器のチップ占有面積を削減して、内蔵A/D変換器の分解能を改善することができる。
【図面の簡単な説明】
【0021】
【図1】図1は、マイクロプロセッサユニットとA/D変換器とを内蔵するシステムLSIとしての半導体集積回路100が搭載される本発明の実施の形態1による車載用ミリ波レーダ装置の構成を示す図である。
【図2】図2は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態2によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【図3】図3は、図2に示した本発明の実施の形態2によるシステムLSIとしての半導体集積回路100の受信インターフェース1の具体的な構成を示す図である。
【図4】図4は、図2に示した本発明の実施の形態2によるシステムLSIとしての半導体集積回路100の受信インターフェース1の具体的な他の構成を示す図である。
【図5】図5は、図3に示した受信インターフェース1に含まれたマルチプレクサの複数のスイッチSW1、SW2…SWMに関して、サンプルホールド動作させるための2相クロック信号φ1、φ2と多相制御信号Φ1_1、Φ1_2…の波形を示す図である。
【図6】図6は、図3に示した受信インターフェース1に含まれたマルチプレクサの最終スイッチSWCALに関して、サンプルホールド動作させるための2相クロック信号φ1、φ2と制御信号Φ1_CALの波形を示す図である。
【図7】図7は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態3によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【図8】図8は、図7に示した本発明の実施の形態3による半導体集積回路100の受信インターフェース1にてサンプルホールド容量CとサンプルホールドスイッチSWの省略を可能とする単一のA/D変換器2としてのパイプライン型A/D変換器の構成を示す図である。
【図9】図9は、図7に示した本発明の実施の形態3による半導体集積回路100の受信インターフェース1にてサンプルホールド容量CとサンプルホールドスイッチSWの省略を可能とする単一のA/D変換器2としてのパイプライン型A/D変換器の他の構成を示す図である。
【図10】図10は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態4によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【図11】図11は、図10に示した本発明の実施の形態4によるシステムLSIとしての半導体集積回路100の受信インターフェース1の同時サンプリングの動作を説明する図である。
【図12】図12は、図10に示した本発明の実施の形態4によるシステムLSIとしての半導体集積回路100の受信インターフェース1のフォアグランドキャリブレーション動作を説明する図である。
【図13】図13は、図10に示す本発明の実施の形態4による半導体集積回路100の受信インターフェース1と単一のA/D変換器2を構成する従属接続された複数の乗算型D/A変換器の初段の乗算型D/A変換器MDAC1の具体的な構成を示す図である。
【図14】図14は、図10と図13とに示した本発明の実施の形態4による半導体集積回路100のフォアグランドキャリブレーション動作に使用される使用されるデジタル補正部5の構成を示す図である。
【図15】図15は、図10に示す本発明の実施の形態4による半導体集積回路100の受信インターフェース1の複数のサンプルホールド容量C1、C2…CMが複数の受信アンテナの受信信号を同時にサンプリング可能であることと、単一のA/D変換器2が複数のサンプルホールド容量C1、C2…CMのアナログ電圧を順次にA/D変換する様子を示す図である。
【図16】図16は、図10に示した本発明の実施の形態4による半導体集積回路100のフォアグランドキャリブレーション動作期間に受信インターフェース1の複数のサンプルホールド容量C1、C2…CMにデジタル補正用D/A変換器4から生成される校正用アナログ信号INCALが順次に供給される様子を示す図である。
【図17】図17は、図2に示した本発明の実施の形態2または図7に示した本発明の実施の形態3または図10に示した本発明の実施の形態4によるシステムLSIとしての半導体集積回路100に使用されるデジタル補正用D/A変換器4としてのΣΔ型D/A変換器の構成を示す図である。
【図18】図18は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態6によるシステムインパッケージの構成を示す図である。
【図19】図19は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態7によるシステムインパッケージの構成を示す図である。
【図20】図20は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態8によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【図21】図21は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態9によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【図22】図22は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態10によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【図23】図23は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態11によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【図24】図24は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態12によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【図25】図25は、図24に示した半導体集積回路100において、受信インターフェース1の内部のデジタル補正用D/A変換器4を使用してフォアグラウンドキャリブレーション動作を実行するためのキャリブレーションタイミング信号φCALと2相クロック信号φ1、φ2の波形を示す図である。
【図26】図26は、図24に示した半導体集積回路100において、受信インターフェース1内部のマトリックス・スイッチMatrix_SWを使用して、複数の入力端子IN1、IN2…INMのいずれかの受信アナログ信号を単一のA/D変換器2によってA/D変換する通常動作状態を実行するための2相クロック信号φ1、φ2の波形を示す図である。
【図27】図27は、上述の図2の本発明の実施の形態2または図7の本発明の実施の形態3または図10の本発明の実施の形態4または図18の本発明の実施の形態6または図19の本発明の実施の形態7または図20の本発明の実施の形態8または図21の本発明の実施の形態9または図22の本発明の実施の形態10または図23の本発明の実施の形態11によるシステムLSIまたはシステムインパッケージの校正動作状態と通常動作状態とを示す図である。
【図28】図28は、上述の図2の本発明の実施の形態2または図7の本発明の実施の形態3または図10の本発明の実施の形態4または図18の本発明の実施の形態6または図19の本発明の実施の形態7または図20の本発明の実施の形態8または図21の本発明の実施の形態9または図22の本発明の実施の形態10または図23の本発明の実施の形態11によるシステムLSIまたはシステムインパッケージの校正動作状態と通常動作状態とを示す図である。
【図29】図29は、図10の本発明の実施の形態4または図20の本発明の実施の形態8によるシステムLSIの校正動作状態と通常動作状態とを示す図である。
【図30】図30は、図10の本発明の実施の形態4または図20の本発明の実施の形態8によるシステムLSIの校正動作状態と通常動作状態とを示す図である。
【図31】図31は、図10の本発明の実施の形態4または図20の本発明の実施の形態8によるシステムLSIの校正動作状態と通常動作状態とを示す図である。
【発明を実施するための形態】
【0022】
1.実施の形態の概要
まず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。
【0023】
〔1〕本発明の代表的な実施の形態は、ミリ波レーダ装置に搭載可能な半導体集積回路である。
【0024】
前記半導体集積回路は、前記ミリ波レーダ装置の複数の受信ミキサ(105、108…111)から生成される複数の受信信号をA/D変換するための単一のA/D変換器(2)と、前記A/D変換器の出力デジタル信号に応答するマイクロプロセッサユニット(7)とを具備する。
【0025】
前記単一のA/D変換器は、デジタル補正型A/D変換器によって構成されたことを特徴とするものである(図2参照)。
【0026】
前記実施の形態によれば、内蔵A/D変換器のチップ占有面積を削減して、内蔵A/D変換器の分解能を改善することができる。
【0027】
好適な実施の形態による半導体集積回路は、前記複数の受信信号が供給可能な複数の入力端子(IN1、IN2…INM)を多入力端子とするマルチプレクサを含んだ受信インターフェース(1)を更に具備する。
【0028】
前記単一のA/D変換器としての前記デジタル補正型A/D変換器は、前記受信インターフェース(1)の前記マルチプレクサの出力端子から出力される前記複数の受信信号を順次にA/D変換するフォアグラウンドデジタル補正型A/D変換器(2、3、4、5)であることを特徴とする(図2参照)。
【0029】
他の好適な実施の形態では、前記単一のA/D変換器は従属接続された複数の変換器(MDAC1、MDAC2…MDACN)を有するパイプライン型A/D変換器(2)を含むことを特徴とする(図2参照)。
【0030】
更に他の好適な実施の形態による半導体集積回路は、前記フォアグラウンドデジタル補正型A/D変換器を構成するための補正用信号生成部(3)とデジタル補正用D/A変換器(4)とデジタル補正部(5)とを更に具備する。
【0031】
前記フォアグラウンドデジタル補正型A/D変換器の校正動作の間に、前記補正用信号生成部(3)から生成される校正用デジタル信号が前記デジタル補正用D/A変換器(4)の入力端子に供給され、前記デジタル補正用D/A変換器の出力端子から生成される校正用アナログ信号(INCAL)が前記マルチプレクサの前記出力端子を介して前記単一のA/D変換器(2)の入力端子に供給される。
【0032】
前記校正動作の間に、前記単一のA/D変換器(2)の出力端子から生成されるデジタル校正出力信号と前記補正用信号生成部(3)から生成される前記校正用デジタル信号とが前記デジタル補正部(5)とに供給されことによって、前記デジタル補正部(5)の出力端子からフォアグラウンドデジタル補正出力信号が生成されることを特徴とするものである(図2参照)。
【0033】
より好適な実施の形態では、前記フォアグラウンドデジタル補正型A/D変換器の通常動作の間に、前記マルチプレクサの前記出力端子から出力される前記複数の受信信号が順次に前記単一のA/D変換器(2)の前記入力端子に供給される。
【0034】
前記通常動作の間に、前記単一のA/D変換器(2)の前記出力端子から順次に生成されるデジタル通常出力信号が前記デジタル補正部(5)に供給されことによって、前記デジタル補正部(5)の前記出力端子から通常デジタル補正出力信号が生成されることを特徴とするものである(図2参照)。
【0035】
他のより好適な実施の形態では、前記受信インターフェース(1)は前記マルチプレクサの前記出力端子と前記単一のA/D変換器(2)の前記入力端子との間に接続された1個の容量(C)を更に含んだことを特徴とする(図2参照)。
【0036】
更に他のより好適な実施の形態では、前記受信インターフェース(1)の前記マルチプレクサの前記出力端子と前記単一のA/D変換器(2)の前記入力端子との間は、直流的に接続される(図7参照)。
【0037】
前記パイプライン型A/D変換器(2)の従属接続された前記複数の変換器の初段の変換器(MDAC1)は、内部のサブA/D変換器(SADC)の入力端子とサブD/A変換器(SDAC)の出力端子と増幅器(X2)の入力端子とに接続された内部容量(2C)を含む。
【0038】
前記マルチプレクサの前記出力端子のアナログ入力電圧は、前記初段の変換器(MDAC1)の前記内部容量(2C)にサンプリング可能とされたことを特徴とするものである(図7、図8参照)。
【0039】
別のより好適な実施の形態では、前記受信インターフェース(1)は、前記マルチプレクサの前記多入力端子(IN1、IN2…INM)と前記マルチプレクサの前記出力端子との間にそれぞれ接続された複数の容量素子(C1、C2…CM)を更に含む。
【0040】
前記受信インターフェース(1)は、前記複数の容量素子(C1、C2…CM)と前記デジタル補正用D/A変換器の前出力端子との間にそれぞれ接続された複数の校正スイッチ(SWCAL1、SWCAL2…SWCALM)を更に含む(図10、図13参照)。
【0041】
前記フォアグラウンドデジタル補正型A/D変換器の前記通常動作の間に、前記複数の受信ミキサから生成される前記複数の受信信号が、前記複数の容量素子(C1、C2…CM)に略同時にサンプリングされる。
【0042】
前記フォアグラウンドデジタル補正型A/D変換器の前記校正動作の間に、複数の校正スイッチ(SWCAL1、SWCAL2…SWCALM)が順次にオン状態に制御され、前記デジタル補正用D/A変換器の前記出力端子から生成される前記校正用アナログ信号(INCAL)が前記複数の容量素子(C1、C2…CM)に順次に供給される。
【0043】
前記校正動作の間に、前記複数の容量素子に順次に供給される前記校正用アナログ信号に応答して前記単一のA/D変換器(2)の前記出力端子から順次に生成される複数のデジタル校正出力信号に関して、前記デジタル補正部(5)は順次にデジタル校正動作を実行することを特徴とするものである。
【0044】
具体的な実施の形態では、前記デジタル補正用D/A変換器(4)は、ΣΔ型D/A変換ユニット(41)とスイッチトキャパシタローパスフィルタ(42)との従属接続によって構成されたことを特徴とするものである(図17参照)。
【0045】
他の具体的な実施の形態では、前記単一のA/D変換器(2)と前記マイクロプロセッサユニット(7)とを具備する第1の半導体チップ(100)と、前記デジタル補正用D/A変換器(4A)を構成する第2の半導体チップとは、システムインパッケージの形態に構成された前記半導体集積回路の封止パッケージ(PKG)に内蔵されたことを特徴とするものである(図18、図19参照)。
【0046】
更に他の具体的な実施の形態では、前記デジタル補正用D/A変換器の前出力端子と前記複数の校正スイッチ(SWCAL1、SWCAL2…SWCALM)とは、前記半導体集積回路の外部端子(T)と電気的に接続されたことを特徴とするものである(図20参照)。
【0047】
別の具体的な実施の形態による半導体集積回路は、動作クロック信号(fCLK)の分周動作を実行可能な分周器(12)を更に具備する。
【0048】
前記フォアグラウンドデジタル補正型A/D変換器の前記通常動作の間に、前記分周器(12)の分周数(L)は小さな値に設定され、前記小さな値の前記分周数に設定された前記分周器(12)の通常動作出力クロック信号が前記単一のA/D変換器(2)と前記デジタル補正用D/A変換器(4)とに供給される。
【0049】
前記フォアグラウンドデジタル補正型A/D変換器の前記校正動作の間に、前記分周器(12)の前記分周数(L)は前記小さな値よりも大きな値に設定され、前記大きな値の前記分周数に設定された前記分周器(12)の校正動作出力クロック信号が前記単一のA/D変換器(2)と前記デジタル補正用D/A変換器(4)とに供給されることを特徴とするものである(図21参照)。
【0050】
更に別の具体的な実施の形態による半導体集積回路は、動作クロック信号(fCLK)の分周動作を実行可能な分周器(12)を更に具備する。
【0051】
前記フォアグラウンドデジタル補正型A/D変換器の前記校正動作の間に、前記分周器(12)の前記分周数(L)は前記小さな値よりも大きな値に設定され、前記大きな値の前記分周数に設定された前記分周器(12)の校正動作出力クロック信号と前記動作クロック信号(fCLK)とが前記デジタル補正用D/A変換器(4)と前記単一のA/D変換器(2)とにそれぞれ供給されることを特徴とするものである(図22参照)。
【0052】
より具体的な実施の形態では、前記デジタル補正部(5)は、前記デジタル補正用D/A変換器(4)の非線型特性を補償する非線形補償部(53)を含むことを特徴とするものである(図23参照)。
【0053】
最も具体的な実施の形態では、前記受信インターフェース(1)では、前記複数の入力端子(IN1、IN2…INM)にはマトリックス・スイッチ(Matrix_SW)の複数の入力端子が接続され、前記マトリックス・スイッチの複数の出力端子には容量値に所定のウェイト(1C、2C…2M−1C)が付加された複数の容量素子(C1、C2…CM)が接続されることによって、前記所定のウェイトが付加された前記複数の容量素子によって容量D/A変換器が構成される。
【0054】
前記複数の容量素子を含む前記容量D/A変換器によって、前記デジタル補正用D/A変換器(4)が構成されたことを特徴とするものである(図24参照)。
【0055】
〔2〕本発明の別の観点の代表的な実施の形態は、ミリ波レーダ装置に搭載可能な半導体集積回路の動作方法である。
【0056】
前記半導体集積回路は、前記[1]に記載した本発明の種々の実施の形態のいずれか1つに記載された半導体集積回路である。
【0057】
前記半導体集積回路の電源投入に際しては、前記フォアグラウンドデジタル補正型A/D変換器の前記通常動作(A/D_Conv)の第1回目(T2〜T3)の実行に先立って前記フォアグラウンドデジタル補正型A/D変換器の前記校正動作(Int_Cal)の第1回目(T0〜T1)が実行されることを特徴とするものである(図27〜図31参照)。
【0058】
好適な実施の形態では、前記半導体集積回路の前記電源投入後の前記通常動作(A/D_Conv)の前記第1回目(T2〜T3)の前記実行と前記通常動作(A/D_Conv)の第2回目(T6〜T7)の実行との間に、前記校正動作(Steady_Cal)が中間実行(T4〜T5)されることを特徴とするものである(図27〜図31参照)。
【0059】
他の好適な実施の形態では、前記校正動作(Int_Cal)の前記第1回目(T0〜T1)の実行の後に、前記通常動作(A/D_Conv)の前記第1回目(T4〜T5)の前記実行に先立って前記校正動作(Steady_Cal)の第2回目(T2〜T3)が実行されることを特徴とするものである(図28〜図31参照)。
【0060】
より好適な実施の形態では、前記校正動作(Int_Cal、Steady_Cal)の間に、前記受信インターフェース(1)の前記マルチプレクサの前記複数の容量素子(C1、C2…CM)に関して順次に前記デジタル校正動作が実行されることを特徴とするものである(図29、図30参照)。
【0061】
2.実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【0062】
[実施の形態1]
《車載用ミリ波レーダ装置の構成》
図1は、マイクロプロセッサユニットとA/D変換器とを内蔵するシステムLSIとしての半導体集積回路100が搭載される本発明の実施の形態1による車載用ミリ波レーダ装置の構成を示す図である。
【0063】
図1に示すように、車載用ミリ波レーダ装置は、送信アンテナ103と、複数の受信アンテナ106、109、112と、電圧制御発振器101と、RF電力増幅器102と、複数のアナログフロントエンド部104、107、110と、複数のRF受信部105、108、111と、システムLSI100を具備している。
【0064】
システムLSI100の出力端子OUTからの制御出力信号によって、電圧制御発振器101から生成されるミリ波の送信信号の周波数が制御される。電圧制御発振器101から生成されるミリ波の送信信号は、RF電力増幅器102によって電力増幅された後に送信アンテナ103から自動車の前方と左右斜め前方に放射される。その結果、前方または左右斜め前方の目標物からの反射電波としての受信信号は、複数の受信アンテナ106、109、112によって受信されて、複数のRF受信部105、108、111の複数の受信ミキサの複数の一方の入力端子に供給される。一方、電圧制御発振器101から生成されるミリ波の送信信号の一部の信号が複数のRF受信部105、108、111の複数の受信ミキサの複数の他方の入力端子に受信キャリア信号として供給されているので、複数のRF受信部105、108、111の複数の受信ミキサの複数の出力端子から複数の周波数ダウンコンバート受信信号が生成される。従って、この複数の周波数ダウンコンバート受信信号は、複数のアナログフロントエンド部104、107、110の複数のローパスフィルタを介して、システムLSI100の複数の入力端子IN1、IN2…INMに供給される。
【0065】
[実施の形態2]
《実施の形態2のシステムLSIの構成》
図2は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態2によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【0066】
図2に示すように、半導体集積回路100は、複数の入力端子IN1、IN2…INM、受信インターフェース1、単一のA/D変換器2、補正用信号生成部3、デジタル補正用D/A変換器4、フォアグランドデジタル補正用のデジタル補正部5、車載用ミリ波レーダ装置のためのレーダ用演算部6、マイクロプロセッサユニット(MPU)7、メモリ8、バス9、基準電圧生成部10を含んでいる。また、図2に示した半導体集積回路100はモノリシック半導体集積回路であるので、複数の入力端子IN1、IN2…INM、受信インターフェース1、単一のA/D変換器2、補正用信号生成部3、デジタル補正用D/A変換器4、フォアグランドデジタル補正用のデジタル補正部5、車載用ミリ波レーダ装置のためのレーダ用演算部6、マイクロプロセッサユニット7、メモリ8、バス9、基準電圧生成部10は全て、モノリシック半導体集積回路の半導体チップ内部に集積化されて形成されている。
【0067】
また、図2に示した本発明の実施の形態2によるシステムLSIとしての半導体集積回路100の特徴は、単一のA/D変換器2、補正用信号生成部3、デジタル補正用D/A変換器4、デジタル補正部5、受信インターフェース1により、フォアグランドデジタル補正型A/D変換器が構成されていることである。その結果、単一のA/D変換器2は、車載用ミリ波レーダ装置の複数の受信信号を順次にA/D変換する単一のA/D変換器として、十分な高速性と削減されたチップ占有面積とを実現することが可能となる。
【0068】
《受信インターフェースのマルチプレクサ》
受信インターフェース1の複数の入力端子IN1、IN2…INMには、図1に示した車載用ミリ波レーダ装置に搭載された複数のRF受信部105、108、111の複数の受信ミキサから生成される複数の周波数ダウンコンバート受信信号が供給される。受信インターフェース1は、多入力端子と単一出力端子との間に多数のスイッチSW1、SW2…SWM、SWCALを有するマルチプレクサを含んでいる。マルチプレクサの多数のスイッチの複数のスイッチSW1、SW2…SWMは受信インターフェース1の複数の入力端子IN1、IN2…INMに接続され、マルチプレクサの多数のスイッチの最後のスイッチSWCALはデジタル補正用D/A変換器4の出力端子に接続されている。またマルチプレクサの多数のスイッチSW1、SW2…SWM、SWCALに接続された単一出力端子はサンプルホールド容量Cの一方の端子に接続され、サンプルホールド容量Cの他方の端子はサンプルホールドスイッチSWを介して基準電位VREFに接続されまた単一のA/D変換器2の入力端子に接続されている。
【0069】
《単一のパイプライン型A/D変換器》
図2に示した本発明の実施の形態2によるシステムLSIとしての半導体集積回路100の単一のA/D変換器2としては、特にパイプライン型A/D変換器が選択されている。
【0070】
良く知られているように、A/D変換器としては、フラッシュ型やパイプライン型や逐次比較型やシグマデルタ型等の種々のA/D変換器の選択が可能である。しかしながら、フラッシュ型A/D変換器は極めて高いサンプリングレートとある程度の分解能を実現可能であるが、消費電力とチップ占有面積とが大きいと言う理由によって、フラッシュ型A/D変換器は半導体集積回路100の単一のA/D変換器2として選択されなかった。更に、逐次比較型A/D変換器は比較的高い分解能を実現可能であるがサンプリングレートが極めて低いと言う理由によって、逐次比較型A/D変換器は半導体集積回路100の単一のA/D変換器2として選択されなかった。またシグマデルタ型A/D変換器は極めて高い分解実現可能であるが、サンプリングレートが比較的に低いと言う理由によって、シグマデルタ型A/D変換器は半導体集積回路100の単一のA/D変換器2として選択されなかった。それに対して本発明者等の検討によって、パイプライン型A/D変換器は高いサンプリングレートと比較的高い分解能を実現可能であると言う理由によって、パイプライン型A/D変換器が半導体集積回路100の単一のA/D変換器2として選択されたものである。
【0071】
図2に示した本発明の実施の形態2によるシステムLSIとしての半導体集積回路100の単一のA/D変換器2として構成されたパイプライン型A/D変換器は、良く知られているように、従属接続された複数の乗算型D/A変換器MDAC1、MDAC2…MDACNを含んでいる。従属接続された複数の乗算型D/A変換器MDAC1、MDAC2…MDACNの各乗算型D/A変換器は、サブA/D変換器とサブD/A変換器と減算器と増幅器とを含む。各乗算型D/A変換器のアナログ入力信号はサブA/D変換器によりデジタル信号に変換され、デジタル信号はサブD/A変換器によってアナログ出力信号に変換される。また乗算型D/A変換器のアナログ入力信号とサブD/A変換器のアナログ出力信号とは減算器で減算され、減算器の差分出力信号は利得が2に設定された増幅器で増幅され、増幅器の出力から生成されるアナログ残差信号が次段の乗算型D/A変換器のアナログ入力信号とされる。このようにして、パイプライン型A/D変換器の単一のA/D変換器2からマルチビットのA/D変換デジタル信号が生成され、デジタル補正部5に供給される。
【0072】
《フォアグランドキャリブレーション動作》
図2に示す本発明の実施の形態2によるシステムLSIとしての半導体集積回路100の電源投入時には、半導体集積回路100の動作モードはフォアグランドキャリブレーション動作に設定される。これは、電源投入時の初期化コマンドによって、動作モード設定が可能となる。
【0073】
従って、単一のA/D変換器2、補正用信号生成部3、デジタル補正用D/A変換器4、デジタル補正部5、受信インターフェース1によるフォアグランドキャリブレーション動作の期間には、下記のようにして校正動作(キャリブレーション動作)が実行される。
【0074】
すなわち、この校正動作期間にて補正用信号生成部3から生成される校正用デジタル信号はデジタル補正用D/A変換器4のデジタル入力端子に供給される。従って、校正用アナログ信号INCALがデジタル補正用D/A変換器4のアナログ出力端子から生成され、受信インターフェース1に含まれたマルチプレクサの最終スイッチSWCALを介して単一のA/D変換器2のアナログ入力端子に供給される。その結果、単一のA/D変換器2のデジタル出力端子から、デジタル補正用D/A変換器4の校正用アナログ信号INCALに応答したデジタル出力信号が生成される。単一のA/D変換器2のデジタル出力信号はデジタル補正部5の内部のデジタル出力生成部51とフォアグラウンドキャリブレーション部52とに供給され、補正用信号生成部3の校正用デジタル信号とデジタル出力生成部51の最終デジタル出力信号とはフォアグラウンドキャリブレーション部52に供給され、フォアグラウンドキャリブレーション部52の出力はデジタル出力生成部51に供給される。従って、フォアグラウンドキャリブレーション部52に供給されるキャリブレーションデジタル信号とデジタル出力生成部51の最終デジタル出力信号が一致するように、フォアグラウンドキャリブレーション部52の出力によってデジタル出力生成部51が制御される。
【0075】
《通常動作》
上述したフォアグランドキャリブレーション動作の実行によって、デジタル補正部5のデジタル出力生成部51には単一のA/D変換器2のデジタル出力信号に対応するデジタル補正データが格納される。また、フォアグランドキャリブレーション動作の実行完了の後に、図2に示す本発明の実施の形態2によるシステムLSIとしての半導体集積回路100の通常動作モードに設定される。これは、半導体集積回路100の動作モードを通常動作モードに移行するための通常動作モード移行コマンドを半導体集積回路100に供給することで、可能となる。
【0076】
このように、半導体集積回路100の動作モードの通常動作モードへの移行が完了すると、単一のA/D変換器2は受信インターフェース1のマルチプレクサの出力端子から出力される車載用ミリ波レーダ装置の複数の受信ミキサの複数の受信信号を順次にA/D変換する。その際に、デジタル補正部5のデジタル出力生成部51は、その内部に格納されたデジタル補正データを使用して、単一のA/D変換器2の出力端子から生成されるデジタル出力信号の補正処理を実行するものとなる。その結果、この通常動作モードでは、デジタル補正部5のデジタル出力生成部51の出力端子から、高精度で高分解能の通常動作デジタル補正出力信号が生成されることが可能となる。
【0077】
《高精度の車間距離制御》
以上説明した校正動作(キャリブレーション動作)によって、単一のA/D変換器2、補正用信号生成部3、デジタル補正用D/A変換器4、デジタル補正部5、受信インターフェース1により構成されるフォアグランドデジタル補正型A/D変換器が高い分解能とされることが可能となる。その結果、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置は、高精度で、対象物の距離、相対速度、方位情報を算出することが可能となる。従って、図1に示した車載用ミリ波レーダ装置を搭載した自動車は、高い安全性の運転が可能となるものである。
【0078】
すなわち、複数の受信アンテナの受信信号に応答して単一のA/D変換器2の出力から順次に出力される受信デジタル信号は、車載用ミリ波レーダ装置のためのレーダ用演算部6によってデジタル演算処理される。前方または左右前方の自動車との車間距離が危険な値となった場合には、レーダ用演算部6によるデジタル演算処理結果のデータはこの危険な値を反映するものとなる。従って、このような状況では、バス9を介して供給されるレーダ用演算部6によるデジタル演算処理結果に応答してマイクロプロセッサユニット(MPU)7が、自動車のエンジン制御やブレーキ制御を実行することで、交通事故の回避が可能となる。尚、レーダ用演算部6のデジタル演算処理結果に応答したマイクロプロセッサユニット7による自動車のエンジン制御やブレーキ制御は、メモリ8の不揮発性メモリに格納されたソフトウェアにより実行可能とされている。更に、レーダ用演算部6によるデジタル演算処理も、レーダ用演算部6のハードウェアにより実行されるだけではなく、メモリ8の不揮発性メモリに格納されたソフトウェアによって実行することも可能である。
【0079】
《受信インターフェースの具体的な構成》
図3は、図2に示した本発明の実施の形態2によるシステムLSIとしての半導体集積回路100の受信インターフェース1の具体的な構成を示す図である。
【0080】
図3に示す受信インターフェース1は、多入力端子と単一出力端子との間に多数のスイッチSW1、SW2…SWM、SWCALを有するマルチプレクサを含んでいる。多数のスイッチSW1、SW2…SWM、SWCALのオン状態とオフ状態とは、多数の多相制御信号Φ1_1、Φ1_2…Φ1_M、Φ1_CALのハイレベルとローレベルによって制御される。受信インターフェース1では、更に2相クロック信号φ1、φ2によってオン状態とオフ状態とが制御されるスイッチと容量CとオペアンプOpAmpと上述したマルチプレクサとによってサンプルホールド回路が構成されている。
【0081】
図5は、図3に示した受信インターフェース1に含まれたマルチプレクサの複数のスイッチSW1、SW2…SWMに関して、サンプルホールド動作させるための2相クロック信号φ1、φ2と多相制御信号Φ1_1、Φ1_2…の波形を示す図である。
【0082】
図5に示すように、第1クロック信号φ1のハイレベルのサンプリング期間において、多相制御信号Φ1_1、Φ1_2…のいずれかがハイレベルとなり、複数のスイッチSW1、SW2…SWMのいずれかがオン状態となって、アナログ入力信号がマルチプレクサの単一出力端子に接続された第1個目の容量Cの両端間にサンプリングされる。
【0083】
次に、第2クロック信号φ2のハイレベルのホールド期間では、第1個目の容量Cの電荷はオペアンプOpAmpの反転入力端子と出力端子との間に接続された第2個目の容量Cに転送される。
【0084】
図6は、図3に示した受信インターフェース1に含まれたマルチプレクサの最終スイッチSWCALに関して、サンプルホールド動作させるための2相クロック信号φ1、φ2と制御信号Φ1_CALの波形を示す図である。
【0085】
図6に示すように、第1クロック信号φ1がハイレベルのサンプリング期間において、最終制御信号Φ1_CALがハイレベルとなり、最終スイッチSWCALがオン状態となって、デジタル補正用D/A変換器4からの校正用アナログ入力信号がマルチプレクサの単一出力端子に接続された第1個目の容量Cの両端間にサンプリングされる。次に第2クロック信号φ2がハイレベルのホールド期間では、第1個目の容量Cの電荷はオペアンプOpAmpの反転入力端子と出力端子との間に接続された第2個目の容量Cに転送される。
【0086】
図4は、図2に示した本発明の実施の形態2によるシステムLSIとしての半導体集積回路100の受信インターフェース1の具体的な他の構成を示す図である。図4に示した受信インターフェース1の具体的な他の構成は、図3に示した受信インターフェース1の具体的な構成と、略同一の構成となっている。図4に示した受信インターフェース1も、図5と図6に示した波形によってサンプルホールド動作することが可能である。
【0087】
[実施の形態3]
《実施の形態3のシステムLSIの構成》
図7は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態3によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【0088】
図7に示した本発明の実施の形態3による半導体集積回路100が図2に示した本発明の実施の形態2による半導体集積回路100と相違するのは、下記の点である。
【0089】
すなわち、図7の半導体集積回路100の受信インターフェース1では、図2の半導体集積回路100の受信インターフェース1のサンプルホールド容量CとサンプルホールドスイッチSWとが省略されている。従って、図2の半導体集積回路100と比較して、図7に示す本発明の実施の形態3による半導体集積回路100は、半導体チップ占有面積と消費電流の削減を可能とすることができる。
【0090】
図8は、図7に示した本発明の実施の形態3による半導体集積回路100の受信インターフェース1にてサンプルホールド容量CとサンプルホールドスイッチSWの省略を可能とする単一のA/D変換器2としてのパイプライン型A/D変換器の構成を示す図である。
【0091】
図8に示すように、受信インターフェース1のマルチプレクサの多数のスイッチの複数のスイッチSW1、SW2……SWMの単一出力端子に、単一のA/D変換器2を構成する従属接続された複数の乗算型D/A変換器MDAC1、MDAC2…MDACNの初段の乗算型D/A変換器MDAC1が接続される。初段の乗算型D/A変換器MDAC1は、サブA/D変換器SADCとサブD/A変換器SDACと減算器Nodeと増幅器X2とを含んでいる。サブA/D変換器SADCの入力端子は、第1クロック信号φ1により制御されるスイッチを介して受信インターフェース1のマルチプレクサの単一出力端子に接続されている。従って、受信インターフェース1のマルチプレクサの単一出力端子のアナログ入力信号に応答して、サブA/D変換器SADCの出力端子から1.5ビットのデジタル出力信号が生成されサブD/A変換器SDACのデジタル入力端子に供給される。その結果、サブA/D変換器SADCの1.5ビットのデジタル出力信号に応答して、高レベルアナログ出力電圧Vpと中間レベルアナログ出力電圧Vcと低レベルアナログ出力電圧Vnのいずれかのアナログ出力電圧がサブD/A変換器SDACによって選択される。
【0092】
図8に示すように増幅器X2は、容量値が2Cに設定された入力容量と容量値がCに設定された帰還容量と第1クロック信号φ1により制御される2個のスイッチとオペアンプOpAmpとによって構成される。従って、第1クロック信号φ1のハイレベル期間に、受信インターフェース1のマルチプレクサの単一出力端子のアナログ入力電圧は、サブA/D変換器SADCの入力端子と増幅器X2の容量値2Cの入力容量の両端間に供給される。次の第2クロック信号φ2のハイレベル期間に、減算器NodeにサブA/D変換器SADCのアナログ入力電圧とサブD/A変換器SDACのアナログ出力電圧の差分出力電圧が生成される。減算器Nodeから生成される差分出力電圧は容量値2Cの入力容量と容量値の帰還容量とによって利得が2に設定された増幅器X2によって増幅され、増幅器X2の出力から生成されるアナログ残差信号が第2段目の乗算型D/A変換器MDAC2の入力端子に供給される。第2段目の乗算型D/A変換器MDAC2から最終段の乗算型D/A変換器MDACNも、初段の乗算型D/A変換器MDAC1と全く同様に容量値2Cの入力容量と容量値の帰還容量と第1クロック信号φ1により制御される2個のスイッチとオペアンプOpAmpとを含む増幅器X2と、サブA/D変換器SADCと、サブD/A変換器SDACと、減算器Nodeにより構成されることが可能である。
【0093】
図9は、図7に示した本発明の実施の形態3による半導体集積回路100の受信インターフェース1にてサンプルホールド容量CとサンプルホールドスイッチSWの省略を可能とする単一のA/D変換器2としてのパイプライン型A/D変換器の他の構成を示す図である。
【0094】
図9に示した単一のA/D変換器2としてのパイプライン型A/D変換器の他の構成が、図8に示した単一のA/D変換器2としてのパイプライン型A/D変換器の構成と相違するのは、下記の点である。
【0095】
すなわち、図9に示す初段の乗算型D/A変換器MDAC1の増幅器X2が、容量値Cの入力容量と、容量値Cの帰還容量と、第1クロック信号φ1により制御される2個のスイッチと、第2クロック信号φ2により制御される1個のスイッチと、オペアンプOpAmpを含む点が、図8に示したパイプライン型A/D変換器の構成との相違である。図9に示した単一のA/D変換器2としてのパイプライン型A/D変換器の基本的な動作は、図8に示したパイプライン型A/D変換器の動作と同一であるので、ここでは説明を省略する。
【0096】
[実施の形態4]
《実施の形態4のシステムLSIの構成》
図10は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態4によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【0097】
図10に示した本発明の実施の形態4による半導体集積回路100が図2に示した本発明の実施の形態2による半導体集積回路100と相違するのは、下記の点である。
【0098】
すなわち、図10の半導体集積回路100の受信インターフェース1では、マルチプレクサの複数の入力端子IN1、IN2…INMの複数のチャンネルで同時サンプリングを実現するために、複数のサンプルホールド容量C1、C2…CMが配置されている。従って、図10の本発明の実施の形態4による半導体集積回路100のシステムLSIが図1に示した本発明の実施の形態1の車載用ミリ波レーダ装置に搭載される場合には、下記のような利点が得られる。
【0099】
すなわち、複数のサンプルホールド容量C1、C2…CMにより同時サンプリングが実現されるので、送信アンテナ103から生成されるミリ波からの反射電波を複数の受信アンテナ106、109、112で同時に受信でき、複数の受信アンテナ106、109、112の受信信号を複数のサンプルホールド容量C1、C2…CMによって同時にサンプリングすることが可能となる。この場合には、車載用ミリ波レーダ装置は、より高い精度で対象物の距離、相対速度、方位情報を算出することが可能となる。
【0100】
更に、図10に示した本発明の実施の形態4による半導体集積回路100では、受信インターフェース1に複数のサンプルホールド容量C1、C2…CMが配置されたことによって、下記のような変更が生じている。
【0101】
すなわち、第1の変更点は、複数のサンプルホールド容量C1、C2…CMの複数の一端はマルチプレクサの複数の入力端子IN1、IN2…INMに接続され更に複数の最終スイッチSWCAL1、SWCAL2…SWCALMの一端に接続され、複数の最終スイッチSWCAL1、SWCAL2…SWCALMの他端にはデジタル補正用D/A変換器4から生成される校正用アナログ信号INCALが共通に供給される。また更に、複数の最終スイッチSWCAL1、SWCAL2…SWCALMのいずれのスイッチがオン状態に選択されるかは、補正用マルチプレックス制御器11から生成される複数の制御信号により制御される。尚、補正用マルチプレックス制御器11から生成される複数の制御信号は、フォアグランドキャリブレーションのためのデジタル補正部5にも同様に供給されている。また更に、複数のサンプルホールド容量C1、C2…CMの複数の他端は、複数のサンプルホールドスイッチSWを介して基準電位VREFに共通に接続されている。
【0102】
従って、図10に示す本発明の実施の形態4による半導体集積回路100のフォアグランドキャリブレーション動作では、複数の最終スイッチSWCAL1、SWCAL2…SWCALMが補正用マルチプレックス制御器11から生成される複数の制御信号によって順次にオン状態に制御される。すなわち、最初のスイッチSWCAL1がオン状態の間には校正用アナログ信号INCALが最初のサンプルホールド容量C1に供給され、最初のサンプルホールド容量C1の供給アナログ入力電圧の単一のA/D変換器2のA/D変換出力デジタル信号に関してデジタル補正部5によってフォアグランドキャリブレーション動作が実行される。この時に、最初のサンプルホールド容量C1の容量値誤差が有っても、単一のA/D変換器2の出力から高精度と高分解能のA/D変換出力デジタル信号が生成されるようにフォアグランドキャリブレーション動作が実行される。次に2番目のスイッチSWCAL2がオン状態の間に校正用アナログ信号INCALが2番目のサンプルホールド容量C2に供給され、2番目のサンプルホールド容量C2の供給アナログ入力電圧の単一のA/D変換器2のA/D変換出力デジタル信号に関してデジタル補正部5によりフォアグランドキャリブレーション動作が実行される。この時に、2番目のサンプルホールド容量C2の容量値誤差が有っても、単一のA/D変換器2の出力から高精度と高分解能のA/D変換出力デジタル信号が生成されるようにフォアグランドキャリブレーション動作が実行される。最後に、M番目のスイッチSWCALMがオン状態の間に校正用アナログ信号INCALがM番目のサンプルホールド容量CMに供給され、M番目のサンプルホールド容量CMの供給アナログ入力電圧の単一のA/D変換器2のA/D変換出力デジタル信号に関してデジタル補正部5によってフォアグランドキャリブレーション動作が実行される。この時には、M番目のサンプルホールド容量CMの容量値誤差が有っても、単一のA/D変換器2の出力から高精度と高分解能とのA/D変換出力デジタル信号が生成されるようにフォアグランドキャリブレーション動作が実行される。
【0103】
《同時サンプリング動作とキャリブレーション動作》
図11は、図10に示した本発明の実施の形態4によるシステムLSIとしての半導体集積回路100の受信インターフェース1の同時サンプリングの動作を説明する図である。
【0104】
図11に示した受信インターフェース1では、マルチプレクサの複数の入力端子IN1、IN2…INMと複数のサンプルホールド容量C1、C2…CMの複数の一端との間に接続された複数のスイッチSW1、SW2…SWMが第1クロック信号φ1によって同時にオン状態に制御される。その結果、複数の受信アンテナ106、109、112の受信信号は、同時にオン状態に制御される複数のスイッチSW1、SW2…SWMよって複数のサンプルホールド容量C1、C2…CMに同時にサンプリングすることが可能となる。
【0105】
図12は、図10に示した本発明の実施の形態4によるシステムLSIとしての半導体集積回路100の受信インターフェース1のフォアグランドキャリブレーション動作を説明する図である。
【0106】
図12に示した受信インターフェース1では、複数の最終スイッチSWCAL1、SWCAL2…SWCALMが補正用マルチプレックス制御器11から生成される複数の制御信号ΦCAL1、ΦCAL2…ΦCALMにより順次にオン状態に制御される。図12では、最初のスイッチSWCAL1がオン状態の間には校正用アナログ信号INCALが最初のサンプルホールド容量C1に供給される様子が示されている。それによって、最初のサンプルホールド容量C1の供給アナログ入力電圧の単一のA/D変換器2のA/D変換出力デジタル信号に関して、デジタル補正部5によってフォアグランドキャリブレーション動作が実行される。
【0107】
図13は、図10に示す本発明の実施の形態4による半導体集積回路100の受信インターフェース1と単一のA/D変換器2を構成する従属接続された複数の乗算型D/A変換器の初段の乗算型D/A変換器MDAC1の具体的な構成を示す図である。
【0108】
図13に示したように、受信インターフェース1の複数のサンプルホールド容量C1、C2…CMの複数の他端は、マルチプレクサの多入力端子としての複数のスイッチsw1、sw2…swMを介して、マルチプレクサの単一出力端子に接続されている。マルチプレクサの複数のスイッチsw1、sw2…swMは、多相の制御信号φ2_1、φ2_2…φ2_Mによって制御される。複数のスイッチsw1、sw2…swMにより構成されたマルチプレクサの単一出力端子は、パイプライン型A/D変換器で構成された単一のA/D変換器2の従属接続された複数の乗算型D/A変換器の初段の乗算型D/A変換器MDAC1の入力端子に接続されている。
【0109】
図13に示した初段の乗算型D/A変換器MDAC1も、図8に示した初段の乗算型D/A変換器MDAC1と同様に、サブA/D変換器SADCとサブD/A変換器SDACと減算器Nodeと増幅器X2とによって構成されている。
【0110】
図14は、図10と図13とに示した本発明の実施の形態4による半導体集積回路100のフォアグランドキャリブレーション動作に使用される使用されるデジタル補正部5の構成を示す図である。
【0111】
図14に示すように、デジタル補正部5は、デジタル出力生成部51と、フォアグラウンドキャリブレーション部52の複数の校正部521、522…52Mと、選択器54とを含んでいる。
【0112】
単一のA/D変換器2のデジタル出力信号DADCはデジタル補正部5の内部のデジタル出力生成部51とフォアグラウンドキャリブレーション部52の複数の校正部521、522…52Mに供給され、補正用信号生成部3の校正用デジタル信号DCALとデジタル出力生成部51の最終デジタル出力信号DOUTとはフォアグラウンドキャリブレーション部52の複数の校正部521、522…52Mに供給される。また、フォアグラウンドキャリブレーション部52の複数の校正部521、522…52Mの出力は、選択器54によって選択されデジタル出力生成部51に供給される。
【0113】
図10と図13とに示した受信インターフェース1の複数の最終スイッチSWCAL1、SWCAL2…SWCALMが補正用マルチプレックス制御器11から生成される制御信号DMUXによって順次にオン状態に制御される際に、この制御信号DMUXは図14に示すデジタル補正部5の選択器54とフォアグラウンドキャリブレーション部52の複数の校正部521、522…52Mとに供給される。
【0114】
最初に、最初のスイッチSWCAL1がオン状態に制御され最初のサンプルホールド容量C1に関してデジタル補正部5によってフォアグランドキャリブレーション動作が実行される際、補正用マルチプレックス制御器11の制御信号DMUXによりキャリブレーション部52の最初の校正部521が選択される。従って、最初のサンプルホールド容量C1の単一のA/D変換器2のデジタル出力信号DADCに関して、最初の校正部521に供給される校正デジタル信号DCALとデジタル出力生成部51の最終デジタル出力信号DOUTが一致するように、選択器54から供給されるフォアグラウンドキャリブレーション部52の最初の校正部521の出力によってデジタル出力生成部51が制御される。
【0115】
その次に、2番目のスイッチSWCAL2がオン状態に制御され、2番目のサンプルホールド容量C2に関してデジタル補正部5によってフォアグランドキャリブレーション動作が実行される際、補正用マルチプレックス制御器11の制御信号DMUXによりキャリブレーション部52の2番目の校正部522が選択される。従って、2番目のサンプルホールド容量C2の単一のA/D変換器2のデジタル出力信号DADCに関して、2番目の校正部522に供給される校正デジタル信号DCALとデジタル出力生成部51の最終デジタル出力信号DOUTが一致するように、選択器54から供給されるフォアグラウンドキャリブレーション部52の2番目の校正部522の出力によってデジタル出力生成部51が制御される。
【0116】
最後に、M番目のスイッチSWCALMがオン状態に制御され、M番目のサンプルホールド容量CMに関してデジタル補正部5によってフォアグランドキャリブレーション動作が実行される際、補正用マルチプレックス制御器11の制御信号DMUXによってキャリブレーション部52のM番目の校正部52Mが選択される。従って、M番目のサンプルホールド容量CMの単一のA/D変換器2のデジタル出力信号DADCに関して、M番目の校正部52Mに供給される校正デジタル信号DCALとデジタル出力生成部51の最終デジタル出力信号DOUTが一致するように、選択器54から供給されるフォアグラウンドキャリブレーション部52のM番目の校正部52Mの出力によってデジタル出力生成部51が制御される。
【0117】
図15は、図10に示す本発明の実施の形態4による半導体集積回路100の受信インターフェース1の複数のサンプルホールド容量C1、C2…CMが複数の受信アンテナの受信信号を同時にサンプリング可能であることと、単一のA/D変換器2が複数のサンプルホールド容量C1、C2…CMのアナログ電圧を順次にA/D変換する様子を示す図である。
【0118】
図15に示すように、サンプリングパルスφSのハイレベル期間にて、図10に示す本発明の実施の形態4による半導体集積回路100の受信インターフェース1の複数のスイッチSW1、SW2…SWMは、第1クロック信号φ1によって同時にオン状態に制御される。その結果、複数の受信アンテナ106、109、112の受信信号は、同時にオン状態に制御される複数のスイッチSW1、SW2…SWMよって複数のサンプルホールド容量C1、C2…CMに同時にサンプリングされることが可能となる。
【0119】
サンプリングパルスφSのローレベル期間のホールド期間(ホールドパルスφHのハイレベル期間)において、多相の制御信号φ2_1、φ2_2…φ2_Mのパルスが順次にハイレベルに制御される。その結果、受信インターフェース1の複数のサンプルホールド容量C1、C2…CMに接続されたマルチプレクサの複数のスイッチsw1、sw2…swMが、多相の制御信号φ2_1、φ2_2…φ2_Mによって順次にオン状態に制御される。
【0120】
第1クロック信号φ1の第1ハイレベル期間に、最初のサンプルホールド容量C1のアナログ電圧が単一のA/D変換器2の初段の乗算型D/A変換器MDAC1のサブA/D変換器SADCの入力端子に供給される。第1クロック信号φ1の第1ハイレベル期間の後の第2クロック信号φ2の第2ハイレベル期間に、単一のA/D変換器2の初段の乗算型D/A変換器MDAC1のサブD/A変換器SDACが活性化される。従って、初段の乗算型D/A変換器MDAC1から生成されるアナログ残差信号が、次段の乗算型D/A変換器MDAC2のアナログ入力端子に供給される。
【0121】
次に第1クロック信号φ1の第2ハイレベル期間に、2番目のサンプルホールド容量C2のアナログ電圧が単一のA/D変換器2の初段の乗算型D/A変換器MDAC1のサブA/D変換器SADCの入力端子に供給される。第1クロック信号φ1の第2ハイレベル期間の後の第2クロック信号φ2の第3ハイレベル期間に、単一のA/D変換器2の初段の乗算型D/A変換器MDAC1のサブD/A変換器SDACが活性化される。従って、初段の乗算型D/A変換器MDAC1から生成されるアナログ残差信号が、次段の乗算型D/A変換器MDAC2のアナログ入力端子に供給される。
【0122】
図16は、図10に示した本発明の実施の形態4による半導体集積回路100のフォアグランドキャリブレーション動作期間に受信インターフェース1の複数のサンプルホールド容量C1、C2…CMにデジタル補正用D/A変換器4から生成される校正用アナログ信号INCALが順次に供給される様子を示す図である。
【0123】
図16に示したように、多相校正制御信号ΦCAL1、ΦCAL2…が順次にハイレベルに設定されるので、受信インターフェース1の複数の最終スイッチSWCAL1、SWCAL2…SWCALMが順次にオン状態に制御される。従って、デジタル補正用D/A変換器4から生成される校正用アナログ信号INCALは、順次にオン状態に制御される複数の最終スイッチSWCAL1、SWCAL2…SWCALMを介して複数のサンプルホールド容量C1、C2…CMに順次に供給される。
【0124】
第1クロック信号φ1の第1ハイレベル期間に、最初のサンプルホールド容量C1の校正用アナログ信号INCALが単一のA/D変換器2の初段の乗算型D/A変換器MDAC1のサブA/D変換器SADCの入力端子に供給される。第1クロック信号φ1の第1ハイレベル期間の後の第2クロック信号φ2の第2ハイレベル期間に、単一のA/D変換器2の初段の乗算型D/A変換器MDAC1のサブD/A変換器SDACが活性化される。従って、初段の乗算型D/A変換器MDAC1から生成されるアナログ残差信号が、次段の乗算型D/A変換器MDAC2のアナログ入力端子に供給される。
【0125】
次に第1クロック信号φ1の第2ハイレベル期間には、2番目のサンプルホールド容量C2の校正用アナログ信号INCALが単一のA/D変換器2の初段の乗算型D/A変換器MDAC1のサブA/D変換器SADCの入力端子に供給される。第1クロック信号φ1の第2ハイレベル期間の後の第2クロック信号φ2の第3ハイレベル期間に、単一のA/D変換器2の初段の乗算型D/A変換器MDAC1のサブD/A変換器SDACが活性化される。従って、初段の乗算型D/A変換器MDAC1から生成されるアナログ残差信号が、次段の乗算型D/A変換器MDAC2のアナログ入力端子に供給される。
【0126】
[実施の形態5]
《デジタル補正用D/A変換器としてのΣΔ型D/A変換器》
図17は、図2に示した本発明の実施の形態2または図7に示した本発明の実施の形態3または図10に示した本発明の実施の形態4によるシステムLSIとしての半導体集積回路100に使用されるデジタル補正用D/A変換器4としてのΣΔ型D/A変換器の構成を示す図である。
【0127】
図17に示すようにデジタル補正用D/A変換器4としてのΣΔ型D/A変換器は、ΣΔ型D/A変換ユニット41とスイッチトキャパシタローパスフィルタ42とを含んでいる。
【0128】
ΣΔ型D/A変換ユニット41は、例えば16ビットのデジタルフィルタ410と、17ビット出力の補間器411と、加算器412、414と、遅延回路413、414、416と、1ビット出力の量子化器415とを含んでいる。加算器412、414と遅延回路413、414とはデジタル積分器を構成しているので、加算器412、414と遅延回路413、414、416と量子化器415とは2次ΣΔD/A変換を実行する。量子化器415の量子化雑音に関して、遅延回路416を介してのフィードバック信号の振幅値が高周波成分で減少するので、加算器412、414の出力信号の振幅値が高周波成分で反対に増加するようになる。従って、量子化器415の量子化雑音が高周波領域に移動して、ノイズ・シェーピング効果が得られ、比較的低い周波数の信号帯域における量子化雑音の雑音レベルを低減することが可能となる。一方、ノイズ・シェーピング効果による高周波領域に移動した比較的高レベルの量子化雑音は、スイッチトキャパシタローパスフィルタ42によって十分抑圧されることが可能となる。
【0129】
スイッチトキャパシタローパスフィルタ42は、入力スイッチトキャパシタ回路421とフィードバックスイッチトキャパシタ回路422とオペアンプ423とフィードバック容量424によって構成されている。
【0130】
良く知られているように、D/A変換器としては、ΣΔ型D/A変換器以外も、抵抗ラダー型や電圧ポテンショメータ型や電流セル・マトリックス型等の他のD/A変換器が存在する。しかし、これらの他のD/A変換器と比較して、ΣΔ型D/A変換ユニット41は、チップ占有面積と消費電力とが小さく高分解能で高精度の特性を有している。
【0131】
また更にスイッチトキャパシタローパスフィルタ42は離散時間処理フィルタとして機能するので、受動素子の素子バラツキによる特性変動を抑制すると言う効果を得ることが可能である。
【0132】
更に、図7に示した本発明の実施の形態5によるデジタル補正用D/A変換器4としてのΣΔ型D/A変換器は、後述の図20に示す本発明の実施の形態8または図21に示す本発明の実施の形態9または図22に示す本発明の実施の形態10または図23に示す本発明の実施の形態11によるシステムLSIとしての半導体集積回路100に使用されるデジタル補正用D/A変換器4として使用されことが可能である。
【0133】
[実施の形態6]
《実施の形態6のシステムインパッケージの構成》
図18は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態6によるシステムインパッケージの構成を示す図である。
【0134】
良く知られているように、システムインパッケージ(SIP)は、マルチチップモジュール(MCM)とも呼ばれ、複数の半導体チップを封止パッケージ内部に内蔵した混成半導体集積回路である。
【0135】
図18に示した本発明の実施の形態6によるシステムインパッケージが図2に示した本発明の実施の形態2による半導体集積回路100と相違するのは、下記の点である。
【0136】
すなわち、図18の本発明の実施の形態6によるシステムインパッケージのパッケージPKG内部には、システムLSIとしての半導体集積回路100の半導体チップとデジタル補正用D/A変換器4Aの半導体チップとが内蔵されたものである。また半導体集積回路100の半導体チップと別の半導体チップに構成されたデジタル補正用D/A変換器4Aは、図2に示した本発明の実施の形態2による半導体集積回路100の半導体チップに内蔵されたデジタル補正用D/A変換器4と基本的に同一のD/A変換の機能を有したものである。
【0137】
図18に示した本発明の実施の形態6によるシステムインパッケージにおいて、システムLSIとしての半導体集積回路100の半導体チップと別の半導体チップに構成されたデジタル補正用D/A変換器4Aは、抵抗ラダー型や電圧ポテンショメータ型や電流セル・マトリックス型等の汎用D/A変換器の半導体チップを流用することができる。また、この汎用D/A変換器は、比較的高い分解能を実現することが可能である。
【0138】
図18に示すように好適な実施の形態では、半導体集積回路100の補正用信号生成部3から生成される校正用デジタル信号DCALは、半導体チップ外部の1ビットのシリアル転送線を介して別半導体チップの汎用D/A変換器で構成されたデジタル補正用D/A変換器4Aのデジタル入力端子に供給される。従って、デジタル補正用D/A変換器4AのD/A変換コア回路は、汎用D/A変換器のD/A変換コア回路の設計資産を流用するが、デジタル入力インターフェースはマルチビットのパラレル転送から1ビットのシリアル転送に設計が変更されている。また1ビットのシリアル転送線のために、転送クロック信号CLKが補正用信号生成部3から半導体チップ外部のクロック転送線を介してデジタル補正用D/A変換器4Aのクロック入力端子に供給される。
【0139】
[実施の形態7]
《実施の形態7のシステムインパッケージの構成》
図19は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態7によるシステムインパッケージの構成を示す図である。
【0140】
図19に示した本発明の実施の形態7によるシステムインパッケージが 図18に示した本発明の実施の形態6によるシステムインパッケージと相違するのは、下記の点である。
【0141】
すなちわ、図19に示した本発明の実施の形態7によるシステムインパッケージでは、別の半導体チップで構成されたデジタル補正用D/A変換器4Aには、更に別の半導体チップで構成された基準電圧生成部10Aから生成される基準電圧が供給される。更に、図19に示した半導体集積回路100の単一のA/D変換器2として構成されたパイプライン型A/D変換器の複数の乗算型D/A変換器MDAC1、MDAC2…MDACNにも、別の半導体チップで構成された基準電圧生成部10Aから生成される基準電圧が供給される。
【0142】
従って、半導体集積回路100の半導体チップと別の半導体チップに構成された基準電圧生成部10Aは、図2に示した本発明の実施の形態2による半導体集積回路100の半導体チップに内蔵された基準電圧生成部10と基本的に同一の基準電圧生成の機能を有したものである。
【0143】
[実施の形態8]
《実施の形態8のシステムLSIの構成》
図20は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態8によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【0144】
図20に示した本発明の実施の形態8による半導体集積回路100が図10に示した本発明の実施の形態4による半導体集積回路100と相違するのは、下記の点である。
【0145】
すなわち、図20の半導体集積回路100には、デジタル補正用D/A変換器4から生成される校正用アナログ信号INCALを半導体集積回路100の半導体チップ外部から検査するための外部測定端子Tが接続されている。従って、半導体集積回路100の量産工程の半導体チップの検査工程で、デジタル補正用D/A変換器4から生成される校正用アナログ信号INCALの電圧レベルを外部測定端子Tから測定することで、不良半導体チップをスクリーニングすることが可能となる。
【0146】
更に、半導体集積回路100の量産工程の半導体チップの別な検査工程でこの外部測定端子Tを利用して、受信インターフェース1の複数のサンプルホールド容量C1、C2…CMの各容量の両端子間のショート不良を検査することが可能となる。すなわち、この検査工程で、受信インターフェース1の複数の最終スイッチSWCAL1、SWCAL2…SWCALMを順次にオン状態に制御することにより、各容量の両端子間のショート不良の検査が可能となる。
【0147】
[実施の形態9]
《実施の形態9のシステムLSIの構成》
図21は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態9によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【0148】
図21に示した本発明の実施の形態9による半導体集積回路100が図2に示した本発明の実施の形態2による半導体集積回路100と相違するのは、下記の点である。
【0149】
すなわち、図21の半導体集積回路100に内蔵された単一のA/D変換器2として構成されたパイプライン型A/D変換器とデジタル補正用D/A変換器4に分周器12の出力端子が接続され、分周器12の入力端子には半導体チップ外部から周波数fCLKのクロック信号が供給可能とされている。
【0150】
すなわち、車載用ミリ波レーダ装置に搭載された複数の受信アンテナ106、109、112の受信信号が単一のA/D変換器2によりA/D変換される通常動作状態では、分周器12の分周比1/Lを設定する分周数Lは1に設定される。従って、この通常動作状態では、単一のA/D変換器2として構成されたパイプライン型A/D変換器は、周波数fCLKのクロック信号のレートで動作する。
【0151】
一方、デジタル補正用D/A変換器4のアナログ出力端子から生成される校正用アナログ信号INCALが単一のA/D変換器2によりA/D変換されるフォアキャリブレーション動作の状態では、分周器12の分周比1/Lを設定する分周数Lは1より大きな値に設定される。従って、この校正動作の状態では、単一のA/D変換器2として構成されたパイプライン型A/D変換器とデジタル補正用D/A変換器4とは、クロック信号の周波数fCLKよりも低い周波数レートで動作する。
【0152】
従って、図21の半導体集積回路100によると、デジタル補正用D/A変換器4の設計が容易となる。ただし、単一のA/D変換器2として構成されたパイプライン型A/D変換器は、校正動作状態と通常動作状態とで周波数レートが相違するため、高い周波数レートの通常動作状態で不完全セットリングが発生することのないように設計を考慮する必要がある。
【0153】
[実施の形態10]
《実施の形態10のシステムLSIの構成》
図22は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態10によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【0154】
図22に示した本発明の実施の形態10による半導体集積回路100が図21に示した本発明の実施の形態9による半導体集積回路100と相違するのは、下記の点である。
【0155】
すなわち、図22の半導体集積回路100では、デジタル補正用D/A変換器4には分周器12の出力端子が接続され、単一のA/D変換器2として構成されたパイプライン型A/D変換器には半導体チップの外部から分周器12の入力端子に供給される周波数fCLKのクロック信号が供給されている。
【0156】
その結果、図22の半導体集積回路100の通常動作状態では、単一のA/D変換器2として構成されたパイプライン型A/D変換器は、通常の高い周波数レートで動作するものである。
【0157】
一方、図22の半導体集積回路100の校正動作状態で、分周器12の分周比1/Lを設定する分周数Lは1よりも大きな値に設定される。従って、この校正動作の状態では、デジタル補正用D/A変換器4は低い周波数レートで動作する一方、単一のA/D変換器2として構成されたパイプライン型A/D変換器は高い周波数レートで動作する。従って、校正動作状態では、単一のA/D変換器2として構成されたパイプライン型A/D変換器にはデジタル補正用D/A変換器4から生成される同一値の校正用アナログ信号INCALがL回連続で供給されるものである。しかしながら、このような校正動作状態では、フォアグランドキャリブレーション用のデジタル補正部5の校正動作が不安定となる可能性があるので、デジタル補正部5の校正動作は1/Lの間欠動作に制御される。すなわち、デジタル補正用D/A変換器4から同一値の校正用アナログ信号INCALがL回生成される間に、校正用アナログ信号INCALに応答するデジタル補正部5の校正動作が1回だけ実行されるものである。
【0158】
[実施の形態11]
《実施の形態11のシステムLSIの構成》
図23は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態11によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【0159】
図23に示した本発明の実施の形態11による半導体集積回路100が図2に示した本発明の実施の形態2による半導体集積回路100と相違するのは、下記の点である。
【0160】
すなわち、図23の半導体集積回路100ではデジタル補正用D/A変換器4がD/A変換動作に関して比較的大きな非線形特性を有することに対応するために、フォアグランドキャリブレーション用のデジタル補正部5には非線形性補償のための非線型性補償部53が追加されている。
【0161】
従って、図23に示したデジタル補正部5では、単一のA/D変換器2のデジタル出力信号はデジタル出力生成部51とフォアグラウンドキャリブレーション部52とに供給される。デジタル出力生成部51のデジタル出力信号は非線型性補償部53の入力端子に供給され、非線型性補償部53の最終デジタル出力信号はレーダ用演算部6とフォアグラウンドキャリブレーション部52に供給され、フォアグラウンドキャリブレーション部52の出力はデジタル出力生成部51と非線型性補償部53とに供給される。従って、フォアグラウンドキャリブレーション部52に供給されるキャリブレーションデジタル信号と非線型性補償部53の最終デジタル出力信号が一致するように、フォアグラウンドキャリブレーション部52の出力によってデジタル出力生成部51と非線型性補償部53とが制御される。
【0162】
[実施の形態12]
《実施の形態12のシステムLSIの構成》
図24は、図1に示した本発明の実施の形態1による車載用ミリ波レーダ装置に搭載されるマイクロプロセッサユニットとA/D変換器とを内蔵する本発明の実施の形態12によるシステムLSIとしての半導体集積回路100の構成を示す図である。
【0163】
図24に示した本発明の実施の形態12による半導体集積回路100が図10に示した本発明の実施の形態4による半導体集積回路100と相違するのは、下記の点である。
【0164】
すなわち、図24に示した半導体集積回路100では、デジタル補正用D/A変換器4が受信インターフェース1の内部の複数のサンプルホールド容量C1、C2…CMを利用した容量D/A変換器によって構成されている。また容量D/A変換器を構成するために、複数のサンプルホールド容量C1、C2…CMは、1C、2C…2M−1Cのウェイトが付加されている。また複数のサンプルホールド容量C1、C2…CMの複数の一方の端子と複数の他方の端子とは、容量スイッチ4AとオペアンプOpAmpの反転入力端子とにそれぞれ接続されている。容量スイッチ4Aには、キャリブレーションタイミング信号φCALに応答して補正用信号生成部3の校正用デジタル信号DCALの多ビット信号が供給される。従って、校正用デジタル信号DCALの多ビット信号に応答して、複数のサンプルホールド容量C1、C2…CMの複数の一方の端子への印加電圧が高レベル電圧Vpと低レベル電圧Vnとのいずれかに決定される。尚、オペアンプOpAmpの反転入力端子と出力端子との間のフィードバック容量CFの容量値は、1C+2C+…+2M−1Cの値に設定されている。
【0165】
更に受信インターフェース1では、複数の入力端子IN1、IN2…INMと複数のサンプルホールド容量C1、C2…CMの複数の一方の端子の間には、M個の入力端子とM個の出力端子とを有するマトリックス・スイッチMatrix_SWが接続されている。1番目の入力端子IN1の入力信号を複数のサンプルホールド容量C1、C2…CMに並列にサンプリングする際には、1番目の入力端子IN1とM個の出力端子との間のM経路がオン状態に設定される。2番目の入力端子IN2の入力信号を複数のサンプルホールド容量C1、C2…CMに並列にサンプリングする際には、2番目の入力端子IN2とM個の出力端子との間のM経路がオン状態に設定される。最後に、M番目の入力端子INMの入力信号を複数のサンプルホールド容量C1、C2…CMに並列にサンプリングする際には、M番目の入力端子INMとM個の出力端子との間のM経路がオン状態に設定される。
【0166】
図25は、図24に示した半導体集積回路100において、受信インターフェース1の内部のデジタル補正用D/A変換器4を使用してフォアグラウンドキャリブレーション動作を実行するためのキャリブレーションタイミング信号φCALと2相クロック信号φ1、φ2の波形を示す図である。
【0167】
図25に示すように、第1クロック信号φ1と同期したキャリブレーションタイミング信号φCALのハイレベル期間に、補正用信号生成部3の校正用デジタル信号DCALの多ビット信号によって複数のサンプルホールド容量C1、C2…CMのキャリブレーション電圧が決定される。次に、第2クロック信号φ2のハイレベル期間に、オペアンプOpAmpに接続されたフィードバック容量CFにホールドされたキャリブレーション電圧が単一のA/D変換器2としてのパイプライン型A/D変換器によってA/D変換される。
【0168】
図26は、図24に示した半導体集積回路100において、受信インターフェース1内部のマトリックス・スイッチMatrix_SWを使用して、複数の入力端子IN1、IN2…INMのいずれかの受信アナログ信号を単一のA/D変換器2によってA/D変換する通常動作状態を実行するための2相クロック信号φ1、φ2の波形を示す図である。
【0169】
図26に示すように、第1クロック信号φ1のハイレベル期間において、受信インターフェース1の複数の入力端子IN1、IN2…INMのいずれかの入力端子から供給される受信アナログ信号がマトリックス・スイッチMatrix_SWを介して複数のサンプルホールド容量C1、C2…CMの複数の両端子間にサンプリングされる。
【0170】
図26に示すように、第2クロック信号φ2のハイレベル期間では、オペアンプOpAmpに接続されたフィードバック容量CFにホールドされた受信アナログ信号が単一のA/D変換器2としてのパイプライン型A/D変換器によってA/D変換される。
【0171】
[実施の形態13]
《実施の形態13の校正動作と通常動作》
図27は、上述の図2の本発明の実施の形態2または図7の本発明の実施の形態3または図10の本発明の実施の形態4または図18の本発明の実施の形態6または図19の本発明の実施の形態7または図20の本発明の実施の形態8または図21の本発明の実施の形態9または図22の本発明の実施の形態10または図23の本発明の実施の形態11によるシステムLSIまたはシステムインパッケージの校正動作状態と通常動作状態とを示す図である。
【0172】
図27の時刻T0において、図1に示した車載用ミリ波レーダ装置が搭載された自動車のエンジンが始動され、車載用ミリ波レーダ装置に搭載されたシステムLSIまたはシステムインパッケージへの電源電圧の供給が開始される。このパワーオン状態で時刻T0から時刻T1までの最初の期間に、単一のA/D変換器2、補正用信号生成部3、デジタル補正用D/A変換器4(または4A)、デジタル補正部5、受信インターフェース1により構成されるフォアグランドデジタル補正型A/D変換器を使用したフォアグランドキャリブレーション動作の初期補正動作Int_Calが実行される。
【0173】
すなわち、この初期補正動作Int_Calで、補正用信号生成部3の校正用デジタル信号に応答してデジタル補正用D/A変換器4(4A)のアナログ出力端子から生成された校正用アナログ信号INCALが、受信インターフェース1に含まれたマルチプレクサを介して単一のA/D変換器2のアナログ入力端子に供給される。従って、単一のA/D変換器2のデジタル出力端子からされるデジタル出力信号を使用して、デジタル補正部5は最初の校正動作を実行する。
【0174】
図27の時刻T0から時刻T1までの初期補正動作Int_Calが終了して、時間Tが経過すると、時刻T2から時刻T3までの最初の期間に、最初の通常動作状態A/D_Convが開始され、図1の車載用ミリ波レーダ装置に搭載された複数のRF受信部105、108、111の複数の受信ミキサからの複数の受信信号が受信インターフェース1の複数の入力端子IN1、IN2…INMに供給される。従って、単一のA/D変換器2は受信信号RXのA/D変換を実行して、レーダ用演算部6はA/D変換デジタル信号のデジタル演算を開始する。
【0175】
図27の時刻T2から時刻T3までの最初の通常動作状態A/D_Convが終了して、次の時刻T4から時刻T5までの期間に最初の定常補正動作Steady_Calが実行される。この定常補正動作Steady_Calにおいても、補正用信号生成部3の校正用デジタル信号に応答してデジタル補正用D/A変換器4(4A)のアナログ出力端子から生成された校正用アナログ信号INCALが、受信インターフェース1に含まれたマルチプレクサを介して単一のA/D変換器2のアナログ入力端子に供給される。その結果、単一のA/D変換器2のデジタル出力端子からされるデジタル出力信号を使用して、デジタル補正部5は校正動作を実行する。
【0176】
図27の時刻T4から時刻T5までの最初の定常補正動作Steady_Calが終了すると、その次の時刻T6から時刻T7までの期間に、2回目の通常動作状態A/D_Convが開始され、単一のA/D変換器2は受信信号RXのA/D変換を実行する。
【0177】
図27の時刻T6から時刻T7までの期間の2回目の通常動作状態A/D_Convが終了すると、その次の時刻T8から時刻T9までの期間に、2回目の定常補正動作Steady_Calが実行され、単一のA/D変換器2は校正用アナログ信号INCALのA/D変換を実行する。
【0178】
[実施の形態14]
《実施の形態14の校正動作と通常動作》
図28は、上述の図2の本発明の実施の形態2または図7の本発明の実施の形態3または図10の本発明の実施の形態4または図18の本発明の実施の形態6または図19の本発明の実施の形態7または図20の本発明の実施の形態8または図21の本発明の実施の形態9または図22の本発明の実施の形態10または図23の本発明の実施の形態11によるシステムLSIまたはシステムインパッケージの校正動作状態と通常動作状態とを示す図である。
【0179】
図28に示す本発明の実施の形態14による校正動作と通常動作とが図27に示した本発明の実施の形態13による校正動作と通常動作と相違するのは、下記の点である。
【0180】
すなわち、図28に示す本発明の実施の形態14による校正動作と通常動作では、初期補正動作Int_Calの終了後に、図27に示した最初の通常動作状態A/D_Convの前に最初の定常補正動作Steady_Calが実行され、更に2回目の通常動作状態A/D_Convの前に2回目の定常補正動作Steady_Calが実行されている。
【0181】
従って、図28に示す本発明の実施の形態14によれば、図27に示した本発明の実施の形態13の時刻T0から時刻T1までの初期補正動作Int_Calの終了後の時間Tの経過期間のシステムLSIまたはシステムインパッケージの特性変動によるA/D変換器2のデジタル出力信号の精度低下を軽減することが可能となる。
【0182】
[実施の形態15]
《実施の形態15の校正動作と通常動作》
図29は、図10の本発明の実施の形態4または図20の本発明の実施の形態8によるシステムLSIの校正動作状態と通常動作状態とを示す図である。
【0183】
図29に示す本発明の実施の形態15による校正動作と通常動作とが図28に示した本発明の実施の形態14による校正動作と通常動作と相違するのは、下記の点である。
【0184】
すなわち、図29に示した本発明の実施の形態15によれば、マルチプレクサの複数の入力端子IN1、IN2…INMの複数のチャンネルに接続された複数のサンプルホールド容量C1、C2…CMに関して、初期補正動作Int_Calの間と2回目の定常補正動作Steady_Calの間とで、複数の校正動作を順次に実行することが可能となる。その結果、複数のサンプルホールド容量C1、C2…CMの容量誤差が有っても、順次に実行される複数のチャンネルのA/D変換器2の順次のA/D変換デジタル出力信号の精度低下を軽減することが可能となる。
【0185】
[実施の形態16]
《実施の形態16の校正動作と通常動作》
図30は、図10の本発明の実施の形態4または図20の本発明の実施の形態8によるシステムLSIの校正動作状態と通常動作状態とを示す図である。
【0186】
図30に示す本発明の実施の形態16による校正動作と通常動作とが図29に示した本発明の実施の形態15による校正動作と通常動作と相違するのは、下記の点である。
【0187】
すなわち、図30に示した本発明の実施の形態16によれば、初期補正動作Int_Calの間や2回目の定常補正動作Steady_Calの間の各期間に、マルチプレクサの複数のチャンネル1、2…Mに関して複数の校正動作を順次に実行することが可能となる。その結果、A/D変換器2の順次のA/D変換デジタル出力信号の精度を向上することが可能となる。
【0188】
[実施の形態17]
《実施の形態17の校正動作と通常動作》
図31は、図10の本発明の実施の形態4または図20の本発明の実施の形態8によるシステムLSIの校正動作状態と通常動作状態とを示す図である。
【0189】
図31に示す本発明の実施の形態17による校正動作と通常動作とが図29に示した本発明の実施の形態15による校正動作と通常動作と相違するのは、下記の点である。
【0190】
すなわち、図31に示した本発明の実施の形態17によれば、初期補正動作Int_Calの間や2回目の定常補正動作Steady_Calの間の各期間に、マルチプレクサの複数のチャンネル1、2…Mに関して複数の校正動作を並列に実行することが可能となる。
【0191】
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【0192】
例えば、本発明の種々の実施の形態によるシステムLSIまたはシステムインパッケージを使用する車載用ミリ波レーダ装置が搭載された自動車は、ガソリンや軽油等の石油燃料を燃焼する内燃エンジンを駆動原とした自動車に限定されるものではない。バッテリーで駆動される電気モータを駆動原とした電気自動車や、内燃エンジンと電気モータとを使用するハイブリッド自動車にも、本発明の種々の実施の形態のシステムLSIまたはシステムインパッケージを使用する車載用ミリ波レーダ装置が搭載されることが可能であることは言うまでもない。
【符号の説明】
【0193】
100…システムLSI
101…電圧制御発振器
102…RF電力増幅器
103…送信アンテナ
104、107、110…アナログフロントエンド部
105、108、111…RF受信部
106、109、112…受信アンテナ
IN1、IN2…INM…複数の入力端子
1…受信インターフェース
2…単一のA/D変換器
MDAC1、MDAC2…MDACN…乗算型D/A変換器
SADC…サブA/D変換器
SDAC…サブD/A変換器
Node…減算器
X2…増幅器
3…補正用信号生成部
4…デジタル補正用D/A変換器
41…ΣΔ型D/A変換ユニット
42…スイッチトキャパシタローパスフィルタ
5…フォアグランドデジタル補正用のデジタル補正部
51…デジタル出力生成部
52…フォアグラウンドキャリブレーション部
53…非線型性補償部
54…選択器
6…車載用ミリ波レーダ装置のためのレーダ用演算部
7…マイクロプロセッサユニット(MPU)
8…メモリ
9…バス
10…基準電圧生成部
11…補正用マルチプレックス制御器
12…分周器
C、C1、C2…CM…サンプルホールド容量
SW、SW1、SW2…SWM1、SWCAL…スイッチ
φ1、φ2…2相クロック信号
Φ1_1、Φ1_2…多相制御信号
OpAmp…オペアンプ
INCAL…校正用アナログ信号
DADC…デジタル出力信号
DOUT…デジタル出力信号
DMUX…制御信号
【特許請求の範囲】
【請求項1】
ミリ波レーダ装置に搭載可能な半導体集積回路であって、
前記半導体集積回路は、前記ミリ波レーダ装置の複数の受信ミキサから生成される複数の受信信号をA/D変換するための単一のA/D変換器と、前記A/D変換器の出力デジタル信号に応答するマイクロプロセッサユニットとを具備して、
前記単一のA/D変換器は、デジタル補正型A/D変換器によって構成されたことを特徴とする半導体集積回路。
【請求項2】
請求項1において、
前記半導体集積回路は、前記複数の受信信号が供給可能な複数の入力端子を多入力端子とするマルチプレクサを含んだ受信インターフェースを更に具備して、
前記単一のA/D変換器としての前記デジタル補正型A/D変換器は、前記受信インターフェースの前記マルチプレクサの出力端子から出力される前記複数の受信信号を順次にA/D変換するフォアグラウンドデジタル補正型A/D変換器であることを特徴とする半導体集積回路。
【請求項3】
請求項2において、
前記単一のA/D変換器は従属接続された複数の変換器を有するパイプライン型A/D変換器を含むことを特徴とする半導体集積回路。
【請求項4】
請求項3において、
前記半導体集積回路は、前記フォアグラウンドデジタル補正型A/D変換器を構成するための補正用信号生成部とデジタル補正用D/A変換器とデジタル補正部とを更に具備して、
前記フォアグラウンドデジタル補正型A/D変換器の校正動作の間に、前記補正用信号生成部から生成される校正用デジタル信号が前記デジタル補正用D/A変換器の入力端子に供給され、前記デジタル補正用D/A変換器の出力端子から生成される校正用アナログ信号が前記マルチプレクサの前記出力端子を介して前記単一のA/D変換器の入力端子に供給され、
前記校正動作の間に、前記単一のA/D変換器の出力端子から生成されるデジタル校正出力信号と前記補正用信号生成部から生成される前記校正用デジタル信号とが前記デジタル補正部とに供給されことによって、前記デジタル補正部の出力端子からフォアグラウンドデジタル補正出力信号が生成されることを特徴とする半導体集積回路。
【請求項5】
請求項4において、
前記フォアグラウンドデジタル補正型A/D変換器の通常動作の間に、前記マルチプレクサの前記出力端子から出力される前記複数の受信信号が順次に前記単一のA/D変換器の前記入力端子に供給され、
前記通常動作の間に、前記単一のA/D変換器の前記出力端子から順次に生成されるデジタル通常出力信号が前記デジタル補正部に供給されことによって、前記デジタル補正部の前記出力端子から通常デジタル補正出力信号が生成されることを特徴とする半導体集積回路。
【請求項6】
請求項5において、
前記受信インターフェースは前記マルチプレクサの前記出力端子と前記単一のA/D変換器の前記入力端子との間に接続された1個の容量を更に含んだことを特徴とする半導体集積回路。
【請求項7】
請求項5において、
前記受信インターフェースの前記マルチプレクサの前記出力端子と前記単一のA/D変換器の前記入力端子との間は、直流的に接続され、
前記パイプライン型A/D変換器の従属接続された前記複数の変換器の初段の変換器は、内部のサブA/D変換器の入力端子とサブD/A変換器の出力端子と増幅器の入力端子とに接続された内部容量を含み、
前記マルチプレクサの前記出力端子のアナログ入力電圧は、前記初段の変換器の前記内部容量にサンプリング可能とされたことを特徴とする半導体集積回路。
【請求項8】
請求項5において、
前記受信インターフェースは、前記マルチプレクサの前記多入力端子と前記マルチプレクサの前記出力端子との間にそれぞれ接続された複数の容量素子を更に含み、
前記受信インターフェースは、前記複数の容量素子と前記デジタル補正用D/A変換器の前出力端子との間にそれぞれ接続された複数の校正スイッチを更に含み、
前記フォアグラウンドデジタル補正型A/D変換器の前記通常動作の間に、前記複数の受信ミキサから生成される前記複数の受信信号が、前記複数の容量素子に略同時にサンプリングされ、
前記フォアグラウンドデジタル補正型A/D変換器の前記校正動作の間に、複数の校正スイッチが順次にオン状態に制御され、前記デジタル補正用D/A変換器の前記出力端子から生成される前記校正用アナログ信号が前記複数の容量素子に順次に供給され、
前記校正動作の間に、前記複数の容量素子に順次に供給される前記校正用アナログ信号に応答して前記単一のA/D変換器の前記出力端子から順次に生成される複数のデジタル校正出力信号に関して、前記デジタル補正部は順次にデジタル校正動作を実行することを特徴とする半導体集積回路。
【請求項9】
請求項5において、
前記デジタル補正用D/A変換器は、ΣΔ型D/A変換ユニットとスイッチトキャパシタローパスフィルタとの従属接続によって構成されたことを特徴とする半導体集積回路。
【請求項10】
請求項5において、
前記単一のA/D変換器と前記マイクロプロセッサユニットとを具備する第1の半導体チップと、前記デジタル補正用D/A変換器を構成する第2の半導体チップとは、システムインパッケージの形態に構成された前記半導体集積回路の封止パッケージに内蔵されたことを特徴とする半導体集積回路。
【請求項11】
請求項8において、
前記デジタル補正用D/A変換器の前出力端子と前記複数の校正スイッチとは、前記半導体集積回路の外部端子と電気的に接続されたことを特徴とする半導体集積回路。
【請求項12】
請求項5において、
前記半導体集積回路は、動作クロック信号の分周動作を実行可能な分周器を更に具備して、
前記フォアグラウンドデジタル補正型A/D変換器の前記通常動作の間に、前記分周器の分周数は小さな値に設定され、前記小さな値の前記分周数に設定された前記分周器の通常動作出力クロック信号が前記単一のA/D変換器と前記デジタル補正用D/A変換器とに供給され、
前記フォアグラウンドデジタル補正型A/D変換器の前記校正動作の間に、前記分周器の前記分周数は前記小さな値よりも大きな値に設定され、前記大きな値の前記分周数に設定された前記分周器の校正動作出力クロック信号が前記単一のA/D変換器と前記デジタル補正用D/A変換器とに供給されることを特徴とする半導体集積回路。
【請求項13】
請求項5において、
前記半導体集積回路は、動作クロック信号の分周動作を実行可能な分周器を更に具備して、
前記フォアグラウンドデジタル補正型A/D変換器の前記校正動作の間に、前記分周器の前記分周数は前記小さな値よりも大きな値に設定され、前記大きな値の前記分周数に設定された前記分周器の校正動作出力クロック信号と前記動作クロック信号とが前記デジタル補正用D/A変換器と前記単一のA/D変換器とにそれぞれ供給されることを特徴とする半導体集積回路。
【請求項14】
請求項5において、
前記デジタル補正部は、前記デジタル補正用D/A変換器の非線型特性を補償する非線形補償部を含むことを特徴とする半導体集積回路。
【請求項15】
請求項5において、
前記受信インターフェースでは、前記複数の入力端子にはマトリックス・スイッチの複数の入力端子が接続され、前記マトリックス・スイッチの複数の出力端子には容量値に所定のウェイトが付加された複数の容量素子が接続されることによって、前記所定のウェイトが付加された前記複数の容量素子によって容量D/A変換器が構成される。
前記複数の容量素子を含む前記容量D/A変換器によって、前記デジタル補正用D/A変換器が構成されたことを特徴とする半導体集積回路。
【請求項16】
ミリ波レーダ装置に搭載可能な半導体集積回路の動作方法であって、
前記半導体集積回路は、請求項5乃至請求項15のいずれかに記載した半導体集積回路であって、
前記半導体集積回路の電源投入に際しては、前記フォアグラウンドデジタル補正型A/D変換器の前記通常動作の第1回目の実行に先立って前記フォアグラウンドデジタル補正型A/D変換器の前記校正動作の第1回目が実行されることを特徴とする半導体集積回路の動作方法。
【請求項17】
請求項16において、
前記半導体集積回路の前記電源投入後の前記通常動作の前記第1回目の前記実行と前記通常動作の第2回目の実行との間に、前記校正動作が中間実行されることを特徴とする半導体集積回路の動作方法。
【請求項18】
請求項16において、
前記校正動作の前記第1回目の実行の後に、前記通常動作の前記第1回目の前記実行に先立って前記校正動作の第2回目が実行されることを特徴とする半導体集積回路の動作方法。
【請求項19】
請求項18において、
前記校正動作の間に、前記受信インターフェースの前記マルチプレクサの前記複数の容量素子に関して順次に前記デジタル校正動作が実行されることを特徴とする半導体集積回路の動作方法。
【請求項1】
ミリ波レーダ装置に搭載可能な半導体集積回路であって、
前記半導体集積回路は、前記ミリ波レーダ装置の複数の受信ミキサから生成される複数の受信信号をA/D変換するための単一のA/D変換器と、前記A/D変換器の出力デジタル信号に応答するマイクロプロセッサユニットとを具備して、
前記単一のA/D変換器は、デジタル補正型A/D変換器によって構成されたことを特徴とする半導体集積回路。
【請求項2】
請求項1において、
前記半導体集積回路は、前記複数の受信信号が供給可能な複数の入力端子を多入力端子とするマルチプレクサを含んだ受信インターフェースを更に具備して、
前記単一のA/D変換器としての前記デジタル補正型A/D変換器は、前記受信インターフェースの前記マルチプレクサの出力端子から出力される前記複数の受信信号を順次にA/D変換するフォアグラウンドデジタル補正型A/D変換器であることを特徴とする半導体集積回路。
【請求項3】
請求項2において、
前記単一のA/D変換器は従属接続された複数の変換器を有するパイプライン型A/D変換器を含むことを特徴とする半導体集積回路。
【請求項4】
請求項3において、
前記半導体集積回路は、前記フォアグラウンドデジタル補正型A/D変換器を構成するための補正用信号生成部とデジタル補正用D/A変換器とデジタル補正部とを更に具備して、
前記フォアグラウンドデジタル補正型A/D変換器の校正動作の間に、前記補正用信号生成部から生成される校正用デジタル信号が前記デジタル補正用D/A変換器の入力端子に供給され、前記デジタル補正用D/A変換器の出力端子から生成される校正用アナログ信号が前記マルチプレクサの前記出力端子を介して前記単一のA/D変換器の入力端子に供給され、
前記校正動作の間に、前記単一のA/D変換器の出力端子から生成されるデジタル校正出力信号と前記補正用信号生成部から生成される前記校正用デジタル信号とが前記デジタル補正部とに供給されことによって、前記デジタル補正部の出力端子からフォアグラウンドデジタル補正出力信号が生成されることを特徴とする半導体集積回路。
【請求項5】
請求項4において、
前記フォアグラウンドデジタル補正型A/D変換器の通常動作の間に、前記マルチプレクサの前記出力端子から出力される前記複数の受信信号が順次に前記単一のA/D変換器の前記入力端子に供給され、
前記通常動作の間に、前記単一のA/D変換器の前記出力端子から順次に生成されるデジタル通常出力信号が前記デジタル補正部に供給されことによって、前記デジタル補正部の前記出力端子から通常デジタル補正出力信号が生成されることを特徴とする半導体集積回路。
【請求項6】
請求項5において、
前記受信インターフェースは前記マルチプレクサの前記出力端子と前記単一のA/D変換器の前記入力端子との間に接続された1個の容量を更に含んだことを特徴とする半導体集積回路。
【請求項7】
請求項5において、
前記受信インターフェースの前記マルチプレクサの前記出力端子と前記単一のA/D変換器の前記入力端子との間は、直流的に接続され、
前記パイプライン型A/D変換器の従属接続された前記複数の変換器の初段の変換器は、内部のサブA/D変換器の入力端子とサブD/A変換器の出力端子と増幅器の入力端子とに接続された内部容量を含み、
前記マルチプレクサの前記出力端子のアナログ入力電圧は、前記初段の変換器の前記内部容量にサンプリング可能とされたことを特徴とする半導体集積回路。
【請求項8】
請求項5において、
前記受信インターフェースは、前記マルチプレクサの前記多入力端子と前記マルチプレクサの前記出力端子との間にそれぞれ接続された複数の容量素子を更に含み、
前記受信インターフェースは、前記複数の容量素子と前記デジタル補正用D/A変換器の前出力端子との間にそれぞれ接続された複数の校正スイッチを更に含み、
前記フォアグラウンドデジタル補正型A/D変換器の前記通常動作の間に、前記複数の受信ミキサから生成される前記複数の受信信号が、前記複数の容量素子に略同時にサンプリングされ、
前記フォアグラウンドデジタル補正型A/D変換器の前記校正動作の間に、複数の校正スイッチが順次にオン状態に制御され、前記デジタル補正用D/A変換器の前記出力端子から生成される前記校正用アナログ信号が前記複数の容量素子に順次に供給され、
前記校正動作の間に、前記複数の容量素子に順次に供給される前記校正用アナログ信号に応答して前記単一のA/D変換器の前記出力端子から順次に生成される複数のデジタル校正出力信号に関して、前記デジタル補正部は順次にデジタル校正動作を実行することを特徴とする半導体集積回路。
【請求項9】
請求項5において、
前記デジタル補正用D/A変換器は、ΣΔ型D/A変換ユニットとスイッチトキャパシタローパスフィルタとの従属接続によって構成されたことを特徴とする半導体集積回路。
【請求項10】
請求項5において、
前記単一のA/D変換器と前記マイクロプロセッサユニットとを具備する第1の半導体チップと、前記デジタル補正用D/A変換器を構成する第2の半導体チップとは、システムインパッケージの形態に構成された前記半導体集積回路の封止パッケージに内蔵されたことを特徴とする半導体集積回路。
【請求項11】
請求項8において、
前記デジタル補正用D/A変換器の前出力端子と前記複数の校正スイッチとは、前記半導体集積回路の外部端子と電気的に接続されたことを特徴とする半導体集積回路。
【請求項12】
請求項5において、
前記半導体集積回路は、動作クロック信号の分周動作を実行可能な分周器を更に具備して、
前記フォアグラウンドデジタル補正型A/D変換器の前記通常動作の間に、前記分周器の分周数は小さな値に設定され、前記小さな値の前記分周数に設定された前記分周器の通常動作出力クロック信号が前記単一のA/D変換器と前記デジタル補正用D/A変換器とに供給され、
前記フォアグラウンドデジタル補正型A/D変換器の前記校正動作の間に、前記分周器の前記分周数は前記小さな値よりも大きな値に設定され、前記大きな値の前記分周数に設定された前記分周器の校正動作出力クロック信号が前記単一のA/D変換器と前記デジタル補正用D/A変換器とに供給されることを特徴とする半導体集積回路。
【請求項13】
請求項5において、
前記半導体集積回路は、動作クロック信号の分周動作を実行可能な分周器を更に具備して、
前記フォアグラウンドデジタル補正型A/D変換器の前記校正動作の間に、前記分周器の前記分周数は前記小さな値よりも大きな値に設定され、前記大きな値の前記分周数に設定された前記分周器の校正動作出力クロック信号と前記動作クロック信号とが前記デジタル補正用D/A変換器と前記単一のA/D変換器とにそれぞれ供給されることを特徴とする半導体集積回路。
【請求項14】
請求項5において、
前記デジタル補正部は、前記デジタル補正用D/A変換器の非線型特性を補償する非線形補償部を含むことを特徴とする半導体集積回路。
【請求項15】
請求項5において、
前記受信インターフェースでは、前記複数の入力端子にはマトリックス・スイッチの複数の入力端子が接続され、前記マトリックス・スイッチの複数の出力端子には容量値に所定のウェイトが付加された複数の容量素子が接続されることによって、前記所定のウェイトが付加された前記複数の容量素子によって容量D/A変換器が構成される。
前記複数の容量素子を含む前記容量D/A変換器によって、前記デジタル補正用D/A変換器が構成されたことを特徴とする半導体集積回路。
【請求項16】
ミリ波レーダ装置に搭載可能な半導体集積回路の動作方法であって、
前記半導体集積回路は、請求項5乃至請求項15のいずれかに記載した半導体集積回路であって、
前記半導体集積回路の電源投入に際しては、前記フォアグラウンドデジタル補正型A/D変換器の前記通常動作の第1回目の実行に先立って前記フォアグラウンドデジタル補正型A/D変換器の前記校正動作の第1回目が実行されることを特徴とする半導体集積回路の動作方法。
【請求項17】
請求項16において、
前記半導体集積回路の前記電源投入後の前記通常動作の前記第1回目の前記実行と前記通常動作の第2回目の実行との間に、前記校正動作が中間実行されることを特徴とする半導体集積回路の動作方法。
【請求項18】
請求項16において、
前記校正動作の前記第1回目の実行の後に、前記通常動作の前記第1回目の前記実行に先立って前記校正動作の第2回目が実行されることを特徴とする半導体集積回路の動作方法。
【請求項19】
請求項18において、
前記校正動作の間に、前記受信インターフェースの前記マルチプレクサの前記複数の容量素子に関して順次に前記デジタル校正動作が実行されることを特徴とする半導体集積回路の動作方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【公開番号】特開2012−44302(P2012−44302A)
【公開日】平成24年3月1日(2012.3.1)
【国際特許分類】
【出願番号】特願2010−181678(P2010−181678)
【出願日】平成22年8月16日(2010.8.16)
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
【公開日】平成24年3月1日(2012.3.1)
【国際特許分類】
【出願日】平成22年8月16日(2010.8.16)
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
[ Back to top ]