半導体集積回路装置およびそれを用いた無線通信装置
【課題】 安定した位相雑音特性が得られる電圧制御発振回路を集積した半導体集積回路装置、およびそれを用いた無線通信装置を提供する。
【解決手段】 電圧制御発振回路１２と、発振出力の最大値を検出する最大値検出回路１３と、最小値を検出する最小値検出回路１４と、所定の電圧Ｖｒｅｆを出力する基準電圧発生回路１６と、電圧制御発振回路１２に直列接続され、制御電圧Ｖｂｉａｓにより電圧制御発振回路１２のバイアス電流を可変するバイアス電流制御回路１７と、発振出力の最大値と発振出力の最小値との差が所定の電圧Ｖｒｅｆに等しくなるようにバイアス電流制御回路に前記制御電圧Ｖｂｉａｓを出力する差動増幅器１８と、を具備する。
【解決手段】 電圧制御発振回路１２と、発振出力の最大値を検出する最大値検出回路１３と、最小値を検出する最小値検出回路１４と、所定の電圧Ｖｒｅｆを出力する基準電圧発生回路１６と、電圧制御発振回路１２に直列接続され、制御電圧Ｖｂｉａｓにより電圧制御発振回路１２のバイアス電流を可変するバイアス電流制御回路１７と、発振出力の最大値と発振出力の最小値との差が所定の電圧Ｖｒｅｆに等しくなるようにバイアス電流制御回路に前記制御電圧Ｖｂｉａｓを出力する差動増幅器１８と、を具備する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御発振回路を集積した半導体集積回路装置およびそれを用いた無線通信装置に係り、特に安定した発振特性が得られる半導体集積回路装置およびそれを用いた無線通信装置に関する。
【背景技術】
【０００２】
携帯電話に代表される移動体通信端末等の無線通信装置は、ＲＦ（無線周波）信号処理部に外部からの印加電圧により発振周波数が可変できる電圧制御発振回路（ＶＣＯ：Voltage Controlled Oscillator）を有しているものがある。
【０００３】
従来の電圧制御発振回路では、発振出力信号の振幅が過少の場合には雑音により位相雑音が悪化し、発振出力の振幅が過大の場合には発振出力信号の歪みにより位相雑音が悪化する問題がある。
【０００４】
電圧制御発振回路が絶縁ゲート電界効果トランジスタ（ＭＯＳトランジスタ）で構成されている場合、ＭＯＳトランジスタの動作が線形領域に入る点、すなわち発振出力の振幅がＭＯＳトランジスタの閾値電圧に達する点を越えたとき、発振出力信号に歪が生じ、位相雑音が悪化する。そのため、発振出力信号の振幅を閾値電圧に等しくなるように電圧制御発振回路のバイアス電流を可変することにより調整していた。
【０００５】
然しながら、温度や電源電圧等の使用環境や、発振周波数によって、バイアス電流やＭＯＳトランジスタの閾値電圧などの動作条件が変動するために、発振振幅が変動し、位相雑音特性がばらつくという問題がある。さらに、ＭＯＳトランジスタの閾値電圧には製造ばらつきがあるため、発振出力の振幅を固定したとしても位相雑音特性がばらつくという問題がある。
【０００６】
これに対して、発振出力の振幅を発信波形に歪みが生じ始める直前の最大レベルを表わす基準信号に固定し、位相雑音を抑えた電圧制御発振回路が知られている（例えば、特許文献１参照）。
【０００７】
特許文献１に開示された電圧制御発振回路は、定コレクタ・バイアス電流源と、可変コレクタ・バイアス電圧回路および電圧同調式共振回路を有している。
【０００８】
可変コレクタ・バイアス電圧回路は、トランジスタのコレクタ出力振幅を検知し、基準信号との差の積分値を使ってコレクタ・バイアス電圧を変化させ、出力振幅が一定になるように制御している。
【０００９】
また、定コレクタ・バイアス電流源によってコレクタ・バイアス電流が一定に保たれるので、トランジスタの動作点がトランジスタのエミッタ遮断に対して一定の関係に保たれる。
【００１０】
これにより、同調電圧毎の定コレクタ・バイアス電流及び基準電圧の初期設定値に従い、コレクタ電圧を十分に高くし、ある瞬時電流がゼロ、すなわちエミッタ遮断の起こる寸前の状態になるようにバイアスを制御している。
【００１１】
然しながら、特許文献１に開示された電圧制御発振回路では、発振出力の振幅ではなく、最大値または最小値を検出して位相雑音が最小になるバイアス電圧を予想し、その予想値に固定して発振出力の振幅を制御しているので、トランジスタの製造ばらつきによっては十分な位相雑音特性が得られないという問題がある。
【特許文献１】特開平１１−１６３６３１号公報（３頁、図２）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は、安定した位相雑音特性が得られる電圧制御発振回路を集積した半導体集積回路装置、およびそれを用いた無線通信装置を提供する。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明の一態様の半導体集積回路装置は、電圧制御発振回路と、前記電圧制御発振回路の発振出力の最大値を検出する最大値検出回路と、前記電圧制御発振回路の発振出力の最小値を検出する最小値検出回路と、所定の電圧を出力する基準電圧発生回路と、前記電圧制御発振回路に直列接続され、制御信号により前記電圧制御発振回路のバイアス電流を可変するバイアス電流制御回路と、前記発振出力の最大値と前記発振出力の最小値との差が前記所定の電圧に等しくなるように前記バイアス電流制御回路に前記制御信号を出力する制御回路と、を具備することを特徴としている。
【発明の効果】
【００１４】
本発明によれば、発振出力の振幅を良好な位相雑音特性が得られる電圧制御発振回路のＭＯＳトランジスタの閾値電圧に等しく維持することができる。
【００１５】
その結果、良好な位相雑音特性の発振出力が安定して得られ、小型で高精度な無線通信装置を提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１７】
図１は本発明の実施例１に係る半導体集積回路装置の構成を示すブロック図、図２は各ブロックの回路構成を示す回路図である。
【００１８】
図１に示すように、本実施例の半導体集積回路装置１０は、半導体基板１１、例えばシリコン基板上に集積して形成されたコイルと、可変容量ダイオードおよび増幅回路とを有する電圧制御発振回路１２と、電圧制御発振回路１２の発振出力ＲＦｏｕｔの最大値Ｖｍａｘを検出する最大値検出回路１３および最小値Ｖｍｉｎを検出する最小値検出回路１４とを具備している。
【００１９】
更に、所定の基準電圧Ｖｒｅｆを出力する基準電圧発生回路１６と、電圧制御発振回路１２の電流通路の一端と電源Ｖｄｄとの間に接続され、制御電圧（制御信号）Ｖｂｉａｓにより電圧制御発振回路１２のバイアス電流Ｉｂｉａｓを可変するバイアス電流制御回路１７と、正入力端が基準電圧発生回路１６を介して最大値検出回路１３の出力端に接続され、負入力端が最小値検出回路１４の出力端に接続され、出力端がバイアス電流制御回路１７の制御端子に接続された差動増幅器１８とを具備している。
【００２０】
電圧制御発振回路１２は、バイアス電流Ｉｂｉａｓを流すと増幅回路の正帰還作用によりコイルと可変容量ダイオードとを有する共振回路の並列共振周波数で発振し、発振出力ＲＦｏｕｔを外部に出力する。発振周波数は周波数制御電圧Ｖｃｔｒｌにより可変される。
【００２１】
最大値検出回路１３は、発振出力ＲＦｏｕｔの最大値Ｖｍａｘに応じた値を出力する。同様に、最小値検出回路１４は、発振出力ＲＦｏｕｔの最小値Ｖｍｉｎに応じた値を出力する。
【００２２】
基準電圧発生回路１６は、所定の基準電圧Ｖｒｅｆを発生する。最大値検出回路１３の出力Ｖｍａｘが入力されると、基準電圧Ｖｒｅｆだけレベルシフトされた電圧Ｖｍａｘ−Ｖｒｅｆを出力する。
【００２３】
差動増幅器１８は、正入力端に電圧Ｖｍａｘ−Ｖｒｅｆが入力され、負入力端に電圧Ｖｍｉｎが入力されると、その差に比例した制御電圧Ｖｂｉａｓをバイアス電流制御回路１７に出力する。
【００２４】
バイアス電流制御回路１７は、制御電圧Ｖｂｉａｓが印加されると、制御電圧Ｖｂｉａｓに応じて電圧制御発振信回路１２のバイアス電流Ｉｂｉａｓが可変され、発振出力ＲＦｏｕｔが制御される。
【００２５】
差動増幅器１８は正および負入力端の電位が等しくなるように動作するので、発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎが基準電圧発生回路１６の基準電圧Ｖｒｅｆに等しくなるように帰還制御される。
【００２６】
ここで、基準電圧Ｖｒｅｆを電圧制御発信回路１２の増幅回路が有するＭＯＳトランジスタの閾値電圧に等しく設定することにより、発振出力ＲＦｏｕｔの良好な位相雑音特性が得られる。その結果、ＭＯＳトランジスタの製造ばらつきや使用環境により閾値電圧が変動しても、常に良好な位相雑音特性を維持することが可能である。
【００２７】
具体的には、図２に示すように、電圧制御発振回路１２は、コイルＬと可変容量ダイオードＶＣ１、ＶＣ２の逆極性直列回路が並列接続された共振回路２１と、共振回路２１とグランドＧＮＤ間に接続された第１増幅回路２２と、共振回路２１とバイアス電流制御回路１７を介して電源Ｖｄｄ間に接続された第２増幅回路２３とを具備している。
【００２８】
第１増幅回路２２は、ドレイン（第１電極）、ソース（第２電極）およびゲート（制御電極）を有する第１および第２のｎ型ＭＯＳトランジスタ（以下、単にトランジスタという）Ｍ１、Ｍ２を有し、第１トランジスタＭ１のドレインＤ１は第２トランジスタＭ２のゲートＧ２およびコイルＬの一端ａに接続され、第２トランジスタＭ２のドレインＤ２は第１トランジスタＭ１のゲートＧ１およびコイルＬの他端ｂに接続され、第１および第２トランジスタＭ１，Ｍ２のソースＳ１、Ｓ２はそれぞれ接地されている。
【００２９】
第２増幅回路２３は、ドレイン（第１電極）、ソース（第２電極）およびゲート（制御電極）を有する第３および第４のｐ型ＭＯＳトランジスタＭ３、Ｍ４を有し、第３トランジスタＭ３のドレインＤ３が第４トランジスタＭ４のゲートＧ４およびコイルＬの一端ａに接続され、第４トランジスタＭ４のドレインＤ４が第３トランジスタＭ３のゲートＧ３およびコイルＬの他端ｂに接続され、第３および第４トランジスタＭ３、Ｍ４のソースＳ３、Ｓ４がバイアス電流制御回路１７に共通接続されている。
【００３０】
これにより、コイルＬと可変容量ダイオードＶＣ１、ＶＣ２とを有する共振回路２１と正帰還用の第１および第２増幅回路２２、２３とで電圧制御発振回路１２が構成される。
【００３１】
電圧制御発振回路１２にバイアス電流Ｉｂｉａｓを流すと、共振回路２１の並列共振周波数で発振し、コイルＬの一端ａと他端ｂに接続された出力端子Ｖｏｕｔ１、Ｖｏｕｔ２から発振出力ＲＦｏｕｔが外部に出力される。発振周波数は周波数制御電圧Ｖｃｔｒｌにより可変される。
【００３２】
最大値検出回路１３は、第５および第６のｎ型ＭＯＳトランジスタＭ５、Ｍ６を有し、ゲートＧ５、Ｇ６が電圧制御発振回路１２の第１および第２出力端子Ｖｏｕｔ１、Ｖｏｕｔ２にそれぞれ接続され、ドレインＤ５、Ｄ６が電源Ｖｄｄに共通接続され、ソースＳ５、Ｓ６が定電流源２４と容量素子C１の並列回路を介してそれぞれ接地されている。
【００３３】
ここで、第１、第２、第５、第６トランジスタＭ１、Ｍ２、Ｍ５、Ｍ６の閾値電圧Ｖｔｈｎはすべて等しく設定されている。
【００３４】
第５および第６トランジスタＭ５、Ｍ６と容量素子Ｃ１の整流作用により、端子ｃの電位は発振出力の電圧が最大となったときの値で保持される。また、定電流源２４により第５および第６トランジスタＭ５、Ｍ６は導通開始時の電流で駆動されるので、ゲートＧ５とソースＳ５間の電圧Ｖｇｓはほぼ第５および第６トランジスタＭ５、Ｍ６の閾値電圧Ｖｔｈｎに等しくなる。
【００３５】
その結果、第５および第６トランジスタＭ５、Ｍ６のソースＳ５、Ｓ６と定電流源２４の接続点ｃに発振出力ＲＦｏｕｔの最大値Ｖｍａｘと第５および第６トランジスタＭ５、Ｍ６の閾値電圧Ｖｔｈｎとの差の電圧Ｖｍａｘ−Ｖｔｈｎが得られる。
【００３６】
最小値検出回路１４は、第７および第８のｐ型ＭＯＳトランジスタＭ７、Ｍ８を有し、ゲートＧ７、Ｇ８が電圧制御発振回路１２の第１および第２出力端子Ｖｏｕｔ１、Ｖｏｕｔ２にそれぞれ接続され、ソースＳ７、Ｓ８が定電流源２５と容量素子Ｃ２の並列回路を介して電源Ｖｄｄに共通接続され、ドレインＤ７、Ｄ８が共通接地されている。
【００３７】
最大値検出回路１３と同様にして、第７および第８トランジスタＭ７、Ｍ８のドレインＤ７、Ｄ８と定電流源２５の接続点ｄに発振出力ＲＦｏｕｔの最小値Ｖｍｉｎと第７および第８トランジスタＭ７、Ｍ８の閾値電圧｜Ｖｔｈｐ｜との和の電圧Ｖｍｉｎ＋｜Ｖｔｈｐ｜が得られる。
【００３８】
基準電圧発生回路１６は、第９のｐ型ＭＯＳトランジスタＭ９を有し、ゲートＧ９がＭＯＳトランジスタＭ５、Ｍ６のソースＳ５、Ｓ６と定電流源２４の接続点ｃに接続され、ソースＳ９が定電流源２６を介して電源Ｖｄｄに接続され、ドレインＤ９が接地されている。
【００３９】
定電流源２６により第９トランジスタＭ９に導通開始電流を流すと、ソースＳ９とゲートＧ９間の電圧｜Ｖｇｓ｜として第９トランジスタＭ９の閾値電圧｜Ｖｔｈｐ｜が得られる。
【００４０】
第９トランジスタＭ９のゲートＧ９に電圧Ｖｍａｘ−Ｖｔｈｎが印加されると、第９トランジスタＭ９のドレインＤ９と定電流源２６の接続点ｅに第９トランジスタＭ９の閾値電圧｜Ｖｔｈｐ｜だけレベルシフトされた出力電圧Ｖｍａｘ−Ｖｔｈｎ＋｜Ｖｔｈｐ｜が得られる。
【００４１】
ここで、ｐ型ＭＯＳトランジスタＭ７、Ｍ８、Ｍ９の閾値電圧｜Ｖｔｈｐ｜は全て等しく設定されている。
【００４２】
差動増幅器１８は、正入力端が第９トランジスタＭ９のソースＳ９と定電流源２６の接続点ｅに接続され、負入力端が第７および第８トランジスタＭ７、Ｍ８のソースＤ７、Ｄ８と定電流源２５の接続点ｄ接続されている。
【００４３】
差動増幅器１８は、正入力端に電圧Ｖｍａｘ−Ｖｔｈｎ＋｜Ｖｔｈｐ｜が入力され、負入力端に電圧Ｖｍａｘ＋｜Ｖｔｈｐ｜が入力されると、その差に比例した制御電圧Ｖｂｉａｓをバイアス電流制御回路１７に出力する。
【００４４】
バイアス電流制御回路１７は、第１０のｐ型ＭＯＳトランジスタＭ１０を有し、ゲートＧ１０が差動増幅器１２の出力端に接続され、ソースＳ１０が電源Ｖｄｄに接続され、ドレインＤ１０が第２増幅回路２３の第３および第４トランジスタＭ３、Ｍ４のソースＳ３、Ｓ４に共通接続されている。
【００４５】
第１０トランジスタＭ１０のゲートＧ１０に制御電圧Ｖｂｉａｓが印加されると、制御電圧Ｖｂｉａｓに応じて第１０トランジスタＭ１０が導通して電圧制御発振回路１２のバイアス電流Ｉｂｉａｓが可変され、発振出力ＲＦｏｕｔが制御される。
【００４６】
即ち、差動増幅器１８は正および負入力端の電位が等しくなるように動作するので、発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎがｎ型ＭＯＳトランジスタの閾値電圧Ｖｔｈｎに等しくなるように帰還制御される。
【００４７】
その結果、発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎは、常に良好な位相雑音特性が得られる閾値電圧Ｖｔｈｎに等しく維持されるので、ＭＯＳトランジスタの製造ばらつきや使用環境による閾値電圧Ｖｔｈｎの変動に無関係となり、位相雑音特性の変動を抑制することが可能である。
【００４８】
図３乃至図５は、電圧制御発振回路１２を有する半導体集積回路装置１０の位相雑音特性を示したもので、図３は位相雑音特性の閾値電圧依存性、図４は位相雑音特性の使用温度依存性、図５は位相雑音特性の電源電圧依存性を示すシミュレーション結果である。
【００４９】
各図において、図（ａ）は発振周波数４．８ＧＨｚ、離調周波数２００ＫＨｚ、図（ｂ）は発振周波数４．８ＧＨｚ、離調周波数６ＭＨｚの結果で、実線ａが本実施例による場合、破線ｂは比較として最大値検出回路１３、最小値検出回路１４、基準電圧発生回路１６、バイアス電流制御回路１７および差動増幅器１８を有しない従来例の場合である。
【００５０】
図３から明らかなように、本実施例によれば離調周波数２００ＫＨｚおよび離調周波数６ＭＨｚでの位相雑音特性は、それぞれＭＯＳトランジスタの閾値電圧Ｖｔｈｎの変化によらず−１０５ｄＢｃ／Ｈｚおよび−１３５ｄＢｃ／Ｈｚとほぼ一定であるのに対し、従来例では基準とした閾値電圧Ｖｔｈｎが設計値より±０．１Ｖ変動すると位相雑音特性が急激に悪化している。
【００５１】
これは、本実施例では製造ばらつきにより閾値電圧Ｖｔｈｎが変化しても、発振出力の振幅Ｖｍａｘ−Ｖｍｉｎが閾値電圧Ｖｔｈｎに追随するようにバイアス電流Ｉｂｉａｓが変化するのに対して、従来例では予め基準とした閾値電圧Ｖｔｈｎに合わせた発振出力の振幅が得られるように、バイアス電流が設定されているため、発振出力の振幅Ｖｍａｘ−Ｖｍｉｎが良好な位相雑音特性が得られる条件からはずれるためである。
【００５２】
図４から明らかなように、本実施例によれば離調周波数２００ＫＨｚおよび離調周波数６ＭＨｚでの位相雑音特性は、それぞれ使用温度の変化によらず−１０５ｄＢ／Ｈｚおよび−１３５ｄＢｃ／Ｈｚとほぼ一定であるのに対し、従来例では使用温度が基準とした２７℃より低下あるいは増加すると位相雑音特性が急激に悪化している。
【００５３】
これは、本実施例では温度変化により閾値電圧Ｖｔｈｎが変化しても、発振出力の振幅Ｖｍａｘ−Ｖｍｉｎが閾値電圧Ｖｔｈｎの変化に追随するようにバイアス電流が変化するのに対して、従来例ではバイアス電流が固定されているため、発振出力の振幅Ｖｍａｘ−Ｖｍｉｎが良好な位相雑音特性が得られる条件からはずれるためである。
【００５４】
図５から明らかなように、本実施例によれば離調周波数２００ＫＨｚおよび離調周波数６ＭＨｚでの位相雑音特性は、それぞれ電源電圧の変化によらず−１０５ｄＢ／Ｈｚおよび−１３５ｄＢｃ／Ｈｚとほぼ一定であるのに対し、従来例では電源電圧が基準とした２．５Ｖより低下あるいは増加すると位相雑音特性が急激に悪化している。
【００５５】
これは、本実施例では電源電圧が増減しても、発振出力の振幅Ｖｍａｘ−Ｖｍｉｎが一定になるようにバイアス電流が変化するのに対して、従来例では電源電圧の増減に応じてバイアス電流が変化するので、発振出力の振幅Ｖｍａｘ−Ｖｍｉｎも変化し良好な位相雑音特性が得られる条件からはずれるためである。
【００５６】
これにより、閾値電圧Ｖｔｈｎの製造ばらつきや使用環境の変化によらず、位相雑音特性の良好な発振特性が得られることが認められる。
【００５７】
図６は、図１に示す電圧制御発振回路を有する半導体集積回路装置１０を用いた無線通信装置の構成を示すブロック図である。
【００５８】
図６に示すように、本実施例の無線通信装置４０は、電波信号を送信または受信するアンテナ４１と、アンテナ４１が電波信号を送信するかまたは受信するかを選択する切り替え器４２と、図示しないベースバンドＬＳＩ等から入力された入力信号を処理した電波信号をアンテナ４１に出力する信号送信手段４３と、アンテナ４１が受信した電波信号を処理して外部に出力する信号受信手段４４とを有している。
【００５９】
信号送信手段４３は、外部から入力された信号を処理する入力信号処理回路４５と、電圧制御発振回路を有する第１半導体集積回路装置４６の出力信号に基づいて入力信号処理回路４５の出力信号を変調する変調回路４７と、変調回路４７の出力信号を増幅してアンテナ４１へ出力するパワーアンプ４８とを有している。
【００６０】
信号受信手段４４は、アンテナ４１が受信した電波信号を増幅するローノイズアンプ４９と、ローノイズアンプ４９の出力と電圧制御発振回路を有する第２半導体集積回路装置５０の出力信号を混合して電波信号を復調する復調回路５１と、復調された信号を処理して外部に出力する出力信号処理回路５２とを有している。
【００６１】
これにより、外部からの入力信号、例えば音声／画像信号を所定の圧縮方式で圧縮してエンコードした信号の送信、あるいは受信された信号をデコードして元の音声／画像信号の再生をノイズによる誤動作等がなく、安定しておこなうことが可能である。
【００６２】
以上説明したように、本実施例によれば、発振出力の振幅Ｖｍａｘ−Ｖｍｉｎを検出して、電圧制御発振回路１２のバイアス電流Ｉｂｉａｓに帰還制御しているので、常に発振出力の振幅Ｖｍａｘ−Ｖｍｉｎを良好な位相雑音特性が得られる電圧制御発振回路のＭＯＳトランジスタの閾値電圧に等しく維持することができる。
【００６３】
その結果、ＭＯＳトランジスタの閾値電圧Ｖｔｈｎの製造ばらつきや、使用環境の変化があっても、良好な位相雑音特性の発振出力が安定して得られ、小型で高精度な無線通信装置を提供することができる。
【００６４】
ここでは、無線通信装置４０は信号送信手段４３と信号受信手段４４の両方を有する場合について説明したが、いずれか一方だけであっても構わない。
【実施例２】
【００６５】
図７は本発明の実施例２に係る半導体集積回路装置の要部を示す回路図で、図２に示す差動増幅器１８の換わりに置き換える部分を示している。
本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
【００６６】
本実施例が実施例１と異なる点は、制御電圧を掃引して発振出力の振幅をＭＯＳトランジスタの閾値電圧に等しくするようにしたことにある。
【００６７】
即ち、図１に示す基準電圧発生回路１６の基準電圧Ｖｒｅｆだけレベルシフトされた最大値検出回路１３の出力Ｖｍａｘと最小値検出回路１４の出力Ｖｍｉｎとを比較し、比較結果に応じて制御電圧Ｖｂｉａｓを掃引し、電流制御回路１７のバイアス電流Ｉｂｉａｓを制御している。
【００６８】
これにより、電源投入時あるいは必要なときにだけ発振出力の振幅Ｖｍａｘ−Ｖｍｉｎを制御して、位相雑音特性をチューニングすることが可能である。
【００６９】
具体的には、図７（ａ）に示すように、本実施例の半導体集積回路装置は正入力端が基準電圧発生回路１６内の接続点ｅに接続され、負入力端が最小値検出回路１４内の接続点ｄに接続されたコンパレータ６０と、コンパレータ６０とバイアス電流制御回路１７との間に接続された制御信号掃引回路６１とを有している。
【００７０】
コンパレータ６０は、クロック信号ＣＬＫに同期して、電圧Ｖｍａｘ−Ｖｔｈｎ＋｜Ｖｔｈｐ｜と電圧Ｖｍｉｎ＋｜Ｖｔｈｐ｜を比較し、その比較結果をＡＮＤ回路６２の一方の入力端に出力する。
【００７１】
制御信号掃引回路６１は、コンパレータ６０の出力とチューニング信号ＴＵＮＥとの論理積を求めるＡＮＤ回路６２と、ＡＮＤ回路６２の演算結果によりクロック信号ＣＬＫをカウントするカウンタ６３と、カウンタ６３のカウント値をアナログ電圧に変換し、変換結果を第１０トランジスタＭ１０のゲートＧ１０に出力するＤ／Ａコンバータ６４とを有している。
【００７２】
電源投入時あるいはチューニングが必要な時にチューニング信号ＴＵＮＥがＡＮＤ回路６２に入力されると、イネーブル信号ＥＮＡＢＬＥが活性になると同時にカウンタ６３がリセットされ、カウンタ６３はクロック信号ＣＬＫのカウントを開始する。
【００７３】
Ｄ／Ａコンバータ６４はカウンタ６３のカウント値（デジタル値）をアナログ電圧に変換し、制御電圧Ｖｂｉａｓを出力する。
その結果、図７（ｂ）に示すように、制御電圧Ｖｂｉａｓは、ここでは電源電圧Ｖｄｄから接地ＧＮＤ電位まで直線状に掃引されるので、制御電圧Ｖｂｉａｓに応じてバイアス電流Ｉｂｉａｓが制御され、発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎが増加していく。
【００７４】
発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎがｎ型ＭＯＳトランジスタの閾値電圧Ｖｔｈｎを超えたところで、コンパレータ６０の出力が反転してイネーブル信号ＥＮＡＢＬＥが不活性になるので、カウンタ６３はクロック信号ＣＬＫのカウントを停止する。
【００７５】
従って、制御電圧Ｖｂｉａｓはクロック信号ＣＬＫのカウントが停止されたときの値に保持されるので、発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎをｎ型ＭＯＳトランジスタの閾値電圧Ｖｔｈｎに等しくすることが可能である。
【００７６】
これにより、図２に示す差動増幅器１８をコンパレータ６０および制御信号掃引回路６１に置き換えた電圧制御発振回路を有する半導体集積回路装置を、図６に示す第１および第２半導体集積回路装置４６、５０とすることができる。
【００７７】
以上説明したように、本実施例の半導体集積回路装置は、制御電圧Ｖｂｉａｓを掃引して、発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎがｎ型ＭＯＳトランジスタの閾値電圧Ｖｔｈｎに等しくなるようにしたので、必要なときにだけ位相雑音特性をチューニングすることができる。
【００７８】
従って、電圧制御発振回路を使用するＰＬＬ（Phase Locked Loop）回路の設計に自由度が増す利点があり、デジタル集積回路に組み込むのに適している。
【実施例３】
【００７９】
図８は本発明の実施例３に係る半導体集積回路装置の要部を示す回路図で、図７に示す制御信号掃引回路６１の換わりに置き換える部分および図２に示すバイアス電流制御回路１７の換わりに置き換える部分を示している。
【００８０】
本実施例において、上記実施例１および実施例２と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
【００８１】
本実施例が実施例１および実施例２と異なる点は、バイアス電流制御回路を複数のＭＯＳトランジスタの並列回路としたことにある。
【００８２】
即ち、図１に示すバイアス電流制御回路１７のバイアス電流Ｉｂｉａｓをアナログ値からデジタル値で制御している。
【００８３】
これにより、バイアス電流制御回路１７をアナログ回路からより集積化に適したデジタル回路に置き換えることが可能である。
【００８４】
具体的には、図８（ａ）に示すように、本実施例の半導体集積回路装置は、コンパレータ６０の出力とチューニング信号ＴＵＮＥとの論理積を求めるＡＮＤ回路６２と、ＡＮＤ回路６２の演算結果によりクロック信号ＣＬＫをカウントするカウンタ６３と、カウンタ６３のカウント値（デジタル値）をデコードして制御信号を出力するデコーダ７０を有する制御信号掃引回路７１を有している。
【００８５】
更に、デコーダ７０の各出力端子に複数のｐ型ＭＯＳトランジスタ７２のゲートＧ７２がそれぞれ接続され、複数のＭＯＳトランジスタ７２のソースＳ７２が電源Ｖｄｄに共通接続され、複数のＭＯＳトランジスタ７２のドレインＤ７２が電圧制御発振回路１２の第３および第４トランジスタＭ３、Ｍ４のドレインＤ３、Ｄ４の共通接続点に共通接続されたバイアス電流制御回路７３を有している。
【００８６】
電源投入時あるいはチューニングが必要な時にチューニング信号ＴＵＮＥがＡＮＤ回路６２に入力されると、イネーブル信号ＥＮＡＢＬＥが活性になると同時にカウンタ６３がリセットされ、カウンタ６３はクロック信号ＣＬＫのカウントを開始する。
【００８７】
デコーダ７０は、例えばカウンタ６３のｎビットのカウント値を２のｎ乗個のパラレル信号にデコードして２のｎ乗個のＭＯＳトランジスタ７２のゲートＧ７２にそれぞれ出力するので、カウント値に応じて２のｎ乗個のＭＯＳトランジスタ７２は順次導通する。
【００８８】
その結果、図８（ｂ）に示すように、電圧制御発振回路１２のバイアス電流Ｉｂｉａｓはステップ状に掃引されるので、発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎが増加していく。
【００８９】
発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎがｎ型ＭＯＳトランジスタの閾値電圧Ｖｔｈｎを超えたところで、コンパレータ６０の出力が反転してイネーブル信号ＥＮＡＢＬＥが不活性になるので、カウンタ６３はクロック信号ＣＬＫのカウントを停止する。
【００９０】
従って、複数のＭＯＳトランジスタ７２はクロック信号ＣＬＫのカウントが停止されたときの導通状態に保持されるので、発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎをｎ型ＭＯＳトランジスタの閾値電圧Ｖｔｈｎに等しくすることが可能である。
【００９１】
これにより、図７に示す制御信号掃引回路６１を制御信号掃引回路７１に置き換え、図２に示すバイアス電流制御回路１７をバイアス電流制御回路７３に置き換えた電圧制御発振回路を有する半導体集積回路装置を、図６に示す第１および第２半導体集積回路装置４６、５０とすることができる。
【００９２】
以上説明したように、本実施例の半導体集積回路装置は、バイアス電流制御回路をアナログ回路から複数のＭＯＳトランジスタ７２のスイッチングによりバイアス電流を掃引するデジタル回路にしたので、デジタル集積回路に組み込むのに更に適する利点がある。
【実施例４】
【００９３】
図９は本発明の実施例４に係る半導体集積回路装置の構成を示す回路図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
【００９４】
本実施例が実施例１と異なる点は、発振出力の位相雑音特性と振幅をそれぞれ独立に制御できるようにしたことにある。
実施例１では、発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎは良好な位相雑音特性を示すｎ型ＭＯＳトランジスタの閾値電圧Ｖｔｈｎに等しい電圧に固定されていた。
【００９５】
本実施例では基板バイアス効果を利用してｎ型ＭＯＳトランジスタの閾値電圧Ｖｔｈｎを可変することにより、良好な位相雑音特性を維持しながら、発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎを可変できるようにしたことにある。
【００９６】
即ち、図１に示す電圧制御発振回路１２の増幅回路が有するＭＯＳトランジスタのバックゲートに閾値を制御する電圧を印加する回路を追加し、制御電圧に応じてＭＯＳトランジスタの閾値電圧が可変される。
【００９７】
これにより、可変された閾値電圧に等しい振幅Ｖｍａｘ−Ｖｍｉｎの発振出力ＲＦｏｕｔおよび良好な位相雑音特性を得ることが可能である。また、実施例２および実施例３にも適用可能である。
【００９８】
具体的には、図９に示すように、本実施例の半導体集積回路装置８０は、ドレインＤ１１が定電流源８１を介して電源Ｖｄｄに接続され、ソースＳ１１が接地された第１１のｎ型ＭＯＳトランジスタＭ１１と、正入力端が第１１トランジスタＭ１１のゲートＧ１１に接続され、負入力端が所定の基準電圧Ｖｒｅｆ２を出力する電源８２に接続され、出力端が第１１トランジスタＭ１１のバックゲートＢ１１および第１増幅回路２２の第１および第２ランジスタＭ１、Ｍ２のバックゲートＢ１、Ｂ２に接続された差動増幅器８３を有する閾値電圧制御回路８４を具備している。
【００９９】
更に、ソースＳ１２が定電流源８５を介して接地され、ドレインＤ１２が電源Ｖｄｄに接続され、ゲートＧ１２が最小値検出回路１４の接続点ｄに接続された第１２のｎ型ＭＯＳトランジスタＭ１２を有する第２基準電圧発生回路８６と、正入力端が基準電圧発生回路１６の接続点ｅに接続され、負入力端が第２基準電圧発生回路８６の第１２トランジスタＭ１２のソースＳ１２と定電流源８５の接続点ｆに接続された減算器８７を具備している。
【０１００】
第１１トランジスタＭ１１は第１増幅回路２２の第１および第２トランジスタＭ１、Ｍ２の閾値電圧に等しい閾値電圧を有している。
【０１０１】
定電流源８１により第１１トランジスタ１１は導通開始時の電流で駆動されるので、ゲートＧ１１とソースＳ１１間の電圧Ｖｇｓはほぼ第１１トランジスタＭ１１の閾値電圧Ｖｔｈｎに等しくなる。
【０１０２】
差動増幅器８３は正負入力端の電位差が０になるように出力電圧を第１１トランジスタＭ１１のバックゲートＢ１１に帰還するので、バックゲートＢ１１の電位がシフトし、第１１トランジスタＭ１１の閾値電圧Ｖｔｈｎは基準電圧Ｖｒｅｆ２に等しくなる。
【０１０３】
同様に、第１増幅回路２２の第１および第２トランジスタＭ１、Ｍ２のバックゲートＢ１、Ｂ２は差動増幅器８３の出力端に共通接続されているので、第１および第２トランジスタＭ１、Ｍ２の閾値電圧も基準電圧Ｖｒｅｆ２に等しくなる。
【０１０４】
減算器８７の正入力端には電圧Ｖｍａｘ−Ｖｔｈｎ＋｜Ｖｔｈｐ｜が入力され、負入力端に電圧Ｖｍｉｎ＋｜Ｖｔｈｐ｜−Ｖｔｈｎが入力されるので、出力端にはその差の電圧Ｖｍａｘ−Ｖｍｉｎが得られる。
【０１０５】
差動増幅器１８の正入力端は減算器８７の出力端に接続され、発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎが入力され、負入力端は基準電圧８２に接続され、基準電圧Ｖｒｅｆ２が入力されている。
【０１０６】
その結果、差動増幅器１８により発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎは基準電圧Ｖｒｅｆ２に等しく、良好な位相雑音特性を示すｎ型ＭＯＳトランジスタの閾値電圧Ｖｔｈｎに等しくなるように帰還制御される。
【０１０７】
従って、良好な位相雑音特性を維持しながら、基準電圧Ｖｒｅｆ２に応じて、発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎを可変することが可能である。
【０１０８】
これにより、半導体集積回路装置８０を、図６に示す第１および第２半導体集積回路装置４６、５０とすることができる。
【０１０９】
以上説明したように、本実施例の半導体集積回路装置８０は、第１増幅回路２２の第１および第２トランジスタＭ１、Ｍ２の閾値電圧Ｖｔｈｎを基準電圧Ｖｒｅｆ２にシフトさせたので、良好な位相雑音特性を維持しながら、基準電圧Ｖｒｅｆ２に応じて、発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎを可変することができる。
【０１１０】
従って、良好な位相雑音特性を維持しながら、発振出力ＲＦｏｕｔを外部回路に合わせて設定できる利点がある。
【０１１１】
上述した実施例においては、発振出力の振幅がｎ型ＭＯＳトランジスタの閾値電圧ｖｔｈｎに等しくなる回路について説明したが、電圧制御発振回路１２のｐ型ＭＯＳトランジスタが線形領域に入ることにより位相雑音特性が悪化するような回路構成、例えば、バイアス電流制御回路１７を電圧制御発振回路１２と接地ＧＮＤ間に接続する場合などにおいては、発振出力ＲＦｏｕｔの振幅がｐ型ＭＯＳトランジスタの閾値電圧｜Ｖｔｈｐ｜になるように制御しても構わない。
【０１１２】
その場合には、図１０に示すように、基準電圧発生回路１６のトランジスタがｐ型ＭＯＳトランジスタＭ９からｎ型ＭＯＳトランジスタＭ１３のソースフォロワに変更され、バイアス電流制御回路１７のトランジスタがｐ型ＭＯＳトランジスタＭ１０からｎ型ＭＯＳトランジスタＭ１４に変更される。
【０１１３】
その結果、差動増幅器１８の正入力端が基準電圧発生回路１６を介して最小値検出回路１４の出力端ｄに接続され、負入力端が最大値検出回路１４の出力端ｃに接続される。
【０１１４】
また、電圧制御発振回路１２の正帰還用増幅器として第１および第２増幅回路２２、２３の両方を用いた場合について説明したが、いずれか一方であっても構わない。
【０１１５】
更に、トランジスタとしてＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）を用いた場合について説明したが、コレクタ（第１電極）、エミッタ（第２電極）およびベース（制御電極）を有するバイポーラトランジスタで構成することも可能である。
【図面の簡単な説明】
【０１１６】
【図１】本発明の実施例１に係る半導体集積回路装置を示すブロック図。
【図２】本発明の実施例１に係る半導体集積回路装置の構成を示す回路図。
【図３】本発明の実施例１に係る半導体集積回路装置の位相雑音特性とＭＯＳトランジスタの閾値電圧との関係を示す図。
【図４】本発明の実施例１に係る半導体集積回路装置の位相雑音特性と使用温度の関係を示す図。
【図５】本発明の実施例１に係る半導体集積回路装置の位相雑音特性と電源電圧との関係を示す図。
【図６】本発明の実施例１に係る半導体集積回路装置を用いた無線通信装置を示すブロック図。
【図７】本発明の実施例２に係る半導体集積回路装置の要部を示す回路図。
【図８】本発明の実施例３に係る半導体集積回路装置の要部を示す回路図。
【図９】本発明の実施例４に係る半導体集積回路装置の構成を示す回路図。
【図１０】本発明の別の実施例に係る半導体集積回路装置の構成を示す回路図。
【符号の説明】
【０１１７】
１０、８０、９０ 半導体集積回路装置
１１ 半導体基板
１２ 電圧制御発振回路
１３ 最大値検出回路
１４ 最小値検出回路
１６ 基準電圧発生回路
１７、７３ バイアス電流制御回路
１８、８３ 差動増幅器
２１ 並列共振回路
２２ 第１増幅器
２３ 第２増幅器
２４、２５、２６、８１、８５ 定電流源
４０ 無線通信装置
４１ アンテナ
４２ 切り替え器
４３ 信号送信手段
４４ 信号受信手段
４５ 入力信号処理回路
４６ 第１半導体集積回路装置
４７ 変調回路
４８ パワーアンプ
４９ ローノイズアンプ
５０ 第２半導体集積回路装置
５１ 復調回路
５２ 出力信号処理回路
６０ コンパレータ
６１、７１ 制御信号掃引回路
６２ ＡＮＤ回路
６３ カウンタ
６４ Ｄ／Ａコンバータ
７０ デコーダ
８２ 電源
８４ 閾値電圧制御回路
８６ 第２基準電圧発生回路
８７ 減算器
Ｍ１、Ｍ２、Ｍ５、Ｍ６、Ｍ１１、Ｍ１２、Ｍ１３、Ｍ１４ ｎ型ＭＯＳトランジスタ
Ｍ３、Ｍ４、Ｍ７、Ｍ８、Ｍ９、Ｍ１０、７２ ｐ型ＭＯＳトランジスタ
Ｌ コイル
Ｃ１、Ｃ２ 容量素子
ＣＶ１、ＶＣ２ 可変容量ダイオード
ＲＦｏｕｔ 発振出力
Ｖｍａｘ 発振出力の最大値
Ｖｍｉｎ 発振出力の最小値
Ｖｔｈｎ ｎ型ＭＯＳトランジスタの閾値電圧
｜Ｖｔｈｐ｜ ｐ型ＭＯＳトランジスタの閾値電圧
Ｖｂｉａｓ 制御電圧
Ｉｂｉａｓ バイアス電流
Ｖｄｄ 電源
Ｖｒｅｆ、Ｖｒｅｆ２ 基準電圧
ＣＬＫ クロック信号
ｏｕｔ１、ｏｕｔ２ 出力端子
【技術分野】
【０００１】
本発明は、電圧制御発振回路を集積した半導体集積回路装置およびそれを用いた無線通信装置に係り、特に安定した発振特性が得られる半導体集積回路装置およびそれを用いた無線通信装置に関する。
【背景技術】
【０００２】
携帯電話に代表される移動体通信端末等の無線通信装置は、ＲＦ（無線周波）信号処理部に外部からの印加電圧により発振周波数が可変できる電圧制御発振回路（ＶＣＯ：Voltage Controlled Oscillator）を有しているものがある。
【０００３】
従来の電圧制御発振回路では、発振出力信号の振幅が過少の場合には雑音により位相雑音が悪化し、発振出力の振幅が過大の場合には発振出力信号の歪みにより位相雑音が悪化する問題がある。
【０００４】
電圧制御発振回路が絶縁ゲート電界効果トランジスタ（ＭＯＳトランジスタ）で構成されている場合、ＭＯＳトランジスタの動作が線形領域に入る点、すなわち発振出力の振幅がＭＯＳトランジスタの閾値電圧に達する点を越えたとき、発振出力信号に歪が生じ、位相雑音が悪化する。そのため、発振出力信号の振幅を閾値電圧に等しくなるように電圧制御発振回路のバイアス電流を可変することにより調整していた。
【０００５】
然しながら、温度や電源電圧等の使用環境や、発振周波数によって、バイアス電流やＭＯＳトランジスタの閾値電圧などの動作条件が変動するために、発振振幅が変動し、位相雑音特性がばらつくという問題がある。さらに、ＭＯＳトランジスタの閾値電圧には製造ばらつきがあるため、発振出力の振幅を固定したとしても位相雑音特性がばらつくという問題がある。
【０００６】
これに対して、発振出力の振幅を発信波形に歪みが生じ始める直前の最大レベルを表わす基準信号に固定し、位相雑音を抑えた電圧制御発振回路が知られている（例えば、特許文献１参照）。
【０００７】
特許文献１に開示された電圧制御発振回路は、定コレクタ・バイアス電流源と、可変コレクタ・バイアス電圧回路および電圧同調式共振回路を有している。
【０００８】
可変コレクタ・バイアス電圧回路は、トランジスタのコレクタ出力振幅を検知し、基準信号との差の積分値を使ってコレクタ・バイアス電圧を変化させ、出力振幅が一定になるように制御している。
【０００９】
また、定コレクタ・バイアス電流源によってコレクタ・バイアス電流が一定に保たれるので、トランジスタの動作点がトランジスタのエミッタ遮断に対して一定の関係に保たれる。
【００１０】
これにより、同調電圧毎の定コレクタ・バイアス電流及び基準電圧の初期設定値に従い、コレクタ電圧を十分に高くし、ある瞬時電流がゼロ、すなわちエミッタ遮断の起こる寸前の状態になるようにバイアスを制御している。
【００１１】
然しながら、特許文献１に開示された電圧制御発振回路では、発振出力の振幅ではなく、最大値または最小値を検出して位相雑音が最小になるバイアス電圧を予想し、その予想値に固定して発振出力の振幅を制御しているので、トランジスタの製造ばらつきによっては十分な位相雑音特性が得られないという問題がある。
【特許文献１】特開平１１−１６３６３１号公報（３頁、図２）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は、安定した位相雑音特性が得られる電圧制御発振回路を集積した半導体集積回路装置、およびそれを用いた無線通信装置を提供する。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明の一態様の半導体集積回路装置は、電圧制御発振回路と、前記電圧制御発振回路の発振出力の最大値を検出する最大値検出回路と、前記電圧制御発振回路の発振出力の最小値を検出する最小値検出回路と、所定の電圧を出力する基準電圧発生回路と、前記電圧制御発振回路に直列接続され、制御信号により前記電圧制御発振回路のバイアス電流を可変するバイアス電流制御回路と、前記発振出力の最大値と前記発振出力の最小値との差が前記所定の電圧に等しくなるように前記バイアス電流制御回路に前記制御信号を出力する制御回路と、を具備することを特徴としている。
【発明の効果】
【００１４】
本発明によれば、発振出力の振幅を良好な位相雑音特性が得られる電圧制御発振回路のＭＯＳトランジスタの閾値電圧に等しく維持することができる。
【００１５】
その結果、良好な位相雑音特性の発振出力が安定して得られ、小型で高精度な無線通信装置を提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１７】
図１は本発明の実施例１に係る半導体集積回路装置の構成を示すブロック図、図２は各ブロックの回路構成を示す回路図である。
【００１８】
図１に示すように、本実施例の半導体集積回路装置１０は、半導体基板１１、例えばシリコン基板上に集積して形成されたコイルと、可変容量ダイオードおよび増幅回路とを有する電圧制御発振回路１２と、電圧制御発振回路１２の発振出力ＲＦｏｕｔの最大値Ｖｍａｘを検出する最大値検出回路１３および最小値Ｖｍｉｎを検出する最小値検出回路１４とを具備している。
【００１９】
更に、所定の基準電圧Ｖｒｅｆを出力する基準電圧発生回路１６と、電圧制御発振回路１２の電流通路の一端と電源Ｖｄｄとの間に接続され、制御電圧（制御信号）Ｖｂｉａｓにより電圧制御発振回路１２のバイアス電流Ｉｂｉａｓを可変するバイアス電流制御回路１７と、正入力端が基準電圧発生回路１６を介して最大値検出回路１３の出力端に接続され、負入力端が最小値検出回路１４の出力端に接続され、出力端がバイアス電流制御回路１７の制御端子に接続された差動増幅器１８とを具備している。
【００２０】
電圧制御発振回路１２は、バイアス電流Ｉｂｉａｓを流すと増幅回路の正帰還作用によりコイルと可変容量ダイオードとを有する共振回路の並列共振周波数で発振し、発振出力ＲＦｏｕｔを外部に出力する。発振周波数は周波数制御電圧Ｖｃｔｒｌにより可変される。
【００２１】
最大値検出回路１３は、発振出力ＲＦｏｕｔの最大値Ｖｍａｘに応じた値を出力する。同様に、最小値検出回路１４は、発振出力ＲＦｏｕｔの最小値Ｖｍｉｎに応じた値を出力する。
【００２２】
基準電圧発生回路１６は、所定の基準電圧Ｖｒｅｆを発生する。最大値検出回路１３の出力Ｖｍａｘが入力されると、基準電圧Ｖｒｅｆだけレベルシフトされた電圧Ｖｍａｘ−Ｖｒｅｆを出力する。
【００２３】
差動増幅器１８は、正入力端に電圧Ｖｍａｘ−Ｖｒｅｆが入力され、負入力端に電圧Ｖｍｉｎが入力されると、その差に比例した制御電圧Ｖｂｉａｓをバイアス電流制御回路１７に出力する。
【００２４】
バイアス電流制御回路１７は、制御電圧Ｖｂｉａｓが印加されると、制御電圧Ｖｂｉａｓに応じて電圧制御発振信回路１２のバイアス電流Ｉｂｉａｓが可変され、発振出力ＲＦｏｕｔが制御される。
【００２５】
差動増幅器１８は正および負入力端の電位が等しくなるように動作するので、発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎが基準電圧発生回路１６の基準電圧Ｖｒｅｆに等しくなるように帰還制御される。
【００２６】
ここで、基準電圧Ｖｒｅｆを電圧制御発信回路１２の増幅回路が有するＭＯＳトランジスタの閾値電圧に等しく設定することにより、発振出力ＲＦｏｕｔの良好な位相雑音特性が得られる。その結果、ＭＯＳトランジスタの製造ばらつきや使用環境により閾値電圧が変動しても、常に良好な位相雑音特性を維持することが可能である。
【００２７】
具体的には、図２に示すように、電圧制御発振回路１２は、コイルＬと可変容量ダイオードＶＣ１、ＶＣ２の逆極性直列回路が並列接続された共振回路２１と、共振回路２１とグランドＧＮＤ間に接続された第１増幅回路２２と、共振回路２１とバイアス電流制御回路１７を介して電源Ｖｄｄ間に接続された第２増幅回路２３とを具備している。
【００２８】
第１増幅回路２２は、ドレイン（第１電極）、ソース（第２電極）およびゲート（制御電極）を有する第１および第２のｎ型ＭＯＳトランジスタ（以下、単にトランジスタという）Ｍ１、Ｍ２を有し、第１トランジスタＭ１のドレインＤ１は第２トランジスタＭ２のゲートＧ２およびコイルＬの一端ａに接続され、第２トランジスタＭ２のドレインＤ２は第１トランジスタＭ１のゲートＧ１およびコイルＬの他端ｂに接続され、第１および第２トランジスタＭ１，Ｍ２のソースＳ１、Ｓ２はそれぞれ接地されている。
【００２９】
第２増幅回路２３は、ドレイン（第１電極）、ソース（第２電極）およびゲート（制御電極）を有する第３および第４のｐ型ＭＯＳトランジスタＭ３、Ｍ４を有し、第３トランジスタＭ３のドレインＤ３が第４トランジスタＭ４のゲートＧ４およびコイルＬの一端ａに接続され、第４トランジスタＭ４のドレインＤ４が第３トランジスタＭ３のゲートＧ３およびコイルＬの他端ｂに接続され、第３および第４トランジスタＭ３、Ｍ４のソースＳ３、Ｓ４がバイアス電流制御回路１７に共通接続されている。
【００３０】
これにより、コイルＬと可変容量ダイオードＶＣ１、ＶＣ２とを有する共振回路２１と正帰還用の第１および第２増幅回路２２、２３とで電圧制御発振回路１２が構成される。
【００３１】
電圧制御発振回路１２にバイアス電流Ｉｂｉａｓを流すと、共振回路２１の並列共振周波数で発振し、コイルＬの一端ａと他端ｂに接続された出力端子Ｖｏｕｔ１、Ｖｏｕｔ２から発振出力ＲＦｏｕｔが外部に出力される。発振周波数は周波数制御電圧Ｖｃｔｒｌにより可変される。
【００３２】
最大値検出回路１３は、第５および第６のｎ型ＭＯＳトランジスタＭ５、Ｍ６を有し、ゲートＧ５、Ｇ６が電圧制御発振回路１２の第１および第２出力端子Ｖｏｕｔ１、Ｖｏｕｔ２にそれぞれ接続され、ドレインＤ５、Ｄ６が電源Ｖｄｄに共通接続され、ソースＳ５、Ｓ６が定電流源２４と容量素子C１の並列回路を介してそれぞれ接地されている。
【００３３】
ここで、第１、第２、第５、第６トランジスタＭ１、Ｍ２、Ｍ５、Ｍ６の閾値電圧Ｖｔｈｎはすべて等しく設定されている。
【００３４】
第５および第６トランジスタＭ５、Ｍ６と容量素子Ｃ１の整流作用により、端子ｃの電位は発振出力の電圧が最大となったときの値で保持される。また、定電流源２４により第５および第６トランジスタＭ５、Ｍ６は導通開始時の電流で駆動されるので、ゲートＧ５とソースＳ５間の電圧Ｖｇｓはほぼ第５および第６トランジスタＭ５、Ｍ６の閾値電圧Ｖｔｈｎに等しくなる。
【００３５】
その結果、第５および第６トランジスタＭ５、Ｍ６のソースＳ５、Ｓ６と定電流源２４の接続点ｃに発振出力ＲＦｏｕｔの最大値Ｖｍａｘと第５および第６トランジスタＭ５、Ｍ６の閾値電圧Ｖｔｈｎとの差の電圧Ｖｍａｘ−Ｖｔｈｎが得られる。
【００３６】
最小値検出回路１４は、第７および第８のｐ型ＭＯＳトランジスタＭ７、Ｍ８を有し、ゲートＧ７、Ｇ８が電圧制御発振回路１２の第１および第２出力端子Ｖｏｕｔ１、Ｖｏｕｔ２にそれぞれ接続され、ソースＳ７、Ｓ８が定電流源２５と容量素子Ｃ２の並列回路を介して電源Ｖｄｄに共通接続され、ドレインＤ７、Ｄ８が共通接地されている。
【００３７】
最大値検出回路１３と同様にして、第７および第８トランジスタＭ７、Ｍ８のドレインＤ７、Ｄ８と定電流源２５の接続点ｄに発振出力ＲＦｏｕｔの最小値Ｖｍｉｎと第７および第８トランジスタＭ７、Ｍ８の閾値電圧｜Ｖｔｈｐ｜との和の電圧Ｖｍｉｎ＋｜Ｖｔｈｐ｜が得られる。
【００３８】
基準電圧発生回路１６は、第９のｐ型ＭＯＳトランジスタＭ９を有し、ゲートＧ９がＭＯＳトランジスタＭ５、Ｍ６のソースＳ５、Ｓ６と定電流源２４の接続点ｃに接続され、ソースＳ９が定電流源２６を介して電源Ｖｄｄに接続され、ドレインＤ９が接地されている。
【００３９】
定電流源２６により第９トランジスタＭ９に導通開始電流を流すと、ソースＳ９とゲートＧ９間の電圧｜Ｖｇｓ｜として第９トランジスタＭ９の閾値電圧｜Ｖｔｈｐ｜が得られる。
【００４０】
第９トランジスタＭ９のゲートＧ９に電圧Ｖｍａｘ−Ｖｔｈｎが印加されると、第９トランジスタＭ９のドレインＤ９と定電流源２６の接続点ｅに第９トランジスタＭ９の閾値電圧｜Ｖｔｈｐ｜だけレベルシフトされた出力電圧Ｖｍａｘ−Ｖｔｈｎ＋｜Ｖｔｈｐ｜が得られる。
【００４１】
ここで、ｐ型ＭＯＳトランジスタＭ７、Ｍ８、Ｍ９の閾値電圧｜Ｖｔｈｐ｜は全て等しく設定されている。
【００４２】
差動増幅器１８は、正入力端が第９トランジスタＭ９のソースＳ９と定電流源２６の接続点ｅに接続され、負入力端が第７および第８トランジスタＭ７、Ｍ８のソースＤ７、Ｄ８と定電流源２５の接続点ｄ接続されている。
【００４３】
差動増幅器１８は、正入力端に電圧Ｖｍａｘ−Ｖｔｈｎ＋｜Ｖｔｈｐ｜が入力され、負入力端に電圧Ｖｍａｘ＋｜Ｖｔｈｐ｜が入力されると、その差に比例した制御電圧Ｖｂｉａｓをバイアス電流制御回路１７に出力する。
【００４４】
バイアス電流制御回路１７は、第１０のｐ型ＭＯＳトランジスタＭ１０を有し、ゲートＧ１０が差動増幅器１２の出力端に接続され、ソースＳ１０が電源Ｖｄｄに接続され、ドレインＤ１０が第２増幅回路２３の第３および第４トランジスタＭ３、Ｍ４のソースＳ３、Ｓ４に共通接続されている。
【００４５】
第１０トランジスタＭ１０のゲートＧ１０に制御電圧Ｖｂｉａｓが印加されると、制御電圧Ｖｂｉａｓに応じて第１０トランジスタＭ１０が導通して電圧制御発振回路１２のバイアス電流Ｉｂｉａｓが可変され、発振出力ＲＦｏｕｔが制御される。
【００４６】
即ち、差動増幅器１８は正および負入力端の電位が等しくなるように動作するので、発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎがｎ型ＭＯＳトランジスタの閾値電圧Ｖｔｈｎに等しくなるように帰還制御される。
【００４７】
その結果、発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎは、常に良好な位相雑音特性が得られる閾値電圧Ｖｔｈｎに等しく維持されるので、ＭＯＳトランジスタの製造ばらつきや使用環境による閾値電圧Ｖｔｈｎの変動に無関係となり、位相雑音特性の変動を抑制することが可能である。
【００４８】
図３乃至図５は、電圧制御発振回路１２を有する半導体集積回路装置１０の位相雑音特性を示したもので、図３は位相雑音特性の閾値電圧依存性、図４は位相雑音特性の使用温度依存性、図５は位相雑音特性の電源電圧依存性を示すシミュレーション結果である。
【００４９】
各図において、図（ａ）は発振周波数４．８ＧＨｚ、離調周波数２００ＫＨｚ、図（ｂ）は発振周波数４．８ＧＨｚ、離調周波数６ＭＨｚの結果で、実線ａが本実施例による場合、破線ｂは比較として最大値検出回路１３、最小値検出回路１４、基準電圧発生回路１６、バイアス電流制御回路１７および差動増幅器１８を有しない従来例の場合である。
【００５０】
図３から明らかなように、本実施例によれば離調周波数２００ＫＨｚおよび離調周波数６ＭＨｚでの位相雑音特性は、それぞれＭＯＳトランジスタの閾値電圧Ｖｔｈｎの変化によらず−１０５ｄＢｃ／Ｈｚおよび−１３５ｄＢｃ／Ｈｚとほぼ一定であるのに対し、従来例では基準とした閾値電圧Ｖｔｈｎが設計値より±０．１Ｖ変動すると位相雑音特性が急激に悪化している。
【００５１】
これは、本実施例では製造ばらつきにより閾値電圧Ｖｔｈｎが変化しても、発振出力の振幅Ｖｍａｘ−Ｖｍｉｎが閾値電圧Ｖｔｈｎに追随するようにバイアス電流Ｉｂｉａｓが変化するのに対して、従来例では予め基準とした閾値電圧Ｖｔｈｎに合わせた発振出力の振幅が得られるように、バイアス電流が設定されているため、発振出力の振幅Ｖｍａｘ−Ｖｍｉｎが良好な位相雑音特性が得られる条件からはずれるためである。
【００５２】
図４から明らかなように、本実施例によれば離調周波数２００ＫＨｚおよび離調周波数６ＭＨｚでの位相雑音特性は、それぞれ使用温度の変化によらず−１０５ｄＢ／Ｈｚおよび−１３５ｄＢｃ／Ｈｚとほぼ一定であるのに対し、従来例では使用温度が基準とした２７℃より低下あるいは増加すると位相雑音特性が急激に悪化している。
【００５３】
これは、本実施例では温度変化により閾値電圧Ｖｔｈｎが変化しても、発振出力の振幅Ｖｍａｘ−Ｖｍｉｎが閾値電圧Ｖｔｈｎの変化に追随するようにバイアス電流が変化するのに対して、従来例ではバイアス電流が固定されているため、発振出力の振幅Ｖｍａｘ−Ｖｍｉｎが良好な位相雑音特性が得られる条件からはずれるためである。
【００５４】
図５から明らかなように、本実施例によれば離調周波数２００ＫＨｚおよび離調周波数６ＭＨｚでの位相雑音特性は、それぞれ電源電圧の変化によらず−１０５ｄＢ／Ｈｚおよび−１３５ｄＢｃ／Ｈｚとほぼ一定であるのに対し、従来例では電源電圧が基準とした２．５Ｖより低下あるいは増加すると位相雑音特性が急激に悪化している。
【００５５】
これは、本実施例では電源電圧が増減しても、発振出力の振幅Ｖｍａｘ−Ｖｍｉｎが一定になるようにバイアス電流が変化するのに対して、従来例では電源電圧の増減に応じてバイアス電流が変化するので、発振出力の振幅Ｖｍａｘ−Ｖｍｉｎも変化し良好な位相雑音特性が得られる条件からはずれるためである。
【００５６】
これにより、閾値電圧Ｖｔｈｎの製造ばらつきや使用環境の変化によらず、位相雑音特性の良好な発振特性が得られることが認められる。
【００５７】
図６は、図１に示す電圧制御発振回路を有する半導体集積回路装置１０を用いた無線通信装置の構成を示すブロック図である。
【００５８】
図６に示すように、本実施例の無線通信装置４０は、電波信号を送信または受信するアンテナ４１と、アンテナ４１が電波信号を送信するかまたは受信するかを選択する切り替え器４２と、図示しないベースバンドＬＳＩ等から入力された入力信号を処理した電波信号をアンテナ４１に出力する信号送信手段４３と、アンテナ４１が受信した電波信号を処理して外部に出力する信号受信手段４４とを有している。
【００５９】
信号送信手段４３は、外部から入力された信号を処理する入力信号処理回路４５と、電圧制御発振回路を有する第１半導体集積回路装置４６の出力信号に基づいて入力信号処理回路４５の出力信号を変調する変調回路４７と、変調回路４７の出力信号を増幅してアンテナ４１へ出力するパワーアンプ４８とを有している。
【００６０】
信号受信手段４４は、アンテナ４１が受信した電波信号を増幅するローノイズアンプ４９と、ローノイズアンプ４９の出力と電圧制御発振回路を有する第２半導体集積回路装置５０の出力信号を混合して電波信号を復調する復調回路５１と、復調された信号を処理して外部に出力する出力信号処理回路５２とを有している。
【００６１】
これにより、外部からの入力信号、例えば音声／画像信号を所定の圧縮方式で圧縮してエンコードした信号の送信、あるいは受信された信号をデコードして元の音声／画像信号の再生をノイズによる誤動作等がなく、安定しておこなうことが可能である。
【００６２】
以上説明したように、本実施例によれば、発振出力の振幅Ｖｍａｘ−Ｖｍｉｎを検出して、電圧制御発振回路１２のバイアス電流Ｉｂｉａｓに帰還制御しているので、常に発振出力の振幅Ｖｍａｘ−Ｖｍｉｎを良好な位相雑音特性が得られる電圧制御発振回路のＭＯＳトランジスタの閾値電圧に等しく維持することができる。
【００６３】
その結果、ＭＯＳトランジスタの閾値電圧Ｖｔｈｎの製造ばらつきや、使用環境の変化があっても、良好な位相雑音特性の発振出力が安定して得られ、小型で高精度な無線通信装置を提供することができる。
【００６４】
ここでは、無線通信装置４０は信号送信手段４３と信号受信手段４４の両方を有する場合について説明したが、いずれか一方だけであっても構わない。
【実施例２】
【００６５】
図７は本発明の実施例２に係る半導体集積回路装置の要部を示す回路図で、図２に示す差動増幅器１８の換わりに置き換える部分を示している。
本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
【００６６】
本実施例が実施例１と異なる点は、制御電圧を掃引して発振出力の振幅をＭＯＳトランジスタの閾値電圧に等しくするようにしたことにある。
【００６７】
即ち、図１に示す基準電圧発生回路１６の基準電圧Ｖｒｅｆだけレベルシフトされた最大値検出回路１３の出力Ｖｍａｘと最小値検出回路１４の出力Ｖｍｉｎとを比較し、比較結果に応じて制御電圧Ｖｂｉａｓを掃引し、電流制御回路１７のバイアス電流Ｉｂｉａｓを制御している。
【００６８】
これにより、電源投入時あるいは必要なときにだけ発振出力の振幅Ｖｍａｘ−Ｖｍｉｎを制御して、位相雑音特性をチューニングすることが可能である。
【００６９】
具体的には、図７（ａ）に示すように、本実施例の半導体集積回路装置は正入力端が基準電圧発生回路１６内の接続点ｅに接続され、負入力端が最小値検出回路１４内の接続点ｄに接続されたコンパレータ６０と、コンパレータ６０とバイアス電流制御回路１７との間に接続された制御信号掃引回路６１とを有している。
【００７０】
コンパレータ６０は、クロック信号ＣＬＫに同期して、電圧Ｖｍａｘ−Ｖｔｈｎ＋｜Ｖｔｈｐ｜と電圧Ｖｍｉｎ＋｜Ｖｔｈｐ｜を比較し、その比較結果をＡＮＤ回路６２の一方の入力端に出力する。
【００７１】
制御信号掃引回路６１は、コンパレータ６０の出力とチューニング信号ＴＵＮＥとの論理積を求めるＡＮＤ回路６２と、ＡＮＤ回路６２の演算結果によりクロック信号ＣＬＫをカウントするカウンタ６３と、カウンタ６３のカウント値をアナログ電圧に変換し、変換結果を第１０トランジスタＭ１０のゲートＧ１０に出力するＤ／Ａコンバータ６４とを有している。
【００７２】
電源投入時あるいはチューニングが必要な時にチューニング信号ＴＵＮＥがＡＮＤ回路６２に入力されると、イネーブル信号ＥＮＡＢＬＥが活性になると同時にカウンタ６３がリセットされ、カウンタ６３はクロック信号ＣＬＫのカウントを開始する。
【００７３】
Ｄ／Ａコンバータ６４はカウンタ６３のカウント値（デジタル値）をアナログ電圧に変換し、制御電圧Ｖｂｉａｓを出力する。
その結果、図７（ｂ）に示すように、制御電圧Ｖｂｉａｓは、ここでは電源電圧Ｖｄｄから接地ＧＮＤ電位まで直線状に掃引されるので、制御電圧Ｖｂｉａｓに応じてバイアス電流Ｉｂｉａｓが制御され、発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎが増加していく。
【００７４】
発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎがｎ型ＭＯＳトランジスタの閾値電圧Ｖｔｈｎを超えたところで、コンパレータ６０の出力が反転してイネーブル信号ＥＮＡＢＬＥが不活性になるので、カウンタ６３はクロック信号ＣＬＫのカウントを停止する。
【００７５】
従って、制御電圧Ｖｂｉａｓはクロック信号ＣＬＫのカウントが停止されたときの値に保持されるので、発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎをｎ型ＭＯＳトランジスタの閾値電圧Ｖｔｈｎに等しくすることが可能である。
【００７６】
これにより、図２に示す差動増幅器１８をコンパレータ６０および制御信号掃引回路６１に置き換えた電圧制御発振回路を有する半導体集積回路装置を、図６に示す第１および第２半導体集積回路装置４６、５０とすることができる。
【００７７】
以上説明したように、本実施例の半導体集積回路装置は、制御電圧Ｖｂｉａｓを掃引して、発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎがｎ型ＭＯＳトランジスタの閾値電圧Ｖｔｈｎに等しくなるようにしたので、必要なときにだけ位相雑音特性をチューニングすることができる。
【００７８】
従って、電圧制御発振回路を使用するＰＬＬ（Phase Locked Loop）回路の設計に自由度が増す利点があり、デジタル集積回路に組み込むのに適している。
【実施例３】
【００７９】
図８は本発明の実施例３に係る半導体集積回路装置の要部を示す回路図で、図７に示す制御信号掃引回路６１の換わりに置き換える部分および図２に示すバイアス電流制御回路１７の換わりに置き換える部分を示している。
【００８０】
本実施例において、上記実施例１および実施例２と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
【００８１】
本実施例が実施例１および実施例２と異なる点は、バイアス電流制御回路を複数のＭＯＳトランジスタの並列回路としたことにある。
【００８２】
即ち、図１に示すバイアス電流制御回路１７のバイアス電流Ｉｂｉａｓをアナログ値からデジタル値で制御している。
【００８３】
これにより、バイアス電流制御回路１７をアナログ回路からより集積化に適したデジタル回路に置き換えることが可能である。
【００８４】
具体的には、図８（ａ）に示すように、本実施例の半導体集積回路装置は、コンパレータ６０の出力とチューニング信号ＴＵＮＥとの論理積を求めるＡＮＤ回路６２と、ＡＮＤ回路６２の演算結果によりクロック信号ＣＬＫをカウントするカウンタ６３と、カウンタ６３のカウント値（デジタル値）をデコードして制御信号を出力するデコーダ７０を有する制御信号掃引回路７１を有している。
【００８５】
更に、デコーダ７０の各出力端子に複数のｐ型ＭＯＳトランジスタ７２のゲートＧ７２がそれぞれ接続され、複数のＭＯＳトランジスタ７２のソースＳ７２が電源Ｖｄｄに共通接続され、複数のＭＯＳトランジスタ７２のドレインＤ７２が電圧制御発振回路１２の第３および第４トランジスタＭ３、Ｍ４のドレインＤ３、Ｄ４の共通接続点に共通接続されたバイアス電流制御回路７３を有している。
【００８６】
電源投入時あるいはチューニングが必要な時にチューニング信号ＴＵＮＥがＡＮＤ回路６２に入力されると、イネーブル信号ＥＮＡＢＬＥが活性になると同時にカウンタ６３がリセットされ、カウンタ６３はクロック信号ＣＬＫのカウントを開始する。
【００８７】
デコーダ７０は、例えばカウンタ６３のｎビットのカウント値を２のｎ乗個のパラレル信号にデコードして２のｎ乗個のＭＯＳトランジスタ７２のゲートＧ７２にそれぞれ出力するので、カウント値に応じて２のｎ乗個のＭＯＳトランジスタ７２は順次導通する。
【００８８】
その結果、図８（ｂ）に示すように、電圧制御発振回路１２のバイアス電流Ｉｂｉａｓはステップ状に掃引されるので、発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎが増加していく。
【００８９】
発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎがｎ型ＭＯＳトランジスタの閾値電圧Ｖｔｈｎを超えたところで、コンパレータ６０の出力が反転してイネーブル信号ＥＮＡＢＬＥが不活性になるので、カウンタ６３はクロック信号ＣＬＫのカウントを停止する。
【００９０】
従って、複数のＭＯＳトランジスタ７２はクロック信号ＣＬＫのカウントが停止されたときの導通状態に保持されるので、発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎをｎ型ＭＯＳトランジスタの閾値電圧Ｖｔｈｎに等しくすることが可能である。
【００９１】
これにより、図７に示す制御信号掃引回路６１を制御信号掃引回路７１に置き換え、図２に示すバイアス電流制御回路１７をバイアス電流制御回路７３に置き換えた電圧制御発振回路を有する半導体集積回路装置を、図６に示す第１および第２半導体集積回路装置４６、５０とすることができる。
【００９２】
以上説明したように、本実施例の半導体集積回路装置は、バイアス電流制御回路をアナログ回路から複数のＭＯＳトランジスタ７２のスイッチングによりバイアス電流を掃引するデジタル回路にしたので、デジタル集積回路に組み込むのに更に適する利点がある。
【実施例４】
【００９３】
図９は本発明の実施例４に係る半導体集積回路装置の構成を示す回路図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
【００９４】
本実施例が実施例１と異なる点は、発振出力の位相雑音特性と振幅をそれぞれ独立に制御できるようにしたことにある。
実施例１では、発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎは良好な位相雑音特性を示すｎ型ＭＯＳトランジスタの閾値電圧Ｖｔｈｎに等しい電圧に固定されていた。
【００９５】
本実施例では基板バイアス効果を利用してｎ型ＭＯＳトランジスタの閾値電圧Ｖｔｈｎを可変することにより、良好な位相雑音特性を維持しながら、発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎを可変できるようにしたことにある。
【００９６】
即ち、図１に示す電圧制御発振回路１２の増幅回路が有するＭＯＳトランジスタのバックゲートに閾値を制御する電圧を印加する回路を追加し、制御電圧に応じてＭＯＳトランジスタの閾値電圧が可変される。
【００９７】
これにより、可変された閾値電圧に等しい振幅Ｖｍａｘ−Ｖｍｉｎの発振出力ＲＦｏｕｔおよび良好な位相雑音特性を得ることが可能である。また、実施例２および実施例３にも適用可能である。
【００９８】
具体的には、図９に示すように、本実施例の半導体集積回路装置８０は、ドレインＤ１１が定電流源８１を介して電源Ｖｄｄに接続され、ソースＳ１１が接地された第１１のｎ型ＭＯＳトランジスタＭ１１と、正入力端が第１１トランジスタＭ１１のゲートＧ１１に接続され、負入力端が所定の基準電圧Ｖｒｅｆ２を出力する電源８２に接続され、出力端が第１１トランジスタＭ１１のバックゲートＢ１１および第１増幅回路２２の第１および第２ランジスタＭ１、Ｍ２のバックゲートＢ１、Ｂ２に接続された差動増幅器８３を有する閾値電圧制御回路８４を具備している。
【００９９】
更に、ソースＳ１２が定電流源８５を介して接地され、ドレインＤ１２が電源Ｖｄｄに接続され、ゲートＧ１２が最小値検出回路１４の接続点ｄに接続された第１２のｎ型ＭＯＳトランジスタＭ１２を有する第２基準電圧発生回路８６と、正入力端が基準電圧発生回路１６の接続点ｅに接続され、負入力端が第２基準電圧発生回路８６の第１２トランジスタＭ１２のソースＳ１２と定電流源８５の接続点ｆに接続された減算器８７を具備している。
【０１００】
第１１トランジスタＭ１１は第１増幅回路２２の第１および第２トランジスタＭ１、Ｍ２の閾値電圧に等しい閾値電圧を有している。
【０１０１】
定電流源８１により第１１トランジスタ１１は導通開始時の電流で駆動されるので、ゲートＧ１１とソースＳ１１間の電圧Ｖｇｓはほぼ第１１トランジスタＭ１１の閾値電圧Ｖｔｈｎに等しくなる。
【０１０２】
差動増幅器８３は正負入力端の電位差が０になるように出力電圧を第１１トランジスタＭ１１のバックゲートＢ１１に帰還するので、バックゲートＢ１１の電位がシフトし、第１１トランジスタＭ１１の閾値電圧Ｖｔｈｎは基準電圧Ｖｒｅｆ２に等しくなる。
【０１０３】
同様に、第１増幅回路２２の第１および第２トランジスタＭ１、Ｍ２のバックゲートＢ１、Ｂ２は差動増幅器８３の出力端に共通接続されているので、第１および第２トランジスタＭ１、Ｍ２の閾値電圧も基準電圧Ｖｒｅｆ２に等しくなる。
【０１０４】
減算器８７の正入力端には電圧Ｖｍａｘ−Ｖｔｈｎ＋｜Ｖｔｈｐ｜が入力され、負入力端に電圧Ｖｍｉｎ＋｜Ｖｔｈｐ｜−Ｖｔｈｎが入力されるので、出力端にはその差の電圧Ｖｍａｘ−Ｖｍｉｎが得られる。
【０１０５】
差動増幅器１８の正入力端は減算器８７の出力端に接続され、発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎが入力され、負入力端は基準電圧８２に接続され、基準電圧Ｖｒｅｆ２が入力されている。
【０１０６】
その結果、差動増幅器１８により発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎは基準電圧Ｖｒｅｆ２に等しく、良好な位相雑音特性を示すｎ型ＭＯＳトランジスタの閾値電圧Ｖｔｈｎに等しくなるように帰還制御される。
【０１０７】
従って、良好な位相雑音特性を維持しながら、基準電圧Ｖｒｅｆ２に応じて、発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎを可変することが可能である。
【０１０８】
これにより、半導体集積回路装置８０を、図６に示す第１および第２半導体集積回路装置４６、５０とすることができる。
【０１０９】
以上説明したように、本実施例の半導体集積回路装置８０は、第１増幅回路２２の第１および第２トランジスタＭ１、Ｍ２の閾値電圧Ｖｔｈｎを基準電圧Ｖｒｅｆ２にシフトさせたので、良好な位相雑音特性を維持しながら、基準電圧Ｖｒｅｆ２に応じて、発振出力ＲＦｏｕｔの振幅Ｖｍａｘ−Ｖｍｉｎを可変することができる。
【０１１０】
従って、良好な位相雑音特性を維持しながら、発振出力ＲＦｏｕｔを外部回路に合わせて設定できる利点がある。
【０１１１】
上述した実施例においては、発振出力の振幅がｎ型ＭＯＳトランジスタの閾値電圧ｖｔｈｎに等しくなる回路について説明したが、電圧制御発振回路１２のｐ型ＭＯＳトランジスタが線形領域に入ることにより位相雑音特性が悪化するような回路構成、例えば、バイアス電流制御回路１７を電圧制御発振回路１２と接地ＧＮＤ間に接続する場合などにおいては、発振出力ＲＦｏｕｔの振幅がｐ型ＭＯＳトランジスタの閾値電圧｜Ｖｔｈｐ｜になるように制御しても構わない。
【０１１２】
その場合には、図１０に示すように、基準電圧発生回路１６のトランジスタがｐ型ＭＯＳトランジスタＭ９からｎ型ＭＯＳトランジスタＭ１３のソースフォロワに変更され、バイアス電流制御回路１７のトランジスタがｐ型ＭＯＳトランジスタＭ１０からｎ型ＭＯＳトランジスタＭ１４に変更される。
【０１１３】
その結果、差動増幅器１８の正入力端が基準電圧発生回路１６を介して最小値検出回路１４の出力端ｄに接続され、負入力端が最大値検出回路１４の出力端ｃに接続される。
【０１１４】
また、電圧制御発振回路１２の正帰還用増幅器として第１および第２増幅回路２２、２３の両方を用いた場合について説明したが、いずれか一方であっても構わない。
【０１１５】
更に、トランジスタとしてＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）を用いた場合について説明したが、コレクタ（第１電極）、エミッタ（第２電極）およびベース（制御電極）を有するバイポーラトランジスタで構成することも可能である。
【図面の簡単な説明】
【０１１６】
【図１】本発明の実施例１に係る半導体集積回路装置を示すブロック図。
【図２】本発明の実施例１に係る半導体集積回路装置の構成を示す回路図。
【図３】本発明の実施例１に係る半導体集積回路装置の位相雑音特性とＭＯＳトランジスタの閾値電圧との関係を示す図。
【図４】本発明の実施例１に係る半導体集積回路装置の位相雑音特性と使用温度の関係を示す図。
【図５】本発明の実施例１に係る半導体集積回路装置の位相雑音特性と電源電圧との関係を示す図。
【図６】本発明の実施例１に係る半導体集積回路装置を用いた無線通信装置を示すブロック図。
【図７】本発明の実施例２に係る半導体集積回路装置の要部を示す回路図。
【図８】本発明の実施例３に係る半導体集積回路装置の要部を示す回路図。
【図９】本発明の実施例４に係る半導体集積回路装置の構成を示す回路図。
【図１０】本発明の別の実施例に係る半導体集積回路装置の構成を示す回路図。
【符号の説明】
【０１１７】
１０、８０、９０ 半導体集積回路装置
１１ 半導体基板
１２ 電圧制御発振回路
１３ 最大値検出回路
１４ 最小値検出回路
１６ 基準電圧発生回路
１７、７３ バイアス電流制御回路
１８、８３ 差動増幅器
２１ 並列共振回路
２２ 第１増幅器
２３ 第２増幅器
２４、２５、２６、８１、８５ 定電流源
４０ 無線通信装置
４１ アンテナ
４２ 切り替え器
４３ 信号送信手段
４４ 信号受信手段
４５ 入力信号処理回路
４６ 第１半導体集積回路装置
４７ 変調回路
４８ パワーアンプ
４９ ローノイズアンプ
５０ 第２半導体集積回路装置
５１ 復調回路
５２ 出力信号処理回路
６０ コンパレータ
６１、７１ 制御信号掃引回路
６２ ＡＮＤ回路
６３ カウンタ
６４ Ｄ／Ａコンバータ
７０ デコーダ
８２ 電源
８４ 閾値電圧制御回路
８６ 第２基準電圧発生回路
８７ 減算器
Ｍ１、Ｍ２、Ｍ５、Ｍ６、Ｍ１１、Ｍ１２、Ｍ１３、Ｍ１４ ｎ型ＭＯＳトランジスタ
Ｍ３、Ｍ４、Ｍ７、Ｍ８、Ｍ９、Ｍ１０、７２ ｐ型ＭＯＳトランジスタ
Ｌ コイル
Ｃ１、Ｃ２ 容量素子
ＣＶ１、ＶＣ２ 可変容量ダイオード
ＲＦｏｕｔ 発振出力
Ｖｍａｘ 発振出力の最大値
Ｖｍｉｎ 発振出力の最小値
Ｖｔｈｎ ｎ型ＭＯＳトランジスタの閾値電圧
｜Ｖｔｈｐ｜ ｐ型ＭＯＳトランジスタの閾値電圧
Ｖｂｉａｓ 制御電圧
Ｉｂｉａｓ バイアス電流
Ｖｄｄ 電源
Ｖｒｅｆ、Ｖｒｅｆ２ 基準電圧
ＣＬＫ クロック信号
ｏｕｔ１、ｏｕｔ２ 出力端子
【特許請求の範囲】
【請求項１】
電圧制御発振回路と、
前記電圧制御発振回路の発振出力の最大値を検出する最大値検出回路と、
前記電圧制御発振回路の発振出力の最小値を検出する最小値検出回路と、
所定の電圧を出力する基準電圧発生回路と、
前記電圧制御発振回路に直列接続され、制御信号により前記電圧制御発振回路のバイアス電流を可変するバイアス電流制御回路と、
前記発振出力の最大値と前記発振出力の最小値との差が前記所定の電圧に等しくなるように前記バイアス電流制御回路に前記制御信号を出力する制御回路と、
を具備することを特徴とする半導体集積回路装置。
【請求項２】
前記電圧制御発振回路が、LC共振回路と、正帰還用の絶縁ゲート電界効果トランジスタとを有することを特徴とする請求項1に記載の半導体集積回路装置。
【請求項３】
前記所定の電圧が、前記電圧制御発振回路の正帰還用の絶縁ゲート電界効果トランジスタの閾値電圧に等しいことを特徴とする請求項1に記載の半導体集積回路装置。
【請求項４】
定電流源と、
前記定電流源に直列接続された絶縁ゲート電界効果トランジスタと、
一方の入力端が前記絶縁ゲート電界効果トランジスタのゲートに接続され、他方の入力端が所定の基準電源に接続され、出力端が前記絶縁ゲート電界効果トランジスタの基板端子またはソース端子、および前記電圧制御発振回路内の絶縁ゲート電界効果トランジスタの基板端子またはソース端子に接続された差動増幅器と、
を更に具備することを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体集積回路装置。
【請求項５】
請求項１乃至請求項４のいずれか１項に記載の第１半導体集積回路装置を備え、前記第１半導体集積回路装置の発振出力信号に基づいて外部から入力された入力信号を変調し、変調された前記出力信号をアンテナから送信する信号送信手段と、
請求項１乃至請求項４のいずれか１項に記載の第２半導体集積回路装置を備え、前記第２半導体集積回路装置の発振出力信号に基づいてアンテナで受信した受信信号を復調し、復調された前記受信信号を外部へ出力する信号受信手段と、
の少なくともいずれかを具備することを特徴とする無線通信装置。
【請求項１】
電圧制御発振回路と、
前記電圧制御発振回路の発振出力の最大値を検出する最大値検出回路と、
前記電圧制御発振回路の発振出力の最小値を検出する最小値検出回路と、
所定の電圧を出力する基準電圧発生回路と、
前記電圧制御発振回路に直列接続され、制御信号により前記電圧制御発振回路のバイアス電流を可変するバイアス電流制御回路と、
前記発振出力の最大値と前記発振出力の最小値との差が前記所定の電圧に等しくなるように前記バイアス電流制御回路に前記制御信号を出力する制御回路と、
を具備することを特徴とする半導体集積回路装置。
【請求項２】
前記電圧制御発振回路が、LC共振回路と、正帰還用の絶縁ゲート電界効果トランジスタとを有することを特徴とする請求項1に記載の半導体集積回路装置。
【請求項３】
前記所定の電圧が、前記電圧制御発振回路の正帰還用の絶縁ゲート電界効果トランジスタの閾値電圧に等しいことを特徴とする請求項1に記載の半導体集積回路装置。
【請求項４】
定電流源と、
前記定電流源に直列接続された絶縁ゲート電界効果トランジスタと、
一方の入力端が前記絶縁ゲート電界効果トランジスタのゲートに接続され、他方の入力端が所定の基準電源に接続され、出力端が前記絶縁ゲート電界効果トランジスタの基板端子またはソース端子、および前記電圧制御発振回路内の絶縁ゲート電界効果トランジスタの基板端子またはソース端子に接続された差動増幅器と、
を更に具備することを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体集積回路装置。
【請求項５】
請求項１乃至請求項４のいずれか１項に記載の第１半導体集積回路装置を備え、前記第１半導体集積回路装置の発振出力信号に基づいて外部から入力された入力信号を変調し、変調された前記出力信号をアンテナから送信する信号送信手段と、
請求項１乃至請求項４のいずれか１項に記載の第２半導体集積回路装置を備え、前記第２半導体集積回路装置の発振出力信号に基づいてアンテナで受信した受信信号を復調し、復調された前記受信信号を外部へ出力する信号受信手段と、
の少なくともいずれかを具備することを特徴とする無線通信装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００６−１９７５７１（Ｐ２００６−１９７５７１Ａ）
【公開日】平成１８年７月２７日（２００６．７．２７）
【国際特許分類】
【出願番号】特願２００５−３６２２８１（Ｐ２００５−３６２２８１）
【出願日】平成１７年１２月１５日（２００５．１２．１５）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成１８年７月２７日（２００６．７．２７）
【国際特許分類】
【出願日】平成１７年１２月１５日（２００５．１２．１５）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]