合成型増幅器、送信機、及び合成型増幅器制御方法
【課題】出力信号の帯域外スペクトラムを低減する合成型増幅器、送信機、及び合成型増幅器制御方法を提供する。
【解決手段】Ｃ−ＨＰＡ１０は、入力信号を分配し、増幅して合成する。Ｃ−ＨＰＡ１０は、複数の信号分離器８１、８２と遅延差推定器９０と遅延差調整器１１０とを有する。複数の信号分離器８１、８２は、分配されたそれぞれの信号を、前記信号の時間成分を所定時間早めた信号と、前記信号の時間成分を前記所定時間遅らせた信号とに分離して出力する。遅延差推定器９０は、前記入力信号と、複数の信号分離器８１、８２からそれぞれ出力された信号と、前記合成後の出力信号とを用いて、前記分配されたそれぞれの信号間における遅延差を推定する。遅延差調整器１１０は、推定された前記遅延差を用いて、前記分配されたそれぞれの信号間における遅延差を調整する。
【解決手段】Ｃ−ＨＰＡ１０は、入力信号を分配し、増幅して合成する。Ｃ−ＨＰＡ１０は、複数の信号分離器８１、８２と遅延差推定器９０と遅延差調整器１１０とを有する。複数の信号分離器８１、８２は、分配されたそれぞれの信号を、前記信号の時間成分を所定時間早めた信号と、前記信号の時間成分を前記所定時間遅らせた信号とに分離して出力する。遅延差推定器９０は、前記入力信号と、複数の信号分離器８１、８２からそれぞれ出力された信号と、前記合成後の出力信号とを用いて、前記分配されたそれぞれの信号間における遅延差を推定する。遅延差調整器１１０は、推定された前記遅延差を用いて、前記分配されたそれぞれの信号間における遅延差を調整する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、合成型増幅器、送信機、及び合成型増幅器制御方法に関する。
【背景技術】
【０００２】
従来、無線通信における通信データ量の増大に伴い、基地局の送信出力の増大が求められている。基地局の送信出力を増やす装置として、高出力送信増幅器（ＨＰＡ）がある。この高出力送信増幅器では、単に送信出力を増大させるだけではなく、高い電力効率も求められている。そこで、近年では、送信出力を増幅すると共に電力効率を向上するために、複数のＨＰＡを有する合成型の高出力増幅器（Ｃ−ＨＰＡ：Composite-High Power Amplifier）として、高出力送信増幅器が導入されつつある。
【０００３】
図６は、従来例におけるＬＩＮＣ（LInear amplification with Nonlinear Components）のブロック図である。図６に示すように、ＬＩＮＣ２００は、２つの増幅器２４１、２４２を有する。ＬＩＮＣ２００では、入力信号は、信号分配器２１０により分配された後、それぞれＤ／Ａ（Digital to Analog）変換器２２１、２２２と直交変調器２３１、２３２と増幅器２４１、２４２とを経由して、加算器２５０により合成される。この過程において、信号分配器２１０により分配された２系統の信号が、２つの増幅器２４１、２４２にそれぞれ到達する迄のアームに、異なる伝送遅延τ１、τ２が生じる。ＬＩＮＣ２００の出力信号ｙは、各増幅器２４１、２４２の出力信号ｙ１、ｙ２のベクトルの和である。したがって、ＬＩＮＣ２００が、合成による歪のない出力信号ｙを生成するには、２本の上記アームにおける振幅、位相、及び遅延の歪みを補償することが好ましい。
【０００４】
振幅、位相、及び遅延の歪みの内、振幅、位相の歪みは、ＬＩＮＣによって補償することができる。図７は、従来例におけるＬＩＮＣが振幅と位相の歪みを補償する処理を説明するための図である。図７に示すように、ＬＩＮＣ３００は、各アームに補償器３６１、３６２を有する点を除き、図６に示したＬＩＮＣ２００と略同様の構成を有する。したがって、ＬＩＮＣ３００の詳細な説明は省略するが、補償器３６１、３６２は、信号分配器３１０、３９０から入力された信号に、それぞれ異なる所定の複素係数Ｋ１、Ｋ２を乗算することで、各アームにおける振幅、位相の歪みを補償する。しかしながら、ＬＩＮＣ３００は、各アームにおける遅延を補償することは困難である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−６０４５１号公報
【特許文献２】国際公開第２００８／１１４３４６号
【非特許文献】
【０００６】
【非特許文献１】Qureshi J.H. et al, “90-W Peak Power GaN Outphasing Amplifier With Optimum Input Signal Conditioning”, IEEE Trans On Theory And Techniques, 2009, vol.57, No.8, pp.1925-1935
【非特許文献２】Ilkka Hakala et al, “A 2.14-GHz Chireix Outphasing Transmitter”, IEEE Trans On Microwave Theory And Techniques, Vol.53, No.6, June 2005
【非特許文献３】W.C.Edmund et al, “A Mixed Signal Approach Towards Linear And Efficient N-Way Doherty Amplifiers”, IEEE Trans On Microwave Theory And Techniques, Vol.55, No.5, May 2007
【非特許文献４】Paloma Garcia, Jesus de Mingo, Member, IEEE, Antonio Valdovios, and Alfonso Ortega “An Adaptive Digital Method of Imbalances Cancellation in LINC Transmitters”, IEEE TRANSACTIONS ON VEHICULAR TECHNOLOGY, Vol.54, No.3, MAY 2005
【発明の概要】
【発明が解決しようとする課題】
【０００７】
各増幅器に生じる遅延を補償する技術としては、ＤＬＬ（Delay Locked Loop）回路を有するＤＰＤ（Digital PreDistorter）があるが、ＤＬＬは、上記各アームに生じる遅延を個々に補償する技術であり、各増幅器間に生じる遅延の差を調整することは困難である。ＬＩＮＣ等のＣ−ＨＰＡにおいて、かかる遅延の差が調整されない状態で増幅信号の合成が行われると、帯域外周波数において、出力スペクトラムが劣化する。すなわち、帯域外においては、隣接チャネルとの干渉を低減する、あるいは、周波数の利用効率を向上するため、帯域外スペクトラムを低減することが好ましい。しかしながら、各増幅器間に遅延差が発生すると、帯域外周波数が１０ＭＨｚを超過した辺りから、帯域外スペクトラムレベルが著しく上昇する。
【０００８】
開示の技術は、上記に鑑みてなされたものであって、出力信号の帯域外スペクトラムを低減する合成型増幅器、送信機、及び合成型増幅器制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決し、目的を達成するために、本願の開示する合成型増幅器は、一つの態様において、入力信号を分配し、増幅して合成する。合成型増幅器は、複数の信号分離部と推定部と調整部とを有する。前記複数の信号分離部は、分配されたそれぞれの信号を、前記信号の時間成分を所定時間早めた信号と、前記信号の時間成分を前記所定時間遅らせた信号とに分離して出力する。前記推定部は、前記入力信号と、前記複数の信号分離部からそれぞれ出力された信号と、前記合成後の出力信号とを用いて、前記分配されたそれぞれの信号間における遅延差を推定する。前記調整部は、推定された前記遅延差を用いて、前記分配されたそれぞれの信号間における遅延差を調整する。
【発明の効果】
【００１０】
本願の開示する合成型増幅器の一つの態様によれば、出力信号の帯域外スペクトラムを低減することができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、送信機の全体構成を示す図である。
【図２】図２は、本実施例に係るＣ−ＨＰＡのブロック図である。
【図３】図３は、本実施例に係るＣ−ＨＰＡの遅延差推定器のブロック図である。
【図４】図４は、本実施例に係るＣ−ＨＰＡを適用した場合における遅延と出力電圧との関係を示す図である。
【図５Ａ】図５Ａは、従来例における帯域外周波数と電力との関係を示す図である。
【図５Ｂ】図５Ｂは、本実施例に係るＣ−ＨＰＡを適用した場合における帯域外周波数と電力との関係を示す図である。
【図６】図６は、従来例におけるＬＩＮＣのブロック図である。
【図７】図７は、従来例におけるＬＩＮＣが振幅差と位相差とを補償する処理を説明するための図である。
【発明を実施するための形態】
【００１２】
以下に、本願の開示する合成型増幅器、送信機、及び合成型増幅器制御方法の実施例を、図面を参照しながら詳細に説明する。なお、以下の実施例により、本願の開示する合成型増幅器、送信機、及び合成型増幅器制御方法が限定されるものではない。
【００１３】
図１は、送信機の全体構成を示す図である。図１に示すように、本実施例に係る送信機１は、Ｃ−ＨＰＡ１０、乗算器１１、局部発振器１２、及びアンテナ１３を有する。送信機１は、例えば基地局に実装される。まず、図１を用いて本実施例に係る送信機１の全体的な動作を説明する。その後、本実施例に係るＣ−ＨＰＡ１０における遅延差推定について詳細に説明する。
【００１４】
ベースバンド信号生成部２は、音声等の入力データに基づいてベースバンド信号を生成する。ベースバンド信号生成部２は、生成されたベースバンド信号を送信機１へ出力する。ベースバンド信号生成部２は、例えば、デジタル回路やＤＳＰ（Digital Signal Processor）、ＣＰＵ（Central Processing Unit）等により構成される。
【００１５】
乗算器１１は、ベースバンド信号の入力をベースバンド信号生成部２から受ける。さらに、乗算器１１は、局部発振信号の入力を局部発振器１２から受ける。乗算器１１は、ベースバンド信号に局部発振信号のキャリア周波数を乗算して周波数を変換し、ＲＦ信号を生成する。乗算器１１は、生成されたＲＦ信号をＣ−ＨＰＡ１０へ出力する。
【００１６】
Ｃ−ＨＰＡ１０は、増幅器５１を少なくとも有する。なお、図１には増幅器が一つしか記載されていないが、実際には、増幅器は、並列に配列された複数の増幅器を備えることが可能である。Ｃ−ＨＰＡ１０は、ＲＦ信号の入力を乗算器１１から受ける。Ｃ−ＨＰＡ１０は、増幅器５１によりＲＦ信号を増幅する。このとき、Ｃ−ＨＰＡ１０は、遅延差推定処理も行っているが、その詳細については後述する。Ｃ−ＨＰＡ１０は、増幅した信号をアンテナ１３から送信する。このＣ−ＨＰＡ１０が「合成型増幅器」の一例にあたる。
【００１７】
図２は、本実施例に係るＣ−ＨＰＡのブロック図である。図２に示すように、入力信号分配器２０と、ＬＰＦ（Low Pass Filter）３１、３２と、ＤＰＤ４１、４２と、増幅器５１、５２と、結合器６０と、出力信号分配器７０と、信号分離器８１、８２と、遅延差推定器９０と、ＬＰＦ１００と、遅延差調整器１１０とを有する。これら各構成部分は、一方向又は双方向に信号やデータの入出力が可能なように信号線を介して接続されている。
【００１８】
入力信号分配器２０は、信号ｘの入力を受けると、その信号をｘ１とｘ２とに分配し、各ＬＰＦ３１、３２へ出力する信号を生成する。信号の分配方法としては、例えば、Outphasing法を用いることができる。入力信号分配器２０は、例えばＳＣＳ（Signal Components Separator）により実現される。
【００１９】
ＬＰＦ３１、３２は、入力された分配信号ｘ１、ｘ２に対し、所定の周波数よりも高い周波数成分を遮断し、低域周波成分のみを信号として通過させる。これにより、入力信号の高調波におけるノイズを除去する。すなわち、ＬＰＦ３１、３２は、入力信号分配器２０により分配されたｘ信号である信号ｘ１、ｘ２の高周波成分を除去し、低周波成分をＤＰＤ４１、４２にそれぞれ出力する。分配信号ｘ１、ｘ２は、ＬＰＦ３１、３２から出力された後、ＤＰＤ４１、４２に入力される過程において、それぞれ遅延τ１、τ２を伴う。
【００２０】
ＤＰＤ４１、４２は、デジタル信号処理により、後段の増幅器５１、５２における非線形歪を推定し、上記各分配信号ｘ１、ｘ２に生じた振幅と位相の歪を適応的に補償する。すなわち、ＤＰＤ４１、４２は、ＬＰＦ３１、３２から入力された各分配信号ｘ１、ｘ２の振幅値を算出し、当該算出結果と、Ｃ−ＨＰＡ１０にて発生する歪信号成分を補償するための係数（歪特性値）とに基づき、各分配信号ｘ１、ｘ２の増幅前における上記歪を補償する。
【００２１】
増幅器５１、５２は、ＤＰＤ４１、４２から入力された信号を受ける。増幅器５１、５２は、入力された各々の信号を、所定の信号レベルまで共通負荷で増幅して出力する。増幅器５１、５２は、所定の電力増幅率、インピーダンス、周波数特性を有するトランジスタ等の増幅素子により実現される。
【００２２】
結合器６０は、増幅器５１、５２から順次入力される信号ｙ１と信号ｙ２とを結合し、乗算器１１からの入力である信号ｘに対する出力であるｙを生成する。結合器６０は、生成された信号ｙを、出力信号分配器７０と遅延差推定器９０とにフィードバック出力すると共に、遅延差の調整された増幅信号として、出力信号ｙをアンテナ１３から送信する。
【００２３】
出力信号分配器７０は、結合器６０により結合された出力信号ｙを、信号ｙ１と信号ｙ２とに再び分配し、歪補償のための信号ｙ１をＤＰＤ４１に出力すると共に、信号ｙ２をＤＰＤ４２に出力する。出力信号分配器７０は、例えばＳＣＳにより実現される。
【００２４】
信号分離器８１、８２は、分配信号ｘ１、ｘ２を、所定値±Δだけ時間方向にシフトさせることによって、参照信号を生成する。すなわち、信号分離器８１は、ＬＰＦ３１から入力された分配信号ｘ１を、時間軸方向にΔｔ早めた信号ｘ１（ｔ＋Δ）と、時間軸方向にΔｔ遅らせた信号ｘ１（ｔ−Δ）とに分離し、それぞれの信号を、分配信号ｘ１のアーリー信号、レイト信号として、出力する。信号分離器８１は、例えばＳＣＳにより構成される。信号分離器８２は、ＬＰＦ３２から入力された分配信号ｘ２に対して、信号分離器８１と同様の処理を実行する。すなわち、信号分離器８２は、分配信号ｘ２を、時間軸方向にΔｔ早めた信号ｘ２（ｔ＋Δ）と、時間軸方向にΔｔ遅らせた信号ｘ２（ｔ−Δ）とに分離し、それぞれの信号を、分配信号ｘ２のアーリー信号、レイト信号として、出力する。
【００２５】
遅延差推定器９０は、信号分離器８１、８２によりアーリー信号とレイト信号とにそれぞれ分離された信号と、入力信号ｘと、フィードバック信号ｙとを入力し、これらの信号を基に、遅延τ１、τ２間の差を推定する。そして、遅延差推定器９０は、その推定結果をＬＰＦ１００に出力する。すなわち、遅延差推定器９０は、各加算器９９ａ、９９ｂから出力される遅延τ１と遅延τ２との差｜τ１−τ２｜を算出し、算出結果を、分配信号ｘ１、ｘ２間の遅延差として推定する。ここで、遅延τ１、τ２は、次式により推定される。
τ１＝ｘ１（ｔ−Δ）・ｙ１＊−ｘ１（ｔ＋Δ）・ｙ１＊
τ２＝ｘ２（ｔ−Δ）・ｙ２＊−ｘ２（ｔ＋Δ）・ｙ２＊
【００２６】
図３は、本実施例に係るＣ−ＨＰＡ１０の遅延差推定器９０のブロック図である。図３に示すように、遅延差推定器９０は、位相算出器９１と、ローテータ９２ａ、９２ｂと、乗算器９３ａ〜９６ａ、乗算器９３ｂ〜９６ｂと、加算器９７ａ〜９９ａ、加算器９７ｂ〜９９ｂとを有する。これら各構成部分は、一方向又は双方向に信号やデータの入出力が可能なように信号線を介して接続されている。
【００２７】
位相算出器９１は、フィードバック信号ｙと振幅Ａとに基づき、フィードバック信号ｙの位相θを算出する。位相θは、θ＝ｃｏｓ−１（ｙ／Ａ）により算出される。ここで、Ａは、入力信号ｘの最大振幅により定義される定数である。すなわち、位相算出器９１は、合成後の出力信号（フィードバック信号）の位相を、入力信号の最大振幅を用いて算出する。位相算出器９１は、フィードバック信号をｃｏｓ−１（ｙ／Ａ）で分解することで、フィードバック信号における未知のＲＦ（Radio Frequency）位相が遅延差推定に与える負の影響を排除する。
【００２８】
ローテータ９２ａは、Ｃ−ＨＰＡ１０への入力信号ｘと位相算出器９１からの入力θとから、信号ｙ１＊を出力する。すなわち、ローテータ９２ａは、入力信号ｘを所定の角度＋θで分配することにより、フィードバック信号ｙを、信号ｙ１＊＝ｒｏｔａｔｅ（ｘ，＋θ）として循環させる。ローテータ９２ｂは、位相算出器９１による出力結果の符号を反転させた−θを入力し、Ｃ−ＨＰＡ１０への入力信号ｘと−θとから、信号ｙ２＊を出力する。すなわち、ローテータ９２ｂは、入力信号ｘを所定の角度−θで分配することにより、フィードバック信号ｙを、信号ｙ２＊＝ｒｏｔａｔｅ（ｘ，−θ）として循環させる。
【００２９】
乗算器９３ａは、ローテータ９２ａからの出力結果である信号ｙ１＊の実数部Ｉ１と、信号分離器８１からの出力信号のアーリー信号の内、実数部Ｉ２とを、入力し、これらの実数部の乗算結果であるＩ１×Ｉ２を出力する。同様に、ｘ２側の乗算器９３ｂは、ローテータ９２ｂからの出力結果である信号ｙ２＊の実数部Ｉ６と、信号分離器８２からの出力信号のアーリー信号の内、実数部Ｉ４とを、入力し、これらの実数部の乗算結果であるＩ６×Ｉ４を出力する。
【００３０】
乗算器９４ａは、虚数部につき、乗算器９３ａと同様の処理を実行する。すなわち、乗算器９４ａは、ローテータ９２ａからの出力結果である信号ｙ１＊の虚数部Ｑ１と、信号分離器８１からの出力信号のアーリー信号の内、虚数部Ｑ２とを、入力し、これらの虚数部の乗算結果であるＱ１×Ｑ２を出力する。同様に、ｘ２側の乗算器９４ｂは、各信号の虚数部につき、乗算器９３ｂと同様の処理を実行する。すなわち、乗算器９４ｂは、ローテータ９２ｂからの出力結果である信号ｙ２＊の虚数部Ｑ６と、信号分離器８２からの出力信号のアーリー信号の内、虚数部Ｑ４とを、入力し、これらの虚数部の乗算結果であるＱ６×Ｑ４を出力する。
【００３１】
乗算器９５ａ、９５ｂは、信号分離器８１、８２からの出力信号のレイト信号につき、乗算器９４ａ、９４ｂと同様の処理を実行する。すなわち、乗算器９５ａ、９５ｂは、信号ｘ１、ｘ２から分離されたレイト信号の実数部Ｉ３、Ｉ５と、ローテータ９２ａ、９２ｂからの出力信号の実数部Ｉ１、Ｉ６とをそれぞれ乗算し、乗算結果であるＩ１×Ｉ３、Ｉ５×Ｉ６を出力する。また、乗算器９６ａ、９６ｂは、各信号の虚数部につき、乗算器９５ａ、９５ｂと同様の処理を実行する。すなわち、乗算器９６ａ、９６ｂは、信号ｘ１、ｘ２から分離されたレイト信号の虚数部Ｑ３、Ｑ５と、ローテータ９２ａ、９２ｂからの出力信号の虚数部Ｑ１、Ｑ６とをそれぞれ乗算し、乗算結果であるＱ１×Ｑ３、Ｑ５×Ｑ６を出力する。
【００３２】
加算器９７ａは、乗算器９３ａから入力される実数部と、乗算器９４ａから入力される虚数部とを加算し、加算結果を、信号ｘ１のアーリー信号の複素数相関として加算器９９ａに出力する。同様に、加算器９８ａは、乗算器９５ａから入力される実数部と、乗算器９６ａから入力される虚数部とを加算し、加算結果を、信号ｘ１のレイト信号の複素数相関として加算器９９ａに出力する。加算器９９ａは、加算器９７ａと加算器９８ａとから入力された上記加算結果を更に加算し、複素数相関の反映された遅延τ１を出力する。
【００３３】
加算器９７ｂは、信号ｘ２につき、加算器９７ａと同様の処理を実行する。すなわち、加算器９７ｂは、乗算器９３ｂから入力される実数部と、乗算器９４ｂから入力される虚数部とを加算し、加算結果を、信号ｘ２のアーリー信号の複素数相関として加算器９９ｂに出力する。加算器９８ｂは、信号ｘ２につき、加算器９８ａと同様の処理を実行する。すなわち、加算器９８ｂは、乗算器９５ｂから入力される実数部と、乗算器９６ｂから入力される虚数部とを加算し、加算結果を、信号ｘ２のレイト信号の複素数相関として加算器９９ｂに出力する。加算器９９ｂは、加算器９７ｂと加算器９８ｂとから入力された上記加算結果を更に加算し、複素数相関の反映された遅延τ２を出力する。
【００３４】
ＬＰＦ１００は、遅延差推定器９０から入力された信号の内、所定の周波数よりも高い周波数成分を遮断し、低域周波成分を信号として通過させることで、入力信号の高調波におけるノイズを除去する。すなわち、ＬＰＦ１００は、遅延差推定器９０による遅延差推定結果の高周波成分を除去し、低周波成分を遅延差調整器１１０に出力する。ＬＰＦ１００は、遅延差推定器９０により推定された遅延差を表す信号のうち、所定周波数を超える信号成分を除去する低域通過濾波部として機能することで、遅延差推定結果を平均化し、フィードバックノイズによって生じる推定エラーを低減する。これにより、遅延差の推定が高精度に維持される。
【００３５】
遅延差調整器１１０は、ＬＰＦ１００から入力された遅延推定結果に基づき、上記２本のアーム間に生じた各遅延τ１、τ２の差を調整する。すなわち、遅延差調整器１１０は、遅延τ１と遅延τ２との大小を比較し、τ１＞τ２であれば、τ１＝τ２となるまで、遅延τ１を減少させ、遅延τ２を増加させる。反対に、τ１＜τ２であれば、τ１＝τ２となるまで、遅延τ１を増加させ、遅延τ２を減少させる。なお、本実施例では、分配信号が２系統の場合を想定しているため、調整対象の遅延差は｜τ１−τ２｜と算出されるが、入力信号がｎ系統に分配される場合には、遅延差調整器１１０は、各分配信号につき、基準となる遅延τとの差を（ｎ−１）個分調整する。
【００３６】
図４は、本実施例に係るＣ−ＨＰＡを適用した場合における遅延と出力電圧との関係を示す図である。図４において、ｘ軸には、分配後の入力信号ｘ１に生じ得る遅延τ１と分配後の入力信号ｘ２に生じ得る遅延τ２とが規定されており、ｙ軸には、出力電圧ＶＯＵＴ（Ｖ）が規定されている。遅延τ１の変化に伴う電圧Ｖ（τ１）の変化を実線で示すと共に、遅延τ２の変化に伴う電圧Ｖ（τ２）の変化を破線で示す。分配後の入力信号の遅延τ１、τ２と出力電圧とは、図４に示すような相関を有することから、Ｃ−ＨＰＡ１０の遅延差推定部９０により、遅延τ１、τ２の不均衡は、相殺される。
【００３７】
以下、図５Ａ及び図５Ｂを用いて、Ｃ−ＨＰＡ１０により実行される遅延差調整処理の効果について説明する。図５Ａは、従来例における帯域外周波数と電力との関係を示す図である。これに対して、図５Ｂは、本実施例に係るＣ−ＨＰＡを適用した場合における帯域外周波数と電力との関係を示す図である。図５Ａ及び図５Ｂにおいて、ｘ軸には、出力信号の周波数ｆ（ＭＨｚ）が規定されており、ｙ軸には、電力Ｐ（ｄＢ）が規定されている。図５Ａでは、遅延差の調整が行われていないため、遅延差の上昇に伴い、本来低減されるべきはずの、１０ＭＨｚ超の帯域外周波数のスペクトラムが著しく上昇している。これに対して、図５Ｂでは、分岐アーム間における遅延差が調整されているため、遅延差の影響は抑制され、帯域外スペクトラムは広範囲で低い値を示している。すなわち、本実施例に係るＣ−ＨＰＡ１０を用いずに信号を増幅した場合、エラーレートが高くなるに連れて、鎖線Ｌ１、Ｌ２、Ｌ３で表される信号が発生する。鎖線Ｌ１、Ｌ２、Ｌ３で表されるように、通常の増幅を行った場合には、特定の周波数帯域１０〜６０ＭＨｚにおいて減衰量が低くなり、大きな信号が出力されてしまっている。これに対して、本実施例に係るＣ−ＨＰＡ１０を用いて信号を増幅した場合には、余分なオフセットの周波数全域での減衰量を高くすることができ、遅延差を調整しない通常の増幅の場合と比較して、不要な信号を抑えることができている。
【００３８】
以上説明したように、本実施例に係るＣ−ＨＰＡ１０は、入力信号（オリジナル信号）を分配し、増幅して合成する。Ｃ−ＨＰＡ１０は、複数の信号分離器８１、８２と遅延差推定器９０と遅延差調整器１１０とを有する。複数の信号分離器８１、８２は、分配されたそれぞれの信号を、当該信号の時間成分を所定時間早めた信号と、当該信号の時間成分を当該所定時間遅らせた信号とに分離して出力する。遅延差推定器９０は、上記入力信号と、複数の信号分離器８１、８２からそれぞれ出力された信号と、上記合成後の出力信号（フィードバック信号）とを用いて、上記分配されたそれぞれの信号間における遅延差を推定する。遅延差調整器１１０は、推定された前記遅延差を用いて、上記分配されたそれぞれの信号間における遅延差を調整する。Ｃ−ＨＰＡ１０が、隣接チャネルへの漏洩を抑圧しつつ、入力信号を増幅するためには、一旦分配された入力信号の遅延差を極力小さく抑えて合成することが望ましい。これを実現するには、分配後の入力信号ｘ１、ｘ２間における伝送遅延の差が同一であることが望ましい。本実施例に係るＣ−ＨＰＡ１０によれば、遅延差推定器９０は、合成後の出力信号の位相と上記入力信号とを用いて算出された信号と、複数の信号分離器８１、８２からそれぞれ出力された信号との複素数相関を算出する。これにより、遅延差推定器９０は、上記分配されたそれぞれの信号間における遅延差を推定する。遅延差調整器１１０は、かかる推定結果を基に、遅延差の調整を図ることで、帯域外スペクトラムレベルの上昇を抑制することができる。したがって、Ｃ−ＨＰＡ１０は、帯域外領域において、隣接チャネルとの干渉の低減、あるいは、周波数の利用効率の向上を実現することが可能となる。
【００３９】
なお、上述の実施例では、Ｃ−ＨＰＡ１０が２つの増幅器５１、５２を有する例について説明したが、Ｃ−ＨＰＡ１０は、ｎ個（ｎ≧３）の増幅器を有するものとしてもよい。
【符号の説明】
【００４０】
１ 送信機
２ ベースバンド信号生成部
１０ Ｃ−ＨＰＡ
１１ 乗算器
１２ 局部発振器
１３ アンテナ
２０ 入力信号分配器
３１、３２、１００ ＬＰＦ
４１、４２ ＤＰＤ
５１、５２ 増幅器
６０ 結合器
７０ 出力信号分配器
８１、８２ 信号分離器
９０ 遅延差推定器
９１ 位相算出器
９２ａ、９２ｂ ローテータ
９３ａ〜９６ａ、９３ｂ〜９６ｂ 乗算器
９７ａ〜９９ａ、９７ｂ〜９９ｂ 加算器
１１０ 遅延差調整器
【技術分野】
【０００１】
本発明は、合成型増幅器、送信機、及び合成型増幅器制御方法に関する。
【背景技術】
【０００２】
従来、無線通信における通信データ量の増大に伴い、基地局の送信出力の増大が求められている。基地局の送信出力を増やす装置として、高出力送信増幅器（ＨＰＡ）がある。この高出力送信増幅器では、単に送信出力を増大させるだけではなく、高い電力効率も求められている。そこで、近年では、送信出力を増幅すると共に電力効率を向上するために、複数のＨＰＡを有する合成型の高出力増幅器（Ｃ−ＨＰＡ：Composite-High Power Amplifier）として、高出力送信増幅器が導入されつつある。
【０００３】
図６は、従来例におけるＬＩＮＣ（LInear amplification with Nonlinear Components）のブロック図である。図６に示すように、ＬＩＮＣ２００は、２つの増幅器２４１、２４２を有する。ＬＩＮＣ２００では、入力信号は、信号分配器２１０により分配された後、それぞれＤ／Ａ（Digital to Analog）変換器２２１、２２２と直交変調器２３１、２３２と増幅器２４１、２４２とを経由して、加算器２５０により合成される。この過程において、信号分配器２１０により分配された２系統の信号が、２つの増幅器２４１、２４２にそれぞれ到達する迄のアームに、異なる伝送遅延τ１、τ２が生じる。ＬＩＮＣ２００の出力信号ｙは、各増幅器２４１、２４２の出力信号ｙ１、ｙ２のベクトルの和である。したがって、ＬＩＮＣ２００が、合成による歪のない出力信号ｙを生成するには、２本の上記アームにおける振幅、位相、及び遅延の歪みを補償することが好ましい。
【０００４】
振幅、位相、及び遅延の歪みの内、振幅、位相の歪みは、ＬＩＮＣによって補償することができる。図７は、従来例におけるＬＩＮＣが振幅と位相の歪みを補償する処理を説明するための図である。図７に示すように、ＬＩＮＣ３００は、各アームに補償器３６１、３６２を有する点を除き、図６に示したＬＩＮＣ２００と略同様の構成を有する。したがって、ＬＩＮＣ３００の詳細な説明は省略するが、補償器３６１、３６２は、信号分配器３１０、３９０から入力された信号に、それぞれ異なる所定の複素係数Ｋ１、Ｋ２を乗算することで、各アームにおける振幅、位相の歪みを補償する。しかしながら、ＬＩＮＣ３００は、各アームにおける遅延を補償することは困難である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−６０４５１号公報
【特許文献２】国際公開第２００８／１１４３４６号
【非特許文献】
【０００６】
【非特許文献１】Qureshi J.H. et al, “90-W Peak Power GaN Outphasing Amplifier With Optimum Input Signal Conditioning”, IEEE Trans On Theory And Techniques, 2009, vol.57, No.8, pp.1925-1935
【非特許文献２】Ilkka Hakala et al, “A 2.14-GHz Chireix Outphasing Transmitter”, IEEE Trans On Microwave Theory And Techniques, Vol.53, No.6, June 2005
【非特許文献３】W.C.Edmund et al, “A Mixed Signal Approach Towards Linear And Efficient N-Way Doherty Amplifiers”, IEEE Trans On Microwave Theory And Techniques, Vol.55, No.5, May 2007
【非特許文献４】Paloma Garcia, Jesus de Mingo, Member, IEEE, Antonio Valdovios, and Alfonso Ortega “An Adaptive Digital Method of Imbalances Cancellation in LINC Transmitters”, IEEE TRANSACTIONS ON VEHICULAR TECHNOLOGY, Vol.54, No.3, MAY 2005
【発明の概要】
【発明が解決しようとする課題】
【０００７】
各増幅器に生じる遅延を補償する技術としては、ＤＬＬ（Delay Locked Loop）回路を有するＤＰＤ（Digital PreDistorter）があるが、ＤＬＬは、上記各アームに生じる遅延を個々に補償する技術であり、各増幅器間に生じる遅延の差を調整することは困難である。ＬＩＮＣ等のＣ−ＨＰＡにおいて、かかる遅延の差が調整されない状態で増幅信号の合成が行われると、帯域外周波数において、出力スペクトラムが劣化する。すなわち、帯域外においては、隣接チャネルとの干渉を低減する、あるいは、周波数の利用効率を向上するため、帯域外スペクトラムを低減することが好ましい。しかしながら、各増幅器間に遅延差が発生すると、帯域外周波数が１０ＭＨｚを超過した辺りから、帯域外スペクトラムレベルが著しく上昇する。
【０００８】
開示の技術は、上記に鑑みてなされたものであって、出力信号の帯域外スペクトラムを低減する合成型増幅器、送信機、及び合成型増幅器制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決し、目的を達成するために、本願の開示する合成型増幅器は、一つの態様において、入力信号を分配し、増幅して合成する。合成型増幅器は、複数の信号分離部と推定部と調整部とを有する。前記複数の信号分離部は、分配されたそれぞれの信号を、前記信号の時間成分を所定時間早めた信号と、前記信号の時間成分を前記所定時間遅らせた信号とに分離して出力する。前記推定部は、前記入力信号と、前記複数の信号分離部からそれぞれ出力された信号と、前記合成後の出力信号とを用いて、前記分配されたそれぞれの信号間における遅延差を推定する。前記調整部は、推定された前記遅延差を用いて、前記分配されたそれぞれの信号間における遅延差を調整する。
【発明の効果】
【００１０】
本願の開示する合成型増幅器の一つの態様によれば、出力信号の帯域外スペクトラムを低減することができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、送信機の全体構成を示す図である。
【図２】図２は、本実施例に係るＣ−ＨＰＡのブロック図である。
【図３】図３は、本実施例に係るＣ−ＨＰＡの遅延差推定器のブロック図である。
【図４】図４は、本実施例に係るＣ−ＨＰＡを適用した場合における遅延と出力電圧との関係を示す図である。
【図５Ａ】図５Ａは、従来例における帯域外周波数と電力との関係を示す図である。
【図５Ｂ】図５Ｂは、本実施例に係るＣ−ＨＰＡを適用した場合における帯域外周波数と電力との関係を示す図である。
【図６】図６は、従来例におけるＬＩＮＣのブロック図である。
【図７】図７は、従来例におけるＬＩＮＣが振幅差と位相差とを補償する処理を説明するための図である。
【発明を実施するための形態】
【００１２】
以下に、本願の開示する合成型増幅器、送信機、及び合成型増幅器制御方法の実施例を、図面を参照しながら詳細に説明する。なお、以下の実施例により、本願の開示する合成型増幅器、送信機、及び合成型増幅器制御方法が限定されるものではない。
【００１３】
図１は、送信機の全体構成を示す図である。図１に示すように、本実施例に係る送信機１は、Ｃ−ＨＰＡ１０、乗算器１１、局部発振器１２、及びアンテナ１３を有する。送信機１は、例えば基地局に実装される。まず、図１を用いて本実施例に係る送信機１の全体的な動作を説明する。その後、本実施例に係るＣ−ＨＰＡ１０における遅延差推定について詳細に説明する。
【００１４】
ベースバンド信号生成部２は、音声等の入力データに基づいてベースバンド信号を生成する。ベースバンド信号生成部２は、生成されたベースバンド信号を送信機１へ出力する。ベースバンド信号生成部２は、例えば、デジタル回路やＤＳＰ（Digital Signal Processor）、ＣＰＵ（Central Processing Unit）等により構成される。
【００１５】
乗算器１１は、ベースバンド信号の入力をベースバンド信号生成部２から受ける。さらに、乗算器１１は、局部発振信号の入力を局部発振器１２から受ける。乗算器１１は、ベースバンド信号に局部発振信号のキャリア周波数を乗算して周波数を変換し、ＲＦ信号を生成する。乗算器１１は、生成されたＲＦ信号をＣ−ＨＰＡ１０へ出力する。
【００１６】
Ｃ−ＨＰＡ１０は、増幅器５１を少なくとも有する。なお、図１には増幅器が一つしか記載されていないが、実際には、増幅器は、並列に配列された複数の増幅器を備えることが可能である。Ｃ−ＨＰＡ１０は、ＲＦ信号の入力を乗算器１１から受ける。Ｃ−ＨＰＡ１０は、増幅器５１によりＲＦ信号を増幅する。このとき、Ｃ−ＨＰＡ１０は、遅延差推定処理も行っているが、その詳細については後述する。Ｃ−ＨＰＡ１０は、増幅した信号をアンテナ１３から送信する。このＣ−ＨＰＡ１０が「合成型増幅器」の一例にあたる。
【００１７】
図２は、本実施例に係るＣ−ＨＰＡのブロック図である。図２に示すように、入力信号分配器２０と、ＬＰＦ（Low Pass Filter）３１、３２と、ＤＰＤ４１、４２と、増幅器５１、５２と、結合器６０と、出力信号分配器７０と、信号分離器８１、８２と、遅延差推定器９０と、ＬＰＦ１００と、遅延差調整器１１０とを有する。これら各構成部分は、一方向又は双方向に信号やデータの入出力が可能なように信号線を介して接続されている。
【００１８】
入力信号分配器２０は、信号ｘの入力を受けると、その信号をｘ１とｘ２とに分配し、各ＬＰＦ３１、３２へ出力する信号を生成する。信号の分配方法としては、例えば、Outphasing法を用いることができる。入力信号分配器２０は、例えばＳＣＳ（Signal Components Separator）により実現される。
【００１９】
ＬＰＦ３１、３２は、入力された分配信号ｘ１、ｘ２に対し、所定の周波数よりも高い周波数成分を遮断し、低域周波成分のみを信号として通過させる。これにより、入力信号の高調波におけるノイズを除去する。すなわち、ＬＰＦ３１、３２は、入力信号分配器２０により分配されたｘ信号である信号ｘ１、ｘ２の高周波成分を除去し、低周波成分をＤＰＤ４１、４２にそれぞれ出力する。分配信号ｘ１、ｘ２は、ＬＰＦ３１、３２から出力された後、ＤＰＤ４１、４２に入力される過程において、それぞれ遅延τ１、τ２を伴う。
【００２０】
ＤＰＤ４１、４２は、デジタル信号処理により、後段の増幅器５１、５２における非線形歪を推定し、上記各分配信号ｘ１、ｘ２に生じた振幅と位相の歪を適応的に補償する。すなわち、ＤＰＤ４１、４２は、ＬＰＦ３１、３２から入力された各分配信号ｘ１、ｘ２の振幅値を算出し、当該算出結果と、Ｃ−ＨＰＡ１０にて発生する歪信号成分を補償するための係数（歪特性値）とに基づき、各分配信号ｘ１、ｘ２の増幅前における上記歪を補償する。
【００２１】
増幅器５１、５２は、ＤＰＤ４１、４２から入力された信号を受ける。増幅器５１、５２は、入力された各々の信号を、所定の信号レベルまで共通負荷で増幅して出力する。増幅器５１、５２は、所定の電力増幅率、インピーダンス、周波数特性を有するトランジスタ等の増幅素子により実現される。
【００２２】
結合器６０は、増幅器５１、５２から順次入力される信号ｙ１と信号ｙ２とを結合し、乗算器１１からの入力である信号ｘに対する出力であるｙを生成する。結合器６０は、生成された信号ｙを、出力信号分配器７０と遅延差推定器９０とにフィードバック出力すると共に、遅延差の調整された増幅信号として、出力信号ｙをアンテナ１３から送信する。
【００２３】
出力信号分配器７０は、結合器６０により結合された出力信号ｙを、信号ｙ１と信号ｙ２とに再び分配し、歪補償のための信号ｙ１をＤＰＤ４１に出力すると共に、信号ｙ２をＤＰＤ４２に出力する。出力信号分配器７０は、例えばＳＣＳにより実現される。
【００２４】
信号分離器８１、８２は、分配信号ｘ１、ｘ２を、所定値±Δだけ時間方向にシフトさせることによって、参照信号を生成する。すなわち、信号分離器８１は、ＬＰＦ３１から入力された分配信号ｘ１を、時間軸方向にΔｔ早めた信号ｘ１（ｔ＋Δ）と、時間軸方向にΔｔ遅らせた信号ｘ１（ｔ−Δ）とに分離し、それぞれの信号を、分配信号ｘ１のアーリー信号、レイト信号として、出力する。信号分離器８１は、例えばＳＣＳにより構成される。信号分離器８２は、ＬＰＦ３２から入力された分配信号ｘ２に対して、信号分離器８１と同様の処理を実行する。すなわち、信号分離器８２は、分配信号ｘ２を、時間軸方向にΔｔ早めた信号ｘ２（ｔ＋Δ）と、時間軸方向にΔｔ遅らせた信号ｘ２（ｔ−Δ）とに分離し、それぞれの信号を、分配信号ｘ２のアーリー信号、レイト信号として、出力する。
【００２５】
遅延差推定器９０は、信号分離器８１、８２によりアーリー信号とレイト信号とにそれぞれ分離された信号と、入力信号ｘと、フィードバック信号ｙとを入力し、これらの信号を基に、遅延τ１、τ２間の差を推定する。そして、遅延差推定器９０は、その推定結果をＬＰＦ１００に出力する。すなわち、遅延差推定器９０は、各加算器９９ａ、９９ｂから出力される遅延τ１と遅延τ２との差｜τ１−τ２｜を算出し、算出結果を、分配信号ｘ１、ｘ２間の遅延差として推定する。ここで、遅延τ１、τ２は、次式により推定される。
τ１＝ｘ１（ｔ−Δ）・ｙ１＊−ｘ１（ｔ＋Δ）・ｙ１＊
τ２＝ｘ２（ｔ−Δ）・ｙ２＊−ｘ２（ｔ＋Δ）・ｙ２＊
【００２６】
図３は、本実施例に係るＣ−ＨＰＡ１０の遅延差推定器９０のブロック図である。図３に示すように、遅延差推定器９０は、位相算出器９１と、ローテータ９２ａ、９２ｂと、乗算器９３ａ〜９６ａ、乗算器９３ｂ〜９６ｂと、加算器９７ａ〜９９ａ、加算器９７ｂ〜９９ｂとを有する。これら各構成部分は、一方向又は双方向に信号やデータの入出力が可能なように信号線を介して接続されている。
【００２７】
位相算出器９１は、フィードバック信号ｙと振幅Ａとに基づき、フィードバック信号ｙの位相θを算出する。位相θは、θ＝ｃｏｓ−１（ｙ／Ａ）により算出される。ここで、Ａは、入力信号ｘの最大振幅により定義される定数である。すなわち、位相算出器９１は、合成後の出力信号（フィードバック信号）の位相を、入力信号の最大振幅を用いて算出する。位相算出器９１は、フィードバック信号をｃｏｓ−１（ｙ／Ａ）で分解することで、フィードバック信号における未知のＲＦ（Radio Frequency）位相が遅延差推定に与える負の影響を排除する。
【００２８】
ローテータ９２ａは、Ｃ−ＨＰＡ１０への入力信号ｘと位相算出器９１からの入力θとから、信号ｙ１＊を出力する。すなわち、ローテータ９２ａは、入力信号ｘを所定の角度＋θで分配することにより、フィードバック信号ｙを、信号ｙ１＊＝ｒｏｔａｔｅ（ｘ，＋θ）として循環させる。ローテータ９２ｂは、位相算出器９１による出力結果の符号を反転させた−θを入力し、Ｃ−ＨＰＡ１０への入力信号ｘと−θとから、信号ｙ２＊を出力する。すなわち、ローテータ９２ｂは、入力信号ｘを所定の角度−θで分配することにより、フィードバック信号ｙを、信号ｙ２＊＝ｒｏｔａｔｅ（ｘ，−θ）として循環させる。
【００２９】
乗算器９３ａは、ローテータ９２ａからの出力結果である信号ｙ１＊の実数部Ｉ１と、信号分離器８１からの出力信号のアーリー信号の内、実数部Ｉ２とを、入力し、これらの実数部の乗算結果であるＩ１×Ｉ２を出力する。同様に、ｘ２側の乗算器９３ｂは、ローテータ９２ｂからの出力結果である信号ｙ２＊の実数部Ｉ６と、信号分離器８２からの出力信号のアーリー信号の内、実数部Ｉ４とを、入力し、これらの実数部の乗算結果であるＩ６×Ｉ４を出力する。
【００３０】
乗算器９４ａは、虚数部につき、乗算器９３ａと同様の処理を実行する。すなわち、乗算器９４ａは、ローテータ９２ａからの出力結果である信号ｙ１＊の虚数部Ｑ１と、信号分離器８１からの出力信号のアーリー信号の内、虚数部Ｑ２とを、入力し、これらの虚数部の乗算結果であるＱ１×Ｑ２を出力する。同様に、ｘ２側の乗算器９４ｂは、各信号の虚数部につき、乗算器９３ｂと同様の処理を実行する。すなわち、乗算器９４ｂは、ローテータ９２ｂからの出力結果である信号ｙ２＊の虚数部Ｑ６と、信号分離器８２からの出力信号のアーリー信号の内、虚数部Ｑ４とを、入力し、これらの虚数部の乗算結果であるＱ６×Ｑ４を出力する。
【００３１】
乗算器９５ａ、９５ｂは、信号分離器８１、８２からの出力信号のレイト信号につき、乗算器９４ａ、９４ｂと同様の処理を実行する。すなわち、乗算器９５ａ、９５ｂは、信号ｘ１、ｘ２から分離されたレイト信号の実数部Ｉ３、Ｉ５と、ローテータ９２ａ、９２ｂからの出力信号の実数部Ｉ１、Ｉ６とをそれぞれ乗算し、乗算結果であるＩ１×Ｉ３、Ｉ５×Ｉ６を出力する。また、乗算器９６ａ、９６ｂは、各信号の虚数部につき、乗算器９５ａ、９５ｂと同様の処理を実行する。すなわち、乗算器９６ａ、９６ｂは、信号ｘ１、ｘ２から分離されたレイト信号の虚数部Ｑ３、Ｑ５と、ローテータ９２ａ、９２ｂからの出力信号の虚数部Ｑ１、Ｑ６とをそれぞれ乗算し、乗算結果であるＱ１×Ｑ３、Ｑ５×Ｑ６を出力する。
【００３２】
加算器９７ａは、乗算器９３ａから入力される実数部と、乗算器９４ａから入力される虚数部とを加算し、加算結果を、信号ｘ１のアーリー信号の複素数相関として加算器９９ａに出力する。同様に、加算器９８ａは、乗算器９５ａから入力される実数部と、乗算器９６ａから入力される虚数部とを加算し、加算結果を、信号ｘ１のレイト信号の複素数相関として加算器９９ａに出力する。加算器９９ａは、加算器９７ａと加算器９８ａとから入力された上記加算結果を更に加算し、複素数相関の反映された遅延τ１を出力する。
【００３３】
加算器９７ｂは、信号ｘ２につき、加算器９７ａと同様の処理を実行する。すなわち、加算器９７ｂは、乗算器９３ｂから入力される実数部と、乗算器９４ｂから入力される虚数部とを加算し、加算結果を、信号ｘ２のアーリー信号の複素数相関として加算器９９ｂに出力する。加算器９８ｂは、信号ｘ２につき、加算器９８ａと同様の処理を実行する。すなわち、加算器９８ｂは、乗算器９５ｂから入力される実数部と、乗算器９６ｂから入力される虚数部とを加算し、加算結果を、信号ｘ２のレイト信号の複素数相関として加算器９９ｂに出力する。加算器９９ｂは、加算器９７ｂと加算器９８ｂとから入力された上記加算結果を更に加算し、複素数相関の反映された遅延τ２を出力する。
【００３４】
ＬＰＦ１００は、遅延差推定器９０から入力された信号の内、所定の周波数よりも高い周波数成分を遮断し、低域周波成分を信号として通過させることで、入力信号の高調波におけるノイズを除去する。すなわち、ＬＰＦ１００は、遅延差推定器９０による遅延差推定結果の高周波成分を除去し、低周波成分を遅延差調整器１１０に出力する。ＬＰＦ１００は、遅延差推定器９０により推定された遅延差を表す信号のうち、所定周波数を超える信号成分を除去する低域通過濾波部として機能することで、遅延差推定結果を平均化し、フィードバックノイズによって生じる推定エラーを低減する。これにより、遅延差の推定が高精度に維持される。
【００３５】
遅延差調整器１１０は、ＬＰＦ１００から入力された遅延推定結果に基づき、上記２本のアーム間に生じた各遅延τ１、τ２の差を調整する。すなわち、遅延差調整器１１０は、遅延τ１と遅延τ２との大小を比較し、τ１＞τ２であれば、τ１＝τ２となるまで、遅延τ１を減少させ、遅延τ２を増加させる。反対に、τ１＜τ２であれば、τ１＝τ２となるまで、遅延τ１を増加させ、遅延τ２を減少させる。なお、本実施例では、分配信号が２系統の場合を想定しているため、調整対象の遅延差は｜τ１−τ２｜と算出されるが、入力信号がｎ系統に分配される場合には、遅延差調整器１１０は、各分配信号につき、基準となる遅延τとの差を（ｎ−１）個分調整する。
【００３６】
図４は、本実施例に係るＣ−ＨＰＡを適用した場合における遅延と出力電圧との関係を示す図である。図４において、ｘ軸には、分配後の入力信号ｘ１に生じ得る遅延τ１と分配後の入力信号ｘ２に生じ得る遅延τ２とが規定されており、ｙ軸には、出力電圧ＶＯＵＴ（Ｖ）が規定されている。遅延τ１の変化に伴う電圧Ｖ（τ１）の変化を実線で示すと共に、遅延τ２の変化に伴う電圧Ｖ（τ２）の変化を破線で示す。分配後の入力信号の遅延τ１、τ２と出力電圧とは、図４に示すような相関を有することから、Ｃ−ＨＰＡ１０の遅延差推定部９０により、遅延τ１、τ２の不均衡は、相殺される。
【００３７】
以下、図５Ａ及び図５Ｂを用いて、Ｃ−ＨＰＡ１０により実行される遅延差調整処理の効果について説明する。図５Ａは、従来例における帯域外周波数と電力との関係を示す図である。これに対して、図５Ｂは、本実施例に係るＣ−ＨＰＡを適用した場合における帯域外周波数と電力との関係を示す図である。図５Ａ及び図５Ｂにおいて、ｘ軸には、出力信号の周波数ｆ（ＭＨｚ）が規定されており、ｙ軸には、電力Ｐ（ｄＢ）が規定されている。図５Ａでは、遅延差の調整が行われていないため、遅延差の上昇に伴い、本来低減されるべきはずの、１０ＭＨｚ超の帯域外周波数のスペクトラムが著しく上昇している。これに対して、図５Ｂでは、分岐アーム間における遅延差が調整されているため、遅延差の影響は抑制され、帯域外スペクトラムは広範囲で低い値を示している。すなわち、本実施例に係るＣ−ＨＰＡ１０を用いずに信号を増幅した場合、エラーレートが高くなるに連れて、鎖線Ｌ１、Ｌ２、Ｌ３で表される信号が発生する。鎖線Ｌ１、Ｌ２、Ｌ３で表されるように、通常の増幅を行った場合には、特定の周波数帯域１０〜６０ＭＨｚにおいて減衰量が低くなり、大きな信号が出力されてしまっている。これに対して、本実施例に係るＣ−ＨＰＡ１０を用いて信号を増幅した場合には、余分なオフセットの周波数全域での減衰量を高くすることができ、遅延差を調整しない通常の増幅の場合と比較して、不要な信号を抑えることができている。
【００３８】
以上説明したように、本実施例に係るＣ−ＨＰＡ１０は、入力信号（オリジナル信号）を分配し、増幅して合成する。Ｃ−ＨＰＡ１０は、複数の信号分離器８１、８２と遅延差推定器９０と遅延差調整器１１０とを有する。複数の信号分離器８１、８２は、分配されたそれぞれの信号を、当該信号の時間成分を所定時間早めた信号と、当該信号の時間成分を当該所定時間遅らせた信号とに分離して出力する。遅延差推定器９０は、上記入力信号と、複数の信号分離器８１、８２からそれぞれ出力された信号と、上記合成後の出力信号（フィードバック信号）とを用いて、上記分配されたそれぞれの信号間における遅延差を推定する。遅延差調整器１１０は、推定された前記遅延差を用いて、上記分配されたそれぞれの信号間における遅延差を調整する。Ｃ−ＨＰＡ１０が、隣接チャネルへの漏洩を抑圧しつつ、入力信号を増幅するためには、一旦分配された入力信号の遅延差を極力小さく抑えて合成することが望ましい。これを実現するには、分配後の入力信号ｘ１、ｘ２間における伝送遅延の差が同一であることが望ましい。本実施例に係るＣ−ＨＰＡ１０によれば、遅延差推定器９０は、合成後の出力信号の位相と上記入力信号とを用いて算出された信号と、複数の信号分離器８１、８２からそれぞれ出力された信号との複素数相関を算出する。これにより、遅延差推定器９０は、上記分配されたそれぞれの信号間における遅延差を推定する。遅延差調整器１１０は、かかる推定結果を基に、遅延差の調整を図ることで、帯域外スペクトラムレベルの上昇を抑制することができる。したがって、Ｃ−ＨＰＡ１０は、帯域外領域において、隣接チャネルとの干渉の低減、あるいは、周波数の利用効率の向上を実現することが可能となる。
【００３９】
なお、上述の実施例では、Ｃ−ＨＰＡ１０が２つの増幅器５１、５２を有する例について説明したが、Ｃ−ＨＰＡ１０は、ｎ個（ｎ≧３）の増幅器を有するものとしてもよい。
【符号の説明】
【００４０】
１ 送信機
２ ベースバンド信号生成部
１０ Ｃ−ＨＰＡ
１１ 乗算器
１２ 局部発振器
１３ アンテナ
２０ 入力信号分配器
３１、３２、１００ ＬＰＦ
４１、４２ ＤＰＤ
５１、５２ 増幅器
６０ 結合器
７０ 出力信号分配器
８１、８２ 信号分離器
９０ 遅延差推定器
９１ 位相算出器
９２ａ、９２ｂ ローテータ
９３ａ〜９６ａ、９３ｂ〜９６ｂ 乗算器
９７ａ〜９９ａ、９７ｂ〜９９ｂ 加算器
１１０ 遅延差調整器
【特許請求の範囲】
【請求項１】
入力信号を分配し、増幅して合成する合成型増幅器であって、
分配されたそれぞれの信号を、前記信号の時間成分を所定時間早めた信号と、前記信号の時間成分を前記所定時間遅らせた信号とに分離して出力する複数の信号分離部と、
前記入力信号と、前記複数の信号分離部からそれぞれ出力された信号と、前記合成後の出力信号とを用いて、前記分配されたそれぞれの信号間における遅延差を推定する推定部と、
推定された前記遅延差を用いて、前記分配されたそれぞれの信号間における遅延差を調整する調整部と
を有することを特徴とする合成型増幅器。
【請求項２】
前記推定部は、前記合成後の出力信号の位相と前記入力信号とを用いて算出された信号と、前記複数の信号分離部からそれぞれ出力された信号との複素数相関を算出することにより、前記分配されたそれぞれの信号間における遅延差を推定することを特徴とする請求項１に記載の合成型増幅器。
【請求項３】
前記推定部は、前記合成後の出力信号の位相を、前記入力信号の最大振幅を用いて算出する位相算出部を有することを特徴とする請求項２に記載の合成型増幅器。
【請求項４】
前記推定部により推定された遅延差を表す信号のうち、所定周波数を超える信号成分を除去する低域通過濾波部を更に有することを特徴とする請求項１に記載の合成型増幅器。
【請求項５】
入力信号を分配し、増幅して合成する合成型増幅器であって、
分配されたそれぞれの信号を、前記信号の時間成分を所定時間早めた信号と、前記信号の時間成分を前記所定時間遅らせた信号とに分離して出力する複数の信号分離部と、
前記入力信号と、前記複数の信号分離部からそれぞれ出力された信号と、前記合成後の出力信号とを用いて、前記分配されたそれぞれの信号間における遅延差を推定する推定部と、
推定された前記遅延差を用いて、前記分配されたそれぞれの信号間における遅延差を調整する調整部と
を有する合成型増幅器と、
前記合成型増幅器により前記遅延差の調整された出力信号を送信する送信部と
を有することを特徴とする送信機。
【請求項６】
合成型増幅器が、入力信号を分配し、増幅して合成する合成型増幅器制御方法であって、
分配されたそれぞれの信号を、前記信号の時間成分を所定時間早めた信号と、前記信号の時間成分を前記所定時間遅らせた信号とに分離して出力し、
前記入力信号と、前記分離の結果としてそれぞれ出力された信号と、前記合成後の出力信号とを用いて、前記分配されたそれぞれの信号間における遅延差を推定し、
推定された前記遅延差を用いて、前記分配されたそれぞれの信号間における遅延差を調整する
ことを特徴とする合成型増幅器制御方法。
【請求項１】
入力信号を分配し、増幅して合成する合成型増幅器であって、
分配されたそれぞれの信号を、前記信号の時間成分を所定時間早めた信号と、前記信号の時間成分を前記所定時間遅らせた信号とに分離して出力する複数の信号分離部と、
前記入力信号と、前記複数の信号分離部からそれぞれ出力された信号と、前記合成後の出力信号とを用いて、前記分配されたそれぞれの信号間における遅延差を推定する推定部と、
推定された前記遅延差を用いて、前記分配されたそれぞれの信号間における遅延差を調整する調整部と
を有することを特徴とする合成型増幅器。
【請求項２】
前記推定部は、前記合成後の出力信号の位相と前記入力信号とを用いて算出された信号と、前記複数の信号分離部からそれぞれ出力された信号との複素数相関を算出することにより、前記分配されたそれぞれの信号間における遅延差を推定することを特徴とする請求項１に記載の合成型増幅器。
【請求項３】
前記推定部は、前記合成後の出力信号の位相を、前記入力信号の最大振幅を用いて算出する位相算出部を有することを特徴とする請求項２に記載の合成型増幅器。
【請求項４】
前記推定部により推定された遅延差を表す信号のうち、所定周波数を超える信号成分を除去する低域通過濾波部を更に有することを特徴とする請求項１に記載の合成型増幅器。
【請求項５】
入力信号を分配し、増幅して合成する合成型増幅器であって、
分配されたそれぞれの信号を、前記信号の時間成分を所定時間早めた信号と、前記信号の時間成分を前記所定時間遅らせた信号とに分離して出力する複数の信号分離部と、
前記入力信号と、前記複数の信号分離部からそれぞれ出力された信号と、前記合成後の出力信号とを用いて、前記分配されたそれぞれの信号間における遅延差を推定する推定部と、
推定された前記遅延差を用いて、前記分配されたそれぞれの信号間における遅延差を調整する調整部と
を有する合成型増幅器と、
前記合成型増幅器により前記遅延差の調整された出力信号を送信する送信部と
を有することを特徴とする送信機。
【請求項６】
合成型増幅器が、入力信号を分配し、増幅して合成する合成型増幅器制御方法であって、
分配されたそれぞれの信号を、前記信号の時間成分を所定時間早めた信号と、前記信号の時間成分を前記所定時間遅らせた信号とに分離して出力し、
前記入力信号と、前記分離の結果としてそれぞれ出力された信号と、前記合成後の出力信号とを用いて、前記分配されたそれぞれの信号間における遅延差を推定し、
推定された前記遅延差を用いて、前記分配されたそれぞれの信号間における遅延差を調整する
ことを特徴とする合成型増幅器制御方法。
【図１】
【図２】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図６】
【図７】
【公開番号】特開２０１２−１８２６４５（Ｐ２０１２−１８２６４５Ａ）
【公開日】平成２４年９月２０日（２０１２．９．２０）
【国際特許分類】
【出願番号】特願２０１１−４４０５２（Ｐ２０１１−４４０５２）
【出願日】平成２３年３月１日（２０１１．３．１）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２４年９月２０日（２０１２．９．２０）
【国際特許分類】
【出願日】平成２３年３月１日（２０１１．３．１）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]