固体撮像装置およびその駆動方法
【課題】グローバル・シャッター機能により歪みのない画像が得られるとともに、照明エネルギーの変動に基因するフリッカーが発生しないＣＭＯＳ撮像装置を提供する。
【解決手段】全画素についてそれぞれのＦＤを同時にリセットした後、全画素について同一期間に光電変換された電荷をＦＤへ同時に転送する。転送後は、ＦＤの電荷による信号電圧を順次選択して読み出し、読み出しが終了したラインごとにＦＤを再リセットして、再リセット後のＦＤの電圧をノイズ電圧として読み出す。そして、読み出した信号電圧とノイズ電圧との差を演算して、ノイズが除去された画像信号を取り出す。また、得られた画像信号に対してフィールドまたはフレームごとにゲインを調整することで、信号のレベル差を補正し、フリッカーの発生を抑制する。
【解決手段】全画素についてそれぞれのＦＤを同時にリセットした後、全画素について同一期間に光電変換された電荷をＦＤへ同時に転送する。転送後は、ＦＤの電荷による信号電圧を順次選択して読み出し、読み出しが終了したラインごとにＦＤを再リセットして、再リセット後のＦＤの電圧をノイズ電圧として読み出す。そして、読み出した信号電圧とノイズ電圧との差を演算して、ノイズが除去された画像信号を取り出す。また、得られた画像信号に対してフィールドまたはフレームごとにゲインを調整することで、信号のレベル差を補正し、フリッカーの発生を抑制する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳ型の固体撮像装置とその駆動方法に関するものである。
【背景技術】
【０００２】
固体撮像装置としては、従来からＣＣＤ（Charge Coupled Device；電荷結合素子）を用いたものがよく知られているが、最近では、このほかにＣＭＯＳ（Complementary Metal Oxide Semiconductor；相補型金属酸化物半導体）型の固体撮像装置が登場し注目されている。ＣＣＤを用いた固体撮像装置（以下、「ＣＣＤ撮像装置」という。）は、受光した光をフォトダイオードで電荷に変換して蓄積し、蓄積した電荷を電極に与えるパルスに応じて転送させ、電気信号として取り出すものであって、電荷の蓄積および転送はフレームあるいはフィールド単位で行われる。一方、ＣＭＯＳ型の固体撮像装置（以下、「ＣＭＯＳ撮像装置」という。）は、光を電荷に変換して蓄積・転送する点ではＣＣＤ撮像装置と同じであるが、ＣＣＤ撮像装置のように蓄積電荷をフレームまたはフィールド単位で同時に転送して読み出すのではなく、水平走査によって順次読み出すようになっている点でＣＣＤ撮像装置と異なっている。また、ＣＣＤ撮像装置の場合は、電荷を出力段まで転送した後に増幅して信号を取り出すのに対し、ＣＭＯＳ撮像装置の場合は、個々の画素に備わっているアンプで電荷を増幅した後、走査により選択的に信号を取り出すようにしている。
【０００３】
このようなＣＭＯＳ撮像装置は、ＣＭＯＳ型ＬＳＩを製造するプロセスと同様のプロセスに従って製造することができるとともに、消費電力も小さく、また各種の回路を１つのチップ上に搭載することが可能なことから、最近ではＣＣＤ撮像装置に代わるものとして有望視されている。ＣＭＯＳ撮像装置については、例えば後掲の非特許文献１に紹介されている。
【０００４】
また、後掲の特許文献１には、外光条件下の第１の電子シャッタ値による画像の信号波形と、蛍光灯条件下での第２の電子シャッタ値による画像の信号波形とを比較して、蛍光灯フリッカーの影響を受けた信号波形を求め、これを打ち消すような補正信号値を演算してフリッカーを補正することで、蛍光灯照明下において撮影を行なった際に生じる横縞状蛍光灯フリッカーを抑圧して画質劣化を防止したＣＭＯＳ撮像装置が記載されている。
【０００５】
また、後掲の特許文献２には、複数の画素領域から出力される画像データを平均化処理する画像平均化回路を備えたＣＭＯＳ撮像装置が記載されている。本文献においては、相関二重サンプリング回路に平均化処理用スイッチを設け、平均化処理をする場合にはこのスイッチをオン状態にすることで、複数の画素のそれぞれに対応する容量に蓄積された電荷を平均化し、画像データの正確な平均値を得るようにしている。
【０００６】
【特許文献１】特開２００１−１６５０８号公報
【特許文献２】特開２００２−３３０３４９号公報
【非特許文献１】「ＣＣＤ／ＣＭＯＳイメージ・センサの基礎と応用」第３版（米本和也著、ＣＱ出版株式会社）第１７３頁〜第２０４頁
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ＣＭＯＳ撮像装置は、近年その性能が大幅に改善され、感度やＳ／Ｎ比等の性能は、ＣＣＤ撮像装置と同等になりつつある。しかしながら、その一方で、ＣＭＯＳ撮像装置には、ＣＣＤ撮像装置と比較して２つの技術的課題が存在する。
【０００８】
１つ目の課題は、ＣＭＯＳ撮像装置における信号の読み出しがローリング・シャッター（Rolling Shutter）方式によることに基因する被写体の歪みの問題である。これを図７を参照しつつ説明する。図７において、Ｋは被写体の画像、白矢印は被写体Ｋの移動方向、破線矢印は走査線をそれぞれ表している。ＣＣＤ撮像装置の場合は、撮像面全体またはフレームごとに光電変換されたフォトダイオードの電荷を同時に転送段に転送した後、順次読み出しているので、図７（ａ）に示すように、動いている被写体Ｋの画像を走査して読み出す場合でも、被写体Ｋが歪んだ画像となることはない。すなわち、どの走査線に属する画像データも同一期間に取得されたものであるため、被写体Ｋに歪みが発生しない。このような方式は、グローバル・シャッター（Global Shutter）と呼ばれている。これに対して、ＣＭＯＳ撮像装置の場合は、光電変換されたフォトダイオードの電荷を、画面やフィールド単位で同時に転送するのではなく、水平走査によって順番に読み出すローリング・シャッター方式を採用しているため、走査線ごとに光電変換の期間が異なっており、図７（ｂ）に示すように、動いている被写体Ｋの画像を走査すると、被写体Ｋが歪んだ画像となってしまう。
【０００９】
そこで、ＣＭＯＳ撮像装置においても、ＣＣＤ撮像装置と同じようなグローバル・シャッター方式を採用すれば、上述した移動体の画像歪みをなくすことができる。しかるに、ＣＭＯＳ撮像装置でグローバル・シャッターを実現しようとすれば、現状の構成に加えて、電荷保存用の容量と、そこに電荷を転送するための転送ゲートとが別途必要となり、これらは１画素ごとに必要となることから、全体の構成が非常に複雑となって、小型のセルでは実用化ができない。また、１チップ上に形成される素子数が増大することから、光電変換を行うフォトダイオード部分の面積が制約されて開口率が減少し、感度が低下するという問題もある。
【００１０】
２つ目の課題は、蛍光灯や水銀灯などの照明エネルギーの変化に基因するフリッカー（Flicker）の問題である。例えば、蛍光灯の照明の下で撮影を行なう場合、ＣＭＯＳ撮像装置では、１画面または１フィールド内での水平走査の開始時点が順次ずれるため、各画素の露光期間における光量に変動が生じ、これが原因で画像中にフリッカーが現われる。これを図８で説明すると、蛍光灯の照明エネルギーのレベルが図のように変化する場合、走査（１）により、区間Ｘ１の照明エネルギーの積分値に相当する出力信号Ｖ１が取り出され、走査（２）により、区間Ｘ２の照明エネルギーの積分値に相当する出力信号Ｖ２が取り出されるが、区間Ｘ２は区間Ｘ１より走査開始時点がτだけずれているので、各区間での照明エネルギーの積分値は同じとはならず、出力信号Ｖ１，Ｖ２のレベルも異なったものとなる。走査（３）〜（５）による出力信号についても同様である。このように、１画面または１フィールド内での各走査ごとに出力信号にレベル変動が生じる結果、出力信号の強弱に応じて撮影画像中に横縞が入ることになる。これが蛍光灯フリッカーである。
【００１１】
ＣＣＤ撮像装置の場合は、フレームまたはフィールド単位で電荷蓄積を行なうため、１画面や１フィールド内では、走査ごとの露光期間のずれに基づくフリッカーは発生しない。もっとも、１画面や１フィールドにまたがってフリッカーは発生するが、図９に示したように、ＣＣＤ撮像装置の電子シャッターの露光時間を、照明エネルギーの周期Ｘと一致させることによって、各走査ごとの照明エネルギーの積分値、換言すれば出力信号のレベルＶは一定となるので、１画面または１フィールドにまたがるフリッカーの発生を回避することができる。また、図１０に示したように、露光時間を照明エネルギーの周期Ｘに一致させることができない場合や、高照度のために電子シャッターの露光時間が短い場合には、図のような信号レベル差δ（Ｖａ−Ｖｂ）が生じて、フリッカーの原因となるが、この場合でも、信号レベル差δはフレーム周期またはフィールド周期でアンプのゲインを調整することで、容易に是正することができる。
【００１２】
一方、ＣＭＯＳ撮像装置の場合、図１１に示したように、同じ照明エネルギーであっても周期Ｙが長い場合は、電子シャッターの露光時間をフレーム周期またはフィールド周期に合わせることで、出力信号Ｖにレベル差がほとんど生じないようにして、フリッカーの発生を抑制することができる。しかしながら、昨今のＣＭＯＳ撮像装置は、感度が向上して電子シャッターの露光時間が短くなる傾向にあり、露光時間をフレーム周期やフィールド周期と一致させるのが困難な状況にある。このため、図１２に示したように、照明エネルギーの周期Ｗが短いほど出力信号のレベル変動が大きくなり、画像中にフリッカーが目立ちやすくなる。しかるに、この出力信号のレベル差は、ＣＣＤ撮像装置の場合（図１０参照）のようにフレームやフィールド単位で生じるものではなく、個々の走査ごとに生じるものであるため、補正は実質的に不可能である。
【００１３】
以上のように、従来のＣＭＯＳ撮像装置においては、ローリング・シャッター方式に基因する被写体画像の歪みの問題と、照明エネルギーの変化に基因するフリッカーの問題という２つの技術的課題があったが、前掲の各文献には、これらの課題を解決するための有効な手段について開示されていない。特許文献１には、フリッカーを防止するための技術が記載されているが、被写体画像の歪みの問題については記載がない。また、特許文献２は、画素混合に関する技術を提供するものであって、上述した２つの課題を解決するための技術を提供するものではない。さらに、非特許文献１にも、上記２つの技術的課題に対する具体的な解決手段は記載されていない。
【００１４】
そこで、本発明の第１の目的は、簡単な構成によりグローバル・シャッターの機能を実現でき、動いている被写体を撮像した場合でも歪みのない画像が得られるＣＭＯＳ撮像装置を提供することにある。また、本発明の第２の目的は、照明エネルギーの変動に基因するフリッカーが発生しないＣＭＯＳ撮像装置を提供することにある。
【課題を解決するための手段】
【００１５】
本発明に係る固体撮像装置は、基板上に２次元配列された複数の画素を有し、各画素が、入射光を光電変換する光電変換部と、この光電変換部で光電変換された電荷が転送されるＦＤ（Floating Diffusion）と、電荷の転送および読み出しを行なうＭＯＳ型トランジスタとを備えている固体撮像装置において、全画素についてそれぞれのＦＤを同時にリセットするリセット手段と、リセットが行なわれた後、全画素について同一期間に光電変換された電荷をＦＤへ同時に転送する転送手段と、ＦＤへ転送された電荷による信号電圧を順次選択して読み出す信号電圧読出手段と、信号電圧の読み出しが終了したラインごとにＦＤを再リセットする再リセット手段と、再リセットが行われた後のＦＤの電圧をノイズ電圧として読み出すノイズ電圧読出手段と、前記信号電圧とノイズ電圧との差を演算してノイズが除去された画像信号を取り出す演算手段とを設けたものである。
【００１６】
また、本発明に係る駆動方法は、上記の固体撮像装置において、全画素についてそれぞれのＦＤを同時にリセットする処理と、リセットが行なわれた後、全画素について同一期間に光電変換された電荷をＦＤへ同時に転送する処理と、ＦＤへ転送された電荷による信号電圧を順次選択して読み出す処理と、信号電圧の読み出しが終了したラインごとにＦＤを再リセットする処理と、再リセットが行われた後のＦＤの電圧をノイズ電圧として読み出す処理と、信号電圧とノイズ電圧との差を演算してノイズが除去された画像信号を取り出す処理とを備えたものである。
【００１７】
本発明においては、最初に全画素のＦＤを同時にリセットするとともに、リセット後に、全画素の同一期間に光電変換された電荷を同時にＦＤへ転送するようにしているので、どの走査線に属する画像データも同一期間に取得されたものとなって、グローバル・シャッターの機能が実現できる。このため、動いている被写体を撮像した場合でも、被写体の画像にローリング・シャッター方式のような歪みは生じない。
【００１８】
また、本発明では、上記固体撮像装置において、画像信号に対して所定区間ごとの平均値の差分を検出し、この差分に基づいて画像信号の所定区間ごとのレベル差を補正する補正手段を設けている。
【００１９】
このような補正手段を設けることによって、照明エネルギーの変動に基因して画像信号のレベルにばらつきが生じた場合でも、これを補正してレベル差をなくすことができるので、画像にフリッカーが現われるのを回避することができる。
【００２０】
本発明の典型的な実施形態においては、光電変換部はフォトダイオードで構成され、ＭＯＳ型トランジスタは、電荷をＦＤへ転送するための転送トランジスタと、ＦＤへ転送された電荷による信号電圧を増幅する増幅トランジスタと、水平ライン選択パルスに基づいて信号電圧を取り出す選択トランジスタと、ＦＤをリセットするためのリセットトランジスタとから構成される。また、演算手段は、ＣＤＳ（Correlated Double Sampling）回路から構成される。そして、リセット手段は、全画素についてそれぞれのリセットトランジスタに第１のリセットパルスを与えることにより、それぞれのＦＤを同時にリセットする。転送手段は、上記リセットが行なわれた後、全画素についてそれぞれの転送トランジスタに転送パルスを与えることにより、同一期間に光電変換された電荷をＦＤへ同時に転送する。信号電圧読出手段は、選択トランジスタへ第１の水平ライン選択パルスを与えることにより、ＦＤへ転送された電荷による信号電圧を順次選択して読み出す。再リセット手段は、信号電圧の読み出しが終了した水平ラインごとに、リセットトランジスタへ第２のリセットパルスを与えることにより、ＦＤを再リセットする。ノイズ電圧読出手段は、再リセットが行われた後に、選択トランジスタへ第２の水平ライン選択パルスを与えることにより、再リセット後のＦＤの電圧をノイズ電圧として読み出す。ＣＤＳ回路は、信号電圧とノイズ電圧のそれぞれをサンプルホールドし、両電圧の差を演算してノイズが除去された画像信号を取り出す。補正手段は、画像信号に対して垂直ドライブ信号ごとの平均値の差分を検出し、この差分に基づいて画像信号の垂直ドライブ信号ごとのレベル差を補正する。
【００２１】
これによると、既存のＣＭＯＳ型固体撮像装置をそのまま用いて、トランジスタの駆動方式を工夫するだけで、簡単にグローバル・シャッターの機能を実現することができる。また、フィールドまたはフレームごとに画像信号のレベル差を補正することが可能となるため、補正のための回路構成も簡単となり、フリッカーの発生を効果的に抑制することができる。
【発明の効果】
【００２２】
本発明によれば、簡単な構成によりグローバル・シャッターの機能を実現でき、動いている被写体を撮像した場合でも歪みのない画像が得られるＣＭＯＳ撮像装置を提供することができる。
【００２３】
また、本発明によれば、画像信号のレベル差を補正する補正手段を設けることで、照明エネルギーの変動に基因するフリッカーが発生しないＣＭＯＳ撮像装置を提供することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施形態につき、図面を参照しながら説明する。
【００２５】
図１は、本発明に係るＣＭＯＳ撮像装置の概略構成を示す回路図である。１は図示しない基板上にマトリクス状に２次元配列された複数の画素、２は各画素１の列ごとに設けられたノイズ除去用のＣＤＳ（Correlated Double Sampling；相関二重サンプリング）回路、３は列選択用のスイッチング・トランジスタ、４は共通出力ライン、１０は各画素１に対して垂直方向の走査を行う垂直走査回路、２０は各画素１に対して水平方向の走査を行う水平走査回路である。なお、垂直走査回路１０からは、各画素１に対して後述する水平ライン選択パルス、リセットパルス、転送パルスなどの各種信号が出力されるが、図１では便宜上、これらの信号線を１本の水平ラインとして示してある。
【００２６】
図２は、画素１とＣＤＳ回路２の具体的な構成を示した回路図である。ここでは１つの画素１と、１つのＣＤＳ回路２のみを図示しているが、他の画素１およびＣＤＳ回路２についても構成は同じである。
【００２７】
画素１において、ＰＤは入射光を光電変換するフォトダイオード、ＦＤはフォトダイオードＰＤで光電変換された電荷が転送される浮遊拡散領域（Floating Diffusion）である。浮遊拡散領域ＦＤ（以下、単に「ＦＤ」と表記する。）は、信号電荷を電圧に変えるキャパシタ（容量）の役割を有している。ＱｔはＭＯＳ型トランジスタからなる転送トランジスタであって、転送パルスφｔによりオン状態となり、フォトダイオードＰＤからＦＤへ電荷を転送する。ＱｆはＭＯＳ型トランジスタからなる増幅トランジスタであって、ＦＤへ転送された電荷による信号電圧を増幅するソースフォロワ・アンプから構成される。ＱｓはＭＯＳ型トランジスタからなる選択トランジスタであって、水平ライン選択パルスφｓによりオン状態となり、増幅された信号電圧を取り出す。ＱｒはＭＯＳ型トランジスタからなるリセットトランジスタであって、リセットパルスφｒによりオン状態となり、ＦＤをリセットする。
【００２８】
また、ＣＤＳ回路２において、Ｑ１はサンプリングパルスＤＳ１によりオンするＭＯＳ型トランジスタ、Ｃ１はトランジスタＱ１のオンによって充電されるキャパシタであって、これらは、画素１から取り出される信号電圧を所定のタイミングでサンプルホールドするためのサンプルホールド回路を構成する。また、Ｑ２はサンプリングパルスＤＳ２によりオンするＭＯＳ型トランジスタ、Ｃ２はトランジスタＱ２のオンによって充電されるキャパシタであって、これらは、画素１から取り出されるノイズ電圧を所定のタイミングでサンプルホールドするためのサンプルホールド回路を構成する。６は、サンプルホールドした信号電圧とノイズ電圧の差を演算する差動アンプである。
【００２９】
７は図１の垂直走査回路１０に備わるセレクタ、φｒ１およびφｒ２は垂直走査回路１０に備わる図示しないシフトレジスタから出力されるリセットパルス、ＶＤは垂直ドライブ信号（垂直同期信号）である。シフトレジスタからのリセットパルスφｒ１、φｒ２は、セレクタ７を介してリセットパルスφｒとしてリセットトランジスタＱｒへ与えられる。
【００３０】
以上において、フォトダイオードＰＤは本発明における光電変換部を構成し、垂直走査回路１０とリセットトランジスタＱｒは本発明におけるリセット手段および再リセット手段を構成し、垂直走査回路１０と転送トランジスタＱｔは本発明における転送手段を構成し、垂直走査回路１０と選択トランジスタＱｓと増幅トランジスタＱｆとは本発明における信号電圧読出手段およびノイズ電圧読出手段を構成し、ＣＤＳ回路２は本発明における演算手段を構成している。なお、ここでは光電変換部にフォトダイオードＰＤを用いているが、これに代えてフォトゲートを用いてもよい。
【００３１】
次に、以上の構成からなるＣＭＯＳ撮像装置の動作について説明する。図３は、動作を説明するタイムチャートである。まず最初に、第１のリセットパルスφｒ１により、全ての画素１のＦＤを同時にリセットする。第１のリセットパルスφｒ１は、垂直走査回路１０のシフトレジスタから出力され、垂直ドライブ信号ＶＤごとに、セレクタ２を介して各画素１のリセットトランジスタＱｒへ同時に与えられる。これにより、全てのリセットトランジスタＱｒがオンとなり、全てのＦＤが一斉にリセットされる。続いて、転送パルスφｔにより、全ての画素１について、フォトダイオードＰＤの電荷をＦＤへ同時に転送する。転送パルスφｔは、垂直走査回路１０から垂直ドライブ信号ＶＤごとに各画素１の転送トランジスタＱｔへ同時に与えられる。これにより、全ての転送トランジスタＱｔがオンとなり、全てのフォトダイオードＰＤの電荷が一斉にＦＤへ転送される。この電荷は、フォトダイオードＰＤにおいて同一期間に光電変換され蓄積された電荷である。
【００３２】
上記のようにして、全画素につきＦＤの同時リセットと電荷の同時転送とを行った後、水平ラインごとに信号電圧を順次読み出す。すなわち、垂直走査回路１０から出力される第１の水平ライン選択パルスφｓ１を選択トランジスタＱｓに与えてトランジスタＱｓをオンにし、ＦＤへ転送された電荷による信号電圧を増幅トランジスタＱｆを通して順次読み出し、ＣＤＳ回路２へ送る。ＣＤＳ回路２では、水平ライン選択パルスφｓ１の直後に与えられるサンプリングパルスＤＳ１によってトランジスタＱ１がオンとなり、読み出された信号電圧はキャパシタＣ１に保持される。サンプリングパルスＤＳ１は、図示しないタイミングジェネレータから与えられる。
【００３３】
その後、読み出しが終了した水平ラインごとに、セレクタ２からの第２のリセットパルスφｒ２をリセットトランジスタＱｒに与えて、ＦＤを再リセットする。そして、これに続いて、垂直走査回路１０から出力される第２の水平ライン選択パルスφｓ２を選択トランジスタＱｓに与えてトランジスタＱｓをオンにし、再リセットされたＦＤの電圧をノイズ電圧として増幅トランジスタＱｆを通して順次読み出し、ＣＤＳ回路２へ送る。ＣＤＳ回路２では、水平ライン選択パルスφｓ２の直後に与えられるサンプリングパルスＤＳ２によってトランジスタＱ２がオンとなり、読み出されたノイズ電圧はキャパシタＣ２に保持される。サンプリングパルスＤＳ２は、図示しないタイミングジェネレータから与えられる。
【００３４】
上記のようにしてサンプリングパルスＤＳ１，ＤＳ２のタイミングでそれぞれサンプルホールドされた信号電圧およびノイズ電圧は、差動アンプ６へ入力され、この差動アンプ６において、信号電圧とノイズ電圧との差が演算される。信号電圧には、信号成分のほかにＦＤのノイズ成分も含まれているので、上記のように差を演算することで、信号成分からノイズ成分が除去された画像信号が差動アンプ６より出力される。
【００３５】
以上述べたような、全画素のＦＤ同時リセット→全画素の電荷同時転送→水平ラインごとの信号電圧・ノイズ電圧の読み出し→差演算という一連の動作が順次繰り返されることにより、ノイズを含まない所定の画像信号が取り出される。ここで、全てのフォトダイオードＰＤから全てのＦＤへ電荷を同時に転送させているので、転送後のＦＤの電荷は、同一期間に光電変換され蓄積された電荷である。このため、動いている被写体を撮像した場合でも、水平ラインごとに信号電荷を順次読み出す際に画像に歪みが発生することはない。すなわち、グローバル・シャッターの機能を備えたＣＭＯＳ撮像装置が実現される。
【００３６】
また、図１および図２に示したＣＭＯＳ撮像装置の回路構成自体は、従来のものとなんら変わりがなく、図３で説明したような特殊な駆動方法を採用することにより、上述したグローバル・シャッターの機能を簡単に実現することができる。特に、本発明では、ＦＤを本来の役割である水平ラインごとの電荷転送用と、全画素の電荷同時転送によるグローバル・シャッター用とに兼用した点に特徴がある。
【００３７】
図４は、電荷の蓄積と信号の読み出しとの関係を示したタイムチャートである。図からわかるように、全ＦＤのリセットは、第１のリセットパルスφｒ１で垂直ドライブ信号ＶＤごとに行われる。また、全ＦＤへの電荷転送も、転送パルスφｔにより垂直ドライブ信号ＶＤごとに行われる。一方、電荷転送後の読み出しは、第１の水平ライン選択パルスφｓ１で選択された水平ラインごとに行われ、読み出しが終了したラインでは第２のリセットパルスφｒ２による再リセットが行われ、その直後に第２の水平ライン選択パルスφｓ２によりノイズ電圧の読み出しが行われる。このような動作が、垂直ドライブ信号ＶＤごとに繰り返される。このため、セレクタ７は、垂直ドライブ信号ＶＤの期間においては、第１のリセットパルスφｒ１を全画素に与えて全ＦＤをリセットし、それ以外の期間においては、第２のリセットパルスφｒ２を選択された水平ラインの画素に与えてＦＤを再リセットするように動作する。
【００３８】
ところで、前記のようにして得られた画像信号に対し、蛍光灯照明下での照明エネルギーの変化による影響について考えると、フォトダイオードＰＤからＦＤへ転送された電荷は、すべて同一期間の入射光を光電変換して蓄積したものであるため、同一のフィールドまたはフレーム内では信号レベルに差は生じず、フリッカーは発生しない。また、異なるフィールドまたはフレーム間では、図１０の場合と同様に、信号レベルに差が生じてフリッカーが発生するが、これに対しては、フィールドまたはフレームごとにゲインを調整することで、簡単にフリッカーを抑制することができる。
【００３９】
図５は、信号レベル差によるフリッカーを抑制するための回路の一例を示している。１１は入力画像信号に対して平均化処理を行う平均化回路、１２は平均化回路１１で平均化された信号を垂直ドライブ信号ＶＤごとにホールドするホールド回路、１３は前回のホールド値と今回ホールド値との差分を検出する差分検出回路、１４は検出された差分に応じて入力画像信号に対するゲインを自動調整するゲインコントロールアンプ（以下、「ＧＣＡ」と表記する。）である。これらの平均化回路１１、ホールド回路１２、差分検出回路１３およびＧＣＡ１４は、本発明における補正手段を構成している。
【００４０】
図６は、図５の回路の動作を説明するためのタイムチャートである。入力画像信号は、図１の共通出力ライン４に取り出された出力信号（ＣＤＳ回路２の出力信号）と基本的に同じであり、垂直ドライブ信号ＶＤごとにレベルの異なる信号となっている。この入力画像信号は、ＧＣＡ１４に与えられる一方、平均化回路１１にも与えられる。そして、平均化回路１１において平均化の処理が行われ、平均化された信号は、垂直ドライブ信号ＶＤのタイミングでホールド回路１２でホールドされる。なお、実際には、ある区間の入力画像信号に対する平均化・ホールドの処理は、時間的に次の区間にずれ込むことになるが、図６では便宜上、入力画像信号と平均化・ホールドとを同じ区間内に示してある。差分検出回路１３は、ホールド回路１２にホールドされた前回のホールド値と今回のホールド値との差分（図６のＡ−Ｂ）を演算して、その差分値をＧＣＡ１４に与える。ＧＣＡ１４は、この差分値に基づいてゲインを自動的に調整し、調整されたゲインに従って入力画像信号を増幅する。この結果、ＧＣＡ１４からの出力画像信号は、垂直ドライブ信号ＶＤごとにレベルの揃った信号となる。このようにして、フィールドまたはフレームごとにＧＣＡ１４のゲインを調整することで、信号のレベル差を容易に補正することができ、これによって、フリッカーのない画像信号を取り出すことができる。
【００４１】
以上のようにして、上記実施形態によれば、既存の構成を用いて駆動方式を変えるのみで簡単にグローバル・シャッターの機能を実現することができ、動いている被写体であっても歪みのない画像を得ることができるとともに、画像信号のレベル差を簡単に補正して、照明エネルギーの変動によるフリッカーのない画像を得ることができる。このため、本発明のＣＭＯＳ撮像装置は、動画を撮影するビデオカメラや、動画モード（モニタモードを含む）を備えたデジタルカメラなどに広く適用することができる。
【００４２】
また、高照度の下で電子シャッターの露光時間が短い場合であっても、図１２の場合のように個々の走査ごとに出力信号のレベル差が生じることがないので、上述した補正だけでフリッカーを抑制することができ、近年のＣＭＯＳ撮像装置の感度向上にも対応が可能である。
【図面の簡単な説明】
【００４３】
【図１】本発明に係るＣＭＯＳ撮像装置の概略構成を示す回路図である。
【図２】画素とＣＤＳ回路の具体的な構成を示した回路図である。
【図３】ＣＭＯＳ撮像装置の動作を説明するタイムチャートである。
【図４】電荷の蓄積と信号の読み出しとの関係を示したタイムチャートである。
【図５】フリッカーを抑制するための回路の一例である。
【図６】図５の回路の動作を説明するためのタイムチャートである。
【図７】被写体の画像の歪みを説明するための図である。
【図８】照明エネルギーと信号レベルとの関係を説明する図である。
【図９】照明エネルギーと信号レベルとの関係を説明する図である。
【図１０】照明エネルギーと信号レベルとの関係を説明する図である。
【図１１】照明エネルギーと信号レベルとの関係を説明する図である。
【図１２】照明エネルギーと信号レベルとの関係を説明する図である。
【符号の説明】
【００４４】
１ 画素
２ ＣＤＳ（相関二重サンプリング）回路
６ 差動アンプ
７ セレクタ
１０ 垂直走査回路
１１ 平均化回路
１２ ホールド回路
１３ 差分検出回路
１４ ゲインコントロールアンプ
２０ 水平走査回路
ＰＤ フォトダイオード
ＦＤ 浮遊拡散領域
Ｑｔ 転送トランジスタ
Ｑｆ 増幅トランジスタ
Ｑｓ 選択トランジスタ
Ｑｒ リセットトランジスタ
φｔ 転送パルス
φｓ 水平ライン選択パルス
φｒ リセットパルス
【技術分野】
【０００１】
本発明は、ＣＭＯＳ型の固体撮像装置とその駆動方法に関するものである。
【背景技術】
【０００２】
固体撮像装置としては、従来からＣＣＤ（Charge Coupled Device；電荷結合素子）を用いたものがよく知られているが、最近では、このほかにＣＭＯＳ（Complementary Metal Oxide Semiconductor；相補型金属酸化物半導体）型の固体撮像装置が登場し注目されている。ＣＣＤを用いた固体撮像装置（以下、「ＣＣＤ撮像装置」という。）は、受光した光をフォトダイオードで電荷に変換して蓄積し、蓄積した電荷を電極に与えるパルスに応じて転送させ、電気信号として取り出すものであって、電荷の蓄積および転送はフレームあるいはフィールド単位で行われる。一方、ＣＭＯＳ型の固体撮像装置（以下、「ＣＭＯＳ撮像装置」という。）は、光を電荷に変換して蓄積・転送する点ではＣＣＤ撮像装置と同じであるが、ＣＣＤ撮像装置のように蓄積電荷をフレームまたはフィールド単位で同時に転送して読み出すのではなく、水平走査によって順次読み出すようになっている点でＣＣＤ撮像装置と異なっている。また、ＣＣＤ撮像装置の場合は、電荷を出力段まで転送した後に増幅して信号を取り出すのに対し、ＣＭＯＳ撮像装置の場合は、個々の画素に備わっているアンプで電荷を増幅した後、走査により選択的に信号を取り出すようにしている。
【０００３】
このようなＣＭＯＳ撮像装置は、ＣＭＯＳ型ＬＳＩを製造するプロセスと同様のプロセスに従って製造することができるとともに、消費電力も小さく、また各種の回路を１つのチップ上に搭載することが可能なことから、最近ではＣＣＤ撮像装置に代わるものとして有望視されている。ＣＭＯＳ撮像装置については、例えば後掲の非特許文献１に紹介されている。
【０００４】
また、後掲の特許文献１には、外光条件下の第１の電子シャッタ値による画像の信号波形と、蛍光灯条件下での第２の電子シャッタ値による画像の信号波形とを比較して、蛍光灯フリッカーの影響を受けた信号波形を求め、これを打ち消すような補正信号値を演算してフリッカーを補正することで、蛍光灯照明下において撮影を行なった際に生じる横縞状蛍光灯フリッカーを抑圧して画質劣化を防止したＣＭＯＳ撮像装置が記載されている。
【０００５】
また、後掲の特許文献２には、複数の画素領域から出力される画像データを平均化処理する画像平均化回路を備えたＣＭＯＳ撮像装置が記載されている。本文献においては、相関二重サンプリング回路に平均化処理用スイッチを設け、平均化処理をする場合にはこのスイッチをオン状態にすることで、複数の画素のそれぞれに対応する容量に蓄積された電荷を平均化し、画像データの正確な平均値を得るようにしている。
【０００６】
【特許文献１】特開２００１−１６５０８号公報
【特許文献２】特開２００２−３３０３４９号公報
【非特許文献１】「ＣＣＤ／ＣＭＯＳイメージ・センサの基礎と応用」第３版（米本和也著、ＣＱ出版株式会社）第１７３頁〜第２０４頁
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ＣＭＯＳ撮像装置は、近年その性能が大幅に改善され、感度やＳ／Ｎ比等の性能は、ＣＣＤ撮像装置と同等になりつつある。しかしながら、その一方で、ＣＭＯＳ撮像装置には、ＣＣＤ撮像装置と比較して２つの技術的課題が存在する。
【０００８】
１つ目の課題は、ＣＭＯＳ撮像装置における信号の読み出しがローリング・シャッター（Rolling Shutter）方式によることに基因する被写体の歪みの問題である。これを図７を参照しつつ説明する。図７において、Ｋは被写体の画像、白矢印は被写体Ｋの移動方向、破線矢印は走査線をそれぞれ表している。ＣＣＤ撮像装置の場合は、撮像面全体またはフレームごとに光電変換されたフォトダイオードの電荷を同時に転送段に転送した後、順次読み出しているので、図７（ａ）に示すように、動いている被写体Ｋの画像を走査して読み出す場合でも、被写体Ｋが歪んだ画像となることはない。すなわち、どの走査線に属する画像データも同一期間に取得されたものであるため、被写体Ｋに歪みが発生しない。このような方式は、グローバル・シャッター（Global Shutter）と呼ばれている。これに対して、ＣＭＯＳ撮像装置の場合は、光電変換されたフォトダイオードの電荷を、画面やフィールド単位で同時に転送するのではなく、水平走査によって順番に読み出すローリング・シャッター方式を採用しているため、走査線ごとに光電変換の期間が異なっており、図７（ｂ）に示すように、動いている被写体Ｋの画像を走査すると、被写体Ｋが歪んだ画像となってしまう。
【０００９】
そこで、ＣＭＯＳ撮像装置においても、ＣＣＤ撮像装置と同じようなグローバル・シャッター方式を採用すれば、上述した移動体の画像歪みをなくすことができる。しかるに、ＣＭＯＳ撮像装置でグローバル・シャッターを実現しようとすれば、現状の構成に加えて、電荷保存用の容量と、そこに電荷を転送するための転送ゲートとが別途必要となり、これらは１画素ごとに必要となることから、全体の構成が非常に複雑となって、小型のセルでは実用化ができない。また、１チップ上に形成される素子数が増大することから、光電変換を行うフォトダイオード部分の面積が制約されて開口率が減少し、感度が低下するという問題もある。
【００１０】
２つ目の課題は、蛍光灯や水銀灯などの照明エネルギーの変化に基因するフリッカー（Flicker）の問題である。例えば、蛍光灯の照明の下で撮影を行なう場合、ＣＭＯＳ撮像装置では、１画面または１フィールド内での水平走査の開始時点が順次ずれるため、各画素の露光期間における光量に変動が生じ、これが原因で画像中にフリッカーが現われる。これを図８で説明すると、蛍光灯の照明エネルギーのレベルが図のように変化する場合、走査（１）により、区間Ｘ１の照明エネルギーの積分値に相当する出力信号Ｖ１が取り出され、走査（２）により、区間Ｘ２の照明エネルギーの積分値に相当する出力信号Ｖ２が取り出されるが、区間Ｘ２は区間Ｘ１より走査開始時点がτだけずれているので、各区間での照明エネルギーの積分値は同じとはならず、出力信号Ｖ１，Ｖ２のレベルも異なったものとなる。走査（３）〜（５）による出力信号についても同様である。このように、１画面または１フィールド内での各走査ごとに出力信号にレベル変動が生じる結果、出力信号の強弱に応じて撮影画像中に横縞が入ることになる。これが蛍光灯フリッカーである。
【００１１】
ＣＣＤ撮像装置の場合は、フレームまたはフィールド単位で電荷蓄積を行なうため、１画面や１フィールド内では、走査ごとの露光期間のずれに基づくフリッカーは発生しない。もっとも、１画面や１フィールドにまたがってフリッカーは発生するが、図９に示したように、ＣＣＤ撮像装置の電子シャッターの露光時間を、照明エネルギーの周期Ｘと一致させることによって、各走査ごとの照明エネルギーの積分値、換言すれば出力信号のレベルＶは一定となるので、１画面または１フィールドにまたがるフリッカーの発生を回避することができる。また、図１０に示したように、露光時間を照明エネルギーの周期Ｘに一致させることができない場合や、高照度のために電子シャッターの露光時間が短い場合には、図のような信号レベル差δ（Ｖａ−Ｖｂ）が生じて、フリッカーの原因となるが、この場合でも、信号レベル差δはフレーム周期またはフィールド周期でアンプのゲインを調整することで、容易に是正することができる。
【００１２】
一方、ＣＭＯＳ撮像装置の場合、図１１に示したように、同じ照明エネルギーであっても周期Ｙが長い場合は、電子シャッターの露光時間をフレーム周期またはフィールド周期に合わせることで、出力信号Ｖにレベル差がほとんど生じないようにして、フリッカーの発生を抑制することができる。しかしながら、昨今のＣＭＯＳ撮像装置は、感度が向上して電子シャッターの露光時間が短くなる傾向にあり、露光時間をフレーム周期やフィールド周期と一致させるのが困難な状況にある。このため、図１２に示したように、照明エネルギーの周期Ｗが短いほど出力信号のレベル変動が大きくなり、画像中にフリッカーが目立ちやすくなる。しかるに、この出力信号のレベル差は、ＣＣＤ撮像装置の場合（図１０参照）のようにフレームやフィールド単位で生じるものではなく、個々の走査ごとに生じるものであるため、補正は実質的に不可能である。
【００１３】
以上のように、従来のＣＭＯＳ撮像装置においては、ローリング・シャッター方式に基因する被写体画像の歪みの問題と、照明エネルギーの変化に基因するフリッカーの問題という２つの技術的課題があったが、前掲の各文献には、これらの課題を解決するための有効な手段について開示されていない。特許文献１には、フリッカーを防止するための技術が記載されているが、被写体画像の歪みの問題については記載がない。また、特許文献２は、画素混合に関する技術を提供するものであって、上述した２つの課題を解決するための技術を提供するものではない。さらに、非特許文献１にも、上記２つの技術的課題に対する具体的な解決手段は記載されていない。
【００１４】
そこで、本発明の第１の目的は、簡単な構成によりグローバル・シャッターの機能を実現でき、動いている被写体を撮像した場合でも歪みのない画像が得られるＣＭＯＳ撮像装置を提供することにある。また、本発明の第２の目的は、照明エネルギーの変動に基因するフリッカーが発生しないＣＭＯＳ撮像装置を提供することにある。
【課題を解決するための手段】
【００１５】
本発明に係る固体撮像装置は、基板上に２次元配列された複数の画素を有し、各画素が、入射光を光電変換する光電変換部と、この光電変換部で光電変換された電荷が転送されるＦＤ（Floating Diffusion）と、電荷の転送および読み出しを行なうＭＯＳ型トランジスタとを備えている固体撮像装置において、全画素についてそれぞれのＦＤを同時にリセットするリセット手段と、リセットが行なわれた後、全画素について同一期間に光電変換された電荷をＦＤへ同時に転送する転送手段と、ＦＤへ転送された電荷による信号電圧を順次選択して読み出す信号電圧読出手段と、信号電圧の読み出しが終了したラインごとにＦＤを再リセットする再リセット手段と、再リセットが行われた後のＦＤの電圧をノイズ電圧として読み出すノイズ電圧読出手段と、前記信号電圧とノイズ電圧との差を演算してノイズが除去された画像信号を取り出す演算手段とを設けたものである。
【００１６】
また、本発明に係る駆動方法は、上記の固体撮像装置において、全画素についてそれぞれのＦＤを同時にリセットする処理と、リセットが行なわれた後、全画素について同一期間に光電変換された電荷をＦＤへ同時に転送する処理と、ＦＤへ転送された電荷による信号電圧を順次選択して読み出す処理と、信号電圧の読み出しが終了したラインごとにＦＤを再リセットする処理と、再リセットが行われた後のＦＤの電圧をノイズ電圧として読み出す処理と、信号電圧とノイズ電圧との差を演算してノイズが除去された画像信号を取り出す処理とを備えたものである。
【００１７】
本発明においては、最初に全画素のＦＤを同時にリセットするとともに、リセット後に、全画素の同一期間に光電変換された電荷を同時にＦＤへ転送するようにしているので、どの走査線に属する画像データも同一期間に取得されたものとなって、グローバル・シャッターの機能が実現できる。このため、動いている被写体を撮像した場合でも、被写体の画像にローリング・シャッター方式のような歪みは生じない。
【００１８】
また、本発明では、上記固体撮像装置において、画像信号に対して所定区間ごとの平均値の差分を検出し、この差分に基づいて画像信号の所定区間ごとのレベル差を補正する補正手段を設けている。
【００１９】
このような補正手段を設けることによって、照明エネルギーの変動に基因して画像信号のレベルにばらつきが生じた場合でも、これを補正してレベル差をなくすことができるので、画像にフリッカーが現われるのを回避することができる。
【００２０】
本発明の典型的な実施形態においては、光電変換部はフォトダイオードで構成され、ＭＯＳ型トランジスタは、電荷をＦＤへ転送するための転送トランジスタと、ＦＤへ転送された電荷による信号電圧を増幅する増幅トランジスタと、水平ライン選択パルスに基づいて信号電圧を取り出す選択トランジスタと、ＦＤをリセットするためのリセットトランジスタとから構成される。また、演算手段は、ＣＤＳ（Correlated Double Sampling）回路から構成される。そして、リセット手段は、全画素についてそれぞれのリセットトランジスタに第１のリセットパルスを与えることにより、それぞれのＦＤを同時にリセットする。転送手段は、上記リセットが行なわれた後、全画素についてそれぞれの転送トランジスタに転送パルスを与えることにより、同一期間に光電変換された電荷をＦＤへ同時に転送する。信号電圧読出手段は、選択トランジスタへ第１の水平ライン選択パルスを与えることにより、ＦＤへ転送された電荷による信号電圧を順次選択して読み出す。再リセット手段は、信号電圧の読み出しが終了した水平ラインごとに、リセットトランジスタへ第２のリセットパルスを与えることにより、ＦＤを再リセットする。ノイズ電圧読出手段は、再リセットが行われた後に、選択トランジスタへ第２の水平ライン選択パルスを与えることにより、再リセット後のＦＤの電圧をノイズ電圧として読み出す。ＣＤＳ回路は、信号電圧とノイズ電圧のそれぞれをサンプルホールドし、両電圧の差を演算してノイズが除去された画像信号を取り出す。補正手段は、画像信号に対して垂直ドライブ信号ごとの平均値の差分を検出し、この差分に基づいて画像信号の垂直ドライブ信号ごとのレベル差を補正する。
【００２１】
これによると、既存のＣＭＯＳ型固体撮像装置をそのまま用いて、トランジスタの駆動方式を工夫するだけで、簡単にグローバル・シャッターの機能を実現することができる。また、フィールドまたはフレームごとに画像信号のレベル差を補正することが可能となるため、補正のための回路構成も簡単となり、フリッカーの発生を効果的に抑制することができる。
【発明の効果】
【００２２】
本発明によれば、簡単な構成によりグローバル・シャッターの機能を実現でき、動いている被写体を撮像した場合でも歪みのない画像が得られるＣＭＯＳ撮像装置を提供することができる。
【００２３】
また、本発明によれば、画像信号のレベル差を補正する補正手段を設けることで、照明エネルギーの変動に基因するフリッカーが発生しないＣＭＯＳ撮像装置を提供することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施形態につき、図面を参照しながら説明する。
【００２５】
図１は、本発明に係るＣＭＯＳ撮像装置の概略構成を示す回路図である。１は図示しない基板上にマトリクス状に２次元配列された複数の画素、２は各画素１の列ごとに設けられたノイズ除去用のＣＤＳ（Correlated Double Sampling；相関二重サンプリング）回路、３は列選択用のスイッチング・トランジスタ、４は共通出力ライン、１０は各画素１に対して垂直方向の走査を行う垂直走査回路、２０は各画素１に対して水平方向の走査を行う水平走査回路である。なお、垂直走査回路１０からは、各画素１に対して後述する水平ライン選択パルス、リセットパルス、転送パルスなどの各種信号が出力されるが、図１では便宜上、これらの信号線を１本の水平ラインとして示してある。
【００２６】
図２は、画素１とＣＤＳ回路２の具体的な構成を示した回路図である。ここでは１つの画素１と、１つのＣＤＳ回路２のみを図示しているが、他の画素１およびＣＤＳ回路２についても構成は同じである。
【００２７】
画素１において、ＰＤは入射光を光電変換するフォトダイオード、ＦＤはフォトダイオードＰＤで光電変換された電荷が転送される浮遊拡散領域（Floating Diffusion）である。浮遊拡散領域ＦＤ（以下、単に「ＦＤ」と表記する。）は、信号電荷を電圧に変えるキャパシタ（容量）の役割を有している。ＱｔはＭＯＳ型トランジスタからなる転送トランジスタであって、転送パルスφｔによりオン状態となり、フォトダイオードＰＤからＦＤへ電荷を転送する。ＱｆはＭＯＳ型トランジスタからなる増幅トランジスタであって、ＦＤへ転送された電荷による信号電圧を増幅するソースフォロワ・アンプから構成される。ＱｓはＭＯＳ型トランジスタからなる選択トランジスタであって、水平ライン選択パルスφｓによりオン状態となり、増幅された信号電圧を取り出す。ＱｒはＭＯＳ型トランジスタからなるリセットトランジスタであって、リセットパルスφｒによりオン状態となり、ＦＤをリセットする。
【００２８】
また、ＣＤＳ回路２において、Ｑ１はサンプリングパルスＤＳ１によりオンするＭＯＳ型トランジスタ、Ｃ１はトランジスタＱ１のオンによって充電されるキャパシタであって、これらは、画素１から取り出される信号電圧を所定のタイミングでサンプルホールドするためのサンプルホールド回路を構成する。また、Ｑ２はサンプリングパルスＤＳ２によりオンするＭＯＳ型トランジスタ、Ｃ２はトランジスタＱ２のオンによって充電されるキャパシタであって、これらは、画素１から取り出されるノイズ電圧を所定のタイミングでサンプルホールドするためのサンプルホールド回路を構成する。６は、サンプルホールドした信号電圧とノイズ電圧の差を演算する差動アンプである。
【００２９】
７は図１の垂直走査回路１０に備わるセレクタ、φｒ１およびφｒ２は垂直走査回路１０に備わる図示しないシフトレジスタから出力されるリセットパルス、ＶＤは垂直ドライブ信号（垂直同期信号）である。シフトレジスタからのリセットパルスφｒ１、φｒ２は、セレクタ７を介してリセットパルスφｒとしてリセットトランジスタＱｒへ与えられる。
【００３０】
以上において、フォトダイオードＰＤは本発明における光電変換部を構成し、垂直走査回路１０とリセットトランジスタＱｒは本発明におけるリセット手段および再リセット手段を構成し、垂直走査回路１０と転送トランジスタＱｔは本発明における転送手段を構成し、垂直走査回路１０と選択トランジスタＱｓと増幅トランジスタＱｆとは本発明における信号電圧読出手段およびノイズ電圧読出手段を構成し、ＣＤＳ回路２は本発明における演算手段を構成している。なお、ここでは光電変換部にフォトダイオードＰＤを用いているが、これに代えてフォトゲートを用いてもよい。
【００３１】
次に、以上の構成からなるＣＭＯＳ撮像装置の動作について説明する。図３は、動作を説明するタイムチャートである。まず最初に、第１のリセットパルスφｒ１により、全ての画素１のＦＤを同時にリセットする。第１のリセットパルスφｒ１は、垂直走査回路１０のシフトレジスタから出力され、垂直ドライブ信号ＶＤごとに、セレクタ２を介して各画素１のリセットトランジスタＱｒへ同時に与えられる。これにより、全てのリセットトランジスタＱｒがオンとなり、全てのＦＤが一斉にリセットされる。続いて、転送パルスφｔにより、全ての画素１について、フォトダイオードＰＤの電荷をＦＤへ同時に転送する。転送パルスφｔは、垂直走査回路１０から垂直ドライブ信号ＶＤごとに各画素１の転送トランジスタＱｔへ同時に与えられる。これにより、全ての転送トランジスタＱｔがオンとなり、全てのフォトダイオードＰＤの電荷が一斉にＦＤへ転送される。この電荷は、フォトダイオードＰＤにおいて同一期間に光電変換され蓄積された電荷である。
【００３２】
上記のようにして、全画素につきＦＤの同時リセットと電荷の同時転送とを行った後、水平ラインごとに信号電圧を順次読み出す。すなわち、垂直走査回路１０から出力される第１の水平ライン選択パルスφｓ１を選択トランジスタＱｓに与えてトランジスタＱｓをオンにし、ＦＤへ転送された電荷による信号電圧を増幅トランジスタＱｆを通して順次読み出し、ＣＤＳ回路２へ送る。ＣＤＳ回路２では、水平ライン選択パルスφｓ１の直後に与えられるサンプリングパルスＤＳ１によってトランジスタＱ１がオンとなり、読み出された信号電圧はキャパシタＣ１に保持される。サンプリングパルスＤＳ１は、図示しないタイミングジェネレータから与えられる。
【００３３】
その後、読み出しが終了した水平ラインごとに、セレクタ２からの第２のリセットパルスφｒ２をリセットトランジスタＱｒに与えて、ＦＤを再リセットする。そして、これに続いて、垂直走査回路１０から出力される第２の水平ライン選択パルスφｓ２を選択トランジスタＱｓに与えてトランジスタＱｓをオンにし、再リセットされたＦＤの電圧をノイズ電圧として増幅トランジスタＱｆを通して順次読み出し、ＣＤＳ回路２へ送る。ＣＤＳ回路２では、水平ライン選択パルスφｓ２の直後に与えられるサンプリングパルスＤＳ２によってトランジスタＱ２がオンとなり、読み出されたノイズ電圧はキャパシタＣ２に保持される。サンプリングパルスＤＳ２は、図示しないタイミングジェネレータから与えられる。
【００３４】
上記のようにしてサンプリングパルスＤＳ１，ＤＳ２のタイミングでそれぞれサンプルホールドされた信号電圧およびノイズ電圧は、差動アンプ６へ入力され、この差動アンプ６において、信号電圧とノイズ電圧との差が演算される。信号電圧には、信号成分のほかにＦＤのノイズ成分も含まれているので、上記のように差を演算することで、信号成分からノイズ成分が除去された画像信号が差動アンプ６より出力される。
【００３５】
以上述べたような、全画素のＦＤ同時リセット→全画素の電荷同時転送→水平ラインごとの信号電圧・ノイズ電圧の読み出し→差演算という一連の動作が順次繰り返されることにより、ノイズを含まない所定の画像信号が取り出される。ここで、全てのフォトダイオードＰＤから全てのＦＤへ電荷を同時に転送させているので、転送後のＦＤの電荷は、同一期間に光電変換され蓄積された電荷である。このため、動いている被写体を撮像した場合でも、水平ラインごとに信号電荷を順次読み出す際に画像に歪みが発生することはない。すなわち、グローバル・シャッターの機能を備えたＣＭＯＳ撮像装置が実現される。
【００３６】
また、図１および図２に示したＣＭＯＳ撮像装置の回路構成自体は、従来のものとなんら変わりがなく、図３で説明したような特殊な駆動方法を採用することにより、上述したグローバル・シャッターの機能を簡単に実現することができる。特に、本発明では、ＦＤを本来の役割である水平ラインごとの電荷転送用と、全画素の電荷同時転送によるグローバル・シャッター用とに兼用した点に特徴がある。
【００３７】
図４は、電荷の蓄積と信号の読み出しとの関係を示したタイムチャートである。図からわかるように、全ＦＤのリセットは、第１のリセットパルスφｒ１で垂直ドライブ信号ＶＤごとに行われる。また、全ＦＤへの電荷転送も、転送パルスφｔにより垂直ドライブ信号ＶＤごとに行われる。一方、電荷転送後の読み出しは、第１の水平ライン選択パルスφｓ１で選択された水平ラインごとに行われ、読み出しが終了したラインでは第２のリセットパルスφｒ２による再リセットが行われ、その直後に第２の水平ライン選択パルスφｓ２によりノイズ電圧の読み出しが行われる。このような動作が、垂直ドライブ信号ＶＤごとに繰り返される。このため、セレクタ７は、垂直ドライブ信号ＶＤの期間においては、第１のリセットパルスφｒ１を全画素に与えて全ＦＤをリセットし、それ以外の期間においては、第２のリセットパルスφｒ２を選択された水平ラインの画素に与えてＦＤを再リセットするように動作する。
【００３８】
ところで、前記のようにして得られた画像信号に対し、蛍光灯照明下での照明エネルギーの変化による影響について考えると、フォトダイオードＰＤからＦＤへ転送された電荷は、すべて同一期間の入射光を光電変換して蓄積したものであるため、同一のフィールドまたはフレーム内では信号レベルに差は生じず、フリッカーは発生しない。また、異なるフィールドまたはフレーム間では、図１０の場合と同様に、信号レベルに差が生じてフリッカーが発生するが、これに対しては、フィールドまたはフレームごとにゲインを調整することで、簡単にフリッカーを抑制することができる。
【００３９】
図５は、信号レベル差によるフリッカーを抑制するための回路の一例を示している。１１は入力画像信号に対して平均化処理を行う平均化回路、１２は平均化回路１１で平均化された信号を垂直ドライブ信号ＶＤごとにホールドするホールド回路、１３は前回のホールド値と今回ホールド値との差分を検出する差分検出回路、１４は検出された差分に応じて入力画像信号に対するゲインを自動調整するゲインコントロールアンプ（以下、「ＧＣＡ」と表記する。）である。これらの平均化回路１１、ホールド回路１２、差分検出回路１３およびＧＣＡ１４は、本発明における補正手段を構成している。
【００４０】
図６は、図５の回路の動作を説明するためのタイムチャートである。入力画像信号は、図１の共通出力ライン４に取り出された出力信号（ＣＤＳ回路２の出力信号）と基本的に同じであり、垂直ドライブ信号ＶＤごとにレベルの異なる信号となっている。この入力画像信号は、ＧＣＡ１４に与えられる一方、平均化回路１１にも与えられる。そして、平均化回路１１において平均化の処理が行われ、平均化された信号は、垂直ドライブ信号ＶＤのタイミングでホールド回路１２でホールドされる。なお、実際には、ある区間の入力画像信号に対する平均化・ホールドの処理は、時間的に次の区間にずれ込むことになるが、図６では便宜上、入力画像信号と平均化・ホールドとを同じ区間内に示してある。差分検出回路１３は、ホールド回路１２にホールドされた前回のホールド値と今回のホールド値との差分（図６のＡ−Ｂ）を演算して、その差分値をＧＣＡ１４に与える。ＧＣＡ１４は、この差分値に基づいてゲインを自動的に調整し、調整されたゲインに従って入力画像信号を増幅する。この結果、ＧＣＡ１４からの出力画像信号は、垂直ドライブ信号ＶＤごとにレベルの揃った信号となる。このようにして、フィールドまたはフレームごとにＧＣＡ１４のゲインを調整することで、信号のレベル差を容易に補正することができ、これによって、フリッカーのない画像信号を取り出すことができる。
【００４１】
以上のようにして、上記実施形態によれば、既存の構成を用いて駆動方式を変えるのみで簡単にグローバル・シャッターの機能を実現することができ、動いている被写体であっても歪みのない画像を得ることができるとともに、画像信号のレベル差を簡単に補正して、照明エネルギーの変動によるフリッカーのない画像を得ることができる。このため、本発明のＣＭＯＳ撮像装置は、動画を撮影するビデオカメラや、動画モード（モニタモードを含む）を備えたデジタルカメラなどに広く適用することができる。
【００４２】
また、高照度の下で電子シャッターの露光時間が短い場合であっても、図１２の場合のように個々の走査ごとに出力信号のレベル差が生じることがないので、上述した補正だけでフリッカーを抑制することができ、近年のＣＭＯＳ撮像装置の感度向上にも対応が可能である。
【図面の簡単な説明】
【００４３】
【図１】本発明に係るＣＭＯＳ撮像装置の概略構成を示す回路図である。
【図２】画素とＣＤＳ回路の具体的な構成を示した回路図である。
【図３】ＣＭＯＳ撮像装置の動作を説明するタイムチャートである。
【図４】電荷の蓄積と信号の読み出しとの関係を示したタイムチャートである。
【図５】フリッカーを抑制するための回路の一例である。
【図６】図５の回路の動作を説明するためのタイムチャートである。
【図７】被写体の画像の歪みを説明するための図である。
【図８】照明エネルギーと信号レベルとの関係を説明する図である。
【図９】照明エネルギーと信号レベルとの関係を説明する図である。
【図１０】照明エネルギーと信号レベルとの関係を説明する図である。
【図１１】照明エネルギーと信号レベルとの関係を説明する図である。
【図１２】照明エネルギーと信号レベルとの関係を説明する図である。
【符号の説明】
【００４４】
１ 画素
２ ＣＤＳ（相関二重サンプリング）回路
６ 差動アンプ
７ セレクタ
１０ 垂直走査回路
１１ 平均化回路
１２ ホールド回路
１３ 差分検出回路
１４ ゲインコントロールアンプ
２０ 水平走査回路
ＰＤ フォトダイオード
ＦＤ 浮遊拡散領域
Ｑｔ 転送トランジスタ
Ｑｆ 増幅トランジスタ
Ｑｓ 選択トランジスタ
Ｑｒ リセットトランジスタ
φｔ 転送パルス
φｓ 水平ライン選択パルス
φｒ リセットパルス
【特許請求の範囲】
【請求項１】
基板上に２次元配列された複数の画素を有し、各画素が、入射光を光電変換するフォトダイオードと、このフォトダイオードで光電変換された電荷が転送されるＦＤ（Floating Diffusion）と、電荷をＦＤへ転送するための転送トランジスタと、ＦＤへ転送された電荷による信号電圧を増幅する増幅トランジスタと、水平ライン選択パルスに基づいて前記信号電圧を取り出す選択トランジスタと、前記ＦＤをリセットするためのリセットトランジスタとを備えており、前記各トランジスタがＭＯＳ型トランジスタで構成されている固体撮像装置において、
全画素についてそれぞれのリセットトランジスタに第１のリセットパルスを与えることにより、それぞれのＦＤを同時にリセットするリセット手段と、
前記リセットが行なわれた後、全画素についてそれぞれの転送トランジスタに転送パルスを与えることにより、同一期間に光電変換された電荷を前記ＦＤへ同時に転送する転送手段と、
前記選択トランジスタへ第１の水平ライン選択パルスを与えることにより、前記ＦＤへ転送された電荷による信号電圧を順次選択して読み出す信号電圧読出手段と、
前記信号電圧の読み出しが終了した水平ラインごとに、前記リセットトランジスタへ第２のリセットパルスを与えることにより、前記ＦＤを再リセットする再リセット手段と、
前記再リセットが行われた後に、前記選択トランジスタへ第２の水平ライン選択パルスを与えることにより、再リセット後のＦＤの電圧をノイズ電圧として読み出すノイズ電圧読出手段と、
前記信号電圧とノイズ電圧のそれぞれをサンプルホールドし、両電圧の差を演算してノイズが除去された画像信号を取り出すＣＤＳ（Correlated Double Sampling）回路と、
前記画像信号に対して垂直ドライブ信号ごとの平均値の差分を検出し、この差分に基づいて画像信号の垂直ドライブ信号ごとのレベル差を補正する補正手段と、
を設けたことを特徴とする固体撮像装置。
【請求項２】
基板上に２次元配列された複数の画素を有し、各画素が、入射光を光電変換する光電変換部と、この光電変換部で光電変換された電荷が転送されるＦＤ（Floating Diffusion）と、電荷の転送および読み出しを行なうＭＯＳ型トランジスタとを備えている固体撮像装置において、
全画素についてそれぞれのＦＤを同時にリセットするリセット手段と、
前記リセットが行なわれた後、全画素について同一期間に光電変換された電荷を前記ＦＤへ同時に転送する転送手段と、
前記ＦＤへ転送された電荷による信号電圧を順次選択して読み出す信号電圧読出手段と、
前記信号電圧の読み出しが終了したラインごとに前記ＦＤを再リセットする再リセット手段と、
前記再リセットが行われた後のＦＤの電圧をノイズ電圧として読み出すノイズ電圧読出手段と、
前記信号電圧と前記ノイズ電圧との差を演算してノイズが除去された画像信号を取り出す演算手段と、
を設けたことを特徴とする固体撮像装置。
【請求項３】
請求項２に記載の固体撮像装置において、
前記画像信号に対して所定区間ごとの平均値の差分を検出し、この差分に基づいて画像信号の所定区間ごとのレベル差を補正する補正手段を設けたことを特徴とする固体撮像装置。
【請求項４】
基板上に２次元配列された複数の画素を有し、各画素が、入射光を光電変換する光電変換部と、この光電変換部で光電変換された電荷が転送されるＦＤ（Floating Diffusion）と、電荷の転送および読み出しを行なうＭＯＳ型トランジスタとを備えている固体撮像装置を駆動する方法であって、
全画素についてそれぞれのＦＤを同時にリセットする処理と、
前記リセットが行なわれた後、全画素について同一期間に光電変換された電荷を前記ＦＤへ同時に転送する処理と、
前記ＦＤへ転送された電荷による信号電圧を順次選択して読み出す処理と、
前記信号電圧の読み出しが終了したラインごとに前記ＦＤを再リセットする処理と、
前記再リセットが行われた後のＦＤの電圧をノイズ電圧として読み出す処理と、
前記信号電圧と前記ノイズ電圧との差を演算してノイズが除去された画像信号を取り出す処理と、
を備えたことを特徴とする固体撮像装置の駆動方法。
【請求項１】
基板上に２次元配列された複数の画素を有し、各画素が、入射光を光電変換するフォトダイオードと、このフォトダイオードで光電変換された電荷が転送されるＦＤ（Floating Diffusion）と、電荷をＦＤへ転送するための転送トランジスタと、ＦＤへ転送された電荷による信号電圧を増幅する増幅トランジスタと、水平ライン選択パルスに基づいて前記信号電圧を取り出す選択トランジスタと、前記ＦＤをリセットするためのリセットトランジスタとを備えており、前記各トランジスタがＭＯＳ型トランジスタで構成されている固体撮像装置において、
全画素についてそれぞれのリセットトランジスタに第１のリセットパルスを与えることにより、それぞれのＦＤを同時にリセットするリセット手段と、
前記リセットが行なわれた後、全画素についてそれぞれの転送トランジスタに転送パルスを与えることにより、同一期間に光電変換された電荷を前記ＦＤへ同時に転送する転送手段と、
前記選択トランジスタへ第１の水平ライン選択パルスを与えることにより、前記ＦＤへ転送された電荷による信号電圧を順次選択して読み出す信号電圧読出手段と、
前記信号電圧の読み出しが終了した水平ラインごとに、前記リセットトランジスタへ第２のリセットパルスを与えることにより、前記ＦＤを再リセットする再リセット手段と、
前記再リセットが行われた後に、前記選択トランジスタへ第２の水平ライン選択パルスを与えることにより、再リセット後のＦＤの電圧をノイズ電圧として読み出すノイズ電圧読出手段と、
前記信号電圧とノイズ電圧のそれぞれをサンプルホールドし、両電圧の差を演算してノイズが除去された画像信号を取り出すＣＤＳ（Correlated Double Sampling）回路と、
前記画像信号に対して垂直ドライブ信号ごとの平均値の差分を検出し、この差分に基づいて画像信号の垂直ドライブ信号ごとのレベル差を補正する補正手段と、
を設けたことを特徴とする固体撮像装置。
【請求項２】
基板上に２次元配列された複数の画素を有し、各画素が、入射光を光電変換する光電変換部と、この光電変換部で光電変換された電荷が転送されるＦＤ（Floating Diffusion）と、電荷の転送および読み出しを行なうＭＯＳ型トランジスタとを備えている固体撮像装置において、
全画素についてそれぞれのＦＤを同時にリセットするリセット手段と、
前記リセットが行なわれた後、全画素について同一期間に光電変換された電荷を前記ＦＤへ同時に転送する転送手段と、
前記ＦＤへ転送された電荷による信号電圧を順次選択して読み出す信号電圧読出手段と、
前記信号電圧の読み出しが終了したラインごとに前記ＦＤを再リセットする再リセット手段と、
前記再リセットが行われた後のＦＤの電圧をノイズ電圧として読み出すノイズ電圧読出手段と、
前記信号電圧と前記ノイズ電圧との差を演算してノイズが除去された画像信号を取り出す演算手段と、
を設けたことを特徴とする固体撮像装置。
【請求項３】
請求項２に記載の固体撮像装置において、
前記画像信号に対して所定区間ごとの平均値の差分を検出し、この差分に基づいて画像信号の所定区間ごとのレベル差を補正する補正手段を設けたことを特徴とする固体撮像装置。
【請求項４】
基板上に２次元配列された複数の画素を有し、各画素が、入射光を光電変換する光電変換部と、この光電変換部で光電変換された電荷が転送されるＦＤ（Floating Diffusion）と、電荷の転送および読み出しを行なうＭＯＳ型トランジスタとを備えている固体撮像装置を駆動する方法であって、
全画素についてそれぞれのＦＤを同時にリセットする処理と、
前記リセットが行なわれた後、全画素について同一期間に光電変換された電荷を前記ＦＤへ同時に転送する処理と、
前記ＦＤへ転送された電荷による信号電圧を順次選択して読み出す処理と、
前記信号電圧の読み出しが終了したラインごとに前記ＦＤを再リセットする処理と、
前記再リセットが行われた後のＦＤの電圧をノイズ電圧として読み出す処理と、
前記信号電圧と前記ノイズ電圧との差を演算してノイズが除去された画像信号を取り出す処理と、
を備えたことを特徴とする固体撮像装置の駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２００７−７４４３５（Ｐ２００７−７４４３５Ａ）
【公開日】平成１９年３月２２日（２００７．３．２２）
【国際特許分類】
【出願番号】特願２００５−２５９８１８（Ｐ２００５−２５９８１８）
【出願日】平成１７年９月７日（２００５．９．７）
【出願人】（０００２０１１１３）船井電機株式会社 (7,855)
【出願人】（５９３００６６３０）学校法人立命館 (359)
【Ｆターム（参考）】
【公開日】平成１９年３月２２日（２００７．３．２２）
【国際特許分類】
【出願日】平成１７年９月７日（２００５．９．７）
【出願人】（０００２０１１１３）船井電機株式会社 (7,855)
【出願人】（５９３００６６３０）学校法人立命館 (359)
【Ｆターム（参考）】
[ Back to top ]