基準電圧回路
【課題】 ２個ダイオードを用い、チップ面積が小さいＣＭＯＳ基準電圧回路を実現する。
【解決手段】 基準電圧回路は、第１電流−電圧変換回路１３と、第２電流−電圧変換回路１５の電圧が等しくなるように制御する制御部を有し、回路１３または１５に供給される電流値に比例する電流を出力する第１カレントミラー回路を有し、前記第１カレントミラー回路からの出力電流を第３抵抗を介して流すことにより電圧を供給する。回路１３は第１ダイオードで構成され、回路１５は第２ダイオードと第１抵抗が直列接続され、さらに第２抵抗が並列接続されてなる。
【解決手段】 基準電圧回路は、第１電流−電圧変換回路１３と、第２電流−電圧変換回路１５の電圧が等しくなるように制御する制御部を有し、回路１３または１５に供給される電流値に比例する電流を出力する第１カレントミラー回路を有し、前記第１カレントミラー回路からの出力電流を第３抵抗を介して流すことにより電圧を供給する。回路１３は第１ダイオードで構成され、回路１５は第２ダイオードと第１抵抗が直列接続され、さらに第２抵抗が並列接続されてなる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ＣＭＯＳ基準電圧回路に関する。
【背景技術】
【０００２】
従来のＣＭＯＳ基準電圧回路は特開平１１−４５１２５に詳しく記載されている（特許文献１参照）。この従来例の基準電圧回路は、電流−電圧変換により基準電圧を得ている点で、それ以前に考案された、温度特性が相殺されるこの種の更に従来の基準電圧回路と同様である。しかしながら、この従来例の基準電圧回路では、チップ上での面積が小さい基準電圧回路を実現することが難しかった。
【０００３】
この従来例の更に以前の基準電圧回路では、正の温度特性を持つ基準電流が、抵抗とダイオード（あるいはダイオード接続されたトランジスタ）からなる出力回路で電圧に変換される。抵抗での電圧降下分が正の温度特性を持ち、ダイオード（あるいはダイオード接続されたトランジスタ）の順方向電圧が負の温度特性を持つ。こうして、両者を加算して、温度特性が相殺された１．２Ｖ前後の基準電圧が得られていた。
【０００４】
一方、特開平１１−４５１２５に記載された基準電圧回路では、殆ど温度特性を持たない基準電流が得られ、その基準電流が抵抗のみからなる出力回路で任意の電圧値の基準電圧に変換されている。したがって、この従来例の基準電圧回路は、１．２Ｖ以下の電源電圧で動作することができ、温度特性が相殺される優れものである。本発明者は、この従来例の基準電圧回路が出願公開されるとすぐに「携帯無線端末のＣＭＯＳ化のためのアナログ回路設計技術」（トリケップス社、１９９９年）で「電流モード型基準電圧回路」として紹介し、詳しい回路解析を載せている。ここではその記載内容にしたがって、特開平１１−４５１２５に開示された基準電圧回路の動作を説明する。
【０００５】
図１において、オペアンプＤＡ１によりＶＡ＝ＶＢとなるようにトタンジスタＰ１とＰ２の共通ゲート電圧が制御される。したがって、
ＶＡ＝ＶＢ （1）
また、
Ｉ１＝Ｉ２ （2）
である。また、Ｉ１はダイオードＤ１に流れるＩ１Ａと抵抗Ｒ４に流れるＩ１Ｂとに分流される。同様にＩ２は直列接続される抵抗Ｒ１とＮ個並列に接続されたダイオードＤ２に共通に流れるＩ２Aと抵抗Ｒ２に流れるＩ２Bとに分流される。ここで、
Ｒ２＝Ｒ４ （3）
とすると、
Ｉ１Ａ＝Ｉ２Ａ （4）
Ｉ１Ｂ＝Ｉ２Ｂ （5）
となる。また、
ＶＡ＝ＶＦ１ （6）
ＶＢ＝ＶＦ２＋ΔＶＦ （7）
とおけ、
ΔＶＦ＝ＶＦ１−ＶＦ２ （8）
となる。
Ｒ１での電圧降下がΔＶＦであり、
Ｉ２Ａ＝ΔＶＦ／Ｒ１ （9）
Ｉ１Ｂ＝Ｉ２Ｂ＝ＶＦ１／Ｒ２ （10）
となる。
ここで、
ΔＶＦ＝ＶＴｌｎ（Ｎ） （11）
である。ただし、ＶＴは熱電圧であり、
ＶＴ＝ｋＴ／ｑ （12）
と表わされる。ここで、Ｔは絶対温度［Ｋ］、ｋはボルツマン定数、ｑは単位電子電荷である。したがって、Ｉ３（＝Ｉ２）が抵抗Ｒ３で電圧変換され、
ＶＲＥＦ＝Ｒ３＊Ｉ３＝Ｒ３｛ＶＦ１／Ｒ２＋（ＶＴｌｎ（Ｎ））／Ｒ１｝
＝（Ｒ３／Ｒ２）｛ＶＦ１＋（Ｒ２／Ｒ１）（ＶＴｌｎ（Ｎ））｝ （13）
と表わされる。ここで、｛ＶＦ１＋（Ｒ２／Ｒ１）（ＶＴｌｎ（Ｎ））｝は温度特性が相殺された１．２Ｖ前後の電圧値である。具体的にはＶＦ１はおよそ−１．９ｍＶ／℃の負の温度特性を持ち、ＶＴは０．０８５３ｍＶ／℃の正の温度特性を持つ。したがって、温度特性が相殺されるためには（Ｒ２／Ｒ１）ｌｎ（Ｎ）の値は２２．３となる。また、ＶＴは常温では２６ｍＶであるから、（Ｒ２／Ｒ１）（ＶＴｌｎ（Ｎ））は常温ではおよそ５８０ｍＶとなる。したがって、ＶＦ１が常温で６２０ｍＶであるとすると｛ＶＦ１＋（Ｒ２／Ｒ１）（ＶＴｌｎ（Ｎ））｝はほぼ１．２Ｖとなる。
【０００６】
また、抵抗比（Ｒ３／Ｒ２）は温度特性を持たないから、出力される基準電圧ＶＲＥＦも温度特性が相殺された電圧となる。ここで、抵抗比（Ｒ３／Ｒ２）は任意に設定でき、１＜（Ｒ３／Ｒ２）に設定すればＶＲＥＦは１．２Ｖよりも高い電圧となり、１＞（Ｒ３／Ｒ２）に設定すればＶＲＥＦは１．２Ｖよりも低い電圧となる。
【０００７】
基準電圧回路では、ダイオードＤ１を流れる電流の密度とダイオードＤ２を流れる電流の密度の比が大きいこと、即ちダイオードＤ１での電圧降下とダイオードＤ２での電圧降下の差が大きいことが望ましい。このため、特開平１１−４５１２５に開示された基準電圧回路では、ダイオードＤ２を多くの（Ｎ個の）ダイオードで構成し、各ダイオードＤ２の電流密度を下げ、ダイオードＤ２での電圧降下を小さくしている。具体的なＮの値としてＮ＝１０の記載がある。しかし、実際に回路を実現した時（ＩＥＥＥ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ ｃｉｒｃｕｉｔｓ １９９８，Ｍａｙ）にはＮ＝１００としていた。ＣＭＯＳプロセスにおいては微細化が進みＭＯＳトランジスタが微細な大きさになったのに対し、寄生バイポーラ素子を流用するダイオードの大きさはＭＯＳトランジスタに比べると桁違いに大きい。また、ダイオードＤ１とＤ２との比Ｎを１桁から２桁程度と大きくする必要があるので、チップ上での面積は大きなものとなっている。
【０００８】
【特許文献１】特開平１１−４５１２５号
【非特許文献１】ＩＥＥＥ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ ｃｉｒｃｕｉｔｓ １９９８，Ｍａｙ
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、２個のダイオードのみを使用して小さなチップ面積で構成されるＣＭＯＳ基準電圧回路を提供することである。
【課題を解決するための手段】
【００１０】
本発明の基準電圧回路は、第１電流−電圧変換回路と第２電流−電圧変換回路の電圧が等しくなるように制御する制御手段を有し、前記第１電流−電圧変換回路または前記第２電流−電圧変換回路に供給される電流値に比例する電流を出力する第１カレントミラー回路を有し、前記第１カレントミラー回路からの出力電流を第３抵抗を介して電圧を供給する基準電圧回路において、前記第１電流−電圧変換回路は第１ダイオード（またはダイオード接続された第１バイポーラトランジスタ）で構成され、前記第２電流−電圧変換回路は第２ダイオード（またはダイオード接続された第２バイポーラトランジスタ）と第１抵抗が直列接続され、さらに第２抵抗が並列接続されてなる。
あるいは、前記第１電流−電圧変換回路は第１ダイオード（またはダイオード接続された第１バイポーラトランジスタ）で構成され、前記第２電流−電圧変換回路は第２ダイオード（またはダイオード接続された第２バイポーラトランジスタ）と第１抵抗が並列接続され、さらに第２抵抗が直列接続されてなる。あるいは、前記制御手段が、差動増幅器（あるいはオペアンプ）である。あるいは、前記制御手段が、前記第１カレントミラー回路を含むカレントミラー回路により自己バイアスされた第２カレントミラー回路である。
【００１１】
あるいは、前記制御手段が、前記第１電流−電圧変換回路に供給される電流と前記第２電流−電圧変換回路に供給される電流を第２カレントミラー回路により比較し、前記第２カレントミラー回路の出力で第３カレントミラー回路をバイアスすることで前記第１電流−電圧変換回路と前記第２電流−電圧変換回路の電圧が等しくなるように制御する。
あるいは、前記制御手段が、前記第１カレントミラー回路を含む逆ワイドラーカレントミラー回路により自己バイアスされた第２カレントミラー回路である。
【００１２】
あるいは、第１電流−電圧変換回路と第２電流−電圧変換回路の電圧が等しくなるように制御する制御手段を有し、前記第１電流−電圧変換回路または前記第２電流−電圧変換回路に供給される電流値に比例する電流を出力する第１カレントミラー回路を有し、前記第１カレントミラー回路からの出力電流を第３抵抗を介して電圧を供給する基準電圧回路において、前記第１電流−電圧変換回路は第１バイポーラトランジスタのコレクタと第２バイポーラトランジスタのバースが共通接続されて構成され、前記第２電流−電圧変換回路はダイオード接続された第３バイポーラトランジスタと第１抵抗が直列接続され、さらに第２抵抗が並列接続されてなり、前記第１バイポーラトランジスタのベースは前記第２電流−電圧変換回路の出力端子に接続され、前記第２バイポーラトランジスタのコレクタは前記第１カレントミラー回路を駆動する。
【００１３】
あるいは、第１電流−電圧変換回路と第２電流−電圧変換回路の電圧が等しくなるように制御する制御手段を有し、前記第１電流−電圧変換回路または前記第２電流−電圧変換回路に供給される電流値に比例する電流を出力する第１カレントミラー回路を有し、前記第１カレントミラー回路からの出力電流を第３抵抗を介して電圧を供給する基準電圧回路において、前記第１電流−電圧変換回路は第１バイポーラトランジスタのコレクタと第２バイポーラトランジスタのバースが共通接続されて構成され、前記第２電流−電圧変換回路はダイオード接続された第３バイポーラトランジスタと第１抵抗が並列接続され、さらに第２抵抗が直列接続されてなり、前記第１バイポーラトランジスタのベースには前記第２電流−電圧変換回路の出力端子に接続され、前記第２バイポーラトランジスタのコレクタは前記第１カレントミラー回路を駆動する。
【００１４】
あるいは、第１電流−電圧変換回路と第２電流−電圧変換回路の電圧が等しくなるように制御する制御手段を有し、前記第１電流−電圧変換回路または前記第２電流−電圧変換回路に供給される電流値に比例する電流を出力する第１カレントミラー回路を有し、前記第１カレントミラー回路からの出力電流を第３抵抗を介して電圧を供給する基準電圧回路において、前記第１電流−電圧変換回路は第１ダイオード（またはダイオード接続された第１バイポーラトランジスタ）と第１抵抗が並列接続されてなり、前記第２電流−電圧変換回路は第２ダイオード（またはダイオード接続された第２バイポーラトランジスタ）と第２抵抗が直列接続され、さらに第３抵抗が並列接続されてなり、前記第１電流−電圧変換回路に供給される電流と前記第２電流−電圧変換回路に供給される電流を第２カレントミラー回路により比較し、前記第２カレントミラー回路の出力で第３カレントミラー回路をバイアスすることで前記第１電流−電圧変換回路と前記第２電流−電圧変換回路の電圧が等しくなるように制御する制御手段を有する。
【００１５】
あるいは、第１電流−電圧変換回路と第２電流−電圧変換回路の電圧が等しくなるように制御する制御手段を有し、前記第１電流−電圧変換回路または前記第２電流−電圧変換回路に供給される電流値に比例する電流を出力する第１カレントミラー回路を有し、前記第１カレントミラー回路からの出力電流を第３抵抗を介して電圧を供給する基準電圧回路において、前記第１電流−電圧変換回路は第１ダイオード（またはダイオード接続された第１バイポーラトランジスタ）と第１抵抗が並列接続されてなり、前記第２電流−電圧変換回路は第２ダイオード（またはダイオード接続された第２バイポーラトランジスタ）と第２抵抗が直列接続され、さらに第３抵抗が並列接続されてなり、前記制御手段が、前記第１カレントミラー回路を含む逆ワイドラーカレントミラー回路により自己バイアスされた第２カレントミラー回路を有する。
【００１６】
［作用］
ダイオード（またはダイオード接続されたバイポーラトランジスタ）と抵抗を直列接続し、さらに抵抗を並列接続することで0.7V程度の低電圧で温度特性が相殺された基準電流が得られる。さらに、オペアンプの基準となる電圧をダイオード（またはダイオード接続されたバイポーラトランジスタ）１個で構成することで小さなチップ面積で実現できる。
【発明の効果】
【００１７】
第１効果はチップ面積を小さくできることである。その理由は、ダイオードを２個だけしか用いないでも回路を構成できるからである。
第２効果は低電圧で動作させることができるということである。その理由は、出力電圧が１．２Ｖ以下の任意の電圧値に設定できるからである。
【発明を実施するための最良の形態】
【００１８】
以下に添付図面を参照して、本発明の基準電圧回路について詳細に説明する。
【００１９】
図２は、本発明の第１実施形態によるＣＭＯＳ基準電圧回路の構成を示す回路図である。図２を参照して、第１実施形態のＣＭＯＳ基準電圧回路は、オペアンプＡＰ１と、ＰチャンネルＣＭＯＳトランジスタＭＰ１〜ＭＰ３、ダイオードＤ１とＤ２、抵抗Ｒ１〜Ｒ３を有している。ダイオードＤ１，Ｄ２は、単一であり、ダイオード接続されたバイポーラトランジスタであってもよい。以下では、特に参照しない限り、ダイオードは、ダイオード接続されたバイポーラトランジスタを含む。
【００２０】
ソースが電源ＶＤＤに接続されたＰチャンネルＭＯＳトランジスタＭＰ１とＭＰ２とＭＰ３は、カレントミラー回路を構成している。ＣＭＯＳトランジスタＭＰ１のドレインと接地（ＧＮＤ）の間にはダイオードＤ１が設けられている。ダイオードＤ１は、第１電流−電圧変換回路１３を構成している。ＭＯＳトランジスタＭＰ２のドレインと接地の間には、抵抗Ｒ１とダイオードＤ２の直列回路と、それに並列に設けられた抵抗Ｒ２とが接続されている。抵抗Ｒ１、ダイオードＤ２、抵抗Ｒ２より構成される回路は、第２電流−電圧変換回路１５を構成している。ＭＯＳトランジスタＭＰ１と第１電流−電圧変換回路１３の間のノードＮ１はオペアンプＡＰ１の反転入力端子に接続されている。ＭＯＳトランジスタＭＰ２と第２電流−電圧変換回路１５の間のノードＮ２はオペアンプＡＰ１の非反転入力端子に接続されている。オペアンプＡＰ１の出力端子は、ＭＯＳトランジスタＭＰ１、ＭＰ２、ＭＰ３のゲートに接続されている。ＭＯＳトランジスタＭＰ３と接地の間には抵抗Ｒ３が接続され、ＭＯＳトランジスタＭＰ３と抵抗Ｒ３の間のノードＮ３からは基準出力電圧ＶＲＥＦが出力される。
【００２１】
ＭＯＳトランジスタＭＰ１〜ＭＰ３に共通のゲート電圧は、オペアンプＡＰ１の２つの入力端子電圧が等しくなるように、オペアンプＡＰ１により制御され、ＭＯＳトランジスタＭＰ１〜ＭＰ３の各々を流れる電流が制御されている。
【００２２】
ダイオードＤ１，Ｄ２の順方向電圧をＶＦ１，ＶＦ２とし、ＭＯＳトランジスタＭＰ２とＭＰ３の電流が等しいとすると、
Ｉ２＝Ｉ３＝ＶＦ１／Ｒ２＋（ＶＦ１−ＶＦ２）／Ｒ１
＝｛ＶＦ１＋（Ｒ２／Ｒ１）ΔＶＦ｝／Ｒ２ （14）
となる。ここでＶＦ１はおよそ−１．９ｍＶ／℃の温度特性を持つ。また、ＶＦ２もおよそ−１．９ｍＶ／℃の温度特性を持つ。
【００２３】
ここで、ダイオードＤ１，Ｄ２がいずれも単位ダイオードであるとすると、
ΔＶＦ＝ＶＴｌｎ｛Ｉ１／（Ｉ２−ＶＦ１／Ｒ２）｝ （15）
と表わされる。ここで、Ｉ１＝Ｉ２とすると、常にＩ１＞（Ｉ２−ＶＦ１／Ｒ２）であるから、Ｉ１／（Ｉ２−ＶＦ１／Ｒ２）｝＞１が成り立ち、（１５）式のｌｎの項は常に正（＞０）であることが理解される。すなわち、ΔＶＦは良く知られているようにこの回路においても正の温度特性を持つ。したがって、この温度特性は、熱電圧ＶＴ（その温度特性は０．００８５３ｍＶ／℃）にほぼ比例する。すなわち、（１４）式の｛ＶＦ１＋（Ｒ２／Ｒ１）ΔＶＦ｝の項の温度特性は、負の温度特性を持つＶＦ１と正の温度特性を持つΔＶＦを抵抗比（Ｒ２／Ｒ１）を設定して重み付け加算することでほぼ相殺することができる。
【００２４】
ここで、（１４）式の｛ＶＦ１＋（Ｒ２／Ｒ１）ΔＶＦ｝の項の温度特性を相殺できると、電流Ｉ２、Ｉ３は抵抗Ｒ２による温度特性以外にはほぼ温度特性を持たない電流であることになり、電流Ｉ２で駆動される第２電流−電圧変換回路の動作条件は従来技術の動作条件と同一になる。ただし、ダイオードＤ１とＤ２は単位ダイオードであり、両者の電流密度は当然異なるが、ダイオードＤ２の電流密度は抵抗Ｒ２に流れる電流分だけ小さくなる。したがって、上述したようにＩ１＝Ｉ２の場合にもＶＦ１＞ＶＦ２が常に成立している。
【００２５】
この時に、出力される基準電圧ＶＲＥＦは
ＶＲＥＦ＝Ｒ３＊Ｉ３
＝（Ｒ３／Ｒ２）＊｛ＶＦ１＋（Ｒ２／Ｒ１）ΔＶＦ｝ （16）
と表わされる。ここで、ＶＦ２は常温でおよそ５８０ｍＶとなるものとすると、ＶＦ１は常温で６２０ｍＶとなり、｛ＶＦ１＋（Ｒ３／Ｒ１）ΔＶＦ｝は、従来技術の説明と同様に、ほぼ１．２Ｖとなることがわかる。また、抵抗比（Ｒ３／Ｒ２）は温度特性を持たないから、出力される基準電圧ＶＲＥＦも温度特性が相殺された電圧となる。
【００２６】
ここで、抵抗比（Ｒ３／Ｒ２）は任意に設定でき、１＜（Ｒ３／Ｒ２）に設定すればＶＲＥＦは１．２Ｖよりも高い電圧となり、１＞（Ｒ３／Ｒ２）に設定すればＶＲＥＦは１．２Ｖよりも低い電圧となることは従来技術の場合と同様である。特に、ＶＲＥＦが１．２Ｖよりも低い電圧となる１＞（Ｒ３／Ｒ２）に設定する場合には、電源電圧を下げられる。例えば、ＶＲＥＦ＝１．０Ｖに設定すれば電源電圧が１．２Ｖ程度から動作させることができる。
【００２７】
なお、ダイオードの順方向電圧ＶＦの温度特性の非線形性、具体的には良く知られているように温度が低くなると鈍っていく特性を補正して多少お椀を伏せたような特性、具体的には常温でピークとなり、低温側と高温側では多少下がる特性を実現するために、ＭＯＳトランジスタＭＰ１とＭＰ２からなるカレントミラー回路の電流比は、１：１から多少変更する必要が生じることがある。あるいは、ダイオードＤ１とＤ２の電流密度を大きく異ならせるためにＭＯＳトランジスタＭＰ１のトランジスタサイズをＭＯＳトランジスタＭＰ２のトランジスタサイズに比べて大きな値に設定することもなされる。勿論、Ｄ２を単位ダイオードをＮ個並列接続してＤ１とＤ２の電流密度を大きく異ならせる手法も依然として有効である。ただし、この場合においても、もともとダイオードＤ１にはダイオードＤ２よりも大きな電流が流れることより、このＮの値はこれまでの１０〜１００などと大きな値ではなく、小さな自然数で良い。また、ダイオードＤ１に並列に接続される抵抗を省略することができ、チップ面積を小型化できる。
【００２８】
さらに言えば、図２を参照して、動作説明が簡単になるように、カレントミラー回路に単純カレントミラー回路を用いた場合について説明した。しかし、最近ではＣＭＯＳプロセスの微細化が著しく進み、トランジスタのチャネル長変調の影響が出やすくなっている。例えば、図２の回路においては、ＭＯＳトランジスタＭＰ１とＭＰ２とはドレイン−ソース電圧が等しいが、ＭＯＳトランジスタＭＰ３とはドレイン−ソース電圧に多少の違いが生じる。特に、温度変動時にはＭＰ１、ＭＰ２、ＭＰ３のドレイン−ソース電圧はダイオードの順方向電圧の温度特性による変動分だけ変動することになる。したがって、厳密に見れば極多少ではあるがトランジスタのチャネル長変調の影響が見出せる。このために、カレントミラー回路にカスコードカレントミラー回路などを用いてこの影響を低減することが通常行われている。
【００２９】
次に、本発明の第２実施形態による基準電圧回路を説明する。第２実施形態は、第１実施形態と同様であるが、図３に示されるように、第１実施形態の第２電流−電圧変換回路１５に代えて、第２電流−電圧変換回路１５Ａが採用されている。第２電流−電圧変換回路１５Ａでは、抵抗Ｒ２はダイオードＤ２と並列に接続され、さらに、抵抗Ｒ１と直列に接続されている。ここで、ダイオードＤ１、Ｄ２をいずれも単位ダイオードであるとすると、ＭＯＳトランジスタＭＰ１とＭＰ２はオペアンプＡＰ１により２つの入力端子電圧が等しくなるように制御される。ＭＯＳトランジスタＭＰ２とＭＰ３の電流が等しいとすると、
Ｉ２＝Ｉ３＝（ＶＦ１−ＶＦ２）／Ｒ１
＝ΔＶＦ／Ｒ１ （17）
となる。ＶＦ１はおよそ−１．９ｍＶ／℃の温度特性を持ち、また、ＶＦ２もおよそ−１．９ｍＶ／℃の温度特性を持つ。
【００３０】
ここで、ダイオードＤ１、Ｄ２をいずれも単位ダイオードであるとすると、
ΔＶＦ＝ＶＴｌｎ｛Ｉ１／（Ｉ２−ＶＦ２／Ｒ２）｝ （18）
と表わされる。ここで、Ｉ１＝Ｉ２とすると、常にＩ１＞（Ｉ２−ＶＦ２／Ｒ２）であるから、Ｉ１／（Ｉ２−ＶＦ２／Ｒ２）｝＞１が成り立ち、（１８）式のｌｎの項は常に正（＞０）であることが理解される。すなわち、
ΔＶＦ＝ＶＴｌｎ［１／｛１−ＶＦ２／（Ｉ２Ｒ２）｝］ （18）’
となる。（１７）式は（１４）式とは形が異なり、（１８）’式に示されるΔＶＦが正の温度特性を持つ訳ではない。ここでは、ΔＶＦがほとんど温度特性を持たないことを説明する。
【００３１】
（１８）’式において、ＶＴは温度に比例する正の温度特性（＋０．０８５３ｍＶ／℃）を持つ。また、［］内のＶＦ２はおよそ−１．９ｍＶ／℃前後の負の温度特性を持つ。簡単のために、抵抗Ｒ２の温度特性は無視できるほど小さいとすると、Ｒ２＞＞Ｒ１であるから、Ｉ２Ｒ２の積はＶＦ２を越える値となる（即ちＩ２Ｒ２＞ＶＦ２）。したがって、１／｛１−ＶＦ２／（Ｉ２Ｒ２）｝の値が１より大きな値、例えば２（それを与えるのはＩ２Ｒ２＝０．５ＶＦ２）とか３（それを与えるのはＩ２Ｒ２＝０．６６７ＶＦ２）とかの値をとり、このように設定された値を中心にして温度が変化すると、ｌｎ［１／｛１−ＶＦ２／（Ｉ２Ｒ２）｝］は、変動することになる。この変動する領域は、ｌｎ［１／｛１−ＶＦ２／（Ｉ２Ｒ２）｝］の関数においては比較的傾きが大きい領域にある。例えば、所望の電流Ｉ２が温度特性を持たない場合でも、ＶＦ２の持つ温度特性のために、｛１−ＶＦ２／（Ｉ２Ｒ２）｝は温度に準じて変化する。すなわち、この温度変化のために［１／｛１−ＶＦ２／（Ｉ２Ｒ２）｝］は負の温度特性となる。このために、ｌｎ［１／｛１−ＶＦ２／（Ｉ２Ｒ２）｝］も負の温度特性を持ち、温度が低くなると大きくなり、温度が高くなると小さくなる。
【００３２】
ここで、Ｉ２は、単位ダイオードＤ２に流れる電流と単位ダイオードＤ２に並列接続された抵抗Ｒ２に流れる電流の和である。したがって、単位ダイオードＤ１に流れる電流Ｉ１とこのＩ２が等しく制御されることでＩ２の温度特性は、抵抗Ｒ２に流れる電流の温度特性（負の温度特性を持つＶＦ２に準じた負の温度特性）と抵抗Ｒ２に流れる電流の温度特性（ＶＦ２とは逆の正の温度特性）とが互いに相殺されておよそ温度特性を持たなくなる。この時に、温度特性がほぼ相殺され、ｌｎ［１／｛１−ＶＦ２／（Ｉ２Ｒ２）｝］の［］内の値［１／｛１−ＶＦ２／（Ｉ２Ｒ２）｝］も温度が低くなると大きくなり、温度が高くなると小さくなる。ここで抵抗Ｒ１とＲ２の値を適切に設定することでＶＴの正の温度特性（その温度特性は０．０８５３ｍＶ／℃）をほぼ相殺するようにｌｎ［］の項の温度による変動を合わせ込むことができる。すなわち、ΔＶＦは温度特性がほぼ相殺された電圧となる。この時に、出力される基準電圧ＶＲＥＦは
ＶＲＥＦ＝Ｒ３＊Ｉ３
＝（Ｒ３／Ｒ１）ΔＶＦ （19）
と表わされる。また、抵抗比（Ｒ３／Ｒ１）は温度特性を持たないから、出力される基準電圧ＶＲＥＦも温度特性が相殺された電圧となる。ここで、抵抗比（Ｒ３／Ｒ１）は任意に設定でき、ΔＶＦは数十ｍＶから百数十ｍＶ程度の電圧であり、（Ｒ３／Ｒ１）＞１を設定する（（Ｒ３／Ｒ１）＞１）ことで、ＶＲＥＦは１．０Ｖよりも低い電圧に設定できる。この場合には、電源電圧を下げることが可能である。例えば、ＶＲＥＦ＝１．０Ｖに設定すれば、基準電圧回路は、１．２Ｖ程度の電源電圧から動作可能である。
【００３３】
次に、本発明の第３実施形態による基準電圧回路を説明する。ダイオードＤ１と、ダイオードＤ２と抵抗Ｒ１の直列接続に、さらに抵抗Ｒ２が並列に接続された第２電流−電圧変換回路トポロジ（Ｄ１，｛（Ｒ１−Ｄ２）／／Ｒ２｝）を使用する第３実施形態による基準電圧回路では、自己バイアス化によりオペアンプＡＰ１が省略されている。
【００３４】
図４は、第３実施形態による自己バイアス化を用いる基準電圧回路の一例を示す。ただし、簡単にするためにスタートアップ回路は省略されている。図４において、オペアンプＡＰ１が省略され、ＮチャネルＭＯＳトランジスタＭＮ１とＭＮ２が追加されている。ソースが電源ＶＤＤに接続されたＰチャネルトランジスタＭＰ１〜ＭＰ３はゲートが共通に接続され、トランジスタＭＰ２ではゲートとドレインが共通接続されている。ＮチャネルＭＯＳトランジスタＭＮ１とＭＮ２はゲートが共通に接続され、トランジスタＭＮ１はゲートとドレインが共通に接続されている。ＮチャネルＭＯＳトランジスタＭＮ１のドレインはＰチャンネルＭＯＳトランジスタＭＰ１のドレインに接続され、ＮチャネルＭＯＳトランジスタＭＮ１のソースは、第１電流−電圧変換回路１３に接続されている。ＮチャネルＭＯＳトランジスタＭＮ２のドレインはＰチャンネルＭＯＳトランジスタＭＰ１のドレインに接続され、ＮチャネルＭＯＳトランジスタＭＮ１のソースは、第２電流−電圧変換回路１５に接続されている。
【００３５】
したがって、ＰチャネルトランジスタＭＰ１とＭＰ２及びＮチャネルトランジスタＭＮ１とＭＮ２はそれぞれカレントミラー回路を構成しており、ＰチャネルトランジスタＭＰ１とＭＰ２のカレントミラー回路は、ＮチャネルトランジスタＭＮ１とＭＮ２のカレントミラー回路を自己バイアスしている。こうして、ＮチャネルトランジスタＭＮ１とＭＮ２に流れる電流は比例する。ＮチャネルトランジスタＭＮ１とＭＮ２とのトランジスタサイズが等しく、ＰチャネルトランジスタＭＰ１とＭＰ２とのトランジスタサイズが等しい場合には、ＮチャネルトランジスタＭＮ１とＭＮ２に流れる電流は等しくなる。いずれにしても自己バイアスされることでＮチャネルトランジスタＭＮ１とＭＮ２のそれぞれのゲート−ソース間電圧が等しくなり、第１電流−電圧変換回路１３、即ち、ダイオードＤ１に印加される電圧と、第２電流−電圧変換回路１５、即ちダイオードＤ２に直列接続された抵抗Ｒ１とそれらに並列に接続された抵抗Ｒ２を有する回路｛（Ｒ１−Ｄ２）／／Ｒ２｝に印加される電圧は等しくなる。（Ｄ１，｛（Ｒ１−Ｄ２）／／Ｒ２｝）には上述したオペアンプを用いた場合と等しい動作条件が実現できる。したがって、図２に示される第１実施形態の基準電圧回路と同等の特性が得られる。なお、ダイオードＤ１と回路｛（Ｒ１−Ｄ２）／／Ｒ２｝はＮチャネルトランジスタＭＮ１とＭＮ２のいずれで駆動しても良い。
【００３６】
次に、本発明の第４実施形態による基準電圧回路について説明する。第４実施形態による基準電圧回路では、上述と同様に、ダイオードＤ１を有する第１電流−電圧変換回路１３と、ダイオードＤ２と抵抗Ｒ２の並列接続に直列接続された抵抗Ｒ１を有する第２電流−電圧変換回路１５Ａの回路トポロジ（Ｄ１，｛Ｒ１−（Ｄ２／／Ｒ２）｝）についても自己バイアス化することで、図５のように、オペアンプを省略することができる。
ソースが電源ＶＤＤに接続されたＰチャネルトランジスタＭＰ１〜ＭＰ３はゲートが共通に接続され、トランジスタＭＰ２ではゲートとドレインが共通接続されている。ＮチャネルＭＯＳトランジスタＭＮ１とＭＮ２はゲートが共通に接続され、トランジスタＭＮ１はゲートとドレインが共通に接続されている。ＮチャネルＭＯＳトランジスタＭＮ１のドレインはＰチャンネルＭＯＳトランジスタＭＰ１のドレインに接続され、ＮチャネルＭＯＳトランジスタＭＮ１のソースは、第１電流−電圧変換回路１３に接続されている。ＮチャネルＭＯＳトランジスタＭＮ２のドレインはＰチャンネルＭＯＳトランジスタＭＰ１のドレインに接続され、ＮチャネルＭＯＳトランジスタＭＮ１のソースは、第２電流−電圧変換回路１５Ａに接続されている。したがって、ＰチャネルトランジスタＭＰ１とＭＰ２及びＮチャネルトランジスタＭＮ１とＭＮ２はそれぞれカレントミラー回路を構成しており、ＰチャネルトランジスタＭＰ１とＭＰ２のカレントミラー回路は、ＮチャネルトランジスタＭＮ１とＭＮ２のカレントミラー回路を自己バイアスしている。したがって、ＮチャネルトランジスタＭＮ１とＭＮ２に流れる電流は比例し、ＮチャネルトランジスタＭＮ１とＭＮ２とのトランジスタサイズが等しく、ＰチャネルトランジスタＭＰ１とＭＰ２とのトランジスタサイズが等しい場合には、ＮチャネルトランジスタＭＮ１とＭＮ２に流れる電流は等しくなる。いずれにしても自己バイアスされることでＮチャネルトランジスタＭＮ１とＭＮ２のそれぞれのゲート−ソース間電圧が等しくなり、第１電流−電圧変換回路１３、即ち、ダイオードＤ１に印加される電圧と、第２電流−電圧変換回路１５Ａ、即ちダイオードＤ２に直列接続された抵抗Ｒ１とそれらに並列に接続された抵抗Ｒ２を有する回路｛（Ｒ１−Ｄ２）／／Ｒ２｝に印加される電圧は等しくなる。（Ｄ１，｛（Ｒ１−Ｄ２）／／Ｒ２｝）には上述したオペアンプを用いた場合と等しい動作条件が実現できる。したがって、図３に示される第１実施形態の基準電圧回路と同等の特性が得られる。なお、ダイオードＤ１と回路｛（Ｒ１−Ｄ２）／／Ｒ２｝はＮチャネルトランジスタＭＮ１とＭＮ２のいずれで駆動しても良い。ただし、上述した図４，５に示した基準電圧回路においては、トランジスタのチャネル長変調の影響が出やすい。
【００３７】
次に、本発明の第５実施形態と第６実施形態による基準電圧回路について図６と図７を参照して説明する。これらの実施形態では、チャネル長変調の影響が低減されている。ただし、簡単にするためにスタートアップ回路は省略している。
【００３８】
図６を参照して、ソースが電源ＶＤＤに接続されたＰチャネルトランジスタＭＰ１からＭＰ３はカレントミラー回路を構成し、ＰチャネルトランジスタＭＰ２のゲートはドレインに接続されている。ＰチャネルトランジスタＭＰ４とＭＰ５はカレントミラー回路を構成し、トランジスタＭＰ４とＭＰ５のソースは電源ＶＤＤに接続され、トランジスタＭＰ４とＭＰ５のゲートは共通に接続され、トランジスタＭＰ４のゲートはそのドレインに接続されている。トランジスタＭＰ２とＭＰ４のドレインにはＮチャンネルトランジスタＭＮ２とＭＮ１のドレインがそれぞれ接続され、ＮチャンネルトランジスタＭＮ２とＭＮ１のゲートは共通に接続されている。ＮチャンネルトランジスタＭＮ２とＭＮ１のソースには、第１実施形態における第２電流−電圧変換回路１５と第１電流−電圧変換回路１３がそれぞれ接続されている。トランジスタＭＰ１とＭＰ５のドレインにはＮチャンネルトランジスタＭＮ４とＭＮ３のドレインがそれぞれ接続され、ＮチャンネルトランジスタＭＮ４とＭＮ３のゲートは共通に接続されている。トランジスタＭＮ３のゲートはそのドレインに接続され、トランジスタＭＮ４のドレインはトランジスタＭＮ１、ＭＮ２のゲートに接続されている。ＮチャンネルトランジスタＭＮ４とＭＮ３のソースと接地の間には、ダイオードＤ４とＤ３がそれぞれ接続されている。トランジスタＭＰ３に関しては上述の実施形態と同様である。
【００３９】
ＮチャネルトランジスタＭＮ１とＭＮ２のそれぞれに流れる電流は、ＰチャネルトランジスタＭＰ４とＭＰ５からなるカレントミラー回路とＰチャネルトランジスタＭＰ１とＭＰ２からなるカレントミラー回路を介して、ＮチャネルトランジスタＭＮ３とＭＮ４からなるカレントミラー回路において電流比較され、ＮチャネルトランジスタＭＮ１とＭＮ２のそれぞれに流れる電流が等しくなるようにＮチャネルトランジスタＭＮ１とＭＮ２の共通ゲート電圧が制御される。したがって、ＮチャネルトランジスタＭＮ１とＭＮ２のそれぞれのゲート−ソース間電圧が等しくなり、ダイオードＤ１に印加される電圧と、ダイオードＤ２と抵抗Ｒ１の直列接続に並列接続された抵抗Ｒ２を有する第２電流−電圧変換回路｛（Ｒ１−Ｄ２）／／Ｒ２｝１５に印加される電圧は等しくなり、（Ｄ１，｛（Ｒ１−Ｄ２）／／Ｒ２｝）には上述したオペアンプを用いた場合と等しい動作条件を実現できる。したがって、図２と同等の特性が得られ、基準電圧回路が実現できる。ここで、Ｄ３とＤ４はＮチャネルトランジスタＭＮ３とＭＮ４とのドレイン電圧を等しくするように挿入されている。なお、ダイオードＤ１と｛（Ｒ１−Ｄ２）／／Ｒ２｝はＮチャネルトランジスタＭＰ１とＭＰ２のいずれで駆動されても良い。
【００４０】
図７は、第６実施形態による基準電圧回路を示している。第６実施形態による基準電圧回路は、第５実施形態による基準電圧回路と同様でありが、第２電流−電圧変換回路１５が第２電流−電圧変換回路１５Ａが変更されている点で異なる。ＮチャネルトランジスタＭＮ１とＭＮ２のそれぞれに流れる電流は、ＰチャネルトランジスタＭＰ１とＭＰ２からなるカレントミラー回路とＰチャネルトランジスタＭＰ４とＭＰ５からなるカレントミラー回路を介して、ＮチャネルトランジスタＭＮ３とＭＮ４からなるカレントミラー回路において電流比較され、ＮチャネルトランジスタＭＮ１とＭＮ２のそれぞれに流れる電流が等しくなるようにＮチャネルトランジスタＭＮ１とＭＮ２の共通ゲート電圧が制御される。したがって、ＮチャネルトランジスタＭＮ１とＭＮ２のそれぞれのゲート−ソース間電圧が等しくなり、第１電流−電圧変換回路１３のダイオードＤ１に印加される電圧と、第２電流−電圧変換回路１５ＡのダイオードＤ２と抵抗Ｒ２の並列接続の直列接続された抵抗Ｒ１を有する回路｛Ｒ１−（Ｄ２／／Ｒ２）｝に印加される電圧は等しくなり、（Ｄ１，｛Ｒ１−（Ｄ２／／Ｒ２）｝）には上述したオペアンプを用いた場合と等しい動作条件が実現されることできる。したがって、図３と同等の特性が得られ、基準電圧回路が実現できる。ここで、ダイオードＤ３とＤ４はＮチャネルトランジスタＭＮ３とＭＮ４とのドレイン電圧が等しくなるように挿入されている。なお、Ｄ１と｛Ｒ１−（Ｄ２／／Ｒ２）｝はＮチャネルトランジスタＭＮ１とＭＮ２のいずれで駆動しても良い。
【００４１】
次に、本発明の第７実施形態と第８実施形態による基準電圧回路について図８と図９を参照して説明する。これらの実施形態では、チャネル長変調の影響が低減されている。尚、簡単にするためにスタートアップ回路は省略している。
【００４２】
図８を参照して、本発明の第７実施形態による基準電圧回路では、ＰチャネルトランジスタＭ１からＭＰ３のゲートは共通に接続されている。ＰチャネルトランジスタＭＰ２のソースと電源ＶＤＤの間には抵抗Ｒ４が挿入され、トランジスタＭＰ２のゲートはドレインと接続されている。ＰチャネルトランジスタＭＰ１とＭＰ３とＭＰ５のソースは電源ＶＤＤに接続されている。ＰチャネルトランジスタＭＰ２、ＭＰ１、ＭＰ５のドレインはＮチャンネルトランジスタＭＮ２、ＭＮ１、ＭＮ３のドレインにそれぞれ接続されている。トランジスタＭＰ５のゲートはトランジスタＭＰ１のドレインに接続されている。トランジスタＭＮ３のゲートは、そのドレインに接続されると共に、トランジスタＭＮ１とＭＮ２のゲートに接続されている。トランジスタＭＮ３のソースは、ダイオードＤ３を介して接地に接続されている。その他の接続は、第１実施形態と同様である。
【００４３】
ＰチャネルトランジスタＭＰ１からＭＰ３のゲート電圧が共通であるから、等しい電流が流せるように、ＰチャネルトランジスタＭＰ２のトランジスタサイズはＰチャネルトランジスタＭＰ１のトランジスタサイズよりも大きくしてある。ここで、ＰチャネルトランジスタＭＰ２とＭＰ１からなるカレントミラー回路は逆ワイドラーカレントミラー回路を構成している。したがって、ＮチャネルトランジスタＭＮ２に流れる電流が大きくなるとその分だけＰチャネルトランジスタＭＰ２に流れる電流が大きくなる。しかし、ＰチャネルトランジスタＭＰ１に流れる電流はそれ以上に大きくなるために、ＮチャネルトランジスタＭＮ１では増えた分の電流を流しきれなくなり、ＰチャネルトランジスタＭＰ１のドレイン電圧が高くなり、ＰチャネルトランジスタＭＰ１のドレインにゲートが接続されたＰチャネルトランジスタＭＰ５に流れる電流が減少する。したがって、ドレイン電流が共通であるＮチャネルトランジスタＭＮ３に流れる電流も減少する。ここで、ＮチャネルトランジスタＭＮ３とＮチャネルトランジスタＭＮ１とはカレントミラー回路を構成しており、ＮチャネルトランジスタＭＮ１とＮチャネルトランジスタＭＮ２とはゲート電圧が共通になっているから、ＭＮ１〜ＭＮ３の共通ゲート電圧が低下し、したがって、ＮチャネルトランジスタＭＮ２に流れる電流も減少する。すなわち、ＮチャネルトランジスタＭＮ１〜ＭＮ３とＰチャネルトランジスタＭＰ１〜ＭＰ３とＭＰ５からなる電流ループは負帰還回路を構成しており、逆ワイドラーカレントミラー回路を介してＮチャネルトランジスタＭＮ１とＮチャネルトランジスタＭＮ２の電流が所定の値になるように、この例では等しくなるように、ＮチャネルトランジスタＭＮ１とＭＮ２の共通ゲート電圧が制御される。
【００４４】
したがって、ＮチャネルトランジスタＭＮ１とＭＮ２のそれぞれのゲート−ソース間電圧が等しくなり、ダイオードＤ１を有する第１電流−電圧変換回路１３に印加される電圧と、ダイオードＤ２と抵抗Ｒ１の直列接続に並列接続された抵抗Ｒ２を有する第２電流−電圧変換回路１５｛（Ｒ１−Ｄ２）／／Ｒ２｝に印加される電圧は等しくなり、（Ｄ１，｛（Ｒ１−Ｄ２）／／Ｒ２｝）には上述したオペアンプを用いた場合と等しい動作条件が実現できる。したがって、図２と同等の特性が得られ、基準電圧回路が実現できる。ここで、ダイオードＤ３はＮチャネルトランジスタＭＮ３のゲート電圧がＮチャネルトランジスタＭＮ１とＭＮ２のゲート電圧と等しくなるように挿入している。なお、Ｄ１と｛（Ｒ１−Ｄ２）／／Ｒ２｝はＮチャネルトランジスタＭＮ１とＭＮ２のいずれで駆動しても良い。
【００４５】
図９を参照して、第８実施形態による基準電圧回路を説明する。第８実施例の基準電圧回路の構成は、第７実施形態による基準電圧回路と同様であり、このなる点は、第２電流−電圧変換回路１５が第２電流−電圧変換回路１５Ａに置換されていることである。ＰチャネルトランジスタＭＰ２のソースには抵抗Ｒ４が挿入され、ＰチャネルトランジスタＭＰ１とゲート電圧が共通であるから、等しい電流が流せるように、ＰチャネルトランジスタＭＰ２のトランジスタサイズはＰチャネルトランジスタＭＰ１のトランジスタサイズよりも大きくしてある。ここで、ＰチャネルトランジスタＭＰ２とＭＰ１からなるカレントミラー回路は逆ワイドラーカレントミラー回路を構成している。したがって、ＮチャネルトランジスタＭＮ２に流れる電流が大きくなるとその分だけＰチャネルトランジスタＭＰ２に流れる電流が大きくなる。しかし、ＰチャネルトランジスタＭＰ１に流れる電流はそれ以上に大きくなるために、ＮチャネルトランジスタＭＮ１では増えた分の電流を流しきれなくなり、ＰチャネルトランジスタＭＰ１のドレイン電圧が高くなり、ＰチャネルトランジスタＭＰ１のドレインにゲートが接続されたＰチャネルトランジスタＭＰ５に流れる電流が減少する。したがって、ドレイン電流が共通であるＮチャネルトランジスタＭＮ３に流れる電流も減少する。ここで、ＮチャネルトランジスタＭＮ３とＮチャネルトランジスタＭＮ１とはカレントミラー回路を構成しており、ＮチャネルトランジスタＭＮ１とＮチャネルトランジスタＭＮ２とはゲート電圧が共通になっているから、ＭＮ１〜ＭＮ３の共通ゲート電圧が低下し、したがって、ＮチャネルトランジスタＭＮ２に流れる電流も減少する。すなわち、ＮチャネルトランジスタＭＮ１〜ＭＮ３とＰチャネルトランジスタＭＰ１、ＭＰ２、ＭＰ５からなる電流ループは負帰還回路を構成しており、逆ワイドラーカレントミラー回路を介してＮチャネルトランジスタＭＮ１とＮチャネルトランジスタＭＮ２の電流が所定の値になるように、この例では等しくなるように、ＮチャネルトランジスタＭＮ１とＭＮ２の共通ゲート電圧が制御される。したがって、ＮチャネルトランジスタＭＮ１とＭＮ２のそれぞれのゲート−ソース間電圧が等しくなり、第１電流−電圧変換回路１３のダイオードＤ１に印加される電圧と、第２電流−電圧変換回路１５ＡのダイオードＤ２と抵抗Ｒ２の並列接続に直列接続された抵抗Ｒ１を有する回路｛Ｒ１−（Ｄ２／／Ｒ２）｝に印加される電圧は等しくなり、（Ｄ１，｛Ｒ１−（Ｄ２／／Ｒ２）｝）には上述したオペアンプを用いた場合と等しい動作条件が実現できる。したがって、図３と同等の特性が得られ、基準電圧回路が実現できる。ここで、ダイオードＤ３はＮチャネルトランジスタＭＮ３のゲート電圧がＮチャネルトランジスタＭＮ１とＭＮ２のゲート電圧と等しくなるように挿入している。なお、Ｄ１と｛Ｒ１−（Ｄ２／／Ｒ２）｝はＮチャネルトランジスタＭＮ１とＭＮ２のいずれで駆動しても良い。
【００４６】
次に、本発明の第９実施形態と第１０実施形態による基準電圧回路について図１０、図１１を参照して説明する。上述の実施形態におけるダイオードをバイポーラトランジスタに置き換えることで低電圧化が計られる。ただし、簡単にするためにスタートアップ回路は省略している。
【００４７】
図１０を参照して、本発明の第９実施形態による基準電圧回路では、ＰチャンネルトランジスタＭＰ１’、ＭＰ２’、ＭＰ３’、ＭＰ６’、ＭＰ７、ＭＰ８’のソースは電源ＶＤＤに接続され、トランジスタＭＰ７以外のトランジスタのゲートは互いに接続されている。ＰチャンネルトランジスタＭＰ１’、ＭＰ２’、ＭＰ３’、ＭＰ６’、ＭＰ８’のドレインは、ＰチャンネルトランジスタＭＰ１、ＭＰ２、ＭＰ３、ＭＰ６、ＭＰ８のソースにそれぞれ接続されている。ＰチャンネルトランジスタＭＰ１、ＭＰ２、ＭＰ３、ＭＰ６、ＭＰ７、ＭＰ８のゲートは共通に接続されている。トランジスタＭＰ７のゲートはそのドレインに接続され、トランジスタＭＰ６のドレインはトランジスタＭＰ６’のゲートに接続されている。トランジスタＭＰ７とＭＰ８のドレインには、ＮチャンネルトランジスタＭＮ３とＭＮ４のドレインがそれぞれ接続されている。トランジスタＭＮ３とＭＮ４のゲートは互いに接続され、またトランジスタＭＮ３のドレインに接続されている。トランジスタＭＮ３とＭＮ４のソースは接地されている。トランジスタＭＰ６のドレインはトランジスタＱ３のコレクタに接続され、トランジスタＱ３のエミッタは接地されている。トランジスタＭＰ１のドレインは、トランジスタＱ３のベースと第１電流−電圧変換回路１３Ｂに接続されている。トランジスタＭＰ２のドレインは、第２電流−電圧変換回路１５Ｂに接続されている。第１電流−電圧変換回路１３Ｂは、接地されたエミッタとトランジスタＭＰ１のドレインに接続されたコレクタを有するバイポーラトランジスタＱ１を有している。第２電流−電圧変換回路１５Ｂは、バイポーラトランジスタＱ２と抵抗Ｒ１とＲ２とを有している。バイポーラトランジスタＱ２のコレクタは、トランジスタＭＰ２のドレインに接続され、また抵抗Ｒ２を介して接地されている。また、バイポーラトランジスタＱ２のエミッタは抵抗Ｒ１を介して接地されている。トランジスタＱ２のベースは、そのコレクタに接続され、またトランジスタＱ１のベースに接続されている。トランジスタＭＰ３のドレインは、抵抗Ｒ３を介して接地されている。
【００４８】
図１０において、バイポーラトランジスタＱ２とバイポーラトランジスタＱ１とは逆ワイドラーカレントミラー回路を構成しており、共通ベース−グランド（ＧＮＤ）間には抵抗Ｒ２が挿入されている。したがって、コスコードトランジスタＭＰ２’とＭＰ２に流れる電流が増えるとＱ２に流れる電流が増え、抵抗Ｒ２に流れる電流も増え、電流の増加分を吸収する。ここでＲ２＞＞Ｒ１であるから、抵抗Ｒ１での電圧降下の増加は小さく、抵抗Ｒ２の端子間電圧の上昇はわずかである。しかし、抵抗Ｒ２での電圧降下の増加分はそのままバイポーラトランジスタＱ１のベース−エミッタ間電圧となり、バイポーラトランジスタＱ１に流れる電流の増加分は大きな値となる。この時にコスコードトランジスタＭＰ１とＭＰ１’に流れる電流はコスコードトランジスタＭＰ２とＭＰ２’に流れる電流と等しいから、バイポーラトランジスタＱ１に供給する電流が足りなくなり、バイポーラトランジスタＱ１のコレクタ電圧が低下する。ここで、バイポーラトランジスタＱ３のベースはバイポーラトランジスタＱ１のコレクタに接続されているために、バイポーラトランジスタＱ３に流れる電流が減少する。ここで、バイポーラトランジスタＱ３は自己バイアスしているカスコードカレントミラー回路を駆動しているから、コスコードトランジスタＭＰ２とＭＰ２’に流れる電流も減少し、所定の電流値に落ち着くことになる。すなわち、バイポーラトランジスタＱ１〜Ｑ３と自己バイアス回路を構成しているカスコードカレントミラー回路との間で負帰還の電流ループを形成していることがわかる。
【００４９】
この時に、コスコードトランジスタＭＰ２とＭＰ２’に流れる電流はコスコードトランジスタＭＰ３とＭＰ３’に流れる電流ＩＯＵＴと等しいとすると、
ＩＯＵＴ＝ＶＢＥ１／Ｒ２＋（ＶＢＥ１−ＶＢＥ２）／Ｒ１
＝｛ＶＢＥ１＋（Ｒ２／Ｒ１）ΔＶＢＥ｝／Ｒ２ （20）
となる。ここでＶＢＥ１はおよそ−１．９ｍＶ／℃の温度特性を持つ。また、ＶＢＥ２もおよそ−１．９ｍＶ／℃の温度特性を持つ。トランジスタＱ１、Ｑ２をいずれも単位トランジスタであるとすると、
ΔＶＢＥ＝ＶＴｌｎ｛ＩＣ１／（IＣ２−ＶＢＥ１／Ｒ２）｝ （21）
と表わされる。ここで、ＩＣ１＝ＩＣ２とすると常にＩＣ１＞（ＩＣ２−ＶＢＥ１／Ｒ２）であるから、ＩＣ１／（ＩＣ２−ＶＢＥ１／Ｒ２）｝＞１が成り立ち、（２１）式のｌｎの項は常に正（＞０）であることが理解される。すなわち、ΔＶＢＥは良く知られているようにこの回路においても正の温度特性を持つようになる。したがって、この温度特性は熱電圧ＶＴ（その温度特性は０．０８５３ｍＶ／℃）にほぼ比例する。すなわち、（２０）式の｛ＶＢＥ１＋（Ｒ２／Ｒ１）ΔＶＢＥ｝の項の温度特性は、負の温度特性を持つＶＢＥ１と正の温度特性を持つΔＶＢＥを抵抗比（Ｒ２／Ｒ１）を設定して重み付け加算することでほぼ相殺することができる。
【００５０】
ここで、（２０）式の｛ＶＢＥ１＋（Ｒ２／Ｒ１）ΔＶＢＥ｝の項の温度特性を相殺できると、電流ＩＣ２、ＩＯＵＴは抵抗Ｒ２による温度特性以外にはほぼ温度特性を持たない電流であることになる。この時に、出力される基準電圧ＶＲＥＦは
ＶＲＥＦ＝Ｒ３×ＩＯＵＴ
＝（Ｒ３／Ｒ２）｛ＶＢＥ１＋（Ｒ２／Ｒ１）ΔＶＢＥ｝ （22）
と表わされる。ここで、ＶＢＥ２は常温でおよそ５８０ｍＶとなるものとすると、ＶＢＥ１は常温で６２０ｍＶとなり、｛ＶＢＥ１＋（Ｒ３／Ｒ１）ΔＶＢＥ｝は、同様に、ほぼ１．２Ｖとなることがわかる。また、抵抗比（Ｒ３／Ｒ２）は温度特性を持たないから、出力される基準電圧ＶＲＥＦも温度特性が相殺された電圧となる。ここで、抵抗比（Ｒ３／Ｒ２）は任意に設定でき、１＜（Ｒ３／Ｒ２）に設定すればＶＲＥＦは１．２Ｖよりも高い電圧となり、１＞（Ｒ３／Ｒ２）に設定すればＶＲＥＦは１．２Ｖよりも低い電圧となることは従来技術の場合と同様である。特に、ＶＲＥＦが１．２Ｖよりも低い電圧となる１＞（Ｒ３／Ｒ２）に設定する場合には、電源電圧を下げられる。例えば、ＶＲＥＦ＝０．８Ｖに設定すれば、カスコードカレントミラー回路でバイアスしているために多少電源電圧は高くなり、
電源電圧が１．２Ｖ程度から動作させることができる。
【００５１】
次に、図１１を参照して、本発明の第１０実施形態による基準電圧回路は、第９実施形態による基準電圧回路と同様であり、異なる点は、第２電流−電圧変換回路１５Ｂが第２電流−電圧変換回路１Ｃに置換されている点にある。第２電流−電圧変換回路１Ｃでは、抵抗Ｒ１の一端がＰチャンネルトランジスタＭＰ２のドレインとトランジスタＱ１のベースに接続されている。抵抗Ｒ１の他端は、抵抗Ｒ２を介して接地され、またトランジスタＱ２のコレクタに接続されている。トランジスタＱ２のベースはコレクタに接続され、エミッタは接地されている。
【００５２】
図１１において、バイポーラトランジスタＱ２とバイポーラトランジスタＱ１とは逆ワイドラーカレントミラー回路を構成しており、バイポーラトランジスタＱ２のベース−グランド（ＧＮＤ）間には抵抗Ｒ２が挿入されている。したがって、コスコードトランジスタＭＰ２とＭＰ２’に流れる電流が増えるとＱ２に流れる電流が増え、抵抗Ｒ２に流れる電流も増え、電流の増加分を吸収する。ここでＲ２＞＞Ｒ１であるから、抵抗Ｒ１での電圧降下の増加は小さく、また、バイポーラトランジスタＱ２のベース−エミッタ間電圧は流れる電流に対して対数圧縮されるためにほとんど抵抗Ｒ２の端子間電圧は上昇しない。しかし、抵抗Ｒ２での電圧降下の増加分はそのままバイポーラトランジスタＱ１のベース−エミッタ間電圧となり、バイポーラトランジスタＱ１に流れる電流の増加分は大きな値となる。この時にコスコードトランジスタＭＰ１とＭＰ１’に流れる電流はコスコードトランジスタＭＰ２とＭＰ２’に流れる電流と等しいから、バイポーラトランジスタＱ１に供給する電流が足りなくなり、バイポーラトランジスタＱ１のコレクタ電圧が低下する。ここで、バイポーラトランジスタＱ３のベースはバイポーラトランジスタＱ１のコレクタに接続されているために、バイポーラトランジスタＱ３に流れる電流が減少する。ここで、バイポーラトランジスタＱ３は自己バイアスしているカスコードカレントミラー回路を駆動しているから、コスコードトランジスタＭＰ２とＭＰ２’に流れる電流も減少し、所定の電流値に落ち着くことになる。すなわち、バイポーラトランジスタＱ１〜Ｑ３と自己バイアス回路を構成しているカスコードカレントミラー回路との間で負帰還の電流ループを形成していることがわかる。
【００５３】
この時に、コスコードトランジスタＭＰ２とＭＰ２’に流れる電流はコスコードトランジスタＭＰ３〜ＭＰ３’に流れる電流ＩＯＵＴと等しいとすると、
ＩＯＵＴ＝（ＶＢＥ１−ＶＢＥ２）／Ｒ１
＝ΔＶＢＥ／Ｒ１ （23）
となる。ここでＶＢＥ１はおよそ−１．９ｍＶ／℃の温度特性を持つ。また、ＶＢＥ２もおよそ−１．９ｍＶ／℃の温度特性を持つ。ここで、Ｑ１、Ｑ２をいずれも単位トランジスタであるとすると、
ΔＶＢＥ＝ＶＴｌｎ｛ＩＣ１／（ＩＣ２−ＶＢＥ２／Ｒ２）｝ （24）
と表わされる。ここで、ＩＣ１＝ＩＣ２とすると常にＩＣ１＞（ＩＣ２−ＶＢＥ２／Ｒ２）であるから、ＩＣ１／（ＩＣ２−ＶＢＥ２／Ｒ２）｝＞１が成り立ち、（２４）式のｌｎの項は常に正（＞０）であることが理解される。すなわち、
ΔＶＢＥ＝ＶＴｌｎ［１／｛１−ＶＢＥ２／（ＩＣ２Ｒ２）｝］ （24）’
となる。（２３）式は（２０）式とは形が異なり、（２４）’式に示すΔＶＢＥが正の温度特性を持つ訳ではない。ここでは、ΔＶＢＥがほとんど温度特性を持たないことを説明する。
【００５４】
（２４）’式において、ＶＴは温度に比例する正の温度特性（＋０．０８５３ｍＶ／℃）を持つ。また、（２４）’式の［］内のＶＢＥ２はおよそ−１．９ｍＶ／℃前後の負の温度特性を持つ。簡単のために、抵抗Ｒ２の温度特性は無視できるほど小さいとすると、Ｒ２＞＞Ｒ１であるから、ＩＣ２Ｒ２の積はＶＢＥ２を越える（ＩＣ２Ｒ２＞ＶＢＥ２）値となる。したがって、ｌｎ［１／｛１−ＶＢＥ２／（ＩＣ２Ｒ２）｝］は１／｛１−ＶＢＥ２／（ＩＣ２Ｒ２）｝の値が１より大きな、例えば２（それを与えるのはＩＣ２Ｒ２＝０．５ＶＢＥ２）とか３（それを与えるのはＩＣ２Ｒ２＝０．６６７ＶＢＥ２）とかの値となり、このように設定された値を中心にして温度が変化すると変動することになる。この変動する領域は、ｌｎ［１／｛１−ＶＢＥ２／（ＩＣ２Ｒ２）｝］の関数においては比較的傾きが大きい領域にある。例えば、所望のＩＣ２が温度特性を持たない場合でも、ＶＢＥ２の持つ温度特性のために｛１−ＶＢＥ２／（ＩＣ２Ｒ２）｝は温度に準じて変化する。すなわち、この温度変化のために［１／｛１−ＶＢＥ２／（ＩＣ２Ｒ２）｝］は負の温度特性となる。このために、ｌｎ［１／｛１−ＶＢＥ２／（ＩＣ２Ｒ２）｝］も負の温度特性を持ち、温度が低くなると大きくなり、温度が高くなると小さくなる。
【００５５】
ここで、ＩＣ２は、単位トランジスタＱ２に流れる電流と単位トランジスタＱ２に並列接続された抵抗Ｒ２に流れる電流の和である。したがって、単位トランジスタＱ１に流れる電流ＩＣ１とこのＩＣ２が等しく制御されることでＩＣ２の温度特性は、抵抗Ｒ２に流れる電流の温度特性（負の温度特性を持つＶＢＥ２に準じた負の温度特性）と抵抗Ｒ２に流れる電流の温度特性（ＶＢＥ２とは逆の正の温度特性）とが互いに相殺されておよそ温度特性を持たなくなる。この時に、温度特性がほぼ相殺され、ｌｎ［１／｛１−ＶＢＥ２／（ＩＣ２Ｒ２）｝］の［］内の値［１／｛１−ＶＢＥ２／（ＩＣ２Ｒ２）｝］も温度が低くなると大きくなり、温度が高くなると小さくなる。ここで抵抗Ｒ１とＲ２の値を設定することでＶＴの正の温度特性（その温度特性は０．０８５３ｍＶ／℃）をほぼ相殺するようにｌｎ［］の温度による変動を合わせ込むことができる。すなわち、ΔＶＢＥは温度特性がほぼ相殺された電圧となる。
【００５６】
この時に、出力される基準電圧ＶＲＥＦは
ＶＲＥＦ＝Ｒ３＊ＩＯＵＴ
＝（Ｒ３／Ｒ１）ΔＶＦ （25）
と表わされる。また、抵抗比（Ｒ３／Ｒ１）は温度特性を持たないから、出力される基準電圧ＶＲＥＦも温度特性が相殺された電圧となる。ここで、抵抗比（Ｒ３／Ｒ１）は任意に設定でき、ΔＶＢＥは数十ｍＶから百数十ｍＶ程度の電圧であり、（Ｒ３／Ｒ１）＞1を設定する（（Ｒ３／Ｒ１）＞１）ことで、ＶＲＥＦは１．０Ｖよりも低い電圧に設定できる。この場合には、電源電圧を下げられる。例えば、ＶＲＥＦ＝１．０Ｖに設定すれば電源電圧が１．２Ｖ程度から動作させることができる。
【００５７】
以上、図１０、図１１に示した回路は、チャネル長変調の影響を低減する意図があり、カスコードカレントミラー回路で自己バイアスした場合を示した。こうしたカスコードカレントミラー回路を用いるやり方はこれまで説明したいずれの基準電圧回路にも適用可能であることは言を待たない。また、ＮチャネルトランジスタとＮチャネルトランジスタも用いたｂｉ−ＣＭＯＳの場合に相当しているが、ＮＰＮトランジスタの他にＰＮＰトランジスタが形成できるのであればバイポーラプロセスでも実現できる。
【００５８】
最後に、図１に示した従来例の回路に自己バイアス化手法を適用するとオペアンプを省略することができる。ただし、ダイオード間の電流密度を異ならせるためにＤ２は１０〜１００程度を並列接続する必要があり、チップ面積においては優位性がない。ただし、図４と図５に示した自己バイアス化手法は、本発明者による技術セミナー配布資料（2002年3月）に記載されており周知である。あるいはＤｅｓｉｇｎ Ｗａｖｅ Ｍａｇａｚｉｎｅ ２００２ Ａｕｇｕｓｔ（ｐｐ．１５３−１５８）にも掲載されている。
【００５９】
図１に示した従来例の回路に図６と図７に示した自己バイアス化手法を適用すると図１２に示される回路が構成される。図６と図７に示した回路の動作説明と同様に、図１２においてもＭＯＳトランジスタＭＰ１とＭＰ２のソース電圧は等しくなるように制御され、（１３）式が得られ、基準電圧回路が実現できる。さらに、図８と図９に示した自己バイアス化手法を適用すると図１３に示される回路が構成される。図８と図９に示した回路の動作説明と同様に、逆ワイドラーカレントミラー回路を介して自己バイアスすることで、図１３においてもＭＯＳトランジスタＭＰ１とＭＰ２のソース電圧は等しくなるように制御され、（１３）式が得られ、基準電圧回路が実現できる。
【図面の簡単な説明】
【００６０】
【図１】図１は、従来の基準電圧回路の構成を示す回路図である。
【図２】図２は、本発明の第１実施形態による基準電圧回路の構成を示す回路図である。
【図３】図３は、本発明の第２実施形態による基準電圧回路の構成を示す回路図である。
【図４】図４は、本発明の第３実施形態による基準電圧回路の構成を示す回路図である。
【図５】図５は、本発明の第４実施形態による基準電圧回路の構成を示す回路図である。
【図６】図６は、本発明の第５実施形態による基準電圧回路の構成を示す回路図である。
【図７】図７は、本発明の第６実施形態による基準電圧回路の構成を示す回路図である。
【図８】図８は、本発明の第７実施形態による基準電圧回路の構成を示す回路図である。
【図９】図９は、本発明の第８実施形態による基準電圧回路の構成を示す回路図である。
【図１０】図１０は、本発明の第９実施形態による基準電圧回路の構成を示す回路図である。
【図１１】図１１は、本発明の第１０実施形態による基準電圧回路の構成を示す回路図である。
【図１２】図１２は、図１に示した回路に図６と図７に示した自己バイアス化手法が適用されたときの回路の構成を示す回路図である。
【図１３】図１３は、図１に示した回路に図８と図９に示した自己バイアス化手法が適用されたときの回路の構成を示す回路図である。
【符号の説明】
【００６１】
ＭＰ１−ＭＰ８：ＰチャンネルＭＯＳトランジスタ
ＭＮ１−ＭＮ４：ＮチャンネルＭＯＳトランジスタ
Ｄ１−Ｄ４：ダイオード
Ｒ１−Ｒ５：抵抗
Ｑ１−Ｑ３：バイポーラトランジスタ
【技術分野】
【０００１】
本発明は、半導体ＣＭＯＳ基準電圧回路に関する。
【背景技術】
【０００２】
従来のＣＭＯＳ基準電圧回路は特開平１１−４５１２５に詳しく記載されている（特許文献１参照）。この従来例の基準電圧回路は、電流−電圧変換により基準電圧を得ている点で、それ以前に考案された、温度特性が相殺されるこの種の更に従来の基準電圧回路と同様である。しかしながら、この従来例の基準電圧回路では、チップ上での面積が小さい基準電圧回路を実現することが難しかった。
【０００３】
この従来例の更に以前の基準電圧回路では、正の温度特性を持つ基準電流が、抵抗とダイオード（あるいはダイオード接続されたトランジスタ）からなる出力回路で電圧に変換される。抵抗での電圧降下分が正の温度特性を持ち、ダイオード（あるいはダイオード接続されたトランジスタ）の順方向電圧が負の温度特性を持つ。こうして、両者を加算して、温度特性が相殺された１．２Ｖ前後の基準電圧が得られていた。
【０００４】
一方、特開平１１−４５１２５に記載された基準電圧回路では、殆ど温度特性を持たない基準電流が得られ、その基準電流が抵抗のみからなる出力回路で任意の電圧値の基準電圧に変換されている。したがって、この従来例の基準電圧回路は、１．２Ｖ以下の電源電圧で動作することができ、温度特性が相殺される優れものである。本発明者は、この従来例の基準電圧回路が出願公開されるとすぐに「携帯無線端末のＣＭＯＳ化のためのアナログ回路設計技術」（トリケップス社、１９９９年）で「電流モード型基準電圧回路」として紹介し、詳しい回路解析を載せている。ここではその記載内容にしたがって、特開平１１−４５１２５に開示された基準電圧回路の動作を説明する。
【０００５】
図１において、オペアンプＤＡ１によりＶＡ＝ＶＢとなるようにトタンジスタＰ１とＰ２の共通ゲート電圧が制御される。したがって、
ＶＡ＝ＶＢ （1）
また、
Ｉ１＝Ｉ２ （2）
である。また、Ｉ１はダイオードＤ１に流れるＩ１Ａと抵抗Ｒ４に流れるＩ１Ｂとに分流される。同様にＩ２は直列接続される抵抗Ｒ１とＮ個並列に接続されたダイオードＤ２に共通に流れるＩ２Aと抵抗Ｒ２に流れるＩ２Bとに分流される。ここで、
Ｒ２＝Ｒ４ （3）
とすると、
Ｉ１Ａ＝Ｉ２Ａ （4）
Ｉ１Ｂ＝Ｉ２Ｂ （5）
となる。また、
ＶＡ＝ＶＦ１ （6）
ＶＢ＝ＶＦ２＋ΔＶＦ （7）
とおけ、
ΔＶＦ＝ＶＦ１−ＶＦ２ （8）
となる。
Ｒ１での電圧降下がΔＶＦであり、
Ｉ２Ａ＝ΔＶＦ／Ｒ１ （9）
Ｉ１Ｂ＝Ｉ２Ｂ＝ＶＦ１／Ｒ２ （10）
となる。
ここで、
ΔＶＦ＝ＶＴｌｎ（Ｎ） （11）
である。ただし、ＶＴは熱電圧であり、
ＶＴ＝ｋＴ／ｑ （12）
と表わされる。ここで、Ｔは絶対温度［Ｋ］、ｋはボルツマン定数、ｑは単位電子電荷である。したがって、Ｉ３（＝Ｉ２）が抵抗Ｒ３で電圧変換され、
ＶＲＥＦ＝Ｒ３＊Ｉ３＝Ｒ３｛ＶＦ１／Ｒ２＋（ＶＴｌｎ（Ｎ））／Ｒ１｝
＝（Ｒ３／Ｒ２）｛ＶＦ１＋（Ｒ２／Ｒ１）（ＶＴｌｎ（Ｎ））｝ （13）
と表わされる。ここで、｛ＶＦ１＋（Ｒ２／Ｒ１）（ＶＴｌｎ（Ｎ））｝は温度特性が相殺された１．２Ｖ前後の電圧値である。具体的にはＶＦ１はおよそ−１．９ｍＶ／℃の負の温度特性を持ち、ＶＴは０．０８５３ｍＶ／℃の正の温度特性を持つ。したがって、温度特性が相殺されるためには（Ｒ２／Ｒ１）ｌｎ（Ｎ）の値は２２．３となる。また、ＶＴは常温では２６ｍＶであるから、（Ｒ２／Ｒ１）（ＶＴｌｎ（Ｎ））は常温ではおよそ５８０ｍＶとなる。したがって、ＶＦ１が常温で６２０ｍＶであるとすると｛ＶＦ１＋（Ｒ２／Ｒ１）（ＶＴｌｎ（Ｎ））｝はほぼ１．２Ｖとなる。
【０００６】
また、抵抗比（Ｒ３／Ｒ２）は温度特性を持たないから、出力される基準電圧ＶＲＥＦも温度特性が相殺された電圧となる。ここで、抵抗比（Ｒ３／Ｒ２）は任意に設定でき、１＜（Ｒ３／Ｒ２）に設定すればＶＲＥＦは１．２Ｖよりも高い電圧となり、１＞（Ｒ３／Ｒ２）に設定すればＶＲＥＦは１．２Ｖよりも低い電圧となる。
【０００７】
基準電圧回路では、ダイオードＤ１を流れる電流の密度とダイオードＤ２を流れる電流の密度の比が大きいこと、即ちダイオードＤ１での電圧降下とダイオードＤ２での電圧降下の差が大きいことが望ましい。このため、特開平１１−４５１２５に開示された基準電圧回路では、ダイオードＤ２を多くの（Ｎ個の）ダイオードで構成し、各ダイオードＤ２の電流密度を下げ、ダイオードＤ２での電圧降下を小さくしている。具体的なＮの値としてＮ＝１０の記載がある。しかし、実際に回路を実現した時（ＩＥＥＥ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ ｃｉｒｃｕｉｔｓ １９９８，Ｍａｙ）にはＮ＝１００としていた。ＣＭＯＳプロセスにおいては微細化が進みＭＯＳトランジスタが微細な大きさになったのに対し、寄生バイポーラ素子を流用するダイオードの大きさはＭＯＳトランジスタに比べると桁違いに大きい。また、ダイオードＤ１とＤ２との比Ｎを１桁から２桁程度と大きくする必要があるので、チップ上での面積は大きなものとなっている。
【０００８】
【特許文献１】特開平１１−４５１２５号
【非特許文献１】ＩＥＥＥ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ ｃｉｒｃｕｉｔｓ １９９８，Ｍａｙ
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、２個のダイオードのみを使用して小さなチップ面積で構成されるＣＭＯＳ基準電圧回路を提供することである。
【課題を解決するための手段】
【００１０】
本発明の基準電圧回路は、第１電流−電圧変換回路と第２電流−電圧変換回路の電圧が等しくなるように制御する制御手段を有し、前記第１電流−電圧変換回路または前記第２電流−電圧変換回路に供給される電流値に比例する電流を出力する第１カレントミラー回路を有し、前記第１カレントミラー回路からの出力電流を第３抵抗を介して電圧を供給する基準電圧回路において、前記第１電流−電圧変換回路は第１ダイオード（またはダイオード接続された第１バイポーラトランジスタ）で構成され、前記第２電流−電圧変換回路は第２ダイオード（またはダイオード接続された第２バイポーラトランジスタ）と第１抵抗が直列接続され、さらに第２抵抗が並列接続されてなる。
あるいは、前記第１電流−電圧変換回路は第１ダイオード（またはダイオード接続された第１バイポーラトランジスタ）で構成され、前記第２電流−電圧変換回路は第２ダイオード（またはダイオード接続された第２バイポーラトランジスタ）と第１抵抗が並列接続され、さらに第２抵抗が直列接続されてなる。あるいは、前記制御手段が、差動増幅器（あるいはオペアンプ）である。あるいは、前記制御手段が、前記第１カレントミラー回路を含むカレントミラー回路により自己バイアスされた第２カレントミラー回路である。
【００１１】
あるいは、前記制御手段が、前記第１電流−電圧変換回路に供給される電流と前記第２電流−電圧変換回路に供給される電流を第２カレントミラー回路により比較し、前記第２カレントミラー回路の出力で第３カレントミラー回路をバイアスすることで前記第１電流−電圧変換回路と前記第２電流−電圧変換回路の電圧が等しくなるように制御する。
あるいは、前記制御手段が、前記第１カレントミラー回路を含む逆ワイドラーカレントミラー回路により自己バイアスされた第２カレントミラー回路である。
【００１２】
あるいは、第１電流−電圧変換回路と第２電流−電圧変換回路の電圧が等しくなるように制御する制御手段を有し、前記第１電流−電圧変換回路または前記第２電流−電圧変換回路に供給される電流値に比例する電流を出力する第１カレントミラー回路を有し、前記第１カレントミラー回路からの出力電流を第３抵抗を介して電圧を供給する基準電圧回路において、前記第１電流−電圧変換回路は第１バイポーラトランジスタのコレクタと第２バイポーラトランジスタのバースが共通接続されて構成され、前記第２電流−電圧変換回路はダイオード接続された第３バイポーラトランジスタと第１抵抗が直列接続され、さらに第２抵抗が並列接続されてなり、前記第１バイポーラトランジスタのベースは前記第２電流−電圧変換回路の出力端子に接続され、前記第２バイポーラトランジスタのコレクタは前記第１カレントミラー回路を駆動する。
【００１３】
あるいは、第１電流−電圧変換回路と第２電流−電圧変換回路の電圧が等しくなるように制御する制御手段を有し、前記第１電流−電圧変換回路または前記第２電流−電圧変換回路に供給される電流値に比例する電流を出力する第１カレントミラー回路を有し、前記第１カレントミラー回路からの出力電流を第３抵抗を介して電圧を供給する基準電圧回路において、前記第１電流−電圧変換回路は第１バイポーラトランジスタのコレクタと第２バイポーラトランジスタのバースが共通接続されて構成され、前記第２電流−電圧変換回路はダイオード接続された第３バイポーラトランジスタと第１抵抗が並列接続され、さらに第２抵抗が直列接続されてなり、前記第１バイポーラトランジスタのベースには前記第２電流−電圧変換回路の出力端子に接続され、前記第２バイポーラトランジスタのコレクタは前記第１カレントミラー回路を駆動する。
【００１４】
あるいは、第１電流−電圧変換回路と第２電流−電圧変換回路の電圧が等しくなるように制御する制御手段を有し、前記第１電流−電圧変換回路または前記第２電流−電圧変換回路に供給される電流値に比例する電流を出力する第１カレントミラー回路を有し、前記第１カレントミラー回路からの出力電流を第３抵抗を介して電圧を供給する基準電圧回路において、前記第１電流−電圧変換回路は第１ダイオード（またはダイオード接続された第１バイポーラトランジスタ）と第１抵抗が並列接続されてなり、前記第２電流−電圧変換回路は第２ダイオード（またはダイオード接続された第２バイポーラトランジスタ）と第２抵抗が直列接続され、さらに第３抵抗が並列接続されてなり、前記第１電流−電圧変換回路に供給される電流と前記第２電流−電圧変換回路に供給される電流を第２カレントミラー回路により比較し、前記第２カレントミラー回路の出力で第３カレントミラー回路をバイアスすることで前記第１電流−電圧変換回路と前記第２電流−電圧変換回路の電圧が等しくなるように制御する制御手段を有する。
【００１５】
あるいは、第１電流−電圧変換回路と第２電流−電圧変換回路の電圧が等しくなるように制御する制御手段を有し、前記第１電流−電圧変換回路または前記第２電流−電圧変換回路に供給される電流値に比例する電流を出力する第１カレントミラー回路を有し、前記第１カレントミラー回路からの出力電流を第３抵抗を介して電圧を供給する基準電圧回路において、前記第１電流−電圧変換回路は第１ダイオード（またはダイオード接続された第１バイポーラトランジスタ）と第１抵抗が並列接続されてなり、前記第２電流−電圧変換回路は第２ダイオード（またはダイオード接続された第２バイポーラトランジスタ）と第２抵抗が直列接続され、さらに第３抵抗が並列接続されてなり、前記制御手段が、前記第１カレントミラー回路を含む逆ワイドラーカレントミラー回路により自己バイアスされた第２カレントミラー回路を有する。
【００１６】
［作用］
ダイオード（またはダイオード接続されたバイポーラトランジスタ）と抵抗を直列接続し、さらに抵抗を並列接続することで0.7V程度の低電圧で温度特性が相殺された基準電流が得られる。さらに、オペアンプの基準となる電圧をダイオード（またはダイオード接続されたバイポーラトランジスタ）１個で構成することで小さなチップ面積で実現できる。
【発明の効果】
【００１７】
第１効果はチップ面積を小さくできることである。その理由は、ダイオードを２個だけしか用いないでも回路を構成できるからである。
第２効果は低電圧で動作させることができるということである。その理由は、出力電圧が１．２Ｖ以下の任意の電圧値に設定できるからである。
【発明を実施するための最良の形態】
【００１８】
以下に添付図面を参照して、本発明の基準電圧回路について詳細に説明する。
【００１９】
図２は、本発明の第１実施形態によるＣＭＯＳ基準電圧回路の構成を示す回路図である。図２を参照して、第１実施形態のＣＭＯＳ基準電圧回路は、オペアンプＡＰ１と、ＰチャンネルＣＭＯＳトランジスタＭＰ１〜ＭＰ３、ダイオードＤ１とＤ２、抵抗Ｒ１〜Ｒ３を有している。ダイオードＤ１，Ｄ２は、単一であり、ダイオード接続されたバイポーラトランジスタであってもよい。以下では、特に参照しない限り、ダイオードは、ダイオード接続されたバイポーラトランジスタを含む。
【００２０】
ソースが電源ＶＤＤに接続されたＰチャンネルＭＯＳトランジスタＭＰ１とＭＰ２とＭＰ３は、カレントミラー回路を構成している。ＣＭＯＳトランジスタＭＰ１のドレインと接地（ＧＮＤ）の間にはダイオードＤ１が設けられている。ダイオードＤ１は、第１電流−電圧変換回路１３を構成している。ＭＯＳトランジスタＭＰ２のドレインと接地の間には、抵抗Ｒ１とダイオードＤ２の直列回路と、それに並列に設けられた抵抗Ｒ２とが接続されている。抵抗Ｒ１、ダイオードＤ２、抵抗Ｒ２より構成される回路は、第２電流−電圧変換回路１５を構成している。ＭＯＳトランジスタＭＰ１と第１電流−電圧変換回路１３の間のノードＮ１はオペアンプＡＰ１の反転入力端子に接続されている。ＭＯＳトランジスタＭＰ２と第２電流−電圧変換回路１５の間のノードＮ２はオペアンプＡＰ１の非反転入力端子に接続されている。オペアンプＡＰ１の出力端子は、ＭＯＳトランジスタＭＰ１、ＭＰ２、ＭＰ３のゲートに接続されている。ＭＯＳトランジスタＭＰ３と接地の間には抵抗Ｒ３が接続され、ＭＯＳトランジスタＭＰ３と抵抗Ｒ３の間のノードＮ３からは基準出力電圧ＶＲＥＦが出力される。
【００２１】
ＭＯＳトランジスタＭＰ１〜ＭＰ３に共通のゲート電圧は、オペアンプＡＰ１の２つの入力端子電圧が等しくなるように、オペアンプＡＰ１により制御され、ＭＯＳトランジスタＭＰ１〜ＭＰ３の各々を流れる電流が制御されている。
【００２２】
ダイオードＤ１，Ｄ２の順方向電圧をＶＦ１，ＶＦ２とし、ＭＯＳトランジスタＭＰ２とＭＰ３の電流が等しいとすると、
Ｉ２＝Ｉ３＝ＶＦ１／Ｒ２＋（ＶＦ１−ＶＦ２）／Ｒ１
＝｛ＶＦ１＋（Ｒ２／Ｒ１）ΔＶＦ｝／Ｒ２ （14）
となる。ここでＶＦ１はおよそ−１．９ｍＶ／℃の温度特性を持つ。また、ＶＦ２もおよそ−１．９ｍＶ／℃の温度特性を持つ。
【００２３】
ここで、ダイオードＤ１，Ｄ２がいずれも単位ダイオードであるとすると、
ΔＶＦ＝ＶＴｌｎ｛Ｉ１／（Ｉ２−ＶＦ１／Ｒ２）｝ （15）
と表わされる。ここで、Ｉ１＝Ｉ２とすると、常にＩ１＞（Ｉ２−ＶＦ１／Ｒ２）であるから、Ｉ１／（Ｉ２−ＶＦ１／Ｒ２）｝＞１が成り立ち、（１５）式のｌｎの項は常に正（＞０）であることが理解される。すなわち、ΔＶＦは良く知られているようにこの回路においても正の温度特性を持つ。したがって、この温度特性は、熱電圧ＶＴ（その温度特性は０．００８５３ｍＶ／℃）にほぼ比例する。すなわち、（１４）式の｛ＶＦ１＋（Ｒ２／Ｒ１）ΔＶＦ｝の項の温度特性は、負の温度特性を持つＶＦ１と正の温度特性を持つΔＶＦを抵抗比（Ｒ２／Ｒ１）を設定して重み付け加算することでほぼ相殺することができる。
【００２４】
ここで、（１４）式の｛ＶＦ１＋（Ｒ２／Ｒ１）ΔＶＦ｝の項の温度特性を相殺できると、電流Ｉ２、Ｉ３は抵抗Ｒ２による温度特性以外にはほぼ温度特性を持たない電流であることになり、電流Ｉ２で駆動される第２電流−電圧変換回路の動作条件は従来技術の動作条件と同一になる。ただし、ダイオードＤ１とＤ２は単位ダイオードであり、両者の電流密度は当然異なるが、ダイオードＤ２の電流密度は抵抗Ｒ２に流れる電流分だけ小さくなる。したがって、上述したようにＩ１＝Ｉ２の場合にもＶＦ１＞ＶＦ２が常に成立している。
【００２５】
この時に、出力される基準電圧ＶＲＥＦは
ＶＲＥＦ＝Ｒ３＊Ｉ３
＝（Ｒ３／Ｒ２）＊｛ＶＦ１＋（Ｒ２／Ｒ１）ΔＶＦ｝ （16）
と表わされる。ここで、ＶＦ２は常温でおよそ５８０ｍＶとなるものとすると、ＶＦ１は常温で６２０ｍＶとなり、｛ＶＦ１＋（Ｒ３／Ｒ１）ΔＶＦ｝は、従来技術の説明と同様に、ほぼ１．２Ｖとなることがわかる。また、抵抗比（Ｒ３／Ｒ２）は温度特性を持たないから、出力される基準電圧ＶＲＥＦも温度特性が相殺された電圧となる。
【００２６】
ここで、抵抗比（Ｒ３／Ｒ２）は任意に設定でき、１＜（Ｒ３／Ｒ２）に設定すればＶＲＥＦは１．２Ｖよりも高い電圧となり、１＞（Ｒ３／Ｒ２）に設定すればＶＲＥＦは１．２Ｖよりも低い電圧となることは従来技術の場合と同様である。特に、ＶＲＥＦが１．２Ｖよりも低い電圧となる１＞（Ｒ３／Ｒ２）に設定する場合には、電源電圧を下げられる。例えば、ＶＲＥＦ＝１．０Ｖに設定すれば電源電圧が１．２Ｖ程度から動作させることができる。
【００２７】
なお、ダイオードの順方向電圧ＶＦの温度特性の非線形性、具体的には良く知られているように温度が低くなると鈍っていく特性を補正して多少お椀を伏せたような特性、具体的には常温でピークとなり、低温側と高温側では多少下がる特性を実現するために、ＭＯＳトランジスタＭＰ１とＭＰ２からなるカレントミラー回路の電流比は、１：１から多少変更する必要が生じることがある。あるいは、ダイオードＤ１とＤ２の電流密度を大きく異ならせるためにＭＯＳトランジスタＭＰ１のトランジスタサイズをＭＯＳトランジスタＭＰ２のトランジスタサイズに比べて大きな値に設定することもなされる。勿論、Ｄ２を単位ダイオードをＮ個並列接続してＤ１とＤ２の電流密度を大きく異ならせる手法も依然として有効である。ただし、この場合においても、もともとダイオードＤ１にはダイオードＤ２よりも大きな電流が流れることより、このＮの値はこれまでの１０〜１００などと大きな値ではなく、小さな自然数で良い。また、ダイオードＤ１に並列に接続される抵抗を省略することができ、チップ面積を小型化できる。
【００２８】
さらに言えば、図２を参照して、動作説明が簡単になるように、カレントミラー回路に単純カレントミラー回路を用いた場合について説明した。しかし、最近ではＣＭＯＳプロセスの微細化が著しく進み、トランジスタのチャネル長変調の影響が出やすくなっている。例えば、図２の回路においては、ＭＯＳトランジスタＭＰ１とＭＰ２とはドレイン−ソース電圧が等しいが、ＭＯＳトランジスタＭＰ３とはドレイン−ソース電圧に多少の違いが生じる。特に、温度変動時にはＭＰ１、ＭＰ２、ＭＰ３のドレイン−ソース電圧はダイオードの順方向電圧の温度特性による変動分だけ変動することになる。したがって、厳密に見れば極多少ではあるがトランジスタのチャネル長変調の影響が見出せる。このために、カレントミラー回路にカスコードカレントミラー回路などを用いてこの影響を低減することが通常行われている。
【００２９】
次に、本発明の第２実施形態による基準電圧回路を説明する。第２実施形態は、第１実施形態と同様であるが、図３に示されるように、第１実施形態の第２電流−電圧変換回路１５に代えて、第２電流−電圧変換回路１５Ａが採用されている。第２電流−電圧変換回路１５Ａでは、抵抗Ｒ２はダイオードＤ２と並列に接続され、さらに、抵抗Ｒ１と直列に接続されている。ここで、ダイオードＤ１、Ｄ２をいずれも単位ダイオードであるとすると、ＭＯＳトランジスタＭＰ１とＭＰ２はオペアンプＡＰ１により２つの入力端子電圧が等しくなるように制御される。ＭＯＳトランジスタＭＰ２とＭＰ３の電流が等しいとすると、
Ｉ２＝Ｉ３＝（ＶＦ１−ＶＦ２）／Ｒ１
＝ΔＶＦ／Ｒ１ （17）
となる。ＶＦ１はおよそ−１．９ｍＶ／℃の温度特性を持ち、また、ＶＦ２もおよそ−１．９ｍＶ／℃の温度特性を持つ。
【００３０】
ここで、ダイオードＤ１、Ｄ２をいずれも単位ダイオードであるとすると、
ΔＶＦ＝ＶＴｌｎ｛Ｉ１／（Ｉ２−ＶＦ２／Ｒ２）｝ （18）
と表わされる。ここで、Ｉ１＝Ｉ２とすると、常にＩ１＞（Ｉ２−ＶＦ２／Ｒ２）であるから、Ｉ１／（Ｉ２−ＶＦ２／Ｒ２）｝＞１が成り立ち、（１８）式のｌｎの項は常に正（＞０）であることが理解される。すなわち、
ΔＶＦ＝ＶＴｌｎ［１／｛１−ＶＦ２／（Ｉ２Ｒ２）｝］ （18）’
となる。（１７）式は（１４）式とは形が異なり、（１８）’式に示されるΔＶＦが正の温度特性を持つ訳ではない。ここでは、ΔＶＦがほとんど温度特性を持たないことを説明する。
【００３１】
（１８）’式において、ＶＴは温度に比例する正の温度特性（＋０．０８５３ｍＶ／℃）を持つ。また、［］内のＶＦ２はおよそ−１．９ｍＶ／℃前後の負の温度特性を持つ。簡単のために、抵抗Ｒ２の温度特性は無視できるほど小さいとすると、Ｒ２＞＞Ｒ１であるから、Ｉ２Ｒ２の積はＶＦ２を越える値となる（即ちＩ２Ｒ２＞ＶＦ２）。したがって、１／｛１−ＶＦ２／（Ｉ２Ｒ２）｝の値が１より大きな値、例えば２（それを与えるのはＩ２Ｒ２＝０．５ＶＦ２）とか３（それを与えるのはＩ２Ｒ２＝０．６６７ＶＦ２）とかの値をとり、このように設定された値を中心にして温度が変化すると、ｌｎ［１／｛１−ＶＦ２／（Ｉ２Ｒ２）｝］は、変動することになる。この変動する領域は、ｌｎ［１／｛１−ＶＦ２／（Ｉ２Ｒ２）｝］の関数においては比較的傾きが大きい領域にある。例えば、所望の電流Ｉ２が温度特性を持たない場合でも、ＶＦ２の持つ温度特性のために、｛１−ＶＦ２／（Ｉ２Ｒ２）｝は温度に準じて変化する。すなわち、この温度変化のために［１／｛１−ＶＦ２／（Ｉ２Ｒ２）｝］は負の温度特性となる。このために、ｌｎ［１／｛１−ＶＦ２／（Ｉ２Ｒ２）｝］も負の温度特性を持ち、温度が低くなると大きくなり、温度が高くなると小さくなる。
【００３２】
ここで、Ｉ２は、単位ダイオードＤ２に流れる電流と単位ダイオードＤ２に並列接続された抵抗Ｒ２に流れる電流の和である。したがって、単位ダイオードＤ１に流れる電流Ｉ１とこのＩ２が等しく制御されることでＩ２の温度特性は、抵抗Ｒ２に流れる電流の温度特性（負の温度特性を持つＶＦ２に準じた負の温度特性）と抵抗Ｒ２に流れる電流の温度特性（ＶＦ２とは逆の正の温度特性）とが互いに相殺されておよそ温度特性を持たなくなる。この時に、温度特性がほぼ相殺され、ｌｎ［１／｛１−ＶＦ２／（Ｉ２Ｒ２）｝］の［］内の値［１／｛１−ＶＦ２／（Ｉ２Ｒ２）｝］も温度が低くなると大きくなり、温度が高くなると小さくなる。ここで抵抗Ｒ１とＲ２の値を適切に設定することでＶＴの正の温度特性（その温度特性は０．０８５３ｍＶ／℃）をほぼ相殺するようにｌｎ［］の項の温度による変動を合わせ込むことができる。すなわち、ΔＶＦは温度特性がほぼ相殺された電圧となる。この時に、出力される基準電圧ＶＲＥＦは
ＶＲＥＦ＝Ｒ３＊Ｉ３
＝（Ｒ３／Ｒ１）ΔＶＦ （19）
と表わされる。また、抵抗比（Ｒ３／Ｒ１）は温度特性を持たないから、出力される基準電圧ＶＲＥＦも温度特性が相殺された電圧となる。ここで、抵抗比（Ｒ３／Ｒ１）は任意に設定でき、ΔＶＦは数十ｍＶから百数十ｍＶ程度の電圧であり、（Ｒ３／Ｒ１）＞１を設定する（（Ｒ３／Ｒ１）＞１）ことで、ＶＲＥＦは１．０Ｖよりも低い電圧に設定できる。この場合には、電源電圧を下げることが可能である。例えば、ＶＲＥＦ＝１．０Ｖに設定すれば、基準電圧回路は、１．２Ｖ程度の電源電圧から動作可能である。
【００３３】
次に、本発明の第３実施形態による基準電圧回路を説明する。ダイオードＤ１と、ダイオードＤ２と抵抗Ｒ１の直列接続に、さらに抵抗Ｒ２が並列に接続された第２電流−電圧変換回路トポロジ（Ｄ１，｛（Ｒ１−Ｄ２）／／Ｒ２｝）を使用する第３実施形態による基準電圧回路では、自己バイアス化によりオペアンプＡＰ１が省略されている。
【００３４】
図４は、第３実施形態による自己バイアス化を用いる基準電圧回路の一例を示す。ただし、簡単にするためにスタートアップ回路は省略されている。図４において、オペアンプＡＰ１が省略され、ＮチャネルＭＯＳトランジスタＭＮ１とＭＮ２が追加されている。ソースが電源ＶＤＤに接続されたＰチャネルトランジスタＭＰ１〜ＭＰ３はゲートが共通に接続され、トランジスタＭＰ２ではゲートとドレインが共通接続されている。ＮチャネルＭＯＳトランジスタＭＮ１とＭＮ２はゲートが共通に接続され、トランジスタＭＮ１はゲートとドレインが共通に接続されている。ＮチャネルＭＯＳトランジスタＭＮ１のドレインはＰチャンネルＭＯＳトランジスタＭＰ１のドレインに接続され、ＮチャネルＭＯＳトランジスタＭＮ１のソースは、第１電流−電圧変換回路１３に接続されている。ＮチャネルＭＯＳトランジスタＭＮ２のドレインはＰチャンネルＭＯＳトランジスタＭＰ１のドレインに接続され、ＮチャネルＭＯＳトランジスタＭＮ１のソースは、第２電流−電圧変換回路１５に接続されている。
【００３５】
したがって、ＰチャネルトランジスタＭＰ１とＭＰ２及びＮチャネルトランジスタＭＮ１とＭＮ２はそれぞれカレントミラー回路を構成しており、ＰチャネルトランジスタＭＰ１とＭＰ２のカレントミラー回路は、ＮチャネルトランジスタＭＮ１とＭＮ２のカレントミラー回路を自己バイアスしている。こうして、ＮチャネルトランジスタＭＮ１とＭＮ２に流れる電流は比例する。ＮチャネルトランジスタＭＮ１とＭＮ２とのトランジスタサイズが等しく、ＰチャネルトランジスタＭＰ１とＭＰ２とのトランジスタサイズが等しい場合には、ＮチャネルトランジスタＭＮ１とＭＮ２に流れる電流は等しくなる。いずれにしても自己バイアスされることでＮチャネルトランジスタＭＮ１とＭＮ２のそれぞれのゲート−ソース間電圧が等しくなり、第１電流−電圧変換回路１３、即ち、ダイオードＤ１に印加される電圧と、第２電流−電圧変換回路１５、即ちダイオードＤ２に直列接続された抵抗Ｒ１とそれらに並列に接続された抵抗Ｒ２を有する回路｛（Ｒ１−Ｄ２）／／Ｒ２｝に印加される電圧は等しくなる。（Ｄ１，｛（Ｒ１−Ｄ２）／／Ｒ２｝）には上述したオペアンプを用いた場合と等しい動作条件が実現できる。したがって、図２に示される第１実施形態の基準電圧回路と同等の特性が得られる。なお、ダイオードＤ１と回路｛（Ｒ１−Ｄ２）／／Ｒ２｝はＮチャネルトランジスタＭＮ１とＭＮ２のいずれで駆動しても良い。
【００３６】
次に、本発明の第４実施形態による基準電圧回路について説明する。第４実施形態による基準電圧回路では、上述と同様に、ダイオードＤ１を有する第１電流−電圧変換回路１３と、ダイオードＤ２と抵抗Ｒ２の並列接続に直列接続された抵抗Ｒ１を有する第２電流−電圧変換回路１５Ａの回路トポロジ（Ｄ１，｛Ｒ１−（Ｄ２／／Ｒ２）｝）についても自己バイアス化することで、図５のように、オペアンプを省略することができる。
ソースが電源ＶＤＤに接続されたＰチャネルトランジスタＭＰ１〜ＭＰ３はゲートが共通に接続され、トランジスタＭＰ２ではゲートとドレインが共通接続されている。ＮチャネルＭＯＳトランジスタＭＮ１とＭＮ２はゲートが共通に接続され、トランジスタＭＮ１はゲートとドレインが共通に接続されている。ＮチャネルＭＯＳトランジスタＭＮ１のドレインはＰチャンネルＭＯＳトランジスタＭＰ１のドレインに接続され、ＮチャネルＭＯＳトランジスタＭＮ１のソースは、第１電流−電圧変換回路１３に接続されている。ＮチャネルＭＯＳトランジスタＭＮ２のドレインはＰチャンネルＭＯＳトランジスタＭＰ１のドレインに接続され、ＮチャネルＭＯＳトランジスタＭＮ１のソースは、第２電流−電圧変換回路１５Ａに接続されている。したがって、ＰチャネルトランジスタＭＰ１とＭＰ２及びＮチャネルトランジスタＭＮ１とＭＮ２はそれぞれカレントミラー回路を構成しており、ＰチャネルトランジスタＭＰ１とＭＰ２のカレントミラー回路は、ＮチャネルトランジスタＭＮ１とＭＮ２のカレントミラー回路を自己バイアスしている。したがって、ＮチャネルトランジスタＭＮ１とＭＮ２に流れる電流は比例し、ＮチャネルトランジスタＭＮ１とＭＮ２とのトランジスタサイズが等しく、ＰチャネルトランジスタＭＰ１とＭＰ２とのトランジスタサイズが等しい場合には、ＮチャネルトランジスタＭＮ１とＭＮ２に流れる電流は等しくなる。いずれにしても自己バイアスされることでＮチャネルトランジスタＭＮ１とＭＮ２のそれぞれのゲート−ソース間電圧が等しくなり、第１電流−電圧変換回路１３、即ち、ダイオードＤ１に印加される電圧と、第２電流−電圧変換回路１５Ａ、即ちダイオードＤ２に直列接続された抵抗Ｒ１とそれらに並列に接続された抵抗Ｒ２を有する回路｛（Ｒ１−Ｄ２）／／Ｒ２｝に印加される電圧は等しくなる。（Ｄ１，｛（Ｒ１−Ｄ２）／／Ｒ２｝）には上述したオペアンプを用いた場合と等しい動作条件が実現できる。したがって、図３に示される第１実施形態の基準電圧回路と同等の特性が得られる。なお、ダイオードＤ１と回路｛（Ｒ１−Ｄ２）／／Ｒ２｝はＮチャネルトランジスタＭＮ１とＭＮ２のいずれで駆動しても良い。ただし、上述した図４，５に示した基準電圧回路においては、トランジスタのチャネル長変調の影響が出やすい。
【００３７】
次に、本発明の第５実施形態と第６実施形態による基準電圧回路について図６と図７を参照して説明する。これらの実施形態では、チャネル長変調の影響が低減されている。ただし、簡単にするためにスタートアップ回路は省略している。
【００３８】
図６を参照して、ソースが電源ＶＤＤに接続されたＰチャネルトランジスタＭＰ１からＭＰ３はカレントミラー回路を構成し、ＰチャネルトランジスタＭＰ２のゲートはドレインに接続されている。ＰチャネルトランジスタＭＰ４とＭＰ５はカレントミラー回路を構成し、トランジスタＭＰ４とＭＰ５のソースは電源ＶＤＤに接続され、トランジスタＭＰ４とＭＰ５のゲートは共通に接続され、トランジスタＭＰ４のゲートはそのドレインに接続されている。トランジスタＭＰ２とＭＰ４のドレインにはＮチャンネルトランジスタＭＮ２とＭＮ１のドレインがそれぞれ接続され、ＮチャンネルトランジスタＭＮ２とＭＮ１のゲートは共通に接続されている。ＮチャンネルトランジスタＭＮ２とＭＮ１のソースには、第１実施形態における第２電流−電圧変換回路１５と第１電流−電圧変換回路１３がそれぞれ接続されている。トランジスタＭＰ１とＭＰ５のドレインにはＮチャンネルトランジスタＭＮ４とＭＮ３のドレインがそれぞれ接続され、ＮチャンネルトランジスタＭＮ４とＭＮ３のゲートは共通に接続されている。トランジスタＭＮ３のゲートはそのドレインに接続され、トランジスタＭＮ４のドレインはトランジスタＭＮ１、ＭＮ２のゲートに接続されている。ＮチャンネルトランジスタＭＮ４とＭＮ３のソースと接地の間には、ダイオードＤ４とＤ３がそれぞれ接続されている。トランジスタＭＰ３に関しては上述の実施形態と同様である。
【００３９】
ＮチャネルトランジスタＭＮ１とＭＮ２のそれぞれに流れる電流は、ＰチャネルトランジスタＭＰ４とＭＰ５からなるカレントミラー回路とＰチャネルトランジスタＭＰ１とＭＰ２からなるカレントミラー回路を介して、ＮチャネルトランジスタＭＮ３とＭＮ４からなるカレントミラー回路において電流比較され、ＮチャネルトランジスタＭＮ１とＭＮ２のそれぞれに流れる電流が等しくなるようにＮチャネルトランジスタＭＮ１とＭＮ２の共通ゲート電圧が制御される。したがって、ＮチャネルトランジスタＭＮ１とＭＮ２のそれぞれのゲート−ソース間電圧が等しくなり、ダイオードＤ１に印加される電圧と、ダイオードＤ２と抵抗Ｒ１の直列接続に並列接続された抵抗Ｒ２を有する第２電流−電圧変換回路｛（Ｒ１−Ｄ２）／／Ｒ２｝１５に印加される電圧は等しくなり、（Ｄ１，｛（Ｒ１−Ｄ２）／／Ｒ２｝）には上述したオペアンプを用いた場合と等しい動作条件を実現できる。したがって、図２と同等の特性が得られ、基準電圧回路が実現できる。ここで、Ｄ３とＤ４はＮチャネルトランジスタＭＮ３とＭＮ４とのドレイン電圧を等しくするように挿入されている。なお、ダイオードＤ１と｛（Ｒ１−Ｄ２）／／Ｒ２｝はＮチャネルトランジスタＭＰ１とＭＰ２のいずれで駆動されても良い。
【００４０】
図７は、第６実施形態による基準電圧回路を示している。第６実施形態による基準電圧回路は、第５実施形態による基準電圧回路と同様でありが、第２電流−電圧変換回路１５が第２電流−電圧変換回路１５Ａが変更されている点で異なる。ＮチャネルトランジスタＭＮ１とＭＮ２のそれぞれに流れる電流は、ＰチャネルトランジスタＭＰ１とＭＰ２からなるカレントミラー回路とＰチャネルトランジスタＭＰ４とＭＰ５からなるカレントミラー回路を介して、ＮチャネルトランジスタＭＮ３とＭＮ４からなるカレントミラー回路において電流比較され、ＮチャネルトランジスタＭＮ１とＭＮ２のそれぞれに流れる電流が等しくなるようにＮチャネルトランジスタＭＮ１とＭＮ２の共通ゲート電圧が制御される。したがって、ＮチャネルトランジスタＭＮ１とＭＮ２のそれぞれのゲート−ソース間電圧が等しくなり、第１電流−電圧変換回路１３のダイオードＤ１に印加される電圧と、第２電流−電圧変換回路１５ＡのダイオードＤ２と抵抗Ｒ２の並列接続の直列接続された抵抗Ｒ１を有する回路｛Ｒ１−（Ｄ２／／Ｒ２）｝に印加される電圧は等しくなり、（Ｄ１，｛Ｒ１−（Ｄ２／／Ｒ２）｝）には上述したオペアンプを用いた場合と等しい動作条件が実現されることできる。したがって、図３と同等の特性が得られ、基準電圧回路が実現できる。ここで、ダイオードＤ３とＤ４はＮチャネルトランジスタＭＮ３とＭＮ４とのドレイン電圧が等しくなるように挿入されている。なお、Ｄ１と｛Ｒ１−（Ｄ２／／Ｒ２）｝はＮチャネルトランジスタＭＮ１とＭＮ２のいずれで駆動しても良い。
【００４１】
次に、本発明の第７実施形態と第８実施形態による基準電圧回路について図８と図９を参照して説明する。これらの実施形態では、チャネル長変調の影響が低減されている。尚、簡単にするためにスタートアップ回路は省略している。
【００４２】
図８を参照して、本発明の第７実施形態による基準電圧回路では、ＰチャネルトランジスタＭ１からＭＰ３のゲートは共通に接続されている。ＰチャネルトランジスタＭＰ２のソースと電源ＶＤＤの間には抵抗Ｒ４が挿入され、トランジスタＭＰ２のゲートはドレインと接続されている。ＰチャネルトランジスタＭＰ１とＭＰ３とＭＰ５のソースは電源ＶＤＤに接続されている。ＰチャネルトランジスタＭＰ２、ＭＰ１、ＭＰ５のドレインはＮチャンネルトランジスタＭＮ２、ＭＮ１、ＭＮ３のドレインにそれぞれ接続されている。トランジスタＭＰ５のゲートはトランジスタＭＰ１のドレインに接続されている。トランジスタＭＮ３のゲートは、そのドレインに接続されると共に、トランジスタＭＮ１とＭＮ２のゲートに接続されている。トランジスタＭＮ３のソースは、ダイオードＤ３を介して接地に接続されている。その他の接続は、第１実施形態と同様である。
【００４３】
ＰチャネルトランジスタＭＰ１からＭＰ３のゲート電圧が共通であるから、等しい電流が流せるように、ＰチャネルトランジスタＭＰ２のトランジスタサイズはＰチャネルトランジスタＭＰ１のトランジスタサイズよりも大きくしてある。ここで、ＰチャネルトランジスタＭＰ２とＭＰ１からなるカレントミラー回路は逆ワイドラーカレントミラー回路を構成している。したがって、ＮチャネルトランジスタＭＮ２に流れる電流が大きくなるとその分だけＰチャネルトランジスタＭＰ２に流れる電流が大きくなる。しかし、ＰチャネルトランジスタＭＰ１に流れる電流はそれ以上に大きくなるために、ＮチャネルトランジスタＭＮ１では増えた分の電流を流しきれなくなり、ＰチャネルトランジスタＭＰ１のドレイン電圧が高くなり、ＰチャネルトランジスタＭＰ１のドレインにゲートが接続されたＰチャネルトランジスタＭＰ５に流れる電流が減少する。したがって、ドレイン電流が共通であるＮチャネルトランジスタＭＮ３に流れる電流も減少する。ここで、ＮチャネルトランジスタＭＮ３とＮチャネルトランジスタＭＮ１とはカレントミラー回路を構成しており、ＮチャネルトランジスタＭＮ１とＮチャネルトランジスタＭＮ２とはゲート電圧が共通になっているから、ＭＮ１〜ＭＮ３の共通ゲート電圧が低下し、したがって、ＮチャネルトランジスタＭＮ２に流れる電流も減少する。すなわち、ＮチャネルトランジスタＭＮ１〜ＭＮ３とＰチャネルトランジスタＭＰ１〜ＭＰ３とＭＰ５からなる電流ループは負帰還回路を構成しており、逆ワイドラーカレントミラー回路を介してＮチャネルトランジスタＭＮ１とＮチャネルトランジスタＭＮ２の電流が所定の値になるように、この例では等しくなるように、ＮチャネルトランジスタＭＮ１とＭＮ２の共通ゲート電圧が制御される。
【００４４】
したがって、ＮチャネルトランジスタＭＮ１とＭＮ２のそれぞれのゲート−ソース間電圧が等しくなり、ダイオードＤ１を有する第１電流−電圧変換回路１３に印加される電圧と、ダイオードＤ２と抵抗Ｒ１の直列接続に並列接続された抵抗Ｒ２を有する第２電流−電圧変換回路１５｛（Ｒ１−Ｄ２）／／Ｒ２｝に印加される電圧は等しくなり、（Ｄ１，｛（Ｒ１−Ｄ２）／／Ｒ２｝）には上述したオペアンプを用いた場合と等しい動作条件が実現できる。したがって、図２と同等の特性が得られ、基準電圧回路が実現できる。ここで、ダイオードＤ３はＮチャネルトランジスタＭＮ３のゲート電圧がＮチャネルトランジスタＭＮ１とＭＮ２のゲート電圧と等しくなるように挿入している。なお、Ｄ１と｛（Ｒ１−Ｄ２）／／Ｒ２｝はＮチャネルトランジスタＭＮ１とＭＮ２のいずれで駆動しても良い。
【００４５】
図９を参照して、第８実施形態による基準電圧回路を説明する。第８実施例の基準電圧回路の構成は、第７実施形態による基準電圧回路と同様であり、このなる点は、第２電流−電圧変換回路１５が第２電流−電圧変換回路１５Ａに置換されていることである。ＰチャネルトランジスタＭＰ２のソースには抵抗Ｒ４が挿入され、ＰチャネルトランジスタＭＰ１とゲート電圧が共通であるから、等しい電流が流せるように、ＰチャネルトランジスタＭＰ２のトランジスタサイズはＰチャネルトランジスタＭＰ１のトランジスタサイズよりも大きくしてある。ここで、ＰチャネルトランジスタＭＰ２とＭＰ１からなるカレントミラー回路は逆ワイドラーカレントミラー回路を構成している。したがって、ＮチャネルトランジスタＭＮ２に流れる電流が大きくなるとその分だけＰチャネルトランジスタＭＰ２に流れる電流が大きくなる。しかし、ＰチャネルトランジスタＭＰ１に流れる電流はそれ以上に大きくなるために、ＮチャネルトランジスタＭＮ１では増えた分の電流を流しきれなくなり、ＰチャネルトランジスタＭＰ１のドレイン電圧が高くなり、ＰチャネルトランジスタＭＰ１のドレインにゲートが接続されたＰチャネルトランジスタＭＰ５に流れる電流が減少する。したがって、ドレイン電流が共通であるＮチャネルトランジスタＭＮ３に流れる電流も減少する。ここで、ＮチャネルトランジスタＭＮ３とＮチャネルトランジスタＭＮ１とはカレントミラー回路を構成しており、ＮチャネルトランジスタＭＮ１とＮチャネルトランジスタＭＮ２とはゲート電圧が共通になっているから、ＭＮ１〜ＭＮ３の共通ゲート電圧が低下し、したがって、ＮチャネルトランジスタＭＮ２に流れる電流も減少する。すなわち、ＮチャネルトランジスタＭＮ１〜ＭＮ３とＰチャネルトランジスタＭＰ１、ＭＰ２、ＭＰ５からなる電流ループは負帰還回路を構成しており、逆ワイドラーカレントミラー回路を介してＮチャネルトランジスタＭＮ１とＮチャネルトランジスタＭＮ２の電流が所定の値になるように、この例では等しくなるように、ＮチャネルトランジスタＭＮ１とＭＮ２の共通ゲート電圧が制御される。したがって、ＮチャネルトランジスタＭＮ１とＭＮ２のそれぞれのゲート−ソース間電圧が等しくなり、第１電流−電圧変換回路１３のダイオードＤ１に印加される電圧と、第２電流−電圧変換回路１５ＡのダイオードＤ２と抵抗Ｒ２の並列接続に直列接続された抵抗Ｒ１を有する回路｛Ｒ１−（Ｄ２／／Ｒ２）｝に印加される電圧は等しくなり、（Ｄ１，｛Ｒ１−（Ｄ２／／Ｒ２）｝）には上述したオペアンプを用いた場合と等しい動作条件が実現できる。したがって、図３と同等の特性が得られ、基準電圧回路が実現できる。ここで、ダイオードＤ３はＮチャネルトランジスタＭＮ３のゲート電圧がＮチャネルトランジスタＭＮ１とＭＮ２のゲート電圧と等しくなるように挿入している。なお、Ｄ１と｛Ｒ１−（Ｄ２／／Ｒ２）｝はＮチャネルトランジスタＭＮ１とＭＮ２のいずれで駆動しても良い。
【００４６】
次に、本発明の第９実施形態と第１０実施形態による基準電圧回路について図１０、図１１を参照して説明する。上述の実施形態におけるダイオードをバイポーラトランジスタに置き換えることで低電圧化が計られる。ただし、簡単にするためにスタートアップ回路は省略している。
【００４７】
図１０を参照して、本発明の第９実施形態による基準電圧回路では、ＰチャンネルトランジスタＭＰ１’、ＭＰ２’、ＭＰ３’、ＭＰ６’、ＭＰ７、ＭＰ８’のソースは電源ＶＤＤに接続され、トランジスタＭＰ７以外のトランジスタのゲートは互いに接続されている。ＰチャンネルトランジスタＭＰ１’、ＭＰ２’、ＭＰ３’、ＭＰ６’、ＭＰ８’のドレインは、ＰチャンネルトランジスタＭＰ１、ＭＰ２、ＭＰ３、ＭＰ６、ＭＰ８のソースにそれぞれ接続されている。ＰチャンネルトランジスタＭＰ１、ＭＰ２、ＭＰ３、ＭＰ６、ＭＰ７、ＭＰ８のゲートは共通に接続されている。トランジスタＭＰ７のゲートはそのドレインに接続され、トランジスタＭＰ６のドレインはトランジスタＭＰ６’のゲートに接続されている。トランジスタＭＰ７とＭＰ８のドレインには、ＮチャンネルトランジスタＭＮ３とＭＮ４のドレインがそれぞれ接続されている。トランジスタＭＮ３とＭＮ４のゲートは互いに接続され、またトランジスタＭＮ３のドレインに接続されている。トランジスタＭＮ３とＭＮ４のソースは接地されている。トランジスタＭＰ６のドレインはトランジスタＱ３のコレクタに接続され、トランジスタＱ３のエミッタは接地されている。トランジスタＭＰ１のドレインは、トランジスタＱ３のベースと第１電流−電圧変換回路１３Ｂに接続されている。トランジスタＭＰ２のドレインは、第２電流−電圧変換回路１５Ｂに接続されている。第１電流−電圧変換回路１３Ｂは、接地されたエミッタとトランジスタＭＰ１のドレインに接続されたコレクタを有するバイポーラトランジスタＱ１を有している。第２電流−電圧変換回路１５Ｂは、バイポーラトランジスタＱ２と抵抗Ｒ１とＲ２とを有している。バイポーラトランジスタＱ２のコレクタは、トランジスタＭＰ２のドレインに接続され、また抵抗Ｒ２を介して接地されている。また、バイポーラトランジスタＱ２のエミッタは抵抗Ｒ１を介して接地されている。トランジスタＱ２のベースは、そのコレクタに接続され、またトランジスタＱ１のベースに接続されている。トランジスタＭＰ３のドレインは、抵抗Ｒ３を介して接地されている。
【００４８】
図１０において、バイポーラトランジスタＱ２とバイポーラトランジスタＱ１とは逆ワイドラーカレントミラー回路を構成しており、共通ベース−グランド（ＧＮＤ）間には抵抗Ｒ２が挿入されている。したがって、コスコードトランジスタＭＰ２’とＭＰ２に流れる電流が増えるとＱ２に流れる電流が増え、抵抗Ｒ２に流れる電流も増え、電流の増加分を吸収する。ここでＲ２＞＞Ｒ１であるから、抵抗Ｒ１での電圧降下の増加は小さく、抵抗Ｒ２の端子間電圧の上昇はわずかである。しかし、抵抗Ｒ２での電圧降下の増加分はそのままバイポーラトランジスタＱ１のベース−エミッタ間電圧となり、バイポーラトランジスタＱ１に流れる電流の増加分は大きな値となる。この時にコスコードトランジスタＭＰ１とＭＰ１’に流れる電流はコスコードトランジスタＭＰ２とＭＰ２’に流れる電流と等しいから、バイポーラトランジスタＱ１に供給する電流が足りなくなり、バイポーラトランジスタＱ１のコレクタ電圧が低下する。ここで、バイポーラトランジスタＱ３のベースはバイポーラトランジスタＱ１のコレクタに接続されているために、バイポーラトランジスタＱ３に流れる電流が減少する。ここで、バイポーラトランジスタＱ３は自己バイアスしているカスコードカレントミラー回路を駆動しているから、コスコードトランジスタＭＰ２とＭＰ２’に流れる電流も減少し、所定の電流値に落ち着くことになる。すなわち、バイポーラトランジスタＱ１〜Ｑ３と自己バイアス回路を構成しているカスコードカレントミラー回路との間で負帰還の電流ループを形成していることがわかる。
【００４９】
この時に、コスコードトランジスタＭＰ２とＭＰ２’に流れる電流はコスコードトランジスタＭＰ３とＭＰ３’に流れる電流ＩＯＵＴと等しいとすると、
ＩＯＵＴ＝ＶＢＥ１／Ｒ２＋（ＶＢＥ１−ＶＢＥ２）／Ｒ１
＝｛ＶＢＥ１＋（Ｒ２／Ｒ１）ΔＶＢＥ｝／Ｒ２ （20）
となる。ここでＶＢＥ１はおよそ−１．９ｍＶ／℃の温度特性を持つ。また、ＶＢＥ２もおよそ−１．９ｍＶ／℃の温度特性を持つ。トランジスタＱ１、Ｑ２をいずれも単位トランジスタであるとすると、
ΔＶＢＥ＝ＶＴｌｎ｛ＩＣ１／（IＣ２−ＶＢＥ１／Ｒ２）｝ （21）
と表わされる。ここで、ＩＣ１＝ＩＣ２とすると常にＩＣ１＞（ＩＣ２−ＶＢＥ１／Ｒ２）であるから、ＩＣ１／（ＩＣ２−ＶＢＥ１／Ｒ２）｝＞１が成り立ち、（２１）式のｌｎの項は常に正（＞０）であることが理解される。すなわち、ΔＶＢＥは良く知られているようにこの回路においても正の温度特性を持つようになる。したがって、この温度特性は熱電圧ＶＴ（その温度特性は０．０８５３ｍＶ／℃）にほぼ比例する。すなわち、（２０）式の｛ＶＢＥ１＋（Ｒ２／Ｒ１）ΔＶＢＥ｝の項の温度特性は、負の温度特性を持つＶＢＥ１と正の温度特性を持つΔＶＢＥを抵抗比（Ｒ２／Ｒ１）を設定して重み付け加算することでほぼ相殺することができる。
【００５０】
ここで、（２０）式の｛ＶＢＥ１＋（Ｒ２／Ｒ１）ΔＶＢＥ｝の項の温度特性を相殺できると、電流ＩＣ２、ＩＯＵＴは抵抗Ｒ２による温度特性以外にはほぼ温度特性を持たない電流であることになる。この時に、出力される基準電圧ＶＲＥＦは
ＶＲＥＦ＝Ｒ３×ＩＯＵＴ
＝（Ｒ３／Ｒ２）｛ＶＢＥ１＋（Ｒ２／Ｒ１）ΔＶＢＥ｝ （22）
と表わされる。ここで、ＶＢＥ２は常温でおよそ５８０ｍＶとなるものとすると、ＶＢＥ１は常温で６２０ｍＶとなり、｛ＶＢＥ１＋（Ｒ３／Ｒ１）ΔＶＢＥ｝は、同様に、ほぼ１．２Ｖとなることがわかる。また、抵抗比（Ｒ３／Ｒ２）は温度特性を持たないから、出力される基準電圧ＶＲＥＦも温度特性が相殺された電圧となる。ここで、抵抗比（Ｒ３／Ｒ２）は任意に設定でき、１＜（Ｒ３／Ｒ２）に設定すればＶＲＥＦは１．２Ｖよりも高い電圧となり、１＞（Ｒ３／Ｒ２）に設定すればＶＲＥＦは１．２Ｖよりも低い電圧となることは従来技術の場合と同様である。特に、ＶＲＥＦが１．２Ｖよりも低い電圧となる１＞（Ｒ３／Ｒ２）に設定する場合には、電源電圧を下げられる。例えば、ＶＲＥＦ＝０．８Ｖに設定すれば、カスコードカレントミラー回路でバイアスしているために多少電源電圧は高くなり、
電源電圧が１．２Ｖ程度から動作させることができる。
【００５１】
次に、図１１を参照して、本発明の第１０実施形態による基準電圧回路は、第９実施形態による基準電圧回路と同様であり、異なる点は、第２電流−電圧変換回路１５Ｂが第２電流−電圧変換回路１Ｃに置換されている点にある。第２電流−電圧変換回路１Ｃでは、抵抗Ｒ１の一端がＰチャンネルトランジスタＭＰ２のドレインとトランジスタＱ１のベースに接続されている。抵抗Ｒ１の他端は、抵抗Ｒ２を介して接地され、またトランジスタＱ２のコレクタに接続されている。トランジスタＱ２のベースはコレクタに接続され、エミッタは接地されている。
【００５２】
図１１において、バイポーラトランジスタＱ２とバイポーラトランジスタＱ１とは逆ワイドラーカレントミラー回路を構成しており、バイポーラトランジスタＱ２のベース−グランド（ＧＮＤ）間には抵抗Ｒ２が挿入されている。したがって、コスコードトランジスタＭＰ２とＭＰ２’に流れる電流が増えるとＱ２に流れる電流が増え、抵抗Ｒ２に流れる電流も増え、電流の増加分を吸収する。ここでＲ２＞＞Ｒ１であるから、抵抗Ｒ１での電圧降下の増加は小さく、また、バイポーラトランジスタＱ２のベース−エミッタ間電圧は流れる電流に対して対数圧縮されるためにほとんど抵抗Ｒ２の端子間電圧は上昇しない。しかし、抵抗Ｒ２での電圧降下の増加分はそのままバイポーラトランジスタＱ１のベース−エミッタ間電圧となり、バイポーラトランジスタＱ１に流れる電流の増加分は大きな値となる。この時にコスコードトランジスタＭＰ１とＭＰ１’に流れる電流はコスコードトランジスタＭＰ２とＭＰ２’に流れる電流と等しいから、バイポーラトランジスタＱ１に供給する電流が足りなくなり、バイポーラトランジスタＱ１のコレクタ電圧が低下する。ここで、バイポーラトランジスタＱ３のベースはバイポーラトランジスタＱ１のコレクタに接続されているために、バイポーラトランジスタＱ３に流れる電流が減少する。ここで、バイポーラトランジスタＱ３は自己バイアスしているカスコードカレントミラー回路を駆動しているから、コスコードトランジスタＭＰ２とＭＰ２’に流れる電流も減少し、所定の電流値に落ち着くことになる。すなわち、バイポーラトランジスタＱ１〜Ｑ３と自己バイアス回路を構成しているカスコードカレントミラー回路との間で負帰還の電流ループを形成していることがわかる。
【００５３】
この時に、コスコードトランジスタＭＰ２とＭＰ２’に流れる電流はコスコードトランジスタＭＰ３〜ＭＰ３’に流れる電流ＩＯＵＴと等しいとすると、
ＩＯＵＴ＝（ＶＢＥ１−ＶＢＥ２）／Ｒ１
＝ΔＶＢＥ／Ｒ１ （23）
となる。ここでＶＢＥ１はおよそ−１．９ｍＶ／℃の温度特性を持つ。また、ＶＢＥ２もおよそ−１．９ｍＶ／℃の温度特性を持つ。ここで、Ｑ１、Ｑ２をいずれも単位トランジスタであるとすると、
ΔＶＢＥ＝ＶＴｌｎ｛ＩＣ１／（ＩＣ２−ＶＢＥ２／Ｒ２）｝ （24）
と表わされる。ここで、ＩＣ１＝ＩＣ２とすると常にＩＣ１＞（ＩＣ２−ＶＢＥ２／Ｒ２）であるから、ＩＣ１／（ＩＣ２−ＶＢＥ２／Ｒ２）｝＞１が成り立ち、（２４）式のｌｎの項は常に正（＞０）であることが理解される。すなわち、
ΔＶＢＥ＝ＶＴｌｎ［１／｛１−ＶＢＥ２／（ＩＣ２Ｒ２）｝］ （24）’
となる。（２３）式は（２０）式とは形が異なり、（２４）’式に示すΔＶＢＥが正の温度特性を持つ訳ではない。ここでは、ΔＶＢＥがほとんど温度特性を持たないことを説明する。
【００５４】
（２４）’式において、ＶＴは温度に比例する正の温度特性（＋０．０８５３ｍＶ／℃）を持つ。また、（２４）’式の［］内のＶＢＥ２はおよそ−１．９ｍＶ／℃前後の負の温度特性を持つ。簡単のために、抵抗Ｒ２の温度特性は無視できるほど小さいとすると、Ｒ２＞＞Ｒ１であるから、ＩＣ２Ｒ２の積はＶＢＥ２を越える（ＩＣ２Ｒ２＞ＶＢＥ２）値となる。したがって、ｌｎ［１／｛１−ＶＢＥ２／（ＩＣ２Ｒ２）｝］は１／｛１−ＶＢＥ２／（ＩＣ２Ｒ２）｝の値が１より大きな、例えば２（それを与えるのはＩＣ２Ｒ２＝０．５ＶＢＥ２）とか３（それを与えるのはＩＣ２Ｒ２＝０．６６７ＶＢＥ２）とかの値となり、このように設定された値を中心にして温度が変化すると変動することになる。この変動する領域は、ｌｎ［１／｛１−ＶＢＥ２／（ＩＣ２Ｒ２）｝］の関数においては比較的傾きが大きい領域にある。例えば、所望のＩＣ２が温度特性を持たない場合でも、ＶＢＥ２の持つ温度特性のために｛１−ＶＢＥ２／（ＩＣ２Ｒ２）｝は温度に準じて変化する。すなわち、この温度変化のために［１／｛１−ＶＢＥ２／（ＩＣ２Ｒ２）｝］は負の温度特性となる。このために、ｌｎ［１／｛１−ＶＢＥ２／（ＩＣ２Ｒ２）｝］も負の温度特性を持ち、温度が低くなると大きくなり、温度が高くなると小さくなる。
【００５５】
ここで、ＩＣ２は、単位トランジスタＱ２に流れる電流と単位トランジスタＱ２に並列接続された抵抗Ｒ２に流れる電流の和である。したがって、単位トランジスタＱ１に流れる電流ＩＣ１とこのＩＣ２が等しく制御されることでＩＣ２の温度特性は、抵抗Ｒ２に流れる電流の温度特性（負の温度特性を持つＶＢＥ２に準じた負の温度特性）と抵抗Ｒ２に流れる電流の温度特性（ＶＢＥ２とは逆の正の温度特性）とが互いに相殺されておよそ温度特性を持たなくなる。この時に、温度特性がほぼ相殺され、ｌｎ［１／｛１−ＶＢＥ２／（ＩＣ２Ｒ２）｝］の［］内の値［１／｛１−ＶＢＥ２／（ＩＣ２Ｒ２）｝］も温度が低くなると大きくなり、温度が高くなると小さくなる。ここで抵抗Ｒ１とＲ２の値を設定することでＶＴの正の温度特性（その温度特性は０．０８５３ｍＶ／℃）をほぼ相殺するようにｌｎ［］の温度による変動を合わせ込むことができる。すなわち、ΔＶＢＥは温度特性がほぼ相殺された電圧となる。
【００５６】
この時に、出力される基準電圧ＶＲＥＦは
ＶＲＥＦ＝Ｒ３＊ＩＯＵＴ
＝（Ｒ３／Ｒ１）ΔＶＦ （25）
と表わされる。また、抵抗比（Ｒ３／Ｒ１）は温度特性を持たないから、出力される基準電圧ＶＲＥＦも温度特性が相殺された電圧となる。ここで、抵抗比（Ｒ３／Ｒ１）は任意に設定でき、ΔＶＢＥは数十ｍＶから百数十ｍＶ程度の電圧であり、（Ｒ３／Ｒ１）＞1を設定する（（Ｒ３／Ｒ１）＞１）ことで、ＶＲＥＦは１．０Ｖよりも低い電圧に設定できる。この場合には、電源電圧を下げられる。例えば、ＶＲＥＦ＝１．０Ｖに設定すれば電源電圧が１．２Ｖ程度から動作させることができる。
【００５７】
以上、図１０、図１１に示した回路は、チャネル長変調の影響を低減する意図があり、カスコードカレントミラー回路で自己バイアスした場合を示した。こうしたカスコードカレントミラー回路を用いるやり方はこれまで説明したいずれの基準電圧回路にも適用可能であることは言を待たない。また、ＮチャネルトランジスタとＮチャネルトランジスタも用いたｂｉ−ＣＭＯＳの場合に相当しているが、ＮＰＮトランジスタの他にＰＮＰトランジスタが形成できるのであればバイポーラプロセスでも実現できる。
【００５８】
最後に、図１に示した従来例の回路に自己バイアス化手法を適用するとオペアンプを省略することができる。ただし、ダイオード間の電流密度を異ならせるためにＤ２は１０〜１００程度を並列接続する必要があり、チップ面積においては優位性がない。ただし、図４と図５に示した自己バイアス化手法は、本発明者による技術セミナー配布資料（2002年3月）に記載されており周知である。あるいはＤｅｓｉｇｎ Ｗａｖｅ Ｍａｇａｚｉｎｅ ２００２ Ａｕｇｕｓｔ（ｐｐ．１５３−１５８）にも掲載されている。
【００５９】
図１に示した従来例の回路に図６と図７に示した自己バイアス化手法を適用すると図１２に示される回路が構成される。図６と図７に示した回路の動作説明と同様に、図１２においてもＭＯＳトランジスタＭＰ１とＭＰ２のソース電圧は等しくなるように制御され、（１３）式が得られ、基準電圧回路が実現できる。さらに、図８と図９に示した自己バイアス化手法を適用すると図１３に示される回路が構成される。図８と図９に示した回路の動作説明と同様に、逆ワイドラーカレントミラー回路を介して自己バイアスすることで、図１３においてもＭＯＳトランジスタＭＰ１とＭＰ２のソース電圧は等しくなるように制御され、（１３）式が得られ、基準電圧回路が実現できる。
【図面の簡単な説明】
【００６０】
【図１】図１は、従来の基準電圧回路の構成を示す回路図である。
【図２】図２は、本発明の第１実施形態による基準電圧回路の構成を示す回路図である。
【図３】図３は、本発明の第２実施形態による基準電圧回路の構成を示す回路図である。
【図４】図４は、本発明の第３実施形態による基準電圧回路の構成を示す回路図である。
【図５】図５は、本発明の第４実施形態による基準電圧回路の構成を示す回路図である。
【図６】図６は、本発明の第５実施形態による基準電圧回路の構成を示す回路図である。
【図７】図７は、本発明の第６実施形態による基準電圧回路の構成を示す回路図である。
【図８】図８は、本発明の第７実施形態による基準電圧回路の構成を示す回路図である。
【図９】図９は、本発明の第８実施形態による基準電圧回路の構成を示す回路図である。
【図１０】図１０は、本発明の第９実施形態による基準電圧回路の構成を示す回路図である。
【図１１】図１１は、本発明の第１０実施形態による基準電圧回路の構成を示す回路図である。
【図１２】図１２は、図１に示した回路に図６と図７に示した自己バイアス化手法が適用されたときの回路の構成を示す回路図である。
【図１３】図１３は、図１に示した回路に図８と図９に示した自己バイアス化手法が適用されたときの回路の構成を示す回路図である。
【符号の説明】
【００６１】
ＭＰ１−ＭＰ８：ＰチャンネルＭＯＳトランジスタ
ＭＮ１−ＭＮ４：ＮチャンネルＭＯＳトランジスタ
Ｄ１−Ｄ４：ダイオード
Ｒ１−Ｒ５：抵抗
Ｑ１−Ｑ３：バイポーラトランジスタ
【特許請求の範囲】
【請求項１】
第１電流−電圧変換回路と、
第２電流−電圧変換回路と、
前記第１電流−電圧変換回路と第２電流−電圧変換回路の電圧が等しくなるように制御する制御部と、
前記第１電流−電圧変換回路または前記第２電流−電圧変換回路に供給される電流値に比例する電流を出力する第１カレントミラー回路と、
前記第１カレントミラー回路からの出力電流を第３抵抗を介して電圧を供給する基準電圧回路であって、
前記第１電流−電圧変換回路は、第１ダイオードまたはダイオード接続された第１バイポーラトランジスタを有し、
前記第２電流−電圧変換回路は、第２ダイオードまたはダイオード接続された第２バイポーラトランジスタと第１抵抗の直列接続に並列接続された第２抵抗を有する
基準電圧回路。
【請求項２】
第１電流−電圧変換回路と、
第２電流−電圧変換回路と、
前記第１電流−電圧変換回路と第２電流−電圧変換回路の電圧が等しくなるように制御する制御部と、
前記第１電流−電圧変換回路または前記第２電流−電圧変換回路に供給される電流値に比例する電流を出力する第１カレントミラー回路と、
前記第１カレントミラー回路からの出力電流を第３抵抗を介して電圧を供給する基準電圧回路であって、
前記第１電流−電圧変換回路は、第１ダイオードまたはダイオード接続された第１バイポーラトランジスタを有し、
前記第２電流−電圧変換回路は、第２ダイオードまたはダイオード接続された第２バイポーラトランジスタと第１抵抗の並列接続に直列接続された第２抵抗を有する
基準電圧回路。
【請求項３】
請求項１および請求項２に記載の基準電圧回路において、
前記制御部は、差動増幅器あるいはオペアンプである
基準電圧回路。
【請求項４】
請求項１および請求項２に記載の基準電圧回路において、
前記制御部は、前記第１カレントミラー回路を含むカレントミラー回路により自己バイアスされた第２カレントミラー回路である
基準電圧回路。
【請求項５】
請求項１および請求項２に記載の基準電圧回路において、
前記制御部が、前記第１電流−電圧変換回路に供給される電流と前記第２電流−電圧変換回路に供給される電流を第２カレントミラー回路により比較し、前記第２カレントミラー回路の出力で第３カレントミラー回路をバイアスすることで前記第１電流−電圧変換回路と前記第２電流−電圧変換回路の電圧が等しくなるように制御する
基準電圧回路。
【請求項６】
請求項１および請求項２に記載の基準電圧回路において、
前記制御部が、前記第１カレントミラー回路を含む逆ワイドラーカレントミラー回路により自己バイアスされた第２カレントミラー回路である
基準電圧回路。
【請求項７】
第１電流−電圧変換回路と、
第２電流−電圧変換回路と、
前記第１電流−電圧変換回路と第２電流−電圧変換回路の電圧が等しくなるように制御する制御部と、
前記第１電流−電圧変換回路または前記第２電流−電圧変換回路に供給される電流値に比例する電流を出力する第１カレントミラー回路と、
前記第１カレントミラー回路からの出力電流を第３抵抗を介して電圧を供給する基準電圧回路であって、
前記第１電流−電圧変換回路は、第１バイポーラトランジスタを有し、
前記第２電流−電圧変換回路では、ダイオード接続された第２バイポーラトランジスタと第１抵抗が直列接続され、さらに第２抵抗が並列接続されており、前記第１バイポーラトランジスタのベースと前記第２バイポーラトランジスタのベースが共通接続され、
第３バイポーラトランジスタのベースは、前記第１電流−電圧変換回路の出力端子に接続され、前記第３バイポーラトランジスタのコレクタは前記第１カレントミラー回路を駆動する
基準電圧回路。
【請求項８】
第１電流−電圧変換回路と、
第２電流−電圧変換回路と、
前記第１電流−電圧変換回路と第２電流−電圧変換回路の電圧が等しくなるように制御する制御部と、
前記第１電流−電圧変換回路または前記第２電流−電圧変換回路に供給される電流値に比例する電流を出力する第１カレントミラー回路と、
前記第１カレントミラー回路からの出力電流を第３抵抗を介して電圧を供給する基準電圧回路であって、
前記第１電流−電圧変換回路は、第１バイポーラトランジスタを有し、
前記第２電流−電圧変換回路では、ダイオード接続された第２バイポーラトランジスタと第１抵抗が並列接続され、さらに第２抵抗が直列接続されており、前記第１バイポーラトランジスタのベースは、前記第２抵抗に接続され、
第３バイポーラトランジスタのベースは前記第１バイポーラトランジスタのコレクタに接続され、前記第３バイポーラトランジスタのコレクタは前記第１カレントミラー回路を駆動する
基準電圧回路
【請求項９】
第１電流−電圧変換回路と、
第２電流−電圧変換回路と、
前記第１電流−電圧変換回路と第２電流−電圧変換回路の電圧が等しくなるように制御する制御部と、
前記第１電流−電圧変換回路または前記第２電流−電圧変換回路に供給される電流値に比例する電流を出力する第１カレントミラー回路と、
前記第１カレントミラー回路からの出力電流を第３抵抗を介して電圧を供給する基準電圧回路であって、
前記第１電流−電圧変換回路では、第１ダイオードまたはダイオード接続された第１バイポーラトランジスタと第１抵抗が並列接続されており、
前記第２電流−電圧変換回路では、第２ダイオードまたはダイオード接続された第２バイポーラトランジスタと第２抵抗が直列接続され、さらに第３抵抗が並列接続されており、
前記制御部が、前記第１電流−電圧変換回路に供給される電流と前記第２電流−電圧変換回路に供給される電流を第２カレントミラー回路により比較し、前記第２カレントミラー回路の出力で第３カレントミラー回路をバイアスすることで前記第１電流−電圧変換回路と前記第２電流−電圧変換回路の電圧が等しくなるように制御する
基準電圧回路。
【請求項１０】
第１電流−電圧変換回路と、
第２電流−電圧変換回路と、
前記第１電流−電圧変換回路と第２電流−電圧変換回路の電圧が等しくなるように制御する制御部と、
前記第１電流−電圧変換回路または前記第２電流−電圧変換回路に供給される電流値に比例する電流を出力する第１カレントミラー回路と、
前記第１カレントミラー回路からの出力電流を第３抵抗を介して電圧を供給する基準電圧回路であって、
前記第１電流−電圧変換回路では、第１ダイオードまたはダイオード接続された第１バイポーラトランジスタと第１抵抗が並列接続されており、
前記第２電流−電圧変換回路は第２ダイオードまたはダイオード接続された第２バイポーラトランジスタと第２抵抗が直列接続され、さらに第３抵抗が並列接続されており、
前記制御部が、前記第１カレントミラー回路を含む逆ワイドラーカレントミラー回路により自己バイアスされた第２カレントミラー回路である
基準電圧回路。
【請求項１】
第１電流−電圧変換回路と、
第２電流−電圧変換回路と、
前記第１電流−電圧変換回路と第２電流−電圧変換回路の電圧が等しくなるように制御する制御部と、
前記第１電流−電圧変換回路または前記第２電流−電圧変換回路に供給される電流値に比例する電流を出力する第１カレントミラー回路と、
前記第１カレントミラー回路からの出力電流を第３抵抗を介して電圧を供給する基準電圧回路であって、
前記第１電流−電圧変換回路は、第１ダイオードまたはダイオード接続された第１バイポーラトランジスタを有し、
前記第２電流−電圧変換回路は、第２ダイオードまたはダイオード接続された第２バイポーラトランジスタと第１抵抗の直列接続に並列接続された第２抵抗を有する
基準電圧回路。
【請求項２】
第１電流−電圧変換回路と、
第２電流−電圧変換回路と、
前記第１電流−電圧変換回路と第２電流−電圧変換回路の電圧が等しくなるように制御する制御部と、
前記第１電流−電圧変換回路または前記第２電流−電圧変換回路に供給される電流値に比例する電流を出力する第１カレントミラー回路と、
前記第１カレントミラー回路からの出力電流を第３抵抗を介して電圧を供給する基準電圧回路であって、
前記第１電流−電圧変換回路は、第１ダイオードまたはダイオード接続された第１バイポーラトランジスタを有し、
前記第２電流−電圧変換回路は、第２ダイオードまたはダイオード接続された第２バイポーラトランジスタと第１抵抗の並列接続に直列接続された第２抵抗を有する
基準電圧回路。
【請求項３】
請求項１および請求項２に記載の基準電圧回路において、
前記制御部は、差動増幅器あるいはオペアンプである
基準電圧回路。
【請求項４】
請求項１および請求項２に記載の基準電圧回路において、
前記制御部は、前記第１カレントミラー回路を含むカレントミラー回路により自己バイアスされた第２カレントミラー回路である
基準電圧回路。
【請求項５】
請求項１および請求項２に記載の基準電圧回路において、
前記制御部が、前記第１電流−電圧変換回路に供給される電流と前記第２電流−電圧変換回路に供給される電流を第２カレントミラー回路により比較し、前記第２カレントミラー回路の出力で第３カレントミラー回路をバイアスすることで前記第１電流−電圧変換回路と前記第２電流−電圧変換回路の電圧が等しくなるように制御する
基準電圧回路。
【請求項６】
請求項１および請求項２に記載の基準電圧回路において、
前記制御部が、前記第１カレントミラー回路を含む逆ワイドラーカレントミラー回路により自己バイアスされた第２カレントミラー回路である
基準電圧回路。
【請求項７】
第１電流−電圧変換回路と、
第２電流−電圧変換回路と、
前記第１電流−電圧変換回路と第２電流−電圧変換回路の電圧が等しくなるように制御する制御部と、
前記第１電流−電圧変換回路または前記第２電流−電圧変換回路に供給される電流値に比例する電流を出力する第１カレントミラー回路と、
前記第１カレントミラー回路からの出力電流を第３抵抗を介して電圧を供給する基準電圧回路であって、
前記第１電流−電圧変換回路は、第１バイポーラトランジスタを有し、
前記第２電流−電圧変換回路では、ダイオード接続された第２バイポーラトランジスタと第１抵抗が直列接続され、さらに第２抵抗が並列接続されており、前記第１バイポーラトランジスタのベースと前記第２バイポーラトランジスタのベースが共通接続され、
第３バイポーラトランジスタのベースは、前記第１電流−電圧変換回路の出力端子に接続され、前記第３バイポーラトランジスタのコレクタは前記第１カレントミラー回路を駆動する
基準電圧回路。
【請求項８】
第１電流−電圧変換回路と、
第２電流−電圧変換回路と、
前記第１電流−電圧変換回路と第２電流−電圧変換回路の電圧が等しくなるように制御する制御部と、
前記第１電流−電圧変換回路または前記第２電流−電圧変換回路に供給される電流値に比例する電流を出力する第１カレントミラー回路と、
前記第１カレントミラー回路からの出力電流を第３抵抗を介して電圧を供給する基準電圧回路であって、
前記第１電流−電圧変換回路は、第１バイポーラトランジスタを有し、
前記第２電流−電圧変換回路では、ダイオード接続された第２バイポーラトランジスタと第１抵抗が並列接続され、さらに第２抵抗が直列接続されており、前記第１バイポーラトランジスタのベースは、前記第２抵抗に接続され、
第３バイポーラトランジスタのベースは前記第１バイポーラトランジスタのコレクタに接続され、前記第３バイポーラトランジスタのコレクタは前記第１カレントミラー回路を駆動する
基準電圧回路
【請求項９】
第１電流−電圧変換回路と、
第２電流−電圧変換回路と、
前記第１電流−電圧変換回路と第２電流−電圧変換回路の電圧が等しくなるように制御する制御部と、
前記第１電流−電圧変換回路または前記第２電流−電圧変換回路に供給される電流値に比例する電流を出力する第１カレントミラー回路と、
前記第１カレントミラー回路からの出力電流を第３抵抗を介して電圧を供給する基準電圧回路であって、
前記第１電流−電圧変換回路では、第１ダイオードまたはダイオード接続された第１バイポーラトランジスタと第１抵抗が並列接続されており、
前記第２電流−電圧変換回路では、第２ダイオードまたはダイオード接続された第２バイポーラトランジスタと第２抵抗が直列接続され、さらに第３抵抗が並列接続されており、
前記制御部が、前記第１電流−電圧変換回路に供給される電流と前記第２電流−電圧変換回路に供給される電流を第２カレントミラー回路により比較し、前記第２カレントミラー回路の出力で第３カレントミラー回路をバイアスすることで前記第１電流−電圧変換回路と前記第２電流−電圧変換回路の電圧が等しくなるように制御する
基準電圧回路。
【請求項１０】
第１電流−電圧変換回路と、
第２電流−電圧変換回路と、
前記第１電流−電圧変換回路と第２電流−電圧変換回路の電圧が等しくなるように制御する制御部と、
前記第１電流−電圧変換回路または前記第２電流−電圧変換回路に供給される電流値に比例する電流を出力する第１カレントミラー回路と、
前記第１カレントミラー回路からの出力電流を第３抵抗を介して電圧を供給する基準電圧回路であって、
前記第１電流−電圧変換回路では、第１ダイオードまたはダイオード接続された第１バイポーラトランジスタと第１抵抗が並列接続されており、
前記第２電流−電圧変換回路は第２ダイオードまたはダイオード接続された第２バイポーラトランジスタと第２抵抗が直列接続され、さらに第３抵抗が並列接続されており、
前記制御部が、前記第１カレントミラー回路を含む逆ワイドラーカレントミラー回路により自己バイアスされた第２カレントミラー回路である
基準電圧回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２００６−１３３９１６（Ｐ２００６−１３３９１６Ａ）
【公開日】平成１８年５月２５日（２００６．５．２５）
【国際特許分類】
【出願番号】特願２００４−３１９９０８（Ｐ２００４−３１９９０８）
【出願日】平成１６年１１月２日（２００４．１１．２）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成１８年５月２５日（２００６．５．２５）
【国際特許分類】
【出願日】平成１６年１１月２日（２００４．１１．２）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]