増幅器
【課題】 例えば、従来のドハチィ増幅器を超えた性能を有する増幅器を提供する。
【解決手段】 信号を増幅する増幅器において、信号を分配する分配手段1と、分配された第1の信号をAB級で増幅するキャリア増幅回路2と、分配された第2の信号をB級又はC級で増幅するドライブ増幅回路5と、ドライブ増幅回路により増幅された信号をB級又はC級で増幅するピーク増幅回路6と、キャリア増幅回路の出力に接続される第1のインピーダンス変換器8と、ピーク増幅回路の出力に接続される第2のインピーダンス変換器7と、第1のインピーダンス変換器の出力と第2のインピーダンス変換器の出力を合成する合成端9と、を備えた。
【解決手段】 信号を増幅する増幅器において、信号を分配する分配手段1と、分配された第1の信号をAB級で増幅するキャリア増幅回路2と、分配された第2の信号をB級又はC級で増幅するドライブ増幅回路5と、ドライブ増幅回路により増幅された信号をB級又はC級で増幅するピーク増幅回路6と、キャリア増幅回路の出力に接続される第1のインピーダンス変換器8と、ピーク増幅回路の出力に接続される第2のインピーダンス変換器7と、第1のインピーダンス変換器の出力と第2のインピーダンス変換器の出力を合成する合成端9と、を備えた。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、増幅器に関し、特に、従来のドハチィ増幅器では整合が困難な増幅素子等を用いたときの性能を改善した増幅器に関する。
【背景技術】
【0002】
従来、CDMA(Code Division Multiple Access)信号やマルチキャリア信号のような無線周波信号を電力増幅する場合、共通増幅器に歪補償機能を付加し、共通増幅器の動作範囲を飽和領域付近まで広げることで、低消費電力化を図っていた。歪補償機能として、フィードフォワード歪補償やプリディストーション歪補償などの機能があるが、歪補償だけでは低消費電力化に限界が近づいている。このため、近年、高効率増幅器としてドハチィ増幅器が注目されている。
【0003】
図8には、従来のドハチィ増幅器の構成例を示してある。
なお、Z0は出力負荷97のインピーダンスを表しており、Z1はλ/4変成器107のインピーダンスを表しており、Z2はλ/4変成器96のインピーダンスを表しており、Z7はノード108からλ/4変成器96を見たインピーダンスを表しており、Z4はキャリア増幅回路92の出力整合回路103からλ/4変成器107を見たインピーダンスを表しており、Z5はピーク増幅回路94の出力整合回路106からノード108を見たインピーダンスを表している。Z8はノード108から出力整合回路106を見たインピーダンスを表している。
【0004】
このドハチィ増幅器の動作例を示す。
入力端子A21から入った信号は、分配器91で分配される。
分配された一方の信号は、キャリア増幅回路92に入力される。キャリア増幅回路92は、増幅素子102の入力側と整合を取る入力整合回路101と、増幅素子102と、増幅素子102の出力側と整合を取る出力整合回路103から構成されている。キャリア増幅回路92からの出力は、λ/4変成器107でインピーダンス変換される。
分配されたもう一方の信号は、位相器93で位相を90度遅らされ、ピーク増幅回路94に入力される。ピーク増幅回路94は、キャリア増幅回路92と同様に、入力整合回路104と、増幅素子105と、出力整合回路106から構成されている。
【0005】
λ/4変成器107からの出力及びピーク増幅回路94からの出力はノード(合成点)108において合成される。合成された信号は、出力負荷Z0に整合させるために、λ/4変成器96でインピーダンス変換される。λ/4変成器107とノード108とを合わせて、ドハチィ合成部95と呼ぶ。
λ/4変成器96からの出力は、出力端子A22を介して出力負荷97に接続される。
【0006】
キャリア増幅回路92とピーク増幅回路94とは、キャリア増幅回路92の増幅素子102がAB級にバイアスされており、ピーク増幅回路94の増幅素子105がB級又はC級にバイアスされている点で異なる。このため、ピーク増幅回路94の増幅素子105が動作する入力レベルまではキャリア増幅回路92の増幅素子102は単独で動作し、キャリア増幅回路92の増幅素子102が飽和領域に入ると、すなわち当該増幅素子102の線形性が崩れ始めると、ピーク増幅回路94の増幅素子105が動作し始め、当該増幅素子105からの出力が負荷に供給されて、キャリア増幅回路92の増幅素子102と共に負荷を駆動する。このとき、キャリア増幅回路92の出力整合回路103の負荷線は、高い抵抗から低い抵抗へ移動するが、キャリア増幅回路92の増幅素子102は飽和領域にあるため効率は良い。
入力端子A21からの入力レベルが更に増加すると、ピーク増幅回路94の増幅素子105も飽和し始めるが、両増幅回路92、94の増幅素子102、105が共に飽和しているため、このときも効率は良い。
【0007】
図9には、図8に示されるドハチィ増幅器に係る理論上のコレクタ効率ないしドレイン効率を示してある。なお、ここで言うコレクタ効率とは、コレクタに印加される電源の電圧(直流)とその電源から供給される電流(直流)の積に対する、コレクタから取り出せる無線周波出力電力の割合の意味であり、ドレイン効率についても同様である。
図9のグラフの横軸はバックオフ(dB)を示しており、縦軸は効率(パーセント:%)を示している。バックオフは、両増幅回路92、94の増幅素子102、105の両方が飽和する最小の入力端子A21への入力レベル、すなわちコンプレッションポイントを0(dB)とし、入力レベルがコンプレッション点(コンプレッションポイント)に対してどれだけ余裕があるかを示す数値である。
【0008】
図9のグラフにおいて、点線は、一般的なB級増幅器の効率を示しており、実線は、簡単なモデルにおけるドハチィ増幅器の効率を示している。
入力レベルがA区間にあるときは、基本的にキャリア増幅回路92のみ動作する。バックオフが6dBになる付近でキャリア増幅回路92は飽和し始め、効率はB級増幅器の最大効率付近まで達する。ドハチィ増幅器の最大出力をP0とすると、このときのキャリア増幅回路92からの出力は約(P0/4)である。
【0009】
バックオフが6dB以下のB区間では、入力レベルが増加するに従い、キャリア増幅回路92からの出力は約(P0/4)から(P0/2)へ増加し、ピーク増幅回路94からの出力はほぼ0から(P0/2)へ増加する。このとき、キャリア増幅回路92からの出力電力及びピーク増幅回路94からの出力電力の和は、入力端子A21への入力電力に対し、A区間のときと同じ比例定数で比例する。ピーク増幅回路94が動作し始めると効率は一旦低下するが、ピーク増幅回路94も飽和し始めるコンプレッション点で再びピークを迎える。コンプレッション点において、キャリア増幅回路92からの出力とピーク増幅回路94からの出力は等しくなる。
区間Aと区間Bとの境界、つまりピーク増幅回路94の出力への寄与が無視できなくなり合成が実質的に開始されたとみなされるレベルを合成開始点と呼ぶ。
一般に、CDMA信号やマルチキャリア信号は高いピークファクタ、すなわちピーク電力と平均電力との比を有するが、通常の増幅器では7〜12dBのピークファクタに対応できるように、コンプレッション点からその分を下げた点を動作点としている。
【0010】
図8に示されるドハチィ増幅器における各部のインピーダンスを説明する。出力負荷Z0は一定に規定されているため、これを起点とする。
ノード108からλ/4変成器96を見たインピーダンスZ7は、λ/4変成器96の特性インピーダンスをZ2とすると、
Z7=(Z2)2/Z0
となる。
キャリア増幅回路92の出力整合回路103からλ/4変成器107を見たインピーダンスZ4は、A区間においてはピーク増幅回路94の出力整合回路106の出力インピーダンスZ8が実質的に無限大となるために上記と同様に求まり、C区間においては負荷を等しく分担するため、λ/4変成器107の負荷インピーダンス(ノード108でのキャリア増幅回路92の寄与分)とピーク増幅回路94の整合回路106の負荷インピーダンスZ5がそれぞれ2(Z7)となるため、(式1)及び(式2)のようになる。ここで、Z1は、λ/4変成器107の特性インピーダンスである。Z4及びZ5は、それぞれ、B区間ではA区間の時の値とC区間の時の値との間を遷移する。
【0011】
【数1】
【0012】
【数2】
【0013】
ドハチィ増幅器を周波数の高い領域に応用したときについて説明する。
すなわち、Z4は、入力信号レベルが小さいとき(A区間)のインピーダンス値に対して、入力信号レベルが大きいとき(C領域)には(1/2)倍大きくなり、別の言い方をすれば2倍の負荷変動を起こす。例えば、Z7=25Ω、Z1=50Ωとすると、Z4は100Ω〜50Ωの間で変化する。従って、キャリア増幅回路92の増幅素子102の負荷インピーダンスも変動している。
【0014】
なお、従来のドハチィ増幅器では必ずしも効率や歪特性などについて十分な性能が得られないことから、本発明者等により特願2005−149206号、特願2004−362826号、特願2004−322092号等の提案が為されている。
図10には、このような提案の一例に係るドハチィ増幅器の構成例を示してある。この例では、位相器111や2つのインピーダンス変換器112、113の構成部分に特徴がある。キャリア増幅回路92とピーク増幅回路94を合成する2つのインピーダンス変換器112、113は、λ/4に固定されるのではなく、任意の長さで効率、歪などの性能を上げることが図られている。なお、Z1はインピーダンス変換器113のインピーダンスを表しており、Z21はノード108からインピーダンス変換器112を見たインピーダンスを表しており、Z20はインピーダンス変換器112からピーク増幅回路94の出力整合回路106を見たインピーダンスを表している。
【0015】
【特許文献1】特開2004−260232号公報
【発明の開示】
【発明が解決しようとする課題】
【0016】
上記のようなドハチィ増幅器の課題について説明する。
キャリア増幅回路92からの出力とピーク増幅回路94からの出力とを合成する場合、合成開始点からピーク増幅回路94が動作を開始するのが理想であるが、現実的には厳しい。
図11には、各増幅器の入出力特性を示してある。Q21はAB級の増幅器の入出力特性を示し、Q22はB級からC級の増幅器の入出力特性を示す。負荷については、説明を簡易化するために、AB級のキャリア増幅回路92は(Z1)2/Z7で示しており、B級からC級のピーク増幅回路94は2(Z7)で示している。
【0017】
例えば、特性Q21と特性Q22の合成では、それぞれの増幅器における負荷が変わりながら、合成は丸点(○)及び三角点(△)から始まることが望ましい。丸点(○)は飽和によりキャリア増幅回路92の非線形性が無視できなくなるレベルを表しており、三角点(△)はそのレベルに対応するピーク増幅回路94のレベルを表している。
しかしながら、現実的には、三角点(△)以下のレベルでもピーク増幅回路94からの出力が出ているため、レベルが低く出力には余り影響を与えないものの、合成が行われることになる。
【0018】
ピーク増幅回路94がオフであるとき、図10に示されるインピーダンスZ21は大きな値となっているが、ピーク増幅回路94が動作し始めると、Z21は小さな値となってキャリア増幅回路92からの出力分が少し吸収されてしまう。また、ピーク増幅回路94は三角点(△)以下のレベルにおいても効率が悪い状態で動作しており余計な電流が流れていることになる。
従って、ちょうどキャリア増幅回路92の効率が良い丸点(○)以下の出力で効率が劣化してしまうことになる。本来は図11に示されるQ31のような効率特性を期待しているが、実際はQ31より効率が劣化したQ32の特性になってしまう。
【0019】
こうしたことから、例えば、増幅器の効率を更に改善することや、温度などの周囲環境が変化した場合においても更に性能の変化を少なくすることなど、より効果的な高効率増幅器を開発することが強く望まれていた。
本発明は、このような従来の事情に鑑み為されたもので、適切な回路を追加することにより、従来のドハチィ増幅器を超えた性能を有する増幅器を提供することを目的とする。
【課題を解決するための手段】
【0020】
上記目的を達成するため、本発明に係る増幅器では、次のような構成により、信号を増幅する。
すなわち、分配手段が、前記信号を分配する。キャリア増幅回路が、前記分配された第1の信号をAB級で増幅する。ドライブ増幅回路が、前記分配された第2の信号をB級又はC級で増幅し、ピーク増幅回路が、前記ドライブ増幅回路により増幅された信号をB級又はC級で増幅する。そして、前記キャリア増幅回路の出力に接続される第1のインピーダンス変換器と、前記ピーク増幅回路の出力に接続される第2のインピーダンス変換器と、前記第1のインピーダンス変換器の出力と前記第2のインピーダンス変換器の出力を合成する合成端を介して、前記キャリア増幅回路の出力と前記ピーク増幅回路の出力が合成される。
従って、ピーク増幅回路の前段にドライブ増幅回路を備えることにより、ピーク増幅回路の系における入出力特性の立ち上がりを急峻にすることができ、効率性を向上させることができる。
ここで、インピーダンス変換器としては、一例として、任意の電気長を有する伝送線路を用いて構成することができる。
【0021】
本発明に係る増幅器では、一構成例として、次のような構成とした。
すなわち、前記キャリア増幅回路、或いは、前記ドライブ増幅回路と前記ピーク増幅回路とを接続したものの一方又は両方について、増幅対象となる信号を前段で増幅するプリアンプを備えた。
従って、キャリア増幅回路の前段或いはドライブ増幅回路の前段の一方又は両方にプリアンプを備えることにより、更に効率化を図ることができる。
ここで、例えば、キャリア増幅回路の前段にはAB級で動作する増幅回路をプリアンプとして備え、ドライブ増幅回路の前段にはAB級又はB級又はC級で動作する増幅回路をプリアンプとして備える。
【0022】
本発明に係る増幅器では、一構成例として、次のような構成とした。
すなわち、前記第1の増幅回路、或いは、前記ドライブ増幅回路と前記ピーク増幅回路とを接続したものの一方又は両方について、制御手段が、温度或いは周波数の一方又は両方に基づいて、回路特性を制御する。
従って、周囲の温度や処理対象となる信号の周波数といった周囲環境が変化した場合においても、これに対応して、性能を向上させることができる。
ここで、回路特性を制御する態様としては、種々な態様が用いられてもよく、例えば、1つの以上の増幅素子のゲート電圧を制御する態様や、或いは、キャリア増幅器の前段或いはドライブ増幅器の前段の一方又は両方に減衰器を備えて、この減衰器の減衰量を制御する態様などを用いることができる。
【0023】
本発明に係る増幅器では、一構成例として、次のようにマルチステージ化することができる。
すなわち、前記キャリア増幅回路、或いは、前記ドライブ増幅回路と前記ピーク増幅回路とを接続したものの一方又は両方について、増幅対象となる信号を複数に分配する手段と、並列に設けられてこれら複数の分配信号のそれぞれを増幅する複数の増幅回路と、これら複数の増幅回路により増幅された信号を合成する合成端と、を備えた。
従って、マルチステージ化により、大きな増幅が可能となる。
ここで、ピーク増幅回路の側をマルチステージ化する場合には、例えば、ドライブ増幅回路とピーク増幅回路とを接続したものを複数並列に備える。
【0024】
本発明に係る増幅器では、一構成例として、位相器を用いた構成とすることができる。
すなわち、信号を増幅する増幅器において、前記信号を分配する分配手段と、前記分配された第1の信号をAB級で増幅するキャリア増幅回路と、前記分配された第2の信号をB級又はC級で増幅するドライブ増幅回路と、前記ドライブ増幅回路により増幅された信号をB級又はC級で増幅するピーク増幅回路と、を備えた構成において、前記キャリア増幅回路の出力及び前記ピーク増幅回路の出力の両方に位相器を接続して、これらの位相器からの出力を合成端で合成する構成とする、又は、前記キャリア増幅回路の出力或いは前記ピーク増幅回路の出力の一方に位相器を備え、他方にインピーダンス変換器を備え、位相器からの出力とインピーダンス変換器からの出力を合成端で合成する構成とする。
従って、位相器の特性を調整することにより、容易に、合成端での合成性能を良好化することができる。
【発明の効果】
【0025】
以上説明したように、本発明に係る増幅器によると、例えば、適切な回路を追加することにより、従来のドハチィ増幅器を超えた性能を実現することができ、具体的には、増幅器の効率を更に改善することや、温度などの周囲環境が変化した場合においても性能の変化を少なくすることなどができる。
【発明を実施するための最良の形態】
【0026】
本発明に係る実施例を図面を参照して説明する。
なお、以下で説明する各機能実現手段は、当該機能を実現することができる手段であれば、どのような回路又は装置であっても構わず、例えば、単一の機能実現手段を複数の回路によって実現してもよく、或いは、複数の機能実現手段を単一の回路で実現してもよい。また、本実施形態に係る機能又は構成の全ての組み合わせが必ずしも本発明に必須な要件であるとは限らない。
また、本実施例に係る増幅器は、例えば、無線通信システムの通信装置に設けられて、通信対象となる信号を増幅することを行う。一例として、本実施例に係る増幅器は、移動通信システム或いは固定通信システムの基地局装置に設けられて、送信対象となる信号を増幅することを行う。
【実施例1】
【0027】
本発明の第1実施例を説明する。
図1には、本発明の一実施形態に係る増幅器の構成例を示してある。
本例の増幅器は、入力端子A1及び出力端子A2と、分配器1と、入力整合回路21と増幅素子22と出力整合回路23を有したAB級のキャリア増幅回路2と、位相器3と、減衰器4と、入力整合回路31と増幅素子32と出力整合回路33を有したドライブ増幅回路5と、入力整合回路41と増幅素子42と出力整合回路43を有したB級又はC級のピーク増幅回路6と、インピーダンス変換器7及びインピーダンス変換器8と、ノード(合成点)9と、λ/4変成器10と、出力負荷11を備えている。
また、Z0は出力負荷11のインピーダンスを表しており、Z1はインピーダンス変換器8のインピーダンスを表しており、Z2はλ/4変成器10のインピーダンスを表しており、Z7はノード9からλ/4変成器10を見たインピーダンスを表しており、Z21はノード9からインピーダンス変換器7を見たインピーダンスを表している。
ここで、本例の増幅器の構成は、例えば、減衰器4やドライブ増幅回路5を追加した点で、図10に示されるような増幅器とは異なっており、他の構成部分については定数等の違いはあるが基本的には同じである。
【0028】
本例の増幅器において行われる動作の一例を示す。
入力端子A1には、本例の増幅器への入力信号が入力される。
分配器1は、入力端子A1に入力された信号を分配する。一方の分配信号がキャリア増幅回路2の入力整合回路21に入力され、他方の分配信号が位相器3に入力される。分配器1は、例えば、配線板上に形成されたT分岐ライン、或いはカプラ等から構成される。また、分配器1からの2つの出力端子a、bでは分配比が異なる場合もある。
位相器3は、原理的にはインピーダンス変換器8に相当する遅延を発生させる伝送線路であり、入力された前記他方の分配信号を遅延させて減衰器4へ出力する。位相器3は、合成を同相で行うための役割を有しており、キャリア増幅回路2、ピーク増幅回路6、ドライブ増幅回路5の位相差も吸収しなければならないため、インピーダンス変換器8の遅延とは異なることもある。なお、位相器3の機能をキャリア増幅回路2の側の経路に設けた方が両系の遅延時間を合わせやすくなる場合が多い。
【0029】
キャリア増幅回路2の入力整合回路21は、入力される前記一方の分配信号のインピーダンスを、後段の増幅素子22の入力インピーダンスへ変換する。
キャリア増幅回路2の増幅素子22は、入力される前記一方の分配信号を増幅する。この増幅素子22はAB級にバイアスされる。この増幅素子22としては、例えば、LD−MOS(Lateral Double−diffused MOS)、GaAs−FET、HEMT、HBTなどの半導体デバイスを用いることができる。
キャリア増幅回路2の出力整合回路23は、インピーダンス変換器8と共に、例えば、前段の増幅素子22の負荷インピーダンスをA区間においては所定の値ZAを中心としてほぼ円上のインピーダンスへ変換し、C区間においては所定の値ZAへ変換する。
前記一方の分配信号が、キャリア増幅回路2の入力整合回路21、増幅素子22、出力整合回路23を通過して、インピーダンス変換器8に入力される。
【0030】
減衰器4は、位相器3から入力される信号を減衰させてドライブ増幅回路5の入力整合回路31へ出力する。この減衰器4は、ピーク増幅回路6側の系のゲインを調整する役割を有している。なお、減衰器4としては、例えば、減衰量が可変なものが用いられてもよく、或いは、減衰量が固定なものが用いられてもよい。
【0031】
ドライブ増幅回路5の入力整合回路31は、入力される信号(前記他方の分配信号)のインピーダンスを、後段の増幅素子32の入力インピーダンスへ変換する。
ドライブ増幅回路5の増幅素子32は、入力される信号を増幅する。この増幅素子32はB級又はC級にバイアスされる。この増幅素子32としては、例えば、LD−MOS(Lateral Double−diffused MOS)、GaAs−FET、HEMT、HBTなどの半導体デバイスを用いることができる。
ドライブ増幅回路5の出力整合回路33は、前段の増幅素子32の出力インピーダンスをピーク増幅回路6に整合させる。
前記他方の分配信号が、ドライブ増幅回路5の入力整合回路31、増幅素子32、出力整合回路33を通過して、ピーク増幅回路6に入力される。
【0032】
ピーク増幅回路6の入力整合回路41は、ドライブ増幅回路5からの信号のインピーダンスを、後段の増幅素子42の入力インピーダンスへ変換する。
ピーク増幅回路6の増幅素子42は、入力される信号を増幅する。この増幅素子42はB級又はC級にバイアスされる。この増幅素子42としては、例えば、LD−MOS(Lateral Double−diffused MOS)、GaAs−FET、HEMT、HBTなどの半導体デバイスを用いることができる。
ピーク増幅回路6の出力整合回路43は、前段の増幅素子42の負荷インピーダンスを2(Z7)へ変換する。
ドライブ増幅回路5からの信号(前記他方の分配信号)が、ピーク増幅回路6の入力整合回路41、増幅素子42、出力整合回路43を通過して、インピーダンス変換器7に入力される。
【0033】
ここで、入力整合回路21、31、41や出力整合回路23、33、43としては、例えば、集中定数回路、分布定数回路、或いはそれらの組み合わせのうちのいずれかを用いて構成することができる。また、実装上で避けられないストレーキャパシタンスやインダクタンス等を含んでもよい。
また、ドライブ増幅回路5の出力整合回路33とピーク増幅回路6の入力整合回路41をまとめて1つの整合回路とする構成も可能であり、このような整合回路をドライブ増幅回路5或いはピーク増幅回路6或いはこれらの間に設けることができる。
【0034】
キャリア増幅回路2側の系のインピーダンス変換器8は、長さL1=0〜λ/2或いはそれ以上の電気長を有する伝送線路から構成され、その特性インピーダンスZ1は2(Z7)=2(Z2)2/Z0に等しい。
ピーク増幅回路6側の系のインピーダンス変換器7は、長さL2=0〜λ/2或いはそれ以上の電気長を有する伝送線路から構成される。この長さとしては、Z21を大きく或いはある程度大きくして、ピーク増幅回路6の特性が良くなるような長さを用いる。
ノード(合成点)9は、キャリア増幅回路2の出力整合回路23からの出力信号及びピーク増幅回路6の出力整合回路43からの出力信号をインピーダンス変換器8を介して結合する。
λ/4変成器10は、ノード9から見たインピーダンスZ7を出力負荷Z0へ変換する。λ/4変成器10としては、例えば、その特性インピーダンスZ2に相当する線幅及びλ/4に相当する長さを有する導体パターンとして配線板上に形成することもできる。λ/4変成器10を用いることにより、比較的広い周波数範囲で整合を取ることができるが、例えば、整合さえ取れれば、λ/4変成器以外のものが整合を取るために用いられてもよい。
出力負荷11は、インピーダンスZ0を有する負荷である。
【0035】
一般的に、B級やC級の増幅器のゲインはAB級の増幅器のゲインと比べて低下するが、B級やC級の増幅器を2個縦続接続した場合のゲインは1個のAB級の増幅器より高いため、本例では、ドライブ増幅回路5の入力に減衰器4を入れてレベルを調整する。
他の構成例として、分配器1を不等分配にしてキャリア増幅回路2の系の方に分配比率を高めて、その分、ピーク増幅回路6の系の方の入力レベルを下げて、レベル調整することも可能である。この分配器の分配比率はキャリア増幅回路2の系のゲインを上げて付加効率を上がる様にする。
【0036】
図2には、ドライブ増幅回路5の入出力特性Q1の一例と、ピーク増幅回路6の入出力特性Q2の一例と、これらを縦続接続したものの入出力特性Q3の一例を示してある。ドライブ増幅回路5の入出力特性Q1もピーク増幅回路6の入出力特性Q2も共に線形より急な入出力特性であるため、これらを縦続接続したものの入出力特性Q3はより急になり、縦続特性は立ち上がりが急峻になる。
【0037】
図3には、ドライブ増幅回路5とピーク増幅回路6を縦続接続したものの入出力特性Q3の一例(図2に示されるもの)と、キャリア増幅回路2の入出力特性Q11の一例を示してある。
両方の増幅回路2、6が動作する丸点(○)よりレベルの高い領域(図9のB区間)では、負荷インピーダンスがそれぞれ変化しながら出力も変わるため、本特性から異なるが、図3では、合成開始の丸点(○)及び三角点(△)のレベル以下に着目する。
すなわち、三角点(△)以下のレベルでは、縦続接続の特性Q3は急峻であり、ピーク増幅回路6の系(ドライブ増幅回路5とピーク増幅回路6)ではほとんど出力が無いためZ21が大きく、キャリア増幅回路2からの出力の信号はピーク増幅回路6に流れないため、キャリア増幅回路2の特性に影響を与えることはない。また、ドライブ増幅回路5には少し電流が流れるが極めて小さいため、効率への影響はほとんどない。従って、本増幅器の効率は、三角点(△)以下のレベルでは効率劣化が無い。すなわち、三角点(△)以下のレベルでの効率はQ12の状態であり、三角点(△)のレベルを超えるとQ13のように効率が若干落ちるが、例えば図11に示されるQ32のように三角点(△)以下のレベルからの劣化は無い。
【0038】
また、三角点(△)のレベル以上では、ドライブ増幅回路5とピーク増幅回路6も動作して直流電流が流れ、従来のようにピーク増幅回路6だけの場合(つまり、ドライブ増幅回路5を設けない場合)と比較すれば、この部分の電力消費は大きくなるが、三角点(△)以上のレベルではキャリア増幅回路2の効率も上がること、C級の系も効率が良いこと、互いに出力が大きくなり相互の増幅回路に漏れこむ電流が少なくなることから、例えば従来の増幅器より効率は上昇する。
【0039】
なお、本例の説明では、例えば、従来例のドハチィ増幅器におけるキャリア増幅回路の半分の出力で、全体出力P0については1/4での合成から始まっているが、特にその点での合成に限定する意図は無い。キャリア増幅回路2の最大出力が(P0/4)以上(A区間で(Z1)2/Z7負荷時)である場合には、合成点を高くしても良い。つまり、全体の合成特性(歪、効率、周囲条件等)を考慮して合成点を決める。
【0040】
温度変化による補正の手法としては、減衰器4の減衰量を変える手法と、それほど大きな変動でない場合に増幅素子のゲート電圧を変える手法がある。例えば、サーミスタや半導体などで温度を検出して、その結果に基づいて、減衰量を変えること或いはゲート電圧を変えることを行う。
また、広帯域でありその内の一部を使用する場合には、周波数特性が良くなるように、ゲート電圧や減衰器4の減衰量をその一部の周波数帯域に合わせるようにする。
ゲート電圧を変える場合には、使用されている増幅素子のうちの1つ以上のゲート電圧を変更する。
【0041】
また、増幅素子のゲート電圧を変更して合成特性を向上させる一例として、各増幅回路に、予め、広帯域内の全ての部分周波数帯域のそれぞれとゲート電圧値(補間値が用いられてもよい)との対応をROM(Read Only Memory)などのメモリに記憶しておき、指定された周波数情報に応じてゲート電圧値がメモリから読み出されて対応する増幅素子へ与えられる構成を用いることができる。更に、温度センサを設けて、各温度と最適なゲート電圧値との対応を予めメモリに記憶させておき、検出された温度情報に応じてゲート電圧値がメモリから読み出されて対応する増幅素子へ与えられる構成を用いることができる。
【0042】
また、本例では、ピーク増幅回路6の系にのみ減衰器4を設けたが、例えば、減衰器は、キャリア増幅回路2の系とピーク増幅回路6の系の各々又は片方に設けることができる。
更に、例えば、周波数補正用の回路をキャリア増幅回路2の系とピーク増幅回路6の系の各々又は片方に挿入することにより、具体的には、例えば、分配器1の出力側の各々(a、bのそれぞれ)又は片方(a、bの一方)に挿入することにより、周波数変化の少ない増幅器を実現することも可能である。
また、例えば、線形性を調整するために、歪又はAM/AM変換特性やAM/PM変換特性に基づいて、分配器1の不等分配比や、位相器3の位相変化量や、インピーダンス変換器7、8などの合成ライン長や、各増幅素子22、32、42のゲート電圧を調整することなどが行われても良く、また、前置歪補償の構成又はフィードフォワード歪補償の構成を使用するも可能である。
【0043】
以上のように、本例の増幅器では、入力を分配して複数の増幅回路の出力を合成して出力とする構成において、複数の増幅回路として、増幅素子をAB級で用いる第1の増幅回路(本例では、キャリア増幅回路2)と、増幅素子をB級又はC級で用いる複数の増幅素子を縦続した第2の増幅回路(本例では、ドライブ増幅回路5とピーク増幅回路6を縦続接続したもの)を備え、また、第1の増幅回路の出力と第2の増幅回路の出力をそれぞれ任意長さの電気長の伝送線路からなるインピーダンス変換器7、8を介して接続した。
また、本例の増幅器では、例えば、入力を分配する分配器1の分配比率を不等にすることも可能である。
【0044】
また、本例の増幅器では、例えば、第1の増幅回路及び第2の増幅回路で使用する増幅素子のうちの1つ以上の増幅素子のゲート電圧を温度により制御すること、或いは、入力を分配する分配器1の各々の出力の一方或いは両方に使用される減衰器(本例では、一方のみに備えた場合における減衰器4)の減衰量を温度により制御することが可能である。
また、本例の増幅器では、第1の増幅回路及び第2の増幅回路で使用する増幅素子のうちの1つ以上の増幅素子のゲート電圧を周波数情報により制御すること、或いは、入力を分配する分配器1の各々の出力の一方或いは両方に使用される減衰器(本例では、一方のみに備えた場合における減衰器4)の減衰量を周波数情報により制御することが可能である。
また、本例の増幅器では、第1の増幅回路或いは第2の増幅回路の一方の入力より分配器1側に周波数補正用回路を挿入して設けることが可能である。
【0045】
このように、本例の増幅器では、入力を分配して、一方の分配出力をAB級で動作するキャリア増幅回路2に入力し、もう一方の分配出力をB級又はC級で動作するピーク増幅回路6に入力し、キャリア増幅回路2からの出力とピーク増幅回路6からの出力をインピーダンス変換器7、8を経由して合成する構成において、ピーク増幅回路6の前にB級又はC級で動作するドライブ増幅回路5を備えることで、ピーク増幅回路6の側の系における立ち上り特性を急峻にすることができ、これにより、低レベル時におけるピーク増幅回路6への信号漏れを低減して、効率の向上を図ることができ、例えば、従来のドハチィ増幅器以上の性能を得ることができる。本例では、ピーク増幅回路6の系において、B級又はC級の増幅素子を多段構成とすることで、出力が急激に立ち上がるようにして、例えば(P0/4)以下の出力時の効率を改善することができ、また、入力が増加した場合には素早く応答することができ、負荷変動を利用しているため効率が良い。
【0046】
なお、本例の増幅器では、分配器1の機能により分配手段が構成されており、ノード(合成点)9の機能により合成端が構成されている。
また、本例の増幅器では、温度或いは処理対象となる周波数に基づいて増幅素子のゲート電圧或いは減衰器4の減衰量を制御する機能により制御手段が構成されている。この制御手段は、例えば、温度を検出する手段や、周波数を検出する手段を備え、温度の検出結果或いは周波数の検出結果の一方又は両方に基づいて増幅素子のゲート電圧或いは減衰器4の減衰量の一方又は両方を制御する。この制御手段は、例えば、CPU(Central Processing Unit)やメモリを用いて構成されてもよく、或いは、ハードウエア回路として構成されてもよい。
【実施例2】
【0047】
本発明の第2実施例を説明する。
図4には、本発明の一実施例に係る増幅器の構成例を示してある。
本例の増幅器は、図1に示される増幅器と同様な構成において、更に、キャリア増幅回路2の前段にAB級で動作する増幅回路(プリアンプ)51を備えているとともに、ドライブ増幅回路5の前段にAB級又はB級又はC級で動作する増幅回路(プリアンプ)52を備えている。なお、図1に示されるのと同一の符号が付された構成要素は、緒元を除いて、図1に示されるものと基本的に同一である。
本例の増幅器では、分配器1によりキャリア増幅回路2側へ出力された信号が、プリアンプ51により増幅された後に、キャリア増幅回路2に入力される。また、減衰器4から出力された信号が、プリアンプ52により増幅された後に、ドライブ増幅回路5に入力される。
【0048】
一般的な増幅器の使用では、小信号から大信号まで増幅する。これに対応するために、例えば、本例図1の増幅器の前段にプリアンプを設けて全体性能を満足させることが考えられるが、この場合、プリアンプと増幅回路2、5、6との間にある分配器1においてレベルの高い信号が損失して増幅器全体としては効率が低下することが考えられる。
そこで、本例の増幅器では、合成増幅器のキャリア増幅回路2やドライブ増幅回路6の前段にプリアンプ51、52を設けてある。これにより、入力レベルを小さくして、付加効率を向上させることができる。
なお、各プリアンプ51、52を構成する増幅素子の数は単数以上である。
【0049】
以上のように、本例の増幅器では、第1の増幅回路(本例では、キャリア増幅回路2)と第2の増幅回路(本例では、ドライブ増幅回路5とピーク増幅回路6を縦続接続したもの)の入力の各々にプリアンプ51、52を備えた。
ここで、本例の増幅器では、第1の増幅回路と第2の増幅回路の両方にプリアンプ51、52を接続して備えたが、例えば、いずれか片方のみにプリアンプを接続して備えるような構成が用いられてもよい。
【実施例3】
【0050】
本発明の第3実施例を説明する。
本例では、図1や図4に示される増幅器の合成部(インピーダンス変換器7、8やノード9)を構成するインピーダンス変換器7やインピーダンス変換器8として、位相器を設けて、容易に調整可能とする。
図5には、このようなインピーダンス変換器7、8として使用する位相器の構成例を示してある。
【0051】
なお、図1や図4における例えばプリント基板上にパターン形成されるストリップライン等のエッチングで作成すると、電気長が固定化されて、各部品の偏差で合成の調整が容易でない場合も考えられる。これに対して、本例では、反射形位相器61、71を使用して、可変リアクタンス素子68、69、78、79のリアクタンスを変化させることで、等価的に伝送線路を変えることができる。また、可変リアクタンス素子68、69、78、79の代わりに、オープン或いはショートにして歪発生を抑えることも可能である。
【0052】
以上のように、本例の増幅器では、任意長さの電気長の伝送線路からなる2つのインピーダンス変換器7、8のそれぞれを位相器に置き換えた。
ここで、本例では、2つのインピーダンス変換器7、8の両方を位相器としたが、例えば、片方だけを位相器とすることも可能である。
【実施例4】
【0053】
本発明の第4実施例を説明する。
図6には、本発明の一実施例に係るマルチステージ増幅器の構成例を示してある。マルチステージ増幅器のように信号を複数に分配して増幅する構成も本発明に包含される。
本例のマルチステージ増幅器は、入力端子A1と、分配器81と、複数であるn個のキャリア増幅回路B1〜Bnと、複数であるm個のピーク増幅回路C1〜Cmと、n個のキャリア増幅回路B1〜Bnからの出力とm個のピーク増幅回路C1〜Cmからの出力とを接続するインピーダンス変換器8と、出力側のインピーダンス変換器10と、出力端子A2と、出力負荷11を備えている。
【0054】
本例のマルチステージ増幅器は、例えば図1や図4の様なドライブ回路5及び2個の増幅回路2、6だけでは出力レベルが不足するような場合に好適なものであり、複数のキャリア増幅回路B1〜Bnを並列に備え、複数のピーク増幅回路C1〜Cmを並列に備える。なお、他の構成例として、キャリア増幅回路とピーク増幅回路とのいずれか一方の数を1個として、他方を複数設けるような構成とすることもできる。
また、他の構成例として、図1や図4に示されるような位相器3を備えた構成とすることもできる。
また、本例のピーク増幅回路C1〜Cmのそれぞれには、例えば、図1に示されるピーク増幅回路6と同様な回路のほかに、前段のドライブ回路5や減衰器4と同様な回路が含まれる。
【0055】
本例のマルチステージ増幅器により行われる動作の一例を示す。
入力端子A11には、本例のマルチステージ増幅器への入力信号が入力される。
分配器81は、入力端子A1から入力された信号を(n+m)個の信号へ分配する。各分配信号は、各キャリア増幅回路B1〜Bn及び各ピーク増幅回路C1〜Cmに入力される。
各キャリア増幅回路B1〜Bnは、例えば図1や図4に示されるキャリア増幅回路2と同様な機能を有しており、これらn個のキャリア増幅回路B1〜Bnからの出力が合成されてインピーダンス変換器8に入力される。
各ピーク増幅回路C1〜Cmは、例えば図1や図4に示されるピーク増幅回路6とドライブ増幅回路5(或いは、更に減衰器4)が接続されたものと同様な構成を有しており(当然、インピーダンス変換器7相当も含んでいる)、これらm個のピーク増幅回路C1〜Cmからの出力が合成されてインピーダンス変換器8からの出力と合成される。この合成信号が出力側のインピーダンス変換器10を介して出力端子A2から出力される。
出力側のインピーダンス変換器10は、例えば、λ/4変成器から構成されており、ピーク増幅回路C1〜Cmの出力側にある合成点(ノード)のインピーダンスを出力負荷11であるZ0へ変換する。
【0056】
以上のように、本例のマルチステージ増幅器では、入力信号が分配器81により(n+m)分配され、n個の分配信号は小信号入力から大信号入力まで動作するAB級の増幅回路(本例では、キャリア増幅回路B1〜Bn)で増幅され、m個の分配信号は大信号入力で動作するB級又はC級の縦続された増幅回路(本例では、ピーク増幅回路C1〜Cm)で増幅される。
このように、本例のマルチステージ増幅器では、第1の増幅回路や第2の増幅回路として、複数の増幅回路を備えた。
ここで、m個のピーク増幅回路C1〜Cmとしては、例えば、いずれも同一の入力レベルから動作を開始するものが用いられてもよく、或いは、それぞれについてバイアスレベルを異ならせて、入力レベルの増加に従ってそれぞれが徐々に動作を開始するようなものが用いられてもよい。
【実施例5】
【0057】
本発明の第5実施例を説明する。
図7には、本発明の一実施例に係るマルチステージ増幅器の構成例を示してある。マルチステージ増幅器のように信号を複数に分配して増幅する構成も本発明に包含される。
本例のマルチステージ増幅器は、図6に示されるのと同様な構成に、更に、分配器81とそれぞれのキャリア増幅回路B1〜Bnとの間にAB級で動作する増幅回路(プリアンプ)D1〜Dnを備えるとともに、分配器81とそれぞれのピーク増幅回路C1〜Cmとの間にAB級又はB級又はC級で動作する増幅回路(プリアンプ)E1〜Emを備えている。このように、本例のマルチステージ増幅器では、キャリア増幅回路B1〜Bn及びピーク増幅回路C1〜Cmのそれぞれの前段にプリアンプD1〜Dn、E1〜Emを縦続接続してある。
【0058】
一般に、増幅器では、必要なゲインを得るために複数個の増幅素子を使用する。例えば、図1や図4や図6に示されるような増幅器にプリアンプを縦続接続して使用する。しかしながら、このような増幅器の回路には分配器1、81が存在し、ドライブ増幅回路5に分配された電力は当該ドライブ増幅回路5が動作しないA区間では有効に使われずに熱になる。つまり、プリアンプで増幅した信号を図1や図4や図6に示されるような増幅器の入力端子A1から入力しても、入力された電力は、分配損失となる。この分配損により、増幅器の電源付加効率が低下する。
【0059】
これに対して、本例のマルチステージ増幅器は、電源効率が改善するため、好適なものである。
ここで、各プリアンプD1〜Dn、E1〜Emは、必要に応じて、入力整合回路や出力整合回路を備える。また、これらのプリアンプD1〜Dn、E1〜Emとしては、例えば、全て同一の構成のものが用いられてもよく、或いは、それぞれについて動作級を異ならせてもよい。また、例えば、プリアンプを複数縦続(cascade)で接続して用いることもできる。また、例えば、全てのキャリア増幅回路B1〜Bn用のプリアンプD1〜Dnを1つにまとめた構成や、全てのピーク増幅回路C1〜Cm用のプリアンプE1〜Emを1つにまとめた構成のように、複数のプリアンプを1つにまとめて共用することもできる。
【0060】
なお、本例では、図6に示されるマルチステージ増幅器に更にプリアンプD1〜Dn、E1〜Emを備えた構成を示したが、例えば、図4に示されるように、図1に示されるような増幅器において、分配器1とキャリア増幅回路2との間にプリアンプを備える構成や、分配器1と位相器3との間或いは位相器3とドライブ増幅回路5との間にプリアンプを備える構成を用いることもできる。位相器3は位相や遅延を合わせるため必要な系に挿入する。
【0061】
以上のように、本例のマルチステージ増幅器では、当該マルチステージ増幅器への入力信号を複数に分配する分配器81と、第1の増幅回路(本例では、複数のキャリア増幅回路B1〜Bn)と、第2の増幅回路(本例では、複数のピーク増幅回路C1〜Cm)を備えた構成において、更に、分配器81からの出力をAB級で増幅して第1の増幅回路へ出力する第1のプリアンプ(本例では、複数のプリアンプD1〜Dn)と、分配器81からの出力をAB級又はB級又はC級で増幅して第2の増幅回路へ出力する第2のプリアンプ(本例では、複数のプリアンプE1〜Em)を備えた。
このように、本例のマルチステージ増幅器では、第1の増幅回路や第2の増幅回路として複数の増幅回路を備え、更に、それぞれの増幅回路の前段にプリアンプD1〜Dn、E1〜Emを備えた。
本例のマルチステージ増幅器では、例えば、入力信号がより小さいレベルのうちに分配器81で当該入力信号を分配するため、分配損が小さくなり、結果的に増幅器全体の電源効率を改善することができる。この効果は、例えば、キャリア増幅回路B1〜Bnの増幅素子等のゲインが小さいときに顕著である。
【0062】
ここで、本発明に係る増幅器などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々な装置やシステムとして提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係る増幅器などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがROM(Read Only Memory)に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー(登録商標)ディスクやCD(Compact Disc)−ROM等のコンピュータにより読み取り可能な記録媒体や当該プログラム(自体)として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
【図面の簡単な説明】
【0063】
【図1】本発明の第1実施例に係る増幅器の構成例を示す図である。
【図2】増幅器における入出力特性の例を示す図である。
【図3】増幅器における入出力特性の例を示す図である。
【図4】本発明の第2実施例に係る増幅器の構成例を示す図である。
【図5】本発明の第3実施例に係る位相器の構成例を示す図である。
【図6】本発明の第4実施例に係るマルチステージ増幅器の構成例を示す図である。
【図7】本発明の第5実施例に係るマルチステージ増幅器の構成例を示す図である。
【図8】ドハチィ増幅器の構成例を示す図である。
【図9】ドハチィ増幅器に係る理論上のコレクタ効率ないしドレイン効率を示す図である。
【図10】ドハチィ増幅器の改良構成例を示す図である。
【図11】動作級別の各増幅器の入出力特性の例を示す図である。
【符号の説明】
【0064】
1、81、91・・分配器、 2、92、B1〜Bn・・キャリア増幅回路、 3、93、111・・位相器、 4・・減衰器、 5・・ドライブ増幅回路、 6、94・・ピーク増幅回路、 7、8、112、113・・インピーダンス変換器、 9、108・・ノード(合成点)、 10、96、107・・λ/4変成器、 11、97・・出力負荷、 21、31、41、101、104・・入力整合回路、 22、32、42、102、105・・増幅素子、 23、33、43、103、106・・出力整合回路、 51、52、D1〜Dn、E1〜Em・・増幅回路(プリアンプ)、 61、71・・反射形位相器、 68、69、78、79・・可変リアクタンス素子、 95・・ドハチィ合成部、 A1、A21・・入力端子、 A2、A22・・出力端子、 C1〜Cm・・ピーク増幅回路(ドライブ増幅回路が接続されたもの)、
【技術分野】
【0001】
本発明は、増幅器に関し、特に、従来のドハチィ増幅器では整合が困難な増幅素子等を用いたときの性能を改善した増幅器に関する。
【背景技術】
【0002】
従来、CDMA(Code Division Multiple Access)信号やマルチキャリア信号のような無線周波信号を電力増幅する場合、共通増幅器に歪補償機能を付加し、共通増幅器の動作範囲を飽和領域付近まで広げることで、低消費電力化を図っていた。歪補償機能として、フィードフォワード歪補償やプリディストーション歪補償などの機能があるが、歪補償だけでは低消費電力化に限界が近づいている。このため、近年、高効率増幅器としてドハチィ増幅器が注目されている。
【0003】
図8には、従来のドハチィ増幅器の構成例を示してある。
なお、Z0は出力負荷97のインピーダンスを表しており、Z1はλ/4変成器107のインピーダンスを表しており、Z2はλ/4変成器96のインピーダンスを表しており、Z7はノード108からλ/4変成器96を見たインピーダンスを表しており、Z4はキャリア増幅回路92の出力整合回路103からλ/4変成器107を見たインピーダンスを表しており、Z5はピーク増幅回路94の出力整合回路106からノード108を見たインピーダンスを表している。Z8はノード108から出力整合回路106を見たインピーダンスを表している。
【0004】
このドハチィ増幅器の動作例を示す。
入力端子A21から入った信号は、分配器91で分配される。
分配された一方の信号は、キャリア増幅回路92に入力される。キャリア増幅回路92は、増幅素子102の入力側と整合を取る入力整合回路101と、増幅素子102と、増幅素子102の出力側と整合を取る出力整合回路103から構成されている。キャリア増幅回路92からの出力は、λ/4変成器107でインピーダンス変換される。
分配されたもう一方の信号は、位相器93で位相を90度遅らされ、ピーク増幅回路94に入力される。ピーク増幅回路94は、キャリア増幅回路92と同様に、入力整合回路104と、増幅素子105と、出力整合回路106から構成されている。
【0005】
λ/4変成器107からの出力及びピーク増幅回路94からの出力はノード(合成点)108において合成される。合成された信号は、出力負荷Z0に整合させるために、λ/4変成器96でインピーダンス変換される。λ/4変成器107とノード108とを合わせて、ドハチィ合成部95と呼ぶ。
λ/4変成器96からの出力は、出力端子A22を介して出力負荷97に接続される。
【0006】
キャリア増幅回路92とピーク増幅回路94とは、キャリア増幅回路92の増幅素子102がAB級にバイアスされており、ピーク増幅回路94の増幅素子105がB級又はC級にバイアスされている点で異なる。このため、ピーク増幅回路94の増幅素子105が動作する入力レベルまではキャリア増幅回路92の増幅素子102は単独で動作し、キャリア増幅回路92の増幅素子102が飽和領域に入ると、すなわち当該増幅素子102の線形性が崩れ始めると、ピーク増幅回路94の増幅素子105が動作し始め、当該増幅素子105からの出力が負荷に供給されて、キャリア増幅回路92の増幅素子102と共に負荷を駆動する。このとき、キャリア増幅回路92の出力整合回路103の負荷線は、高い抵抗から低い抵抗へ移動するが、キャリア増幅回路92の増幅素子102は飽和領域にあるため効率は良い。
入力端子A21からの入力レベルが更に増加すると、ピーク増幅回路94の増幅素子105も飽和し始めるが、両増幅回路92、94の増幅素子102、105が共に飽和しているため、このときも効率は良い。
【0007】
図9には、図8に示されるドハチィ増幅器に係る理論上のコレクタ効率ないしドレイン効率を示してある。なお、ここで言うコレクタ効率とは、コレクタに印加される電源の電圧(直流)とその電源から供給される電流(直流)の積に対する、コレクタから取り出せる無線周波出力電力の割合の意味であり、ドレイン効率についても同様である。
図9のグラフの横軸はバックオフ(dB)を示しており、縦軸は効率(パーセント:%)を示している。バックオフは、両増幅回路92、94の増幅素子102、105の両方が飽和する最小の入力端子A21への入力レベル、すなわちコンプレッションポイントを0(dB)とし、入力レベルがコンプレッション点(コンプレッションポイント)に対してどれだけ余裕があるかを示す数値である。
【0008】
図9のグラフにおいて、点線は、一般的なB級増幅器の効率を示しており、実線は、簡単なモデルにおけるドハチィ増幅器の効率を示している。
入力レベルがA区間にあるときは、基本的にキャリア増幅回路92のみ動作する。バックオフが6dBになる付近でキャリア増幅回路92は飽和し始め、効率はB級増幅器の最大効率付近まで達する。ドハチィ増幅器の最大出力をP0とすると、このときのキャリア増幅回路92からの出力は約(P0/4)である。
【0009】
バックオフが6dB以下のB区間では、入力レベルが増加するに従い、キャリア増幅回路92からの出力は約(P0/4)から(P0/2)へ増加し、ピーク増幅回路94からの出力はほぼ0から(P0/2)へ増加する。このとき、キャリア増幅回路92からの出力電力及びピーク増幅回路94からの出力電力の和は、入力端子A21への入力電力に対し、A区間のときと同じ比例定数で比例する。ピーク増幅回路94が動作し始めると効率は一旦低下するが、ピーク増幅回路94も飽和し始めるコンプレッション点で再びピークを迎える。コンプレッション点において、キャリア増幅回路92からの出力とピーク増幅回路94からの出力は等しくなる。
区間Aと区間Bとの境界、つまりピーク増幅回路94の出力への寄与が無視できなくなり合成が実質的に開始されたとみなされるレベルを合成開始点と呼ぶ。
一般に、CDMA信号やマルチキャリア信号は高いピークファクタ、すなわちピーク電力と平均電力との比を有するが、通常の増幅器では7〜12dBのピークファクタに対応できるように、コンプレッション点からその分を下げた点を動作点としている。
【0010】
図8に示されるドハチィ増幅器における各部のインピーダンスを説明する。出力負荷Z0は一定に規定されているため、これを起点とする。
ノード108からλ/4変成器96を見たインピーダンスZ7は、λ/4変成器96の特性インピーダンスをZ2とすると、
Z7=(Z2)2/Z0
となる。
キャリア増幅回路92の出力整合回路103からλ/4変成器107を見たインピーダンスZ4は、A区間においてはピーク増幅回路94の出力整合回路106の出力インピーダンスZ8が実質的に無限大となるために上記と同様に求まり、C区間においては負荷を等しく分担するため、λ/4変成器107の負荷インピーダンス(ノード108でのキャリア増幅回路92の寄与分)とピーク増幅回路94の整合回路106の負荷インピーダンスZ5がそれぞれ2(Z7)となるため、(式1)及び(式2)のようになる。ここで、Z1は、λ/4変成器107の特性インピーダンスである。Z4及びZ5は、それぞれ、B区間ではA区間の時の値とC区間の時の値との間を遷移する。
【0011】
【数1】
【0012】
【数2】
【0013】
ドハチィ増幅器を周波数の高い領域に応用したときについて説明する。
すなわち、Z4は、入力信号レベルが小さいとき(A区間)のインピーダンス値に対して、入力信号レベルが大きいとき(C領域)には(1/2)倍大きくなり、別の言い方をすれば2倍の負荷変動を起こす。例えば、Z7=25Ω、Z1=50Ωとすると、Z4は100Ω〜50Ωの間で変化する。従って、キャリア増幅回路92の増幅素子102の負荷インピーダンスも変動している。
【0014】
なお、従来のドハチィ増幅器では必ずしも効率や歪特性などについて十分な性能が得られないことから、本発明者等により特願2005−149206号、特願2004−362826号、特願2004−322092号等の提案が為されている。
図10には、このような提案の一例に係るドハチィ増幅器の構成例を示してある。この例では、位相器111や2つのインピーダンス変換器112、113の構成部分に特徴がある。キャリア増幅回路92とピーク増幅回路94を合成する2つのインピーダンス変換器112、113は、λ/4に固定されるのではなく、任意の長さで効率、歪などの性能を上げることが図られている。なお、Z1はインピーダンス変換器113のインピーダンスを表しており、Z21はノード108からインピーダンス変換器112を見たインピーダンスを表しており、Z20はインピーダンス変換器112からピーク増幅回路94の出力整合回路106を見たインピーダンスを表している。
【0015】
【特許文献1】特開2004−260232号公報
【発明の開示】
【発明が解決しようとする課題】
【0016】
上記のようなドハチィ増幅器の課題について説明する。
キャリア増幅回路92からの出力とピーク増幅回路94からの出力とを合成する場合、合成開始点からピーク増幅回路94が動作を開始するのが理想であるが、現実的には厳しい。
図11には、各増幅器の入出力特性を示してある。Q21はAB級の増幅器の入出力特性を示し、Q22はB級からC級の増幅器の入出力特性を示す。負荷については、説明を簡易化するために、AB級のキャリア増幅回路92は(Z1)2/Z7で示しており、B級からC級のピーク増幅回路94は2(Z7)で示している。
【0017】
例えば、特性Q21と特性Q22の合成では、それぞれの増幅器における負荷が変わりながら、合成は丸点(○)及び三角点(△)から始まることが望ましい。丸点(○)は飽和によりキャリア増幅回路92の非線形性が無視できなくなるレベルを表しており、三角点(△)はそのレベルに対応するピーク増幅回路94のレベルを表している。
しかしながら、現実的には、三角点(△)以下のレベルでもピーク増幅回路94からの出力が出ているため、レベルが低く出力には余り影響を与えないものの、合成が行われることになる。
【0018】
ピーク増幅回路94がオフであるとき、図10に示されるインピーダンスZ21は大きな値となっているが、ピーク増幅回路94が動作し始めると、Z21は小さな値となってキャリア増幅回路92からの出力分が少し吸収されてしまう。また、ピーク増幅回路94は三角点(△)以下のレベルにおいても効率が悪い状態で動作しており余計な電流が流れていることになる。
従って、ちょうどキャリア増幅回路92の効率が良い丸点(○)以下の出力で効率が劣化してしまうことになる。本来は図11に示されるQ31のような効率特性を期待しているが、実際はQ31より効率が劣化したQ32の特性になってしまう。
【0019】
こうしたことから、例えば、増幅器の効率を更に改善することや、温度などの周囲環境が変化した場合においても更に性能の変化を少なくすることなど、より効果的な高効率増幅器を開発することが強く望まれていた。
本発明は、このような従来の事情に鑑み為されたもので、適切な回路を追加することにより、従来のドハチィ増幅器を超えた性能を有する増幅器を提供することを目的とする。
【課題を解決するための手段】
【0020】
上記目的を達成するため、本発明に係る増幅器では、次のような構成により、信号を増幅する。
すなわち、分配手段が、前記信号を分配する。キャリア増幅回路が、前記分配された第1の信号をAB級で増幅する。ドライブ増幅回路が、前記分配された第2の信号をB級又はC級で増幅し、ピーク増幅回路が、前記ドライブ増幅回路により増幅された信号をB級又はC級で増幅する。そして、前記キャリア増幅回路の出力に接続される第1のインピーダンス変換器と、前記ピーク増幅回路の出力に接続される第2のインピーダンス変換器と、前記第1のインピーダンス変換器の出力と前記第2のインピーダンス変換器の出力を合成する合成端を介して、前記キャリア増幅回路の出力と前記ピーク増幅回路の出力が合成される。
従って、ピーク増幅回路の前段にドライブ増幅回路を備えることにより、ピーク増幅回路の系における入出力特性の立ち上がりを急峻にすることができ、効率性を向上させることができる。
ここで、インピーダンス変換器としては、一例として、任意の電気長を有する伝送線路を用いて構成することができる。
【0021】
本発明に係る増幅器では、一構成例として、次のような構成とした。
すなわち、前記キャリア増幅回路、或いは、前記ドライブ増幅回路と前記ピーク増幅回路とを接続したものの一方又は両方について、増幅対象となる信号を前段で増幅するプリアンプを備えた。
従って、キャリア増幅回路の前段或いはドライブ増幅回路の前段の一方又は両方にプリアンプを備えることにより、更に効率化を図ることができる。
ここで、例えば、キャリア増幅回路の前段にはAB級で動作する増幅回路をプリアンプとして備え、ドライブ増幅回路の前段にはAB級又はB級又はC級で動作する増幅回路をプリアンプとして備える。
【0022】
本発明に係る増幅器では、一構成例として、次のような構成とした。
すなわち、前記第1の増幅回路、或いは、前記ドライブ増幅回路と前記ピーク増幅回路とを接続したものの一方又は両方について、制御手段が、温度或いは周波数の一方又は両方に基づいて、回路特性を制御する。
従って、周囲の温度や処理対象となる信号の周波数といった周囲環境が変化した場合においても、これに対応して、性能を向上させることができる。
ここで、回路特性を制御する態様としては、種々な態様が用いられてもよく、例えば、1つの以上の増幅素子のゲート電圧を制御する態様や、或いは、キャリア増幅器の前段或いはドライブ増幅器の前段の一方又は両方に減衰器を備えて、この減衰器の減衰量を制御する態様などを用いることができる。
【0023】
本発明に係る増幅器では、一構成例として、次のようにマルチステージ化することができる。
すなわち、前記キャリア増幅回路、或いは、前記ドライブ増幅回路と前記ピーク増幅回路とを接続したものの一方又は両方について、増幅対象となる信号を複数に分配する手段と、並列に設けられてこれら複数の分配信号のそれぞれを増幅する複数の増幅回路と、これら複数の増幅回路により増幅された信号を合成する合成端と、を備えた。
従って、マルチステージ化により、大きな増幅が可能となる。
ここで、ピーク増幅回路の側をマルチステージ化する場合には、例えば、ドライブ増幅回路とピーク増幅回路とを接続したものを複数並列に備える。
【0024】
本発明に係る増幅器では、一構成例として、位相器を用いた構成とすることができる。
すなわち、信号を増幅する増幅器において、前記信号を分配する分配手段と、前記分配された第1の信号をAB級で増幅するキャリア増幅回路と、前記分配された第2の信号をB級又はC級で増幅するドライブ増幅回路と、前記ドライブ増幅回路により増幅された信号をB級又はC級で増幅するピーク増幅回路と、を備えた構成において、前記キャリア増幅回路の出力及び前記ピーク増幅回路の出力の両方に位相器を接続して、これらの位相器からの出力を合成端で合成する構成とする、又は、前記キャリア増幅回路の出力或いは前記ピーク増幅回路の出力の一方に位相器を備え、他方にインピーダンス変換器を備え、位相器からの出力とインピーダンス変換器からの出力を合成端で合成する構成とする。
従って、位相器の特性を調整することにより、容易に、合成端での合成性能を良好化することができる。
【発明の効果】
【0025】
以上説明したように、本発明に係る増幅器によると、例えば、適切な回路を追加することにより、従来のドハチィ増幅器を超えた性能を実現することができ、具体的には、増幅器の効率を更に改善することや、温度などの周囲環境が変化した場合においても性能の変化を少なくすることなどができる。
【発明を実施するための最良の形態】
【0026】
本発明に係る実施例を図面を参照して説明する。
なお、以下で説明する各機能実現手段は、当該機能を実現することができる手段であれば、どのような回路又は装置であっても構わず、例えば、単一の機能実現手段を複数の回路によって実現してもよく、或いは、複数の機能実現手段を単一の回路で実現してもよい。また、本実施形態に係る機能又は構成の全ての組み合わせが必ずしも本発明に必須な要件であるとは限らない。
また、本実施例に係る増幅器は、例えば、無線通信システムの通信装置に設けられて、通信対象となる信号を増幅することを行う。一例として、本実施例に係る増幅器は、移動通信システム或いは固定通信システムの基地局装置に設けられて、送信対象となる信号を増幅することを行う。
【実施例1】
【0027】
本発明の第1実施例を説明する。
図1には、本発明の一実施形態に係る増幅器の構成例を示してある。
本例の増幅器は、入力端子A1及び出力端子A2と、分配器1と、入力整合回路21と増幅素子22と出力整合回路23を有したAB級のキャリア増幅回路2と、位相器3と、減衰器4と、入力整合回路31と増幅素子32と出力整合回路33を有したドライブ増幅回路5と、入力整合回路41と増幅素子42と出力整合回路43を有したB級又はC級のピーク増幅回路6と、インピーダンス変換器7及びインピーダンス変換器8と、ノード(合成点)9と、λ/4変成器10と、出力負荷11を備えている。
また、Z0は出力負荷11のインピーダンスを表しており、Z1はインピーダンス変換器8のインピーダンスを表しており、Z2はλ/4変成器10のインピーダンスを表しており、Z7はノード9からλ/4変成器10を見たインピーダンスを表しており、Z21はノード9からインピーダンス変換器7を見たインピーダンスを表している。
ここで、本例の増幅器の構成は、例えば、減衰器4やドライブ増幅回路5を追加した点で、図10に示されるような増幅器とは異なっており、他の構成部分については定数等の違いはあるが基本的には同じである。
【0028】
本例の増幅器において行われる動作の一例を示す。
入力端子A1には、本例の増幅器への入力信号が入力される。
分配器1は、入力端子A1に入力された信号を分配する。一方の分配信号がキャリア増幅回路2の入力整合回路21に入力され、他方の分配信号が位相器3に入力される。分配器1は、例えば、配線板上に形成されたT分岐ライン、或いはカプラ等から構成される。また、分配器1からの2つの出力端子a、bでは分配比が異なる場合もある。
位相器3は、原理的にはインピーダンス変換器8に相当する遅延を発生させる伝送線路であり、入力された前記他方の分配信号を遅延させて減衰器4へ出力する。位相器3は、合成を同相で行うための役割を有しており、キャリア増幅回路2、ピーク増幅回路6、ドライブ増幅回路5の位相差も吸収しなければならないため、インピーダンス変換器8の遅延とは異なることもある。なお、位相器3の機能をキャリア増幅回路2の側の経路に設けた方が両系の遅延時間を合わせやすくなる場合が多い。
【0029】
キャリア増幅回路2の入力整合回路21は、入力される前記一方の分配信号のインピーダンスを、後段の増幅素子22の入力インピーダンスへ変換する。
キャリア増幅回路2の増幅素子22は、入力される前記一方の分配信号を増幅する。この増幅素子22はAB級にバイアスされる。この増幅素子22としては、例えば、LD−MOS(Lateral Double−diffused MOS)、GaAs−FET、HEMT、HBTなどの半導体デバイスを用いることができる。
キャリア増幅回路2の出力整合回路23は、インピーダンス変換器8と共に、例えば、前段の増幅素子22の負荷インピーダンスをA区間においては所定の値ZAを中心としてほぼ円上のインピーダンスへ変換し、C区間においては所定の値ZAへ変換する。
前記一方の分配信号が、キャリア増幅回路2の入力整合回路21、増幅素子22、出力整合回路23を通過して、インピーダンス変換器8に入力される。
【0030】
減衰器4は、位相器3から入力される信号を減衰させてドライブ増幅回路5の入力整合回路31へ出力する。この減衰器4は、ピーク増幅回路6側の系のゲインを調整する役割を有している。なお、減衰器4としては、例えば、減衰量が可変なものが用いられてもよく、或いは、減衰量が固定なものが用いられてもよい。
【0031】
ドライブ増幅回路5の入力整合回路31は、入力される信号(前記他方の分配信号)のインピーダンスを、後段の増幅素子32の入力インピーダンスへ変換する。
ドライブ増幅回路5の増幅素子32は、入力される信号を増幅する。この増幅素子32はB級又はC級にバイアスされる。この増幅素子32としては、例えば、LD−MOS(Lateral Double−diffused MOS)、GaAs−FET、HEMT、HBTなどの半導体デバイスを用いることができる。
ドライブ増幅回路5の出力整合回路33は、前段の増幅素子32の出力インピーダンスをピーク増幅回路6に整合させる。
前記他方の分配信号が、ドライブ増幅回路5の入力整合回路31、増幅素子32、出力整合回路33を通過して、ピーク増幅回路6に入力される。
【0032】
ピーク増幅回路6の入力整合回路41は、ドライブ増幅回路5からの信号のインピーダンスを、後段の増幅素子42の入力インピーダンスへ変換する。
ピーク増幅回路6の増幅素子42は、入力される信号を増幅する。この増幅素子42はB級又はC級にバイアスされる。この増幅素子42としては、例えば、LD−MOS(Lateral Double−diffused MOS)、GaAs−FET、HEMT、HBTなどの半導体デバイスを用いることができる。
ピーク増幅回路6の出力整合回路43は、前段の増幅素子42の負荷インピーダンスを2(Z7)へ変換する。
ドライブ増幅回路5からの信号(前記他方の分配信号)が、ピーク増幅回路6の入力整合回路41、増幅素子42、出力整合回路43を通過して、インピーダンス変換器7に入力される。
【0033】
ここで、入力整合回路21、31、41や出力整合回路23、33、43としては、例えば、集中定数回路、分布定数回路、或いはそれらの組み合わせのうちのいずれかを用いて構成することができる。また、実装上で避けられないストレーキャパシタンスやインダクタンス等を含んでもよい。
また、ドライブ増幅回路5の出力整合回路33とピーク増幅回路6の入力整合回路41をまとめて1つの整合回路とする構成も可能であり、このような整合回路をドライブ増幅回路5或いはピーク増幅回路6或いはこれらの間に設けることができる。
【0034】
キャリア増幅回路2側の系のインピーダンス変換器8は、長さL1=0〜λ/2或いはそれ以上の電気長を有する伝送線路から構成され、その特性インピーダンスZ1は2(Z7)=2(Z2)2/Z0に等しい。
ピーク増幅回路6側の系のインピーダンス変換器7は、長さL2=0〜λ/2或いはそれ以上の電気長を有する伝送線路から構成される。この長さとしては、Z21を大きく或いはある程度大きくして、ピーク増幅回路6の特性が良くなるような長さを用いる。
ノード(合成点)9は、キャリア増幅回路2の出力整合回路23からの出力信号及びピーク増幅回路6の出力整合回路43からの出力信号をインピーダンス変換器8を介して結合する。
λ/4変成器10は、ノード9から見たインピーダンスZ7を出力負荷Z0へ変換する。λ/4変成器10としては、例えば、その特性インピーダンスZ2に相当する線幅及びλ/4に相当する長さを有する導体パターンとして配線板上に形成することもできる。λ/4変成器10を用いることにより、比較的広い周波数範囲で整合を取ることができるが、例えば、整合さえ取れれば、λ/4変成器以外のものが整合を取るために用いられてもよい。
出力負荷11は、インピーダンスZ0を有する負荷である。
【0035】
一般的に、B級やC級の増幅器のゲインはAB級の増幅器のゲインと比べて低下するが、B級やC級の増幅器を2個縦続接続した場合のゲインは1個のAB級の増幅器より高いため、本例では、ドライブ増幅回路5の入力に減衰器4を入れてレベルを調整する。
他の構成例として、分配器1を不等分配にしてキャリア増幅回路2の系の方に分配比率を高めて、その分、ピーク増幅回路6の系の方の入力レベルを下げて、レベル調整することも可能である。この分配器の分配比率はキャリア増幅回路2の系のゲインを上げて付加効率を上がる様にする。
【0036】
図2には、ドライブ増幅回路5の入出力特性Q1の一例と、ピーク増幅回路6の入出力特性Q2の一例と、これらを縦続接続したものの入出力特性Q3の一例を示してある。ドライブ増幅回路5の入出力特性Q1もピーク増幅回路6の入出力特性Q2も共に線形より急な入出力特性であるため、これらを縦続接続したものの入出力特性Q3はより急になり、縦続特性は立ち上がりが急峻になる。
【0037】
図3には、ドライブ増幅回路5とピーク増幅回路6を縦続接続したものの入出力特性Q3の一例(図2に示されるもの)と、キャリア増幅回路2の入出力特性Q11の一例を示してある。
両方の増幅回路2、6が動作する丸点(○)よりレベルの高い領域(図9のB区間)では、負荷インピーダンスがそれぞれ変化しながら出力も変わるため、本特性から異なるが、図3では、合成開始の丸点(○)及び三角点(△)のレベル以下に着目する。
すなわち、三角点(△)以下のレベルでは、縦続接続の特性Q3は急峻であり、ピーク増幅回路6の系(ドライブ増幅回路5とピーク増幅回路6)ではほとんど出力が無いためZ21が大きく、キャリア増幅回路2からの出力の信号はピーク増幅回路6に流れないため、キャリア増幅回路2の特性に影響を与えることはない。また、ドライブ増幅回路5には少し電流が流れるが極めて小さいため、効率への影響はほとんどない。従って、本増幅器の効率は、三角点(△)以下のレベルでは効率劣化が無い。すなわち、三角点(△)以下のレベルでの効率はQ12の状態であり、三角点(△)のレベルを超えるとQ13のように効率が若干落ちるが、例えば図11に示されるQ32のように三角点(△)以下のレベルからの劣化は無い。
【0038】
また、三角点(△)のレベル以上では、ドライブ増幅回路5とピーク増幅回路6も動作して直流電流が流れ、従来のようにピーク増幅回路6だけの場合(つまり、ドライブ増幅回路5を設けない場合)と比較すれば、この部分の電力消費は大きくなるが、三角点(△)以上のレベルではキャリア増幅回路2の効率も上がること、C級の系も効率が良いこと、互いに出力が大きくなり相互の増幅回路に漏れこむ電流が少なくなることから、例えば従来の増幅器より効率は上昇する。
【0039】
なお、本例の説明では、例えば、従来例のドハチィ増幅器におけるキャリア増幅回路の半分の出力で、全体出力P0については1/4での合成から始まっているが、特にその点での合成に限定する意図は無い。キャリア増幅回路2の最大出力が(P0/4)以上(A区間で(Z1)2/Z7負荷時)である場合には、合成点を高くしても良い。つまり、全体の合成特性(歪、効率、周囲条件等)を考慮して合成点を決める。
【0040】
温度変化による補正の手法としては、減衰器4の減衰量を変える手法と、それほど大きな変動でない場合に増幅素子のゲート電圧を変える手法がある。例えば、サーミスタや半導体などで温度を検出して、その結果に基づいて、減衰量を変えること或いはゲート電圧を変えることを行う。
また、広帯域でありその内の一部を使用する場合には、周波数特性が良くなるように、ゲート電圧や減衰器4の減衰量をその一部の周波数帯域に合わせるようにする。
ゲート電圧を変える場合には、使用されている増幅素子のうちの1つ以上のゲート電圧を変更する。
【0041】
また、増幅素子のゲート電圧を変更して合成特性を向上させる一例として、各増幅回路に、予め、広帯域内の全ての部分周波数帯域のそれぞれとゲート電圧値(補間値が用いられてもよい)との対応をROM(Read Only Memory)などのメモリに記憶しておき、指定された周波数情報に応じてゲート電圧値がメモリから読み出されて対応する増幅素子へ与えられる構成を用いることができる。更に、温度センサを設けて、各温度と最適なゲート電圧値との対応を予めメモリに記憶させておき、検出された温度情報に応じてゲート電圧値がメモリから読み出されて対応する増幅素子へ与えられる構成を用いることができる。
【0042】
また、本例では、ピーク増幅回路6の系にのみ減衰器4を設けたが、例えば、減衰器は、キャリア増幅回路2の系とピーク増幅回路6の系の各々又は片方に設けることができる。
更に、例えば、周波数補正用の回路をキャリア増幅回路2の系とピーク増幅回路6の系の各々又は片方に挿入することにより、具体的には、例えば、分配器1の出力側の各々(a、bのそれぞれ)又は片方(a、bの一方)に挿入することにより、周波数変化の少ない増幅器を実現することも可能である。
また、例えば、線形性を調整するために、歪又はAM/AM変換特性やAM/PM変換特性に基づいて、分配器1の不等分配比や、位相器3の位相変化量や、インピーダンス変換器7、8などの合成ライン長や、各増幅素子22、32、42のゲート電圧を調整することなどが行われても良く、また、前置歪補償の構成又はフィードフォワード歪補償の構成を使用するも可能である。
【0043】
以上のように、本例の増幅器では、入力を分配して複数の増幅回路の出力を合成して出力とする構成において、複数の増幅回路として、増幅素子をAB級で用いる第1の増幅回路(本例では、キャリア増幅回路2)と、増幅素子をB級又はC級で用いる複数の増幅素子を縦続した第2の増幅回路(本例では、ドライブ増幅回路5とピーク増幅回路6を縦続接続したもの)を備え、また、第1の増幅回路の出力と第2の増幅回路の出力をそれぞれ任意長さの電気長の伝送線路からなるインピーダンス変換器7、8を介して接続した。
また、本例の増幅器では、例えば、入力を分配する分配器1の分配比率を不等にすることも可能である。
【0044】
また、本例の増幅器では、例えば、第1の増幅回路及び第2の増幅回路で使用する増幅素子のうちの1つ以上の増幅素子のゲート電圧を温度により制御すること、或いは、入力を分配する分配器1の各々の出力の一方或いは両方に使用される減衰器(本例では、一方のみに備えた場合における減衰器4)の減衰量を温度により制御することが可能である。
また、本例の増幅器では、第1の増幅回路及び第2の増幅回路で使用する増幅素子のうちの1つ以上の増幅素子のゲート電圧を周波数情報により制御すること、或いは、入力を分配する分配器1の各々の出力の一方或いは両方に使用される減衰器(本例では、一方のみに備えた場合における減衰器4)の減衰量を周波数情報により制御することが可能である。
また、本例の増幅器では、第1の増幅回路或いは第2の増幅回路の一方の入力より分配器1側に周波数補正用回路を挿入して設けることが可能である。
【0045】
このように、本例の増幅器では、入力を分配して、一方の分配出力をAB級で動作するキャリア増幅回路2に入力し、もう一方の分配出力をB級又はC級で動作するピーク増幅回路6に入力し、キャリア増幅回路2からの出力とピーク増幅回路6からの出力をインピーダンス変換器7、8を経由して合成する構成において、ピーク増幅回路6の前にB級又はC級で動作するドライブ増幅回路5を備えることで、ピーク増幅回路6の側の系における立ち上り特性を急峻にすることができ、これにより、低レベル時におけるピーク増幅回路6への信号漏れを低減して、効率の向上を図ることができ、例えば、従来のドハチィ増幅器以上の性能を得ることができる。本例では、ピーク増幅回路6の系において、B級又はC級の増幅素子を多段構成とすることで、出力が急激に立ち上がるようにして、例えば(P0/4)以下の出力時の効率を改善することができ、また、入力が増加した場合には素早く応答することができ、負荷変動を利用しているため効率が良い。
【0046】
なお、本例の増幅器では、分配器1の機能により分配手段が構成されており、ノード(合成点)9の機能により合成端が構成されている。
また、本例の増幅器では、温度或いは処理対象となる周波数に基づいて増幅素子のゲート電圧或いは減衰器4の減衰量を制御する機能により制御手段が構成されている。この制御手段は、例えば、温度を検出する手段や、周波数を検出する手段を備え、温度の検出結果或いは周波数の検出結果の一方又は両方に基づいて増幅素子のゲート電圧或いは減衰器4の減衰量の一方又は両方を制御する。この制御手段は、例えば、CPU(Central Processing Unit)やメモリを用いて構成されてもよく、或いは、ハードウエア回路として構成されてもよい。
【実施例2】
【0047】
本発明の第2実施例を説明する。
図4には、本発明の一実施例に係る増幅器の構成例を示してある。
本例の増幅器は、図1に示される増幅器と同様な構成において、更に、キャリア増幅回路2の前段にAB級で動作する増幅回路(プリアンプ)51を備えているとともに、ドライブ増幅回路5の前段にAB級又はB級又はC級で動作する増幅回路(プリアンプ)52を備えている。なお、図1に示されるのと同一の符号が付された構成要素は、緒元を除いて、図1に示されるものと基本的に同一である。
本例の増幅器では、分配器1によりキャリア増幅回路2側へ出力された信号が、プリアンプ51により増幅された後に、キャリア増幅回路2に入力される。また、減衰器4から出力された信号が、プリアンプ52により増幅された後に、ドライブ増幅回路5に入力される。
【0048】
一般的な増幅器の使用では、小信号から大信号まで増幅する。これに対応するために、例えば、本例図1の増幅器の前段にプリアンプを設けて全体性能を満足させることが考えられるが、この場合、プリアンプと増幅回路2、5、6との間にある分配器1においてレベルの高い信号が損失して増幅器全体としては効率が低下することが考えられる。
そこで、本例の増幅器では、合成増幅器のキャリア増幅回路2やドライブ増幅回路6の前段にプリアンプ51、52を設けてある。これにより、入力レベルを小さくして、付加効率を向上させることができる。
なお、各プリアンプ51、52を構成する増幅素子の数は単数以上である。
【0049】
以上のように、本例の増幅器では、第1の増幅回路(本例では、キャリア増幅回路2)と第2の増幅回路(本例では、ドライブ増幅回路5とピーク増幅回路6を縦続接続したもの)の入力の各々にプリアンプ51、52を備えた。
ここで、本例の増幅器では、第1の増幅回路と第2の増幅回路の両方にプリアンプ51、52を接続して備えたが、例えば、いずれか片方のみにプリアンプを接続して備えるような構成が用いられてもよい。
【実施例3】
【0050】
本発明の第3実施例を説明する。
本例では、図1や図4に示される増幅器の合成部(インピーダンス変換器7、8やノード9)を構成するインピーダンス変換器7やインピーダンス変換器8として、位相器を設けて、容易に調整可能とする。
図5には、このようなインピーダンス変換器7、8として使用する位相器の構成例を示してある。
【0051】
なお、図1や図4における例えばプリント基板上にパターン形成されるストリップライン等のエッチングで作成すると、電気長が固定化されて、各部品の偏差で合成の調整が容易でない場合も考えられる。これに対して、本例では、反射形位相器61、71を使用して、可変リアクタンス素子68、69、78、79のリアクタンスを変化させることで、等価的に伝送線路を変えることができる。また、可変リアクタンス素子68、69、78、79の代わりに、オープン或いはショートにして歪発生を抑えることも可能である。
【0052】
以上のように、本例の増幅器では、任意長さの電気長の伝送線路からなる2つのインピーダンス変換器7、8のそれぞれを位相器に置き換えた。
ここで、本例では、2つのインピーダンス変換器7、8の両方を位相器としたが、例えば、片方だけを位相器とすることも可能である。
【実施例4】
【0053】
本発明の第4実施例を説明する。
図6には、本発明の一実施例に係るマルチステージ増幅器の構成例を示してある。マルチステージ増幅器のように信号を複数に分配して増幅する構成も本発明に包含される。
本例のマルチステージ増幅器は、入力端子A1と、分配器81と、複数であるn個のキャリア増幅回路B1〜Bnと、複数であるm個のピーク増幅回路C1〜Cmと、n個のキャリア増幅回路B1〜Bnからの出力とm個のピーク増幅回路C1〜Cmからの出力とを接続するインピーダンス変換器8と、出力側のインピーダンス変換器10と、出力端子A2と、出力負荷11を備えている。
【0054】
本例のマルチステージ増幅器は、例えば図1や図4の様なドライブ回路5及び2個の増幅回路2、6だけでは出力レベルが不足するような場合に好適なものであり、複数のキャリア増幅回路B1〜Bnを並列に備え、複数のピーク増幅回路C1〜Cmを並列に備える。なお、他の構成例として、キャリア増幅回路とピーク増幅回路とのいずれか一方の数を1個として、他方を複数設けるような構成とすることもできる。
また、他の構成例として、図1や図4に示されるような位相器3を備えた構成とすることもできる。
また、本例のピーク増幅回路C1〜Cmのそれぞれには、例えば、図1に示されるピーク増幅回路6と同様な回路のほかに、前段のドライブ回路5や減衰器4と同様な回路が含まれる。
【0055】
本例のマルチステージ増幅器により行われる動作の一例を示す。
入力端子A11には、本例のマルチステージ増幅器への入力信号が入力される。
分配器81は、入力端子A1から入力された信号を(n+m)個の信号へ分配する。各分配信号は、各キャリア増幅回路B1〜Bn及び各ピーク増幅回路C1〜Cmに入力される。
各キャリア増幅回路B1〜Bnは、例えば図1や図4に示されるキャリア増幅回路2と同様な機能を有しており、これらn個のキャリア増幅回路B1〜Bnからの出力が合成されてインピーダンス変換器8に入力される。
各ピーク増幅回路C1〜Cmは、例えば図1や図4に示されるピーク増幅回路6とドライブ増幅回路5(或いは、更に減衰器4)が接続されたものと同様な構成を有しており(当然、インピーダンス変換器7相当も含んでいる)、これらm個のピーク増幅回路C1〜Cmからの出力が合成されてインピーダンス変換器8からの出力と合成される。この合成信号が出力側のインピーダンス変換器10を介して出力端子A2から出力される。
出力側のインピーダンス変換器10は、例えば、λ/4変成器から構成されており、ピーク増幅回路C1〜Cmの出力側にある合成点(ノード)のインピーダンスを出力負荷11であるZ0へ変換する。
【0056】
以上のように、本例のマルチステージ増幅器では、入力信号が分配器81により(n+m)分配され、n個の分配信号は小信号入力から大信号入力まで動作するAB級の増幅回路(本例では、キャリア増幅回路B1〜Bn)で増幅され、m個の分配信号は大信号入力で動作するB級又はC級の縦続された増幅回路(本例では、ピーク増幅回路C1〜Cm)で増幅される。
このように、本例のマルチステージ増幅器では、第1の増幅回路や第2の増幅回路として、複数の増幅回路を備えた。
ここで、m個のピーク増幅回路C1〜Cmとしては、例えば、いずれも同一の入力レベルから動作を開始するものが用いられてもよく、或いは、それぞれについてバイアスレベルを異ならせて、入力レベルの増加に従ってそれぞれが徐々に動作を開始するようなものが用いられてもよい。
【実施例5】
【0057】
本発明の第5実施例を説明する。
図7には、本発明の一実施例に係るマルチステージ増幅器の構成例を示してある。マルチステージ増幅器のように信号を複数に分配して増幅する構成も本発明に包含される。
本例のマルチステージ増幅器は、図6に示されるのと同様な構成に、更に、分配器81とそれぞれのキャリア増幅回路B1〜Bnとの間にAB級で動作する増幅回路(プリアンプ)D1〜Dnを備えるとともに、分配器81とそれぞれのピーク増幅回路C1〜Cmとの間にAB級又はB級又はC級で動作する増幅回路(プリアンプ)E1〜Emを備えている。このように、本例のマルチステージ増幅器では、キャリア増幅回路B1〜Bn及びピーク増幅回路C1〜Cmのそれぞれの前段にプリアンプD1〜Dn、E1〜Emを縦続接続してある。
【0058】
一般に、増幅器では、必要なゲインを得るために複数個の増幅素子を使用する。例えば、図1や図4や図6に示されるような増幅器にプリアンプを縦続接続して使用する。しかしながら、このような増幅器の回路には分配器1、81が存在し、ドライブ増幅回路5に分配された電力は当該ドライブ増幅回路5が動作しないA区間では有効に使われずに熱になる。つまり、プリアンプで増幅した信号を図1や図4や図6に示されるような増幅器の入力端子A1から入力しても、入力された電力は、分配損失となる。この分配損により、増幅器の電源付加効率が低下する。
【0059】
これに対して、本例のマルチステージ増幅器は、電源効率が改善するため、好適なものである。
ここで、各プリアンプD1〜Dn、E1〜Emは、必要に応じて、入力整合回路や出力整合回路を備える。また、これらのプリアンプD1〜Dn、E1〜Emとしては、例えば、全て同一の構成のものが用いられてもよく、或いは、それぞれについて動作級を異ならせてもよい。また、例えば、プリアンプを複数縦続(cascade)で接続して用いることもできる。また、例えば、全てのキャリア増幅回路B1〜Bn用のプリアンプD1〜Dnを1つにまとめた構成や、全てのピーク増幅回路C1〜Cm用のプリアンプE1〜Emを1つにまとめた構成のように、複数のプリアンプを1つにまとめて共用することもできる。
【0060】
なお、本例では、図6に示されるマルチステージ増幅器に更にプリアンプD1〜Dn、E1〜Emを備えた構成を示したが、例えば、図4に示されるように、図1に示されるような増幅器において、分配器1とキャリア増幅回路2との間にプリアンプを備える構成や、分配器1と位相器3との間或いは位相器3とドライブ増幅回路5との間にプリアンプを備える構成を用いることもできる。位相器3は位相や遅延を合わせるため必要な系に挿入する。
【0061】
以上のように、本例のマルチステージ増幅器では、当該マルチステージ増幅器への入力信号を複数に分配する分配器81と、第1の増幅回路(本例では、複数のキャリア増幅回路B1〜Bn)と、第2の増幅回路(本例では、複数のピーク増幅回路C1〜Cm)を備えた構成において、更に、分配器81からの出力をAB級で増幅して第1の増幅回路へ出力する第1のプリアンプ(本例では、複数のプリアンプD1〜Dn)と、分配器81からの出力をAB級又はB級又はC級で増幅して第2の増幅回路へ出力する第2のプリアンプ(本例では、複数のプリアンプE1〜Em)を備えた。
このように、本例のマルチステージ増幅器では、第1の増幅回路や第2の増幅回路として複数の増幅回路を備え、更に、それぞれの増幅回路の前段にプリアンプD1〜Dn、E1〜Emを備えた。
本例のマルチステージ増幅器では、例えば、入力信号がより小さいレベルのうちに分配器81で当該入力信号を分配するため、分配損が小さくなり、結果的に増幅器全体の電源効率を改善することができる。この効果は、例えば、キャリア増幅回路B1〜Bnの増幅素子等のゲインが小さいときに顕著である。
【0062】
ここで、本発明に係る増幅器などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々な装置やシステムとして提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係る増幅器などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがROM(Read Only Memory)に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー(登録商標)ディスクやCD(Compact Disc)−ROM等のコンピュータにより読み取り可能な記録媒体や当該プログラム(自体)として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
【図面の簡単な説明】
【0063】
【図1】本発明の第1実施例に係る増幅器の構成例を示す図である。
【図2】増幅器における入出力特性の例を示す図である。
【図3】増幅器における入出力特性の例を示す図である。
【図4】本発明の第2実施例に係る増幅器の構成例を示す図である。
【図5】本発明の第3実施例に係る位相器の構成例を示す図である。
【図6】本発明の第4実施例に係るマルチステージ増幅器の構成例を示す図である。
【図7】本発明の第5実施例に係るマルチステージ増幅器の構成例を示す図である。
【図8】ドハチィ増幅器の構成例を示す図である。
【図9】ドハチィ増幅器に係る理論上のコレクタ効率ないしドレイン効率を示す図である。
【図10】ドハチィ増幅器の改良構成例を示す図である。
【図11】動作級別の各増幅器の入出力特性の例を示す図である。
【符号の説明】
【0064】
1、81、91・・分配器、 2、92、B1〜Bn・・キャリア増幅回路、 3、93、111・・位相器、 4・・減衰器、 5・・ドライブ増幅回路、 6、94・・ピーク増幅回路、 7、8、112、113・・インピーダンス変換器、 9、108・・ノード(合成点)、 10、96、107・・λ/4変成器、 11、97・・出力負荷、 21、31、41、101、104・・入力整合回路、 22、32、42、102、105・・増幅素子、 23、33、43、103、106・・出力整合回路、 51、52、D1〜Dn、E1〜Em・・増幅回路(プリアンプ)、 61、71・・反射形位相器、 68、69、78、79・・可変リアクタンス素子、 95・・ドハチィ合成部、 A1、A21・・入力端子、 A2、A22・・出力端子、 C1〜Cm・・ピーク増幅回路(ドライブ増幅回路が接続されたもの)、
【特許請求の範囲】
【請求項1】
信号を増幅する増幅器において、
前記信号を分配する分配手段と、
前記分配された第1の信号をAB級で増幅するキャリア増幅回路と、
前記分配された第2の信号をB級又はC級で増幅するドライブ増幅回路と、
前記ドライブ増幅回路により増幅された信号をB級又はC級で増幅するピーク増幅回路と、
前記キャリア増幅回路の出力に接続される任意の長さの第1のインピーダンス変換器と、
前記ピーク増幅回路の出力に接続される任意の長さの第2のインピーダンス変換器と、
前記第1のインピーダンス変換器の出力と前記第2のインピーダンス変換器の出力を合成する合成端と、
を備えたことを特徴とする増幅器。
【請求項2】
請求項1に記載の増幅器において、
前記キャリア増幅回路或いは前記ドライブ増幅回路と前記ピーク増幅回路とを接続したものの一方又は両方について、増幅対象となる信号を前段で増幅するプリアンプを備えた、
ことを特徴とする増幅器。
【請求項3】
請求項1又は請求項2に記載の増幅器において、
前記第1の増幅回路或いは前記ドライブ増幅回路と前記ピーク増幅回路とを接続したものの一方又は両方について、温度或いは周波数の一方又は両方に基づいて回路特性を制御する制御手段を備えた、
ことを特徴とする増幅器。
【請求項1】
信号を増幅する増幅器において、
前記信号を分配する分配手段と、
前記分配された第1の信号をAB級で増幅するキャリア増幅回路と、
前記分配された第2の信号をB級又はC級で増幅するドライブ増幅回路と、
前記ドライブ増幅回路により増幅された信号をB級又はC級で増幅するピーク増幅回路と、
前記キャリア増幅回路の出力に接続される任意の長さの第1のインピーダンス変換器と、
前記ピーク増幅回路の出力に接続される任意の長さの第2のインピーダンス変換器と、
前記第1のインピーダンス変換器の出力と前記第2のインピーダンス変換器の出力を合成する合成端と、
を備えたことを特徴とする増幅器。
【請求項2】
請求項1に記載の増幅器において、
前記キャリア増幅回路或いは前記ドライブ増幅回路と前記ピーク増幅回路とを接続したものの一方又は両方について、増幅対象となる信号を前段で増幅するプリアンプを備えた、
ことを特徴とする増幅器。
【請求項3】
請求項1又は請求項2に記載の増幅器において、
前記第1の増幅回路或いは前記ドライブ増幅回路と前記ピーク増幅回路とを接続したものの一方又は両方について、温度或いは周波数の一方又は両方に基づいて回路特性を制御する制御手段を備えた、
ことを特徴とする増幅器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2007−124460(P2007−124460A)
【公開日】平成19年5月17日(2007.5.17)
【国際特許分類】
【出願番号】特願2005−315945(P2005−315945)
【出願日】平成17年10月31日(2005.10.31)
【出願人】(000001122)株式会社日立国際電気 (5,007)
【Fターム(参考)】
【公開日】平成19年5月17日(2007.5.17)
【国際特許分類】
【出願日】平成17年10月31日(2005.10.31)
【出願人】(000001122)株式会社日立国際電気 (5,007)
【Fターム(参考)】
[ Back to top ]