多層プリント配線板
【課題】 信頼性を向上させて、電気的接続性や機能性を確保させ、特に、落下試験に対する信頼性をより向上させることができる多層プリント配線板を提供する。
【解決手段】 部品が実装される半田パッド６０Ｂには、耐食層が形成されておらず柔軟性がある。このため、落下の際に衝撃を受けた際でも、衝撃を緩衝することができ、実装部品の脱落が起こり難くなる。他方、耐食層が形成されたランド６０Ａは、操作キーを構成する炭素柱が繰り返し接触しても接触不良を引き起こし難い。
【解決手段】 部品が実装される半田パッド６０Ｂには、耐食層が形成されておらず柔軟性がある。このため、落下の際に衝撃を受けた際でも、衝撃を緩衝することができ、実装部品の脱落が起こり難くなる。他方、耐食層が形成されたランド６０Ａは、操作キーを構成する炭素柱が繰り返し接触しても接触不良を引き起こし難い。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板の表層に、電子部品、半導体素子などが実装された多層プリント配線板に関する。特に、携帯電話や携帯用電子機器あるいは、パッケージなどに好適に用いられる多層プリント配線板に関する。
【背景技術】
【０００２】
少なくとも片面に導体回路を有する絶縁性硬質基材に、レーザによりバイアホールを開口し、その開口に金属ペーストもしくはめっきにより、導体層を施すことにより、１単位の回路基板が形成される。この回路基板を２層以上用意し、これらの基板を逐次積層あるいは一括積層で、熱圧着させることにより、多層回路基板（多層プリント配線板）を得ることができる。その際、一方の回路基板のバイアホールもしくはバイアホールのランドと他方の回路基板の導体回路もしくはランドとが接続されているので、２層の回路基板の電気的な接続が成される。また、電気的な接続が行われない他の領域では、熱硬化性樹脂からなる接着剤層やプリプレグ等により回路基板同士を密着させている。これらの従来技術としては、特開平１０−１３０２８号公報等が挙げられる。
【０００３】
これらの基板もしくは一般的なプリント配線板の表層には、導体回路を保護するソルダーレジスト層が形成されて、そのソルダーレジスト層の一部を開口した半田パッドが形成された。その開口から導体回路が露出され、その表層には金、ニッケル−金等の耐食層が形成される。全ての半田パッドに耐食層が施されており、その耐食層が施された導体回路上には、半田が形成され、電子部品などが実装される。
【０００４】
また、近年の携帯電話、デジタルカメラ等の携帯用電子機器は、高機能化、高密度化の要求の高まりや、実装する部品の小型化などに伴って、実装される基板においても配線密度（ライン／スペース）を小さくしたり、半田パッドを小さくしたりなどにより、部品の高密度化の要求に対応させていた。その形成された基板上には、電子部品（半導体、コンデンサ、抵抗、インダクタ等の受動部品を指す）、あるいは液晶、デジタル表示器などの表示類、キーパッド、スイッチなどの操作系、ＵＳＢ、イヤーホーンなどの外部端子類のパッド等の半田パッドが混在し、これらの半田パッド上に半田を介して、各部品が実装されている。また、別の半田パッド上では、スイッチなどの操作系部品などがパッドに接触することにより、電子機器としての操作させることができる。
【０００５】
また、プリント配線板にＩＣチップをベアチップ実装するパッケージ基板においても、高機能化、高密度化の要求の高まりや、実装する部品の小型化などに伴って、実装される基板においても配線密度（ライン／スペース）を小さくしたり、半田パッドを小さくしたりすることにより、部品の高密度化の要求に対応させていた。その基板のサイズも、ＩＣチップに近い大きさであるＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）とすることも要望されている。それにより、マザーボードに実装した際、パッケージの実装領域を小さくし、他の部品の実装領域を確保し、より高密度化した実装基板を得ることを可能としている。さらに、パッケージ基板にコンデンサや抵抗などの電子部品を搭載することにより、ＩＣチップの高周波に対応することができ、パッケージ基板としての機能、性能を確保させている。
さらに、ＩＣチップと電子部品とを混載したパッケージ基板にすることにより、高周波化、高機能化し、その機能、性能を効率良く発揮させている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１０−１３０２８号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
実装密度を高められるのに伴い、信頼性を確保することも要望されている。その中でも、特に落下試験に対する信頼性の向上が望まれている。つまり、製品（すべての部品、液晶などを実装し、筐体に収めた状態を示す）やプリント配線板を一定の高さから落下させても、基板の機能や起動性が低下しないことや、部品などを脱落し難くすることが求められている。
【０００８】
しかしながら、従来方法で製造された基板においては、信頼性試験における落下試験に対して、基板の機能や起動性を維持させることが難しかった。特に、前述のように部品等の実装密度を高められた基板においては、落下試験に対して、基板の機能や起動性を維持させることは困難であった。また、従来方法で製造された基板では、部品の脱落する頻度を低下させることができなかった。
【０００９】
本願発明は、上述した課題を解決するためになされたものであり、その目的とするところは、信頼性を確保させて、電気的接続性や機能性を確保させることにある。特に、落下試験に対する信頼性をより確保させることができる多層プリント配線板を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の具体的な実施態様では、
導体を充填して成るバイアホールにより表面の導体回路と裏面の導体回路とが接続される基板を２枚以上積層して成る多層プリント配線板であって、最外層の導体回路の表層にソルダーレジスト層が施され、該ソルダーレジストの複数の開口によって導体回路の一部が露出された多層プリント配線板において、
前記導体回路の露出部に、耐食層が施された耐食層形成露出部と耐食層が施されていない耐食層非形成露出部とが表面側又は裏面側の１面中に混在することを技術的特徴とする。
【００１１】
また、前記耐食層が施された耐食層形成露出部の面積は、耐食層が施されていない耐食層非形成露出部の面積よりも大きいことが望ましい。
【発明の効果】
【００１２】
プリント配線板の表層の露出した導体層部分において、耐食層が形成されている部分と耐食層が形成されていない部分が混在させた多層プリント配線板は、従来の表層に、露出した導体部分の全てに耐食層を形成された多層プリント配線板に比べると、信頼性が確保しやすくなる。ＩＣチップなどの実装時やヒートサイクル条件下や高温高湿した際に、温度の影響により基板の伸縮がされる。従来の表層に露出した導体部分の全てに耐食層を形成された多層プリント配線板では、基板の表面が同一の状態となるため、伸縮により、発生した応力が伝達されやすい。そのため応力が緩衝され難い。しかしながら、部分的に耐食層が形成されていない半田パッドをする多層プリント配線板においては、発生した応力が伝達され難くなる。これにより、応力が緩衝されやすい。そのために、従来のプリント配線板と比べると、長期間に渡り、信頼性を得やすくなる。
【００１３】
特に落下試験を行った際、その電気接続性や信頼性などの評価を行うと、従来のプリント配線板に比べると、応力が緩衝されるため、劣化の度合いが小さくなる。その結果として、信頼性が得やすくなる。
【００１４】
また、本願発明により、熱などを起因とする応力を緩衝されることにより、多層プリント配線板としての反りの発生をしにくくなり、基板表面の平坦性が確保される。そのために、ＩＣチップをベアチップで実装するパッケージ基板におけるＩＣチップとの接続性および外部基板との接続性を得やすい。さらに、表層にＩＣチップ以外にもコンデンサなどの電子部品を実装された混載のパッケージ基板においては、ＩＣチップと電子部品との接続性が得やすい。
【００１５】
耐食層を形成されている部分は、耐食層が形成されていない部分と比べると、基板の剛性が確保される。剛性が確保されるので基板の反りなどをプリント配線板の不具合抑えることができ、部品などを実装させても、半田パッドの導体部分と部品等の外部端子とでの接触不良や未接続などを引き起こし難い。実装部品を剛性がある耐食層上に配置しているので、安定する。また、キーパッドなどの操作系部品は、耐食層が形成されたランド部分に接触するので、繰り返し接触しても接触不良を引き起こし難い。
【００１６】
逆に耐食層が形成されていない部分は、耐食層が形成されている部分と比べると、柔軟性がある。柔軟性を有するので、伸縮により発生した応力が緩衝されるし、導体回路、半田もしくは絶縁層のクラック等の不具合は、従来のプリント配線板に比べると、信頼性が得やすい。また、外部からの衝撃を受けた際でも、耐食層が形成されていない部分においては、その衝撃に対して緩衝することができる。そのために、実装された部品なども、その衝撃の影響を受けにくくなり、部品の脱落等の不具合が起こり難くなる。
【００１７】
また、硬化やリフローなどのプリント配線板の製造時の加熱工程の際には、プリント板には、熱による伸縮（その一例として、温度が上昇すると、伸びて、高温から常温に戻ると、縮む）に伴い、耐食層の非形成部分では、耐食層の形成部と比較すると、導体回路や絶縁層でのクラック等の不具合を引き起こし難くなる。特に、半田層へのクラック等の不具合を引き起こし難くなる。伸縮に伴って、発生した応力が緩衝されるか、発生した応力が局所的な集中をされにくくなり、そのために、クラック等の不具合が引き起こし難くなると推定される。それは、プリント板の大きさ（縦、横のサイズを意味する）、厚み、層数、材質などで同様の傾向にあった。
【００１８】
耐食層が形成されている部分の面積は、耐食層が形成されていない部分の面積に比べると、大きくした方がより望ましい。耐食層が形成されている部分の面積を大きくした方が基板自体の剛性を高めやすいからである。
【００１９】
耐食層とは、金、銀、白金などの貴金属から選ばれる１種類以上の金属を１層以上で形成されたものや、貴金属とその他の金属との組み合わせで積層されたものを１層以上するものを指す。具体的には、ニッケル−金、ニッケル−銀、ニッケル−白金、金（単層）、銀（単層）、ニッケル−パラジウム−金、ニッケルーパラジウムー銀等が挙げられる。
【００２０】
また、半田パッド部から露出されている導体回路は、平坦な回路、凹部を有する回路、突起部を有する回路、表層の粗化層を有する回路等様々な形状の回路であってもよい。
【００２１】
例えば、これらのプリント配線板は、携帯用電子機器の筐体に収まった場合に、ＭＰＵ、コンデンサ、抵抗などの半導体系部品、いわゆる起動系、駆動系の部品を数多く実装させて、これ以外にも液晶、デジタル表示器などの表示類、キーパッド、スイッチなどの操作系、ＵＳＢ、イヤーホーンなどの外部からなる外部端子類であるものが実装されていて、これらが筐体に収まっていることにより、電子機器としての果たしている。これらの電子機器は携帯が主目的であり、その際、落下させることも想定する必要がある。
【００２２】
これらの基板においては、バイアホールで層間接続を行うプリント配線板、サブトラクティブ法で製造された基板、アディテイブ法で製造された基板等の様々タイプのプリント配線板において、適用することが可能である。これ以外もコンフォマル工法を経て製造された基板にも適用できる。
【００２３】
また、この場合における半田パッドとは、ソルダーレジスト層の開口から、露出されている導体回路だけでなく、電気接続がされていないダミーの導体層、アライメントマーク、製品を認識させるために形成された導体層、スイッチ用の端子導体層も含まれる。
【００２４】
耐食層が施された半田パッドは、主として外部用端子であることが望ましい。
これにより耐食層を形成されている部分は、耐食層が形成されていない部分と比べると、基板の剛性が高められる。剛性が高められるので基板の反りなどのプリント配線板の不具合抑えることができ、外部端子を実装させても、半田パッドの導体部分と部品等の外部端子とでの接触不良や未接続などを引き起こし難い。それに、該耐食層が形成されているパッド上に、外部端子が配置されているので、設置自体が安定する。また、外部端子であってキーパッドなどの可動接点部分を有する操作系部品では、耐食層が形成されている半田パッドに接触を繰り返して、該パッド部分の剛性により、その強度が高められている。また、繰り返し接触しても接触不良を引き起こし難い。
【００２５】
耐食層が施されていない半田パッドは、主として電子部品実装用端子であることが望ましい。
耐食層が形成されていない半田パッド部分は、耐食層が形成されている部分と比べると、柔軟性がある。外部からの衝撃を受けた際、耐食層が形成されていない部分においては、柔軟性を有するので、その衝撃を緩衝することができる。耐食層が形成されていない半田パッドを、電子部品実装用端子に用いることにより、外部から衝撃を受けた際、半田パッドから露出された導体回路と電子部品との間での脱落が引き起こし難い。特に、それらを接合させるため半田層においても、衝撃が緩衝されるので、半田層におけるクラック等を引き起こし難いので、脱落を引き起こし難い。
その結果として、部品の接続性が確保されるので、電気接続性や製品としての機能性が低下せず、信頼性においても従来のプリント配線板よりも低下しない。
この場合における電子部品実装用端子に用いられる電子部品には、半導体等の能動部品、コンデンサ、抵抗、インダクタ等の受動部品全般等が該当する。
【００２６】
耐食層が施された半田パッドには、主としてベアチップでＩＣチップを接続する接続用パッドであることが望ましい。特に、ワイヤーボンディング用パッド、ＩＣチップをフリップチップ実装する接続用半田パッドであることが望ましい。
【００２７】
これにより、ＩＣチップの接続領域に耐食層が施されたＩＣチップとの接続パッドが形成されていることから、基板の剛性が高められる。剛性が高められるので基板の反りなどをプリント配線板の不具合抑えることができ、部品などを実装させても、半田パッドの導体部分と部品等の外部端子とでの接触不良や未接続などを引き起こし難い。
【００２８】
また、ワイヤーボンディングでは、パッド部分の耐ボンディング性や金属接合を加味するためにも耐食層の形成が必要である。また、耐食層により、ボンディングパッドの平坦性を保てるので、ボンディング時の不具合を引き起こしにくくなる。さらに、ボンディングパッドの平坦性を保てるので、接続性や信頼性も得られる。
【００２９】
また、ＩＣチップのベアチップ実装をフリップチップで行うに辺り、耐食層を形成させることにより、パッド上に形成されるＩＣチップ接続用の半田バンプもしくは金属バンプなどの形状、量が安定させられ、リフロー時の接続が安定する。接続性や信頼性も得られる。
【００３０】
耐食層が施されていない半田パッドは、主として電子部品実装用端子であることが望ましい。
【００３１】
逆に耐食層が形成されていない部分は、耐食層が形成されている部分と比べると、柔軟性がある。柔軟性を有するので、伸縮により発生した応力が緩衝されるし、導体回路もしくは絶縁層のクラック等の不具合は、従来のプリント配線板に比べると、長期間に渡り信頼性が確保される。また、外部からの衝撃を受けた際でも、耐食層が形成されていない部分においては、その衝撃に対して緩衝することができる。そのために、実装された部品なども、その衝撃の影響を受けにくくなり、部品の脱落等の不具合が起こり難くなる。
【００３２】
また、パッケージ基板においては、同一表層上に、ＩＣチップ接続用の半田パッドと電子部品接続用の半田パッドが形成されている場合には、ＩＣチップ接続用の半田パッドには耐食層を形成されて、電子部品接続用の半田パッドには耐食層が形成されていないことが望ましい。これにより、従来のパッケージ基板と比較し、基板の反りを抑えられると、外部からの衝撃に対する影響を緩衝させられる。そのために、パッケージ基板の表層に実装されているＩＣチップや電子部品などとの接続が確保され、接続性や信頼性を低下しにくくさせる。
【００３３】
また、パッケージ基板では、外部基板との接続用の外部端子（例えば、ＰＧＡであるピン端子、ＢＧＡであるボール端子など）が配設されるが、該当の外部接続端子の半田パッド上には、耐食層を形成させない方が望ましい。それにより、外部端子の配設時における熱応力などの応力が緩衝されて、接続用の半田などの導電性材料でのクラック等の不具合の発生を抑えられ、接続端子と基板との接続を得ることができる。また、外部基板との接続性や信頼性も得られやすい。
【００３４】
本願における外部端子は、実装されるＩＣチップと同一面上で配置してもよいし、ＩＣチップの反対面上に配置してもよい。この場合には、同一面上に耐食層の形成される領域と耐食層が形成されない領域が配置されるのでもよく、耐食層の形成される領域の面とその反対面に、耐食層が形成されない領域が配置されるのでもよい。さらに、場合によっては、これらの混在での配置でもよい。
【００３５】
耐食層が施されていない半田パッド上にＯＳＰ（Organic Solderability Preserbvative: プリフラックス）層が設けられていることが望ましい。それにより、半田が実装されるまでの導体回路および導体層の酸化等を防止される。そして、半田を実装した際に、ＯＳＰ層は除去され、電気接続性を阻害しない。ＯＳＰ層以外の被覆層を施してもよい。
ＯＳＰ層の一例としては、イミダゾール化合物（例えば、アルキルベンズイミダゾール、ベンゾイミダゾールなど）を主成分とするものを用いることができる。これ以外には、金属イオン（例えば、銅イオン、銀イオン、ニッケルなど）、有機酸が含まれていてもよい。常温〜加熱温度（例えば、８０℃）の間にしたこの溶液中に、半田パッドが露出したプリント配線板を浸漬させることにより、半田パッドから露出した銅回路上に有機被膜を施す。この有機被膜により、半田付け性を確保できる。これ以外にも導体上に有機被膜を形成し、加熱時おいて、除去されるものであれば、適用することが可能である。
【００３６】
更に好適な態様では、表層の導体回路が覆われるソルダーレジスト層を施され、導体回路の一部を露出せる該ソルダーレジストの複数の開口によって複数の半田パッドが形成され、該導体回路の表層に耐食層が形成された多層プリント配線板の製造方法において：
（ａ）導体回路を有するプリント配線の表層にソルダーレジストを形成する工程；
（ｂ）ソルダーレジストを露光・現像あるいはレーザ開口により半田パッドを形成する工程；
（ｃ）半田パッドが形成されたソルダーレジスト層上に、該半田パッドを覆うマスク層を形成する工程；
（ｄ）前記マスク層の非形成部に半田パッドに、耐食層を形成する工程；
（ｅ）マスク層を剥離し、耐食層が施された半田パッドと耐食層が施されていない半田パッドとが混在した複数の半田パッドを得る工程；
（ａ）〜（ｅ）の工程を経る多層プリント配線板の製造方法を技術的特徴とする。
【００３７】
上記製造方法により、プリント配線板の表層の露出した導体層部分において、耐食層が形成されている部分と耐食層が形成されていない部分とを混在させた多層プリント配線板を製造できる。本願の製造方法で得られたプリント配線板によれば、従来の表層に露出した導体部分の全てに耐食層を形成された多層プリント配線板に比べると、信頼性を得られやすい。
【００３８】
特に落下試験を行った際、その電気接続性や信頼性などの評価を行うと、応力が緩衝されるため、劣化の度合いを小さくできる。その結果として、信頼性が低下し難くなる。
【００３９】
（ｃ）工程では、マスク層で覆う半田パッドは、主として電子部品搭載用もしくは外部端子接続用パッドであることが望ましい。
マスク層で覆うことで、耐食層が形成されていない耐食層非形成半田パッド部分を形成できる。その耐食層非形成半田パッド部分は耐食層が形成されている部分と比べると柔軟性がある。外部からの衝撃を受けた際、耐食層が形成されていない部分においては、柔軟性を有するので、その衝撃を緩衝することができる。耐食層が形成されていない半田パッドを電子部品実装用端子に用いることにより、外部から衝撃を受けた際、半田パッドから露出された導体回路と電子部品との間での脱落を引き起こし難い。
特に、それらを接合させるため半田層においても、衝撃が緩衝されるので、半田層におけるクラック等を引き起こし難いので、電子部品もしくは外部端子などの脱落を引き起こし難い。
その結果として、部品や外部端子との接続性が確保されるので、電気接続性や製品としての機能性が得られ、信頼性も得やすい。
【００４０】
マスク層は、露光・現像あるいはレーザ開口を経て、耐食層を設けない半田パッドを覆うことができる。即ち、ソルダーレジスト層を施された基板の表層において、マスク層の形成部とマスク層に非形成部とが形成され、マスク層の非形成部にめっき膜が施される。
マスク層は、予め粘度を調整した樹脂を塗布するもしくはドライフィルム状にした貼り付けることにより形成される。この後、耐食層を形成されない領域には、マスク層が形成され、マスク層の下部にあたる半田パッド部には耐食層が形成されない。それ以外の半田パッド領域には、露光・現像によりマスク層に開口を設ける、あるいはレーザによりマスク層に開口を設ける。これによりソルダーレジスト層上にマスク層の非形成部が形成され、その非形成領域では半田パッドに耐食層が形成される。
これにより、半田パッドに耐食層を形成する領域と耐食層を形成されない領域を形成できる。
【００４１】
前記(ｅ)工程後、前記耐食層が施されていない半田パッド上にＯＳＰ層を形成してもよい。
【００４２】
耐食層が施されていない半田パッド上にＯＳＰ（Organic Solderability Preserbvative: プリフラックス）層を設けることが望ましい。それにより、半田が実装されるまでの導体回路および導体層の酸化等を防止される。そして、半田を実装した際にＯＳＰ層は除去され、電気接続性を阻害しない。
【００４３】
また、上記製造方法により、パッケージ基板用の多層プリント配線板を製造できる。この場合には、その一例として、ＩＣチップのベアチップ実装用の半田パッドには耐食層を形成され、コンデンサなどの電子部品用の半田パッドでは、耐食層が形成されていない。それらを同一表層上で施してもよい。
それ故に、主として、電子部品用の半田パッドにマスク層を施す。それにより、該当の半田パッドには、耐食層が形成されない。
【００４４】
以下それぞれの（ａ）〜（ｅ）工程を工程ごとに、詳細に説明をする。
（ａ）導体回路を有するプリント配線の表層にソルダーレジストを形成する工程と（ｂ）ソルダーレジストを露光・現像あるいはレーザ開口により半田パッドを形成する工程とについて説明する。
片面あるいは両面に導体回路（含むランド）と電気接続がされていないダミーの導体層、アライメントマーク、製品を認識させるために形成された導体層が形成されたプリント配線板にソルダーレジスト層を形成する。必要に応じて、導体回路および導体層上に、黒化処理や粗化層を形成してもよい。ここで、プリント配線板とは、バイアホールで層間接続を行うプリント配線板、サブトラクティブ法で製造された基板、アディテイブ法で製造された基板等の様々タイプのプリント配線板を指す。
【００４５】
ソルダーレジストは、予め粘度を調整した樹脂を塗布するもしくはドライフィルム状にしたフィルム貼り付け、もしくは熱圧着することにより形成される。ソルダーレジスト層が形成されたときの厚みは１０〜５０μｍであり、ソルダ−レジスト層が完全硬化された後の厚みは、５〜５０μｍとなる。ソルダーレジストとして、熱硬化性樹脂、熱可塑性樹脂、光硬化性樹脂、熱硬化性樹脂の一部を（メタ）アクリル化した樹脂、これらの樹脂の複合体などを用いられ、その中でも、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、ポリオレフィン樹脂、フェノキシ樹脂などを用いることが望ましい。形成されたソルダーレジスト層は、必要に応じて、８０〜１００℃程度で乾燥させてもよい。これにより、ソルダーレジスト層を半硬化（Ｂステージ）状態にさせる。
【００４６】
この後、半田パッドが描画されたマスクをソルダーレジスト層に載置して紫外線等により露光を行い、その後、アルカリ等の薬液により現像により、ソルダーレジスト層に半田パッドからなる開口を設ける。あるいはレーザによりソルダーレジスト層に半田パッドからなる開口を設ける。
【００４７】
このとき、開口を設けるためのレーザとしては、炭酸ガスレーザ、エキシマレーザ、ＹＡＧレーザ等を用いることができる。半田パッドの開口を炭酸ガスで行った場合には、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、周波数１０００〜６０００Ｈｚの範囲内であることが望ましい。また、バイアホールの形成をアブレーションによって行ってもよい。また、レーザで開口形成した後に、酸あるいは酸化剤等の薬液処理、酸素、窒素などのプラズマ、コロナ処理等の物理処理などにより、デスミア処理を行ってもよい。
【００４８】
この後、１００〜２００℃、少なくとも３０分以上硬化を行い、ソルダーレジスト層を完全に硬化させる。この場合における半田パッドとは、導体回路（含む）だけでなく、電気接続がされていないダミーの導体層、アライメントマーク、製品を認識させるために形成された導体層も含まれる。
これにより、導体回路および導体層上に半田パッドが開口したソルダーレジストを有するプリント配線板を得ることができる。
【００４９】
（ｃ）半田パッドが形成されたソルダーレジスト層上に、該半田パッドを覆うマスク層を形成する工程について説明する。
ソルダーレジスト層に半田パッドが形成されたプリント配線板にマスク層を形成する。マスク層は、予め粘度を調整した樹脂を塗布するもしくはドライフィルム状にしたフィルム貼り付け、もしくは熱圧着することにより形成される。マスク層の厚みは、５〜３０μｍ程度である。マスクとして、熱硬化性樹脂、熱可塑性樹脂、光硬化性樹脂、熱硬化性樹脂の一部を（メタ）アクリル化した樹脂、これらの樹脂の複合体などを用いられ、その中でも、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、ポリオレフィン樹脂、フェノキシ樹脂などを用いることが望ましい。形成されたマスク層は、必要に応じて、予め８０〜１００℃程度で乾燥させてもよい。これにより、マスク層を半硬化（Ｂステージ）状態にさせてもよい。このＢステージ状にしたものをフィルムとして張り付けてもよい。場合によっては、直描露光により実施してもよい。
【００５０】
この後、半田パッドの非形成領域が描画されたマスクをマスク層に載置して紫外線等により露光を行い、その後、アルカリ等の薬液により現像により、マスク層に半田パッドに耐食層の非形成領域からなる開口を設ける、あるいはレーザにより半田パッドに耐食層の非形成領域からなる開口を設ける。これにより、ソルダーレジスト上には、マスク層の非形成部とマスクの形成部とが形成される。
【００５１】
このとき、マスク層に開口を設けるためのレーザとしては、炭酸ガスレーザ、エキシマレーザ、ＹＡＧレーザ等を用いることができる。マスク層の開口に炭酸ガスで行った場合には、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、周波数１０００〜６０００Ｈｚの範囲内であることが望ましい。また、バイアホールの形成をアブレーションによって行ってもよい。また、レーザで開口形成した後に、酸あるいは酸化剤等の薬液処理、酸素、窒素などのプラズマ、コロナ処理等の物理処理などにより、デスミア処理を行ってもよい。マスク層の非形成領域で、半田パッドに耐食層が形成される。
【００５２】
（ｄ）前記マスク層の非形成部に半田パッドに、耐食層を形成する工程と（ｅ）マスクレジスト層を剥離し、耐食層が施された半田パッドと耐食層が施されていない半田パッドとが混在した複数の半田パッドを得る工程とについて説明する。
ソルダーレジスト層のマスク層の非形成部に耐食層を形成する。この場合、耐食層とは、金、銀、白金や貴金属から選ばれる１種類以上の金属を１層以上で形成したものを指す。具体的には、ニッケル−金、ニッケル−銀、ニッケルー白金、金（単層）、銀（単層）ニッケル−パラジウム−金、ニッケル−パラジウム−銀等が挙げられる。
これらの耐食層を、めっき（電解めっき、無電解めっき、置換めっき）により形成させる。これ以外にもスパッタ等の蒸着によって形成してもよい。また、これらの単層、２層以上の複数層としてもよい。
【００５３】
これにより、マスク層の非形成部に該当する半田パッドには、耐食層が施される。
この後、マスク層をアルカリ等の薬液により、剥離し、耐食層が施された耐食層形成半田パッドと耐食層が施されていない耐食層非形成半田パッドとが混在したプリント配線板を得ることができる。
【００５４】
場合によっては、印刷などにより、耐食層非形成半田パッドに、ＯＳＰ（Organic Solderability Preserbvative: プリフラックス）層を施してもよい。それにより、半田が実装されるまで導体回路および導体層の酸化等を防止できる。半田を実装した際には、ＯＳＰ層は除去され、電気接続性を阻害しない。
【００５５】
この後、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ−Ｃｕ等の半田を印刷により、それぞれのパッドに配置することにより、導体回路（含むランド）からなる半田パッド状に半田層が形成されたプリント配線板が得られる。この基板に、ＭＰＵ、コンデンサ、抵抗などの電子部品、これ以外にも液晶、デジタル表示器などの表示系、キーパッド、スイッチなどの操作系、ＵＳＢ、イヤーホーンなどの外部用端子からなる外部端子類が実装される。
【００５６】
より望ましいのは、耐食層が形成されていない半田パッドを電子部品実装用端子として用い、耐食層が形成されている半田パッドを外部端子用に用いる。
【００５７】
この構成にすることにより、従来の表層に露出した導体部分の全てに耐食層を形成された多層プリント配線板に比べて、信頼性が低下し難くなる。
特に落下試験を行った際、その電気接続性や信頼性などの評価を行うと、従来のプリント配線板に比べて、劣化の度合いを小さくすることができ、結果として長期間に渡る信頼性を確保されやすくなるために、信頼性が低下しにくくなる。
【００５８】
以下、本発明にかかる多層化回路基板を製造する方法の一例について、添付図面を参照にして具体的に説明する。
（１）本発明にかかる多層化回路基板を製造するに当たって、それを構成する基本単位としての回路基板は、絶縁性基材３０の片面もしくは両面に銅箔３２が貼付けられたものを出発材料として用いる（図１（Ａ））。
【００５９】
この絶縁性基材は、たとえば、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材から選ばれる硬質な積層基材が使用され得るが、ガラス布エポキシ樹脂基材が最も好ましい。
【００６０】
上記絶縁性基材の厚さは、２０〜６００μｍが望ましい。その理由は、２０μｍ未満の厚さでは、強度が低下して取扱が難しくなるとともに、電気的絶縁性に対する信頼性が低くなり、バイアホールの形成も困難にしてしまうことがある。逆に６００μｍを超える厚さでは微細なバイアホールの形成、場合によっては導電性ペーストの充填が難しくなるとともに、基板そのものが厚くなるためである。
【００６１】
また銅箔の厚さは、５〜１８μｍが望ましい。回路基板にレーザでバイアホールを形成させるには、銅箔と絶縁基材とを同時に行うダイレクトレーザ法と、銅箔のバイアホールに該当する銅箔部分をエッチングにより除去するコンフォーマル法とがあり、そのどちらを用いてもよい。
【００６２】
銅箔が５μｍ未満では、後述するようなレーザ加工を用いて、絶縁性基材にバイアホール形成用の開口を形成すると、バイアホールの銅箔の端面部分での変形してしまうことがあり、導体回路を形成し難い。逆に銅箔が１８μｍ超では、エッチングにより、微細な線幅の導体回路パターンを形成し難い。
【００６３】
銅箔３２は、ハーフエッチングを経て、厚みを調整してもよい（図１（Ｂ））。この場合には、銅箔３２は、上記の数値（５〜１８μｍ）よりも厚いものを用いる。ハーフエッチング後に銅箔の厚みを５〜１８μｍに調整する。さらに、両面銅張積層版の場合では、銅箔厚みが上記の範囲内であるなら、両面で厚みが異なっていてもよい。それにより、強度を確保したりして後工程を阻害しないようにできる。
エッチングで導体回路を形成するのが片面である場合には、形成し易くできる。
【００６４】
上記絶縁性基材および銅箔としては、特に、エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面もしくは両面銅張積層板を用いることが好ましい。その理由は、銅箔がエッチングされた後の取扱中に、配線パターンやバイアホールの位置がずれることがなく、位置精度に優れるからである。
【００６５】
（２）次に、絶縁性基材３０の銅箔３２が貼付けられた表面に炭酸ガスレーザ照射を行って、絶縁性基材３０の表面から裏面の銅箔（あるいは導体回路パターン）３２に達する開口３４を形成する（図１（Ｃ））。
このレーザ加工は、パルス発振型炭酸ガスレーザ加工装置によって行われ、その加工条件は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が１〜５０の範囲内であることが望ましい。
【００６６】
このような加工条件のもとで形成され得るビア形成用開口３４の口径は、５０〜２５０μｍであることが望ましい。
【００６７】
（３）前記（２）の工程で形成された開口の側面および底面に残留する樹脂残滓を除去するために、デスミア処理を行う。
このデスミア処理は、酸あるい酸化剤（例えば、クロム酸、過マンガン酸）の薬液処理等の湿式処理や酸素プラズマ放電処理、コロナ放電処理、紫外線レーザ処理またはエキシマレーザ処理等の乾式処理によって行われる。これらのデスミア処理方法は、絶縁基材の種類、厚み、バイアホールの開口径、レーザ条件などにより、残留が予想されるスミア量により選ばれる。
【００６８】
（４） 次に、デスミア処理した基板の銅箔面に対して、銅箔３２をめっきリードとする電解銅めっき処理を施して、開口内に電解銅めっき３６を充填して、フィールド状となったバイアホール４６を形成する（図１（Ｄ））。
【００６９】
なお、場合によっては電解銅めっき処理の後、基板のバイアホール開口の上部に盛り上がった電解銅めっきを、ベルトサンダー研磨、バフ研磨、エッチング等によって除去して平坦化してもよい。
また、無電解めっきを経て、電解めっきを形成してもよい。この場合には、無電解めっき膜は、銅、ニッケル、銀等の金属を用いてもよい。
【００７０】
（５）電解銅めっき膜３６上に、レジスト層３８を形成する（図２（Ａ））。レジスト層は、塗布でも予めフィルム状にしたものを貼り付けるいずれの方法でもよい。このレジスト上に予め回路が描画されたマスクを載置して、露光、現像処理してエッチングレジスト層を形成し、エッチングレジスト非形成部分の金属層をエッチングして、導体回路およびランドを含んだ導体回路パターン４４、４２を形成する（図２（Ｂ））。
【００７１】
このエッチング液としては、硫酸一過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄などの水溶液から選ばれる少なくとも1種の水溶液が望ましい。上記銅箔をエッチングして導体回路を形成する前処理として、ファインパターンを形成し易くするため、予め銅箔の表面全面をエッチングして厚さを調整してもよい。導体回路の一部としてのランドは、その内径がバイアホール口径とほぼ同様であるが、その外径は、５０〜２５０μｍの範囲に形成されることが好ましい。
【００７２】
上記（１）〜（５）の工程に従って作製された片面回路基板３０は、絶縁性基材の一方の表面に導体層としての銅箔を有し、他方の表面から銅箔に達する開口に充填バイアホールを有するとともに、１単位の回路基板である。これらを複数層積層させることにより、多層回路基板を形成する回路基板として用いられる。この積層の際、全ての回路基板を積層し、一括で加熱圧着して多層回路基板を形成してもよい。また、少なくとも１つの回路基板を逐一積層して、多層化にする逐次積層により多層回路基板を形成してもよい。これらの回路基板をすべて両面回路基板で積層してもよいし、全てを片面回路基板で積層してもよいし、これらの混合基板を積層してもよい。
【００７３】
（６） 回路基板を複数枚、積層し（図３（Ａ））、加熱温度１５０〜２５０℃、圧力１〜１０ＭＰａの条件のもとで、加熱プレスすることによって、一体化して多層化する（図３（Ｂ））。この加熱プレスは、より好ましくは、減圧下において行なう。これにより、基板の密着性をより確保される。
【００７４】
さらに、上記（６）において一体化された回路基板の最上層の片面回路基板の銅箔と、最も外側の片面回路基板の銅箔を、エッチング処理することによって、導体回路および導体回路（共にバイアホールランドを含む）を形成することもできる。このエッチング処理工程においては、積層し圧着された銅箔の表面に、それぞれ感光性ドライフィルムレジストを貼付した後、所定の回路パターンに沿って露光、現像処理してエッチングレジストを形成し、エッチングレジスト非形成部分の金属層をエッチングして、バイアホールランドを含んだ導体回路および導体回路を形成する。
【００７５】
（７） 次に、最も外側の回路基板の表面にソルダーレジスト層９０をそれぞれ形成する（図４（Ａ））。この場合、回路基板の外表面全体にソルダーレジスト組成物を塗布し、その塗膜を乾燥した後、この塗膜に、半田パッドの開口部を描画したフォトマスクフィルムを載置して露光、現像処理することにより、導体回路のバイアホール直上に位置する導電性パッド部分を露出させた半田パッド開口９０ａをそれぞれ形成する。この場合、ソルダーレジスト層をドライフィルム化したものを貼り付けて、露光・現像もしくはレーザにより開口を形成させてもよい。
【００７６】
（８）ソルダーレジスト層９０上に半田パッドが開口された基板上に、塗布もしくはフィルムの貼り付けによりマスク層５０αを形成する。マスク層の形成部５２ａが描画された露光用マスク５０をマスク層５０α上に載置し（図４（Ｂ））、露光・現像を経て、マスク層５０の非形成部を形成させる（図４（Ｃ））。これにより、ソルダーレジスト層６０上に形成された半田パッド６０Ｂがマスク層５０で覆われた基板となる。
【００７７】
マスク層２０の非形成部から露出した半田パッド６０Ａ上に、ニッケル５４−金５６などの耐食層を形成する（図５（Ａ）、図５（Ｂ））。このとき、ニッケル層５４の厚みは、１〜７μｍが望ましく、金層５６の厚みは０．０１〜０．１μｍが望ましい。これ以外にも、ニッケル−パラジウム−金、金（単層）、銀（単層）等の耐食層を形成してもよい。
【００７８】
耐食層を形成した後に、マスク層５０を剥離する。これにより、耐食層を形成された耐食層形成半田パッド６０Ａと耐食層が形成されていない耐食層非形成半田パッド６０Ｂとが混在するプリント配線板となる（図５（Ｃ））。
【００７９】
携帯用電子機器用の基板であれば、その一例として、ソルダーレジスト層から露出した半田パッドにおいて、耐食層の形成された部分には、主として外部用端子に用いられ、耐食層が非形成部分には、主として電子部品実装用端子に用いられる。
【００８０】
パッケージ基板であれば、その一例として、ソルダーレジスト層から露出した半田パッドにおいて、耐食層の形成された部分には、主としてベアチップ実装されたＩＣチップ用の端子に用いられであると耐食層が非形成部分には、主として電子部品実装用端子あるいは外部端子用のパッドに用いられる。
【００８１】
（９） 上記（８）の工程で得られたソルダーレジストの開口からバイアホール直上に露出した半田パッド部分に、半田体を供給し、この半田体の溶融・固化によって半田バンプ９６Ｕ、９６Ｄを形成する（図６）。あるいは導電性ボールまたは導電性ピンを導電性接着剤もしくは半田層を用いてパッド部に接合して、多層回路基板が形成される。それ以外にも形成された半田層に、コンデンサ、抵抗などの部品を実装させてもよい。他にも、液晶、キーパッド等の外部端子などを実装させる。
【００８２】
上記半田体および半田層の供給方法としては、半田転写法や印刷法を用いることができる。
ここで、半田転写法は、プリプレグに半田箔を貼合し、この半田箔を開口部分に相当する箇所のみを残してエッチングすることにより、半田パターンを形成して半田キャリアフィルムとし、この半田キャリアフィルムを、基板のソルダーレジスト開口部分にフラックスを塗布した後、半田パターンがパッドに接触するように積層し、これを加熱して転写する方法である。
【００８３】
一方、印刷法は、パッドに相当する箇所に開口を設けた印刷マスク（メタルマスク）を基板に載置し、半田ペーストを印刷して加熱処理する方法である。このような半田バンプを形成する半田としては、Ｓｎ／Ａｇ半田、Ｓｎ／Ｉｎ半田、Ｓｎ／Ｚｎ半田、Ｓｎ／Ｂｉ半田などが使用できる。
これにより、携帯用電子機器用のプリント配線板を得られる。
【００８４】
また、パッケージ基板としては、ベアチップ実装をフリップチップで行われるのであれば、ＩＣチップ実装されていて、ＩＣチップと同一面上もしくは、ＩＣチップの反対面上に、外部端子を配置されたものが得られる。
【００８５】
その一例として、パッケージ基板に用いられ、半田によりＩＣチップと電子部品および外部端子を設ける場合には、ＩＣチップと接続される半田の融点は、外部端子と接続される半田層の融点よりも同様か低いことが望ましい。これにより、接続端子と基板との接続性が確保され易くなる。
【００８６】
また、パッケージ基板としては、ベアチップ実装をワイヤーボンディングで行われるのであれば、ＩＣチップ実装されていて、ＩＣチップと同一面上もしくは、ＩＣチップの反対面上に、外部端子を配置されたものが得られる。
【００８７】
ここで、上記説明をした製造方法以外にも、サブトラ法、セミアディテイブ法、フルアディテイブ法もしくはこれらの２つ以上の製法により製造された基板にも適用できる。
また、図面においてはバイアホール（非貫通孔）の基板であったが、基板の全層を貫通するスルーホール（貫通孔）での層間接続を全部もしくは一部で行った基板でもよい。
【図面の簡単な説明】
【００８８】
【図１】本発明の実施例１に係る多層プリント配線板の製造方法を示す工程図である。
【図２】実施例１の多層プリント配線板の製造方法を示す工程図である。
【図３】実施例１の多層プリント配線板の製造方法を示す工程図である。
【図４】実施例１の多層プリント配線板の製造方法を示す工程図である。
【図５】実施例１の多層プリント配線板の製造方法を示す工程図である。
【図６】実施例１に係る多層プリント配線板の断面図である。
【図７】部品が実装された状態を示す図６の多層プリント配線板の断面図である。
【図８】第一実施形態の多層プリント配線板の製造方法を示す平面図である。
【図９】第一実施形態の携帯電話用に適用したプリント配線板の平面図である。
【図１０】実施例１及び比較例１の評価結果を示す図表である。
【図１１】図１１（Ａ）はＩＣチップ搭載前の実施例２−１−１に係るパッケージ基板の斜視図であり、図１１（Ｂ）は図１１（Ａ）のＢ−Ｂ断面図であり、図１１（Ｃ）はＩＣチップ搭載後のパッケージ基板の斜視図である、図１１（Ｄ）は図１１（Ｃ）のＤ−Ｄ断面図である。
【図１２】図１２（Ａ１）はＩＣチップ搭載前の実施例２−１−１に係るパッケージ基板の平面図であり、図１２（Ｂ１）は裏面図であり、図１２（Ａ２）はＩＣチップ搭載後のパッケージ基板の平面図であり、図１２（Ｂ２）は裏面図である。
【図１３】図１３（Ａ１）はＩＣチップ搭載前の実施例２−２−１に係るパッケージ基板の平面図であり、図１３（Ｂ１）は裏面図であり、図１３（Ａ２）はＩＣチップ搭載後のパッケージ基板の平面図であり、図１３（Ｂ２）は裏面図である。
【図１４】図１４（Ａ１）はＩＣチップ搭載前の実施例２−３−１に係るパッケージ基板の平面図であり、図１４（Ｂ１）は裏面図であり、図１４（Ａ２）はＩＣチップ搭載後のパッケージ基板の平面図であり、図１４（Ｂ２）は裏面図である。
【図１５】図１５（Ａ１）はＩＣチップ搭載前の実施例２−４−１に係るパッケージ基板の平面図であり、図１５（Ｂ１）は裏面図であり、図１５（Ａ２）はＩＣチップ搭載後のパッケージ基板の平面図であり、図１５（Ｂ２）は裏面図である。
【図１６】図１６（Ａ１）はＩＣチップ搭載前の実施例２−５−１に係るパッケージ基板の平面図であり、図１６（Ｂ１）は裏面図であり、図１６（Ａ２）はＩＣチップ搭載後のパッケージ基板の平面図であり、図１６（Ｂ２）は裏面図である。
【図１７】図１７（Ａ１）はＩＣチップ搭載前の実施例２−６−１に係るパッケージ基板の平面図であり、図１７（Ｂ１）は裏面図であり、図１７（Ａ２）はＩＣチップ搭載後のパッケージ基板の平面図であり、図１７（Ｂ２）は裏面図である。
【図１８】実施例２及び比較例２の評価結果を示す図表である。
【発明を実施するための形態】
【００８９】
＜第一実施形態＞
（実施例１−１）
（１） まず、多層化回路基板を構成する両面回路基板を製作する。この回路基板は、エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグ３０と、銅箔３２とを積層して加熱プレスすることにより得られる両面銅張積層板を出発材料として用いる（図１（Ａ））。
【００９０】
この絶縁性基材の厚さは７５μｍ、銅箔の厚さは１２μｍであった。この積層板の銅箔として１２μｍよりも厚いものを用い、エッチング処理により銅箔の厚み１２μｍに調整してもよい（図１（Ｂ））。
【００９１】
（２） 銅箔３２を有する両面回路基板に、炭酸ガスレーザ照射を行って、銅箔３２および絶縁性基材３０を貫通して、反対面の銅箔３２に至るビアホール形成用開口３４を形成した（図１（Ｃ））。さらにその開口内を過マンガン酸の薬液処理によってデスミア処理した。
【００９２】
この実施例においては、ビアホール形成用の開口の形成には、日立ビア社製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用し、基材厚７５μｍのガラス布エポキシ樹脂基材に、銅箔にダイレクトにレーザビーム照射して１００穴／秒のスピードで、８０μｍφのビアホール形成用の開口３４を形成した。
【００９３】
（３） デスミア処理を終えた絶縁性基材のビアホールを開口した銅箔面に、以下のような条件で、銅箔をめっきリードとする電解銅めっき処理を施した。
〔電解めっき液〕
硫酸 ２．２４ ｍｏｌ／ｌ
硫酸銅 ０．２６ ｍｏｌ／ｌ
添加剤Ａ（反応促進剤） １０．０ ｍｌ／ｌ
添加剤Ｂ（反応抑制剤） １０．０ ｍｌ／ｌ
〔電解めっき条件〕
電流密度 １ Ａ／ｄｍ2
時間 ６５ 分
温度 ２２±２ ℃
【００９４】
添加剤Ａによりバイアホール内の電解銅めっき膜の形成が促進され、逆に添加剤Ｂにより主として銅箔部分に付着されて、めっき膜の形成を抑制される。また、バイアホール内が電解銅めっきで充填されて、銅箔とほぼ同一の高さになると、添加剤Ｂが付着されるので、銅箔部分と同様にめっき膜の形成が抑制される。これにより、開口３４内に電解銅めっき３６を充填して、ビアホール部分と銅箔が平坦化されたビアホール４６を形成した（図１（Ｄ））。
なお、銅箔、電解めっき膜からなる導体層をエッチングによって、厚みを調整してもよい。場合によってはサンダーベルト研磨およびバフ研磨の物理的方法によって導体層の厚みを調整してもよい。
【００９５】
（４） 上記（３）工程を経た絶縁基材の銅箔３２および銅めっき３６上に、感光性ドライフィルムエッチングレジスト３８を形成した（図２（Ａ））。レジスト３８の厚みは１５〜２０μｍで形成され、導体回路、バイアホールのランド、露光・現像を経て、銅箔上にレジストの非形成部を形成した。レジストの非形成部に、過酸化水素水／硫酸からなるエッチング液により、エッチングを行い、非形成部に該当する銅めっき膜および銅箔が除去される。
【００９６】
（５）その後、レジスト３８をアルカリ液により剥離して、導体回路４２、４４およびバイアホール４６が形成される。（図２（Ｂ））。これにより、表裏を接続するバイアホール４６があり、そのバイアホールと導体回路を成す銅箔部分とが平坦化された回路基板が得られる。この後、黒化処理を施し、導体回路４２、４４上に黒化層４４Ｂを設けてもよい（図２（Ｃ））。
【００９７】
（１）〜（５）工程を経て得られた回路基板３０を１単位として（図３（Ａ））、この基板３０間にプリプレグなどの接着材層４８を挟み、プレス条件 温度８０〜２５０℃、圧力１．０〜５．０ｋｇｆ／ｃｍ２により加熱プレスを行い積層して多層化線板１０を形成した（図３（Ｂ））。
【００９８】
（１０） 多層化基板１０の最上層および最下層に位置する回路基板の表面に、ソルダーレジスト層を形成した。フィルム化されたソルダーレジスト層を貼り付ける、もしくは予め粘度を調整されたワニスにより塗布することにより基板上に、ソルダーレジスト層を２０〜３０μｍの厚さで形成した。
【００９９】
次いで、７０℃で２０分間、１００℃で３０分間の乾燥処理を行った後、クロム層によってソルダーレジスト開口部の円パターン（マスクパターン）が描画された厚さ５ｍｍのソーダライムガラス基坂を、クロム層が形成された側をソルダーレジスト層に密着させて１０００ｍＪ／ｃｍ２の紫外線で露光し、DMTG現像処理した。さらに、１２０℃で１時間、１５０℃で３時間の条件で加熱処理し、パッド部分に対応した開口９０ａを有する（開口径２００μｍ）ソルダーレジスト層（厚み２０μｍ）９０を形成した（図４（Ａ））。この多層プリント配線板１０の平面図を図８（Ａ）に示す。図８（Ａ）中のａ−ａ断面が図４（Ａ）に対応する。
【０１００】
多層化基板の最上層および最下層に位置する回路基板の表面に、ソルダーレジスト層を形成する前に、必要に応じて、粗化層を設ける。
【０１０１】
（１１）ソルダーレジスト層上に感光性樹脂からなるドライフィルム状となったマスク層を形成する。フィルム化されたマスク層を貼り付ける、もしくは予め粘度を調整されたワニスにより塗布することによりソルダーレジスト層上に、マスク層を１０〜２０μｍの厚さで形成した。
【０１０２】
次いで、８０℃で３０分間の乾燥処理を行った後、マスク層の非形成パターン（マスクパターン）５２ａが描画された厚さ５ｍｍのソーダライムガラス基坂５２を、マスク層５０αに密着させて８００ｍＪ／ｃｍ２の紫外線で露光し（図４（Ｂ））、DMTG現像処理した。さらに、１２０℃で１時間の条件で加熱処理し、耐食層が形成されない領域の半田パッド６０Ｂが覆われたマスク層形成部と、耐食層が形勢される領域の半田パッド６０Ａが露出されたマスク層の非形成部からなるマスク層（厚み１５μｍ）５０を形成した（図４（Ｃ））。この多層プリント配線板１０の平面図を図８（Ｂ）に示す。図８（Ｂ）中のｂ−ｂ断面が図４（Ｃ）に対応する。
【０１０３】
（１２） 次に、ソルダーレジスト層を形成した基板を、硫酸ニッケル６．０ｇ／１、次亜リン酸ナトリウム２５ｇ／１からなるｐＨ＝５の無電解ニッケルめっき液に４０分間浸漬して、開口部９０ａ（半田パッド６０Ａ）に厚さ４μｍのニッケルめっき層５４を形成した（図５（Ａ））。
【０１０４】
さらに、その基板を、シアン化金力リウム１．５ｇ／１、クエン酸８０ｇ／１からなる無電解金めっき液に８０℃の条件で６００秒間浸漬して、ニッケルめっき５４層上に厚さ０．０５μｍの金めっき層５６を形成し、ニッケルめっき層５４と金めっき層５６とからなる耐食金属層を形成した（図５（Ｂ））。この多層プリント配線板１０の平面図を図８（Ｃ）に示す。図８（Ｃ）中のｃ−ｃ断面が図５（Ｂ）に対応する。
これにより、マスク層５０の非形成部に該当する半田パッド６０Ａには、ニッケル５４ー金５６からなる耐食層が形成された。その後、マスク層５０をアルカリ溶液などにより剥離し、耐食層が形成された耐食層形成半田パッド６０Ａと耐食層が形成されていない耐食層非形成半田パッド６０Ｂとが混在している多層プリント配線板１０を得らた。耐食層非形成半田パッド６０Ｂには、ＯＰＳ層５８を形成した（図５（Ｃ））。この多層プリント配線板１０の平面図を図８（Ｄ）に示す。図８（Ｄ）中のｄ−ｄ断面が図５（Ｃ）に対応する。
【０１０５】
（１３） そして、最上層の多層回路基板を覆うソルダーレジスト層の開口から露出する半田パッド６０Ａ、６０Ｂに対して、融点Ｔ２が約１８３℃のＳｎ／Ｐｂ半田からなる半田ペーストを印刷して１８３℃でリフローすることにより、半田層９６Ｕ、９６Ｄを形成した（図６）。
耐食層が形成されていない耐食層非形成半田パッド６０Ｂ上の半田層９６Ｕ、９６Ｄには、主として、コンデンサ、抵抗等の電子部品８２Ｂからなる実装され、耐食層形成半田パッド６０Ａ上の半田層９６Ｕ、９６Ｄが形成されている領域には、主として、キーパッド等の外部端子９２Ａが実装された（図７）。
【０１０６】
図９は、実施例１の製造方法により製造した携帯電話用の多層プリント配線板の平面図である。
該多層プリント配線板においては、ソルダーレジスト層９０の開口９０ａに、半田を介して部品が取り付けられる半田パッド６０Ｂと、ニッケル層−金層からなる耐食層が形成されキーパッドの端子を構成するランド６０Ａとが設けられている。ランド６０Ａは、中心部６０Ａｃと外周のリング部６０Ａｒとから成る。該ランド６０Ａの上部には、可撓性を有する保持部材により保持された炭素柱（導電部材）が配置され、キー操作がなされた際に、炭素柱が中心部６０Ａｃとリング部６０Ａｒとを電気接続するように構成されている。
【０１０７】
（実施例１−２）
実施例１−１の耐食層が形成されていない半田パッドにＯＰＳ層を形成しなかった以外は、実施例１−１と同じにする。
【０１０８】
（実施例１−３）
実施例１−１の耐食層が形成される半田パッドに、ニッケル−パラジウム−金からなる耐食層を形成した以外は、実施例１−１と同じにする。
【０１０９】
（実施例１−４）
実施例１−１の耐食層が形成される半田パッドに、単層の金からなる耐食層を形成した以外は、実施例１−１と同じにする。
【０１１０】
（比較例１−１）
比較例１−１では、全ての半田パッドに耐食層（ニッケル−金）で形成した。それ以外は、実施例１−１と同じにした。
【０１１１】
実施例１群と比較例１において、製造されたプリント配線板でＡ項目を評価し、該製造されたプリント配線板を筐体に収めて以下にＢ、Ｃ項目で評価を行った。この評価結果を図１０中に示す。
【０１１２】
１−Ａ．信頼性試験
ヒートサイクル条件下（１３０℃／３ｍｉｎ．⇔―５５℃／３ｍｉｎ．１サイクルとした。）このサイクル試験を５０００サイクルまで行い、５００サイクル毎に、試験終了後、２時間放置させた後に、導通試験を行い、抵抗変化率が±１０％を越えた回路が、測定した回路の５０％を越えるまでのサイクル数を比較した。
【０１１３】
１−Ｂ．起動試験
電源を取り付けた筐体において、電源を入れてから起動するか否かを判定した。
電源を入れてから２秒以内に起動ができた ：○
電源を入れてから１０秒以内に起動ができた：△
起動できなかった ：×
【０１１４】
１−Ｃ．落下試験
１ｍの高さに固定した台から、液晶部分を下向きにして、自然落下させた。これを１回、３回、５回と行い、それぞれのＢの起動試験を行った。
【０１１５】
上記試験結果から、耐食層を設けるパッドと耐食層を設けないパッドとを用いることで信頼性が得られる。また、落下させた際の起動性が低下し難くなることも分かった。
【０１１６】
＜第２実施形態＞
図１〜図１０を参照して上述した第１実施形態では、本発明の多層プリント配線板を携帯電話用の多層プリント配線板に適用した例を挙げた。これに対して、第２実施形態では、本発明のプリント配線板をＩＣチップを搭載するパッケージ基板に適用している。
【０１１７】
（実施例２−１−１）
製造工程は、実施例１−１と同じであるが、実施例２−１−１はパッケージ基板として用いられる。図１１（Ａ）にＩＣチップ搭載前のパッケージ基板７０の斜視図を示し、図１１（Ｂ）に図１１（Ａ）のＢ−Ｂ断面を示し、図１１（Ｃ）にＩＣチップ搭載後のパッケージ基板７０の斜視図を示し、図１１（Ｄ）に図１１（Ｃ）のＤ−Ｄ断面を示している。また、図１２（Ａ１）はＩＣチップ搭載前のパッケージ基板７０の平面図を示し、図１２（Ｂ１）は裏面図を示し、図１２（Ａ２）はＩＣチップ搭載後のパッケージ基板７０の平面図を示し、図１２（Ｂ２）は裏面図を示している。
【０１１８】
図１１（Ａ）及び図１２（Ａ１）に示すようにパッケージ基板７０の表面には、キャビティー７４が設けられ、キャビティー７４にはボンディングパット７２が延在している。図１１（Ｂ）に示すように、パッケージ基板７０は、バイアホール４６の形成された基板３０を積層して成り、表面側のボンディングパット７２には、ニッケル層５４、金層５６から成る耐食層が形成されている。裏面側のパッド８０には、ＯＰＳ層５８が設けられている。図１１（Ｃ）及び図１２（Ａ２）に示すように、ＩＣチップ７６がキャビティー７４に収容され、ＩＣチップ７６とボンディングパット７２とがワイヤ（金線）７８で接続される。図１１（Ｄ）及び図１２（Ｂ２）で示すように、裏面側の外部端子であるバンプ（耐食層非形成）８０には、半田８３を介して接続ピン８２が取り付けられる。
【０１１９】
（実施例２−１−２）
実施例２−１−１と同じで表面にワイヤーボンディング用パッド（耐食層形成）７２、裏面に外部端子である接続ピン用のパッド（耐食層非形成）８０を配置するが、パッド８０上にＯＳＰ層は施さない。
【０１２０】
（実施例２−１−３）
実施例２−１−１と同じで表面にワイヤーボンディング用パッド（耐食層形成）７２、裏面に外部端子である接続ピン用のパッド（耐食層非形成）８０を配置し、パッド８０上にＯＳＰ層を施すが、ボンディングパット（耐食層）７２には、ニッケル−金もしくはニッケル−パラジウム−金を施す。
【０１２１】
（実施例２−２−１）
実施例２−１−１と同じであるが、図１３（Ａ１）に示すように表面にワイヤーボンディング用パッド（耐食層形成）７２と電子部品実装用パッド（耐食層非形成）８６とを設け、裏面に外部端子である接続ピン用のパッド（耐食層非形成）８０を配置し、電子部品実装用パッド８６及び接続ピン用パッド８０上にＯＳＰ層を施す。そして、図１３（Ａ２）に示すように表面の電子部品実装用パッド８６に電子部品（チップコンデンサ）９０を実装し、裏面のパッド８０に接続ピン８２を取り付ける。
【０１２２】
（実施例２−３−１）
実施例２−１−１と同じであるが、図１４（Ａ１）に示すように表面にワイヤーボンディング用パッド（耐食層形成）７２と共に接続ピン用のパッド（耐食層非形成）８０を配置し、接続ピン用パッド８０にＯＳＰ層を施す。そして、図１４（Ａ１）に示すように表面にＩＣチップ７６を搭載すると共に、パッド８０に接続ピン８２を取り付ける。
【０１２３】
（実施例２−４−１）
実施例２−１−１と同じであるが、図１５（Ａ１）に示すように表面にフリップチップ用パッド（耐食層形成）８８を形成し、図１５（Ｂ１）に示すように裏面に外部端子であるＢＧＡ用のパッド（耐食層非形成）８０で配置して、ＢＧＡ用パッド８０上にＯＳＰ層を施す。そして、図１５（Ａ２）に示すように表面のフリップチップ用パッド８８を介してＩＣチップ７６を搭載し、図１５（Ｂ２）に示すように裏面のＢＧＡ用パッド８０上にＢＧＡ８４を形成する。
【０１２４】
（実施例２−４−２）
実施例２−４−１と同じで表面にフリップチップ用パッド（耐食層形成）８８を形成し、裏面に外部端子であるＢＧＡ用のパッド（耐食層非形成）８０で配置するが、パッド８０上にＯＳＰ層は施さない。
【０１２５】
（実施例２−４−３）
実施例２−１−１と同じで表面にフリップチップ用パッド（耐食層形成）８８を形成し、裏面に外部端子であるＢＧＡ用のパッド（耐食層非形成）８０を配置し、パッド８０上にＯＳＰ層を施すが、フリップチップ用パッド（耐食層形成）８８には、ニッケル−金もしくはニッケル−パラジウム−金を施す。
【０１２６】
（実施例２−５−１）
実施例２−１−１と同じであるが、図１５（Ａ１）に示すように表面にフリップチップ用パッド（耐食層形成）８８と電子部品実装用パッド（耐食層非形成）８６とを設け、裏面にＢＧＡ用のパッド（耐食層非形成）８０を配置し、電子部品実装用パッド８６及びＢＧＡ用のパッド（耐食層非形成）８０上にＯＳＰ層を施す。そして、図１５（Ａ２）に示すように表面の電子部品実装用パッド８６に電子部品（チップコンデンサ）９０を実装し、裏面のＢＧＡ用パッド８０上にＢＧＡ８４を形成する。
【０１２７】
（実施例２−６−１）
実施例２−１−１と同じであるが、図１７（Ａ１）に示すように表面にフリップチップ用パッド（耐食層形成）８８と共にＢＧＡ用のパッド（耐食層非形成）８０を配置し、ＢＧＡ用のパッド（耐食層非形成）８０にＯＳＰ層を施す。そして、図１７（Ａ１）に示すように表面にＩＣチップ７６を搭載すると共に、表面のＢＧＡ用パッド８０上にＢＧＡ８４を形成する。
【０１２８】
（比較例２−１）
比較例２−１では、全てのパッド８０に耐食層（ニッケル−金）を形成した。それ以外は、実施例２−１−１と同じにした。
【０１２９】
（比較例２−２）
比較例２−２では、全てのパッド８０に耐食層（ニッケル−金）を形成した。それ以外は、実施例２−４−１と同じにした。
【０１３０】
実施例２群と比較例２において、製造されたプリント配線板で２−Ａ項目を評価し、ＩＣチップが実装されたプリント配線板を以下に２−Ｂ、２−Ｃ項目で評価を行った。
【０１３１】
２−Ａ．プリント配線板の信頼性試験
ヒートサイクル条件下（１３０℃／３ｍｉｎ．⇔―５５℃／３ｍｉｎ．１サイクルとした。）このサイクル試験を５０００サイクルまで行い、５００サイクル毎に、試験終了後、２時間放置させた後に、導通試験で導通の有無を確認し、導通なしが確認されたサイクル数を比較した。
【０１３２】
２−Ｂ．実装後の導通試験
ベアチップ実装と外部端子配置後に、導通試験をランダムに２０箇所行い、抵抗変化率が±１０％を越えた端子の発生の有無を確認した。
また、抵抗変化率が±１０％を越えた外部接続端子付近での断面をクロスカットを施し、顕微鏡（×２００）で該パッドを観察し、導体回路もしくは半田層のクラックの有無を確認した。
【０１３３】
２−Ｃ．ベアチップ実装後の信頼性試験
ヒートサイクル条件下（１３０℃／３ｍｉｎ．⇔―５５℃／３ｍｉｎ．１サイクルとした。）このサイクル試験を５０００サイクルまで行い、５００サイクル毎に、試験終了後、２時間放置させた後に、導通試験を１０箇所行い、抵抗変化率が±１０％を越えた回路が、５個所以上の有無を確認し、有りとなったサイクル数を比較した。
【０１３４】
上記試験結果から、耐食層を設けるパッドと耐食層を設けないパッドとを用いることで信頼性が得られる。なお、落下させた際の起動性が低下し難くなることも分かった。
【符号の説明】
【０１３５】
３０ 基板
３２ 銅箔
４２ 導体回路
４４ 導体回路
４６ バイアホール
５４ ニッケル層
５６ 金層
５８ ＯＳＰ層
６０ ソルダーレジスト層
６０ａ 開口
【技術分野】
【０００１】
本発明は、基板の表層に、電子部品、半導体素子などが実装された多層プリント配線板に関する。特に、携帯電話や携帯用電子機器あるいは、パッケージなどに好適に用いられる多層プリント配線板に関する。
【背景技術】
【０００２】
少なくとも片面に導体回路を有する絶縁性硬質基材に、レーザによりバイアホールを開口し、その開口に金属ペーストもしくはめっきにより、導体層を施すことにより、１単位の回路基板が形成される。この回路基板を２層以上用意し、これらの基板を逐次積層あるいは一括積層で、熱圧着させることにより、多層回路基板（多層プリント配線板）を得ることができる。その際、一方の回路基板のバイアホールもしくはバイアホールのランドと他方の回路基板の導体回路もしくはランドとが接続されているので、２層の回路基板の電気的な接続が成される。また、電気的な接続が行われない他の領域では、熱硬化性樹脂からなる接着剤層やプリプレグ等により回路基板同士を密着させている。これらの従来技術としては、特開平１０−１３０２８号公報等が挙げられる。
【０００３】
これらの基板もしくは一般的なプリント配線板の表層には、導体回路を保護するソルダーレジスト層が形成されて、そのソルダーレジスト層の一部を開口した半田パッドが形成された。その開口から導体回路が露出され、その表層には金、ニッケル−金等の耐食層が形成される。全ての半田パッドに耐食層が施されており、その耐食層が施された導体回路上には、半田が形成され、電子部品などが実装される。
【０００４】
また、近年の携帯電話、デジタルカメラ等の携帯用電子機器は、高機能化、高密度化の要求の高まりや、実装する部品の小型化などに伴って、実装される基板においても配線密度（ライン／スペース）を小さくしたり、半田パッドを小さくしたりなどにより、部品の高密度化の要求に対応させていた。その形成された基板上には、電子部品（半導体、コンデンサ、抵抗、インダクタ等の受動部品を指す）、あるいは液晶、デジタル表示器などの表示類、キーパッド、スイッチなどの操作系、ＵＳＢ、イヤーホーンなどの外部端子類のパッド等の半田パッドが混在し、これらの半田パッド上に半田を介して、各部品が実装されている。また、別の半田パッド上では、スイッチなどの操作系部品などがパッドに接触することにより、電子機器としての操作させることができる。
【０００５】
また、プリント配線板にＩＣチップをベアチップ実装するパッケージ基板においても、高機能化、高密度化の要求の高まりや、実装する部品の小型化などに伴って、実装される基板においても配線密度（ライン／スペース）を小さくしたり、半田パッドを小さくしたりすることにより、部品の高密度化の要求に対応させていた。その基板のサイズも、ＩＣチップに近い大きさであるＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）とすることも要望されている。それにより、マザーボードに実装した際、パッケージの実装領域を小さくし、他の部品の実装領域を確保し、より高密度化した実装基板を得ることを可能としている。さらに、パッケージ基板にコンデンサや抵抗などの電子部品を搭載することにより、ＩＣチップの高周波に対応することができ、パッケージ基板としての機能、性能を確保させている。
さらに、ＩＣチップと電子部品とを混載したパッケージ基板にすることにより、高周波化、高機能化し、その機能、性能を効率良く発揮させている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１０−１３０２８号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
実装密度を高められるのに伴い、信頼性を確保することも要望されている。その中でも、特に落下試験に対する信頼性の向上が望まれている。つまり、製品（すべての部品、液晶などを実装し、筐体に収めた状態を示す）やプリント配線板を一定の高さから落下させても、基板の機能や起動性が低下しないことや、部品などを脱落し難くすることが求められている。
【０００８】
しかしながら、従来方法で製造された基板においては、信頼性試験における落下試験に対して、基板の機能や起動性を維持させることが難しかった。特に、前述のように部品等の実装密度を高められた基板においては、落下試験に対して、基板の機能や起動性を維持させることは困難であった。また、従来方法で製造された基板では、部品の脱落する頻度を低下させることができなかった。
【０００９】
本願発明は、上述した課題を解決するためになされたものであり、その目的とするところは、信頼性を確保させて、電気的接続性や機能性を確保させることにある。特に、落下試験に対する信頼性をより確保させることができる多層プリント配線板を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の具体的な実施態様では、
導体を充填して成るバイアホールにより表面の導体回路と裏面の導体回路とが接続される基板を２枚以上積層して成る多層プリント配線板であって、最外層の導体回路の表層にソルダーレジスト層が施され、該ソルダーレジストの複数の開口によって導体回路の一部が露出された多層プリント配線板において、
前記導体回路の露出部に、耐食層が施された耐食層形成露出部と耐食層が施されていない耐食層非形成露出部とが表面側又は裏面側の１面中に混在することを技術的特徴とする。
【００１１】
また、前記耐食層が施された耐食層形成露出部の面積は、耐食層が施されていない耐食層非形成露出部の面積よりも大きいことが望ましい。
【発明の効果】
【００１２】
プリント配線板の表層の露出した導体層部分において、耐食層が形成されている部分と耐食層が形成されていない部分が混在させた多層プリント配線板は、従来の表層に、露出した導体部分の全てに耐食層を形成された多層プリント配線板に比べると、信頼性が確保しやすくなる。ＩＣチップなどの実装時やヒートサイクル条件下や高温高湿した際に、温度の影響により基板の伸縮がされる。従来の表層に露出した導体部分の全てに耐食層を形成された多層プリント配線板では、基板の表面が同一の状態となるため、伸縮により、発生した応力が伝達されやすい。そのため応力が緩衝され難い。しかしながら、部分的に耐食層が形成されていない半田パッドをする多層プリント配線板においては、発生した応力が伝達され難くなる。これにより、応力が緩衝されやすい。そのために、従来のプリント配線板と比べると、長期間に渡り、信頼性を得やすくなる。
【００１３】
特に落下試験を行った際、その電気接続性や信頼性などの評価を行うと、従来のプリント配線板に比べると、応力が緩衝されるため、劣化の度合いが小さくなる。その結果として、信頼性が得やすくなる。
【００１４】
また、本願発明により、熱などを起因とする応力を緩衝されることにより、多層プリント配線板としての反りの発生をしにくくなり、基板表面の平坦性が確保される。そのために、ＩＣチップをベアチップで実装するパッケージ基板におけるＩＣチップとの接続性および外部基板との接続性を得やすい。さらに、表層にＩＣチップ以外にもコンデンサなどの電子部品を実装された混載のパッケージ基板においては、ＩＣチップと電子部品との接続性が得やすい。
【００１５】
耐食層を形成されている部分は、耐食層が形成されていない部分と比べると、基板の剛性が確保される。剛性が確保されるので基板の反りなどをプリント配線板の不具合抑えることができ、部品などを実装させても、半田パッドの導体部分と部品等の外部端子とでの接触不良や未接続などを引き起こし難い。実装部品を剛性がある耐食層上に配置しているので、安定する。また、キーパッドなどの操作系部品は、耐食層が形成されたランド部分に接触するので、繰り返し接触しても接触不良を引き起こし難い。
【００１６】
逆に耐食層が形成されていない部分は、耐食層が形成されている部分と比べると、柔軟性がある。柔軟性を有するので、伸縮により発生した応力が緩衝されるし、導体回路、半田もしくは絶縁層のクラック等の不具合は、従来のプリント配線板に比べると、信頼性が得やすい。また、外部からの衝撃を受けた際でも、耐食層が形成されていない部分においては、その衝撃に対して緩衝することができる。そのために、実装された部品なども、その衝撃の影響を受けにくくなり、部品の脱落等の不具合が起こり難くなる。
【００１７】
また、硬化やリフローなどのプリント配線板の製造時の加熱工程の際には、プリント板には、熱による伸縮（その一例として、温度が上昇すると、伸びて、高温から常温に戻ると、縮む）に伴い、耐食層の非形成部分では、耐食層の形成部と比較すると、導体回路や絶縁層でのクラック等の不具合を引き起こし難くなる。特に、半田層へのクラック等の不具合を引き起こし難くなる。伸縮に伴って、発生した応力が緩衝されるか、発生した応力が局所的な集中をされにくくなり、そのために、クラック等の不具合が引き起こし難くなると推定される。それは、プリント板の大きさ（縦、横のサイズを意味する）、厚み、層数、材質などで同様の傾向にあった。
【００１８】
耐食層が形成されている部分の面積は、耐食層が形成されていない部分の面積に比べると、大きくした方がより望ましい。耐食層が形成されている部分の面積を大きくした方が基板自体の剛性を高めやすいからである。
【００１９】
耐食層とは、金、銀、白金などの貴金属から選ばれる１種類以上の金属を１層以上で形成されたものや、貴金属とその他の金属との組み合わせで積層されたものを１層以上するものを指す。具体的には、ニッケル−金、ニッケル−銀、ニッケル−白金、金（単層）、銀（単層）、ニッケル−パラジウム−金、ニッケルーパラジウムー銀等が挙げられる。
【００２０】
また、半田パッド部から露出されている導体回路は、平坦な回路、凹部を有する回路、突起部を有する回路、表層の粗化層を有する回路等様々な形状の回路であってもよい。
【００２１】
例えば、これらのプリント配線板は、携帯用電子機器の筐体に収まった場合に、ＭＰＵ、コンデンサ、抵抗などの半導体系部品、いわゆる起動系、駆動系の部品を数多く実装させて、これ以外にも液晶、デジタル表示器などの表示類、キーパッド、スイッチなどの操作系、ＵＳＢ、イヤーホーンなどの外部からなる外部端子類であるものが実装されていて、これらが筐体に収まっていることにより、電子機器としての果たしている。これらの電子機器は携帯が主目的であり、その際、落下させることも想定する必要がある。
【００２２】
これらの基板においては、バイアホールで層間接続を行うプリント配線板、サブトラクティブ法で製造された基板、アディテイブ法で製造された基板等の様々タイプのプリント配線板において、適用することが可能である。これ以外もコンフォマル工法を経て製造された基板にも適用できる。
【００２３】
また、この場合における半田パッドとは、ソルダーレジスト層の開口から、露出されている導体回路だけでなく、電気接続がされていないダミーの導体層、アライメントマーク、製品を認識させるために形成された導体層、スイッチ用の端子導体層も含まれる。
【００２４】
耐食層が施された半田パッドは、主として外部用端子であることが望ましい。
これにより耐食層を形成されている部分は、耐食層が形成されていない部分と比べると、基板の剛性が高められる。剛性が高められるので基板の反りなどのプリント配線板の不具合抑えることができ、外部端子を実装させても、半田パッドの導体部分と部品等の外部端子とでの接触不良や未接続などを引き起こし難い。それに、該耐食層が形成されているパッド上に、外部端子が配置されているので、設置自体が安定する。また、外部端子であってキーパッドなどの可動接点部分を有する操作系部品では、耐食層が形成されている半田パッドに接触を繰り返して、該パッド部分の剛性により、その強度が高められている。また、繰り返し接触しても接触不良を引き起こし難い。
【００２５】
耐食層が施されていない半田パッドは、主として電子部品実装用端子であることが望ましい。
耐食層が形成されていない半田パッド部分は、耐食層が形成されている部分と比べると、柔軟性がある。外部からの衝撃を受けた際、耐食層が形成されていない部分においては、柔軟性を有するので、その衝撃を緩衝することができる。耐食層が形成されていない半田パッドを、電子部品実装用端子に用いることにより、外部から衝撃を受けた際、半田パッドから露出された導体回路と電子部品との間での脱落が引き起こし難い。特に、それらを接合させるため半田層においても、衝撃が緩衝されるので、半田層におけるクラック等を引き起こし難いので、脱落を引き起こし難い。
その結果として、部品の接続性が確保されるので、電気接続性や製品としての機能性が低下せず、信頼性においても従来のプリント配線板よりも低下しない。
この場合における電子部品実装用端子に用いられる電子部品には、半導体等の能動部品、コンデンサ、抵抗、インダクタ等の受動部品全般等が該当する。
【００２６】
耐食層が施された半田パッドには、主としてベアチップでＩＣチップを接続する接続用パッドであることが望ましい。特に、ワイヤーボンディング用パッド、ＩＣチップをフリップチップ実装する接続用半田パッドであることが望ましい。
【００２７】
これにより、ＩＣチップの接続領域に耐食層が施されたＩＣチップとの接続パッドが形成されていることから、基板の剛性が高められる。剛性が高められるので基板の反りなどをプリント配線板の不具合抑えることができ、部品などを実装させても、半田パッドの導体部分と部品等の外部端子とでの接触不良や未接続などを引き起こし難い。
【００２８】
また、ワイヤーボンディングでは、パッド部分の耐ボンディング性や金属接合を加味するためにも耐食層の形成が必要である。また、耐食層により、ボンディングパッドの平坦性を保てるので、ボンディング時の不具合を引き起こしにくくなる。さらに、ボンディングパッドの平坦性を保てるので、接続性や信頼性も得られる。
【００２９】
また、ＩＣチップのベアチップ実装をフリップチップで行うに辺り、耐食層を形成させることにより、パッド上に形成されるＩＣチップ接続用の半田バンプもしくは金属バンプなどの形状、量が安定させられ、リフロー時の接続が安定する。接続性や信頼性も得られる。
【００３０】
耐食層が施されていない半田パッドは、主として電子部品実装用端子であることが望ましい。
【００３１】
逆に耐食層が形成されていない部分は、耐食層が形成されている部分と比べると、柔軟性がある。柔軟性を有するので、伸縮により発生した応力が緩衝されるし、導体回路もしくは絶縁層のクラック等の不具合は、従来のプリント配線板に比べると、長期間に渡り信頼性が確保される。また、外部からの衝撃を受けた際でも、耐食層が形成されていない部分においては、その衝撃に対して緩衝することができる。そのために、実装された部品なども、その衝撃の影響を受けにくくなり、部品の脱落等の不具合が起こり難くなる。
【００３２】
また、パッケージ基板においては、同一表層上に、ＩＣチップ接続用の半田パッドと電子部品接続用の半田パッドが形成されている場合には、ＩＣチップ接続用の半田パッドには耐食層を形成されて、電子部品接続用の半田パッドには耐食層が形成されていないことが望ましい。これにより、従来のパッケージ基板と比較し、基板の反りを抑えられると、外部からの衝撃に対する影響を緩衝させられる。そのために、パッケージ基板の表層に実装されているＩＣチップや電子部品などとの接続が確保され、接続性や信頼性を低下しにくくさせる。
【００３３】
また、パッケージ基板では、外部基板との接続用の外部端子（例えば、ＰＧＡであるピン端子、ＢＧＡであるボール端子など）が配設されるが、該当の外部接続端子の半田パッド上には、耐食層を形成させない方が望ましい。それにより、外部端子の配設時における熱応力などの応力が緩衝されて、接続用の半田などの導電性材料でのクラック等の不具合の発生を抑えられ、接続端子と基板との接続を得ることができる。また、外部基板との接続性や信頼性も得られやすい。
【００３４】
本願における外部端子は、実装されるＩＣチップと同一面上で配置してもよいし、ＩＣチップの反対面上に配置してもよい。この場合には、同一面上に耐食層の形成される領域と耐食層が形成されない領域が配置されるのでもよく、耐食層の形成される領域の面とその反対面に、耐食層が形成されない領域が配置されるのでもよい。さらに、場合によっては、これらの混在での配置でもよい。
【００３５】
耐食層が施されていない半田パッド上にＯＳＰ（Organic Solderability Preserbvative: プリフラックス）層が設けられていることが望ましい。それにより、半田が実装されるまでの導体回路および導体層の酸化等を防止される。そして、半田を実装した際に、ＯＳＰ層は除去され、電気接続性を阻害しない。ＯＳＰ層以外の被覆層を施してもよい。
ＯＳＰ層の一例としては、イミダゾール化合物（例えば、アルキルベンズイミダゾール、ベンゾイミダゾールなど）を主成分とするものを用いることができる。これ以外には、金属イオン（例えば、銅イオン、銀イオン、ニッケルなど）、有機酸が含まれていてもよい。常温〜加熱温度（例えば、８０℃）の間にしたこの溶液中に、半田パッドが露出したプリント配線板を浸漬させることにより、半田パッドから露出した銅回路上に有機被膜を施す。この有機被膜により、半田付け性を確保できる。これ以外にも導体上に有機被膜を形成し、加熱時おいて、除去されるものであれば、適用することが可能である。
【００３６】
更に好適な態様では、表層の導体回路が覆われるソルダーレジスト層を施され、導体回路の一部を露出せる該ソルダーレジストの複数の開口によって複数の半田パッドが形成され、該導体回路の表層に耐食層が形成された多層プリント配線板の製造方法において：
（ａ）導体回路を有するプリント配線の表層にソルダーレジストを形成する工程；
（ｂ）ソルダーレジストを露光・現像あるいはレーザ開口により半田パッドを形成する工程；
（ｃ）半田パッドが形成されたソルダーレジスト層上に、該半田パッドを覆うマスク層を形成する工程；
（ｄ）前記マスク層の非形成部に半田パッドに、耐食層を形成する工程；
（ｅ）マスク層を剥離し、耐食層が施された半田パッドと耐食層が施されていない半田パッドとが混在した複数の半田パッドを得る工程；
（ａ）〜（ｅ）の工程を経る多層プリント配線板の製造方法を技術的特徴とする。
【００３７】
上記製造方法により、プリント配線板の表層の露出した導体層部分において、耐食層が形成されている部分と耐食層が形成されていない部分とを混在させた多層プリント配線板を製造できる。本願の製造方法で得られたプリント配線板によれば、従来の表層に露出した導体部分の全てに耐食層を形成された多層プリント配線板に比べると、信頼性を得られやすい。
【００３８】
特に落下試験を行った際、その電気接続性や信頼性などの評価を行うと、応力が緩衝されるため、劣化の度合いを小さくできる。その結果として、信頼性が低下し難くなる。
【００３９】
（ｃ）工程では、マスク層で覆う半田パッドは、主として電子部品搭載用もしくは外部端子接続用パッドであることが望ましい。
マスク層で覆うことで、耐食層が形成されていない耐食層非形成半田パッド部分を形成できる。その耐食層非形成半田パッド部分は耐食層が形成されている部分と比べると柔軟性がある。外部からの衝撃を受けた際、耐食層が形成されていない部分においては、柔軟性を有するので、その衝撃を緩衝することができる。耐食層が形成されていない半田パッドを電子部品実装用端子に用いることにより、外部から衝撃を受けた際、半田パッドから露出された導体回路と電子部品との間での脱落を引き起こし難い。
特に、それらを接合させるため半田層においても、衝撃が緩衝されるので、半田層におけるクラック等を引き起こし難いので、電子部品もしくは外部端子などの脱落を引き起こし難い。
その結果として、部品や外部端子との接続性が確保されるので、電気接続性や製品としての機能性が得られ、信頼性も得やすい。
【００４０】
マスク層は、露光・現像あるいはレーザ開口を経て、耐食層を設けない半田パッドを覆うことができる。即ち、ソルダーレジスト層を施された基板の表層において、マスク層の形成部とマスク層に非形成部とが形成され、マスク層の非形成部にめっき膜が施される。
マスク層は、予め粘度を調整した樹脂を塗布するもしくはドライフィルム状にした貼り付けることにより形成される。この後、耐食層を形成されない領域には、マスク層が形成され、マスク層の下部にあたる半田パッド部には耐食層が形成されない。それ以外の半田パッド領域には、露光・現像によりマスク層に開口を設ける、あるいはレーザによりマスク層に開口を設ける。これによりソルダーレジスト層上にマスク層の非形成部が形成され、その非形成領域では半田パッドに耐食層が形成される。
これにより、半田パッドに耐食層を形成する領域と耐食層を形成されない領域を形成できる。
【００４１】
前記(ｅ)工程後、前記耐食層が施されていない半田パッド上にＯＳＰ層を形成してもよい。
【００４２】
耐食層が施されていない半田パッド上にＯＳＰ（Organic Solderability Preserbvative: プリフラックス）層を設けることが望ましい。それにより、半田が実装されるまでの導体回路および導体層の酸化等を防止される。そして、半田を実装した際にＯＳＰ層は除去され、電気接続性を阻害しない。
【００４３】
また、上記製造方法により、パッケージ基板用の多層プリント配線板を製造できる。この場合には、その一例として、ＩＣチップのベアチップ実装用の半田パッドには耐食層を形成され、コンデンサなどの電子部品用の半田パッドでは、耐食層が形成されていない。それらを同一表層上で施してもよい。
それ故に、主として、電子部品用の半田パッドにマスク層を施す。それにより、該当の半田パッドには、耐食層が形成されない。
【００４４】
以下それぞれの（ａ）〜（ｅ）工程を工程ごとに、詳細に説明をする。
（ａ）導体回路を有するプリント配線の表層にソルダーレジストを形成する工程と（ｂ）ソルダーレジストを露光・現像あるいはレーザ開口により半田パッドを形成する工程とについて説明する。
片面あるいは両面に導体回路（含むランド）と電気接続がされていないダミーの導体層、アライメントマーク、製品を認識させるために形成された導体層が形成されたプリント配線板にソルダーレジスト層を形成する。必要に応じて、導体回路および導体層上に、黒化処理や粗化層を形成してもよい。ここで、プリント配線板とは、バイアホールで層間接続を行うプリント配線板、サブトラクティブ法で製造された基板、アディテイブ法で製造された基板等の様々タイプのプリント配線板を指す。
【００４５】
ソルダーレジストは、予め粘度を調整した樹脂を塗布するもしくはドライフィルム状にしたフィルム貼り付け、もしくは熱圧着することにより形成される。ソルダーレジスト層が形成されたときの厚みは１０〜５０μｍであり、ソルダ−レジスト層が完全硬化された後の厚みは、５〜５０μｍとなる。ソルダーレジストとして、熱硬化性樹脂、熱可塑性樹脂、光硬化性樹脂、熱硬化性樹脂の一部を（メタ）アクリル化した樹脂、これらの樹脂の複合体などを用いられ、その中でも、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、ポリオレフィン樹脂、フェノキシ樹脂などを用いることが望ましい。形成されたソルダーレジスト層は、必要に応じて、８０〜１００℃程度で乾燥させてもよい。これにより、ソルダーレジスト層を半硬化（Ｂステージ）状態にさせる。
【００４６】
この後、半田パッドが描画されたマスクをソルダーレジスト層に載置して紫外線等により露光を行い、その後、アルカリ等の薬液により現像により、ソルダーレジスト層に半田パッドからなる開口を設ける。あるいはレーザによりソルダーレジスト層に半田パッドからなる開口を設ける。
【００４７】
このとき、開口を設けるためのレーザとしては、炭酸ガスレーザ、エキシマレーザ、ＹＡＧレーザ等を用いることができる。半田パッドの開口を炭酸ガスで行った場合には、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、周波数１０００〜６０００Ｈｚの範囲内であることが望ましい。また、バイアホールの形成をアブレーションによって行ってもよい。また、レーザで開口形成した後に、酸あるいは酸化剤等の薬液処理、酸素、窒素などのプラズマ、コロナ処理等の物理処理などにより、デスミア処理を行ってもよい。
【００４８】
この後、１００〜２００℃、少なくとも３０分以上硬化を行い、ソルダーレジスト層を完全に硬化させる。この場合における半田パッドとは、導体回路（含む）だけでなく、電気接続がされていないダミーの導体層、アライメントマーク、製品を認識させるために形成された導体層も含まれる。
これにより、導体回路および導体層上に半田パッドが開口したソルダーレジストを有するプリント配線板を得ることができる。
【００４９】
（ｃ）半田パッドが形成されたソルダーレジスト層上に、該半田パッドを覆うマスク層を形成する工程について説明する。
ソルダーレジスト層に半田パッドが形成されたプリント配線板にマスク層を形成する。マスク層は、予め粘度を調整した樹脂を塗布するもしくはドライフィルム状にしたフィルム貼り付け、もしくは熱圧着することにより形成される。マスク層の厚みは、５〜３０μｍ程度である。マスクとして、熱硬化性樹脂、熱可塑性樹脂、光硬化性樹脂、熱硬化性樹脂の一部を（メタ）アクリル化した樹脂、これらの樹脂の複合体などを用いられ、その中でも、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、ポリオレフィン樹脂、フェノキシ樹脂などを用いることが望ましい。形成されたマスク層は、必要に応じて、予め８０〜１００℃程度で乾燥させてもよい。これにより、マスク層を半硬化（Ｂステージ）状態にさせてもよい。このＢステージ状にしたものをフィルムとして張り付けてもよい。場合によっては、直描露光により実施してもよい。
【００５０】
この後、半田パッドの非形成領域が描画されたマスクをマスク層に載置して紫外線等により露光を行い、その後、アルカリ等の薬液により現像により、マスク層に半田パッドに耐食層の非形成領域からなる開口を設ける、あるいはレーザにより半田パッドに耐食層の非形成領域からなる開口を設ける。これにより、ソルダーレジスト上には、マスク層の非形成部とマスクの形成部とが形成される。
【００５１】
このとき、マスク層に開口を設けるためのレーザとしては、炭酸ガスレーザ、エキシマレーザ、ＹＡＧレーザ等を用いることができる。マスク層の開口に炭酸ガスで行った場合には、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、周波数１０００〜６０００Ｈｚの範囲内であることが望ましい。また、バイアホールの形成をアブレーションによって行ってもよい。また、レーザで開口形成した後に、酸あるいは酸化剤等の薬液処理、酸素、窒素などのプラズマ、コロナ処理等の物理処理などにより、デスミア処理を行ってもよい。マスク層の非形成領域で、半田パッドに耐食層が形成される。
【００５２】
（ｄ）前記マスク層の非形成部に半田パッドに、耐食層を形成する工程と（ｅ）マスクレジスト層を剥離し、耐食層が施された半田パッドと耐食層が施されていない半田パッドとが混在した複数の半田パッドを得る工程とについて説明する。
ソルダーレジスト層のマスク層の非形成部に耐食層を形成する。この場合、耐食層とは、金、銀、白金や貴金属から選ばれる１種類以上の金属を１層以上で形成したものを指す。具体的には、ニッケル−金、ニッケル−銀、ニッケルー白金、金（単層）、銀（単層）ニッケル−パラジウム−金、ニッケル−パラジウム−銀等が挙げられる。
これらの耐食層を、めっき（電解めっき、無電解めっき、置換めっき）により形成させる。これ以外にもスパッタ等の蒸着によって形成してもよい。また、これらの単層、２層以上の複数層としてもよい。
【００５３】
これにより、マスク層の非形成部に該当する半田パッドには、耐食層が施される。
この後、マスク層をアルカリ等の薬液により、剥離し、耐食層が施された耐食層形成半田パッドと耐食層が施されていない耐食層非形成半田パッドとが混在したプリント配線板を得ることができる。
【００５４】
場合によっては、印刷などにより、耐食層非形成半田パッドに、ＯＳＰ（Organic Solderability Preserbvative: プリフラックス）層を施してもよい。それにより、半田が実装されるまで導体回路および導体層の酸化等を防止できる。半田を実装した際には、ＯＳＰ層は除去され、電気接続性を阻害しない。
【００５５】
この後、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ−Ｃｕ等の半田を印刷により、それぞれのパッドに配置することにより、導体回路（含むランド）からなる半田パッド状に半田層が形成されたプリント配線板が得られる。この基板に、ＭＰＵ、コンデンサ、抵抗などの電子部品、これ以外にも液晶、デジタル表示器などの表示系、キーパッド、スイッチなどの操作系、ＵＳＢ、イヤーホーンなどの外部用端子からなる外部端子類が実装される。
【００５６】
より望ましいのは、耐食層が形成されていない半田パッドを電子部品実装用端子として用い、耐食層が形成されている半田パッドを外部端子用に用いる。
【００５７】
この構成にすることにより、従来の表層に露出した導体部分の全てに耐食層を形成された多層プリント配線板に比べて、信頼性が低下し難くなる。
特に落下試験を行った際、その電気接続性や信頼性などの評価を行うと、従来のプリント配線板に比べて、劣化の度合いを小さくすることができ、結果として長期間に渡る信頼性を確保されやすくなるために、信頼性が低下しにくくなる。
【００５８】
以下、本発明にかかる多層化回路基板を製造する方法の一例について、添付図面を参照にして具体的に説明する。
（１）本発明にかかる多層化回路基板を製造するに当たって、それを構成する基本単位としての回路基板は、絶縁性基材３０の片面もしくは両面に銅箔３２が貼付けられたものを出発材料として用いる（図１（Ａ））。
【００５９】
この絶縁性基材は、たとえば、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材から選ばれる硬質な積層基材が使用され得るが、ガラス布エポキシ樹脂基材が最も好ましい。
【００６０】
上記絶縁性基材の厚さは、２０〜６００μｍが望ましい。その理由は、２０μｍ未満の厚さでは、強度が低下して取扱が難しくなるとともに、電気的絶縁性に対する信頼性が低くなり、バイアホールの形成も困難にしてしまうことがある。逆に６００μｍを超える厚さでは微細なバイアホールの形成、場合によっては導電性ペーストの充填が難しくなるとともに、基板そのものが厚くなるためである。
【００６１】
また銅箔の厚さは、５〜１８μｍが望ましい。回路基板にレーザでバイアホールを形成させるには、銅箔と絶縁基材とを同時に行うダイレクトレーザ法と、銅箔のバイアホールに該当する銅箔部分をエッチングにより除去するコンフォーマル法とがあり、そのどちらを用いてもよい。
【００６２】
銅箔が５μｍ未満では、後述するようなレーザ加工を用いて、絶縁性基材にバイアホール形成用の開口を形成すると、バイアホールの銅箔の端面部分での変形してしまうことがあり、導体回路を形成し難い。逆に銅箔が１８μｍ超では、エッチングにより、微細な線幅の導体回路パターンを形成し難い。
【００６３】
銅箔３２は、ハーフエッチングを経て、厚みを調整してもよい（図１（Ｂ））。この場合には、銅箔３２は、上記の数値（５〜１８μｍ）よりも厚いものを用いる。ハーフエッチング後に銅箔の厚みを５〜１８μｍに調整する。さらに、両面銅張積層版の場合では、銅箔厚みが上記の範囲内であるなら、両面で厚みが異なっていてもよい。それにより、強度を確保したりして後工程を阻害しないようにできる。
エッチングで導体回路を形成するのが片面である場合には、形成し易くできる。
【００６４】
上記絶縁性基材および銅箔としては、特に、エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面もしくは両面銅張積層板を用いることが好ましい。その理由は、銅箔がエッチングされた後の取扱中に、配線パターンやバイアホールの位置がずれることがなく、位置精度に優れるからである。
【００６５】
（２）次に、絶縁性基材３０の銅箔３２が貼付けられた表面に炭酸ガスレーザ照射を行って、絶縁性基材３０の表面から裏面の銅箔（あるいは導体回路パターン）３２に達する開口３４を形成する（図１（Ｃ））。
このレーザ加工は、パルス発振型炭酸ガスレーザ加工装置によって行われ、その加工条件は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が１〜５０の範囲内であることが望ましい。
【００６６】
このような加工条件のもとで形成され得るビア形成用開口３４の口径は、５０〜２５０μｍであることが望ましい。
【００６７】
（３）前記（２）の工程で形成された開口の側面および底面に残留する樹脂残滓を除去するために、デスミア処理を行う。
このデスミア処理は、酸あるい酸化剤（例えば、クロム酸、過マンガン酸）の薬液処理等の湿式処理や酸素プラズマ放電処理、コロナ放電処理、紫外線レーザ処理またはエキシマレーザ処理等の乾式処理によって行われる。これらのデスミア処理方法は、絶縁基材の種類、厚み、バイアホールの開口径、レーザ条件などにより、残留が予想されるスミア量により選ばれる。
【００６８】
（４） 次に、デスミア処理した基板の銅箔面に対して、銅箔３２をめっきリードとする電解銅めっき処理を施して、開口内に電解銅めっき３６を充填して、フィールド状となったバイアホール４６を形成する（図１（Ｄ））。
【００６９】
なお、場合によっては電解銅めっき処理の後、基板のバイアホール開口の上部に盛り上がった電解銅めっきを、ベルトサンダー研磨、バフ研磨、エッチング等によって除去して平坦化してもよい。
また、無電解めっきを経て、電解めっきを形成してもよい。この場合には、無電解めっき膜は、銅、ニッケル、銀等の金属を用いてもよい。
【００７０】
（５）電解銅めっき膜３６上に、レジスト層３８を形成する（図２（Ａ））。レジスト層は、塗布でも予めフィルム状にしたものを貼り付けるいずれの方法でもよい。このレジスト上に予め回路が描画されたマスクを載置して、露光、現像処理してエッチングレジスト層を形成し、エッチングレジスト非形成部分の金属層をエッチングして、導体回路およびランドを含んだ導体回路パターン４４、４２を形成する（図２（Ｂ））。
【００７１】
このエッチング液としては、硫酸一過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄などの水溶液から選ばれる少なくとも1種の水溶液が望ましい。上記銅箔をエッチングして導体回路を形成する前処理として、ファインパターンを形成し易くするため、予め銅箔の表面全面をエッチングして厚さを調整してもよい。導体回路の一部としてのランドは、その内径がバイアホール口径とほぼ同様であるが、その外径は、５０〜２５０μｍの範囲に形成されることが好ましい。
【００７２】
上記（１）〜（５）の工程に従って作製された片面回路基板３０は、絶縁性基材の一方の表面に導体層としての銅箔を有し、他方の表面から銅箔に達する開口に充填バイアホールを有するとともに、１単位の回路基板である。これらを複数層積層させることにより、多層回路基板を形成する回路基板として用いられる。この積層の際、全ての回路基板を積層し、一括で加熱圧着して多層回路基板を形成してもよい。また、少なくとも１つの回路基板を逐一積層して、多層化にする逐次積層により多層回路基板を形成してもよい。これらの回路基板をすべて両面回路基板で積層してもよいし、全てを片面回路基板で積層してもよいし、これらの混合基板を積層してもよい。
【００７３】
（６） 回路基板を複数枚、積層し（図３（Ａ））、加熱温度１５０〜２５０℃、圧力１〜１０ＭＰａの条件のもとで、加熱プレスすることによって、一体化して多層化する（図３（Ｂ））。この加熱プレスは、より好ましくは、減圧下において行なう。これにより、基板の密着性をより確保される。
【００７４】
さらに、上記（６）において一体化された回路基板の最上層の片面回路基板の銅箔と、最も外側の片面回路基板の銅箔を、エッチング処理することによって、導体回路および導体回路（共にバイアホールランドを含む）を形成することもできる。このエッチング処理工程においては、積層し圧着された銅箔の表面に、それぞれ感光性ドライフィルムレジストを貼付した後、所定の回路パターンに沿って露光、現像処理してエッチングレジストを形成し、エッチングレジスト非形成部分の金属層をエッチングして、バイアホールランドを含んだ導体回路および導体回路を形成する。
【００７５】
（７） 次に、最も外側の回路基板の表面にソルダーレジスト層９０をそれぞれ形成する（図４（Ａ））。この場合、回路基板の外表面全体にソルダーレジスト組成物を塗布し、その塗膜を乾燥した後、この塗膜に、半田パッドの開口部を描画したフォトマスクフィルムを載置して露光、現像処理することにより、導体回路のバイアホール直上に位置する導電性パッド部分を露出させた半田パッド開口９０ａをそれぞれ形成する。この場合、ソルダーレジスト層をドライフィルム化したものを貼り付けて、露光・現像もしくはレーザにより開口を形成させてもよい。
【００７６】
（８）ソルダーレジスト層９０上に半田パッドが開口された基板上に、塗布もしくはフィルムの貼り付けによりマスク層５０αを形成する。マスク層の形成部５２ａが描画された露光用マスク５０をマスク層５０α上に載置し（図４（Ｂ））、露光・現像を経て、マスク層５０の非形成部を形成させる（図４（Ｃ））。これにより、ソルダーレジスト層６０上に形成された半田パッド６０Ｂがマスク層５０で覆われた基板となる。
【００７７】
マスク層２０の非形成部から露出した半田パッド６０Ａ上に、ニッケル５４−金５６などの耐食層を形成する（図５（Ａ）、図５（Ｂ））。このとき、ニッケル層５４の厚みは、１〜７μｍが望ましく、金層５６の厚みは０．０１〜０．１μｍが望ましい。これ以外にも、ニッケル−パラジウム−金、金（単層）、銀（単層）等の耐食層を形成してもよい。
【００７８】
耐食層を形成した後に、マスク層５０を剥離する。これにより、耐食層を形成された耐食層形成半田パッド６０Ａと耐食層が形成されていない耐食層非形成半田パッド６０Ｂとが混在するプリント配線板となる（図５（Ｃ））。
【００７９】
携帯用電子機器用の基板であれば、その一例として、ソルダーレジスト層から露出した半田パッドにおいて、耐食層の形成された部分には、主として外部用端子に用いられ、耐食層が非形成部分には、主として電子部品実装用端子に用いられる。
【００８０】
パッケージ基板であれば、その一例として、ソルダーレジスト層から露出した半田パッドにおいて、耐食層の形成された部分には、主としてベアチップ実装されたＩＣチップ用の端子に用いられであると耐食層が非形成部分には、主として電子部品実装用端子あるいは外部端子用のパッドに用いられる。
【００８１】
（９） 上記（８）の工程で得られたソルダーレジストの開口からバイアホール直上に露出した半田パッド部分に、半田体を供給し、この半田体の溶融・固化によって半田バンプ９６Ｕ、９６Ｄを形成する（図６）。あるいは導電性ボールまたは導電性ピンを導電性接着剤もしくは半田層を用いてパッド部に接合して、多層回路基板が形成される。それ以外にも形成された半田層に、コンデンサ、抵抗などの部品を実装させてもよい。他にも、液晶、キーパッド等の外部端子などを実装させる。
【００８２】
上記半田体および半田層の供給方法としては、半田転写法や印刷法を用いることができる。
ここで、半田転写法は、プリプレグに半田箔を貼合し、この半田箔を開口部分に相当する箇所のみを残してエッチングすることにより、半田パターンを形成して半田キャリアフィルムとし、この半田キャリアフィルムを、基板のソルダーレジスト開口部分にフラックスを塗布した後、半田パターンがパッドに接触するように積層し、これを加熱して転写する方法である。
【００８３】
一方、印刷法は、パッドに相当する箇所に開口を設けた印刷マスク（メタルマスク）を基板に載置し、半田ペーストを印刷して加熱処理する方法である。このような半田バンプを形成する半田としては、Ｓｎ／Ａｇ半田、Ｓｎ／Ｉｎ半田、Ｓｎ／Ｚｎ半田、Ｓｎ／Ｂｉ半田などが使用できる。
これにより、携帯用電子機器用のプリント配線板を得られる。
【００８４】
また、パッケージ基板としては、ベアチップ実装をフリップチップで行われるのであれば、ＩＣチップ実装されていて、ＩＣチップと同一面上もしくは、ＩＣチップの反対面上に、外部端子を配置されたものが得られる。
【００８５】
その一例として、パッケージ基板に用いられ、半田によりＩＣチップと電子部品および外部端子を設ける場合には、ＩＣチップと接続される半田の融点は、外部端子と接続される半田層の融点よりも同様か低いことが望ましい。これにより、接続端子と基板との接続性が確保され易くなる。
【００８６】
また、パッケージ基板としては、ベアチップ実装をワイヤーボンディングで行われるのであれば、ＩＣチップ実装されていて、ＩＣチップと同一面上もしくは、ＩＣチップの反対面上に、外部端子を配置されたものが得られる。
【００８７】
ここで、上記説明をした製造方法以外にも、サブトラ法、セミアディテイブ法、フルアディテイブ法もしくはこれらの２つ以上の製法により製造された基板にも適用できる。
また、図面においてはバイアホール（非貫通孔）の基板であったが、基板の全層を貫通するスルーホール（貫通孔）での層間接続を全部もしくは一部で行った基板でもよい。
【図面の簡単な説明】
【００８８】
【図１】本発明の実施例１に係る多層プリント配線板の製造方法を示す工程図である。
【図２】実施例１の多層プリント配線板の製造方法を示す工程図である。
【図３】実施例１の多層プリント配線板の製造方法を示す工程図である。
【図４】実施例１の多層プリント配線板の製造方法を示す工程図である。
【図５】実施例１の多層プリント配線板の製造方法を示す工程図である。
【図６】実施例１に係る多層プリント配線板の断面図である。
【図７】部品が実装された状態を示す図６の多層プリント配線板の断面図である。
【図８】第一実施形態の多層プリント配線板の製造方法を示す平面図である。
【図９】第一実施形態の携帯電話用に適用したプリント配線板の平面図である。
【図１０】実施例１及び比較例１の評価結果を示す図表である。
【図１１】図１１（Ａ）はＩＣチップ搭載前の実施例２−１−１に係るパッケージ基板の斜視図であり、図１１（Ｂ）は図１１（Ａ）のＢ−Ｂ断面図であり、図１１（Ｃ）はＩＣチップ搭載後のパッケージ基板の斜視図である、図１１（Ｄ）は図１１（Ｃ）のＤ−Ｄ断面図である。
【図１２】図１２（Ａ１）はＩＣチップ搭載前の実施例２−１−１に係るパッケージ基板の平面図であり、図１２（Ｂ１）は裏面図であり、図１２（Ａ２）はＩＣチップ搭載後のパッケージ基板の平面図であり、図１２（Ｂ２）は裏面図である。
【図１３】図１３（Ａ１）はＩＣチップ搭載前の実施例２−２−１に係るパッケージ基板の平面図であり、図１３（Ｂ１）は裏面図であり、図１３（Ａ２）はＩＣチップ搭載後のパッケージ基板の平面図であり、図１３（Ｂ２）は裏面図である。
【図１４】図１４（Ａ１）はＩＣチップ搭載前の実施例２−３−１に係るパッケージ基板の平面図であり、図１４（Ｂ１）は裏面図であり、図１４（Ａ２）はＩＣチップ搭載後のパッケージ基板の平面図であり、図１４（Ｂ２）は裏面図である。
【図１５】図１５（Ａ１）はＩＣチップ搭載前の実施例２−４−１に係るパッケージ基板の平面図であり、図１５（Ｂ１）は裏面図であり、図１５（Ａ２）はＩＣチップ搭載後のパッケージ基板の平面図であり、図１５（Ｂ２）は裏面図である。
【図１６】図１６（Ａ１）はＩＣチップ搭載前の実施例２−５−１に係るパッケージ基板の平面図であり、図１６（Ｂ１）は裏面図であり、図１６（Ａ２）はＩＣチップ搭載後のパッケージ基板の平面図であり、図１６（Ｂ２）は裏面図である。
【図１７】図１７（Ａ１）はＩＣチップ搭載前の実施例２−６−１に係るパッケージ基板の平面図であり、図１７（Ｂ１）は裏面図であり、図１７（Ａ２）はＩＣチップ搭載後のパッケージ基板の平面図であり、図１７（Ｂ２）は裏面図である。
【図１８】実施例２及び比較例２の評価結果を示す図表である。
【発明を実施するための形態】
【００８９】
＜第一実施形態＞
（実施例１−１）
（１） まず、多層化回路基板を構成する両面回路基板を製作する。この回路基板は、エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグ３０と、銅箔３２とを積層して加熱プレスすることにより得られる両面銅張積層板を出発材料として用いる（図１（Ａ））。
【００９０】
この絶縁性基材の厚さは７５μｍ、銅箔の厚さは１２μｍであった。この積層板の銅箔として１２μｍよりも厚いものを用い、エッチング処理により銅箔の厚み１２μｍに調整してもよい（図１（Ｂ））。
【００９１】
（２） 銅箔３２を有する両面回路基板に、炭酸ガスレーザ照射を行って、銅箔３２および絶縁性基材３０を貫通して、反対面の銅箔３２に至るビアホール形成用開口３４を形成した（図１（Ｃ））。さらにその開口内を過マンガン酸の薬液処理によってデスミア処理した。
【００９２】
この実施例においては、ビアホール形成用の開口の形成には、日立ビア社製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用し、基材厚７５μｍのガラス布エポキシ樹脂基材に、銅箔にダイレクトにレーザビーム照射して１００穴／秒のスピードで、８０μｍφのビアホール形成用の開口３４を形成した。
【００９３】
（３） デスミア処理を終えた絶縁性基材のビアホールを開口した銅箔面に、以下のような条件で、銅箔をめっきリードとする電解銅めっき処理を施した。
〔電解めっき液〕
硫酸 ２．２４ ｍｏｌ／ｌ
硫酸銅 ０．２６ ｍｏｌ／ｌ
添加剤Ａ（反応促進剤） １０．０ ｍｌ／ｌ
添加剤Ｂ（反応抑制剤） １０．０ ｍｌ／ｌ
〔電解めっき条件〕
電流密度 １ Ａ／ｄｍ2
時間 ６５ 分
温度 ２２±２ ℃
【００９４】
添加剤Ａによりバイアホール内の電解銅めっき膜の形成が促進され、逆に添加剤Ｂにより主として銅箔部分に付着されて、めっき膜の形成を抑制される。また、バイアホール内が電解銅めっきで充填されて、銅箔とほぼ同一の高さになると、添加剤Ｂが付着されるので、銅箔部分と同様にめっき膜の形成が抑制される。これにより、開口３４内に電解銅めっき３６を充填して、ビアホール部分と銅箔が平坦化されたビアホール４６を形成した（図１（Ｄ））。
なお、銅箔、電解めっき膜からなる導体層をエッチングによって、厚みを調整してもよい。場合によってはサンダーベルト研磨およびバフ研磨の物理的方法によって導体層の厚みを調整してもよい。
【００９５】
（４） 上記（３）工程を経た絶縁基材の銅箔３２および銅めっき３６上に、感光性ドライフィルムエッチングレジスト３８を形成した（図２（Ａ））。レジスト３８の厚みは１５〜２０μｍで形成され、導体回路、バイアホールのランド、露光・現像を経て、銅箔上にレジストの非形成部を形成した。レジストの非形成部に、過酸化水素水／硫酸からなるエッチング液により、エッチングを行い、非形成部に該当する銅めっき膜および銅箔が除去される。
【００９６】
（５）その後、レジスト３８をアルカリ液により剥離して、導体回路４２、４４およびバイアホール４６が形成される。（図２（Ｂ））。これにより、表裏を接続するバイアホール４６があり、そのバイアホールと導体回路を成す銅箔部分とが平坦化された回路基板が得られる。この後、黒化処理を施し、導体回路４２、４４上に黒化層４４Ｂを設けてもよい（図２（Ｃ））。
【００９７】
（１）〜（５）工程を経て得られた回路基板３０を１単位として（図３（Ａ））、この基板３０間にプリプレグなどの接着材層４８を挟み、プレス条件 温度８０〜２５０℃、圧力１．０〜５．０ｋｇｆ／ｃｍ２により加熱プレスを行い積層して多層化線板１０を形成した（図３（Ｂ））。
【００９８】
（１０） 多層化基板１０の最上層および最下層に位置する回路基板の表面に、ソルダーレジスト層を形成した。フィルム化されたソルダーレジスト層を貼り付ける、もしくは予め粘度を調整されたワニスにより塗布することにより基板上に、ソルダーレジスト層を２０〜３０μｍの厚さで形成した。
【００９９】
次いで、７０℃で２０分間、１００℃で３０分間の乾燥処理を行った後、クロム層によってソルダーレジスト開口部の円パターン（マスクパターン）が描画された厚さ５ｍｍのソーダライムガラス基坂を、クロム層が形成された側をソルダーレジスト層に密着させて１０００ｍＪ／ｃｍ２の紫外線で露光し、DMTG現像処理した。さらに、１２０℃で１時間、１５０℃で３時間の条件で加熱処理し、パッド部分に対応した開口９０ａを有する（開口径２００μｍ）ソルダーレジスト層（厚み２０μｍ）９０を形成した（図４（Ａ））。この多層プリント配線板１０の平面図を図８（Ａ）に示す。図８（Ａ）中のａ−ａ断面が図４（Ａ）に対応する。
【０１００】
多層化基板の最上層および最下層に位置する回路基板の表面に、ソルダーレジスト層を形成する前に、必要に応じて、粗化層を設ける。
【０１０１】
（１１）ソルダーレジスト層上に感光性樹脂からなるドライフィルム状となったマスク層を形成する。フィルム化されたマスク層を貼り付ける、もしくは予め粘度を調整されたワニスにより塗布することによりソルダーレジスト層上に、マスク層を１０〜２０μｍの厚さで形成した。
【０１０２】
次いで、８０℃で３０分間の乾燥処理を行った後、マスク層の非形成パターン（マスクパターン）５２ａが描画された厚さ５ｍｍのソーダライムガラス基坂５２を、マスク層５０αに密着させて８００ｍＪ／ｃｍ２の紫外線で露光し（図４（Ｂ））、DMTG現像処理した。さらに、１２０℃で１時間の条件で加熱処理し、耐食層が形成されない領域の半田パッド６０Ｂが覆われたマスク層形成部と、耐食層が形勢される領域の半田パッド６０Ａが露出されたマスク層の非形成部からなるマスク層（厚み１５μｍ）５０を形成した（図４（Ｃ））。この多層プリント配線板１０の平面図を図８（Ｂ）に示す。図８（Ｂ）中のｂ−ｂ断面が図４（Ｃ）に対応する。
【０１０３】
（１２） 次に、ソルダーレジスト層を形成した基板を、硫酸ニッケル６．０ｇ／１、次亜リン酸ナトリウム２５ｇ／１からなるｐＨ＝５の無電解ニッケルめっき液に４０分間浸漬して、開口部９０ａ（半田パッド６０Ａ）に厚さ４μｍのニッケルめっき層５４を形成した（図５（Ａ））。
【０１０４】
さらに、その基板を、シアン化金力リウム１．５ｇ／１、クエン酸８０ｇ／１からなる無電解金めっき液に８０℃の条件で６００秒間浸漬して、ニッケルめっき５４層上に厚さ０．０５μｍの金めっき層５６を形成し、ニッケルめっき層５４と金めっき層５６とからなる耐食金属層を形成した（図５（Ｂ））。この多層プリント配線板１０の平面図を図８（Ｃ）に示す。図８（Ｃ）中のｃ−ｃ断面が図５（Ｂ）に対応する。
これにより、マスク層５０の非形成部に該当する半田パッド６０Ａには、ニッケル５４ー金５６からなる耐食層が形成された。その後、マスク層５０をアルカリ溶液などにより剥離し、耐食層が形成された耐食層形成半田パッド６０Ａと耐食層が形成されていない耐食層非形成半田パッド６０Ｂとが混在している多層プリント配線板１０を得らた。耐食層非形成半田パッド６０Ｂには、ＯＰＳ層５８を形成した（図５（Ｃ））。この多層プリント配線板１０の平面図を図８（Ｄ）に示す。図８（Ｄ）中のｄ−ｄ断面が図５（Ｃ）に対応する。
【０１０５】
（１３） そして、最上層の多層回路基板を覆うソルダーレジスト層の開口から露出する半田パッド６０Ａ、６０Ｂに対して、融点Ｔ２が約１８３℃のＳｎ／Ｐｂ半田からなる半田ペーストを印刷して１８３℃でリフローすることにより、半田層９６Ｕ、９６Ｄを形成した（図６）。
耐食層が形成されていない耐食層非形成半田パッド６０Ｂ上の半田層９６Ｕ、９６Ｄには、主として、コンデンサ、抵抗等の電子部品８２Ｂからなる実装され、耐食層形成半田パッド６０Ａ上の半田層９６Ｕ、９６Ｄが形成されている領域には、主として、キーパッド等の外部端子９２Ａが実装された（図７）。
【０１０６】
図９は、実施例１の製造方法により製造した携帯電話用の多層プリント配線板の平面図である。
該多層プリント配線板においては、ソルダーレジスト層９０の開口９０ａに、半田を介して部品が取り付けられる半田パッド６０Ｂと、ニッケル層−金層からなる耐食層が形成されキーパッドの端子を構成するランド６０Ａとが設けられている。ランド６０Ａは、中心部６０Ａｃと外周のリング部６０Ａｒとから成る。該ランド６０Ａの上部には、可撓性を有する保持部材により保持された炭素柱（導電部材）が配置され、キー操作がなされた際に、炭素柱が中心部６０Ａｃとリング部６０Ａｒとを電気接続するように構成されている。
【０１０７】
（実施例１−２）
実施例１−１の耐食層が形成されていない半田パッドにＯＰＳ層を形成しなかった以外は、実施例１−１と同じにする。
【０１０８】
（実施例１−３）
実施例１−１の耐食層が形成される半田パッドに、ニッケル−パラジウム−金からなる耐食層を形成した以外は、実施例１−１と同じにする。
【０１０９】
（実施例１−４）
実施例１−１の耐食層が形成される半田パッドに、単層の金からなる耐食層を形成した以外は、実施例１−１と同じにする。
【０１１０】
（比較例１−１）
比較例１−１では、全ての半田パッドに耐食層（ニッケル−金）で形成した。それ以外は、実施例１−１と同じにした。
【０１１１】
実施例１群と比較例１において、製造されたプリント配線板でＡ項目を評価し、該製造されたプリント配線板を筐体に収めて以下にＢ、Ｃ項目で評価を行った。この評価結果を図１０中に示す。
【０１１２】
１−Ａ．信頼性試験
ヒートサイクル条件下（１３０℃／３ｍｉｎ．⇔―５５℃／３ｍｉｎ．１サイクルとした。）このサイクル試験を５０００サイクルまで行い、５００サイクル毎に、試験終了後、２時間放置させた後に、導通試験を行い、抵抗変化率が±１０％を越えた回路が、測定した回路の５０％を越えるまでのサイクル数を比較した。
【０１１３】
１−Ｂ．起動試験
電源を取り付けた筐体において、電源を入れてから起動するか否かを判定した。
電源を入れてから２秒以内に起動ができた ：○
電源を入れてから１０秒以内に起動ができた：△
起動できなかった ：×
【０１１４】
１−Ｃ．落下試験
１ｍの高さに固定した台から、液晶部分を下向きにして、自然落下させた。これを１回、３回、５回と行い、それぞれのＢの起動試験を行った。
【０１１５】
上記試験結果から、耐食層を設けるパッドと耐食層を設けないパッドとを用いることで信頼性が得られる。また、落下させた際の起動性が低下し難くなることも分かった。
【０１１６】
＜第２実施形態＞
図１〜図１０を参照して上述した第１実施形態では、本発明の多層プリント配線板を携帯電話用の多層プリント配線板に適用した例を挙げた。これに対して、第２実施形態では、本発明のプリント配線板をＩＣチップを搭載するパッケージ基板に適用している。
【０１１７】
（実施例２−１−１）
製造工程は、実施例１−１と同じであるが、実施例２−１−１はパッケージ基板として用いられる。図１１（Ａ）にＩＣチップ搭載前のパッケージ基板７０の斜視図を示し、図１１（Ｂ）に図１１（Ａ）のＢ−Ｂ断面を示し、図１１（Ｃ）にＩＣチップ搭載後のパッケージ基板７０の斜視図を示し、図１１（Ｄ）に図１１（Ｃ）のＤ−Ｄ断面を示している。また、図１２（Ａ１）はＩＣチップ搭載前のパッケージ基板７０の平面図を示し、図１２（Ｂ１）は裏面図を示し、図１２（Ａ２）はＩＣチップ搭載後のパッケージ基板７０の平面図を示し、図１２（Ｂ２）は裏面図を示している。
【０１１８】
図１１（Ａ）及び図１２（Ａ１）に示すようにパッケージ基板７０の表面には、キャビティー７４が設けられ、キャビティー７４にはボンディングパット７２が延在している。図１１（Ｂ）に示すように、パッケージ基板７０は、バイアホール４６の形成された基板３０を積層して成り、表面側のボンディングパット７２には、ニッケル層５４、金層５６から成る耐食層が形成されている。裏面側のパッド８０には、ＯＰＳ層５８が設けられている。図１１（Ｃ）及び図１２（Ａ２）に示すように、ＩＣチップ７６がキャビティー７４に収容され、ＩＣチップ７６とボンディングパット７２とがワイヤ（金線）７８で接続される。図１１（Ｄ）及び図１２（Ｂ２）で示すように、裏面側の外部端子であるバンプ（耐食層非形成）８０には、半田８３を介して接続ピン８２が取り付けられる。
【０１１９】
（実施例２−１−２）
実施例２−１−１と同じで表面にワイヤーボンディング用パッド（耐食層形成）７２、裏面に外部端子である接続ピン用のパッド（耐食層非形成）８０を配置するが、パッド８０上にＯＳＰ層は施さない。
【０１２０】
（実施例２−１−３）
実施例２−１−１と同じで表面にワイヤーボンディング用パッド（耐食層形成）７２、裏面に外部端子である接続ピン用のパッド（耐食層非形成）８０を配置し、パッド８０上にＯＳＰ層を施すが、ボンディングパット（耐食層）７２には、ニッケル−金もしくはニッケル−パラジウム−金を施す。
【０１２１】
（実施例２−２−１）
実施例２−１−１と同じであるが、図１３（Ａ１）に示すように表面にワイヤーボンディング用パッド（耐食層形成）７２と電子部品実装用パッド（耐食層非形成）８６とを設け、裏面に外部端子である接続ピン用のパッド（耐食層非形成）８０を配置し、電子部品実装用パッド８６及び接続ピン用パッド８０上にＯＳＰ層を施す。そして、図１３（Ａ２）に示すように表面の電子部品実装用パッド８６に電子部品（チップコンデンサ）９０を実装し、裏面のパッド８０に接続ピン８２を取り付ける。
【０１２２】
（実施例２−３−１）
実施例２−１−１と同じであるが、図１４（Ａ１）に示すように表面にワイヤーボンディング用パッド（耐食層形成）７２と共に接続ピン用のパッド（耐食層非形成）８０を配置し、接続ピン用パッド８０にＯＳＰ層を施す。そして、図１４（Ａ１）に示すように表面にＩＣチップ７６を搭載すると共に、パッド８０に接続ピン８２を取り付ける。
【０１２３】
（実施例２−４−１）
実施例２−１−１と同じであるが、図１５（Ａ１）に示すように表面にフリップチップ用パッド（耐食層形成）８８を形成し、図１５（Ｂ１）に示すように裏面に外部端子であるＢＧＡ用のパッド（耐食層非形成）８０で配置して、ＢＧＡ用パッド８０上にＯＳＰ層を施す。そして、図１５（Ａ２）に示すように表面のフリップチップ用パッド８８を介してＩＣチップ７６を搭載し、図１５（Ｂ２）に示すように裏面のＢＧＡ用パッド８０上にＢＧＡ８４を形成する。
【０１２４】
（実施例２−４−２）
実施例２−４−１と同じで表面にフリップチップ用パッド（耐食層形成）８８を形成し、裏面に外部端子であるＢＧＡ用のパッド（耐食層非形成）８０で配置するが、パッド８０上にＯＳＰ層は施さない。
【０１２５】
（実施例２−４−３）
実施例２−１−１と同じで表面にフリップチップ用パッド（耐食層形成）８８を形成し、裏面に外部端子であるＢＧＡ用のパッド（耐食層非形成）８０を配置し、パッド８０上にＯＳＰ層を施すが、フリップチップ用パッド（耐食層形成）８８には、ニッケル−金もしくはニッケル−パラジウム−金を施す。
【０１２６】
（実施例２−５−１）
実施例２−１−１と同じであるが、図１５（Ａ１）に示すように表面にフリップチップ用パッド（耐食層形成）８８と電子部品実装用パッド（耐食層非形成）８６とを設け、裏面にＢＧＡ用のパッド（耐食層非形成）８０を配置し、電子部品実装用パッド８６及びＢＧＡ用のパッド（耐食層非形成）８０上にＯＳＰ層を施す。そして、図１５（Ａ２）に示すように表面の電子部品実装用パッド８６に電子部品（チップコンデンサ）９０を実装し、裏面のＢＧＡ用パッド８０上にＢＧＡ８４を形成する。
【０１２７】
（実施例２−６−１）
実施例２−１−１と同じであるが、図１７（Ａ１）に示すように表面にフリップチップ用パッド（耐食層形成）８８と共にＢＧＡ用のパッド（耐食層非形成）８０を配置し、ＢＧＡ用のパッド（耐食層非形成）８０にＯＳＰ層を施す。そして、図１７（Ａ１）に示すように表面にＩＣチップ７６を搭載すると共に、表面のＢＧＡ用パッド８０上にＢＧＡ８４を形成する。
【０１２８】
（比較例２−１）
比較例２−１では、全てのパッド８０に耐食層（ニッケル−金）を形成した。それ以外は、実施例２−１−１と同じにした。
【０１２９】
（比較例２−２）
比較例２−２では、全てのパッド８０に耐食層（ニッケル−金）を形成した。それ以外は、実施例２−４−１と同じにした。
【０１３０】
実施例２群と比較例２において、製造されたプリント配線板で２−Ａ項目を評価し、ＩＣチップが実装されたプリント配線板を以下に２−Ｂ、２−Ｃ項目で評価を行った。
【０１３１】
２−Ａ．プリント配線板の信頼性試験
ヒートサイクル条件下（１３０℃／３ｍｉｎ．⇔―５５℃／３ｍｉｎ．１サイクルとした。）このサイクル試験を５０００サイクルまで行い、５００サイクル毎に、試験終了後、２時間放置させた後に、導通試験で導通の有無を確認し、導通なしが確認されたサイクル数を比較した。
【０１３２】
２−Ｂ．実装後の導通試験
ベアチップ実装と外部端子配置後に、導通試験をランダムに２０箇所行い、抵抗変化率が±１０％を越えた端子の発生の有無を確認した。
また、抵抗変化率が±１０％を越えた外部接続端子付近での断面をクロスカットを施し、顕微鏡（×２００）で該パッドを観察し、導体回路もしくは半田層のクラックの有無を確認した。
【０１３３】
２−Ｃ．ベアチップ実装後の信頼性試験
ヒートサイクル条件下（１３０℃／３ｍｉｎ．⇔―５５℃／３ｍｉｎ．１サイクルとした。）このサイクル試験を５０００サイクルまで行い、５００サイクル毎に、試験終了後、２時間放置させた後に、導通試験を１０箇所行い、抵抗変化率が±１０％を越えた回路が、５個所以上の有無を確認し、有りとなったサイクル数を比較した。
【０１３４】
上記試験結果から、耐食層を設けるパッドと耐食層を設けないパッドとを用いることで信頼性が得られる。なお、落下させた際の起動性が低下し難くなることも分かった。
【符号の説明】
【０１３５】
３０ 基板
３２ 銅箔
４２ 導体回路
４４ 導体回路
４６ バイアホール
５４ ニッケル層
５６ 金層
５８ ＯＳＰ層
６０ ソルダーレジスト層
６０ａ 開口
【特許請求の範囲】
【請求項１】
導体を充填して成るバイアホールにより表面の導体回路と裏面の導体回路とが接続される基板を２枚以上積層して成る多層プリント配線板であって、最外層の導体回路の表層にソルダーレジスト層が施され、該ソルダーレジストの複数の開口によって導体回路の一部が露出された多層プリント配線板において、
前記導体回路の露出部に、耐食層が施された耐食層形成露出部と耐食層が施されていない耐食層非形成露出部とが表面側又は裏面側の１面中に混在する多層プリント配線板。
【請求項２】
前記耐食層が施された耐食層形成露出部の面積は、耐食層が施されていない耐食層非形成露出部の面積よりも大きい請求項１に記載の多層プリント配線板。
【請求項１】
導体を充填して成るバイアホールにより表面の導体回路と裏面の導体回路とが接続される基板を２枚以上積層して成る多層プリント配線板であって、最外層の導体回路の表層にソルダーレジスト層が施され、該ソルダーレジストの複数の開口によって導体回路の一部が露出された多層プリント配線板において、
前記導体回路の露出部に、耐食層が施された耐食層形成露出部と耐食層が施されていない耐食層非形成露出部とが表面側又は裏面側の１面中に混在する多層プリント配線板。
【請求項２】
前記耐食層が施された耐食層形成露出部の面積は、耐食層が施されていない耐食層非形成露出部の面積よりも大きい請求項１に記載の多層プリント配線板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１１−１３９１０１（Ｐ２０１１−１３９１０１Ａ）
【公開日】平成２３年７月１４日（２０１１．７．１４）
【国際特許分類】
【出願番号】特願２０１１−８７５７６（Ｐ２０１１−８７５７６）
【出願日】平成２３年４月１１日（２０１１．４．１１）
【分割の表示】特願２００６−５４３１３１（Ｐ２００６−５４３１３１）の分割
【原出願日】平成１７年１０月２４日（２００５．１０．２４）
【出願人】（００００００１５８）イビデン株式会社 (856)
【Ｆターム（参考）】
【公開日】平成２３年７月１４日（２０１１．７．１４）
【国際特許分類】
【出願日】平成２３年４月１１日（２０１１．４．１１）
【分割の表示】特願２００６−５４３１３１（Ｐ２００６−５４３１３１）の分割
【原出願日】平成１７年１０月２４日（２００５．１０．２４）
【出願人】（００００００１５８）イビデン株式会社 (856)
【Ｆターム（参考）】
[ Back to top ]