平面表示装置の画素信号処理方法及び処理回路
【課題】画素レイアウトの設計が容易であるとともに、フルカラー画素の表示色の重心が安定している平面表示装置の画素信号処理方法及び処理回路を提供する。
【解決手段】複数のフルカラー画素が２次元に配置された表示パネルと、前記表示パネルに映像信号を供給する信号供給回路を有した平面表示装置において、前記表示パネルの１つのフルカラー画素は、同一面積のＲ、Ｇ、Ｂ、Ｗ画素がＲＧＢＷの順序の規則性を持って配置されており、前記信号供給回路から前記Ｗ画素に供給されるＷ画素信号は、前記ＲＧＢ画素に供給するＲＧＢ信号を用いて生成している。
【解決手段】複数のフルカラー画素が２次元に配置された表示パネルと、前記表示パネルに映像信号を供給する信号供給回路を有した平面表示装置において、前記表示パネルの１つのフルカラー画素は、同一面積のＲ、Ｇ、Ｂ、Ｗ画素がＲＧＢＷの順序の規則性を持って配置されており、前記信号供給回路から前記Ｗ画素に供給されるＷ画素信号は、前記ＲＧＢ画素に供給するＲＧＢ信号を用いて生成している。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は平面表示装置の画素信号処理方法及び処理回路に関するもので、赤（Ｒ）、緑（Ｇ）、青（Ｂ）などの単一色画素を配置してフルカラー画素を得るためのレイアウト技術及びこれらの画素に信号を供給する技術に係わるものである。
【背景技術】
【０００２】
有機発光素子を用いたフルカラー画素の寿命を向上する方法として、４つの単一色画素（あるいは４つのサブピクセル）を用いる技術が提案されている。４つの単一色画素は、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）の画素である。Ｗ画素が有効に利用されることにより、高輝度時に他のＲ，Ｇ，Ｂ画素に対して過電流を流す必要がないので、長寿命が得られる。
【０００３】
ここで、全体の発光効率が上がるように、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）の単一色画素の各開口率が設計されている。各単一色画素の開口率は、画素面積及び画素レイアウト状態に依存する。
【特許文献１】特開２００５−１２９５０４公報
【特許文献２】特開２００５−１２９５０５公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
各単一色画素の開口率がそれぞれ異なる場合、画素レイアウトの設計が非常に複雑となり、製造も煩雑である。また、４つの単一色画素を１つのフルカラー画素としてみた場合、このフルカラー画素で表現された表示色の重心が、カラーの内容により一定箇所に安定しない。つまり、フルカラー画素の表示色の中心が、色変化に応じて振れることになる。
【０００５】
そこでこの発明は、画素レイアウトの設計が容易であるとともに、フルカラー画素の表示色の重心が安定している平面表示装置の画素信号処理方法及び処理回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明の一実施の形態では、複数のフルカラー画素が２次元に配置された表示パネルと、前記表示パネルに映像信号を供給する信号供給回路を有した平面表示装置において、前記表示パネルの１つのフルカラー画素は、同一面積のＲ、Ｇ、Ｂ、Ｗ画素がＲＧＢＷの順序の規則性を持って配置されており、前記信号供給回路から前記Ｗ画素に供給されるＷ画素信号は、前記ＲＧＢ画素に供給するＲＧＢ信号を用いて生成していることを特徴とする。
【発明の効果】
【０００７】
上記の手段により、画素レイアウトの設計が容易であるとともに、フルカラー画素の表示色の重心が安定している。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照してこの発明の実施の形態を説明する。図１にはこの発明が適用された平面表示装置の一実施の形態を示す。ＲＧＢ信号は、輝度信号発生回路１００を構成する演算回路１１０に入力されて、輝度信号Ｙに変換される。
【０００９】
次に輝度信号Ｙはフィルタ１２０内の遅延回路１２１に入力されて遅延される。遅延回路１２１からは、複数の輝度信号Ｙ１，Ｙ２，Ｙ３、・・・Ｙｎを同時化して得ることができる。
【００１０】
複数の輝度信号Ｙ１，Ｙ２，Ｙ３、・・・Ｙｎは、係数器１２２に入力される。係数器１２２では、各輝度信号Ｙ１，Ｙ２，Ｙ３、・・・Ｙｎに対して、係数が乗算される。係数が乗算された複数の輝度信号は、加算器１２３に入力され、所定の輝度信号が加算され、輝度信号Ｙ’として出力される。この輝度信号Ｙ’は、非線形処理回路１３０にて非線形処理を受けて、Ｗ信号としてＸドライバ２１０に入力される。
【００１１】
先のＲＧＢ信号は、遅延回路１４０にもまた入力されている。遅延回路１４０で調整を受けたＲＧＢ信号は、Ｒ’Ｇ’Ｂ’信号として、Ｘドライバ２１０に入力される。Ｘドライバ２１０からの１ライン毎のＲ’Ｇ’Ｂ’Ｗ信号は、表示パネル２００に信号線を介して入力される。この表示パネル２００は、１ライン単位でＲ’Ｇ’Ｂ’Ｗ信号を取り込む。このためのライン走査信号は、Ｙドライバ２２０から出力されている。
【００１２】
Ｘドライバ２１０、Ｙドライバ２２０に対する制御信号は、タイミング信号生成回路１５０から出力されている。タイミング信号生成回路１５０はクロック及びＲＧＢ同期信号を用いて、輝度信号発生回路１００、Ｘドライバ２１０、Ｙドライバ２２０に対するタイミング信号及び制御信号を生成している。
【００１３】
表示パネル２００は、液晶表示パネルであり、その画素配列は、図２（Ａ）に示すようになっている。図２（Ａ）では、代表的に３つの水平ラインを途中まで示している。各水平ラインは、ＲＧＢＷ画素が繰り返して配列されている。図２（Ａ）では、第１ラインの第１グループにＲ１−ａ，Ｇ１−ａ，Ｂ１−ａ，Ｗ１−ａの符号を付し、第１ラインの第２グループにＲ２−ａ，Ｇ２−ａ，Ｂ２−ａ，Ｗ２−ａの符号を付して示している。また第２ラインの第１グループにＲ１−ｂ，Ｇ１−ｂ，Ｂ１−ｂ，Ｗ１−ｂの符号を付し、第２ラインの第２グループにＲ２−ｂ，Ｇ２−ｂ，Ｂ２−ｂ，Ｗ２−ｂの符号を付して示している。さらに第３ラインの第１グループにＲ１−ｃ，Ｇ１−ｃ，Ｂ１−ｃ，Ｗ１−ｃの符号を付し、第３ラインの第２グループにＲ２−ｃ，Ｇ２−ｃ，Ｂ２−ｃ，Ｗ２−ｃの符号を付して示している。
【００１４】
図２（Ｂ）は、図１に示した装置の一動作例を説明するために示している。例えば第１ラインにおいて、Ｗ１画素に供給されるＷ信号は、Ｗ１画素の左右に位置するＲＧＢ画素のためのＲＧＢ信号から生成される。即ち、Ｗ１画素が属するグループのＲＧＢ信号を用いてＹ１信号が生成される。また、Ｗ２画素が属するグループのＲＧＢ信号を用いてＹ２信号が生成される。Ｙ１信号とＹ２信号は、図１で示したように、係数器１２２に入力される。次に、Ｙ１信号とＹ２信号とにそれぞれ係数ａ１（=1/2），ａ２（=1/2）が乗算されてＹ’信号が生成される。このＹ’信号がこの実施例では、Ｗ信号（即ちＷ１信号）として用いられる。
【００１５】
図２（Ｃ）は、図１に示した装置の他の動作例を説明するために示している。例えば第１ラインにおいて、Ｗ１画素に供給されるＷ信号は、Ｗ１画素が属するグループのＲＧＢ画素のためのＲＧＢ信号から生成される。即ち、Ｗ１画素が属するグループのＲＧＢ信号を用いてＹ１信号が生成される。Ｙ１信号は、図１で示したように、係数器１２２に入力される。次に、Ｙ１信号に係数ａ１（=1）が乗算されてＹ’信号が生成される。このＹ’信号がこの実施例では、Ｗ信号（即ちＷ１信号）として用いられる。この例であると、信号処理回路の構成をさらに簡素化することができる。
【００１６】
図２（Ｄ）は、図１に示した装置のまた他の動作例を説明するために示している。Ｙ１信号とＹ２信号を得る処理、Ｙ１信号とＹ２信号とにそれぞれ係数ａ１（=1/2），ａ２（=1/2）が乗算されてＹ’信号が生成されるまでは図２（Ｂ）の例と同じである。このＹ’信号は、さらに非線形処理回路１３０において、非線形処理を受けて、Ｗ信号（即ちＷ１×ｋ信号）として用いられる。
【００１７】
図２（Ｅ）は、図１に示した装置のさらにまた他の動作例を説明するために示している。第１ラインにおいて、Ｗ１画素に供給されるＷ信号は、Ｗ１画素が属するグループのＲＧＢ画素のためのＲＧＢ信号から生成される。即ち、Ｗ１画素が属するグループのＲＧＢ信号を用いてＹ１信号が生成される。Ｙ１信号は、図１で示したように、係数器１２２に入力される。次に、Ｙ１信号に係数ａ１（=1）が乗算されてＹ’信号が生成される。ここまでは、図２（Ｃ）の例と同じである。このＹ’信号は、さらに非線形処理回路１３０において、非線形処理を受けて、Ｗ信号（即ちＷ１×ｋ信号）として用いられる。
【００１８】
図３（Ａ）−図３（Ｆ）には、上記非線形処理回路１３０の特性の各種の例を示している。この特性は、Ｙ’信号を例えばルックアップテーブルにより変換処理する方法で実現される。また非線形処理回路１３０は、複数の特性を選択的に実現するテーブルを内蔵してもよい。そして、表示パネル２００に最適な特性を選択できるようにしてもよい。ガンマ補正特性が実現できるようにテーブルが用意されていてもよい。このような補正によると、画像の輝度レベルが小さい特定の範囲において、Ｗ画素に供給する信号レベルを抑圧する。これにより画面上の白レベルとクロックレベルの比を大きくしコントラストを向上させることができる。
【００１９】
上記した表示パネルの画素配列は、各水平ラインがＲ，Ｇ，Ｂ，Ｗ画素の順序であり、縦（垂直）方向に同じタイプの画素が配置された。しかし、縦（垂直）方向に並ぶ画素配列が、図４に示すように、ＲＢＲＢＲＢ・・・・、ＧＷＧＷＧＷ・・・・、ＢＲＢＲＢＲ・・・・のように配列されてもよい。この場合は、垂直方向の解像度も向上することになる。
【００２０】
図１に示した遅延回路１４０は、単純に時間調整だけでなく、補間回路を含むものであってもよい。補間回路は、表示パネル上の物理的な画素配列位置と、画素信号のサンプリング位相との整合を取るために用いられる。
【００２１】
遅延回路１４０の内部について、図５を参照して説明する。この遅延回路１４０は、色信号を補間するＲＧＢ信号を遅延する遅延器１４０Ａと、ＲＧＢ信号を用いて補間信号を生成する補間回路１４０Ｂを有する。
【００２２】
補間回路１４０Ｂは、赤（Ｒ）,緑（Ｇ）,青（Ｂ）の入力映像信号のいずれか1つの入力映像信号を基準の第1の色信号とし、他の２つの入力映像信号を第２と第３の色信号とする。そして時間的にずれた複数の第２の色信号にそれぞれ係数を掛けて合成して第１の補間色信号を生成し、時間的にずれた複数の第３の色信号にそれぞれ係数を掛けて合成して第２の補間色信号を生成する回路である。
【００２３】
入力端子１４１Ｒ,１４１Ｇ,１４１Ｂには、Ｒ,Ｇ,Ｂ信号が供給される。この入力映像信号は、遅延器１４０Ａと補間回路１４０Ｂに供給される。
【００２４】
補間回路１４０Ｂは、上記した第１の色信号（例えばＧ信号）と、第１の補間色信号（例えばＲｃ信号）と、第２の補間色信号（例えばＢｃ信号）とを出力する。第１の色信号（Ｇ信号）、第１の補間色信号（Ｒｃ信号）と、第２の補間色信号（Ｂｃ信号）は出力選択回路１４０Ｃに供給される。出力選択回路１４０Ｃは、補間色信号であるＲｃ，Ｇ，Ｂｃ信号を選択して出力することができるし、また遅延器１４０ＡからのＲ、Ｇ、Ｂ信号を選択して出力することもできる。この選択は、切り替え端子１４２に与えられる切り替え信号により行なわれる。出力選択回路１４０Ｃが、Ｒ、Ｇ、Ｂ信号を選択して出力するケースは、表示パネルの画素配列に適合するＲＧＢ信号が入力されたときである。出力選択回路１４０Ｃが、Ｒｃ，Ｇ，Ｂｃ信号を選択して出力するケースは、これから説明するように、表示パネル上の物理的な画素配列位置と、画素信号のサンプリング位相との整合を取るときである。この選択切り替えは、ユーザにより任意に切り替えが可能である。
【００２５】
出力選択回路１４０Ｃの出力は、Ｘドライバ２１０に供給される。１４０Ｄは、入力映像信号の同期信号に同期してクロックＣＫ１,ＣＫ２を生成する位相ロックループ回路であり、ここでは、各種のタイミングパルスが生成されており、各回路で利用される。
【００２６】
なお、Ｒ’Ｇ’Ｂ’信号は並列で出力されているが、シリーズ変換されて出力されてもよい。
【００２７】
補間回路１４０Ｂの入力端子１４１Ｒ,１４１Ｇ,１４１Ｂには、並列ＲＧＢ信号が入力する。ここで、表示パネル２００の表示領域における画素配列が水平方向へＲ、Ｇ、Ｂ、Ｗ（図示せず），Ｒ、Ｇ、Ｂ、Ｗ（図示せず）、…とシリーズに配列されているものとする。Ｇを基準にして、並列ＲＧＢ信号を、シリーズに配列すると、シリーズＲＧＢ信号は、基本的には、Ｒｃ０、Ｇ0、Ｂｃ0、Ｒc１、Ｇ１、Ｂc１、…の配列となる（図７参照）。この並列−シリーズ変換では、物理的な画素配置に適合するように画素の利得が調整される。実際には、ＲＧＢ画素に対してＷ画素も加えてシリーズ配列されるので、並列ＲＧＢ信号がさらに係数調整されるが、今は、基本的な考え方で説明する。
【００２８】
並列ＲＧＢ信号からシリーズＲＧＢ信号に配列変更を行った場合、以下の点が分かる。つまりＧ信号は基準であるから、各Ｇサンプルはそのままの利得を維持してもよい。しかし、Ｒ信号は、本来の位置からずれた位置で表示され、Ｂ信号も本来の位置からずれた位置で表示されることになる。この結果、並列ＲＧＢ信号時のＲ信号、Ｂ信号をそのまま対応するシリーズ配列の画素に供給した場合、ＲＧＢ信号で表現される本来の色信号とは異なる色信号に変化する。
【００２９】
そこで、なんらかの形でＲ信号、Ｂ信号の補正が必要となる。図６は、その補正を行う回路であり、この回路が、補間回路１４０Ｂの基本構成である。Ｒ信号は、遅延素子Ｄ11、Ｄ12の直列回路に入力され、Ｇ信号は遅延素子Ｄ21,Ｄ22の直列回路に入力され、Ｂ信号は遅延素子Ｄ31,Ｄ32の直列回路に入力される。遅延素子Ｄ12の入力側と出力側のＲ信号は、それぞれ1/3係数器２１、2/3係数器２２に入力されて利得制御され、加算器２５で加算され、Ｒｃ信号となる。遅延素子Ｄ32の入力側と出力側のＢ信号は、それぞれ2/3係数器２３、1/3係数器２４に入力されて利得制御され、加算器２６で加算され、Ｂｃ信号となる。Ｇ信号は、遅延素子Ｄ21,Ｄ22の直列回路からそのまま出力される。
【００３０】
Ｇ信号、Ｒｃ信号、Ｂｃ信号は、それぞれ利得制御回路を有したバランス調整回路２７で色バランスを調整され、出力選択回路１４０Ｃに入力される。
【００３１】
図７には、上記した補間回路１４０ＢでシリーズＲＧＢ信号を得る場合の計算式の例を示している。Ｇ信号の場合は、これが基準となるために（１×Ｇ０）、（１×Ｇ1)、…として得られる。Ｒ信号の場合は、{(2/3)Ｒ0 + (1/3)Ｒ1}、{(2/3)Ｒ1 + (1/3)Ｒ2}、…として得られる。Ｂ信号の場合は、{(1/3)Ｂ0 + (2/3)Ｂ1}、{(1/3)Ｂ1 + (2/3)Ｂ2}、…として得られる。このように、Ｒ信号、Ｂ信号に対しては、シリーズ配列された場合、物理的な配置位置が変更されたので、隣の画素の成分の影響を考慮している。
【００３２】
上記の処理は、補間演算処理であるが、フィルタリング処理により、上記したシリーズＲＧＢ信号を得ることも可能である。
【００３３】
図８は、上記補間回路１４０Ｂの他の例である。Ｒ信号処理回路４０１、Ｇ信号処理回路４０２、Ｂ信号処理回路４０３は、それぞれ同じ構成である。Ｒ信号処理回路４０１の構成から説明する。Ｒ信号は、0挿入回路１ａに供給される。ここではＲ信号のサンプル間に２つの０挿入が行われる。したがってここでのクロック周波数は、入力したＲ信号のためのクロック周波数より大きく、３倍のクロック周波数となる。０挿入回路１ａから出力された信号は、遅延素子１ｂ、１ｃ、１ｄ、１ｅ、１ｆの直列回路に入力される。遅延素子１ｂ、１ｃ、１ｄ、１ｅ、１ｆの出力は、それぞれ乗算器１ｇ、１ｈ、１ｉ、１ｊ、１ｋにて係数メモリ１ｍからの係数と乗算される。乗算結果は、合成回路１ｌにて合成され、サンプル回路１ｎに入力される。サンプル回路１ｎは、Ｒｃ信号が存在すべき位相で、Ｒｃ信号を出力する。
【００３４】
Ｇ信号処理回路４０２、Ｂ信号処理回路４０３も上記したＲ信号処理回路４０１と構成は同じであるから、具体的な説明は省略する。Ｇ信号処理回路４０２においては、合成回路２ｌからの合成出力は、サンプル回路２ｎに入力される。そしてサンプル回路２ｎは、Ｇ信号が存在すべき位相でＧ信号を出力する。Ｂ信号処理回路４０３においては、合成回路３ｌからの合成出力は、サンプル回路３ｎに入力される。そしてサンプル回路３ｎは、Ｂc信号が存在すべき位相でＢc信号を出力する。
【００３５】
図９には、上記した各信号処理回路４０１，４０２，４０３のフィルタリング処理を説明するために、サンプルデータが処理される様子を示している。Ｒ信号のサンプルの間には、１２０度位相間隔で、０が挿入されている。このＲ信号が上記したフィルタリング処理を受けると、係数値の設定により、ゲイン制御を受けるとともに、位相も制御されることになる。Ｇ信号、Ｂ信号も同様にゲイン制御及び位相制御を受ける。そして、サンプル回路１ｎ、２ｎ、３ｎにおいて、Ｒ’信号、Ｇ信号、Ｂ'信号の出力タイミング（位相）を設定することにより、先の実施形態と同様なシリーズＲＧＢ信号を得ることができる。
【００３６】
このフィルタ出力に対しても、ＲＧＢ間のバランスを得るために、利得制御回路を設けてもよい。
【図面の簡単な説明】
【００３７】
【図１】この発明の一実施の形態が適用された平面表示装置を構成例を示す図である。
【図２】図１の装置の動作例を説明するために画素配列と画素信号処理例を示す図である。
【図３】図１の線形処理回路における特性の各種例を示す図である。
【図４】この発明が適用された画素配列の他の例を示す図である。
【図５】図１の遅延回路１４０の他の例を示す図である。
【図６】図５の回路の動作原理を説明するために画素信号の処理回路例を示す図である。
【図７】図５の回路の動作原理を説明するために画素信号の計算処理例を示す図である。
【図８】図５の回路の動作原理を説明するために画素信号のさらに他の処理回路例を示す図である。
【図９】図８の回路の動作説明図である。
【符号の説明】
【００３８】
１００…輝度信号発生回路、１１０…演算回路、１２０…フィルタ、１３０…非線形処理回路、１４０…遅延回路、１５０…タイミング信号生成回路、２００…表示パネル、２１０…Ｘドライバ、２２０…Ｙドライバ。
【技術分野】
【０００１】
この発明は平面表示装置の画素信号処理方法及び処理回路に関するもので、赤（Ｒ）、緑（Ｇ）、青（Ｂ）などの単一色画素を配置してフルカラー画素を得るためのレイアウト技術及びこれらの画素に信号を供給する技術に係わるものである。
【背景技術】
【０００２】
有機発光素子を用いたフルカラー画素の寿命を向上する方法として、４つの単一色画素（あるいは４つのサブピクセル）を用いる技術が提案されている。４つの単一色画素は、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）の画素である。Ｗ画素が有効に利用されることにより、高輝度時に他のＲ，Ｇ，Ｂ画素に対して過電流を流す必要がないので、長寿命が得られる。
【０００３】
ここで、全体の発光効率が上がるように、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）の単一色画素の各開口率が設計されている。各単一色画素の開口率は、画素面積及び画素レイアウト状態に依存する。
【特許文献１】特開２００５−１２９５０４公報
【特許文献２】特開２００５−１２９５０５公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
各単一色画素の開口率がそれぞれ異なる場合、画素レイアウトの設計が非常に複雑となり、製造も煩雑である。また、４つの単一色画素を１つのフルカラー画素としてみた場合、このフルカラー画素で表現された表示色の重心が、カラーの内容により一定箇所に安定しない。つまり、フルカラー画素の表示色の中心が、色変化に応じて振れることになる。
【０００５】
そこでこの発明は、画素レイアウトの設計が容易であるとともに、フルカラー画素の表示色の重心が安定している平面表示装置の画素信号処理方法及び処理回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明の一実施の形態では、複数のフルカラー画素が２次元に配置された表示パネルと、前記表示パネルに映像信号を供給する信号供給回路を有した平面表示装置において、前記表示パネルの１つのフルカラー画素は、同一面積のＲ、Ｇ、Ｂ、Ｗ画素がＲＧＢＷの順序の規則性を持って配置されており、前記信号供給回路から前記Ｗ画素に供給されるＷ画素信号は、前記ＲＧＢ画素に供給するＲＧＢ信号を用いて生成していることを特徴とする。
【発明の効果】
【０００７】
上記の手段により、画素レイアウトの設計が容易であるとともに、フルカラー画素の表示色の重心が安定している。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照してこの発明の実施の形態を説明する。図１にはこの発明が適用された平面表示装置の一実施の形態を示す。ＲＧＢ信号は、輝度信号発生回路１００を構成する演算回路１１０に入力されて、輝度信号Ｙに変換される。
【０００９】
次に輝度信号Ｙはフィルタ１２０内の遅延回路１２１に入力されて遅延される。遅延回路１２１からは、複数の輝度信号Ｙ１，Ｙ２，Ｙ３、・・・Ｙｎを同時化して得ることができる。
【００１０】
複数の輝度信号Ｙ１，Ｙ２，Ｙ３、・・・Ｙｎは、係数器１２２に入力される。係数器１２２では、各輝度信号Ｙ１，Ｙ２，Ｙ３、・・・Ｙｎに対して、係数が乗算される。係数が乗算された複数の輝度信号は、加算器１２３に入力され、所定の輝度信号が加算され、輝度信号Ｙ’として出力される。この輝度信号Ｙ’は、非線形処理回路１３０にて非線形処理を受けて、Ｗ信号としてＸドライバ２１０に入力される。
【００１１】
先のＲＧＢ信号は、遅延回路１４０にもまた入力されている。遅延回路１４０で調整を受けたＲＧＢ信号は、Ｒ’Ｇ’Ｂ’信号として、Ｘドライバ２１０に入力される。Ｘドライバ２１０からの１ライン毎のＲ’Ｇ’Ｂ’Ｗ信号は、表示パネル２００に信号線を介して入力される。この表示パネル２００は、１ライン単位でＲ’Ｇ’Ｂ’Ｗ信号を取り込む。このためのライン走査信号は、Ｙドライバ２２０から出力されている。
【００１２】
Ｘドライバ２１０、Ｙドライバ２２０に対する制御信号は、タイミング信号生成回路１５０から出力されている。タイミング信号生成回路１５０はクロック及びＲＧＢ同期信号を用いて、輝度信号発生回路１００、Ｘドライバ２１０、Ｙドライバ２２０に対するタイミング信号及び制御信号を生成している。
【００１３】
表示パネル２００は、液晶表示パネルであり、その画素配列は、図２（Ａ）に示すようになっている。図２（Ａ）では、代表的に３つの水平ラインを途中まで示している。各水平ラインは、ＲＧＢＷ画素が繰り返して配列されている。図２（Ａ）では、第１ラインの第１グループにＲ１−ａ，Ｇ１−ａ，Ｂ１−ａ，Ｗ１−ａの符号を付し、第１ラインの第２グループにＲ２−ａ，Ｇ２−ａ，Ｂ２−ａ，Ｗ２−ａの符号を付して示している。また第２ラインの第１グループにＲ１−ｂ，Ｇ１−ｂ，Ｂ１−ｂ，Ｗ１−ｂの符号を付し、第２ラインの第２グループにＲ２−ｂ，Ｇ２−ｂ，Ｂ２−ｂ，Ｗ２−ｂの符号を付して示している。さらに第３ラインの第１グループにＲ１−ｃ，Ｇ１−ｃ，Ｂ１−ｃ，Ｗ１−ｃの符号を付し、第３ラインの第２グループにＲ２−ｃ，Ｇ２−ｃ，Ｂ２−ｃ，Ｗ２−ｃの符号を付して示している。
【００１４】
図２（Ｂ）は、図１に示した装置の一動作例を説明するために示している。例えば第１ラインにおいて、Ｗ１画素に供給されるＷ信号は、Ｗ１画素の左右に位置するＲＧＢ画素のためのＲＧＢ信号から生成される。即ち、Ｗ１画素が属するグループのＲＧＢ信号を用いてＹ１信号が生成される。また、Ｗ２画素が属するグループのＲＧＢ信号を用いてＹ２信号が生成される。Ｙ１信号とＹ２信号は、図１で示したように、係数器１２２に入力される。次に、Ｙ１信号とＹ２信号とにそれぞれ係数ａ１（=1/2），ａ２（=1/2）が乗算されてＹ’信号が生成される。このＹ’信号がこの実施例では、Ｗ信号（即ちＷ１信号）として用いられる。
【００１５】
図２（Ｃ）は、図１に示した装置の他の動作例を説明するために示している。例えば第１ラインにおいて、Ｗ１画素に供給されるＷ信号は、Ｗ１画素が属するグループのＲＧＢ画素のためのＲＧＢ信号から生成される。即ち、Ｗ１画素が属するグループのＲＧＢ信号を用いてＹ１信号が生成される。Ｙ１信号は、図１で示したように、係数器１２２に入力される。次に、Ｙ１信号に係数ａ１（=1）が乗算されてＹ’信号が生成される。このＹ’信号がこの実施例では、Ｗ信号（即ちＷ１信号）として用いられる。この例であると、信号処理回路の構成をさらに簡素化することができる。
【００１６】
図２（Ｄ）は、図１に示した装置のまた他の動作例を説明するために示している。Ｙ１信号とＹ２信号を得る処理、Ｙ１信号とＹ２信号とにそれぞれ係数ａ１（=1/2），ａ２（=1/2）が乗算されてＹ’信号が生成されるまでは図２（Ｂ）の例と同じである。このＹ’信号は、さらに非線形処理回路１３０において、非線形処理を受けて、Ｗ信号（即ちＷ１×ｋ信号）として用いられる。
【００１７】
図２（Ｅ）は、図１に示した装置のさらにまた他の動作例を説明するために示している。第１ラインにおいて、Ｗ１画素に供給されるＷ信号は、Ｗ１画素が属するグループのＲＧＢ画素のためのＲＧＢ信号から生成される。即ち、Ｗ１画素が属するグループのＲＧＢ信号を用いてＹ１信号が生成される。Ｙ１信号は、図１で示したように、係数器１２２に入力される。次に、Ｙ１信号に係数ａ１（=1）が乗算されてＹ’信号が生成される。ここまでは、図２（Ｃ）の例と同じである。このＹ’信号は、さらに非線形処理回路１３０において、非線形処理を受けて、Ｗ信号（即ちＷ１×ｋ信号）として用いられる。
【００１８】
図３（Ａ）−図３（Ｆ）には、上記非線形処理回路１３０の特性の各種の例を示している。この特性は、Ｙ’信号を例えばルックアップテーブルにより変換処理する方法で実現される。また非線形処理回路１３０は、複数の特性を選択的に実現するテーブルを内蔵してもよい。そして、表示パネル２００に最適な特性を選択できるようにしてもよい。ガンマ補正特性が実現できるようにテーブルが用意されていてもよい。このような補正によると、画像の輝度レベルが小さい特定の範囲において、Ｗ画素に供給する信号レベルを抑圧する。これにより画面上の白レベルとクロックレベルの比を大きくしコントラストを向上させることができる。
【００１９】
上記した表示パネルの画素配列は、各水平ラインがＲ，Ｇ，Ｂ，Ｗ画素の順序であり、縦（垂直）方向に同じタイプの画素が配置された。しかし、縦（垂直）方向に並ぶ画素配列が、図４に示すように、ＲＢＲＢＲＢ・・・・、ＧＷＧＷＧＷ・・・・、ＢＲＢＲＢＲ・・・・のように配列されてもよい。この場合は、垂直方向の解像度も向上することになる。
【００２０】
図１に示した遅延回路１４０は、単純に時間調整だけでなく、補間回路を含むものであってもよい。補間回路は、表示パネル上の物理的な画素配列位置と、画素信号のサンプリング位相との整合を取るために用いられる。
【００２１】
遅延回路１４０の内部について、図５を参照して説明する。この遅延回路１４０は、色信号を補間するＲＧＢ信号を遅延する遅延器１４０Ａと、ＲＧＢ信号を用いて補間信号を生成する補間回路１４０Ｂを有する。
【００２２】
補間回路１４０Ｂは、赤（Ｒ）,緑（Ｇ）,青（Ｂ）の入力映像信号のいずれか1つの入力映像信号を基準の第1の色信号とし、他の２つの入力映像信号を第２と第３の色信号とする。そして時間的にずれた複数の第２の色信号にそれぞれ係数を掛けて合成して第１の補間色信号を生成し、時間的にずれた複数の第３の色信号にそれぞれ係数を掛けて合成して第２の補間色信号を生成する回路である。
【００２３】
入力端子１４１Ｒ,１４１Ｇ,１４１Ｂには、Ｒ,Ｇ,Ｂ信号が供給される。この入力映像信号は、遅延器１４０Ａと補間回路１４０Ｂに供給される。
【００２４】
補間回路１４０Ｂは、上記した第１の色信号（例えばＧ信号）と、第１の補間色信号（例えばＲｃ信号）と、第２の補間色信号（例えばＢｃ信号）とを出力する。第１の色信号（Ｇ信号）、第１の補間色信号（Ｒｃ信号）と、第２の補間色信号（Ｂｃ信号）は出力選択回路１４０Ｃに供給される。出力選択回路１４０Ｃは、補間色信号であるＲｃ，Ｇ，Ｂｃ信号を選択して出力することができるし、また遅延器１４０ＡからのＲ、Ｇ、Ｂ信号を選択して出力することもできる。この選択は、切り替え端子１４２に与えられる切り替え信号により行なわれる。出力選択回路１４０Ｃが、Ｒ、Ｇ、Ｂ信号を選択して出力するケースは、表示パネルの画素配列に適合するＲＧＢ信号が入力されたときである。出力選択回路１４０Ｃが、Ｒｃ，Ｇ，Ｂｃ信号を選択して出力するケースは、これから説明するように、表示パネル上の物理的な画素配列位置と、画素信号のサンプリング位相との整合を取るときである。この選択切り替えは、ユーザにより任意に切り替えが可能である。
【００２５】
出力選択回路１４０Ｃの出力は、Ｘドライバ２１０に供給される。１４０Ｄは、入力映像信号の同期信号に同期してクロックＣＫ１,ＣＫ２を生成する位相ロックループ回路であり、ここでは、各種のタイミングパルスが生成されており、各回路で利用される。
【００２６】
なお、Ｒ’Ｇ’Ｂ’信号は並列で出力されているが、シリーズ変換されて出力されてもよい。
【００２７】
補間回路１４０Ｂの入力端子１４１Ｒ,１４１Ｇ,１４１Ｂには、並列ＲＧＢ信号が入力する。ここで、表示パネル２００の表示領域における画素配列が水平方向へＲ、Ｇ、Ｂ、Ｗ（図示せず），Ｒ、Ｇ、Ｂ、Ｗ（図示せず）、…とシリーズに配列されているものとする。Ｇを基準にして、並列ＲＧＢ信号を、シリーズに配列すると、シリーズＲＧＢ信号は、基本的には、Ｒｃ０、Ｇ0、Ｂｃ0、Ｒc１、Ｇ１、Ｂc１、…の配列となる（図７参照）。この並列−シリーズ変換では、物理的な画素配置に適合するように画素の利得が調整される。実際には、ＲＧＢ画素に対してＷ画素も加えてシリーズ配列されるので、並列ＲＧＢ信号がさらに係数調整されるが、今は、基本的な考え方で説明する。
【００２８】
並列ＲＧＢ信号からシリーズＲＧＢ信号に配列変更を行った場合、以下の点が分かる。つまりＧ信号は基準であるから、各Ｇサンプルはそのままの利得を維持してもよい。しかし、Ｒ信号は、本来の位置からずれた位置で表示され、Ｂ信号も本来の位置からずれた位置で表示されることになる。この結果、並列ＲＧＢ信号時のＲ信号、Ｂ信号をそのまま対応するシリーズ配列の画素に供給した場合、ＲＧＢ信号で表現される本来の色信号とは異なる色信号に変化する。
【００２９】
そこで、なんらかの形でＲ信号、Ｂ信号の補正が必要となる。図６は、その補正を行う回路であり、この回路が、補間回路１４０Ｂの基本構成である。Ｒ信号は、遅延素子Ｄ11、Ｄ12の直列回路に入力され、Ｇ信号は遅延素子Ｄ21,Ｄ22の直列回路に入力され、Ｂ信号は遅延素子Ｄ31,Ｄ32の直列回路に入力される。遅延素子Ｄ12の入力側と出力側のＲ信号は、それぞれ1/3係数器２１、2/3係数器２２に入力されて利得制御され、加算器２５で加算され、Ｒｃ信号となる。遅延素子Ｄ32の入力側と出力側のＢ信号は、それぞれ2/3係数器２３、1/3係数器２４に入力されて利得制御され、加算器２６で加算され、Ｂｃ信号となる。Ｇ信号は、遅延素子Ｄ21,Ｄ22の直列回路からそのまま出力される。
【００３０】
Ｇ信号、Ｒｃ信号、Ｂｃ信号は、それぞれ利得制御回路を有したバランス調整回路２７で色バランスを調整され、出力選択回路１４０Ｃに入力される。
【００３１】
図７には、上記した補間回路１４０ＢでシリーズＲＧＢ信号を得る場合の計算式の例を示している。Ｇ信号の場合は、これが基準となるために（１×Ｇ０）、（１×Ｇ1)、…として得られる。Ｒ信号の場合は、{(2/3)Ｒ0 + (1/3)Ｒ1}、{(2/3)Ｒ1 + (1/3)Ｒ2}、…として得られる。Ｂ信号の場合は、{(1/3)Ｂ0 + (2/3)Ｂ1}、{(1/3)Ｂ1 + (2/3)Ｂ2}、…として得られる。このように、Ｒ信号、Ｂ信号に対しては、シリーズ配列された場合、物理的な配置位置が変更されたので、隣の画素の成分の影響を考慮している。
【００３２】
上記の処理は、補間演算処理であるが、フィルタリング処理により、上記したシリーズＲＧＢ信号を得ることも可能である。
【００３３】
図８は、上記補間回路１４０Ｂの他の例である。Ｒ信号処理回路４０１、Ｇ信号処理回路４０２、Ｂ信号処理回路４０３は、それぞれ同じ構成である。Ｒ信号処理回路４０１の構成から説明する。Ｒ信号は、0挿入回路１ａに供給される。ここではＲ信号のサンプル間に２つの０挿入が行われる。したがってここでのクロック周波数は、入力したＲ信号のためのクロック周波数より大きく、３倍のクロック周波数となる。０挿入回路１ａから出力された信号は、遅延素子１ｂ、１ｃ、１ｄ、１ｅ、１ｆの直列回路に入力される。遅延素子１ｂ、１ｃ、１ｄ、１ｅ、１ｆの出力は、それぞれ乗算器１ｇ、１ｈ、１ｉ、１ｊ、１ｋにて係数メモリ１ｍからの係数と乗算される。乗算結果は、合成回路１ｌにて合成され、サンプル回路１ｎに入力される。サンプル回路１ｎは、Ｒｃ信号が存在すべき位相で、Ｒｃ信号を出力する。
【００３４】
Ｇ信号処理回路４０２、Ｂ信号処理回路４０３も上記したＲ信号処理回路４０１と構成は同じであるから、具体的な説明は省略する。Ｇ信号処理回路４０２においては、合成回路２ｌからの合成出力は、サンプル回路２ｎに入力される。そしてサンプル回路２ｎは、Ｇ信号が存在すべき位相でＧ信号を出力する。Ｂ信号処理回路４０３においては、合成回路３ｌからの合成出力は、サンプル回路３ｎに入力される。そしてサンプル回路３ｎは、Ｂc信号が存在すべき位相でＢc信号を出力する。
【００３５】
図９には、上記した各信号処理回路４０１，４０２，４０３のフィルタリング処理を説明するために、サンプルデータが処理される様子を示している。Ｒ信号のサンプルの間には、１２０度位相間隔で、０が挿入されている。このＲ信号が上記したフィルタリング処理を受けると、係数値の設定により、ゲイン制御を受けるとともに、位相も制御されることになる。Ｇ信号、Ｂ信号も同様にゲイン制御及び位相制御を受ける。そして、サンプル回路１ｎ、２ｎ、３ｎにおいて、Ｒ’信号、Ｇ信号、Ｂ'信号の出力タイミング（位相）を設定することにより、先の実施形態と同様なシリーズＲＧＢ信号を得ることができる。
【００３６】
このフィルタ出力に対しても、ＲＧＢ間のバランスを得るために、利得制御回路を設けてもよい。
【図面の簡単な説明】
【００３７】
【図１】この発明の一実施の形態が適用された平面表示装置を構成例を示す図である。
【図２】図１の装置の動作例を説明するために画素配列と画素信号処理例を示す図である。
【図３】図１の線形処理回路における特性の各種例を示す図である。
【図４】この発明が適用された画素配列の他の例を示す図である。
【図５】図１の遅延回路１４０の他の例を示す図である。
【図６】図５の回路の動作原理を説明するために画素信号の処理回路例を示す図である。
【図７】図５の回路の動作原理を説明するために画素信号の計算処理例を示す図である。
【図８】図５の回路の動作原理を説明するために画素信号のさらに他の処理回路例を示す図である。
【図９】図８の回路の動作説明図である。
【符号の説明】
【００３８】
１００…輝度信号発生回路、１１０…演算回路、１２０…フィルタ、１３０…非線形処理回路、１４０…遅延回路、１５０…タイミング信号生成回路、２００…表示パネル、２１０…Ｘドライバ、２２０…Ｙドライバ。
【特許請求の範囲】
【請求項１】
複数のフルカラー画素が２次元に配置された表示パネルと、前記表示パネルに映像信号を供給する信号供給回路を有した平面表示装置において、
前記表示パネルの１つのフルカラー画素は、同一面積で単一色画素であるＲ、Ｇ、Ｂ、Ｗ画素を有し、ＲＧＢＷの順序の規則性を持って水平ライン方向に沿って配置されており、
前記信号供給回路から前記Ｗ画素に供給されるＷ画素信号は、前記ＲＧＢ画素に供給するＲＧＢ信号を用いて生成していることを特徴とする平面表示装置の画素信号処理方法。
【請求項２】
前記単一色画素の第１グループをＲ１、Ｇ１、Ｂ１、Ｗ１画素とし、この第１グループと隣り合う第２グループをＲ２、Ｇ２、Ｂ２、Ｗ２画素とした場合、Ｒ１、Ｇ１、Ｂ１画素とＲ２、Ｇ２、Ｂ２画素に対応する入力信号をそれぞれＲ１、Ｇ１、Ｂ１信号、Ｒ２、Ｇ２、Ｂ２信号とし、前記Ｗ１画素に供給するＷ１信号は、
前記Ｒ１、Ｇ１、Ｂ１信号を用いて生成した輝度信号であるＹ１信号と、Ｒ２、Ｇ２、Ｂ２信号を用いて生成した輝度信号であるＹ２信号とがそれぞれ係数を乗算された後、加算されて生成されていることを特徴とする請求項１記載の平面表示装置の画素信号処理方法。
【請求項３】
前記Ｗ１信号には、さらに非線形処理回路による非線形処理が施されることを特徴とする請求項２記載の平面表示装置の画素信号処理方法。
【請求項４】
前記単一色画素の第１グループをＲ１、Ｇ１、Ｂ１、Ｗ１画素とした場合、Ｒ１、Ｇ１、Ｂ１画素に対応する入力信号をそれぞれＲ１、Ｇ１、Ｂ１信号とし、前記Ｗ１画素に供給するＷ１信号としては、前記Ｒ１、Ｇ１、Ｂ１信号を用いて生成した輝度信号であるＹ１信号が用いられていることを特徴とする請求項１記載の平面表示装置の画素信号処理方法。
【請求項５】
前記Ｗ１信号には、さらに非線形処理回路による非線形処理が施されることを特徴とする請求項４記載の平面表示装置の画素信号処理方法。
【請求項６】
前記表示パネルにおいて前記Ｒ、Ｇ、Ｂ、Ｗ画素は、ＲＧＢＷの順序の規則性を持って水平ライン方向に沿って配置され、垂直方向へは、ＲＢＲＢ・・・・の画素順と、ＧＷＧＷ・・・・の画素順と、ＢＲＢＲ・・・・の画素順が存在することを特徴とする請求項１記載の平面表示装置の画素信号処理方法。
【請求項７】
複数のフルカラー画素が２次元に配置された表示パネルと、前記表示パネルに映像信号を供給する信号供給回路を有した平面表示装置において、
前記表示パネルの１つのフルカラー画素は、同一面積で単一色画素であるＲ、Ｇ、Ｂ、Ｗ画素を有し、ＲＧＢＷの順序の規則性を持って水平ライン方向に沿って配置されており、
前記信号供給回路は、前記ＲＧＢ画素に供給するＲＧＢ信号を用い、前記Ｗ画素に供給するＷ画素信号を生成する輝度信号発生回路を有することを特徴とする平面表示装置の画素信号処理装置。
【請求項８】
前記表示パネルは、前記単一色画素の第１、第２グループ、・・・・がＲ１、Ｇ１、Ｂ１、Ｗ１画素、Ｒ２、Ｇ２、Ｂ２、Ｗ２画素と繰り返して設けられ、
前記輝度信号発生回路は、前記Ｒ１、Ｇ１、Ｂ１画素とＲ２、Ｇ２、Ｂ２画素に対応する入力信号をそれぞれＲ１、Ｇ１、Ｂ１信号、Ｒ２、Ｇ２、Ｂ２信号とし、前記Ｗ１画素に供給するＷ１信号は、前記Ｒ１、Ｇ１、Ｂ１信号を用いて生成するために、遅延回路、係数器及び加算器を有することを特徴とする請求項７記載の平面表示装置の画素信号処理回路。
【請求項１】
複数のフルカラー画素が２次元に配置された表示パネルと、前記表示パネルに映像信号を供給する信号供給回路を有した平面表示装置において、
前記表示パネルの１つのフルカラー画素は、同一面積で単一色画素であるＲ、Ｇ、Ｂ、Ｗ画素を有し、ＲＧＢＷの順序の規則性を持って水平ライン方向に沿って配置されており、
前記信号供給回路から前記Ｗ画素に供給されるＷ画素信号は、前記ＲＧＢ画素に供給するＲＧＢ信号を用いて生成していることを特徴とする平面表示装置の画素信号処理方法。
【請求項２】
前記単一色画素の第１グループをＲ１、Ｇ１、Ｂ１、Ｗ１画素とし、この第１グループと隣り合う第２グループをＲ２、Ｇ２、Ｂ２、Ｗ２画素とした場合、Ｒ１、Ｇ１、Ｂ１画素とＲ２、Ｇ２、Ｂ２画素に対応する入力信号をそれぞれＲ１、Ｇ１、Ｂ１信号、Ｒ２、Ｇ２、Ｂ２信号とし、前記Ｗ１画素に供給するＷ１信号は、
前記Ｒ１、Ｇ１、Ｂ１信号を用いて生成した輝度信号であるＹ１信号と、Ｒ２、Ｇ２、Ｂ２信号を用いて生成した輝度信号であるＹ２信号とがそれぞれ係数を乗算された後、加算されて生成されていることを特徴とする請求項１記載の平面表示装置の画素信号処理方法。
【請求項３】
前記Ｗ１信号には、さらに非線形処理回路による非線形処理が施されることを特徴とする請求項２記載の平面表示装置の画素信号処理方法。
【請求項４】
前記単一色画素の第１グループをＲ１、Ｇ１、Ｂ１、Ｗ１画素とした場合、Ｒ１、Ｇ１、Ｂ１画素に対応する入力信号をそれぞれＲ１、Ｇ１、Ｂ１信号とし、前記Ｗ１画素に供給するＷ１信号としては、前記Ｒ１、Ｇ１、Ｂ１信号を用いて生成した輝度信号であるＹ１信号が用いられていることを特徴とする請求項１記載の平面表示装置の画素信号処理方法。
【請求項５】
前記Ｗ１信号には、さらに非線形処理回路による非線形処理が施されることを特徴とする請求項４記載の平面表示装置の画素信号処理方法。
【請求項６】
前記表示パネルにおいて前記Ｒ、Ｇ、Ｂ、Ｗ画素は、ＲＧＢＷの順序の規則性を持って水平ライン方向に沿って配置され、垂直方向へは、ＲＢＲＢ・・・・の画素順と、ＧＷＧＷ・・・・の画素順と、ＢＲＢＲ・・・・の画素順が存在することを特徴とする請求項１記載の平面表示装置の画素信号処理方法。
【請求項７】
複数のフルカラー画素が２次元に配置された表示パネルと、前記表示パネルに映像信号を供給する信号供給回路を有した平面表示装置において、
前記表示パネルの１つのフルカラー画素は、同一面積で単一色画素であるＲ、Ｇ、Ｂ、Ｗ画素を有し、ＲＧＢＷの順序の規則性を持って水平ライン方向に沿って配置されており、
前記信号供給回路は、前記ＲＧＢ画素に供給するＲＧＢ信号を用い、前記Ｗ画素に供給するＷ画素信号を生成する輝度信号発生回路を有することを特徴とする平面表示装置の画素信号処理装置。
【請求項８】
前記表示パネルは、前記単一色画素の第１、第２グループ、・・・・がＲ１、Ｇ１、Ｂ１、Ｗ１画素、Ｒ２、Ｇ２、Ｂ２、Ｗ２画素と繰り返して設けられ、
前記輝度信号発生回路は、前記Ｒ１、Ｇ１、Ｂ１画素とＲ２、Ｇ２、Ｂ２画素に対応する入力信号をそれぞれＲ１、Ｇ１、Ｂ１信号、Ｒ２、Ｇ２、Ｂ２信号とし、前記Ｗ１画素に供給するＷ１信号は、前記Ｒ１、Ｇ１、Ｂ１信号を用いて生成するために、遅延回路、係数器及び加算器を有することを特徴とする請求項７記載の平面表示装置の画素信号処理回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００８−１７０６９２（Ｐ２００８−１７０６９２Ａ）
【公開日】平成２０年７月２４日（２００８．７．２４）
【国際特許分類】
【出願番号】特願２００７−３４７５（Ｐ２００７−３４７５）
【出願日】平成１９年１月１１日（２００７．１．１１）
【出願人】（３０２０２０２０７）東芝松下ディスプレイテクノロジー株式会社 (2,170)
【Ｆターム（参考）】
【公開日】平成２０年７月２４日（２００８．７．２４）
【国際特許分類】
【出願日】平成１９年１月１１日（２００７．１．１１）
【出願人】（３０２０２０２０７）東芝松下ディスプレイテクノロジー株式会社 (2,170)
【Ｆターム（参考）】
[ Back to top ]