情報再生装置
【課題】PLLループディレイを増加させることなく、CAV再生時にも安定的に情報を検出できる情報再生装置を提供する。
【解決手段】A/D変換器101は、固定周波数のシステムクロックsclkで読出し信号をサンプリングし、A/D変換を行う。変動補償器102は、内部帰還形の補償フィルタとして構成され、A/D変換器101が出力するデジタル信号の変動を抑圧する。デジタルPLL103は、補間器131により、チャネル周波数に同期したタイミングにおける読出し信号のサンプリング値を補間生成し、NCO134により、同期クロックと補間器131に帰還する補間位相信号とを生成する。2値化回路104は、補間器131が出力する補間値に基づいて読出し信号を2値化する。変動補償器102の周波数特性は、ループフィルタ133が出力する周波数値に基づいて制御される。
【解決手段】A/D変換器101は、固定周波数のシステムクロックsclkで読出し信号をサンプリングし、A/D変換を行う。変動補償器102は、内部帰還形の補償フィルタとして構成され、A/D変換器101が出力するデジタル信号の変動を抑圧する。デジタルPLL103は、補間器131により、チャネル周波数に同期したタイミングにおける読出し信号のサンプリング値を補間生成し、NCO134により、同期クロックと補間器131に帰還する補間位相信号とを生成する。2値化回路104は、補間器131が出力する補間値に基づいて読出し信号を2値化する。変動補償器102の周波数特性は、ループフィルタ133が出力する周波数値に基づいて制御される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、情報再生装置に関し、更に詳しくは、光ディスク等の読出し信号から情報を再生する情報再生装置に関する。
【背景技術】
【0002】
CDやDVDの普及により、個人が光ディスク媒体に大量の情報を記録し、或いは、光ディスク媒体から再生することは一般的なことになっている。これらのデジタル情報は、光ディスク媒体上に形成されたスパイラル形状の案内溝に沿って、微小なマーク列として記録されている。データ再生時には、媒体面に照射されたレーザの反射光を電気信号(以下、再生信号と呼ぶ)に変換し、再生信号に対して、種々のフィルタリング処理や復調処理を行い、1ビットのデジタル情報列を生成する。
【0003】
再生信号から、1ビットのデジタル情報列を得るためには、まず、再生信号に同期したクロックを、再生信号から抽出する必要がある。これは、たとえスピンドルの回転が正確であったとしても、ディスクの偏芯等により再生信号のチャネルレートがごくわずかにずれ、固定周波数のクロックタイミングでは識別すべき位置がずれてしまうためである。このような理由から、通常、PLL(Phase Locked Loop)と呼ばれる回路で、再生信号に同期したクロックを抽出する。この同期クロックタイミングで、例えば再生信号をあるしきい値で2値化して取り出すことで、1ビットのデジタル情報列が得られる。このデジタル情報列を復調した後、誤り訂正等を行うことで、最終的に映像や音楽情報が得られる。
【0004】
一般的なPLLは、位相比較器、ループフィルタ、電圧制御発振器(VCO:Voltage Controlled Oscillator)の3つを基本構成とする。PLLでは、位相比較器にて入力信号とVCO出力との位相差を生成し、ループフィルタによって位相差の高調波成分及び雑音を除去し、ループフィルタの出力に基づいてVCOの周波数を制御する帰還ループが形成される。この帰還ループにより、VCO出力が、入力信号に同期するように動作する。
【0005】
位相比較器、ループフィルタ、VCOのそれぞれの伝達特性を、Kp、F(s)、Kv/sとすると、PLLの開ループ伝達特性G(s)は、下記式(1)で表せる。
G(s)=Kp・Kv・F(s)/s (1)
また、閉ループ伝達特性H(s)は、下記式(2)で表せる。
H(s)=G(s)/(1+G(s)) (2)
開ループ伝達特性G(s)が1次の場合には、周波数引き込み過程が存在しないため、引き込みのレンジが狭く、速い応答速度と低ジッタとの双方を満足させることはできない。このため、ループフィルタの伝達特性F(s)として、ラグリードフィルタなどを用いて、通常2次以上の特性が選択される。ただし、ループ特性は、抵抗やキャパシター等によって決定する場合が多い。
【0006】
これまでのアナログPLL方式では、部品ばらつき及び環境温度によって特性が変化することに起因して、均一ループ特性のPLLを量産することが困難であった。また、アナログPLLでは、経年変化による特性劣化が避けられないという問題もあった。このような問題を回避できるPLLとしては、デジタルPLLがある。デジタルPLLは、例えば特許文献1に記載されている。
【0007】
図11は、従来のデジタルPLLを含む再生装置の構成を示している。この再生装置500では、光ディスク等から読み出されたアナログ信号は、A/D変換器501により、固定周波数のシステムクロックによってサンプリングされる。補間器502は、PLLクロック位相信号発生器506が出力するPLLクロック位相信号に応じて、A/D変換器501が出力するサンプリング値から、線形補間により、サンプリング位相をずらしたときの再生信号のサンプリング値を算出する。位相誤差検出器504は、補間器502が出力する補間値から位相差情報を算出する。この位相差情報は、ループフィルタ505に入力されて高周波成分が抑圧された後、PLLクロック位相信号発生器506に入力される。
【0008】
PLLクロック位相信号発生器506は、ループフィルタ505の出力に基づいて、のこぎり波状のPLLクロック位相信号を生成する。このPLLクロック位相信号によって補間器502の位相を制御することで、補間器502にて、システムクロックに同期した読出し信号のサンプリング値から、チャネルクロックに同期した読出し信号のサンプリング値に対応した補間値を生成できる。補間器502が出力する補間値は、2値化回路503に入力され、2値化回路503にて、記録情報が検出される。
【0009】
上記構成では、A/D変換器501のサンプリングクロックの位相と、読出し信号のチャネルクロックの位相とは無関係であり、PLLクロック位相信号を補間器502に帰還することにより、補間器502、位相誤差検出器504、ループフィルタ505、及び、PLLクロック位相信号発生器506でPLLループを構成している。この構成では、発振器も含めてデジタル化することができるので、同一特性で、かつ、環境変化に強いPLLを量産することが可能である。また、通常、アナログVCOは、非線形、すなわちKvがsの非線形関数であり、線形で広いキャプチャレンジのPLLを作ることが困難であったが、デジタル化によってこの問題も解消することができる。
【0010】
次に、ディスク回転制御に関して説明する。ディスクの回転制御方法には、主に2つの方式がある。すなわち、線速度を一定に保つCLV(Constant Linear Velocity)制御方式と、回転角速度を一定とするCAV(Constant Angular Velocity)制御方式である。ここでは、CDやDVDのような媒体上には線密度が一定で記録されているものとする。CLV制御は、内外周でスピンドル回転数が約2.4倍変化するため、ランダムアクセス時にスピンドル制御の待ち時間が発生する点、及び、これにより多くの電力が消費される点が問題となる。一方、CAV制御方式では、スピンドルを一定速度で回転させるため、回転制御にかかる待ち時間が0となりアクセス性が向上する。このような理由から、CAV制御方式を用いる装置が増えてきている。しかし、CLV制御で記録されたディスクを、CAV制御する場合、再生信号の同期クロック周波数はディスクの内周と外周とで約2.4倍変化するため、広いロックレンジとキャプチャレンジとを持つPLLが必要となる。
【0011】
PLLの位相比較器は、内部発振器のクロックタイミングと、入力信号をあるしきい値でコンパレートした信号との位相差を検出する。光ディスクの再生信号では、ディスク媒体とピックアップ間の伝送路特性により、記録密度が高いほどエッジの傾きが小さくなる。このため、コンパレートしきい値にずれが生じると、位相比較出力に位相ずれが発生し、出力の同期クロックに定常位相誤差が生じることになる。位相ずれの発生により、データの識別位置がずれるため、定常位相誤差の発生は、データ識別を誤る確率が増えることにつながる。
【0012】
コンパレートしきい値のずれは、主に再生信号に含まれる低周波成分によって発生する。記録符号自体に含まれる低周波の変動は、光ディスクの場合、周期的に挿入する同期パタンを数種類設けておき、直前までの記録データの0と1の割合が同じになるように同期パタンを選んで記録する等の方法で回避している。しかしながら、これによって低周波の変動を完全に抑えることはできず、読み取り用のビーム位置の制御系の乱れや、ディスク上の欠陥などによっても変動は発生する。
【0013】
上記変動の問題を解消するために、PLLの前段にHPF(High Pass Filter)を設け、低周波数帯域のノイズを除去する機能を付加するのが一般的である(例えば特許文献2参照)。図12に、特許文献2に記載の情報再生装置の構成を示す。光ディスク等から読み出されたアナログ信号は、A/D変換器511によって、VCO518が生成するクロックタイミングでサンプリングされる。サンプリング値は、DC帰還回路512に入力され、DC変動が抑圧される。その後、位相誤差検出器515に入力されて位相誤差が生成され、次段のループフィルタ516によって高周波成分が除去されてデジタル周波数情報が出力される。
【0014】
ループフィルタ516が出力するデジタル周波数情報は、D/A変換器517によりアナログ信号に変換されて、VCO518の発振周波数を制御する。A/D変換器511をVCO518が出力する同期クロックで動作させ、VCO518によってA/D変換器511のサンプリング位相を制御することにより、A/D変換器511とDC帰還回路512とを含めたPLLループが構成される。DC帰還回路512の出力は、PR(Partial Response)等化器513に入力されて所望のPRチャネルに等化されたのち、このチャネル特性を利用して最尤検出器514によって情報が検出される。情報再生装置510では、位相比較をする前にDC帰還などのHPF機能を付加することで、DCのレベル変動に依存せずに位相同期特性を安定化させることができ、安定した情報再生が可能となる。HPFをPLL前段に配置しても同様の効果がある。
【0015】
ここで、HPFは、制御帯域を上げるほど低域の減衰率が大きくなり、低域のノイズに対するPLLの安定性は高まる。しかし、HPFの制御帯域を上げ過ぎると、逆に、高い帯域のノイズに対する感度が高くなり、PLL同期クロックのジッタが増加し、同期はずれが発生する。従って、HPFの制御帯域には、最適解が存在する。また、光ディスクの再生信号に重畳する低周波数帯域ノイズは、主に媒体面の情報や形状に依存するものが多く、再生倍速数に比例する成分が主である。従って、HPFの制御帯域は、再生倍速に対して最適解が存在することになる。CAV方式で再生を行う場合、ディスク線速度がディスク内外周で約2.4倍変化し、CLV方式の再生でも、ロングシーク直後にスピンドルが低速になる前から再生する場合には、2.42=5.8倍の変化に対応する必要がある。これらの場合には、PLL前段のHPFの制御帯域は、倍速数に応じて変化させることが望ましい。
【0016】
【特許文献1】特開平10−27435号公報
【特許文献2】特開2006−40458号公報
【発明の開示】
【発明が解決しようとする課題】
【0017】
特許文献2に記載の情報再生装置510は、HPF(DC帰還回路512)を含めた位相同期ループとなっている。このため、デジタル構成のHPFは、入力信号に同期したクロックで動作し、ループ特性も倍速に依存して変化する。しかし、特許文献2に記載の情報再生装置510では、PLLループ中にHPFを挿入しているため、これによってPLLループディレイが増加し、PLLとしての追従性能が悪くなるという問題がある。追従性能を改善するためには、PLLのループ帯域を上げればよいが、その場合にはノイズに対して弱くなるという問題が発生する。HPFをPLLループの外に出した構成の場合、PLLループディレイは短縮されるが、倍速数に応じたHPFループ特性が確保できない。
【0018】
本発明は、上記従来技術の問題点を解消し、PLLループディレイを増加させることなく、CAV再生時にも安定的に情報を検出できる情報再生装置を提供することを目的とする。
【0019】
また、本発明は、上記目的を達成した上で、同一特性で経年変化がなく、量産可能なPLLを含む情報検出装置を提供することを目的とする。
【課題を解決するための手段】
【0020】
上記目的を達成するために、本発明の情報再生装置は、チャネル周波数が変化するアナログ信号からデジタル情報を再生する情報再生装置であって、前記アナログ信号を固定周波数のシステムクロックでサンプリングし、デジタル信号に変換するA/D変換器と、前記A/D変換器が出力するデジタル信号の変動を抑圧する内部帰還型の変動補償器と、前記変動補償器が出力するデジタル信号から、前記チャネル周波数に同期したタイミングでの前記アナログ信号のサンプリング値を補間生成し、該補間生成した補間値に基づいて前記チャネル周波数の同期クロックを生成すると共に、前記補間生成に用いる補間位相信号を生成するデジタルPLLと、前記補間値と前記同期クロックとに基づいて、前記デジタル情報を識別する復調器とを備え、前記変動補償器の周波数特性を、前記デジタルPLLが生成する同期クロックの周波数に依存して制御することを特徴とする。
【0021】
本発明の情報再生装置では、PLLをデジタルPLLで構成し、PLLループの外側に、変動補償器を配置する。変動補償器により、A/D変換器でサンプリングされたサンプリングデータ列(デジタル信号)の変動を抑圧することで、ノイズ等によって読出し信号に変動が生じる場合でも、復調器にて、読出し信号を正しく識別できる。このとき、変動補償器はPLLループの外側に配置されているため、PLLループディレイは、変動補償器によっては増加せず、PLLの追従性能の低下を招かずに、デジタル信号の変動を抑圧できる。また、変動補償器の周波数特性を、デジタルPLLが生成する同期クロックの周波数に依存して制御することで、チャネル周波数に変化が生じたときでも、そのチャネル周波数に応じた変動抑圧特性が実現でき、安定的な情報再生が可能となる。更に、PLLを、発振器を含めてデジタル化することで、同一特性で経年変化がなく、量産可能なPLLを含む情報再生装置を得ることができる。
【0022】
本発明の情報再生装置では、前記変動補償器は、前記同期クロック周波数によりカットオフ周波数が制御できるHPF(High Pass Filter)を含む構成を採用することができる。HPFにより、A/D変換器が出力するデジタル信号の低周波数の変動を抑圧することで、デジタルPLLの位相同期特性を、DCのレベル変動に依存せずに安定化させることができ、安定した情報再生が可能となる。また、チャネル周波数に依存して、HPFのカットオフ周波数を制御することで、例えばCAV制御時に、外周再生時と内周再生時とで、適切なHPF特性を実現できる。
【0023】
本発明の情報再生装置では、前記変動補償器は、前記同期クロック周波数によりループ特性が制御できるAGC(Auto Gain Controller)を含む構成を採用できる。AGCにより、デジタルPLLに入力するデジタル信号の振幅を一定に保つことで、振幅変化によるPLLループ特性の変化を回避することができる。
【0024】
本発明の情報再生装置では、前記デジタルPLLが、前記変動補償器が出力するデジタル信号と前記補間位相信号とに基づいて、前記補間値を生成する補間器と、該補間器が生成した補間値と前記同期クロックとの位相誤差を生成する位相比較器と、該位相比較器が出力する位相誤差に基づいて周波数値を生成するループフィルタと、該ループフィルタが出力する周波数値に基づいて、前記同期クロックと前記補間位相信号とを生成する数値制御発振器とを含む構成を採用することができる。
【0025】
本発明の情報再生装置では、前記位相比較器は、前記補間値に基づいて前記アナログ信号のエッジを検出し、該エッジが検出されたタイミングで、前記補間値に基づいて位相誤差を生成する構成を採用できる。この場合、例えばエッジ以外のタイミングでは、位相誤差をエッジタイミングでの位相誤差に保持することで、読出し信号に様々な周波数が混在する場合でも、PLLループ特性が変化することを防ぐことができる。
【0026】
本発明の情報再生装置では、前記ループフィルタが、積分器と、1次のローパスフィルタとで構成される構成を採用できる。この場合、ループフィルタが、1次のローパスフィルタを含むことで、位相誤差の高次ノイズを圧縮することができる。
【0027】
本発明の情報再生装置では、前記数値制御発振器が、N+1ビット(Nは自然数)の演算結果を出力する加算器と、該加算器が出力する値を2Nで割った余りを出力するモジュロ演算器と、該モジュロ演算器が出力する余り値を前記システムクロックの1クロック分遅延する遅延器と、該遅延器の出力に固定係数を乗算する乗算器とを含み、前記加算器によって、前記ループフィルタが出力する周波数値と前記遅延器が出力する余り値とを加算し、前記乗算器が出力する値を補間位相信号として前記補間器に帰還する構成を採用できる。また、前記数値制御発振器は、前記加算器が出力するN+1ビットの加算結果の最上位ビットと前記システムクロックとに基づいて、前記同期クロックを生成する構成を採用できる。
【0028】
本発明の情報再生装置は、線密度一定で情報が記録されたディスク媒体をCAV(Constant Angular Velocity)回転制御させるための機構と、前記ディスク媒体から記録情報を読み出し、該読み出した記録情報を前記アナログ情報として前記A/D変換器に入力するピックアップ手段とを備える構成を採用できる。CAV制御方式では、ディスク媒体の最内周と最外周とで、読出し信号のチャネル周波数は約2.4倍変化することになるが、変動補償器の周波数特性を、同期クロックの周波数に依存して制御することで、CAV再生において、安定的な情報再生が可能となる。
【発明の効果】
【0029】
本発明の情報再生装置では、PLLをデジタル回路で構成し、PLLループの外側に、A/D変換器でサンプリングされたサンプリングデータ列(デジタル信号)の変動を抑圧する変動補償器を配置する。このようにすることで、PLLのループディレイを増加させることなく、すなわちPLLの追従性能を低下させることなく、デジタル信号の変動を抑圧することができる。また、変動補償器の周波数特性を、デジタルPLLが生成する同期クロックの周波数に依存して制御することで、チャネル周波数に変化が生じたときでも、そのチャネル周波数に応じた変動抑圧特性が実現でき、安定的な情報再生が可能となる。更に、PLLを、発振器を含めてデジタル化することで、同一特性で経年変化がなく、量産可能なPLLを含む情報再生装置を得ることができる。
【発明を実施するための最良の形態】
【0030】
以下、図面を参照し、本発明の実施の形態を詳細に説明する。図1は、本発明の一実施形態のPLL回路を含む情報再生装置の構成を示している。情報再生装置100は、A/D変換器101、変動補償器102、デジタルPLL103、2値化回路104、光ピックアップ105、及び、スピンドルモータ106を有する。デジタルPLL103は、補間器131、位相比較器132、ループフィルタ133、及び、数値制御発振器(NCO:Numerical Controlled Oscillator)134を有する。
【0031】
スピンドルモータ106は、光ディスク媒体107を回転させる。光ディスク媒体107には、線速度一定で情報が記録されており、スピンドルモータ106の回転制御方式は、CAV回転制御方式とする。光ピックアップ105は、光ディスク媒体107の記録面に集光ビームを照射し、その反射光を受光して、反射光量に応じたアナログ電気信号を出力する。記録面に照射する集光ビームは、図示しないアクチュエーターサーボにより、ディスク面に対して、フォーカス方向及びトラッキング方向に正確に位置決めされる。光ピックアップ105が出力するアナログ電気信号(読出し信号)は、図示しないプリアンプによって増幅され、アナログフィルタによって高域ブースト等化及び帯域制限処理がなされ、A/D変換器101に入力される。
【0032】
A/D変換器101は、読出し信号を、システムクロック(サンプリングクロック)sclkに同期してサンプリングし、デジタル信号を出力する。システムクロックsclkは、読出し信号のチャネルクロック位相とは無関係な固定周波数のクロック信号である。このシステムクロックsclkの周波数は、読出し信号に同期した同期クロックの周波数よりも高い周波数とする。つまり、A/D変換器101は、オーバーサンプリングで、読出し信号をサンプリングする。システムクロックsclkの周波数を同期クロックの周波数よりも高くするのは、オーバーサンプリング後に情報を抜き取ることは容易であるが、少ないサンプリングデータ系列にデータを挿入することは困難なためである。
【0033】
A/D変換器101が出力するオーバーサンプリングされたデジタル信号は、変動補償器102に入力される。変動補償器102は、入力デジタル信号の各種変動を抑圧する。特に、DC変動を抑圧するために、変動補償器102をHPFを含む構成とすると大きな効果が得られる。また、変動補償器102には、振幅変動を抑圧するためにAGC(Auto Gain Controller)を追加してもよい。更に、アシンメトリずれを抑圧するフィルタを追加してもよい。変動補償器102にて各種変動が抑圧されたデジタル信号は、補間器131に入力される。補間器131は、入力したデジタル信号と、NCO134から入力する補間位相情報とに基づいて、読出し信号を、読出し信号に同期したタイミングでサンプルした場合と等価な値を補間生成する。
【0034】
位相比較器132は、補間器131が出力する補間値を入力し、同期クロックと補間値との位相誤差を生成する。位相誤差は、ループフィルタ133に入力され、ループフィルタ133にて高周波成分が抑圧されて周波数情報が生成される。NCO134は、ループフィルタ133から入力する周波数情報に基づいて、同期クロックを生成する。NCO134が出力する同期クロックは、システムクロックsclkのクロックパルスが周期的に欠けたクロック信号である。
【0035】
また、NCO134は、サンプリングクロックsclkと同期クロックとの位相誤差を示す、のこぎり波状の位相補間信号を出力する。NCO134が出力する補間位相信号は、補間器131にフィードバックされ、位相誤差が0になるように、PLLループが構成される。情報再生装置100では、A/D変換器101、変動補償器102、補間器131、及び、NCO134をシステムクロックsclkで動作させ、位相比較器132及びループフィルタ133を、NCO134が出力する同期クロックで動作させる。
【0036】
補間器131が同期するチャネルクロックに同期したデジタル信号列は、2値化回路104に入力され、2値化回路104にて情報が検出される。2値化回路104は、例えば、PRMLのような最尤検出により2値データを検出回路として構成されることが望ましい。ただし、2値化回路104における2値データの検出方法としては、最尤検出以外の方法を用いることもできる。ループフィルタ133が出力する周波数情報は、変動補償器102に入力され、変動補償器102は、入力する周波数情報に基づいて、補償フィルタの周波数特性を制御する。変動補償器102は、PLLループの外側に配置されているため、例えば補償フィルタとしてHPFとAGCとアシンメトリ補償器との3つを従属に接続しても、ループディレイには影響が出ない。
【0037】
なお、上記では、情報再生装置100は、光ディスクからの情報を再生する光ディスク用の情報再生装置として説明したが、情報再生装置100は、光ディスク用の情報再生装置には限定されない。A/D変換器101に入力する信号は、磁気ディスクの再生信号でもよいし、他のベースバンド伝送方式で伝送されたアナログ信号でもかまわない。
【0038】
図2は、補間器131の構成を示している。補間器131は、遅延器(ラッチ回路)311と、加算器312と、減算器313と、乗算器314とで構成される。補間器131は、変動補償器102からの入力信号Xiと、入力信号Xiを遅延器311でサンプリングクロックsclkの1クロック分だけ遅延した信号Xi−1と、NCO134から入力する補間位相φiとに基づいて、補間値yiを生成する。補間位相φiは、2πで規格化されており、0≦φi<1である。図2に示す構成の補間器131が出力する補間値yiは、下記式(3)で表すことができる。
yi=xi−1+(xi−xi−1)×φi (3)
図2に示す構成では、補間器131は、線形補間により補間値を生成しているが、スプライン補間などの高次関数を用いて補間値を生成してよい。高次関数を用いた場合には、補間精度を上げることができるが、通常は、線形補間で十分である。
【0039】
図3は、位相比較器132の構成を示している。位相比較器132は、補間器131が出力する補間値(デジタル信号列)に基づいて極性の変化タイミングを検出し、そのタイミングのデジタル信号の振幅値から位相誤差を生成する。位相比較器132に入力されたデジタル信号は、絶対値算出器321にてその絶対値が演算される。ラッチ回路(遅延器)322は、同期クロックに基づいて動作しており、絶対値算出器321が出力する絶対値を、同期クロックの1クロック分遅らせて出力する。
【0040】
比較器323は、絶対値算出器321から出力される絶対値|Xi|と、遅延器322が出力する1クロック前の絶対値|Xi−1|とを比較する。セレクタ324には、絶対値算出器321が出力する絶対値|Xi|に乗算器325で「−1」をかけた値(−|Xi|)と、遅延器322が出力する1クロック前の絶対値|Xi−1|とが入力される。セレクタ324が出力する値は、比較器323での比較結果に基づいて決定され、セレクタ324は、|Xi|>|Xi−1|のときは|Xi−1|を出力し、|Xi−1|>|Xi|のときは−|Xi|を出力する。
【0041】
一方、ラッチ回路327には、位相比較器132に入力されたデジタル信号のうちの符号を表すビットが入力される。ラッチ回路327は、同期クロックに基づいて動作しており、入力された符号ビットを、1クロック分遅らせて出力する。排他的論理和326には、現在のデジタル信号の符号ビットと、ラッチ回路327を介して入力する1クロック前の符号ビットとが入力される。排他的論理和326は、現在の入力デジタル信号の符号と1クロック前の入力デジタル信号の符号との排他的論理和により、符号が反転する時点、すなわち入力信号のエッジを検出する。
【0042】
排他的論理和326の出力は、ラッチ回路328のイネーブル信号ENとして用いられ、ラッチ回路328は、イネーブル信号ENがHレベルのとき、つまり入力信号のエッジのタイミングで、同期クロックに従って、セレクタ324の出力をラッチする。ラッチ回路328は、ラッチしたセレクタ324の出力を、次にイネーブル信号ENがHレベルとなるまで保持する。位相比較器132は、ラッチ回路328がラッチし保持するデータを、位相誤差信号として出力する。
【0043】
ここで、光ディスクの再生信号には様々な周波数が混在しており、通常のPLL回路で位相同期をかけると、位相比較頻度によってPLLのループ特性が変化する。位相比較器132では、エッジ以外のタイミングでは、位相誤差を、ラッチ回路328にてホールドすることで、PLLのループ特性の変化を防いでいる。ただし、データ再生中に、ディフェクト等で入力信号が途絶えたときに、直前の位相誤差がそのまま長期間維持されると、同期クロック周波数が大きくずれ、入力信号が復帰した際に、同期に要する時間が長くなる可能性がある。これを防ぐために、カウンタを用いて、エッジが検出される間隔を計測し、エッジ検出間隔がしきい値を超えたときに、ラッチ回路328をリセットする機能を付加してもよい。この構成の位相比較器132の位相差検出レンジは、±πとなるが、レンジを広げた位相周波数比較器構成にしてもよい。
【0044】
図4は、ループフィルタ133の構成を示している。ループフィルタ133は、加算器
331と、クロック1周期分だけ出力を遅延する遅延器(ラッチ回路)332と、乗算器333とで構成される。z=exp(jωT)、Tはデジタル回路動作周期とすると、図4に示す構成のループフィルタ133の伝達関数F(z)は、下記式(4)で示すことができる。
F(z)={K2Z-1/(1−Z-1)}+K1Z-1/{1−(1−K1)Z-1} (4)
式(4)において、第1項は積分器であり、第2項は1次のローパスフィルタとなる。第2項は、1次ローパスフィルタではなく、単にK1としてもよいが、その場合には、高域のノイズ圧縮効果が低減する。
【0045】
図5は、NCO134の構成例を示している。加算器341は、ループフィルタ133が出力するデジタル周波数値と、遅延器(ラッチ回路)343の出力とを加算して出力する。加算器331が出力するデータは、遅延器343がNビットのバス幅で、デジタル周波数値がNビット以下のバス幅とすると、N+1ビットのバス幅となる。加算器341の出力は、モジュロ演算器342に入力される。モジュロ演算器342は、加算器341の出力を2Nで割った余りを出力する。
【0046】
遅延器343は、システムクロックsclkに同期して動作しており、モジュロ演算器342が出力する2Nで除算した余りを、1クロック分遅らせて出力する。乗算器344は、遅延器343が出力する値に固定係数Bを乗じて出力する。NCO134は、乗算器344の出力を、位相補間情報として出力する。この補間位相情報は、のこぎり波状の信号となり、デジタル周波数値に逆比例してのこぎり波周期が変化する。
【0047】
加算器341が出力するN+1ビットの値(符号なし)のうちの最上位ビットMSBは、ゲーティング素子345のイネーブル信号ENとして用いる。ゲーティング素子345は、サンプリングクロックsclkとイネーブル信号ENとの論理積を出力する。イネーブル信号ENは、例えばサンプリングクロックsclkのクロックパルス10個のうちの1個に対応した期間だけLレベルになり、ゲーティング素子345は、周期的にクロックパルスが欠けたクロック信号を、同期クロックとして出力する。
【0048】
なお、同期クロックに基づいて動作する回路については、NCO134で生成された同期クロックを用いるのに代えて、システムクロックsclkとNCO134が生成するイネーブル信号ENとを各回路に入力し、各回路内で同期クロックに相当するクロックを生成し、これを用いる構成としてもよい。ただし、ゲーティング素子345を用いた方が低消費電力で動作させることができるので実用的である。
【0049】
図6は、変動補償器102のうちのHPF部分の構成を示している。HPF出力は、加算器204及び遅延器(ラッチ回路)206で構成した積分器で積算される。この積算値に、乗算器205及び202を用いてループフィルタ133から出力された周波数値と固定係数とを乗算し、減算器201によってHPFの入力からその値を減算することで、出力を入力にフィードバックする。減算器201の出力をラッチ回路203でラッチしたものをHPF出力とする。この構成では、入力周波数値が大きいほど閉ループゲインが高くなり、HPFのカットオフ周波数も高くなる。別の構成としては、閉ループ系のループゲインを乗算器205によって制御するのではなく、デジタルPLLが出力する同期クロックで積分器を動作させることでも実現できる。
【0050】
図7は、変動補償器102のうちのAGC部分の構成を示している。ラッチ回路212から出力されるAGC出力は、全波整流器215を通り、全波整流器215の出力と目標振幅値との差を減算器214で算出することで、誤差が生成される。この誤差に、乗算器216及び217により、ループフィルタ133が出力する周波数値と固定定数とを乗算し、その後、その値を、加算器213と遅延器(ラッチ回路)218で構成された積分器で積分する。この結果を、乗算器211によりAGC入力にフィードバックすることで、誤差が0になるように乗算値が制御される。図7に示す構成では、周波数値が大きいほど、AGCループゲインが高くなり、オープンループ特性のカットオフ周波数が高くなる。
【0051】
AGCの別の構成方法としては、閉ループ系のループゲインを乗算器216によって制御するのではなく、デジタルPLLが出力する同期クロックで積分器を動作させることでも実現できる。図3に示す構成の位相比較器132を用いてPLLを構成した場合には、位相比較器132への入力振幅に応じてPLLループのゲインが変動する。このため、位相比較器132よりも前段にAGCを配置して、入力振幅を一定に保つことが望ましい。情報再生装置100では、AGCのループ特性を、チャネルクロック周波数に依存して変化させることで、半径位置による特性の差が少なく均質な再生特性が得られるという利点がある。
【0052】
以下、情報再生装置における動作について説明する。CAV制御で回転させた光ディスク媒体107から情報を再生することを考える。光ディスク媒体107の最内周にPLLが同期しているときに、ループフィルタ133が出力する周波数値をFQとすると、最外周でPLLが同期しているときのループフィルタ133の出力周波数値は、2.4×FQとなる。図8は、変動補償器102におけるHPFの周波数特性を示している。最内周再生時には、変動補償器102に周波数値FQが入力され、その値がループゲインに乗算されることで、HPFのカットオフ周波数はfcとなる。最外周再生時には、変動補償器102に周波数値2.4×FQが入力され、その値がループゲインに乗算されることで、HPFのカットオフ周波数は2.4×fcとなる。HPFは、チャネル周波数に依存してシームレスにカットオフ周波数が制御され、チャネル周波数に応じた周波数特性が実現できる。
【0053】
図9は、位相比較器132に2T長のマーク/スペースが連続した信号が入力した際の動作波形を示している。位相比較器132は、図3に示す構成により、入力したデータ列から、エッジ近傍の振幅値を符号補正して出力する。検出する位相差が−πまでくると+πに戻り、検出レンジは±πとなる。この構成では、入力振幅によって出力振幅が変わるため、PLLループを組んだときに振幅変動によってループ特性が変わる場合がある。これを防ぐために、位相比較器前段にAGCを配置してもよい。
【0054】
図10は、情報再生装置100における各部の動作波形を示している。この例では、入力信号は、2T長のマーク/スペースが連続した信号である。A/D変換器101は、チャネルクロックよりも高い固定周波数でサンプリングを行い、チャネルクロックに同期しないデジタル信号列を出力する。補間器131に入力される補間位相は、同期クロックタイミングとシステムクロックsclkのタイミングとの誤差を表しており、のこぎり波状に変化する。また、NCO134で生成されるイネーブル信号ENは、Hレベル期間が続いた後に、不連続タイミングで一時的にLレベルに立ち下がる。ゲーティング素子345は、イネーブル信号ENのLレベル期間ではサンプリングクロックsclkのクロックパルスを出力しない。これにより、固定周波数のシステムクロックから、チャネルクロック周波数に応じた同期クロックが得られる。
【0055】
補間器131は、前記式(3)により、隣接する2つのサンプリング点と補間位相とから、チャネルクロックに同期した時点でのサンプリング値に対応する補間値を算出する。補間器131により、チャネルクロックに同期した時点でのサンプリング値に対応する補間値を生成することで、A/D変換器101でチャネルクロックに基づいてサンプリングを行ったのと同等なデータを得ることができる。補間器131における補間関数は、回路規模と補間精度とを勘案して決定する必要があるが、通常1次関数で問題ない。
【0056】
本実施形態では、デジタルPLL103のループ外に変動補償器102を配置している。このため、PLLループディレイが少なく、良好な追従特性を得ることができる。また、デジタルPLL103の前段に変動補償器102を配置し、変動補償器102にHPF機能を持たせることで、低周波ノイズによる同期クロックのジッタを最小に抑えることができる。変動補償器102の周波数特性を、ループフィルタ133が出力する周波数値に応じて制御することで、CAV再生時にチャネル周波数が大きく変化しても、良好なPLL追従特性を得ることができる。
【0057】
本実施形態の情報再生装置100は、CAV制御再生時にも安定に情報を検出することができるので、光ディスクからデータを再生する情報再生装置として好適に用いることができる。また、本実施形態では、PLLを、発振器を含めてデジタル化している。このため、経時変化や温度依存性がない均一特性のPLLが量産可能であり、情報再生装置の量産化が可能となる。
【0058】
以上、本発明をその好適な実施形態に基づいて説明したが、本発明の情報再生装置は、上記実施形態にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。
【図面の簡単な説明】
【0059】
【図1】本発明の一実施形態の情報再生装置の構成を示すブロック図。
【図2】補間器の構成を示すブロック図。
【図3】位相比較器の構成を示すブロック図。
【図4】ループフィルタの構成を示すブロック図。
【図5】数値制御発振器の構成を示すブロック図。
【図6】HPFの構成を示すブロック図。
【図7】AGCの構成を示すブロック図。
【図8】HPFの周波数特性を示すグラフ。
【図9】位相比較器の動作波形を示す波形図。
【図10】情報再生装置における各部の動作波形を示す波形図。
【図11】従来技術の再生装置の構成を示すブロック図。
【図12】従来技術の情報再生装置の構成を示すブロック図。
【符号の説明】
【0060】
100:情報再生装置
101:A/D変換器
102:変動補償器
103:デジタルPLL
104:2値化回路(PRML検出器)
105:ピックアップ
106:スピンドルモータ
107:ディスク媒体
131:補間器
132:位相比較器(PC)
133:ループフィルタ(LPF)
134:数値制御発振器(NCO)
【技術分野】
【0001】
本発明は、情報再生装置に関し、更に詳しくは、光ディスク等の読出し信号から情報を再生する情報再生装置に関する。
【背景技術】
【0002】
CDやDVDの普及により、個人が光ディスク媒体に大量の情報を記録し、或いは、光ディスク媒体から再生することは一般的なことになっている。これらのデジタル情報は、光ディスク媒体上に形成されたスパイラル形状の案内溝に沿って、微小なマーク列として記録されている。データ再生時には、媒体面に照射されたレーザの反射光を電気信号(以下、再生信号と呼ぶ)に変換し、再生信号に対して、種々のフィルタリング処理や復調処理を行い、1ビットのデジタル情報列を生成する。
【0003】
再生信号から、1ビットのデジタル情報列を得るためには、まず、再生信号に同期したクロックを、再生信号から抽出する必要がある。これは、たとえスピンドルの回転が正確であったとしても、ディスクの偏芯等により再生信号のチャネルレートがごくわずかにずれ、固定周波数のクロックタイミングでは識別すべき位置がずれてしまうためである。このような理由から、通常、PLL(Phase Locked Loop)と呼ばれる回路で、再生信号に同期したクロックを抽出する。この同期クロックタイミングで、例えば再生信号をあるしきい値で2値化して取り出すことで、1ビットのデジタル情報列が得られる。このデジタル情報列を復調した後、誤り訂正等を行うことで、最終的に映像や音楽情報が得られる。
【0004】
一般的なPLLは、位相比較器、ループフィルタ、電圧制御発振器(VCO:Voltage Controlled Oscillator)の3つを基本構成とする。PLLでは、位相比較器にて入力信号とVCO出力との位相差を生成し、ループフィルタによって位相差の高調波成分及び雑音を除去し、ループフィルタの出力に基づいてVCOの周波数を制御する帰還ループが形成される。この帰還ループにより、VCO出力が、入力信号に同期するように動作する。
【0005】
位相比較器、ループフィルタ、VCOのそれぞれの伝達特性を、Kp、F(s)、Kv/sとすると、PLLの開ループ伝達特性G(s)は、下記式(1)で表せる。
G(s)=Kp・Kv・F(s)/s (1)
また、閉ループ伝達特性H(s)は、下記式(2)で表せる。
H(s)=G(s)/(1+G(s)) (2)
開ループ伝達特性G(s)が1次の場合には、周波数引き込み過程が存在しないため、引き込みのレンジが狭く、速い応答速度と低ジッタとの双方を満足させることはできない。このため、ループフィルタの伝達特性F(s)として、ラグリードフィルタなどを用いて、通常2次以上の特性が選択される。ただし、ループ特性は、抵抗やキャパシター等によって決定する場合が多い。
【0006】
これまでのアナログPLL方式では、部品ばらつき及び環境温度によって特性が変化することに起因して、均一ループ特性のPLLを量産することが困難であった。また、アナログPLLでは、経年変化による特性劣化が避けられないという問題もあった。このような問題を回避できるPLLとしては、デジタルPLLがある。デジタルPLLは、例えば特許文献1に記載されている。
【0007】
図11は、従来のデジタルPLLを含む再生装置の構成を示している。この再生装置500では、光ディスク等から読み出されたアナログ信号は、A/D変換器501により、固定周波数のシステムクロックによってサンプリングされる。補間器502は、PLLクロック位相信号発生器506が出力するPLLクロック位相信号に応じて、A/D変換器501が出力するサンプリング値から、線形補間により、サンプリング位相をずらしたときの再生信号のサンプリング値を算出する。位相誤差検出器504は、補間器502が出力する補間値から位相差情報を算出する。この位相差情報は、ループフィルタ505に入力されて高周波成分が抑圧された後、PLLクロック位相信号発生器506に入力される。
【0008】
PLLクロック位相信号発生器506は、ループフィルタ505の出力に基づいて、のこぎり波状のPLLクロック位相信号を生成する。このPLLクロック位相信号によって補間器502の位相を制御することで、補間器502にて、システムクロックに同期した読出し信号のサンプリング値から、チャネルクロックに同期した読出し信号のサンプリング値に対応した補間値を生成できる。補間器502が出力する補間値は、2値化回路503に入力され、2値化回路503にて、記録情報が検出される。
【0009】
上記構成では、A/D変換器501のサンプリングクロックの位相と、読出し信号のチャネルクロックの位相とは無関係であり、PLLクロック位相信号を補間器502に帰還することにより、補間器502、位相誤差検出器504、ループフィルタ505、及び、PLLクロック位相信号発生器506でPLLループを構成している。この構成では、発振器も含めてデジタル化することができるので、同一特性で、かつ、環境変化に強いPLLを量産することが可能である。また、通常、アナログVCOは、非線形、すなわちKvがsの非線形関数であり、線形で広いキャプチャレンジのPLLを作ることが困難であったが、デジタル化によってこの問題も解消することができる。
【0010】
次に、ディスク回転制御に関して説明する。ディスクの回転制御方法には、主に2つの方式がある。すなわち、線速度を一定に保つCLV(Constant Linear Velocity)制御方式と、回転角速度を一定とするCAV(Constant Angular Velocity)制御方式である。ここでは、CDやDVDのような媒体上には線密度が一定で記録されているものとする。CLV制御は、内外周でスピンドル回転数が約2.4倍変化するため、ランダムアクセス時にスピンドル制御の待ち時間が発生する点、及び、これにより多くの電力が消費される点が問題となる。一方、CAV制御方式では、スピンドルを一定速度で回転させるため、回転制御にかかる待ち時間が0となりアクセス性が向上する。このような理由から、CAV制御方式を用いる装置が増えてきている。しかし、CLV制御で記録されたディスクを、CAV制御する場合、再生信号の同期クロック周波数はディスクの内周と外周とで約2.4倍変化するため、広いロックレンジとキャプチャレンジとを持つPLLが必要となる。
【0011】
PLLの位相比較器は、内部発振器のクロックタイミングと、入力信号をあるしきい値でコンパレートした信号との位相差を検出する。光ディスクの再生信号では、ディスク媒体とピックアップ間の伝送路特性により、記録密度が高いほどエッジの傾きが小さくなる。このため、コンパレートしきい値にずれが生じると、位相比較出力に位相ずれが発生し、出力の同期クロックに定常位相誤差が生じることになる。位相ずれの発生により、データの識別位置がずれるため、定常位相誤差の発生は、データ識別を誤る確率が増えることにつながる。
【0012】
コンパレートしきい値のずれは、主に再生信号に含まれる低周波成分によって発生する。記録符号自体に含まれる低周波の変動は、光ディスクの場合、周期的に挿入する同期パタンを数種類設けておき、直前までの記録データの0と1の割合が同じになるように同期パタンを選んで記録する等の方法で回避している。しかしながら、これによって低周波の変動を完全に抑えることはできず、読み取り用のビーム位置の制御系の乱れや、ディスク上の欠陥などによっても変動は発生する。
【0013】
上記変動の問題を解消するために、PLLの前段にHPF(High Pass Filter)を設け、低周波数帯域のノイズを除去する機能を付加するのが一般的である(例えば特許文献2参照)。図12に、特許文献2に記載の情報再生装置の構成を示す。光ディスク等から読み出されたアナログ信号は、A/D変換器511によって、VCO518が生成するクロックタイミングでサンプリングされる。サンプリング値は、DC帰還回路512に入力され、DC変動が抑圧される。その後、位相誤差検出器515に入力されて位相誤差が生成され、次段のループフィルタ516によって高周波成分が除去されてデジタル周波数情報が出力される。
【0014】
ループフィルタ516が出力するデジタル周波数情報は、D/A変換器517によりアナログ信号に変換されて、VCO518の発振周波数を制御する。A/D変換器511をVCO518が出力する同期クロックで動作させ、VCO518によってA/D変換器511のサンプリング位相を制御することにより、A/D変換器511とDC帰還回路512とを含めたPLLループが構成される。DC帰還回路512の出力は、PR(Partial Response)等化器513に入力されて所望のPRチャネルに等化されたのち、このチャネル特性を利用して最尤検出器514によって情報が検出される。情報再生装置510では、位相比較をする前にDC帰還などのHPF機能を付加することで、DCのレベル変動に依存せずに位相同期特性を安定化させることができ、安定した情報再生が可能となる。HPFをPLL前段に配置しても同様の効果がある。
【0015】
ここで、HPFは、制御帯域を上げるほど低域の減衰率が大きくなり、低域のノイズに対するPLLの安定性は高まる。しかし、HPFの制御帯域を上げ過ぎると、逆に、高い帯域のノイズに対する感度が高くなり、PLL同期クロックのジッタが増加し、同期はずれが発生する。従って、HPFの制御帯域には、最適解が存在する。また、光ディスクの再生信号に重畳する低周波数帯域ノイズは、主に媒体面の情報や形状に依存するものが多く、再生倍速数に比例する成分が主である。従って、HPFの制御帯域は、再生倍速に対して最適解が存在することになる。CAV方式で再生を行う場合、ディスク線速度がディスク内外周で約2.4倍変化し、CLV方式の再生でも、ロングシーク直後にスピンドルが低速になる前から再生する場合には、2.42=5.8倍の変化に対応する必要がある。これらの場合には、PLL前段のHPFの制御帯域は、倍速数に応じて変化させることが望ましい。
【0016】
【特許文献1】特開平10−27435号公報
【特許文献2】特開2006−40458号公報
【発明の開示】
【発明が解決しようとする課題】
【0017】
特許文献2に記載の情報再生装置510は、HPF(DC帰還回路512)を含めた位相同期ループとなっている。このため、デジタル構成のHPFは、入力信号に同期したクロックで動作し、ループ特性も倍速に依存して変化する。しかし、特許文献2に記載の情報再生装置510では、PLLループ中にHPFを挿入しているため、これによってPLLループディレイが増加し、PLLとしての追従性能が悪くなるという問題がある。追従性能を改善するためには、PLLのループ帯域を上げればよいが、その場合にはノイズに対して弱くなるという問題が発生する。HPFをPLLループの外に出した構成の場合、PLLループディレイは短縮されるが、倍速数に応じたHPFループ特性が確保できない。
【0018】
本発明は、上記従来技術の問題点を解消し、PLLループディレイを増加させることなく、CAV再生時にも安定的に情報を検出できる情報再生装置を提供することを目的とする。
【0019】
また、本発明は、上記目的を達成した上で、同一特性で経年変化がなく、量産可能なPLLを含む情報検出装置を提供することを目的とする。
【課題を解決するための手段】
【0020】
上記目的を達成するために、本発明の情報再生装置は、チャネル周波数が変化するアナログ信号からデジタル情報を再生する情報再生装置であって、前記アナログ信号を固定周波数のシステムクロックでサンプリングし、デジタル信号に変換するA/D変換器と、前記A/D変換器が出力するデジタル信号の変動を抑圧する内部帰還型の変動補償器と、前記変動補償器が出力するデジタル信号から、前記チャネル周波数に同期したタイミングでの前記アナログ信号のサンプリング値を補間生成し、該補間生成した補間値に基づいて前記チャネル周波数の同期クロックを生成すると共に、前記補間生成に用いる補間位相信号を生成するデジタルPLLと、前記補間値と前記同期クロックとに基づいて、前記デジタル情報を識別する復調器とを備え、前記変動補償器の周波数特性を、前記デジタルPLLが生成する同期クロックの周波数に依存して制御することを特徴とする。
【0021】
本発明の情報再生装置では、PLLをデジタルPLLで構成し、PLLループの外側に、変動補償器を配置する。変動補償器により、A/D変換器でサンプリングされたサンプリングデータ列(デジタル信号)の変動を抑圧することで、ノイズ等によって読出し信号に変動が生じる場合でも、復調器にて、読出し信号を正しく識別できる。このとき、変動補償器はPLLループの外側に配置されているため、PLLループディレイは、変動補償器によっては増加せず、PLLの追従性能の低下を招かずに、デジタル信号の変動を抑圧できる。また、変動補償器の周波数特性を、デジタルPLLが生成する同期クロックの周波数に依存して制御することで、チャネル周波数に変化が生じたときでも、そのチャネル周波数に応じた変動抑圧特性が実現でき、安定的な情報再生が可能となる。更に、PLLを、発振器を含めてデジタル化することで、同一特性で経年変化がなく、量産可能なPLLを含む情報再生装置を得ることができる。
【0022】
本発明の情報再生装置では、前記変動補償器は、前記同期クロック周波数によりカットオフ周波数が制御できるHPF(High Pass Filter)を含む構成を採用することができる。HPFにより、A/D変換器が出力するデジタル信号の低周波数の変動を抑圧することで、デジタルPLLの位相同期特性を、DCのレベル変動に依存せずに安定化させることができ、安定した情報再生が可能となる。また、チャネル周波数に依存して、HPFのカットオフ周波数を制御することで、例えばCAV制御時に、外周再生時と内周再生時とで、適切なHPF特性を実現できる。
【0023】
本発明の情報再生装置では、前記変動補償器は、前記同期クロック周波数によりループ特性が制御できるAGC(Auto Gain Controller)を含む構成を採用できる。AGCにより、デジタルPLLに入力するデジタル信号の振幅を一定に保つことで、振幅変化によるPLLループ特性の変化を回避することができる。
【0024】
本発明の情報再生装置では、前記デジタルPLLが、前記変動補償器が出力するデジタル信号と前記補間位相信号とに基づいて、前記補間値を生成する補間器と、該補間器が生成した補間値と前記同期クロックとの位相誤差を生成する位相比較器と、該位相比較器が出力する位相誤差に基づいて周波数値を生成するループフィルタと、該ループフィルタが出力する周波数値に基づいて、前記同期クロックと前記補間位相信号とを生成する数値制御発振器とを含む構成を採用することができる。
【0025】
本発明の情報再生装置では、前記位相比較器は、前記補間値に基づいて前記アナログ信号のエッジを検出し、該エッジが検出されたタイミングで、前記補間値に基づいて位相誤差を生成する構成を採用できる。この場合、例えばエッジ以外のタイミングでは、位相誤差をエッジタイミングでの位相誤差に保持することで、読出し信号に様々な周波数が混在する場合でも、PLLループ特性が変化することを防ぐことができる。
【0026】
本発明の情報再生装置では、前記ループフィルタが、積分器と、1次のローパスフィルタとで構成される構成を採用できる。この場合、ループフィルタが、1次のローパスフィルタを含むことで、位相誤差の高次ノイズを圧縮することができる。
【0027】
本発明の情報再生装置では、前記数値制御発振器が、N+1ビット(Nは自然数)の演算結果を出力する加算器と、該加算器が出力する値を2Nで割った余りを出力するモジュロ演算器と、該モジュロ演算器が出力する余り値を前記システムクロックの1クロック分遅延する遅延器と、該遅延器の出力に固定係数を乗算する乗算器とを含み、前記加算器によって、前記ループフィルタが出力する周波数値と前記遅延器が出力する余り値とを加算し、前記乗算器が出力する値を補間位相信号として前記補間器に帰還する構成を採用できる。また、前記数値制御発振器は、前記加算器が出力するN+1ビットの加算結果の最上位ビットと前記システムクロックとに基づいて、前記同期クロックを生成する構成を採用できる。
【0028】
本発明の情報再生装置は、線密度一定で情報が記録されたディスク媒体をCAV(Constant Angular Velocity)回転制御させるための機構と、前記ディスク媒体から記録情報を読み出し、該読み出した記録情報を前記アナログ情報として前記A/D変換器に入力するピックアップ手段とを備える構成を採用できる。CAV制御方式では、ディスク媒体の最内周と最外周とで、読出し信号のチャネル周波数は約2.4倍変化することになるが、変動補償器の周波数特性を、同期クロックの周波数に依存して制御することで、CAV再生において、安定的な情報再生が可能となる。
【発明の効果】
【0029】
本発明の情報再生装置では、PLLをデジタル回路で構成し、PLLループの外側に、A/D変換器でサンプリングされたサンプリングデータ列(デジタル信号)の変動を抑圧する変動補償器を配置する。このようにすることで、PLLのループディレイを増加させることなく、すなわちPLLの追従性能を低下させることなく、デジタル信号の変動を抑圧することができる。また、変動補償器の周波数特性を、デジタルPLLが生成する同期クロックの周波数に依存して制御することで、チャネル周波数に変化が生じたときでも、そのチャネル周波数に応じた変動抑圧特性が実現でき、安定的な情報再生が可能となる。更に、PLLを、発振器を含めてデジタル化することで、同一特性で経年変化がなく、量産可能なPLLを含む情報再生装置を得ることができる。
【発明を実施するための最良の形態】
【0030】
以下、図面を参照し、本発明の実施の形態を詳細に説明する。図1は、本発明の一実施形態のPLL回路を含む情報再生装置の構成を示している。情報再生装置100は、A/D変換器101、変動補償器102、デジタルPLL103、2値化回路104、光ピックアップ105、及び、スピンドルモータ106を有する。デジタルPLL103は、補間器131、位相比較器132、ループフィルタ133、及び、数値制御発振器(NCO:Numerical Controlled Oscillator)134を有する。
【0031】
スピンドルモータ106は、光ディスク媒体107を回転させる。光ディスク媒体107には、線速度一定で情報が記録されており、スピンドルモータ106の回転制御方式は、CAV回転制御方式とする。光ピックアップ105は、光ディスク媒体107の記録面に集光ビームを照射し、その反射光を受光して、反射光量に応じたアナログ電気信号を出力する。記録面に照射する集光ビームは、図示しないアクチュエーターサーボにより、ディスク面に対して、フォーカス方向及びトラッキング方向に正確に位置決めされる。光ピックアップ105が出力するアナログ電気信号(読出し信号)は、図示しないプリアンプによって増幅され、アナログフィルタによって高域ブースト等化及び帯域制限処理がなされ、A/D変換器101に入力される。
【0032】
A/D変換器101は、読出し信号を、システムクロック(サンプリングクロック)sclkに同期してサンプリングし、デジタル信号を出力する。システムクロックsclkは、読出し信号のチャネルクロック位相とは無関係な固定周波数のクロック信号である。このシステムクロックsclkの周波数は、読出し信号に同期した同期クロックの周波数よりも高い周波数とする。つまり、A/D変換器101は、オーバーサンプリングで、読出し信号をサンプリングする。システムクロックsclkの周波数を同期クロックの周波数よりも高くするのは、オーバーサンプリング後に情報を抜き取ることは容易であるが、少ないサンプリングデータ系列にデータを挿入することは困難なためである。
【0033】
A/D変換器101が出力するオーバーサンプリングされたデジタル信号は、変動補償器102に入力される。変動補償器102は、入力デジタル信号の各種変動を抑圧する。特に、DC変動を抑圧するために、変動補償器102をHPFを含む構成とすると大きな効果が得られる。また、変動補償器102には、振幅変動を抑圧するためにAGC(Auto Gain Controller)を追加してもよい。更に、アシンメトリずれを抑圧するフィルタを追加してもよい。変動補償器102にて各種変動が抑圧されたデジタル信号は、補間器131に入力される。補間器131は、入力したデジタル信号と、NCO134から入力する補間位相情報とに基づいて、読出し信号を、読出し信号に同期したタイミングでサンプルした場合と等価な値を補間生成する。
【0034】
位相比較器132は、補間器131が出力する補間値を入力し、同期クロックと補間値との位相誤差を生成する。位相誤差は、ループフィルタ133に入力され、ループフィルタ133にて高周波成分が抑圧されて周波数情報が生成される。NCO134は、ループフィルタ133から入力する周波数情報に基づいて、同期クロックを生成する。NCO134が出力する同期クロックは、システムクロックsclkのクロックパルスが周期的に欠けたクロック信号である。
【0035】
また、NCO134は、サンプリングクロックsclkと同期クロックとの位相誤差を示す、のこぎり波状の位相補間信号を出力する。NCO134が出力する補間位相信号は、補間器131にフィードバックされ、位相誤差が0になるように、PLLループが構成される。情報再生装置100では、A/D変換器101、変動補償器102、補間器131、及び、NCO134をシステムクロックsclkで動作させ、位相比較器132及びループフィルタ133を、NCO134が出力する同期クロックで動作させる。
【0036】
補間器131が同期するチャネルクロックに同期したデジタル信号列は、2値化回路104に入力され、2値化回路104にて情報が検出される。2値化回路104は、例えば、PRMLのような最尤検出により2値データを検出回路として構成されることが望ましい。ただし、2値化回路104における2値データの検出方法としては、最尤検出以外の方法を用いることもできる。ループフィルタ133が出力する周波数情報は、変動補償器102に入力され、変動補償器102は、入力する周波数情報に基づいて、補償フィルタの周波数特性を制御する。変動補償器102は、PLLループの外側に配置されているため、例えば補償フィルタとしてHPFとAGCとアシンメトリ補償器との3つを従属に接続しても、ループディレイには影響が出ない。
【0037】
なお、上記では、情報再生装置100は、光ディスクからの情報を再生する光ディスク用の情報再生装置として説明したが、情報再生装置100は、光ディスク用の情報再生装置には限定されない。A/D変換器101に入力する信号は、磁気ディスクの再生信号でもよいし、他のベースバンド伝送方式で伝送されたアナログ信号でもかまわない。
【0038】
図2は、補間器131の構成を示している。補間器131は、遅延器(ラッチ回路)311と、加算器312と、減算器313と、乗算器314とで構成される。補間器131は、変動補償器102からの入力信号Xiと、入力信号Xiを遅延器311でサンプリングクロックsclkの1クロック分だけ遅延した信号Xi−1と、NCO134から入力する補間位相φiとに基づいて、補間値yiを生成する。補間位相φiは、2πで規格化されており、0≦φi<1である。図2に示す構成の補間器131が出力する補間値yiは、下記式(3)で表すことができる。
yi=xi−1+(xi−xi−1)×φi (3)
図2に示す構成では、補間器131は、線形補間により補間値を生成しているが、スプライン補間などの高次関数を用いて補間値を生成してよい。高次関数を用いた場合には、補間精度を上げることができるが、通常は、線形補間で十分である。
【0039】
図3は、位相比較器132の構成を示している。位相比較器132は、補間器131が出力する補間値(デジタル信号列)に基づいて極性の変化タイミングを検出し、そのタイミングのデジタル信号の振幅値から位相誤差を生成する。位相比較器132に入力されたデジタル信号は、絶対値算出器321にてその絶対値が演算される。ラッチ回路(遅延器)322は、同期クロックに基づいて動作しており、絶対値算出器321が出力する絶対値を、同期クロックの1クロック分遅らせて出力する。
【0040】
比較器323は、絶対値算出器321から出力される絶対値|Xi|と、遅延器322が出力する1クロック前の絶対値|Xi−1|とを比較する。セレクタ324には、絶対値算出器321が出力する絶対値|Xi|に乗算器325で「−1」をかけた値(−|Xi|)と、遅延器322が出力する1クロック前の絶対値|Xi−1|とが入力される。セレクタ324が出力する値は、比較器323での比較結果に基づいて決定され、セレクタ324は、|Xi|>|Xi−1|のときは|Xi−1|を出力し、|Xi−1|>|Xi|のときは−|Xi|を出力する。
【0041】
一方、ラッチ回路327には、位相比較器132に入力されたデジタル信号のうちの符号を表すビットが入力される。ラッチ回路327は、同期クロックに基づいて動作しており、入力された符号ビットを、1クロック分遅らせて出力する。排他的論理和326には、現在のデジタル信号の符号ビットと、ラッチ回路327を介して入力する1クロック前の符号ビットとが入力される。排他的論理和326は、現在の入力デジタル信号の符号と1クロック前の入力デジタル信号の符号との排他的論理和により、符号が反転する時点、すなわち入力信号のエッジを検出する。
【0042】
排他的論理和326の出力は、ラッチ回路328のイネーブル信号ENとして用いられ、ラッチ回路328は、イネーブル信号ENがHレベルのとき、つまり入力信号のエッジのタイミングで、同期クロックに従って、セレクタ324の出力をラッチする。ラッチ回路328は、ラッチしたセレクタ324の出力を、次にイネーブル信号ENがHレベルとなるまで保持する。位相比較器132は、ラッチ回路328がラッチし保持するデータを、位相誤差信号として出力する。
【0043】
ここで、光ディスクの再生信号には様々な周波数が混在しており、通常のPLL回路で位相同期をかけると、位相比較頻度によってPLLのループ特性が変化する。位相比較器132では、エッジ以外のタイミングでは、位相誤差を、ラッチ回路328にてホールドすることで、PLLのループ特性の変化を防いでいる。ただし、データ再生中に、ディフェクト等で入力信号が途絶えたときに、直前の位相誤差がそのまま長期間維持されると、同期クロック周波数が大きくずれ、入力信号が復帰した際に、同期に要する時間が長くなる可能性がある。これを防ぐために、カウンタを用いて、エッジが検出される間隔を計測し、エッジ検出間隔がしきい値を超えたときに、ラッチ回路328をリセットする機能を付加してもよい。この構成の位相比較器132の位相差検出レンジは、±πとなるが、レンジを広げた位相周波数比較器構成にしてもよい。
【0044】
図4は、ループフィルタ133の構成を示している。ループフィルタ133は、加算器
331と、クロック1周期分だけ出力を遅延する遅延器(ラッチ回路)332と、乗算器333とで構成される。z=exp(jωT)、Tはデジタル回路動作周期とすると、図4に示す構成のループフィルタ133の伝達関数F(z)は、下記式(4)で示すことができる。
F(z)={K2Z-1/(1−Z-1)}+K1Z-1/{1−(1−K1)Z-1} (4)
式(4)において、第1項は積分器であり、第2項は1次のローパスフィルタとなる。第2項は、1次ローパスフィルタではなく、単にK1としてもよいが、その場合には、高域のノイズ圧縮効果が低減する。
【0045】
図5は、NCO134の構成例を示している。加算器341は、ループフィルタ133が出力するデジタル周波数値と、遅延器(ラッチ回路)343の出力とを加算して出力する。加算器331が出力するデータは、遅延器343がNビットのバス幅で、デジタル周波数値がNビット以下のバス幅とすると、N+1ビットのバス幅となる。加算器341の出力は、モジュロ演算器342に入力される。モジュロ演算器342は、加算器341の出力を2Nで割った余りを出力する。
【0046】
遅延器343は、システムクロックsclkに同期して動作しており、モジュロ演算器342が出力する2Nで除算した余りを、1クロック分遅らせて出力する。乗算器344は、遅延器343が出力する値に固定係数Bを乗じて出力する。NCO134は、乗算器344の出力を、位相補間情報として出力する。この補間位相情報は、のこぎり波状の信号となり、デジタル周波数値に逆比例してのこぎり波周期が変化する。
【0047】
加算器341が出力するN+1ビットの値(符号なし)のうちの最上位ビットMSBは、ゲーティング素子345のイネーブル信号ENとして用いる。ゲーティング素子345は、サンプリングクロックsclkとイネーブル信号ENとの論理積を出力する。イネーブル信号ENは、例えばサンプリングクロックsclkのクロックパルス10個のうちの1個に対応した期間だけLレベルになり、ゲーティング素子345は、周期的にクロックパルスが欠けたクロック信号を、同期クロックとして出力する。
【0048】
なお、同期クロックに基づいて動作する回路については、NCO134で生成された同期クロックを用いるのに代えて、システムクロックsclkとNCO134が生成するイネーブル信号ENとを各回路に入力し、各回路内で同期クロックに相当するクロックを生成し、これを用いる構成としてもよい。ただし、ゲーティング素子345を用いた方が低消費電力で動作させることができるので実用的である。
【0049】
図6は、変動補償器102のうちのHPF部分の構成を示している。HPF出力は、加算器204及び遅延器(ラッチ回路)206で構成した積分器で積算される。この積算値に、乗算器205及び202を用いてループフィルタ133から出力された周波数値と固定係数とを乗算し、減算器201によってHPFの入力からその値を減算することで、出力を入力にフィードバックする。減算器201の出力をラッチ回路203でラッチしたものをHPF出力とする。この構成では、入力周波数値が大きいほど閉ループゲインが高くなり、HPFのカットオフ周波数も高くなる。別の構成としては、閉ループ系のループゲインを乗算器205によって制御するのではなく、デジタルPLLが出力する同期クロックで積分器を動作させることでも実現できる。
【0050】
図7は、変動補償器102のうちのAGC部分の構成を示している。ラッチ回路212から出力されるAGC出力は、全波整流器215を通り、全波整流器215の出力と目標振幅値との差を減算器214で算出することで、誤差が生成される。この誤差に、乗算器216及び217により、ループフィルタ133が出力する周波数値と固定定数とを乗算し、その後、その値を、加算器213と遅延器(ラッチ回路)218で構成された積分器で積分する。この結果を、乗算器211によりAGC入力にフィードバックすることで、誤差が0になるように乗算値が制御される。図7に示す構成では、周波数値が大きいほど、AGCループゲインが高くなり、オープンループ特性のカットオフ周波数が高くなる。
【0051】
AGCの別の構成方法としては、閉ループ系のループゲインを乗算器216によって制御するのではなく、デジタルPLLが出力する同期クロックで積分器を動作させることでも実現できる。図3に示す構成の位相比較器132を用いてPLLを構成した場合には、位相比較器132への入力振幅に応じてPLLループのゲインが変動する。このため、位相比較器132よりも前段にAGCを配置して、入力振幅を一定に保つことが望ましい。情報再生装置100では、AGCのループ特性を、チャネルクロック周波数に依存して変化させることで、半径位置による特性の差が少なく均質な再生特性が得られるという利点がある。
【0052】
以下、情報再生装置における動作について説明する。CAV制御で回転させた光ディスク媒体107から情報を再生することを考える。光ディスク媒体107の最内周にPLLが同期しているときに、ループフィルタ133が出力する周波数値をFQとすると、最外周でPLLが同期しているときのループフィルタ133の出力周波数値は、2.4×FQとなる。図8は、変動補償器102におけるHPFの周波数特性を示している。最内周再生時には、変動補償器102に周波数値FQが入力され、その値がループゲインに乗算されることで、HPFのカットオフ周波数はfcとなる。最外周再生時には、変動補償器102に周波数値2.4×FQが入力され、その値がループゲインに乗算されることで、HPFのカットオフ周波数は2.4×fcとなる。HPFは、チャネル周波数に依存してシームレスにカットオフ周波数が制御され、チャネル周波数に応じた周波数特性が実現できる。
【0053】
図9は、位相比較器132に2T長のマーク/スペースが連続した信号が入力した際の動作波形を示している。位相比較器132は、図3に示す構成により、入力したデータ列から、エッジ近傍の振幅値を符号補正して出力する。検出する位相差が−πまでくると+πに戻り、検出レンジは±πとなる。この構成では、入力振幅によって出力振幅が変わるため、PLLループを組んだときに振幅変動によってループ特性が変わる場合がある。これを防ぐために、位相比較器前段にAGCを配置してもよい。
【0054】
図10は、情報再生装置100における各部の動作波形を示している。この例では、入力信号は、2T長のマーク/スペースが連続した信号である。A/D変換器101は、チャネルクロックよりも高い固定周波数でサンプリングを行い、チャネルクロックに同期しないデジタル信号列を出力する。補間器131に入力される補間位相は、同期クロックタイミングとシステムクロックsclkのタイミングとの誤差を表しており、のこぎり波状に変化する。また、NCO134で生成されるイネーブル信号ENは、Hレベル期間が続いた後に、不連続タイミングで一時的にLレベルに立ち下がる。ゲーティング素子345は、イネーブル信号ENのLレベル期間ではサンプリングクロックsclkのクロックパルスを出力しない。これにより、固定周波数のシステムクロックから、チャネルクロック周波数に応じた同期クロックが得られる。
【0055】
補間器131は、前記式(3)により、隣接する2つのサンプリング点と補間位相とから、チャネルクロックに同期した時点でのサンプリング値に対応する補間値を算出する。補間器131により、チャネルクロックに同期した時点でのサンプリング値に対応する補間値を生成することで、A/D変換器101でチャネルクロックに基づいてサンプリングを行ったのと同等なデータを得ることができる。補間器131における補間関数は、回路規模と補間精度とを勘案して決定する必要があるが、通常1次関数で問題ない。
【0056】
本実施形態では、デジタルPLL103のループ外に変動補償器102を配置している。このため、PLLループディレイが少なく、良好な追従特性を得ることができる。また、デジタルPLL103の前段に変動補償器102を配置し、変動補償器102にHPF機能を持たせることで、低周波ノイズによる同期クロックのジッタを最小に抑えることができる。変動補償器102の周波数特性を、ループフィルタ133が出力する周波数値に応じて制御することで、CAV再生時にチャネル周波数が大きく変化しても、良好なPLL追従特性を得ることができる。
【0057】
本実施形態の情報再生装置100は、CAV制御再生時にも安定に情報を検出することができるので、光ディスクからデータを再生する情報再生装置として好適に用いることができる。また、本実施形態では、PLLを、発振器を含めてデジタル化している。このため、経時変化や温度依存性がない均一特性のPLLが量産可能であり、情報再生装置の量産化が可能となる。
【0058】
以上、本発明をその好適な実施形態に基づいて説明したが、本発明の情報再生装置は、上記実施形態にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。
【図面の簡単な説明】
【0059】
【図1】本発明の一実施形態の情報再生装置の構成を示すブロック図。
【図2】補間器の構成を示すブロック図。
【図3】位相比較器の構成を示すブロック図。
【図4】ループフィルタの構成を示すブロック図。
【図5】数値制御発振器の構成を示すブロック図。
【図6】HPFの構成を示すブロック図。
【図7】AGCの構成を示すブロック図。
【図8】HPFの周波数特性を示すグラフ。
【図9】位相比較器の動作波形を示す波形図。
【図10】情報再生装置における各部の動作波形を示す波形図。
【図11】従来技術の再生装置の構成を示すブロック図。
【図12】従来技術の情報再生装置の構成を示すブロック図。
【符号の説明】
【0060】
100:情報再生装置
101:A/D変換器
102:変動補償器
103:デジタルPLL
104:2値化回路(PRML検出器)
105:ピックアップ
106:スピンドルモータ
107:ディスク媒体
131:補間器
132:位相比較器(PC)
133:ループフィルタ(LPF)
134:数値制御発振器(NCO)
【特許請求の範囲】
【請求項1】
チャネル周波数が変化するアナログ信号からデジタル情報を再生する情報再生装置であって、
前記アナログ信号を固定周波数のシステムクロックでサンプリングし、デジタル信号に変換するA/D変換器と、
前記A/D変換器が出力するデジタル信号の変動を抑圧する内部帰還型の変動補償器と、
前記変動補償器が出力するデジタル信号から、前記チャネル周波数に同期したタイミングでの前記アナログ信号のサンプリング値を補間生成し、該補間生成した補間値に基づいて前記チャネル周波数の同期クロックを生成すると共に、前記補間生成に用いる補間位相信号を生成するデジタルPLLと、
前記補間値と前記同期クロックとに基づいて、前記デジタル情報を識別する復調器とを備え、
前記変動補償器の周波数特性を、前記デジタルPLLが生成する同期クロックの周波数に依存して制御することを特徴とする情報再生装置。
【請求項2】
前記変動補償器は、前記同期クロック周波数によりカットオフ周波数が制御できるHPF(High Pass Filter)を含む、請求項1に記載の情報再生装置。
【請求項3】
前記変動補償器は、前記同期クロック周波数によりループ特性が制御できるAGC(Auto Gain Controller)を含む、請求項1に記載の情報再生装置。
【請求項4】
前記デジタルPLLが、前記変動補償器が出力するデジタル信号と前記補間位相信号とに基づいて、前記補間値を生成する補間器と、該補間器が生成した補間値と前記同期クロックとの位相誤差を生成する位相比較器と、該位相比較器が出力する位相誤差に基づいて周波数値を生成するループフィルタと、該ループフィルタが出力する周波数値に基づいて、前記同期クロックと前記補間位相信号とを生成する数値制御発振器とを含む、請求項1に記載の情報再生装置。
【請求項5】
前記位相比較器は、前記補間値に基づいて前記アナログ信号のエッジを検出し、該エッジが検出されたタイミングで、前記補間値に基づいて位相誤差を生成する、請求項4に記載の情報再生装置。
【請求項6】
前記ループフィルタが、積分器と、1次のローパスフィルタとで構成される、請求項4に記載の情報再生装置。
【請求項7】
前記数値制御発振器が、N+1ビット(Nは自然数)の演算結果を出力する加算器と、該加算器が出力する値を2Nで割った余りを出力するモジュロ演算器と、該モジュロ演算器が出力する余り値を前記システムクロックの1クロック分遅延する遅延器と、該遅延器の出力に固定係数を乗算する乗算器とを含み、前記加算器によって、前記ループフィルタが出力する周波数値と前記遅延器が出力する余り値とを加算し、前記乗算器が出力する値を補間位相信号として前記補間器に帰還する、請求項4に記載の情報再生装置。
【請求項8】
前記数値制御発振器は、前記加算器が出力するN+1ビットの加算結果の最上位ビットと前記システムクロックとに基づいて、前記同期クロックを生成する、請求項7に記載の情報再生装置。
【請求項9】
線密度一定で情報が記録されたディスク媒体をCAV(Constant Angular Velocity)回転制御させるための機構と、前記ディスク媒体から記録情報を読み出し、該読み出した記録情報を前記アナログ情報として前記A/D変換器に入力するピックアップ手段とを備える、請求項1に記載の情報再生装置。
【請求項1】
チャネル周波数が変化するアナログ信号からデジタル情報を再生する情報再生装置であって、
前記アナログ信号を固定周波数のシステムクロックでサンプリングし、デジタル信号に変換するA/D変換器と、
前記A/D変換器が出力するデジタル信号の変動を抑圧する内部帰還型の変動補償器と、
前記変動補償器が出力するデジタル信号から、前記チャネル周波数に同期したタイミングでの前記アナログ信号のサンプリング値を補間生成し、該補間生成した補間値に基づいて前記チャネル周波数の同期クロックを生成すると共に、前記補間生成に用いる補間位相信号を生成するデジタルPLLと、
前記補間値と前記同期クロックとに基づいて、前記デジタル情報を識別する復調器とを備え、
前記変動補償器の周波数特性を、前記デジタルPLLが生成する同期クロックの周波数に依存して制御することを特徴とする情報再生装置。
【請求項2】
前記変動補償器は、前記同期クロック周波数によりカットオフ周波数が制御できるHPF(High Pass Filter)を含む、請求項1に記載の情報再生装置。
【請求項3】
前記変動補償器は、前記同期クロック周波数によりループ特性が制御できるAGC(Auto Gain Controller)を含む、請求項1に記載の情報再生装置。
【請求項4】
前記デジタルPLLが、前記変動補償器が出力するデジタル信号と前記補間位相信号とに基づいて、前記補間値を生成する補間器と、該補間器が生成した補間値と前記同期クロックとの位相誤差を生成する位相比較器と、該位相比較器が出力する位相誤差に基づいて周波数値を生成するループフィルタと、該ループフィルタが出力する周波数値に基づいて、前記同期クロックと前記補間位相信号とを生成する数値制御発振器とを含む、請求項1に記載の情報再生装置。
【請求項5】
前記位相比較器は、前記補間値に基づいて前記アナログ信号のエッジを検出し、該エッジが検出されたタイミングで、前記補間値に基づいて位相誤差を生成する、請求項4に記載の情報再生装置。
【請求項6】
前記ループフィルタが、積分器と、1次のローパスフィルタとで構成される、請求項4に記載の情報再生装置。
【請求項7】
前記数値制御発振器が、N+1ビット(Nは自然数)の演算結果を出力する加算器と、該加算器が出力する値を2Nで割った余りを出力するモジュロ演算器と、該モジュロ演算器が出力する余り値を前記システムクロックの1クロック分遅延する遅延器と、該遅延器の出力に固定係数を乗算する乗算器とを含み、前記加算器によって、前記ループフィルタが出力する周波数値と前記遅延器が出力する余り値とを加算し、前記乗算器が出力する値を補間位相信号として前記補間器に帰還する、請求項4に記載の情報再生装置。
【請求項8】
前記数値制御発振器は、前記加算器が出力するN+1ビットの加算結果の最上位ビットと前記システムクロックとに基づいて、前記同期クロックを生成する、請求項7に記載の情報再生装置。
【請求項9】
線密度一定で情報が記録されたディスク媒体をCAV(Constant Angular Velocity)回転制御させるための機構と、前記ディスク媒体から記録情報を読み出し、該読み出した記録情報を前記アナログ情報として前記A/D変換器に入力するピックアップ手段とを備える、請求項1に記載の情報再生装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2008−165855(P2008−165855A)
【公開日】平成20年7月17日(2008.7.17)
【国際特許分類】
【出願番号】特願2006−351372(P2006−351372)
【出願日】平成18年12月27日(2006.12.27)
【出願人】(000004237)日本電気株式会社 (19,353)
【Fターム(参考)】
【公開日】平成20年7月17日(2008.7.17)
【国際特許分類】
【出願日】平成18年12月27日(2006.12.27)
【出願人】(000004237)日本電気株式会社 (19,353)
【Fターム(参考)】
[ Back to top ]