情報処理装置、外部装置、ホスト装置、及び通信方法
【課題】回路規模を増大させることなく一対多の通信を行う。
【解決手段】 ホストデバイス１０には、メモリカード２０を装着する複数の装着部１１が設けられている。装着部１１に挿入されたメモリカード２０は、一組の信号線ＣＬＫ（クロック），ＢＳ（バスステート），ＤＩＯ（データ入出力）を共有している。ホストデバイス１０は、どのメモリカード２０と通信しているために夫々のメモリカード２０に識別子を割り当てる。識別子の割り当ては、メモリカード２０の挿抜を検出する信号線ＸＩＮＳで行われる。
【解決手段】 ホストデバイス１０には、メモリカード２０を装着する複数の装着部１１が設けられている。装着部１１に挿入されたメモリカード２０は、一組の信号線ＣＬＫ（クロック），ＢＳ（バスステート），ＤＩＯ（データ入出力）を共有している。ホストデバイス１０は、どのメモリカード２０と通信しているために夫々のメモリカード２０に識別子を割り当てる。識別子の割り当ては、メモリカード２０の挿抜を検出する信号線ＸＩＮＳで行われる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置、外部装置、ホスト装置、及び通信方法に関し、特に、コンピュータ等のホスト装置のデータ伝送用の信号線を共有して装着される複数のメモリカード等の外部装置とを備える情報処理装置、このような情報処理装置に用いられる外部装置、ホスト装置、及び外部装置とホスト装置との間の通信方法に関する。
【背景技術】
【０００２】
従来より、コンピュータ等のホスト装置に接続される外部装置として、いわゆるメモリカードと呼ばれるリムーバブルなカード型のメモリが知られている。メモリカードの一つであるメモリスティック（登録商標）は、内蔵するフラッシュメモリに静止画像データ、動画像データ、音声データ、音楽データ等の各種デジタルデータを格納することができる。このメモリスティック等のメモリカードは、ホスト装置としての例えば情報携帯端末、デスクトップ型コンピュータ、ノート型コンピュータ、携帯電話機、オーディオ装置、ディジタルカメラ、ビデオカメラ、その他の家電装置などの電子機器に装着される外部装置である外部記憶メディアとして機能する。
【０００３】
ホストデバイスはメモリカードに記録されたデータの読み書きを行う。従来のメモリカード６０とホストデバイス７０を図１９に示す。ホストデバイス７０は、ホスト側インターフェース７４を介してメモリカード６０と接続される。この場合、具体的には、ホストデバイス７０側に設けられたメモリカードスロットにメモリカード６０が装着されることにより端子や接続ピン等が電気的及び機械的に接続されるものである。レジスタ７５は、メモリカード６０の内部状態、メモリカード６０のコマンド動作のパラメータ、メモリカード６０の管理情報などを記録する。ホストコントローラ７３は、レジスタ７５に記録された情報を元にメモリカード６０を制御する。データ処理部７６は、ホストコントローラ５３の指示に従ってデータに所定の処理を施す。挿抜検出回路７２は、ホストデバイス７０にメモリカード６０が装着されたことを信号線ＸＩＮＳの電圧の変化により検出する。ホストデバイス７０側の信号線ＸＩＮＳにはプルアップ抵抗Ｒ１が設けられており、メモリカードが挿入されていないときには信号線ＸＩＮＳは“Ｈｉｇｈレベル”になっている。一方、信号線ＸＩＮＳに接続されるメモリカード７０側の端子は接地されている。従って、メモリカード７０を挿入すると、信号線ＸＩＮＳは“Ｌｏｗレベル”になることにより、挿抜検出回路７２は、信号線ＸＩＮＳのレベルの変化によってメモリカード７０の挿入及び抜去を検出することができる。
【０００４】
ホストデバイス７０は、メモリカード６０に対してコマンドを発行する。カードコントローラ６２は、ホストデバイス７０から受けたコマンドのパラメータやメモリカード６０の内部状態、メモリカード６０の管理情報などをレジスタ６４に記録する。カードコントローラ６２は、レジスタ６４に記録した情報を参照しながらメモリ６５の読み書き及びホストデバイス７０との通信制御を行う。
【０００５】
ホストデバイス７０とメモリカード６０とは、３本の信号線ＣＬＫ，ＢＳ，ＤＩＯを用いて通信をしている。信号線ＣＬＫはクロックを供給し、信号線ＢＳはバスの状態を示し、信号線ＤＩＯをデータの送受信に用いられる。信号線ＢＳの状態には、状態０〜状態３の４つの状態が存在し、ライトプロトコルの場合、状態０では通信をせず、状態１ではプロトコル上のコマンドに相当するコードを送信し、状態２ではデータステートと呼ばれホストデバイス７０がメモリカード６０にデータを送信し、状態３ではメモリカード６０のプロトコル処理状態を受信する。また、リードプロトコルでは、状態２でメモリカード６０のプロトコル処理状態を受信し、状態３でメモリカード６０からホストデバイス７０にデータを送信する（例えば、特許文献１参照）。
【０００６】
【特許文献１】特開平１１−５３３０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、メモリカードとホストデバイスは以上のようなプロトコルに従ってデータの読み書きを行うが、このプロトコルはメモリカードとホストデバイスの一対一の通信を前提としたものであり、メモリカードを複数使用する場合にはメモリカードの枚数分のホスト側回路を用意する必要があり、回路規模やチップのピン数が増大し、複数のカード挿入部を持った機器の構成が複雑化し高価となる等の問題点がある。
【０００８】
本発明は、このような実情に鑑み、回路規模を増大させることなく一対多の通信を行うホストデバイス及びメモリカードを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明にかかる情報処理装置は、ホスト装置と、ホスト装置のデータ伝送用の信号線を共有して装着される複数の外部装置とを備える情報処理装置であって、外部装置は、外部装置を識別するための識別子の割り当てをホスト装置に要求する割当要求機能を有する外部装置側制御手段を備え、ホスト装置は、外部装置に対して識別子を割り当てるホスト側制御手段を備える。
【００１０】
本発明にかかる外部装置は、ホスト装置のデータ伝送用の信号線を共有して装着される外部装置であって、ホスト装置に装着されたとき、識別子の割り当てをホスト装置に要求する割当要求機能を有する制御手段を備える。
【００１１】
本発明にかかるホスト装置は、データ伝送用の信号線を共有する複数の外部装置が装着されるホスト装置であって、装着された外部装置からの識別子の割り当て要求を受信する割り当て要求受信手段と、外部装置に対して識別子を割り当てる制御手段とを備える。
【００１２】
本発明にかかる通信方法は、ホスト装置と、ホスト装置のデータ伝送用の信号線を共有して装着される複数の外部装置との通信方法であって、外部装置が外部装置を識別するための識別子の割り当てをホスト装置に要求する割当要求工程と、ホスト装置が外部装置に対して識別子を割り当てる割当工程とを備える。
【発明の効果】
【００１３】
本発明によれば、ホスト装置に装着された外部装置に対して識別子を割り当て、この識別子により通信中の外部装置を特定するため、複数の外部装置がデータ伝送用の信号線を共有することができ、回路規模を増大することなく、一対多の通信を行うことができる。また、識別子が割り当てられるまでデータ伝送用の信号線を用いた通信ができないため、挿抜検出用の信号線を用いて識別子の割り当てを行う。
【００１４】
さらに、本発明におけるホスト装置は、外部装置から識別子の割り当てが要求されなかったとき、識別子を使用しない一対一の通信を開始するため、本発明が適用されていない外部装置との互換性を保つことができる。
【００１５】
また、本発明における外部装置は、識別子の割り当てに要求するホストからの応答が取得できなかったとき、識別子を使用しない一対一の通信を開始するため、本発明が適用されていないホスト装置との互換性を保つことができる。
【発明を実施するための最良の形態】
【００１６】
本発明は、ホスト装置としてのホストデバイスと、ホストデバイスに制御される外部装置としてのメモリカードと、メモリカードをホストデバイスとからなる情報処理装置とに適用される。
【００１７】
以下、図面を参照して本発明に係る情報処理装置、外部装置、ホスト装置、及び通信方法を適用した実施の形態としてのメモリカード及びメモリカードのホストデバイスについて説明する。本発明を適用したホストデバイスとメモリカードとは、一対多の通信を行う。この通信では、複数のメモリカードがホストデバイスから出力された一組の信号線を共有する。ホストデバイスは、どのメモリカードと通信をしているかを識別するために夫々のメモリカードに識別子を割り当てる。識別子の割り当ては、メモリカードの挿抜を検出する信号線上で行われる。
【００１８】
本発明に係る第１の実施の形態について、以下説明する。
【００１９】
図１は、ホストデバイス１０及びメモリカード２０の外観を示す。ホストデバイス１０は、メモリカード２０を装着する複数の装着部（いわゆるメモリカードスロット）１１を備えている。図１の例では、ホストデバイス１０側に４つの装着部１１ａ，１１ｂ，１１ｃ，１１ｄが設けられ、これらの装着部１１ａ〜１１ｄに同時に４つまでのメモリカード２０ａ〜２０ｄを装着することができる。メモリカード２０にはホストデバイス１０との電気的接続を行うための接続端子（図示せず）が設けられ、ホストデバイス１０の装着部（メモリカードスロット）１１には、メモリカード２０の各接続端子と電気的接続を行うためのコネクタ（図示せず）が設けられている。装着部１１にメモリカード２０を挿入すると、装着部１０内の上記コネクタの接点とメモリカード２０の上記接続端子とが電気的に接続され、ホストデバイス１０の各信号線とメモリカード２０の各端子とが接続状態となる。装着部１０からメモリカード２０を抜き出すとホストデバイス１０からメモリカード２０との電気的接続が遮断される。
【００２０】
ホストデバイス１０にメモリカード２０を装着することにより接続状態となる信号線としては、図２に示すように、データ伝送のための信号線ＣＬＫ（クロック），ＢＳ（バスステート），ＤＩＯ（データ入出力）と、メモリカード２０の装着あるいは挿抜を検出するための信号線ＸＩＮＳが挙げられる。なお、メモリカードとしては、この他にも接続端子として例えば電源端子を有しカード装着時に電源供給線が接続されるようになっていてもよいが、本発明の要旨には関係しないため図示せず説明を省略する。
【００２１】
ここで、複数のメモリカード２０の間では、データ伝送のための信号線ＣＬＫ，ＢＳ，ＤＩＯを共有しており、ホストデバイス１０から出力された信号ＣＬＫ，ＢＳ，ＤＩＯは全てのメモリカード２０に出力される。また、本発明の第１の実施の形態では、メモリカードの挿抜を検出するための信号線ＸＩＮＳは、各メモリカード毎に独立に設けられている。すなわち、図２のＮ個のメモリカード２０−１，２０−２，・・・，２０−Ｎは、それぞれ独立のカード挿抜検出用の信号線ＸＩＮＳ１，ＸＩＮＳ２，．．．，ＸＩＮＳＮを介してホストデバイス１０に接続されるようになっている。
【００２２】
図３は、ホストデバイス１０及びメモリカード２０の具体的な構成例を示すブロック回路図である。この図３において、ホストデバイス１０のホスト側送受信回路１２には、複数、例えばＮ個のメモリカード２０−１，・・・，２０−Ｎの挿抜をそれぞれ独立に検出するための信号線ＸＩＮＳ１，．．．，ＸＩＮＳＮが接続され、各メモリカード２０−１，・・・，２０−Ｎのホスト側送受信回路１２−１，・・・，１２−Ｎには、カード装着時にそれぞれ対応する信号線ＸＩＮＳ１，．．．，ＸＩＮＳＮが接続されるようになっている。ホスト側送受信回路１２は、メモリカード２０−１，・・・，２０−Ｎの挿抜検出をそれぞれ独立に行うことができる。すなわち、各信号線ＸＩＮＳ１，．．．，ＸＩＮＳＮにはそれぞれプルアップ抵抗Ｒ１が設けられており、メモリカード２０が挿入されていない信号線ＸＩＮＳは“Ｈｉｇｈレベル”になっている。
【００２３】
一方、メモリカード２０には、信号線ＸＩＮＳの接続端子にプルダウン抵抗Ｒ２が設けられている。メモリカード２０を挿入すると、信号線ＸＩＮＳは、プルダウン抵抗Ｒ２によって“Ｌｏｗレベル”になる。ホスト側送受信回路１２は、Ｎ個の各信号線ＸＩＮＳ１，．．．，ＸＩＮＳＮの内の“Ｌｏｗレベル”になった信号線ＸＩＮＳにメモリカード２０が装着されたことを検出する。ホストデバイス１０のホスト側送受信回路１２は、このような信号線ＸＩＮＳ１，．．．，ＸＩＮＳＮのレベルの変化によってメモリカード２０−１，・・・，２０−Ｎの挿入及び抜去状態を検出する。
【００２４】
本実施の形態におけるホストデバイス１０のホスト側送受信回路１２は、信号線ＸＩＮＳを用いて複数のメモリカードを識別するための識別子を割り当てるようにしている。信号線ＸＩＮＳを用いて識別子の割り当てが完了すると、信号線ＣＬＫ，ＢＳ，ＤＩＯを用いたデータの送受信を開始することができる。
【００２５】
図４を参照して、識別子の割当処理を説明する。この図４の例では、ホストデバイス１０側の１つの装着部（メモリカードスロット）に対して装着されたメモリカートに着目して動作を説明しているが、複数の装着部のいずれについてもメモリカードの装着時には同様な処理が行われることは勿論である。まず、メモリカード２０がホストデバイス１０に装着されると（ステップＳ１１）、メモリカード２０のプルダウン抵抗により、対応する信号線ＸＩＮＳが“Ｌｏｗレベル”に変化する（ステップＳ１２）。ホストコントローラ１３は、複数の信号線ＸＩＮＳ１，．．．，ＸＩＮＳＮの内の“Ｌｏｗレベル”に変化した信号線ＸＩＮＳに対応するスロット（装着部）へのメモリカード２０の挿入を検出し（ステップＳ１３）、ホスト側インターフェース１４の信号線ＣＬＫにカード装着確認信号としてのクロック信号を出力させる（ステップＳ１４）。
【００２６】
メモリカード２０は、メモリ側インターフェース２３によって信号線ＣＬＫから出力されるクロック信号を検出し識別子要求状態に遷移する。識別子要求状態において、メモリ側送受信回路２１は、信号線ＸＩＮＳを使用して識別子の要求信号をホストデバイス１０に送信する（ステップＳ１６）。
【００２７】
ホストデバイス１０は、ホスト側送受信回路１２によって識別子の要求信号を受信すると、メモリカード２０に識別子を割り当てるための割当信号を生成して（ステップＳ１７）、信号線ＸＩＮＳを使用して識別子の割当信号をメモリ側送受信回路２１に出力する（ステップＳ１８）。ホストデバイス１０及びメモリカード２０は、識別子の割当処理が完了すると、接続状態に遷移する。接続状態では、信号線ＣＬＫ（クロック），ＢＳ（バスステート），ＤＩＯ（データ入出力）を用いてデータの送受信を含む通信処理を行うことができる。
【００２８】
上述した識別子の割当処理が正常に行われなければ、ホストデバイス１０若しくはメモリカード２０が一対多の通信規格に対応していないことが判別できる。以下、図５を参照してホストデバイス１０がメモリカード２０の通信モードを判別する処理を説明し、図６を参照してメモリカード２０がホストデバイス１０の通信モードを判別する処理を説明する。
【００２９】
ここで、メモリカードには、本発明の実施の形態で説明したような上記１対多の通信を行う規格に準拠するものと、従来の１対１の通信規格に準拠するものとがあり、上記１対多の通信規格は上記従来の１対１の通信規格の上位互換性を持たせることが好ましい。そこで、上記１対多の通信を行う規格に準拠するメモリカードと、従来の１対１の通信規格に準拠するメモリカードとが混在してホストデバイスに接続された場合にも不具合無く、例えば少なくとも従来のメモリカードについては１対１の通信が行えるようにすることが望まれる。このような機能を実現するための例について説明する。以下の説明では、上記１対多の通信をマルチ通信、上記従来の１対１の通信をシングル通信ともいう。
【００３０】
まず、図５を参照しながら、上記本発明の実施の形態を適用した１対多の通信（マルチ通信）を行う規格に準拠するホストデバイス１０が、従来のメモリカードも含むメモリカード２０との間の通信モードを判別する処理を説明する。ホストデバイス１０は、メモリカード２０の装着を検出すると（ステップＳ２１）、信号線ＣＬＫにクロックを供給する。装着されたメモリカードが本発明を適用した上記１対多の通信（マルチ通信）を行う規格に準拠するメモリカードであればクロックの供給を受けると信号線ＸＩＮＳに識別子の要求信号を出力する。一方、装着されたメモリカードが従来の１対１の通信規格（シングル通信規格）に準拠するメモリカードであればクロックの供給に対しての応答が発生しない。
【００３１】
ホストコントローラ１３は、信号線ＸＩＮＳに識別子の要求信号が入力されない場合（ステップＳ２２；ＮＯ）、装着されたメモリカード２０が従来のメモリカード２０であると判断して、識別子を用いない一対一の通信を開始する（ステップＳ２３）。
【００３２】
一方、ホストデバイス１０は、メモリカード２０から識別子の要求信号を入力すると（ステップＳ２２；ＹＥＳ）、信号線ＸＩＮＳを介して識別子の割当信号を出力する（ステップＳ２３）。そして、識別子を用いた一対多の通信を開始する（ステップＳ２４）。
【００３３】
このように、本発明の実施の形態を適用したホストデバイス１０は、メモリカード２０から識別子の要求信号を受信するか否かによって、装着されたメモリカード２０が従来のものであるか本発明を適用したものであるかを判断し、これに応じて通信の形態を決定する。
【００３４】
次に、ホストデバイスについても、本発明の実施の形態で説明したような上記１対多の通信（マルチ通信）を行う規格に準拠するものと、従来の１対１の通信（シングル通信）の規格に準拠するものとがあり、従来の１対１の通信規格に準拠するホストデバイスに、本発明の実施の形態で説明したような上記１対多の通信を行う規格に準拠するメモリカードを装着した場合にも、少なくとも従来のメモリカードと同様な機能を実現できることが望まれる。
【００３５】
そこで、図６を参照して、本発明の実施の形態を適用したメモリカード２０がホストデバイス１０を判別する処理を説明する。まず、メモリカード２０は、信号線ＣＬＫを監視し、ホストデバイス１０からクロックが供給されない場合は（ステップＳ３１；ＮＯ）、規定時間の間待機する。そして、規定時間経過後にクロックが供給されない場合（ステップＳ３２；ＹＥＳ）、一対一の通信を開始する（ステップＳ３７）。
【００３６】
一方、規定時間経過しない場合（ステップＳ３２；ＹＥＳ）、ステップＳ３１に処理を移行する。次いで、信号線ＣＬＫにクロックが供給されると（ステップＳ３１；ＹＥＳ）、信号線ＸＩＮＳに識別子の要求信号を出力する（ステップＳ３３）。
【００３７】
次いで、メモリカード２０は、信号線ＸＩＮＳの状態を監視する。従来のホストデバイス１０は、ステップＳ３２で受信した要求信号を認識しないので、信号線ＸＩＮＳの状態が“Ｌｏｗレベル”から変化しない。メモリカード２０は、信号線ＸＩＮＳの状態が“Ｌｏｗレベル”から変化しないとき（ステップＳ３４；ＹＥＳ）、従来のホストデバイス１０であると判別する。メモリカード２０は、従来のホストデバイス１０であると判別すると、識別子要求回数を１増加し（ステップＳ３５）、識別子要求回数が規定値より小さい場合には（ステップＳ３６；ＹＥＳ）、ステップＳ３３に処理を移行する。一方、識別子要求カウントが規定値より大きいには（ステップＳ３６；ＮＯ）、識別子を用いない一対一の通信を開始する（ステップＳ３７）。
【００３８】
一方、ステップＳ３４においてホストデバイス１０が信号線ＸＩＮＳの信号レベルが変化し（ステップＳ３４；ＮＯ）、信号線ＸＩＮＳから識別子の割当信号を受信すると（ステップＳ３８；ＹＥＳ）、メモリカード２０は、識別子を用いた一対多の通信を開始する（ステップＳ３９）。一方、ステップＳ３７において識別子の割当信号を受信しないとき（ステップＳ３８；ＮＯ）、メモリカード２０は、ステップＳ３３に処理を移行し、識別子の要求信号を出力する。
【００３９】
このように、本発明の実施の形態を適用したメモリカード２０は、識別子の割当要求に対する応答が返信されるか否かによって、通信しているホストデバイス１０が従来のものであるか本発明の実施の形態を適用したものであるから判断し、これに応じて通信の形態を決定する。
【００４０】
上述したように、メモリカード２０とホストデバイス１０との通信の形態が決定し、かつ、識別子の割当が終了すると、メモリカード２０とホストデバイス１０とが通信可能状態に遷移する。通信可能状態では、信号線ＣＬＫ（クロック），ＢＳ（バスステート），ＤＩＯ（データ入出力）を用いて通信を行う。
【００４１】
このときのホストデバイス１０の各構成及びメモリカード２０の各構成について説明する。信号線ＣＬＫ，ＢＳ，ＤＩＯを用いた通信において、ホスト側コントローラは、メモリカード２０との間の通信を制御する。信号線ＣＬＫ，ＢＳ，ＤＩＯを用いた通信は、３線式の半二重通信である。この通信では、信号線ＣＬＫがクロックを供給し、ＢＳが通信の状態（バスステート）を示し、ＤＩＯでデータの送受信を行う。ホストコントローラ１３は、通信の状態に応じて、メモリカード２０にコマンドを発行したり、データを送信又は受信したりする。ホストコントローラ１３から出力されるコマンドは、レジスタ１５に格納されている。
【００４２】
ホストデバイスとメモリカードとの通信の初期状態では、信号線ＢＳ（バスステート）が“Ｌｏｗレベル”となる。この状態は、状態０と呼ぶ。バスステートは、状態０を初期状態として、状態１、状態２、状態３と変化する。バスステートは、メモリカードとホストデバイスとやり取りしているデータが何であるかを示している。状態０の期間はアイドリング状態、状態１の期間はホストデバイスがコマンドを発行するコマンド発行状態である。状態２と状態３は、データのリード時とライト時とで異なる。
【００４３】
データのライト時は、図７（ａ）に示すように、状態２でホストデバイスからメモリカードへのデータの転送を行い、状態３でハンドシェイクを行う。一方、データのリード時には、図７（ｂ）に示すように、状態２はハンドシェイク期間でありメモリカードがデータを出力できないときにはビジー信号を返し、データが出力できるようになるとレディー信号を返す。そして、レディー信号を受信すると状態３でメモリカードからホストデバイスへのデータ転送を行う。メモリカードの通信では、エラーが発生すると、信号線ＤＩＯでのバスの衝突を回避するために自動的に状態０，状態１を繰り返す２ステートアクセスモードに移行する。
【００４４】
本発明の実施の形態を適用したホストデバイスは、状態０から状態１に移行したとき図８に示すようなコマンドをメモリカードに発行する。このコマンドは、先頭部分にダミーデータが付加され、終端部分に識別子が付加されている。識別子は、ホストデバイス上でのアドレスである。コマンドを受信したメモリカードは、自己に割り当てられた識別子とデータに付加された識別子とを比較して自分宛てに発行されたコマンドを判断する。メモリカードは、自分宛てのコマンドを受信するとそのコマンドに沿った動作を行う。
【００４５】
ダミーデータは、上記従来の１対１通信規格に準拠したシングル通信カードが意図的に通信エラーを発生させるようなデータである。メモリカードは、通信エラーが発生すると２ステートアクセスモードに移行し、状態０と状態１を繰り返す。シングル通信カードは、ダミーデータが付加されたコマンドを受信すると通信エラーと判断して状態０のアイドリング状態に移行する。本発明を適用したホストデバイスでは、複数のメモリカードが一組のデータ線を共有しているが、ダミーデータを付加することによって識別子が割り当てられていないシングル通信カードであっても他のメモリカード宛てに出力されたデータを誤って受信することはない。
【００４６】
ダミーデータの一例を紹介する。従来、ホストデバイスは、「コマンド＋コマンドの反転信号」というようにコマンドの後ろにコマンドの反転信号を付加している。メモリカードは、コマンドを受信すると、コマンドとコマンドの反転信号の排他的論理和をとり、排他的論理和が全て１となったときに、コマンドが正常に転送されたと判断している。排他的論理和が全て１ならないようなダミーデータを生成して、「ダミーデータ＋コマンド」というようにコマンドの反転信号の代わりにダミーデータを付加すると意図的な転送エラーを発生させることができる。なお、このダミーデータは、システムに存在するシングル通信カードが誤ってコマンドを正常に受け付けないようなデータであればよく、必ずしもコマンドの反転信号に限定されるものではない。
【００４７】
また、図９に示すように、シングル通信カードが２ステートアクセスモードに移行すると、状態０，状態１，状態０，状態１を繰り返す。一方、マルチ通信カードとホストデバイスとの通信が順当に進んでいると、バスの状態は、状態０，状態１，状態２，状態３の順に変化する。マルチ通信カードがデータを出力する状態（状態３）と、シングル通信カードがコマンドを受信する状態（状態１）が重なり、マルチ通信カードが出力したデータをシングル通信カードがコマンドと誤認識するおそれがある。この誤認識を防止するために、マルチ通信カードが出力するデータにもダミー信号を付加する。マルチ通信カードから出力されるデータは、図１０に示すように、先頭部分にダミーデータが付加され、終端部分にＣＲＣが付加される。ダミーデータは、コマンドと誤認識されないようなデータ、例えばデータ先頭部分の反転とは異なる信号を使用すればよい。
【００４８】
以上説明したように、本発明の第１の実施の形態を適用したホストデバイス１０は、メモリカード２０に識別子を割り当てることにより、複数のメモリカード２０が一組の信号線ＣＬＫ，ＢＳ，ＤＩＯを共用するため、端子数の増加を低く抑えて複数のカードを接続することが可能となるとともに、回路規模を増大することなく複数のカードを接続することが可能となる。
【００４９】
また、本発明の実施の形態を適用したホストデバイス１０は、識別子の割当要求を受信するか否かによってメモリカード２０が従来のものであるか本発明を適用したものであるかを判別する。そして、ホストデバイス１０は、従来のメモリカード２０に対しては従来の一対一通信を行う。これにより、ホストデバイス１０は、従来のメモリカード２０との互換性を保つことができる。
【００５０】
さらに、本発明の実施の形態を適用したメモリカード２０は、信号線ＸＩＮＳの信号レベルが変化するか否かによって、ホストデバイス１０が従来のものであるか本発明の実施の形態を適用したものであるかを判別する。そして、メモリカード２０は、従来のホストデバイス１０に対しては従来の一対一通信を行う。これにより、メモリカード２０は、従来のホストデバイス１０との互換性を保つことができる。
【００５１】
次に、本発明に係る第２の実施の形態について説明する。この本発明の第２の実施の形態の構成は、基本的に上述した第１の実施の形態と同様であり、以下の説明では、上記第１の実施の形態との相違点について主に説明する。
【００５２】
上述した本発明の第１の実施の形態に用いられるホストデバイス１０は、以下のように変形させることもできる。図１１は、ホストデバイス３０とメモリカード４０との接続関係を変形させた、本発明の第２の実施の形態を示すものである。図１１に示すホストデバイス３０では、全てのメモリカードが信号線ＸＩＮＳを共有している。すなわち、複数例えばＮ個のメモリカード４０−１，・・・，４０−Ｎは、カード装着状態で、ホストデバイス３０の１本の信号線ＸＩＮＳに共通に接続されることになる。
【００５３】
図１２は、本発明の第２の実施の形態に係るホストデバイス３０及びメモリカード４０の具体的な構成例を示すブロック回路図である。この図１２において、メモリカード４０内のメモリ送受信回路２１は、入出力制御回路５０を備え、この入出力制御回路５０により、メモリカード４０の装着がホストデバイス３０のホスト送受信回路１２に検出されるようにしている。ホストデバイス３０のホスト送受信回路１２には、１本のカード挿抜検出用の信号線ＸＩＮＳが接続されている。他の構成は、上述した図３の本発明の第１の実施の形態のホストデバイス１０及びメモリカード２０とほぼ同様であるため、対応する部分に同じ指示符号を付して説明を省略する。
【００５４】
図１３は、入出力制御回路５０の構成を示す。入出力制御回路５０は、２つのフリップフロップ５３，５４、バッファ５５、スリーステートバッファ５６、電源検出回路５１を有して構成されている。メモリカードのＸＩＮＳ信号接続端子は、ＸＩＮＳ信号入力用のバッファ５５の入力端子、及びＸＩＮＳ信号出力用のスリーステートバッファ５６の出力端子に接続され、バッファ５５の出力端子はメモリコントローラ５２に接続されている。フリップフロップ５３，５４は、いわゆるＤ型フリップフロップであり、これらのフリップフロップ５３，５４の各データ入力端子Ｄには、メモリコントローラ２２からのデータがそれぞれ入力されている。フリップフロップ５３，５４の各リセット端子Ｒには、電源検出回路５１からの電源検出信号が供給されている。フリップフロップ５４のＱ出力端子は、出力用のスリーステートバッファ５６の入力端子に接続され、フリップフロップ５３のＱ出力端子はスリーステートバッファ５５の制御端子に接続されている。電源検出回路５１は、メモリカード４０の電源Ｖｃｃ供給用の接続端子に接続されている。このような構成の入出力制御回路５０の動作を、図１４を参照しながら説明する。
【００５５】
図１２に示すメモリカード４０がホストデバイス３０に装着されると、ホストデバイス３０の電源供給線がメモリカード４０の電源供給用接続端子（いずれも図示せず）に接続され、電源Ｖｃｃがメモリカード４０に供給される。これは、図１４のＶｃｃの時刻ｔ１の電源ＯＮに相当する。図１３の電源検出回路５１は、電源Ｖｃｃの供給（電源ＯＮ）を検出すると、例えば時刻ｔ２のタイミングで図１４に示すように“Ｌｏｗレベル”の電源検出信号を出力する。この“Ｌｏｗレベル”の電源検出信号が各フリップフロップ５３，５４のローアクティブの各リセット端子Ｒに入力されることにより、フリップフロップ５３，５４はいずれもリセットされ、各フリップフロップ５３，５４のＱ出力は、いずれも“Ｌｏｗレベル”となる。フリップフロップ５３のＱ出力がスリーステートバッファ５６をアクティブ状態にすると共に、フリップフロップ５４のＱ出力の“Ｌｏｗレベル”がスリーステートバッファ５６を介して出力されることにより、図１４に示すように、信号線ＸＩＮＳが“Ｌｏｗレベル”に切り替えられる。ホストデバイス３０は、信号線ＸＩＮＳの変化によりメモリカード４０の装着を検出する。
【００５６】
このように、メモリカード４０の装着が検出された後は、上述したような識別子の割り当て等を行うわけであるが、識別子の割り当て等が終わった後には、メモリコントローラ５２から“Ｈｉｇｈレベル”の制御信号をフリップフロップ５３を介してスリーステートバッファ５６の制御端子に送って、スリーステートバッファ５６をハイインピーダンス状態に切り替えることにより、信号線ＸＩＮＳをハイインピーダンス状態にし、他のメモリカードの装着を検出可能な状態にすることができる。また、メモリカード４０から信号線ＸＩＮＳを介してホストデバイス５０に信号を送りたいときには、メモリコントローラ５２から“Ｌｏｗレベル”の制御信号をフリップフロップ５３を介してスリーステートバッファ５６の制御端子に送って、スリーステートバッファ５６をアクティブ状態にし、メモリコントローラ５２からの通信データをフリップフロップ５４を介してスリーステートバッファ５６を介して信号線ＸＩＮＳに出力すればよい。
【００５７】
次に、図１５を参照してホストデバイス３０にメモリカード４０を装着したときのカード検出及び識別子の割当処理を説明する。
【００５８】
まず、メモリカード４０をホストデバイス３０の装着部に装着すると（ステップＳ４１）、ホストデバイス３０は、電源線を介してメモリカード４０に電源Ｖｃｃを供給する（ステップＳ４２）。入出力制御回路５０は、電源Ｖｃｃが供給されるとこれを検出して信号線ＸＩＮＳの出力を“Ｌｏｗレベル”に切り替える（ステップＳ４３）。ホストデバイス３０は、信号線ＸＩＮＳが“Ｌｏｗレベル”になったことによりメモリカード４０の挿入を検出し（ステップＳ４４）、ホスト側インターフェース１４の信号線ＣＬＫにクロック信号を出力させる（ステップＳ４５）。
【００５９】
メモリカード４０は、メモリ側インターフェース２３によって信号線ＣＬＫから出力されるクロック信号を検出し識別子要求状態に遷移する。識別子要求状態において、メモリ側受信回路は、信号線ＸＩＮＳを使用して識別子の要求信号をホストデバイス３０に出力する（ステップＳ４６）。
【００６０】
ホストデバイス３０は、ホスト側送受信回路１２によって識別子の要求信号を受信すると、識別子の割当信号を生成し（ステップＳ４７）、信号線ＸＩＮＳを使用して識別子の割当信号をメモリ側送受信回路２１に出力する（ステップＳ４８）。メモリカード４０は、識別子の割当信号を受信すると信号線ＸＩＮＳを用いた通信を完了する。また、このとき、入出力制御回路５０は、信号線ＸＩＮＳをハイインピーダンス状態に変化させる。
【００６１】
このように、識別子の割当処理が完了すると、ホストデバイス３０及びメモリカード４０は、接続状態に遷移する。接続状態では、信号線ＣＬＫ，ＢＳ，ＤＩＯを用いたデータの送受信を行うことができる。
【００６２】
次に、本発明の第３の実施の形態を説明する。この第３の実施の形態では、上記第２の実施の形態で説明した図１１と同様に、カード装着状態で、ホストデバイス３０の１本の信号線ＸＩＮＳにＮ個のメモリカード４０−１，・・・，４０−Ｎが共通に接続されるように構成されている。ただし、この第３の実施の形態のホストデバイス３０は、信号線ＸＩＮＳではなく信号線ＣＬＫ（クロック），ＢＳ（バスステート），ＤＩＯ（データ入出力）を用いてカード識別子の割り当て等に関する信号を通信するようにしている。この場合、データ伝送のための信号線ＣＬＫ，ＢＳ，ＤＩＯを用いて識別子を割り当てる際には、通常のデータ通信と識別子の割当処理に伴う通信とを区別するため、通常のデータ通信ではエラーとして無視されるような信号線の状態あるいは通信形態を識別子の割当処理等に利用している。
【００６３】
この第３の実施の形態では、信号線ＢＳ（バスステート）を従来の１対１の通信（シングル通信）の規格の最小クロック数よりも短いタイミングで変化させることで、通常のデータ通信ではエラーとして無視される信号を識別子の割り当て等の通信に利用している。
【００６４】
以下、図１６及び図１７を参照しながら、本発明の第３の実施の形態について説明する。この第３の実施の形態の構成は、上記図１１と同様とすればよい。また、ホストデバイス３０がメモリカード４０の装着を検出する処理は、例えば上記第２の実施の形態と同様に行えばよい。このメモリカード装着を検出した後の本発明の第３の実施の形態における識別子の割当処理を説明する。
【００６５】
ホストデバイス３０は、メモリカード４０の装着を検出すると、図１６のステップＳ５１に示すように、信号線ＢＳ（バスステート）を規定の最小クロック数（例えば６クロック）よりも短い期間あるいはパルス幅Ｔｓ（例えば４クロック）で“Ｈｉｇｈレベル”に切り替え（図１７）、信号線ＤＩＯ（データ入出力）にメモリカード４０の装着を検出したことを示す装着確認信号としてのメモリ検出符号を出力する（ステップＳ５２）。この間、メモリカード４０側の信号線ＤＩＯは、図１７に示すようにハイインピーダンス状態になっている。
【００６６】
メモリカード４０は、ホストデバイス３０からのメモリ検出符号を受信すると、識別子の割り当てを要求する割当要求符号の送信待ち状態に入る（ステップＳ５３）。次に、ホストデバイス３０が信号線ＢＳを上記パルス幅Ｔｓで再び“Ｈｉｇｈレベル”に切り替える（ステップＳ５４）と、メモリカード４０は、図１７に示すように、信号線ＢＳが“Ｈｉｇｈレベル”の間に識別子の割当要求符号をホストデバイス３０に出力する（ステップＳ５５）。このとき、ホストデバイス３０側の信号線ＤＩＯは、ハイインピーダンス状態になっている。
【００６７】
ホストデバイス３０は、メモリカード４０から識別子の要求符号を受信すると、識別子の割当符号を生成する（ステップＳ５６）。次いで、ホストデバイス３０は、図１７に示すように、信号線ＢＳを上記パルス幅Ｔｓで“Ｈｉｇｈレベル”に切り替え、信号線ＤＩＯに識別子の割当符号を出力し（ステップＳ５７）、メモリカード４０は、ホストデバイス３０から識別子の割当符号を受信する。この間、メモリカード４０側の信号線ＤＩＯは、ハイインピーダンス状態になっている。このようにして識別子の割当処理を終了する。
【００６８】
ここで、上述したように、信号線ＢＳ（バスステート）を通常の通信規格上の最小クロック数（例えば６クロック）よりも短い期間あるいはパルス幅Ｔｓ（例えば４クロック）で“Ｈｉｇｈレベル”に切り替えた場合、従来の１対１の通信（シングル通信）の規格のメモリカードでは、エラーとして無視されるため、従来のメモリカードに悪影響を与えることなく、新規な１対多通信（マルチ通信）規格のホストデバイスとメモリカード間での識別子割当処理等のための通信を行うことができる。
【００６９】
ところで、上述した本発明の実施の形態では、ホストデバイス側に複数の装着部（メモリカードスロット）を設ける場合について説明したが、これに限定されず、例えば図１８に示すように、ホストデバイス１００に接続されたカード筐体１１０に複数の装着部（メモリカードスロット、図示せず）を設け、これらの複数の装着部に複数（例えばＮ個）のメモリカード１２０−１，１２０−２，・・・，１２０−Ｎを装着するように構成してもよい。
【００７０】
以上説明したように、本発明の第１〜第３の実施の形態では、複数のメモリカードが一組の信号線ＣＬＫ，ＢＳ，ＤＩＯを共有する。ホストデバイスは、どのメモリカードと通信しているかを区別するために、夫々のメモリカードに識別子を割り当てる。ホストデバイスは、識別子を割り当てた後に信号線ＣＬＫ，ＢＳ，ＤＩＯを用いた通常の通信を開始する。
【００７１】
本発明の実施の形態では、通常の通信と識別子の割当処理における通信とを区別するために２つの方法を用いる。１つめの方法は、信号線ＸＩＮＳを使用する方法である。信号線ＸＩＮＳは、メモリカードの挿抜を検出するための信号線である。本発明の第１、第２の実施の形態では、メモリカードにメモリ側送受信回路を設け、ホストデバイスにホスト側送受信回路を設けて信号線ＸＩＮＳでの通信を可能にした。
【００７２】
２つめの方法は、本発明の第３の実施の形態に示したように、通常の通信では、エラーとなる信号を使用する方法である。メモリカードは、信号線ＣＬＫ，ＢＳ，ＤＩＯを用いた３線式半二重通信を行う。信号線ＣＬＫはクロックを供給し、信号線ＢＳはバスの状態を示し、信号線ＤＩＯはデータの送受信に用いられる。この方法では、規定された最小クロック数以下のクロックで信号線ＢＳを変化させ、この信号線ＢＳの変化に同期して信号線ＤＩＯにデータをのせて、通常の通信ではエラーとなる信号を用いて通信を行う。
【００７３】
本発明を適用したメモリカードは、識別子の割当処理に対する応答がない場合、ホストデバイスが従来のものであると判別して、識別子を用いない従来の通信を開始する。また、逆に、ホストデバイスは、識別子の割当処理に対する応答がない場合、メモリカードが従来のものであると判別して、識別子を用いない従来の通信を開始する。これにより、従来のメモリカード及びホストデバイスとの互換性を保つことができる。
【００７４】
なお、本発明は、データの送受信を行う信号線を複数のメモリカードで共有し、どのメモリカードが通信を行っているかを判別するために各メモリカードに識別子を割り当てることを特徴としている。この本発明の要旨を含む変形及び改良は、本発明に含まれるものとする。
【００７５】
また、上述した実施の形態では、信号線ＣＬＫ，ＢＳ，ＤＩＯを用いた３線式の半二重通信を行うとしたが、データ送受信用の信号線を例えばＤＩＯ０，ＤＩＯ１，ＤＩＯ２，ＤＩＯ３の４本に増加して６線式の半二重通信などにしてもよい。
【図面の簡単な説明】
【００７６】
【図１】ホストデバイス及びメモリカードの外観を示す図である。
【図２】ホストデバイスとメモリカードとの接続関係を示す図である。
【図３】ホストデバイスとメモリカードの具体的な構成を示すブロック回路図である。
【図４】識別子の割当処理を説明する図である。
【図５】ホストデバイスがメモリカードの通信モードを判別する処理を説明する図である。
【図６】メモリカードがホストデバイスの通信モードを判別する処理を説明する図である。
【図７】データライト（記録）時及びデータリード（読取）時における信号線の状態を示す図である。
【図８】一対多の通信において伝送されるコマンドの形式を示す図である。
【図９】正常な通信時におけるバスステートとエラーが発生時におけるバスステートとの関係を示す図である。
【図１０】一対多の通信において伝送されるデータの形式を示す図である。
【図１１】第２の実施の形態に係るホストデバイスとメモリカードとの接続関係を示す図である。
【図１２】第２の実施の形態に係るホストデバイスとメモリカードの具体的な構成を示すブロック回路図である。
【図１３】入出力制御回路の構成を示すブロック図である。
【図１４】入出力制御回路の動作を示すタイミングチャートである。
【図１５】第２の実施の形態におけるカード検出及び識別子の割当処理を説明する図である。
【図１６】第３の実施の形態における識別子の割当処理を説明する図である。
【図１７】識別子の割当処理における信号線の状態を示す図である。
【図１８】ホストデバイスとメモリカードとの接続関係を示す図である。
【図１９】従来のホストデバイス及びメモリカードの構成を示す図である。
【符号の説明】
【００７７】
１０ ホストデバイス、１１ 装着部、１２ ホスト側送受信回路、１３ ホストコントローラ、１４ ホスト側インターフェース、１５ レジスタ、２０ メモリカード、２１メモリ側送受信回路、２２ メモリコントローラ、２３ メモリ側インターフェース、２４ レジスタ、２５ メモリ、５０ 入出力制御回路
【技術分野】
【０００１】
本発明は、情報処理装置、外部装置、ホスト装置、及び通信方法に関し、特に、コンピュータ等のホスト装置のデータ伝送用の信号線を共有して装着される複数のメモリカード等の外部装置とを備える情報処理装置、このような情報処理装置に用いられる外部装置、ホスト装置、及び外部装置とホスト装置との間の通信方法に関する。
【背景技術】
【０００２】
従来より、コンピュータ等のホスト装置に接続される外部装置として、いわゆるメモリカードと呼ばれるリムーバブルなカード型のメモリが知られている。メモリカードの一つであるメモリスティック（登録商標）は、内蔵するフラッシュメモリに静止画像データ、動画像データ、音声データ、音楽データ等の各種デジタルデータを格納することができる。このメモリスティック等のメモリカードは、ホスト装置としての例えば情報携帯端末、デスクトップ型コンピュータ、ノート型コンピュータ、携帯電話機、オーディオ装置、ディジタルカメラ、ビデオカメラ、その他の家電装置などの電子機器に装着される外部装置である外部記憶メディアとして機能する。
【０００３】
ホストデバイスはメモリカードに記録されたデータの読み書きを行う。従来のメモリカード６０とホストデバイス７０を図１９に示す。ホストデバイス７０は、ホスト側インターフェース７４を介してメモリカード６０と接続される。この場合、具体的には、ホストデバイス７０側に設けられたメモリカードスロットにメモリカード６０が装着されることにより端子や接続ピン等が電気的及び機械的に接続されるものである。レジスタ７５は、メモリカード６０の内部状態、メモリカード６０のコマンド動作のパラメータ、メモリカード６０の管理情報などを記録する。ホストコントローラ７３は、レジスタ７５に記録された情報を元にメモリカード６０を制御する。データ処理部７６は、ホストコントローラ５３の指示に従ってデータに所定の処理を施す。挿抜検出回路７２は、ホストデバイス７０にメモリカード６０が装着されたことを信号線ＸＩＮＳの電圧の変化により検出する。ホストデバイス７０側の信号線ＸＩＮＳにはプルアップ抵抗Ｒ１が設けられており、メモリカードが挿入されていないときには信号線ＸＩＮＳは“Ｈｉｇｈレベル”になっている。一方、信号線ＸＩＮＳに接続されるメモリカード７０側の端子は接地されている。従って、メモリカード７０を挿入すると、信号線ＸＩＮＳは“Ｌｏｗレベル”になることにより、挿抜検出回路７２は、信号線ＸＩＮＳのレベルの変化によってメモリカード７０の挿入及び抜去を検出することができる。
【０００４】
ホストデバイス７０は、メモリカード６０に対してコマンドを発行する。カードコントローラ６２は、ホストデバイス７０から受けたコマンドのパラメータやメモリカード６０の内部状態、メモリカード６０の管理情報などをレジスタ６４に記録する。カードコントローラ６２は、レジスタ６４に記録した情報を参照しながらメモリ６５の読み書き及びホストデバイス７０との通信制御を行う。
【０００５】
ホストデバイス７０とメモリカード６０とは、３本の信号線ＣＬＫ，ＢＳ，ＤＩＯを用いて通信をしている。信号線ＣＬＫはクロックを供給し、信号線ＢＳはバスの状態を示し、信号線ＤＩＯをデータの送受信に用いられる。信号線ＢＳの状態には、状態０〜状態３の４つの状態が存在し、ライトプロトコルの場合、状態０では通信をせず、状態１ではプロトコル上のコマンドに相当するコードを送信し、状態２ではデータステートと呼ばれホストデバイス７０がメモリカード６０にデータを送信し、状態３ではメモリカード６０のプロトコル処理状態を受信する。また、リードプロトコルでは、状態２でメモリカード６０のプロトコル処理状態を受信し、状態３でメモリカード６０からホストデバイス７０にデータを送信する（例えば、特許文献１参照）。
【０００６】
【特許文献１】特開平１１−５３３０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、メモリカードとホストデバイスは以上のようなプロトコルに従ってデータの読み書きを行うが、このプロトコルはメモリカードとホストデバイスの一対一の通信を前提としたものであり、メモリカードを複数使用する場合にはメモリカードの枚数分のホスト側回路を用意する必要があり、回路規模やチップのピン数が増大し、複数のカード挿入部を持った機器の構成が複雑化し高価となる等の問題点がある。
【０００８】
本発明は、このような実情に鑑み、回路規模を増大させることなく一対多の通信を行うホストデバイス及びメモリカードを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明にかかる情報処理装置は、ホスト装置と、ホスト装置のデータ伝送用の信号線を共有して装着される複数の外部装置とを備える情報処理装置であって、外部装置は、外部装置を識別するための識別子の割り当てをホスト装置に要求する割当要求機能を有する外部装置側制御手段を備え、ホスト装置は、外部装置に対して識別子を割り当てるホスト側制御手段を備える。
【００１０】
本発明にかかる外部装置は、ホスト装置のデータ伝送用の信号線を共有して装着される外部装置であって、ホスト装置に装着されたとき、識別子の割り当てをホスト装置に要求する割当要求機能を有する制御手段を備える。
【００１１】
本発明にかかるホスト装置は、データ伝送用の信号線を共有する複数の外部装置が装着されるホスト装置であって、装着された外部装置からの識別子の割り当て要求を受信する割り当て要求受信手段と、外部装置に対して識別子を割り当てる制御手段とを備える。
【００１２】
本発明にかかる通信方法は、ホスト装置と、ホスト装置のデータ伝送用の信号線を共有して装着される複数の外部装置との通信方法であって、外部装置が外部装置を識別するための識別子の割り当てをホスト装置に要求する割当要求工程と、ホスト装置が外部装置に対して識別子を割り当てる割当工程とを備える。
【発明の効果】
【００１３】
本発明によれば、ホスト装置に装着された外部装置に対して識別子を割り当て、この識別子により通信中の外部装置を特定するため、複数の外部装置がデータ伝送用の信号線を共有することができ、回路規模を増大することなく、一対多の通信を行うことができる。また、識別子が割り当てられるまでデータ伝送用の信号線を用いた通信ができないため、挿抜検出用の信号線を用いて識別子の割り当てを行う。
【００１４】
さらに、本発明におけるホスト装置は、外部装置から識別子の割り当てが要求されなかったとき、識別子を使用しない一対一の通信を開始するため、本発明が適用されていない外部装置との互換性を保つことができる。
【００１５】
また、本発明における外部装置は、識別子の割り当てに要求するホストからの応答が取得できなかったとき、識別子を使用しない一対一の通信を開始するため、本発明が適用されていないホスト装置との互換性を保つことができる。
【発明を実施するための最良の形態】
【００１６】
本発明は、ホスト装置としてのホストデバイスと、ホストデバイスに制御される外部装置としてのメモリカードと、メモリカードをホストデバイスとからなる情報処理装置とに適用される。
【００１７】
以下、図面を参照して本発明に係る情報処理装置、外部装置、ホスト装置、及び通信方法を適用した実施の形態としてのメモリカード及びメモリカードのホストデバイスについて説明する。本発明を適用したホストデバイスとメモリカードとは、一対多の通信を行う。この通信では、複数のメモリカードがホストデバイスから出力された一組の信号線を共有する。ホストデバイスは、どのメモリカードと通信をしているかを識別するために夫々のメモリカードに識別子を割り当てる。識別子の割り当ては、メモリカードの挿抜を検出する信号線上で行われる。
【００１８】
本発明に係る第１の実施の形態について、以下説明する。
【００１９】
図１は、ホストデバイス１０及びメモリカード２０の外観を示す。ホストデバイス１０は、メモリカード２０を装着する複数の装着部（いわゆるメモリカードスロット）１１を備えている。図１の例では、ホストデバイス１０側に４つの装着部１１ａ，１１ｂ，１１ｃ，１１ｄが設けられ、これらの装着部１１ａ〜１１ｄに同時に４つまでのメモリカード２０ａ〜２０ｄを装着することができる。メモリカード２０にはホストデバイス１０との電気的接続を行うための接続端子（図示せず）が設けられ、ホストデバイス１０の装着部（メモリカードスロット）１１には、メモリカード２０の各接続端子と電気的接続を行うためのコネクタ（図示せず）が設けられている。装着部１１にメモリカード２０を挿入すると、装着部１０内の上記コネクタの接点とメモリカード２０の上記接続端子とが電気的に接続され、ホストデバイス１０の各信号線とメモリカード２０の各端子とが接続状態となる。装着部１０からメモリカード２０を抜き出すとホストデバイス１０からメモリカード２０との電気的接続が遮断される。
【００２０】
ホストデバイス１０にメモリカード２０を装着することにより接続状態となる信号線としては、図２に示すように、データ伝送のための信号線ＣＬＫ（クロック），ＢＳ（バスステート），ＤＩＯ（データ入出力）と、メモリカード２０の装着あるいは挿抜を検出するための信号線ＸＩＮＳが挙げられる。なお、メモリカードとしては、この他にも接続端子として例えば電源端子を有しカード装着時に電源供給線が接続されるようになっていてもよいが、本発明の要旨には関係しないため図示せず説明を省略する。
【００２１】
ここで、複数のメモリカード２０の間では、データ伝送のための信号線ＣＬＫ，ＢＳ，ＤＩＯを共有しており、ホストデバイス１０から出力された信号ＣＬＫ，ＢＳ，ＤＩＯは全てのメモリカード２０に出力される。また、本発明の第１の実施の形態では、メモリカードの挿抜を検出するための信号線ＸＩＮＳは、各メモリカード毎に独立に設けられている。すなわち、図２のＮ個のメモリカード２０−１，２０−２，・・・，２０−Ｎは、それぞれ独立のカード挿抜検出用の信号線ＸＩＮＳ１，ＸＩＮＳ２，．．．，ＸＩＮＳＮを介してホストデバイス１０に接続されるようになっている。
【００２２】
図３は、ホストデバイス１０及びメモリカード２０の具体的な構成例を示すブロック回路図である。この図３において、ホストデバイス１０のホスト側送受信回路１２には、複数、例えばＮ個のメモリカード２０−１，・・・，２０−Ｎの挿抜をそれぞれ独立に検出するための信号線ＸＩＮＳ１，．．．，ＸＩＮＳＮが接続され、各メモリカード２０−１，・・・，２０−Ｎのホスト側送受信回路１２−１，・・・，１２−Ｎには、カード装着時にそれぞれ対応する信号線ＸＩＮＳ１，．．．，ＸＩＮＳＮが接続されるようになっている。ホスト側送受信回路１２は、メモリカード２０−１，・・・，２０−Ｎの挿抜検出をそれぞれ独立に行うことができる。すなわち、各信号線ＸＩＮＳ１，．．．，ＸＩＮＳＮにはそれぞれプルアップ抵抗Ｒ１が設けられており、メモリカード２０が挿入されていない信号線ＸＩＮＳは“Ｈｉｇｈレベル”になっている。
【００２３】
一方、メモリカード２０には、信号線ＸＩＮＳの接続端子にプルダウン抵抗Ｒ２が設けられている。メモリカード２０を挿入すると、信号線ＸＩＮＳは、プルダウン抵抗Ｒ２によって“Ｌｏｗレベル”になる。ホスト側送受信回路１２は、Ｎ個の各信号線ＸＩＮＳ１，．．．，ＸＩＮＳＮの内の“Ｌｏｗレベル”になった信号線ＸＩＮＳにメモリカード２０が装着されたことを検出する。ホストデバイス１０のホスト側送受信回路１２は、このような信号線ＸＩＮＳ１，．．．，ＸＩＮＳＮのレベルの変化によってメモリカード２０−１，・・・，２０−Ｎの挿入及び抜去状態を検出する。
【００２４】
本実施の形態におけるホストデバイス１０のホスト側送受信回路１２は、信号線ＸＩＮＳを用いて複数のメモリカードを識別するための識別子を割り当てるようにしている。信号線ＸＩＮＳを用いて識別子の割り当てが完了すると、信号線ＣＬＫ，ＢＳ，ＤＩＯを用いたデータの送受信を開始することができる。
【００２５】
図４を参照して、識別子の割当処理を説明する。この図４の例では、ホストデバイス１０側の１つの装着部（メモリカードスロット）に対して装着されたメモリカートに着目して動作を説明しているが、複数の装着部のいずれについてもメモリカードの装着時には同様な処理が行われることは勿論である。まず、メモリカード２０がホストデバイス１０に装着されると（ステップＳ１１）、メモリカード２０のプルダウン抵抗により、対応する信号線ＸＩＮＳが“Ｌｏｗレベル”に変化する（ステップＳ１２）。ホストコントローラ１３は、複数の信号線ＸＩＮＳ１，．．．，ＸＩＮＳＮの内の“Ｌｏｗレベル”に変化した信号線ＸＩＮＳに対応するスロット（装着部）へのメモリカード２０の挿入を検出し（ステップＳ１３）、ホスト側インターフェース１４の信号線ＣＬＫにカード装着確認信号としてのクロック信号を出力させる（ステップＳ１４）。
【００２６】
メモリカード２０は、メモリ側インターフェース２３によって信号線ＣＬＫから出力されるクロック信号を検出し識別子要求状態に遷移する。識別子要求状態において、メモリ側送受信回路２１は、信号線ＸＩＮＳを使用して識別子の要求信号をホストデバイス１０に送信する（ステップＳ１６）。
【００２７】
ホストデバイス１０は、ホスト側送受信回路１２によって識別子の要求信号を受信すると、メモリカード２０に識別子を割り当てるための割当信号を生成して（ステップＳ１７）、信号線ＸＩＮＳを使用して識別子の割当信号をメモリ側送受信回路２１に出力する（ステップＳ１８）。ホストデバイス１０及びメモリカード２０は、識別子の割当処理が完了すると、接続状態に遷移する。接続状態では、信号線ＣＬＫ（クロック），ＢＳ（バスステート），ＤＩＯ（データ入出力）を用いてデータの送受信を含む通信処理を行うことができる。
【００２８】
上述した識別子の割当処理が正常に行われなければ、ホストデバイス１０若しくはメモリカード２０が一対多の通信規格に対応していないことが判別できる。以下、図５を参照してホストデバイス１０がメモリカード２０の通信モードを判別する処理を説明し、図６を参照してメモリカード２０がホストデバイス１０の通信モードを判別する処理を説明する。
【００２９】
ここで、メモリカードには、本発明の実施の形態で説明したような上記１対多の通信を行う規格に準拠するものと、従来の１対１の通信規格に準拠するものとがあり、上記１対多の通信規格は上記従来の１対１の通信規格の上位互換性を持たせることが好ましい。そこで、上記１対多の通信を行う規格に準拠するメモリカードと、従来の１対１の通信規格に準拠するメモリカードとが混在してホストデバイスに接続された場合にも不具合無く、例えば少なくとも従来のメモリカードについては１対１の通信が行えるようにすることが望まれる。このような機能を実現するための例について説明する。以下の説明では、上記１対多の通信をマルチ通信、上記従来の１対１の通信をシングル通信ともいう。
【００３０】
まず、図５を参照しながら、上記本発明の実施の形態を適用した１対多の通信（マルチ通信）を行う規格に準拠するホストデバイス１０が、従来のメモリカードも含むメモリカード２０との間の通信モードを判別する処理を説明する。ホストデバイス１０は、メモリカード２０の装着を検出すると（ステップＳ２１）、信号線ＣＬＫにクロックを供給する。装着されたメモリカードが本発明を適用した上記１対多の通信（マルチ通信）を行う規格に準拠するメモリカードであればクロックの供給を受けると信号線ＸＩＮＳに識別子の要求信号を出力する。一方、装着されたメモリカードが従来の１対１の通信規格（シングル通信規格）に準拠するメモリカードであればクロックの供給に対しての応答が発生しない。
【００３１】
ホストコントローラ１３は、信号線ＸＩＮＳに識別子の要求信号が入力されない場合（ステップＳ２２；ＮＯ）、装着されたメモリカード２０が従来のメモリカード２０であると判断して、識別子を用いない一対一の通信を開始する（ステップＳ２３）。
【００３２】
一方、ホストデバイス１０は、メモリカード２０から識別子の要求信号を入力すると（ステップＳ２２；ＹＥＳ）、信号線ＸＩＮＳを介して識別子の割当信号を出力する（ステップＳ２３）。そして、識別子を用いた一対多の通信を開始する（ステップＳ２４）。
【００３３】
このように、本発明の実施の形態を適用したホストデバイス１０は、メモリカード２０から識別子の要求信号を受信するか否かによって、装着されたメモリカード２０が従来のものであるか本発明を適用したものであるかを判断し、これに応じて通信の形態を決定する。
【００３４】
次に、ホストデバイスについても、本発明の実施の形態で説明したような上記１対多の通信（マルチ通信）を行う規格に準拠するものと、従来の１対１の通信（シングル通信）の規格に準拠するものとがあり、従来の１対１の通信規格に準拠するホストデバイスに、本発明の実施の形態で説明したような上記１対多の通信を行う規格に準拠するメモリカードを装着した場合にも、少なくとも従来のメモリカードと同様な機能を実現できることが望まれる。
【００３５】
そこで、図６を参照して、本発明の実施の形態を適用したメモリカード２０がホストデバイス１０を判別する処理を説明する。まず、メモリカード２０は、信号線ＣＬＫを監視し、ホストデバイス１０からクロックが供給されない場合は（ステップＳ３１；ＮＯ）、規定時間の間待機する。そして、規定時間経過後にクロックが供給されない場合（ステップＳ３２；ＹＥＳ）、一対一の通信を開始する（ステップＳ３７）。
【００３６】
一方、規定時間経過しない場合（ステップＳ３２；ＹＥＳ）、ステップＳ３１に処理を移行する。次いで、信号線ＣＬＫにクロックが供給されると（ステップＳ３１；ＹＥＳ）、信号線ＸＩＮＳに識別子の要求信号を出力する（ステップＳ３３）。
【００３７】
次いで、メモリカード２０は、信号線ＸＩＮＳの状態を監視する。従来のホストデバイス１０は、ステップＳ３２で受信した要求信号を認識しないので、信号線ＸＩＮＳの状態が“Ｌｏｗレベル”から変化しない。メモリカード２０は、信号線ＸＩＮＳの状態が“Ｌｏｗレベル”から変化しないとき（ステップＳ３４；ＹＥＳ）、従来のホストデバイス１０であると判別する。メモリカード２０は、従来のホストデバイス１０であると判別すると、識別子要求回数を１増加し（ステップＳ３５）、識別子要求回数が規定値より小さい場合には（ステップＳ３６；ＹＥＳ）、ステップＳ３３に処理を移行する。一方、識別子要求カウントが規定値より大きいには（ステップＳ３６；ＮＯ）、識別子を用いない一対一の通信を開始する（ステップＳ３７）。
【００３８】
一方、ステップＳ３４においてホストデバイス１０が信号線ＸＩＮＳの信号レベルが変化し（ステップＳ３４；ＮＯ）、信号線ＸＩＮＳから識別子の割当信号を受信すると（ステップＳ３８；ＹＥＳ）、メモリカード２０は、識別子を用いた一対多の通信を開始する（ステップＳ３９）。一方、ステップＳ３７において識別子の割当信号を受信しないとき（ステップＳ３８；ＮＯ）、メモリカード２０は、ステップＳ３３に処理を移行し、識別子の要求信号を出力する。
【００３９】
このように、本発明の実施の形態を適用したメモリカード２０は、識別子の割当要求に対する応答が返信されるか否かによって、通信しているホストデバイス１０が従来のものであるか本発明の実施の形態を適用したものであるから判断し、これに応じて通信の形態を決定する。
【００４０】
上述したように、メモリカード２０とホストデバイス１０との通信の形態が決定し、かつ、識別子の割当が終了すると、メモリカード２０とホストデバイス１０とが通信可能状態に遷移する。通信可能状態では、信号線ＣＬＫ（クロック），ＢＳ（バスステート），ＤＩＯ（データ入出力）を用いて通信を行う。
【００４１】
このときのホストデバイス１０の各構成及びメモリカード２０の各構成について説明する。信号線ＣＬＫ，ＢＳ，ＤＩＯを用いた通信において、ホスト側コントローラは、メモリカード２０との間の通信を制御する。信号線ＣＬＫ，ＢＳ，ＤＩＯを用いた通信は、３線式の半二重通信である。この通信では、信号線ＣＬＫがクロックを供給し、ＢＳが通信の状態（バスステート）を示し、ＤＩＯでデータの送受信を行う。ホストコントローラ１３は、通信の状態に応じて、メモリカード２０にコマンドを発行したり、データを送信又は受信したりする。ホストコントローラ１３から出力されるコマンドは、レジスタ１５に格納されている。
【００４２】
ホストデバイスとメモリカードとの通信の初期状態では、信号線ＢＳ（バスステート）が“Ｌｏｗレベル”となる。この状態は、状態０と呼ぶ。バスステートは、状態０を初期状態として、状態１、状態２、状態３と変化する。バスステートは、メモリカードとホストデバイスとやり取りしているデータが何であるかを示している。状態０の期間はアイドリング状態、状態１の期間はホストデバイスがコマンドを発行するコマンド発行状態である。状態２と状態３は、データのリード時とライト時とで異なる。
【００４３】
データのライト時は、図７（ａ）に示すように、状態２でホストデバイスからメモリカードへのデータの転送を行い、状態３でハンドシェイクを行う。一方、データのリード時には、図７（ｂ）に示すように、状態２はハンドシェイク期間でありメモリカードがデータを出力できないときにはビジー信号を返し、データが出力できるようになるとレディー信号を返す。そして、レディー信号を受信すると状態３でメモリカードからホストデバイスへのデータ転送を行う。メモリカードの通信では、エラーが発生すると、信号線ＤＩＯでのバスの衝突を回避するために自動的に状態０，状態１を繰り返す２ステートアクセスモードに移行する。
【００４４】
本発明の実施の形態を適用したホストデバイスは、状態０から状態１に移行したとき図８に示すようなコマンドをメモリカードに発行する。このコマンドは、先頭部分にダミーデータが付加され、終端部分に識別子が付加されている。識別子は、ホストデバイス上でのアドレスである。コマンドを受信したメモリカードは、自己に割り当てられた識別子とデータに付加された識別子とを比較して自分宛てに発行されたコマンドを判断する。メモリカードは、自分宛てのコマンドを受信するとそのコマンドに沿った動作を行う。
【００４５】
ダミーデータは、上記従来の１対１通信規格に準拠したシングル通信カードが意図的に通信エラーを発生させるようなデータである。メモリカードは、通信エラーが発生すると２ステートアクセスモードに移行し、状態０と状態１を繰り返す。シングル通信カードは、ダミーデータが付加されたコマンドを受信すると通信エラーと判断して状態０のアイドリング状態に移行する。本発明を適用したホストデバイスでは、複数のメモリカードが一組のデータ線を共有しているが、ダミーデータを付加することによって識別子が割り当てられていないシングル通信カードであっても他のメモリカード宛てに出力されたデータを誤って受信することはない。
【００４６】
ダミーデータの一例を紹介する。従来、ホストデバイスは、「コマンド＋コマンドの反転信号」というようにコマンドの後ろにコマンドの反転信号を付加している。メモリカードは、コマンドを受信すると、コマンドとコマンドの反転信号の排他的論理和をとり、排他的論理和が全て１となったときに、コマンドが正常に転送されたと判断している。排他的論理和が全て１ならないようなダミーデータを生成して、「ダミーデータ＋コマンド」というようにコマンドの反転信号の代わりにダミーデータを付加すると意図的な転送エラーを発生させることができる。なお、このダミーデータは、システムに存在するシングル通信カードが誤ってコマンドを正常に受け付けないようなデータであればよく、必ずしもコマンドの反転信号に限定されるものではない。
【００４７】
また、図９に示すように、シングル通信カードが２ステートアクセスモードに移行すると、状態０，状態１，状態０，状態１を繰り返す。一方、マルチ通信カードとホストデバイスとの通信が順当に進んでいると、バスの状態は、状態０，状態１，状態２，状態３の順に変化する。マルチ通信カードがデータを出力する状態（状態３）と、シングル通信カードがコマンドを受信する状態（状態１）が重なり、マルチ通信カードが出力したデータをシングル通信カードがコマンドと誤認識するおそれがある。この誤認識を防止するために、マルチ通信カードが出力するデータにもダミー信号を付加する。マルチ通信カードから出力されるデータは、図１０に示すように、先頭部分にダミーデータが付加され、終端部分にＣＲＣが付加される。ダミーデータは、コマンドと誤認識されないようなデータ、例えばデータ先頭部分の反転とは異なる信号を使用すればよい。
【００４８】
以上説明したように、本発明の第１の実施の形態を適用したホストデバイス１０は、メモリカード２０に識別子を割り当てることにより、複数のメモリカード２０が一組の信号線ＣＬＫ，ＢＳ，ＤＩＯを共用するため、端子数の増加を低く抑えて複数のカードを接続することが可能となるとともに、回路規模を増大することなく複数のカードを接続することが可能となる。
【００４９】
また、本発明の実施の形態を適用したホストデバイス１０は、識別子の割当要求を受信するか否かによってメモリカード２０が従来のものであるか本発明を適用したものであるかを判別する。そして、ホストデバイス１０は、従来のメモリカード２０に対しては従来の一対一通信を行う。これにより、ホストデバイス１０は、従来のメモリカード２０との互換性を保つことができる。
【００５０】
さらに、本発明の実施の形態を適用したメモリカード２０は、信号線ＸＩＮＳの信号レベルが変化するか否かによって、ホストデバイス１０が従来のものであるか本発明の実施の形態を適用したものであるかを判別する。そして、メモリカード２０は、従来のホストデバイス１０に対しては従来の一対一通信を行う。これにより、メモリカード２０は、従来のホストデバイス１０との互換性を保つことができる。
【００５１】
次に、本発明に係る第２の実施の形態について説明する。この本発明の第２の実施の形態の構成は、基本的に上述した第１の実施の形態と同様であり、以下の説明では、上記第１の実施の形態との相違点について主に説明する。
【００５２】
上述した本発明の第１の実施の形態に用いられるホストデバイス１０は、以下のように変形させることもできる。図１１は、ホストデバイス３０とメモリカード４０との接続関係を変形させた、本発明の第２の実施の形態を示すものである。図１１に示すホストデバイス３０では、全てのメモリカードが信号線ＸＩＮＳを共有している。すなわち、複数例えばＮ個のメモリカード４０−１，・・・，４０−Ｎは、カード装着状態で、ホストデバイス３０の１本の信号線ＸＩＮＳに共通に接続されることになる。
【００５３】
図１２は、本発明の第２の実施の形態に係るホストデバイス３０及びメモリカード４０の具体的な構成例を示すブロック回路図である。この図１２において、メモリカード４０内のメモリ送受信回路２１は、入出力制御回路５０を備え、この入出力制御回路５０により、メモリカード４０の装着がホストデバイス３０のホスト送受信回路１２に検出されるようにしている。ホストデバイス３０のホスト送受信回路１２には、１本のカード挿抜検出用の信号線ＸＩＮＳが接続されている。他の構成は、上述した図３の本発明の第１の実施の形態のホストデバイス１０及びメモリカード２０とほぼ同様であるため、対応する部分に同じ指示符号を付して説明を省略する。
【００５４】
図１３は、入出力制御回路５０の構成を示す。入出力制御回路５０は、２つのフリップフロップ５３，５４、バッファ５５、スリーステートバッファ５６、電源検出回路５１を有して構成されている。メモリカードのＸＩＮＳ信号接続端子は、ＸＩＮＳ信号入力用のバッファ５５の入力端子、及びＸＩＮＳ信号出力用のスリーステートバッファ５６の出力端子に接続され、バッファ５５の出力端子はメモリコントローラ５２に接続されている。フリップフロップ５３，５４は、いわゆるＤ型フリップフロップであり、これらのフリップフロップ５３，５４の各データ入力端子Ｄには、メモリコントローラ２２からのデータがそれぞれ入力されている。フリップフロップ５３，５４の各リセット端子Ｒには、電源検出回路５１からの電源検出信号が供給されている。フリップフロップ５４のＱ出力端子は、出力用のスリーステートバッファ５６の入力端子に接続され、フリップフロップ５３のＱ出力端子はスリーステートバッファ５５の制御端子に接続されている。電源検出回路５１は、メモリカード４０の電源Ｖｃｃ供給用の接続端子に接続されている。このような構成の入出力制御回路５０の動作を、図１４を参照しながら説明する。
【００５５】
図１２に示すメモリカード４０がホストデバイス３０に装着されると、ホストデバイス３０の電源供給線がメモリカード４０の電源供給用接続端子（いずれも図示せず）に接続され、電源Ｖｃｃがメモリカード４０に供給される。これは、図１４のＶｃｃの時刻ｔ１の電源ＯＮに相当する。図１３の電源検出回路５１は、電源Ｖｃｃの供給（電源ＯＮ）を検出すると、例えば時刻ｔ２のタイミングで図１４に示すように“Ｌｏｗレベル”の電源検出信号を出力する。この“Ｌｏｗレベル”の電源検出信号が各フリップフロップ５３，５４のローアクティブの各リセット端子Ｒに入力されることにより、フリップフロップ５３，５４はいずれもリセットされ、各フリップフロップ５３，５４のＱ出力は、いずれも“Ｌｏｗレベル”となる。フリップフロップ５３のＱ出力がスリーステートバッファ５６をアクティブ状態にすると共に、フリップフロップ５４のＱ出力の“Ｌｏｗレベル”がスリーステートバッファ５６を介して出力されることにより、図１４に示すように、信号線ＸＩＮＳが“Ｌｏｗレベル”に切り替えられる。ホストデバイス３０は、信号線ＸＩＮＳの変化によりメモリカード４０の装着を検出する。
【００５６】
このように、メモリカード４０の装着が検出された後は、上述したような識別子の割り当て等を行うわけであるが、識別子の割り当て等が終わった後には、メモリコントローラ５２から“Ｈｉｇｈレベル”の制御信号をフリップフロップ５３を介してスリーステートバッファ５６の制御端子に送って、スリーステートバッファ５６をハイインピーダンス状態に切り替えることにより、信号線ＸＩＮＳをハイインピーダンス状態にし、他のメモリカードの装着を検出可能な状態にすることができる。また、メモリカード４０から信号線ＸＩＮＳを介してホストデバイス５０に信号を送りたいときには、メモリコントローラ５２から“Ｌｏｗレベル”の制御信号をフリップフロップ５３を介してスリーステートバッファ５６の制御端子に送って、スリーステートバッファ５６をアクティブ状態にし、メモリコントローラ５２からの通信データをフリップフロップ５４を介してスリーステートバッファ５６を介して信号線ＸＩＮＳに出力すればよい。
【００５７】
次に、図１５を参照してホストデバイス３０にメモリカード４０を装着したときのカード検出及び識別子の割当処理を説明する。
【００５８】
まず、メモリカード４０をホストデバイス３０の装着部に装着すると（ステップＳ４１）、ホストデバイス３０は、電源線を介してメモリカード４０に電源Ｖｃｃを供給する（ステップＳ４２）。入出力制御回路５０は、電源Ｖｃｃが供給されるとこれを検出して信号線ＸＩＮＳの出力を“Ｌｏｗレベル”に切り替える（ステップＳ４３）。ホストデバイス３０は、信号線ＸＩＮＳが“Ｌｏｗレベル”になったことによりメモリカード４０の挿入を検出し（ステップＳ４４）、ホスト側インターフェース１４の信号線ＣＬＫにクロック信号を出力させる（ステップＳ４５）。
【００５９】
メモリカード４０は、メモリ側インターフェース２３によって信号線ＣＬＫから出力されるクロック信号を検出し識別子要求状態に遷移する。識別子要求状態において、メモリ側受信回路は、信号線ＸＩＮＳを使用して識別子の要求信号をホストデバイス３０に出力する（ステップＳ４６）。
【００６０】
ホストデバイス３０は、ホスト側送受信回路１２によって識別子の要求信号を受信すると、識別子の割当信号を生成し（ステップＳ４７）、信号線ＸＩＮＳを使用して識別子の割当信号をメモリ側送受信回路２１に出力する（ステップＳ４８）。メモリカード４０は、識別子の割当信号を受信すると信号線ＸＩＮＳを用いた通信を完了する。また、このとき、入出力制御回路５０は、信号線ＸＩＮＳをハイインピーダンス状態に変化させる。
【００６１】
このように、識別子の割当処理が完了すると、ホストデバイス３０及びメモリカード４０は、接続状態に遷移する。接続状態では、信号線ＣＬＫ，ＢＳ，ＤＩＯを用いたデータの送受信を行うことができる。
【００６２】
次に、本発明の第３の実施の形態を説明する。この第３の実施の形態では、上記第２の実施の形態で説明した図１１と同様に、カード装着状態で、ホストデバイス３０の１本の信号線ＸＩＮＳにＮ個のメモリカード４０−１，・・・，４０−Ｎが共通に接続されるように構成されている。ただし、この第３の実施の形態のホストデバイス３０は、信号線ＸＩＮＳではなく信号線ＣＬＫ（クロック），ＢＳ（バスステート），ＤＩＯ（データ入出力）を用いてカード識別子の割り当て等に関する信号を通信するようにしている。この場合、データ伝送のための信号線ＣＬＫ，ＢＳ，ＤＩＯを用いて識別子を割り当てる際には、通常のデータ通信と識別子の割当処理に伴う通信とを区別するため、通常のデータ通信ではエラーとして無視されるような信号線の状態あるいは通信形態を識別子の割当処理等に利用している。
【００６３】
この第３の実施の形態では、信号線ＢＳ（バスステート）を従来の１対１の通信（シングル通信）の規格の最小クロック数よりも短いタイミングで変化させることで、通常のデータ通信ではエラーとして無視される信号を識別子の割り当て等の通信に利用している。
【００６４】
以下、図１６及び図１７を参照しながら、本発明の第３の実施の形態について説明する。この第３の実施の形態の構成は、上記図１１と同様とすればよい。また、ホストデバイス３０がメモリカード４０の装着を検出する処理は、例えば上記第２の実施の形態と同様に行えばよい。このメモリカード装着を検出した後の本発明の第３の実施の形態における識別子の割当処理を説明する。
【００６５】
ホストデバイス３０は、メモリカード４０の装着を検出すると、図１６のステップＳ５１に示すように、信号線ＢＳ（バスステート）を規定の最小クロック数（例えば６クロック）よりも短い期間あるいはパルス幅Ｔｓ（例えば４クロック）で“Ｈｉｇｈレベル”に切り替え（図１７）、信号線ＤＩＯ（データ入出力）にメモリカード４０の装着を検出したことを示す装着確認信号としてのメモリ検出符号を出力する（ステップＳ５２）。この間、メモリカード４０側の信号線ＤＩＯは、図１７に示すようにハイインピーダンス状態になっている。
【００６６】
メモリカード４０は、ホストデバイス３０からのメモリ検出符号を受信すると、識別子の割り当てを要求する割当要求符号の送信待ち状態に入る（ステップＳ５３）。次に、ホストデバイス３０が信号線ＢＳを上記パルス幅Ｔｓで再び“Ｈｉｇｈレベル”に切り替える（ステップＳ５４）と、メモリカード４０は、図１７に示すように、信号線ＢＳが“Ｈｉｇｈレベル”の間に識別子の割当要求符号をホストデバイス３０に出力する（ステップＳ５５）。このとき、ホストデバイス３０側の信号線ＤＩＯは、ハイインピーダンス状態になっている。
【００６７】
ホストデバイス３０は、メモリカード４０から識別子の要求符号を受信すると、識別子の割当符号を生成する（ステップＳ５６）。次いで、ホストデバイス３０は、図１７に示すように、信号線ＢＳを上記パルス幅Ｔｓで“Ｈｉｇｈレベル”に切り替え、信号線ＤＩＯに識別子の割当符号を出力し（ステップＳ５７）、メモリカード４０は、ホストデバイス３０から識別子の割当符号を受信する。この間、メモリカード４０側の信号線ＤＩＯは、ハイインピーダンス状態になっている。このようにして識別子の割当処理を終了する。
【００６８】
ここで、上述したように、信号線ＢＳ（バスステート）を通常の通信規格上の最小クロック数（例えば６クロック）よりも短い期間あるいはパルス幅Ｔｓ（例えば４クロック）で“Ｈｉｇｈレベル”に切り替えた場合、従来の１対１の通信（シングル通信）の規格のメモリカードでは、エラーとして無視されるため、従来のメモリカードに悪影響を与えることなく、新規な１対多通信（マルチ通信）規格のホストデバイスとメモリカード間での識別子割当処理等のための通信を行うことができる。
【００６９】
ところで、上述した本発明の実施の形態では、ホストデバイス側に複数の装着部（メモリカードスロット）を設ける場合について説明したが、これに限定されず、例えば図１８に示すように、ホストデバイス１００に接続されたカード筐体１１０に複数の装着部（メモリカードスロット、図示せず）を設け、これらの複数の装着部に複数（例えばＮ個）のメモリカード１２０−１，１２０−２，・・・，１２０−Ｎを装着するように構成してもよい。
【００７０】
以上説明したように、本発明の第１〜第３の実施の形態では、複数のメモリカードが一組の信号線ＣＬＫ，ＢＳ，ＤＩＯを共有する。ホストデバイスは、どのメモリカードと通信しているかを区別するために、夫々のメモリカードに識別子を割り当てる。ホストデバイスは、識別子を割り当てた後に信号線ＣＬＫ，ＢＳ，ＤＩＯを用いた通常の通信を開始する。
【００７１】
本発明の実施の形態では、通常の通信と識別子の割当処理における通信とを区別するために２つの方法を用いる。１つめの方法は、信号線ＸＩＮＳを使用する方法である。信号線ＸＩＮＳは、メモリカードの挿抜を検出するための信号線である。本発明の第１、第２の実施の形態では、メモリカードにメモリ側送受信回路を設け、ホストデバイスにホスト側送受信回路を設けて信号線ＸＩＮＳでの通信を可能にした。
【００７２】
２つめの方法は、本発明の第３の実施の形態に示したように、通常の通信では、エラーとなる信号を使用する方法である。メモリカードは、信号線ＣＬＫ，ＢＳ，ＤＩＯを用いた３線式半二重通信を行う。信号線ＣＬＫはクロックを供給し、信号線ＢＳはバスの状態を示し、信号線ＤＩＯはデータの送受信に用いられる。この方法では、規定された最小クロック数以下のクロックで信号線ＢＳを変化させ、この信号線ＢＳの変化に同期して信号線ＤＩＯにデータをのせて、通常の通信ではエラーとなる信号を用いて通信を行う。
【００７３】
本発明を適用したメモリカードは、識別子の割当処理に対する応答がない場合、ホストデバイスが従来のものであると判別して、識別子を用いない従来の通信を開始する。また、逆に、ホストデバイスは、識別子の割当処理に対する応答がない場合、メモリカードが従来のものであると判別して、識別子を用いない従来の通信を開始する。これにより、従来のメモリカード及びホストデバイスとの互換性を保つことができる。
【００７４】
なお、本発明は、データの送受信を行う信号線を複数のメモリカードで共有し、どのメモリカードが通信を行っているかを判別するために各メモリカードに識別子を割り当てることを特徴としている。この本発明の要旨を含む変形及び改良は、本発明に含まれるものとする。
【００７５】
また、上述した実施の形態では、信号線ＣＬＫ，ＢＳ，ＤＩＯを用いた３線式の半二重通信を行うとしたが、データ送受信用の信号線を例えばＤＩＯ０，ＤＩＯ１，ＤＩＯ２，ＤＩＯ３の４本に増加して６線式の半二重通信などにしてもよい。
【図面の簡単な説明】
【００７６】
【図１】ホストデバイス及びメモリカードの外観を示す図である。
【図２】ホストデバイスとメモリカードとの接続関係を示す図である。
【図３】ホストデバイスとメモリカードの具体的な構成を示すブロック回路図である。
【図４】識別子の割当処理を説明する図である。
【図５】ホストデバイスがメモリカードの通信モードを判別する処理を説明する図である。
【図６】メモリカードがホストデバイスの通信モードを判別する処理を説明する図である。
【図７】データライト（記録）時及びデータリード（読取）時における信号線の状態を示す図である。
【図８】一対多の通信において伝送されるコマンドの形式を示す図である。
【図９】正常な通信時におけるバスステートとエラーが発生時におけるバスステートとの関係を示す図である。
【図１０】一対多の通信において伝送されるデータの形式を示す図である。
【図１１】第２の実施の形態に係るホストデバイスとメモリカードとの接続関係を示す図である。
【図１２】第２の実施の形態に係るホストデバイスとメモリカードの具体的な構成を示すブロック回路図である。
【図１３】入出力制御回路の構成を示すブロック図である。
【図１４】入出力制御回路の動作を示すタイミングチャートである。
【図１５】第２の実施の形態におけるカード検出及び識別子の割当処理を説明する図である。
【図１６】第３の実施の形態における識別子の割当処理を説明する図である。
【図１７】識別子の割当処理における信号線の状態を示す図である。
【図１８】ホストデバイスとメモリカードとの接続関係を示す図である。
【図１９】従来のホストデバイス及びメモリカードの構成を示す図である。
【符号の説明】
【００７７】
１０ ホストデバイス、１１ 装着部、１２ ホスト側送受信回路、１３ ホストコントローラ、１４ ホスト側インターフェース、１５ レジスタ、２０ メモリカード、２１メモリ側送受信回路、２２ メモリコントローラ、２３ メモリ側インターフェース、２４ レジスタ、２５ メモリ、５０ 入出力制御回路
【特許請求の範囲】
【請求項１】
ホスト装置と、上記ホスト装置のデータ伝送用の信号線を共有して装着される複数の外部装置とを備える情報処理装置であって、
上記外部装置は、該外部装置を識別するための識別子の割り当てを上記ホスト装置に要求する割当要求機能を有する外部装置側制御手段を備え、
上記ホスト装置は、上記外部装置に対して識別子を割り当てるホスト側制御手段を備えること
を特徴とする情報処理装置。
【請求項２】
上記ホスト装置は、上記外部装置の装着を検出する装着検出手段を有し、上記ホスト側制御手段は、上記装着検出手段が上記外部装置の装着を検出すると上記外部装置に対して装着確認信号を供給する機能を有し、
上記外部機器側制御手段は、上記装着確認信号が供給されたことを検出して上記ホスト装置に識別子の割り当てを要求する要求信号を送信することを特徴とする請求項１記載の情報処理装置。
【請求項３】
上記ホスト装置は、上記外部装置の装着検出用の信号線を備え、
上記ホスト側制御手段は、上記装着検出用の信号線を用いて上記外部装置の装着を検出して、上記装着確認信号としてクロック信号を上記外部装置に供給し、
上記外部装置側制御手段は、上記クロック信号が供給されたことを検出して上記識別子の割り当てを要求する信号を上記装着検出用の信号線を用いて上記ホスト装置に送信し、
上記ホスト側制御手段は、上記装着検出用の信号線を用いて上記外部装置に識別子を割り当てること
を特徴とする請求項２記載の情報処理装置。
【請求項４】
上記ホスト側制御手段は、上記識別子の割り当てが完了した後、上記データ伝送用の信号線を使用したデータの送受信を開始すること
を特徴とする請求項１記載の情報処理装置。
【請求項５】
上記ホスト側制御手段は、外部装置から識別子の割り当てが要求されなかったとき、識別子を使用しない一対一の通信を開始することを特徴とする請求項１記載の情報処理装置。
【請求項６】
上記外部装置側制御手段は、識別子の割り当て要求に対する上記ホスト装置からの応答が取得できなかったとき、識別子を使用しない一対一の通信を開始することを特徴とする請求項１記載の情報処理装置。
【請求項７】
上記外部装置は、メモリカードであることを特徴とする請求項１記載の情報処理装置。
【請求項８】
ホスト装置のデータ伝送用の信号線を共有して装着される外部装置であって、
上記ホスト装置に装着されたとき、識別子の割り当てを該ホスト装置に要求する割当要求機能を有する制御手段を備えることを特徴とする外部装置。
【請求項９】
上記制御手段は、上記ホスト装置から装着確認信号が供給されると上記ホスト装置に識別子の割り当てを要求することを特徴とする請求項８記載の外部装置。
【請求項１０】
上記制御手段は、上記識別子の割り当て要求に対するホスト装置からの応答が取得できなかったとき、識別子を使用しない一対一の通信を開始することを特徴とする請求項８記載の外部装置。
【請求項１１】
データ伝送用の信号線を共有する複数の外部装置が装着されるホスト装置であって、
装着された外部装置からの識別子の割り当て要求を受信する割り当て要求受信手段と、
上記外部装置に対して識別子を割り当てる制御手段と
を備えることを特徴とするホスト装置。
【請求項１２】
上記外部装置の装着を検出する装着検出手段を有し、
上記制御手段は、上記装着検出手段が上記外部装置の装着を検出すると上記外部装置に対して装着確認信号を供給することを特徴とする請求項１１記載のホスト装置。
【請求項１３】
上記制御手段は、上記外部装置から識別子の割り当てが要求されなかったとき、識別子を使用しない一対一の通信を開始することを特徴とする請求項１１記載のホスト装置。
【請求項１４】
ホスト装置と、上記ホスト装置のデータ伝送用の信号線を共有して装着される複数の外部装置との通信方法であって、
上記外部装置が該外部装置を識別するための識別子の割り当てを上記ホスト装置に要求する割当要求工程と、
上記ホスト装置が上記外部装置に対して識別子を割り当てる割当工程と
を備えることを特徴とする通信方法。
【請求項１５】
上記ホスト装置が上記外部装置の装着を検出する装着検出工程と、
上記ホスト装置が上記外部装置の装着を検出すると上記外部装置に対して装着確認信号を供給する装着確認信号供給工程とを有し、
上記外部装置は、上記装着確認信号が供給されると上記ホスト装置に識別子の割り当てを要求することを特徴とする請求項１４記載の通信方法。
【請求項１】
ホスト装置と、上記ホスト装置のデータ伝送用の信号線を共有して装着される複数の外部装置とを備える情報処理装置であって、
上記外部装置は、該外部装置を識別するための識別子の割り当てを上記ホスト装置に要求する割当要求機能を有する外部装置側制御手段を備え、
上記ホスト装置は、上記外部装置に対して識別子を割り当てるホスト側制御手段を備えること
を特徴とする情報処理装置。
【請求項２】
上記ホスト装置は、上記外部装置の装着を検出する装着検出手段を有し、上記ホスト側制御手段は、上記装着検出手段が上記外部装置の装着を検出すると上記外部装置に対して装着確認信号を供給する機能を有し、
上記外部機器側制御手段は、上記装着確認信号が供給されたことを検出して上記ホスト装置に識別子の割り当てを要求する要求信号を送信することを特徴とする請求項１記載の情報処理装置。
【請求項３】
上記ホスト装置は、上記外部装置の装着検出用の信号線を備え、
上記ホスト側制御手段は、上記装着検出用の信号線を用いて上記外部装置の装着を検出して、上記装着確認信号としてクロック信号を上記外部装置に供給し、
上記外部装置側制御手段は、上記クロック信号が供給されたことを検出して上記識別子の割り当てを要求する信号を上記装着検出用の信号線を用いて上記ホスト装置に送信し、
上記ホスト側制御手段は、上記装着検出用の信号線を用いて上記外部装置に識別子を割り当てること
を特徴とする請求項２記載の情報処理装置。
【請求項４】
上記ホスト側制御手段は、上記識別子の割り当てが完了した後、上記データ伝送用の信号線を使用したデータの送受信を開始すること
を特徴とする請求項１記載の情報処理装置。
【請求項５】
上記ホスト側制御手段は、外部装置から識別子の割り当てが要求されなかったとき、識別子を使用しない一対一の通信を開始することを特徴とする請求項１記載の情報処理装置。
【請求項６】
上記外部装置側制御手段は、識別子の割り当て要求に対する上記ホスト装置からの応答が取得できなかったとき、識別子を使用しない一対一の通信を開始することを特徴とする請求項１記載の情報処理装置。
【請求項７】
上記外部装置は、メモリカードであることを特徴とする請求項１記載の情報処理装置。
【請求項８】
ホスト装置のデータ伝送用の信号線を共有して装着される外部装置であって、
上記ホスト装置に装着されたとき、識別子の割り当てを該ホスト装置に要求する割当要求機能を有する制御手段を備えることを特徴とする外部装置。
【請求項９】
上記制御手段は、上記ホスト装置から装着確認信号が供給されると上記ホスト装置に識別子の割り当てを要求することを特徴とする請求項８記載の外部装置。
【請求項１０】
上記制御手段は、上記識別子の割り当て要求に対するホスト装置からの応答が取得できなかったとき、識別子を使用しない一対一の通信を開始することを特徴とする請求項８記載の外部装置。
【請求項１１】
データ伝送用の信号線を共有する複数の外部装置が装着されるホスト装置であって、
装着された外部装置からの識別子の割り当て要求を受信する割り当て要求受信手段と、
上記外部装置に対して識別子を割り当てる制御手段と
を備えることを特徴とするホスト装置。
【請求項１２】
上記外部装置の装着を検出する装着検出手段を有し、
上記制御手段は、上記装着検出手段が上記外部装置の装着を検出すると上記外部装置に対して装着確認信号を供給することを特徴とする請求項１１記載のホスト装置。
【請求項１３】
上記制御手段は、上記外部装置から識別子の割り当てが要求されなかったとき、識別子を使用しない一対一の通信を開始することを特徴とする請求項１１記載のホスト装置。
【請求項１４】
ホスト装置と、上記ホスト装置のデータ伝送用の信号線を共有して装着される複数の外部装置との通信方法であって、
上記外部装置が該外部装置を識別するための識別子の割り当てを上記ホスト装置に要求する割当要求工程と、
上記ホスト装置が上記外部装置に対して識別子を割り当てる割当工程と
を備えることを特徴とする通信方法。
【請求項１５】
上記ホスト装置が上記外部装置の装着を検出する装着検出工程と、
上記ホスト装置が上記外部装置の装着を検出すると上記外部装置に対して装着確認信号を供給する装着確認信号供給工程とを有し、
上記外部装置は、上記装着確認信号が供給されると上記ホスト装置に識別子の割り当てを要求することを特徴とする請求項１４記載の通信方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２００６−２４１４３（Ｐ２００６−２４１４３Ａ）
【公開日】平成１８年１月２６日（２００６．１．２６）
【国際特許分類】
【出願番号】特願２００４−２０３８１３（Ｐ２００４−２０３８１３）
【出願日】平成１６年７月９日（２００４．７．９）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成１８年１月２６日（２００６．１．２６）
【国際特許分類】
【出願日】平成１６年７月９日（２００４．７．９）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]