成膜方法および記憶媒体
【課題】Ｃｏをメッキシードとして電解メッキによるＣｕ膜を成膜する場合に、Ｃｏの溶出を抑制してＣｏシード上に均質でかつ密着性の高いＣｕ膜を形成することができる成膜方法を提供すること。
【解決手段】表面にシード層としてＣｏ膜が形成された基板を準備し、Ｃｏ膜の上に硫酸銅溶液を主体とするメッキ液を用いて、電解メッキにより基板のＣｏ膜上にＣｕ膜を成膜するにあたり、基板表面をメッキ液に浸漬する前に、基板に対して、Ｃｏの表面電位がＣｏの酸化電位より低くなるような負の電圧を印加する。
【解決手段】表面にシード層としてＣｏ膜が形成された基板を準備し、Ｃｏ膜の上に硫酸銅溶液を主体とするメッキ液を用いて、電解メッキにより基板のＣｏ膜上にＣｕ膜を成膜するにあたり、基板表面をメッキ液に浸漬する前に、基板に対して、Ｃｏの表面電位がＣｏの酸化電位より低くなるような負の電圧を印加する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｃｏシードの上に電解メッキによってＣｕ膜を成膜する成膜方法および記憶媒体に関する。
【背景技術】
【０００２】
近時、半導体デバイスの高速化、配線パターンの微細化等に呼応して、Ａｌよりも導電性が高く、かつエレクトロマイグレーション耐性等も良好なＣｕが配線として注目されており、Ｃｕ配線層は電解メッキにより形成されている。従来から、電解メッキによるＣｕ配線のシードとしては、Ｃｕが用いられてきたが、配線パターンのさらなる微細化にともない、埋め込み性の向上が求められており、従来のＣｕから埋め込み性の良好なＣｏへの変更が検討されている。Ｃｏは抵抗が低く、Ｃｕとの密着性が高いという利点もある。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
電解メッキによりＣｕ膜を形成する場合には、従来からメッキ液として硫酸銅を用いているが、Ｃｏは硫酸に可溶であるため、Ｃｏをメッキシードとして用いると、Ｃｏがメッキ液に溶出する。配線パターンの微細化にともない、メッキシードは５ｎｍ以下に薄膜化しており、このような薄いＣｏ膜をメッキシードとして用いた場合、メッキ処理の途中でＣｏ膜が消失してＣｕメッキが形成されない部分が生じたり、Ｃｕ膜の密着性が低下したりといった不都合が生じる。
【０００４】
本発明はかかる事情に鑑みてなされたものであって、Ｃｏをメッキシードとして電解メッキによるＣｕ膜を成膜する場合に、Ｃｏの溶出を抑制してＣｏシード上に均質でかつ密着性の高いＣｕ膜を形成することができる成膜方法を提供することを目的とする。
また、そのような成膜方法を実行するためのプログラムを記憶した記憶媒体を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本発明の第１の形態は、表面にシード層としてＣｏ膜が形成された基板を準備し、前記Ｃｏ膜の上に硫酸銅溶液を主体とするメッキ液を用いて、電解メッキにより前記基板のＣｏ膜上にＣｕ膜を成膜する成膜方法であって、前記基板表面をメッキ液に浸漬する前に、前記基板に対して、Ｃｏの表面電位がＣｏの酸化電位より低くなるような負の電圧を印加することを特徴とする成膜方法を提供する。
【０００６】
本発明の第２の形態は、基板上にシード層となるＣｏ膜をＣＶＤにより成膜する工程と、前記Ｃｏ膜の上に硫酸銅溶液を主体とするメッキ液を用いて、電解メッキにより前記基板のＣｏ膜上にＣｕ膜を成膜する工程とを有し、前記Ｃｕ膜を成膜する工程は、前記基板をメッキ液に浸漬する前に、前記基板に対して、Ｃｏの表面電位がＣｏの酸化電位より低くなるような負の電圧を印加することを特徴とする成膜方法を提供する。
【０００７】
本発明の第３の観点は、コンピュータ上で動作し、成膜装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記第１の形態の成膜方法が行われるように、コンピュータに前記成膜装置を制御させることを特徴とする記憶媒体を提供する。
【発明の効果】
【０００８】
本発明によれば、基板をメッキ液に浸漬する前に、基板に対し、Ｃｏ膜の表面電位がＣｏの酸化電位より低くなるような負の電圧を印加するので、Ｃｏがメッキ液に溶出することが防止され、Ｃｕメッキが形成されない部分が生じることや、Ｃｕ膜の密着性の低下が生じることを防止することができ、均質で密着性の高いＣｕ膜を形成することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の成膜方法を実施する成膜装置の一例を示す略断面である。
【図２】本発明に係る成膜方法の実施形態を説明するためのフローチャートである。
【図３】ウエハ表面がメッキ液に浸漬する前にウエハに電圧を印加した状態と、その後ウエハ表面にメッキ液を浸漬させた状態を示す模式図。
【図４】メッキシードとしてのＣｏ膜を成膜するためのＣＶＤ装置の一例を示す概略図である。
【図５】本発明の成膜方法を実施するための成膜装置の他の例を示す概略構成図である。
【図６】図５の装置において、ウエハをメッキ液に浸漬させずに電圧を印加している状態を説明する図である。
【図７】本発明の実施例の結果を示す写真である。
【発明を実施するための形態】
【００１０】
以下、添付図面を参照して、本発明の実施の形態について説明する。
【００１１】
＜本発明の成膜方法を実施するための成膜装置の一例の構成＞
図１は、本発明の成膜方法を実施する成膜装置の一例を示す略断面であり、電解メッキによりＣｕ膜を形成する含浸タイプの電解メッキ装置として構成される。
この成膜装置１００は、表面にシード層としてのＣｏ膜が形成された被処理基板である半導体ウエハ（以下単にウエハと記す）Ｗを支持する支持部材１を有している。支持部材１は回転機構（図示せず）により回転可能となっており、これによりウエハＷが面内回転される。ウエハＷの上面の被処理面にはエッジに沿って円筒状のエッジシール部材２がウエハＷに対して液密に設けられている。そして、ウエハＷの表面とエッジシール部材２とで形成される容器にメッキ液Ｌが貯留されるようになっており、下部チャンバーを構成している。また、ウエハＷの表面のエッジシール部材２の外側部分には電極接点４が設けられている。
【００１２】
支持部材１に支持されたウエハＷの上方には略円筒状をなすメッキヘッド１０が昇降機構１７により上下動可能に配置されている。メッキヘッド１０は、メッキ液Ｌが収容される上部チャンバー１１と、上部チャンバー１１内にウエハＷと対向するように設けられたアノード電極１２と、上部チャンバー１１の底部を構成するポーラスセラミックスからなる含浸部材１３とを有している。上部チャンバー１１の上部中央にはメッキ液供給口１４が設けられている。そして、メッキ液供給機構１６によりメッキ液供給口１４を介して上部チャンバー１１内にメッキ液Ｌが供給されるようになっている。アノード電極１２にはメッキ液Ｌが通過する多数のメッキ液通過孔１５が上下に貫通して設けられている。
【００１３】
カソード電極となるウエハＷとアノード電極１２との間には直流電源５が接続されている。ウエハＷへは電極接点４を介して直流電源５の負極が接続されており、アノード電極１２へは直流電源５の正極が接続されている。直流電源５は出力電圧が可変となっている。
【００１４】
メッキ処理を行うに際しては、メッキヘッド１０をウエハＷの表面に近接させ、メッキ液供給口１４からメッキ液Ｌを上部チャンバー１１内に供給する。メッキ液Ｌは含浸部材１３を経て下部チャンバーを構成するウエハＷの表面とエッジシール部材２とで形成される容器に貯留され、さらに上部チャンバー１１内に貯留される。その際のメッキ液Ｌの液面はアノード電極１２が浸漬される程度とされる。なお、供給されたメッキ液は、図示しない排液機構により排液される。
【００１５】
成膜装置１００は制御部２０を有し、この制御部２０により各構成部、例えば直流電源５、昇降機構１７、メッキ液供給機構１６、ウエハ支持部材１の駆動機構等の制御を行うようになっている。この制御部２０は、マイクロプロセッサ（コンピュータ）を備えたプロセスコントローラ２１と、ユーザーインターフェース２２と、記憶部２３とを有している。プロセスコントローラ２１は成膜装置１００の各構成部に電気的に接続され、これらに制御信号を送るようになっている。ユーザーインターフェース２２は、プロセスコントローラ２１に接続されており、オペレータが成膜装置１００の各構成部を管理するためにコマンドの入力操作などを行うキーボードや、成膜装置１００の各構成部の稼働状況を可視化して表示するディスプレイ等からなっている。記憶部２３もプロセスコントローラ２１に接続されており、この記憶部２３には、成膜装置１００で実行される各種処理をプロセスコントローラ２１の制御にて実現するための制御プログラム、処理条件に応じて成膜装置１００の各構成部に所定の処理を実行させるための制御プログラムすなわち処理レシピ、各種データベース等が格納されている。処理レシピは記憶部２３の中の記憶媒体（図示せず）に記憶されている。記憶媒体は、ハードディスク等の固定的に設けられているものであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
【００１６】
そして、必要に応じて、ユーザーインターフェース２２からの指示等にて所定の処理レシピを記憶部２３から呼び出してプロセスコントローラ２１に実行させることで、プロセスコントローラ２１の制御下で、成膜装置１００での所望の処理が行われる。
【００１７】
＜本発明に係る成膜方法の実施形態＞
次に、以上のように構成された成膜装置を用いて行われる本発明に係る成膜方法の実施形態について説明する。
図２は本発明に係る成膜方法の実施形態を説明するためのフローチャートである。
【００１８】
まず、表面にメッキシードとなるＣｏ膜が形成されたウエハＷを準備する（工程１）。Ｃｏ膜の厚さは、１．５〜５ｎｍの範囲であることが好ましい。次いで、このウエハＷを電解メッキによりＣｕ膜を成膜する成膜装置１００に搬入し（工程２）、支持部材１に支持させた状態とする。
【００１９】
次に、メッキヘッド１０を下降させて処理状態とし、上部チャンバー１１内に硫酸銅を主体とするメッキ液Ｌを供給する（工程３）。そして、図３（ａ）の模式図に示すように、アノード電極１２がメッキ液Ｌに浸漬され、ウエハＷにはメッキ液が到達しない状態で、直流電源５からカソード電極となるウエハＷに、Ｃｏ膜３１の表面電位がＣｏの酸化電位（酸化還元電位ともいう）より低くなるような負の電圧を印加する（工程４）。
【００２０】
この状態で、さらにメッキ液Ｌを供給して、図３（ｂ）に示すように、ウエハＷの表面、すなわちＣｏ膜３１をメッキ液Ｌに浸漬された状態とする（工程５）。このとき、Ｃｏ膜３１の表面電位がＣｏの酸化電位よりも低いため、ウエハＷの表面に形成されたＣｏ膜に硫酸銅を主体とするメッキ液Ｌが接触しても、Ｃｏのメッキ液Ｌへの溶出が生じない。つまりＣｏが電気化学的に安定な状態となる。
【００２１】
Ｃｏの酸化電位は−０．２８Ｖであるから、ウエハＷの表面がメッキ液Ｌに浸漬される前に、ウエハＷの表面がメッキ液Ｌに浸漬された時点で、ウエハＷ（Ｃｏ膜）とメッキ液との電位差が０．３Ｖ以上となるような電圧を印加することが好ましい。
【００２２】
このようにしてウエハＷ表面にメッキ液を浸漬した後、直流電源５からの電圧を実際のＣｕメッキの際の電圧に調節してＣｕメッキ処理を行う（工程６）。このときの電圧は好ましくは０．１〜３Ｖ程度とされる。これにより、ウエハＷ表面のＣｏ膜上にＣｕが析出し、Ｃｕ膜が形成される。
【００２３】
メッキ処理が終了後、メッキヘッド１０を上昇させ、ウエハＷの表面状のメッキ液Ｌを排出し、ウエハＷを搬出する（工程７）。
【００２４】
ＣｏはＣｕよりもイオン化傾向が高く、硫酸に可溶なため、何らの操作なく硫酸銅を主体とするメッキ液にウエハＷ表面のＣｏ膜に硫酸銅を主体とするメッキ液を接触させると、ＣｏはＣｏ＋となってメッキ液Ｌ中に溶出する。特に、半導体デバイスの配線パターンが一層微細化していることにともない、メッキシード層の膜厚は５ｎｍ以下が求められているが、このように薄いＣｏ膜をメッキシード層として用いる場合には、Ｃｏ膜がメッキ液Ｌに浸漬された時点でＣｏの溶出にともないＣｏ膜が薄くなったり、消失したりして、Ｃｕメッキ膜が形成されない部分が生じることや、Ｃｕ膜の密着性の低下が生じる。
【００２５】
これに対して、本実施形態では、ウエハＷの表面をメッキ液Ｌに浸漬する前に、カソード電極となるウエハＷに、Ｃｏ膜の表面電位がＣｏの酸化電位より低くなるような負の電圧を印加するので、Ｃｏがメッキ液に溶出することが防止され、Ｃｕメッキが形成されない部分が生じることや、Ｃｕ膜の密着性の低下が生じることを防止することができ、均質で密着性の高いＣｕ膜を形成することができる。
【００２６】
Ｃｏ膜の厚さが５ｎｍより大きければこのような不都合が生じる可能性は小さいため、本実施形態の方法は、Ｃｏ膜の厚さが５ｎｍ以下の場合に有効である。一方、電解メッキによりＣｏ膜上にＣｕ膜を形成する場合には、最初、置換メッキによりＣｏ膜が１ｎｍ程度エッチングされるため、Ｃｏ膜の厚さはその分を考慮した厚さにすることが好ましい。したがって、Ｃｏ膜の膜厚は１．５〜５ｎｍの範囲であることが好ましい。
【００２７】
Ｃｏ膜の形成方法は特に限定されず、スパッタリングのような物理蒸着（ＰＶＤ）でも化学蒸着（ＣＶＤ）でも構わない。ただし、配線パターンの微細化にともない、微細ホールにも厚さ５ｎｍ以下の薄いＣｏ膜を形成するためには、ステップカバレッジが良好なＣＶＤが好ましい。Ｃｏ膜を形成するためのウエハＷとしては、表面に下地となるＳｉＯｘＣｙ絶縁膜（ｘ、ｙは正の数）、または有機系絶縁物膜が形成されたものが用いられる。
【００２８】
図４は、ＣＶＤによりＣｏ膜を成膜するＣＶＤ成膜装置の一例を示す概略図である。このＣＶＤ成膜装置２００は、チャンバー４１を有しており、その中の底部には被処理基板であるウエハＷを水平に支持するためのサセプタ４２が設けられている。サセプタ４２にはヒーター４３が埋め込まれており、ヒーター４３に通電することにより、サセプタ４２上のウエハＷを加熱するようになっている。
【００２９】
チャンバー４１の上部には、天壁から下方に突出するようにシャワーヘッド４５が設けられている。シャワーヘッド４５は、成膜のための処理ガスをチャンバー４１内に吐出するためのものであり、その上部中央には処理ガスが導入されるガス導入口４６が設けられている。シャワーヘッド４５の内部にはガス拡散空間４７が形成されており、シャワーヘッド４５の底板４８にはガス多数のガス吐出孔４９が設けられている。ガス導入口４６にはガス供給配管５１が接続されており、ガス供給配管５１には処理ガス供給機構５２が接続されている。そして、処理ガス供給機構５２からガス供給配管５１およびガス導入口４６を介してガス拡散空間４７に導入されたＣｏ膜成膜のための処理ガスがガス吐出孔４９からチャンバー４１内に吐出されるようになっている。
【００３０】
チャンバー４１の底部には排気口５５が設けられており、この排気口５５に排気配管５６が接続されている。排気配管５６には圧力調整バルブおよび真空ポンプ（いずれも図示せず）が設けられている。チャンバー４１の側壁には、ウエハＷの搬入出を行うための搬入出口５７と、この搬入出口５７を開閉するゲートバルブ５８とが設けられている。
【００３１】
ＣＶＤ成膜装置２００は成膜装置１００における制御部２０と同様の制御部６０を有しており、制御部２０と全く同様にＣＶＤ成膜装置２００を制御するようになっている。
【００３２】
このように構成されるＣＶＤ成膜装置においては、チャンバー４１内にウエハＷを搬入し、チャンバー４１内が所定の圧力になるまで真空排気し、処理ガス供給機構５２からガス供給配管５１およびシャワーヘッド４５を介してチャンバー４１内に処理ガスを導入し、所定温度に加熱されたウエハＷ上で成膜反応を生じさせ、ウエハ上にＣｏ膜を形成する。
【００３３】
このときの処理ガスとしては、実用的にＣｏ膜を成膜できれば特に限定されない。例えば、ビス（Ｎ−ターシャリブチル−Ｎ′−エチル−プロピオンアミジネート）コバルト（II）（Ｃｏ（ｔＢｕ−Ｅｔ−Ｅｔ−ａｍｄ）２）のようなコバルトアミジネートと還元剤とを用いることができる。還元剤としては、Ｈ２ガス、ＮＨ３ガス、カルボン酸ガスを用いることができる。また、コバルトカルボニル（Ｃｏ２（ＣＯ）８）を用い、これをウエハＷ上で熱分解してＣｏ膜を形成するようにしてもよい。成膜温度は前者で１００〜３００℃、後者で１２０〜３００℃が好ましい。
【００３４】
このようにして、ウエハＷ上にＣＶＤでＣｏ膜を成膜してから、上述したように電解メッキによりＣｏ膜上にＣｕ膜を形成することにより、微細パターンであっても良好なステップカバレッジでＣｏ膜を５ｎｍ以下と薄く形成した後、Ｃｏ膜を消失させることなく、高い密着性でＣｕ膜を成膜することができる。
【００３５】
＜本発明の成膜方法を実施するための成膜装置の他の例の構成＞
上記実施形態では、成膜装置１００として含浸タイプの電解メッキ装置を用いた例を示したが、ここでは、アノード電極および表面にＣｏ膜が形成されたウエハを単純にメッキ液に浸漬するタイプの電解メッキ装置として構成される成膜装置を示す。
【００３６】
図５は、本発明の成膜方法を実施するための成膜装置の他の例を示す概略構成図である。この成膜装置１００′は、メッキ液Ｌを貯留するメッキ槽７１を有し、そのメッキ液Ｌ中にアノード電極７２が浸漬されている。そして、カソード電極としてのウエハＷがメッキ液Ｌに浸漬されるようになっている。ウエハＷは図示しない駆動機構により、図５に示すメッキ液Ｌに浸漬された状態とメッキ液Ｌ上に引き上げられた状態との間で移動可能となっている。アノード電極７２とウエハＷとの間には直流電源７３が接続されている。
【００３７】
このように構成される成膜装置１００′においては、図６に示すように、ウエハＷをメッキ液Ｌから引き上げた状態のときに、直流電源７３からカソード電極となるウエハＷに、Ｃｏ膜の表面電位がＣｏの酸化電位より低くなるような負の電圧を印加する。これにより、その後、ウエハＷを下降させてウエハＷをメッキ液Ｌに浸漬させても、Ｃｏ膜の表面電位がＣｏの酸化電位よりも低いため、Ｃｏがメッキ液Ｌへ溶出することが防止される。
【００３８】
この処理の後、直流電源７３からの電圧を実際のＣｕメッキの際の電圧に調節してＣｕメッキ処理を行い、Ｃｏ膜上にＣｕ膜を形成する。
【００３９】
＜実施例＞
次に、実施例について説明する。
基板上にメッキシードとなるＣｏ膜を１０ｎｍの厚さで形成したサンプルと、５ｎｍの厚さで形成したサンプルを作成し、まず、これらサンプルをメッキ液に浸漬させる前の電圧印加を行わずに電解メッキによりＣｕ膜を形成した。また、厚さ５ｎｍのＣｏ膜を形成したサンプルについて、メッキ液に浸漬させる前に−２０Ｖの電圧を印加し、その後電解メッキによりＣｕ膜を形成した。
【００４０】
これらの経過時間毎のメッキ処理の状態の写真を図７に示す。この図に示すように、Ｃｏ膜の厚さが１０ｎｍのサンプルは、電解メッキ処理に先立って電圧印加しなくても、良好にＣｕ膜が形成されることが確認された。一方、Ｃｏ膜の厚さが５ｎｍのサンプルは、電解メッキ処理に先立って電圧印加しない場合にはＣｏが消失してＣｕ膜が形成されなかった。これに対し、Ｃｏ膜の厚さが５ｎｍのサンプルについて電気メッキ処理に先立って−２０Ｖの電圧を印加した場合には、良好にＣｕ膜が形成されることが確認された。
【００４１】
＜本発明の他の適用＞
なお、本発明は、上記実施の形態に限定されることなく種々変形可能である。例えば、電解メッキ装置として構成される成膜装置については、上記実施形態に例示したものに限らず種々の形態の装置を適用することができる。
【００４２】
また、被処理基板として半導体ウエハを用いた場合を説明したが、これに限らず、フラットパネルディスプレイ（ＦＰＤ）基板等の他の基板であってもよい。
【符号の説明】
【００４３】
１；支持部材
２；エッジシール部材
５，７３；直流電源
１０；メッキヘッド
１１；上部チャンバー
１２，７２；アノード電極
１３；含浸部材
２０；制御部
２１；プロセスコントローラ
２３；記憶部（記憶媒体）
７１；メッキ槽
１００，１００′；成膜装置
Ｌ；メッキ液
Ｗ；半導体ウエハ
【技術分野】
【０００１】
本発明は、Ｃｏシードの上に電解メッキによってＣｕ膜を成膜する成膜方法および記憶媒体に関する。
【背景技術】
【０００２】
近時、半導体デバイスの高速化、配線パターンの微細化等に呼応して、Ａｌよりも導電性が高く、かつエレクトロマイグレーション耐性等も良好なＣｕが配線として注目されており、Ｃｕ配線層は電解メッキにより形成されている。従来から、電解メッキによるＣｕ配線のシードとしては、Ｃｕが用いられてきたが、配線パターンのさらなる微細化にともない、埋め込み性の向上が求められており、従来のＣｕから埋め込み性の良好なＣｏへの変更が検討されている。Ｃｏは抵抗が低く、Ｃｕとの密着性が高いという利点もある。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
電解メッキによりＣｕ膜を形成する場合には、従来からメッキ液として硫酸銅を用いているが、Ｃｏは硫酸に可溶であるため、Ｃｏをメッキシードとして用いると、Ｃｏがメッキ液に溶出する。配線パターンの微細化にともない、メッキシードは５ｎｍ以下に薄膜化しており、このような薄いＣｏ膜をメッキシードとして用いた場合、メッキ処理の途中でＣｏ膜が消失してＣｕメッキが形成されない部分が生じたり、Ｃｕ膜の密着性が低下したりといった不都合が生じる。
【０００４】
本発明はかかる事情に鑑みてなされたものであって、Ｃｏをメッキシードとして電解メッキによるＣｕ膜を成膜する場合に、Ｃｏの溶出を抑制してＣｏシード上に均質でかつ密着性の高いＣｕ膜を形成することができる成膜方法を提供することを目的とする。
また、そのような成膜方法を実行するためのプログラムを記憶した記憶媒体を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本発明の第１の形態は、表面にシード層としてＣｏ膜が形成された基板を準備し、前記Ｃｏ膜の上に硫酸銅溶液を主体とするメッキ液を用いて、電解メッキにより前記基板のＣｏ膜上にＣｕ膜を成膜する成膜方法であって、前記基板表面をメッキ液に浸漬する前に、前記基板に対して、Ｃｏの表面電位がＣｏの酸化電位より低くなるような負の電圧を印加することを特徴とする成膜方法を提供する。
【０００６】
本発明の第２の形態は、基板上にシード層となるＣｏ膜をＣＶＤにより成膜する工程と、前記Ｃｏ膜の上に硫酸銅溶液を主体とするメッキ液を用いて、電解メッキにより前記基板のＣｏ膜上にＣｕ膜を成膜する工程とを有し、前記Ｃｕ膜を成膜する工程は、前記基板をメッキ液に浸漬する前に、前記基板に対して、Ｃｏの表面電位がＣｏの酸化電位より低くなるような負の電圧を印加することを特徴とする成膜方法を提供する。
【０００７】
本発明の第３の観点は、コンピュータ上で動作し、成膜装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記第１の形態の成膜方法が行われるように、コンピュータに前記成膜装置を制御させることを特徴とする記憶媒体を提供する。
【発明の効果】
【０００８】
本発明によれば、基板をメッキ液に浸漬する前に、基板に対し、Ｃｏ膜の表面電位がＣｏの酸化電位より低くなるような負の電圧を印加するので、Ｃｏがメッキ液に溶出することが防止され、Ｃｕメッキが形成されない部分が生じることや、Ｃｕ膜の密着性の低下が生じることを防止することができ、均質で密着性の高いＣｕ膜を形成することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の成膜方法を実施する成膜装置の一例を示す略断面である。
【図２】本発明に係る成膜方法の実施形態を説明するためのフローチャートである。
【図３】ウエハ表面がメッキ液に浸漬する前にウエハに電圧を印加した状態と、その後ウエハ表面にメッキ液を浸漬させた状態を示す模式図。
【図４】メッキシードとしてのＣｏ膜を成膜するためのＣＶＤ装置の一例を示す概略図である。
【図５】本発明の成膜方法を実施するための成膜装置の他の例を示す概略構成図である。
【図６】図５の装置において、ウエハをメッキ液に浸漬させずに電圧を印加している状態を説明する図である。
【図７】本発明の実施例の結果を示す写真である。
【発明を実施するための形態】
【００１０】
以下、添付図面を参照して、本発明の実施の形態について説明する。
【００１１】
＜本発明の成膜方法を実施するための成膜装置の一例の構成＞
図１は、本発明の成膜方法を実施する成膜装置の一例を示す略断面であり、電解メッキによりＣｕ膜を形成する含浸タイプの電解メッキ装置として構成される。
この成膜装置１００は、表面にシード層としてのＣｏ膜が形成された被処理基板である半導体ウエハ（以下単にウエハと記す）Ｗを支持する支持部材１を有している。支持部材１は回転機構（図示せず）により回転可能となっており、これによりウエハＷが面内回転される。ウエハＷの上面の被処理面にはエッジに沿って円筒状のエッジシール部材２がウエハＷに対して液密に設けられている。そして、ウエハＷの表面とエッジシール部材２とで形成される容器にメッキ液Ｌが貯留されるようになっており、下部チャンバーを構成している。また、ウエハＷの表面のエッジシール部材２の外側部分には電極接点４が設けられている。
【００１２】
支持部材１に支持されたウエハＷの上方には略円筒状をなすメッキヘッド１０が昇降機構１７により上下動可能に配置されている。メッキヘッド１０は、メッキ液Ｌが収容される上部チャンバー１１と、上部チャンバー１１内にウエハＷと対向するように設けられたアノード電極１２と、上部チャンバー１１の底部を構成するポーラスセラミックスからなる含浸部材１３とを有している。上部チャンバー１１の上部中央にはメッキ液供給口１４が設けられている。そして、メッキ液供給機構１６によりメッキ液供給口１４を介して上部チャンバー１１内にメッキ液Ｌが供給されるようになっている。アノード電極１２にはメッキ液Ｌが通過する多数のメッキ液通過孔１５が上下に貫通して設けられている。
【００１３】
カソード電極となるウエハＷとアノード電極１２との間には直流電源５が接続されている。ウエハＷへは電極接点４を介して直流電源５の負極が接続されており、アノード電極１２へは直流電源５の正極が接続されている。直流電源５は出力電圧が可変となっている。
【００１４】
メッキ処理を行うに際しては、メッキヘッド１０をウエハＷの表面に近接させ、メッキ液供給口１４からメッキ液Ｌを上部チャンバー１１内に供給する。メッキ液Ｌは含浸部材１３を経て下部チャンバーを構成するウエハＷの表面とエッジシール部材２とで形成される容器に貯留され、さらに上部チャンバー１１内に貯留される。その際のメッキ液Ｌの液面はアノード電極１２が浸漬される程度とされる。なお、供給されたメッキ液は、図示しない排液機構により排液される。
【００１５】
成膜装置１００は制御部２０を有し、この制御部２０により各構成部、例えば直流電源５、昇降機構１７、メッキ液供給機構１６、ウエハ支持部材１の駆動機構等の制御を行うようになっている。この制御部２０は、マイクロプロセッサ（コンピュータ）を備えたプロセスコントローラ２１と、ユーザーインターフェース２２と、記憶部２３とを有している。プロセスコントローラ２１は成膜装置１００の各構成部に電気的に接続され、これらに制御信号を送るようになっている。ユーザーインターフェース２２は、プロセスコントローラ２１に接続されており、オペレータが成膜装置１００の各構成部を管理するためにコマンドの入力操作などを行うキーボードや、成膜装置１００の各構成部の稼働状況を可視化して表示するディスプレイ等からなっている。記憶部２３もプロセスコントローラ２１に接続されており、この記憶部２３には、成膜装置１００で実行される各種処理をプロセスコントローラ２１の制御にて実現するための制御プログラム、処理条件に応じて成膜装置１００の各構成部に所定の処理を実行させるための制御プログラムすなわち処理レシピ、各種データベース等が格納されている。処理レシピは記憶部２３の中の記憶媒体（図示せず）に記憶されている。記憶媒体は、ハードディスク等の固定的に設けられているものであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
【００１６】
そして、必要に応じて、ユーザーインターフェース２２からの指示等にて所定の処理レシピを記憶部２３から呼び出してプロセスコントローラ２１に実行させることで、プロセスコントローラ２１の制御下で、成膜装置１００での所望の処理が行われる。
【００１７】
＜本発明に係る成膜方法の実施形態＞
次に、以上のように構成された成膜装置を用いて行われる本発明に係る成膜方法の実施形態について説明する。
図２は本発明に係る成膜方法の実施形態を説明するためのフローチャートである。
【００１８】
まず、表面にメッキシードとなるＣｏ膜が形成されたウエハＷを準備する（工程１）。Ｃｏ膜の厚さは、１．５〜５ｎｍの範囲であることが好ましい。次いで、このウエハＷを電解メッキによりＣｕ膜を成膜する成膜装置１００に搬入し（工程２）、支持部材１に支持させた状態とする。
【００１９】
次に、メッキヘッド１０を下降させて処理状態とし、上部チャンバー１１内に硫酸銅を主体とするメッキ液Ｌを供給する（工程３）。そして、図３（ａ）の模式図に示すように、アノード電極１２がメッキ液Ｌに浸漬され、ウエハＷにはメッキ液が到達しない状態で、直流電源５からカソード電極となるウエハＷに、Ｃｏ膜３１の表面電位がＣｏの酸化電位（酸化還元電位ともいう）より低くなるような負の電圧を印加する（工程４）。
【００２０】
この状態で、さらにメッキ液Ｌを供給して、図３（ｂ）に示すように、ウエハＷの表面、すなわちＣｏ膜３１をメッキ液Ｌに浸漬された状態とする（工程５）。このとき、Ｃｏ膜３１の表面電位がＣｏの酸化電位よりも低いため、ウエハＷの表面に形成されたＣｏ膜に硫酸銅を主体とするメッキ液Ｌが接触しても、Ｃｏのメッキ液Ｌへの溶出が生じない。つまりＣｏが電気化学的に安定な状態となる。
【００２１】
Ｃｏの酸化電位は−０．２８Ｖであるから、ウエハＷの表面がメッキ液Ｌに浸漬される前に、ウエハＷの表面がメッキ液Ｌに浸漬された時点で、ウエハＷ（Ｃｏ膜）とメッキ液との電位差が０．３Ｖ以上となるような電圧を印加することが好ましい。
【００２２】
このようにしてウエハＷ表面にメッキ液を浸漬した後、直流電源５からの電圧を実際のＣｕメッキの際の電圧に調節してＣｕメッキ処理を行う（工程６）。このときの電圧は好ましくは０．１〜３Ｖ程度とされる。これにより、ウエハＷ表面のＣｏ膜上にＣｕが析出し、Ｃｕ膜が形成される。
【００２３】
メッキ処理が終了後、メッキヘッド１０を上昇させ、ウエハＷの表面状のメッキ液Ｌを排出し、ウエハＷを搬出する（工程７）。
【００２４】
ＣｏはＣｕよりもイオン化傾向が高く、硫酸に可溶なため、何らの操作なく硫酸銅を主体とするメッキ液にウエハＷ表面のＣｏ膜に硫酸銅を主体とするメッキ液を接触させると、ＣｏはＣｏ＋となってメッキ液Ｌ中に溶出する。特に、半導体デバイスの配線パターンが一層微細化していることにともない、メッキシード層の膜厚は５ｎｍ以下が求められているが、このように薄いＣｏ膜をメッキシード層として用いる場合には、Ｃｏ膜がメッキ液Ｌに浸漬された時点でＣｏの溶出にともないＣｏ膜が薄くなったり、消失したりして、Ｃｕメッキ膜が形成されない部分が生じることや、Ｃｕ膜の密着性の低下が生じる。
【００２５】
これに対して、本実施形態では、ウエハＷの表面をメッキ液Ｌに浸漬する前に、カソード電極となるウエハＷに、Ｃｏ膜の表面電位がＣｏの酸化電位より低くなるような負の電圧を印加するので、Ｃｏがメッキ液に溶出することが防止され、Ｃｕメッキが形成されない部分が生じることや、Ｃｕ膜の密着性の低下が生じることを防止することができ、均質で密着性の高いＣｕ膜を形成することができる。
【００２６】
Ｃｏ膜の厚さが５ｎｍより大きければこのような不都合が生じる可能性は小さいため、本実施形態の方法は、Ｃｏ膜の厚さが５ｎｍ以下の場合に有効である。一方、電解メッキによりＣｏ膜上にＣｕ膜を形成する場合には、最初、置換メッキによりＣｏ膜が１ｎｍ程度エッチングされるため、Ｃｏ膜の厚さはその分を考慮した厚さにすることが好ましい。したがって、Ｃｏ膜の膜厚は１．５〜５ｎｍの範囲であることが好ましい。
【００２７】
Ｃｏ膜の形成方法は特に限定されず、スパッタリングのような物理蒸着（ＰＶＤ）でも化学蒸着（ＣＶＤ）でも構わない。ただし、配線パターンの微細化にともない、微細ホールにも厚さ５ｎｍ以下の薄いＣｏ膜を形成するためには、ステップカバレッジが良好なＣＶＤが好ましい。Ｃｏ膜を形成するためのウエハＷとしては、表面に下地となるＳｉＯｘＣｙ絶縁膜（ｘ、ｙは正の数）、または有機系絶縁物膜が形成されたものが用いられる。
【００２８】
図４は、ＣＶＤによりＣｏ膜を成膜するＣＶＤ成膜装置の一例を示す概略図である。このＣＶＤ成膜装置２００は、チャンバー４１を有しており、その中の底部には被処理基板であるウエハＷを水平に支持するためのサセプタ４２が設けられている。サセプタ４２にはヒーター４３が埋め込まれており、ヒーター４３に通電することにより、サセプタ４２上のウエハＷを加熱するようになっている。
【００２９】
チャンバー４１の上部には、天壁から下方に突出するようにシャワーヘッド４５が設けられている。シャワーヘッド４５は、成膜のための処理ガスをチャンバー４１内に吐出するためのものであり、その上部中央には処理ガスが導入されるガス導入口４６が設けられている。シャワーヘッド４５の内部にはガス拡散空間４７が形成されており、シャワーヘッド４５の底板４８にはガス多数のガス吐出孔４９が設けられている。ガス導入口４６にはガス供給配管５１が接続されており、ガス供給配管５１には処理ガス供給機構５２が接続されている。そして、処理ガス供給機構５２からガス供給配管５１およびガス導入口４６を介してガス拡散空間４７に導入されたＣｏ膜成膜のための処理ガスがガス吐出孔４９からチャンバー４１内に吐出されるようになっている。
【００３０】
チャンバー４１の底部には排気口５５が設けられており、この排気口５５に排気配管５６が接続されている。排気配管５６には圧力調整バルブおよび真空ポンプ（いずれも図示せず）が設けられている。チャンバー４１の側壁には、ウエハＷの搬入出を行うための搬入出口５７と、この搬入出口５７を開閉するゲートバルブ５８とが設けられている。
【００３１】
ＣＶＤ成膜装置２００は成膜装置１００における制御部２０と同様の制御部６０を有しており、制御部２０と全く同様にＣＶＤ成膜装置２００を制御するようになっている。
【００３２】
このように構成されるＣＶＤ成膜装置においては、チャンバー４１内にウエハＷを搬入し、チャンバー４１内が所定の圧力になるまで真空排気し、処理ガス供給機構５２からガス供給配管５１およびシャワーヘッド４５を介してチャンバー４１内に処理ガスを導入し、所定温度に加熱されたウエハＷ上で成膜反応を生じさせ、ウエハ上にＣｏ膜を形成する。
【００３３】
このときの処理ガスとしては、実用的にＣｏ膜を成膜できれば特に限定されない。例えば、ビス（Ｎ−ターシャリブチル−Ｎ′−エチル−プロピオンアミジネート）コバルト（II）（Ｃｏ（ｔＢｕ−Ｅｔ−Ｅｔ−ａｍｄ）２）のようなコバルトアミジネートと還元剤とを用いることができる。還元剤としては、Ｈ２ガス、ＮＨ３ガス、カルボン酸ガスを用いることができる。また、コバルトカルボニル（Ｃｏ２（ＣＯ）８）を用い、これをウエハＷ上で熱分解してＣｏ膜を形成するようにしてもよい。成膜温度は前者で１００〜３００℃、後者で１２０〜３００℃が好ましい。
【００３４】
このようにして、ウエハＷ上にＣＶＤでＣｏ膜を成膜してから、上述したように電解メッキによりＣｏ膜上にＣｕ膜を形成することにより、微細パターンであっても良好なステップカバレッジでＣｏ膜を５ｎｍ以下と薄く形成した後、Ｃｏ膜を消失させることなく、高い密着性でＣｕ膜を成膜することができる。
【００３５】
＜本発明の成膜方法を実施するための成膜装置の他の例の構成＞
上記実施形態では、成膜装置１００として含浸タイプの電解メッキ装置を用いた例を示したが、ここでは、アノード電極および表面にＣｏ膜が形成されたウエハを単純にメッキ液に浸漬するタイプの電解メッキ装置として構成される成膜装置を示す。
【００３６】
図５は、本発明の成膜方法を実施するための成膜装置の他の例を示す概略構成図である。この成膜装置１００′は、メッキ液Ｌを貯留するメッキ槽７１を有し、そのメッキ液Ｌ中にアノード電極７２が浸漬されている。そして、カソード電極としてのウエハＷがメッキ液Ｌに浸漬されるようになっている。ウエハＷは図示しない駆動機構により、図５に示すメッキ液Ｌに浸漬された状態とメッキ液Ｌ上に引き上げられた状態との間で移動可能となっている。アノード電極７２とウエハＷとの間には直流電源７３が接続されている。
【００３７】
このように構成される成膜装置１００′においては、図６に示すように、ウエハＷをメッキ液Ｌから引き上げた状態のときに、直流電源７３からカソード電極となるウエハＷに、Ｃｏ膜の表面電位がＣｏの酸化電位より低くなるような負の電圧を印加する。これにより、その後、ウエハＷを下降させてウエハＷをメッキ液Ｌに浸漬させても、Ｃｏ膜の表面電位がＣｏの酸化電位よりも低いため、Ｃｏがメッキ液Ｌへ溶出することが防止される。
【００３８】
この処理の後、直流電源７３からの電圧を実際のＣｕメッキの際の電圧に調節してＣｕメッキ処理を行い、Ｃｏ膜上にＣｕ膜を形成する。
【００３９】
＜実施例＞
次に、実施例について説明する。
基板上にメッキシードとなるＣｏ膜を１０ｎｍの厚さで形成したサンプルと、５ｎｍの厚さで形成したサンプルを作成し、まず、これらサンプルをメッキ液に浸漬させる前の電圧印加を行わずに電解メッキによりＣｕ膜を形成した。また、厚さ５ｎｍのＣｏ膜を形成したサンプルについて、メッキ液に浸漬させる前に−２０Ｖの電圧を印加し、その後電解メッキによりＣｕ膜を形成した。
【００４０】
これらの経過時間毎のメッキ処理の状態の写真を図７に示す。この図に示すように、Ｃｏ膜の厚さが１０ｎｍのサンプルは、電解メッキ処理に先立って電圧印加しなくても、良好にＣｕ膜が形成されることが確認された。一方、Ｃｏ膜の厚さが５ｎｍのサンプルは、電解メッキ処理に先立って電圧印加しない場合にはＣｏが消失してＣｕ膜が形成されなかった。これに対し、Ｃｏ膜の厚さが５ｎｍのサンプルについて電気メッキ処理に先立って−２０Ｖの電圧を印加した場合には、良好にＣｕ膜が形成されることが確認された。
【００４１】
＜本発明の他の適用＞
なお、本発明は、上記実施の形態に限定されることなく種々変形可能である。例えば、電解メッキ装置として構成される成膜装置については、上記実施形態に例示したものに限らず種々の形態の装置を適用することができる。
【００４２】
また、被処理基板として半導体ウエハを用いた場合を説明したが、これに限らず、フラットパネルディスプレイ（ＦＰＤ）基板等の他の基板であってもよい。
【符号の説明】
【００４３】
１；支持部材
２；エッジシール部材
５，７３；直流電源
１０；メッキヘッド
１１；上部チャンバー
１２，７２；アノード電極
１３；含浸部材
２０；制御部
２１；プロセスコントローラ
２３；記憶部（記憶媒体）
７１；メッキ槽
１００，１００′；成膜装置
Ｌ；メッキ液
Ｗ；半導体ウエハ
【特許請求の範囲】
【請求項１】
表面にシード層としてＣｏ膜が形成された基板を準備し、前記Ｃｏ膜の上に硫酸銅溶液を主体とするメッキ液を用いて、電解メッキにより前記基板のＣｏ膜上にＣｕ膜を成膜する成膜方法であって、
前記基板表面をメッキ液に浸漬する前に、前記基板に対して、Ｃｏの表面電位がＣｏの酸化電位より低くなるような負の電圧を印加することを特徴とする成膜方法。
【請求項２】
前記Ｃｏ膜はＣＶＤにより成膜されていることを特徴とする請求項１に記載の成膜方法。
【請求項３】
前記Ｃｏ層の厚さは、１．５〜５ｎｍであることを特徴とする請求項１または請求項２に記載の成膜方法。
【請求項４】
前記基板をメッキ液に浸漬する前に印加する電圧は、基板表面がメッキ液に浸漬された時点で、基板とメッキ液との電位差が０．３Ｖ以上となるような電圧であることを特徴とする請求項１から請求項３のいずれか１項に記載の成膜方法。
【請求項５】
基板上にシード層となるＣｏ膜をＣＶＤにより成膜する工程と、
前記Ｃｏ膜の上に硫酸銅溶液を主体とするメッキ液を用いて、
電解メッキにより前記基板のＣｏ膜上にＣｕ膜を成膜する工程とを有し、
前記Ｃｕ膜を成膜する工程は、前記基板をメッキ液に浸漬する前に、前記基板に対して、Ｃｏの表面電位がＣｏの酸化電位より低くなるような負の電圧を印加することを特徴とする成膜方法。
【請求項６】
前記Ｃｏ層の厚さは、１．５〜５ｎｍであることを特徴とする請求項５に記載の成膜方法。
【請求項７】
前記基板をメッキ液に浸漬する前に印加する電圧は、基板表面がメッキ液に浸漬された時点で、基板とメッキ液との電位差が０．３Ｖ以上となるような電圧であることを特徴とする請求項５または請求項６に記載の成膜方法。
【請求項８】
コンピュータ上で動作し、成膜装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項４のいずれかの成膜方法が行われるように、コンピュータに前記成膜装置を制御させることを特徴とする記憶媒体。
【請求項１】
表面にシード層としてＣｏ膜が形成された基板を準備し、前記Ｃｏ膜の上に硫酸銅溶液を主体とするメッキ液を用いて、電解メッキにより前記基板のＣｏ膜上にＣｕ膜を成膜する成膜方法であって、
前記基板表面をメッキ液に浸漬する前に、前記基板に対して、Ｃｏの表面電位がＣｏの酸化電位より低くなるような負の電圧を印加することを特徴とする成膜方法。
【請求項２】
前記Ｃｏ膜はＣＶＤにより成膜されていることを特徴とする請求項１に記載の成膜方法。
【請求項３】
前記Ｃｏ層の厚さは、１．５〜５ｎｍであることを特徴とする請求項１または請求項２に記載の成膜方法。
【請求項４】
前記基板をメッキ液に浸漬する前に印加する電圧は、基板表面がメッキ液に浸漬された時点で、基板とメッキ液との電位差が０．３Ｖ以上となるような電圧であることを特徴とする請求項１から請求項３のいずれか１項に記載の成膜方法。
【請求項５】
基板上にシード層となるＣｏ膜をＣＶＤにより成膜する工程と、
前記Ｃｏ膜の上に硫酸銅溶液を主体とするメッキ液を用いて、
電解メッキにより前記基板のＣｏ膜上にＣｕ膜を成膜する工程とを有し、
前記Ｃｕ膜を成膜する工程は、前記基板をメッキ液に浸漬する前に、前記基板に対して、Ｃｏの表面電位がＣｏの酸化電位より低くなるような負の電圧を印加することを特徴とする成膜方法。
【請求項６】
前記Ｃｏ層の厚さは、１．５〜５ｎｍであることを特徴とする請求項５に記載の成膜方法。
【請求項７】
前記基板をメッキ液に浸漬する前に印加する電圧は、基板表面がメッキ液に浸漬された時点で、基板とメッキ液との電位差が０．３Ｖ以上となるような電圧であることを特徴とする請求項５または請求項６に記載の成膜方法。
【請求項８】
コンピュータ上で動作し、成膜装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項４のいずれかの成膜方法が行われるように、コンピュータに前記成膜装置を制御させることを特徴とする記憶媒体。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−６３８４９（Ｐ２０１１−６３８４９Ａ）
【公開日】平成２３年３月３１日（２０１１．３．３１）
【国際特許分類】
【出願番号】特願２００９−２１５４１５（Ｐ２００９−２１５４１５）
【出願日】平成２１年９月１７日（２００９．９．１７）
【出願人】（０００２１９９６７）東京エレクトロン株式会社 (5,184)
【Ｆターム（参考）】
【公開日】平成２３年３月３１日（２０１１．３．３１）
【国際特許分類】
【出願日】平成２１年９月１７日（２００９．９．１７）
【出願人】（０００２１９９６７）東京エレクトロン株式会社 (5,184)
【Ｆターム（参考）】
[ Back to top ]