接触子組立体を用いたＬＳＩチップ検査装置
【課題】 高価なチップテスターを不用とし、また同時並列検査による被テストチップの検査時間も短縮し、チップテストにおいて大幅なコスト削減効果を得る。
【解決手段】 ＬＳＩチップ検査装置として、汎用パソコンと、被試験ＬＳＩチップが配設されるウエハと、前記ウエハパッドと平行な配線基板と、該配線基板上の通信手段と接続するメモリ付コンピュータと、前記メモリ付コンピュータ上に配列された電子デバイス付電気接続手段と、ＬＳＩチップ及び電子デバイス付電気接続手段のパッドに接触する第１及び第２の端子を有する垂直型プローブとを備えた。これにより、高価なチップテスターが不用になり、また同時並列検査によって被テストチップの検査時間も短縮し、チップテストにおいて大幅なコスト削減効果が得られる。
【解決手段】 ＬＳＩチップ検査装置として、汎用パソコンと、被試験ＬＳＩチップが配設されるウエハと、前記ウエハパッドと平行な配線基板と、該配線基板上の通信手段と接続するメモリ付コンピュータと、前記メモリ付コンピュータ上に配列された電子デバイス付電気接続手段と、ＬＳＩチップ及び電子デバイス付電気接続手段のパッドに接触する第１及び第２の端子を有する垂直型プローブとを備えた。これにより、高価なチップテスターが不用になり、また同時並列検査によって被テストチップの検査時間も短縮し、チップテストにおいて大幅なコスト削減効果が得られる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップの電極（パッド）が平面上に配列された半導体集積回路チップや液晶デバイス等の回路検査や二つの電子デバイス間の接続等に使用される電気接続用の接触子組立体及び平面上に格子状に回路端子が配置されているＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）用ソケット等に使用可能な接触子組立体において、接触子の位置精度を保持するための接触子保持構造に関する。またこれを用いたＬＳＩチップ検査装置、ＣＳＰ等の回路検査装置に関する。
【背景技術】
【０００２】
ウエハ上に配列されたチップのパッド配列の狭ピッチ化に対応するために、接触子の入出力部の間に外力に対して弾性的に変形する弾性変形部（湾曲部）を介在させた薄板状材料からなる複数の接触子を、ＸＹ直交座標上に配置された端子配列のＸ軸に対して所定の角度をなして互いに干渉することなく配置した接触子組立体が特許文献１の図３で開示されている（以下この配置構造を接触子組立体と称する）。
【０００３】
一般的に、例えばコネクターなどにおいては接触子の位置精度を保持する手段としてその接続側（通常は端子と呼ぶ側）を剛性のある基材に設けた保持穴に挿入、圧入等により保持する方法が採られている。この剛性のある基材は通常成形で作られるが、微細ピッチになると保持穴の成形は困難になる。
【０００４】
上述した従来の接触子組立体においては、図２９（特許文献１の図５）の正面図に開示されているように、シート状基材２７に設けた保持穴に接触子１の出力部端子６を差し込み保持するとともに、接触子１の入力接点側にもシート状基材からなるガイドシート２８に設けたガイド穴に入力部端子５を嵌め込み、連結ポスト２５、支持ポスト２６を介して固定することによって被試験電子デバイスと検査回路基板とを電気的に接続する接触子組立体保持構造が提案されているが、実用的な構造を提示するに至っていない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−２９６２９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上記問題点を解決するためになされたもので、高価なチップテスターが不用になり、また同時並列検査によって被テストチップの検査時間も短縮し、チップテストにおいて大幅なコスト削減効果が得られるＬＳＩチップ検査装置を提供するものである。
【課題を解決するための手段】
【０００７】
本発明は、ＬＳＩチップ検査装置として、汎用パソコンと、被試験ＬＳＩチップ及びそのパッドが配設されるウエハと、前記ウエハパッドのパッド面Ａと平行な面Ｂを有する配線基板と、該配線基板上に配列した通信手段と該通信手段と電気的に接続するメモリ付コンピュータと、前記メモリ付コンピュータと前記パッド面Ａと複数の垂直面Ｃ上に配列された電子デバイス付電気接続手段と、前記被試験ＬＳＩチップのパッドに接触する第１の端子と、前記電子デバイス付電気接続手段のパッドに接触する第２の端子とを有し、これら第１及び第２の端子の間に弾性変形部を有する垂直型プローブとを備え、前記電子デバイス付電気接続手段の入力、出力線が、前記メモリ付コンピュータ及び垂直型プローブと電気的接続がなされ、垂直型プローブの入力端がウエハ上に配設されたＬＳＩチップのパッドと電気的接続がなされることを特徴とするものである。
【０００８】
本発明に係る前記垂直型プローブとＬＳＩチップとの間には座標変換手段が介装され、前記垂直型プローブとＬＳＩチップとの間における端子の配列を整合させることを特徴とする。
【０００９】
本発明はまた、ＬＳＩチップ検査装置として、複数のＬＳＩチップが設置されるテストボードと、このテストボードに配置されて前記ＬＳＩチップに結合し、且つ前記ＬＳＩチップへ信号を導入及び／又は導出するための端子ピンを有する複数のチップソケットと、前記チップソケットの端子ピンをＣＰＬＤに接続するための回路網とを有し、前記ＣＰＬＤを介してテストパターンを含むテストプログラムを内蔵するコンピュータに接続されることにより、前記チップソケットに挿入された複数の被試験ＬＳＩチップを同時並列に検査することを特徴とする。
【００１０】
本発明に係る前記コンピュータはチップテスターに接続され、このチップテスターからテストパターンを含むテスト情報を受取り処理することを特徴とする。
【００１１】
本発明はまた、コンタクトシステムとして、ＬＳＩチップ上に設置され、必要な電気的接続数より多い数だけ設けられた複数のパッドと、電気回路検査装置に設置されて前記ＬＳＩチップ上のパッドに接続される、直線で平行に複数列配置された複数の入出力配線端子と、前記パッドと前記入出力配線端子との間に設置され、所望の前記パッドとこれに対応する前記入出力配線端子とを接続するべく配線した座標変換回路網から構成されることを特徴とする。
【００１２】
本発明はまた、コンタクトシステムとして、ＬＳＩチップ上に設置され、必要な電気的接続数より多い数だけ設けられた複数のパッドと、電気回路検査装置に設置されて前記ＬＳＩチップ上のパッドに接続される、直線で平行に複数列配置された複数の入出力配線端子と、前記パッドと前記入出力配線端子との間に設置され、概略矩形状に配列した前記パッドとこれに対応する前記入出力配線端子に接続するべく配線した座標変換回路網からなることを特徴とする。
【００１３】
本発明はまた、コンタクトシステムとして、ＬＳＩチップ上に設置され、必要な電気的接続数より多い数だけ設けられた複数のパッドと、電気回路検査装置に設置されて前記ＬＳＩチップ上のパッドに接続される、直線で平行に複数列配置された複数の入出力配線端子と、前記パッドと前記入出力配線端子との間に設置され、概略格子状に配列した前記パッドとこれに対応する前記入出力配線端子に接続するべく配線した座標変換回路網からなることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、ＬＳＩチップ検査装置として、汎用パソコンと、被試験ＬＳＩチップ及びそのパッドが配設されるウエハと、前記ウエハパッドのパッド面Ａと平行な面Ｂを有する配線基板と、該配線基板上に配列した通信手段と該通信手段と電気的に接続するメモリ付コンピュータと、前記メモリ付コンピュータと前記パッド面Ａと複数の垂直面Ｃ上に配列された電子デバイス付電気接続手段と、前記被試験ＬＳＩチップのパッドに接触する第１の端子と、前記電子デバイス付電気接続手段のパッドに接触する第２の端子とを有し、これら第１及び第２の端子の間に弾性変形部を有する垂直型プローブとを備えたため、パソコン等にテストパターンを含むテストプログラムと測定手順を規定するコントロールプログラムなどを入力することにより、高価なチップテスターはパソコン等によって代替されて不用になり、また同時並列検査によって被テストチップの検査時間も短縮されるので、現行のパッケージされたチップテストにおいても大幅なコスト削減効果が得られる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態１に使用する接触子を説明する図で、同図（ａ）は正面図、同図（ｂ）は平面図である。
【図２】前記実施の形態１に使用する接触子を示す正面図で、同図（ａ）、（ｂ）、（ｃ）、（ｄ）はそれぞれ一実施の形態に用いる４種類の接触子を示している。
【図３】前記実施の形態１に用いる接触子組立体の構成及びその機能を説明する部分平面図である。
【図４】前記実施の形態１に用いる接触子組立体の構成を説明する斜視図である。
【図５】前記実施の形態１に用いる接触子組立体保持機構の構成及びその機能を説明する平面図である。
【図６】前記実施の形態１に用いる接触子組立体保持機構の構成及びその機能を説明する斜視図である。
【図７】前記実施の形態１に用いる接触子組立体と回路検査装置とを接続するための検査回路基板の斜視図である。
【図８】前記実施の形態１の変更例に用いる接触子組立体保持機構の構成及びその機能を説明する斜視図である。
【図９】前記実施の形態１の変更例に用いる接触子組立体と回路検査装置とを接続するための検査回路基板の斜視図である。
【図１０】本発明の実施の形態２において使用される電子部品の全体側面図である。
【図１１】図１０に示された電子部品の分解図である。
【図１２】前記実施の形態において用いられる電子部品の電気出力端子の配列を示す図である。
【図１３】前記実施の形態において用いられる電子部品に使用される異方性ポリマーを示す斜視図である。
【図１４】前記実施の形態における樹脂状フィルムとプローブが接合され組み立てられたプローブ組立の斜視図である。
【図１５】前記実施の形態において隣接する複数のプローブ組立が接合材を介して結合固定されている状態を示す斜視図である。
【図１６】本発明の実施の形態３に用いられるプローバ装置の制御システムのブロック図である。
【図１７】本発明の実施の形態３の変更例としての電気機能検査装置のシステム構成を示すブロック図である。
【図１８】前記実施の形態において用いられる接触子組立体の一部構成を表わす斜視図である。
【図１９】前記実施の形態において用いられる接触子組立体の主要部を更に拡大した斜視図である。
【図２０】前記実施の形態において実行される１軸テスト用のテスト回路の正面図である。
【図２１】前記実施の形態において用いられる接触子組立体を図１８において矢印Ｘ方向から見た図である。
【図２２】前記実施の形態において用いられる接触子組立体を図１８において矢印Ｙ方向から見た図である。
【図２３】本発明の実施の形態４に係る接触子組立体による検査システムの全体構成を示す斜視図である。
【図２４】本発明の実施の形態５に係る電気信号検査装置のシステム構成を概略的に示す正面図である。
【図２５】本発明の実施の形態５に係るＬＳＩチップ検査装置１０００のシステムの回路構成を示すブロック図である。
【図２６】本発明の実施の形態５において、座標変換回路による座標変換動作として、特定のウエハチップにおけるウエハチップ端子の配置構造（端子位置）と、所定のウエハチップ端子に対する座標変換処理を表す模式図である。
【図２７】図２６に示されたウエハチップ端子の配置と座標変換処理後における座標変換回路の信号の到達位置を示す模式図である。
【図２８】本発明の実施の形態６に係るＬＳＩチップ検査装置１０００に適用されるチップ一括検査用のチップ保持構造を示す斜視図である。
【図２９】従来の接触子組立体保持機構を示す正面図である。
【発明を実施するための形態】
【００１６】
本発明に関係し各種の検査装置名が出てくるので整理すると、回路検査装置とは、被試験電子デバイスを検査するための装置であり、接触子組立体と電気的に接続される装置をいう。この回路検査装置は本件図面中には具体的には図示されていない。本発明に使われる被試験電子デバイスは入出力端子が格子状に配列されたＣＳＰ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等である。ＬＳＩチップ検査装置とは、ウエハ上に配列されたＬＳＩチップの複数のパッドに同時且つ一括に接触し、各種電気的特性をテストする検査装置を意味する。
【００１７】
（実施の形態１）
以下、本発明の実施の形態１について図面を参照して説明する。図１（ａ）、（ｂ）は本発明に用いる接触子１の構造を示す正面図と平面図である。本発明に用いる接触子１は、リボン状樹脂フィルム３と、このフィルム面に形成された垂直型プローブ２とで構成されている。その構造は、リボン状樹脂フィルム３としてポリイミド等の樹脂フィルムを使用し、その上に垂直型プローブ２となる銅箔を貼り付け、通常よく知られたフォトリソグラフィ法によるエッチング技術を用いて製作する。銅箔の材料としては、プローブが剛性を必要とすることからベリリウム銅が好ましい。
【００１８】
このようにして垂直型プローブ２とリボン状樹脂フィルム３とが一体型となった１枚の接触子１（厚さｔ、幅Ｗ）が形成される。垂直型プローブ２は、リボン状樹脂フィルム３の幅とほぼ同じ幅寸法を持つ横長のＵ字型（長さＬ、幅Ｗ）に形成された湾曲構造を備え、Ｕ字型の開端部はリボン状樹脂フィルム３の両長辺側からそれぞれ直角に突出（高さｓ）して一方は入力部端子５を形成し、他方は出力部端子６を形成している。入力部端子５は被試験電子デバイスのパッドと接触し、出力部端子６は検査回路のパッドと接触して被試験電子デバイスと検査回路との導通を図るようになっている。なお、図１の例では１枚の接触子１に垂直型プローブ２が２個になっているが、被試験電子デバイスのパッドの数に応じて増減させればよい。
【００１９】
また、垂直型プローブ２が形成されたリボン状樹脂フィルム３には、垂直型プローブ２のＵ字型の弾性変形部４で囲まれる湾曲形状とほぼ等しい開口面積を持つ長穴７が開けられている。そして、この部分において、リボン状樹脂フィルム３は垂直型プローブ２とほぼ同じ幅の梁（非常に細い梁構造である）によってつながった構造となっており、この梁部分が弾性変形部４となっている。そして、入力部端子５、出力部端子６に接触圧力が加わった時に垂直型プローブ２だけでなくリボン状樹脂フィルム３も一体となって弾性変形できる構造となっている。さらにリボン状樹脂フィルム３には複数（図１では３個）の位置決め用の貫通孔８が開けられている。この貫通孔については後ほど説明する。
【００２０】
このようにして形成された接触子１を複数枚重ね合わせた構造が接触子組立体となる。ただし、接触子１は、１枚１枚が同じ構造ではなく、垂直型プローブ２の位置を１ピッチずつずらしたものを使用する。この状態を図２の正面図に示す。図２（ａ）は図１で説明したのと同じもの（１ａ）である。図２（ｂ）は図２（ａ）を基準にして垂直型プローブ２の位置をピッチｐ′だけずらしたもの（１ｂ）である。図２（ｃ）は図２（ｂ）を基準にしてさらにピッチｐ′だけずらしたもの（１ｃ）である。図２（ｄ）は図２（ｃ）を基準にしてさらにピッチｐ′だけずらしたもの（１ｄ）である。図２では接触子１が４枚（１ａ〜１ｄ）の場合を説明したが、被試験電子デバイスのパッド数に応じて増減させることが可能である。ｐ′寸法については後ほど説明する。
【００２１】
ここで１枚の接触子１において、垂直型プローブ２の設置間隔を被試験電子デバイスのパッドピッチ配列に合わせて複数個形成する場合を考えると、被試験電子デバイスのパッドピッチは極めて微細化しているため垂直型プローブ２の間隔が極めて狭くなってしまい、Ｕ字型の弾性変形部４（湾曲部）を設けるスペースが得られなくなる。そこで本発明では、弾性変形部４を大きく取った垂直型プローブ２を有する接触子１を複数枚重ね合わせ、ＸＹ直交座標上に配置された被試験電子デバイスのパッドピッチ配列のＸ軸に対して所定の角度をなして互いに干渉することなく配置することができる接触子組立体を構成している。接触子組立体は垂直型プローブ２とリボン状樹脂フィルム３が貼り合わされて一体化された構造であるから、重ね合わせた場合でも導電体である垂直型プローブ２と絶縁体であるリボン状樹脂フィルム３が交互に配置されることになり、全体として絶縁性が維持されている。
【００２２】
図３は、接触子１を複数枚重ね合わせて配置することにより接触子組立体が構成されたときの接触子１の配置状態を示す平面図である。接触子１は複数枚配置されているから、当然のこととして入力部端子５および出力部端子６も複数個配置される。そして、入力部端子５および出力部端子６はそれぞれＸＹ直交座標上でＸ軸方向およびＹ軸方向へ配置され、また入力部端子５および出力部端子６は、Ｘ軸方向およびＹ軸方向ともピッチｐになるように配置されている。
【００２３】
このＸＹ直交座標は、被試験電子デバイスにおける複数のパッド１０または検査回路のパッド１１が格子状に配置された平面の格子の行および列方向にそれぞれ軸を設定したＸＹ直交座標系に対応する。また、ＸＹ直交座標上でのＸ方向およびＹ方向のピッチｐは、被試験電子デバイスにおける複数のパッド１０または検査回路のパッド１１が格子状に配置された平面の格子のピッチに対応するよう接触子１の配置が行われる。
【００２４】
また、図３において、角度θは、リボン状構造の接触子１における長手方向の直線がＸＹ直交座標系のＸ軸となす角度を表す。これにより、
Ｌ＞ｐ
の関係にある接触子１を複数枚重ね合わせることによって、垂直型プローブ２の端子をＸ軸に対して角度θをなす直線上に配置することができる。角度θは図１に示したように接触子１の厚さ（垂直型プローブ２とリボン状樹脂フィルム３を合わせた厚さ）をｔ、被試験電子デバイスのパッドのピッチをｐとすれば、角度θは、
ｓｉｎθ＝ｔ／ｐ
の関係から求めることができる。
【００２５】
今、図３に示すように、仮に１個の被試験電子デバイスに対しＸＹ方向に格子状にピッチｐでパッドが４×４＝１６個配置されているとすれば、１行目のパッド１−１、１−２、１−３、１−４にそれぞれ垂直型プローブ２の入力部端子５が接触するように垂直型プローブ２の配置をｐ′ずつずらして配置した接触子１を４枚（１ａ〜１ｄ）積層し、接触子組立体９ａを構成する。ここでｐ′は、
ｐ′＝ｔ／ｔａｎθ
で与えられる。
【００２６】
同様に、２行目のパッド２−１、２−２、２−３、２−４と接触する接触子組立体９ｂを構成し、次いで３行目のパッド３−１、３−２、３−３、３−４と接触する接触子組立体９ｃを構成し、次いで４行目のパッド４−１、４−２、４−３、４−４と接触する接触子組立体９ｄを構成する。この接触子組立体９ａ〜９ｄを一体化して接触子組立体９を構成する。これにより格子状に配置された１６個のパッドの全てに同時に接触する接触子組立体が構成される。なお、図１に示したような垂直型プローブ２を２個持つ接触子１によって接触子組立体９を構成した場合は、同時に２個の被試験電子デバイスについて、全てのパッドに同時に接触子組立体を接触させた状態で測定が可能になる。
【００２７】
次に、図４を用いて複数の接触子組立体を組みつけて保持する場合の組立構造について説明する。本実施の形態では、１枚のリボン状樹脂フィルム３に垂直型プローブ２を２個形成した接触子１を４枚積層した場合を例にとって説明する。図４はその接触子１を４枚積層（１ａ〜１ｄ）して構成された接触子組立体９ａ〜９ｄを一体化して接触子組立体９を構成した場合の斜視図である。なお、図４では、リボン状樹脂フィルム３は接触子組立体９ａを構成する４枚のみ示し、接触子組立体９ｂ〜９ｄを構成する１２枚は省略してある。
【００２８】
図４において、１６枚のリボン状樹脂フィルム３には全て同じ位置に同じ径の貫通孔８が開けられている。本実施の形態では、貫通孔８はリボン状樹脂フィルム３の両端部と中央部付近の３個所に開けられており、接触子組立体９を組み立てるときにそれぞれ位置決め棒１２を挿通することによって、垂直型プローブ２の位置決めを行うと同時に１６個の接触子１を固定する機能を果たす。貫通孔８と位置決め棒１２の嵌め合いは静合程度が望ましい。このとき、位置決め棒１２の一端を円錐状に尖らせておけば挿通し易くなる。
【００２９】
このように接触子組立体９は、上方向に向けて突出する１６個の入力部端子５と下方向に向けて突出する１６個の出力部端子６とを有し、入力部端子５は被試験電子デバイスのパッドと接触し、出力部端子６は検査回路のパッドと接触するようになっている。入力部端子５および出力部端子６は、それぞれ１６個の端子が格子状に配列されるとともに格子状のままＸＹ座標に対し角度θだけ回転させた配置となっている。
【００３０】
次に、図５および図６を用いて図４で説明した接触子組立体を保持する保持構造について説明する。図５は保持構造を示す平面図、図６はその斜視図である。図５および図６ともに検査回路に接続するためのコネクター構造を合わせて示している。
【００３１】
図５および図６に示すように、接触子組立体９を保持する保持構造は、樹脂、セラミック、石英などの電気絶縁材料からなる板状のガイドブロック１３で構成され、ガイドブロック１３はリボン状樹脂フィルム３の幅寸法（Ｗ）と同じ厚さを有し、接触子組立体９がちょうど収まる幅と長さの開口面積を持つ長方形の開口部１５を備えた枠体構造となっている。また、枠部分には、接触子組立体９を組み立てるときに用いた位置決め棒１２の先端が嵌る溝１６が形成され、溝１６は開口部１５の長手方向に沿って両側対称位置に設けられている。
【００３２】
そして、溝１６の深さは、接触子組立体９をガイドブロック１３に入れ込んだときに接触子組立体９とガイドブロック１３の面位置が合うように設定しておく。これにより、入力部端子５および出力部端子６がガイドブロック１３の面位置から突出した構成となる。このように、接触子組立体９の位置決め精度が向上するとともに組立作業が簡素化される。さらに、接触子組立体９はガイドブロック１３によって縦横の伸びが押さえられるので、被試験電子デバイスのパッドの配置が微細化されてもプロービングが正確になされ、特に熱膨脹に対して優れた安定性が得られる。
【００３３】
さらにガイドブロック１３には、接触子組立体９が嵌めこまれたときに入力部端子５および出力部端子６が配置される部分の両側に延びる張出し部１４及び１７が設けられている。この張出し部１４は、後で説明するようにコネクター部分の回路配線を絶縁カバーする機能あるいは検査回路基板を補強する役目を果たすものである。
【００３４】
図６からも分かるように、ガイドブロック１３に収まった接触子組立体９は、複数の入力部端子５が被試験電子デバイス１８の裏面側に設けられているパッド１０（ここでは１６個）と同時に接触する。この際、被試験電子デバイス１８は上記してきた様にガイドブロック１３のＸＹ方向に対し角度θだけ傾けて配置される。この配置は、図示していない搬送手段、位置決め手段、押圧手段などによってもたらされ、図６では同時に２個の被試験電子デバイス１８が供給された状態を示している。
【００３５】
一方、接触子組立体９の複数の出力部端子６はガイドブロック１３の下面側から突出し、検査回路基板１９の回路配線２１の配線パッド１１（図７参照）に同時に接触する。検査回路基板１９はプリント配線基板、あるいはフレキシブル配線基板などで構成され、必要に応じて複数枚が重ね合わされて張出し部２３をコネクタソケット２２に挿入し、これによって回路検査装置と電気的に接続される。
【００３６】
図７は検査回路基板の一例を示す斜視図である。検査回路基板１９はポリイミド等のフレキシブルフィルム上に銅箔をパターン形成した回路配線２１を有し、コネクタソケット接続用の張出し部２３を備えている。出力部端子６のそれぞれに対応して回路配線２１が形成されており、図７では３個の出力部端子６が３本の回路配線２１に接触することになる。
【００３７】
さらに図７に示すように、検査回路基板１９には貫通孔２４が開けられている。この貫通孔２４は検査回路基板が１枚で収まらない場合、例えば図６に示したように検査回路基板１９、２０の２枚を必要とする場合には、出力部端子６のうち何本かをこの貫通孔２４を通して下側の検査回路基板２０の回路配線２１に接触させるようにしたものである。図７では検査回路基板１９に貫通孔２４は１区画ユニットに３個設けられているが、必要に応じて増減してもよく、さらに検査回路基板２０に貫通孔を設けて３枚の検査回路基板としてもよい。
【００３８】
検査回路基板１９、２０を重ねた場合には、重ねた基板厚さが出力部端子６の高さ以内ならば出力部端子６の先端は貫通孔を通して重ねた検査回路基板から突出するため回路配線２１との接触には全く問題がない。出力部端子６の接触圧力は検査回路基板の上下によって多少差が出るが、垂直型プローブの変形部長さを大きく採ってあるのでばらつきの範囲に収めることが可能である。
【００３９】
（実施の形態１の変更例）
実施の形態１の変更例の目的は実施の形態１と概略同じ構造体を利用し、格子状に配列されたＣＰＬＤ（Ｃｏｍｐｌｅｘ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）やＦＰＧＡ等のプログラマブル電子部品（後述する信号構成回路または）に置き換えて実施の形態１の構造を使ってウエハ上に配列されたチップのパッドに電気的接続を行い、例えば汎用市販の外部テスターまたは後出のメモリ付コンピュータ（実施の形態３において説明される）と接続して、数少ない配線でウエハチップのパッドが電気的に接続されることを可能にする目的で用いるものである。
【００４０】
本実施の形態１の変更例の構造は格子状に配列されたＣＰＬＤやＦＰＧＡからの入出力端子など狭ピッチの配線に接続することは、従来のＰＣＢ基板ではＣＰＬＤやＦＰＧＡの入出力端子から狭ピッチの配線に至るにはＰＣＢ基板に空けるスルーホールが大きく、本実施の形態１の変更例に比べ高密度実装ができない問題をもっている。またＰＣＢを利用しない他の高密度実装を可能とするセラミック基板等の適用も高価になること等の欠点を有している。
【００４１】
実施の形態１、および本実施の形態１の変更例において検査回路基板はフレキシブルフイルムから成りその厚さが２０〜３０ミクロンを可能とし且つ配線厚さも同程度の厚さで達成可能である。また前記異方性ポリマー５３の厚みも０．２ｍｍ前後であり、接触点に常に接触力を確保するための垂直型プローブ２も厚み方向で０．６ｍｍ程度であるためＣＰＬＤやＦＰＧＡの入出力端子から検査回路基板までの距離を小さくでき高密度の実装が可能になる。
【００４２】
実施の形態１の変更例について図面に従って説明する。図８は本実施の形態１の変更例に用いる接触子組立体保持機構の構成及びその機能を説明する斜視図である。図８に示された接触子組立体保持機構の構成は実施の形態１と概略同じである。実施の形態１と異なる構成は検査回路基板１９、検査回路基板２０上に回路配線２１に加えて回路配線２１Ａが追加配置されていることである。また被試験電子デバイス１８（図６に示されている）に代って、当該被試験電子デバイス１８に概略類似した構造を有するＣＰＬＤやＦＰＧＡ等のプログラマブル電子デバイス１８−１に置き換えられている点である。
【００４３】
図９は前記第１−１の実施の形態に用いる接触子組立体と外部テスターまたはメモリ付コンピュータと接続するための検査回路基板の斜視図である。図９において、検査回路基板１９の形状は実施の形態１と形状が異なり回路配線２１に加えて回路配線２１Ａが追加配置されている。なお、図８及び図９において、回路配線２１及び２１Ａはプログラマブル電子デバイス１８−１の端子と電気接続されている。また、回路配線２１及び２１Ａは上位検査回路またはメモリ付コンピュータからの信号授受が可能信号および電源線が接続されプログラマブル電子デバイス１８−１を駆動することを可能としている。
【００４４】
また回路配線２１及び２１Ａはプログラマブル電子デバイス１８−１の入出力の通信信号回路であり、例えばウエハ上に配列されたチップのパッドと接続されることによりチップの回路検査が可能となる。
【００４５】
（実施の形態２）
本発明の実施の形態２について図面を参照して説明する。この実施の形態２は実施の形態１における接触子１の積層のための棒１２を必要としない構造としたものである。すなわち、リボン状樹脂フィルムの積層は部分的に接着剤により隣接する前記リボン状樹脂フィルム同士を接合して成るものである。そして、リボン状樹脂フィルムが積層する間隔（すきま）は、部分的に充填された接着剤の厚みにより確保される。
【００４６】
図１０乃至図１５に従い実施の形態２の構成とその機能について説明する。図１０は実施の形態２の全体側面図である。５１はＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）とかＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）などの電気出力端子が格子状に配列された電子部品５２を固定するホルダである。電子部品５２は実施の形態１における被試験デバイス１８に対応する。図１１は図１０の分解斜視図である。図１１においてホルダ５１の穴５１−１に電子部品５２が固定配置されている。また、電子部品５２の下側には異方性ポリマー５３が配置され、さらにその下側に接触子組立体が配置されている。
【００４７】
図１２は電子部品５２の電気出力端子５２−１の配列を示す下面斜視図である。図１３は異方性ポリマーの一例を示す斜視図である。この異方性ポリマー５３は、矩形状の非導電性材料から成る本体部５３−２に細線状の導電性材料が表裏にわたって多数埋め込まれた材料からなり、一方に電気出力端子が接触すると概略接触した場所から反対側に電気が通電する。プローブの入力端子が直接電子部品５２の電気出力端子５２−１に接触した場合電気出力端子５２−１の接触部の形状が球面の場合すべりが生じるため異方性ポリマー５３を介在させている。該異方性ポリマー５３の材料は信越化学株式会社等から発売されているものが相当する。
【００４８】
図１４は実施の形態２における樹脂状フィルム７１とプローブ７２が接合されることにより組立てられて成るプローブ組立７０の斜視図である。図１５は、図１４に示されたプローブ組立７０を複数個、面方向に整列させて設置した状態を示す斜視図である。図１５において８０は接着剤等の高分子有機材料からなる接合材である。隣接するプローブ組立７０が接合材８０を介して、必要とするプローブ組立７０の間隔に固定されている。従って電子部品５２の電気出力端子５２−１は異方性ポリマー５３を通じてプローブ７２の入力端子と接続が行われる。外部配線等との電気的接続については実施の形態１と同様である。
【００４９】
実施の形態２に従えば樹脂状フイルム７１間を貫通する棒を必要としない接触子組立体が得られる。
【００５０】
（実施の形態３）
次に、本発明の実施の形態３について説明する。従来において、プローブカードと離れた場所に存在する市販の外部テスター等の検査装置を使用し、ウエハ上に配置された多くのチップの電極に電気的接触子を接触してウエハチップ端子に同時に接触子を接触し検査回路と導通することは困難であった。その理由は、前記プローブカード内を多層化基板にして多くの配線を対応することに空間の制限があったからである。また市販の外部テスターは非常に高価であった。実施の形態３はこのような状況に着目したもので、その目的は、比較的安価なパソコンとメモリ付コンピュータによって大きな配線空間を必要とする問題を解決することである。
【００５１】
また外部テスターからの信号を基板内のＣＰＬＤまたはＦＰＧＡなどから成るプログラマブルシステムで授受した後、信号構成回路７８と通信を可能とし、前記問題点である基板内を多層化基板にして多くの配線を配置する問題を解決することを目的とするものである。
【００５２】
前記の目的を達成するために特に信号構成回路として矩形状外周に端子を有するプログラマブル電子デバイス等を使用した場合これ等のプログラマブル電子デバイスがウエハ上のチップと比較して大きいため、メモリ付コンピュータと前記プログラマブル電子デバイスを同一平面に配置することなく前記プログラマブル電子デバイスとウエハの配置角度に特別な配慮或いは工夫がされていることに特徴がある。
【００５３】
図１６は、本発明の実施の形態３に係る電気機能検査装置のシステムの一構成例を示すブロック図である。この電気機能検査装置のシステムは、配線基板にメモリ付コンピュータを有し、多数配線の必要がなく且つ検査処理の高速化に対応するようにしたものである。図１６において、１２０は汎用コンピュータであり例えばパソコンである。７４は回路付きプローブカードであり、図１６中で二点鎖線で示されている。回路付きプロープカード７４は、汎用コンピュータ１２０に接続された通信インターフェース１２１と、通信インタフェース１２１に接続されたメモリ付コンピュータ１２２と、メモリ付コンピュータ１２２に接続された信号構成回路７８とから成る。
【００５４】
信号構成回路７８は、図６に示された比較的入出力の端子数の少ない被試験電子デバイス１８や、図８に示された比較的入出力の端子数の多いプログラマブル電子デバイス１８−１に相当する。信号構成回路７８は複数設けられ、それぞれ目的が異なるテストに対応して起動されることも可能である。７３はウエハチップ端子である。回路付きプローブカード７４の信号構成回路７８とウエハチップ端子７３との間にはプローブ１００が配置され、両部材を電気的に接続している。汎用コンピュータ１２０からは個別ウエハ毎の検査情報が通信インターフェース１２１に送られる。そして、検査情報は通信インターフェース１２１を通じてメモリ付コンピュータ１２２に送信され、さらにメモリ付コンピュータ１２２と信号構成回路７８にテスト内容及び結果を送受信する。信号構成回路７８はウエハチップ端子７３に対応した検査信号を生成し、検査時は必要な信号をウエハチップ端子７３との間で授受する。該信号構成回路７８はまた、ウエハチップ端子７３からの検査結果情報を受け取り、メモリ付コンピュータ１２２に送る。メモリ付コンピュータ１２２は通信インターフェース１２１を介して汎用コンピュータ１２０と情報を授受する。
【００５５】
また信号構成回路７８はウエハチップ端子７３の矩形状に配置された電極（パッド）の一辺につき複数の信号構成回路７８が対応している。例えばウエハチップ端子７３の一辺に２００個の電極が千鳥配列されている場合は２個の信号構成回路７８が対応するようになっている。そして、この場合、１個の信号構成回路７８の端子から１００本の配線がウエハチップ端子７３の奇数番目の電極に接続し、更に他の１個の信号構成回路７８の端子から１００本の配線がウエハチップ端子７３の偶数番目の電極に接続している。従って矩形配列の４辺に対応する場合は、８個の信号構成回路７８が１つのウエハチップ端子７３の８００個の電極に対応する。本発明は特別に矩形状に配列したウエハチップ端子７３に限定するものではなく、１つの直線状に配列されたウエハチップ端子７３に対して１つの信号構成回路７８が対応している場合にも適用できるものである。
【００５６】
図１７は、本発明の実施の形態３に係る電気機能検査装置のシステムの変更例を示すブロック図である。この電気機能検査装置のシステムは、基板の外にある外部テスターとの信号の授受を行うことにより、多数配線の必要がなく且つ検査処理の高速化に対応するようにしたものである。図１７において、プローブカード７４の信号構成回路７８と、ウエハチップ端子７３と、プローブ１００については図１６に示されたものと同一の構成及び作用を有する。７５はプログラマブルシステムであり、７６は外部テスターである。外部テスター７６は市販されているＬＳＩのテスターで数百本またはそれ以上の複数信号線７９と接続されていて、１つまたは複数のウエハ上のチップ検査を可能とする信号が含まれている。ただし複数のウエハ上のチップに対して同時一括検査をするにはウエハ上の端子と接続することは回路付きプローブカード７４の空間の制限を受けるため、複数のウエハ上のチップに対して同時一括検査を行うことは困難を伴うと考えられる。
【００５７】
プログラマブルシステム７５は主デバイスとしてＣＰＬＤやＦＰＧＡを有しシリアル／パラレル変換機能やバウンダリースキャン機能等を有し多機能のシステムとして信号処理が可能である。またプログラマブルである為初めて検査処理内容を設定する場合、または変更する場合汎用コンピュータ１２０からの命令に従って処理し、内容も短時間に処理可能である。従って外部テスター７６からの信号をプログラマブルシステム７５で処理して回路付きプローブカード７４の配線空間で配線可能な本数にして信号構成回路７８との間で信号を送受することは可能である。
【００５８】
次に、本発明の実施の形態３について図面を参照して詳細に説明する。図１８は本実施の形態３に係るＬＳＩチップ検査装置１０００の全体構成を概略的に示す斜視図である。このＬＳＩチップ検査装置１０００は、例えばメモリ関係の線状に配列された複数のパッドに一括して複数のプローブを接触させ高速検査する。
【００５９】
図１８において、７０９−１はＸ方向位置決め部材、７１０−１はＹ方向位置決め部材である。本実施の形態３におけるＸ方向位置決め部材７０９−１、Ｙ方向位置決め部材７１０−１は略同じ形状と機能を有する。ただし、Ｘ方向位置決め部材７０９−１は、図１８、図１９に示されているように下方に開口して形成されたスリット形状の第１係合溝７１１を有している。また、Ｙ方向位置決め部材７１０−１は、同じく図１９に示されているように上方に開口して形成されたスリット形状の第２係合溝７１２を有している。これにより、Ｘ方向位置決め部材７０９−１を上方から、Ｙ方向位置決め部材７１０−１を下方から、それぞれ複数個ずつ、第１係合溝７１１と第２係合溝７１２とが合致するようにして組み付けると、全体として格子状の位置決め構造体が構成される。そして、Ｘ方向位置決め部材７０９−１、Ｙ方向位置決め部材７１０−１は相互に正確で強固な位置決めを達成するための手段として機能している。
【００６０】
上述のようにして組み付けられたＸ方向位置決め部材７０９−１およびＹ方向位置決め部材７１０−１の上側にはプローブ６０３−１がＹ方向に複数個、リボン状フィルムによりつながれた状態で配置される。またプローブ６０３−１は、当該プローブ６０３−１をつないでいるリボン状フィルムを複数枚厚さ方向（Ｘ方向）に並べることにより、所定の間隔を空けて積層して配列されている。実際には第１および実施の形態２に関連して説明した通り、フィルム状絶縁膜であるフィルム６０５−１にグランドラインパターン６０４−１および電気導通部６０６−３がリソグラフィ技術に基づくエッチング及びメッキ等の加工手段に形成され配置されている。１１０は１軸用テスト回路である。１２０は汎用のコンピュータであり１２１は通信インターフェースであり１２２はメモリ付コンピュータであり、１２３は配線基板であり、１２４は配線基板上の配線である。
【００６１】
図１９は図１８に示されたＬＳＩチップ検査装１０００の主要部を拡大して示す斜視図である。図１９において、１１０は１軸テスト回路であり、図１６に示された信号構成回路７８に相当する。この１軸テスト回路１１０はＸ方向位置決め部材７０９−１の側面に２セット強固に貼り付けられている。図２０は１軸テスト回路１１０の正面図である。１軸テスト回路はフレキシブルフイルム１１１と、信号構成回路１１２と、接続配線１１３と、入出力線１１４とから成る。フレキシブルフイルム１１１の、接続配線１１３の端子に隣接した部分には切り欠き１１５が形成されている。１軸テスト回路１１０に形成された切り欠き１１５は、当該１軸テスト回路１１０とＹ方向位置決め部材７１０−１とが干渉するのを回避するためのものである。
【００６２】
フレキシブルフイルム１１１は実施の形態８におけるリボン状フィルム７０７と同質の材料からなり、接続配線１１３は銅配線７７２と略同様のプローブとの電気的接続の役割を果たす。信号構成回路１１２は前記図１６で説明の汎用コンピュータ１２０からの検査情報をインターフェース７５から受け接続線１１３に送る。信号構成回路１１２は紙面の上下方向に必要とする空間を確保できるため、チップ１つに対し１つの検査回路が存在できるような配置が可能である。図２０では２つの信号構成回路１１２から接続配線１１３がチップ上のパッド６０２に接続されるように表わしたが、実際は多数の信号構成回路１１２の１つから実質的に前記接続配線１１３を通じて１つのチップ上のパッド６０２に接続される。
【００６３】
図２１は図１８の矢印Ｙ方向から見た図である。図２２は図１８の矢印Ｘ方向から見た図である。図１９、図２１においてＸ方向位置決め部材７０９−１にあけられた穴７９１−１に固定ピン１０９が圧入され、固定ピン１０９の鍔（つば）とＸ方向位置決め部材７０９−１の凸部の一端に丸棒１０９が鋏まれ固定している。本実施の形態の場合丸棒１０９は１直線方向から（この場合はＸ方向からのみ）配置されている。後述する実施の形態ではＸ及びＹ方向からの配置になる。図２２において、接続配線１１３はフレキシブルフイルム１１１から若干突出していて出力変形部６１０−１に接触しており、これにより電気的接続が達成される。１軸テスト回路１１０に形成された切り欠き１１５は、当該１軸テスト回路１１０とＸ方向位置決め部材７０９−１とが干渉するのを回避するためのものである。
【００６４】
本実施の形態３において配線基板１２３と信号構成回路７８を形成する信号構成回路１１２は異なる平面にあり、また信号構成回路１１２が取り付けられているフレキシブルフイルム１１１と直交して配置されている。このため電子デバイス１１１の平面状の大きさおよび配列する数はフレキシブルフイルム１１１の配線基板１２３の直交方向の高さを増すことにより対応可能である。
【００６５】
（実施の形態４）
実施の形態４について図面を参照し説明する。実施の形態４は実施の形態３より更に多くの接触子をウエハチップ端子に対応させる場合に有効である。システムの構成は図１６に示すブロック図と同じである。ただしウエハチップ端子が多くなったことにより信号構成回路にＣＰＬＤやＦＰＧＡなど出力端子が格子状に配列された電子デバイスの場合に本実施の形態４が有効である。
【００６６】
本実施の形態４の構成の斜視図を図２３に示す。図２３において１２０は汎用のコンピュータであり１２１は通信インターフェースであり１２２はメモリ付コンピュータであり、１２３は配線基板であり、１２４は配線基板上の配線である。８００は接触子組立体であり、実施の形態１又は実施の形態２における接触子組立体と同様の構成を有する。７０９−１は実施の形態３において説明したのと同様のＸ方向位置決め部材であり７１０−１は同じく実施の形態３において説明したのと同様のＹ方向位置決め部材である。Ｘ方向位置決め部材７０９−１とＹ方向位置決め部材７１０−１は略同じ形状と機能を有する。７７はウエハチップ端子であり、プローブはウエハチップ端子７７と接触した接触力を保持するように作用する。
【００６７】
７７−１は多数のウエハチップ端子７７を有するチップである。７７−２は多数のチップ７７−１を保持するウエハであり、チップ７７−１はウエハ７７−２の一部として複数個が設けられている。図２３において、チップ７７−１はウエハ７７−２の下面に配置されている。
【００６８】
メモリ付コンピュータ１２２から信号構成回路１１２に接続される過程は実施の形態３と同様である。
【００６９】
図２３においてウエハ７７−２の面Ａと配線基板１２３の面Ｂは平行である。また信号構成回路１１２にあるプログラマブルデバイスの面Ｃとウエハ上の面Ａは垂直である。
【００７０】
以上、本実施の形態４に従えばウエハ上に配列された全チップの全てのパッドに検査回路から直接、チップ１対検査回路１の対応で検査信号の授受が図られる、シリアル検査ではない同時一括で高速のウエハ検査システムが構築できる。また実施の形態３において実施の形態１及び実施の形態２の電気接続手段によりその目的を達成している。
【００７１】
（実施の形態５）
設備の有効利用の観点から、コンピュータや電子回路の部分は汎用的に使い、新しいチップのパッド配列になった時にプローブ組立のみを交換してウエハ検査を行うことが経済的である。本実施の形態５の座標変換回路とプログラマブル電子デバイスを組み合わせて利用することにより前記の目的を達成するものである。
【００７２】
具体的には実施の形態５は配線基板１２３および信号構成回路７８を取替えすることなく大きさ、位置の異なる、且つパッド配列も異なるＬＳＩチップにプローブ６０３−１等の取り替えで対応する方法を提供するものである。
【００７３】
本実施の形態５は、実施の形態１の変更例に関する図８の構造（信号構成回路７８）を平行に配置して、回路配線２１を図２６に示す座標変換回路を介して図２２の６１０−１の接触子に接続することにより達成される。１つプログラマブル電子デバイス１８−１の入出力である回路配線は複数の異なるチップのパッド端子に接続されてもプログラマブルであるため検査目的を果たすことが可能である。
【００７４】
また１軸用テスト回路１１０と概略同じ１軸用テスト回路１１０を直交した状態で配列することなく、１軸用テスト回路１１０を平行に複数配列しＡＳＩＣ等のパッドが矩形状配列チップに対応可能とし装置の簡潔化方法を提供する
【００７５】
実施の形態５について図面を参照して説明する。実施の形態５は実施の形態３或いは実施の形態４におけるように、高密度のウエハチップ端子に接触子を対応させる場合に有効である。図２４は、本実施の形態５に係るＬＳＩチップ検査装置１０００のシステム構成を概略的に示す正面図である。図２４において、１１０は１軸用テスト回路であり、フレキシブルフィルム１１１に信号構成回路１１２（或いは信号構成回路７８）を取り付けて成る。信号構成回路１１２にはＣＰＬＤやＦＰＧＡなどが使用される。内部構造は実施の形態１の変更例の構造を有する。
【００７６】
１２５は被検査回路としてのプローブアッセンブリである。図２２に示す様に、プローブアッセンブリ１２５はプローブ６０３−１、接続配線１１３、フレキシブルフイルム１１１等からなる。接続配線１１３と図２６の端子ａ１，ｂ１・・・・，ｌ１及びａ２，ｂ２，・・・ｌ２に配線が接続されることによって変換後のプローブ６０３−１への通電が可能となる。
【００７７】
１２６は座標変換回路である。被検査回路１２５の端子（チップ端子７７など）と１軸テスト回路１１０の端子（垂直型プローブの端子）との間を仲介接続するとともに、両端子間における位置のずれを修正或いは変更するための座標変換を行う。１２３は配線基板であり、第３および実施の形態４において述べたのと同じである。また、図２４において、プローブアッセンブリ１２５と座標変換回路１２６とはユニット化されていて、回路付きプローブカード７４に対して着脱可能となっている。
【００７８】
図２５は本発明の実施の形態５に係るＬＳＩチップ検査装置１０００のシステムの回路構成を示すブロック図である。この実施の形態において、システムの回路構成は図１６のブロック図に示されたものと基本的に同じであるが、回路付きプローブカード７４とウエハチップ端子７３との間に座標変換回路１２６が配置されている点が異なる。
【００７９】
以上の構成による本実施の形態５に係るＬＳＩチップ検査装置１０００の動作について以下説明する。被検査回路としてウエハチップが選ばれた場合、そのウエハチップ端子７３の配列構造とＬＳＩチップ検査装置１０００側（信号構成回路７８すなわち、信号構成回路１１２側）の端子の配列構造が異なる場合がある。この場合においてウエハチップの回路検査を行うと、本実施の形態では座標変換回路１２６の動作によりウエハチップとプローブカード７４との間における座標変換が行われ、ウエハチップ端子７３の矩形状外周に端子を有する配列構造に、信号構成回路７８の端子の配列構造を座標変換回路１２６を介して電気的に導通にする。
【００８０】
図２６および図２７は、座標変換回路１２６による座標変換動作の一事例を説明する模式図である。これらの図において、図２６は或る特定のウエハチップにおけるウエハチップ端子７３の配置構造（端子位置）と、所定のウエハチップ端子７３に対する座標変換処理を表す模式図であり、図２７は上記ウエハチップ端子７３の配置位置と座標変換処理後における座標変換回路の信号の到達位置を示す模式図である。
【００８１】
図２６において、黒くぬりつぶした点（以降●）は上記ウエハチップにおけるウエハチップ端子位置でありウエハチップ端子位置（ａ１，ｂ１，ｃ１，・・・）等と呼ぶことにする。またこの●で示す点は座標変換後の信号の到達する目標点でもある。これらのウエハチップ端子の位置を、Ａグループとして（ａ１），（ｂ１），（ｃ１），（ｄ１），（ｅ１），（ｆ１），（ｇ１），（ｈ１），（ｉ１），（ｊ１），（ｋ１），（ｌ１）と，Ｂグループとして（ａ２），（ｂ２），（ｃ２），（ｄ２），（ｅ２），（ｆ２），（ｇ２），（ｈ２），（ｉ２），（ｊ２），（ｋ２），（ｌ２）がある。ＡグループはチップＡ、ＢグループはチップＢに対応している、ＡグループとＢグループのＸ方向の間隔がＳｍｍ間隔である。Ｙ方向配列については省略している。ＡグループとＢグループの信号の配列は全く同一かまたは殆ど同一の配列を成す。
【００８２】
同様に図２６において、信号構成回路７８からの出力である回路配線２１の平面図とし位置座標としてあらわし、○は信号構成回路配線位置（Ｘ１，Ｘ２，Ｘ３，・・・）等と呼ぶことにする。またこの○で示す点は座標変換するべき信号の出発点を示す。αグループとして（Ｘ１），（Ｘ２），（Ｘ３），（Ｘ４）（Ｘ５），（Ｘ６），（Ｘ７），（Ｘ８），（Ｘ９），（Ｘ１０），（Ｘ１１），（Ｘ１２）、βグループとして（Ｙ１），（Ｙ２），（Ｙ３），（Ｙ４）（Ｙ５），（Ｙ６），（Ｙ７），（Ｙ８），（Ｙ９），（Ｙ１０），（Ｙ１１），（Ｙ１２）、があり夫々Ｘ及びＹ方向にＰｍｍの間隔で配列されている。Ｙ方向配列については省略している。αグループ、βグループ、γグループは同一のＸ座標またはＹ座標をもつ複数個ＣＰＬＤから出力される信号構成回路配線位置である。図２６のαグループは４列の○から構成されているから、４個のプログラマブル電子デバイス１８−１によって構成されていることを示す。
【００８３】
γグループの一部のＺ１、Ｚ２、Ｚ６、Ｚ１１，・・・Ｚ１７がある。αグループとβグループ及びγグループの信号の配列は全く同一かまたは殆ど同一の配列を成すとする。
【００８４】
Ａ、Ｂグループとα、β、γグループに夫々特別な配列に関しはじめから存在しているものではなく、ウエハ上のチップの端子配列と信号構成回路７８からの出力である回路配線２１の配置によって決定するものである。
【００８５】
（Ｘ１，Ｘ２，・・Ｘ５，・・Ｙ１，Ｙ２，・・Ｙ５，・・Ｚ１，Ｚ２，・・）は検査回路基板１９または検査回路基板２０の上に配列されている。また（Ｘ６，Ｘ７，・・Ｘ１０，・・Ｙ６，Ｙ７，・・Ｙ１０・・）は検査回路基板１９または検査回路基板２０の上に配列されている。
【００８６】
回路配線２１の位置とウエハチップ端子を模式的に表現した、図２６のような関係はウエハ上のチップ端子に対応するプローブアッセンブリ１２５と標準的な１軸用テスト回路１１０と配線基板１２３によってＬＳＩチップ検査装置を構成する時、通常出現する関係位置である。このような○と●の関係位置にある時、回路信号線２１からは、Ｘ１→ａ１，Ｘ２→ｂ１，Ｘ４→ｃ１・・・・Ｘ１６→ｉ１・・・Ｘ２０→ｉ２グループにある●は他のグループからの○の信号線が配線されてないため，１つのプログラマブル電子デバイス１８−１によって座標変換ができていることを示す。
【００８７】
Ｘ５→ａ２，Ｙ４→ｂ２，・・Ｚ１→ｄ２（にまたがって配線）・・Ｘ２０→Ｉ２このように３つのグループにまたがって配線されている場合はプログラマブル電子デバイス１８−１の３つから得られた信号により第２グループにあるウエハ上のチップの検査が行われるように配線されている。
【００８８】
（プログラマブル電子デバイス１８−１による可能性の説明）
以上からウエハ上のチップ端子にプログラマブル電子デバイス１８−１の回路配線２１を割り当て配線することが可能である。この場合の条件は○の数が●の数より当然多いことが条件になる。具体的な設計においては配線の交差点の接触等を回避するため多層配線による工夫も必要となる場合がある。
【００８９】
なお、各ウエハチップについての座標変換先は図２６に示されたとおりでなくてもよく、これはウエハチップの配置構造を矩形配列に変換する一事例に過ぎない。そして、ウエハチップの位置が座標変換された後は、図２７に示されたような矩形状の配置構造として認識され電気機能の試験或いは検査が行われる。
【００９０】
先に説明した実施の形態３においては、信号構成回路７８として矩形状外周に端子を有する信号構成回路１１２等を使用した場合これ等の信号構成回路１１２がウエハ７７−２上のチップ７７−１と比較して大きいことを考慮して、メモリ付コンピュータ１２２と前記信号構成回路１１２を同一平面に配置することなく前記信号構成回路１１２とウエハ７７−２の配置角度に特別な配慮或いは工夫を施していたが、本実施の形態５では座標変換回路１２６により座標変換を行うから、信号構成回路１１２とウエハ７７−２の配置角度に特別な配慮或いは工夫を施す必要はなく、簡易な構成を採ることができる。
【００９１】
（実施の形態６）
以上の実施の形態１乃至５の説明においては、被検査回路としてのチップ（ＬＳＩ）は半導体製造におけるウエハに配設されたままの状態におかれ、複数のチップについて一括して検査を行うことを本発明の特徴的態様として説明してきた。しかし、複数のチップについて一括して検査を行う方法には他にも考えられ、例えばチップをウエハから個別に切り出すか、或いは数個を一まとまりとして切り出し、切り出されたチップを何らかの受板（トレー或いはテストボード）の上に並べ、複数のチップについて一括して検査を行うことによってもチップについての一括検査は可能である。
【００９２】
図２８は本発明の実施の形態６として、上述のような、複数のチップをテストボードの上に並べて配置し、この複数のチップに対して先に説明してきたＬＳＩチップ検査装置１０００を適用して一括検査できるようにしたチップ保持構造を示す斜視図である。図６において、テストボードに複数個配列されたチップソケットに被テストチップを挿入し、チップテスターからの配線をテストボードに接続し、挿入された被テストチップを順次測定してゆく現行のテスト方式において、テストボードに配列されているソケットの端子ピンをプローブ組立体の出力側の端子に置き換えると検査方式の類似が成立する、即ち被テストチップが挿入されたソケットのピン端子がＣＰＤＬに接続されている回路網をパソコン、ワークステーション等で制御して、テストボード上の複数個の被テストチップを同時に並列的に測定することが出来る。パソコン等にテストパターンを含むテストプログラムと測定手順を規定するコントロールプログラムなどを入力することにより、高価なチップテスターはパソコン等によって代替されて不用になり、また同時並列検査によって被テストチップの検査時間も短縮されるので、現行のパッケージされたチップテストにおいても大幅なコスト削減効果が得られる。また、現行チップテスターを使用してテストパターンを含むテスト情報をパソコン、ワークステーション等に入力すると共に、被テストチップをこのパソコン、ワークステーション等によって同時並列に検査することにより、現行チップテスターを経営資源として利用しながら検査コストを削減することも出来る。
【００９３】
このようなテストボード上に並べられた複数のチップの一括検査においても実施の形態５における座標変換回路を使った座標変換処理動作は可能である。よって、テストボード上にチップが不規則に配置されていても座標変換によって規則的に並べられている（例えば矩形配列）ように認識して電気機能検査を行うことができる。また、座標変換回路を有することにより将来的にチップサイズがより小型化される（集積密度がより高くなる）ことによりチップの端子位置が変更された場合でも、ＬＳＩチップ検査装置１０００側の仕様はそのままで座標変換処理を行うことにより対応することができる。
【００９４】
以上、本発明を種々の実施の形態について述べてきたように、被測定物はパッケージ構造に限るものではなく、半導体ウエハ上に形成された複数のチップに対しても、或いはテストボード上に並べられた複数のチップに対しても同時に一括してプローブ検査が可能となる。また、接触子組立体保持構造に熱膨脹率の小さい材料を使用すれば、バーンイン試験の際にも微細化された被測定物のパッドピッチに対して接触子組立体の伸びを押さえることができるのでプローブの位置ずれが発生せず、高温での特性検査が可能となる。
【００９５】
さらに、ウエハが大口径化されチップがますます微細化されても、本発明の接触子組立体保持構造をＸＹ方向にその配置を広げることによっていかようにも対応することができる。
【産業上の利用可能性】
【００９６】
ＬＳＩチップ検査装置として、汎用パソコンと、被試験ＬＳＩチップが配設されるウエハと、前記ウエハパッドと平行な配線基板と、該配線基板上の通信手段と接続するメモリ付コンピュータと、前記メモリ付コンピュータと前記パッド面Ａと複数の垂直面Ｃ上に配列された電子デバイス付電気接続手段と、ＬＳＩチップのパッドに接触する第１の端子と電子デバイス付電気接続手段のパッドに接触する第２の端子との間に配置された垂直型プローブとを備えた。これにより、パソコン等にテストパターンを含むテストプログラムと測定手順を規定するコントロールプログラムなどを入力することにより、高価なチップテスターはパソコン等によって代替されて不用になり、また同時並列検査によって被テストチップの検査時間も短縮されるので、現行のパッケージされたチップテストにおいても大幅なコスト削減効果が得られる。
【符号の説明】
【００９７】
１、１ａ〜１ｄ 接触子
２ 垂直型プローブ
３ リボン状樹脂フィルム
４ 弾性変形部
５ 入力部端子
６ 出力部端子
７ 長穴
８ 貫通孔
９、９ａ〜９ｄ 接触子組立体
１０ 被試験電子デバイスパッド
１１ 検査回路配線パッド
１２ 位置決め棒
１３ ガイドブロック
１４ 張出し部
１５ 開口部
１６ 溝
１７ 張出し部
１８ 被試験電子デバイス
１９、２０ 検査回路基板
２１ 回路配線
２２ コネクタソケット
２３ 張出し部
２４ 貫通孔
２５ 連結ポスト
２６ 支持ポスト
２７ シート状基板
２８ ガイドシート
２９ 検査回路基板
３０ 被被試験電子デバイス
１０００ ＬＳＩチップ検査装置
【技術分野】
【０００１】
本発明は、チップの電極（パッド）が平面上に配列された半導体集積回路チップや液晶デバイス等の回路検査や二つの電子デバイス間の接続等に使用される電気接続用の接触子組立体及び平面上に格子状に回路端子が配置されているＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）用ソケット等に使用可能な接触子組立体において、接触子の位置精度を保持するための接触子保持構造に関する。またこれを用いたＬＳＩチップ検査装置、ＣＳＰ等の回路検査装置に関する。
【背景技術】
【０００２】
ウエハ上に配列されたチップのパッド配列の狭ピッチ化に対応するために、接触子の入出力部の間に外力に対して弾性的に変形する弾性変形部（湾曲部）を介在させた薄板状材料からなる複数の接触子を、ＸＹ直交座標上に配置された端子配列のＸ軸に対して所定の角度をなして互いに干渉することなく配置した接触子組立体が特許文献１の図３で開示されている（以下この配置構造を接触子組立体と称する）。
【０００３】
一般的に、例えばコネクターなどにおいては接触子の位置精度を保持する手段としてその接続側（通常は端子と呼ぶ側）を剛性のある基材に設けた保持穴に挿入、圧入等により保持する方法が採られている。この剛性のある基材は通常成形で作られるが、微細ピッチになると保持穴の成形は困難になる。
【０００４】
上述した従来の接触子組立体においては、図２９（特許文献１の図５）の正面図に開示されているように、シート状基材２７に設けた保持穴に接触子１の出力部端子６を差し込み保持するとともに、接触子１の入力接点側にもシート状基材からなるガイドシート２８に設けたガイド穴に入力部端子５を嵌め込み、連結ポスト２５、支持ポスト２６を介して固定することによって被試験電子デバイスと検査回路基板とを電気的に接続する接触子組立体保持構造が提案されているが、実用的な構造を提示するに至っていない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−２９６２９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上記問題点を解決するためになされたもので、高価なチップテスターが不用になり、また同時並列検査によって被テストチップの検査時間も短縮し、チップテストにおいて大幅なコスト削減効果が得られるＬＳＩチップ検査装置を提供するものである。
【課題を解決するための手段】
【０００７】
本発明は、ＬＳＩチップ検査装置として、汎用パソコンと、被試験ＬＳＩチップ及びそのパッドが配設されるウエハと、前記ウエハパッドのパッド面Ａと平行な面Ｂを有する配線基板と、該配線基板上に配列した通信手段と該通信手段と電気的に接続するメモリ付コンピュータと、前記メモリ付コンピュータと前記パッド面Ａと複数の垂直面Ｃ上に配列された電子デバイス付電気接続手段と、前記被試験ＬＳＩチップのパッドに接触する第１の端子と、前記電子デバイス付電気接続手段のパッドに接触する第２の端子とを有し、これら第１及び第２の端子の間に弾性変形部を有する垂直型プローブとを備え、前記電子デバイス付電気接続手段の入力、出力線が、前記メモリ付コンピュータ及び垂直型プローブと電気的接続がなされ、垂直型プローブの入力端がウエハ上に配設されたＬＳＩチップのパッドと電気的接続がなされることを特徴とするものである。
【０００８】
本発明に係る前記垂直型プローブとＬＳＩチップとの間には座標変換手段が介装され、前記垂直型プローブとＬＳＩチップとの間における端子の配列を整合させることを特徴とする。
【０００９】
本発明はまた、ＬＳＩチップ検査装置として、複数のＬＳＩチップが設置されるテストボードと、このテストボードに配置されて前記ＬＳＩチップに結合し、且つ前記ＬＳＩチップへ信号を導入及び／又は導出するための端子ピンを有する複数のチップソケットと、前記チップソケットの端子ピンをＣＰＬＤに接続するための回路網とを有し、前記ＣＰＬＤを介してテストパターンを含むテストプログラムを内蔵するコンピュータに接続されることにより、前記チップソケットに挿入された複数の被試験ＬＳＩチップを同時並列に検査することを特徴とする。
【００１０】
本発明に係る前記コンピュータはチップテスターに接続され、このチップテスターからテストパターンを含むテスト情報を受取り処理することを特徴とする。
【００１１】
本発明はまた、コンタクトシステムとして、ＬＳＩチップ上に設置され、必要な電気的接続数より多い数だけ設けられた複数のパッドと、電気回路検査装置に設置されて前記ＬＳＩチップ上のパッドに接続される、直線で平行に複数列配置された複数の入出力配線端子と、前記パッドと前記入出力配線端子との間に設置され、所望の前記パッドとこれに対応する前記入出力配線端子とを接続するべく配線した座標変換回路網から構成されることを特徴とする。
【００１２】
本発明はまた、コンタクトシステムとして、ＬＳＩチップ上に設置され、必要な電気的接続数より多い数だけ設けられた複数のパッドと、電気回路検査装置に設置されて前記ＬＳＩチップ上のパッドに接続される、直線で平行に複数列配置された複数の入出力配線端子と、前記パッドと前記入出力配線端子との間に設置され、概略矩形状に配列した前記パッドとこれに対応する前記入出力配線端子に接続するべく配線した座標変換回路網からなることを特徴とする。
【００１３】
本発明はまた、コンタクトシステムとして、ＬＳＩチップ上に設置され、必要な電気的接続数より多い数だけ設けられた複数のパッドと、電気回路検査装置に設置されて前記ＬＳＩチップ上のパッドに接続される、直線で平行に複数列配置された複数の入出力配線端子と、前記パッドと前記入出力配線端子との間に設置され、概略格子状に配列した前記パッドとこれに対応する前記入出力配線端子に接続するべく配線した座標変換回路網からなることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、ＬＳＩチップ検査装置として、汎用パソコンと、被試験ＬＳＩチップ及びそのパッドが配設されるウエハと、前記ウエハパッドのパッド面Ａと平行な面Ｂを有する配線基板と、該配線基板上に配列した通信手段と該通信手段と電気的に接続するメモリ付コンピュータと、前記メモリ付コンピュータと前記パッド面Ａと複数の垂直面Ｃ上に配列された電子デバイス付電気接続手段と、前記被試験ＬＳＩチップのパッドに接触する第１の端子と、前記電子デバイス付電気接続手段のパッドに接触する第２の端子とを有し、これら第１及び第２の端子の間に弾性変形部を有する垂直型プローブとを備えたため、パソコン等にテストパターンを含むテストプログラムと測定手順を規定するコントロールプログラムなどを入力することにより、高価なチップテスターはパソコン等によって代替されて不用になり、また同時並列検査によって被テストチップの検査時間も短縮されるので、現行のパッケージされたチップテストにおいても大幅なコスト削減効果が得られる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態１に使用する接触子を説明する図で、同図（ａ）は正面図、同図（ｂ）は平面図である。
【図２】前記実施の形態１に使用する接触子を示す正面図で、同図（ａ）、（ｂ）、（ｃ）、（ｄ）はそれぞれ一実施の形態に用いる４種類の接触子を示している。
【図３】前記実施の形態１に用いる接触子組立体の構成及びその機能を説明する部分平面図である。
【図４】前記実施の形態１に用いる接触子組立体の構成を説明する斜視図である。
【図５】前記実施の形態１に用いる接触子組立体保持機構の構成及びその機能を説明する平面図である。
【図６】前記実施の形態１に用いる接触子組立体保持機構の構成及びその機能を説明する斜視図である。
【図７】前記実施の形態１に用いる接触子組立体と回路検査装置とを接続するための検査回路基板の斜視図である。
【図８】前記実施の形態１の変更例に用いる接触子組立体保持機構の構成及びその機能を説明する斜視図である。
【図９】前記実施の形態１の変更例に用いる接触子組立体と回路検査装置とを接続するための検査回路基板の斜視図である。
【図１０】本発明の実施の形態２において使用される電子部品の全体側面図である。
【図１１】図１０に示された電子部品の分解図である。
【図１２】前記実施の形態において用いられる電子部品の電気出力端子の配列を示す図である。
【図１３】前記実施の形態において用いられる電子部品に使用される異方性ポリマーを示す斜視図である。
【図１４】前記実施の形態における樹脂状フィルムとプローブが接合され組み立てられたプローブ組立の斜視図である。
【図１５】前記実施の形態において隣接する複数のプローブ組立が接合材を介して結合固定されている状態を示す斜視図である。
【図１６】本発明の実施の形態３に用いられるプローバ装置の制御システムのブロック図である。
【図１７】本発明の実施の形態３の変更例としての電気機能検査装置のシステム構成を示すブロック図である。
【図１８】前記実施の形態において用いられる接触子組立体の一部構成を表わす斜視図である。
【図１９】前記実施の形態において用いられる接触子組立体の主要部を更に拡大した斜視図である。
【図２０】前記実施の形態において実行される１軸テスト用のテスト回路の正面図である。
【図２１】前記実施の形態において用いられる接触子組立体を図１８において矢印Ｘ方向から見た図である。
【図２２】前記実施の形態において用いられる接触子組立体を図１８において矢印Ｙ方向から見た図である。
【図２３】本発明の実施の形態４に係る接触子組立体による検査システムの全体構成を示す斜視図である。
【図２４】本発明の実施の形態５に係る電気信号検査装置のシステム構成を概略的に示す正面図である。
【図２５】本発明の実施の形態５に係るＬＳＩチップ検査装置１０００のシステムの回路構成を示すブロック図である。
【図２６】本発明の実施の形態５において、座標変換回路による座標変換動作として、特定のウエハチップにおけるウエハチップ端子の配置構造（端子位置）と、所定のウエハチップ端子に対する座標変換処理を表す模式図である。
【図２７】図２６に示されたウエハチップ端子の配置と座標変換処理後における座標変換回路の信号の到達位置を示す模式図である。
【図２８】本発明の実施の形態６に係るＬＳＩチップ検査装置１０００に適用されるチップ一括検査用のチップ保持構造を示す斜視図である。
【図２９】従来の接触子組立体保持機構を示す正面図である。
【発明を実施するための形態】
【００１６】
本発明に関係し各種の検査装置名が出てくるので整理すると、回路検査装置とは、被試験電子デバイスを検査するための装置であり、接触子組立体と電気的に接続される装置をいう。この回路検査装置は本件図面中には具体的には図示されていない。本発明に使われる被試験電子デバイスは入出力端子が格子状に配列されたＣＳＰ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等である。ＬＳＩチップ検査装置とは、ウエハ上に配列されたＬＳＩチップの複数のパッドに同時且つ一括に接触し、各種電気的特性をテストする検査装置を意味する。
【００１７】
（実施の形態１）
以下、本発明の実施の形態１について図面を参照して説明する。図１（ａ）、（ｂ）は本発明に用いる接触子１の構造を示す正面図と平面図である。本発明に用いる接触子１は、リボン状樹脂フィルム３と、このフィルム面に形成された垂直型プローブ２とで構成されている。その構造は、リボン状樹脂フィルム３としてポリイミド等の樹脂フィルムを使用し、その上に垂直型プローブ２となる銅箔を貼り付け、通常よく知られたフォトリソグラフィ法によるエッチング技術を用いて製作する。銅箔の材料としては、プローブが剛性を必要とすることからベリリウム銅が好ましい。
【００１８】
このようにして垂直型プローブ２とリボン状樹脂フィルム３とが一体型となった１枚の接触子１（厚さｔ、幅Ｗ）が形成される。垂直型プローブ２は、リボン状樹脂フィルム３の幅とほぼ同じ幅寸法を持つ横長のＵ字型（長さＬ、幅Ｗ）に形成された湾曲構造を備え、Ｕ字型の開端部はリボン状樹脂フィルム３の両長辺側からそれぞれ直角に突出（高さｓ）して一方は入力部端子５を形成し、他方は出力部端子６を形成している。入力部端子５は被試験電子デバイスのパッドと接触し、出力部端子６は検査回路のパッドと接触して被試験電子デバイスと検査回路との導通を図るようになっている。なお、図１の例では１枚の接触子１に垂直型プローブ２が２個になっているが、被試験電子デバイスのパッドの数に応じて増減させればよい。
【００１９】
また、垂直型プローブ２が形成されたリボン状樹脂フィルム３には、垂直型プローブ２のＵ字型の弾性変形部４で囲まれる湾曲形状とほぼ等しい開口面積を持つ長穴７が開けられている。そして、この部分において、リボン状樹脂フィルム３は垂直型プローブ２とほぼ同じ幅の梁（非常に細い梁構造である）によってつながった構造となっており、この梁部分が弾性変形部４となっている。そして、入力部端子５、出力部端子６に接触圧力が加わった時に垂直型プローブ２だけでなくリボン状樹脂フィルム３も一体となって弾性変形できる構造となっている。さらにリボン状樹脂フィルム３には複数（図１では３個）の位置決め用の貫通孔８が開けられている。この貫通孔については後ほど説明する。
【００２０】
このようにして形成された接触子１を複数枚重ね合わせた構造が接触子組立体となる。ただし、接触子１は、１枚１枚が同じ構造ではなく、垂直型プローブ２の位置を１ピッチずつずらしたものを使用する。この状態を図２の正面図に示す。図２（ａ）は図１で説明したのと同じもの（１ａ）である。図２（ｂ）は図２（ａ）を基準にして垂直型プローブ２の位置をピッチｐ′だけずらしたもの（１ｂ）である。図２（ｃ）は図２（ｂ）を基準にしてさらにピッチｐ′だけずらしたもの（１ｃ）である。図２（ｄ）は図２（ｃ）を基準にしてさらにピッチｐ′だけずらしたもの（１ｄ）である。図２では接触子１が４枚（１ａ〜１ｄ）の場合を説明したが、被試験電子デバイスのパッド数に応じて増減させることが可能である。ｐ′寸法については後ほど説明する。
【００２１】
ここで１枚の接触子１において、垂直型プローブ２の設置間隔を被試験電子デバイスのパッドピッチ配列に合わせて複数個形成する場合を考えると、被試験電子デバイスのパッドピッチは極めて微細化しているため垂直型プローブ２の間隔が極めて狭くなってしまい、Ｕ字型の弾性変形部４（湾曲部）を設けるスペースが得られなくなる。そこで本発明では、弾性変形部４を大きく取った垂直型プローブ２を有する接触子１を複数枚重ね合わせ、ＸＹ直交座標上に配置された被試験電子デバイスのパッドピッチ配列のＸ軸に対して所定の角度をなして互いに干渉することなく配置することができる接触子組立体を構成している。接触子組立体は垂直型プローブ２とリボン状樹脂フィルム３が貼り合わされて一体化された構造であるから、重ね合わせた場合でも導電体である垂直型プローブ２と絶縁体であるリボン状樹脂フィルム３が交互に配置されることになり、全体として絶縁性が維持されている。
【００２２】
図３は、接触子１を複数枚重ね合わせて配置することにより接触子組立体が構成されたときの接触子１の配置状態を示す平面図である。接触子１は複数枚配置されているから、当然のこととして入力部端子５および出力部端子６も複数個配置される。そして、入力部端子５および出力部端子６はそれぞれＸＹ直交座標上でＸ軸方向およびＹ軸方向へ配置され、また入力部端子５および出力部端子６は、Ｘ軸方向およびＹ軸方向ともピッチｐになるように配置されている。
【００２３】
このＸＹ直交座標は、被試験電子デバイスにおける複数のパッド１０または検査回路のパッド１１が格子状に配置された平面の格子の行および列方向にそれぞれ軸を設定したＸＹ直交座標系に対応する。また、ＸＹ直交座標上でのＸ方向およびＹ方向のピッチｐは、被試験電子デバイスにおける複数のパッド１０または検査回路のパッド１１が格子状に配置された平面の格子のピッチに対応するよう接触子１の配置が行われる。
【００２４】
また、図３において、角度θは、リボン状構造の接触子１における長手方向の直線がＸＹ直交座標系のＸ軸となす角度を表す。これにより、
Ｌ＞ｐ
の関係にある接触子１を複数枚重ね合わせることによって、垂直型プローブ２の端子をＸ軸に対して角度θをなす直線上に配置することができる。角度θは図１に示したように接触子１の厚さ（垂直型プローブ２とリボン状樹脂フィルム３を合わせた厚さ）をｔ、被試験電子デバイスのパッドのピッチをｐとすれば、角度θは、
ｓｉｎθ＝ｔ／ｐ
の関係から求めることができる。
【００２５】
今、図３に示すように、仮に１個の被試験電子デバイスに対しＸＹ方向に格子状にピッチｐでパッドが４×４＝１６個配置されているとすれば、１行目のパッド１−１、１−２、１−３、１−４にそれぞれ垂直型プローブ２の入力部端子５が接触するように垂直型プローブ２の配置をｐ′ずつずらして配置した接触子１を４枚（１ａ〜１ｄ）積層し、接触子組立体９ａを構成する。ここでｐ′は、
ｐ′＝ｔ／ｔａｎθ
で与えられる。
【００２６】
同様に、２行目のパッド２−１、２−２、２−３、２−４と接触する接触子組立体９ｂを構成し、次いで３行目のパッド３−１、３−２、３−３、３−４と接触する接触子組立体９ｃを構成し、次いで４行目のパッド４−１、４−２、４−３、４−４と接触する接触子組立体９ｄを構成する。この接触子組立体９ａ〜９ｄを一体化して接触子組立体９を構成する。これにより格子状に配置された１６個のパッドの全てに同時に接触する接触子組立体が構成される。なお、図１に示したような垂直型プローブ２を２個持つ接触子１によって接触子組立体９を構成した場合は、同時に２個の被試験電子デバイスについて、全てのパッドに同時に接触子組立体を接触させた状態で測定が可能になる。
【００２７】
次に、図４を用いて複数の接触子組立体を組みつけて保持する場合の組立構造について説明する。本実施の形態では、１枚のリボン状樹脂フィルム３に垂直型プローブ２を２個形成した接触子１を４枚積層した場合を例にとって説明する。図４はその接触子１を４枚積層（１ａ〜１ｄ）して構成された接触子組立体９ａ〜９ｄを一体化して接触子組立体９を構成した場合の斜視図である。なお、図４では、リボン状樹脂フィルム３は接触子組立体９ａを構成する４枚のみ示し、接触子組立体９ｂ〜９ｄを構成する１２枚は省略してある。
【００２８】
図４において、１６枚のリボン状樹脂フィルム３には全て同じ位置に同じ径の貫通孔８が開けられている。本実施の形態では、貫通孔８はリボン状樹脂フィルム３の両端部と中央部付近の３個所に開けられており、接触子組立体９を組み立てるときにそれぞれ位置決め棒１２を挿通することによって、垂直型プローブ２の位置決めを行うと同時に１６個の接触子１を固定する機能を果たす。貫通孔８と位置決め棒１２の嵌め合いは静合程度が望ましい。このとき、位置決め棒１２の一端を円錐状に尖らせておけば挿通し易くなる。
【００２９】
このように接触子組立体９は、上方向に向けて突出する１６個の入力部端子５と下方向に向けて突出する１６個の出力部端子６とを有し、入力部端子５は被試験電子デバイスのパッドと接触し、出力部端子６は検査回路のパッドと接触するようになっている。入力部端子５および出力部端子６は、それぞれ１６個の端子が格子状に配列されるとともに格子状のままＸＹ座標に対し角度θだけ回転させた配置となっている。
【００３０】
次に、図５および図６を用いて図４で説明した接触子組立体を保持する保持構造について説明する。図５は保持構造を示す平面図、図６はその斜視図である。図５および図６ともに検査回路に接続するためのコネクター構造を合わせて示している。
【００３１】
図５および図６に示すように、接触子組立体９を保持する保持構造は、樹脂、セラミック、石英などの電気絶縁材料からなる板状のガイドブロック１３で構成され、ガイドブロック１３はリボン状樹脂フィルム３の幅寸法（Ｗ）と同じ厚さを有し、接触子組立体９がちょうど収まる幅と長さの開口面積を持つ長方形の開口部１５を備えた枠体構造となっている。また、枠部分には、接触子組立体９を組み立てるときに用いた位置決め棒１２の先端が嵌る溝１６が形成され、溝１６は開口部１５の長手方向に沿って両側対称位置に設けられている。
【００３２】
そして、溝１６の深さは、接触子組立体９をガイドブロック１３に入れ込んだときに接触子組立体９とガイドブロック１３の面位置が合うように設定しておく。これにより、入力部端子５および出力部端子６がガイドブロック１３の面位置から突出した構成となる。このように、接触子組立体９の位置決め精度が向上するとともに組立作業が簡素化される。さらに、接触子組立体９はガイドブロック１３によって縦横の伸びが押さえられるので、被試験電子デバイスのパッドの配置が微細化されてもプロービングが正確になされ、特に熱膨脹に対して優れた安定性が得られる。
【００３３】
さらにガイドブロック１３には、接触子組立体９が嵌めこまれたときに入力部端子５および出力部端子６が配置される部分の両側に延びる張出し部１４及び１７が設けられている。この張出し部１４は、後で説明するようにコネクター部分の回路配線を絶縁カバーする機能あるいは検査回路基板を補強する役目を果たすものである。
【００３４】
図６からも分かるように、ガイドブロック１３に収まった接触子組立体９は、複数の入力部端子５が被試験電子デバイス１８の裏面側に設けられているパッド１０（ここでは１６個）と同時に接触する。この際、被試験電子デバイス１８は上記してきた様にガイドブロック１３のＸＹ方向に対し角度θだけ傾けて配置される。この配置は、図示していない搬送手段、位置決め手段、押圧手段などによってもたらされ、図６では同時に２個の被試験電子デバイス１８が供給された状態を示している。
【００３５】
一方、接触子組立体９の複数の出力部端子６はガイドブロック１３の下面側から突出し、検査回路基板１９の回路配線２１の配線パッド１１（図７参照）に同時に接触する。検査回路基板１９はプリント配線基板、あるいはフレキシブル配線基板などで構成され、必要に応じて複数枚が重ね合わされて張出し部２３をコネクタソケット２２に挿入し、これによって回路検査装置と電気的に接続される。
【００３６】
図７は検査回路基板の一例を示す斜視図である。検査回路基板１９はポリイミド等のフレキシブルフィルム上に銅箔をパターン形成した回路配線２１を有し、コネクタソケット接続用の張出し部２３を備えている。出力部端子６のそれぞれに対応して回路配線２１が形成されており、図７では３個の出力部端子６が３本の回路配線２１に接触することになる。
【００３７】
さらに図７に示すように、検査回路基板１９には貫通孔２４が開けられている。この貫通孔２４は検査回路基板が１枚で収まらない場合、例えば図６に示したように検査回路基板１９、２０の２枚を必要とする場合には、出力部端子６のうち何本かをこの貫通孔２４を通して下側の検査回路基板２０の回路配線２１に接触させるようにしたものである。図７では検査回路基板１９に貫通孔２４は１区画ユニットに３個設けられているが、必要に応じて増減してもよく、さらに検査回路基板２０に貫通孔を設けて３枚の検査回路基板としてもよい。
【００３８】
検査回路基板１９、２０を重ねた場合には、重ねた基板厚さが出力部端子６の高さ以内ならば出力部端子６の先端は貫通孔を通して重ねた検査回路基板から突出するため回路配線２１との接触には全く問題がない。出力部端子６の接触圧力は検査回路基板の上下によって多少差が出るが、垂直型プローブの変形部長さを大きく採ってあるのでばらつきの範囲に収めることが可能である。
【００３９】
（実施の形態１の変更例）
実施の形態１の変更例の目的は実施の形態１と概略同じ構造体を利用し、格子状に配列されたＣＰＬＤ（Ｃｏｍｐｌｅｘ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）やＦＰＧＡ等のプログラマブル電子部品（後述する信号構成回路または）に置き換えて実施の形態１の構造を使ってウエハ上に配列されたチップのパッドに電気的接続を行い、例えば汎用市販の外部テスターまたは後出のメモリ付コンピュータ（実施の形態３において説明される）と接続して、数少ない配線でウエハチップのパッドが電気的に接続されることを可能にする目的で用いるものである。
【００４０】
本実施の形態１の変更例の構造は格子状に配列されたＣＰＬＤやＦＰＧＡからの入出力端子など狭ピッチの配線に接続することは、従来のＰＣＢ基板ではＣＰＬＤやＦＰＧＡの入出力端子から狭ピッチの配線に至るにはＰＣＢ基板に空けるスルーホールが大きく、本実施の形態１の変更例に比べ高密度実装ができない問題をもっている。またＰＣＢを利用しない他の高密度実装を可能とするセラミック基板等の適用も高価になること等の欠点を有している。
【００４１】
実施の形態１、および本実施の形態１の変更例において検査回路基板はフレキシブルフイルムから成りその厚さが２０〜３０ミクロンを可能とし且つ配線厚さも同程度の厚さで達成可能である。また前記異方性ポリマー５３の厚みも０．２ｍｍ前後であり、接触点に常に接触力を確保するための垂直型プローブ２も厚み方向で０．６ｍｍ程度であるためＣＰＬＤやＦＰＧＡの入出力端子から検査回路基板までの距離を小さくでき高密度の実装が可能になる。
【００４２】
実施の形態１の変更例について図面に従って説明する。図８は本実施の形態１の変更例に用いる接触子組立体保持機構の構成及びその機能を説明する斜視図である。図８に示された接触子組立体保持機構の構成は実施の形態１と概略同じである。実施の形態１と異なる構成は検査回路基板１９、検査回路基板２０上に回路配線２１に加えて回路配線２１Ａが追加配置されていることである。また被試験電子デバイス１８（図６に示されている）に代って、当該被試験電子デバイス１８に概略類似した構造を有するＣＰＬＤやＦＰＧＡ等のプログラマブル電子デバイス１８−１に置き換えられている点である。
【００４３】
図９は前記第１−１の実施の形態に用いる接触子組立体と外部テスターまたはメモリ付コンピュータと接続するための検査回路基板の斜視図である。図９において、検査回路基板１９の形状は実施の形態１と形状が異なり回路配線２１に加えて回路配線２１Ａが追加配置されている。なお、図８及び図９において、回路配線２１及び２１Ａはプログラマブル電子デバイス１８−１の端子と電気接続されている。また、回路配線２１及び２１Ａは上位検査回路またはメモリ付コンピュータからの信号授受が可能信号および電源線が接続されプログラマブル電子デバイス１８−１を駆動することを可能としている。
【００４４】
また回路配線２１及び２１Ａはプログラマブル電子デバイス１８−１の入出力の通信信号回路であり、例えばウエハ上に配列されたチップのパッドと接続されることによりチップの回路検査が可能となる。
【００４５】
（実施の形態２）
本発明の実施の形態２について図面を参照して説明する。この実施の形態２は実施の形態１における接触子１の積層のための棒１２を必要としない構造としたものである。すなわち、リボン状樹脂フィルムの積層は部分的に接着剤により隣接する前記リボン状樹脂フィルム同士を接合して成るものである。そして、リボン状樹脂フィルムが積層する間隔（すきま）は、部分的に充填された接着剤の厚みにより確保される。
【００４６】
図１０乃至図１５に従い実施の形態２の構成とその機能について説明する。図１０は実施の形態２の全体側面図である。５１はＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）とかＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）などの電気出力端子が格子状に配列された電子部品５２を固定するホルダである。電子部品５２は実施の形態１における被試験デバイス１８に対応する。図１１は図１０の分解斜視図である。図１１においてホルダ５１の穴５１−１に電子部品５２が固定配置されている。また、電子部品５２の下側には異方性ポリマー５３が配置され、さらにその下側に接触子組立体が配置されている。
【００４７】
図１２は電子部品５２の電気出力端子５２−１の配列を示す下面斜視図である。図１３は異方性ポリマーの一例を示す斜視図である。この異方性ポリマー５３は、矩形状の非導電性材料から成る本体部５３−２に細線状の導電性材料が表裏にわたって多数埋め込まれた材料からなり、一方に電気出力端子が接触すると概略接触した場所から反対側に電気が通電する。プローブの入力端子が直接電子部品５２の電気出力端子５２−１に接触した場合電気出力端子５２−１の接触部の形状が球面の場合すべりが生じるため異方性ポリマー５３を介在させている。該異方性ポリマー５３の材料は信越化学株式会社等から発売されているものが相当する。
【００４８】
図１４は実施の形態２における樹脂状フィルム７１とプローブ７２が接合されることにより組立てられて成るプローブ組立７０の斜視図である。図１５は、図１４に示されたプローブ組立７０を複数個、面方向に整列させて設置した状態を示す斜視図である。図１５において８０は接着剤等の高分子有機材料からなる接合材である。隣接するプローブ組立７０が接合材８０を介して、必要とするプローブ組立７０の間隔に固定されている。従って電子部品５２の電気出力端子５２−１は異方性ポリマー５３を通じてプローブ７２の入力端子と接続が行われる。外部配線等との電気的接続については実施の形態１と同様である。
【００４９】
実施の形態２に従えば樹脂状フイルム７１間を貫通する棒を必要としない接触子組立体が得られる。
【００５０】
（実施の形態３）
次に、本発明の実施の形態３について説明する。従来において、プローブカードと離れた場所に存在する市販の外部テスター等の検査装置を使用し、ウエハ上に配置された多くのチップの電極に電気的接触子を接触してウエハチップ端子に同時に接触子を接触し検査回路と導通することは困難であった。その理由は、前記プローブカード内を多層化基板にして多くの配線を対応することに空間の制限があったからである。また市販の外部テスターは非常に高価であった。実施の形態３はこのような状況に着目したもので、その目的は、比較的安価なパソコンとメモリ付コンピュータによって大きな配線空間を必要とする問題を解決することである。
【００５１】
また外部テスターからの信号を基板内のＣＰＬＤまたはＦＰＧＡなどから成るプログラマブルシステムで授受した後、信号構成回路７８と通信を可能とし、前記問題点である基板内を多層化基板にして多くの配線を配置する問題を解決することを目的とするものである。
【００５２】
前記の目的を達成するために特に信号構成回路として矩形状外周に端子を有するプログラマブル電子デバイス等を使用した場合これ等のプログラマブル電子デバイスがウエハ上のチップと比較して大きいため、メモリ付コンピュータと前記プログラマブル電子デバイスを同一平面に配置することなく前記プログラマブル電子デバイスとウエハの配置角度に特別な配慮或いは工夫がされていることに特徴がある。
【００５３】
図１６は、本発明の実施の形態３に係る電気機能検査装置のシステムの一構成例を示すブロック図である。この電気機能検査装置のシステムは、配線基板にメモリ付コンピュータを有し、多数配線の必要がなく且つ検査処理の高速化に対応するようにしたものである。図１６において、１２０は汎用コンピュータであり例えばパソコンである。７４は回路付きプローブカードであり、図１６中で二点鎖線で示されている。回路付きプロープカード７４は、汎用コンピュータ１２０に接続された通信インターフェース１２１と、通信インタフェース１２１に接続されたメモリ付コンピュータ１２２と、メモリ付コンピュータ１２２に接続された信号構成回路７８とから成る。
【００５４】
信号構成回路７８は、図６に示された比較的入出力の端子数の少ない被試験電子デバイス１８や、図８に示された比較的入出力の端子数の多いプログラマブル電子デバイス１８−１に相当する。信号構成回路７８は複数設けられ、それぞれ目的が異なるテストに対応して起動されることも可能である。７３はウエハチップ端子である。回路付きプローブカード７４の信号構成回路７８とウエハチップ端子７３との間にはプローブ１００が配置され、両部材を電気的に接続している。汎用コンピュータ１２０からは個別ウエハ毎の検査情報が通信インターフェース１２１に送られる。そして、検査情報は通信インターフェース１２１を通じてメモリ付コンピュータ１２２に送信され、さらにメモリ付コンピュータ１２２と信号構成回路７８にテスト内容及び結果を送受信する。信号構成回路７８はウエハチップ端子７３に対応した検査信号を生成し、検査時は必要な信号をウエハチップ端子７３との間で授受する。該信号構成回路７８はまた、ウエハチップ端子７３からの検査結果情報を受け取り、メモリ付コンピュータ１２２に送る。メモリ付コンピュータ１２２は通信インターフェース１２１を介して汎用コンピュータ１２０と情報を授受する。
【００５５】
また信号構成回路７８はウエハチップ端子７３の矩形状に配置された電極（パッド）の一辺につき複数の信号構成回路７８が対応している。例えばウエハチップ端子７３の一辺に２００個の電極が千鳥配列されている場合は２個の信号構成回路７８が対応するようになっている。そして、この場合、１個の信号構成回路７８の端子から１００本の配線がウエハチップ端子７３の奇数番目の電極に接続し、更に他の１個の信号構成回路７８の端子から１００本の配線がウエハチップ端子７３の偶数番目の電極に接続している。従って矩形配列の４辺に対応する場合は、８個の信号構成回路７８が１つのウエハチップ端子７３の８００個の電極に対応する。本発明は特別に矩形状に配列したウエハチップ端子７３に限定するものではなく、１つの直線状に配列されたウエハチップ端子７３に対して１つの信号構成回路７８が対応している場合にも適用できるものである。
【００５６】
図１７は、本発明の実施の形態３に係る電気機能検査装置のシステムの変更例を示すブロック図である。この電気機能検査装置のシステムは、基板の外にある外部テスターとの信号の授受を行うことにより、多数配線の必要がなく且つ検査処理の高速化に対応するようにしたものである。図１７において、プローブカード７４の信号構成回路７８と、ウエハチップ端子７３と、プローブ１００については図１６に示されたものと同一の構成及び作用を有する。７５はプログラマブルシステムであり、７６は外部テスターである。外部テスター７６は市販されているＬＳＩのテスターで数百本またはそれ以上の複数信号線７９と接続されていて、１つまたは複数のウエハ上のチップ検査を可能とする信号が含まれている。ただし複数のウエハ上のチップに対して同時一括検査をするにはウエハ上の端子と接続することは回路付きプローブカード７４の空間の制限を受けるため、複数のウエハ上のチップに対して同時一括検査を行うことは困難を伴うと考えられる。
【００５７】
プログラマブルシステム７５は主デバイスとしてＣＰＬＤやＦＰＧＡを有しシリアル／パラレル変換機能やバウンダリースキャン機能等を有し多機能のシステムとして信号処理が可能である。またプログラマブルである為初めて検査処理内容を設定する場合、または変更する場合汎用コンピュータ１２０からの命令に従って処理し、内容も短時間に処理可能である。従って外部テスター７６からの信号をプログラマブルシステム７５で処理して回路付きプローブカード７４の配線空間で配線可能な本数にして信号構成回路７８との間で信号を送受することは可能である。
【００５８】
次に、本発明の実施の形態３について図面を参照して詳細に説明する。図１８は本実施の形態３に係るＬＳＩチップ検査装置１０００の全体構成を概略的に示す斜視図である。このＬＳＩチップ検査装置１０００は、例えばメモリ関係の線状に配列された複数のパッドに一括して複数のプローブを接触させ高速検査する。
【００５９】
図１８において、７０９−１はＸ方向位置決め部材、７１０−１はＹ方向位置決め部材である。本実施の形態３におけるＸ方向位置決め部材７０９−１、Ｙ方向位置決め部材７１０−１は略同じ形状と機能を有する。ただし、Ｘ方向位置決め部材７０９−１は、図１８、図１９に示されているように下方に開口して形成されたスリット形状の第１係合溝７１１を有している。また、Ｙ方向位置決め部材７１０−１は、同じく図１９に示されているように上方に開口して形成されたスリット形状の第２係合溝７１２を有している。これにより、Ｘ方向位置決め部材７０９−１を上方から、Ｙ方向位置決め部材７１０−１を下方から、それぞれ複数個ずつ、第１係合溝７１１と第２係合溝７１２とが合致するようにして組み付けると、全体として格子状の位置決め構造体が構成される。そして、Ｘ方向位置決め部材７０９−１、Ｙ方向位置決め部材７１０−１は相互に正確で強固な位置決めを達成するための手段として機能している。
【００６０】
上述のようにして組み付けられたＸ方向位置決め部材７０９−１およびＹ方向位置決め部材７１０−１の上側にはプローブ６０３−１がＹ方向に複数個、リボン状フィルムによりつながれた状態で配置される。またプローブ６０３−１は、当該プローブ６０３−１をつないでいるリボン状フィルムを複数枚厚さ方向（Ｘ方向）に並べることにより、所定の間隔を空けて積層して配列されている。実際には第１および実施の形態２に関連して説明した通り、フィルム状絶縁膜であるフィルム６０５−１にグランドラインパターン６０４−１および電気導通部６０６−３がリソグラフィ技術に基づくエッチング及びメッキ等の加工手段に形成され配置されている。１１０は１軸用テスト回路である。１２０は汎用のコンピュータであり１２１は通信インターフェースであり１２２はメモリ付コンピュータであり、１２３は配線基板であり、１２４は配線基板上の配線である。
【００６１】
図１９は図１８に示されたＬＳＩチップ検査装１０００の主要部を拡大して示す斜視図である。図１９において、１１０は１軸テスト回路であり、図１６に示された信号構成回路７８に相当する。この１軸テスト回路１１０はＸ方向位置決め部材７０９−１の側面に２セット強固に貼り付けられている。図２０は１軸テスト回路１１０の正面図である。１軸テスト回路はフレキシブルフイルム１１１と、信号構成回路１１２と、接続配線１１３と、入出力線１１４とから成る。フレキシブルフイルム１１１の、接続配線１１３の端子に隣接した部分には切り欠き１１５が形成されている。１軸テスト回路１１０に形成された切り欠き１１５は、当該１軸テスト回路１１０とＹ方向位置決め部材７１０−１とが干渉するのを回避するためのものである。
【００６２】
フレキシブルフイルム１１１は実施の形態８におけるリボン状フィルム７０７と同質の材料からなり、接続配線１１３は銅配線７７２と略同様のプローブとの電気的接続の役割を果たす。信号構成回路１１２は前記図１６で説明の汎用コンピュータ１２０からの検査情報をインターフェース７５から受け接続線１１３に送る。信号構成回路１１２は紙面の上下方向に必要とする空間を確保できるため、チップ１つに対し１つの検査回路が存在できるような配置が可能である。図２０では２つの信号構成回路１１２から接続配線１１３がチップ上のパッド６０２に接続されるように表わしたが、実際は多数の信号構成回路１１２の１つから実質的に前記接続配線１１３を通じて１つのチップ上のパッド６０２に接続される。
【００６３】
図２１は図１８の矢印Ｙ方向から見た図である。図２２は図１８の矢印Ｘ方向から見た図である。図１９、図２１においてＸ方向位置決め部材７０９−１にあけられた穴７９１−１に固定ピン１０９が圧入され、固定ピン１０９の鍔（つば）とＸ方向位置決め部材７０９−１の凸部の一端に丸棒１０９が鋏まれ固定している。本実施の形態の場合丸棒１０９は１直線方向から（この場合はＸ方向からのみ）配置されている。後述する実施の形態ではＸ及びＹ方向からの配置になる。図２２において、接続配線１１３はフレキシブルフイルム１１１から若干突出していて出力変形部６１０−１に接触しており、これにより電気的接続が達成される。１軸テスト回路１１０に形成された切り欠き１１５は、当該１軸テスト回路１１０とＸ方向位置決め部材７０９−１とが干渉するのを回避するためのものである。
【００６４】
本実施の形態３において配線基板１２３と信号構成回路７８を形成する信号構成回路１１２は異なる平面にあり、また信号構成回路１１２が取り付けられているフレキシブルフイルム１１１と直交して配置されている。このため電子デバイス１１１の平面状の大きさおよび配列する数はフレキシブルフイルム１１１の配線基板１２３の直交方向の高さを増すことにより対応可能である。
【００６５】
（実施の形態４）
実施の形態４について図面を参照し説明する。実施の形態４は実施の形態３より更に多くの接触子をウエハチップ端子に対応させる場合に有効である。システムの構成は図１６に示すブロック図と同じである。ただしウエハチップ端子が多くなったことにより信号構成回路にＣＰＬＤやＦＰＧＡなど出力端子が格子状に配列された電子デバイスの場合に本実施の形態４が有効である。
【００６６】
本実施の形態４の構成の斜視図を図２３に示す。図２３において１２０は汎用のコンピュータであり１２１は通信インターフェースであり１２２はメモリ付コンピュータであり、１２３は配線基板であり、１２４は配線基板上の配線である。８００は接触子組立体であり、実施の形態１又は実施の形態２における接触子組立体と同様の構成を有する。７０９−１は実施の形態３において説明したのと同様のＸ方向位置決め部材であり７１０−１は同じく実施の形態３において説明したのと同様のＹ方向位置決め部材である。Ｘ方向位置決め部材７０９−１とＹ方向位置決め部材７１０−１は略同じ形状と機能を有する。７７はウエハチップ端子であり、プローブはウエハチップ端子７７と接触した接触力を保持するように作用する。
【００６７】
７７−１は多数のウエハチップ端子７７を有するチップである。７７−２は多数のチップ７７−１を保持するウエハであり、チップ７７−１はウエハ７７−２の一部として複数個が設けられている。図２３において、チップ７７−１はウエハ７７−２の下面に配置されている。
【００６８】
メモリ付コンピュータ１２２から信号構成回路１１２に接続される過程は実施の形態３と同様である。
【００６９】
図２３においてウエハ７７−２の面Ａと配線基板１２３の面Ｂは平行である。また信号構成回路１１２にあるプログラマブルデバイスの面Ｃとウエハ上の面Ａは垂直である。
【００７０】
以上、本実施の形態４に従えばウエハ上に配列された全チップの全てのパッドに検査回路から直接、チップ１対検査回路１の対応で検査信号の授受が図られる、シリアル検査ではない同時一括で高速のウエハ検査システムが構築できる。また実施の形態３において実施の形態１及び実施の形態２の電気接続手段によりその目的を達成している。
【００７１】
（実施の形態５）
設備の有効利用の観点から、コンピュータや電子回路の部分は汎用的に使い、新しいチップのパッド配列になった時にプローブ組立のみを交換してウエハ検査を行うことが経済的である。本実施の形態５の座標変換回路とプログラマブル電子デバイスを組み合わせて利用することにより前記の目的を達成するものである。
【００７２】
具体的には実施の形態５は配線基板１２３および信号構成回路７８を取替えすることなく大きさ、位置の異なる、且つパッド配列も異なるＬＳＩチップにプローブ６０３−１等の取り替えで対応する方法を提供するものである。
【００７３】
本実施の形態５は、実施の形態１の変更例に関する図８の構造（信号構成回路７８）を平行に配置して、回路配線２１を図２６に示す座標変換回路を介して図２２の６１０−１の接触子に接続することにより達成される。１つプログラマブル電子デバイス１８−１の入出力である回路配線は複数の異なるチップのパッド端子に接続されてもプログラマブルであるため検査目的を果たすことが可能である。
【００７４】
また１軸用テスト回路１１０と概略同じ１軸用テスト回路１１０を直交した状態で配列することなく、１軸用テスト回路１１０を平行に複数配列しＡＳＩＣ等のパッドが矩形状配列チップに対応可能とし装置の簡潔化方法を提供する
【００７５】
実施の形態５について図面を参照して説明する。実施の形態５は実施の形態３或いは実施の形態４におけるように、高密度のウエハチップ端子に接触子を対応させる場合に有効である。図２４は、本実施の形態５に係るＬＳＩチップ検査装置１０００のシステム構成を概略的に示す正面図である。図２４において、１１０は１軸用テスト回路であり、フレキシブルフィルム１１１に信号構成回路１１２（或いは信号構成回路７８）を取り付けて成る。信号構成回路１１２にはＣＰＬＤやＦＰＧＡなどが使用される。内部構造は実施の形態１の変更例の構造を有する。
【００７６】
１２５は被検査回路としてのプローブアッセンブリである。図２２に示す様に、プローブアッセンブリ１２５はプローブ６０３−１、接続配線１１３、フレキシブルフイルム１１１等からなる。接続配線１１３と図２６の端子ａ１，ｂ１・・・・，ｌ１及びａ２，ｂ２，・・・ｌ２に配線が接続されることによって変換後のプローブ６０３−１への通電が可能となる。
【００７７】
１２６は座標変換回路である。被検査回路１２５の端子（チップ端子７７など）と１軸テスト回路１１０の端子（垂直型プローブの端子）との間を仲介接続するとともに、両端子間における位置のずれを修正或いは変更するための座標変換を行う。１２３は配線基板であり、第３および実施の形態４において述べたのと同じである。また、図２４において、プローブアッセンブリ１２５と座標変換回路１２６とはユニット化されていて、回路付きプローブカード７４に対して着脱可能となっている。
【００７８】
図２５は本発明の実施の形態５に係るＬＳＩチップ検査装置１０００のシステムの回路構成を示すブロック図である。この実施の形態において、システムの回路構成は図１６のブロック図に示されたものと基本的に同じであるが、回路付きプローブカード７４とウエハチップ端子７３との間に座標変換回路１２６が配置されている点が異なる。
【００７９】
以上の構成による本実施の形態５に係るＬＳＩチップ検査装置１０００の動作について以下説明する。被検査回路としてウエハチップが選ばれた場合、そのウエハチップ端子７３の配列構造とＬＳＩチップ検査装置１０００側（信号構成回路７８すなわち、信号構成回路１１２側）の端子の配列構造が異なる場合がある。この場合においてウエハチップの回路検査を行うと、本実施の形態では座標変換回路１２６の動作によりウエハチップとプローブカード７４との間における座標変換が行われ、ウエハチップ端子７３の矩形状外周に端子を有する配列構造に、信号構成回路７８の端子の配列構造を座標変換回路１２６を介して電気的に導通にする。
【００８０】
図２６および図２７は、座標変換回路１２６による座標変換動作の一事例を説明する模式図である。これらの図において、図２６は或る特定のウエハチップにおけるウエハチップ端子７３の配置構造（端子位置）と、所定のウエハチップ端子７３に対する座標変換処理を表す模式図であり、図２７は上記ウエハチップ端子７３の配置位置と座標変換処理後における座標変換回路の信号の到達位置を示す模式図である。
【００８１】
図２６において、黒くぬりつぶした点（以降●）は上記ウエハチップにおけるウエハチップ端子位置でありウエハチップ端子位置（ａ１，ｂ１，ｃ１，・・・）等と呼ぶことにする。またこの●で示す点は座標変換後の信号の到達する目標点でもある。これらのウエハチップ端子の位置を、Ａグループとして（ａ１），（ｂ１），（ｃ１），（ｄ１），（ｅ１），（ｆ１），（ｇ１），（ｈ１），（ｉ１），（ｊ１），（ｋ１），（ｌ１）と，Ｂグループとして（ａ２），（ｂ２），（ｃ２），（ｄ２），（ｅ２），（ｆ２），（ｇ２），（ｈ２），（ｉ２），（ｊ２），（ｋ２），（ｌ２）がある。ＡグループはチップＡ、ＢグループはチップＢに対応している、ＡグループとＢグループのＸ方向の間隔がＳｍｍ間隔である。Ｙ方向配列については省略している。ＡグループとＢグループの信号の配列は全く同一かまたは殆ど同一の配列を成す。
【００８２】
同様に図２６において、信号構成回路７８からの出力である回路配線２１の平面図とし位置座標としてあらわし、○は信号構成回路配線位置（Ｘ１，Ｘ２，Ｘ３，・・・）等と呼ぶことにする。またこの○で示す点は座標変換するべき信号の出発点を示す。αグループとして（Ｘ１），（Ｘ２），（Ｘ３），（Ｘ４）（Ｘ５），（Ｘ６），（Ｘ７），（Ｘ８），（Ｘ９），（Ｘ１０），（Ｘ１１），（Ｘ１２）、βグループとして（Ｙ１），（Ｙ２），（Ｙ３），（Ｙ４）（Ｙ５），（Ｙ６），（Ｙ７），（Ｙ８），（Ｙ９），（Ｙ１０），（Ｙ１１），（Ｙ１２）、があり夫々Ｘ及びＹ方向にＰｍｍの間隔で配列されている。Ｙ方向配列については省略している。αグループ、βグループ、γグループは同一のＸ座標またはＹ座標をもつ複数個ＣＰＬＤから出力される信号構成回路配線位置である。図２６のαグループは４列の○から構成されているから、４個のプログラマブル電子デバイス１８−１によって構成されていることを示す。
【００８３】
γグループの一部のＺ１、Ｚ２、Ｚ６、Ｚ１１，・・・Ｚ１７がある。αグループとβグループ及びγグループの信号の配列は全く同一かまたは殆ど同一の配列を成すとする。
【００８４】
Ａ、Ｂグループとα、β、γグループに夫々特別な配列に関しはじめから存在しているものではなく、ウエハ上のチップの端子配列と信号構成回路７８からの出力である回路配線２１の配置によって決定するものである。
【００８５】
（Ｘ１，Ｘ２，・・Ｘ５，・・Ｙ１，Ｙ２，・・Ｙ５，・・Ｚ１，Ｚ２，・・）は検査回路基板１９または検査回路基板２０の上に配列されている。また（Ｘ６，Ｘ７，・・Ｘ１０，・・Ｙ６，Ｙ７，・・Ｙ１０・・）は検査回路基板１９または検査回路基板２０の上に配列されている。
【００８６】
回路配線２１の位置とウエハチップ端子を模式的に表現した、図２６のような関係はウエハ上のチップ端子に対応するプローブアッセンブリ１２５と標準的な１軸用テスト回路１１０と配線基板１２３によってＬＳＩチップ検査装置を構成する時、通常出現する関係位置である。このような○と●の関係位置にある時、回路信号線２１からは、Ｘ１→ａ１，Ｘ２→ｂ１，Ｘ４→ｃ１・・・・Ｘ１６→ｉ１・・・Ｘ２０→ｉ２グループにある●は他のグループからの○の信号線が配線されてないため，１つのプログラマブル電子デバイス１８−１によって座標変換ができていることを示す。
【００８７】
Ｘ５→ａ２，Ｙ４→ｂ２，・・Ｚ１→ｄ２（にまたがって配線）・・Ｘ２０→Ｉ２このように３つのグループにまたがって配線されている場合はプログラマブル電子デバイス１８−１の３つから得られた信号により第２グループにあるウエハ上のチップの検査が行われるように配線されている。
【００８８】
（プログラマブル電子デバイス１８−１による可能性の説明）
以上からウエハ上のチップ端子にプログラマブル電子デバイス１８−１の回路配線２１を割り当て配線することが可能である。この場合の条件は○の数が●の数より当然多いことが条件になる。具体的な設計においては配線の交差点の接触等を回避するため多層配線による工夫も必要となる場合がある。
【００８９】
なお、各ウエハチップについての座標変換先は図２６に示されたとおりでなくてもよく、これはウエハチップの配置構造を矩形配列に変換する一事例に過ぎない。そして、ウエハチップの位置が座標変換された後は、図２７に示されたような矩形状の配置構造として認識され電気機能の試験或いは検査が行われる。
【００９０】
先に説明した実施の形態３においては、信号構成回路７８として矩形状外周に端子を有する信号構成回路１１２等を使用した場合これ等の信号構成回路１１２がウエハ７７−２上のチップ７７−１と比較して大きいことを考慮して、メモリ付コンピュータ１２２と前記信号構成回路１１２を同一平面に配置することなく前記信号構成回路１１２とウエハ７７−２の配置角度に特別な配慮或いは工夫を施していたが、本実施の形態５では座標変換回路１２６により座標変換を行うから、信号構成回路１１２とウエハ７７−２の配置角度に特別な配慮或いは工夫を施す必要はなく、簡易な構成を採ることができる。
【００９１】
（実施の形態６）
以上の実施の形態１乃至５の説明においては、被検査回路としてのチップ（ＬＳＩ）は半導体製造におけるウエハに配設されたままの状態におかれ、複数のチップについて一括して検査を行うことを本発明の特徴的態様として説明してきた。しかし、複数のチップについて一括して検査を行う方法には他にも考えられ、例えばチップをウエハから個別に切り出すか、或いは数個を一まとまりとして切り出し、切り出されたチップを何らかの受板（トレー或いはテストボード）の上に並べ、複数のチップについて一括して検査を行うことによってもチップについての一括検査は可能である。
【００９２】
図２８は本発明の実施の形態６として、上述のような、複数のチップをテストボードの上に並べて配置し、この複数のチップに対して先に説明してきたＬＳＩチップ検査装置１０００を適用して一括検査できるようにしたチップ保持構造を示す斜視図である。図６において、テストボードに複数個配列されたチップソケットに被テストチップを挿入し、チップテスターからの配線をテストボードに接続し、挿入された被テストチップを順次測定してゆく現行のテスト方式において、テストボードに配列されているソケットの端子ピンをプローブ組立体の出力側の端子に置き換えると検査方式の類似が成立する、即ち被テストチップが挿入されたソケットのピン端子がＣＰＤＬに接続されている回路網をパソコン、ワークステーション等で制御して、テストボード上の複数個の被テストチップを同時に並列的に測定することが出来る。パソコン等にテストパターンを含むテストプログラムと測定手順を規定するコントロールプログラムなどを入力することにより、高価なチップテスターはパソコン等によって代替されて不用になり、また同時並列検査によって被テストチップの検査時間も短縮されるので、現行のパッケージされたチップテストにおいても大幅なコスト削減効果が得られる。また、現行チップテスターを使用してテストパターンを含むテスト情報をパソコン、ワークステーション等に入力すると共に、被テストチップをこのパソコン、ワークステーション等によって同時並列に検査することにより、現行チップテスターを経営資源として利用しながら検査コストを削減することも出来る。
【００９３】
このようなテストボード上に並べられた複数のチップの一括検査においても実施の形態５における座標変換回路を使った座標変換処理動作は可能である。よって、テストボード上にチップが不規則に配置されていても座標変換によって規則的に並べられている（例えば矩形配列）ように認識して電気機能検査を行うことができる。また、座標変換回路を有することにより将来的にチップサイズがより小型化される（集積密度がより高くなる）ことによりチップの端子位置が変更された場合でも、ＬＳＩチップ検査装置１０００側の仕様はそのままで座標変換処理を行うことにより対応することができる。
【００９４】
以上、本発明を種々の実施の形態について述べてきたように、被測定物はパッケージ構造に限るものではなく、半導体ウエハ上に形成された複数のチップに対しても、或いはテストボード上に並べられた複数のチップに対しても同時に一括してプローブ検査が可能となる。また、接触子組立体保持構造に熱膨脹率の小さい材料を使用すれば、バーンイン試験の際にも微細化された被測定物のパッドピッチに対して接触子組立体の伸びを押さえることができるのでプローブの位置ずれが発生せず、高温での特性検査が可能となる。
【００９５】
さらに、ウエハが大口径化されチップがますます微細化されても、本発明の接触子組立体保持構造をＸＹ方向にその配置を広げることによっていかようにも対応することができる。
【産業上の利用可能性】
【００９６】
ＬＳＩチップ検査装置として、汎用パソコンと、被試験ＬＳＩチップが配設されるウエハと、前記ウエハパッドと平行な配線基板と、該配線基板上の通信手段と接続するメモリ付コンピュータと、前記メモリ付コンピュータと前記パッド面Ａと複数の垂直面Ｃ上に配列された電子デバイス付電気接続手段と、ＬＳＩチップのパッドに接触する第１の端子と電子デバイス付電気接続手段のパッドに接触する第２の端子との間に配置された垂直型プローブとを備えた。これにより、パソコン等にテストパターンを含むテストプログラムと測定手順を規定するコントロールプログラムなどを入力することにより、高価なチップテスターはパソコン等によって代替されて不用になり、また同時並列検査によって被テストチップの検査時間も短縮されるので、現行のパッケージされたチップテストにおいても大幅なコスト削減効果が得られる。
【符号の説明】
【００９７】
１、１ａ〜１ｄ 接触子
２ 垂直型プローブ
３ リボン状樹脂フィルム
４ 弾性変形部
５ 入力部端子
６ 出力部端子
７ 長穴
８ 貫通孔
９、９ａ〜９ｄ 接触子組立体
１０ 被試験電子デバイスパッド
１１ 検査回路配線パッド
１２ 位置決め棒
１３ ガイドブロック
１４ 張出し部
１５ 開口部
１６ 溝
１７ 張出し部
１８ 被試験電子デバイス
１９、２０ 検査回路基板
２１ 回路配線
２２ コネクタソケット
２３ 張出し部
２４ 貫通孔
２５ 連結ポスト
２６ 支持ポスト
２７ シート状基板
２８ ガイドシート
２９ 検査回路基板
３０ 被被試験電子デバイス
１０００ ＬＳＩチップ検査装置
【特許請求の範囲】
【請求項１】
汎用パソコンと、被試験ＬＳＩチップ及びそのパッドが配設されるウエハと、
前記ウエハパッドのパッド面Ａと平行な面Ｂを有する配線基板と、
該配線基板上に配列した通信手段と該通信手段と電気的に接続するメモリ付コンピュータと、
前記メモリ付コンピュータと前記パッド面Ａと複数の垂直面Ｃ上に配列された電子デバイス付電気接続手段と、
前記被試験ＬＳＩチップのパッドに接触する第１の端子と、前記電子デバイス付電気接続手段のパッドに接触する第２の端子とを有し、これら第１及び第２の端子の間に弾性変形部を有する垂直型プローブとを備え、
前記電子デバイス付電気接続手段の入力、出力線が、前記メモリ付コンピュータ及び垂直型プローブと電気的接続がなされ、垂直型プローブの入力端がウエハ上に配設されたＬＳＩチップのパッドと電気的接続がなされることを特徴とするＬＳＩチップ検査装置。
【請求項２】
前記垂直型プローブは、
前記被試験ＬＳＩチップのパッドに接触する第１の端子と、前記電子デバイス付電気接続手段のパッドに接触する第２の端子とを有し、これら第１及び第２の端子の間に弾性変形部を有する垂直型プローブ、及び、複数の前記垂直型プロープが長手方向に所定の間隔で配置されたリボン状樹脂フィルムからなる接触子と、
前記接触子を複数個、隣接する接触子の間で前記垂直型プローブを長手方向に所定間隔ずらして、且つ、リボン状樹脂フィルムの面方向に所定の間隔を開けて重ね合わせ、各接触子を面方向に位置決め固定する位置決め部材と、
前記位置決め固定された複数の接触子を収容可能な開口部を持つとともに厚さが前記接触子の幅にほぼ等しい枠体構造のガイドブロックと、を備えた接触子組立体に組み込まれ、
前記ガイドブロックに前記挿入した位置決め部材が嵌る溝を設けて垂直型プローブの先端部がガイドブロックの上面及び下面位置より垂直に突出した状態で接触子の位置決めと保持を行うことを特徴とする請求項１に記載のＬＳＩチップ検査装置。
【請求項３】
垂直型プローブとＬＳＩチップとの間には座標変換手段が介装され、前記垂直型プローブとＬＳＩチップとの間における端子の配列を整合させることを特徴とする請求項２記載のＬＳＩチップ検査装置。
【請求項４】
複数のＬＳＩチップが設置されるテストボードと、
このテストボードに配置されて前記ＬＳＩチップに結合し、且つ前記ＬＳＩチップへ信号を導入及び／又は導出するための端子ピンを有する複数のチップソケットと、
前記チップソケットの端子ピンをＣＰＬＤに接続するための回路網とを有し、
前記ＣＰＬＤを介してテストパターンを含むテストプログラムを内蔵するコンピュータに接続されることにより、前記チップソケットに挿入された複数の被試験ＬＳＩチップを同時並列に検査するＬＳＩチップ検査装置。
【請求項５】
コンピュータはチップテスターに接続され、このチップテスターからテストパターンを含むテスト情報を受取り処理することを特徴とする請求項４記載のＬＳＩチップ検査装置。
【請求項１】
汎用パソコンと、被試験ＬＳＩチップ及びそのパッドが配設されるウエハと、
前記ウエハパッドのパッド面Ａと平行な面Ｂを有する配線基板と、
該配線基板上に配列した通信手段と該通信手段と電気的に接続するメモリ付コンピュータと、
前記メモリ付コンピュータと前記パッド面Ａと複数の垂直面Ｃ上に配列された電子デバイス付電気接続手段と、
前記被試験ＬＳＩチップのパッドに接触する第１の端子と、前記電子デバイス付電気接続手段のパッドに接触する第２の端子とを有し、これら第１及び第２の端子の間に弾性変形部を有する垂直型プローブとを備え、
前記電子デバイス付電気接続手段の入力、出力線が、前記メモリ付コンピュータ及び垂直型プローブと電気的接続がなされ、垂直型プローブの入力端がウエハ上に配設されたＬＳＩチップのパッドと電気的接続がなされることを特徴とするＬＳＩチップ検査装置。
【請求項２】
前記垂直型プローブは、
前記被試験ＬＳＩチップのパッドに接触する第１の端子と、前記電子デバイス付電気接続手段のパッドに接触する第２の端子とを有し、これら第１及び第２の端子の間に弾性変形部を有する垂直型プローブ、及び、複数の前記垂直型プロープが長手方向に所定の間隔で配置されたリボン状樹脂フィルムからなる接触子と、
前記接触子を複数個、隣接する接触子の間で前記垂直型プローブを長手方向に所定間隔ずらして、且つ、リボン状樹脂フィルムの面方向に所定の間隔を開けて重ね合わせ、各接触子を面方向に位置決め固定する位置決め部材と、
前記位置決め固定された複数の接触子を収容可能な開口部を持つとともに厚さが前記接触子の幅にほぼ等しい枠体構造のガイドブロックと、を備えた接触子組立体に組み込まれ、
前記ガイドブロックに前記挿入した位置決め部材が嵌る溝を設けて垂直型プローブの先端部がガイドブロックの上面及び下面位置より垂直に突出した状態で接触子の位置決めと保持を行うことを特徴とする請求項１に記載のＬＳＩチップ検査装置。
【請求項３】
垂直型プローブとＬＳＩチップとの間には座標変換手段が介装され、前記垂直型プローブとＬＳＩチップとの間における端子の配列を整合させることを特徴とする請求項２記載のＬＳＩチップ検査装置。
【請求項４】
複数のＬＳＩチップが設置されるテストボードと、
このテストボードに配置されて前記ＬＳＩチップに結合し、且つ前記ＬＳＩチップへ信号を導入及び／又は導出するための端子ピンを有する複数のチップソケットと、
前記チップソケットの端子ピンをＣＰＬＤに接続するための回路網とを有し、
前記ＣＰＬＤを介してテストパターンを含むテストプログラムを内蔵するコンピュータに接続されることにより、前記チップソケットに挿入された複数の被試験ＬＳＩチップを同時並列に検査するＬＳＩチップ検査装置。
【請求項５】
コンピュータはチップテスターに接続され、このチップテスターからテストパターンを含むテスト情報を受取り処理することを特徴とする請求項４記載のＬＳＩチップ検査装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【公開番号】特開２０１２−９３３７５（Ｐ２０１２−９３３７５Ａ）
【公開日】平成２４年５月１７日（２０１２．５．１７）
【国際特許分類】
【出願番号】特願２０１２−３１０８０（Ｐ２０１２−３１０８０）
【出願日】平成２４年１月３０日（２０１２．１．３０）
【分割の表示】特願２００６−２４０８２０（Ｐ２００６−２４０８２０）の分割
【原出願日】平成１８年８月９日（２００６．８．９）
【出願人】（３９１０１８６６２）
【Ｆターム（参考）】
【公開日】平成２４年５月１７日（２０１２．５．１７）
【国際特許分類】
【出願日】平成２４年１月３０日（２０１２．１．３０）
【分割の表示】特願２００６−２４０８２０（Ｐ２００６−２４０８２０）の分割
【原出願日】平成１８年８月９日（２００６．８．９）
【出願人】（３９１０１８６６２）
【Ｆターム（参考）】
[ Back to top ]