温度補償型水晶発振制御用集積回路
【課題】温度補償型水晶発振制御用集積回路の端子の共用化を実現する。
【解決手段】温度補償型水晶発振制御用集積回路１００は、電源電圧が入力される電源端子と、水晶振動子の両端と接続される二つの水晶振動子接続端子と、水晶振動子の周波数調整を行う周波数調整部１１２に接続され、外部制御電圧が入力される外部制御端子と、水晶振動子の発振出力が出力される発振出力端子と、書込み許可部１１６と、を備え、電源端子、外部制御端子、及び発振出力端子のうちいずれかは、プログラムイネーブル信号がさらに入力される共用端子であり、共用端子への入力からプログラムイネーブル信号を検出するプログラムイネーブル信号検出部１１５をさらに備え、かつ、書込み許可部１１６は、プログラムイネーブル信号検出部１１５によってプログラムイネーブル信号が検出されたとき、ＰＲＯＭ回路１１３への周波数調整データの書込みを許可するように構成されている。
【解決手段】温度補償型水晶発振制御用集積回路１００は、電源電圧が入力される電源端子と、水晶振動子の両端と接続される二つの水晶振動子接続端子と、水晶振動子の周波数調整を行う周波数調整部１１２に接続され、外部制御電圧が入力される外部制御端子と、水晶振動子の発振出力が出力される発振出力端子と、書込み許可部１１６と、を備え、電源端子、外部制御端子、及び発振出力端子のうちいずれかは、プログラムイネーブル信号がさらに入力される共用端子であり、共用端子への入力からプログラムイネーブル信号を検出するプログラムイネーブル信号検出部１１５をさらに備え、かつ、書込み許可部１１６は、プログラムイネーブル信号検出部１１５によってプログラムイネーブル信号が検出されたとき、ＰＲＯＭ回路１１３への周波数調整データの書込みを許可するように構成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、温度補償型水晶発振制御用集積回路に関し、特に端子の共用化に関するものである。
【背景技術】
【０００２】
携帯電話機等の通信機器の分野では、基準クロック源として周囲温度の変化に対して安定した発振周波数が得られる水晶発振器が望まれており、このため、該水晶発振器に含まれる水晶振動子固有の周波数温度特性を補正する温度補償機能付きのＴＣＸＯ（Temperature Compensated Crystal Oscillator；温度補償型水晶発振器）をモジュール化したＴＣＸＯモジュールが搭載されている。あるいは、ＴＣＸＯモジュールの他に、ＶＣＴＣＸＯ（Voltage Compensated Temperature Compensated Crystal Oscillator；電圧制御温度補償型水晶発振器）モジュールや、ＴＣＶＣＸＯ（Temperature Compensated Voltage Compensated Crystal Oscillator；温度補償型電圧制御水晶発振器）モジュール等が搭載される場合もある。以下では、上記温度補償機能付きの水晶発振器をモジュール化したものを総称してＴＣＸＯモジュールと呼ぶ。
【０００３】
上記の温度補償機能を実現する方式としてはディスクリート部品を用いて構成するアナログ方式又はＬＳＩ方式の二種類があるが、近年の通信機器の小型化の要請に伴って、該小型化に適したＬＳＩ方式が主に採用されている。このＬＳＩ方式について詳述すると、この種の分野では、ＰＲＯＭ（Programmable Read Only Memory；書込み可能な読み出し専用メモリ）回路が通常用いられており、水晶振動子の周波数温度特性とは逆の特性を規定した温度補償用関数に用いられる補償定数が該ＰＲＯＭ回路に予め書き込まれている。そして、温度補償時に該ＰＲＯＭ回路から該補償定数が読み出されて該温度補償用関数を構築させ、該温度補償用関数に基づいて該水晶振動子の周波数温度特性を相殺する温度補償電圧が生成されるように実現されている。
【０００４】
なお、上記のＰＲＯＭ回路は、所定の電流が流れると電気的に溶断（以下、プログラムと呼ぶ）される電気ヒューズ素子を記憶素子として複数備え、該電気ヒューズ素子の状態（短絡／開放）に応じて状態識別（読み出し）のための入力に対して指定された出力（ハイレベル又はローレベル）を発生するように構成されている。また、電気ヒューズ素子をプログラムするための回路の電源としては入出力セル領域におけるＶＤＤ＿ＩＯ電源（例えば３．３Ｖ）が用いられ、プログラムする電気ヒューズ素子を選択するための制御回路の電源としては通常のロジック回路のＶＤＤ＿ＣＯＲＥ電源（例えば１．２Ｖ）が用いられる。したがって、制御回路の出力信号をＶＤＤ＿ＣＯＲＥ電源の電圧レベルからＶＤＤ＿ＩＯ電源の電圧レベルにレベルシフトし、このレベルシフト後の制御回路の出力信号によってプログラム動作が行われる。
【０００５】
しかしながら、ＴＣＸＯモジュールの電源をオンする際に、ＶＤＤ＿ＩＯ電源とＶＤＤ＿ＣＯＲＥ電源とが同時にオンする保証はない。例えばＶＤＤ＿ＩＯ電源がＶＤＤ＿ＣＯＲＥ電源よりも先にオンする場合を想定すると、電気ヒューズ素子の方にはＶＤＤ＿ＩＯ電源の電圧が入力されるが、制御回路の方にはＶＤＤ＿ＣＯＲＥ電源の電圧が入力されないので、電気ヒューズ素子が誤ってプログラムされる可能性がある。ＶＤＤ＿ＩＯ電源又はＶＤＤ＿ＣＯＲＥ電源が先にオフする場合についても同様の問題が発生する。
【０００６】
また、通信機器の分野では、動作休止期間の間に電源電圧又は基準電位ＧＮＤをブロック単位で遮断することにより、該ＴＣＸＯモジュールのリーク電流を抑制することが行われている。この場合、電気ヒューズ素子を含むブロックの電源電圧又は基準電位ＧＮＤが他のブロックよりも遅れて遮断された場合には、該他のブロックに含まれる回路の出力が不定となり、電気ヒューズ素子が誤ってプログラムされる可能性がある。ブロック単位で遮断された状態から復帰された状態に移行する際についても同様の問題が発生する。
【０００７】
そこで、上記のようなプログラムの誤動作を回避するために、例えば以下に示す特許文献１には、外部端子としてヒューズプログラムイネーブル制御端子を設け、該端子の電位を固定にすることで、ヒューズヒューズプログラムイネーブル信号を非活性化させる電気ヒューズ回路が記載されている。電気ヒューズ回路は、図７に示すとおり、電気ヒューズ素子５０１と、電気ヒューズ素子５０１に直列接続されたＮＭＯＳトランジスタ５０２と、ＮＭＯＳトランジスタ５０２のゲートを制御するＡＮＤ回路５０３と、ＡＮＤ回路５０３の一方の入力端子に接続されたバッファ回路５０４と、バッファ回路５０４の入力側と基準電位端子ＧＮＤとの間に挿入された抵抗素子５０７と、バッファ回路５０４の入力側に接続され、ＦＰＥＮ（Fuse Program Enable；ヒューズプログラムイネーブル）信号が入力されるパッド５０８と、ＡＮＤ回路５０３の他方の入力端子に接続されたレベルシフタ５０６と、プログラム対象の電気ヒューズ素子５０１を選択するための制御回路５０５と、によって構成されている。なお、制御回路５０５は、上記のＶＤＤ＿ＣＯＲＥ電源が使用され、電気ヒューズ素子５０１をプログラムするための電源は、上記のＶＤＤ＿ＩＯ電源が使用される。
【０００８】
電気ヒューズ素子５０１をプログラムする際には、パッド５０８に外部からＦＰＥＮ信号としてＶＤＤ＿ＩＯ電源の電圧が入力されるとともに、制御回路５０５においてプログラム対象の電気ヒューズ素子５０１が選択される。制御回路５０５の制御出力をレベルシフタ５０６によってＶＤＤ＿ＩＯ電源の電圧に変換することで、ＡＮＤ回路５０３によってＮＭＯＳトランジスタ５０２を導通させて電気ヒューズ素子５０１をプログラムできる。一方、プログラム動作以外の場合には、外部からパッド５０８に電圧を与えなくても、抵抗素子５０７の働きによってＦＰＥＮ信号が基準電位ＧＮＤ電位に固定される。このため、制御回路５０５の制御出力の状態に関らず、ＡＮＤ回路５０３によってＮＭＯＳトランジスタ５０２をオフさせることができ、電気ヒューズ素子５０１が誤ってプログラムされることを防止できる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−１５３５８８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、通信機器の多機能化によって、ＴＣＸＯモジュールの小型化が急速に進行している。例えば、近年主流であった“２．５ｍｍ×２．０ｍｍ”よりも更なるモジュールサイズの小型化が求められている。また、ＴＣＸＯモジュールは、配線パターンが形成されたリードフレーム上に、温度補償機能を備えた水晶発振器を集積化した集積回路を実装して構成されているので、該集積回路についても更なるダイサイズの小型化が求められている。
【００１１】
しかし、特許文献１に開示された電気ヒューズ回路では、この小型化に対応できないという課題があった。
【課題を解決するための手段】
【００１２】
ＴＣＸＯモジュール内に実装される温度補償機能を備えた水晶発振器を集積化した集積回路（以下、温度補償型水晶発振制御用集積回路と呼ぶ。）は、一般的に、電源電圧ＶＣＣが入力される電源端子と、基準電位ＧＮＤが与えられる接地端子と、水晶振動子が接続される水晶接続端子（ＸＴ１、ＸＴ２）と、該水晶振動子を発振させて得られる発振出力（基準クロック）ＯＵＴを出力する発振出力端子と、ＡＦＣ（Automatic Frequency Control；自動周波数制御）電圧を生成するための外部制御電圧ＶＣが入力される外部制御端子と、による計６つの端子を標準装備している。その上で、ＰＲＯＭ回路を用いたＬＳＩ方式を用いて温度補償機能を実現する場合には、プログラムデータＤＡＴＡを入力するプログラムデータ入力端子及びプログラムクロックＣＬＫを入力するプログラムクロック入力端子をさらに設ける必要がある。さらに、ＰＲＯＭ回路の電気ヒューズ素子へのプログラムの誤動作を防止するために、ＦＰＥＮ信号を入力するプログラムイネーブル信号入力端子をさらにまた設ける必要がある。よって、上記の６つの端子に加え、少なくとも３端子を新たに設ける必要がある。
しかしながら、近年のＴＣＸＯモジュールの小型化の急速な進行に伴って、リードフレームに形成される配線パターンが高密度化しており、標準搭載されている６つの端子からこれ以上端子数を増やすことには実装技術上の限界がある。従って、特許文献１に開示された電気ヒューズ回路では、上述のように小型化に対応できないという課題があった。
【００１３】
そこで、本発明に係る温度補償型水晶発振制御用集積回路は、水晶振動子と接続され、該水晶振動子の周波数調整を行う周波数調整データが書き込まれるＰＲＯＭ回路を有した温度補償型水晶発振制御用集積回路であって、電源電圧が入力される電源端子と、前記水晶振動子の両端と接続される二つの水晶振動子接続端子と、前記水晶振動子の周波数調整を行う周波数調整部に接続され、外部制御電圧が入力される外部制御端子と、前記水晶振動子の発振出力が出力される発振出力端子と、書込み許可部と、を備え、前記電源端子、前記外部制御端子、及び前記発振出力端子のうちいずれかは、前記ＰＲＯＭ回路への前記周波数調整データの書込みを許可するプログラムイネーブル信号がさらに入力される共用端子であり、前記共用端子への入力から前記プログラムイネーブル信号を検出するプログラムイネーブル信号検出部をさらに備え、かつ、前記書込み許可部は、前記プログラムイネーブル信号検出部によって前記プログラムイネーブル信号が検出されたとき、前記ＰＲＯＭ回路への前記周波数調整データの書込みを許可するように構成されている、こととする。
【００１４】
上記の構成によって、温度補償型水晶発振制御用集積回路において標準的に設けられている６つの端子（電源端子、接地端子、２つの水晶振動子接続端子、外部制御端子、発振出力端子）から端子数を増やすことなく、電源端子、外部制御端子、及び発振出力端子のうちのいずれかを、プログラムイネーブル信号がさらに入力される共用端子とすることができる。これにより、温度補償型水晶発振制御用集積回路及びそれを実装するＴＣＸＯモジュールの更なる小型化の実現が容易なものとなる。また、プログラムイネーブル信号が検出されない場合には、ＰＲＯＭ回路への周波数調整データの書込みが許可されないので、ＰＲＯＭ回路が誤ってプログラムされることを防止することができる。
また、上記の温度補償型水晶発振制御用集積回路であって、前記温度補償型水晶発振制御用集積回路は前記ＰＲＯＭ回路へ前記周波数調整データの書き込みを制御する書込み制御部をさらに備え、前記電源端子及び前記外部制御端子が共に前記書込み制御部に接続され、前記電源端子又は前記外部制御端子のうち一方の端子に前記周波数調整データの内容を含むプログラムデータが入力され、かつ、前記電源端子又は前記外部制御端子のうち他方の端子に前記プログラムデータと同期したプログラムクロックが入力される、としてもよい。
【００１５】
上記の構成によって、上記の温度補償型水晶発振制御用集積回路の標準的な端子数を増やすことなく、プログラムイネーブル信号が入力される端子に加えて、プログラムデータ及びプログラムクロックが入力される端子を設けることができる。これにより、温度補償型水晶発振制御用集積回路及びそれを実装するＴＣＸＯモジュールの更なる小型化の実現が容易となる。
【００１６】
また、上記の温度補償型水晶発振制御用集積回路であって、前記プログラムイネーブル信号検出部は、前記共用端子に入力された電圧（以下、共用端子入力電圧という）が、該共用端子である前記電源端子、前記外部制御端子、及び前記発振出力端子のうちいずれかに入力又は出力されるべき前記電源電圧、外部制御電圧、及び発振出力のうちいずれかの電圧の最大電圧よりも高い場合に、該共用端子入力電圧を前記プログラムイネーブル信号として検出するよう構成されている、としてもよい。
【００１７】
上記の構成により、共用端子入力電圧が、電源電圧、外部制御電圧及び発振出力のうちのいずれかの電圧であるか、若しくはプログラムイネーブル信号であるかを検出する回路と該検出された信号を後段の回路に向けて分配する回路とを簡易な構成で実現することができる。
【００１８】
また、上記の温度補償型水晶発振制御用集積回路であって、前記温度補償型水晶発振制御用集積回路はさらに接地端子を備え、前記プログラムイネーブル信号検出部は、非反転入力端子と反転入力端子と発振出力端子とを有した差動増幅器型コンパレータと、前記共用端子に接続された第１の抵抗素子と該第１の抵抗素子と前記接地端子との間に該接地端子に向かって順方向となるように接続されたダイオード特性を有するダイオード素子とを備える直列回路と、前記共用端子と前記接地端子との間に互いに直列に接続された第２の抵抗素子と第３の抵抗素子とを備える直列回路と、を有し、前記差動増幅器型コンパレータの前記反転入力端子には、前記第１の抵抗素子と前記ダイオード素子との接続点から取り出された第１の電圧が入力され、前記差動増幅器型コンパレータの前記非反転入力端子には、前記第２の抵抗素子と前記第３の抵抗素子との接続点から取り出された第２の電圧が入力され、かつ前記第２の電圧が前記第１の電圧を上回るときに前記差動増幅器型コンパレータの前記発振出力端子から前記書込み許可部に前記ＰＲＯＭ回路への前記周波数調整データの書込みを許可する信号が出力されるように構成されている、としてもよい。
【００１９】
上記の構成により、プログラムイネーブル信号は他の信号よりも高い電圧が必要とされるという特性を考慮に入れて、共用端子に入力されたプログラムイネーブル信号の検出を行う回路を簡易な構成により実現することができる。
また、上記の温度補償型水晶発振制御用集積回路であって、前記第１の抵抗素子と前記接地端子との間に、トータルの順方向電圧が前記最大電圧を上回る複数の前記ダイオード素子が直列に接続されている、としてもよい。
上記の構成により、共用端子に入力されるプログラムイネーブル信号の検出精度を向上させることができる。
【００２０】
また、上記の温度補償型水晶発振制御用集積回路であって、前記プログラムイネーブル信号の電圧は、前記トータルの順方向電圧を上回り、かつ前記温度補償型水晶発振制御用集積回路の最大定格電圧を下回る、としてもよい。
上記の構成により、共用端子に入力されるプログラムイネーブル信号の検出精度の向上とプログラムイネーブル信号が有効に機能するか否かを表す実効性の向上とをバランス良く実現することができる。
【００２１】
また、上記の温度補償型水晶発振制御用集積回路であって、前記第１の電圧と前記第２の電圧が一致する電圧は、前記トータルの順方向電圧と前記プログラムイネーブル信号の電圧との略中間電圧である、としてもよい。
【００２２】
上記の構成により、プログラムイネーブル信号の検出精度を向上させることができる。
【００２３】
また、上記の温度補償型水晶発振制御用集積回路であって、前記共用端子は、前記電源端子である、としてもよい。
【００２４】
また、上記の温度補償型水晶発振制御用集積回路であって、前記共用端子は、前記外部制御端子である、としてもよい。
また、上記の温度補償型水晶発振制御用集積回路であって、前記共用端子は、前記発振出力端子である、としてもよい。
【発明の効果】
【００２５】
本発明によれば、共用端子により温度補償型水晶発振制御用集積回路の端子数が削減され、ＴＣＸＯモジュールの更なる小型化を実現することができる。
【図面の簡単な説明】
【００２６】
【図１】図１は本発明の第１の実施の形態におけるＴＣＸＯモジュールの裏面側から観察されるその一般的な内部構造を示した参考図である
【図２Ａ】図２Ａは本発明の第１の実施の形態における温度補償型水晶発振制御用集積回路の構成を示した図である。
【図２Ｂ】図２Ｂは図２Ａに示した温度補償型水晶発振制御用集積回路における共用端子の入力波形例を示した図である。
【図３】図３は本発明の第１の実施の形態におけるプログラムイネーブル制御に係る詳細な回路構成を例示した図である。
【図４】図４は図３に示したＦＰＥＮ信号検出回路の動作を説明するための図である。
【図５Ａ】図５Ａは本発明の第２の実施の形態における温度補償型水晶発振制御用集積回路の構成を示した図である。
【図５Ｂ】図５Ｂは図５Ａに示した温度補償型水晶発振制御用集積回路における共用端子の入力波形例を示した図である。
【図６Ａ】図６Ａは本発明の第３の実施の形態における温度補償型水晶発振制御用集積回路の構成を示した図である。
【図６Ｂ】図６Ｂは図６Ａに示した温度補償型水晶発振制御用集積回路における共用端子の入力波形例を示した図である。
【図７】従来の電球ヒューズ回路の構成を示した図である。
【発明を実施するための形態】
【００２７】
以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。なお、以下では全ての図を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。
【００２８】
（第１の実施形態）
[ＴＣＸＯモジュールの内部構造]
図１は、本発明の第１の実施形態における携帯電話機等の通信機器の基準クロック源として用いられるＴＣＸＯ（Temperature Compensated Crystal Oscillator；温度補償型水晶発振器）モジュールの裏面側から観察されるその一般的な内部構造を示した図である。なお、ＴＣＸＯモジュールは、上記のとおり、温度補償機能付きの水晶発振器をモジュール化したものをいい、ＶＣＴＣＸＯやＴＣＶＣＸＯ等の各モジュールを含むものとする。
図１に示されるＴＣＸＯモジュール１０は、近年主流であった“２．５ｍｍ×２．０ｍｍ”よりも小型な“２．０ｍｍ×１．６ｍｍ”のモジュールサイズを採用している。ＴＣＸＯモジュール１０は、長方形状のリードフレーム２０に６つの端子を持つ温度補償機能を備えた水晶発振器を集積化した集積回路（以下、温度補償型水晶発振制御用集積回路と呼ぶ。）１００及び図２に示す水晶振動子１１９が実装された上で、モールド樹脂等で封止されて構成されている。
【００２９】
リードフレーム２０の四隅には、リードフレーム２０が封止された状態で外部に露出させる外部パッド１１乃至１４が配置されている。外部パッド１１に接続されたリードの先端にはパッド１が設けられ、外部パッド１２に接続されたリードの先端にはパッド２が設けられ、外部パッド１３に接続されたリードの先端にはパッド３が設けられ、外部パッド１４に接続されたリードの先端にはパッド４が設けられている。パッド１乃至４は、温度補償型水晶発振制御用集積回路１００が備える外部制御電圧ＶＣが入力される外部制御端子、基準電位ＧＮＤと接続する接地端子、発振出力ＯＵＴを出力する発振出力端子、電源電圧ＶＣＣが入力される電源端子にそれぞれ結線されるように対応付けられている。
【００３０】
リードフレーム２０の内枠には、リードフレーム２０が封止された状態で外部に露出させない内部電極１５、１６が配置されており、各々、水晶振動子１１９の両端に接続されている。内部電極１５に接続されたリードの先端にはパッド５が設けられ、内部電極１６に接続されたリードの先端にはパッド６が設けられている。パッド５、６は、温度補償型水晶発振制御用集積回路１００が備える水晶接続端子（ＸＴ１、ＸＴ２）に結線されるように対応付けられている。なお、水晶振動子１１９及び温度補償型水晶発振制御用集積回路１００は、ＴＣＸＯモジュール１０内で平行に配置されている。
【００３１】
[温度補償型水晶発振制御用集積回路の構成及び機能]
図２Ａは、本発明の第１の実施の形態におけるＴＣＸＯモジュール１０に実装される温度補償型水晶発振制御用集積回路１００の構成を示した図である。
【００３２】
温度補償型水晶発振制御用集積回路１００は、温度補償機能、ＡＦＣ（Automatic Frequency Control；自動周波数制御）機能、及び周波数補正機能を有した発振器と、プログラムイネーブル機能を実現する回路と、を備えており、外付けされた水晶振動子１１９の発振を制御する半導体チップである。なお、温度補償機能とは、水晶振動子１１９の温度に応じた３次関数的な発振周波数のズレを補正する周波数調整のことを指している。ＡＦＣ機能とは、温度補償型水晶発振制御用集積回路１００の外部から供給される基準周波数を表す外部制御電圧ＶＣに水晶振動子１１９の発振周波数を同調させる周波数調整のことを指している。周波数補正機能とは、発振周波数のズレを直接的に補正する以外に、水晶振動子１１９に対する負荷容量値や、発振器の感度を補正するなど、発振器を安定的に発振させるための機能のことを指している。プログラムイネーブル機能とは、温度補償型水晶発振制御用集積回路１００の電源をオンオフする際や、ブロック単位での電源又は基準電位ＧＮＤの一部遮断又は復帰の際に、ＰＲＯＭ（Programmable Read Only Memory；書込み可能な読み出し専用メモリ）回路１１３へ温度補償機能向けの周波数調整データを書込むべく、ＰＲＯＭ回路１１３を構成する電気ヒューズ素子１３７（図３参照）のうち当該周波数調整データに対応付けられている電気ヒューズ素子１３７を溶断するプログラムの動作をイネーブル（Enable）からディゼーブル(Disable)に切り替えることで、ＰＲＯＭ回路１１３内の電気ヒューズ素子１３７（図３参照）が誤ってプログラムされることを防止する機能のことを指している。
【００３３】
温度補償型水晶発振制御用集積回路１００は、ＴＣＸＯモジュール１０のリードフレーム２０に設けられている６つのパッド１乃至６に対応して、６つの端子１０１乃至１０６を備えている。
【００３４】
端子１０１は、ＡＦＣ回路１１２におけるＡＦＣ制御電圧を生成するために用いられる外部制御電圧ＶＣが入力される外部制御端子であるが、外部制御電圧ＶＣの他に、ＰＲＯＭ回路１１３のプログラム制御に用いられるプログラムクロックＣＬＫがさらに入力される共用端子となっている。
【００３５】
端子１０２は、発振器１１０から出力される発振出力（基準クロック）ＯＵＴを外部に出力する発振出力端子である。
【００３６】
端子１０３は、基準電位ＧＮＤが与えられる接地端子である。
【００３７】
端子１０４は、電源電圧ＶＣＣが入力される電源端子であるが、電源電圧ＶＣＣの他に、ＰＲＯＭ回路１１３のプログラム制御に用いられるプログラムデータＤＡＴＡ及びプログラム誤動作防止用のＦＰＥＮ（Fuse Program Enable；ヒューズプログラムイネーブル）信号がさらに入力される共用端子となっている。
【００３８】
端子１０５、１０６は、水晶振動子１１９の両端と接続される水晶接続端子（ＸＴ１、ＸＴ２）である。
【００３９】
温度補償型水晶発振制御用集積回路１００は、発振器１１０と、温度特性補正回路１１１と、ＡＦＣ回路１１２と、ＰＲＯＭ回路１１３と、制御回路１１４と、ＦＰＥＮ信号検出回路１１５と、ＰＥ（Program Enable；プログラムイネーブル）回路１１６と、を有する。なお、ＡＦＣ回路１１２は本発明に係る「周波数調整部」の一例であり、ＦＰＥＮ信号検出回路１１５は本発明に係る「プログラムイネーブル信号検出部」の一例であり、ＰＥ回路１１６は本発明に係る「書込み許可部」の一例であり、制御回路１１４は本発明に係る「書込み制御部」の一例である。
【００４０】
発振器１１０は、水晶接続端子ＸＴ１、ＸＴ２に水晶振動子１１９を接続することで帰還ループを形成しており、水晶振動子１１９を所定の発振条件で発振させて生成される発振出力ＯＵＴを端子１０２から外部に向けて出力する発振回路である。発振器１１０は、周波数調整用として電圧可変容量素子等が設けられ、該電圧可変容量素子に後述の温度補償電圧Ｖ１や後述のＡＦＣ電圧Ｖ２が入力されることで、水晶振動子１１９の温度補償や周波数調整を行っている。
【００４１】
温度特性補正回路１１１は、周囲温度Ｔａを検出する温度センサ１２０を具備し、水晶振動子１１９の周波数温度特性（３次関数として近似される特性）とは逆の特性を規定した次式の温度補償用関数Ｆ（Ｔａ）に、温度センサ１２０によって検出される周囲温度Ｔａを当てはめることによって、水晶振動子１１９の周波数温度特性を相殺する温度補償電圧Ｖ１を生成する回路である。なお、温度特性補正回路１１１は、該温度補償電圧Ｖ１を発振器１１０に入力することによって、−３０℃〜＋８０℃の広い温度に対してもｐｐｍ（１００万分の１）のオーダーで周波数を安定化させることができる。
【００４２】
Ｖ１＝Ｆ（Ｔａ）
＝α（Ｔａ−Ｔ０）３＋β（Ｔａ−Ｔ０）＋γ ・・・（式１）
ところで、上式の中で、αは３次定数、βは１次定数、γは０次定数、Ｔ０は３次関数の変極点を表している。温度補償型水晶発振制御用集積回路１００は、温度補償用関数Ｆ（Ｔａ）に含まれるα、β、γ、Ｔ０（以下、これらを補償定数という）をＰＲＯＭ回路１１３に予め書き込んでおき、温度特性補正回路１１１が温度補償電圧Ｖ１を生成する際に、ＰＲＯＭ回路１１３に書き込まれている補償定数α、β、γ、Ｔ０を読み出すように構成されている。
【００４３】
ＡＦＣ回路１１２は、外部（例えば温度補償型水晶発振制御用集積回路１００が携帯電話機の基準クロック源である場合は基地局）から送信される基準周波数に同期させる目的で設けられる回路であり、具体的には、端子１０１に入力される該基準周波数を表す外部制御電圧ＶＣに基づいて水晶振動子１１９の発振周波数を調整するためのＡＦＣ電圧Ｖ２を生成し、該ＡＦＣ電圧Ｖ２を発振器１１０に供給する回路である。なお、温度補償型水晶発振制御用集積回路１００においては、ＡＦＣ回路１１２がＡＦＣ電圧Ｖ２を生成する際に、ＰＲＯＭ回路１１３からＡＦＣ回路１１２に用いられるゲインやオフセット等の定数Ｋの値を読み出すように構成されている。
【００４４】
ＰＲＯＭ回路１１３は、図３に示される１ビットの電気ヒューズ素子１３７を必要ビット数分配設して構成されており、該電気ヒューズ素子１３７の２つの状態（短絡／開放）にプログラムデータＤＡＴＡの２元符号の２つの元（例えば「０」／「１」）がそれぞれ割り当てられている。従って、プログラムデータＤＡＴＡに応じて電気ヒューズ素子１３７を短絡又は開放の状態にすることにより、該プログラムデータＤＡＴＡをＰＲＯＭ回路１１３に書き込むことができる。そして、ＰＲＯＭ回路１１３は、特定の入力に対して、該電気ヒューズ素子１３７の２つの状態に応じて指定された出力（ハイレベル又はローレベル）を発生するように構成されている。従って、該特定の入力を行うことにより、書き込まれたプログラムデータＤＡＴＡをＰＲＯＭ回路１１３から読み出すことができる。ＰＲＯＭ回路１１３には、上記の補償定数α、β、γ、Ｔ０として予め定められた各値と、ＡＦＣ回路１１２の定数Ｋとして予め定められた値と、が書き込まれている。なお、これらの値（補償定数α、β、γ、Ｔ０、定数Ｋ）が本発明に係る「周波数調整データ」の一例である。
【００４５】
制御回路１１４は、ＰＲＯＭ回路１１３が備える電気ヒューズ素子１３７へのプログラミングを制御する回路である。制御回路１１４は、端子１０４に入力されるシリアルデータであるプログラムデータＤＡＴＡと、端子１０１に入力されるプログラムデータＤＡＴＡと同期されたプログラムクロックＣＬＫと、が入力され、プログラムデータＤＡＴＡをプログラムクロックＣＬＫのエッジタイミングに合わせて取り込むように構成されている。なお、プログラムデータＤＡＴＡは、ＰＲＯＭ回路１１３に書込む周波数調整データの値やその書込み命令等をコーディングした所定のビット数のデータフォーマットに準拠して作成されている。制御回路１１４は、プログラムクロックＣＬＫに基づいて取り込んだプログラムデータＤＡＴＡに基づいて、ＰＲＯＭ回路１１３を構成する複数の電気ヒューズ素子１３７のうちプログラム対象となる電気ヒューズ素子１３７を特定（選択）するとともに、該特定した電気ヒューズ素子１３７をプログラムするためのプログラム信号Ｃを出力する。
【００４６】
ＦＰＥＮ信号検出回路１１５は、端子１０４に入力された電圧（共用端子入力電圧）がＦＰＥＮ信号であるか否かを検出する回路である。なお、ＦＰＥＮ信号は、上記のとおり、ＰＲＯＭ回路１１３が備える電気ヒューズ素子１３７へのプログラムの動作をイネーブル又はディゼーブルにするための制御信号である。換言すると、ＦＰＥＮ信号は、ＰＲＯＭ回路１１３への周波数調整データの書込みを許可又は不許可にするための制御信号ともいえる。
【００４７】
ＰＥ回路１１６は、制御回路１１４から出力されるプログラム信号Ｃと、ＦＰＥＮ信号検出回路１１５から出力されるＦＰＥＮ信号とが入力される。ＰＥ回路１１６は、ＦＰＥＮ信号がディゼーブル（ローレベル）を表す場合にはプログラム信号Ｃを無効とし（電気ヒューズ素子１３７へのプログラムが不可能なレベルにし）、ＦＰＥＮ信号がイネーブル（ハイレベル）を表す場合にはプログラム信号Ｃを有効とする（電気ヒューズ素子１３７へのプログラムが可能なレベルにする）。
【００４８】
図２Ｂは、図２Ａに示した温度補償型水晶発振制御用集積回路１００における端子１０１、１０４の入力波形例を示した図である。
図２Ｂにおいて、端子１０１に入力される波形の例として、プログラムクロックＣＬＫが０Ｖから２Ｖまでの動作電圧範囲内で規定されている場合を表している。なお、外部制御電圧ＶＣの波形例は図示されていないが、外部制御電圧ＶＣについてもプログラムクロックＣＬＫと同一の０Ｖから２Ｖまでの動作電圧範囲内で規定されている。なお、外部制御電圧ＶＣは、通信機器メーカーにおいてＴＣＸＯモジュール１０が搭載された通信機器の周波数調整（ＡＦＣ制御電圧の生成）に用いられる一方、プログラムクロックＣＬＫ及びプログラムデータＤＡＴＡは、ＴＣＸＯモジュールメーカーにおけるＴＣＸＯモジュール１０の組立後に、温度補償型水晶発振制御用集積回路１００に搭載されているＰＲＯＭ回路１１３にプログラム（書き込み）が行われる際に用いられる。よって、外部制御電圧ＶＣ及びプログラムクロックＣＬＫはそれぞれを使用するメーカーが異なって互いに干渉しないので、端子１０１は、外部制御電圧ＶＣ及びプログラムクロックＣＬＫが入力される共用端子と成り得る。
【００４９】
端子１０４に入力される波形の例として、複数ビットのプログラムデータＤＡＴＡ（Ｄ０、Ｄ１、Ｄ２・・・）が２Ｖから３Ｖまでの動作電圧範囲内で規定されており、ＦＰＥＮ信号がプログラムデータＤＡＴＡの動作電圧範囲の最大動作電圧（３Ｖ）よりも高い５Ｖで規定されている。なお、プログラムデータＤＡＴＡは、上記データ設定期間に用いられる一方、ＦＰＥＮ信号は、プログラムデータＤＡＴＡ設定後のＰＲＯＭ回路１１３の所定の電気ヒューズ素子１３７をプログラムするプログラム期間に用いられる。このことによって、プログラムデータＤＡＴＡ及びＦＰＥＮ信号はそれぞれ使用電圧及びタイミングが異なって互いに干渉しないので、端子１０４は、プログラムデータＤＡＴＡ及びＦＰＥＮ信号が入力される共用端子と成り得る。
【００５０】
さらに、電源電圧ＶＣＣの波形例は図示されていないが、電源電圧ＶＣＣは他の共用化対象であるプログラムデータＤＡＴＡの閾値電圧及びＦＰＥＮ信号の動作電圧範囲の最小動作電圧よりも低い電圧（２Ｖ）で規定されている。つまり、端子１０４に入力される信号は、電源電圧ＶＣＣ（２Ｖ）にプログラムデータＤＡＴＡ又はＦＰＥＮ信号が重畳されたデータとしてフォーマットされており、プログラムデータＤＡＴＡ又はＦＰＥＮ信号の入力の有無に関わらず温度補償型水晶発振制御用集積回路１００に電源電圧ＶＣＣが常時入力される。このことによって、端子１０４は、プログラムデータＤＡＴＡ、ＦＰＥＮ信号、及び電源電圧ＶＣＣが入力される共用端子と成り得る。
【００５１】
[ＦＰＥＮ信号検出回路及びその周辺回路の構成及び機能]
図３は、本発明の第１の実施の形態におけるＦＰＥＮ信号検出回路１１５及びその周辺回路の詳細な回路構成を例示した図である。
【００５２】
ＦＰＥＮ信号検出回路１１５は、端子１０４と基準電位ＧＮＤが与えられる接地端子との間に、抵抗素子１３１（第１の抵抗素子）及びダイオード特性を有したダイオード素子１３２の直列回路と、抵抗素子１３３（第２の抵抗素子）と抵抗素子１３４（第３の抵抗素子）との直列回路と、を並列に接続している。ダイオード素子１３２は、接地端子に向かって順方向となるように接続されている。ダイオード素子１３２は、その両端にＯＮ電圧が印加されると導通（ＯＮ）し、その両端間の電圧を当該ＯＮ電圧にクランプするいわゆるダイオード特性を有する素子であればよい。ダイオード素子１３２としては、例えば、通常のダイオードの他、ダイオード接続されたトランジスタ、ＭＳＭダイオード等の双方向ダイオード、ツェナーダイオード等を用いることができる。なお、ダイオード素子１３２の個数としては、ダイオード素子１３２のトータルの順方向電圧（ＯＮ電圧）が、端子１０４にＦＰＥＮ信号以外で入力されるプログラムデータＤＡＴＡの動作電圧範囲の最大動作電圧を上回るように設定されている。本実施の形態の場合、ダイオード素子１３２の個数は４個であり、ダイオード素子１３２のトータルの順方向電圧は２．８Ｖ（＝０．７Ｖ×４）である。
【００５３】
また、ＦＰＥＮ信号検出回路１１５は、電源電圧ＶＣＣよりも高い電圧を持つプログラム電源ＶＤＤによって駆動される差動増幅器型コンパレータ１３５をさらに有する。なお、プログラム電源ＶＤＤの電圧は、温度補償型水晶発振制御用集積回路１００の最大定格電圧を超えない範囲で出来る限り高い電圧に設定されている。差動増幅器型コンパレータ１３５では、反転入力端子には抵抗素子１３１とダイオード素子１３２との接続点から取り出された比較電圧Ａ（第１の電圧）が入力され、非反転入力端子には抵抗素子１３３と抵抗素子１３４との接続点から取り出された基準電圧Ｂ（第２の電圧）が入力されている。よって、差動増幅器型コンパレータ１３５は、比較電圧Ａが基準電圧Ｂを上回る場合にはプログラム電源ＶＤＤの電圧であるハイレベルを出力し、比較電圧Ａが基準電圧Ｂを下回る場合には基準電位ＧＮＤ電位（０Ｖ）であるローレベルを出力する。差動増幅器型コンパレータ１３５がハイレベルを出力する場合には、ＦＰＥＮ信号が検出されたことを表しており、差動増幅器型コンパレータ１３５がローレベルを出力する場合には、ＦＰＥＮ信号が検出されていないことを表している。なお、差動増幅器型コンパレータ１３５は、ＦＰＥＮ信号の検出を高精度にするために、ヒステリシス特性を備えていることが好ましい。すなわち、差動増幅器型コンパレータ１３５は、比較電圧Ａが（基準電圧Ｂ＋微小電圧α１）を上回る場合にはプログラム電源ＶＤＤの電圧であるハイレベルを出力し、比較電圧Ａが（基準電圧Ｂ−微小電圧α２）を下回る場合には基準電位ＧＮＤ電位（０Ｖ）であるローレベルを出力することが好ましい。
【００５４】
制御回路１１４は、端子１０４に入力されたプログラムデータＤＡＴＡを、端子１０１に入力されたプログラムクロックＣＬＫに基づいて取り込み、プログラム対象とする電気ヒューズ素子１３７に向けてプログラム信号Ｃを出力する回路である。制御回路１１４は、端子１０４に入力される電源電圧ＶＣＣによって駆動される。
【００５５】
ＰＥ回路１１６は、ＰＲＯＭ回路１１３と同一のプログラム電源ＶＤＤによって駆動される。ＰＥ回路１１６は、一方の入力としてＦＰＥＮ信号検出回路１１５から出力されるＦＰＥＮ信号が入力され、他方の入力として制御回路１１４から出力されるプログラム信号Ｃが入力され、該ＦＰＥＮ信号と該プログラム信号Ｃとの論理積をＮＭＯＳトランジスタ１３８のゲートに向けて出力するＡＮＤ回路１３６によって構成されている。
なお、ＰＥ回路１１６は、ＡＮＤ回路１３６の構成に限定されず、ＦＰＥＮ信号が未検出の場合にはＮＭＯＳトランジスタ１３８のゲートに必ずローレベルの電圧を入力させ、ＦＰＥＮ信号が検出され、かつプログラム信号Ｃが有効である場合にはＮＭＯＳトランジスタ１３８のゲートにハイレベルの電圧を入力させるような論理回路であればよい。
ＰＲＯＭ回路１１３は、図３では１ビット分の電気ヒューズ回路を表しており、プログラム電源ＶＤＤと基準電位ＧＮＤが与えられる接地端子との間に電気ヒューズ素子１３７とＮＭＯＳトランジスタ１３８とを直列接続して構成されている。ＮＭＯＳトランジスタ１３８のゲートにハイレベルの電圧が入力されてＮＭＯＳトランジスタ１３８が導通する場合には、プログラム電源ＶＤＤから基準電位ＧＮＤに向けて電気ヒューズ素子１３７に電流が流れ、電気ヒューズ素子１３７が溶断（プログラム）する。なお、ＰＲＯＭ回路１１３は、ＮＭＯＳトランジスタ１３８の他にＰＭＯＳトランジスタによって構成されてもよい。
【００５６】
図４は、図３に示したＦＰＥＮ信号検出回路１１５の動作を説明するための図である。
まず、比較電圧Ａの特性について説明する。端子１０４に入力された入力電圧がダイオード素子１３２の順方向電圧（２．８Ｖ）よりも低い場合には、比較電圧Ａは、端子１０４に入力された入力電圧と略同一となる。換言すると、比較電圧Ａは入力電圧に応じて増加する。一方、端子１０４に入力された入力電圧がダイオード素子１３２の順方向電圧（２．８Ｖ）よりも高い場合には、比較電圧Ａはダイオード素子１３２の順方向電圧（２．８Ｖ）と略同一となり固定される。
【００５７】
つぎに、基準電圧Ｂの特性について説明する。端子１０４に入力された入力電圧が抵抗素子１３３、１３４に入力されると、基準電圧Ｂは抵抗素子１３３と抵抗素子１３４との抵抗素子分割比に応じて単調増加する。なお、端子１０４に入力された入力電圧がダイオード素子１３２の順方向電圧（２．８Ｖ）まで単調増加するとき、基準電圧Ｂはダイオード素子１３２の順方向電圧（２．８Ｖ）よりも低い電圧となる。また、端子１０４に入力された入力電圧が３．５Ｖとなるとき、基準電圧Ｂと比較電圧Ａとは一致するものとする。なお、基準電圧Ｂと比較電圧Ａとが一致するときの端子１０４の入力電圧は、ダイオード素子１３２の順方向電圧（２．８Ｖ）とプログラム電源ＶＤＤの電圧（５Ｖ）との中間電圧（３．９Ｖ）付近となるようにする。
【００５８】
よって、端子１０４に入力された入力電圧が３．５Ｖよりも下回る場合には、基準電圧Ｂは比較電圧Ａよりも低い電圧であるので、差動増幅器型コンパレータ１３５は、ローレベル（０Ｖ）を出力する。一方、端子１０４に入力された入力電圧が３．５Ｖを上回る場合には、基準電圧Ｂは比較電圧Ａよりも高い電圧であるので、差動増幅器型コンパレータ１３５は、プログラム電源ＶＤＤの電圧であるハイレベル（５Ｖ）を出力する。ここでは、差動増幅器型コンパレータ１３５が出力するハイレベルをＦＰＥＮ信号の検出と対応づけている。したがって、端子１０４は、３．５Ｖを境界として動作電圧が異なる少なくとも２つの端子を共用化することができる。
【００５９】
[変形例]
端子１０４には、プログラムデータＤＡＴＡとＦＰＥＮ信号とが時分割方式で入力される以外に、プログラムデータＤＡＴＡとＦＰＥＮ信号とが所定の変調方式（振幅変調方式、周波数変調方式、位相変調方式等）に従って合成された変調信号が入力されるような構成としてもよい。また、端子１０４には、電源電圧ＶＣＣに該変調信号を重畳させた重畳信号が入力されるような構成としてもよい。この場合、ＦＰＥＮ信号検出回路１１５は、図２Ａに示した構成ではなく、端子１０４に入力された上記の変調信号からＦＰＥＮ信号を検波（復調）する回路構成とする。これにより、端子１０４は、プログラムデータＤＡＴＡ、ＦＰＥＮ信号又は電源電圧ＶＣＣが入力される共用端子と成り得る。
端子１０１には、外部制御電圧ＶＣとプログラムクロックＣＬＫとが時分割方式で入力される以外に、外部制御電圧ＶＣとプログラムクロックＣＬＫとが所定の変調方式（振幅変調方式、周波数変調方式、位相変調方式等）に従って合成された変調信号が入力されるような構成としてもよい。これにより、端子１０１は、外部制御電圧ＶＣ又はプログラムクロックＣＬＫが入力される共用端子と成り得る。
【００６０】
（第２の実施形態）
本発明の第２の実施形態では、温度補償型水晶発振制御用集積回路が具備する６つの端子１０１乃至１０６のうち共用端子とする端子１０１及び端子１０４に入力される内容とそれに対応するための集積回路の構成が第１の実施の形態と相違している。なお、温度補償型水晶発振制御用集積回路が実装されるＴＣＸＯモジュールの構成については、図１に示したＴＣＸＯモジュール１０と同様であるので説明を省略する。また、ＦＰＥＮ信号を検出する回路の構成についても、図３に示したＦＰＥＮ信号検出回路１１５と同様であるので説明を省略する。
【００６１】
図５Ａは、本発明の第２の実施の形態における温度補償型水晶発振制御用集積回路２００の構成を示した図である。
【００６２】
端子１０１は、外部制御電圧ＶＣが入力される外部制御端子であるが、プログラムデータＤＡＴＡ、又はＦＰＥＮ信号がさらに入力される共用端子とする。端子１０４は、電源電圧ＶＣＣが入力される電源端子であるが、プログラムクロックＣＬＫがさらに入力される共用端子とする。なお、端子１０２、１０３、１０５、１０６の機能については、図２Ａに示した温度補償型水晶発振制御用集積回路１００と同様であるので説明を省略する。
【００６３】
図５Ｂは、図５Ａに示した温度補償型水晶発振制御用集積回路２００における共用端子１０１、１０４の入力波形例を示した図である。
【００６４】
図５Ｂにおいて、端子１０１に入力される波形の例として、複数ビットのプログラムデータＤＡＴＡ（Ｄ０、Ｄ１、Ｄ２・・・）が０Ｖから２Ｖの範囲内で規定されており、ＦＰＥＮ信号がプログラムデータＤＡＴＡの動作電圧範囲の最大動作電圧よりも高い５Ｖで規定されている。なお、外部制御電圧ＶＣの波形例は図示されていないが、外部制御電圧ＶＣは、プログラムデータＤＡＴＡと同一の０Ｖから２Ｖまでの動作電圧範囲で規定されている。
【００６５】
ここで、外部制御電圧ＶＣは、通信機器メーカーにおいて温度補償型水晶発振制御用集積回路２００が搭載された通信機器の周波数調整に用いられる一方、プログラムクロックＣＬＫ及びプログラムデータＤＡＴＡは、ＴＣＸＯモジュールメーカーにおけるＴＣＸＯモジュール１０の組立後に、温度補償型水晶発振制御用集積回路２００の出荷時等にＰＲＯＭ回路１１３にプログラムする際に用いられる。また、ＦＰＥＮ信号は、上記データ設定期間の後でＰＲＯＭ回路１１３に実際にプログラムする際のプログラム期間に用いられる。さらに、ＦＰＥＮ信号は、プログラムデータＤＡＴＡ及び外部制御電圧ＶＣの動作電圧範囲の最大動作電圧よりも高い電圧が規定されている。このことによって、端子１０１は、プログラムデータＤＡＴＡ、ＦＰＥＮ信号、及び外部制御電圧ＶＣが入力される共用端子と成り得る。
【００６６】
端子１０４に入力される波形の例として、プログラムクロックＣＬＫが３．５Ｖから５Ｖまでの動作電圧範囲内で規定されている場合を表している。なお、電源電圧ＶＣＣの波形例は図示されていないが、電源電圧ＶＣＣはプログラムクロックＣＬＫの動作電圧範囲の最小動作電圧である３．５Ｖで規定されている。よって、端子１０４にはプログラムクロックＣＬＫの入力の有無に関わらず温度補償型水晶発振制御用集積回路２００に常時入力されることとなり、端子１０４は、プログラムクロックＣＬＫ及び電源電圧ＶＣＣが入力される共用端子と成り得る。
【００６７】
（第３の実施形態）
本発明の第３の実施形態では、温度補償型水晶発振制御用集積回路が具備する６つの端子１０１乃至１０６のうち、端子１０１、端子１０２、及び端子１０４において共用化される内容とその共用化に対応するための集積回路の構成が相違している。なお、温度補償型水晶発振制御用集積回路が実装されるＴＣＸＯモジュールの構成については、図１に示したＴＣＸＯモジュール１０と同様であるので説明を省略する。また、ＦＰＥＮ信号を検出する回路の構成についても、図３に示したＦＰＥＮ信号検出回路１１５と同様であるので説明を省略する。
【００６８】
図６Ａは、本発明の第３の実施の形態における温度補償型水晶発振制御用集積回路３００の構成を示した図である。
【００６９】
端子１０１は、外部制御電圧ＶＣが入力される外部制御端子であるが、プログラムデータＤＡＴＡが更に入力される共用端子とする。端子１０２は、発振出力ＯＵＴを出力する発振出力端子であるが、ＦＰＥＮ信号が入力される共用端子とする。端子１０４は、電源電圧ＶＣＣが入力される電源端子であるが、プログラムクロックＣＬＫが入力される共用端子とする。なお、端子１０３、１０５、１０６の機能については、図２Ａに示した温度補償型水晶発振制御用集積回路１００と同様であるので説明を省略する。
【００７０】
図６Ｂは、図６Ａに示した温度補償型水晶発振制御用集積回路３００における共用端子１０１、１０２、１０４の入力波形例を示した図である。
【００７１】
図６Ｂにおいて、端子１０１に入力される波形の例として、複数ビットのプログラムデータＤＡＴＡ（Ｄ０、Ｄ１、Ｄ２・・・）が０Ｖから２Ｖまでの動作電圧範囲内で規定されている。なお、外部制御電圧ＶＣの波形例は図示されていないが、外部制御電圧ＶＣについてもプログラムデータＤＡＴＡと同一の０Ｖから２Ｖまでの動作電圧範囲で規定されている。ここで、外部制御電圧ＶＣは、通信機器メーカーにおいて温度補償型水晶発振制御用集積回路３００が搭載された通信機器の周波数調整に用いられる一方、プログラムクロックＣＬＫ及びプログラムデータＤＡＴＡは、ＴＣＸＯモジュールメーカーにおけるＴＣＸＯモジュール１０の組立後に、温度補償型水晶発振制御用集積回路３００の出荷時等にＰＲＯＭ回路１１３にプログラムする際に用いられる。このことによって、プログラムデータＤＡＴＡ及び外部制御電圧ＶＣはそれぞれを使用するメーカーが異なって互いに干渉しないので、端子１０４は、プログラムデータＤＡＴＡ及びＦＰＥＮ信号が入力される共用端子と成り得る。
【００７２】
端子１０２に入力される波形の例として、ＦＰＥＮ信号が上記のプログラムデータＤＡＴＡの動作電圧範囲の最大動作電圧よりも高い５Ｖで規定されている。なお、発振器１１０の発振出力の波形例については図示されていないが、電源電圧ＶＣＣと略同一の電圧で規定される。なお、ＦＰＥＮ信号によってＰＲＯＭ回路１１３へのプログラムが実行された後に、発振器１１０の発振出力ＯＵＴが外部に出力されるので、使用時期が異なり、端子１０２は、ＦＰＥＮ信号が入力されるとともに発振出力ＯＵＴが出力される共用端子と成り得る。
【００７３】
端子１０４に入力される波形の例として、プログラムクロックＣＬＫが３．５Ｖから５Ｖまでの動作電圧範囲内で規定されている場合を表している。なお、電源電圧ＶＣＣの波形例は図示されていないが、電源電圧ＶＣＣはプログラムクロックＣＬＫの動作電圧範囲の最小動作電圧である３．５Ｖで規定されている。つまり、プログラムクロックＣＬＫの入力の有無に関わらず温度補償型水晶発振制御用集積回路３００に電源電圧ＶＣＣが常時入力されることとなるので、端子１０４は、電源電圧ＶＣＣ及びプログラムクロックＣＬＫが入力される共用端子と成り得る。
【００７４】
上記説明から、当業者にとっては、本発明の多くの改良や他の実施の形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
【産業上の利用可能性】
【００７５】
本発明は、水晶振動子の周波数調整を行う周波数調整データが書き込まれるＰＲＯＭ回路を有した温度補償型水晶発振制御用集積回路にとって有用である。
【符号の説明】
【００７６】
１〜６ パッド
１０ ＴＣＸＯモジュール
１００、２００、３００ 温度補償型水晶発振制御用集積回路
１０１〜１０６ 端子
１１〜１４ 外部パッド
１５、１６ 内部パッド
２０ リードフレーム
１１０ 発振器
１１１ 温度特性補正回路
１１２ ＡＦＣ回路
１１３ ＰＲＯＭ回路
１１４ 制御回路
１１５ ＦＰＥＮ信号検出回路
１１６ ＰＥ回路
１１９ 水晶振動子
１２０ 温度センサ
１３１、１３３、１３４ 抵抗素子
１３２ ダイオード素子
１３５ 差動増幅器型コンパレータ
１３６ ＡＮＤ回路
１３７ 電気ヒューズ素子
１３８ ＮＭＯＳトランジスタ
５０１ 電気ヒューズ素子
５０２ ＮＭＯＳトランジスタ
５０３ ＡＮＤ回路
５０４ バッファ回路
５０５ 制御回路
５０６ レベルシフタ
５０７ 抵抗素子
５０８ パッド
【技術分野】
【０００１】
本発明は、温度補償型水晶発振制御用集積回路に関し、特に端子の共用化に関するものである。
【背景技術】
【０００２】
携帯電話機等の通信機器の分野では、基準クロック源として周囲温度の変化に対して安定した発振周波数が得られる水晶発振器が望まれており、このため、該水晶発振器に含まれる水晶振動子固有の周波数温度特性を補正する温度補償機能付きのＴＣＸＯ（Temperature Compensated Crystal Oscillator；温度補償型水晶発振器）をモジュール化したＴＣＸＯモジュールが搭載されている。あるいは、ＴＣＸＯモジュールの他に、ＶＣＴＣＸＯ（Voltage Compensated Temperature Compensated Crystal Oscillator；電圧制御温度補償型水晶発振器）モジュールや、ＴＣＶＣＸＯ（Temperature Compensated Voltage Compensated Crystal Oscillator；温度補償型電圧制御水晶発振器）モジュール等が搭載される場合もある。以下では、上記温度補償機能付きの水晶発振器をモジュール化したものを総称してＴＣＸＯモジュールと呼ぶ。
【０００３】
上記の温度補償機能を実現する方式としてはディスクリート部品を用いて構成するアナログ方式又はＬＳＩ方式の二種類があるが、近年の通信機器の小型化の要請に伴って、該小型化に適したＬＳＩ方式が主に採用されている。このＬＳＩ方式について詳述すると、この種の分野では、ＰＲＯＭ（Programmable Read Only Memory；書込み可能な読み出し専用メモリ）回路が通常用いられており、水晶振動子の周波数温度特性とは逆の特性を規定した温度補償用関数に用いられる補償定数が該ＰＲＯＭ回路に予め書き込まれている。そして、温度補償時に該ＰＲＯＭ回路から該補償定数が読み出されて該温度補償用関数を構築させ、該温度補償用関数に基づいて該水晶振動子の周波数温度特性を相殺する温度補償電圧が生成されるように実現されている。
【０００４】
なお、上記のＰＲＯＭ回路は、所定の電流が流れると電気的に溶断（以下、プログラムと呼ぶ）される電気ヒューズ素子を記憶素子として複数備え、該電気ヒューズ素子の状態（短絡／開放）に応じて状態識別（読み出し）のための入力に対して指定された出力（ハイレベル又はローレベル）を発生するように構成されている。また、電気ヒューズ素子をプログラムするための回路の電源としては入出力セル領域におけるＶＤＤ＿ＩＯ電源（例えば３．３Ｖ）が用いられ、プログラムする電気ヒューズ素子を選択するための制御回路の電源としては通常のロジック回路のＶＤＤ＿ＣＯＲＥ電源（例えば１．２Ｖ）が用いられる。したがって、制御回路の出力信号をＶＤＤ＿ＣＯＲＥ電源の電圧レベルからＶＤＤ＿ＩＯ電源の電圧レベルにレベルシフトし、このレベルシフト後の制御回路の出力信号によってプログラム動作が行われる。
【０００５】
しかしながら、ＴＣＸＯモジュールの電源をオンする際に、ＶＤＤ＿ＩＯ電源とＶＤＤ＿ＣＯＲＥ電源とが同時にオンする保証はない。例えばＶＤＤ＿ＩＯ電源がＶＤＤ＿ＣＯＲＥ電源よりも先にオンする場合を想定すると、電気ヒューズ素子の方にはＶＤＤ＿ＩＯ電源の電圧が入力されるが、制御回路の方にはＶＤＤ＿ＣＯＲＥ電源の電圧が入力されないので、電気ヒューズ素子が誤ってプログラムされる可能性がある。ＶＤＤ＿ＩＯ電源又はＶＤＤ＿ＣＯＲＥ電源が先にオフする場合についても同様の問題が発生する。
【０００６】
また、通信機器の分野では、動作休止期間の間に電源電圧又は基準電位ＧＮＤをブロック単位で遮断することにより、該ＴＣＸＯモジュールのリーク電流を抑制することが行われている。この場合、電気ヒューズ素子を含むブロックの電源電圧又は基準電位ＧＮＤが他のブロックよりも遅れて遮断された場合には、該他のブロックに含まれる回路の出力が不定となり、電気ヒューズ素子が誤ってプログラムされる可能性がある。ブロック単位で遮断された状態から復帰された状態に移行する際についても同様の問題が発生する。
【０００７】
そこで、上記のようなプログラムの誤動作を回避するために、例えば以下に示す特許文献１には、外部端子としてヒューズプログラムイネーブル制御端子を設け、該端子の電位を固定にすることで、ヒューズヒューズプログラムイネーブル信号を非活性化させる電気ヒューズ回路が記載されている。電気ヒューズ回路は、図７に示すとおり、電気ヒューズ素子５０１と、電気ヒューズ素子５０１に直列接続されたＮＭＯＳトランジスタ５０２と、ＮＭＯＳトランジスタ５０２のゲートを制御するＡＮＤ回路５０３と、ＡＮＤ回路５０３の一方の入力端子に接続されたバッファ回路５０４と、バッファ回路５０４の入力側と基準電位端子ＧＮＤとの間に挿入された抵抗素子５０７と、バッファ回路５０４の入力側に接続され、ＦＰＥＮ（Fuse Program Enable；ヒューズプログラムイネーブル）信号が入力されるパッド５０８と、ＡＮＤ回路５０３の他方の入力端子に接続されたレベルシフタ５０６と、プログラム対象の電気ヒューズ素子５０１を選択するための制御回路５０５と、によって構成されている。なお、制御回路５０５は、上記のＶＤＤ＿ＣＯＲＥ電源が使用され、電気ヒューズ素子５０１をプログラムするための電源は、上記のＶＤＤ＿ＩＯ電源が使用される。
【０００８】
電気ヒューズ素子５０１をプログラムする際には、パッド５０８に外部からＦＰＥＮ信号としてＶＤＤ＿ＩＯ電源の電圧が入力されるとともに、制御回路５０５においてプログラム対象の電気ヒューズ素子５０１が選択される。制御回路５０５の制御出力をレベルシフタ５０６によってＶＤＤ＿ＩＯ電源の電圧に変換することで、ＡＮＤ回路５０３によってＮＭＯＳトランジスタ５０２を導通させて電気ヒューズ素子５０１をプログラムできる。一方、プログラム動作以外の場合には、外部からパッド５０８に電圧を与えなくても、抵抗素子５０７の働きによってＦＰＥＮ信号が基準電位ＧＮＤ電位に固定される。このため、制御回路５０５の制御出力の状態に関らず、ＡＮＤ回路５０３によってＮＭＯＳトランジスタ５０２をオフさせることができ、電気ヒューズ素子５０１が誤ってプログラムされることを防止できる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−１５３５８８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、通信機器の多機能化によって、ＴＣＸＯモジュールの小型化が急速に進行している。例えば、近年主流であった“２．５ｍｍ×２．０ｍｍ”よりも更なるモジュールサイズの小型化が求められている。また、ＴＣＸＯモジュールは、配線パターンが形成されたリードフレーム上に、温度補償機能を備えた水晶発振器を集積化した集積回路を実装して構成されているので、該集積回路についても更なるダイサイズの小型化が求められている。
【００１１】
しかし、特許文献１に開示された電気ヒューズ回路では、この小型化に対応できないという課題があった。
【課題を解決するための手段】
【００１２】
ＴＣＸＯモジュール内に実装される温度補償機能を備えた水晶発振器を集積化した集積回路（以下、温度補償型水晶発振制御用集積回路と呼ぶ。）は、一般的に、電源電圧ＶＣＣが入力される電源端子と、基準電位ＧＮＤが与えられる接地端子と、水晶振動子が接続される水晶接続端子（ＸＴ１、ＸＴ２）と、該水晶振動子を発振させて得られる発振出力（基準クロック）ＯＵＴを出力する発振出力端子と、ＡＦＣ（Automatic Frequency Control；自動周波数制御）電圧を生成するための外部制御電圧ＶＣが入力される外部制御端子と、による計６つの端子を標準装備している。その上で、ＰＲＯＭ回路を用いたＬＳＩ方式を用いて温度補償機能を実現する場合には、プログラムデータＤＡＴＡを入力するプログラムデータ入力端子及びプログラムクロックＣＬＫを入力するプログラムクロック入力端子をさらに設ける必要がある。さらに、ＰＲＯＭ回路の電気ヒューズ素子へのプログラムの誤動作を防止するために、ＦＰＥＮ信号を入力するプログラムイネーブル信号入力端子をさらにまた設ける必要がある。よって、上記の６つの端子に加え、少なくとも３端子を新たに設ける必要がある。
しかしながら、近年のＴＣＸＯモジュールの小型化の急速な進行に伴って、リードフレームに形成される配線パターンが高密度化しており、標準搭載されている６つの端子からこれ以上端子数を増やすことには実装技術上の限界がある。従って、特許文献１に開示された電気ヒューズ回路では、上述のように小型化に対応できないという課題があった。
【００１３】
そこで、本発明に係る温度補償型水晶発振制御用集積回路は、水晶振動子と接続され、該水晶振動子の周波数調整を行う周波数調整データが書き込まれるＰＲＯＭ回路を有した温度補償型水晶発振制御用集積回路であって、電源電圧が入力される電源端子と、前記水晶振動子の両端と接続される二つの水晶振動子接続端子と、前記水晶振動子の周波数調整を行う周波数調整部に接続され、外部制御電圧が入力される外部制御端子と、前記水晶振動子の発振出力が出力される発振出力端子と、書込み許可部と、を備え、前記電源端子、前記外部制御端子、及び前記発振出力端子のうちいずれかは、前記ＰＲＯＭ回路への前記周波数調整データの書込みを許可するプログラムイネーブル信号がさらに入力される共用端子であり、前記共用端子への入力から前記プログラムイネーブル信号を検出するプログラムイネーブル信号検出部をさらに備え、かつ、前記書込み許可部は、前記プログラムイネーブル信号検出部によって前記プログラムイネーブル信号が検出されたとき、前記ＰＲＯＭ回路への前記周波数調整データの書込みを許可するように構成されている、こととする。
【００１４】
上記の構成によって、温度補償型水晶発振制御用集積回路において標準的に設けられている６つの端子（電源端子、接地端子、２つの水晶振動子接続端子、外部制御端子、発振出力端子）から端子数を増やすことなく、電源端子、外部制御端子、及び発振出力端子のうちのいずれかを、プログラムイネーブル信号がさらに入力される共用端子とすることができる。これにより、温度補償型水晶発振制御用集積回路及びそれを実装するＴＣＸＯモジュールの更なる小型化の実現が容易なものとなる。また、プログラムイネーブル信号が検出されない場合には、ＰＲＯＭ回路への周波数調整データの書込みが許可されないので、ＰＲＯＭ回路が誤ってプログラムされることを防止することができる。
また、上記の温度補償型水晶発振制御用集積回路であって、前記温度補償型水晶発振制御用集積回路は前記ＰＲＯＭ回路へ前記周波数調整データの書き込みを制御する書込み制御部をさらに備え、前記電源端子及び前記外部制御端子が共に前記書込み制御部に接続され、前記電源端子又は前記外部制御端子のうち一方の端子に前記周波数調整データの内容を含むプログラムデータが入力され、かつ、前記電源端子又は前記外部制御端子のうち他方の端子に前記プログラムデータと同期したプログラムクロックが入力される、としてもよい。
【００１５】
上記の構成によって、上記の温度補償型水晶発振制御用集積回路の標準的な端子数を増やすことなく、プログラムイネーブル信号が入力される端子に加えて、プログラムデータ及びプログラムクロックが入力される端子を設けることができる。これにより、温度補償型水晶発振制御用集積回路及びそれを実装するＴＣＸＯモジュールの更なる小型化の実現が容易となる。
【００１６】
また、上記の温度補償型水晶発振制御用集積回路であって、前記プログラムイネーブル信号検出部は、前記共用端子に入力された電圧（以下、共用端子入力電圧という）が、該共用端子である前記電源端子、前記外部制御端子、及び前記発振出力端子のうちいずれかに入力又は出力されるべき前記電源電圧、外部制御電圧、及び発振出力のうちいずれかの電圧の最大電圧よりも高い場合に、該共用端子入力電圧を前記プログラムイネーブル信号として検出するよう構成されている、としてもよい。
【００１７】
上記の構成により、共用端子入力電圧が、電源電圧、外部制御電圧及び発振出力のうちのいずれかの電圧であるか、若しくはプログラムイネーブル信号であるかを検出する回路と該検出された信号を後段の回路に向けて分配する回路とを簡易な構成で実現することができる。
【００１８】
また、上記の温度補償型水晶発振制御用集積回路であって、前記温度補償型水晶発振制御用集積回路はさらに接地端子を備え、前記プログラムイネーブル信号検出部は、非反転入力端子と反転入力端子と発振出力端子とを有した差動増幅器型コンパレータと、前記共用端子に接続された第１の抵抗素子と該第１の抵抗素子と前記接地端子との間に該接地端子に向かって順方向となるように接続されたダイオード特性を有するダイオード素子とを備える直列回路と、前記共用端子と前記接地端子との間に互いに直列に接続された第２の抵抗素子と第３の抵抗素子とを備える直列回路と、を有し、前記差動増幅器型コンパレータの前記反転入力端子には、前記第１の抵抗素子と前記ダイオード素子との接続点から取り出された第１の電圧が入力され、前記差動増幅器型コンパレータの前記非反転入力端子には、前記第２の抵抗素子と前記第３の抵抗素子との接続点から取り出された第２の電圧が入力され、かつ前記第２の電圧が前記第１の電圧を上回るときに前記差動増幅器型コンパレータの前記発振出力端子から前記書込み許可部に前記ＰＲＯＭ回路への前記周波数調整データの書込みを許可する信号が出力されるように構成されている、としてもよい。
【００１９】
上記の構成により、プログラムイネーブル信号は他の信号よりも高い電圧が必要とされるという特性を考慮に入れて、共用端子に入力されたプログラムイネーブル信号の検出を行う回路を簡易な構成により実現することができる。
また、上記の温度補償型水晶発振制御用集積回路であって、前記第１の抵抗素子と前記接地端子との間に、トータルの順方向電圧が前記最大電圧を上回る複数の前記ダイオード素子が直列に接続されている、としてもよい。
上記の構成により、共用端子に入力されるプログラムイネーブル信号の検出精度を向上させることができる。
【００２０】
また、上記の温度補償型水晶発振制御用集積回路であって、前記プログラムイネーブル信号の電圧は、前記トータルの順方向電圧を上回り、かつ前記温度補償型水晶発振制御用集積回路の最大定格電圧を下回る、としてもよい。
上記の構成により、共用端子に入力されるプログラムイネーブル信号の検出精度の向上とプログラムイネーブル信号が有効に機能するか否かを表す実効性の向上とをバランス良く実現することができる。
【００２１】
また、上記の温度補償型水晶発振制御用集積回路であって、前記第１の電圧と前記第２の電圧が一致する電圧は、前記トータルの順方向電圧と前記プログラムイネーブル信号の電圧との略中間電圧である、としてもよい。
【００２２】
上記の構成により、プログラムイネーブル信号の検出精度を向上させることができる。
【００２３】
また、上記の温度補償型水晶発振制御用集積回路であって、前記共用端子は、前記電源端子である、としてもよい。
【００２４】
また、上記の温度補償型水晶発振制御用集積回路であって、前記共用端子は、前記外部制御端子である、としてもよい。
また、上記の温度補償型水晶発振制御用集積回路であって、前記共用端子は、前記発振出力端子である、としてもよい。
【発明の効果】
【００２５】
本発明によれば、共用端子により温度補償型水晶発振制御用集積回路の端子数が削減され、ＴＣＸＯモジュールの更なる小型化を実現することができる。
【図面の簡単な説明】
【００２６】
【図１】図１は本発明の第１の実施の形態におけるＴＣＸＯモジュールの裏面側から観察されるその一般的な内部構造を示した参考図である
【図２Ａ】図２Ａは本発明の第１の実施の形態における温度補償型水晶発振制御用集積回路の構成を示した図である。
【図２Ｂ】図２Ｂは図２Ａに示した温度補償型水晶発振制御用集積回路における共用端子の入力波形例を示した図である。
【図３】図３は本発明の第１の実施の形態におけるプログラムイネーブル制御に係る詳細な回路構成を例示した図である。
【図４】図４は図３に示したＦＰＥＮ信号検出回路の動作を説明するための図である。
【図５Ａ】図５Ａは本発明の第２の実施の形態における温度補償型水晶発振制御用集積回路の構成を示した図である。
【図５Ｂ】図５Ｂは図５Ａに示した温度補償型水晶発振制御用集積回路における共用端子の入力波形例を示した図である。
【図６Ａ】図６Ａは本発明の第３の実施の形態における温度補償型水晶発振制御用集積回路の構成を示した図である。
【図６Ｂ】図６Ｂは図６Ａに示した温度補償型水晶発振制御用集積回路における共用端子の入力波形例を示した図である。
【図７】従来の電球ヒューズ回路の構成を示した図である。
【発明を実施するための形態】
【００２７】
以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。なお、以下では全ての図を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。
【００２８】
（第１の実施形態）
[ＴＣＸＯモジュールの内部構造]
図１は、本発明の第１の実施形態における携帯電話機等の通信機器の基準クロック源として用いられるＴＣＸＯ（Temperature Compensated Crystal Oscillator；温度補償型水晶発振器）モジュールの裏面側から観察されるその一般的な内部構造を示した図である。なお、ＴＣＸＯモジュールは、上記のとおり、温度補償機能付きの水晶発振器をモジュール化したものをいい、ＶＣＴＣＸＯやＴＣＶＣＸＯ等の各モジュールを含むものとする。
図１に示されるＴＣＸＯモジュール１０は、近年主流であった“２．５ｍｍ×２．０ｍｍ”よりも小型な“２．０ｍｍ×１．６ｍｍ”のモジュールサイズを採用している。ＴＣＸＯモジュール１０は、長方形状のリードフレーム２０に６つの端子を持つ温度補償機能を備えた水晶発振器を集積化した集積回路（以下、温度補償型水晶発振制御用集積回路と呼ぶ。）１００及び図２に示す水晶振動子１１９が実装された上で、モールド樹脂等で封止されて構成されている。
【００２９】
リードフレーム２０の四隅には、リードフレーム２０が封止された状態で外部に露出させる外部パッド１１乃至１４が配置されている。外部パッド１１に接続されたリードの先端にはパッド１が設けられ、外部パッド１２に接続されたリードの先端にはパッド２が設けられ、外部パッド１３に接続されたリードの先端にはパッド３が設けられ、外部パッド１４に接続されたリードの先端にはパッド４が設けられている。パッド１乃至４は、温度補償型水晶発振制御用集積回路１００が備える外部制御電圧ＶＣが入力される外部制御端子、基準電位ＧＮＤと接続する接地端子、発振出力ＯＵＴを出力する発振出力端子、電源電圧ＶＣＣが入力される電源端子にそれぞれ結線されるように対応付けられている。
【００３０】
リードフレーム２０の内枠には、リードフレーム２０が封止された状態で外部に露出させない内部電極１５、１６が配置されており、各々、水晶振動子１１９の両端に接続されている。内部電極１５に接続されたリードの先端にはパッド５が設けられ、内部電極１６に接続されたリードの先端にはパッド６が設けられている。パッド５、６は、温度補償型水晶発振制御用集積回路１００が備える水晶接続端子（ＸＴ１、ＸＴ２）に結線されるように対応付けられている。なお、水晶振動子１１９及び温度補償型水晶発振制御用集積回路１００は、ＴＣＸＯモジュール１０内で平行に配置されている。
【００３１】
[温度補償型水晶発振制御用集積回路の構成及び機能]
図２Ａは、本発明の第１の実施の形態におけるＴＣＸＯモジュール１０に実装される温度補償型水晶発振制御用集積回路１００の構成を示した図である。
【００３２】
温度補償型水晶発振制御用集積回路１００は、温度補償機能、ＡＦＣ（Automatic Frequency Control；自動周波数制御）機能、及び周波数補正機能を有した発振器と、プログラムイネーブル機能を実現する回路と、を備えており、外付けされた水晶振動子１１９の発振を制御する半導体チップである。なお、温度補償機能とは、水晶振動子１１９の温度に応じた３次関数的な発振周波数のズレを補正する周波数調整のことを指している。ＡＦＣ機能とは、温度補償型水晶発振制御用集積回路１００の外部から供給される基準周波数を表す外部制御電圧ＶＣに水晶振動子１１９の発振周波数を同調させる周波数調整のことを指している。周波数補正機能とは、発振周波数のズレを直接的に補正する以外に、水晶振動子１１９に対する負荷容量値や、発振器の感度を補正するなど、発振器を安定的に発振させるための機能のことを指している。プログラムイネーブル機能とは、温度補償型水晶発振制御用集積回路１００の電源をオンオフする際や、ブロック単位での電源又は基準電位ＧＮＤの一部遮断又は復帰の際に、ＰＲＯＭ（Programmable Read Only Memory；書込み可能な読み出し専用メモリ）回路１１３へ温度補償機能向けの周波数調整データを書込むべく、ＰＲＯＭ回路１１３を構成する電気ヒューズ素子１３７（図３参照）のうち当該周波数調整データに対応付けられている電気ヒューズ素子１３７を溶断するプログラムの動作をイネーブル（Enable）からディゼーブル(Disable)に切り替えることで、ＰＲＯＭ回路１１３内の電気ヒューズ素子１３７（図３参照）が誤ってプログラムされることを防止する機能のことを指している。
【００３３】
温度補償型水晶発振制御用集積回路１００は、ＴＣＸＯモジュール１０のリードフレーム２０に設けられている６つのパッド１乃至６に対応して、６つの端子１０１乃至１０６を備えている。
【００３４】
端子１０１は、ＡＦＣ回路１１２におけるＡＦＣ制御電圧を生成するために用いられる外部制御電圧ＶＣが入力される外部制御端子であるが、外部制御電圧ＶＣの他に、ＰＲＯＭ回路１１３のプログラム制御に用いられるプログラムクロックＣＬＫがさらに入力される共用端子となっている。
【００３５】
端子１０２は、発振器１１０から出力される発振出力（基準クロック）ＯＵＴを外部に出力する発振出力端子である。
【００３６】
端子１０３は、基準電位ＧＮＤが与えられる接地端子である。
【００３７】
端子１０４は、電源電圧ＶＣＣが入力される電源端子であるが、電源電圧ＶＣＣの他に、ＰＲＯＭ回路１１３のプログラム制御に用いられるプログラムデータＤＡＴＡ及びプログラム誤動作防止用のＦＰＥＮ（Fuse Program Enable；ヒューズプログラムイネーブル）信号がさらに入力される共用端子となっている。
【００３８】
端子１０５、１０６は、水晶振動子１１９の両端と接続される水晶接続端子（ＸＴ１、ＸＴ２）である。
【００３９】
温度補償型水晶発振制御用集積回路１００は、発振器１１０と、温度特性補正回路１１１と、ＡＦＣ回路１１２と、ＰＲＯＭ回路１１３と、制御回路１１４と、ＦＰＥＮ信号検出回路１１５と、ＰＥ（Program Enable；プログラムイネーブル）回路１１６と、を有する。なお、ＡＦＣ回路１１２は本発明に係る「周波数調整部」の一例であり、ＦＰＥＮ信号検出回路１１５は本発明に係る「プログラムイネーブル信号検出部」の一例であり、ＰＥ回路１１６は本発明に係る「書込み許可部」の一例であり、制御回路１１４は本発明に係る「書込み制御部」の一例である。
【００４０】
発振器１１０は、水晶接続端子ＸＴ１、ＸＴ２に水晶振動子１１９を接続することで帰還ループを形成しており、水晶振動子１１９を所定の発振条件で発振させて生成される発振出力ＯＵＴを端子１０２から外部に向けて出力する発振回路である。発振器１１０は、周波数調整用として電圧可変容量素子等が設けられ、該電圧可変容量素子に後述の温度補償電圧Ｖ１や後述のＡＦＣ電圧Ｖ２が入力されることで、水晶振動子１１９の温度補償や周波数調整を行っている。
【００４１】
温度特性補正回路１１１は、周囲温度Ｔａを検出する温度センサ１２０を具備し、水晶振動子１１９の周波数温度特性（３次関数として近似される特性）とは逆の特性を規定した次式の温度補償用関数Ｆ（Ｔａ）に、温度センサ１２０によって検出される周囲温度Ｔａを当てはめることによって、水晶振動子１１９の周波数温度特性を相殺する温度補償電圧Ｖ１を生成する回路である。なお、温度特性補正回路１１１は、該温度補償電圧Ｖ１を発振器１１０に入力することによって、−３０℃〜＋８０℃の広い温度に対してもｐｐｍ（１００万分の１）のオーダーで周波数を安定化させることができる。
【００４２】
Ｖ１＝Ｆ（Ｔａ）
＝α（Ｔａ−Ｔ０）３＋β（Ｔａ−Ｔ０）＋γ ・・・（式１）
ところで、上式の中で、αは３次定数、βは１次定数、γは０次定数、Ｔ０は３次関数の変極点を表している。温度補償型水晶発振制御用集積回路１００は、温度補償用関数Ｆ（Ｔａ）に含まれるα、β、γ、Ｔ０（以下、これらを補償定数という）をＰＲＯＭ回路１１３に予め書き込んでおき、温度特性補正回路１１１が温度補償電圧Ｖ１を生成する際に、ＰＲＯＭ回路１１３に書き込まれている補償定数α、β、γ、Ｔ０を読み出すように構成されている。
【００４３】
ＡＦＣ回路１１２は、外部（例えば温度補償型水晶発振制御用集積回路１００が携帯電話機の基準クロック源である場合は基地局）から送信される基準周波数に同期させる目的で設けられる回路であり、具体的には、端子１０１に入力される該基準周波数を表す外部制御電圧ＶＣに基づいて水晶振動子１１９の発振周波数を調整するためのＡＦＣ電圧Ｖ２を生成し、該ＡＦＣ電圧Ｖ２を発振器１１０に供給する回路である。なお、温度補償型水晶発振制御用集積回路１００においては、ＡＦＣ回路１１２がＡＦＣ電圧Ｖ２を生成する際に、ＰＲＯＭ回路１１３からＡＦＣ回路１１２に用いられるゲインやオフセット等の定数Ｋの値を読み出すように構成されている。
【００４４】
ＰＲＯＭ回路１１３は、図３に示される１ビットの電気ヒューズ素子１３７を必要ビット数分配設して構成されており、該電気ヒューズ素子１３７の２つの状態（短絡／開放）にプログラムデータＤＡＴＡの２元符号の２つの元（例えば「０」／「１」）がそれぞれ割り当てられている。従って、プログラムデータＤＡＴＡに応じて電気ヒューズ素子１３７を短絡又は開放の状態にすることにより、該プログラムデータＤＡＴＡをＰＲＯＭ回路１１３に書き込むことができる。そして、ＰＲＯＭ回路１１３は、特定の入力に対して、該電気ヒューズ素子１３７の２つの状態に応じて指定された出力（ハイレベル又はローレベル）を発生するように構成されている。従って、該特定の入力を行うことにより、書き込まれたプログラムデータＤＡＴＡをＰＲＯＭ回路１１３から読み出すことができる。ＰＲＯＭ回路１１３には、上記の補償定数α、β、γ、Ｔ０として予め定められた各値と、ＡＦＣ回路１１２の定数Ｋとして予め定められた値と、が書き込まれている。なお、これらの値（補償定数α、β、γ、Ｔ０、定数Ｋ）が本発明に係る「周波数調整データ」の一例である。
【００４５】
制御回路１１４は、ＰＲＯＭ回路１１３が備える電気ヒューズ素子１３７へのプログラミングを制御する回路である。制御回路１１４は、端子１０４に入力されるシリアルデータであるプログラムデータＤＡＴＡと、端子１０１に入力されるプログラムデータＤＡＴＡと同期されたプログラムクロックＣＬＫと、が入力され、プログラムデータＤＡＴＡをプログラムクロックＣＬＫのエッジタイミングに合わせて取り込むように構成されている。なお、プログラムデータＤＡＴＡは、ＰＲＯＭ回路１１３に書込む周波数調整データの値やその書込み命令等をコーディングした所定のビット数のデータフォーマットに準拠して作成されている。制御回路１１４は、プログラムクロックＣＬＫに基づいて取り込んだプログラムデータＤＡＴＡに基づいて、ＰＲＯＭ回路１１３を構成する複数の電気ヒューズ素子１３７のうちプログラム対象となる電気ヒューズ素子１３７を特定（選択）するとともに、該特定した電気ヒューズ素子１３７をプログラムするためのプログラム信号Ｃを出力する。
【００４６】
ＦＰＥＮ信号検出回路１１５は、端子１０４に入力された電圧（共用端子入力電圧）がＦＰＥＮ信号であるか否かを検出する回路である。なお、ＦＰＥＮ信号は、上記のとおり、ＰＲＯＭ回路１１３が備える電気ヒューズ素子１３７へのプログラムの動作をイネーブル又はディゼーブルにするための制御信号である。換言すると、ＦＰＥＮ信号は、ＰＲＯＭ回路１１３への周波数調整データの書込みを許可又は不許可にするための制御信号ともいえる。
【００４７】
ＰＥ回路１１６は、制御回路１１４から出力されるプログラム信号Ｃと、ＦＰＥＮ信号検出回路１１５から出力されるＦＰＥＮ信号とが入力される。ＰＥ回路１１６は、ＦＰＥＮ信号がディゼーブル（ローレベル）を表す場合にはプログラム信号Ｃを無効とし（電気ヒューズ素子１３７へのプログラムが不可能なレベルにし）、ＦＰＥＮ信号がイネーブル（ハイレベル）を表す場合にはプログラム信号Ｃを有効とする（電気ヒューズ素子１３７へのプログラムが可能なレベルにする）。
【００４８】
図２Ｂは、図２Ａに示した温度補償型水晶発振制御用集積回路１００における端子１０１、１０４の入力波形例を示した図である。
図２Ｂにおいて、端子１０１に入力される波形の例として、プログラムクロックＣＬＫが０Ｖから２Ｖまでの動作電圧範囲内で規定されている場合を表している。なお、外部制御電圧ＶＣの波形例は図示されていないが、外部制御電圧ＶＣについてもプログラムクロックＣＬＫと同一の０Ｖから２Ｖまでの動作電圧範囲内で規定されている。なお、外部制御電圧ＶＣは、通信機器メーカーにおいてＴＣＸＯモジュール１０が搭載された通信機器の周波数調整（ＡＦＣ制御電圧の生成）に用いられる一方、プログラムクロックＣＬＫ及びプログラムデータＤＡＴＡは、ＴＣＸＯモジュールメーカーにおけるＴＣＸＯモジュール１０の組立後に、温度補償型水晶発振制御用集積回路１００に搭載されているＰＲＯＭ回路１１３にプログラム（書き込み）が行われる際に用いられる。よって、外部制御電圧ＶＣ及びプログラムクロックＣＬＫはそれぞれを使用するメーカーが異なって互いに干渉しないので、端子１０１は、外部制御電圧ＶＣ及びプログラムクロックＣＬＫが入力される共用端子と成り得る。
【００４９】
端子１０４に入力される波形の例として、複数ビットのプログラムデータＤＡＴＡ（Ｄ０、Ｄ１、Ｄ２・・・）が２Ｖから３Ｖまでの動作電圧範囲内で規定されており、ＦＰＥＮ信号がプログラムデータＤＡＴＡの動作電圧範囲の最大動作電圧（３Ｖ）よりも高い５Ｖで規定されている。なお、プログラムデータＤＡＴＡは、上記データ設定期間に用いられる一方、ＦＰＥＮ信号は、プログラムデータＤＡＴＡ設定後のＰＲＯＭ回路１１３の所定の電気ヒューズ素子１３７をプログラムするプログラム期間に用いられる。このことによって、プログラムデータＤＡＴＡ及びＦＰＥＮ信号はそれぞれ使用電圧及びタイミングが異なって互いに干渉しないので、端子１０４は、プログラムデータＤＡＴＡ及びＦＰＥＮ信号が入力される共用端子と成り得る。
【００５０】
さらに、電源電圧ＶＣＣの波形例は図示されていないが、電源電圧ＶＣＣは他の共用化対象であるプログラムデータＤＡＴＡの閾値電圧及びＦＰＥＮ信号の動作電圧範囲の最小動作電圧よりも低い電圧（２Ｖ）で規定されている。つまり、端子１０４に入力される信号は、電源電圧ＶＣＣ（２Ｖ）にプログラムデータＤＡＴＡ又はＦＰＥＮ信号が重畳されたデータとしてフォーマットされており、プログラムデータＤＡＴＡ又はＦＰＥＮ信号の入力の有無に関わらず温度補償型水晶発振制御用集積回路１００に電源電圧ＶＣＣが常時入力される。このことによって、端子１０４は、プログラムデータＤＡＴＡ、ＦＰＥＮ信号、及び電源電圧ＶＣＣが入力される共用端子と成り得る。
【００５１】
[ＦＰＥＮ信号検出回路及びその周辺回路の構成及び機能]
図３は、本発明の第１の実施の形態におけるＦＰＥＮ信号検出回路１１５及びその周辺回路の詳細な回路構成を例示した図である。
【００５２】
ＦＰＥＮ信号検出回路１１５は、端子１０４と基準電位ＧＮＤが与えられる接地端子との間に、抵抗素子１３１（第１の抵抗素子）及びダイオード特性を有したダイオード素子１３２の直列回路と、抵抗素子１３３（第２の抵抗素子）と抵抗素子１３４（第３の抵抗素子）との直列回路と、を並列に接続している。ダイオード素子１３２は、接地端子に向かって順方向となるように接続されている。ダイオード素子１３２は、その両端にＯＮ電圧が印加されると導通（ＯＮ）し、その両端間の電圧を当該ＯＮ電圧にクランプするいわゆるダイオード特性を有する素子であればよい。ダイオード素子１３２としては、例えば、通常のダイオードの他、ダイオード接続されたトランジスタ、ＭＳＭダイオード等の双方向ダイオード、ツェナーダイオード等を用いることができる。なお、ダイオード素子１３２の個数としては、ダイオード素子１３２のトータルの順方向電圧（ＯＮ電圧）が、端子１０４にＦＰＥＮ信号以外で入力されるプログラムデータＤＡＴＡの動作電圧範囲の最大動作電圧を上回るように設定されている。本実施の形態の場合、ダイオード素子１３２の個数は４個であり、ダイオード素子１３２のトータルの順方向電圧は２．８Ｖ（＝０．７Ｖ×４）である。
【００５３】
また、ＦＰＥＮ信号検出回路１１５は、電源電圧ＶＣＣよりも高い電圧を持つプログラム電源ＶＤＤによって駆動される差動増幅器型コンパレータ１３５をさらに有する。なお、プログラム電源ＶＤＤの電圧は、温度補償型水晶発振制御用集積回路１００の最大定格電圧を超えない範囲で出来る限り高い電圧に設定されている。差動増幅器型コンパレータ１３５では、反転入力端子には抵抗素子１３１とダイオード素子１３２との接続点から取り出された比較電圧Ａ（第１の電圧）が入力され、非反転入力端子には抵抗素子１３３と抵抗素子１３４との接続点から取り出された基準電圧Ｂ（第２の電圧）が入力されている。よって、差動増幅器型コンパレータ１３５は、比較電圧Ａが基準電圧Ｂを上回る場合にはプログラム電源ＶＤＤの電圧であるハイレベルを出力し、比較電圧Ａが基準電圧Ｂを下回る場合には基準電位ＧＮＤ電位（０Ｖ）であるローレベルを出力する。差動増幅器型コンパレータ１３５がハイレベルを出力する場合には、ＦＰＥＮ信号が検出されたことを表しており、差動増幅器型コンパレータ１３５がローレベルを出力する場合には、ＦＰＥＮ信号が検出されていないことを表している。なお、差動増幅器型コンパレータ１３５は、ＦＰＥＮ信号の検出を高精度にするために、ヒステリシス特性を備えていることが好ましい。すなわち、差動増幅器型コンパレータ１３５は、比較電圧Ａが（基準電圧Ｂ＋微小電圧α１）を上回る場合にはプログラム電源ＶＤＤの電圧であるハイレベルを出力し、比較電圧Ａが（基準電圧Ｂ−微小電圧α２）を下回る場合には基準電位ＧＮＤ電位（０Ｖ）であるローレベルを出力することが好ましい。
【００５４】
制御回路１１４は、端子１０４に入力されたプログラムデータＤＡＴＡを、端子１０１に入力されたプログラムクロックＣＬＫに基づいて取り込み、プログラム対象とする電気ヒューズ素子１３７に向けてプログラム信号Ｃを出力する回路である。制御回路１１４は、端子１０４に入力される電源電圧ＶＣＣによって駆動される。
【００５５】
ＰＥ回路１１６は、ＰＲＯＭ回路１１３と同一のプログラム電源ＶＤＤによって駆動される。ＰＥ回路１１６は、一方の入力としてＦＰＥＮ信号検出回路１１５から出力されるＦＰＥＮ信号が入力され、他方の入力として制御回路１１４から出力されるプログラム信号Ｃが入力され、該ＦＰＥＮ信号と該プログラム信号Ｃとの論理積をＮＭＯＳトランジスタ１３８のゲートに向けて出力するＡＮＤ回路１３６によって構成されている。
なお、ＰＥ回路１１６は、ＡＮＤ回路１３６の構成に限定されず、ＦＰＥＮ信号が未検出の場合にはＮＭＯＳトランジスタ１３８のゲートに必ずローレベルの電圧を入力させ、ＦＰＥＮ信号が検出され、かつプログラム信号Ｃが有効である場合にはＮＭＯＳトランジスタ１３８のゲートにハイレベルの電圧を入力させるような論理回路であればよい。
ＰＲＯＭ回路１１３は、図３では１ビット分の電気ヒューズ回路を表しており、プログラム電源ＶＤＤと基準電位ＧＮＤが与えられる接地端子との間に電気ヒューズ素子１３７とＮＭＯＳトランジスタ１３８とを直列接続して構成されている。ＮＭＯＳトランジスタ１３８のゲートにハイレベルの電圧が入力されてＮＭＯＳトランジスタ１３８が導通する場合には、プログラム電源ＶＤＤから基準電位ＧＮＤに向けて電気ヒューズ素子１３７に電流が流れ、電気ヒューズ素子１３７が溶断（プログラム）する。なお、ＰＲＯＭ回路１１３は、ＮＭＯＳトランジスタ１３８の他にＰＭＯＳトランジスタによって構成されてもよい。
【００５６】
図４は、図３に示したＦＰＥＮ信号検出回路１１５の動作を説明するための図である。
まず、比較電圧Ａの特性について説明する。端子１０４に入力された入力電圧がダイオード素子１３２の順方向電圧（２．８Ｖ）よりも低い場合には、比較電圧Ａは、端子１０４に入力された入力電圧と略同一となる。換言すると、比較電圧Ａは入力電圧に応じて増加する。一方、端子１０４に入力された入力電圧がダイオード素子１３２の順方向電圧（２．８Ｖ）よりも高い場合には、比較電圧Ａはダイオード素子１３２の順方向電圧（２．８Ｖ）と略同一となり固定される。
【００５７】
つぎに、基準電圧Ｂの特性について説明する。端子１０４に入力された入力電圧が抵抗素子１３３、１３４に入力されると、基準電圧Ｂは抵抗素子１３３と抵抗素子１３４との抵抗素子分割比に応じて単調増加する。なお、端子１０４に入力された入力電圧がダイオード素子１３２の順方向電圧（２．８Ｖ）まで単調増加するとき、基準電圧Ｂはダイオード素子１３２の順方向電圧（２．８Ｖ）よりも低い電圧となる。また、端子１０４に入力された入力電圧が３．５Ｖとなるとき、基準電圧Ｂと比較電圧Ａとは一致するものとする。なお、基準電圧Ｂと比較電圧Ａとが一致するときの端子１０４の入力電圧は、ダイオード素子１３２の順方向電圧（２．８Ｖ）とプログラム電源ＶＤＤの電圧（５Ｖ）との中間電圧（３．９Ｖ）付近となるようにする。
【００５８】
よって、端子１０４に入力された入力電圧が３．５Ｖよりも下回る場合には、基準電圧Ｂは比較電圧Ａよりも低い電圧であるので、差動増幅器型コンパレータ１３５は、ローレベル（０Ｖ）を出力する。一方、端子１０４に入力された入力電圧が３．５Ｖを上回る場合には、基準電圧Ｂは比較電圧Ａよりも高い電圧であるので、差動増幅器型コンパレータ１３５は、プログラム電源ＶＤＤの電圧であるハイレベル（５Ｖ）を出力する。ここでは、差動増幅器型コンパレータ１３５が出力するハイレベルをＦＰＥＮ信号の検出と対応づけている。したがって、端子１０４は、３．５Ｖを境界として動作電圧が異なる少なくとも２つの端子を共用化することができる。
【００５９】
[変形例]
端子１０４には、プログラムデータＤＡＴＡとＦＰＥＮ信号とが時分割方式で入力される以外に、プログラムデータＤＡＴＡとＦＰＥＮ信号とが所定の変調方式（振幅変調方式、周波数変調方式、位相変調方式等）に従って合成された変調信号が入力されるような構成としてもよい。また、端子１０４には、電源電圧ＶＣＣに該変調信号を重畳させた重畳信号が入力されるような構成としてもよい。この場合、ＦＰＥＮ信号検出回路１１５は、図２Ａに示した構成ではなく、端子１０４に入力された上記の変調信号からＦＰＥＮ信号を検波（復調）する回路構成とする。これにより、端子１０４は、プログラムデータＤＡＴＡ、ＦＰＥＮ信号又は電源電圧ＶＣＣが入力される共用端子と成り得る。
端子１０１には、外部制御電圧ＶＣとプログラムクロックＣＬＫとが時分割方式で入力される以外に、外部制御電圧ＶＣとプログラムクロックＣＬＫとが所定の変調方式（振幅変調方式、周波数変調方式、位相変調方式等）に従って合成された変調信号が入力されるような構成としてもよい。これにより、端子１０１は、外部制御電圧ＶＣ又はプログラムクロックＣＬＫが入力される共用端子と成り得る。
【００６０】
（第２の実施形態）
本発明の第２の実施形態では、温度補償型水晶発振制御用集積回路が具備する６つの端子１０１乃至１０６のうち共用端子とする端子１０１及び端子１０４に入力される内容とそれに対応するための集積回路の構成が第１の実施の形態と相違している。なお、温度補償型水晶発振制御用集積回路が実装されるＴＣＸＯモジュールの構成については、図１に示したＴＣＸＯモジュール１０と同様であるので説明を省略する。また、ＦＰＥＮ信号を検出する回路の構成についても、図３に示したＦＰＥＮ信号検出回路１１５と同様であるので説明を省略する。
【００６１】
図５Ａは、本発明の第２の実施の形態における温度補償型水晶発振制御用集積回路２００の構成を示した図である。
【００６２】
端子１０１は、外部制御電圧ＶＣが入力される外部制御端子であるが、プログラムデータＤＡＴＡ、又はＦＰＥＮ信号がさらに入力される共用端子とする。端子１０４は、電源電圧ＶＣＣが入力される電源端子であるが、プログラムクロックＣＬＫがさらに入力される共用端子とする。なお、端子１０２、１０３、１０５、１０６の機能については、図２Ａに示した温度補償型水晶発振制御用集積回路１００と同様であるので説明を省略する。
【００６３】
図５Ｂは、図５Ａに示した温度補償型水晶発振制御用集積回路２００における共用端子１０１、１０４の入力波形例を示した図である。
【００６４】
図５Ｂにおいて、端子１０１に入力される波形の例として、複数ビットのプログラムデータＤＡＴＡ（Ｄ０、Ｄ１、Ｄ２・・・）が０Ｖから２Ｖの範囲内で規定されており、ＦＰＥＮ信号がプログラムデータＤＡＴＡの動作電圧範囲の最大動作電圧よりも高い５Ｖで規定されている。なお、外部制御電圧ＶＣの波形例は図示されていないが、外部制御電圧ＶＣは、プログラムデータＤＡＴＡと同一の０Ｖから２Ｖまでの動作電圧範囲で規定されている。
【００６５】
ここで、外部制御電圧ＶＣは、通信機器メーカーにおいて温度補償型水晶発振制御用集積回路２００が搭載された通信機器の周波数調整に用いられる一方、プログラムクロックＣＬＫ及びプログラムデータＤＡＴＡは、ＴＣＸＯモジュールメーカーにおけるＴＣＸＯモジュール１０の組立後に、温度補償型水晶発振制御用集積回路２００の出荷時等にＰＲＯＭ回路１１３にプログラムする際に用いられる。また、ＦＰＥＮ信号は、上記データ設定期間の後でＰＲＯＭ回路１１３に実際にプログラムする際のプログラム期間に用いられる。さらに、ＦＰＥＮ信号は、プログラムデータＤＡＴＡ及び外部制御電圧ＶＣの動作電圧範囲の最大動作電圧よりも高い電圧が規定されている。このことによって、端子１０１は、プログラムデータＤＡＴＡ、ＦＰＥＮ信号、及び外部制御電圧ＶＣが入力される共用端子と成り得る。
【００６６】
端子１０４に入力される波形の例として、プログラムクロックＣＬＫが３．５Ｖから５Ｖまでの動作電圧範囲内で規定されている場合を表している。なお、電源電圧ＶＣＣの波形例は図示されていないが、電源電圧ＶＣＣはプログラムクロックＣＬＫの動作電圧範囲の最小動作電圧である３．５Ｖで規定されている。よって、端子１０４にはプログラムクロックＣＬＫの入力の有無に関わらず温度補償型水晶発振制御用集積回路２００に常時入力されることとなり、端子１０４は、プログラムクロックＣＬＫ及び電源電圧ＶＣＣが入力される共用端子と成り得る。
【００６７】
（第３の実施形態）
本発明の第３の実施形態では、温度補償型水晶発振制御用集積回路が具備する６つの端子１０１乃至１０６のうち、端子１０１、端子１０２、及び端子１０４において共用化される内容とその共用化に対応するための集積回路の構成が相違している。なお、温度補償型水晶発振制御用集積回路が実装されるＴＣＸＯモジュールの構成については、図１に示したＴＣＸＯモジュール１０と同様であるので説明を省略する。また、ＦＰＥＮ信号を検出する回路の構成についても、図３に示したＦＰＥＮ信号検出回路１１５と同様であるので説明を省略する。
【００６８】
図６Ａは、本発明の第３の実施の形態における温度補償型水晶発振制御用集積回路３００の構成を示した図である。
【００６９】
端子１０１は、外部制御電圧ＶＣが入力される外部制御端子であるが、プログラムデータＤＡＴＡが更に入力される共用端子とする。端子１０２は、発振出力ＯＵＴを出力する発振出力端子であるが、ＦＰＥＮ信号が入力される共用端子とする。端子１０４は、電源電圧ＶＣＣが入力される電源端子であるが、プログラムクロックＣＬＫが入力される共用端子とする。なお、端子１０３、１０５、１０６の機能については、図２Ａに示した温度補償型水晶発振制御用集積回路１００と同様であるので説明を省略する。
【００７０】
図６Ｂは、図６Ａに示した温度補償型水晶発振制御用集積回路３００における共用端子１０１、１０２、１０４の入力波形例を示した図である。
【００７１】
図６Ｂにおいて、端子１０１に入力される波形の例として、複数ビットのプログラムデータＤＡＴＡ（Ｄ０、Ｄ１、Ｄ２・・・）が０Ｖから２Ｖまでの動作電圧範囲内で規定されている。なお、外部制御電圧ＶＣの波形例は図示されていないが、外部制御電圧ＶＣについてもプログラムデータＤＡＴＡと同一の０Ｖから２Ｖまでの動作電圧範囲で規定されている。ここで、外部制御電圧ＶＣは、通信機器メーカーにおいて温度補償型水晶発振制御用集積回路３００が搭載された通信機器の周波数調整に用いられる一方、プログラムクロックＣＬＫ及びプログラムデータＤＡＴＡは、ＴＣＸＯモジュールメーカーにおけるＴＣＸＯモジュール１０の組立後に、温度補償型水晶発振制御用集積回路３００の出荷時等にＰＲＯＭ回路１１３にプログラムする際に用いられる。このことによって、プログラムデータＤＡＴＡ及び外部制御電圧ＶＣはそれぞれを使用するメーカーが異なって互いに干渉しないので、端子１０４は、プログラムデータＤＡＴＡ及びＦＰＥＮ信号が入力される共用端子と成り得る。
【００７２】
端子１０２に入力される波形の例として、ＦＰＥＮ信号が上記のプログラムデータＤＡＴＡの動作電圧範囲の最大動作電圧よりも高い５Ｖで規定されている。なお、発振器１１０の発振出力の波形例については図示されていないが、電源電圧ＶＣＣと略同一の電圧で規定される。なお、ＦＰＥＮ信号によってＰＲＯＭ回路１１３へのプログラムが実行された後に、発振器１１０の発振出力ＯＵＴが外部に出力されるので、使用時期が異なり、端子１０２は、ＦＰＥＮ信号が入力されるとともに発振出力ＯＵＴが出力される共用端子と成り得る。
【００７３】
端子１０４に入力される波形の例として、プログラムクロックＣＬＫが３．５Ｖから５Ｖまでの動作電圧範囲内で規定されている場合を表している。なお、電源電圧ＶＣＣの波形例は図示されていないが、電源電圧ＶＣＣはプログラムクロックＣＬＫの動作電圧範囲の最小動作電圧である３．５Ｖで規定されている。つまり、プログラムクロックＣＬＫの入力の有無に関わらず温度補償型水晶発振制御用集積回路３００に電源電圧ＶＣＣが常時入力されることとなるので、端子１０４は、電源電圧ＶＣＣ及びプログラムクロックＣＬＫが入力される共用端子と成り得る。
【００７４】
上記説明から、当業者にとっては、本発明の多くの改良や他の実施の形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
【産業上の利用可能性】
【００７５】
本発明は、水晶振動子の周波数調整を行う周波数調整データが書き込まれるＰＲＯＭ回路を有した温度補償型水晶発振制御用集積回路にとって有用である。
【符号の説明】
【００７６】
１〜６ パッド
１０ ＴＣＸＯモジュール
１００、２００、３００ 温度補償型水晶発振制御用集積回路
１０１〜１０６ 端子
１１〜１４ 外部パッド
１５、１６ 内部パッド
２０ リードフレーム
１１０ 発振器
１１１ 温度特性補正回路
１１２ ＡＦＣ回路
１１３ ＰＲＯＭ回路
１１４ 制御回路
１１５ ＦＰＥＮ信号検出回路
１１６ ＰＥ回路
１１９ 水晶振動子
１２０ 温度センサ
１３１、１３３、１３４ 抵抗素子
１３２ ダイオード素子
１３５ 差動増幅器型コンパレータ
１３６ ＡＮＤ回路
１３７ 電気ヒューズ素子
１３８ ＮＭＯＳトランジスタ
５０１ 電気ヒューズ素子
５０２ ＮＭＯＳトランジスタ
５０３ ＡＮＤ回路
５０４ バッファ回路
５０５ 制御回路
５０６ レベルシフタ
５０７ 抵抗素子
５０８ パッド
【特許請求の範囲】
【請求項１】
水晶振動子と接続され、該水晶振動子の周波数調整を行う周波数調整データが書き込まれるＰＲＯＭ回路を有した温度補償型水晶発振制御用集積回路であって、
電源電圧が入力される電源端子と、
前記水晶振動子の両端と接続される二つの水晶振動子接続端子と、
前記水晶振動子の周波数調整を行う周波数調整部に接続され、外部制御電圧が入力される外部制御端子と、
前記水晶振動子の発振出力が出力される発振出力端子と、
書込み許可部と、
を備え、
前記電源端子、前記外部制御端子、及び前記発振出力端子のうちいずれかは、前記ＰＲＯＭ回路への前記周波数調整データの書込みを許可するプログラムイネーブル信号がさらに入力される共用端子であり、
前記共用端子への入力から前記プログラムイネーブル信号を検出するプログラムイネーブル信号検出部をさらに備え、
かつ、前記書込み許可部は、前記プログラムイネーブル信号検出部によって前記プログラムイネーブル信号が検出されたとき、前記ＰＲＯＭ回路への前記周波数調整データの書込みを許可するように構成されている、温度補償型水晶発振制御用集積回路。
【請求項２】
前記温度補償型水晶発振制御用集積回路は前記ＰＲＯＭ回路へ前記周波数調整データの書き込みを制御する書込み制御部をさらに備え、
前記電源端子及び前記外部制御端子が共に前記書込み制御部に接続され、
前記電源端子又は前記外部制御端子のうち一方の端子に前記周波数調整データの内容を含むプログラムデータが入力され、かつ、前記電源端子又は前記外部制御端子のうち他方の端子に前記プログラムデータと同期したプログラムクロックが入力される、請求項１に記載の温度補償型水晶発振制御用集積回路。
【請求項３】
前記プログラムイネーブル信号検出部は、前記共用端子に入力された電圧（以下、共用端子入力電圧という）が、該共用端子である前記電源端子、前記外部制御端子、及び前記発振出力端子のうちいずれかに入力又は出力されるべき前記電源電圧、外部制御電圧、及び発振出力のうちいずれかの電圧の最大電圧よりも高い場合に、該共用端子入力電圧を前記プログラムイネーブル信号として検出するよう構成されている、請求項２に記載の温度補償型水晶発振制御用集積回路。
【請求項４】
前記温度補償型水晶発振制御用集積回路はさらに接地端子を備え、
前記プログラムイネーブル信号検出部は、
非反転入力端子と反転入力端子と発振出力端子とを有した差動増幅器型コンパレータと、
前記共用端子に接続された第１の抵抗素子と該第１の抵抗素子と前記接地端子との間に該接地端子に向かって順方向となるように接続されたダイオード特性を有するダイオード素子とを備える直列回路と、
前記共用端子と前記接地端子との間に互いに直列に接続された第２の抵抗素子と第３の抵抗素子とを備える直列回路と、を有し、
前記差動増幅器型コンパレータの前記反転入力端子には、前記第１の抵抗素子と前記ダイオード素子との接続点から取り出された第１の電圧が入力され、
前記差動増幅器型コンパレータの前記非反転入力端子には、前記第２の抵抗素子と前記第３の抵抗素子との接続点から取り出された第２の電圧が入力され、
かつ前記第２の電圧が前記第１の電圧を上回るときに前記差動増幅器型コンパレータの前記発振出力端子から前記書込み許可部に前記ＰＲＯＭ回路への前記周波数調整データの書込みを許可する信号が出力されるように構成されている、請求項３に記載の温度補償型水晶発振制御用集積回路。
【請求項５】
前記第１の抵抗素子と前記接地端子との間に、トータルの順方向電圧が前記最大電圧を上回る複数の前記ダイオード素子が直列に接続されている、請求項４に記載の温度補償型水晶発振制御用集積回路。
【請求項６】
前記プログラムイネーブル信号の電圧は、前記トータルの順方向電圧を上回り、かつ前記温度補償型水晶発振制御用集積回路の最大定格電圧を下回る、請求項５に記載の温度補償型水晶発振制御用集積回路。
【請求項７】
前記第１の電圧と前記第２の電圧が一致する電圧は、前記トータルの順方向電圧と前記プログラムイネーブル信号の電圧との略中間電圧である、請求項６に記載の温度補償型水晶発振制御用集積回路。
【請求項８】
前記共用端子は、前記電源端子である、請求項２に記載の温度補償型水晶発振制御用集積回路。
【請求項９】
前記共用端子は、前記外部制御端子である、請求項２に記載の温度補償型水晶発振制御用集積回路。
【請求項１０】
前記共用端子は、前記発振出力端子である、請求項２に記載の温度補償型水晶発振制御用集積回路。
【請求項１】
水晶振動子と接続され、該水晶振動子の周波数調整を行う周波数調整データが書き込まれるＰＲＯＭ回路を有した温度補償型水晶発振制御用集積回路であって、
電源電圧が入力される電源端子と、
前記水晶振動子の両端と接続される二つの水晶振動子接続端子と、
前記水晶振動子の周波数調整を行う周波数調整部に接続され、外部制御電圧が入力される外部制御端子と、
前記水晶振動子の発振出力が出力される発振出力端子と、
書込み許可部と、
を備え、
前記電源端子、前記外部制御端子、及び前記発振出力端子のうちいずれかは、前記ＰＲＯＭ回路への前記周波数調整データの書込みを許可するプログラムイネーブル信号がさらに入力される共用端子であり、
前記共用端子への入力から前記プログラムイネーブル信号を検出するプログラムイネーブル信号検出部をさらに備え、
かつ、前記書込み許可部は、前記プログラムイネーブル信号検出部によって前記プログラムイネーブル信号が検出されたとき、前記ＰＲＯＭ回路への前記周波数調整データの書込みを許可するように構成されている、温度補償型水晶発振制御用集積回路。
【請求項２】
前記温度補償型水晶発振制御用集積回路は前記ＰＲＯＭ回路へ前記周波数調整データの書き込みを制御する書込み制御部をさらに備え、
前記電源端子及び前記外部制御端子が共に前記書込み制御部に接続され、
前記電源端子又は前記外部制御端子のうち一方の端子に前記周波数調整データの内容を含むプログラムデータが入力され、かつ、前記電源端子又は前記外部制御端子のうち他方の端子に前記プログラムデータと同期したプログラムクロックが入力される、請求項１に記載の温度補償型水晶発振制御用集積回路。
【請求項３】
前記プログラムイネーブル信号検出部は、前記共用端子に入力された電圧（以下、共用端子入力電圧という）が、該共用端子である前記電源端子、前記外部制御端子、及び前記発振出力端子のうちいずれかに入力又は出力されるべき前記電源電圧、外部制御電圧、及び発振出力のうちいずれかの電圧の最大電圧よりも高い場合に、該共用端子入力電圧を前記プログラムイネーブル信号として検出するよう構成されている、請求項２に記載の温度補償型水晶発振制御用集積回路。
【請求項４】
前記温度補償型水晶発振制御用集積回路はさらに接地端子を備え、
前記プログラムイネーブル信号検出部は、
非反転入力端子と反転入力端子と発振出力端子とを有した差動増幅器型コンパレータと、
前記共用端子に接続された第１の抵抗素子と該第１の抵抗素子と前記接地端子との間に該接地端子に向かって順方向となるように接続されたダイオード特性を有するダイオード素子とを備える直列回路と、
前記共用端子と前記接地端子との間に互いに直列に接続された第２の抵抗素子と第３の抵抗素子とを備える直列回路と、を有し、
前記差動増幅器型コンパレータの前記反転入力端子には、前記第１の抵抗素子と前記ダイオード素子との接続点から取り出された第１の電圧が入力され、
前記差動増幅器型コンパレータの前記非反転入力端子には、前記第２の抵抗素子と前記第３の抵抗素子との接続点から取り出された第２の電圧が入力され、
かつ前記第２の電圧が前記第１の電圧を上回るときに前記差動増幅器型コンパレータの前記発振出力端子から前記書込み許可部に前記ＰＲＯＭ回路への前記周波数調整データの書込みを許可する信号が出力されるように構成されている、請求項３に記載の温度補償型水晶発振制御用集積回路。
【請求項５】
前記第１の抵抗素子と前記接地端子との間に、トータルの順方向電圧が前記最大電圧を上回る複数の前記ダイオード素子が直列に接続されている、請求項４に記載の温度補償型水晶発振制御用集積回路。
【請求項６】
前記プログラムイネーブル信号の電圧は、前記トータルの順方向電圧を上回り、かつ前記温度補償型水晶発振制御用集積回路の最大定格電圧を下回る、請求項５に記載の温度補償型水晶発振制御用集積回路。
【請求項７】
前記第１の電圧と前記第２の電圧が一致する電圧は、前記トータルの順方向電圧と前記プログラムイネーブル信号の電圧との略中間電圧である、請求項６に記載の温度補償型水晶発振制御用集積回路。
【請求項８】
前記共用端子は、前記電源端子である、請求項２に記載の温度補償型水晶発振制御用集積回路。
【請求項９】
前記共用端子は、前記外部制御端子である、請求項２に記載の温度補償型水晶発振制御用集積回路。
【請求項１０】
前記共用端子は、前記発振出力端子である、請求項２に記載の温度補償型水晶発振制御用集積回路。
【図１】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図７】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図７】
【公開番号】特開２０１１−１３５５３６（Ｐ２０１１−１３５５３６Ａ）
【公開日】平成２３年７月７日（２０１１．７．７）
【国際特許分類】
【出願番号】特願２００９−２９５６７０（Ｐ２００９−２９５６７０）
【出願日】平成２１年１２月２５日（２００９．１２．２５）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２３年７月７日（２０１１．７．７）
【国際特許分類】
【出願日】平成２１年１２月２５日（２００９．１２．２５）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]