温度非直線性を補償した基準電圧回路
【課題】回路規模を増やさないでダイオードの持つ温度非直線性を補償した基準電圧を得、低電圧で動作する低消費電流の基準電圧回路を提供する。
【解決手段】第１、第２、第３の電流−電圧変換回路Ｉ−Ｖ１、Ｉ−Ｖ２、Ｉ−Ｖ３と、第１、第２、及び第３のカレントミラー回路Ｍ１，Ｍ２，Ｍ３と、第１の電流−電圧変換回路Ｉ−Ｖ１の出力電圧と第２の電流−電圧変換回路Ｉ−Ｖ２の出力電圧とを等する制御手段ＡＰ１とを有し、第３の電流−電圧変換回路Ｉ−Ｖ３の所定の電圧を基準電圧とし、第１の電流−電圧変換回路Ｉ−Ｖ１はダイオードに並列接続された抵抗を備え、第２の電流−電圧変換回路Ｉ−Ｖ２は並列接続された複数のダイオードと、複数のダイオードに並列接続された抵抗と、複数のダイオードと抵抗の並列回路に直列接続された抵抗と、並列回路と抵抗の直列回路に並列接続された抵抗とを備え、第３の電流−電圧変換回路（I-V３）は、抵抗を備る。
【解決手段】第１、第２、第３の電流−電圧変換回路Ｉ−Ｖ１、Ｉ−Ｖ２、Ｉ−Ｖ３と、第１、第２、及び第３のカレントミラー回路Ｍ１，Ｍ２，Ｍ３と、第１の電流−電圧変換回路Ｉ−Ｖ１の出力電圧と第２の電流−電圧変換回路Ｉ−Ｖ２の出力電圧とを等する制御手段ＡＰ１とを有し、第３の電流−電圧変換回路Ｉ−Ｖ３の所定の電圧を基準電圧とし、第１の電流−電圧変換回路Ｉ−Ｖ１はダイオードに並列接続された抵抗を備え、第２の電流−電圧変換回路Ｉ−Ｖ２は並列接続された複数のダイオードと、複数のダイオードに並列接続された抵抗と、複数のダイオードと抵抗の並列回路に直列接続された抵抗と、並列回路と抵抗の直列回路に並列接続された抵抗とを備え、第３の電流−電圧変換回路（I-V３）は、抵抗を備る。
Notice: Undefined index: DEJ in /mnt/www/gzt_disp.php on line 298
【特許請求の範囲】
【請求項１】
第１、第２、及び第３の電流−電圧変換回路と、
前記第１、第２、及び第３の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、
前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第１の電流−電圧変換回路は、ダイオードと、該ダイオードに並列接続された抵抗とを備え、
前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと該抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に並列接続された抵抗と、
を備え、
前記第３の電流−電圧変換回路は、抵抗を備えている、ことを特徴とする基準電圧回路。
【請求項２】
第１、第２、及び第３の電流−電圧変換回路と、
前記第１、第２、及び第３の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、
前記第１の電流−電圧変換回路の所定の中間端子電圧と前記第２の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第１の電流−電圧変換回路は、ダイオードと、該ダイオードに並列接続された抵抗と、該ダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に抵抗が並列接続され、前記並列接続された抵抗より前記第１の電流−電圧変換回路の中間端子電圧を出力する構成とし、
前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に抵抗が並列接続され、前記並列接続された抵抗より前記第２の電流−電圧変換回路の中間端子電圧を出力する構成とし、
前記第３の電流−電圧変換回路は、抵抗を備えている、ことを特徴とする基準電圧回路。
【請求項３】
第１、第２、及び第３の電流−電圧変換回路と、
前記第１、第２、及び第３の電流−電圧変換回路に電流を供給するカレントミラー回路と、
前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第１の電流−電圧変換回路は、ダイオードを備え、
前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に並列接続された抵抗とを備え、
前記第３の電流−電圧変換回路は、抵抗を備えている、ことを特徴とする基準電圧回路。
【請求項４】
第１、第２、及び第３の電流−電圧変換回路と、
前記第１、第２、及び第３の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、
前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第１の電流−電圧変換回路は、ダイオードを備え、
前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に抵抗が並列接続され、前記並列接続された抵抗より前記第２の電流−電圧変換回路の中間端子電圧を出力する構成とし、
前記第３の電流−電圧変換回路は、抵抗を備えている、ことを特徴とする基準電圧回路。
【請求項５】
前記制御手段は、前記第１及び第２の電流−電圧変換回路からの電圧を逆相入力端子と正相入力端子よりそれぞれ入力し、出力端子が、対応する前記カレントミラー回路の共通ゲートに接続された演算増幅器を含む、ことを特徴とする請求項１乃至４のいずれか一に記載の基準電圧回路。
【請求項６】
前記制御手段は、対応する前記カレントミラー回路と前記電流−電圧変換回路間に配置されたカレントミラー回路を含む、ことを特徴とする請求項１乃至３のいずれか一に記載の基準電圧回路。
【請求項７】
前記ダイオードは、ダイオード接続されたバイポーラジャンクショントランジスタよりなる、ことを特徴とする請求項１乃至４のいずれか一に記載の基準電圧回路。
【請求項８】
第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路と、
前記非線形カレントミラー回路の出力に接続される第３のバイポーラトランジスタと、
出力抵抗と
前記非線形カレントミラー回路と、前記第３のバイポーラトランジスタと、前記出力抵抗とに電流をそれぞれ供給する線形カレントミラー回路と、
前記非線形カレントミラー回路の入力端子電圧と出力端子電圧とが互いに等しくなるように制御する制御手段としての演算増幅器と、
を有し、
前記出力抵抗の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
【請求項９】
第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路と、
出力抵抗と
前記非線形カレントミラー回路と前記出力抵抗とに電流をそれぞれ供給する線形カレントミラー回路と、
前記非線形カレントミラー回路の入力端子電圧と出力端子電圧とが互いに等しくなるように制御する制御手段としての演算増幅器と、
を有し、
前記出力抵抗の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
【請求項１０】
第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路と、
前記非線形カレントミラー回路の出力に接続される第３のバイポーラトランジスタと、
出力抵抗と
前記非線形カレントミラー回路と前記出力抵抗とに電流をそれぞれ供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路が、前記第３のバイポーラトランジスタの出力で駆動され、
前記出力抵抗の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
【請求項１１】
第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路と、
出力抵抗と、
前記非線形カレントミラー回路と前記出力抵抗に電流をそれぞれ供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路は、前記非線形カレントミラー回路の出力電流で駆動されることで自己バイアスされ、
前記出力抵抗の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
【請求項１２】
第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路と、
出力抵抗と
前記非線形カレントミラー回路に電流を供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路は、
前記非線形カレントミラー回路の出力電流で駆動されることで自己バイアスされ、前記出力抵抗を介して接地され、
前記出力抵抗の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
【請求項１３】
第１、第２、及び第３の電流−電圧変換回路と、
前記第１、及び第２の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、
前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第１、第２の電流−電圧変換回路に直列接続されて接地される前記第３の電流−電圧変換回路の端子電圧を基準電圧とし、
前記第１の電流−電圧変換回路は、ダイオード、あるいは、ダイオードと抵抗の組み合わせを備え、
前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと抵抗の組み合わせを備え、
前記第３の電流−電圧変換回路は、抵抗を備えている、ことを特徴とする基準電圧回路。
【請求項１４】
第１、第２、及び第３の電流−電圧変換回路と、
前記第１、及び第２の電流−電圧変換回路に電流をそれぞれ供給する第１のカレントミラー回路と、
前記第１のカレントミラー回路を自己バイアスする第２のカレントミラー回路と
を有し、
前記第１、第２の電流−電圧変換回路に直列接続されて接地される前記第３の電流−電圧変換回路の端子電圧を基準電圧とし、
前記第１の電流−電圧変換回路は、ダイオード、あるいは、ダイオードと抵抗の組み合わせを備え、
前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと抵抗の組み合わせを備え、
前記第３の電流−電圧変換回路は、抵抗を備えている、ことを特徴とする基準電圧回路。
【請求項１５】
第１、第２、第３、第４、及び第５の電流−電圧変換回路と、
前記第１、及び第２の電流−電圧変換回路に電流をそれぞれ供給する第１、第２のトランジスタは、それぞれのゲートが共通接続されて第１のカレントミラー回路を構成し、
前記第１のトランジスタに流れる電流を第３のトランジスタに流し込む第２カレントミラー回路と、
前記第２のトランジスタに流れる電流を第４のトランジスタに流し込む第３カレントミラー回路と、
前記第３、第４のトランジスタからそれぞれ電流が供給される第４、第５の電流−電圧変換回路と
を有し、
前記第３、第４のトランジスタは、それぞれゲートが共通接続されて第４のカレントミラー回路を構成し、
前記第３のトランジスタのドレインは前記第１、第２のトランジスタの共通ゲートに接続され、
前記第１、第２、第４、第５の電流−電圧変換回路に直列接続されて接地される前記第３の電流−電圧変換回路の端子電圧を基準電圧とし、
前記第１の電流−電圧変換回路は、ダイオード、又は、ダイオードと抵抗の組み合わせを備え、
前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと抵抗の組み合わせを備え、
前記第３の電流−電圧変換回路は、抵抗を備え、
前記第４、第５の電流−電圧変換回路は、前記第１の電流−電圧変換回路と同一構成とされる、ことを特徴とする基準電圧回路。
【請求項１６】
第１、第２、第３、及び第４の電流−電圧変換回路と、
前記第１、第２、及び第３の電流−電圧変換回路に電流をそれぞれ供給する第１、第２、第３のトランジスタは、それぞれのゲートが共通接続されて第１のカレントミラー回路を構成し、
前記第１、第２のトランジスタを自己バイアスする第２のカレントミラー回路を有し、
前記第２のカレントミラー回路の出力信号で制御され、前記第３のトランジスタにカスコード接続される第４のトランジスタを有し、
前記第２のカレントミラー回路は非線形カレントミラー回路（逆ワイドラーカレントミラー回路）を備え、
前記第１、第２、第４の電流−電圧変換回路に直列接続されて接地される前記第３の電流−電圧変換回路の端子電圧を基準電圧とし、
前記第１の電流−電圧変換回路は、ダイオード、あるいはダイオードと抵抗の組み合わせを備え、
前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと抵抗の組み合わせを備え、
前記第３の電流−電圧変換回路は、抵抗を備え、
前記第４の電流−電圧変換回路は、前記第１の電流−電圧変換回路と同一構成である、ことを特徴とする基準電圧回路。
【請求項１７】
第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路と、
前記非線形カレントミラー回路の出力に接続される第３のバイポーラトランジスタと、
逆相入力端子と正相入力端子がそれぞれ前記非線形カレントミラー回路の入力端子と出力端子に接続された演算増幅器と、
出力抵抗と、
前記非線形カレントミラー回路に電流を供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路が前記非線形カレントミラー回路の出力電流で駆動されることで自己バイアスされ、
前記演算増幅器は、その出力で前記線形カレントミラー回路を制御して、前記非線形カレントミラー回路の入力端子電圧と出力端子電圧が等しくなるように動作し、
前記非線形カレントミラー回路と前記第３のバイポーラトランジスタに流れる電流が前記出力抵抗を介して流れ、
前記出力抵抗の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
【請求項１８】
第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路と、
前記非線形カレントミラー回路の出力に接続される第３のバイポーラトランジスタと、
出力抵抗と、
前記第３のバイポーラトランジスタに流れる電流に比例するか、あるいは等しい電流を前記非線形カレントミラー回路に供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路が前記非線形カレントミラー回路の出力電流で駆動されることで自己バイアスされ、
前記非線形カレントミラー回路と前記第３のバイポーラトランジスタに流れる電流が前記出力抵抗を介して流れ、前記出力抵抗の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
【請求項１９】
エミッタ面積比が１：Ｎ（Ｎ＞０）の第１、第２のバイポーラトランジスタのベースが共通接続されて出力端子を構成し、
前記第２のバイポーラトランジスタのベースとコレクタが共通接続され、ベースとエミッタ間には第１の抵抗が挿入され、
前記第１のバイポーラトランジスタのエミッタと前記第２のバイポーラトランジスタのエミッタ間には第２の抵抗が挿入され、
前記第１のバイポーラトランジスタのエミッタは第３の抵抗を介して接地され、
前記第１、第２のバイポーラトランジスタがカレントミラー回路により自己バイアスされる、ことを特徴とする基準電圧回路。
【請求項２０】
第１のダイオードと
並列接続された複数のダイオードからなる第２のダイオードと
前記第２のダイオードに並列接続される第１の抵抗と
前記第２のダイオードと前記第１の抵抗に直列接続される第２の抵抗と
第３の抵抗と第３のダイオードが直列接続されてなる出力回路と
前記第１のダイオードと前記第２のダイオードと前記第１および第２の抵抗と前記出力回路に電流を供給する線形カレントミラー回路と、
前記第１のダイオード端子電圧と前記第２のダイオードと前記第１、および第２の抵抗の端子電圧とが互いに等しくなるように制御する制御手段としての演算増幅器と、
を有し、
前記出力回路の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
【請求項２１】
第１のダイオードと
並列接続された複数のダイオードからなる第２のダイオードと
前記第２のダイオードに並列接続される第１の抵抗と
前記第２のダイオードと前記第１の抵抗に直列接続される第２の抵抗と
第３の抵抗と第３のダイオードが直列接続され、さらに第４の抵抗は並列接続されてなる出力回路と
前記第１のダイオードと前記第２のダイオードと前記第１、および第２の抵抗と前記出力回路に電流を供給する線形カレントミラー回路と、
前記第１のダイオード端子電圧と前記第２のダイオードと前記第１、および第２の抵抗の端子電圧とが互いに等しくなるように制御する制御手段としての演算増幅器と、
を有し、
前記出力回路の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
【請求項２２】
第１のダイオードと
並列接続された複数のダイオードからなる第２のダイオードと
前記第２のダイオードに並列接続される第１の抵抗と
前記第２のダイオードと前記第１の抵抗に直列接続される第２の抵抗と
前記第１のダイオードに直列接続される第３の抵抗と前記第２のダイオードと前記第１、および第２の抵抗に直列接続される第４の抵抗と
前記第３と第４の抵抗に出力が接続され、前記第１のダイオード端子電圧と前記第２のダイオードと前記第１、および第２の抵抗の端子電圧とが互いに等しくなるように制御する制御手段としての演算増幅器と、
を有し、
前記演算増幅器の出力電圧を基準電圧とする、ことを特徴とする基準電圧回路。
【請求項２３】
エミッタ面積比が１：Ｎ（Ｎ＞０）の第１、第２のバイポーラトランジスタと、
カレントミラー回路と、
を備え、
前記第１、第２のバイポーラトランジスタのエミッタが共通接続されて定電流源で駆動され、
前記第１のバイポーラトランジスタのベースは第１、第２の抵抗によりエミッタと接地間の分圧電圧が印加され、
前記第２のバイポーラトランジスタのベースとコレクタは共通接続されて出力端子を構成し、ベースとエミッタ間には第３の抵抗が挿入され、
前記第１、第２のバイポーラトランジスタは前記カレントミラー回路に自己バイアスされることを特徴とする基準電圧回路。
【請求項２４】
前記カレントミラー回路は、前記第１のバイポーラトランジスタのコレクタにドレインとゲートが接続される第１のMOSトランジスタと、
前記第２のバイポーラトランジスタのコレクタにドレインが接続されゲートが前記第１のMOSトランジスタのゲートに接続される第２のMOSトランジスタと、
を備え、
前記第１のMOSトランジスタと前記第２のMOSトランジスタのゲートW/Lの比が１：K（ただし、K>１）である、ことを特徴とする請求項２３記載の基準電圧回路。
【請求項２５】
前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して接地され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは接地され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項８乃至１２のいずれか一に記載の基準電圧回路。
【請求項２６】
前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、エミッタは直列接続された第１の抵抗と第２の抵抗を介して接地され、ベースと、前記第１の抵抗と第２の抵抗の接続点の間に第３の抵抗が接続され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは接地され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項８乃至１２のいずれか一に記載の基準電圧回路。
【請求項２７】
前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して接地され、さらにコレクタは第３の抵抗を介して接地され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは接地され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項８乃至１２のいずれか一に記載の基準電圧回路。
【請求項２８】
前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して接地され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは接地され、コレクタは第３の抵抗を介して接地され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項９記載の基準電圧回路。
【請求項２９】
前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して接地され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは第３の抵抗を介して接地され、コレクタとエミッタ間に第４の抵抗が接続され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項９記載の基準電圧回路。
【請求項３０】
前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して接地され、さらにコレクタは第３の抵抗を介して接地され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは接地され、コレクタは第４の抵抗を介して接地され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項９記載の基準電圧回路。
【請求項３１】
前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して接地され、さらにコレクタは第３の抵抗を介して接地され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは第４の抵抗を介して接地され、コレクタとエミッタ間に第５の抵抗が接続され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項８又は１０記載の基準電圧回路。
【請求項３２】
前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのエミッタは接地され、コレクタは前記第２のバイポーラトランジスタのベースに接続されるとともに、第１の抵抗の一端に接続され、
前記第１の抵抗の他端は前記第１のバイポーラトランジスタのベースに接続され、
前記第２のバイポーラトランジスタのエミッタは接地され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比は１：Nとされ、
前記第１の抵抗の他端と前記第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項８乃至１２のいずれか一に記載の基準電圧回路。
【請求項３３】
前記第２のバイポーラトランジスタのコレクタは第２の抵抗を介して接地される、ことを特徴とする請求項３２に記載の基準電圧回路。
【請求項３４】
前記第１のバイポーラトランジスタのベースは第２の抵抗を介して接地され、前記第２のバイポーラトランジスタのコレクタは第３の抵抗を介して接地される、ことを特徴とする請求項３２に記載の基準電圧回路。
【請求項３５】
前記第１のバイポーラトランジスタのコレクタは第２の抵抗を介して接地され、前記第２のバイポーラトランジスタのコレクタは第３の抵抗を介して接地される、ことを特徴とする請求項３２に記載の基準電圧回路。
【請求項３６】
前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して接地され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは第３の抵抗を介して接地され、コレクタとエミッタ間に第４の抵抗が接続され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項１０に記載の基準電圧回路。
【請求項３７】
前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して接地され、さらにコレクタは第３の抵抗を介して接地され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは第４の抵抗を介して接地され、コレクタとエミッタ間に第５の抵抗が接続され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項１０に記載の基準電圧回路。
【請求項３８】
前記第２のバイポーラトランジスタのコレクタは第６の抵抗を介して接地される、ことを特徴とする請求項３７に記載の基準電圧回路。
【請求項３９】
前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して前記出力抵抗の一端に接続され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは前記出力抵抗の一端に接続され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項１７又は１８に記載の基準電圧回路。
【請求項４０】
前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、エミッタは直列接続された第１の抵抗と第２の抵抗を介して前記出力抵抗の一端に接続され、ベースと、前記第１の抵抗と第２の抵抗の接続点の間に第３の抵抗が接続され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは前記出力抵抗の一端に接続され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項１７又は１８に記載の基準電圧回路。
【請求項４１】
前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して前記出力抵抗の一端に接続され、さらにコレクタは第３の抵抗を介して前記出力抵抗の一端に接続され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは前記出力抵抗の一端に接続され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項１７又は１８に記載の基準電圧回路。
【請求項４２】
前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのエミッタは前記出力抵抗の一端に接続され、コレクタは前記第２のバイポーラトランジスタのベースに接続されるとともに、第１の抵抗の一端に接続され、
前記第１の抵抗の他端は前記第１のバイポーラトランジスタのベースに接続され、
前記第２のバイポーラトランジスタのエミッタは前記出力抵抗の一端に接続され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比は１：Nとされ、
前記第１の抵抗の他端と前記第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成することを特徴とする請求項１７又は１８に記載の基準電圧回路。
【請求項４３】
前記第１のバイポーラトランジスタのベースは第２の抵抗を介して前記出力抵抗の一端に接続され、前記第２のバイポーラトランジスタのコレクタは第３の抵抗を介して前記出力抵抗の一端に接続されることを特徴とする請求項４２に記載の基準電圧回路。
【請求項４４】
前記第１のバイポーラトランジスタのコレクタは第２の抵抗を介して前記出力抵抗の一端に接続され、前記第２のバイポーラトランジスタのコレクタは第３の抵抗を介して前記出力抵抗の一端に接続されることを特徴とする請求項４２に記載の基準電圧回路。
【請求項４５】
第１のダイオードと
並列接続された複数の第２のダイオードからなるダイオード群と、
前記ダイオード群に並列接続される第１の抵抗と、
前記ダイオード群と前記第１の抵抗の並列回路に直列に接続される第２の抵抗と、
前記第１のダイオードに直列に接続される第３の抵抗と、
前記ダイオード群及び前記第１の抵抗の並列回路と前記第２の抵抗との直列回路に直列に接続される第４の抵抗と、
前記第３の抵抗と第４の抵抗に電流を供給するカレントミラー回路と、
前記カレントミラー回路を構成する２つのトランジスタの共通ベースに、出力が接続され、前記第１のダイオードの端子電圧と、前記第２の抵抗と第３の抵抗の接続点の電圧とが互いに等しくなるように制御する制御手段としての演算増幅器と、
を有し、
前記第３の抵抗、及び／又は、前記第４の抵抗の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
【請求項４６】
エミッタが接地され単位トランジスタからなる第１のバイポーラトランジスタと、エミッタ面積が前記単位トランジスタのＮ倍である第２のバイポーラトランジスタとがカスコード接続され、
前記第２のバイポーラトランジスタのベースとコレクタは共通接続されて定電流源に接続されており、
前記第１のバイポーラトランジスタのベースは、前記定電流源とグランド間に直列に接続された第１の抵抗と第２の抵抗の接続端子に接続され、
前記第２のバイポーラトランジスタのエミッタを基準電圧の出力端子とし、
前記第２のバイポーラトランジスタのベース−エミッタ間に第３の抵抗が挿入されている、ことを特徴とする基準電圧回路。
【請求項４７】
第１、第２、及び第３の電流−電圧変換回路と、
前記第１、第２、及び第３の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、
前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する手段と、
を有し、
前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第１の電流−電圧変換回路は、第１のダイオードと前記第１のダイオードに並列接続された抵抗とを備え、
前記第２の電流−電圧変換回路は、
並列接続された複数の第２のダイオードからなるダイオード群と、
前記ダイオード群に並列接続された抵抗と、
前記ダイオード群と前記抵抗の並列回路に直列接続された抵抗と、
さらに、前記並列回路と前記抵抗の直列回路に並列接続された抵抗と、
を備え、前記並列接続された抵抗より前記第２の電流−電圧変換回路の前記所定の中間端子電圧を出力する構成とされ、
前記第３の電流−電圧変換回路は抵抗を備えている、ことを特徴とする基準電圧回路。
【請求項４８】
第１、第２、及び第３の電流−電圧変換回路と、
前記第１、第２、及び第３の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、
前記第１の電流−電圧変換回路の所定の中間端子電圧と前記第２の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する手段と、
を有し、
前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第１の電流−電圧変換回路は、
第１のダイオードと、
前記第１のダイオードに並列接続された抵抗と、
を備え、前記並列接続された抵抗より前記第１の電流−電圧変換回路の前記所定の中間端子電圧を出力する構成とされ、
前記第２の電流−電圧変換回路は、
並列接続された複数の第２のダイオードからなるダイオード群と、
前記ダイオード群に並列接続された抵抗と、
前記ダイオード群と前記抵抗の並列回路に直列接続された抵抗と、
さらに、前記並列回路と前記抵抗の直列回路に並列接続された抵抗と、
を備え、前記並列接続された抵抗より前記第２の電流−電圧変換回路の前記所定の中間端子電圧を出力する構成とされ、
前記第３の電流−電圧変換回路は抵抗を備えている、ことを特徴とする基準電圧回路。
【請求項１】
第１、第２、及び第３の電流−電圧変換回路と、
前記第１、第２、及び第３の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、
前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第１の電流−電圧変換回路は、ダイオードと、該ダイオードに並列接続された抵抗とを備え、
前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと該抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に並列接続された抵抗と、
を備え、
前記第３の電流−電圧変換回路は、抵抗を備えている、ことを特徴とする基準電圧回路。
【請求項２】
第１、第２、及び第３の電流−電圧変換回路と、
前記第１、第２、及び第３の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、
前記第１の電流−電圧変換回路の所定の中間端子電圧と前記第２の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第１の電流−電圧変換回路は、ダイオードと、該ダイオードに並列接続された抵抗と、該ダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に抵抗が並列接続され、前記並列接続された抵抗より前記第１の電流−電圧変換回路の中間端子電圧を出力する構成とし、
前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に抵抗が並列接続され、前記並列接続された抵抗より前記第２の電流−電圧変換回路の中間端子電圧を出力する構成とし、
前記第３の電流−電圧変換回路は、抵抗を備えている、ことを特徴とする基準電圧回路。
【請求項３】
第１、第２、及び第３の電流−電圧変換回路と、
前記第１、第２、及び第３の電流−電圧変換回路に電流を供給するカレントミラー回路と、
前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第１の電流−電圧変換回路は、ダイオードを備え、
前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に並列接続された抵抗とを備え、
前記第３の電流−電圧変換回路は、抵抗を備えている、ことを特徴とする基準電圧回路。
【請求項４】
第１、第２、及び第３の電流−電圧変換回路と、
前記第１、第２、及び第３の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、
前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第１の電流−電圧変換回路は、ダイオードを備え、
前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に抵抗が並列接続され、前記並列接続された抵抗より前記第２の電流−電圧変換回路の中間端子電圧を出力する構成とし、
前記第３の電流−電圧変換回路は、抵抗を備えている、ことを特徴とする基準電圧回路。
【請求項５】
前記制御手段は、前記第１及び第２の電流−電圧変換回路からの電圧を逆相入力端子と正相入力端子よりそれぞれ入力し、出力端子が、対応する前記カレントミラー回路の共通ゲートに接続された演算増幅器を含む、ことを特徴とする請求項１乃至４のいずれか一に記載の基準電圧回路。
【請求項６】
前記制御手段は、対応する前記カレントミラー回路と前記電流−電圧変換回路間に配置されたカレントミラー回路を含む、ことを特徴とする請求項１乃至３のいずれか一に記載の基準電圧回路。
【請求項７】
前記ダイオードは、ダイオード接続されたバイポーラジャンクショントランジスタよりなる、ことを特徴とする請求項１乃至４のいずれか一に記載の基準電圧回路。
【請求項８】
第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路と、
前記非線形カレントミラー回路の出力に接続される第３のバイポーラトランジスタと、
出力抵抗と
前記非線形カレントミラー回路と、前記第３のバイポーラトランジスタと、前記出力抵抗とに電流をそれぞれ供給する線形カレントミラー回路と、
前記非線形カレントミラー回路の入力端子電圧と出力端子電圧とが互いに等しくなるように制御する制御手段としての演算増幅器と、
を有し、
前記出力抵抗の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
【請求項９】
第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路と、
出力抵抗と
前記非線形カレントミラー回路と前記出力抵抗とに電流をそれぞれ供給する線形カレントミラー回路と、
前記非線形カレントミラー回路の入力端子電圧と出力端子電圧とが互いに等しくなるように制御する制御手段としての演算増幅器と、
を有し、
前記出力抵抗の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
【請求項１０】
第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路と、
前記非線形カレントミラー回路の出力に接続される第３のバイポーラトランジスタと、
出力抵抗と
前記非線形カレントミラー回路と前記出力抵抗とに電流をそれぞれ供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路が、前記第３のバイポーラトランジスタの出力で駆動され、
前記出力抵抗の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
【請求項１１】
第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路と、
出力抵抗と、
前記非線形カレントミラー回路と前記出力抵抗に電流をそれぞれ供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路は、前記非線形カレントミラー回路の出力電流で駆動されることで自己バイアスされ、
前記出力抵抗の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
【請求項１２】
第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路と、
出力抵抗と
前記非線形カレントミラー回路に電流を供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路は、
前記非線形カレントミラー回路の出力電流で駆動されることで自己バイアスされ、前記出力抵抗を介して接地され、
前記出力抵抗の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
【請求項１３】
第１、第２、及び第３の電流−電圧変換回路と、
前記第１、及び第２の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、
前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第１、第２の電流−電圧変換回路に直列接続されて接地される前記第３の電流−電圧変換回路の端子電圧を基準電圧とし、
前記第１の電流−電圧変換回路は、ダイオード、あるいは、ダイオードと抵抗の組み合わせを備え、
前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと抵抗の組み合わせを備え、
前記第３の電流−電圧変換回路は、抵抗を備えている、ことを特徴とする基準電圧回路。
【請求項１４】
第１、第２、及び第３の電流−電圧変換回路と、
前記第１、及び第２の電流−電圧変換回路に電流をそれぞれ供給する第１のカレントミラー回路と、
前記第１のカレントミラー回路を自己バイアスする第２のカレントミラー回路と
を有し、
前記第１、第２の電流−電圧変換回路に直列接続されて接地される前記第３の電流−電圧変換回路の端子電圧を基準電圧とし、
前記第１の電流−電圧変換回路は、ダイオード、あるいは、ダイオードと抵抗の組み合わせを備え、
前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと抵抗の組み合わせを備え、
前記第３の電流−電圧変換回路は、抵抗を備えている、ことを特徴とする基準電圧回路。
【請求項１５】
第１、第２、第３、第４、及び第５の電流−電圧変換回路と、
前記第１、及び第２の電流−電圧変換回路に電流をそれぞれ供給する第１、第２のトランジスタは、それぞれのゲートが共通接続されて第１のカレントミラー回路を構成し、
前記第１のトランジスタに流れる電流を第３のトランジスタに流し込む第２カレントミラー回路と、
前記第２のトランジスタに流れる電流を第４のトランジスタに流し込む第３カレントミラー回路と、
前記第３、第４のトランジスタからそれぞれ電流が供給される第４、第５の電流−電圧変換回路と
を有し、
前記第３、第４のトランジスタは、それぞれゲートが共通接続されて第４のカレントミラー回路を構成し、
前記第３のトランジスタのドレインは前記第１、第２のトランジスタの共通ゲートに接続され、
前記第１、第２、第４、第５の電流−電圧変換回路に直列接続されて接地される前記第３の電流−電圧変換回路の端子電圧を基準電圧とし、
前記第１の電流−電圧変換回路は、ダイオード、又は、ダイオードと抵抗の組み合わせを備え、
前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと抵抗の組み合わせを備え、
前記第３の電流−電圧変換回路は、抵抗を備え、
前記第４、第５の電流−電圧変換回路は、前記第１の電流−電圧変換回路と同一構成とされる、ことを特徴とする基準電圧回路。
【請求項１６】
第１、第２、第３、及び第４の電流−電圧変換回路と、
前記第１、第２、及び第３の電流−電圧変換回路に電流をそれぞれ供給する第１、第２、第３のトランジスタは、それぞれのゲートが共通接続されて第１のカレントミラー回路を構成し、
前記第１、第２のトランジスタを自己バイアスする第２のカレントミラー回路を有し、
前記第２のカレントミラー回路の出力信号で制御され、前記第３のトランジスタにカスコード接続される第４のトランジスタを有し、
前記第２のカレントミラー回路は非線形カレントミラー回路（逆ワイドラーカレントミラー回路）を備え、
前記第１、第２、第４の電流−電圧変換回路に直列接続されて接地される前記第３の電流−電圧変換回路の端子電圧を基準電圧とし、
前記第１の電流−電圧変換回路は、ダイオード、あるいはダイオードと抵抗の組み合わせを備え、
前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと抵抗の組み合わせを備え、
前記第３の電流−電圧変換回路は、抵抗を備え、
前記第４の電流−電圧変換回路は、前記第１の電流−電圧変換回路と同一構成である、ことを特徴とする基準電圧回路。
【請求項１７】
第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路と、
前記非線形カレントミラー回路の出力に接続される第３のバイポーラトランジスタと、
逆相入力端子と正相入力端子がそれぞれ前記非線形カレントミラー回路の入力端子と出力端子に接続された演算増幅器と、
出力抵抗と、
前記非線形カレントミラー回路に電流を供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路が前記非線形カレントミラー回路の出力電流で駆動されることで自己バイアスされ、
前記演算増幅器は、その出力で前記線形カレントミラー回路を制御して、前記非線形カレントミラー回路の入力端子電圧と出力端子電圧が等しくなるように動作し、
前記非線形カレントミラー回路と前記第３のバイポーラトランジスタに流れる電流が前記出力抵抗を介して流れ、
前記出力抵抗の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
【請求項１８】
第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路と、
前記非線形カレントミラー回路の出力に接続される第３のバイポーラトランジスタと、
出力抵抗と、
前記第３のバイポーラトランジスタに流れる電流に比例するか、あるいは等しい電流を前記非線形カレントミラー回路に供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路が前記非線形カレントミラー回路の出力電流で駆動されることで自己バイアスされ、
前記非線形カレントミラー回路と前記第３のバイポーラトランジスタに流れる電流が前記出力抵抗を介して流れ、前記出力抵抗の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
【請求項１９】
エミッタ面積比が１：Ｎ（Ｎ＞０）の第１、第２のバイポーラトランジスタのベースが共通接続されて出力端子を構成し、
前記第２のバイポーラトランジスタのベースとコレクタが共通接続され、ベースとエミッタ間には第１の抵抗が挿入され、
前記第１のバイポーラトランジスタのエミッタと前記第２のバイポーラトランジスタのエミッタ間には第２の抵抗が挿入され、
前記第１のバイポーラトランジスタのエミッタは第３の抵抗を介して接地され、
前記第１、第２のバイポーラトランジスタがカレントミラー回路により自己バイアスされる、ことを特徴とする基準電圧回路。
【請求項２０】
第１のダイオードと
並列接続された複数のダイオードからなる第２のダイオードと
前記第２のダイオードに並列接続される第１の抵抗と
前記第２のダイオードと前記第１の抵抗に直列接続される第２の抵抗と
第３の抵抗と第３のダイオードが直列接続されてなる出力回路と
前記第１のダイオードと前記第２のダイオードと前記第１および第２の抵抗と前記出力回路に電流を供給する線形カレントミラー回路と、
前記第１のダイオード端子電圧と前記第２のダイオードと前記第１、および第２の抵抗の端子電圧とが互いに等しくなるように制御する制御手段としての演算増幅器と、
を有し、
前記出力回路の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
【請求項２１】
第１のダイオードと
並列接続された複数のダイオードからなる第２のダイオードと
前記第２のダイオードに並列接続される第１の抵抗と
前記第２のダイオードと前記第１の抵抗に直列接続される第２の抵抗と
第３の抵抗と第３のダイオードが直列接続され、さらに第４の抵抗は並列接続されてなる出力回路と
前記第１のダイオードと前記第２のダイオードと前記第１、および第２の抵抗と前記出力回路に電流を供給する線形カレントミラー回路と、
前記第１のダイオード端子電圧と前記第２のダイオードと前記第１、および第２の抵抗の端子電圧とが互いに等しくなるように制御する制御手段としての演算増幅器と、
を有し、
前記出力回路の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
【請求項２２】
第１のダイオードと
並列接続された複数のダイオードからなる第２のダイオードと
前記第２のダイオードに並列接続される第１の抵抗と
前記第２のダイオードと前記第１の抵抗に直列接続される第２の抵抗と
前記第１のダイオードに直列接続される第３の抵抗と前記第２のダイオードと前記第１、および第２の抵抗に直列接続される第４の抵抗と
前記第３と第４の抵抗に出力が接続され、前記第１のダイオード端子電圧と前記第２のダイオードと前記第１、および第２の抵抗の端子電圧とが互いに等しくなるように制御する制御手段としての演算増幅器と、
を有し、
前記演算増幅器の出力電圧を基準電圧とする、ことを特徴とする基準電圧回路。
【請求項２３】
エミッタ面積比が１：Ｎ（Ｎ＞０）の第１、第２のバイポーラトランジスタと、
カレントミラー回路と、
を備え、
前記第１、第２のバイポーラトランジスタのエミッタが共通接続されて定電流源で駆動され、
前記第１のバイポーラトランジスタのベースは第１、第２の抵抗によりエミッタと接地間の分圧電圧が印加され、
前記第２のバイポーラトランジスタのベースとコレクタは共通接続されて出力端子を構成し、ベースとエミッタ間には第３の抵抗が挿入され、
前記第１、第２のバイポーラトランジスタは前記カレントミラー回路に自己バイアスされることを特徴とする基準電圧回路。
【請求項２４】
前記カレントミラー回路は、前記第１のバイポーラトランジスタのコレクタにドレインとゲートが接続される第１のMOSトランジスタと、
前記第２のバイポーラトランジスタのコレクタにドレインが接続されゲートが前記第１のMOSトランジスタのゲートに接続される第２のMOSトランジスタと、
を備え、
前記第１のMOSトランジスタと前記第２のMOSトランジスタのゲートW/Lの比が１：K（ただし、K>１）である、ことを特徴とする請求項２３記載の基準電圧回路。
【請求項２５】
前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して接地され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは接地され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項８乃至１２のいずれか一に記載の基準電圧回路。
【請求項２６】
前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、エミッタは直列接続された第１の抵抗と第２の抵抗を介して接地され、ベースと、前記第１の抵抗と第２の抵抗の接続点の間に第３の抵抗が接続され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは接地され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項８乃至１２のいずれか一に記載の基準電圧回路。
【請求項２７】
前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して接地され、さらにコレクタは第３の抵抗を介して接地され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは接地され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項８乃至１２のいずれか一に記載の基準電圧回路。
【請求項２８】
前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して接地され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは接地され、コレクタは第３の抵抗を介して接地され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項９記載の基準電圧回路。
【請求項２９】
前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して接地され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは第３の抵抗を介して接地され、コレクタとエミッタ間に第４の抵抗が接続され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項９記載の基準電圧回路。
【請求項３０】
前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して接地され、さらにコレクタは第３の抵抗を介して接地され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは接地され、コレクタは第４の抵抗を介して接地され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項９記載の基準電圧回路。
【請求項３１】
前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して接地され、さらにコレクタは第３の抵抗を介して接地され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは第４の抵抗を介して接地され、コレクタとエミッタ間に第５の抵抗が接続され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項８又は１０記載の基準電圧回路。
【請求項３２】
前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのエミッタは接地され、コレクタは前記第２のバイポーラトランジスタのベースに接続されるとともに、第１の抵抗の一端に接続され、
前記第１の抵抗の他端は前記第１のバイポーラトランジスタのベースに接続され、
前記第２のバイポーラトランジスタのエミッタは接地され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比は１：Nとされ、
前記第１の抵抗の他端と前記第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項８乃至１２のいずれか一に記載の基準電圧回路。
【請求項３３】
前記第２のバイポーラトランジスタのコレクタは第２の抵抗を介して接地される、ことを特徴とする請求項３２に記載の基準電圧回路。
【請求項３４】
前記第１のバイポーラトランジスタのベースは第２の抵抗を介して接地され、前記第２のバイポーラトランジスタのコレクタは第３の抵抗を介して接地される、ことを特徴とする請求項３２に記載の基準電圧回路。
【請求項３５】
前記第１のバイポーラトランジスタのコレクタは第２の抵抗を介して接地され、前記第２のバイポーラトランジスタのコレクタは第３の抵抗を介して接地される、ことを特徴とする請求項３２に記載の基準電圧回路。
【請求項３６】
前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して接地され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは第３の抵抗を介して接地され、コレクタとエミッタ間に第４の抵抗が接続され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項１０に記載の基準電圧回路。
【請求項３７】
前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して接地され、さらにコレクタは第３の抵抗を介して接地され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは第４の抵抗を介して接地され、コレクタとエミッタ間に第５の抵抗が接続され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項１０に記載の基準電圧回路。
【請求項３８】
前記第２のバイポーラトランジスタのコレクタは第６の抵抗を介して接地される、ことを特徴とする請求項３７に記載の基準電圧回路。
【請求項３９】
前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して前記出力抵抗の一端に接続され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは前記出力抵抗の一端に接続され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項１７又は１８に記載の基準電圧回路。
【請求項４０】
前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、エミッタは直列接続された第１の抵抗と第２の抵抗を介して前記出力抵抗の一端に接続され、ベースと、前記第１の抵抗と第２の抵抗の接続点の間に第３の抵抗が接続され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは前記出力抵抗の一端に接続され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項１７又は１８に記載の基準電圧回路。
【請求項４１】
前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して前記出力抵抗の一端に接続され、さらにコレクタは第３の抵抗を介して前記出力抵抗の一端に接続され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは前記出力抵抗の一端に接続され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項１７又は１８に記載の基準電圧回路。
【請求項４２】
前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのエミッタは前記出力抵抗の一端に接続され、コレクタは前記第２のバイポーラトランジスタのベースに接続されるとともに、第１の抵抗の一端に接続され、
前記第１の抵抗の他端は前記第１のバイポーラトランジスタのベースに接続され、
前記第２のバイポーラトランジスタのエミッタは前記出力抵抗の一端に接続され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比は１：Nとされ、
前記第１の抵抗の他端と前記第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成することを特徴とする請求項１７又は１８に記載の基準電圧回路。
【請求項４３】
前記第１のバイポーラトランジスタのベースは第２の抵抗を介して前記出力抵抗の一端に接続され、前記第２のバイポーラトランジスタのコレクタは第３の抵抗を介して前記出力抵抗の一端に接続されることを特徴とする請求項４２に記載の基準電圧回路。
【請求項４４】
前記第１のバイポーラトランジスタのコレクタは第２の抵抗を介して前記出力抵抗の一端に接続され、前記第２のバイポーラトランジスタのコレクタは第３の抵抗を介して前記出力抵抗の一端に接続されることを特徴とする請求項４２に記載の基準電圧回路。
【請求項４５】
第１のダイオードと
並列接続された複数の第２のダイオードからなるダイオード群と、
前記ダイオード群に並列接続される第１の抵抗と、
前記ダイオード群と前記第１の抵抗の並列回路に直列に接続される第２の抵抗と、
前記第１のダイオードに直列に接続される第３の抵抗と、
前記ダイオード群及び前記第１の抵抗の並列回路と前記第２の抵抗との直列回路に直列に接続される第４の抵抗と、
前記第３の抵抗と第４の抵抗に電流を供給するカレントミラー回路と、
前記カレントミラー回路を構成する２つのトランジスタの共通ベースに、出力が接続され、前記第１のダイオードの端子電圧と、前記第２の抵抗と第３の抵抗の接続点の電圧とが互いに等しくなるように制御する制御手段としての演算増幅器と、
を有し、
前記第３の抵抗、及び／又は、前記第４の抵抗の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
【請求項４６】
エミッタが接地され単位トランジスタからなる第１のバイポーラトランジスタと、エミッタ面積が前記単位トランジスタのＮ倍である第２のバイポーラトランジスタとがカスコード接続され、
前記第２のバイポーラトランジスタのベースとコレクタは共通接続されて定電流源に接続されており、
前記第１のバイポーラトランジスタのベースは、前記定電流源とグランド間に直列に接続された第１の抵抗と第２の抵抗の接続端子に接続され、
前記第２のバイポーラトランジスタのエミッタを基準電圧の出力端子とし、
前記第２のバイポーラトランジスタのベース−エミッタ間に第３の抵抗が挿入されている、ことを特徴とする基準電圧回路。
【請求項４７】
第１、第２、及び第３の電流−電圧変換回路と、
前記第１、第２、及び第３の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、
前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する手段と、
を有し、
前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第１の電流−電圧変換回路は、第１のダイオードと前記第１のダイオードに並列接続された抵抗とを備え、
前記第２の電流−電圧変換回路は、
並列接続された複数の第２のダイオードからなるダイオード群と、
前記ダイオード群に並列接続された抵抗と、
前記ダイオード群と前記抵抗の並列回路に直列接続された抵抗と、
さらに、前記並列回路と前記抵抗の直列回路に並列接続された抵抗と、
を備え、前記並列接続された抵抗より前記第２の電流−電圧変換回路の前記所定の中間端子電圧を出力する構成とされ、
前記第３の電流−電圧変換回路は抵抗を備えている、ことを特徴とする基準電圧回路。
【請求項４８】
第１、第２、及び第３の電流−電圧変換回路と、
前記第１、第２、及び第３の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、
前記第１の電流−電圧変換回路の所定の中間端子電圧と前記第２の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する手段と、
を有し、
前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第１の電流−電圧変換回路は、
第１のダイオードと、
前記第１のダイオードに並列接続された抵抗と、
を備え、前記並列接続された抵抗より前記第１の電流−電圧変換回路の前記所定の中間端子電圧を出力する構成とされ、
前記第２の電流−電圧変換回路は、
並列接続された複数の第２のダイオードからなるダイオード群と、
前記ダイオード群に並列接続された抵抗と、
前記ダイオード群と前記抵抗の並列回路に直列接続された抵抗と、
さらに、前記並列回路と前記抵抗の直列回路に並列接続された抵抗と、
を備え、前記並列接続された抵抗より前記第２の電流−電圧変換回路の前記所定の中間端子電圧を出力する構成とされ、
前記第３の電流−電圧変換回路は抵抗を備えている、ことを特徴とする基準電圧回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【図５２】
【図５３】
【図５４】
【図５５】
【図５６】
【図５７】
【図５８】
【図５９】
【図６０】
【図６１】
【図６２】
【図６３】
【図６４】
【図６５】
【図６６】
【図６７】
【図６８】
【図６９】
【図７０】
【図７１】
【図７２】
【図７３】
【図７４】
【図７５】
【図７６】
【図７７】
【図７８】
【図７９】
【図８０】
【図８１】
【図８２】
【図８３】
【図８４】
【図８５】
【図８６】
【図８７】
【図８８】
【図８９】
【図９０】
【図９１】
【図９２】
【図９３】
【図９４】
【図９５】
【図９６】
【図９７】
【図９８】
【図９９】
【図１００】
【図１０１】
【図１０２】
【図１０３】
【図１０４】
【図１０５】
【図１０６】
【図１０７】
【図１０８】
【図１０９】
【図１１０】
【図１１１】
【図１１２】
【図１１３】
【図１１４】
【図１１５】
【図１１６】
【図１１７】
【図１１８】
【図１１９】
【図１２０】
【図１２１】
【図１２２】
【図１２３】
【図１２４】
【図１２５】
【図１２６】
【図１２７】
【図１２８】
【図１２９】
【図１３０】
【図１３１】
【図１３２】
【図１３３】
【図１３４】
【図１３５】
【図１３６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【図５２】
【図５３】
【図５４】
【図５５】
【図５６】
【図５７】
【図５８】
【図５９】
【図６０】
【図６１】
【図６２】
【図６３】
【図６４】
【図６５】
【図６６】
【図６７】
【図６８】
【図６９】
【図７０】
【図７１】
【図７２】
【図７３】
【図７４】
【図７５】
【図７６】
【図７７】
【図７８】
【図７９】
【図８０】
【図８１】
【図８２】
【図８３】
【図８４】
【図８５】
【図８６】
【図８７】
【図８８】
【図８９】
【図９０】
【図９１】
【図９２】
【図９３】
【図９４】
【図９５】
【図９６】
【図９７】
【図９８】
【図９９】
【図１００】
【図１０１】
【図１０２】
【図１０３】
【図１０４】
【図１０５】
【図１０６】
【図１０７】
【図１０８】
【図１０９】
【図１１０】
【図１１１】
【図１１２】
【図１１３】
【図１１４】
【図１１５】
【図１１６】
【図１１７】
【図１１８】
【図１１９】
【図１２０】
【図１２１】
【図１２２】
【図１２３】
【図１２４】
【図１２５】
【図１２６】
【図１２７】
【図１２８】
【図１２９】
【図１３０】
【図１３１】
【図１３２】
【図１３３】
【図１３４】
【図１３５】
【図１３６】
【公開番号】特開２００９−８０７８６（Ｐ２００９−８０７８６Ａ）
【公開日】平成２１年４月１６日（２００９．４．１６）
【国際特許分類】
【出願番号】特願２００８−３４７４８（Ｐ２００８−３４７４８）
【出願日】平成２０年２月１５日（２００８．２．１５）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２１年４月１６日（２００９．４．１６）
【国際特許分類】
【出願日】平成２０年２月１５日（２００８．２．１５）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]