画像処理回路、半導体装置、画像処理装置
【課題】表示装置の焼き付きを防止するとともに、画像の視認性を向上させる。
【解決手段】画像処理ＩＣ１１は、外部からの制御信号を受け付けるインタフェイス部２１と、ディザマトリクスを格納するレジスタ２２及びレジスタ２３と、接続するレジスタを選択するセレクタ２４と、接続するセレクタを選択するセレクタ２５と、入力画像データの入力フレーム数をカウントするフレームカウンタ２６と、入力フレーム数に基づいてセレクタ２５を切り換えるための制御信号を生成する選択カウンタ２７と、ディザマトリクス内に含まれるディザ値の中から、使用するディザ値の座標を決定するためのカウンタであるＸ方向カウンタ２８及びＹ方向カウンタ２９と、ディザマトリクスからディザ値を読み出すパターン選択部３０と、読み出されたディザ値を入力画像データに加算するディザ値加算器３１と、オーバーフロー処理部３２と、を有する。
【解決手段】画像処理ＩＣ１１は、外部からの制御信号を受け付けるインタフェイス部２１と、ディザマトリクスを格納するレジスタ２２及びレジスタ２３と、接続するレジスタを選択するセレクタ２４と、接続するセレクタを選択するセレクタ２５と、入力画像データの入力フレーム数をカウントするフレームカウンタ２６と、入力フレーム数に基づいてセレクタ２５を切り換えるための制御信号を生成する選択カウンタ２７と、ディザマトリクス内に含まれるディザ値の中から、使用するディザ値の座標を決定するためのカウンタであるＸ方向カウンタ２８及びＹ方向カウンタ２９と、ディザマトリクスからディザ値を読み出すパターン選択部３０と、読み出されたディザ値を入力画像データに加算するディザ値加算器３１と、オーバーフロー処理部３２と、を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理回路、これを集積化して成る半導体装置、並びに、これを用いた画像処理装置に関するものである。
【背景技術】
【０００２】
従来より、疑似中間調表現の手法の１つとして、ディザ法が知られている。ディザ法は、画素当たりのビット長を増やさずに、擬似的に階調数を増やす手法である。ディザ法では、ディザマトリクスと呼ばれるマトリクスを用いて、画像の各画素に対してビット演算処理を施す。
【０００３】
ディザ法の特徴として、ディザマトリクスが大きくなれば、表現できる階調数が増える一方、解像度が下がることがあげられる。このため、高解像度と高階調性とを両立させるため、ベイヤー型のディザマトリクスを使用した装置が開示・提案されている（例えば特許文献１や特許文献２を参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−７８０５９号公報
【特許文献２】特開２００２−２３２７１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、ディザマトリクスは、そのパターンが固定である場合、ＬＣＤ（Liquid Crystal Display）等の表示装置に焼き付きを起こしてしまうことがあった。また、パターンが固定である場合、ユーザがディザパターンを目視しやすく、ノイズのように感じられることがあった。
【０００６】
本発明は、本願の発明者により見出された上記の問題点に鑑み、画像データに対してディザ処理を行う画像処理回路であって、表示装置の焼き付きを防止するとともに、画像の視認性を向上させることが可能な画像処理回路、これを集積化して成る半導体装置、並びに、これを用いた画像処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明に係る画像処理回路は、ディザ処理に用いられるディザマトリクスを複数格納したレジスタと、入力画像データのフレーム数をカウントするフレームカウンタと、前記フレームカウンタのカウント数に基づいて、前記複数のディザマトリクスのいずれか１つを選択する第１セレクタと、前記第１セレクタで選択されたディザマトリクスを用いて前記入力画像データにディザ値を加算する加算器と有する構成（第１の構成）とされている。
【０００８】
なお、上記第１の構成から成る画像処理回路は、前記レジスタに格納するディザマトリクスのディザパターンの入力を受け付けるインタフェイス部をさらに有する構成（第２の構成）にするとよい。
【０００９】
また、上記第２の構成から成る画像処理回路は、前記第１セレクタが、前記フレームカウンタのカウント数が予め定められたカウント数に達した場合に、選択対象とするディザマトリクスを切り換え、前記インタフェイス部は、前記切り換えを行うカウント数の入力を受け付ける構成（第３の構成）にするとよい。
【００１０】
また、上記第３の構成から成る画像処理回路は、前記レジスタが、予め定められたディザマトリクスを格納する第１レジスタと、前記インタフェイス部を介して入力されるディザマトリクスを格納する第２レジスタとを含み、前記画像処理回路は、前記第１レジスタと前記第２レジスタとのいずれか１つを選択する第２セレクタをさらに有する構成（第４の構成）にするとよい。
【００１１】
また、上記第４の構成から成る画像処理回路は、前記インタフェイス部が、前記第１レジスタと前記第２レジスタとのいずれを前記第２セレクタが選択するかに関する指示命令が入力される構成（第５の構成）にするとよい。
【００１２】
また、上記第５の構成から成る画像処理回路は、前記第１レジスタが、ディザパターンが異なる複数のベイヤー型ディザマトリクスを予め格納している構成（第６の構成）にするとよい。
【００１３】
また、本発明に係る半導体装置は、上記第１〜第６いずれかの構成から成る画像処理回路を集積化した構成（第７の構成）とされている。
【００１４】
また、本発明に係る画像処理装置は、上記第７の構成から成る半導体装置と、前記半導体装置に前記入力画像データを供給する画像入力部と、を有する構成（第８の構成）とされている。
【発明の効果】
【００１５】
本発明によれば、表示装置の焼き付きを防止するとともに、画像の視認性を向上させることが可能な画像処理回路、及びこれを集積化して成る半導体装置、並びに、これを用いた画像処理装置を提供することが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明に係る画像処理装置を示すブロック図
【図２】本発明に係る画像処理回路を示すブロック図
【図３】ディザマトリクスの構成例を示す模式図
【図４】画像データにディザ処理がなされる順序を示す模式図
【発明を実施するための形態】
【００１７】
図１は、本発明に係る画像処理装置１を示すブロック図である。画像処理装置１は、撮像部１０（画像入力部）と、画像処理ＩＣ１１と、出力部１２とを有する。
【００１８】
撮像部１０は、所定のレンズ群や撮像素子、例えばＣＭＯＳ（Complementary Metal-Oxide Semiconductor）センサやＣＣＤ（Charge Coupled Devices）センサ等を備えており、被写体の光学像を結像させることで被写体の撮像処理、例えば３０フレーム毎秒の動画撮像を行う。なお、撮像部１０で生成された入力画像データは、画像処理ＩＣ１１に逐次出力される。なお、入力画像データの生成手段は、撮像部１０に限定されるものではなく、その他の画像入力部（メディア再生装置や放送受信装置など）を用いても構わない。
【００１９】
画像処理ＩＣ１１は、撮像部１０からの入力画像データに、ディザ処理を施して出力画像データを生成する。画像処理ＩＣ１１で生成された出力画像データは、出力部１２に逐次出力される。なお、画像処理ＩＣ１１が実施するディザ処理の詳細については後述する。
【００２０】
出力部１２は、ＬＣＤ（Liquid Crystal Display）等のディスプレイ（例えば、車載モニタ）を備えており、輝度変換処理部１１によってディザ処理のなされた出力画像データを逐次表示する。
【００２１】
上記構成から成る画像処理装置１は、撮像部１０で得られた入力画像データに所定のディザ処理を施して出力画像データを生成し、この出力画像データに応じた画像表示を行う。
【００２２】
次に、画像処理装置１におけるディザ処理の全体的な流れについて、図２を参照しながら説明する。
【００２３】
図２は、本発明に係る画像処理ＩＣ１１の詳細を示すブロック図である。画像処理ＩＣ１１は、撮像部１０で得られる入力画像を構成する各画素に対して所定のディザ値を加算することにより、ディザ処理が施された出力画像を生成する半導体装置である。図２に示すように、画像処理ＩＣ１１は、撮像部１０等から入力される入力画像データであるＤＩにディザ処理を施し、出力画像データであるＤＯを生成し、出力する。
【００２４】
画像処理ＩＣ１１は、インタフェイス部２１と、レジスタ２２（第１レジスタ）と、レジスタ２３（第２レジスタ）と、セレクタ２４（第２セレクタ）と、セレクタ２５（第１セレクタ）と、フレームカウンタ２６と、選択カウンタ２７と、Ｘ方向カウンタ２８と、Ｙ方向カウンタ２９と、パターン選択部３０と、ディザ値加算器３１（加算器）と、オーバーフロー処理部３２と、を集積化して成る。
【００２５】
インタフェイス部２１は、画像処理ＩＣ１１の外部に設けられている装置との間で、制御信号の入出力を行う。本実施形態では、インタフェイス部２１は、外部接続されるＣＰＵ（Central Processing Unit）等の演算装置（不図示）に接続される。そして、後述するレジスタ２３に格納されているディザマトリクスの内容を書き換えるための、制御信号を受け付けるのに用いられる。
【００２６】
レジスタ２２は、画像処理装置１の生産時等に予め作成されたディザマトリクスを格納する記録装置である。レジスタ２３は、ユーザにより作成されたディザマトリクスを格納する記録装置である。レジスタ２３の内容は、インタフェイス部２１を介して入力される制御信号により、書き換え可能である。レジスタ２２及びレジスタ２３は、共に４つのレジスタを含むように構成されている。レジスタ２２に含まれるレジスタ２２−１〜レジスタ２２−４と、レジスタ２３に含まれるレジスタ２３−１〜レジスタ２３−４とは、１６値（＝４×４）を格納できる構成となっている。これにより、４×４のディザマトリクスに含まれる１６値を、各々のレジスタに格納できる。
【００２７】
図３は、レジスタ２２に格納されているディザマトリクスの一例を示した模式図である。例えば図３（ａ）に示すディザマトリクスがレジスタ２２−１に、図３（ｂ）に示すディザマトリクスがレジスタ２２−２に、図３（ｃ）に示すディザマトリクスがレジスタ２２−３に、図３（ｄ）に示すディザマトリクスがレジスタ２２−４に格納されている。図示の通り、図３（ａ）〜図３（ｄ）は、各々異なるディザパターンとされている。
【００２８】
ディザマトリクスは、４列（Ｘ方向の００〜０３）×４行（Ｙ方向の００〜０３）のサイズの構成である。各ディザ値は４ビットで表され、０〜１５の値を取る。なお図３に示す配置例は一般的なベイヤー型マトリクスであるが、これ以外の配置のディザマトリクスを用いる形態でもよい。
【００２９】
セレクタ２４は、セレクタ２４−１〜セレクタ２４−４の４つのセレクタを含むセレクタ群である。セレクタ２４は、レジスタ２２とレジスタ２３とのいずれか一方を選択し、セレクタ２５に接続する。
【００３０】
図２に示すように、セレクタ２４−１はレジスタ２２―１とレジスタ２３―１とに接続され、いずれか一方をセレクタ２５に接続する。また、セレクタ２４−２はレジスタ２２―２とレジスタ２３―２とに接続されている。セレクタ２４−３、セレクタ２４−４についても、同様の接続形態となっている。
【００３１】
セレクタ２４−１〜セレクタ２４−４の切り換えは、それぞれ個別に行うことが可能である。また、この切り換えは、例えば予め受け付けたユーザ指示（図示されていない制御用レジスタの格納値）等に基づいて行う。
【００３２】
つまりユーザは、予め用意されているディザマトリクスを用いてディザ処理を実施したい場合に、セレクタ２４の接続先をレジスタ２２へ切り換える。逆に、ユーザが作成したディザマトリクスを用いてディザ処理を実施したい場合に、セレクタ２４の接続先をレジスタ２３へ切り換える。
【００３３】
セレクタ２５は、セレクタ２４−１〜セレクタ２４−４のいずれか１つを選択し、パターン選択部３０に接続する。セレクタ２５は、いずれのセレクタ２４を選択するかを、選択カウンタ２７より送られてくる２ビットの制御信号に基づいて決定する。
【００３４】
セレクタ２５は、例えば、制御信号の値が「００」である場合に、セレクタ２４−１を選択して接続する。また、「０１」である場合に、セレクタ２４−２を選択して接続する。このように、制御信号の値と選択されるセレクタ２４が一対一の関係となるようにする。これによりパターン選択部３０は、セレクタ２５で選択されたセレクタ２４を介して、レジスタ２２またはレジスタ２３より、ディザマトリクスの読み込みが可能となる。
【００３５】
フレームカウンタ２６は、入力画像データ（ＤＩ）のフレーム数をカウントするカウンタである。フレームカウンタ２６は、新たなフレームの入力画像データが入力される度に、カウントアップを行う。そしてカウントアップを行う度に、カウントアップが行われたことを示すカウント信号を選択カウンタ２７へ送信する。
【００３６】
選択カウンタ２７は、フレームカウンタ２６より送られてくるカウント信号に基づいて、２ビットの制御信号を生成してセレクタ２５へ送信する。より具体的には、選択カウンタ２７は予め、閾値Ａを入力しておく。そしてフレームカウンタ２６よりカウント信号が入力される度に、入力回数が所定の閾値Ａを超えるか否かを判定する。
【００３７】
閾値Ａを超えない場合、入力回数をインクリメントする。閾値Ａを超える場合、入力回数を初期化するとともに、２ビットの制御信号をセレクタ２５へ送信する。この際、前回送信した制御信号の値をインクリメントした制御信号を送信する。
【００３８】
例えば、前回送信した制御信号が「００」であった場合、「０１」を送信する。また、前回送信した制御信号が「０３」であった場合、「００」を送信する。これにより、セレクタ２５が、セレクタ２４−１〜セレクタ２４−４のいずれを選択するかを、入力画像データの入力フレーム数に基づいて切り換えることが可能である。
【００３９】
なお、上記の閾値Ａは、例えば８ビットの値であり、０〜２５５の範囲でユーザが設定可能である。閾値Ａは、予め不図示のレジスタ等に記録されている。或いは、インタフェイス部２１を介して、選択カウンタ２７へ入力される形態でもよい。
【００４０】
これによりユーザは、閾値Ａを変更することにより、セレクタ２５が切り換えを行う間隔、ひいてはディザマトリクスのパターン変更間隔を、調整することが可能である。つまり閾値Ａが少ないほどパターン変更の頻繁が上がり、大きいほど頻度が下がる。
【００４１】
Ｘ方向カウンタ２８及びＹ方向カウンタ２９は、ディザマトリクス内に含まれるディザ値の中から、使用するディザ値の座標を決定するための２ビットのカウンタである。
【００４２】
Ｘ方向カウンタ２８は、入力画像データの１画素に対するディザ値加算が完了する度に、カウントアップする。より具体的には、「００」、「０１」、「０２」、「０３」、「００」と、４つの値をループするようにカウントアップする。そしてカウントアップの度に、カウント値をパターン選択部３０へ送る。
【００４３】
Ｙ方向カウンタ２９は、入力画像データの１ラインに対するディザ値加算が完了する度に、カウントアップする。Ｘ方向カウンタ２８と同様、４つの値をループするようにカウントアップする。そしてカウントアップの度に、カウント値をパターン選択部３０へ送る。
【００４４】
パターン選択部３０は、Ｘ方向カウンタ２８より送られてくるカウント値を列座標、Ｙ方向カウンタ２９より送られてくるカウント値を行座標とし、ディザマトリクスより読み出すディザ値の座標を決定し、ディザ値を読み出す。
【００４５】
ディザ値加算器３１は、パターン選択部３０により読み出されたディザ値を、入力画像データの１画素に対して加算する。例えば入力画像データの各画素が１２ビットデータである場合、この下位４ビットに対して、読み出されたディザ値を加算する。そして加算が行われたデータを、オーバーフロー処理部３２へ出力する。
【００４６】
オーバーフロー処理部３２は、ディザ値加算器３１による加算処理がなされたデータがオーバーフローを起こした場合に、データを最大値に丸め込む処理を行う。より具体的には、例えば入力画像データの各画素が１２ビットデータである場合に、加算処理によって１３ビットまであふれてしまう可能性がある。この場合に、１２ビット全てが「１」であるデータに変換し、出力画像データを生成する。なお、オーバーフローが発生していない場合は、データのスルーを行う。
【００４７】
以上に説明したＸ方向カウンタ２８〜ディザ値加算器３１により実施されるディザ値加算処理の具体例について、図３及び図４を用いて説明する。図４は、入力画像データを画素単位で示した模式図である。図４の１ブロックが１画素に相当する。なお以下の説明では、図３（ａ）に示すディザマトリクスを使用してディザ値加算を行う場合の例を示す。
【００４８】
図３（ａ）に示すディザマトリクスの、４列４行の各座標から、Ｘ方向カウンタ２８及びＹ方向カウンタ２９のカウンタ値に応じて、ディザ値が順次読み出される。初期状態では、Ｘ方向カウンタ２８が「００」、Ｙ方向カウンタ２９が「００」であるため、ディザマトリクスの００列００行のディザ値が読み出されることとなる。
【００４９】
まず、図４の１ライン目の左端の画素に対して、ディザマトリクスの００列００行のディザ値「０」が加算される。加算後、Ｘ方向カウンタ２８がインクリメントされ、「０１」となる。次に、加算が行われた右隣の画素が加算対象となる。上記のインクリメントが行われたため、ディザマトリクスの０１列００行のディザ値「８」が、対象の画素に加算される。
【００５０】
以降はこの繰り返しにより、１ライン目の画素に対して、０２列００行のディザ値「２」、０３列００行のディザ値「１０」、００列００行のディザ値「０」・・・のように、ディザ値の加算が順次行われる。
【００５１】
１ライン目のディザ値加算が完了すると、Ｙ方向カウンタ２９がインクリメントされるとともに、Ｘ方向カウンタ２８が初期化される。
【００５２】
これにより、２ライン目の画素に対して、ディザ値の加算が行われる。まず、２ライン目の左端の画素に対して、ディザマトリクスの００列０１行のディザ値「１２」が加算される。加算後、Ｘ方向カウンタ２８がインクリメントされ、「０１」となる。次に、加算が行われた右隣の画素が加算対象となる。上記のインクリメントが行われたため、ディザマトリクスの０１列０１行のディザ値「４」が、対象の画素に加算される。
【００５３】
以降はこの繰り返しにより、２ライン目の画素に対して、０２列０１行のディザ値「１４」、０３列０１行のディザ値「６」、００列０１行のディザ値「１２」・・・のように、ディザ値の加算が順次行われる。
【００５４】
４ライン目の右端の画素まで加算処理が完了すると、Ｘ方向カウンタ２８及びＹ方向カウンタ２９が共に初期化される。これにより、５ライン目の画素に対して、００列００行のディザ値「０」、０１列００行のディザ値「８」、０２列００行のディザ値「２」、０３列００行のディザ値「１０」、００列００行のディザ値「０」・・・のように、ディザ値の加算が順次行われる。
【００５５】
以上に説明した本実施形態によれば、異なるディザパターンのディザマトリクスをレジスタ２２及びレジスタ２３に複数格納し、入力画像データの入力フレーム数に基づいて、所定間隔でディザマトリクスを切り換えてディザ値加算を行う。これにより、出力部１２に含まれる表示装置の焼き付きを防止するとともに、ディザ処理の結果がノイズとして視認される確率を低減することができる。
＜その他の変形例＞
【００５６】
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【００５７】
また上記の実施形態では、ディザ値のビット数として４ビット、入力画像データ及び出力画像データのビット数として１２ビットを例に説明を行っているが、これ以外のビット数を用いる形態でもよい。また、ディザ値加算後に画像データのビット数を削減する場合のように、入力画像データと出力画像データとのビット数が異なる処理形態においても、本発明を適応することが可能である。
【００５８】
また本発明の画像処理装置としては、例えばテレビジョン装置、ハードディスクレコーダ、ビデオカメラ等の装置のほか、インターネットを介して提供される画像コンテンツの再生機能を備えたパーソナルコンピュータ等を用いることができる。
【産業上の利用可能性】
【００５９】
本発明は、入力画像データにディザ処理を施して出力画像データを生成する画像処理回路、これを集積化して成る半導体装置、並びに、これを用いた画像処理装置において、表示装置の焼き付きを防止するとともに、出力画像の視認性を高める上で有用な技術である。
【符号の説明】
【００６０】
１ 画像処理装置
１０ 撮像部（画像入力部）
１１ 画像処理ＩＣ（半導体装置）
１２ 出力部
２１ インタフェイス部
２２ レジスタ（第１レジスタ）
２３ レジスタ（第２レジスタ）
２４ セレクタ（第２セレクタ）
２５ セレクタ（第１セレクタ）
２６ フレームカウンタ
２７ 選択カウンタ
２８ Ｘ方向カウンタ
２９ Ｙ方向カウンタ
３０ パターン選択部
３１ ディザ値加算器（加算器）
３２ オーバーフロー処理部
【技術分野】
【０００１】
本発明は、画像処理回路、これを集積化して成る半導体装置、並びに、これを用いた画像処理装置に関するものである。
【背景技術】
【０００２】
従来より、疑似中間調表現の手法の１つとして、ディザ法が知られている。ディザ法は、画素当たりのビット長を増やさずに、擬似的に階調数を増やす手法である。ディザ法では、ディザマトリクスと呼ばれるマトリクスを用いて、画像の各画素に対してビット演算処理を施す。
【０００３】
ディザ法の特徴として、ディザマトリクスが大きくなれば、表現できる階調数が増える一方、解像度が下がることがあげられる。このため、高解像度と高階調性とを両立させるため、ベイヤー型のディザマトリクスを使用した装置が開示・提案されている（例えば特許文献１や特許文献２を参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−７８０５９号公報
【特許文献２】特開２００２−２３２７１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、ディザマトリクスは、そのパターンが固定である場合、ＬＣＤ（Liquid Crystal Display）等の表示装置に焼き付きを起こしてしまうことがあった。また、パターンが固定である場合、ユーザがディザパターンを目視しやすく、ノイズのように感じられることがあった。
【０００６】
本発明は、本願の発明者により見出された上記の問題点に鑑み、画像データに対してディザ処理を行う画像処理回路であって、表示装置の焼き付きを防止するとともに、画像の視認性を向上させることが可能な画像処理回路、これを集積化して成る半導体装置、並びに、これを用いた画像処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明に係る画像処理回路は、ディザ処理に用いられるディザマトリクスを複数格納したレジスタと、入力画像データのフレーム数をカウントするフレームカウンタと、前記フレームカウンタのカウント数に基づいて、前記複数のディザマトリクスのいずれか１つを選択する第１セレクタと、前記第１セレクタで選択されたディザマトリクスを用いて前記入力画像データにディザ値を加算する加算器と有する構成（第１の構成）とされている。
【０００８】
なお、上記第１の構成から成る画像処理回路は、前記レジスタに格納するディザマトリクスのディザパターンの入力を受け付けるインタフェイス部をさらに有する構成（第２の構成）にするとよい。
【０００９】
また、上記第２の構成から成る画像処理回路は、前記第１セレクタが、前記フレームカウンタのカウント数が予め定められたカウント数に達した場合に、選択対象とするディザマトリクスを切り換え、前記インタフェイス部は、前記切り換えを行うカウント数の入力を受け付ける構成（第３の構成）にするとよい。
【００１０】
また、上記第３の構成から成る画像処理回路は、前記レジスタが、予め定められたディザマトリクスを格納する第１レジスタと、前記インタフェイス部を介して入力されるディザマトリクスを格納する第２レジスタとを含み、前記画像処理回路は、前記第１レジスタと前記第２レジスタとのいずれか１つを選択する第２セレクタをさらに有する構成（第４の構成）にするとよい。
【００１１】
また、上記第４の構成から成る画像処理回路は、前記インタフェイス部が、前記第１レジスタと前記第２レジスタとのいずれを前記第２セレクタが選択するかに関する指示命令が入力される構成（第５の構成）にするとよい。
【００１２】
また、上記第５の構成から成る画像処理回路は、前記第１レジスタが、ディザパターンが異なる複数のベイヤー型ディザマトリクスを予め格納している構成（第６の構成）にするとよい。
【００１３】
また、本発明に係る半導体装置は、上記第１〜第６いずれかの構成から成る画像処理回路を集積化した構成（第７の構成）とされている。
【００１４】
また、本発明に係る画像処理装置は、上記第７の構成から成る半導体装置と、前記半導体装置に前記入力画像データを供給する画像入力部と、を有する構成（第８の構成）とされている。
【発明の効果】
【００１５】
本発明によれば、表示装置の焼き付きを防止するとともに、画像の視認性を向上させることが可能な画像処理回路、及びこれを集積化して成る半導体装置、並びに、これを用いた画像処理装置を提供することが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明に係る画像処理装置を示すブロック図
【図２】本発明に係る画像処理回路を示すブロック図
【図３】ディザマトリクスの構成例を示す模式図
【図４】画像データにディザ処理がなされる順序を示す模式図
【発明を実施するための形態】
【００１７】
図１は、本発明に係る画像処理装置１を示すブロック図である。画像処理装置１は、撮像部１０（画像入力部）と、画像処理ＩＣ１１と、出力部１２とを有する。
【００１８】
撮像部１０は、所定のレンズ群や撮像素子、例えばＣＭＯＳ（Complementary Metal-Oxide Semiconductor）センサやＣＣＤ（Charge Coupled Devices）センサ等を備えており、被写体の光学像を結像させることで被写体の撮像処理、例えば３０フレーム毎秒の動画撮像を行う。なお、撮像部１０で生成された入力画像データは、画像処理ＩＣ１１に逐次出力される。なお、入力画像データの生成手段は、撮像部１０に限定されるものではなく、その他の画像入力部（メディア再生装置や放送受信装置など）を用いても構わない。
【００１９】
画像処理ＩＣ１１は、撮像部１０からの入力画像データに、ディザ処理を施して出力画像データを生成する。画像処理ＩＣ１１で生成された出力画像データは、出力部１２に逐次出力される。なお、画像処理ＩＣ１１が実施するディザ処理の詳細については後述する。
【００２０】
出力部１２は、ＬＣＤ（Liquid Crystal Display）等のディスプレイ（例えば、車載モニタ）を備えており、輝度変換処理部１１によってディザ処理のなされた出力画像データを逐次表示する。
【００２１】
上記構成から成る画像処理装置１は、撮像部１０で得られた入力画像データに所定のディザ処理を施して出力画像データを生成し、この出力画像データに応じた画像表示を行う。
【００２２】
次に、画像処理装置１におけるディザ処理の全体的な流れについて、図２を参照しながら説明する。
【００２３】
図２は、本発明に係る画像処理ＩＣ１１の詳細を示すブロック図である。画像処理ＩＣ１１は、撮像部１０で得られる入力画像を構成する各画素に対して所定のディザ値を加算することにより、ディザ処理が施された出力画像を生成する半導体装置である。図２に示すように、画像処理ＩＣ１１は、撮像部１０等から入力される入力画像データであるＤＩにディザ処理を施し、出力画像データであるＤＯを生成し、出力する。
【００２４】
画像処理ＩＣ１１は、インタフェイス部２１と、レジスタ２２（第１レジスタ）と、レジスタ２３（第２レジスタ）と、セレクタ２４（第２セレクタ）と、セレクタ２５（第１セレクタ）と、フレームカウンタ２６と、選択カウンタ２７と、Ｘ方向カウンタ２８と、Ｙ方向カウンタ２９と、パターン選択部３０と、ディザ値加算器３１（加算器）と、オーバーフロー処理部３２と、を集積化して成る。
【００２５】
インタフェイス部２１は、画像処理ＩＣ１１の外部に設けられている装置との間で、制御信号の入出力を行う。本実施形態では、インタフェイス部２１は、外部接続されるＣＰＵ（Central Processing Unit）等の演算装置（不図示）に接続される。そして、後述するレジスタ２３に格納されているディザマトリクスの内容を書き換えるための、制御信号を受け付けるのに用いられる。
【００２６】
レジスタ２２は、画像処理装置１の生産時等に予め作成されたディザマトリクスを格納する記録装置である。レジスタ２３は、ユーザにより作成されたディザマトリクスを格納する記録装置である。レジスタ２３の内容は、インタフェイス部２１を介して入力される制御信号により、書き換え可能である。レジスタ２２及びレジスタ２３は、共に４つのレジスタを含むように構成されている。レジスタ２２に含まれるレジスタ２２−１〜レジスタ２２−４と、レジスタ２３に含まれるレジスタ２３−１〜レジスタ２３−４とは、１６値（＝４×４）を格納できる構成となっている。これにより、４×４のディザマトリクスに含まれる１６値を、各々のレジスタに格納できる。
【００２７】
図３は、レジスタ２２に格納されているディザマトリクスの一例を示した模式図である。例えば図３（ａ）に示すディザマトリクスがレジスタ２２−１に、図３（ｂ）に示すディザマトリクスがレジスタ２２−２に、図３（ｃ）に示すディザマトリクスがレジスタ２２−３に、図３（ｄ）に示すディザマトリクスがレジスタ２２−４に格納されている。図示の通り、図３（ａ）〜図３（ｄ）は、各々異なるディザパターンとされている。
【００２８】
ディザマトリクスは、４列（Ｘ方向の００〜０３）×４行（Ｙ方向の００〜０３）のサイズの構成である。各ディザ値は４ビットで表され、０〜１５の値を取る。なお図３に示す配置例は一般的なベイヤー型マトリクスであるが、これ以外の配置のディザマトリクスを用いる形態でもよい。
【００２９】
セレクタ２４は、セレクタ２４−１〜セレクタ２４−４の４つのセレクタを含むセレクタ群である。セレクタ２４は、レジスタ２２とレジスタ２３とのいずれか一方を選択し、セレクタ２５に接続する。
【００３０】
図２に示すように、セレクタ２４−１はレジスタ２２―１とレジスタ２３―１とに接続され、いずれか一方をセレクタ２５に接続する。また、セレクタ２４−２はレジスタ２２―２とレジスタ２３―２とに接続されている。セレクタ２４−３、セレクタ２４−４についても、同様の接続形態となっている。
【００３１】
セレクタ２４−１〜セレクタ２４−４の切り換えは、それぞれ個別に行うことが可能である。また、この切り換えは、例えば予め受け付けたユーザ指示（図示されていない制御用レジスタの格納値）等に基づいて行う。
【００３２】
つまりユーザは、予め用意されているディザマトリクスを用いてディザ処理を実施したい場合に、セレクタ２４の接続先をレジスタ２２へ切り換える。逆に、ユーザが作成したディザマトリクスを用いてディザ処理を実施したい場合に、セレクタ２４の接続先をレジスタ２３へ切り換える。
【００３３】
セレクタ２５は、セレクタ２４−１〜セレクタ２４−４のいずれか１つを選択し、パターン選択部３０に接続する。セレクタ２５は、いずれのセレクタ２４を選択するかを、選択カウンタ２７より送られてくる２ビットの制御信号に基づいて決定する。
【００３４】
セレクタ２５は、例えば、制御信号の値が「００」である場合に、セレクタ２４−１を選択して接続する。また、「０１」である場合に、セレクタ２４−２を選択して接続する。このように、制御信号の値と選択されるセレクタ２４が一対一の関係となるようにする。これによりパターン選択部３０は、セレクタ２５で選択されたセレクタ２４を介して、レジスタ２２またはレジスタ２３より、ディザマトリクスの読み込みが可能となる。
【００３５】
フレームカウンタ２６は、入力画像データ（ＤＩ）のフレーム数をカウントするカウンタである。フレームカウンタ２６は、新たなフレームの入力画像データが入力される度に、カウントアップを行う。そしてカウントアップを行う度に、カウントアップが行われたことを示すカウント信号を選択カウンタ２７へ送信する。
【００３６】
選択カウンタ２７は、フレームカウンタ２６より送られてくるカウント信号に基づいて、２ビットの制御信号を生成してセレクタ２５へ送信する。より具体的には、選択カウンタ２７は予め、閾値Ａを入力しておく。そしてフレームカウンタ２６よりカウント信号が入力される度に、入力回数が所定の閾値Ａを超えるか否かを判定する。
【００３７】
閾値Ａを超えない場合、入力回数をインクリメントする。閾値Ａを超える場合、入力回数を初期化するとともに、２ビットの制御信号をセレクタ２５へ送信する。この際、前回送信した制御信号の値をインクリメントした制御信号を送信する。
【００３８】
例えば、前回送信した制御信号が「００」であった場合、「０１」を送信する。また、前回送信した制御信号が「０３」であった場合、「００」を送信する。これにより、セレクタ２５が、セレクタ２４−１〜セレクタ２４−４のいずれを選択するかを、入力画像データの入力フレーム数に基づいて切り換えることが可能である。
【００３９】
なお、上記の閾値Ａは、例えば８ビットの値であり、０〜２５５の範囲でユーザが設定可能である。閾値Ａは、予め不図示のレジスタ等に記録されている。或いは、インタフェイス部２１を介して、選択カウンタ２７へ入力される形態でもよい。
【００４０】
これによりユーザは、閾値Ａを変更することにより、セレクタ２５が切り換えを行う間隔、ひいてはディザマトリクスのパターン変更間隔を、調整することが可能である。つまり閾値Ａが少ないほどパターン変更の頻繁が上がり、大きいほど頻度が下がる。
【００４１】
Ｘ方向カウンタ２８及びＹ方向カウンタ２９は、ディザマトリクス内に含まれるディザ値の中から、使用するディザ値の座標を決定するための２ビットのカウンタである。
【００４２】
Ｘ方向カウンタ２８は、入力画像データの１画素に対するディザ値加算が完了する度に、カウントアップする。より具体的には、「００」、「０１」、「０２」、「０３」、「００」と、４つの値をループするようにカウントアップする。そしてカウントアップの度に、カウント値をパターン選択部３０へ送る。
【００４３】
Ｙ方向カウンタ２９は、入力画像データの１ラインに対するディザ値加算が完了する度に、カウントアップする。Ｘ方向カウンタ２８と同様、４つの値をループするようにカウントアップする。そしてカウントアップの度に、カウント値をパターン選択部３０へ送る。
【００４４】
パターン選択部３０は、Ｘ方向カウンタ２８より送られてくるカウント値を列座標、Ｙ方向カウンタ２９より送られてくるカウント値を行座標とし、ディザマトリクスより読み出すディザ値の座標を決定し、ディザ値を読み出す。
【００４５】
ディザ値加算器３１は、パターン選択部３０により読み出されたディザ値を、入力画像データの１画素に対して加算する。例えば入力画像データの各画素が１２ビットデータである場合、この下位４ビットに対して、読み出されたディザ値を加算する。そして加算が行われたデータを、オーバーフロー処理部３２へ出力する。
【００４６】
オーバーフロー処理部３２は、ディザ値加算器３１による加算処理がなされたデータがオーバーフローを起こした場合に、データを最大値に丸め込む処理を行う。より具体的には、例えば入力画像データの各画素が１２ビットデータである場合に、加算処理によって１３ビットまであふれてしまう可能性がある。この場合に、１２ビット全てが「１」であるデータに変換し、出力画像データを生成する。なお、オーバーフローが発生していない場合は、データのスルーを行う。
【００４７】
以上に説明したＸ方向カウンタ２８〜ディザ値加算器３１により実施されるディザ値加算処理の具体例について、図３及び図４を用いて説明する。図４は、入力画像データを画素単位で示した模式図である。図４の１ブロックが１画素に相当する。なお以下の説明では、図３（ａ）に示すディザマトリクスを使用してディザ値加算を行う場合の例を示す。
【００４８】
図３（ａ）に示すディザマトリクスの、４列４行の各座標から、Ｘ方向カウンタ２８及びＹ方向カウンタ２９のカウンタ値に応じて、ディザ値が順次読み出される。初期状態では、Ｘ方向カウンタ２８が「００」、Ｙ方向カウンタ２９が「００」であるため、ディザマトリクスの００列００行のディザ値が読み出されることとなる。
【００４９】
まず、図４の１ライン目の左端の画素に対して、ディザマトリクスの００列００行のディザ値「０」が加算される。加算後、Ｘ方向カウンタ２８がインクリメントされ、「０１」となる。次に、加算が行われた右隣の画素が加算対象となる。上記のインクリメントが行われたため、ディザマトリクスの０１列００行のディザ値「８」が、対象の画素に加算される。
【００５０】
以降はこの繰り返しにより、１ライン目の画素に対して、０２列００行のディザ値「２」、０３列００行のディザ値「１０」、００列００行のディザ値「０」・・・のように、ディザ値の加算が順次行われる。
【００５１】
１ライン目のディザ値加算が完了すると、Ｙ方向カウンタ２９がインクリメントされるとともに、Ｘ方向カウンタ２８が初期化される。
【００５２】
これにより、２ライン目の画素に対して、ディザ値の加算が行われる。まず、２ライン目の左端の画素に対して、ディザマトリクスの００列０１行のディザ値「１２」が加算される。加算後、Ｘ方向カウンタ２８がインクリメントされ、「０１」となる。次に、加算が行われた右隣の画素が加算対象となる。上記のインクリメントが行われたため、ディザマトリクスの０１列０１行のディザ値「４」が、対象の画素に加算される。
【００５３】
以降はこの繰り返しにより、２ライン目の画素に対して、０２列０１行のディザ値「１４」、０３列０１行のディザ値「６」、００列０１行のディザ値「１２」・・・のように、ディザ値の加算が順次行われる。
【００５４】
４ライン目の右端の画素まで加算処理が完了すると、Ｘ方向カウンタ２８及びＹ方向カウンタ２９が共に初期化される。これにより、５ライン目の画素に対して、００列００行のディザ値「０」、０１列００行のディザ値「８」、０２列００行のディザ値「２」、０３列００行のディザ値「１０」、００列００行のディザ値「０」・・・のように、ディザ値の加算が順次行われる。
【００５５】
以上に説明した本実施形態によれば、異なるディザパターンのディザマトリクスをレジスタ２２及びレジスタ２３に複数格納し、入力画像データの入力フレーム数に基づいて、所定間隔でディザマトリクスを切り換えてディザ値加算を行う。これにより、出力部１２に含まれる表示装置の焼き付きを防止するとともに、ディザ処理の結果がノイズとして視認される確率を低減することができる。
＜その他の変形例＞
【００５６】
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【００５７】
また上記の実施形態では、ディザ値のビット数として４ビット、入力画像データ及び出力画像データのビット数として１２ビットを例に説明を行っているが、これ以外のビット数を用いる形態でもよい。また、ディザ値加算後に画像データのビット数を削減する場合のように、入力画像データと出力画像データとのビット数が異なる処理形態においても、本発明を適応することが可能である。
【００５８】
また本発明の画像処理装置としては、例えばテレビジョン装置、ハードディスクレコーダ、ビデオカメラ等の装置のほか、インターネットを介して提供される画像コンテンツの再生機能を備えたパーソナルコンピュータ等を用いることができる。
【産業上の利用可能性】
【００５９】
本発明は、入力画像データにディザ処理を施して出力画像データを生成する画像処理回路、これを集積化して成る半導体装置、並びに、これを用いた画像処理装置において、表示装置の焼き付きを防止するとともに、出力画像の視認性を高める上で有用な技術である。
【符号の説明】
【００６０】
１ 画像処理装置
１０ 撮像部（画像入力部）
１１ 画像処理ＩＣ（半導体装置）
１２ 出力部
２１ インタフェイス部
２２ レジスタ（第１レジスタ）
２３ レジスタ（第２レジスタ）
２４ セレクタ（第２セレクタ）
２５ セレクタ（第１セレクタ）
２６ フレームカウンタ
２７ 選択カウンタ
２８ Ｘ方向カウンタ
２９ Ｙ方向カウンタ
３０ パターン選択部
３１ ディザ値加算器（加算器）
３２ オーバーフロー処理部
【特許請求の範囲】
【請求項１】
ディザ処理に用いられるディザマトリクスを複数格納したレジスタと、
入力画像データのフレーム数をカウントするフレームカウンタと、
前記フレームカウンタのカウント数に基づいて、前記複数のディザマトリクスのいずれか１つを選択する第１セレクタと、
前記第１セレクタで選択されたディザマトリクスを用いて前記入力画像データにディザ値を加算する加算器とを有することを特徴とする画像処理回路。
【請求項２】
前記レジスタに格納するディザマトリクスのディザパターンの入力を受け付けるインタフェイス部をさらに有することを特徴とする請求項１に記載の画像処理回路。
【請求項３】
前記第１セレクタは、前記フレームカウンタのカウント数が予め定められたカウント数に達した場合に、選択対象とするディザマトリクスを切り換え、
前記インタフェイス部は、前記切り換えを行うカウント数の入力を受け付けることを特徴とする請求項２に記載の画像処理回路。
【請求項４】
前記レジスタは、予め定められたディザマトリクスを格納する第１レジスタと、前記インタフェイス部を介して入力されるディザマトリクスを格納する第２レジスタとを含み、
前記画像処理回路は、前記第１レジスタと前記第２レジスタとのいずれか１つを選択する第２セレクタをさらに有することを特徴とする請求項３に記載の画像処理回路。
【請求項５】
前記インタフェイス部は、前記第１レジスタと前記第２レジスタとのいずれを前記第２セレクタが選択するかに関する指示命令が入力されることを特徴とする請求項４に記載の画像処理回路。
【請求項６】
前記第１レジスタは、ディザパターンが異なる複数のベイヤー型ディザマトリクスを予め格納していることを特徴とする請求項５に記載の画像処理回路。
【請求項７】
請求項１〜請求項６のいずれか一項に記載の画像処理回路を集積化したことを特徴とする半導体装置。
【請求項８】
請求項７に記載の半導体装置と、前記半導体装置に前記入力画像データを供給する画像入力部と、を有することを特徴とする画像処理装置。
【請求項１】
ディザ処理に用いられるディザマトリクスを複数格納したレジスタと、
入力画像データのフレーム数をカウントするフレームカウンタと、
前記フレームカウンタのカウント数に基づいて、前記複数のディザマトリクスのいずれか１つを選択する第１セレクタと、
前記第１セレクタで選択されたディザマトリクスを用いて前記入力画像データにディザ値を加算する加算器とを有することを特徴とする画像処理回路。
【請求項２】
前記レジスタに格納するディザマトリクスのディザパターンの入力を受け付けるインタフェイス部をさらに有することを特徴とする請求項１に記載の画像処理回路。
【請求項３】
前記第１セレクタは、前記フレームカウンタのカウント数が予め定められたカウント数に達した場合に、選択対象とするディザマトリクスを切り換え、
前記インタフェイス部は、前記切り換えを行うカウント数の入力を受け付けることを特徴とする請求項２に記載の画像処理回路。
【請求項４】
前記レジスタは、予め定められたディザマトリクスを格納する第１レジスタと、前記インタフェイス部を介して入力されるディザマトリクスを格納する第２レジスタとを含み、
前記画像処理回路は、前記第１レジスタと前記第２レジスタとのいずれか１つを選択する第２セレクタをさらに有することを特徴とする請求項３に記載の画像処理回路。
【請求項５】
前記インタフェイス部は、前記第１レジスタと前記第２レジスタとのいずれを前記第２セレクタが選択するかに関する指示命令が入力されることを特徴とする請求項４に記載の画像処理回路。
【請求項６】
前記第１レジスタは、ディザパターンが異なる複数のベイヤー型ディザマトリクスを予め格納していることを特徴とする請求項５に記載の画像処理回路。
【請求項７】
請求項１〜請求項６のいずれか一項に記載の画像処理回路を集積化したことを特徴とする半導体装置。
【請求項８】
請求項７に記載の半導体装置と、前記半導体装置に前記入力画像データを供給する画像入力部と、を有することを特徴とする画像処理装置。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１２−２２０７１８（Ｐ２０１２−２２０７１８Ａ）
【公開日】平成２４年１１月１２日（２０１２．１１．１２）
【国際特許分類】
【出願番号】特願２０１１−８６２５０（Ｐ２０１１−８６２５０）
【出願日】平成２３年４月８日（２０１１．４．８）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
【公開日】平成２４年１１月１２日（２０１２．１１．１２）
【国際特許分類】
【出願日】平成２３年４月８日（２０１１．４．８）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
[ Back to top ]