画像表示装置
【課題】a−Siゲートドライバ回路内臓の画像表示装置に於いて、ゲート線のスキャン切り替え機能等、複数種類のシフト方法を実現可能にする。
【解決手段】第1ゲートドライバ回路2は、各ゲートパルス出力段が外部信号DIRによりハイインピーダンス状態となることが可能で且つ単一方向に各ゲート線を走査する。第2ゲートドライバ回路3は、各ゲートパルス出力段が外部信号DIRによりハイインピーダンス状態となることが可能で且つ各ゲート線の走査が単一方向のゲートドライバ回路であって、第1ゲートドライバ回路2とはその走査方向が異なる。外部信号DIRによる制御により、第1及び第2ゲートドライバ回路2、3の内で、一方のゲートドライバ回路の動作時には、他方のゲートドライバ回路の各ゲートパルス出力段はハイインピーダンス状態にある。
【解決手段】第1ゲートドライバ回路2は、各ゲートパルス出力段が外部信号DIRによりハイインピーダンス状態となることが可能で且つ単一方向に各ゲート線を走査する。第2ゲートドライバ回路3は、各ゲートパルス出力段が外部信号DIRによりハイインピーダンス状態となることが可能で且つ各ゲート線の走査が単一方向のゲートドライバ回路であって、第1ゲートドライバ回路2とはその走査方向が異なる。外部信号DIRによる制御により、第1及び第2ゲートドライバ回路2、3の内で、一方のゲートドライバ回路の動作時には、他方のゲートドライバ回路の各ゲートパルス出力段はハイインピーダンス状態にある。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、アモルファスシリコンTFT(a−SiTFT)より構成されたゲートドライバ回路(以下、a−Siゲートドライバ回路とも言う。)を内蔵する画像表示装置の駆動技術に関する。
【背景技術】
【0002】
液晶パネルや有機ELディスプレイパネル等のゲートラインを駆動するための、a−SiTFTより構成されたシフトレジスタより成るゲートドライバICの構成例は、特許文献1の図2に、ブロック図として、提示されている。この回路構成では、(n−1)ステージのシフトレジスタの出力をnステージのシフトレジスタの入力としており、且つ、(n+1)ステージのシフトレジスタの出力を、nステージのシフトレジスタの出力をリセットするために使用している。
【0003】
【特許文献1】特開2004−246358号公報
【特許文献2】特開平11−265162号公報
【特許文献3】特開平11−133930号公報
【特許文献4】特開2000−75830号公報
【特許文献5】特開2004−157508号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
一般に走査方向切り替え機能(双方向スキャン)を画像表示パネルに実現する場合には、ゲートドライバ回路内の各ステージのシフトレジスタのシフト方向を切り替える回路機能を実現するか、又は、各シフトレジスタ出力段あるいはゲートパルス出力段(ゲートパルス出力段とは、シフトレジスタ出力信号を基にゲート線を駆動できるように低インピーダンス出力化したもの。)とゲート線との接続を物理的に切り替える必要がある。
【0005】
各ステージ間の接続配線を切り替える、又は、各シフトレジスタ出力段あるいはゲートパルス出力段とゲート線との接続を物理的に切り替えるには、a−SiTFTで構成される切り替えスイッチ回路を各々のステージに設置する必要性がある。
【0006】
ここで、図17は、特許文献1の図2の回路構成に、スキャン切り替え機能(双方向スキャン)を可能とするための切り替えスイッチ回路を追加した回路構成を示す図である(未公知技術:non-prior art)。
【0007】
図17に示す各切り替えスイッチ回路には正バイアス又は負バイアスがDC的に印加されるため、ある程度の時間以上だけ本回路を駆動していると、各切り替えスイッチ回路に使用するa−SiTFT素子の閾値電圧(Vth)のシフトにより、シフトレジスタ回路の動作マージンが減少する、あるいは、シフトレジスタ回路が動作しなくなる等の問題点が生じる。
【0008】
このDCバイアス印加によるTFT素子の閾値電圧(Vth)のシフトは、a−SiTFTにおいて特に顕著である。この様なa−SiTFTの進行性の劣化は、特許文献1の段落番号0018〜0021に於いても記載されている。
【0009】
以上により、特許文献1の図2に示された回路構成で、ゲートラインのスキャン切り替え機能を実現することは難しく、仮に実現する場合においても、a−SiTFT素子の閾値電圧(Vth)のシフトを補償する回路の追加が必ず必要であり、その分、ゲートドライバ回路の規模が大きくなると言う問題点があった。
【0010】
この様にゲートドライバ回路の回路規模が大きくなると、ゲートドライバ回路は画像表示パネルの周辺に配置されるため、画像表示パネルの額縁サイズが大きくなってしまうと言う問題点が生じる。
【0011】
この発明は斯かる技術上の問題認識を踏まえて成されたものであり、その目的は、a−Siゲートドライバ回路内臓の画像表示装置に於いて、単一方向の走査しかできないゲートドライバ回路を用いて、ゲートラインのスキャン切り替え機能等、複数種類のシフト方法を実現可能にする点にある。
【課題を解決するための手段】
【0012】
本発明の主題に係る画像表示装置は、何れも同一基板上に形成された、マトリックス上に配置された複数の画素と、前記マトリックスを規定する複数のゲート線及び複数のソース線と、当該ゲートドライバ回路の各ゲートパルス出力段が外部信号によりハイインピーダンス状態となることが可能で且つ単一方向に前記複数のゲート線を走査する第1ゲートドライバ回路と、当該ゲートドライバ回路の各ゲートパルス出力段が前記外部信号によりハイインピーダンス状態となることが可能で且つ前記複数のゲート線の走査が単一方向のゲートドライバ回路であって、前記第1ゲートドライバ回路とはその走査方向が異なる第2ゲートドライバ回路とを具備しており、前記第1ゲートドライバ回路の各ゲートパルス出力段と前記第2ゲートドライバ回路の対応する各ゲートパルス出力段とは対応する各ゲート線を介して互いに接続されており、前記外部信号による制御により、前記第1及び第2ゲートドライバ回路の内で、一方のゲートドライバ回路の動作時には、他方のゲートドライバ回路の各ゲートパルス出力段は前記ハイインピーダンス状態にあって、動作している一方のゲートドライバ回路による走査に影響しないことを特徴とする。
【0013】
以下、この発明の主題の様々な具体化を、添付図面を基に、その効果・利点と共に、詳述する。
【発明の効果】
【0014】
本発明の主題によれば、a−Siゲートドライバ回路内臓の画像表示装置に於いて、単一方向の走査しかできないゲートドライバ回路を用いて、ゲートラインのスキャン切り替え(例えばノーマルスキャンとリバーススキャン間の切り替え)を容易に実現することが出来る。
【発明を実施するための最良の形態】
【0015】
(実施の形態1)
本実施の形態の特徴点は、単一方向にゲート線を走査する第1ゲートドライバ回路を基板上に配置し、更に同一基板上に、単一方向にゲート線を走査する第2ゲートドライバ回路を第1ゲートドライバ回路とは異なる走査方向にゲート線を走査する様に配置することで、双方向走査を可能にしている点にある。以下、図面を参照しつつ、本実施の形態を詳述する。
【0016】
図1は、本実施の形態に係る液晶表示装置の構成を模式的に示すブロック図である。図1に於いて、画素アレイ1並びに第1及び第2ゲートドライバ回路2、3は、液晶パネルを成す一方の基板であるTFT基板に於けるガラス基板上に形成されている。しかも、第1及び第2ゲートドライバ回路2、3は、a−SiTFTを用いて構成されている。
【0017】
画素アレイ1は、m列×n行の画素4を構成する。当該画素アレイ1に於いては、一方の一端のゲート線G1は表示上部の先頭行に該当しており、他方の一端のゲート線Gnは表示下部の最終行に該当している。
【0018】
第1ゲートドライバ回路2は、画素アレイ1に於ける走査線数ないしは行数nに応じて、ゲート線G1に位置する画素4を開始行として、且つ、ゲート線Gnに位置する画素4を終了行として、表示上部から表示下部に向かう単一の方向に走査(スキャン)するn個のシフトレジスタSRC1〜SRCnを有する。図1では、図示の便宜上、各ゲート線Giと当該ゲート線Giに対応するシフトレジスタSRCiとの間に配置され且つ当該ゲート線Giをドライブするバッファ回路部は、省略されている(この点は、後述する第2ゲートドライバ回路3の図示化に於いても同一である)。各シフトレジスタSRC1〜SRCnの出力(ゲートパルス出力段)と各ゲート線G1〜Gnとの接続関係は、SROUT1−G1、SROUT2−G2、・・・、SROUTn−1−Gn−1、SROUTn―Gnの通りである。
【0019】
第2ゲートドライバ回路3は、画素アレイ1に於ける走査線数ないしは行数nに応じて、ゲート線Gnに位置する画素4を開始行として、且つ、ゲート線G1に位置する画素4を終了行として、表示下部から表示上部に向かう単一の方向(当該単一の走査方向は第1ゲートドライバ回路2の走査方向とは逆方向の関係にある。)に走査(スキャン)するn個のシフトレジスタSRC1〜SRCnを有する(各ゲート線Giをドライブするバッファ回路部は省略)。各シフトレジスタSRC1〜SRCnの出力(ゲートパルス出力段)と各ゲート線Gn〜G1との接続関係は、SROUT1−Gn、SROUT2−Gn−1、・・・、SROUTn−1−G2、SROUTn―G1の通りである。
【0020】
図1の例では、第1ゲートドライバ回路2及び第2ゲートドライバ回路3は画素アレイ1の左右にそれぞれ配置されているが、ゲートドライバ回路のシフトレジスタとゲート線との結線が既述の関係と同じであれば、両ゲートドライバ回路2、3の配置は左右反対でも良いし、あるいは、左右のどちらか一方に両ゲートドライバ回路2、3が配置されていても良い。
【0021】
ソースドライバ5は、周知の通り、m列のソース線S1〜Smを介して、画像データを画素アレイ1に書き込む回路である。
【0022】
又、電源回路6は、第1ゲートドライバ回路1及び第2ゲートドライバ回路2に電源電圧VDD、VSSを供給する。
【0023】
又、タイミング生成回路7は、周知の通り、垂直同期信号、水平同期信号、画像データ信号、ドットクロック信号等から、ソースドライバ5並びに第1及び第2ゲートドライバ回路2、3に必要なタイミングを生成する回路である。
【0024】
更に、制御信号切り替え回路8は、タイミング生成回路7から出力されるゲートドライバ回路に必要な複数の制御信号(非固定電圧の制御信号)を、スキャン方向切り替え信号DIR(外部信号)の論理に応じて、第1ゲートドライバ回路2及び第2ゲートドライバ回路3の内の何れか一方のゲートドライバ回路に接続(印加)し、他方のゲートドライバ回路の制御端子を固定電圧VSSに固定乃至は印加することが可能な切り替え回路である。即ち、制御信号切り替え回路8は、第1及び第2ゲートドライバ回路2、3への非固定電圧の制御信号の印加を外部信号DIRのレベルに応じて切替える機能を呈する。
【0025】
ここで、図3は、図1の制御信号切り替え回路8の一構成例を示すブロック図である。図3に示す制御信号切り替え回路8は、タイミング生成回路7から出力されるゲートドライバ回路に必要な複数の制御信号(CKV、CKVB、STV)の配線を、インバータ回路及び複数のAND回路で以って、第1ゲートドライバ回路2の系統と第2ゲートドライバ回路3の系統とに分離している。
【0026】
一般にタイミング生成回路はシリコントランジスタ等で形成されるため、タイミング生成回路の電源電圧は、a−SiTFTにより構成されるゲートドライバ回路の電源電圧(VDD−VSS間電圧は約30V)よりも小さいため(約1.5V〜3.3V)、制御信号切り替え回路8は、タイミング生成回路7から出力される制御信号(CKV、CKVB、STV)のH電圧及びL電圧のレベルを変更するレベルシフタを有する。
【0027】
ここで、制御信号切り替え回路8のレベルシフタは、シリコントランジスタ又は低温ポリシリコンTFT等の、閾値電圧(Vth)のシフトが少ないトランジスタで以って構成される。これに対して、ゲートドライバ回路は、閾値電圧(Vth)のシフトが比較的大きいa−SiTFTにより構成される。
【0028】
図4は、図3の回路とは異なる構成を有する制御信号切り替え回路8の別の構成例を示すブロック図である。図4の制御信号切り替え回路8は、タイミング生成回路7から出力されるゲートドライバ回路に必要な複数の制御信号(CKV、CKVB、STV)を先ずレベルシフトした上で、その後に複数の制御信号をアナログスイッチ10で以って切り替える構成を具備している。図4の各アナログスイッチ回路10は、回路11の様に、CMOSトランジスタによるスイッチ回路とインバータ回路とで構成される。
【0029】
以上の様に、制御信号切り替え回路8のレベルシフタは、制御信号の切り替えの前段部に配置されても良いし、あるいは、制御信号の切り替えの後段部に配置されても良い。
【0030】
次に、図1の液晶表示装置の動作について、記載する。
【0031】
図2は、図1の液晶表示装置の動作を示すタイミングチャートである。
【0032】
ここで、m列×n行の画素アレイ1の動作は、従来技術のそれと異なるところは無い。
【0033】
尚、図1は液晶表示装置を前提とした図であるが、本発明に係る画像表示装置としては、ゲート線を線順次走査する表示装置であれば良く、液晶に限らず、有機ELディスプレイやその他の表示装置であっても良い。
【0034】
又、ソースドライバ5及びタイミング生成回路7の動作も、従来技術に於けるソースドライバ及びタイミング生成回路の既知の動作と同じであるため、それらの説明を割愛する。
【0035】
図1の第1ゲートドライバ回路2自体の動作は、基本的に、従来技術、例えば特許文献1に記載されているゲートドライバ回路と同じ動作である。
【0036】
先ず、本実施の形態の中核部を成す制御信号切り替え回路8は、外部信号DIRのレベル(第1レベル)に応じて、第1ゲートドライバ回路2の制御信号端子(STV1、CKV1、CKVB1)に、タイミング生成回路7で生成・出力された複数の制御信号(STV、CKV、CKVB)を印加し、この印加のタイミングに応じて、第1ゲートドライバ回路2は、「一方のゲートドライバ回路」として動作状態となる。他方で、制御信号切り替え回路8は、外部信号DIRの上記レベルに応じて、第2ゲートドライバ回路3の制御信号端子(STV2、CKV2、CKVB2)の全部又は一部(図2の例では全部の制御信号端子)の電圧を、例えばゲートドライバ回路のグランドレベルに等しい固定電圧VSS(固定電圧VSSはa−SiTFTの閾値電圧よりも小さな電圧であれば良い。)に固定する。この制御信号端子への固定電圧の印加により、第2ゲートドライバ回路3の各シフトレジスタSRC1〜SRCnのゲートパルス出力段SROUT1〜SROUTnは何れもハイインピーダンス状態となって、第2ゲートドライバ回路3は、第1ゲートドライバ回路2の動作期間中、非動作状態にある「他方のゲートドライバ回路」となる。従って、第2ゲートドライバ回路3の各シフトレジスタSRC1〜SRCnのゲートパルス出力段SROUT1〜SROUTnは何れも、動作している第1ゲートドライバ回路2による、以下に記載の線順次走査に対して何等の影響をも及ぼさない。よって、第1ゲートドライバ回路2単独による画素アレイ1の線順次走査は次の通りとなる。
【0037】
先ず、第1ステージのシフトレジスタSRC1の出力段OUTは、制御信号の一つであるスタート信号STVの印加を受けて、出力パルスSROUT1を出力する。これにより、表示最上部のゲート線G1は走査される。
【0038】
尚、既述した通り、各ゲートパルス出力段SROUT1〜SROUTnは、対応するゲート線Giの容量を必要時間以内に充電することが可能なバッファアンプ(図示せず)を内蔵している。
【0039】
第2ステージのシフトレジスタSRC2の出力SROUT2は、第1ステージ出力SROUT1のシフトレジスタSRC2への入力を受けて出力される。
【0040】
第3ステージのシフトレジスタSRC3の出力SROUT3は、第2ステージ出力SROUT2のシフトレジスタSRC3への入力を受けて出力される。
【0041】
この様にして、各ステージのシフトレジスタSRC1〜SRCnの出力は前段のシフトレジスタの出力を受けて対応するゲート線に出力され、第nステージ出力SROUTn迄、順次に出力される。
【0042】
第1ステージ出力SROUT1は画素アレイ1の第1ゲート線G1に、 第2ステージ出力SROUT2は第2ゲート線G2に、・・・、第nステージ出力SROUTnは第nゲート線Gnに接続されており、制御信号切り替え回路8による切り替え制御によって、第1シフトレジスタ回路2に対してのみシフトクロック(CKV1、CKVB1)及びスタート信号STV1が入力されると、画素アレイ1の第1ゲート線G1から第nゲート線Gn迄が、順番に線順次走査され、画像が表示される。
【0043】
他方、外部信号DIRのレベルが第1レベルより第2レベルに反転すると、この反転に応じて、制御信号切り替え回路8は、第2ゲートドライバ回路3の制御信号端子(STV2、CKV2、CKVB2)に、タイミング生成回路7で生成・出力された複数の制御信号(STV、CKV、CKVB)を印加し、この印加のタイミングに応じて、第2ゲートドライバ回路3は、「一方のゲートドライバ回路」として動作状態となる。と同時に、制御信号切り替え回路8は、外部信号DIRの上記レベル反転に応じて、第1ゲートドライバ回路2の制御信号端子(STV1、CKV1、CKVB1)の全部又は一部(図2の例では全部の制御信号端子)の電圧を、例えばゲートドライバ回路のグランドレベルに等しい固定電圧VSSに固定する。この制御信号端子への固定電圧の印加により、今度は代わって、第1ゲートドライバ回路3の各シフトレジスタSRC1〜SRCnのゲートパルス出力段SROUT1〜SROUTnないしはバッファアンプ(図示せず)の何れもがハイインピーダンス状態となって、第1ゲートドライバ回路2は、第2ゲートドライバ回路3の動作期間中、非動作状態にある「他方のゲートドライバ回路」となる。従って、第1ゲートドライバ回路2の各シフトレジスタSRC1〜SRCnのゲートパルス出力段SROUT1〜SROUTnは何れも、動作している第2ゲートドライバ回路3による、以下に記載の線順次走査に対して何等の影響をも及ぼさない。よって、第2ゲートドライバ回路3単独による画素アレイ1の線順次走査は次の通りとなる。
【0044】
ここで、第2ゲートドライバ回路3は、図1に例示する通り、第1ゲートドライバ回路2と同様のシフトレジスタ回路で構成されている。第1ゲートドライバ回路2との相違点は、画素アレイ1の第1ゲート線G1とシフトレジスタ出力との接続が異なる点にある。つまり、第2ゲートドライバ回路3と画素アレイ1のゲート線との関係に於いては、第1ステージ出力SROUT1は第nゲート線Gnに、第2ステージ出力SROUT2は第(n−1)ゲート線Gn−1に、・・・、第nステージ出力SROUTnは第1ゲート線G1に各々接続されており、第2シフトレジスタ回路3に対してのみシフトクロック(CKV2、CKVB2)及びスタート信号STV2が入力されると、画素アレイ1の第nゲート線Gnから第1ゲート線G1迄、順番にゲート線が線順次走査され、画像が表示される。このときの画像は、第1ゲートドライバ回路2で走査した画像に対して倒立画像となる。
【0045】
本実施の形態に於けるアイディアは、画素アレイ1と同一基板上に、スキャン方向が互いに異なり且つ共に単一方向にシフトする複数個のシフトレジスタから成る第1及び第2ゲートドライバ回路2、3を配置する画像表示装置である点に、その特徴を有しており、シフトレジスタの回路構成はどの様に構成されても良いため、シフトクロック相数(1相又は3相等)は関係無い。本実施の形態では、便宜上、特許文献1と同じ2相クロックを採用している。
【0046】
既述の通り、第1ゲートドライバ回路2及び第2ゲートドライバ回路3共に、入力制御信号がVSS電圧レベルの場合には、シフトレジスタ回路が動作せず、その出力段に含まれるバッファアンプがハイインピーダンス状態となる構成となっている。
【0047】
制御信号切り替え回路8は、スキャン方向切り替え信号DIRに応じて、出力される、ゲートドライバ回路に必要な複数の制御信号を、第1ゲートドライバ回路2及び第2ゲートドライバ回路3の何れか一方に接続し、他方のゲートドライバ回路を固定電圧VSSに固定することが可能な制御信号切り替え回路である。図3の構成例では、スキャン方向切り替え信号DIRのレベルがLレベルである時に、第1ゲートドライバ回路2に制御信号を、第2ゲートドライバ回路3に固定電圧VSSを入力し、その結果、正常画像動作となり、逆に、スキャン方向切り替え信号DIRのレベルがHレベルである時に、第1ゲートドライバ回路2に固定電圧VSSを、第2ゲートドライバ回路3に制御信号を入力し、その結果、画像表示装置は倒立画像動作となる。
【0048】
図4の制御信号切り替え回路8も同じ動作を行う。
【0049】
<本実施の形態の効果>
スキャン方向を切り替えることが可能な画像表示装置でありながら、ゲートドライバ回路2、3を構成するa−SiTFTのゲート電極に正バイアス又は負バイアスがDC的に印加されない回路であるため、高い信頼性を確保することが出来る。
【0050】
又、図17に示した様なスキャン切り替え機能のための切り替えスイッチ及び切り替えスイッチのTFT素子の閾値電圧(Vth)シフトを補償する回路が無い分、基板の片側に配置するゲートドライバ回路の回路面積は小さくなるため、表示パネルの外形に対して表示エリアをセンター位置に配置することが可能となる。又、表示エリアを外形サイズの中心に配置することを前提とし、左右の額縁サイズを同じとすると、狭額縁を実現することが出来る。
【0051】
(実施の形態2)
本実施の形態は、実施の形態1の画像表示装置に対して、電源切り替え回路を追加した点にある。この電源切り替え回路は、第1及び第2ゲートドライバ回路用の電源回路の電源電圧を、第1及び第2ゲートドライバ回路の内で動作状態に制御される一方のゲートドライバ回路に対して印加する様に、上記電源電圧を外部信号に応じて切替える。他方で、電源切り替え回路は、動作しない様に制御される他方のゲートドライバ回路に対しては、上記外部信号に応じて、その電源の全部又は一部をゲートドライバ回路のGND等の固定電圧VSSに固定する。以下、図面を参照しつつ、本実施の形態を記載する。
【0052】
図5は、本実施の形態に係る液晶表示装置の構成例を示すブロック図である。図1との相違点は、既述した通り、電源切り替え回路9が追加された点にある。
【0053】
図7は、電源切り替え回路9の内部構成を示す回路図であり、図7のスイッチは図4の回路11と同様の構成を有する。
【0054】
又、図8は、電源切り替え回路9の別の内部構成例を示す回路図であり、電源を出力するためのスイッチ部のトランジスタ構成が図4の回路11とは異なる。
【0055】
図6は、図5の装置の動作を示すタイミングチャートであり、図2との相違点は、第1ゲートドライバ回路2の正電源端子VDD1及び第2ゲートドライバ回路3の正電源端子VDD2が、スキャン方向切り替え信号(外部信号)DIRに同期して、高電圧VDDと低電圧VSSとの一方を選択する点にある。
【0056】
実施の形態1では、画素アレイ1の線順次走査に於いて使用しない他方のゲートドライバ回路の制御信号だけがVSS電位に固定されて、他方のゲートドライバ回路を非動作状態に制御していたが、本実施の形態では、画素アレイ1の線順次走査に於いて使用しない他方のゲートドライバ回路の制御信号のレベルと正電源端子に印加される電圧とを共に低電位VSSに固定して、他方のゲートドライバ回路を更に一層確実に非動作状態に制御している。
【0057】
<本実施の形態の効果>
本実施の形態によれば、実施の形態1の効果に加えて、使用しない他方のゲートドライバ回路の全ての電位を低電位VSSに固定することで、使用しない他方のゲートドライバ回路の回路安定性を向上させて、電位差による回路内のリークを無くし、更に消費電力を下げ得る効果がある。
【0058】
(実施の形態3)
図9は、本実施の形態に係る画像表示装置の構成を示す回路図である。図9の装置は、実施の形態1で既述した図1の画像表示装置に於けるシフトレジスタ回路を特許文献1の図2に示されたシフトレジスタ回路に置き換えた点に、その特徴点を有する。
【0059】
そのため、図9の装置では、最終段のシフトレジスタSRCnのゲート出力をリセットするために、第1及び第2ゲートドライバ回路2、3の各々のシフトレジスタの段数をn段から(n+1)段に変更している(1段増加)。即ち、各ゲートドライバ回路2、3に於いて、第(n+1)段のシフトレジスタSRCn+1の出力端OUTは単に最終段のシフトレジスタSRCnのリセット端子CTにのみ接続されているにすぎない。更に、図9の装置では、画素アレイ1内に、2本のダミー用ゲート線G0、Gn+1が配設されており、両ダミー用ゲート線G0、Gn+1は共に、線順次走査されない様にするため、配線接続により、電位VSSに固定されている。
【0060】
本実施の形態の動作及び効果は、既述した実施の形態1に於ける動作及び効果とは異ならない。
【0061】
尚、本実施の形態(図9)に、実施の形態2(図5)で既述した電源切り替え回路9を適用しても良い。
【0062】
(実施の形態4)
図10は、実施の形態3に関連して、図9のシフトレジスタ回路の後半部を拡大した回路図であり、シフトレジスタのエンドパルス出力外部引き出し方法について記載した図である。
【0063】
図10に示す通り、第(n+1)ステージのシフトレジスタSRCn+1の出力端OUTは、第nステージのシフトレジスタSRCnのリセット端子CTに接続されると共に、基板外部に引き出すための端子YEPにも接続されている。即ち、図10の一例では、最終段のシフトレジスタSRCnの次段のシフトレジスタSRCn+1の出力信号に該当するリセット信号を本画像表示装置のモニタ用のエンドパルス出力信号として利用している。
【0064】
尚、図10に示したシフトレジスタ回路の上記構成と引き出し端子YEPとを、第2ゲートドライバ回路3側に同様に設けても良い。
【0065】
図10の回路構成によれば、モニタ用のエンドパルス出力の測定による良否判定によって、製造工程に於いてパネル実装工程前のシフトレジスタ回路の検査を有効に行うことが出来る。
【0066】
ところで、エンドパルス出力を外部に引き出す場合、エンドパルス出力線の寄生容量は、ゲート線の寄生容量とは同じにならないため、エンドパルス出力の波形は、他のゲート線出力波形とは異なる。若し、エンドパルス出力線寄生容量>ゲート線寄生容量の場合には、エンドパルス出力波形は他のゲート線波形よりもなまった波形となる。このなまった波形を、図10の構成の通りに、第nステージのシフトレジスタSRCnのリセット信号に使用すると、最終段のゲート線Gnを駆動する波形が、他のゲート線とは異なってしまう。シフトレジスタのリセット信号はゲート線を駆動する波形の立下りに影響するため、この場合には、最終段のゲート線GnについてのみゲートOFFが遅くなり、結果的にゲートドライバの動作マージンを減らす要因となる。
【0067】
斯かる問題点を克服するために提案される構成が図11の回路構成である。図11の画像表示装置では、第1ゲートドライバ回路2のシフトレジスタ回路の中に第(n+2)ステージのシフトレジスタSRCn+2を図10のシフトレジスタ回路に対して更に追加し、第nステージのシフトレジスタSRCnのリセット信号とモニタ用のエンドパルス出力信号とを分離している。即ち、第(n+2)ステージのシフトレジスタSRCn+2の出力信号OUTは、エンドパルス出力信号としてエンドパルス出力線の配線により引き出し端子YEPに印加されると共に、ダミー用ゲート線Gn+1を駆動する第(n+1)ステージのシフトレジスタSRCn+1のリセット信号ともなる。ここで、第(n+1)ステージのシフトレジスタSRCn+1の出力は、その他のステージの負荷と同じにするため、ダミー用ゲート線Gn+1に接続されている。そのため、第(n+1)ステージのシフトレジスタSRCn+1のリセット信号は、エンドパルス出力線と接続されていないため、その波形はなまった波形とはならず、最終段のゲート線GnのゲートOFFは、他のゲート線と比較して遅くならない。
【0068】
この様に、図11に示す回路構成は、第nステージのシフトレジスタSRCnのリセット信号とモニタ用のエンドパルス出力信号とを分離することにより、ゲートドライバ回路2(3)の動作マージンを改善している。
【0069】
ここでも、図11の回路構成を、第2ゲートドライバ回路3側に適用することが出来る。
【0070】
<本実施の形態の効果>
図11の回路構成によれば、1)ゲートドライバ回路の動作マージンを改善し、且つ、2)全ゲート線G1〜Gnの駆動波形をほぼ同じとすることが出来る。
【0071】
(実施の形態5)
本実施の形態は、実施の形態4の図11に示す回路を図12の様に変更した点に、その特徴を有する。即ち、図12と図11との相違点は、第(n+1)ステージのシフトレジスタSRCn+1の出力端OUTをダミー用ゲート線Gn+1(Dummy)から切り離し、ダミー用ゲート線Gn+1(Dummy)を、電位VSS(a−SiTFTの閾値電圧ないしはグランドレベル以下の電位)に配線で接続した点にある。
【0072】
そのため、図12の回路の動作は実施の形態4の場合と同じである。特に、第(n+1)ステージのシフトレジスタSRCn+1の出力の負荷が実施の形態4の場合よりも軽くなるため、最終段のゲート線Gnについてのみ、ゲートOFFが他のゲート線に比べて早くなる。
【0073】
尚、図12の回路構成を、第2ゲートドライバ回路3側に適用しても良い。
【0074】
<本実施の形態の効果>
図12の回路構成によれば、ゲートドライバ回路の動作マージンを改善することが出来る。
【0075】
(実施の形態6)
本実施の形態の特徴点は、a−Siゲートドライバ回路内蔵パネルに於いて、解像度切り替え機能を実現した点にある。そのため、本実施の形態の画像表示装置では、ゲート線を介して接続される第1ゲートドライバ回路のシフトレジスタ段数と第2ゲートドライバ回路のシフトレジスタ段数とは相違している。以下、図面に基づき、本実施の形態の特徴点を記載する。
【0076】
図13は、本実施の形態に係る画像表示装置の構成例を示すブロック図である。
【0077】
本図13と図1との相違点は、1)第2ゲートドライバ回路3のシフトレジスタ段数(第1ゲートドライバ回路2のシフトレジスタ段数の半分:n/2)と、2)ゲート線への結線方法にある。即ち、上記2)に関して、第2ゲートドライバ回路3の各シフトレジスタ出力の各ゲート線への結線関係は、SROUT1−G1及びG2、SROUT2−G3及びG4、・・・、SROUTn/2―Gn−1及びGnとなっている。
【0078】
本装置の動作に関して、図14に、図13の装置のタイミングチャートを示す。動作に関して、図14と図2との相違点は、ゲートドライバ切り替え信号DIRに同期して、第2ゲートドライバ回路3の駆動周波数が第1ゲートドライバ回路2のそれの1/2となっている点、及び、第1ゲートドライバ回路2の駆動時と較べてソースドライバ出力の動作周波数が1/2で且つ画像データが1/2となっている点にある。
【0079】
タイミング生成回路7及びソースドライバ5は、ゲートドライバ切り替え信号DIRに同期して、図14のタイミングチャートで示す様に、画像データを生成する(説明省略)。
【0080】
尚、本実施の形態の回路に、既述した実施の形態2の電源切り替え回路のアイディアを追加することは可能である(説明は省略)。
【0081】
又、本実施の形態では、ゲート線配列方向の解像度を1/2に半減する様に解像度の切り替えを可能としているが、第2ゲートドライバ回路3の各シフトレジスタの出力とゲート線との結線方法を変更すれば、解像度切り替え比を変更することは可能である。
【0082】
<本実施の形態の効果>
本実施の形態によれば、同一パネル上で、異なる解像度の画像(例えば、VGA(640×480)とQVGA(320×240))を同じ表示エリアで表示することが可能である。
【0083】
(実施の形態7)
本実施の形態の特徴点は、a−Siゲートドライバ回路内蔵パネルに於いて、リバーススキャン切り替え機能の実現に加えて、実施の形態6で既述した解像度切り替え機能をも実現した点にある。
【0084】
図15は、本実施の形態に係る画像表示装置の構成例を示すブロック図である。図15の回路構成は、丁度、実施の形態1の回路(図1)と実施の形態6の回路(図13)とを組み合わせた構成に該当している。勿論、図15の回路に実施の形態2の技術的思想を更に適用しても良い。
【0085】
図16は、図15の装置の動作を示すタイミングチャートである。駆動タイミングは図14のそれと同一である。異なる点は、第2ゲートドライバ回路3の選択時に、表示画像がリバーススキャンにより倒立画像となり、且つ、表示解像度が第1ゲートドライバ回路2の選択時と較べて1/2に半減する様に切り替わる点にある。
【0086】
尚、本実施の形態に於いても、第2ゲートドライバ回路3の各シフトレジスタの出力とゲート線との結線方法を変更すれば、解像度切り替え比を変更することが可能である。
【0087】
<本実施の形態の効果>
本実施の形態によれば、同一パネル上で、リバーススキャンの実現と同時に、異なる解像度の画像(例えば、VGA(640×480)とQVGA(320×240))を同じ表示エリアで表示し、画像データを倒立画像にすることが出来る。
【0088】
(付記)
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
【産業上の利用可能性】
【0089】
本発明は、a−Siゲートドライバ回路内蔵パネルを有する画像表示装置に適用して好適である。
【図面の簡単な説明】
【0090】
【図1】本発明の実施の形態1に係る画像表示装置の構成を示す回路図である。
【図2】図1の回路の動作を示すタイミングチャートである。
【図3】図1の回路に於ける制御信号切り替え回路の構成例を示す回路図である。
【図4】図1の回路に於ける制御信号切り替え回路の別の構成例を示す回路図である。
【図5】本発明の実施の形態2に係る画像表示装置の構成を示す回路図である。
【図6】図5の回路の動作を示すタイミングチャートである。
【図7】図5の回路に於ける電源切り替え回路の構成例を示す回路図である。
【図8】図5の回路に於ける電源切り替え回路の別の構成例を示す回路図である。
【図9】本発明の実施の形態3に係る画像表示装置の構成を示す回路図である。
【図10】本発明の実施の形態4に係る画像表示装置の構成を示す回路図である。
【図11】本発明の実施の形態4に係る画像表示装置の別の構成を示す回路図である。
【図12】本発明の実施の形態5に係る画像表示装置の構成を示す回路図である。
【図13】本発明の実施の形態6に係る画像表示装置の構成を示す回路図である。
【図14】図13の回路の動作を示すタイミングチャートである。
【図15】本発明の実施の形態7に係る画像表示装置の構成を示す回路図である。
【図16】図15の回路の動作を示すタイミングチャートである。
【図17】従来技術の回路にスキャン切り替えスイッチ回路を追加した構成を示す回路図である。
【符号の説明】
【0091】
1 画素アレイ、2 第1ゲートドライバ回路、3 第2ゲートドライバ回路、4 画素、5 ソースドライバ、6 電源回路、8 制御信号切り替え回路、9 電源切り替え回路、DIR 外部信号、G1〜Gn ゲート線、S1〜Sm ソース線、SRC1〜SRCn シフトレジスタ。
【技術分野】
【0001】
この発明は、アモルファスシリコンTFT(a−SiTFT)より構成されたゲートドライバ回路(以下、a−Siゲートドライバ回路とも言う。)を内蔵する画像表示装置の駆動技術に関する。
【背景技術】
【0002】
液晶パネルや有機ELディスプレイパネル等のゲートラインを駆動するための、a−SiTFTより構成されたシフトレジスタより成るゲートドライバICの構成例は、特許文献1の図2に、ブロック図として、提示されている。この回路構成では、(n−1)ステージのシフトレジスタの出力をnステージのシフトレジスタの入力としており、且つ、(n+1)ステージのシフトレジスタの出力を、nステージのシフトレジスタの出力をリセットするために使用している。
【0003】
【特許文献1】特開2004−246358号公報
【特許文献2】特開平11−265162号公報
【特許文献3】特開平11−133930号公報
【特許文献4】特開2000−75830号公報
【特許文献5】特開2004−157508号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
一般に走査方向切り替え機能(双方向スキャン)を画像表示パネルに実現する場合には、ゲートドライバ回路内の各ステージのシフトレジスタのシフト方向を切り替える回路機能を実現するか、又は、各シフトレジスタ出力段あるいはゲートパルス出力段(ゲートパルス出力段とは、シフトレジスタ出力信号を基にゲート線を駆動できるように低インピーダンス出力化したもの。)とゲート線との接続を物理的に切り替える必要がある。
【0005】
各ステージ間の接続配線を切り替える、又は、各シフトレジスタ出力段あるいはゲートパルス出力段とゲート線との接続を物理的に切り替えるには、a−SiTFTで構成される切り替えスイッチ回路を各々のステージに設置する必要性がある。
【0006】
ここで、図17は、特許文献1の図2の回路構成に、スキャン切り替え機能(双方向スキャン)を可能とするための切り替えスイッチ回路を追加した回路構成を示す図である(未公知技術:non-prior art)。
【0007】
図17に示す各切り替えスイッチ回路には正バイアス又は負バイアスがDC的に印加されるため、ある程度の時間以上だけ本回路を駆動していると、各切り替えスイッチ回路に使用するa−SiTFT素子の閾値電圧(Vth)のシフトにより、シフトレジスタ回路の動作マージンが減少する、あるいは、シフトレジスタ回路が動作しなくなる等の問題点が生じる。
【0008】
このDCバイアス印加によるTFT素子の閾値電圧(Vth)のシフトは、a−SiTFTにおいて特に顕著である。この様なa−SiTFTの進行性の劣化は、特許文献1の段落番号0018〜0021に於いても記載されている。
【0009】
以上により、特許文献1の図2に示された回路構成で、ゲートラインのスキャン切り替え機能を実現することは難しく、仮に実現する場合においても、a−SiTFT素子の閾値電圧(Vth)のシフトを補償する回路の追加が必ず必要であり、その分、ゲートドライバ回路の規模が大きくなると言う問題点があった。
【0010】
この様にゲートドライバ回路の回路規模が大きくなると、ゲートドライバ回路は画像表示パネルの周辺に配置されるため、画像表示パネルの額縁サイズが大きくなってしまうと言う問題点が生じる。
【0011】
この発明は斯かる技術上の問題認識を踏まえて成されたものであり、その目的は、a−Siゲートドライバ回路内臓の画像表示装置に於いて、単一方向の走査しかできないゲートドライバ回路を用いて、ゲートラインのスキャン切り替え機能等、複数種類のシフト方法を実現可能にする点にある。
【課題を解決するための手段】
【0012】
本発明の主題に係る画像表示装置は、何れも同一基板上に形成された、マトリックス上に配置された複数の画素と、前記マトリックスを規定する複数のゲート線及び複数のソース線と、当該ゲートドライバ回路の各ゲートパルス出力段が外部信号によりハイインピーダンス状態となることが可能で且つ単一方向に前記複数のゲート線を走査する第1ゲートドライバ回路と、当該ゲートドライバ回路の各ゲートパルス出力段が前記外部信号によりハイインピーダンス状態となることが可能で且つ前記複数のゲート線の走査が単一方向のゲートドライバ回路であって、前記第1ゲートドライバ回路とはその走査方向が異なる第2ゲートドライバ回路とを具備しており、前記第1ゲートドライバ回路の各ゲートパルス出力段と前記第2ゲートドライバ回路の対応する各ゲートパルス出力段とは対応する各ゲート線を介して互いに接続されており、前記外部信号による制御により、前記第1及び第2ゲートドライバ回路の内で、一方のゲートドライバ回路の動作時には、他方のゲートドライバ回路の各ゲートパルス出力段は前記ハイインピーダンス状態にあって、動作している一方のゲートドライバ回路による走査に影響しないことを特徴とする。
【0013】
以下、この発明の主題の様々な具体化を、添付図面を基に、その効果・利点と共に、詳述する。
【発明の効果】
【0014】
本発明の主題によれば、a−Siゲートドライバ回路内臓の画像表示装置に於いて、単一方向の走査しかできないゲートドライバ回路を用いて、ゲートラインのスキャン切り替え(例えばノーマルスキャンとリバーススキャン間の切り替え)を容易に実現することが出来る。
【発明を実施するための最良の形態】
【0015】
(実施の形態1)
本実施の形態の特徴点は、単一方向にゲート線を走査する第1ゲートドライバ回路を基板上に配置し、更に同一基板上に、単一方向にゲート線を走査する第2ゲートドライバ回路を第1ゲートドライバ回路とは異なる走査方向にゲート線を走査する様に配置することで、双方向走査を可能にしている点にある。以下、図面を参照しつつ、本実施の形態を詳述する。
【0016】
図1は、本実施の形態に係る液晶表示装置の構成を模式的に示すブロック図である。図1に於いて、画素アレイ1並びに第1及び第2ゲートドライバ回路2、3は、液晶パネルを成す一方の基板であるTFT基板に於けるガラス基板上に形成されている。しかも、第1及び第2ゲートドライバ回路2、3は、a−SiTFTを用いて構成されている。
【0017】
画素アレイ1は、m列×n行の画素4を構成する。当該画素アレイ1に於いては、一方の一端のゲート線G1は表示上部の先頭行に該当しており、他方の一端のゲート線Gnは表示下部の最終行に該当している。
【0018】
第1ゲートドライバ回路2は、画素アレイ1に於ける走査線数ないしは行数nに応じて、ゲート線G1に位置する画素4を開始行として、且つ、ゲート線Gnに位置する画素4を終了行として、表示上部から表示下部に向かう単一の方向に走査(スキャン)するn個のシフトレジスタSRC1〜SRCnを有する。図1では、図示の便宜上、各ゲート線Giと当該ゲート線Giに対応するシフトレジスタSRCiとの間に配置され且つ当該ゲート線Giをドライブするバッファ回路部は、省略されている(この点は、後述する第2ゲートドライバ回路3の図示化に於いても同一である)。各シフトレジスタSRC1〜SRCnの出力(ゲートパルス出力段)と各ゲート線G1〜Gnとの接続関係は、SROUT1−G1、SROUT2−G2、・・・、SROUTn−1−Gn−1、SROUTn―Gnの通りである。
【0019】
第2ゲートドライバ回路3は、画素アレイ1に於ける走査線数ないしは行数nに応じて、ゲート線Gnに位置する画素4を開始行として、且つ、ゲート線G1に位置する画素4を終了行として、表示下部から表示上部に向かう単一の方向(当該単一の走査方向は第1ゲートドライバ回路2の走査方向とは逆方向の関係にある。)に走査(スキャン)するn個のシフトレジスタSRC1〜SRCnを有する(各ゲート線Giをドライブするバッファ回路部は省略)。各シフトレジスタSRC1〜SRCnの出力(ゲートパルス出力段)と各ゲート線Gn〜G1との接続関係は、SROUT1−Gn、SROUT2−Gn−1、・・・、SROUTn−1−G2、SROUTn―G1の通りである。
【0020】
図1の例では、第1ゲートドライバ回路2及び第2ゲートドライバ回路3は画素アレイ1の左右にそれぞれ配置されているが、ゲートドライバ回路のシフトレジスタとゲート線との結線が既述の関係と同じであれば、両ゲートドライバ回路2、3の配置は左右反対でも良いし、あるいは、左右のどちらか一方に両ゲートドライバ回路2、3が配置されていても良い。
【0021】
ソースドライバ5は、周知の通り、m列のソース線S1〜Smを介して、画像データを画素アレイ1に書き込む回路である。
【0022】
又、電源回路6は、第1ゲートドライバ回路1及び第2ゲートドライバ回路2に電源電圧VDD、VSSを供給する。
【0023】
又、タイミング生成回路7は、周知の通り、垂直同期信号、水平同期信号、画像データ信号、ドットクロック信号等から、ソースドライバ5並びに第1及び第2ゲートドライバ回路2、3に必要なタイミングを生成する回路である。
【0024】
更に、制御信号切り替え回路8は、タイミング生成回路7から出力されるゲートドライバ回路に必要な複数の制御信号(非固定電圧の制御信号)を、スキャン方向切り替え信号DIR(外部信号)の論理に応じて、第1ゲートドライバ回路2及び第2ゲートドライバ回路3の内の何れか一方のゲートドライバ回路に接続(印加)し、他方のゲートドライバ回路の制御端子を固定電圧VSSに固定乃至は印加することが可能な切り替え回路である。即ち、制御信号切り替え回路8は、第1及び第2ゲートドライバ回路2、3への非固定電圧の制御信号の印加を外部信号DIRのレベルに応じて切替える機能を呈する。
【0025】
ここで、図3は、図1の制御信号切り替え回路8の一構成例を示すブロック図である。図3に示す制御信号切り替え回路8は、タイミング生成回路7から出力されるゲートドライバ回路に必要な複数の制御信号(CKV、CKVB、STV)の配線を、インバータ回路及び複数のAND回路で以って、第1ゲートドライバ回路2の系統と第2ゲートドライバ回路3の系統とに分離している。
【0026】
一般にタイミング生成回路はシリコントランジスタ等で形成されるため、タイミング生成回路の電源電圧は、a−SiTFTにより構成されるゲートドライバ回路の電源電圧(VDD−VSS間電圧は約30V)よりも小さいため(約1.5V〜3.3V)、制御信号切り替え回路8は、タイミング生成回路7から出力される制御信号(CKV、CKVB、STV)のH電圧及びL電圧のレベルを変更するレベルシフタを有する。
【0027】
ここで、制御信号切り替え回路8のレベルシフタは、シリコントランジスタ又は低温ポリシリコンTFT等の、閾値電圧(Vth)のシフトが少ないトランジスタで以って構成される。これに対して、ゲートドライバ回路は、閾値電圧(Vth)のシフトが比較的大きいa−SiTFTにより構成される。
【0028】
図4は、図3の回路とは異なる構成を有する制御信号切り替え回路8の別の構成例を示すブロック図である。図4の制御信号切り替え回路8は、タイミング生成回路7から出力されるゲートドライバ回路に必要な複数の制御信号(CKV、CKVB、STV)を先ずレベルシフトした上で、その後に複数の制御信号をアナログスイッチ10で以って切り替える構成を具備している。図4の各アナログスイッチ回路10は、回路11の様に、CMOSトランジスタによるスイッチ回路とインバータ回路とで構成される。
【0029】
以上の様に、制御信号切り替え回路8のレベルシフタは、制御信号の切り替えの前段部に配置されても良いし、あるいは、制御信号の切り替えの後段部に配置されても良い。
【0030】
次に、図1の液晶表示装置の動作について、記載する。
【0031】
図2は、図1の液晶表示装置の動作を示すタイミングチャートである。
【0032】
ここで、m列×n行の画素アレイ1の動作は、従来技術のそれと異なるところは無い。
【0033】
尚、図1は液晶表示装置を前提とした図であるが、本発明に係る画像表示装置としては、ゲート線を線順次走査する表示装置であれば良く、液晶に限らず、有機ELディスプレイやその他の表示装置であっても良い。
【0034】
又、ソースドライバ5及びタイミング生成回路7の動作も、従来技術に於けるソースドライバ及びタイミング生成回路の既知の動作と同じであるため、それらの説明を割愛する。
【0035】
図1の第1ゲートドライバ回路2自体の動作は、基本的に、従来技術、例えば特許文献1に記載されているゲートドライバ回路と同じ動作である。
【0036】
先ず、本実施の形態の中核部を成す制御信号切り替え回路8は、外部信号DIRのレベル(第1レベル)に応じて、第1ゲートドライバ回路2の制御信号端子(STV1、CKV1、CKVB1)に、タイミング生成回路7で生成・出力された複数の制御信号(STV、CKV、CKVB)を印加し、この印加のタイミングに応じて、第1ゲートドライバ回路2は、「一方のゲートドライバ回路」として動作状態となる。他方で、制御信号切り替え回路8は、外部信号DIRの上記レベルに応じて、第2ゲートドライバ回路3の制御信号端子(STV2、CKV2、CKVB2)の全部又は一部(図2の例では全部の制御信号端子)の電圧を、例えばゲートドライバ回路のグランドレベルに等しい固定電圧VSS(固定電圧VSSはa−SiTFTの閾値電圧よりも小さな電圧であれば良い。)に固定する。この制御信号端子への固定電圧の印加により、第2ゲートドライバ回路3の各シフトレジスタSRC1〜SRCnのゲートパルス出力段SROUT1〜SROUTnは何れもハイインピーダンス状態となって、第2ゲートドライバ回路3は、第1ゲートドライバ回路2の動作期間中、非動作状態にある「他方のゲートドライバ回路」となる。従って、第2ゲートドライバ回路3の各シフトレジスタSRC1〜SRCnのゲートパルス出力段SROUT1〜SROUTnは何れも、動作している第1ゲートドライバ回路2による、以下に記載の線順次走査に対して何等の影響をも及ぼさない。よって、第1ゲートドライバ回路2単独による画素アレイ1の線順次走査は次の通りとなる。
【0037】
先ず、第1ステージのシフトレジスタSRC1の出力段OUTは、制御信号の一つであるスタート信号STVの印加を受けて、出力パルスSROUT1を出力する。これにより、表示最上部のゲート線G1は走査される。
【0038】
尚、既述した通り、各ゲートパルス出力段SROUT1〜SROUTnは、対応するゲート線Giの容量を必要時間以内に充電することが可能なバッファアンプ(図示せず)を内蔵している。
【0039】
第2ステージのシフトレジスタSRC2の出力SROUT2は、第1ステージ出力SROUT1のシフトレジスタSRC2への入力を受けて出力される。
【0040】
第3ステージのシフトレジスタSRC3の出力SROUT3は、第2ステージ出力SROUT2のシフトレジスタSRC3への入力を受けて出力される。
【0041】
この様にして、各ステージのシフトレジスタSRC1〜SRCnの出力は前段のシフトレジスタの出力を受けて対応するゲート線に出力され、第nステージ出力SROUTn迄、順次に出力される。
【0042】
第1ステージ出力SROUT1は画素アレイ1の第1ゲート線G1に、 第2ステージ出力SROUT2は第2ゲート線G2に、・・・、第nステージ出力SROUTnは第nゲート線Gnに接続されており、制御信号切り替え回路8による切り替え制御によって、第1シフトレジスタ回路2に対してのみシフトクロック(CKV1、CKVB1)及びスタート信号STV1が入力されると、画素アレイ1の第1ゲート線G1から第nゲート線Gn迄が、順番に線順次走査され、画像が表示される。
【0043】
他方、外部信号DIRのレベルが第1レベルより第2レベルに反転すると、この反転に応じて、制御信号切り替え回路8は、第2ゲートドライバ回路3の制御信号端子(STV2、CKV2、CKVB2)に、タイミング生成回路7で生成・出力された複数の制御信号(STV、CKV、CKVB)を印加し、この印加のタイミングに応じて、第2ゲートドライバ回路3は、「一方のゲートドライバ回路」として動作状態となる。と同時に、制御信号切り替え回路8は、外部信号DIRの上記レベル反転に応じて、第1ゲートドライバ回路2の制御信号端子(STV1、CKV1、CKVB1)の全部又は一部(図2の例では全部の制御信号端子)の電圧を、例えばゲートドライバ回路のグランドレベルに等しい固定電圧VSSに固定する。この制御信号端子への固定電圧の印加により、今度は代わって、第1ゲートドライバ回路3の各シフトレジスタSRC1〜SRCnのゲートパルス出力段SROUT1〜SROUTnないしはバッファアンプ(図示せず)の何れもがハイインピーダンス状態となって、第1ゲートドライバ回路2は、第2ゲートドライバ回路3の動作期間中、非動作状態にある「他方のゲートドライバ回路」となる。従って、第1ゲートドライバ回路2の各シフトレジスタSRC1〜SRCnのゲートパルス出力段SROUT1〜SROUTnは何れも、動作している第2ゲートドライバ回路3による、以下に記載の線順次走査に対して何等の影響をも及ぼさない。よって、第2ゲートドライバ回路3単独による画素アレイ1の線順次走査は次の通りとなる。
【0044】
ここで、第2ゲートドライバ回路3は、図1に例示する通り、第1ゲートドライバ回路2と同様のシフトレジスタ回路で構成されている。第1ゲートドライバ回路2との相違点は、画素アレイ1の第1ゲート線G1とシフトレジスタ出力との接続が異なる点にある。つまり、第2ゲートドライバ回路3と画素アレイ1のゲート線との関係に於いては、第1ステージ出力SROUT1は第nゲート線Gnに、第2ステージ出力SROUT2は第(n−1)ゲート線Gn−1に、・・・、第nステージ出力SROUTnは第1ゲート線G1に各々接続されており、第2シフトレジスタ回路3に対してのみシフトクロック(CKV2、CKVB2)及びスタート信号STV2が入力されると、画素アレイ1の第nゲート線Gnから第1ゲート線G1迄、順番にゲート線が線順次走査され、画像が表示される。このときの画像は、第1ゲートドライバ回路2で走査した画像に対して倒立画像となる。
【0045】
本実施の形態に於けるアイディアは、画素アレイ1と同一基板上に、スキャン方向が互いに異なり且つ共に単一方向にシフトする複数個のシフトレジスタから成る第1及び第2ゲートドライバ回路2、3を配置する画像表示装置である点に、その特徴を有しており、シフトレジスタの回路構成はどの様に構成されても良いため、シフトクロック相数(1相又は3相等)は関係無い。本実施の形態では、便宜上、特許文献1と同じ2相クロックを採用している。
【0046】
既述の通り、第1ゲートドライバ回路2及び第2ゲートドライバ回路3共に、入力制御信号がVSS電圧レベルの場合には、シフトレジスタ回路が動作せず、その出力段に含まれるバッファアンプがハイインピーダンス状態となる構成となっている。
【0047】
制御信号切り替え回路8は、スキャン方向切り替え信号DIRに応じて、出力される、ゲートドライバ回路に必要な複数の制御信号を、第1ゲートドライバ回路2及び第2ゲートドライバ回路3の何れか一方に接続し、他方のゲートドライバ回路を固定電圧VSSに固定することが可能な制御信号切り替え回路である。図3の構成例では、スキャン方向切り替え信号DIRのレベルがLレベルである時に、第1ゲートドライバ回路2に制御信号を、第2ゲートドライバ回路3に固定電圧VSSを入力し、その結果、正常画像動作となり、逆に、スキャン方向切り替え信号DIRのレベルがHレベルである時に、第1ゲートドライバ回路2に固定電圧VSSを、第2ゲートドライバ回路3に制御信号を入力し、その結果、画像表示装置は倒立画像動作となる。
【0048】
図4の制御信号切り替え回路8も同じ動作を行う。
【0049】
<本実施の形態の効果>
スキャン方向を切り替えることが可能な画像表示装置でありながら、ゲートドライバ回路2、3を構成するa−SiTFTのゲート電極に正バイアス又は負バイアスがDC的に印加されない回路であるため、高い信頼性を確保することが出来る。
【0050】
又、図17に示した様なスキャン切り替え機能のための切り替えスイッチ及び切り替えスイッチのTFT素子の閾値電圧(Vth)シフトを補償する回路が無い分、基板の片側に配置するゲートドライバ回路の回路面積は小さくなるため、表示パネルの外形に対して表示エリアをセンター位置に配置することが可能となる。又、表示エリアを外形サイズの中心に配置することを前提とし、左右の額縁サイズを同じとすると、狭額縁を実現することが出来る。
【0051】
(実施の形態2)
本実施の形態は、実施の形態1の画像表示装置に対して、電源切り替え回路を追加した点にある。この電源切り替え回路は、第1及び第2ゲートドライバ回路用の電源回路の電源電圧を、第1及び第2ゲートドライバ回路の内で動作状態に制御される一方のゲートドライバ回路に対して印加する様に、上記電源電圧を外部信号に応じて切替える。他方で、電源切り替え回路は、動作しない様に制御される他方のゲートドライバ回路に対しては、上記外部信号に応じて、その電源の全部又は一部をゲートドライバ回路のGND等の固定電圧VSSに固定する。以下、図面を参照しつつ、本実施の形態を記載する。
【0052】
図5は、本実施の形態に係る液晶表示装置の構成例を示すブロック図である。図1との相違点は、既述した通り、電源切り替え回路9が追加された点にある。
【0053】
図7は、電源切り替え回路9の内部構成を示す回路図であり、図7のスイッチは図4の回路11と同様の構成を有する。
【0054】
又、図8は、電源切り替え回路9の別の内部構成例を示す回路図であり、電源を出力するためのスイッチ部のトランジスタ構成が図4の回路11とは異なる。
【0055】
図6は、図5の装置の動作を示すタイミングチャートであり、図2との相違点は、第1ゲートドライバ回路2の正電源端子VDD1及び第2ゲートドライバ回路3の正電源端子VDD2が、スキャン方向切り替え信号(外部信号)DIRに同期して、高電圧VDDと低電圧VSSとの一方を選択する点にある。
【0056】
実施の形態1では、画素アレイ1の線順次走査に於いて使用しない他方のゲートドライバ回路の制御信号だけがVSS電位に固定されて、他方のゲートドライバ回路を非動作状態に制御していたが、本実施の形態では、画素アレイ1の線順次走査に於いて使用しない他方のゲートドライバ回路の制御信号のレベルと正電源端子に印加される電圧とを共に低電位VSSに固定して、他方のゲートドライバ回路を更に一層確実に非動作状態に制御している。
【0057】
<本実施の形態の効果>
本実施の形態によれば、実施の形態1の効果に加えて、使用しない他方のゲートドライバ回路の全ての電位を低電位VSSに固定することで、使用しない他方のゲートドライバ回路の回路安定性を向上させて、電位差による回路内のリークを無くし、更に消費電力を下げ得る効果がある。
【0058】
(実施の形態3)
図9は、本実施の形態に係る画像表示装置の構成を示す回路図である。図9の装置は、実施の形態1で既述した図1の画像表示装置に於けるシフトレジスタ回路を特許文献1の図2に示されたシフトレジスタ回路に置き換えた点に、その特徴点を有する。
【0059】
そのため、図9の装置では、最終段のシフトレジスタSRCnのゲート出力をリセットするために、第1及び第2ゲートドライバ回路2、3の各々のシフトレジスタの段数をn段から(n+1)段に変更している(1段増加)。即ち、各ゲートドライバ回路2、3に於いて、第(n+1)段のシフトレジスタSRCn+1の出力端OUTは単に最終段のシフトレジスタSRCnのリセット端子CTにのみ接続されているにすぎない。更に、図9の装置では、画素アレイ1内に、2本のダミー用ゲート線G0、Gn+1が配設されており、両ダミー用ゲート線G0、Gn+1は共に、線順次走査されない様にするため、配線接続により、電位VSSに固定されている。
【0060】
本実施の形態の動作及び効果は、既述した実施の形態1に於ける動作及び効果とは異ならない。
【0061】
尚、本実施の形態(図9)に、実施の形態2(図5)で既述した電源切り替え回路9を適用しても良い。
【0062】
(実施の形態4)
図10は、実施の形態3に関連して、図9のシフトレジスタ回路の後半部を拡大した回路図であり、シフトレジスタのエンドパルス出力外部引き出し方法について記載した図である。
【0063】
図10に示す通り、第(n+1)ステージのシフトレジスタSRCn+1の出力端OUTは、第nステージのシフトレジスタSRCnのリセット端子CTに接続されると共に、基板外部に引き出すための端子YEPにも接続されている。即ち、図10の一例では、最終段のシフトレジスタSRCnの次段のシフトレジスタSRCn+1の出力信号に該当するリセット信号を本画像表示装置のモニタ用のエンドパルス出力信号として利用している。
【0064】
尚、図10に示したシフトレジスタ回路の上記構成と引き出し端子YEPとを、第2ゲートドライバ回路3側に同様に設けても良い。
【0065】
図10の回路構成によれば、モニタ用のエンドパルス出力の測定による良否判定によって、製造工程に於いてパネル実装工程前のシフトレジスタ回路の検査を有効に行うことが出来る。
【0066】
ところで、エンドパルス出力を外部に引き出す場合、エンドパルス出力線の寄生容量は、ゲート線の寄生容量とは同じにならないため、エンドパルス出力の波形は、他のゲート線出力波形とは異なる。若し、エンドパルス出力線寄生容量>ゲート線寄生容量の場合には、エンドパルス出力波形は他のゲート線波形よりもなまった波形となる。このなまった波形を、図10の構成の通りに、第nステージのシフトレジスタSRCnのリセット信号に使用すると、最終段のゲート線Gnを駆動する波形が、他のゲート線とは異なってしまう。シフトレジスタのリセット信号はゲート線を駆動する波形の立下りに影響するため、この場合には、最終段のゲート線GnについてのみゲートOFFが遅くなり、結果的にゲートドライバの動作マージンを減らす要因となる。
【0067】
斯かる問題点を克服するために提案される構成が図11の回路構成である。図11の画像表示装置では、第1ゲートドライバ回路2のシフトレジスタ回路の中に第(n+2)ステージのシフトレジスタSRCn+2を図10のシフトレジスタ回路に対して更に追加し、第nステージのシフトレジスタSRCnのリセット信号とモニタ用のエンドパルス出力信号とを分離している。即ち、第(n+2)ステージのシフトレジスタSRCn+2の出力信号OUTは、エンドパルス出力信号としてエンドパルス出力線の配線により引き出し端子YEPに印加されると共に、ダミー用ゲート線Gn+1を駆動する第(n+1)ステージのシフトレジスタSRCn+1のリセット信号ともなる。ここで、第(n+1)ステージのシフトレジスタSRCn+1の出力は、その他のステージの負荷と同じにするため、ダミー用ゲート線Gn+1に接続されている。そのため、第(n+1)ステージのシフトレジスタSRCn+1のリセット信号は、エンドパルス出力線と接続されていないため、その波形はなまった波形とはならず、最終段のゲート線GnのゲートOFFは、他のゲート線と比較して遅くならない。
【0068】
この様に、図11に示す回路構成は、第nステージのシフトレジスタSRCnのリセット信号とモニタ用のエンドパルス出力信号とを分離することにより、ゲートドライバ回路2(3)の動作マージンを改善している。
【0069】
ここでも、図11の回路構成を、第2ゲートドライバ回路3側に適用することが出来る。
【0070】
<本実施の形態の効果>
図11の回路構成によれば、1)ゲートドライバ回路の動作マージンを改善し、且つ、2)全ゲート線G1〜Gnの駆動波形をほぼ同じとすることが出来る。
【0071】
(実施の形態5)
本実施の形態は、実施の形態4の図11に示す回路を図12の様に変更した点に、その特徴を有する。即ち、図12と図11との相違点は、第(n+1)ステージのシフトレジスタSRCn+1の出力端OUTをダミー用ゲート線Gn+1(Dummy)から切り離し、ダミー用ゲート線Gn+1(Dummy)を、電位VSS(a−SiTFTの閾値電圧ないしはグランドレベル以下の電位)に配線で接続した点にある。
【0072】
そのため、図12の回路の動作は実施の形態4の場合と同じである。特に、第(n+1)ステージのシフトレジスタSRCn+1の出力の負荷が実施の形態4の場合よりも軽くなるため、最終段のゲート線Gnについてのみ、ゲートOFFが他のゲート線に比べて早くなる。
【0073】
尚、図12の回路構成を、第2ゲートドライバ回路3側に適用しても良い。
【0074】
<本実施の形態の効果>
図12の回路構成によれば、ゲートドライバ回路の動作マージンを改善することが出来る。
【0075】
(実施の形態6)
本実施の形態の特徴点は、a−Siゲートドライバ回路内蔵パネルに於いて、解像度切り替え機能を実現した点にある。そのため、本実施の形態の画像表示装置では、ゲート線を介して接続される第1ゲートドライバ回路のシフトレジスタ段数と第2ゲートドライバ回路のシフトレジスタ段数とは相違している。以下、図面に基づき、本実施の形態の特徴点を記載する。
【0076】
図13は、本実施の形態に係る画像表示装置の構成例を示すブロック図である。
【0077】
本図13と図1との相違点は、1)第2ゲートドライバ回路3のシフトレジスタ段数(第1ゲートドライバ回路2のシフトレジスタ段数の半分:n/2)と、2)ゲート線への結線方法にある。即ち、上記2)に関して、第2ゲートドライバ回路3の各シフトレジスタ出力の各ゲート線への結線関係は、SROUT1−G1及びG2、SROUT2−G3及びG4、・・・、SROUTn/2―Gn−1及びGnとなっている。
【0078】
本装置の動作に関して、図14に、図13の装置のタイミングチャートを示す。動作に関して、図14と図2との相違点は、ゲートドライバ切り替え信号DIRに同期して、第2ゲートドライバ回路3の駆動周波数が第1ゲートドライバ回路2のそれの1/2となっている点、及び、第1ゲートドライバ回路2の駆動時と較べてソースドライバ出力の動作周波数が1/2で且つ画像データが1/2となっている点にある。
【0079】
タイミング生成回路7及びソースドライバ5は、ゲートドライバ切り替え信号DIRに同期して、図14のタイミングチャートで示す様に、画像データを生成する(説明省略)。
【0080】
尚、本実施の形態の回路に、既述した実施の形態2の電源切り替え回路のアイディアを追加することは可能である(説明は省略)。
【0081】
又、本実施の形態では、ゲート線配列方向の解像度を1/2に半減する様に解像度の切り替えを可能としているが、第2ゲートドライバ回路3の各シフトレジスタの出力とゲート線との結線方法を変更すれば、解像度切り替え比を変更することは可能である。
【0082】
<本実施の形態の効果>
本実施の形態によれば、同一パネル上で、異なる解像度の画像(例えば、VGA(640×480)とQVGA(320×240))を同じ表示エリアで表示することが可能である。
【0083】
(実施の形態7)
本実施の形態の特徴点は、a−Siゲートドライバ回路内蔵パネルに於いて、リバーススキャン切り替え機能の実現に加えて、実施の形態6で既述した解像度切り替え機能をも実現した点にある。
【0084】
図15は、本実施の形態に係る画像表示装置の構成例を示すブロック図である。図15の回路構成は、丁度、実施の形態1の回路(図1)と実施の形態6の回路(図13)とを組み合わせた構成に該当している。勿論、図15の回路に実施の形態2の技術的思想を更に適用しても良い。
【0085】
図16は、図15の装置の動作を示すタイミングチャートである。駆動タイミングは図14のそれと同一である。異なる点は、第2ゲートドライバ回路3の選択時に、表示画像がリバーススキャンにより倒立画像となり、且つ、表示解像度が第1ゲートドライバ回路2の選択時と較べて1/2に半減する様に切り替わる点にある。
【0086】
尚、本実施の形態に於いても、第2ゲートドライバ回路3の各シフトレジスタの出力とゲート線との結線方法を変更すれば、解像度切り替え比を変更することが可能である。
【0087】
<本実施の形態の効果>
本実施の形態によれば、同一パネル上で、リバーススキャンの実現と同時に、異なる解像度の画像(例えば、VGA(640×480)とQVGA(320×240))を同じ表示エリアで表示し、画像データを倒立画像にすることが出来る。
【0088】
(付記)
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
【産業上の利用可能性】
【0089】
本発明は、a−Siゲートドライバ回路内蔵パネルを有する画像表示装置に適用して好適である。
【図面の簡単な説明】
【0090】
【図1】本発明の実施の形態1に係る画像表示装置の構成を示す回路図である。
【図2】図1の回路の動作を示すタイミングチャートである。
【図3】図1の回路に於ける制御信号切り替え回路の構成例を示す回路図である。
【図4】図1の回路に於ける制御信号切り替え回路の別の構成例を示す回路図である。
【図5】本発明の実施の形態2に係る画像表示装置の構成を示す回路図である。
【図6】図5の回路の動作を示すタイミングチャートである。
【図7】図5の回路に於ける電源切り替え回路の構成例を示す回路図である。
【図8】図5の回路に於ける電源切り替え回路の別の構成例を示す回路図である。
【図9】本発明の実施の形態3に係る画像表示装置の構成を示す回路図である。
【図10】本発明の実施の形態4に係る画像表示装置の構成を示す回路図である。
【図11】本発明の実施の形態4に係る画像表示装置の別の構成を示す回路図である。
【図12】本発明の実施の形態5に係る画像表示装置の構成を示す回路図である。
【図13】本発明の実施の形態6に係る画像表示装置の構成を示す回路図である。
【図14】図13の回路の動作を示すタイミングチャートである。
【図15】本発明の実施の形態7に係る画像表示装置の構成を示す回路図である。
【図16】図15の回路の動作を示すタイミングチャートである。
【図17】従来技術の回路にスキャン切り替えスイッチ回路を追加した構成を示す回路図である。
【符号の説明】
【0091】
1 画素アレイ、2 第1ゲートドライバ回路、3 第2ゲートドライバ回路、4 画素、5 ソースドライバ、6 電源回路、8 制御信号切り替え回路、9 電源切り替え回路、DIR 外部信号、G1〜Gn ゲート線、S1〜Sm ソース線、SRC1〜SRCn シフトレジスタ。
【特許請求の範囲】
【請求項1】
何れも同一基板上に形成された、
マトリックス上に配置された複数の画素と、
前記マトリックスを規定する複数のゲート線及び複数のソース線と、
当該ゲートドライバ回路の各ゲートパルス出力段が外部信号によりハイインピーダンス状態となることが可能で且つ単一方向に前記複数のゲート線を走査する第1ゲートドライバ回路と、
当該ゲートドライバ回路の各ゲートパルス出力段が前記外部信号によりハイインピーダンス状態となることが可能で且つ前記複数のゲート線の走査が単一方向のゲートドライバ回路であって、前記第1ゲートドライバ回路とはその走査方向が異なる第2ゲートドライバ回路とを具備しており、
前記第1ゲートドライバ回路の各ゲートパルス出力段と前記第2ゲートドライバ回路の対応する各ゲートパルス出力段とは対応する各ゲート線を介して互いに接続されており、
前記外部信号による制御により、前記第1及び第2ゲートドライバ回路の内で、一方のゲートドライバ回路の動作時には、他方のゲートドライバ回路の各ゲートパルス出力段は前記ハイインピーダンス状態にあって、動作している一方のゲートドライバ回路による走査に影響しないことを特徴とする、
画像表示装置。
【請求項2】
請求項1記載の画像表示装置であって、
前記第1及び第2ゲートドライバ回路は共にアモルファスシリコンTFTで構成されていることを特徴とする、
画像表示装置。
【請求項3】
請求項1又は2に記載の画像表示装置であって、
前記第1及び第2ゲートドライバ回路の一方は、固定電圧ではない制御信号の印加により、前記一方のゲートドライバ回路として動作状態となり、
前記第1及び第2ゲートドライバ回路への前記非固定電圧の制御信号の印加を前記外部信号に応じて切替える制御信号切り替え回路を更に備えることを特徴とする、
画像表示装置。
【請求項4】
請求項1乃至3の何れか一つに記載の画像表示装置であって、
前記第1及び第2ゲートドライバ回路用の電源回路の電源電圧を、前記第1及び第2ゲートドライバ回路の内で前記一方のゲートドライバ回路に対して印加する様に、前記電源電圧を前記外部信号に応じて切替える電源切り替え回路を更に備えることを特徴とする、
画像表示装置。
【請求項5】
請求項1乃至4の何れか一つに記載の画像表示装置であって、
前記第1及び第2ゲートドライバ回路の何れか一方に於いて、前記複数のゲート線の内で最後に線順次走査すべきゲート線と繋がったゲートパルス出力段を有するシフトレジスタのリセット信号をその出力端から出力し、且つ、当該シフトレジスタの出力信号をその入力信号として入力する、当該シフトレジスタの次段のシフトレジスタの前記出力端の出力信号に該当する前記リセット信号を前記画像表示装置のモニタ用のエンドパルス出力とすることを特徴とする、
画像表示装置。
【請求項6】
請求項1乃至4の何れか一つに記載の画像表示装置であって、
前記第1及び第2ゲートドライバ回路の何れか一方は、
前記複数のゲート線の内で最後に線順次走査すべきゲート線と繋がったゲートパルス出力段を有するシフトレジスタのリセット信号をその出力端から出力し、且つ、当該シフトレジスタの出力信号をその入力信号として入力する、当該シフトレジスタの次段のシフトレジスタと、
前記次段のシフトレジスタの出力信号をその入力信号として入力し、且つ、その出力信号を前記次段のシフトレジスタのリセット信号として出力する次次段のシフトレジスタとを備えており、
前記次次段のシフトレジスタの前記出力信号を前記画像表示装置のモニタ用のエンドパルス出力とすると共に、
前記次段のシフトレジスタの出力端を、前記最後に線順次走査すべきゲート線の外側に配設されたダミーゲート線にも接続して出力負荷を同じにしたことを特徴とする、
画像表示装置。
【請求項7】
請求項1乃至4の何れか一つに記載の画像表示装置であって、
前記第1及び第2ゲートドライバ回路の何れか一方は、
前記複数のゲート線の内で最後に線順次走査すべきゲート線と繋がったゲートパルス出力段を有するシフトレジスタのリセット信号をその出力端から出力し、且つ、当該シフトレジスタの出力信号をその入力信号として入力する、当該シフトレジスタの次段のシフトレジスタと、
前記次段のシフトレジスタの出力信号をその入力信号として入力し、且つ、その出力信号を前記次段のシフトレジスタのリセット信号として出力する次次段のシフトレジスタとを備えており、
前記次次段のシフトレジスタの前記出力信号を前記画像表示装置のモニタ用のエンドパルス出力とすると共に、
前記最後に線順次走査すべきゲート線の外側に配設されたダミーゲート線を、グランドレベル以下の電位に固定したことを特徴とする、
画像表示装置。
【請求項8】
請求項1乃至7の何れか一つに記載の画像表示装置であって、
ゲート線を介して接続される前記第1ゲートドライバ回路のシフトレジスタ段数と前記第2ゲートドライバ回路のシフトレジスタ段数とは相違することを特徴とする、
画像表示装置。
【請求項9】
何れも同一基板上に形成された、
マトリックス上に配置された複数の画素と、
前記マトリックスを規定する複数のゲート線及び複数のソース線と、
当該ゲートドライバ回路の各ゲートパルス出力段が外部信号によりハイインピーダンス状態となることが可能で且つ単一方向に前記複数のゲート線を走査する第1ゲートドライバ回路と、
当該ゲートドライバ回路の各ゲートパルス出力段が前記外部信号によりハイインピーダンス状態となることが可能で且つ前記複数のゲート線の走査が単一方向のゲートドライバ回路であって、前記第1ゲートドライバ回路とはその走査方向が同じである第2ゲートドライバ回路とを具備しており、
ゲート線を介して接続される前記第1ゲートドライバ回路のシフトレジスタ段数と前記第2ゲートドライバ回路のシフトレジスタ段数とは相違することを特徴とする、
画像表示装置。
【請求項1】
何れも同一基板上に形成された、
マトリックス上に配置された複数の画素と、
前記マトリックスを規定する複数のゲート線及び複数のソース線と、
当該ゲートドライバ回路の各ゲートパルス出力段が外部信号によりハイインピーダンス状態となることが可能で且つ単一方向に前記複数のゲート線を走査する第1ゲートドライバ回路と、
当該ゲートドライバ回路の各ゲートパルス出力段が前記外部信号によりハイインピーダンス状態となることが可能で且つ前記複数のゲート線の走査が単一方向のゲートドライバ回路であって、前記第1ゲートドライバ回路とはその走査方向が異なる第2ゲートドライバ回路とを具備しており、
前記第1ゲートドライバ回路の各ゲートパルス出力段と前記第2ゲートドライバ回路の対応する各ゲートパルス出力段とは対応する各ゲート線を介して互いに接続されており、
前記外部信号による制御により、前記第1及び第2ゲートドライバ回路の内で、一方のゲートドライバ回路の動作時には、他方のゲートドライバ回路の各ゲートパルス出力段は前記ハイインピーダンス状態にあって、動作している一方のゲートドライバ回路による走査に影響しないことを特徴とする、
画像表示装置。
【請求項2】
請求項1記載の画像表示装置であって、
前記第1及び第2ゲートドライバ回路は共にアモルファスシリコンTFTで構成されていることを特徴とする、
画像表示装置。
【請求項3】
請求項1又は2に記載の画像表示装置であって、
前記第1及び第2ゲートドライバ回路の一方は、固定電圧ではない制御信号の印加により、前記一方のゲートドライバ回路として動作状態となり、
前記第1及び第2ゲートドライバ回路への前記非固定電圧の制御信号の印加を前記外部信号に応じて切替える制御信号切り替え回路を更に備えることを特徴とする、
画像表示装置。
【請求項4】
請求項1乃至3の何れか一つに記載の画像表示装置であって、
前記第1及び第2ゲートドライバ回路用の電源回路の電源電圧を、前記第1及び第2ゲートドライバ回路の内で前記一方のゲートドライバ回路に対して印加する様に、前記電源電圧を前記外部信号に応じて切替える電源切り替え回路を更に備えることを特徴とする、
画像表示装置。
【請求項5】
請求項1乃至4の何れか一つに記載の画像表示装置であって、
前記第1及び第2ゲートドライバ回路の何れか一方に於いて、前記複数のゲート線の内で最後に線順次走査すべきゲート線と繋がったゲートパルス出力段を有するシフトレジスタのリセット信号をその出力端から出力し、且つ、当該シフトレジスタの出力信号をその入力信号として入力する、当該シフトレジスタの次段のシフトレジスタの前記出力端の出力信号に該当する前記リセット信号を前記画像表示装置のモニタ用のエンドパルス出力とすることを特徴とする、
画像表示装置。
【請求項6】
請求項1乃至4の何れか一つに記載の画像表示装置であって、
前記第1及び第2ゲートドライバ回路の何れか一方は、
前記複数のゲート線の内で最後に線順次走査すべきゲート線と繋がったゲートパルス出力段を有するシフトレジスタのリセット信号をその出力端から出力し、且つ、当該シフトレジスタの出力信号をその入力信号として入力する、当該シフトレジスタの次段のシフトレジスタと、
前記次段のシフトレジスタの出力信号をその入力信号として入力し、且つ、その出力信号を前記次段のシフトレジスタのリセット信号として出力する次次段のシフトレジスタとを備えており、
前記次次段のシフトレジスタの前記出力信号を前記画像表示装置のモニタ用のエンドパルス出力とすると共に、
前記次段のシフトレジスタの出力端を、前記最後に線順次走査すべきゲート線の外側に配設されたダミーゲート線にも接続して出力負荷を同じにしたことを特徴とする、
画像表示装置。
【請求項7】
請求項1乃至4の何れか一つに記載の画像表示装置であって、
前記第1及び第2ゲートドライバ回路の何れか一方は、
前記複数のゲート線の内で最後に線順次走査すべきゲート線と繋がったゲートパルス出力段を有するシフトレジスタのリセット信号をその出力端から出力し、且つ、当該シフトレジスタの出力信号をその入力信号として入力する、当該シフトレジスタの次段のシフトレジスタと、
前記次段のシフトレジスタの出力信号をその入力信号として入力し、且つ、その出力信号を前記次段のシフトレジスタのリセット信号として出力する次次段のシフトレジスタとを備えており、
前記次次段のシフトレジスタの前記出力信号を前記画像表示装置のモニタ用のエンドパルス出力とすると共に、
前記最後に線順次走査すべきゲート線の外側に配設されたダミーゲート線を、グランドレベル以下の電位に固定したことを特徴とする、
画像表示装置。
【請求項8】
請求項1乃至7の何れか一つに記載の画像表示装置であって、
ゲート線を介して接続される前記第1ゲートドライバ回路のシフトレジスタ段数と前記第2ゲートドライバ回路のシフトレジスタ段数とは相違することを特徴とする、
画像表示装置。
【請求項9】
何れも同一基板上に形成された、
マトリックス上に配置された複数の画素と、
前記マトリックスを規定する複数のゲート線及び複数のソース線と、
当該ゲートドライバ回路の各ゲートパルス出力段が外部信号によりハイインピーダンス状態となることが可能で且つ単一方向に前記複数のゲート線を走査する第1ゲートドライバ回路と、
当該ゲートドライバ回路の各ゲートパルス出力段が前記外部信号によりハイインピーダンス状態となることが可能で且つ前記複数のゲート線の走査が単一方向のゲートドライバ回路であって、前記第1ゲートドライバ回路とはその走査方向が同じである第2ゲートドライバ回路とを具備しており、
ゲート線を介して接続される前記第1ゲートドライバ回路のシフトレジスタ段数と前記第2ゲートドライバ回路のシフトレジスタ段数とは相違することを特徴とする、
画像表示装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2008−20675(P2008−20675A)
【公開日】平成20年1月31日(2008.1.31)
【国際特許分類】
【出願番号】特願2006−192480(P2006−192480)
【出願日】平成18年7月13日(2006.7.13)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
【公開日】平成20年1月31日(2008.1.31)
【国際特許分類】
【出願日】平成18年7月13日(2006.7.13)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
[ Back to top ]