発光素子ヘッド、画像形成装置、発光素子ヘッドの光量補正方法およびプログラム
【課題】各発光サイリスタの光量補正をより正確に行なうことができる発光素子ヘッド等を提供する。
【解決手段】複数のグループに分割されグループ毎に点灯を行なう複数の発光サイリスタが主走査方向に列状に配された発光素子アレイと、発光素子アレイの光出力を結像させる光学素子と、グループ毎に供給されグループを構成する発光サイリスタの点灯パターンに対応した電流をバッファを介して発生させる電流制御部１５８−１と点灯パターンおよびバッファの電流増幅率に基づき決定された点灯時間補正データを取得して発光サイリスタの点灯時間を補正してパルス巾信号として電流制御部１５８−１に出力する点灯時間補正部１５６−１とを有する点灯時間制御・駆動部１１８−１と、を備えることを特徴とする発光素子ヘッド。
【解決手段】複数のグループに分割されグループ毎に点灯を行なう複数の発光サイリスタが主走査方向に列状に配された発光素子アレイと、発光素子アレイの光出力を結像させる光学素子と、グループ毎に供給されグループを構成する発光サイリスタの点灯パターンに対応した電流をバッファを介して発生させる電流制御部１５８−１と点灯パターンおよびバッファの電流増幅率に基づき決定された点灯時間補正データを取得して発光サイリスタの点灯時間を補正してパルス巾信号として電流制御部１５８−１に出力する点灯時間補正部１５６−１とを有する点灯時間制御・駆動部１１８−１と、を備えることを特徴とする発光素子ヘッド。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子ヘッド、画像形成装置、発光素子ヘッドの光量補正方法、プログラムに関する。
【背景技術】
【０００２】
電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段によって照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行なわれる。かかる光記録手段として、レーザを用いて主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、ＬＥＤ(Light Emitting Diode：発光ダイオード)アレイ光源を主走査方向に多数、配列してなるＬＥＤヘッドを用いた光記録手段が採用されている。
【０００３】
特許文献１には、補正回路がプリント制御部から画像信号及び感光体感度の送信を受けて、光量補正値記憶部に記憶されたＬＥＤ発光素子の光量補正値と、チップ間隔記憶部に記憶されたチップ間隔とを用いて光量補正を行うＬＥＤアレイ露光装置が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２０５６８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ここで、例えばｐｎｐｎ構造やｎｐｎｐ構造の発光サイリスタを用いた自己走査型の発光素子アレイチップを列状に多数配列した発光素子ヘッドでは、各発光サイリスタの光量についてばらつきが生じる場合がある。そしてその場合は各発光サイリスタの光量をできるだけ均一化させる光量補正が必要となる。ところが、例えば、複数の発光サイリスタを発光させる発光素子ヘッドでは、光量補正が十分に行なわれず、形成される画像に乱れが生じる場合があった。
本発明は、各発光素子の光量補正をより正確に行なうことができ、発光光量のばらつきが少ない発光素子ヘッド等を提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、複数の群に分割され、当該群毎に点灯を行なう複数の発光素子が主走査方向に列状に配された発光素子アレイと、前記発光素子アレイの光出力を結像させる光学素子と、前記群毎に供給され当該群を構成する前記発光素子の点灯組み合わせに対応した電流をバッファを介して発生させる電流制御部と、当該点灯組み合わせおよび当該バッファの電流増幅率に基づき決定された点灯時間補正情報を取得し当該点灯時間補正情報により当該発光素子の点灯時間を補正して当該電流制御部に出力する点灯時間補正部と、を有する駆動部と、を備えることを特徴とする発光素子ヘッドである。
【０００７】
請求項２に記載の発明は、前記群に属する前記発光素子は、当該群毎に個数が同数であることを特徴とする請求項１に記載の発光素子ヘッドである。
請求項３に記載の発明は、前記補正された発光素子の点灯時間は、当該発光素子の点灯を制御するためのパルス信号のパルス巾を変調させることで調整することを特徴とする請求項１または２に記載の発光素子ヘッドである。
請求項４に記載の発明は、前記バッファは、スリーステート・バッファであることを特徴とする請求項１乃至３の何れか１項に記載の発光素子ヘッドである。
請求項５に記載の発明は、前記発光素子アレイは、前記発光素子が複数列状に配された発光素子アレイチップを複数並べる構成を採ることを特徴とする請求項１乃至４の何れか１項に記載の発光素子ヘッドである。
請求項６に記載の発明は、前記発光素子アレイチップは、自己走査型発光素子アレイチップであることを特徴とする請求項５に記載の発光素子ヘッドである。
【０００８】
請求項７に記載の発明は、複数の群に分割され、当該群毎に点灯を行なう複数の発光素子が主走査方向に列状に配された発光素子アレイと、当該発光素子アレイの光出力を結像させる光学素子と、当該群を構成する前記発光素子の点灯組み合わせに対応して点灯時間を補正する点灯時間補正部と、を備える発光素子ヘッドを備え、トナー像を形成するトナー像形成手段と、前記トナー像を記録媒体に転写する転写手段と、前記トナー像を記録媒体に定着する定着手段と、を備えることを特徴とする画像形成装置である。
請求項８に記載の発明は、前記トナー像形成手段の発光素子ヘッドは、前記群毎に供給され当該群を構成する前記発光素子の点灯組み合わせに対応した駆動電流をバッファを介して発生させる電流制御部を更に有し、前記点灯時間補正部は、当該点灯組み合わせおよび前記バッファの電流増幅率に基づき決定された点灯時間補正情報を取得し、当該点灯時間補正情報により当該発光素子の点灯時間を補正して前記電流制御部に出力することを特徴とする請求項７に記載の画像形成装置である。
【０００９】
請求項９に記載の発明は、複数の群に分割され当該群毎に点灯を行なう複数の発光素子の当該群毎の点灯組み合わせを取得し、前記点灯組み合わせに対応した点灯時間補正情報を取得し、前記点灯時間補正情報に基づき前記発光素子の点灯時間を補正することで前記発光素子の光量補正を行なうことを特徴とする発光素子ヘッドの光量補正方法である。
請求項１０に記載の発明は、前記点灯時間補正情報は、前記群毎に供給され当該群を構成する前記発光素子の点灯組み合わせに対応した駆動電流をバッファを介して発生させる際の当該点灯組み合わせおよび当該バッファの電流増幅率に基づき決定することを特徴とする請求項１０に記載の発光素子ヘッドの光量補正方法である。
【００１０】
請求項１１に記載の発明は、コンピュータに、複数の群に分割され当該群毎に点灯を行なう複数の発光素子の当該群毎の点灯組み合わせを取得する機能と、前記点灯組み合わせに対応した点灯時間補正情報を取得する機能と、前記点灯時間補正情報に基づき前記発光素子の点灯時間を補正することで前記発光素子の光量補正を行ない出力する機能と、を実現するためのプログラムである。
【発明の効果】
【００１１】
請求項１の発明によれば、本構成を採用しない場合に比較して、発光素子の光量補正をより正確に行なうことができ、発光光量のばらつきが少ない発光素子ヘッドを提供できる。
請求項２の発明によれば、本構成を採用しない場合に比較して、より高速に発光素子を駆動させることができる。
請求項３の発明によれば、本構成を採用しない場合に比較して、より高精度に発光光量のばらつきを補正することができる。
請求項４の発明によれば、本構成を採用しない場合に比較して、簡単な構成で電流駆動可能な発光素子アレイが製造できる。
請求項５の発明によれば、本構成を採用しない場合に比較して、発光素子ヘッドを製造する際に歩留まりを高くすることができる。
請求項６の発明によれば、本構成を採用しない場合に比較して、よりその大きさが小さい発光素子アレイチップを製造することができる。
請求項７の発明によれば、本構成を採用しない場合に比較して、より画像の乱れが少ない画像形成装置が提供できる。
請求項８の発明によれば、本構成を採用しない場合に比較して、よりばらつきが少ない光量補正を行なうことができる。
請求項９の発明によれば、本構成を採用しない場合に比較して、より簡易な方法で発光素子ヘッドの光量補正を行なうことができる。
請求項１０の発明によれば、本構成を採用しない場合に比較して、よりばらつきが少ない光量補正を行なうことができる。
請求項１１の発明によれば、本構成を採用しない場合に比較して、発光素子の光量補正を行なわせることができる機能をコンピュータにより実現できる。
【図面の簡単な説明】
【００１２】
【図１】本実施の形態が適用される画像形成装置の全体構成の一例を示した図である。
【図２】本実施の形態が適用される発光素子ヘッドの構成を示した図である。
【図３】発光素子ヘッドにおける回路基板および発光素子アレイの上面図である。
【図４】回路基板に搭載される信号発生回路の構成および回路基板の配線構成を示した図である。
【図５】（ａ）〜（ｂ）は、本実施の形態が適用される発光チップの構造を説明した図である。
【図６】自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップの回路構成を説明するための図である。
【図７】発光チップの動作を説明するためのタイミングチャートである。
【図８】信号発生回路の構成を示すブロック図である。
【図９】基準クロック発生部の構成を説明するブロック図である。
【図１０】点灯時間制御・駆動部について更に詳しく説明したブロック図である。
【図１１】電流制御部について説明した図である。
【図１２】点灯時間制御・駆動部での発光サイリスタの点灯時間を補正する動作について説明を行なったフローチャートである。
【図１３】（ａ）〜（ｃ）は、表１に示したスリーステート・バッファを使用した場合に、電流制御部が出力するφｈ１信号の電流値について説明をした図である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
＜画像形成装置の説明＞
図１は本実施の形態が適用される画像形成装置１の全体構成の一例を示した図である。図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置１は、各色の画像データに対応して画像形成を行なう画像形成プロセス部１０、画像形成プロセス部１０を制御する画像出力制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部４０を備えている。
【００１４】
画像形成プロセス部１０は、一定の間隔を置いて並列的に配置される複数のエンジンからなる画像形成ユニット１１を備えている。この画像形成ユニット１１は、トナー像形成手段の一例である４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成されている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム１２、感光体ドラム１２の表面を予め定められた電位で一様に帯電する帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光する発光素子ヘッド１４、発光素子ヘッド１４によって得られた静電潜像を現像する現像手段の一例としての現像器１５を備えている。ここで、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、現像器１５に収納されたトナーを除いて、略同様に構成されている。そして、画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を記録媒体の一例としての記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙に転写させる転写手段の一例としての転写ロール２３と、記録用紙にトナー像を定着させる定着手段の一例としての定着器２４とを備えている。
【００１５】
この画像形成装置１において、画像形成プロセス部１０は、画像出力制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部３０による制御の下で、パーソナルコンピュータ（ＰＣ）２や画像読取装置３から受信された画像データは、画像処理部４０によって画像処理が施され、画像形成ユニット１１に供給される。そして、例えば黒（Ｋ）色の画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印Ａ方向に回転しながら、帯電器１３により予め定められた電位に帯電され、画像処理部４０から供給された画像データに基づいて発光する発光素子ヘッド１４により露光される。これにより、感光体ドラム１２上には、黒（Ｋ）色画像に関する静電潜像が形成される。そして、感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒（Ｋ）色のトナー像が形成される。同様に、画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。
【００１６】
各画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印Ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙に、転写ロール２３に印加された転写電界により、順次静電転写され、記録用紙上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙は、定着器２４まで搬送される。定着器２４に搬送された記録用紙上の合成トナー像は、定着器２４によって熱および圧力による定着処理を受けて記録用紙上に定着され、画像形成装置１から排出される。
【００１７】
＜発光素子ヘッドの説明＞
図２は、本実施の形態が適用される発光素子ヘッド１４の構成を示した図である。この発光素子ヘッド１４は、ハウジング６１、発光素子として複数のＬＥＤを備えた発光素子アレイ６３、発光素子アレイ６３や発光素子アレイ６３を駆動する信号発生回路１００（後述の図３参照）等を搭載する回路基板６２、発光素子アレイ６３から出射された光出力を感光体ドラム１２表面に結像させる光学素子の一例としてのロッドレンズアレイ６４を備えている。
【００１８】
ハウジング６１は、例えば金属で形成され、回路基板６２およびロッドレンズアレイ６４を支持し、発光素子アレイ６３の発光点とロッドレンズアレイ６４の焦点面とが一致するように設定されている。また、ロッドレンズアレイ６４は、感光体ドラム１２の軸方向（主走査方向）に沿って配置されている。
【００１９】
＜発光素子アレイの説明＞
図３は、発光素子ヘッド１４における回路基板６２および発光素子アレイ６３の上面図である。
図３に示すように、発光素子アレイ６３は、回路基板６２上に、６０個の発光素子アレイチップの一例としての発光チップＣ（Ｃ１〜Ｃ６０）を、主走査方向に二列に向かい合わせて千鳥状に配置して構成されている。さらに、前述したように、回路基板６２は、発光素子アレイ６３を駆動する信号発生回路１００を搭載している。
【００２０】
図４は、回路基板６２（図２参照）に搭載される信号発生回路１００の構成および回路基板６２の配線構成を示した図である。
信号発生回路１００には、図示しないが、画像出力制御部３０および画像処理部４０（図１参照）より、画像処理された画像データおよび各種の制御信号が入力される。そして、信号発生回路１００は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや発光強度の補正等を行い、各発光チップＣ（Ｃ１〜Ｃ６０）に対して点灯信号φＩ（φＩ１〜φＩ６０）を出力する。
【００２１】
また、信号発生回路１００は、各種の制御信号に基づき、各発光チップＣ１〜Ｃ６０に対して、第１の転送信号φ１（第１転送信号φ１）、第２の転送信号φ２（第２転送信号φ２）および画像データに基づいて点灯させる発光点を記憶する記憶信号φｍを出力する。
【００２２】
回路基板６２には、各発光チップＣ（Ｃ１〜Ｃ６０）のＶｓｕｂ端子（後述の図６参照）に接続され、基準電位Ｖｓｕｂ（例えば０Ｖ）を与える電源ライン１０４が設けられている。そして、各発光チップＣ（Ｃ１〜Ｃ６０）のＶｇａ端子（後述の図６参照）に接続され、電力供給のための電源電位Ｖｇａ（例えば−３．３Ｖ）を与える電源ライン１０５が設けられている。
また、回路基板６２には、信号発生回路１００から発光素子アレイ６３に、第１転送信号φ１、第２転送信号φ２および記憶信号φｍを、それぞれ送信する第１転送信号ライン１０６、第２転送信号ライン１０７および記憶信号ライン１０８も設けられている。第１転送信号ライン１０６、第２転送信号ライン１０７および記憶信号ライン１０８は、それぞれが各発光チップＣ（Ｃ１〜Ｃ６０）のφ１端子、φ２端子およびφｍ端子（後述の図６参照）に並列に接続されている。
さらに、回路基板６２には、信号発生回路１００から各発光チップＣ１〜Ｃ６０に点灯信号φＩ（φＩ１〜φＩ６０）を送信する６０本の点灯信号ライン１０９（１０９−１〜１０９−６０）も設けられている。
【００２３】
＜発光素子アレイチップの説明＞
図５（ａ）〜（ｂ）は、本実施の形態が適用される発光チップＣの構造を説明した図である。
図５（ａ）は、発光チップＣをＬＥＤの光が出射する方向から見た図である。また図５（ｂ）は、図５（ａ）のＡ−Ａ断面図である。
発光チップＣには、基板８０の両側にボンディングパッド８１が配され、また両側のボンディングパッド８１に挟まれる領域には、ＬＥＤ８２が直線状に等間隔で列状に配されている。そして、それぞれのＬＥＤ８２には光が出射する側にマイクロレンズ８３が形成されている。このマイクロレンズ８３は、ＬＥＤ８２から出射した光を集光し、感光体ドラム１２（図２参照）に対して、効率よく光を入射させることができる。
このマイクロレンズ８３は、光硬化性樹脂等の透明樹脂からなり、より効率よく光を集光するためその表面は非球面形状をとることが好ましい。また、マイクロレンズ８３の大きさ、厚さ、焦点距離等は、使用されるＬＥＤ８２の波長、使用される光硬化性樹脂の屈折率等により決定される。
【００２４】
＜自己走査型発光素子アレイチップの説明＞
なお、本実施の形態では、発光チップＣとして例示した発光素子アレイチップとして自己走査型発光素子アレイ（ＳＬＥＤ：Self-Scanning Light Emitting Device）チップを使用するのが好ましい。自己走査型発光素子アレイチップは、発光素子アレイチップの構成要素としてｐｎｐｎ構造を持つ発光サイリスタを用い、発光素子の自己走査が実現できるように構成したものである。
【００２５】
図６は、自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップＣの回路構成を説明するための図である。なお、ここでは、発光チップＣ１を例として説明を行うが、他の発光チップＣ２〜Ｃ６０も発光チップＣ１と同じ構成を有している。
【００２６】
発光チップＣ１は、基板８０上に列状に配列されたスイッチ素子の一例としての転送サイリスタＴ１、Ｔ２、Ｔ３、…からなる転送サイリスタ列（スイッチ素子列）、同様に列状に配列された記憶素子の一例としての記憶サイリスタＭ１、Ｍ２、Ｍ３、…からなる記憶サイリスタ列、同様に列状に配列された発光素子の一例としての発光サイリスタＬ１、Ｌ２、Ｌ３、…からなる発光サイリスタ列（発光素子列）を備えている。即ち、発光サイリスタＬ１、Ｌ２、Ｌ３、…は、図６で説明したＬＥＤ８２の役割を担う。
ここでは、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ区別しないときは、転送サイリスタＴと呼ぶ。同様に、記憶サイリスタＭ１、Ｍ２、Ｍ３、…をそれぞれ区別しないときは記憶サイリスタＭ、発光サイリスタＬ１、Ｌ２、Ｌ３、…をそれぞれ区別しないときは発光サイリスタＬと呼ぶ。
なお、上記のサイリスタ（転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬ）とは、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
【００２７】
また、発光チップＣ１は、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ番号順に２つをペアにしてそれぞれの間を接続する結合ダイオードＤｃ１、Ｄｃ２、Ｄｃ３、…を備えている。さらに、接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…を備えている。
そして、電源線抵抗Ｒｔ１、Ｒｔ２、Ｒｔ３、…、電源線抵抗Ｒｍ１、Ｒｍ２、Ｒｍ３、…、抵抗Ｒｎ１、Ｒｎ２、Ｒｎ３、…備えている。
ここで、転送サイリスタＴなどと同様に、結合ダイオードＤｃ１、Ｄｃ２、Ｄｃ３、…、接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…、電源線抵抗Ｒｔ１、Ｒｔ２、Ｒｔ３、…、電源線抵抗Ｒｍ１、Ｒｍ２、Ｒｍ３、…、抵抗Ｒｎ１、Ｒｎ２、Ｒｎ３、…をそれぞれ区別しないときは、結合ダイオードＤｃ、接続ダイオードＤｍ、電源線抵抗Ｒｔ、電源線抵抗Ｒｍ、抵抗Ｒｎと呼ぶ。
ここで、転送サイリスタ列における転送サイリスタＴの数を例えば１２８個とすると、記憶サイリスタＭ、発光サイリスタＬのそれぞれの数も１２８個である。同様に、接続ダイオードＤｍ、電源線抵抗Ｒｔ、Ｒｍ、抵抗Ｒｎの数も１２８個である。しかし、結合ダイオードＤｃの数は、転送サイリスタＴの数より１少ない１２７個である。
【００２８】
さらに、発光チップＣ１は、１個のスタートダイオードＤｓを備えている。そして、第１転送信号φ１と第２転送信号φ２とに過剰な電流が流れるのを防止するため、電流制限抵抗Ｒ１とＲ２とを備えている。
【００２９】
なお、転送サイリスタＴ１、Ｔ２、Ｔ３、…は、図６中において、左側からＴ１、Ｔ２、Ｔ３、…のように番号順で配列されている。また、記憶サイリスタＭ１、Ｍ２、Ｍ３、…および発光サイリスタＬ１、Ｌ２、Ｌ３、…も、同様に、図中左側から番号順で配列されている。さらに、結合ダイオードＤｃ１、Ｄｃ２、Ｄｃ３、…、接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…、電源線抵抗Ｒｔ１、Ｒｔ２、Ｒｔ３、…、電源線抵抗Ｒｍ１、Ｒｍ２、Ｒｍ３、…、抵抗Ｒｎ１、Ｒｎ２、Ｒｎ３、…も、同様に、図中左側から番号順で配列されている。
【００３０】
では次に、発光チップＣ１における各素子の電気的な接続について説明する。
各転送サイリスタＴ１、Ｔ２、Ｔ３、…のアノード端子、各記憶サイリスタＭ１、Ｍ２、Ｍ３、…のアノード端子、各発光サイリスタＬ１、Ｌ２、Ｌ３、…のアノード端子は、発光チップＣ１の基板８０に接続されている（アノードコモン）。そして、これらのアノード端子は、基板８０に設けられたＶｓｕｂ端子を介して電源ライン１０４（図４参照）に接続されている。この電源ライン１０４には、基準電位Ｖｓｕｂが供給される。
そして、各転送サイリスタＴ１、Ｔ２、Ｔ３、…のゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…は、各転送サイリスタＴ１、Ｔ２、Ｔ３、…に対応して設けられた電源線抵抗Ｒｔ１、Ｒｔ２、Ｒｔ３、…をそれぞれ介して電源線７１に接続されている。そして、電源線７１はＶｇａ端子に接続されている。Ｖｇａ端子は電源ライン１０５（図４参照）に接続されて、電源電位Ｖｇａが供給される。
【００３１】
転送サイリスタＴ１から始まって、転送サイリスタＴの配列に沿って、奇数番目の転送サイリスタＴ１、Ｔ３、Ｔ５、…のカソード端子は、第１転送信号線７２に接続されている。そして、第１転送信号線７２は、電流制限抵抗Ｒ１を介して、第１転送信号φ１の入力端子であるφ１端子に接続されている。このφ１端子には、第１転送信号ライン１０６（図４参照）が接続され、第１転送信号φ１が供給される。
一方、転送サイリスタＴの配列に沿って、偶数番目の転送サイリスタＴ２、Ｔ４、Ｔ６、…のカソード端子は、第２転送信号線７３に接続されている。そして、第２転送信号線７３は、電流制限抵抗Ｒ２を介して第２転送信号φ２の入力端子であるφ２端子に接続されている。このφ２端子には、第２転送信号ライン１０７（図４参照）が接続され、第２転送信号φ２が供給される。
各記憶サイリスタＭ１、Ｍ２、Ｍ３、…のカソード端子は、それぞれに対応して設けられた抵抗Ｒｎ１、Ｒｎ２、Ｒ３ｎ、…を介して、記憶信号線７４に接続されている。そして、記憶信号線７４は、記憶信号φｍの入力端子であるφｍ端子に接続されている。このφｍ端子には、記憶信号ライン１０８（図４参照）が接続され、記憶信号φｍが供給される。
【００３２】
そして、各転送サイリスタＴ１、Ｔ２、Ｔ３、…のゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…は、同じ番号の記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に、１対１で、それぞれ接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…を介して接続されている。すなわち、接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…のアノード端子は、各転送サイリスタＴ１、Ｔ２、Ｔ３、…のゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…に接続され、接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…のカソード端子は、記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に接続されている。
ここでも、ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…およびゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…を区別しないときは、それぞれゲート端子Ｇｔ、ゲート端子Ｇｍと呼ぶ。
接続ダイオードＤｍは、転送サイリスタＴのゲート電極Ｇｔから、記憶サイリスタＭのゲート電極Ｇｍに電流が流れる方向で接続されている。
【００３３】
また、各記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…は、各記憶サイリスタＭ１、Ｍ２、Ｍ３、…に対応して設けられた電源線抵抗Ｒｍ１、Ｒｍ２、Ｒｍ３、…をそれぞれ介して電源線７１に接続されている。
【００３４】
転送サイリスタＴ１、Ｔ２、Ｔ３、…のそれぞれのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…を番号順に２個ずつペアとしたゲート端子Ｇｔ間に、結合ダイオードＤｃ１、Ｄｃ２、Ｄｃ３、…がそれぞれ接続されている。すなわち、各結合ダイオードＤｃ１、Ｄｃ２、Ｄｃ３、…はそれぞれがゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…を順に挟むように直列接続されている。そして、結合ダイオードＤｃ１の向きは、ゲート端子Ｇｔ１からゲート端子Ｇｔ２に向かって電流が流れる方向に接続されている。他の結合ダイオードＤｃ２、Ｄｃ３、Ｄｃ４、…についても同様である。
【００３５】
また、発光サイリスタＬ１、Ｌ２、Ｌ３、…のカソード端子は、それぞれが点灯信号線７５に接続され、φＩ端子に接続されている。このφＩ端子には、点灯信号ライン１０９（図４参照：発光チップＣ１の場合は点灯信号ライン１０９−１）が接続され、点灯信号φＩ（図４参照：発光チップＣ１の場合は点灯信号φＩ１）が供給される。なお、他の発光チップＣ２〜Ｃ６０のφＩ端子には、それぞれ点灯信号φＩ２〜φＩ６０が供給される。
【００３６】
そして、転送サイリスタ列の一端側の転送サイリスタＴ１のゲート端子Ｇｔ１は、スタートダイオードＤｓのカソード端子と接続されている。一方、スタートダイオードＤｓのアノード端子は、第２転送信号線７３に接続されている。
【００３７】
次に、発光素子アレイ６３の動作について説明する。発光素子アレイ６３を構成する各発光チップＣ（Ｃ１〜Ｃ６０）には、図４に示したように、一組の第１転送信号φ１、第２転送信号φ２および記憶信号φｍが共通に供給される。よって、これらの信号に基づいて、各発光チップＣ（Ｃ１〜Ｃ６０）は、同時に並行して点灯制御されている。一方、各発光チップＣ（Ｃ１〜Ｃ６０）には、画像データに基づいた各点灯信号φＩ（φＩ１〜φＩ６０）がそれぞれ個別に供給される。これにより、各発光チップＣ（Ｃ１〜Ｃ６０）の点灯は、画像データに基づいて、個別に点灯制御される。ここでは、発光点の点灯／消灯させる一連の操作を点灯制御と呼ぶ。
以上のことから、発光素子アレイ６３の動作は、発光チップＣ１の動作を説明すれば足りる。そこで、発光チップＣ１を例に取って、発光チップＣの動作を説明する。
【００３８】
図７は、発光チップＣ１（Ｃ）の動作を説明するためのタイミングチャートである。そして、図７では、発光サイリスタＬを４個ずつ組にして点灯制御する場合を示している。なお、発光サイリスタＬの最初の４個の組と、次の４個の組の点灯制御する部分のみを示している。
図７の期間Ｔ（Ａ）では、最初の４個の発光サイリスタＬ１〜Ｌ４をすべて点灯させるとした。また期間Ｔ（Ｂ）では、次の４個の発光サイリスタＬ５〜Ｌ８のうち、発光サイリスタＬ５、Ｌ７、Ｌ８を点灯させるとした。
【００３９】
図７において、時刻ａから時刻ｒへとアルファベット順に時刻が経過するとする。そして発光サイリスタＬ１〜Ｌ４は、時刻ｃから時刻ｑの期間Ｔ（Ａ）において点灯制御される。また次の発光サイリスタＬ５〜Ｌ８は、時刻ｑから時刻ｒの期間Ｔ（Ｂ）で点灯制御される。なお、図示しないが、期間Ｔ（Ｂ）に引き続き、発光サイリスタＬ９〜Ｌ１２が転送制御される期間Ｔ（Ｃ）が引き続いている。そして、発光チップＣ１（Ｃ）が１２８個の発光サイリスタＬを有する場合には、発光サイリスタＬ１２８まで、発光サイリスタＬを４個ずつ組として点灯制御される。
【００４０】
期間Ｔ（Ａ）、期間Ｔ（Ｂ）、…における信号波形は、画像データによって変化する記憶信号φｍを除いて、同じ波形の繰り返しである。したがって、以下では、時刻ｃから時刻ｑまでの期間Ｔ（Ａ）のみを説明する。なお、時刻ａから時刻ｃまでの期間は、発光チップＣ１（Ｃ）が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
【００４１】
第１転送信号φ１、第２転送信号φ２、記憶信号φｍ、点灯信号φＩ１（φＩ）の、期間Ｔ（Ａ）における信号波形について説明する。
第１転送信号φ１は、時刻ｃでローレベルの電位（以下、「Ｌ」と記す。）であって、時刻ｅで「Ｌ」からハイレベルの電位（以下、「Ｈ」と記す。）に移行し、時刻ｇで「Ｈ」から「Ｌ」に移行する。さらに、第１転送信号φ１は、時刻ｋで「Ｌ」から「Ｈ」に移行し、時刻ｎで「Ｈ」から「Ｌ」に移行する。そして、時刻ｑまで「Ｌ」を維持する。
第２転送信号φ２は、時刻ｃで「Ｈ」であって、時刻ｄで「Ｈ」から「Ｌ」に移行し、時刻ｈで「Ｌ」から「Ｈ」に移行する。さらに、第２転送信号φ２は、時刻ｊで「Ｈ」から「Ｌ」に移行し、時刻ｏで「Ｌ」から「Ｈ」に移行する。そして、時刻ｑまで「Ｈ」を維持する。
ここで、第１転送信号φ１と第２転送信号φ２とを比較すると、時刻ｃから時刻ｏの期間においては、共に「Ｌ」となる期間（例えば時刻ｄから時刻ｅ、時刻ｇから時刻ｈ）を挟んで、交互に「Ｈ」と「Ｌ」とを繰り返している。そして、第１転送信号φ１と第２転送信号φ２とは、同時に「Ｈ」となる期間を有さない。
【００４２】
記憶信号φｍは、時刻ｃにおいて「Ｈ」から「Ｌ」に移行し、時刻ｄで「Ｌ」から記憶レベルの電位（以下、「Ｓ」と記す。）に移行する。なお、詳細は後述するが、記憶レベル「Ｓ」は、「Ｈ」と「Ｌ」の間のレベル（電位）で、ターンオンした記憶サイリスタＭのオン状態を維持できる電位レベルをいう。
そして、時刻ｆで「Ｓ」から「Ｌ」に、時刻ｇで「Ｌ」から「Ｓ」に移行する。さらに、時刻ｉで「Ｓ」から「Ｌ」に、時刻ｊで「Ｌ」から「Ｓ」に、時刻ｌで「Ｓ」から「Ｌ」に、時刻ｎで「Ｌ」から「Ｈ」に移行する。そして、時刻ｑまで「Ｈ」を維持する。
ここで、記憶信号φｍと、第１転送信号φ１および第２転送信号φ２との関係を見ると、記憶信号φｍは、第１転送信号φ１または第２転送信号φ２のいずれかが「Ｌ」のとき、「Ｌ」になっている。例えば、第１転送信号φ１が「Ｌ」である時刻ｃから時刻ｄ、第２転送信号φ２が「Ｌ」である時刻ｆから時刻ｇにおいて、記憶信号φｍは「Ｌ」である。
【００４３】
一方、点灯信号φＩは、本実施の形態では、後述するように発光サイリスタＬに発光（点灯）のための電流を供給する信号である。
点灯信号φＩは、時刻ｃで「Ｈ」であって、時刻ｍにおいて「Ｌｅ」に移行する。時刻ｐにおいて「Ｌｅ」から「Ｈ」に移行する。そして、時刻ｑで「Ｈ」を維持する。
ここで、「Ｌｅ」は、動作の説明において後述するが、点灯可能に設定された発光サイリスタＬを点灯させることができる電位レベル（点灯レベル）をいい、「Ｈ」と「Ｌ」の間の電位である。
【００４４】
発光チップＣ１（Ｃ）の動作を説明する前に、サイリスタ（転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬ）の基本的な動作を説明する。サイリスタは、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
以下では、例として、図６に示した基板８０に設定したサイリスタのアノード端子（Ｖｓｕｂ端子）に供給される基準電位Ｖｓｕｂを０Ｖ（「Ｈ」）、Ｖｇａ端子に供給される電源電位Ｖｇａを−３．３Ｖ（「Ｌ」）とする。そして、サイリスタは、図７に示したように、ＧａＡｓ等のｐ型層、ｎ型層を積層して構成されているとし、ｐｎ接合の拡散電位（順方向電位）Ｖｄを１．５Ｖとする。
【００４５】
サイリスタは、カソード端子にしきい電圧Ｖより低い電位（負側に大きい電位）が印加されるとターンオンする。サイリスタは、ターンオンすると、アノード端子とカソード端子との間に電流が流れた状態（オン状態）になる。ここで、サイリスタのしきい電圧は、ゲート端子の電位から拡散電位Ｖｄを引いた値である。よって、サイリスタのゲート端子の電位が−１．５Ｖであると、しきい電圧は−３．０Ｖとなる。すなわち、−３．０Ｖより低い電圧がカソード端子に印加されると、サイリスタがターンオンすることになる。
そして、ターンオンすると、サイリスタのゲート端子は、サイリスタのアノード端子の電位となる。ここでは、アノード端子は０Ｖに設定しているので、ゲート端子の電位は０Ｖである。また、サイリスタのカソード端子は拡散電位Ｖｄになる。ここでは、−１．５Ｖとなる。
【００４６】
サイリスタは一度ターンオンすると、カソード端子の電位が、サイリスタがオン状態を維持するために必要な電位より高い電位（負側に小さい電位）になるまで、オン状態が維持される。ここでは、オン状態のサイリスタのカソード端子の電位は−１．５Ｖであるので、カソード端子に−１．５Ｖより低い電位が印加され、サイリスタのオン状態を維持しうる電流が供給されることで、オン状態が維持される。
なお、カソード端子が「Ｈ」（０Ｖ）になって、アノード端子と同電位になれば、サイリスタはオン状態を維持できずターンオフ（オフ）する。サイリスタは、ターンオフすると、アノード端子とカソード端子との間に電流が流れていない状態（オフ状態）になる。つまり、サイリスタは一旦オン状態になると、電流が流れた状態が維持され、ゲート端子の電位によってはターンオフできない。
よって、サイリスタはオン状態を維持（記憶、保持）する機能を有している。そして、サイリスタでは、ターンオンさせるための電位に比べ、オン状態を維持する電位は低くてよい。
なお、発光サイリスタＬは、オンになると点灯（発光）し、オフになると消灯（非発光）する。
【００４７】
では、図６を参照しつつ、図７に示したタイミングチャートにしたがって、発光素子アレイ６３および発光チップＣの動作を説明する。
（初期状態）
図７に示したタイミングチャートの時刻ａにおいて、発光素子アレイ６３の発光チップＣ（Ｃ１〜Ｃ６０）のそれぞれのＶｓｕｂ端子は基準電位Ｖｓｕｂ（０Ｖ）に設定される。一方、それぞれのＶｇａ端子は電源電位Ｖｇａ（−３．３Ｖ）に設定される（図４参照）。
そして、信号発生回路１００は第１転送信号φ１、第２転送信号φ２および記憶信号φｍをそれぞれ「Ｈ」に、点灯信号φＩ（φＩ１〜φＩ６０）を「Ｈ」に設定する（図４参照）。これにより、第１転送信号ライン１０６が「Ｈ」になり、発光素子アレイ６３の各発光チップＣのφ１端子を介して、各発光チップＣの第１転送信号線７２が「Ｈ」になる。同様に、第２転送信号ライン１０７が「Ｈ」になり、各発光チップＣのφ２端子を介して、各発光チップＣの第２転送信号線７３が「Ｈ」になる。記憶信号ライン１０８が「Ｈ」になり、各発光チップＣのφｍ端子を介して、各発光チップＣの記憶信号線７４が「Ｈ」になる。さらに、点灯信号ライン１０９（１０９−１〜１０９−６０）が「Ｈ」になり、各発光チップＣのφＩ端子を介して、各発光チップＣの点灯信号線７５が「Ｈ」になる。
では、発光チップＣ１を例として、発光チップＣの動作を説明する。他の発光チップＣ２〜Ｃ６０も、発光チップＣ１と同様に、同時に並行して動作する。
【００４８】
発光チップＣ１の転送サイリスタＴ１、Ｔ２、Ｔ３、…、記憶サイリスタＭ１、Ｍ２、Ｍ３、…および発光サイリスタＬ１、Ｌ２、Ｌ３、…のアノード端子はＶｓｕｂ端子に接続されているので、「Ｈ」（０Ｖ）が供給される。
一方、奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…の各カソード端子は、「Ｈ」に設定された第１転送信号線７２に、偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…の各カソード端子は、「Ｈ」に設定された第２転送信号線７３に接続されている。各転送サイリスタＴのアノード端子およびカソード端子はともに「Ｈ」であるので、各転送サイリスタＴはオフ状態にある。
同様に、記憶サイリスタＭ１、Ｍ２、Ｍ３、…の各カソード端子は、「Ｈ」に設定された記憶信号線７４に接続されている。各記憶サイリスタＭのアノード端子およびカソード端子はともに「Ｈ」となり、各記憶サイリスタＭはオフ状態にある。
さらに、発光サイリスタＬ１、Ｌ２、Ｌ３、…の各カソード端子は、「Ｈ」に設定された点灯信号φＩ（発光チップＣ１では点号信号φＩ１）に接続されている。各発光サイリスタＬのアノード端子およびカソード端子はともに「Ｈ」であるので、各発光サイリスタＬはオフ状態にある。
【００４９】
さて、転送サイリスタＴのゲート端子Ｇｔは、抵抗Ｒｔを介して電源電位Ｖｇａ（「Ｌ」：−３．３Ｖ）に設定されている。よって、ゲート端子Ｇｔの電位は「Ｌ」になっている。
同様に、記憶サイリスタＭのゲート端子Ｇｍは、抵抗Ｒｍを介して電源電位Ｖｇａ（「Ｌ」：−３．３Ｖ）に設定されている。よって、ゲート端子Ｇｍの電位は「Ｌ」になっている。また、発光サイリスタＬのゲート端子Ｇｌは記憶サイリスタＭのゲート端子Ｇｍに接続されているので、発光サイリスタＬのゲート端子Ｇｌの電位も「Ｌ」になっている。
【００５０】
そして、図６中の転送サイリスタ列の一端側のゲート端子Ｇｔ１は、前述したように、スタートダイオードＤｓのカソード端子に接続されている。そして、スタートダイオードＤｓのアノード端子は、「Ｈ」の第２転送信号線７３に接続されている。すると、スタートダイオードＤｓは、カソード端子が「Ｌ」（−３．３Ｖ）でアノード端子が「Ｈ」（０Ｖ）であるので、順方向に電圧が印加（順バイアス）されていることになる。よって、スタートダイオードＤｓのカソード端子が接続されたゲート端子Ｇｔ１は、アノード端子の「Ｈ」（０Ｖ）からスタートダイオードＤｓの拡散電位Ｖｄ（１．５Ｖ）を引いた値になる。よって、本実施の形態では、ゲート端子Ｇｔ１の電位は−１．５Ｖになる。
すると、前に説明したように、転送サイリスタＴ１のしきい電圧は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖとなる。
なお、転送サイリスタＴ１に隣接する転送サイリスタＴ２のゲート端子Ｇｔ２は、ゲート端子Ｇｔ１に結合ダイオードＤｃ１を介して接続されているため、転送サイリスタＴ２のゲート端子Ｇｔ２の電位は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から結合ダイオードＤｃ１の拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。よって、転送サイリスタＴ２のしきい電圧は−４．５Ｖになる。
同様に、記憶サイリスタＭ１のゲート端子Ｇｍ１（発光サイリスタＬ１のゲート端子Ｇｌ１も同じ）はゲート端子Ｇｔ１に接続ダイオードＤｍ１を介して接続されているため、記憶サイリスタＭ１のゲート端子Ｇｍ１（ゲート端子Ｇｌ１）の電位は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から接続ダイオードＤｍ１の拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。よって、記憶サイリスタＭ１（発光サイリスタＬ１）のしきい電圧は−４．５Ｖになる。
これらのゲート端子Ｇｔ１、Ｇｔ２、Ｇｍ１、Ｇｌ１を除く、他のゲート端子Ｇｔ、Ｇｍ、Ｇｌの電位は、電源電位Ｖｇａ（−３．３Ｖ）であるので、転送サイリスタＴ１、Ｔ２、記憶サイリスタＭ１、発光サイリスタＬ１を除く、他の転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬのしきい電圧は−４．８Ｖである。
【００５１】
（動作開始）
時刻ｂにおいて、第１転送信号φ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。すると、「Ｌ」よりしきい電圧が−３Ｖと高い転送サイリスタＴ１がターンオンする。転送サイリスタＴ２は、しきい電圧が−４．５Ｖで「Ｌ」の値より低いので、ターンオンできない。さらに、転送サイリスタＴ３以降の番号の大きい転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、ターンオンできない。
すなわち、時刻ｂにおいて、ターンオンできるのは転送サイリスタＴ１に限られる。
【００５２】
転送サイリスタＴ１がターンオンすると、前述したように、ゲート端子Ｇｔ１の電位は、アノード端子の電位である「Ｈ」（０Ｖ）になる。そして、カソード端子（第１転送信号線７２）の電位は、アノード端子の電位「Ｈ」（０Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。
すると、結合ダイオードＤｃ１は、ゲート端子Ｇｔ１の電位が「Ｈ」、ゲート端子Ｇｔ２の電位が−３Ｖとなるので、順バイアス状態になる。すると、ゲート端子Ｇｔ２の電位は、ゲート端子Ｇｔ１の電位（０Ｖ）から結合ダイオードＤｃ１の拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。これにより、転送サイリスタＴ２のしきい電圧は−３Ｖになる。
転送サイリスタＴ２のゲート端子Ｇｔ２に結合ダイオードＤｃ２を介して接続されたゲート端子Ｇｔ３の電位は、前述したと同様に計算できて、−３Ｖになる。これにより、転送サイリスタＴ３のしきい電圧は−４．５Ｖになる。これに引き続く番号が４以上の転送サイリスタＴのゲート端子Ｇｔの電位は電源電位Ｖｇａの−３．３Ｖであるので、しきい電圧は−４．８Ｖが維持される。
【００５３】
一方、転送サイリスタＴ１がターンオンすると、ゲート端子Ｇｔ１の電位は「Ｈ」（０Ｖ）になる。すると、接続ダイオードＤｍ１は、ゲート端子Ｇｔ１の電位が「Ｈ」（０Ｖ）で、ゲート端子Ｇｍ１の電位が−３Ｖの順バイアスになる。すると、ゲート端子Ｇｍ１およびゲート端子Ｇｌ１の電位は、ゲート端子Ｇｔ１の電位である「Ｈ」（０Ｖ）から接続ダイオードＤｍ１の拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。すると、記憶サイリスタＭ１および発光サイリスタＬ１のしきい電圧は−３Ｖになる。
なお、隣接する記憶サイリスタＭ２（発光サイリスタＬ２も同じ）のゲート端子Ｇｍ２（ゲート端子Ｇｌ２も同じ）の電位は、「Ｈ」（０Ｖ）となったゲート端子Ｇｔ１から結合ダイオードＤｃ１と接続ダイオードＤｍ２とを介しているので、−３Ｖとなる。よって、記憶サイリスタＭ２（発光サイリスタＬ２も同じ）のしきい電圧は−４．５Ｖとなる。
そして、記憶サイリスタＭ２（発光サイリスタＬ２）に引き続く番号が３以上の記憶サイリスタＭ（発光サイリスタＬ）のゲート端子Ｇｍ（ゲート端子Ｇｌ）の電位は、「Ｈ」（０Ｖ）となったゲート端子Ｇｔ１の電位の影響が及ばず、電源電位Ｖｇａの−３．３Ｖである。よって、番号が３以上の記憶サイリスタＭ（発光サイリスタＬ）のしきい電圧は−４．８Ｖである。
なお、時刻ｂにおいては、第２転送信号φ２は「Ｈ」であるので、転送サイリスタＴ２および４以上の偶数番号の転送サイリスタＴもターンオンしない。また、記憶信号φｍは「Ｈ」であり、点灯信号φＩ１（φＩ）も「Ｈ」であるので、いずれの記憶サイリスタＭおよび発光サイリスタＬもターンオンしない。
よって、時刻ｂの直後（ここでは、時刻ｂにおける信号の電位の変化によってサイリスタなどの変化が生じた後をいう）においては、転送サイリスタＴ１がオン状態にある。
【００５４】
（動作状態）
時刻ｃにおいて、記憶信号φｍが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。すると、記憶サイリスタＭ１は、前述したようにしきい電圧が−３Ｖであるので、ターンオンする。しかし、２以上の番号の記憶サイリスタＭは、しきい電圧が「Ｌ」（−３．３Ｖ）より低いので、ターンオンしない。
すなわち、ターンオンできるのは記憶サイリスタＭ１に限られる。
記憶サイリスタＭ１がターンオンすると、転送サイリスタＴ１の場合と同様に、ゲート端子Ｇｍ１の電位が「Ｈ」（０Ｖ）になる。すると、ゲート端子Ｇｍ１に接続された発光サイリスタＬ１のゲート端子Ｇｌ１の電位が「Ｈ」（０Ｖ）となるので、発光サイリスタＬ１のしきい電圧が−１．５Ｖになる。
しかし、点灯信号φＩ１（φＩ）は「Ｈ」であるので、いずれの発光サイリスタＬもターンオンしない。
よって、時刻ｃの直後においては、転送サイリスタＴ１および記憶サイリスタＭ１がオン状態を維持している。
【００５５】
このとき、記憶サイリスタＭ１のカソード端子の電位は、「Ｈ」（０Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた値である−１．５Ｖになる。しかし、記憶サイリスタＭは抵抗Ｒｎを介して記憶信号線７４に接続されている。このため、記憶信号線７４の電位は「Ｌ」（−３．３Ｖ）が維持されている。逆に、抵抗Ｒｎの値は、記憶信号線７４の電位は「Ｌ」が維持されるように選ばれている。
【００５６】
ここまで、発光チップＣ１（Ｃ）のサイリスタ（転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬ）およびダイオード（結合ダイオードＤｃ、接続ダイオードＤｍ）の動作を個別に説明した。しかし、サイリスタおよびダイオードの動作は、次のように説明することができる。
すなわち、サイリスタがターンオンすると、そのゲート端子（ゲート端子Ｇｔ、ゲート端子Ｇｍ、ゲート端子Ｇｌ）の電位が「Ｈ」（０Ｖ）になり、そのサイリスタのしきい電圧が−１．５Ｖになる。そして、電位が「Ｈ」（０Ｖ）になったゲート端子に順バイアスのダイオード１段（１個）で接続されたゲート端子の電位は、「Ｈ」（０Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。そして、このゲート端子を有するサイリスタのしきい電圧が−３Ｖになる。さらに、電位が「Ｈ」（０Ｖ）になったゲート端子に順バイアスのダイオード２段（直列接続した２個）で接続されたゲート端子の電位は、２拡散電位Ｖｄ（１．５Ｖ）の２倍の値を引いた−３Ｖになる。そして、このゲート端子を有するサイリスタのしきい電圧が−４．５Ｖになる。そして、電位が「Ｈ」（０Ｖ）になったゲート端子にダイオード３段以上で接続されたゲート端子には、電位が「Ｈ」（０Ｖ）になった影響が及ばす、ダイオード３段以上で接続されたゲート端子を有するサイリスタのしきい電圧は−４．８Ｖが維持される。
【００５７】
そして、電位が「Ｈ」（０Ｖ）になったゲート端子とダイオード１段で接続されたゲート端子を有するサイリスタは、「Ｌ」（−３．３Ｖ）の電位でターンオンする。ダイオード２段以上で接続されたゲート端子を有するサイリスタは、「Ｌ」（−３．３Ｖ）の電位でターンオンしない。
すなわち、ターンオンすることができる、電位が「Ｈ」（０Ｖ）になったゲート端子とダイオード１段で接続されたゲート端子を有するサイリスタのみに着目すればよい。
以下では、電位が「Ｈ」（０Ｖ）になったゲート端子とダイオード１段で接続されたゲート端子を有するサイリスタのみについて説明し、ターンオンしないサイリスタのゲート端子の電位やしきい電圧の変化についての説明を省略する。
【００５８】
さて、図７に戻って発光チップＣ１（Ｃ）の動作の続きを説明する。
時刻ｄにおいて、記憶信号φｍを「Ｌ」から「Ｓ」に、第２転送信号φ２を「Ｈ」から「Ｌ」に移行する。
「Ｓ」は、記憶サイリスタＭが、オン状態を維持することができる電位のレベルである。「Ｓ」では、オン状態にある記憶サイリスタＭはオン状態を維持するが、オフ状態にある記憶サイリスタＭはターンオンできない電位である。
前述したように、ターンオンさせようとする記憶サイリスタＭのしきい電圧は−３Ｖである。オン状態にある記憶サイリスタＭのカソード端子の電位は、拡散電位Ｖｄを引いた値である−１．５Ｖである。よって、「Ｓ」は、ターンオンさせようとする記憶サイリスタＭのしきい電圧である−３Ｖより高く、オン状態のカソード端子の電位（−１．５Ｖ）より低い電位に設定される。なお、「Ｓ」では、オン状態となっている記憶サイリスタＭのオン状態が維持される電流が供給できることを要する。
上述したように、記憶信号φｍを「Ｌ」から「Ｓ」に移行しても、オン状態にある記憶サイリスタＭ１はオン状態を維持する。
【００５９】
一方、第２転送信号φ２を「Ｈ」から「Ｌ」に移行すると、しきい電圧が−３Ｖになっている転送サイリスタＴ２がターンオンする。
転送サイリスタＴ２がターンオンすると、ゲート端子Ｇｔ２の電位が「Ｈ」（０Ｖ）まで上昇する。そして、ゲート端子Ｇｔ２に順バイアスのダイオード１段（結合ダイオードＤｃ２）で接続された転送サイリスタＴ３のしきい電圧が−３Ｖになる。同様に、ゲート端子Ｇｔ２にダイオード１段（接続ダイオードＤｍ２）で接続された記憶サイリスタＭ２および発光サイリスタＬ２のそれぞれのしきい電圧が−３Ｖになる。
このとき、転送サイリスタＴ１はオン状態を維持している。よって、転送サイリスタＴ３のカソード端子が接続された第１転送信号線７２の電位は、オン状態の転送サイリスタＴ１により拡散電位Ｖｄ（−１．５Ｖ）に維持されている。このため、転送サイリスタＴ３はターンオンしない。
また、記憶信号φｍは「Ｓ」であるので、記憶サイリスタＭ２はターンオンしない。同様に、点灯信号φＩ１（φＩ）は「Ｈ」であるので、発光サイリスタＬ２はターンオンしない。
【００６０】
なお、ここでは、時刻ｄにおいて、記憶信号φｍの「Ｌ」から「Ｓ」への移行と、第２転送信号φ２の「Ｈ」から「Ｌ」への移行とを同時に行っている。
しかし、第２点灯信号φ２の「Ｌ」への移行により、転送サイリスタＴ２がターンオンすることで、前述したように、記憶サイリスタＭのしきい電圧が−３Ｖになって、「Ｈ」の記憶信号φｍにより記憶サイリスタＭがターンオンすることを抑制するため、記憶信号φｍの「Ｌ」から「Ｓ」への移行を、第２転送信号φ２の「Ｈ」から「Ｌ」への移行より前に行うことが好ましい。
【００６１】
時刻ｄの直後においては、転送サイリスタＴ１およびＴ２がともにオン状態になっているとともに、記憶サイリスタＭ１もオン状態を維持している。
【００６２】
さて、時刻ｅにおいて、第１転送信号φ１を「Ｌ」から「Ｈ」に移行する。すると、転送サイリスタＴ１は、カソード端子とアノード端子との電位がともに「Ｈ」になるため、ターンオフする。
このとき、転送サイリスタＴ１のゲート端子Ｇｔ１は、抵抗Ｒｔ１を介して電源線７１に接続されているので、電源電位Ｖｇａの−３．３Ｖになる。ゲート端子Ｇｔ１（−３．３Ｖ）とＧｔ２（０Ｖ）との間の結合ダイオードＤｃ１は逆バイアスとなるため、ゲート端子Ｇｔ２が「Ｈ」（０Ｖ）である影響は、ゲート端子Ｇｔ１には及ばない。
同様に、記憶サイリスタＭ１がオン状態にあることにより、ゲート端子Ｇｍ１は「Ｈ」（０Ｖ）になっている。しかし、ゲート端子Ｇｔ１（−３．３Ｖ）とゲート端子Ｇｍ１（０Ｖ）との間の接続ダイオードＤｍ１は逆バイアスとなるため、ゲート端子Ｇｍ１が「Ｈ」（０Ｖ）である影響は、ゲート端子Ｇｔ１には及ばない。
すなわち、電位が「Ｈ」（０Ｖ）になったゲート端子に逆バイアスのダイオードで接続されたゲート端子の電位は、「Ｈ」（０Ｖ）になったゲート端子からの影響を受けない。なお、逆バイアスのダイオードを挟んだゲート端子間の電位の関係は、他のダイオードにおいても同様に生じる。以下では説明を省略する。
時刻ｅの直後においては、記憶サイリスタＭ１および転送サイリスタＴ２がオン状態を維持している。
【００６３】
次に、時刻ｆにおいて、記憶信号φｍを「Ｓ」から「Ｌ」（−３．３Ｖ）にすると、しきい電圧が−３Ｖの記憶サイリスタＭ２がターンオンする。すると、ゲート端子Ｇｍ２（Ｇｌ２）の電位が「Ｈ」（０Ｖ）になるので、発光サイリスタＬ２のしきい電圧が−１．５Ｖになる。しかし、点灯信号φＩは「Ｈ」であるので、発光サイリスタＬ２はターンオンしない。
よって、時刻ｆの直後においては、記憶サイリスタＭ１およびＭ２の両方がオン状態にある。そして、転送サイリスタＴ２もオン状態を維持している。
【００６４】
時刻ｇにおいて、記憶信号φｍを「Ｌ」から「Ｓ」に、第１転送信号φ１を「Ｈ」から「Ｌ」に移行する。
記憶信号φｍを「Ｌ」から「Ｓ」にしても、オン状態にある記憶サイリスタＭ１、Ｍ２はオン状態を維持している。
一方、第１転送信号φ１を「Ｈ」から「Ｌ」に移行すると、しきい電圧が−３Ｖとなっている転送サイリスタＴ３がターンオンする。そして、ゲート端子Ｇｔ３の電位が「Ｈ」（０Ｖ）になって、ゲート端子Ｇｔ３に順バイアスのダイオード１段（結合ダイオードＤｃ３）で接続された転送サイリスタＴ４のしきい電圧が−３Ｖになる。同様に、ゲート端子Ｇｔ３に順バイアスのダイオード１段（接続ダイオードＤｍ３）で接続された記憶サイリスタＭ３および発光サイリスタＬ３のしきい電圧が−３Ｖになる。
このとき、転送サイリスタＴ２はオン状態を維持している。よって、転送サイリスタＴ２のカソード端子が接続された第２転送信号線７３の電位は、オン状態の転送サイリスタＴ２により−１．５Ｖに維持されているので、転送サイリスタＴ４はターンオンしない。
また、記憶信号φｍは「Ｓ」であるので、記憶サイリスタＭ３はターンオンしない。同様に、点灯信号φＩ１（φＩ）は「Ｈ」であるので、発光サイリスタＬ３もターンオンしない。
なお、時刻ｇにおいては、記憶信号φｍの「Ｌ」から「Ｓ」への移行と、第１転送信号φ１の「Ｈ」から「Ｌ」への移行とを同時に行っているが、時刻ｄでと同様に、記憶信号φｍの「Ｌ」から「Ｓ」への移行を、第１転送信号φ１の「Ｈ」から「Ｌ」への移行より前に行うことが好ましい。
時刻ｇの直後においては、記憶サイリスタＭ１、Ｍ２がオン状態を維持している。そして、転送サイリスタＴ２およびＴ３がともにオン状態になっている。
【００６５】
次に、時刻ｈにおいて、第２転送信号φ２を「Ｌ」から「Ｈ」にする。すると、時刻ｅでと同様に、転送サイリスタＴ２がターンオフする。そして、転送サイリスタＴ２のゲート端子Ｇｔ２は、抵抗Ｒｔ２を介して、Ｖｇａの−３．３Ｖになる。
よって、時刻ｈの直後においては、記憶サイリスタＭ１、Ｍ２および転送サイリスタＴ３がオン状態を維持している。
【００６６】
そして、時刻ｉにおいて、記憶信号φｍを「Ｓ」から「Ｌ」（−３．３Ｖ）にすると、時刻ｆでと同様に、しきい電圧が−３Ｖの記憶サイリスタＭ３がターンオンする。すると、ゲート端子Ｇｍ３（Ｇｌ３）の電位が「Ｈ」（０Ｖ）になり、発光サイリスタＬ３のしきい電圧が−１．５Ｖになる。しかし、点灯信号φＩ１（φＩ）は「Ｈ」であるので、発光サイリスタＬ３はターンオンしない。
よって、時刻ｉの直後においては、記憶サイリスタＭ１、Ｍ２、Ｍ３がオン状態にある。そして、転送サイリスタＴ３もオン状態を維持している。
【００６７】
時刻ｊにおいて、記憶信号φｍを「Ｌ」から「Ｓ」に、第２転送信号φ２を「Ｈ」から「Ｌ」に移行する。
すると、時刻ｇと同様に、記憶信号φｍを「Ｌ」から「Ｓ」にしても、オン状態にある記憶サイリスタＭ１、Ｍ２、Ｍ３はオン状態を維持している。
一方、第２転送信号φ２を「Ｈ」から「Ｌ」に移行すると、しきい電圧が−３Ｖとなっている転送サイリスタＴ４がターンオンする。そして、ゲート端子Ｇｔ４の電位が「Ｈ」（０Ｖ）になって、ゲート端子Ｇｔ４に順バイアスのダイオード１段（結合ダイオードＤｃ４）で接続された転送サイリスタＴ５のしきい電圧が−３Ｖになる。同様に、ゲート端子Ｇｔ４に順バイアスのダイオード１段（接続ダイオードＤｍ４）で接続された記憶サイリスタＭ４および発光サイリスタＬ４のしきい電圧が−３Ｖになる。
このとき、転送サイリスタＴ３はオン状態を維持している。よって、転送サイリスタＴ５のカソード端子が接続された第１転送信号線７２の電位は、オン状態の転送サイリスタＴ３により−１．５Ｖに維持されているので、転送サイリスタＴ５はターンオンしない。
また、記憶信号φｍは「Ｓ」であるので、記憶サイリスタＭ４はターンオンしない。同様に、点灯信号φＩ１は「Ｈ」であるので、発光サイリスタＬ４もターンオンしない。
【００６８】
なお、時刻ｊにおいては、記憶信号φｍの「Ｌ」から「Ｓ」への移行と、第２転送信号φ２の「Ｈ」から「Ｌ」への移行とを同時に行っているが、時刻ｄでと同様に、記憶信号φｍの「Ｌ」から「Ｓ」への移行を、第２転送信号φ２の「Ｈ」から「Ｌ」への移行より前に行うことが好ましい。
よって、時刻ｊの直後においては、記憶サイリスタＭ１、Ｍ２、Ｍ３がオン状態を維持している。そして、転送サイリスタＴ３およびＴ４がともにオン状態になっている。
【００６９】
そして、時刻ｋにおいて、第１転送信号φ１を「Ｌ」から「Ｈ」にする。すると、時刻ｈでと同様に、転送サイリスタＴ３がターンオフする。そして、転送サイリスタＴ３のゲート端子Ｇｔ３は、抵抗Ｒｔ３を介して、電源電位Ｖｇａの−３．３Ｖになる。
よって、時刻ｋの直後においては、記憶サイリスタＭ１、Ｍ２、Ｍ３および転送サイリスタＴ４がオン状態を維持している。
【００７０】
時刻ｌにおいて、記憶信号φｍを「Ｓ」から「Ｌ」にすると、時刻ｉでと同様に、しきい電圧が−３Ｖの記憶サイリスタＭ４がターンオンする。すると、ゲート端子Ｇｍ４（Ｇｌ４）の電位が「Ｈ」（０Ｖ）になるので、発光サイリスタＬ４のしきい電圧が−１．５Ｖになる。しかし、点灯信号φＩは「Ｈ」であるので、発光サイリスタＬ４はターンオンしない。
【００７１】
さて、時刻ｌの直後において、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４がオン状態にあり、転送サイリスタＴ４もオン状態を維持している。
すると、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４がオン状態にあって、それぞれのゲート端子Ｇｍ１（Ｇｌ１）、Ｇｍ２（Ｇｌ２）、Ｇｍ３（Ｇｌ３）、Ｇｍ４（Ｇｌ４）がすべて「Ｈ」（０Ｖ）となっている。このため、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４のしきい電圧はすべて−１．５Ｖになっている。なお、発光サイリスタＬ４に隣接する発光サイリスタＬ５のゲート端子Ｇｌ５は、「Ｈ」（０Ｖ）になったゲート端子Ｇｔ４から順バイアスのダイオード２段（結合ダイオードＤｃ４および接続ダイオードＤｍ５）で接続されているので、しきい電圧は−４．５Ｖになっている。そして、さらに、番号が６以上の発光サイリスタＬは、しきい電圧が−４．８Ｖになっている。
【００７２】
時刻ｍにおいて、点灯信号φＩ１（φＩ）の電位を上述した発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４のしきい電圧（−１．５Ｖ）より低く、且つ後述する時刻ｎにおける発光サイリスタＬ５のしきい電圧（３Ｖ）より高い電位である「Ｌｅ」とする。
すると、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４のしきい電圧（−１．５Ｖ）は、「Ｌｅ」より高いので、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４がターンオンして、点灯（発光）する。
一方、発光サイリスタＬ５および６以上の番号の発光サイリスタＬは、しきい電圧が「Ｌｅ」より低いので、ターンオンしない。
すなわち、本実施の形態では、複数（ここでは４個）の発光サイリスタＬを同時に点灯させている。
そして、時刻ｍの直後においては、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４、転送サイリスタＴ４がオン状態になっている。
【００７３】
時刻ｎにおいて、記憶信号φｍを「Ｌ」から「Ｈ」に、第１転送信号φ１を「Ｈ」から「Ｌ」に移行する。
記憶信号φｍを「Ｌ」から「Ｈ」にすることで、オン状態を維持していた記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４のカソード端子の電位が、アノード端子の「Ｈ」（０Ｖ）と同じになるので、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４はターンオフする。
一方、第１転送信号φ１を「Ｈ」から「Ｌ」に移行すると、しきい電圧が−３Ｖとなっている転送サイリスタＴ５がターンオンする。そして、ゲート端子Ｇｔ５の電位が「Ｈ」（０Ｖ）になって、ゲート端子Ｇｔ５に順バイアスのダイオード１段（結合ダイオードＤｃ５）で接続された転送サイリスタＴ６のしきい電圧が−３Ｖになる。同様に、ゲート端子Ｇｔ５に順バイアスのダイオード１段（接続ダイオードＤｍ５）で接続された記憶サイリスタＭ５および発光サイリスタＬ５のしきい電圧が−３Ｖになる。
このとき、転送サイリスタＴ４はオン状態を維持している。よって、転送サイリスタＴ６のカソード端子が接続された第２転送信号線７３の電位は、オン状態の転送サイリスタＴ４により−１．５Ｖに維持されているので、転送サイリスタＴ６はターンオンしない。
また、記憶信号φｍは、「Ｈ」であるので、記憶サイリスタＭ５はターンオンしない。一方、点灯信号φＩ１は、−１．５Ｖより低く且つ３Ｖより高い電位の「Ｌｅ」であるので、発光サイリスタＬ５はターンオンせず、非点灯のままである。
【００７４】
なお、時刻ｎにおいて、記憶信号φｍの「Ｌ」から「Ｈ」への移行と、第１転送信号φ１の「Ｈ」から「Ｌ」への移行を同時に行っているが、第１転送信号φ１を「Ｌ」にすることにより、転送サイリスタＴ５がターンオンし、記憶信号φｍが「Ｌ」において記憶サイリスタＭ５がターンオンするのを抑制するため、記憶信号φｍを「Ｌ」から「Ｈ」への移行を第１転送信号φ１の「Ｈ」から「Ｌ」への移行より前に行うことが好ましい。
時刻ｎの直後においては、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４が点灯（オン）状態を維持している。そして、転送サイリスタＴ４およびＴ５がともにオン状態である。
【００７５】
時刻ｏにおいて、第２転送信号φ２を「Ｌ」から「Ｈ」にする。すると、転送サイリスタＴ４がターンオフする。そして、転送サイリスタＴ４のゲート端子Ｇｔ４は、抵抗Ｒｔ４を介して、Ｖｇａの−３．３Ｖになる。
よって、時刻ｏの直後においては、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４が点灯（オン）状態を維持している。そして、転送サイリスタＴ５がオン状態を維持している。
【００７６】
そして、時刻ｐにおいて、点灯信号φＩ１（φＩ）を「Ｌｅ」から「Ｈ」にすると、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４のカソード端子の電位がアノード端子の「Ｈ」（０Ｖ）と同じになる。このため、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４は点灯（オン）状態を維持できず、消灯（ターンオフ）する。
すなわち、時刻ｍから時刻ｐまでが、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４の点灯期間となる。点灯期間は発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４において同じである。
なお、時刻ｏと時刻ｐの間に、記憶信号φｍを「Ｈ」から「Ｌ」にして、記憶サイリスタＭ５をターンオンさせると、ゲート端子Ｇｍ５（ゲート端子Ｇｌ５と同じ）が「Ｈ」（０Ｖ）になって、発光サイリスタＬ５のしきい電圧が−１．５Ｖに上昇する。この期間では、点灯信号φＩ１（φＩ）が「Ｌｅ」であるので、発光サイリスタＬ５が点灯してしまう。
したがって、本実施の形態では、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４が消灯する時刻ｐが経過するまで、記憶信号φｍを「Ｌ」に移行させない。
よって、時刻ｐの直後においては、転送サイリスタＴ５のみがオン状態を維持している。
【００７７】
そして、時刻ｑにおいて、記憶信号φｍが「Ｈ」から「Ｌ」に移行する。記憶信号φｍを「Ｓ」から「Ｌ」にすると、時刻ｃでと同様に、しきい電圧が−３Ｖになっている記憶サイリスタＭ５がターンオンする。これ以降は、時刻ｃからの繰り返しとなって、期間Ｔ（Ｂ）において、期間Ｔ（Ａ）でと同様にして、発光サイリスタＬ５〜Ｌ８の点灯制御が行われる。これ以降の説明は省略する。
【００７８】
前述したように、発光素子アレイ６３の発光チップＣ２〜Ｃ６０は発光チップＣ１と同時に並行して動作しているので、発光素子アレイ６３の他の発光チップＣ２〜Ｃ６０においても、それぞれの発光サイリスタＬ１〜Ｌ４が、発光チップＣ１の発光サイリスタＬ１〜Ｌ４の点灯制御の期間Ｔ（Ａ）において、同時に並行して点灯制御されている。
同様に、発光素子アレイ６３の他の発光チップＣ２〜Ｃ６０においても、それぞれの発光サイリスタＬ５〜Ｌ８が、発光チップＣ１の発光サイリスタＬ５〜Ｌ８の点灯制御の期間Ｔ（Ｂ）において、同時に並行して点灯制御されている。他の発光サイリスタＬについても同様である。
よって、発光サイリスタＬ１〜Ｌ４（Ｌ５〜Ｌ８）の点灯期間はすべての発光チップＣで同じとなる。しかし、発光サイリスタＬ１〜Ｌ４の点灯期間と発光サイリスタＬ５〜Ｌ８の点灯期間とを別々に設定してもよい。すなわち、同じ組の発光サイリスタＬについては点灯期間が同じであるが、異なる組の発光サイリスタＬの点灯期間は互いに異なるように設定してもよい。
【００７９】
なお、期間Ｔ（Ａ）においては、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４をすべて点灯させるとして説明した。しかし、画像データによって、発光サイリスタＬを点灯させないときは、記憶信号を「Ｓ」のままとすればよい。すなわち、図７の期間Ｔ（Ｂ）におけるＭ６として示す時刻（タイミング）において、記憶信号φｍを「Ｓ」に維持すればよい。「Ｓ」は−１．５Ｖより低く且つ−３Ｖより高い電位であるため、しきい電圧が−３Ｖの記憶サイリスタＭ６はターンオンすることができない。したがって、記憶サイリスタＭ６はオン状態になることができず、オフのままとなる。これにより、点灯信号φＩ１（φＩ）が「Ｌｅ」となっても、記憶サイリスタＭ６のゲート端子Ｇｍ６にゲート端子Ｇｌ６が接続された発光サイリスタＬ６は、しきい電圧が−４．８Ｖに維持されているので、点灯（発光）しない。この一方、点灯信号φＩ１（φＩ）が「Ｌｅ」になると、記憶サイリスタＭ５、Ｍ７、Ｍ８は、しきい電圧が−１．５Ｖであるので、点灯（発光）する。
【００８０】
以上説明したことは以下のように説明できる。
すなわち、本実施の形態においては、転送サイリスタＴは、第１転送信号φ１および第２転送信号φ２によって、隣り合う２つの転送サイリスタＴがともにオン状態になる期間（例えば時刻ｄから時刻ｅの間）を設けつつ、番号の順に、オフ状態からオン状態に、オン状態からオフ状態に設定される。すなわち、転送サイリスタ列の番号の順にオン状態がシフトしていく。
そして、第１転送信号φ１または第２転送信号φ２のいずれか一方のみが「Ｌ」である期間は、１個の転送サイリスタＴのみがオン状態になっている。例えば、時刻ｃから時刻ｄでは転送サイリスタＴ１のみがオン状態にある。
【００８１】
転送サイリスタＴがオン状態になると、そのゲート端子Ｇｔにゲート端子Ｇｍが接続された記憶サイリスタＭのしきい電圧が高くなる。
そこで、１個の転送サイリスタＴのみがオン状態にあるタイミング（例えば、図７の時刻ｃ、ｆ、ｉ、ｌ）において、記憶信号φｍを「Ｌ」にすることで、オン状態の転送サイリスタＴによりしきい電圧が高くなった記憶サイリスタＭをターンオンさせる。すなわち、複数の発光サイリスタＬを同時に点灯させるため、点灯させる発光サイリスタＬの位置（番号）を同じ番号の（対応する）記憶サイリスタＭをオン状態にすることで記憶させている。
そして、記憶信号φｍを「Ｈ」に戻すことなく、「Ｓ」と「Ｌ」との間で変化させ、予め定められた個数の発光サイリスタＬについて、点灯させる発光サイリスタＬと同じ番号の記憶サイリスタＭをオン状態に、点灯させない発光サイリスタＬと同じ番号の記憶サイリスタＭをオフ状態にして維持する。
そののち、点灯信号φＩを供給することで、点灯させる複数の発光サイリスタＬを同時に点灯させる。
【００８２】
すなわち、オン状態の記憶サイリスタＭはゲート端子Ｇｍの電位がアノード端子の電位（「Ｈ」（０Ｖ））となるので、同じ番号の発光サイリスタＬのしきい電圧を高くするので、点灯信号φＩによって、オン状態の記憶サイリスタＭと同じ番号の発光サイリスタＬのみを点灯（発光）させうる。
ここで、記憶サイリスタＭは、画像データに応じて、点灯させる発光サイリスタＬの位置（番号）を記憶する機能（ラッチ機能）を有している。
【００８３】
そして、転送サイリスタＴは、シフト機能により、発光サイリスタＬの位置を順に指定するように働いている。一方、記憶信号φｍは、画像データに基づいて、「Ｌ」と「Ｓ」とに設定され、指定された発光サイリスタＬを点灯させるか否かを設定するように働いている。そして、記憶サイリスタＭは、同時に点灯させる発光サイリスタＬと同じ番号の複数の記憶サイリスタＭのオン状態を維持して、点灯させる発光サイリスタＬの位置（番号）を記憶するように働いている。
なお、発光サイリスタＬが点灯すると、記憶信号φｍを「Ｈ」にして、記憶サイリスタＭをすべてターンオンして、点灯させる発光サイリスタＬの位置（番号）の記憶を消去する。
つまり、記憶信号φｍの「Ｌ」は、発光サイリスタＬを点灯させる指示であり、記憶信号φｍの「Ｓ」は、発光サイリスタＬを点灯させない指示であり、記憶信号φｍの「Ｈ」は、記憶した指示をクリア（リセット）する指示として働いている。
【００８４】
そして、本実施の形態では、記憶サイリスタＭのカソード端子は抵抗Ｒｎを介して、記憶信号φｍが供給される記憶信号線７４に接続されている。これにより、記憶サイリスタＭがオン状態になっても、記憶信号線７４は、記憶サイリスタＭのカソード端子の電位に引き込まれない。これにより、ある記憶サイリスタＭがオン状態にあっても、他の記憶サイリスタＭのしきい電圧が「Ｌ」より高くなると、この記憶サイリスタＭもターンオンさせることができる。
このように、記憶サイリスタＭは、同時に点灯させる複数の発光サイリスタＬと同じ番号の複数の記憶サイリスタＭをオン状態にし、そのままオン状態を維持し記憶する。これにより、点灯信号φＩの供給とともに、複数の発光サイリスタＬを同時に点灯させている。
なお、記憶サイリスタＭがオン状態を維持する電流は、発光サイリスタＬの発光のための電流に比べ少なくてよい。このため、抵抗Ｒｎの発光チップＣの基板８０上に占める面積も小さく設定しうる。
【００８５】
このことにより、複数の発光点（発光サイリスタＬ）を同時に点灯させうる。すなわち、複数の発光点の点灯を一つの期間（例えば、時刻ｌからｐまで）で同時に行っているので、発光サイリスタＬを１個ずつ点灯制御する場合に比べ、点灯期間を短くしうる。すなわち、発光素子ヘッド１４として見たとき、感光体ドラム１２への書込時間を短縮しうる。
【００８６】
なお、図６の回路において、点灯信号φＩは、電流駆動するのが好ましい。そして、発光点毎の発光量のばらつきを抑制するため、同時に点灯させる発光点（発光サイリスタＬ）の個数に応じて、供給する電流の値を変化させることが好ましい。
これに対し、点灯信号φＩを一定電圧で駆動する場合には、それぞれの発光サイリスタＬのカソード端子と点灯信号線７５との間に、抵抗Ｒｎのように抵抗を設ける必要がある。この場合、点灯（発光）している発光サイリスタＬに流れる電流は一定となる。
しかし、発光サイリスタＬを点灯（発光）させるための電流は、オン状態を維持するための電流に比べて大きいため、設けた抵抗による電力消費が大きくなる。また、これに伴い抵抗による発熱によって発光チップＣの温度が変化し、発光特性が変動する。また、大きな電流を流すために抵抗の面積が大きくなり、抵抗の部分の面積により発光チップＣの面積が大きくなってしまう。
一方、点灯信号φＩを電流駆動すれば、それぞれの発光サイリスタＬのカソード端子と点灯信号線７５との間に抵抗を設ける必要がない。このとき、発光チップＣに流れる電流Ｉは、電源の電位Ｖ、拡散電位Ｖｄおよび外付け抵抗Ｒとから、Ｉ＝（Ｖ−Ｖｄ）／Ｒとなる。よって、同時に点灯（発光）している複数の発光サイリスタＬのそれぞれに流れる電流は、Ｉを同時に点灯（発光）している発光サイリスタＬの数で割った値となる。すなわち、同時に点灯（発光）させる発光サイリスタＬの数によって、それぞれの発光サイリスタＬに流れる電流が異なってしまう。そこで、点灯させる発光サイリスタＬの数に応じて、供給する電流値を変化させることが好ましい。
同時に点灯させる発光サイリスタＬの数は、発光チップＣに与えられる画像データによって決められるため、同時に点灯する数に応じた電流値は容易に設定しうる。
【００８７】
＜信号発生回路の説明＞
次に、信号発生回路１００について詳細に説明を行なう。
図８は、信号発生回路１００の構成を示すブロック図である。信号発生回路１００は、画像データ展開部１１０、濃度ムラ補正データ部１１２、タイミング信号発生部１１４、基準クロック発生部１１６、発光チップＣ（Ｃ１〜Ｃ６０）に対応して設けられた駆動部の一例としての点灯時間制御・駆動部１１８−１〜１１８−６０、および定電流増幅部１１９−１〜１１９−６０により主要部が構成されている。
画像データ展開部１１０には、画像処理部（ＩＰＳ）４０から画像データがシリアルに送信されてくる。画像データ展開部１１０は、送信された画像データを１〜１２８ドット目、１２９〜２５６ドット目、…、７５５３〜７６８０ドット目と発光チップＣ（Ｃ１〜Ｃ６０）毎の画像データに分割する。画像データ展開部１１０は点灯時間制御・駆動部１１８−１〜１１８−６０と接続されており、分割した画像データを各々対応する点灯時間制御・駆動部１１８−１〜１１８−６０に出力する。またこの画像データは、タイミング信号発生部１１４にも出力される
【００８８】
濃度ムラ補正データ部１１２は、発光チップＣ（Ｃ１〜Ｃ６０）内の各発光サイリスタＬ（図６参照）毎の光量のばらつき等に起因する画像形成時の画像濃度ムラを修正するためのムラ補正データを一時的に記憶し、必要に応じ点灯時間制御・駆動部１１８−１〜１１８−６０に出力する。このムラ補正データは、例えば、同時点灯を行なう発光サイリスタＬのグループ（群）毎に、各発光サイリスタＬによる光量のばらつき等に応じて設定されたパルス数として形成される。
ＥＥＰＲＯＭ１０２には、このムラ補正データが記憶されており、例えば、画像形成装置１（図１参照）の電源ＯＮシーケンス時に濃度ムラ補正データ部１１２にムラ補正データがロードされる。
【００８９】
基準クロック発生部１１６は、本体の画像出力制御部３０、タイミング信号発生部１１４、および点灯時間制御・駆動部１１８−１〜１１８−６０と接続されている。
図９（基準クロック発生部１１６の構成を説明するブロック図）に示したように、基準クロック発生部１１６は、水晶発振器１４０、分周器１／Ｍ１４２、分周器１／Ｎ１４４、位相比較器１４６、および電圧制御発振器１４８からなるＰＬＬ回路１３４と、ルックアップテーブル（ＬＵＴ）１３２とを含んで構成されている。ＬＵＴ１３２には画像出力制御部３０からの光量調節データに基づいて分周比Ｍ、Ｎを決定するためのテーブルが記憶されている。水晶発振器１４０は分周器１／Ｎ１４４と接続されており、予め定めた周波数で発振し、発振した信号を分周器１／Ｎ１４４へと出力する。分周器１／Ｎ１４４はＬＵＴ１３２および位相比較器１４６と接続されており、ＬＵＴ１３２からの光量調節データにより決定された分周比Ｎに基づいて水晶発振器１４０で発振された信号を分周する。位相比較器１４６は、分周器１／Ｍ１４２、分周器１／Ｎ１４４、および電圧制御発振器１４８と接続されており、分周器１／Ｍ１４２からの出力信号と、分周器１／Ｎ１４４からの出力信号とを比較する。この位相比較器１４６による比較結果（位相差）に応じて、電圧制御発振器１４８に供給するコントロール電圧が制御される。電圧制御発振器１４８はコントロール電圧に基づく周波数で、クロック信号を出力する。本実施の形態では、点灯可能期間を２５６に分割する周波数に相当するコントロール電圧が供給され、この周波数のクロック信号を生成して、すべての点灯時間制御・駆動部１１８−１〜１１８−６０へ出力する。また、電圧制御発振器１４８は分周器１／Ｍ１４２とも接続されており、電圧制御発振器１４８から出力されたクロック信号は、分周器１／Ｍ１４２にも分岐されて入力される。分周器１／Ｍ１４２は、ＬＵＴ１３２からの光量調節データにより決定された分周比Ｍに基づいて、電圧制御発振器１４８からフィードバックされたクロック信号を分周する。
【００９０】
図８に戻り、タイミング信号発生部１１４は、画像出力制御部３０および基準クロック発生部１１６と接続されており、基準クロック発生部１１６からの発振信号を基に、画像出力制御部３０からの水平同期信号（Ｈｓｙｎｃ）と同期して、第１転送信号φ１、第２転送信号φ２、記憶信号φｍを生成する。ここで、記憶信号φｍは、例えば、タイミング信号発生部１１４において生成されるリセットタイミング信号（ｒｓｔ＿ｄ）および画像データから作成することができる。
また、タイミング信号発生部１１４は、濃度ムラ補正データ部１１２および画像データ展開部１１０と接続されており、基準クロック発生部１１６からの発振信号を基に、制御部３０からのＨｓｙｎｃ信号と同期して、画像データ展開部１１０から各画素に対応した画像データを読み出すためのデータ読出し信号、および濃度ムラ補正データ部１１２から同時点灯する各発光サイリスタＬのグループに対応したムラ補正データを読み出すためのデータ読出し信号を各々に対して出力している。さらに、タイミング信号発生部１１４は、点灯時間制御・駆動部１１８−１〜１１８−６０とも接続されており、基準クロック発生部１１６からの発振信号を基に、画像出力制御部３０からのＨｓｙｎｃ信号と同期して、発光素子アレイ（ＳＬＥＤ）６３の点灯開始のトリガ信号（ＴＲＧ）を出力している。
【００９１】
点灯時間制御・駆動部１１８−１〜１１８−６０は、詳しくは後述するが各発光サイリスタＬの点灯時間をムラ補正データ、点灯時間補正データ（点灯時間補正情報）に基づいて補正し、発光素子アレイ（ＳＬＥＤ）６３の各発光サイリスタＬを点灯するための点灯信号φＩ１〜〜φＩ６０の基となる制御信号であるφｈ１〜φｈ６０信号を生成する。
また、定電流増幅部１１９−１〜１１９−６０は、点灯時間制御・駆動部１１８−１〜１１８−６０から出力されたφｈ１〜φｈ６０信号を増幅し、点灯信号φＩ１〜φＩ６０とする。
【００９２】
図１０は、点灯時間制御・駆動部１１８−１について更に詳しく説明したブロック図である。なお、ここでは、点灯時間制御・駆動部１１８−１を例に採り説明を行なうが、他の点灯時間制御・駆動部１１８−２〜１１８−６０についても同様である。
【００９３】
図１０に示したように、点灯時間制御・駆動部１１８−１は、画像データ展開部１１０(図８参照)から出力された画像データを取得し、シリアルデータである画像データをパラレルデータである点灯パターン信号に変換して出力するシリアル−パラレル変換部１５２−１と、この点灯パターンに対応した点灯時間補正データを記憶しておりシリアル−パラレル変換部１５２−１により変換された点灯パターン信号に基づき点灯時間補正データを出力する点灯時間補正データ記憶部１５４−１と、濃度ムラ補正データ部１１２（図８参照）から出力されたムラ補正データ、および点灯時間補正データ記憶部１５４−１から出力された点灯時間補正データ（点灯時間補正情報）を取得してこれらの信号から同時に点灯する発光サイリスタＬ毎の点灯時間を補正し補正後の点灯時間をパルス巾信号として出力する点灯時間補正部１５６−１と、シリアル−パラレル変換部１５２−１により出力された点灯パターン信号に対応した値の電流を生成して点灯時間補正部１５６−１から出力されたパルス巾信号に対応した時間分φｈ１信号として出力する電流制御部１５８−１とを備える。
【００９４】
なお、点灯時間補正部１５６−１は、タイミング信号発生部１１４（図８参照）から出力されたトリガ信号（ＴＲＧ）、および基準クロック発生部１１６（図８参照）から出力された基準クロックも取得し、これらにより予め定められたタイミングでパルス巾信号を出力する。また点灯時間補正データ記憶部１５４−１は、後述するスリーステート・バッファ１６４−１のばらつきを補正する点灯時間補正データを発光サイリスタＬの点灯パターン（点灯組み合わせ）に対応してルックアップテーブル（ＬＵＴ）等の形式で記憶しているメモリである。
【００９５】
ここで、電流制御部１５８−１についてまず説明を行なう。
図１１は、電流制御部１５８−１について説明した図である。
図１１に示した電流制御部１５８−１は、４個の論理回路１６２−１と、バッファの一例としての４個のスリーステート・バッファ１６４−１とからなる。本実施の形態の場合、論理回路１６２−１はＡＮＤ回路であり、バルス巾信号と点灯パターン信号が入力信号として入力される。そして論理回路１６２−１の出力信号は、スリーステート・バッファ１６４−１の制御入力に接続されている。
【００９６】
つまり、電流制御部１５８−１の動作としては、まずパルス巾信号および点灯パターン信号の双方が「ＯＮ」のときに出力信号が「ＯＮ」となり、その他の場合は、出力信号が「ＯＦＦ」となる。そして出力信号が「ＯＦＦ」の場合、この出力信号は、スリーステート・バッファ１６４−１の制御入力に接続されているため、スリーステート・バッファ１６４−１の出力信号は、ハイインピーダンス状態となり入力側とは切り離される。このときスリーステート・バッファ１６４−１の出力信号であるφｈ１信号は出力されず、「Ｌ」および「Ｈ」のどちらを採ることもない。ただし、定電流増幅部１１９−１（図８参照）により、点灯信号であるφＩ１信号は、「Ｈ」に設定される。また出力信号が「ＯＮ」の場合は、この出力信号は、スリーステート・バッファ１６４−１の入力信号がそのまま出力信号として出力される。このときスリーステート・バッファ１６４−１の出力信号であるφｈ１信号は「Ｌ」の状態となる。そして本実施の形態の電流制御部１５８−１では、点灯パターン信号の点灯パターンに応じた電流がφｈ１として出力される。具体的には、点灯する発光サイリスタＬの数に比例した値の電流が出力される。そしてφｈ１信号は、定電流増幅部１１９−１により増幅されて点灯信号であるφＩ１信号となる。よってこのような電流制御部１５８−１を使用することで、図６で説明した回路において電流駆動させることができる。
【００９７】
ここで、スリーステート・バッファ１６４−１は、制御入力が「ＯＮ」の際には、入力信号をそのまま出力信号として出力するので、入力信号の電流値と出力信号の電流値は理論的には変化しない。このことは入力信号に対する出力信号の電流増幅率は１であると言い換えることができる。しかしながら実際には、スリーステート・バッファ１６４−１には特性にばらつきがあるため、この電流増幅率は１とならない場合が多い。この場合、このばらつきに起因して、出力されるφｈ１信号の電流値にばらつきが生じる。その結果、電流駆動される発光サイリスタＬの発光光量にばらつきが生じることになる。
【００９８】
そこで本実施の形態では、図１０における点灯時間補正部１５６−１において、このばらつきを補正することで、発光サイリスタＬの発光光量にばらつきが生じるのを抑制している。
具体的には、点灯時間補正部１５６−１は、発光サイリスタＬの点灯パターンおよびスリーステート・バッファ１６４−１の電流増幅率に基づき決定された点灯時間補正データを取得し、この点灯時間補正データにより発光サイリスタＬの点灯時間を補正して電流制御部１５８−１に出力している。
これにより点灯パターンに対応してスリーステート・バッファ１６４−１の出力信号のばらつきを補正することが可能となり、発光サイリスタＬの発光光量にばらつきが生じるのを抑制することができる。また、発光サイリスタＬの発光光量にばらつきが生じるのを抑制することができるため、同時に点灯させる発光サイリスタＬの数を増加させやすい。
【００９９】
＜発光素子ヘッドの光量補正方法の説明＞
続いて、本実施の発光素子ヘッドの光量補正方法を、点灯時間制御・駆動部１１８−１の発光サイリスタＬの点灯時間を補正する動作を説明することで行なう。
図１２は、点灯時間制御・駆動部１１８−１での発光サイリスタＬの点灯時間を補正する動作について説明を行なったフローチャートである。
まず点灯時間補正データ記憶部１５４−１が、シリアル−パラレル変換部１５２−１から出力された発光サイリスタＬのグループ（群）毎の点灯パターン（点灯組み合わせ）を取得する（ステップ１０１）。この点灯パターンは、同時点灯を行なうグループ毎にそれぞれ出力される。そして、点灯時間補正データ記憶部１５４−１は、この点灯パターンに対応した点灯時間補正データを点灯時間補正部１５６−１に出力する（ステップ１０２）。点灯時間補正データを取得した点灯時間補正部１５６−１は、この点灯時間補正データ（点灯時間補正情報）に基づき発光サイリスタＬの点灯時間を算出し、補正する（ステップ１０３）。そして、点灯時間補正部１５６−１は、発光サイリスタＬの点灯時間をパルス信号のパルス巾を変調させることで調整されたパルス巾信号として電流制御部１５８−１に出力する（ステップ１０４）。
電流制御部１５８−１は、上述したようにパルス巾信号および点灯パターン信号からφｈ１信号を生成し、出力する。
【０１００】
なお以上説明した発光素子ヘッドの光量補正方法をコンピュータにより実行させる場合、本実施の形態は、コンピュータに、複数のグループ（群）に分割されグループ毎に点灯を行なう発光サイリスタＬのグループ毎の点灯パターン（点灯組み合わせ）を取得する機能と、点灯パターンに対応した点灯時間補正データ（点灯時間補正情報）を取得する機能と、点灯時間補正データに基づき発光サイリスタＬの点灯時間を補正することで発光サイリスタＬの光量補正を行ない出力する機能と、を実現するためのプログラムとして捉えることもできる。
【０１０１】
なお発光サイリスタＬを４点同時に点灯させる場合、点灯パターンは、２４＝１６通り存在する。よって、上述したルックアップテーブル（ＬＵＴ）として、この１６通りの点灯時間補正データを記憶させておくことが考えられる。また、点灯時間制御・駆動部１１８−１〜１１８−６０毎にこれら１６通りのデータを用意する場合は、点灯時間補正データの数は、全部で、２４×６０＝９６０個となる。
【０１０２】
また、上述した例では、４点の発光サイリスタＬを同時に点灯させる場合について説明を行なったが、同時点灯する個数については特に制限はなく、例えば８個同時点灯する場合においても本実施の形態の光量補正方法は、適用可能である。この場合は、発光サイリスタＬは、発光サイリスタＬ１〜Ｌ８、発光サイリスタＬ９〜Ｌ１６、…、のように８個を１つのグループとしてグループ毎に順に点灯を行い動作する。
そして、図１１において説明を行なった電流制御部１５８−１の論理回路１６２−１とスリーステート・バッファ１６４−１を８個ずつとし、また点灯時間補正部１５６−１に記憶させる点灯時間補正データについてもこれに対応したものを用意することで本実施の形態の光量補正方法が適用可能となる。なお同時点灯させる発光サイリスタＬは、同時点灯を行なうグループ（群）毎に個数が同数であることが好ましい。
【実施例】
【０１０３】
（実施例１）
図６で説明を行なった自己走査型発光素子アレイチップである発光チップＣを、図８で説明を行なった信号発生回路１００を使用して、８点の発光サイリスタＬを同時に点灯させるようにして動作させ、図１で説明した画像形成装置１により画像形成を行なった。
ここで、電流制御部１５８−１（図１０参照）内部に設けられるスリーステート・バッファ１６４−１（図１１参照）の個数は、上述の通り８個となる。表１にこの８個のスリーステート・バッファ１６４−１の電流増幅率の値を示す。
【０１０４】
【表１】
【０１０５】
また図１３（ａ）〜（ｃ）は、表１に示したスリーステート・バッファ１６４−１を使用した場合に、電流制御部１５８−１が出力するφｈ１信号の電流値について説明をした図である。
ここで、図１３（ａ）は、スリーステート・バッファ１６４−１にばらつきがないとした状態、即ち、電流増幅率が全て１である理想的な場合のφｈ１信号の電流値を点灯パターン毎にグラフ化したものである。また図１３（ｂ）は、スリーステート・バッファ１６４−１が表１に示すようなばらつきがある場合のφｈ１信号の電流値を点灯パターン毎にグラフ化したものである。更に、図１３（ｃ）は、点灯パターン毎にこれらの電流値の差分をグラフ化したものである。即ち、図１３（ｃ）は、発光サイリスタＬの点灯パターン毎の出力電流の理想的な値からの誤差を表している。
【０１０６】
なお図１３（ａ）〜（ｃ）において、横軸は２８＝２５６通りある発光サイリスタＬの点灯パターンを０〜２５５の番号を用いて示しており、縦軸は電流値を単位を「ｍＡ」として示している。またここで点灯パターンの番号は、次のようにして決定する。即ち、まずバッファＮｏ．１〜Ｎｏ．８の各スリーステート・バッファ１６４−１をこの番号順に並べる。そして、各スリーステート・バッファ１６４−１の入力信号が出力信号として出力される状態のときを「１」、ハイインピーダンス状態の時を「０」として、２進数を構成した場合に、これにより表現される８ビットの数を考える。そしてこの数を点灯パターンの番号とする。例えば、バッファＮｏ．１のスリーステート・バッファ１６４−１が「１」の状態であり、他は「０」の状態であるとすると、これにより構成される２進数は、「１０００００００」となる。即ち１０進数では、２７＝１２８であるため、番号が「１２８」の点灯パターンとなる。
【０１０７】
そして図１３（ｃ）で示したようなデータを基にして、点灯時間補正データを作成し、点灯時間補正データ記憶部１５４−１（図８参照）にルックアップテーブル（ＬＵＴ）として記憶させた。そしてこの点灯時間補正データを使用することで、点灯時間補正部１５８−１においてスリーステート・バッファ１６４−１の出力電流のばらつきを補正することができた。その結果、画像形成装置１により形成された画像にも乱れは特に見られなかった。
【０１０８】
（比較例１）
図８で説明を行なった信号発生回路１００の点灯時間補正部（図１０参照）において点灯時間補正データを考慮せずにパルス巾信号を出力させた他は、実施例１と同様の条件で画像形成を行なった。その結果、スリーステート・バッファ１６４−１の出力電流のばらつきに起因して発光チップＣの発光光量にばらつきが生じたため、画像形成装置１により形成された画像にムラ等の乱れが認められた。
【符号の説明】
【０１０９】
１…画像形成装置、１０…画像形成プロセス部、１１…画像形成ユニット、１２…感光体ドラム、１４…プリントヘッド、３０…画像出力制御部、４０…画像処理部、６２…回路基板、６３…発光素子アレイ、６４…ロッドレンズアレイ、１００…信号発生回路、１１４…タイミング信号発生部、１１８−１〜１１８−６０…点灯時間制御・駆動部、１５６−１…点灯時間補正部、１５８−１…電流制御部、１６４−１…スリーステート・バッファ、φ１…第１転送信号、φ２…第２転送信号、φｍ…記憶信号、φＩ１〜φＩ６０…点灯信号、Ｃ１〜Ｃ６０…発光チップ、Ｔ１，Ｔ２，Ｔ３…転送サイリスタ、Ｍ１，Ｍ２，Ｍ３…記憶サイリスタ、Ｌ１、Ｌ２、Ｌ３…発光サイリスタ
【技術分野】
【０００１】
本発明は、発光素子ヘッド、画像形成装置、発光素子ヘッドの光量補正方法、プログラムに関する。
【背景技術】
【０００２】
電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段によって照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行なわれる。かかる光記録手段として、レーザを用いて主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、ＬＥＤ(Light Emitting Diode：発光ダイオード)アレイ光源を主走査方向に多数、配列してなるＬＥＤヘッドを用いた光記録手段が採用されている。
【０００３】
特許文献１には、補正回路がプリント制御部から画像信号及び感光体感度の送信を受けて、光量補正値記憶部に記憶されたＬＥＤ発光素子の光量補正値と、チップ間隔記憶部に記憶されたチップ間隔とを用いて光量補正を行うＬＥＤアレイ露光装置が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２０５６８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ここで、例えばｐｎｐｎ構造やｎｐｎｐ構造の発光サイリスタを用いた自己走査型の発光素子アレイチップを列状に多数配列した発光素子ヘッドでは、各発光サイリスタの光量についてばらつきが生じる場合がある。そしてその場合は各発光サイリスタの光量をできるだけ均一化させる光量補正が必要となる。ところが、例えば、複数の発光サイリスタを発光させる発光素子ヘッドでは、光量補正が十分に行なわれず、形成される画像に乱れが生じる場合があった。
本発明は、各発光素子の光量補正をより正確に行なうことができ、発光光量のばらつきが少ない発光素子ヘッド等を提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、複数の群に分割され、当該群毎に点灯を行なう複数の発光素子が主走査方向に列状に配された発光素子アレイと、前記発光素子アレイの光出力を結像させる光学素子と、前記群毎に供給され当該群を構成する前記発光素子の点灯組み合わせに対応した電流をバッファを介して発生させる電流制御部と、当該点灯組み合わせおよび当該バッファの電流増幅率に基づき決定された点灯時間補正情報を取得し当該点灯時間補正情報により当該発光素子の点灯時間を補正して当該電流制御部に出力する点灯時間補正部と、を有する駆動部と、を備えることを特徴とする発光素子ヘッドである。
【０００７】
請求項２に記載の発明は、前記群に属する前記発光素子は、当該群毎に個数が同数であることを特徴とする請求項１に記載の発光素子ヘッドである。
請求項３に記載の発明は、前記補正された発光素子の点灯時間は、当該発光素子の点灯を制御するためのパルス信号のパルス巾を変調させることで調整することを特徴とする請求項１または２に記載の発光素子ヘッドである。
請求項４に記載の発明は、前記バッファは、スリーステート・バッファであることを特徴とする請求項１乃至３の何れか１項に記載の発光素子ヘッドである。
請求項５に記載の発明は、前記発光素子アレイは、前記発光素子が複数列状に配された発光素子アレイチップを複数並べる構成を採ることを特徴とする請求項１乃至４の何れか１項に記載の発光素子ヘッドである。
請求項６に記載の発明は、前記発光素子アレイチップは、自己走査型発光素子アレイチップであることを特徴とする請求項５に記載の発光素子ヘッドである。
【０００８】
請求項７に記載の発明は、複数の群に分割され、当該群毎に点灯を行なう複数の発光素子が主走査方向に列状に配された発光素子アレイと、当該発光素子アレイの光出力を結像させる光学素子と、当該群を構成する前記発光素子の点灯組み合わせに対応して点灯時間を補正する点灯時間補正部と、を備える発光素子ヘッドを備え、トナー像を形成するトナー像形成手段と、前記トナー像を記録媒体に転写する転写手段と、前記トナー像を記録媒体に定着する定着手段と、を備えることを特徴とする画像形成装置である。
請求項８に記載の発明は、前記トナー像形成手段の発光素子ヘッドは、前記群毎に供給され当該群を構成する前記発光素子の点灯組み合わせに対応した駆動電流をバッファを介して発生させる電流制御部を更に有し、前記点灯時間補正部は、当該点灯組み合わせおよび前記バッファの電流増幅率に基づき決定された点灯時間補正情報を取得し、当該点灯時間補正情報により当該発光素子の点灯時間を補正して前記電流制御部に出力することを特徴とする請求項７に記載の画像形成装置である。
【０００９】
請求項９に記載の発明は、複数の群に分割され当該群毎に点灯を行なう複数の発光素子の当該群毎の点灯組み合わせを取得し、前記点灯組み合わせに対応した点灯時間補正情報を取得し、前記点灯時間補正情報に基づき前記発光素子の点灯時間を補正することで前記発光素子の光量補正を行なうことを特徴とする発光素子ヘッドの光量補正方法である。
請求項１０に記載の発明は、前記点灯時間補正情報は、前記群毎に供給され当該群を構成する前記発光素子の点灯組み合わせに対応した駆動電流をバッファを介して発生させる際の当該点灯組み合わせおよび当該バッファの電流増幅率に基づき決定することを特徴とする請求項１０に記載の発光素子ヘッドの光量補正方法である。
【００１０】
請求項１１に記載の発明は、コンピュータに、複数の群に分割され当該群毎に点灯を行なう複数の発光素子の当該群毎の点灯組み合わせを取得する機能と、前記点灯組み合わせに対応した点灯時間補正情報を取得する機能と、前記点灯時間補正情報に基づき前記発光素子の点灯時間を補正することで前記発光素子の光量補正を行ない出力する機能と、を実現するためのプログラムである。
【発明の効果】
【００１１】
請求項１の発明によれば、本構成を採用しない場合に比較して、発光素子の光量補正をより正確に行なうことができ、発光光量のばらつきが少ない発光素子ヘッドを提供できる。
請求項２の発明によれば、本構成を採用しない場合に比較して、より高速に発光素子を駆動させることができる。
請求項３の発明によれば、本構成を採用しない場合に比較して、より高精度に発光光量のばらつきを補正することができる。
請求項４の発明によれば、本構成を採用しない場合に比較して、簡単な構成で電流駆動可能な発光素子アレイが製造できる。
請求項５の発明によれば、本構成を採用しない場合に比較して、発光素子ヘッドを製造する際に歩留まりを高くすることができる。
請求項６の発明によれば、本構成を採用しない場合に比較して、よりその大きさが小さい発光素子アレイチップを製造することができる。
請求項７の発明によれば、本構成を採用しない場合に比較して、より画像の乱れが少ない画像形成装置が提供できる。
請求項８の発明によれば、本構成を採用しない場合に比較して、よりばらつきが少ない光量補正を行なうことができる。
請求項９の発明によれば、本構成を採用しない場合に比較して、より簡易な方法で発光素子ヘッドの光量補正を行なうことができる。
請求項１０の発明によれば、本構成を採用しない場合に比較して、よりばらつきが少ない光量補正を行なうことができる。
請求項１１の発明によれば、本構成を採用しない場合に比較して、発光素子の光量補正を行なわせることができる機能をコンピュータにより実現できる。
【図面の簡単な説明】
【００１２】
【図１】本実施の形態が適用される画像形成装置の全体構成の一例を示した図である。
【図２】本実施の形態が適用される発光素子ヘッドの構成を示した図である。
【図３】発光素子ヘッドにおける回路基板および発光素子アレイの上面図である。
【図４】回路基板に搭載される信号発生回路の構成および回路基板の配線構成を示した図である。
【図５】（ａ）〜（ｂ）は、本実施の形態が適用される発光チップの構造を説明した図である。
【図６】自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップの回路構成を説明するための図である。
【図７】発光チップの動作を説明するためのタイミングチャートである。
【図８】信号発生回路の構成を示すブロック図である。
【図９】基準クロック発生部の構成を説明するブロック図である。
【図１０】点灯時間制御・駆動部について更に詳しく説明したブロック図である。
【図１１】電流制御部について説明した図である。
【図１２】点灯時間制御・駆動部での発光サイリスタの点灯時間を補正する動作について説明を行なったフローチャートである。
【図１３】（ａ）〜（ｃ）は、表１に示したスリーステート・バッファを使用した場合に、電流制御部が出力するφｈ１信号の電流値について説明をした図である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
＜画像形成装置の説明＞
図１は本実施の形態が適用される画像形成装置１の全体構成の一例を示した図である。図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置１は、各色の画像データに対応して画像形成を行なう画像形成プロセス部１０、画像形成プロセス部１０を制御する画像出力制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部４０を備えている。
【００１４】
画像形成プロセス部１０は、一定の間隔を置いて並列的に配置される複数のエンジンからなる画像形成ユニット１１を備えている。この画像形成ユニット１１は、トナー像形成手段の一例である４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成されている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム１２、感光体ドラム１２の表面を予め定められた電位で一様に帯電する帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光する発光素子ヘッド１４、発光素子ヘッド１４によって得られた静電潜像を現像する現像手段の一例としての現像器１５を備えている。ここで、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、現像器１５に収納されたトナーを除いて、略同様に構成されている。そして、画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を記録媒体の一例としての記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙に転写させる転写手段の一例としての転写ロール２３と、記録用紙にトナー像を定着させる定着手段の一例としての定着器２４とを備えている。
【００１５】
この画像形成装置１において、画像形成プロセス部１０は、画像出力制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部３０による制御の下で、パーソナルコンピュータ（ＰＣ）２や画像読取装置３から受信された画像データは、画像処理部４０によって画像処理が施され、画像形成ユニット１１に供給される。そして、例えば黒（Ｋ）色の画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印Ａ方向に回転しながら、帯電器１３により予め定められた電位に帯電され、画像処理部４０から供給された画像データに基づいて発光する発光素子ヘッド１４により露光される。これにより、感光体ドラム１２上には、黒（Ｋ）色画像に関する静電潜像が形成される。そして、感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒（Ｋ）色のトナー像が形成される。同様に、画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。
【００１６】
各画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印Ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙に、転写ロール２３に印加された転写電界により、順次静電転写され、記録用紙上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙は、定着器２４まで搬送される。定着器２４に搬送された記録用紙上の合成トナー像は、定着器２４によって熱および圧力による定着処理を受けて記録用紙上に定着され、画像形成装置１から排出される。
【００１７】
＜発光素子ヘッドの説明＞
図２は、本実施の形態が適用される発光素子ヘッド１４の構成を示した図である。この発光素子ヘッド１４は、ハウジング６１、発光素子として複数のＬＥＤを備えた発光素子アレイ６３、発光素子アレイ６３や発光素子アレイ６３を駆動する信号発生回路１００（後述の図３参照）等を搭載する回路基板６２、発光素子アレイ６３から出射された光出力を感光体ドラム１２表面に結像させる光学素子の一例としてのロッドレンズアレイ６４を備えている。
【００１８】
ハウジング６１は、例えば金属で形成され、回路基板６２およびロッドレンズアレイ６４を支持し、発光素子アレイ６３の発光点とロッドレンズアレイ６４の焦点面とが一致するように設定されている。また、ロッドレンズアレイ６４は、感光体ドラム１２の軸方向（主走査方向）に沿って配置されている。
【００１９】
＜発光素子アレイの説明＞
図３は、発光素子ヘッド１４における回路基板６２および発光素子アレイ６３の上面図である。
図３に示すように、発光素子アレイ６３は、回路基板６２上に、６０個の発光素子アレイチップの一例としての発光チップＣ（Ｃ１〜Ｃ６０）を、主走査方向に二列に向かい合わせて千鳥状に配置して構成されている。さらに、前述したように、回路基板６２は、発光素子アレイ６３を駆動する信号発生回路１００を搭載している。
【００２０】
図４は、回路基板６２（図２参照）に搭載される信号発生回路１００の構成および回路基板６２の配線構成を示した図である。
信号発生回路１００には、図示しないが、画像出力制御部３０および画像処理部４０（図１参照）より、画像処理された画像データおよび各種の制御信号が入力される。そして、信号発生回路１００は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや発光強度の補正等を行い、各発光チップＣ（Ｃ１〜Ｃ６０）に対して点灯信号φＩ（φＩ１〜φＩ６０）を出力する。
【００２１】
また、信号発生回路１００は、各種の制御信号に基づき、各発光チップＣ１〜Ｃ６０に対して、第１の転送信号φ１（第１転送信号φ１）、第２の転送信号φ２（第２転送信号φ２）および画像データに基づいて点灯させる発光点を記憶する記憶信号φｍを出力する。
【００２２】
回路基板６２には、各発光チップＣ（Ｃ１〜Ｃ６０）のＶｓｕｂ端子（後述の図６参照）に接続され、基準電位Ｖｓｕｂ（例えば０Ｖ）を与える電源ライン１０４が設けられている。そして、各発光チップＣ（Ｃ１〜Ｃ６０）のＶｇａ端子（後述の図６参照）に接続され、電力供給のための電源電位Ｖｇａ（例えば−３．３Ｖ）を与える電源ライン１０５が設けられている。
また、回路基板６２には、信号発生回路１００から発光素子アレイ６３に、第１転送信号φ１、第２転送信号φ２および記憶信号φｍを、それぞれ送信する第１転送信号ライン１０６、第２転送信号ライン１０７および記憶信号ライン１０８も設けられている。第１転送信号ライン１０６、第２転送信号ライン１０７および記憶信号ライン１０８は、それぞれが各発光チップＣ（Ｃ１〜Ｃ６０）のφ１端子、φ２端子およびφｍ端子（後述の図６参照）に並列に接続されている。
さらに、回路基板６２には、信号発生回路１００から各発光チップＣ１〜Ｃ６０に点灯信号φＩ（φＩ１〜φＩ６０）を送信する６０本の点灯信号ライン１０９（１０９−１〜１０９−６０）も設けられている。
【００２３】
＜発光素子アレイチップの説明＞
図５（ａ）〜（ｂ）は、本実施の形態が適用される発光チップＣの構造を説明した図である。
図５（ａ）は、発光チップＣをＬＥＤの光が出射する方向から見た図である。また図５（ｂ）は、図５（ａ）のＡ−Ａ断面図である。
発光チップＣには、基板８０の両側にボンディングパッド８１が配され、また両側のボンディングパッド８１に挟まれる領域には、ＬＥＤ８２が直線状に等間隔で列状に配されている。そして、それぞれのＬＥＤ８２には光が出射する側にマイクロレンズ８３が形成されている。このマイクロレンズ８３は、ＬＥＤ８２から出射した光を集光し、感光体ドラム１２（図２参照）に対して、効率よく光を入射させることができる。
このマイクロレンズ８３は、光硬化性樹脂等の透明樹脂からなり、より効率よく光を集光するためその表面は非球面形状をとることが好ましい。また、マイクロレンズ８３の大きさ、厚さ、焦点距離等は、使用されるＬＥＤ８２の波長、使用される光硬化性樹脂の屈折率等により決定される。
【００２４】
＜自己走査型発光素子アレイチップの説明＞
なお、本実施の形態では、発光チップＣとして例示した発光素子アレイチップとして自己走査型発光素子アレイ（ＳＬＥＤ：Self-Scanning Light Emitting Device）チップを使用するのが好ましい。自己走査型発光素子アレイチップは、発光素子アレイチップの構成要素としてｐｎｐｎ構造を持つ発光サイリスタを用い、発光素子の自己走査が実現できるように構成したものである。
【００２５】
図６は、自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップＣの回路構成を説明するための図である。なお、ここでは、発光チップＣ１を例として説明を行うが、他の発光チップＣ２〜Ｃ６０も発光チップＣ１と同じ構成を有している。
【００２６】
発光チップＣ１は、基板８０上に列状に配列されたスイッチ素子の一例としての転送サイリスタＴ１、Ｔ２、Ｔ３、…からなる転送サイリスタ列（スイッチ素子列）、同様に列状に配列された記憶素子の一例としての記憶サイリスタＭ１、Ｍ２、Ｍ３、…からなる記憶サイリスタ列、同様に列状に配列された発光素子の一例としての発光サイリスタＬ１、Ｌ２、Ｌ３、…からなる発光サイリスタ列（発光素子列）を備えている。即ち、発光サイリスタＬ１、Ｌ２、Ｌ３、…は、図６で説明したＬＥＤ８２の役割を担う。
ここでは、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ区別しないときは、転送サイリスタＴと呼ぶ。同様に、記憶サイリスタＭ１、Ｍ２、Ｍ３、…をそれぞれ区別しないときは記憶サイリスタＭ、発光サイリスタＬ１、Ｌ２、Ｌ３、…をそれぞれ区別しないときは発光サイリスタＬと呼ぶ。
なお、上記のサイリスタ（転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬ）とは、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
【００２７】
また、発光チップＣ１は、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ番号順に２つをペアにしてそれぞれの間を接続する結合ダイオードＤｃ１、Ｄｃ２、Ｄｃ３、…を備えている。さらに、接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…を備えている。
そして、電源線抵抗Ｒｔ１、Ｒｔ２、Ｒｔ３、…、電源線抵抗Ｒｍ１、Ｒｍ２、Ｒｍ３、…、抵抗Ｒｎ１、Ｒｎ２、Ｒｎ３、…備えている。
ここで、転送サイリスタＴなどと同様に、結合ダイオードＤｃ１、Ｄｃ２、Ｄｃ３、…、接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…、電源線抵抗Ｒｔ１、Ｒｔ２、Ｒｔ３、…、電源線抵抗Ｒｍ１、Ｒｍ２、Ｒｍ３、…、抵抗Ｒｎ１、Ｒｎ２、Ｒｎ３、…をそれぞれ区別しないときは、結合ダイオードＤｃ、接続ダイオードＤｍ、電源線抵抗Ｒｔ、電源線抵抗Ｒｍ、抵抗Ｒｎと呼ぶ。
ここで、転送サイリスタ列における転送サイリスタＴの数を例えば１２８個とすると、記憶サイリスタＭ、発光サイリスタＬのそれぞれの数も１２８個である。同様に、接続ダイオードＤｍ、電源線抵抗Ｒｔ、Ｒｍ、抵抗Ｒｎの数も１２８個である。しかし、結合ダイオードＤｃの数は、転送サイリスタＴの数より１少ない１２７個である。
【００２８】
さらに、発光チップＣ１は、１個のスタートダイオードＤｓを備えている。そして、第１転送信号φ１と第２転送信号φ２とに過剰な電流が流れるのを防止するため、電流制限抵抗Ｒ１とＲ２とを備えている。
【００２９】
なお、転送サイリスタＴ１、Ｔ２、Ｔ３、…は、図６中において、左側からＴ１、Ｔ２、Ｔ３、…のように番号順で配列されている。また、記憶サイリスタＭ１、Ｍ２、Ｍ３、…および発光サイリスタＬ１、Ｌ２、Ｌ３、…も、同様に、図中左側から番号順で配列されている。さらに、結合ダイオードＤｃ１、Ｄｃ２、Ｄｃ３、…、接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…、電源線抵抗Ｒｔ１、Ｒｔ２、Ｒｔ３、…、電源線抵抗Ｒｍ１、Ｒｍ２、Ｒｍ３、…、抵抗Ｒｎ１、Ｒｎ２、Ｒｎ３、…も、同様に、図中左側から番号順で配列されている。
【００３０】
では次に、発光チップＣ１における各素子の電気的な接続について説明する。
各転送サイリスタＴ１、Ｔ２、Ｔ３、…のアノード端子、各記憶サイリスタＭ１、Ｍ２、Ｍ３、…のアノード端子、各発光サイリスタＬ１、Ｌ２、Ｌ３、…のアノード端子は、発光チップＣ１の基板８０に接続されている（アノードコモン）。そして、これらのアノード端子は、基板８０に設けられたＶｓｕｂ端子を介して電源ライン１０４（図４参照）に接続されている。この電源ライン１０４には、基準電位Ｖｓｕｂが供給される。
そして、各転送サイリスタＴ１、Ｔ２、Ｔ３、…のゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…は、各転送サイリスタＴ１、Ｔ２、Ｔ３、…に対応して設けられた電源線抵抗Ｒｔ１、Ｒｔ２、Ｒｔ３、…をそれぞれ介して電源線７１に接続されている。そして、電源線７１はＶｇａ端子に接続されている。Ｖｇａ端子は電源ライン１０５（図４参照）に接続されて、電源電位Ｖｇａが供給される。
【００３１】
転送サイリスタＴ１から始まって、転送サイリスタＴの配列に沿って、奇数番目の転送サイリスタＴ１、Ｔ３、Ｔ５、…のカソード端子は、第１転送信号線７２に接続されている。そして、第１転送信号線７２は、電流制限抵抗Ｒ１を介して、第１転送信号φ１の入力端子であるφ１端子に接続されている。このφ１端子には、第１転送信号ライン１０６（図４参照）が接続され、第１転送信号φ１が供給される。
一方、転送サイリスタＴの配列に沿って、偶数番目の転送サイリスタＴ２、Ｔ４、Ｔ６、…のカソード端子は、第２転送信号線７３に接続されている。そして、第２転送信号線７３は、電流制限抵抗Ｒ２を介して第２転送信号φ２の入力端子であるφ２端子に接続されている。このφ２端子には、第２転送信号ライン１０７（図４参照）が接続され、第２転送信号φ２が供給される。
各記憶サイリスタＭ１、Ｍ２、Ｍ３、…のカソード端子は、それぞれに対応して設けられた抵抗Ｒｎ１、Ｒｎ２、Ｒ３ｎ、…を介して、記憶信号線７４に接続されている。そして、記憶信号線７４は、記憶信号φｍの入力端子であるφｍ端子に接続されている。このφｍ端子には、記憶信号ライン１０８（図４参照）が接続され、記憶信号φｍが供給される。
【００３２】
そして、各転送サイリスタＴ１、Ｔ２、Ｔ３、…のゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…は、同じ番号の記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に、１対１で、それぞれ接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…を介して接続されている。すなわち、接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…のアノード端子は、各転送サイリスタＴ１、Ｔ２、Ｔ３、…のゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…に接続され、接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…のカソード端子は、記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に接続されている。
ここでも、ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…およびゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…を区別しないときは、それぞれゲート端子Ｇｔ、ゲート端子Ｇｍと呼ぶ。
接続ダイオードＤｍは、転送サイリスタＴのゲート電極Ｇｔから、記憶サイリスタＭのゲート電極Ｇｍに電流が流れる方向で接続されている。
【００３３】
また、各記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…は、各記憶サイリスタＭ１、Ｍ２、Ｍ３、…に対応して設けられた電源線抵抗Ｒｍ１、Ｒｍ２、Ｒｍ３、…をそれぞれ介して電源線７１に接続されている。
【００３４】
転送サイリスタＴ１、Ｔ２、Ｔ３、…のそれぞれのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…を番号順に２個ずつペアとしたゲート端子Ｇｔ間に、結合ダイオードＤｃ１、Ｄｃ２、Ｄｃ３、…がそれぞれ接続されている。すなわち、各結合ダイオードＤｃ１、Ｄｃ２、Ｄｃ３、…はそれぞれがゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…を順に挟むように直列接続されている。そして、結合ダイオードＤｃ１の向きは、ゲート端子Ｇｔ１からゲート端子Ｇｔ２に向かって電流が流れる方向に接続されている。他の結合ダイオードＤｃ２、Ｄｃ３、Ｄｃ４、…についても同様である。
【００３５】
また、発光サイリスタＬ１、Ｌ２、Ｌ３、…のカソード端子は、それぞれが点灯信号線７５に接続され、φＩ端子に接続されている。このφＩ端子には、点灯信号ライン１０９（図４参照：発光チップＣ１の場合は点灯信号ライン１０９−１）が接続され、点灯信号φＩ（図４参照：発光チップＣ１の場合は点灯信号φＩ１）が供給される。なお、他の発光チップＣ２〜Ｃ６０のφＩ端子には、それぞれ点灯信号φＩ２〜φＩ６０が供給される。
【００３６】
そして、転送サイリスタ列の一端側の転送サイリスタＴ１のゲート端子Ｇｔ１は、スタートダイオードＤｓのカソード端子と接続されている。一方、スタートダイオードＤｓのアノード端子は、第２転送信号線７３に接続されている。
【００３７】
次に、発光素子アレイ６３の動作について説明する。発光素子アレイ６３を構成する各発光チップＣ（Ｃ１〜Ｃ６０）には、図４に示したように、一組の第１転送信号φ１、第２転送信号φ２および記憶信号φｍが共通に供給される。よって、これらの信号に基づいて、各発光チップＣ（Ｃ１〜Ｃ６０）は、同時に並行して点灯制御されている。一方、各発光チップＣ（Ｃ１〜Ｃ６０）には、画像データに基づいた各点灯信号φＩ（φＩ１〜φＩ６０）がそれぞれ個別に供給される。これにより、各発光チップＣ（Ｃ１〜Ｃ６０）の点灯は、画像データに基づいて、個別に点灯制御される。ここでは、発光点の点灯／消灯させる一連の操作を点灯制御と呼ぶ。
以上のことから、発光素子アレイ６３の動作は、発光チップＣ１の動作を説明すれば足りる。そこで、発光チップＣ１を例に取って、発光チップＣの動作を説明する。
【００３８】
図７は、発光チップＣ１（Ｃ）の動作を説明するためのタイミングチャートである。そして、図７では、発光サイリスタＬを４個ずつ組にして点灯制御する場合を示している。なお、発光サイリスタＬの最初の４個の組と、次の４個の組の点灯制御する部分のみを示している。
図７の期間Ｔ（Ａ）では、最初の４個の発光サイリスタＬ１〜Ｌ４をすべて点灯させるとした。また期間Ｔ（Ｂ）では、次の４個の発光サイリスタＬ５〜Ｌ８のうち、発光サイリスタＬ５、Ｌ７、Ｌ８を点灯させるとした。
【００３９】
図７において、時刻ａから時刻ｒへとアルファベット順に時刻が経過するとする。そして発光サイリスタＬ１〜Ｌ４は、時刻ｃから時刻ｑの期間Ｔ（Ａ）において点灯制御される。また次の発光サイリスタＬ５〜Ｌ８は、時刻ｑから時刻ｒの期間Ｔ（Ｂ）で点灯制御される。なお、図示しないが、期間Ｔ（Ｂ）に引き続き、発光サイリスタＬ９〜Ｌ１２が転送制御される期間Ｔ（Ｃ）が引き続いている。そして、発光チップＣ１（Ｃ）が１２８個の発光サイリスタＬを有する場合には、発光サイリスタＬ１２８まで、発光サイリスタＬを４個ずつ組として点灯制御される。
【００４０】
期間Ｔ（Ａ）、期間Ｔ（Ｂ）、…における信号波形は、画像データによって変化する記憶信号φｍを除いて、同じ波形の繰り返しである。したがって、以下では、時刻ｃから時刻ｑまでの期間Ｔ（Ａ）のみを説明する。なお、時刻ａから時刻ｃまでの期間は、発光チップＣ１（Ｃ）が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
【００４１】
第１転送信号φ１、第２転送信号φ２、記憶信号φｍ、点灯信号φＩ１（φＩ）の、期間Ｔ（Ａ）における信号波形について説明する。
第１転送信号φ１は、時刻ｃでローレベルの電位（以下、「Ｌ」と記す。）であって、時刻ｅで「Ｌ」からハイレベルの電位（以下、「Ｈ」と記す。）に移行し、時刻ｇで「Ｈ」から「Ｌ」に移行する。さらに、第１転送信号φ１は、時刻ｋで「Ｌ」から「Ｈ」に移行し、時刻ｎで「Ｈ」から「Ｌ」に移行する。そして、時刻ｑまで「Ｌ」を維持する。
第２転送信号φ２は、時刻ｃで「Ｈ」であって、時刻ｄで「Ｈ」から「Ｌ」に移行し、時刻ｈで「Ｌ」から「Ｈ」に移行する。さらに、第２転送信号φ２は、時刻ｊで「Ｈ」から「Ｌ」に移行し、時刻ｏで「Ｌ」から「Ｈ」に移行する。そして、時刻ｑまで「Ｈ」を維持する。
ここで、第１転送信号φ１と第２転送信号φ２とを比較すると、時刻ｃから時刻ｏの期間においては、共に「Ｌ」となる期間（例えば時刻ｄから時刻ｅ、時刻ｇから時刻ｈ）を挟んで、交互に「Ｈ」と「Ｌ」とを繰り返している。そして、第１転送信号φ１と第２転送信号φ２とは、同時に「Ｈ」となる期間を有さない。
【００４２】
記憶信号φｍは、時刻ｃにおいて「Ｈ」から「Ｌ」に移行し、時刻ｄで「Ｌ」から記憶レベルの電位（以下、「Ｓ」と記す。）に移行する。なお、詳細は後述するが、記憶レベル「Ｓ」は、「Ｈ」と「Ｌ」の間のレベル（電位）で、ターンオンした記憶サイリスタＭのオン状態を維持できる電位レベルをいう。
そして、時刻ｆで「Ｓ」から「Ｌ」に、時刻ｇで「Ｌ」から「Ｓ」に移行する。さらに、時刻ｉで「Ｓ」から「Ｌ」に、時刻ｊで「Ｌ」から「Ｓ」に、時刻ｌで「Ｓ」から「Ｌ」に、時刻ｎで「Ｌ」から「Ｈ」に移行する。そして、時刻ｑまで「Ｈ」を維持する。
ここで、記憶信号φｍと、第１転送信号φ１および第２転送信号φ２との関係を見ると、記憶信号φｍは、第１転送信号φ１または第２転送信号φ２のいずれかが「Ｌ」のとき、「Ｌ」になっている。例えば、第１転送信号φ１が「Ｌ」である時刻ｃから時刻ｄ、第２転送信号φ２が「Ｌ」である時刻ｆから時刻ｇにおいて、記憶信号φｍは「Ｌ」である。
【００４３】
一方、点灯信号φＩは、本実施の形態では、後述するように発光サイリスタＬに発光（点灯）のための電流を供給する信号である。
点灯信号φＩは、時刻ｃで「Ｈ」であって、時刻ｍにおいて「Ｌｅ」に移行する。時刻ｐにおいて「Ｌｅ」から「Ｈ」に移行する。そして、時刻ｑで「Ｈ」を維持する。
ここで、「Ｌｅ」は、動作の説明において後述するが、点灯可能に設定された発光サイリスタＬを点灯させることができる電位レベル（点灯レベル）をいい、「Ｈ」と「Ｌ」の間の電位である。
【００４４】
発光チップＣ１（Ｃ）の動作を説明する前に、サイリスタ（転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬ）の基本的な動作を説明する。サイリスタは、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
以下では、例として、図６に示した基板８０に設定したサイリスタのアノード端子（Ｖｓｕｂ端子）に供給される基準電位Ｖｓｕｂを０Ｖ（「Ｈ」）、Ｖｇａ端子に供給される電源電位Ｖｇａを−３．３Ｖ（「Ｌ」）とする。そして、サイリスタは、図７に示したように、ＧａＡｓ等のｐ型層、ｎ型層を積層して構成されているとし、ｐｎ接合の拡散電位（順方向電位）Ｖｄを１．５Ｖとする。
【００４５】
サイリスタは、カソード端子にしきい電圧Ｖより低い電位（負側に大きい電位）が印加されるとターンオンする。サイリスタは、ターンオンすると、アノード端子とカソード端子との間に電流が流れた状態（オン状態）になる。ここで、サイリスタのしきい電圧は、ゲート端子の電位から拡散電位Ｖｄを引いた値である。よって、サイリスタのゲート端子の電位が−１．５Ｖであると、しきい電圧は−３．０Ｖとなる。すなわち、−３．０Ｖより低い電圧がカソード端子に印加されると、サイリスタがターンオンすることになる。
そして、ターンオンすると、サイリスタのゲート端子は、サイリスタのアノード端子の電位となる。ここでは、アノード端子は０Ｖに設定しているので、ゲート端子の電位は０Ｖである。また、サイリスタのカソード端子は拡散電位Ｖｄになる。ここでは、−１．５Ｖとなる。
【００４６】
サイリスタは一度ターンオンすると、カソード端子の電位が、サイリスタがオン状態を維持するために必要な電位より高い電位（負側に小さい電位）になるまで、オン状態が維持される。ここでは、オン状態のサイリスタのカソード端子の電位は−１．５Ｖであるので、カソード端子に−１．５Ｖより低い電位が印加され、サイリスタのオン状態を維持しうる電流が供給されることで、オン状態が維持される。
なお、カソード端子が「Ｈ」（０Ｖ）になって、アノード端子と同電位になれば、サイリスタはオン状態を維持できずターンオフ（オフ）する。サイリスタは、ターンオフすると、アノード端子とカソード端子との間に電流が流れていない状態（オフ状態）になる。つまり、サイリスタは一旦オン状態になると、電流が流れた状態が維持され、ゲート端子の電位によってはターンオフできない。
よって、サイリスタはオン状態を維持（記憶、保持）する機能を有している。そして、サイリスタでは、ターンオンさせるための電位に比べ、オン状態を維持する電位は低くてよい。
なお、発光サイリスタＬは、オンになると点灯（発光）し、オフになると消灯（非発光）する。
【００４７】
では、図６を参照しつつ、図７に示したタイミングチャートにしたがって、発光素子アレイ６３および発光チップＣの動作を説明する。
（初期状態）
図７に示したタイミングチャートの時刻ａにおいて、発光素子アレイ６３の発光チップＣ（Ｃ１〜Ｃ６０）のそれぞれのＶｓｕｂ端子は基準電位Ｖｓｕｂ（０Ｖ）に設定される。一方、それぞれのＶｇａ端子は電源電位Ｖｇａ（−３．３Ｖ）に設定される（図４参照）。
そして、信号発生回路１００は第１転送信号φ１、第２転送信号φ２および記憶信号φｍをそれぞれ「Ｈ」に、点灯信号φＩ（φＩ１〜φＩ６０）を「Ｈ」に設定する（図４参照）。これにより、第１転送信号ライン１０６が「Ｈ」になり、発光素子アレイ６３の各発光チップＣのφ１端子を介して、各発光チップＣの第１転送信号線７２が「Ｈ」になる。同様に、第２転送信号ライン１０７が「Ｈ」になり、各発光チップＣのφ２端子を介して、各発光チップＣの第２転送信号線７３が「Ｈ」になる。記憶信号ライン１０８が「Ｈ」になり、各発光チップＣのφｍ端子を介して、各発光チップＣの記憶信号線７４が「Ｈ」になる。さらに、点灯信号ライン１０９（１０９−１〜１０９−６０）が「Ｈ」になり、各発光チップＣのφＩ端子を介して、各発光チップＣの点灯信号線７５が「Ｈ」になる。
では、発光チップＣ１を例として、発光チップＣの動作を説明する。他の発光チップＣ２〜Ｃ６０も、発光チップＣ１と同様に、同時に並行して動作する。
【００４８】
発光チップＣ１の転送サイリスタＴ１、Ｔ２、Ｔ３、…、記憶サイリスタＭ１、Ｍ２、Ｍ３、…および発光サイリスタＬ１、Ｌ２、Ｌ３、…のアノード端子はＶｓｕｂ端子に接続されているので、「Ｈ」（０Ｖ）が供給される。
一方、奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…の各カソード端子は、「Ｈ」に設定された第１転送信号線７２に、偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…の各カソード端子は、「Ｈ」に設定された第２転送信号線７３に接続されている。各転送サイリスタＴのアノード端子およびカソード端子はともに「Ｈ」であるので、各転送サイリスタＴはオフ状態にある。
同様に、記憶サイリスタＭ１、Ｍ２、Ｍ３、…の各カソード端子は、「Ｈ」に設定された記憶信号線７４に接続されている。各記憶サイリスタＭのアノード端子およびカソード端子はともに「Ｈ」となり、各記憶サイリスタＭはオフ状態にある。
さらに、発光サイリスタＬ１、Ｌ２、Ｌ３、…の各カソード端子は、「Ｈ」に設定された点灯信号φＩ（発光チップＣ１では点号信号φＩ１）に接続されている。各発光サイリスタＬのアノード端子およびカソード端子はともに「Ｈ」であるので、各発光サイリスタＬはオフ状態にある。
【００４９】
さて、転送サイリスタＴのゲート端子Ｇｔは、抵抗Ｒｔを介して電源電位Ｖｇａ（「Ｌ」：−３．３Ｖ）に設定されている。よって、ゲート端子Ｇｔの電位は「Ｌ」になっている。
同様に、記憶サイリスタＭのゲート端子Ｇｍは、抵抗Ｒｍを介して電源電位Ｖｇａ（「Ｌ」：−３．３Ｖ）に設定されている。よって、ゲート端子Ｇｍの電位は「Ｌ」になっている。また、発光サイリスタＬのゲート端子Ｇｌは記憶サイリスタＭのゲート端子Ｇｍに接続されているので、発光サイリスタＬのゲート端子Ｇｌの電位も「Ｌ」になっている。
【００５０】
そして、図６中の転送サイリスタ列の一端側のゲート端子Ｇｔ１は、前述したように、スタートダイオードＤｓのカソード端子に接続されている。そして、スタートダイオードＤｓのアノード端子は、「Ｈ」の第２転送信号線７３に接続されている。すると、スタートダイオードＤｓは、カソード端子が「Ｌ」（−３．３Ｖ）でアノード端子が「Ｈ」（０Ｖ）であるので、順方向に電圧が印加（順バイアス）されていることになる。よって、スタートダイオードＤｓのカソード端子が接続されたゲート端子Ｇｔ１は、アノード端子の「Ｈ」（０Ｖ）からスタートダイオードＤｓの拡散電位Ｖｄ（１．５Ｖ）を引いた値になる。よって、本実施の形態では、ゲート端子Ｇｔ１の電位は−１．５Ｖになる。
すると、前に説明したように、転送サイリスタＴ１のしきい電圧は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖとなる。
なお、転送サイリスタＴ１に隣接する転送サイリスタＴ２のゲート端子Ｇｔ２は、ゲート端子Ｇｔ１に結合ダイオードＤｃ１を介して接続されているため、転送サイリスタＴ２のゲート端子Ｇｔ２の電位は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から結合ダイオードＤｃ１の拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。よって、転送サイリスタＴ２のしきい電圧は−４．５Ｖになる。
同様に、記憶サイリスタＭ１のゲート端子Ｇｍ１（発光サイリスタＬ１のゲート端子Ｇｌ１も同じ）はゲート端子Ｇｔ１に接続ダイオードＤｍ１を介して接続されているため、記憶サイリスタＭ１のゲート端子Ｇｍ１（ゲート端子Ｇｌ１）の電位は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から接続ダイオードＤｍ１の拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。よって、記憶サイリスタＭ１（発光サイリスタＬ１）のしきい電圧は−４．５Ｖになる。
これらのゲート端子Ｇｔ１、Ｇｔ２、Ｇｍ１、Ｇｌ１を除く、他のゲート端子Ｇｔ、Ｇｍ、Ｇｌの電位は、電源電位Ｖｇａ（−３．３Ｖ）であるので、転送サイリスタＴ１、Ｔ２、記憶サイリスタＭ１、発光サイリスタＬ１を除く、他の転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬのしきい電圧は−４．８Ｖである。
【００５１】
（動作開始）
時刻ｂにおいて、第１転送信号φ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。すると、「Ｌ」よりしきい電圧が−３Ｖと高い転送サイリスタＴ１がターンオンする。転送サイリスタＴ２は、しきい電圧が−４．５Ｖで「Ｌ」の値より低いので、ターンオンできない。さらに、転送サイリスタＴ３以降の番号の大きい転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、ターンオンできない。
すなわち、時刻ｂにおいて、ターンオンできるのは転送サイリスタＴ１に限られる。
【００５２】
転送サイリスタＴ１がターンオンすると、前述したように、ゲート端子Ｇｔ１の電位は、アノード端子の電位である「Ｈ」（０Ｖ）になる。そして、カソード端子（第１転送信号線７２）の電位は、アノード端子の電位「Ｈ」（０Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。
すると、結合ダイオードＤｃ１は、ゲート端子Ｇｔ１の電位が「Ｈ」、ゲート端子Ｇｔ２の電位が−３Ｖとなるので、順バイアス状態になる。すると、ゲート端子Ｇｔ２の電位は、ゲート端子Ｇｔ１の電位（０Ｖ）から結合ダイオードＤｃ１の拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。これにより、転送サイリスタＴ２のしきい電圧は−３Ｖになる。
転送サイリスタＴ２のゲート端子Ｇｔ２に結合ダイオードＤｃ２を介して接続されたゲート端子Ｇｔ３の電位は、前述したと同様に計算できて、−３Ｖになる。これにより、転送サイリスタＴ３のしきい電圧は−４．５Ｖになる。これに引き続く番号が４以上の転送サイリスタＴのゲート端子Ｇｔの電位は電源電位Ｖｇａの−３．３Ｖであるので、しきい電圧は−４．８Ｖが維持される。
【００５３】
一方、転送サイリスタＴ１がターンオンすると、ゲート端子Ｇｔ１の電位は「Ｈ」（０Ｖ）になる。すると、接続ダイオードＤｍ１は、ゲート端子Ｇｔ１の電位が「Ｈ」（０Ｖ）で、ゲート端子Ｇｍ１の電位が−３Ｖの順バイアスになる。すると、ゲート端子Ｇｍ１およびゲート端子Ｇｌ１の電位は、ゲート端子Ｇｔ１の電位である「Ｈ」（０Ｖ）から接続ダイオードＤｍ１の拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。すると、記憶サイリスタＭ１および発光サイリスタＬ１のしきい電圧は−３Ｖになる。
なお、隣接する記憶サイリスタＭ２（発光サイリスタＬ２も同じ）のゲート端子Ｇｍ２（ゲート端子Ｇｌ２も同じ）の電位は、「Ｈ」（０Ｖ）となったゲート端子Ｇｔ１から結合ダイオードＤｃ１と接続ダイオードＤｍ２とを介しているので、−３Ｖとなる。よって、記憶サイリスタＭ２（発光サイリスタＬ２も同じ）のしきい電圧は−４．５Ｖとなる。
そして、記憶サイリスタＭ２（発光サイリスタＬ２）に引き続く番号が３以上の記憶サイリスタＭ（発光サイリスタＬ）のゲート端子Ｇｍ（ゲート端子Ｇｌ）の電位は、「Ｈ」（０Ｖ）となったゲート端子Ｇｔ１の電位の影響が及ばず、電源電位Ｖｇａの−３．３Ｖである。よって、番号が３以上の記憶サイリスタＭ（発光サイリスタＬ）のしきい電圧は−４．８Ｖである。
なお、時刻ｂにおいては、第２転送信号φ２は「Ｈ」であるので、転送サイリスタＴ２および４以上の偶数番号の転送サイリスタＴもターンオンしない。また、記憶信号φｍは「Ｈ」であり、点灯信号φＩ１（φＩ）も「Ｈ」であるので、いずれの記憶サイリスタＭおよび発光サイリスタＬもターンオンしない。
よって、時刻ｂの直後（ここでは、時刻ｂにおける信号の電位の変化によってサイリスタなどの変化が生じた後をいう）においては、転送サイリスタＴ１がオン状態にある。
【００５４】
（動作状態）
時刻ｃにおいて、記憶信号φｍが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。すると、記憶サイリスタＭ１は、前述したようにしきい電圧が−３Ｖであるので、ターンオンする。しかし、２以上の番号の記憶サイリスタＭは、しきい電圧が「Ｌ」（−３．３Ｖ）より低いので、ターンオンしない。
すなわち、ターンオンできるのは記憶サイリスタＭ１に限られる。
記憶サイリスタＭ１がターンオンすると、転送サイリスタＴ１の場合と同様に、ゲート端子Ｇｍ１の電位が「Ｈ」（０Ｖ）になる。すると、ゲート端子Ｇｍ１に接続された発光サイリスタＬ１のゲート端子Ｇｌ１の電位が「Ｈ」（０Ｖ）となるので、発光サイリスタＬ１のしきい電圧が−１．５Ｖになる。
しかし、点灯信号φＩ１（φＩ）は「Ｈ」であるので、いずれの発光サイリスタＬもターンオンしない。
よって、時刻ｃの直後においては、転送サイリスタＴ１および記憶サイリスタＭ１がオン状態を維持している。
【００５５】
このとき、記憶サイリスタＭ１のカソード端子の電位は、「Ｈ」（０Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた値である−１．５Ｖになる。しかし、記憶サイリスタＭは抵抗Ｒｎを介して記憶信号線７４に接続されている。このため、記憶信号線７４の電位は「Ｌ」（−３．３Ｖ）が維持されている。逆に、抵抗Ｒｎの値は、記憶信号線７４の電位は「Ｌ」が維持されるように選ばれている。
【００５６】
ここまで、発光チップＣ１（Ｃ）のサイリスタ（転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬ）およびダイオード（結合ダイオードＤｃ、接続ダイオードＤｍ）の動作を個別に説明した。しかし、サイリスタおよびダイオードの動作は、次のように説明することができる。
すなわち、サイリスタがターンオンすると、そのゲート端子（ゲート端子Ｇｔ、ゲート端子Ｇｍ、ゲート端子Ｇｌ）の電位が「Ｈ」（０Ｖ）になり、そのサイリスタのしきい電圧が−１．５Ｖになる。そして、電位が「Ｈ」（０Ｖ）になったゲート端子に順バイアスのダイオード１段（１個）で接続されたゲート端子の電位は、「Ｈ」（０Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。そして、このゲート端子を有するサイリスタのしきい電圧が−３Ｖになる。さらに、電位が「Ｈ」（０Ｖ）になったゲート端子に順バイアスのダイオード２段（直列接続した２個）で接続されたゲート端子の電位は、２拡散電位Ｖｄ（１．５Ｖ）の２倍の値を引いた−３Ｖになる。そして、このゲート端子を有するサイリスタのしきい電圧が−４．５Ｖになる。そして、電位が「Ｈ」（０Ｖ）になったゲート端子にダイオード３段以上で接続されたゲート端子には、電位が「Ｈ」（０Ｖ）になった影響が及ばす、ダイオード３段以上で接続されたゲート端子を有するサイリスタのしきい電圧は−４．８Ｖが維持される。
【００５７】
そして、電位が「Ｈ」（０Ｖ）になったゲート端子とダイオード１段で接続されたゲート端子を有するサイリスタは、「Ｌ」（−３．３Ｖ）の電位でターンオンする。ダイオード２段以上で接続されたゲート端子を有するサイリスタは、「Ｌ」（−３．３Ｖ）の電位でターンオンしない。
すなわち、ターンオンすることができる、電位が「Ｈ」（０Ｖ）になったゲート端子とダイオード１段で接続されたゲート端子を有するサイリスタのみに着目すればよい。
以下では、電位が「Ｈ」（０Ｖ）になったゲート端子とダイオード１段で接続されたゲート端子を有するサイリスタのみについて説明し、ターンオンしないサイリスタのゲート端子の電位やしきい電圧の変化についての説明を省略する。
【００５８】
さて、図７に戻って発光チップＣ１（Ｃ）の動作の続きを説明する。
時刻ｄにおいて、記憶信号φｍを「Ｌ」から「Ｓ」に、第２転送信号φ２を「Ｈ」から「Ｌ」に移行する。
「Ｓ」は、記憶サイリスタＭが、オン状態を維持することができる電位のレベルである。「Ｓ」では、オン状態にある記憶サイリスタＭはオン状態を維持するが、オフ状態にある記憶サイリスタＭはターンオンできない電位である。
前述したように、ターンオンさせようとする記憶サイリスタＭのしきい電圧は−３Ｖである。オン状態にある記憶サイリスタＭのカソード端子の電位は、拡散電位Ｖｄを引いた値である−１．５Ｖである。よって、「Ｓ」は、ターンオンさせようとする記憶サイリスタＭのしきい電圧である−３Ｖより高く、オン状態のカソード端子の電位（−１．５Ｖ）より低い電位に設定される。なお、「Ｓ」では、オン状態となっている記憶サイリスタＭのオン状態が維持される電流が供給できることを要する。
上述したように、記憶信号φｍを「Ｌ」から「Ｓ」に移行しても、オン状態にある記憶サイリスタＭ１はオン状態を維持する。
【００５９】
一方、第２転送信号φ２を「Ｈ」から「Ｌ」に移行すると、しきい電圧が−３Ｖになっている転送サイリスタＴ２がターンオンする。
転送サイリスタＴ２がターンオンすると、ゲート端子Ｇｔ２の電位が「Ｈ」（０Ｖ）まで上昇する。そして、ゲート端子Ｇｔ２に順バイアスのダイオード１段（結合ダイオードＤｃ２）で接続された転送サイリスタＴ３のしきい電圧が−３Ｖになる。同様に、ゲート端子Ｇｔ２にダイオード１段（接続ダイオードＤｍ２）で接続された記憶サイリスタＭ２および発光サイリスタＬ２のそれぞれのしきい電圧が−３Ｖになる。
このとき、転送サイリスタＴ１はオン状態を維持している。よって、転送サイリスタＴ３のカソード端子が接続された第１転送信号線７２の電位は、オン状態の転送サイリスタＴ１により拡散電位Ｖｄ（−１．５Ｖ）に維持されている。このため、転送サイリスタＴ３はターンオンしない。
また、記憶信号φｍは「Ｓ」であるので、記憶サイリスタＭ２はターンオンしない。同様に、点灯信号φＩ１（φＩ）は「Ｈ」であるので、発光サイリスタＬ２はターンオンしない。
【００６０】
なお、ここでは、時刻ｄにおいて、記憶信号φｍの「Ｌ」から「Ｓ」への移行と、第２転送信号φ２の「Ｈ」から「Ｌ」への移行とを同時に行っている。
しかし、第２点灯信号φ２の「Ｌ」への移行により、転送サイリスタＴ２がターンオンすることで、前述したように、記憶サイリスタＭのしきい電圧が−３Ｖになって、「Ｈ」の記憶信号φｍにより記憶サイリスタＭがターンオンすることを抑制するため、記憶信号φｍの「Ｌ」から「Ｓ」への移行を、第２転送信号φ２の「Ｈ」から「Ｌ」への移行より前に行うことが好ましい。
【００６１】
時刻ｄの直後においては、転送サイリスタＴ１およびＴ２がともにオン状態になっているとともに、記憶サイリスタＭ１もオン状態を維持している。
【００６２】
さて、時刻ｅにおいて、第１転送信号φ１を「Ｌ」から「Ｈ」に移行する。すると、転送サイリスタＴ１は、カソード端子とアノード端子との電位がともに「Ｈ」になるため、ターンオフする。
このとき、転送サイリスタＴ１のゲート端子Ｇｔ１は、抵抗Ｒｔ１を介して電源線７１に接続されているので、電源電位Ｖｇａの−３．３Ｖになる。ゲート端子Ｇｔ１（−３．３Ｖ）とＧｔ２（０Ｖ）との間の結合ダイオードＤｃ１は逆バイアスとなるため、ゲート端子Ｇｔ２が「Ｈ」（０Ｖ）である影響は、ゲート端子Ｇｔ１には及ばない。
同様に、記憶サイリスタＭ１がオン状態にあることにより、ゲート端子Ｇｍ１は「Ｈ」（０Ｖ）になっている。しかし、ゲート端子Ｇｔ１（−３．３Ｖ）とゲート端子Ｇｍ１（０Ｖ）との間の接続ダイオードＤｍ１は逆バイアスとなるため、ゲート端子Ｇｍ１が「Ｈ」（０Ｖ）である影響は、ゲート端子Ｇｔ１には及ばない。
すなわち、電位が「Ｈ」（０Ｖ）になったゲート端子に逆バイアスのダイオードで接続されたゲート端子の電位は、「Ｈ」（０Ｖ）になったゲート端子からの影響を受けない。なお、逆バイアスのダイオードを挟んだゲート端子間の電位の関係は、他のダイオードにおいても同様に生じる。以下では説明を省略する。
時刻ｅの直後においては、記憶サイリスタＭ１および転送サイリスタＴ２がオン状態を維持している。
【００６３】
次に、時刻ｆにおいて、記憶信号φｍを「Ｓ」から「Ｌ」（−３．３Ｖ）にすると、しきい電圧が−３Ｖの記憶サイリスタＭ２がターンオンする。すると、ゲート端子Ｇｍ２（Ｇｌ２）の電位が「Ｈ」（０Ｖ）になるので、発光サイリスタＬ２のしきい電圧が−１．５Ｖになる。しかし、点灯信号φＩは「Ｈ」であるので、発光サイリスタＬ２はターンオンしない。
よって、時刻ｆの直後においては、記憶サイリスタＭ１およびＭ２の両方がオン状態にある。そして、転送サイリスタＴ２もオン状態を維持している。
【００６４】
時刻ｇにおいて、記憶信号φｍを「Ｌ」から「Ｓ」に、第１転送信号φ１を「Ｈ」から「Ｌ」に移行する。
記憶信号φｍを「Ｌ」から「Ｓ」にしても、オン状態にある記憶サイリスタＭ１、Ｍ２はオン状態を維持している。
一方、第１転送信号φ１を「Ｈ」から「Ｌ」に移行すると、しきい電圧が−３Ｖとなっている転送サイリスタＴ３がターンオンする。そして、ゲート端子Ｇｔ３の電位が「Ｈ」（０Ｖ）になって、ゲート端子Ｇｔ３に順バイアスのダイオード１段（結合ダイオードＤｃ３）で接続された転送サイリスタＴ４のしきい電圧が−３Ｖになる。同様に、ゲート端子Ｇｔ３に順バイアスのダイオード１段（接続ダイオードＤｍ３）で接続された記憶サイリスタＭ３および発光サイリスタＬ３のしきい電圧が−３Ｖになる。
このとき、転送サイリスタＴ２はオン状態を維持している。よって、転送サイリスタＴ２のカソード端子が接続された第２転送信号線７３の電位は、オン状態の転送サイリスタＴ２により−１．５Ｖに維持されているので、転送サイリスタＴ４はターンオンしない。
また、記憶信号φｍは「Ｓ」であるので、記憶サイリスタＭ３はターンオンしない。同様に、点灯信号φＩ１（φＩ）は「Ｈ」であるので、発光サイリスタＬ３もターンオンしない。
なお、時刻ｇにおいては、記憶信号φｍの「Ｌ」から「Ｓ」への移行と、第１転送信号φ１の「Ｈ」から「Ｌ」への移行とを同時に行っているが、時刻ｄでと同様に、記憶信号φｍの「Ｌ」から「Ｓ」への移行を、第１転送信号φ１の「Ｈ」から「Ｌ」への移行より前に行うことが好ましい。
時刻ｇの直後においては、記憶サイリスタＭ１、Ｍ２がオン状態を維持している。そして、転送サイリスタＴ２およびＴ３がともにオン状態になっている。
【００６５】
次に、時刻ｈにおいて、第２転送信号φ２を「Ｌ」から「Ｈ」にする。すると、時刻ｅでと同様に、転送サイリスタＴ２がターンオフする。そして、転送サイリスタＴ２のゲート端子Ｇｔ２は、抵抗Ｒｔ２を介して、Ｖｇａの−３．３Ｖになる。
よって、時刻ｈの直後においては、記憶サイリスタＭ１、Ｍ２および転送サイリスタＴ３がオン状態を維持している。
【００６６】
そして、時刻ｉにおいて、記憶信号φｍを「Ｓ」から「Ｌ」（−３．３Ｖ）にすると、時刻ｆでと同様に、しきい電圧が−３Ｖの記憶サイリスタＭ３がターンオンする。すると、ゲート端子Ｇｍ３（Ｇｌ３）の電位が「Ｈ」（０Ｖ）になり、発光サイリスタＬ３のしきい電圧が−１．５Ｖになる。しかし、点灯信号φＩ１（φＩ）は「Ｈ」であるので、発光サイリスタＬ３はターンオンしない。
よって、時刻ｉの直後においては、記憶サイリスタＭ１、Ｍ２、Ｍ３がオン状態にある。そして、転送サイリスタＴ３もオン状態を維持している。
【００６７】
時刻ｊにおいて、記憶信号φｍを「Ｌ」から「Ｓ」に、第２転送信号φ２を「Ｈ」から「Ｌ」に移行する。
すると、時刻ｇと同様に、記憶信号φｍを「Ｌ」から「Ｓ」にしても、オン状態にある記憶サイリスタＭ１、Ｍ２、Ｍ３はオン状態を維持している。
一方、第２転送信号φ２を「Ｈ」から「Ｌ」に移行すると、しきい電圧が−３Ｖとなっている転送サイリスタＴ４がターンオンする。そして、ゲート端子Ｇｔ４の電位が「Ｈ」（０Ｖ）になって、ゲート端子Ｇｔ４に順バイアスのダイオード１段（結合ダイオードＤｃ４）で接続された転送サイリスタＴ５のしきい電圧が−３Ｖになる。同様に、ゲート端子Ｇｔ４に順バイアスのダイオード１段（接続ダイオードＤｍ４）で接続された記憶サイリスタＭ４および発光サイリスタＬ４のしきい電圧が−３Ｖになる。
このとき、転送サイリスタＴ３はオン状態を維持している。よって、転送サイリスタＴ５のカソード端子が接続された第１転送信号線７２の電位は、オン状態の転送サイリスタＴ３により−１．５Ｖに維持されているので、転送サイリスタＴ５はターンオンしない。
また、記憶信号φｍは「Ｓ」であるので、記憶サイリスタＭ４はターンオンしない。同様に、点灯信号φＩ１は「Ｈ」であるので、発光サイリスタＬ４もターンオンしない。
【００６８】
なお、時刻ｊにおいては、記憶信号φｍの「Ｌ」から「Ｓ」への移行と、第２転送信号φ２の「Ｈ」から「Ｌ」への移行とを同時に行っているが、時刻ｄでと同様に、記憶信号φｍの「Ｌ」から「Ｓ」への移行を、第２転送信号φ２の「Ｈ」から「Ｌ」への移行より前に行うことが好ましい。
よって、時刻ｊの直後においては、記憶サイリスタＭ１、Ｍ２、Ｍ３がオン状態を維持している。そして、転送サイリスタＴ３およびＴ４がともにオン状態になっている。
【００６９】
そして、時刻ｋにおいて、第１転送信号φ１を「Ｌ」から「Ｈ」にする。すると、時刻ｈでと同様に、転送サイリスタＴ３がターンオフする。そして、転送サイリスタＴ３のゲート端子Ｇｔ３は、抵抗Ｒｔ３を介して、電源電位Ｖｇａの−３．３Ｖになる。
よって、時刻ｋの直後においては、記憶サイリスタＭ１、Ｍ２、Ｍ３および転送サイリスタＴ４がオン状態を維持している。
【００７０】
時刻ｌにおいて、記憶信号φｍを「Ｓ」から「Ｌ」にすると、時刻ｉでと同様に、しきい電圧が−３Ｖの記憶サイリスタＭ４がターンオンする。すると、ゲート端子Ｇｍ４（Ｇｌ４）の電位が「Ｈ」（０Ｖ）になるので、発光サイリスタＬ４のしきい電圧が−１．５Ｖになる。しかし、点灯信号φＩは「Ｈ」であるので、発光サイリスタＬ４はターンオンしない。
【００７１】
さて、時刻ｌの直後において、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４がオン状態にあり、転送サイリスタＴ４もオン状態を維持している。
すると、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４がオン状態にあって、それぞれのゲート端子Ｇｍ１（Ｇｌ１）、Ｇｍ２（Ｇｌ２）、Ｇｍ３（Ｇｌ３）、Ｇｍ４（Ｇｌ４）がすべて「Ｈ」（０Ｖ）となっている。このため、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４のしきい電圧はすべて−１．５Ｖになっている。なお、発光サイリスタＬ４に隣接する発光サイリスタＬ５のゲート端子Ｇｌ５は、「Ｈ」（０Ｖ）になったゲート端子Ｇｔ４から順バイアスのダイオード２段（結合ダイオードＤｃ４および接続ダイオードＤｍ５）で接続されているので、しきい電圧は−４．５Ｖになっている。そして、さらに、番号が６以上の発光サイリスタＬは、しきい電圧が−４．８Ｖになっている。
【００７２】
時刻ｍにおいて、点灯信号φＩ１（φＩ）の電位を上述した発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４のしきい電圧（−１．５Ｖ）より低く、且つ後述する時刻ｎにおける発光サイリスタＬ５のしきい電圧（３Ｖ）より高い電位である「Ｌｅ」とする。
すると、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４のしきい電圧（−１．５Ｖ）は、「Ｌｅ」より高いので、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４がターンオンして、点灯（発光）する。
一方、発光サイリスタＬ５および６以上の番号の発光サイリスタＬは、しきい電圧が「Ｌｅ」より低いので、ターンオンしない。
すなわち、本実施の形態では、複数（ここでは４個）の発光サイリスタＬを同時に点灯させている。
そして、時刻ｍの直後においては、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４、転送サイリスタＴ４がオン状態になっている。
【００７３】
時刻ｎにおいて、記憶信号φｍを「Ｌ」から「Ｈ」に、第１転送信号φ１を「Ｈ」から「Ｌ」に移行する。
記憶信号φｍを「Ｌ」から「Ｈ」にすることで、オン状態を維持していた記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４のカソード端子の電位が、アノード端子の「Ｈ」（０Ｖ）と同じになるので、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４はターンオフする。
一方、第１転送信号φ１を「Ｈ」から「Ｌ」に移行すると、しきい電圧が−３Ｖとなっている転送サイリスタＴ５がターンオンする。そして、ゲート端子Ｇｔ５の電位が「Ｈ」（０Ｖ）になって、ゲート端子Ｇｔ５に順バイアスのダイオード１段（結合ダイオードＤｃ５）で接続された転送サイリスタＴ６のしきい電圧が−３Ｖになる。同様に、ゲート端子Ｇｔ５に順バイアスのダイオード１段（接続ダイオードＤｍ５）で接続された記憶サイリスタＭ５および発光サイリスタＬ５のしきい電圧が−３Ｖになる。
このとき、転送サイリスタＴ４はオン状態を維持している。よって、転送サイリスタＴ６のカソード端子が接続された第２転送信号線７３の電位は、オン状態の転送サイリスタＴ４により−１．５Ｖに維持されているので、転送サイリスタＴ６はターンオンしない。
また、記憶信号φｍは、「Ｈ」であるので、記憶サイリスタＭ５はターンオンしない。一方、点灯信号φＩ１は、−１．５Ｖより低く且つ３Ｖより高い電位の「Ｌｅ」であるので、発光サイリスタＬ５はターンオンせず、非点灯のままである。
【００７４】
なお、時刻ｎにおいて、記憶信号φｍの「Ｌ」から「Ｈ」への移行と、第１転送信号φ１の「Ｈ」から「Ｌ」への移行を同時に行っているが、第１転送信号φ１を「Ｌ」にすることにより、転送サイリスタＴ５がターンオンし、記憶信号φｍが「Ｌ」において記憶サイリスタＭ５がターンオンするのを抑制するため、記憶信号φｍを「Ｌ」から「Ｈ」への移行を第１転送信号φ１の「Ｈ」から「Ｌ」への移行より前に行うことが好ましい。
時刻ｎの直後においては、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４が点灯（オン）状態を維持している。そして、転送サイリスタＴ４およびＴ５がともにオン状態である。
【００７５】
時刻ｏにおいて、第２転送信号φ２を「Ｌ」から「Ｈ」にする。すると、転送サイリスタＴ４がターンオフする。そして、転送サイリスタＴ４のゲート端子Ｇｔ４は、抵抗Ｒｔ４を介して、Ｖｇａの−３．３Ｖになる。
よって、時刻ｏの直後においては、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４が点灯（オン）状態を維持している。そして、転送サイリスタＴ５がオン状態を維持している。
【００７６】
そして、時刻ｐにおいて、点灯信号φＩ１（φＩ）を「Ｌｅ」から「Ｈ」にすると、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４のカソード端子の電位がアノード端子の「Ｈ」（０Ｖ）と同じになる。このため、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４は点灯（オン）状態を維持できず、消灯（ターンオフ）する。
すなわち、時刻ｍから時刻ｐまでが、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４の点灯期間となる。点灯期間は発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４において同じである。
なお、時刻ｏと時刻ｐの間に、記憶信号φｍを「Ｈ」から「Ｌ」にして、記憶サイリスタＭ５をターンオンさせると、ゲート端子Ｇｍ５（ゲート端子Ｇｌ５と同じ）が「Ｈ」（０Ｖ）になって、発光サイリスタＬ５のしきい電圧が−１．５Ｖに上昇する。この期間では、点灯信号φＩ１（φＩ）が「Ｌｅ」であるので、発光サイリスタＬ５が点灯してしまう。
したがって、本実施の形態では、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４が消灯する時刻ｐが経過するまで、記憶信号φｍを「Ｌ」に移行させない。
よって、時刻ｐの直後においては、転送サイリスタＴ５のみがオン状態を維持している。
【００７７】
そして、時刻ｑにおいて、記憶信号φｍが「Ｈ」から「Ｌ」に移行する。記憶信号φｍを「Ｓ」から「Ｌ」にすると、時刻ｃでと同様に、しきい電圧が−３Ｖになっている記憶サイリスタＭ５がターンオンする。これ以降は、時刻ｃからの繰り返しとなって、期間Ｔ（Ｂ）において、期間Ｔ（Ａ）でと同様にして、発光サイリスタＬ５〜Ｌ８の点灯制御が行われる。これ以降の説明は省略する。
【００７８】
前述したように、発光素子アレイ６３の発光チップＣ２〜Ｃ６０は発光チップＣ１と同時に並行して動作しているので、発光素子アレイ６３の他の発光チップＣ２〜Ｃ６０においても、それぞれの発光サイリスタＬ１〜Ｌ４が、発光チップＣ１の発光サイリスタＬ１〜Ｌ４の点灯制御の期間Ｔ（Ａ）において、同時に並行して点灯制御されている。
同様に、発光素子アレイ６３の他の発光チップＣ２〜Ｃ６０においても、それぞれの発光サイリスタＬ５〜Ｌ８が、発光チップＣ１の発光サイリスタＬ５〜Ｌ８の点灯制御の期間Ｔ（Ｂ）において、同時に並行して点灯制御されている。他の発光サイリスタＬについても同様である。
よって、発光サイリスタＬ１〜Ｌ４（Ｌ５〜Ｌ８）の点灯期間はすべての発光チップＣで同じとなる。しかし、発光サイリスタＬ１〜Ｌ４の点灯期間と発光サイリスタＬ５〜Ｌ８の点灯期間とを別々に設定してもよい。すなわち、同じ組の発光サイリスタＬについては点灯期間が同じであるが、異なる組の発光サイリスタＬの点灯期間は互いに異なるように設定してもよい。
【００７９】
なお、期間Ｔ（Ａ）においては、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４をすべて点灯させるとして説明した。しかし、画像データによって、発光サイリスタＬを点灯させないときは、記憶信号を「Ｓ」のままとすればよい。すなわち、図７の期間Ｔ（Ｂ）におけるＭ６として示す時刻（タイミング）において、記憶信号φｍを「Ｓ」に維持すればよい。「Ｓ」は−１．５Ｖより低く且つ−３Ｖより高い電位であるため、しきい電圧が−３Ｖの記憶サイリスタＭ６はターンオンすることができない。したがって、記憶サイリスタＭ６はオン状態になることができず、オフのままとなる。これにより、点灯信号φＩ１（φＩ）が「Ｌｅ」となっても、記憶サイリスタＭ６のゲート端子Ｇｍ６にゲート端子Ｇｌ６が接続された発光サイリスタＬ６は、しきい電圧が−４．８Ｖに維持されているので、点灯（発光）しない。この一方、点灯信号φＩ１（φＩ）が「Ｌｅ」になると、記憶サイリスタＭ５、Ｍ７、Ｍ８は、しきい電圧が−１．５Ｖであるので、点灯（発光）する。
【００８０】
以上説明したことは以下のように説明できる。
すなわち、本実施の形態においては、転送サイリスタＴは、第１転送信号φ１および第２転送信号φ２によって、隣り合う２つの転送サイリスタＴがともにオン状態になる期間（例えば時刻ｄから時刻ｅの間）を設けつつ、番号の順に、オフ状態からオン状態に、オン状態からオフ状態に設定される。すなわち、転送サイリスタ列の番号の順にオン状態がシフトしていく。
そして、第１転送信号φ１または第２転送信号φ２のいずれか一方のみが「Ｌ」である期間は、１個の転送サイリスタＴのみがオン状態になっている。例えば、時刻ｃから時刻ｄでは転送サイリスタＴ１のみがオン状態にある。
【００８１】
転送サイリスタＴがオン状態になると、そのゲート端子Ｇｔにゲート端子Ｇｍが接続された記憶サイリスタＭのしきい電圧が高くなる。
そこで、１個の転送サイリスタＴのみがオン状態にあるタイミング（例えば、図７の時刻ｃ、ｆ、ｉ、ｌ）において、記憶信号φｍを「Ｌ」にすることで、オン状態の転送サイリスタＴによりしきい電圧が高くなった記憶サイリスタＭをターンオンさせる。すなわち、複数の発光サイリスタＬを同時に点灯させるため、点灯させる発光サイリスタＬの位置（番号）を同じ番号の（対応する）記憶サイリスタＭをオン状態にすることで記憶させている。
そして、記憶信号φｍを「Ｈ」に戻すことなく、「Ｓ」と「Ｌ」との間で変化させ、予め定められた個数の発光サイリスタＬについて、点灯させる発光サイリスタＬと同じ番号の記憶サイリスタＭをオン状態に、点灯させない発光サイリスタＬと同じ番号の記憶サイリスタＭをオフ状態にして維持する。
そののち、点灯信号φＩを供給することで、点灯させる複数の発光サイリスタＬを同時に点灯させる。
【００８２】
すなわち、オン状態の記憶サイリスタＭはゲート端子Ｇｍの電位がアノード端子の電位（「Ｈ」（０Ｖ））となるので、同じ番号の発光サイリスタＬのしきい電圧を高くするので、点灯信号φＩによって、オン状態の記憶サイリスタＭと同じ番号の発光サイリスタＬのみを点灯（発光）させうる。
ここで、記憶サイリスタＭは、画像データに応じて、点灯させる発光サイリスタＬの位置（番号）を記憶する機能（ラッチ機能）を有している。
【００８３】
そして、転送サイリスタＴは、シフト機能により、発光サイリスタＬの位置を順に指定するように働いている。一方、記憶信号φｍは、画像データに基づいて、「Ｌ」と「Ｓ」とに設定され、指定された発光サイリスタＬを点灯させるか否かを設定するように働いている。そして、記憶サイリスタＭは、同時に点灯させる発光サイリスタＬと同じ番号の複数の記憶サイリスタＭのオン状態を維持して、点灯させる発光サイリスタＬの位置（番号）を記憶するように働いている。
なお、発光サイリスタＬが点灯すると、記憶信号φｍを「Ｈ」にして、記憶サイリスタＭをすべてターンオンして、点灯させる発光サイリスタＬの位置（番号）の記憶を消去する。
つまり、記憶信号φｍの「Ｌ」は、発光サイリスタＬを点灯させる指示であり、記憶信号φｍの「Ｓ」は、発光サイリスタＬを点灯させない指示であり、記憶信号φｍの「Ｈ」は、記憶した指示をクリア（リセット）する指示として働いている。
【００８４】
そして、本実施の形態では、記憶サイリスタＭのカソード端子は抵抗Ｒｎを介して、記憶信号φｍが供給される記憶信号線７４に接続されている。これにより、記憶サイリスタＭがオン状態になっても、記憶信号線７４は、記憶サイリスタＭのカソード端子の電位に引き込まれない。これにより、ある記憶サイリスタＭがオン状態にあっても、他の記憶サイリスタＭのしきい電圧が「Ｌ」より高くなると、この記憶サイリスタＭもターンオンさせることができる。
このように、記憶サイリスタＭは、同時に点灯させる複数の発光サイリスタＬと同じ番号の複数の記憶サイリスタＭをオン状態にし、そのままオン状態を維持し記憶する。これにより、点灯信号φＩの供給とともに、複数の発光サイリスタＬを同時に点灯させている。
なお、記憶サイリスタＭがオン状態を維持する電流は、発光サイリスタＬの発光のための電流に比べ少なくてよい。このため、抵抗Ｒｎの発光チップＣの基板８０上に占める面積も小さく設定しうる。
【００８５】
このことにより、複数の発光点（発光サイリスタＬ）を同時に点灯させうる。すなわち、複数の発光点の点灯を一つの期間（例えば、時刻ｌからｐまで）で同時に行っているので、発光サイリスタＬを１個ずつ点灯制御する場合に比べ、点灯期間を短くしうる。すなわち、発光素子ヘッド１４として見たとき、感光体ドラム１２への書込時間を短縮しうる。
【００８６】
なお、図６の回路において、点灯信号φＩは、電流駆動するのが好ましい。そして、発光点毎の発光量のばらつきを抑制するため、同時に点灯させる発光点（発光サイリスタＬ）の個数に応じて、供給する電流の値を変化させることが好ましい。
これに対し、点灯信号φＩを一定電圧で駆動する場合には、それぞれの発光サイリスタＬのカソード端子と点灯信号線７５との間に、抵抗Ｒｎのように抵抗を設ける必要がある。この場合、点灯（発光）している発光サイリスタＬに流れる電流は一定となる。
しかし、発光サイリスタＬを点灯（発光）させるための電流は、オン状態を維持するための電流に比べて大きいため、設けた抵抗による電力消費が大きくなる。また、これに伴い抵抗による発熱によって発光チップＣの温度が変化し、発光特性が変動する。また、大きな電流を流すために抵抗の面積が大きくなり、抵抗の部分の面積により発光チップＣの面積が大きくなってしまう。
一方、点灯信号φＩを電流駆動すれば、それぞれの発光サイリスタＬのカソード端子と点灯信号線７５との間に抵抗を設ける必要がない。このとき、発光チップＣに流れる電流Ｉは、電源の電位Ｖ、拡散電位Ｖｄおよび外付け抵抗Ｒとから、Ｉ＝（Ｖ−Ｖｄ）／Ｒとなる。よって、同時に点灯（発光）している複数の発光サイリスタＬのそれぞれに流れる電流は、Ｉを同時に点灯（発光）している発光サイリスタＬの数で割った値となる。すなわち、同時に点灯（発光）させる発光サイリスタＬの数によって、それぞれの発光サイリスタＬに流れる電流が異なってしまう。そこで、点灯させる発光サイリスタＬの数に応じて、供給する電流値を変化させることが好ましい。
同時に点灯させる発光サイリスタＬの数は、発光チップＣに与えられる画像データによって決められるため、同時に点灯する数に応じた電流値は容易に設定しうる。
【００８７】
＜信号発生回路の説明＞
次に、信号発生回路１００について詳細に説明を行なう。
図８は、信号発生回路１００の構成を示すブロック図である。信号発生回路１００は、画像データ展開部１１０、濃度ムラ補正データ部１１２、タイミング信号発生部１１４、基準クロック発生部１１６、発光チップＣ（Ｃ１〜Ｃ６０）に対応して設けられた駆動部の一例としての点灯時間制御・駆動部１１８−１〜１１８−６０、および定電流増幅部１１９−１〜１１９−６０により主要部が構成されている。
画像データ展開部１１０には、画像処理部（ＩＰＳ）４０から画像データがシリアルに送信されてくる。画像データ展開部１１０は、送信された画像データを１〜１２８ドット目、１２９〜２５６ドット目、…、７５５３〜７６８０ドット目と発光チップＣ（Ｃ１〜Ｃ６０）毎の画像データに分割する。画像データ展開部１１０は点灯時間制御・駆動部１１８−１〜１１８−６０と接続されており、分割した画像データを各々対応する点灯時間制御・駆動部１１８−１〜１１８−６０に出力する。またこの画像データは、タイミング信号発生部１１４にも出力される
【００８８】
濃度ムラ補正データ部１１２は、発光チップＣ（Ｃ１〜Ｃ６０）内の各発光サイリスタＬ（図６参照）毎の光量のばらつき等に起因する画像形成時の画像濃度ムラを修正するためのムラ補正データを一時的に記憶し、必要に応じ点灯時間制御・駆動部１１８−１〜１１８−６０に出力する。このムラ補正データは、例えば、同時点灯を行なう発光サイリスタＬのグループ（群）毎に、各発光サイリスタＬによる光量のばらつき等に応じて設定されたパルス数として形成される。
ＥＥＰＲＯＭ１０２には、このムラ補正データが記憶されており、例えば、画像形成装置１（図１参照）の電源ＯＮシーケンス時に濃度ムラ補正データ部１１２にムラ補正データがロードされる。
【００８９】
基準クロック発生部１１６は、本体の画像出力制御部３０、タイミング信号発生部１１４、および点灯時間制御・駆動部１１８−１〜１１８−６０と接続されている。
図９（基準クロック発生部１１６の構成を説明するブロック図）に示したように、基準クロック発生部１１６は、水晶発振器１４０、分周器１／Ｍ１４２、分周器１／Ｎ１４４、位相比較器１４６、および電圧制御発振器１４８からなるＰＬＬ回路１３４と、ルックアップテーブル（ＬＵＴ）１３２とを含んで構成されている。ＬＵＴ１３２には画像出力制御部３０からの光量調節データに基づいて分周比Ｍ、Ｎを決定するためのテーブルが記憶されている。水晶発振器１４０は分周器１／Ｎ１４４と接続されており、予め定めた周波数で発振し、発振した信号を分周器１／Ｎ１４４へと出力する。分周器１／Ｎ１４４はＬＵＴ１３２および位相比較器１４６と接続されており、ＬＵＴ１３２からの光量調節データにより決定された分周比Ｎに基づいて水晶発振器１４０で発振された信号を分周する。位相比較器１４６は、分周器１／Ｍ１４２、分周器１／Ｎ１４４、および電圧制御発振器１４８と接続されており、分周器１／Ｍ１４２からの出力信号と、分周器１／Ｎ１４４からの出力信号とを比較する。この位相比較器１４６による比較結果（位相差）に応じて、電圧制御発振器１４８に供給するコントロール電圧が制御される。電圧制御発振器１４８はコントロール電圧に基づく周波数で、クロック信号を出力する。本実施の形態では、点灯可能期間を２５６に分割する周波数に相当するコントロール電圧が供給され、この周波数のクロック信号を生成して、すべての点灯時間制御・駆動部１１８−１〜１１８−６０へ出力する。また、電圧制御発振器１４８は分周器１／Ｍ１４２とも接続されており、電圧制御発振器１４８から出力されたクロック信号は、分周器１／Ｍ１４２にも分岐されて入力される。分周器１／Ｍ１４２は、ＬＵＴ１３２からの光量調節データにより決定された分周比Ｍに基づいて、電圧制御発振器１４８からフィードバックされたクロック信号を分周する。
【００９０】
図８に戻り、タイミング信号発生部１１４は、画像出力制御部３０および基準クロック発生部１１６と接続されており、基準クロック発生部１１６からの発振信号を基に、画像出力制御部３０からの水平同期信号（Ｈｓｙｎｃ）と同期して、第１転送信号φ１、第２転送信号φ２、記憶信号φｍを生成する。ここで、記憶信号φｍは、例えば、タイミング信号発生部１１４において生成されるリセットタイミング信号（ｒｓｔ＿ｄ）および画像データから作成することができる。
また、タイミング信号発生部１１４は、濃度ムラ補正データ部１１２および画像データ展開部１１０と接続されており、基準クロック発生部１１６からの発振信号を基に、制御部３０からのＨｓｙｎｃ信号と同期して、画像データ展開部１１０から各画素に対応した画像データを読み出すためのデータ読出し信号、および濃度ムラ補正データ部１１２から同時点灯する各発光サイリスタＬのグループに対応したムラ補正データを読み出すためのデータ読出し信号を各々に対して出力している。さらに、タイミング信号発生部１１４は、点灯時間制御・駆動部１１８−１〜１１８−６０とも接続されており、基準クロック発生部１１６からの発振信号を基に、画像出力制御部３０からのＨｓｙｎｃ信号と同期して、発光素子アレイ（ＳＬＥＤ）６３の点灯開始のトリガ信号（ＴＲＧ）を出力している。
【００９１】
点灯時間制御・駆動部１１８−１〜１１８−６０は、詳しくは後述するが各発光サイリスタＬの点灯時間をムラ補正データ、点灯時間補正データ（点灯時間補正情報）に基づいて補正し、発光素子アレイ（ＳＬＥＤ）６３の各発光サイリスタＬを点灯するための点灯信号φＩ１〜〜φＩ６０の基となる制御信号であるφｈ１〜φｈ６０信号を生成する。
また、定電流増幅部１１９−１〜１１９−６０は、点灯時間制御・駆動部１１８−１〜１１８−６０から出力されたφｈ１〜φｈ６０信号を増幅し、点灯信号φＩ１〜φＩ６０とする。
【００９２】
図１０は、点灯時間制御・駆動部１１８−１について更に詳しく説明したブロック図である。なお、ここでは、点灯時間制御・駆動部１１８−１を例に採り説明を行なうが、他の点灯時間制御・駆動部１１８−２〜１１８−６０についても同様である。
【００９３】
図１０に示したように、点灯時間制御・駆動部１１８−１は、画像データ展開部１１０(図８参照)から出力された画像データを取得し、シリアルデータである画像データをパラレルデータである点灯パターン信号に変換して出力するシリアル−パラレル変換部１５２−１と、この点灯パターンに対応した点灯時間補正データを記憶しておりシリアル−パラレル変換部１５２−１により変換された点灯パターン信号に基づき点灯時間補正データを出力する点灯時間補正データ記憶部１５４−１と、濃度ムラ補正データ部１１２（図８参照）から出力されたムラ補正データ、および点灯時間補正データ記憶部１５４−１から出力された点灯時間補正データ（点灯時間補正情報）を取得してこれらの信号から同時に点灯する発光サイリスタＬ毎の点灯時間を補正し補正後の点灯時間をパルス巾信号として出力する点灯時間補正部１５６−１と、シリアル−パラレル変換部１５２−１により出力された点灯パターン信号に対応した値の電流を生成して点灯時間補正部１５６−１から出力されたパルス巾信号に対応した時間分φｈ１信号として出力する電流制御部１５８−１とを備える。
【００９４】
なお、点灯時間補正部１５６−１は、タイミング信号発生部１１４（図８参照）から出力されたトリガ信号（ＴＲＧ）、および基準クロック発生部１１６（図８参照）から出力された基準クロックも取得し、これらにより予め定められたタイミングでパルス巾信号を出力する。また点灯時間補正データ記憶部１５４−１は、後述するスリーステート・バッファ１６４−１のばらつきを補正する点灯時間補正データを発光サイリスタＬの点灯パターン（点灯組み合わせ）に対応してルックアップテーブル（ＬＵＴ）等の形式で記憶しているメモリである。
【００９５】
ここで、電流制御部１５８−１についてまず説明を行なう。
図１１は、電流制御部１５８−１について説明した図である。
図１１に示した電流制御部１５８−１は、４個の論理回路１６２−１と、バッファの一例としての４個のスリーステート・バッファ１６４−１とからなる。本実施の形態の場合、論理回路１６２−１はＡＮＤ回路であり、バルス巾信号と点灯パターン信号が入力信号として入力される。そして論理回路１６２−１の出力信号は、スリーステート・バッファ１６４−１の制御入力に接続されている。
【００９６】
つまり、電流制御部１５８−１の動作としては、まずパルス巾信号および点灯パターン信号の双方が「ＯＮ」のときに出力信号が「ＯＮ」となり、その他の場合は、出力信号が「ＯＦＦ」となる。そして出力信号が「ＯＦＦ」の場合、この出力信号は、スリーステート・バッファ１６４−１の制御入力に接続されているため、スリーステート・バッファ１６４−１の出力信号は、ハイインピーダンス状態となり入力側とは切り離される。このときスリーステート・バッファ１６４−１の出力信号であるφｈ１信号は出力されず、「Ｌ」および「Ｈ」のどちらを採ることもない。ただし、定電流増幅部１１９−１（図８参照）により、点灯信号であるφＩ１信号は、「Ｈ」に設定される。また出力信号が「ＯＮ」の場合は、この出力信号は、スリーステート・バッファ１６４−１の入力信号がそのまま出力信号として出力される。このときスリーステート・バッファ１６４−１の出力信号であるφｈ１信号は「Ｌ」の状態となる。そして本実施の形態の電流制御部１５８−１では、点灯パターン信号の点灯パターンに応じた電流がφｈ１として出力される。具体的には、点灯する発光サイリスタＬの数に比例した値の電流が出力される。そしてφｈ１信号は、定電流増幅部１１９−１により増幅されて点灯信号であるφＩ１信号となる。よってこのような電流制御部１５８−１を使用することで、図６で説明した回路において電流駆動させることができる。
【００９７】
ここで、スリーステート・バッファ１６４−１は、制御入力が「ＯＮ」の際には、入力信号をそのまま出力信号として出力するので、入力信号の電流値と出力信号の電流値は理論的には変化しない。このことは入力信号に対する出力信号の電流増幅率は１であると言い換えることができる。しかしながら実際には、スリーステート・バッファ１６４−１には特性にばらつきがあるため、この電流増幅率は１とならない場合が多い。この場合、このばらつきに起因して、出力されるφｈ１信号の電流値にばらつきが生じる。その結果、電流駆動される発光サイリスタＬの発光光量にばらつきが生じることになる。
【００９８】
そこで本実施の形態では、図１０における点灯時間補正部１５６−１において、このばらつきを補正することで、発光サイリスタＬの発光光量にばらつきが生じるのを抑制している。
具体的には、点灯時間補正部１５６−１は、発光サイリスタＬの点灯パターンおよびスリーステート・バッファ１６４−１の電流増幅率に基づき決定された点灯時間補正データを取得し、この点灯時間補正データにより発光サイリスタＬの点灯時間を補正して電流制御部１５８−１に出力している。
これにより点灯パターンに対応してスリーステート・バッファ１６４−１の出力信号のばらつきを補正することが可能となり、発光サイリスタＬの発光光量にばらつきが生じるのを抑制することができる。また、発光サイリスタＬの発光光量にばらつきが生じるのを抑制することができるため、同時に点灯させる発光サイリスタＬの数を増加させやすい。
【００９９】
＜発光素子ヘッドの光量補正方法の説明＞
続いて、本実施の発光素子ヘッドの光量補正方法を、点灯時間制御・駆動部１１８−１の発光サイリスタＬの点灯時間を補正する動作を説明することで行なう。
図１２は、点灯時間制御・駆動部１１８−１での発光サイリスタＬの点灯時間を補正する動作について説明を行なったフローチャートである。
まず点灯時間補正データ記憶部１５４−１が、シリアル−パラレル変換部１５２−１から出力された発光サイリスタＬのグループ（群）毎の点灯パターン（点灯組み合わせ）を取得する（ステップ１０１）。この点灯パターンは、同時点灯を行なうグループ毎にそれぞれ出力される。そして、点灯時間補正データ記憶部１５４−１は、この点灯パターンに対応した点灯時間補正データを点灯時間補正部１５６−１に出力する（ステップ１０２）。点灯時間補正データを取得した点灯時間補正部１５６−１は、この点灯時間補正データ（点灯時間補正情報）に基づき発光サイリスタＬの点灯時間を算出し、補正する（ステップ１０３）。そして、点灯時間補正部１５６−１は、発光サイリスタＬの点灯時間をパルス信号のパルス巾を変調させることで調整されたパルス巾信号として電流制御部１５８−１に出力する（ステップ１０４）。
電流制御部１５８−１は、上述したようにパルス巾信号および点灯パターン信号からφｈ１信号を生成し、出力する。
【０１００】
なお以上説明した発光素子ヘッドの光量補正方法をコンピュータにより実行させる場合、本実施の形態は、コンピュータに、複数のグループ（群）に分割されグループ毎に点灯を行なう発光サイリスタＬのグループ毎の点灯パターン（点灯組み合わせ）を取得する機能と、点灯パターンに対応した点灯時間補正データ（点灯時間補正情報）を取得する機能と、点灯時間補正データに基づき発光サイリスタＬの点灯時間を補正することで発光サイリスタＬの光量補正を行ない出力する機能と、を実現するためのプログラムとして捉えることもできる。
【０１０１】
なお発光サイリスタＬを４点同時に点灯させる場合、点灯パターンは、２４＝１６通り存在する。よって、上述したルックアップテーブル（ＬＵＴ）として、この１６通りの点灯時間補正データを記憶させておくことが考えられる。また、点灯時間制御・駆動部１１８−１〜１１８−６０毎にこれら１６通りのデータを用意する場合は、点灯時間補正データの数は、全部で、２４×６０＝９６０個となる。
【０１０２】
また、上述した例では、４点の発光サイリスタＬを同時に点灯させる場合について説明を行なったが、同時点灯する個数については特に制限はなく、例えば８個同時点灯する場合においても本実施の形態の光量補正方法は、適用可能である。この場合は、発光サイリスタＬは、発光サイリスタＬ１〜Ｌ８、発光サイリスタＬ９〜Ｌ１６、…、のように８個を１つのグループとしてグループ毎に順に点灯を行い動作する。
そして、図１１において説明を行なった電流制御部１５８−１の論理回路１６２−１とスリーステート・バッファ１６４−１を８個ずつとし、また点灯時間補正部１５６−１に記憶させる点灯時間補正データについてもこれに対応したものを用意することで本実施の形態の光量補正方法が適用可能となる。なお同時点灯させる発光サイリスタＬは、同時点灯を行なうグループ（群）毎に個数が同数であることが好ましい。
【実施例】
【０１０３】
（実施例１）
図６で説明を行なった自己走査型発光素子アレイチップである発光チップＣを、図８で説明を行なった信号発生回路１００を使用して、８点の発光サイリスタＬを同時に点灯させるようにして動作させ、図１で説明した画像形成装置１により画像形成を行なった。
ここで、電流制御部１５８−１（図１０参照）内部に設けられるスリーステート・バッファ１６４−１（図１１参照）の個数は、上述の通り８個となる。表１にこの８個のスリーステート・バッファ１６４−１の電流増幅率の値を示す。
【０１０４】
【表１】
【０１０５】
また図１３（ａ）〜（ｃ）は、表１に示したスリーステート・バッファ１６４−１を使用した場合に、電流制御部１５８−１が出力するφｈ１信号の電流値について説明をした図である。
ここで、図１３（ａ）は、スリーステート・バッファ１６４−１にばらつきがないとした状態、即ち、電流増幅率が全て１である理想的な場合のφｈ１信号の電流値を点灯パターン毎にグラフ化したものである。また図１３（ｂ）は、スリーステート・バッファ１６４−１が表１に示すようなばらつきがある場合のφｈ１信号の電流値を点灯パターン毎にグラフ化したものである。更に、図１３（ｃ）は、点灯パターン毎にこれらの電流値の差分をグラフ化したものである。即ち、図１３（ｃ）は、発光サイリスタＬの点灯パターン毎の出力電流の理想的な値からの誤差を表している。
【０１０６】
なお図１３（ａ）〜（ｃ）において、横軸は２８＝２５６通りある発光サイリスタＬの点灯パターンを０〜２５５の番号を用いて示しており、縦軸は電流値を単位を「ｍＡ」として示している。またここで点灯パターンの番号は、次のようにして決定する。即ち、まずバッファＮｏ．１〜Ｎｏ．８の各スリーステート・バッファ１６４−１をこの番号順に並べる。そして、各スリーステート・バッファ１６４−１の入力信号が出力信号として出力される状態のときを「１」、ハイインピーダンス状態の時を「０」として、２進数を構成した場合に、これにより表現される８ビットの数を考える。そしてこの数を点灯パターンの番号とする。例えば、バッファＮｏ．１のスリーステート・バッファ１６４−１が「１」の状態であり、他は「０」の状態であるとすると、これにより構成される２進数は、「１０００００００」となる。即ち１０進数では、２７＝１２８であるため、番号が「１２８」の点灯パターンとなる。
【０１０７】
そして図１３（ｃ）で示したようなデータを基にして、点灯時間補正データを作成し、点灯時間補正データ記憶部１５４−１（図８参照）にルックアップテーブル（ＬＵＴ）として記憶させた。そしてこの点灯時間補正データを使用することで、点灯時間補正部１５８−１においてスリーステート・バッファ１６４−１の出力電流のばらつきを補正することができた。その結果、画像形成装置１により形成された画像にも乱れは特に見られなかった。
【０１０８】
（比較例１）
図８で説明を行なった信号発生回路１００の点灯時間補正部（図１０参照）において点灯時間補正データを考慮せずにパルス巾信号を出力させた他は、実施例１と同様の条件で画像形成を行なった。その結果、スリーステート・バッファ１６４−１の出力電流のばらつきに起因して発光チップＣの発光光量にばらつきが生じたため、画像形成装置１により形成された画像にムラ等の乱れが認められた。
【符号の説明】
【０１０９】
１…画像形成装置、１０…画像形成プロセス部、１１…画像形成ユニット、１２…感光体ドラム、１４…プリントヘッド、３０…画像出力制御部、４０…画像処理部、６２…回路基板、６３…発光素子アレイ、６４…ロッドレンズアレイ、１００…信号発生回路、１１４…タイミング信号発生部、１１８−１〜１１８−６０…点灯時間制御・駆動部、１５６−１…点灯時間補正部、１５８−１…電流制御部、１６４−１…スリーステート・バッファ、φ１…第１転送信号、φ２…第２転送信号、φｍ…記憶信号、φＩ１〜φＩ６０…点灯信号、Ｃ１〜Ｃ６０…発光チップ、Ｔ１，Ｔ２，Ｔ３…転送サイリスタ、Ｍ１，Ｍ２，Ｍ３…記憶サイリスタ、Ｌ１、Ｌ２、Ｌ３…発光サイリスタ
【特許請求の範囲】
【請求項１】
複数の群に分割され、当該群毎に点灯を行なう複数の発光素子が主走査方向に列状に配された発光素子アレイと、
前記発光素子アレイの光出力を結像させる光学素子と、
前記群毎に供給され当該群を構成する前記発光素子の点灯組み合わせに対応した電流をバッファを介して発生させる電流制御部と、当該点灯組み合わせおよび当該バッファの電流増幅率に基づき決定された点灯時間補正情報を取得し当該点灯時間補正情報により当該発光素子の点灯時間を補正して当該電流制御部に出力する点灯時間補正部と、を有する駆動部と、
を備えることを特徴とする発光素子ヘッド。
【請求項２】
前記群に属する前記発光素子は、当該群毎に個数が同数であることを特徴とする請求項１に記載の発光素子ヘッド。
【請求項３】
前記補正された発光素子の点灯時間は、当該発光素子の点灯を制御するためのパルス信号のパルス巾を変調させることで調整することを特徴とする請求項１または２に記載の発光素子ヘッド。
【請求項４】
前記バッファは、スリーステート・バッファであることを特徴とする請求項１乃至３の何れか１項に記載の発光素子ヘッド。
【請求項５】
前記発光素子アレイは、前記発光素子が複数列状に配された発光素子アレイチップを複数並べる構成を採ることを特徴とする請求項１乃至４の何れか１項に記載の発光素子ヘッド。
【請求項６】
前記発光素子アレイチップは、自己走査型発光素子アレイチップであることを特徴とする請求項５に記載の発光素子ヘッド。
【請求項７】
複数の群に分割され、当該群毎に点灯を行なう複数の発光素子が主走査方向に列状に配された発光素子アレイと、当該発光素子アレイの光出力を結像させる光学素子と、当該群を構成する前記発光素子の点灯組み合わせに対応して点灯時間を補正する点灯時間補正部と、を備える発光素子ヘッドを備え、トナー像を形成するトナー像形成手段と、
前記トナー像を記録媒体に転写する転写手段と、
前記トナー像を記録媒体に定着する定着手段と、
を備えることを特徴とする画像形成装置。
【請求項８】
前記トナー像形成手段の発光素子ヘッドは、前記群毎に供給され当該群を構成する前記発光素子の点灯組み合わせに対応した駆動電流をバッファを介して発生させる電流制御部を更に有し、
前記点灯時間補正部は、当該点灯組み合わせおよび前記バッファの電流増幅率に基づき決定された点灯時間補正情報を取得し、当該点灯時間補正情報により当該発光素子の点灯時間を補正して前記電流制御部に出力することを特徴とする請求項７に記載の画像形成装置。
【請求項９】
複数の群に分割され当該群毎に点灯を行なう複数の発光素子の当該群毎の点灯組み合わせを取得し、
前記点灯組み合わせに対応した点灯時間補正情報を取得し、
前記点灯時間補正情報に基づき前記発光素子の点灯時間を補正することで前記発光素子の光量補正を行なうことを特徴とする発光素子ヘッドの光量補正方法。
【請求項１０】
前記点灯時間補正情報は、前記群毎に供給され当該群を構成する前記発光素子の点灯組み合わせに対応した駆動電流をバッファを介して発生させる際の当該点灯組み合わせおよび当該バッファの電流増幅率に基づき決定することを特徴とする請求項１０に記載の発光素子ヘッドの光量補正方法。
【請求項１１】
コンピュータに、
複数の群に分割され当該群毎に点灯を行なう複数の発光素子の当該群毎の点灯組み合わせを取得する機能と、
前記点灯組み合わせに対応した点灯時間補正情報を取得する機能と、
前記点灯時間補正情報に基づき前記発光素子の点灯時間を補正することで前記発光素子の光量補正を行ない出力する機能と、
を実現するためのプログラム。
【請求項１】
複数の群に分割され、当該群毎に点灯を行なう複数の発光素子が主走査方向に列状に配された発光素子アレイと、
前記発光素子アレイの光出力を結像させる光学素子と、
前記群毎に供給され当該群を構成する前記発光素子の点灯組み合わせに対応した電流をバッファを介して発生させる電流制御部と、当該点灯組み合わせおよび当該バッファの電流増幅率に基づき決定された点灯時間補正情報を取得し当該点灯時間補正情報により当該発光素子の点灯時間を補正して当該電流制御部に出力する点灯時間補正部と、を有する駆動部と、
を備えることを特徴とする発光素子ヘッド。
【請求項２】
前記群に属する前記発光素子は、当該群毎に個数が同数であることを特徴とする請求項１に記載の発光素子ヘッド。
【請求項３】
前記補正された発光素子の点灯時間は、当該発光素子の点灯を制御するためのパルス信号のパルス巾を変調させることで調整することを特徴とする請求項１または２に記載の発光素子ヘッド。
【請求項４】
前記バッファは、スリーステート・バッファであることを特徴とする請求項１乃至３の何れか１項に記載の発光素子ヘッド。
【請求項５】
前記発光素子アレイは、前記発光素子が複数列状に配された発光素子アレイチップを複数並べる構成を採ることを特徴とする請求項１乃至４の何れか１項に記載の発光素子ヘッド。
【請求項６】
前記発光素子アレイチップは、自己走査型発光素子アレイチップであることを特徴とする請求項５に記載の発光素子ヘッド。
【請求項７】
複数の群に分割され、当該群毎に点灯を行なう複数の発光素子が主走査方向に列状に配された発光素子アレイと、当該発光素子アレイの光出力を結像させる光学素子と、当該群を構成する前記発光素子の点灯組み合わせに対応して点灯時間を補正する点灯時間補正部と、を備える発光素子ヘッドを備え、トナー像を形成するトナー像形成手段と、
前記トナー像を記録媒体に転写する転写手段と、
前記トナー像を記録媒体に定着する定着手段と、
を備えることを特徴とする画像形成装置。
【請求項８】
前記トナー像形成手段の発光素子ヘッドは、前記群毎に供給され当該群を構成する前記発光素子の点灯組み合わせに対応した駆動電流をバッファを介して発生させる電流制御部を更に有し、
前記点灯時間補正部は、当該点灯組み合わせおよび前記バッファの電流増幅率に基づき決定された点灯時間補正情報を取得し、当該点灯時間補正情報により当該発光素子の点灯時間を補正して前記電流制御部に出力することを特徴とする請求項７に記載の画像形成装置。
【請求項９】
複数の群に分割され当該群毎に点灯を行なう複数の発光素子の当該群毎の点灯組み合わせを取得し、
前記点灯組み合わせに対応した点灯時間補正情報を取得し、
前記点灯時間補正情報に基づき前記発光素子の点灯時間を補正することで前記発光素子の光量補正を行なうことを特徴とする発光素子ヘッドの光量補正方法。
【請求項１０】
前記点灯時間補正情報は、前記群毎に供給され当該群を構成する前記発光素子の点灯組み合わせに対応した駆動電流をバッファを介して発生させる際の当該点灯組み合わせおよび当該バッファの電流増幅率に基づき決定することを特徴とする請求項１０に記載の発光素子ヘッドの光量補正方法。
【請求項１１】
コンピュータに、
複数の群に分割され当該群毎に点灯を行なう複数の発光素子の当該群毎の点灯組み合わせを取得する機能と、
前記点灯組み合わせに対応した点灯時間補正情報を取得する機能と、
前記点灯時間補正情報に基づき前記発光素子の点灯時間を補正することで前記発光素子の光量補正を行ない出力する機能と、
を実現するためのプログラム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１１−５７８４（Ｐ２０１１−５７８４Ａ）
【公開日】平成２３年１月１３日（２０１１．１．１３）
【国際特許分類】
【出願番号】特願２００９−１５２９４９（Ｐ２００９−１５２９４９）
【出願日】平成２１年６月２６日（２００９．６．２６）
【出願人】（０００００５４９６）富士ゼロックス株式会社 (21,908)
【Ｆターム（参考）】
【公開日】平成２３年１月１３日（２０１１．１．１３）
【国際特許分類】
【出願日】平成２１年６月２６日（２００９．６．２６）
【出願人】（０００００５４９６）富士ゼロックス株式会社 (21,908)
【Ｆターム（参考）】
[ Back to top ]