発光装置、プリントヘッドおよび画像形成装置
【課題】配線の数を抑制できる発光装置等を提供することを目的とする。
【解決手段】発光装置65の回路基板62には、発光チップ群#aに属する発光チップCa1〜Ca20および発光チップ群#bに属する発光チップCb1〜Cb20および信号発生回路110が搭載されている。信号発生回路110は、発光チップ群#aおよび#bに対して許可信号φEを送信する許可信号発生部130と、発光チップ群#aの発光チップCaと発光チップ群#bの発光チップCbとを組にして、組毎に書込信号φW1〜φW20を送信する書込信号発生部150とを備えている。
【解決手段】発光装置65の回路基板62には、発光チップ群#aに属する発光チップCa1〜Ca20および発光チップ群#bに属する発光チップCb1〜Cb20および信号発生回路110が搭載されている。信号発生回路110は、発光チップ群#aおよび#bに対して許可信号φEを送信する許可信号発生部130と、発光チップ群#aの発光チップCaと発光チップ群#bの発光チップCbとを組にして、組毎に書込信号φW1〜φW20を送信する書込信号発生部150とを備えている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、発光装置、プリントヘッドおよび画像形成装置に関する。
【背景技術】
【0002】
電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード(LED:Light Emitting Diode)を主走査方向に複数、配列してなる、LEDプリントヘッド(LPH:LED Print Head)を用いた記録装置が採用されている。
【0003】
特許文献1には、発光素子チップに点灯信号が入ったときに発光するかしないかをコントロールする端子を設け、汎用のシフトレジスタICを使うことにより、1本のデータ線に複数チップの発光のためのデータを多重化した自己走査型発光素子アレイが記載されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2001−219596号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ところで、自己走査型発光素子アレイ(SLED:Self−scanning Light Emitting Device)チップを複数用いたLPHによる記録装置において、SLEDチップに点灯信号を送信する配線は、点灯のための電流を供給するため、低抵抗であることが求められる。そこで、複数のSLEDチップを並行して点灯させるために、複数のSLEDチップのそれぞれに点灯のための配線を設けると、複数のSLEDチップを搭載した回路基板上に、幅広の低抵抗の点灯信号を送信する多数の配線を設けることになり、回路基板の幅が広くなって小型化の障害になる。また、回路基板の幅を狭めるため配線を多層に構成すると、低コスト化の障害となる。
【0006】
本発明は、配線の数を抑制できる発光装置等を提供することを目的とする。
【課題を解決するための手段】
【0007】
請求項1に記載の発明は、それぞれが複数の発光素子を備えるとともに、第1の電位レベルで点灯が許可される、複数の第1の発光チップを備える第1の発光チップ群と、それぞれが複数の発光素子を備えるとともに、第2の電位レベルで点灯が許可される、複数の第2の発光チップを備える第2の発光チップ群と、前記第1の発光チップ群に属する前記複数の第1の発光チップおよび前記第2の発光チップ群に属する前記複数の第2の発光チップに、前記第1の電位レベルの期間と前記第2の電位レベルの期間とを有する許可信号を、共通に送信する許可信号供給手段と、それぞれが前記第1の発光チップ群に属する第1の発光チップと、前記第2の発光チップ群に属する第2の発光チップとから構成される、複数の組に対して、前記第1の電位レベルの期間において、当該第1の発光チップ群に属する当該第1の発光チップの発光素子が点灯または非点灯に設定され、前記第2の電位レベルの期間において、当該第2の発光チップ群に属する当該第2の発光チップの発光素子が点灯または非点灯に設定される書込信号を、当該組毎に共通に送信する書込信号供給手段とを備えた発光装置である。
請求項2に記載の発明は、前記第1の発光チップ群に属する前記複数の第1の発光チップに、当該複数の第1の発光チップのそれぞれの発光素子を、順に点灯または非点灯の対象に指定する第1の転送信号を、共通に送信する第1の転送信号供給手段と、前記第2の発光チップ群に属する前記複数の第2の発光チップに、当該複数の第2の発光チップのそれぞれの発光素子を、順に点灯または非点灯の対象に指定する第2の転送信号を、共通に送信する第2の転送信号供給手段とをさらに備えることを特徴とする請求項1に記載の発光装置である。
請求項3に記載の発明は、前記第2の転送信号供給手段は、前記第1の転送信号供給手段の送信する前記第1の転送信号に対して、時間軸上のおけるタイミングをずらして、前記第2の転送信号を送信することを特徴とする請求項2に記載の発光装置である。
請求項4に記載の発明は、前記第1の発光チップ群に属する前記複数の第1の発光チップに、点灯のための電力を供給する第1の点灯信号を、共通に送信する第1の点灯信号供給手段と、前記第2の発光チップ群に属する前記複数の第2の発光チップに、点灯のための電力を供給する第2の点灯信号を、共通に送信する第2の点灯信号供給手段とをさらに備えることを特徴とする請求項1ないし3のいずれか1項に記載の発光装置である。
請求項5に記載の発明は、前記第2の点灯信号供給手段は、前記第1の点灯信号供給手段の送信する前記第1の点灯信号に対して、時間軸上のおけるタイミングをずらして、前記第2の点灯信号を送信することを特徴とする請求項4に記載の発光装置である。
【0008】
請求項6に記載の発明は、前記第1の発光チップは、基板と、前記基板上に設けられ、それぞれが第1のゲート端子、第1のアノード端子、第1のカソード端子を有する複数の転送サイリスタと、前記基板上に設けられ、前記複数の転送サイリスタのそれぞれの転送サイリスタの前記第1のゲート端子をそれぞれ相互に接続する複数の第1の電気的手段と、前記基板上に設けられ、それぞれが第2のゲート端子、第2のアノード端子、第2のカソード端子を有し、前記複数の転送サイリスタのそれぞれの転送サイリスタの前記第1のゲート端子と、当該第2のゲート端子とがそれぞれ第2の電気的手段を介して接続された複数の書込サイリスタと、前記基板上に設けられ、それぞれが第3のゲート端子、第3のアノード端子、第3のカソード端子を有し、前記複数の書込サイリスタのそれぞれの書込サイリスタの前記第2のゲート端子と、当該第3のゲート端子とがそれぞれ第3の電気的手段を介して接続された複数の発光サイリスタと、前記基板上に設けられ、前記複数の書込サイリスタのそれぞれの書込サイリスタの前記第2のアノード端子または前記第2のカソード端子のいずれか一方を接続する書込信号線の一端と前記書込信号が送信される書込信号端子との間に設けられた書込抵抗と、前記基板上に設けられ、前記書込信号線の一端と前記許可信号が送信される許可信号端子との間に直列に接続されて設けられた第1の許可抵抗および第2の許可抵抗と、前記基板上に設けられ、第4のゲート端子、第4のアノード端子、第4のカソード端子を有し、当該第4のアノード端子または当該第4のカソード端子のいずれか一方が、前記第1の許可抵抗および前記第2の許可抵抗との接続点に接続された第1の許可サイリスタとを備えることを特徴とする請求項1ないし5のいずれか1項に記載の発光装置である。
請求項7に記載の発明は、前記第2の発光チップは、基板と、前記基板上に設けられ、それぞれが第1のゲート端子、第1のアノード端子、第1のカソード端子を有する複数の転送サイリスタと、前記基板上に設けられ、前記複数の転送サイリスタのそれぞれの転送サイリスタの前記第1のゲート端子をそれぞれ相互に接続する複数の第1の電気的手段と、前記基板上に設けられ、それぞれが第2のゲート端子、第2のアノード端子、第2のカソード端子を有し、前記複数の転送サイリスタのそれぞれの転送サイリスタの前記第1のゲート端子と、当該第2のゲート端子とがそれぞれ第2の電気的手段を介して接続された複数の書込サイリスタと、前記基板上に設けられ、それぞれが第3のゲート端子、第3のアノード端子、第3のカソード端子を有し、前記複数の書込サイリスタのそれぞれの書込サイリスタの前記第2のゲート端子と、当該第3のゲート端子とがそれぞれ第3の電気的手段を介して接続された複数の発光サイリスタと、前記基板上に設けられ、前記複数の書込サイリスタのそれぞれの書込サイリスタの前記第2のアノード端子または前記第2のカソード端子のいずれか一方を接続する書込信号線の一端と前記書込信号が送信される書込信号端子との間に設けられた書込抵抗と、前記基板上に設けられ、前記書込信号線の一端と前記許可信号が送信される許可信号端子との間に直列に接続されて設けられた第3の許可抵抗および許可ダイオードと、前記基板上に設けられ、第5のゲート端子、第5のアノード端子、第5のカソード端子を有し、当該第5のゲート端子が、前記第3の許可抵抗と許可ダイオードとの接続点に第4の許可抵抗を介して接続された第2の許可サイリスタと、前記第5のゲート端子と、前記許可信号が送信される許可信号端子との間に設けられた第5の許可抵抗とを備えることを特徴とする請求項1ないし5のいずれか1項に記載の発光装置である。
【0009】
請求項8に記載の発明は、それぞれが複数の発光素子を備えるとともに、第1の電位レベルで点灯が許可される、複数の第1の発光チップを備える第1の発光チップ群と、それぞれが複数の発光素子を備えるとともに、第2の電位レベルで点灯が許可される、複数の第2の発光チップを備える第2の発光チップ群と、当該第1の発光チップ群に属する当該複数の第1の発光チップおよび当該第2の発光チップ群に属する当該複数の第2の発光チップに、当該第1の電位レベルの期間と当該第2の電位レベルの期間とを有する許可信号を、共通に送信する許可信号供給手段と、それぞれが当該第1の発光チップ群に属する第1の発光チップと、当該第2の発光チップ群に属する第2の発光チップとから構成される、複数の組に対して、当該第1の電位レベルの期間において、当該第1の発光チップ群に属する当該第1の発光チップの発光素子が点灯または非点灯に設定され、当該第2の電位レベルの期間において、当該第2の発光チップ群に属する当該第2の発光チップの発光素子が点灯または非点灯に設定される書込信号を、当該組毎に共通に送信する書込信号供給手段とを備え、像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えるプリントヘッドである。
【0010】
請求項9に記載の発明は、像保持体を帯電する帯電手段と、それぞれが複数の発光素子を備えるとともに、第1の電位レベルで点灯が許可される、複数の第1の発光チップを備える第1の発光チップ群と、それぞれが複数の発光素子を備えるとともに、第2の電位レベルで点灯が許可される、複数の第2の発光チップを備える第2の発光チップ群と、当該第1の発光チップ群に属する当該複数の第1の発光チップおよび当該第2の発光チップ群に属する当該複数の第2の発光チップに、当該第1の電位レベルの期間と当該第2の電位レベルの期間とを有する許可信号を、共通に送信する許可信号供給手段と、それぞれが当該第1の発光チップ群に属する第1の発光チップと、当該第2の発光チップ群に属する第2の発光チップとから構成される、複数の組に対して、当該第1の電位レベルの期間において、当該第1の発光チップ群に属する当該第1の発光チップの発光素子が点灯または非点灯に設定され、当該第2の電位レベルの期間において、当該第2の発光チップ群に属する当該第2の発光チップの発光素子が点灯または非点灯に設定される書込信号を、当該組毎に共通に送信する書込信号供給手段とを備え、前記像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された前記静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備える画像形成装置である。
【発明の効果】
【0011】
請求項1の発明によれば、複数の発光チップを群および組に分けないで駆動する場合に比較して、配線の数を抑制できる。
請求項2の発明によれば、本構成を有していない場合に比較して、発光チップの群毎に点灯または非点灯の制御ができる。
請求項3の発明によれば、本構成を有していない場合に比較して、駆動のための信号を設定するマージンを広くできる。
請求項4の発明によれば、本構成を有していない場合に比較して、点灯のための電流を供給する配線の数を抑制できる。
請求項5の発明によれば、本構成を有していない場合に比較して、発光チップの群毎に点灯期間を設定できる。
請求項6、7の発明によれば、本構成を有していない場合に比較して、発光チップがより容易に構成できる。
請求項8の発明によれば、本構成を有していない場合に比較して、プリントヘッドをより小型にできる。
請求項9の発明によれば、本構成を有していない場合に比較して、画像形成装置をより小型にできる。
【図面の簡単な説明】
【0012】
【図1】第1の実施の形態が適用される画像形成装置の全体構成の一例を示した図である。
【図2】プリントヘッドの構成を示した断面図である。
【図3】発光装置の上面図である。
【図4】発光チップにおける発光素子の並び、ボンディングパッドの構成および発光装置における信号発生回路の構成、回路基板上の配線構成を示した図である。
【図5】発光装置の発光チップ群#aに属する発光チップおよび発光チップ群#bに属する発光チップをマトリクスの各要素として配置して示した図である。
【図6】自己走査型発光素子アレイ(SLED)である発光チップCaの回路構成を説明するための等価回路図である。
【図7】発光チップCaの平面レイアウト図および断面図である。
【図8】自己走査型発光素子アレイ(SLED)である発光チップCbの回路構成を説明するための等価回路図である。
【図9】発光チップCbの平面レイアウト図および断面図である。
【図10】発光チップCaにおいて、φE端子の電位(φE)およびφW端子の電位(φW)と、書込信号線の電位(φWL(Ca))との関係について説明する図である。
【図11】発光チップCbにおいて、φE端子の電位(φE)およびφW端子の電位(φW)と、書込信号線の電位(φWL(Cb))との関係について説明する図である。
【図12】発光チップCaおよびCbについて、φE端子の電位(φE)およびφW端子の電位(φW)と、書込信号線の電位(φWL(Ca)およびφWL(Cb))との関係を示すタイミングチャートである。
【図13】第1の実施の形態における発光装置の動作を説明するためのタイミングチャートである。
【図14】第2の実施の形態における発光装置の動作を説明するためのタイミングチャートである。
【発明を実施するための形態】
【0013】
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
[第1の実施の形態]
(画像形成装置1)
図1は第1の実施の形態が適用される画像形成装置1の全体構成の一例を示した図である。図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置1は、各色の画像データに対応して画像形成を行なう画像形成プロセス部10、画像形成プロセス部10を制御する画像出力制御部30、例えばパーソナルコンピュータ(PC)2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部40を備えている。
【0014】
画像形成プロセス部10は、予め定められた間隔を置いて並列に配置される複数のエンジンを含む画像形成ユニット11を備えている。この画像形成ユニット11は、4つの画像形成ユニット11Y、11M、11C、11Kから構成されている。画像形成ユニット11Y、11M、11C、11Kは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム12、感光体ドラム12の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器13、帯電器13によって帯電された感光体ドラム12を露光するプリントヘッド14、プリントヘッド14によって得られた静電潜像を現像する現像手段の一例としての現像器15を備えている。画像形成ユニット11Y、11M、11C、11Kは、それぞれがイエロー(Y)、マゼンタ(M)、シアン(C)、黒(K)のトナー像を形成する。
また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を被転写体の一例としての記録用紙25に多重転写させるために、この記録用紙25を搬送する用紙搬送ベルト21と、用紙搬送ベルト21を駆動させるロールである駆動ロール22と、感光体ドラム12のトナー像を記録用紙25に転写させる転写手段の一例としての転写ロール23と、記録用紙25にトナー像を定着させる定着器24とを備えている。
【0015】
この画像形成装置1において、画像形成プロセス部10は、画像出力制御部30から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部30による制御の下で、パーソナルコンピュータ(PC)2や画像読取装置3から受信された画像データは、画像処理部40によって画像処理が施され、画像形成ユニット11に供給される。そして、例えば黒(K)色の画像形成ユニット11Kでは、感光体ドラム12が矢印A方向に回転しながら、帯電器13により予め定められた電位に帯電され、画像処理部40から供給された画像データに基づいて発光するプリントヘッド14により露光される。これにより、感光体ドラム12上には、黒(K)色画像に関する静電潜像が形成される。そして、感光体ドラム12上に形成された静電潜像は現像器15により現像され、感光体ドラム12上には黒(K)色のトナー像が形成される。画像形成ユニット11Y、11M、11Cにおいても、それぞれイエロー(Y)、マゼンタ(M)、シアン(C)の各色トナー像が形成される。
【0016】
各画像形成ユニット11で形成された感光体ドラム12上の各色トナー像は、矢印B方向に移動する用紙搬送ベルト21の移動に伴って供給された記録用紙25に、転写ロール23に印加された転写電界により、順次静電転写され、記録用紙25上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙25は、定着器24まで搬送される。定着器24に搬送された記録用紙25上の合成トナー像は、定着器24によって熱および圧力による定着処理を受けて記録用紙25上に定着され、画像形成装置1から排出される。
【0017】
(プリントヘッド14)
図2は、プリントヘッド14の構成を示した断面図である。このプリントヘッド14は、ハウジング61、感光体ドラム12を露光する複数の発光素子を備えた発光部63を含む露光手段の一例としての発光装置65、発光部63から出射された光を感光体ドラム12表面に結像させる光学手段の一例としてのロッドレンズアレイ64を備えている。
発光装置65は、発光部63、発光部63を駆動するための信号を発生する信号発生回路M等を搭載する回路基板62を備えている。
【0018】
ハウジング61は、例えば金属で形成され、回路基板62およびロッドレンズアレイ64を支持し、発光部63の発光素子における発光点の像が、ロッドレンズアレイ64の焦点面に形成されるように設定されている。また、ロッドレンズアレイ64は、感光体ドラム12の軸方向(主走査方向)に沿って配置されている。
【0019】
(発光装置65)
図3は、発光装置65の上面図である。
図3に示すように、本実施の形態における発光装置65では、発光部63は、回路基板62上に、20個の発光チップCa1〜Ca20(第1の発光チップ群の一例としての発光チップ群#a)と、同じく20個の発光チップCb1〜Cb20(第2の発光チップ群の一例としての発光チップ群#b)とを、主走査方向に二列に千鳥状に配置して構成されている。すなわち、本実施の形態では、2つの発光チップ群(発光チップ群#aと発光チップ群#b)を備えている。ここでは、発光チップ群を群と略すことがある。なお、発光チップ群#aと発光チップ群#bとの向かい合わせについての詳細は後述する。
本明細書では、「〜」は、番号によってそれぞれが区別される複数の構成要素を示すもので、「〜」の前後に記載されたものを含み、その間の番号のものを含むことを意味する。例えば、発光チップCa1〜Ca20は、発光チップCa1から番号順に発光チップCa20を含む。
【0020】
そして、発光装置65は、前述したように、発光部63を駆動する信号発生回路110を搭載している。
なお、発光チップCa1〜Ca20の構成は同一であり、発光チップCb1〜Cb20の構成は同一である。しかし、後述するように、発光チップCa1〜Ca20の構成と発光チップCb1〜Cb20の構成とは異なっている。よって、発光チップCa1〜Ca20をそれぞれ区別しないときは第1の発光チップの一例としての発光チップCa、発光チップCb1〜Cb20をそれぞれ区別しないときは第2の発光チップの一例としての発光チップCbと表記する。
なお、本実施の形態では、発光チップCaおよびCbの数として、それぞれ20個を用いたが、これに限定されない。
【0021】
(発光チップCa/Cbおよび回路基板62)
図4は、発光チップCaおよびCbにおける発光素子の並び、ボンディングパッドの構成および発光装置65における信号発生回路110の構成、回路基板62上の配線構成を示した図である。図4(a)は、発光チップCaおよびCb(図4(a)では発光チップCa/Cbと表記する。)を示した図である。図4(b)は、発光装置65における信号発生回路110の構成、回路基板62上の配線構成を示した図である。発光チップCaおよびCbにおいて、発光素子の並び、ボンディングパッドの構成は同じである。
【0022】
はじめに、図4(a)に示す発光チップCaおよびCbにおける発光素子の並び、ボンディングパッドの構成を説明する。
発光チップCaおよびCbは、矩形の基板80上において、基板80の一方の長辺に沿って列状に設けられた複数の発光素子(本実施の形態では発光サイリスタL1、L2、L3、…)から構成される発光素子列102を備えている。なお、発光サイリスタL1、L2、L3、…をそれぞれ区別しないときは発光サイリスタLと表記する。
さらに、発光チップCaおよびCbは、基板80の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子(φE端子、φ1端子、Vga端子、φ2端子、φW端子、φI端子)を備えている。なお、これらの端子は、基板80の一端部からφE端子、φ1端子、Vga端子の順に設けられ、基板80の他端部からφI端子、φW端子、φ2端子の順に設けられている。そして、発光素子列102は、Vga端子とφ2端子との間に設けられている。
なお、発光チップCaおよびCbは、それぞれ基板80の裏面に電位の基準を設定するためのVsub端子(図示せず)を備えている。
【0023】
次に、図4(b)により、発光装置65の信号発生回路110の構成および回路基板62上の配線構成を説明する。
前述したように、発光装置65の回路基板62には、信号発生回路110および発光チップ群#aに属する発光チップCa1〜Ca20および発光チップ群#bに属する発光チップCb1〜Cb20が搭載され、信号発生回路110と発光チップCa1〜Ca20および発光チップCb1〜Cb20とを相互に接続する配線が設けられている。
【0024】
まず、信号発生回路110の構成について説明する。
信号発生回路110には、図示しないが、画像出力制御部30および画像処理部40(図1参照)より、画像処理された画像データおよび各種の制御信号が送信される。信号発生回路110は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路110は、各種の制御信号に基づき、発光チップ群#aに属する発光チップCa1〜Ca20に対して、第1の転送信号の一例としての第1転送信号φ1aと第2転送信号φ2aとを送信する第1の転送信号供給手段の一例としての転送信号発生部120aと、発光チップ群#bに属する発光チップCb1〜Cb20に対して、第2の転送信号の一例としての第1転送信号φ1bと第2転送信号φ2bとを送信する第2の転送信号供給手段の一例としての転送信号発生部120bとを備えている。
ここでは、転送信号発生部120aの発生する第1転送信号φ1aと第2転送信号φ2aとをまとめて第1の転送信号と、転送信号発生部120bの発生する第1転送信号φ1bと第2転送信号φ2bとをまとめて第2の転送信号と表記する。
【0025】
さらに、信号発生回路110は、各種の制御信号に基づき、発光チップ群#aに属する発光チップCa1〜Ca20および発光チップ群#bに属する発光チップCb1〜Cb20に対して、共通に許可信号φEを送信する許可信号供給手段の一例としての許可信号発生部130を備えている。
【0026】
さらにまた、信号発生回路110は、各種の制御信号に基づき、発光チップ群#aに属する発光チップCa1〜Ca20に対して、第1の点灯信号の一例としての点灯信号φIaを送信する第1の点灯信号供給手段の一例としての点灯信号発生部140aと、発光チップ群#bに属する発光チップCb1〜Cb20に対して、第2の点灯信号の一例としての点灯信号φIbを送信する第2の点灯信号供給手段の一例としての点灯信号発生部140bとを備えている。
そして、信号発生回路110は、各種の制御信号に基づき、発光チップ群#aに属する一つの発光チップCaと発光チップ群#bに属する一つの発光チップCbとを一つの発光チップの組(発光チップ組)として、発光チップ組毎に書込信号φW1〜φW20を送信する書込信号供給手段の一例としての書込信号発生部150を備えている。ここでは、発光チップ組を組と表記することがある。
例えば、書込信号発生部150は、発光チップ群#aに属する発光チップCa1と発光チップ群#bに属する発光チップCb1とが構成する発光チップ組#1に対して、書込信号φW1を送信する。発光チップ群#aに属する発光チップCa2と発光チップ群#bに属する発光チップCb2とが構成する発光チップ組#2に対して、書込信号φW2を送信する。以下同様にして、発光チップ群#aに属する発光チップCa20と発光チップ群#bに属する発光チップCb20とが構成する発光チップ組#20に対して、書込信号φW20を送信する。
【0027】
図4では、転送信号発生部120aと転送信号発生部120bとを分けて示したが、これらをまとめて転送信号発生部120と表記する。
同様に、点灯信号発生部140aと点灯信号発生部140bとを分けて示したが、これらをまとめて点灯信号発生部140と表記する。
さらに同様に、第1転送信号φ1aと第1転送信号φ1bとを区別しない場合には第1転送信号φ1と表記し、第2転送信号φ2aと第2転送信号φ2bとを区別しない場合には第2転送信号φ2と表記する。同様に、点灯信号φIaと点灯信号φIbとを区別しない場合には点灯信号φIと、書込信号φW1〜φW20これらをまとめて書込信号φWと表記する。
【0028】
次に、発光チップCa1〜Ca20および発光チップCb1〜Cb20の配列について説明する。
発光チップ群#aに属する発光チップCa1〜Ca20は、回路基板62上に、それぞれ基板80の長辺方向に列状に配列されている。発光チップ群#bに属する発光チップCb1〜Cb20も、同様にそれぞれ基板80の長辺方向に一列に配列されている。そして、発光チップ群#aに属する発光チップCa1〜Ca20と発光チップ群#bに属する発光チップCb1〜Cb20とが互いに向かい合い、発光素子が主走査方向であるX方向に予め定められた間隔で並ぶように、千鳥状に配列されている。
【0029】
信号発生回路110と発光チップ群#aに属する発光チップCa1〜Ca20および発光チップ群#bに属する発光チップCb1〜Cb20とを相互に接続する配線について説明する。
回路基板62には、発光チップCa1〜Ca20および発光チップCb1〜Cb20のそれぞれの基板80の裏面に設けられたVsub端子(後述の図7および図9参照)に接続され、基準電位Vsubを与える電源ライン200aが設けられている。そして、発光チップCa1〜Ca20および発光チップCb1〜Cb20に設けられたVga端子に接続され、電力供給のための電源電位Vgaを与える電源ライン200bが設けられている。
【0030】
また、回路基板62には、信号発生回路110の転送信号発生部120aから、発光チップ群#aに属する発光チップCa1〜Ca20のφ1端子に、第1転送信号φ1aを送信する第1転送信号ライン201a、および発光チップ群#aに属する発光チップCa1〜Ca20のφ2端子に、第2転送信号φ2aを送信するための第2転送信号ライン202aが設けられている。第1転送信号φ1aおよび第2転送信号φ2aは、発光チップ群#aに属する発光チップCa1〜Ca20に共通(並列)に送信される。
同様に、信号発生回路110の転送信号発生部120bから、発光チップ群#bに属する発光チップCb1〜Cb20のφ1端子に、第1転送信号φ1bを送信するための第1転送信号ライン201b、および発光チップ群#bに属する発光チップCb1〜Cb20のφ2端子に、第2転送信号φ2bを送信するための第2転送信号ライン202bが設けられている。第1転送信号φ1bおよび第2転送信号φ2bは、発光チップ群#bに属する発光チップCb1〜Cb20に共通(並列)に送信される。
【0031】
そして、回路基板62には、信号発生回路110の許可信号発生部130から、発光チップ群#aに属する発光チップCa1〜Ca20および発光チップ群#bに属する発光チップCb1〜Cb20のφE端子に、許可信号φEを送信するための許可信号ライン203が設けられている。許可信号φEは、発光チップ群#aに属する発光チップCa1〜Ca20および発光チップ群#bに属する発光チップCb1〜Cb20に共通(並列)に送信される。
【0032】
さらに、回路基板62には、信号発生回路110の点灯信号発生部140aから、発光チップ群#aに属する発光チップCa1〜Ca20のφI端子に、点灯信号φIaを送信するための点灯信号ライン204aが設けられている。点灯信号φIaは、発光チップCa1〜Ca20のそれぞれに対して設けられた電流制限抵抗RIを介して、発光チップ群#aに属する発光チップCa1〜Ca20に共通(並列)に送信される。
同様に、信号発生回路110の点灯信号発生部140bから、発光チップ群#bに属する発光チップCb1〜Cb20のφI端子に、点灯信号φIbを送信するための点灯信号ライン204bが設けられている。点灯信号φIbは、発光チップCb1〜Cb20のそれぞれに対して設けられた電流制限抵抗RIを介して、発光チップ群#bに属する発光チップCb1〜Cb20に共通(並列)に送信される。
【0033】
さらにまた、回路基板62には、信号発生回路110の書込信号発生部150から、発光チップ群#aに属する一つの発光チップCaと発光チップ群#bに属する一つの発光チップCbとで構成される発光チップ組毎に書込信号φW1〜φW20を送信する書込信号ライン205〜224が設けられている。
例えば、書込信号ライン205は、発光チップ群#aに属する発光チップCa1のφW端子と発光チップ群#bに属する発光チップCb1のφW端子とに接続され、発光チップCa1と発光チップCb1とで構成する発光チップ組#1に対して書込信号φW1を送信する。書込信号ライン206は、発光チップ群#aに属する発光チップCa2のφW端子と発光チップ群#bに属する発光チップCb2のφW端子とに接続され、発光チップCa2と発光チップCb2とで構成する発光チップ組#2に対して書込信号φW2を送信する。以下同様にして、書込信号ライン224は、発光チップ群#aに属する発光チップCa20のφW端子と発光チップ群#bに属する発光チップCb20のφW端子とに接続され、発光チップCa20と発光チップCb20とで構成する発光チップ組#20に対して書込信号φW20を送信する。
【0034】
以上説明したように、回路基板62上のすべての発光チップCa1〜Ca20およびCb1〜Cb20に、基準電位Vsubと電源電位Vgaが共通に供給される。
また、許可信号φEも、発光チップ群#a、#bに関わらず、回路基板62上のすべての発光チップCa1〜Ca20およびCb1〜Cb20に共通に送信される。
そして、第1転送信号φ1a、第2転送信号φ2a、点灯信号φIaは、発光チップ群#aに属する発光チップCa1〜Ca20に対して共通に送信される。そして、第1転送信号φ1b、第2転送信号φ2b、点灯信号φIbは、発光チップ群#bに属するCb1〜Cb20に対して共通に送信される。
一方、書込信号φW1〜φW20は、発光チップ群#aに属する一つの発光チップCと発光チップ群#bに属する一つの発光チップCとの構成する発光チップ組#1〜#20のそれぞれに対して共通に送信される。
【0035】
図5は、第1の実施の形態における発光装置65の発光チップ群#aに属する発光チップCa1〜Ca20および発光チップ群#bに属する発光チップCb1〜Cb20をマトリクスの各要素として配置して示した図である。
図5では、発光チップ群#aに属する発光チップCa1〜Ca20および発光チップ群#bに属する発光チップCb1〜Cb20を2行×20列のマトリクスの各要素として配置するとともに、信号発生回路110から発光チップCa1〜Ca20および発光チップCb1〜Cb20に送信される信号(第1転送信号φ1a、φ1b、第2転送信号φ2a、φ2b、点灯信号φIa、φIb、許可信号φE、書込信号φW1〜φW20)の配線(ライン)を示している。
上述したように、第1転送信号φ1a、第2転送信号φ2a、点灯信号φIaは、発光チップ群#aに属する発光チップCa1〜Ca20に対して共通に送信される。そして、第1転送信号φ1b、第2転送信号φ2b、点灯信号φIbは、発光チップ群#bに属する発光チップCb1〜Cb20に対して共通に送信されることが容易に理解できる。
一方、書込信号φW1〜φW20は、発光チップ群#aに属する一つの発光チップCaと発光チップ群#bに属する一つの発光チップCbとが構成する発光チップ組#1〜#20のそれぞれに対して共通に送信されることが容易に理解できる。
これに対し、許可信号φEは、発光チップ群#aに属する発光チップCa1〜Ca20および発光チップ群#bに属する発光チップCb1〜Cb20に共通に送信されることが容易に理解できる。
【0036】
ここで、回路基板62における配線(ライン)の数について説明する。
本実施の形態では、図4および5に示したように、発光チップ群を2個としたので、点灯信号ライン204a、204bの2本を用いる。さらに、第1転送信号ライン201aおよび201b、第2転送信号ライン202aおよび202b、電源ライン200a、200bに加え、許可信号ライン203、書込信号ライン205〜224を用いる。よって、配線の数は29本となる。
なお、点灯信号ライン204aおよび204bは、発光サイリスタLに点灯のための電流を送信するため、抵抗が小さいことを要する。このため、点灯信号ライン204aおよび204bには、幅の広い配線が必要になる。本実施の形態を適用する場合では、点灯信号ライン204aおよび204bの2本であるので、発光装置65の回路基板62の面積が大きくなることが抑制される。
書込信号φW1〜φW20は、後述する書込サイリスタM1、M2、M3、…のゲート端子Gm1、Gm2、Gm3、…(後述する図6および図8参照)の電位を変化させるためのものであって、点灯信号ライン204aおよび204bに比べ、流れる電流の値は小さい。よって、書込信号ライン205〜224には、幅の広い配線を要しない。すなわち、発光装置65の回路基板62の面積が大きくなることが抑制される。
【0037】
本実施の形態を適用しない場合、すなわち発光装置65の発光チップCa1〜Ca20およびCb1〜Cb20を群および組に分けない場合には、点灯信号φIは、発光チップCa1〜Ca20およびCb1〜Cb20毎に送信される。発光チップCa1〜Ca20およびCb1〜Cb20の数を40個とすると、点灯信号ライン204(図4の点灯信号ライン204aおよび204bに相当)は40本必要になる。これに加え、第1転送信号ライン201(図4の第1転送信号ライン201aおよび201bに相当)が1本、第2転送信号ライン202(図4の第2転送信号ライン202aおよび202bに相当)が1本、これに加え電源ライン200a、200bが必要となる。よって、発光装置65に設けられる配線の数は44本となる。
なお、本実施の形態を適用しない場合は、群および組を設けないため、許可信号ライン203および書き込み信号ライン205〜224を要しない。
しかし、前述したように発光サイリスタLに点灯のための電流を送信する点灯信号ライン204は抵抗が小さいことを要する。よって、点灯信号ライン204には、幅の広い配線が必要になる。このため、本実施の形態を適用しない場合には、発光装置65の回路基板62上に幅の広い配線を40本設けることになり、回路基板62の面積が大きくなってしまう。
【0038】
以上説明したように、本実施の形態を適用した場合には、本実施の形態を適用しない場合に比べ、配線の数が3/4になるとともに、回路基板62の面積の増大を抑制しうる。
【0039】
(発光チップCa)
図6は、自己走査型発光素子アレイ(SLED)である発光チップCaの回路構成を説明するための等価回路図である。なお、図6では、端子(Vga端子、φ1端子、φ2端子、φE端子、φW端子、φI端子)を除いて、以下に説明する各素子は、後述する図7で説明するように、発光チップCa上のレイアウトに基づいて配置されている。
ここでは、発光チップCa1を例に、発光チップCaを説明する。そこで、図6において、発光チップCaを発光チップCa1(Ca)と表記する。他の発光チップCa2〜Ca20の構成は、発光チップCa1と同じである。
なお、端子(Vga端子、φ1端子、φ2端子、φE端子、φW端子、φI端子)の位置は、図4(a)と異なるが、説明の便宜上、図中左端に示した。また、基板80の裏面にVsub端子が設けられている。
【0040】
発光チップCa1(Ca)は、前述したように基板80(後述する図7参照)上に列状に配列された発光素子の一例としての発光サイリスタL1、L2、L3、…から構成される発光サイリスタ列(発光素子列102(図4参照))を備えている。
さらに、発光チップCa1(Ca)は、発光サイリスタ列と同様に列状に配列された転送サイリスタT1、T2、T3、…から構成される転送サイリスタ列および同様に列状に配列された書込サイリスタM1、M2、M3、…から構成される書込サイリスタ列を備えている。
ここでは、転送サイリスタT1、T2、T3、…をそれぞれ区別しないときは、転送サイリスタTと、書込サイリスタM1、M2、M3、…をそれぞれ区別しないときは書込サイリスタMと表記する。
【0041】
また、発光チップCa1(Ca)は、転送サイリスタT1、T2、T3、…をそれぞれ番号順に2つをペアにしてそれぞれの間に第1の電気的手段の一例としての結合ダイオードDx1、Dx2、Dx3、…を備えている。そして、転送サイリスタT1、T2、T3、…と書込サイリスタM1、M2、M3、…との間に第2の電気的手段の一例としての接続ダイオードDy1、Dy2、Dy3、…を備えている。さらに、書込サイリスタM1、M2、M3、…と発光サイリスタL1、L2、L3、…との間に第3の電気的手段の一例としての接続ダイオードDz1、Dz2、Dz3、…を備えている。
さらに、発光チップCa1(Ca)は、電源線抵抗Rgx1、Rgx2、Rgx3、…、電源線抵抗Rgy1、Rgy2、Rgy3、…、電源線抵抗Rgz1、Rgz2、Rgz3、…を備えている。
【0042】
ここで、発光サイリスタLなどと同様に、結合ダイオードDx1、Dx2、Dx3、…、接続ダイオードDy1、Dy2、Dy3、…、接続ダイオードDz1、Dz2、Dz3、…、電源線抵抗Rgx1、Rgx2、Rgx3、…、電源線抵抗Rgy1、Rgy2、Rgy3、…、電源線抵抗Rgz1、Rgz2、Rgz3、…のそれぞれを区別しないときは、結合ダイオードDx、接続ダイオードDy、接続ダイオードDz、電源線抵抗Rgx、電源線抵抗Rgy、電源線抵抗Rgzと表記する。
【0043】
なお、発光サイリスタ列の発光サイリスタL1、L2、L3、…、転送サイリスタ列の転送サイリスタT1、T2、T3、…、書込サイリスタ列の書込サイリスタM1、M2、M3、…は、図6中において、左側から番号順に配列されている。さらに、結合ダイオードDx1、Dx2、Dx3、…、接続ダイオードDy1、Dy2、Dy3、…、接続ダイオードDy1、Dy2、Dy3、…、電源線抵抗Rgx1、Rgx2、Rgx3、…、電源線抵抗Rgy1、Rgy2、Rgy3、…、電源線抵抗Rgz1、Rgz2、Rgz3、…も、同様に、図中左側から番号順に配列されている。
そして、発光サイリスタ列、転送サイリスタ列、書込サイリスタ列は、図6中上から、転送サイリスタ列、書込サイリスタ列、発光サイリスタ列の順に並べられている。
【0044】
なお、図6では発光サイリスタ列において発光サイリスタL1〜L6の部分を中心に示しているが、発光サイリスタ列における発光サイリスタLの数は、予め定められた個数とすればよい。本実施の形態で、発光サイリスタLの数を例えば128個とすると、転送サイリスタT、書込サイリスタMのそれぞれの数も128個である。同様に、接続ダイオードDy、接続ダイオードDz、電源線抵抗Rgx、電源線抵抗Rgy、電源線抵抗Rgzの数も128個である。しかし、結合ダイオードDxの数は、転送サイリスタTの数より1少ない127個である。
なお、転送サイリスタTおよび書込サイリスタMのそれぞれの数は、発光サイリスタLの数より多くてもよい。
【0045】
そして、発光チップCa1(Ca)は、1個のスタートダイオードDx0を備えている。さらに、後述する第1転送信号φ1を送信する第1転送信号線72と第2転送信号φ2を送信する第2転送信号線73とに過剰な電流が流れるのを防止するための電流制限抵抗R1および電流制限抵抗R2を備えている。
さらにまた、第1の許可サイリスタの一例としての許可サイリスタSa、電源線抵抗Rga、第1の許可抵抗の一例としての許可抵抗Ra、第2の許可抵抗の一例としての許可抵抗Rb、書込抵抗RWを備えている。
【0046】
なお、上記のサイリスタ(発光サイリスタL、転送サイリスタT、書込サイリスタM、許可サイリスタSa)は、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。
ここでは、転送サイリスタTのアノード端子を第1のアノード端子、カソード端子を第1のカソード端子、ゲート端子を第1のゲート端子と表記することがある。同様に、書込サイリスタMのアノード端子を第2のアノード端子、カソード端子を第2のカソード端子、ゲート端子を第2のゲート端子と表記することがある。さらに、発光サイリスタLのアノード端子を第3のアノード端子、カソード端子を第3のカソード端子、ゲート端子を第3のゲート端子と表記することがある。許可サイリスタSaのアノード端子を第4のアノード端子、カソード端子を第4のカソード端子、ゲート端子を第4のゲート端子と表記することがある。
【0047】
次に、発光チップCa1(Ca)における各素子の電気的な接続について説明する。
転送サイリスタTのアノード端子、書込サイリスタMのアノード端子、発光サイリスタLのアノード端子、許可サイリスタSaのアノード端子は、発光チップCa1(Ca)の基板80に接続されている(アノードコモン)。
そして、これらのアノード端子は、基板80裏面に設けられた裏面電極85(後述の図7参照)であるVsub端子を介して電源ライン200a(図4参照)に接続されている。この電源ライン200aには、基準電位Vsubが供給される。
【0048】
転送サイリスタTの配列に沿って、奇数番号の転送サイリスタT1、T3、T5、…のカソード端子は、第1転送信号線72に接続されている。そして、第1転送信号線72は、転送サイリスタT1側において、電流制限抵抗R1を介して、φ1端子に接続されている。このφ1端子には、第1転送信号ライン201a(図4参照)が接続され、第1転送信号φ1aが送信される。
【0049】
一方、転送サイリスタTの配列に沿って、偶数番号の転送サイリスタT2、T4、T6、…のカソード端子は、第2転送信号線73に接続されている。そして、第2転送信号線73は、転送サイリスタT2側において、電流制限抵抗R2を介して、φ2端子に接続されている。このφ2端子には、第2転送信号ライン202a(図4参照)が接続され、第2転送信号φ2aが送信される。
【0050】
書込サイリスタMのカソード端子は、書込信号線74に接続されている。そして、書込信号線74は、書込サイリスタM1側において、書込抵抗RWを介して、書込信号端子の一例としてのφW端子に接続されている。発光チップCa1では、このφW端子に書込信号ライン205(図4参照)が接続され、書込信号φW1が送信される。
なお、図4に示したように、他の発光チップCa2〜Ca20のφW端子には、それぞれ書き込み信号ライン206〜224が接続され、書込信号φW2〜φW20が送信される。
【0051】
書込信号線74は、書込サイリスタM1と書込抵抗RWとの間において分岐し、直列接続された許可抵抗RbおよびRaをこの順に介して、許可信号端子の一例としてのφE端子に接続されている。このφE端子には、許可信号ライン203(図4参照)が接続され、許可信号φEが送信される。
【0052】
発光サイリスタLのカソード端子は、点灯信号線75に接続されている。そして、点灯信号線75は、発光サイリスタL1側において、φI端子に接続されている。このφI端子には、点灯信号ライン204a(図4参照)が接続され、点灯信号φIaが送信される。
なお、点灯信号発生部140aとφI端子との間には、図4で示したように、電流制限抵抗RIが設けられているが、図6では記載を省略している。
【0053】
転送サイリスタTのゲート端子Gt1、Gt2、Gt3、…は、同じ番号の書込サイリスタM1、M2、M3、…のゲート端子Gm1、Gm2、Gm3、…に、1対1で、それぞれ接続ダイオードDy1、Dy2、Dy3、…を介して接続されている。すなわち、接続ダイオードDy1、Dy2、Dy3、…のアノード端子は、転送サイリスタT1、T2、T3、…のゲート端子Gt1、Gt2、Gt3、…に接続され、接続ダイオードDy1、Dy2、Dy3、…のカソード端子は、書込サイリスタM1、M2、M3、…のゲート端子Gm1、Gm2、Gm3、…に接続されている。
【0054】
一方、書込サイリスタM1、M2、M3、…のゲート端子Gm1、Gm2、Gm3、…は、同じ番号の発光サイリスタL1、L2、L3、…のゲート端子Gl1、Gl2、Gl3、…に、1対1で、それぞれ接続ダイオードDz1、Dz2、Dz3、…を介して接続されている。すなわち、接続ダイオードDz1、Dz2、Dz3、…のアノード端子は、書込サイリスタM1、M2、M3、…のゲート端子Gm1、Gm2、Gm3、…に接続され、接続ダイオードDz1、Dz2、Dz3、…のカソード端子は、発光サイリスタL1、L2、L3、…のゲート端子Gl1、Gl2、Gl3、…に接続されている。
【0055】
ここでも、ゲート端子Gt1、Gt2、Gt3、…、ゲート端子Gm1、Gm2、Gm3、…、ゲート端子Gl1、Gl2、Gl3、…のそれぞれを区別しないときは、ゲート端子Gt、ゲート端子Gm、ゲート端子Glと表記する。
接続ダイオードDyは、転送サイリスタTのゲート端子Gtから、書込サイリスタMのゲート端子Gmに電流が流れる方向で接続されている。同様に、接続ダイオードDzは、書込サイリスタMのゲート端子Gmから、発光サイリスタLのゲート端子Glに電流が流れる方向で接続されている。
【0056】
転送サイリスタT1、T2、T3、…のそれぞれのゲート端子Gt1、Gt2、Gt3、…を番号順に2個ずつペアとしたゲート端子Gt間に、結合ダイオードDx1、Dx2、Dx3、…がそれぞれ接続されている。すなわち、結合ダイオードDx1、Dx2、Dx3、…はそれぞれがゲート端子Gt1、Gt2、Gt3、…で順に挟まれるように直列接続されている。そして、結合ダイオードDx1の向きは、ゲート端子Gt1からゲート端子Gt2に向かって電流が流れる方向に接続されている。他の結合ダイオードDx2、Dx3、Dx4、…についても同様である。
転送サイリスタTのゲート端子Gtは、転送サイリスタTのそれぞれに対応して設けられた電源線抵抗Rgxを介して電源線71に接続されている。そして、電源線71はVga端子に接続されている。Vga端子は電源ライン200b(図4参照)に接続されて、電源電位Vgaが供給される。
書込サイリスタMのゲート端子Gmは、書込サイリスタMのそれぞれに対応して設けられた電源線抵抗Rgyを介して電源線71に接続されている。
発光サイリスタLのゲート端子Glは、発光サイリスタLのそれぞれに対応して設けられた電源線抵抗Rgzを介して電源線71に接続されている。
【0057】
そして、転送サイリスタ列の一端側の転送サイリスタT1のゲート端子Gt1は、スタートダイオードDx0のカソード端子に接続されている。一方、スタートダイオードDx0のアノード端子は、第2転送信号線73に接続されている。
【0058】
さらに、許可サイリスタSaのゲート端子Gsaは、電源線抵抗Rgaを介して電源線71に接続されている。さらに、許可サイリスタSaのカソード端子Ksaは直列接続された許可抵抗RaとRbとの間に接続されている。
【0059】
図7は、発光チップCaの平面レイアウト図および断面図である。図7は、図6と異なって、信号発生回路110との接続関係を示していないので、発光チップCa1を例とすることを要しない。よって、図7では、発光チップCaと表記する。図7(a)は、発光チップCaの平面レイアウト図であって、発光サイリスタL1〜L4、書込サイリスタM1〜M4、転送サイリスタT1〜T4を中心とした部分を示している。図7(b)は、図7(a)に示したVIIB−VIIB線での断面図である。よって、図7(b)の断面図には、図中下より発光サイリスタL1、接続ダイオードDz1、電源線抵抗Rgz1、電源線抵抗Rgy1、接続ダイオードDy1、転送サイリスタT1、結合ダイオードDx1の断面が示されている。なお、図7(a)および(b)の図中には、主要な素子や端子を名前により表記している。
図7(a)では、各素子間を接続する配線を、電源線71を除いて、実線で示している。また、図7(b)では、各素子間を接続する配線の記載を省略している。
【0060】
発光チップCaは、図7(b)に示すように、例えばGaAsやGaAlAsなどの化合物半導体から構成されている。すなわち、発光チップCaは、p型の基板80上に基板80に接して設けられたp型の第1半導体層81、p型の第1半導体層81上に第1半導体層81に接して設けられたn型の第2半導体層82、n型の第2半導体層82上に第2半導体層82に接して設けられたp型の第3半導体層83、p型の第3半導体層83上に第3半導体層83に接して設けられたn型の第4半導体層84が、基板80を除いた部分において、相互に分離されて構成された複数の島(アイランド)(第1アイランド301〜第11アイランド311)を備えている。なお、一部のアイランドは、最上層のn型の第4半導体層84を備えていない。
【0061】
図7(a)に示すように、第1アイランド301には、発光サイリスタL1が設けられている。第2アイランド302には、書込サイリスタM1および接続ダイオードDz1が設けられている。
第3アイランド303は、図7(a)に示すように、図中において左右に延びた幹部と幹部から分かれた複数の枝部とから構成されている。そして、幹部に電源線71が設けられ、枝部に電源線抵抗Rgx、Rgy、Rgz、Rgaが設けられている。
第4アイランド304には、転送サイリスタT1、結合ダイオードDx1、接続ダイオードDy1が設けられている。第5アイランド305には、スタートダイオードDx0が設けられている。第6アイランド306には電流制限抵抗R1、第7アイランド307には電流制限抵抗R2、第8アイランド308には許可抵抗Rb、第9アイランド309には許可サイリスタSa、第10アイランド310には許可抵抗Raが設けられている。第11アイランド311には書込抵抗RWが設けられている。
そして、発光チップCaには、第1アイランド301、第2アイランド302、第4アイランド304と同様なアイランドが、並列して形成されている。これらのアイランドには、発光サイリスタL2、L3、L4、…、書込サイリスタM2、M3、M4、…、転送サイリスタT2、T3、T4、…等が、第1アイランド301、第2アイランド302、第4アイランド304と同様に設けられている。これらについては、説明を省略する。
そしてまた、図7(b)に示すように、基板80の裏面にはVsub端子となる裏面電極85が設けられている。
【0062】
さらに、図7(a)および図7(b)により、第1アイランド301〜第11アイランド311について詳細に説明する。
第1アイランド301に設けられた発光サイリスタL1は、基板80をアノード端子、n型の第4半導体層84の領域111上に形成されたn型オーミック電極121をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極131をゲート端子Gl1とする。そして、n型オーミック電極121の部分を除くn型の第4半導体層84の領域111の表面から光を放出する。
【0063】
第2アイランド302に設けられた書込サイリスタM1は、基板80をアノード端子、n型の第4半導体層84上に形成されたn型オーミック電極123をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上のp型オーミック電極132をゲート端子Gm1とする。
同じく第2アイランド302に設けられた接続ダイオードDz1は、n型の第4半導体層84の領域112上に設けられたn型オーミック電極122をカソード端子、p型の第3半導体層83上に形成されたp型オーミック電極132(ゲート端子Gm1)をアノード端子として形成されている。
【0064】
第3アイランド303に設けられた電源線抵抗Rgx、Rgy、Rgz、Rgaは、p型の第3半導体層83上に形成された2つのp型オーミック電極間に形成されている。そして、2つのp型オーミック電極間のp型の第3半導体層83を抵抗として用いている。例えば、電源線抵抗Rgz1は、p型の第3半導体層83上に設けられたp型オーミック電極133と134との間のp型の第3半導体層83を抵抗として形成されている。電源線抵抗Rgx1は、p型の第3半導体層83上に設けられたp型オーミック電極134と135との間のp型の第3半導体層83を抵抗として形成されている。電源線抵抗Rgy1は、p型の第3半導体層83上に設けられたp型オーミック電極134と136との間のp型の第3半導体層83を抵抗として形成されている。電源線抵抗Rgaは、p型の第3半導体層83上に設けられたp型オーミック電極134と161との間のp型の第3半導体層83を抵抗として形成されている。
【0065】
第4アイランド304に設けられた転送サイリスタT1は、基板80をアノード端子、n型の第4半導体層84の領域114上に形成されたn型オーミック電極125をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極137をゲート端子Gt1とする。
同じく第4アイランド304に設けられた接続ダイオードDy1は、n型の第4半導体層84の領域113上に設けられたn型オーミック電極124をカソード端子、p型の第3半導体層83上に形成されたp型オーミック電極137(ゲート端子Gt1)をアノード端子として形成されている。
さらに、同じく第4アイランド304に設けられた結合ダイオードDx1は、n型の第4半導体層84の領域115上に設けられたn型オーミック電極126をカソード端子、p型の第3半導体層83上に形成されたp型オーミック電極137(ゲート端子Gt1)をアノード端子として形成されている。
【0066】
第5アイランド305に設けられたスタートダイオードDx0は、n型の第4半導体層84上に設けられたn型オーミック電極127をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極138をアノード端子として形成されている。
第6アイランド306に設けられた電流制限抵抗R1、第7アイランド307に設けられた電流制限抵抗R2、第8アイランド308に設けられた許可抵抗Rb、第10アイランド310に設けられた許可抵抗Ra、第11アイランド311に設けられた書込抵抗RWは、電源線抵抗Rgx1、Rgy1、Rgz1、Rgaと同様に、p型の第3半導体層83上に形成された一組のp型オーミック電極(符号なし)間のp型の第3半導体層83を抵抗として用いている。
【0067】
第9アイランド309に設けられた許可サイリスタSaは、n型の第4半導体層84上に設けられたn型オーミック電極128をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に設けられたp型オーミック電極139をゲート端子Gsaとして形成されている。
【0068】
図7(a)において、発光チップCaにおける各素子間の接続関係を説明する。
第1アイランド301の発光サイリスタL1のカソード端子であるn型オーミック電極121は点灯信号線75に接続されている。点灯信号線75はφI端子に接続されている。発光サイリスタL1のゲート端子Gl1であるp型オーミック電極131は、第2アイランド302の接続ダイオードDz1のカソード端子であるn型オーミック電極122に接続されている。説明を省略するが、発光サイリスタL2、L3、L4、…についても同様である。
【0069】
第2アイランド302の書込サイリスタM1のカソード端子であるn型オーミック電極123は、書込信号線74に接続されている。そして、書込信号線74は、第11アイランド311に設けられた書込抵抗RWの一方の端子に接続されている。書込抵抗RWの他方の端子は、φW端子に接続されている。
書込抵抗RWの一方の端子は、第8アイランド308に設けられた許可抵抗Rbの一方の端子に接続されている。許可抵抗Rbの他方の端子は、第9アイランド309に設けられた許可サイリスタSaのカソード端子であるn型オーミック電極128に接続されている。そして、許可サイリスタSaのカソード端子であるn型オーミック電極128は、第10アイランド310に設けられた許可抵抗Raの一方の端子に接続されている。許可抵抗Raの他方の端子は、φE端子に接続されている。
【0070】
第2アイランド302の接続ダイオードDz1のカソード端子であるn型オーミック電極122は第3アイランド303に設けられた電源線抵抗Rgz1のp型オーミック電極133に接続されている。
第2アイランド302の書込サイリスタM1のゲート端子Gm1であるp型オーミック電極132は、第3アイランド303に設けられた電源線抵抗Rgy1のp型オーミック電極136に接続されている。電源線抵抗Rgy1のp型オーミック電極136は、第4アイランド304に設けられた接続ダイオードDy1のカソード端子であるn型オーミック電極124に接続されている。
【0071】
そして、第3アイランド303に設けられた電源線抵抗Rgx1のp型オーミック電極135は、第4アイランド304に設けられた転送サイリスタT1のゲート端子Gt1であるp型オーミック電極137に接続されている。
さらに、第3アイランド303に設けられたp型オーミック電極134はVga端子に接続されている。
【0072】
第4アイランド304に設けられた転送サイリスタT1のカソード端子であるn型オーミック電極125は、第1転送信号線72に接続されている。第1転送信号線72は、第6アイランド306に設けられた電流制限抵抗R1を介してφ1端子に接続されている。
そして、第4アイランド304に設けられた結合ダイオードDx1のカソード端子であるn型オーミック電極126は、隣接して設けられた転送サイリスタT2のゲート端子Gt2であるp型オーミック電極(符号なし)に接続されている。
一方、第4アイランド304に設けられた転送サイリスタT1のゲート端子Gt1であるp型オーミック電極137は、第5アイランド305に設けられたスタートダイオードDx0のカソード端子であるn型の第4半導体層84上に形成されたn型オーミック電極127に接続されている。
【0073】
第5アイランド305に設けられたスタートダイオードDx0のアノード端子であるp型の第3半導体層83上に形成されたp型オーミック電極138は、偶数番号の転送サイリスタTのカソード端子であるn型の第4半導体層84上に形成されたn型オーミック電極(符号なし)と接続されるとともに、第7アイランド307に設けられた電流制限抵抗R2を介してφ2端子に接続されている。
第9アイランド309のp型の第3半導体層83上に形成されたp型オーミック電極139は、第3アイランド303のp型の第3半導体層83上に形成されたp型オーミック電極161に接続されている。
ここでは説明を省略するが、他の発光サイリスタL、転送サイリスタT、書込サイリスタM、結合ダイオードDx、接続ダイオードDy、Dzについても同様である。
このようにして、図6に示した発光チップCa1(Ca)の回路構成が形成される。
【0074】
(発光チップCb)
図8は、自己走査型発光素子アレイ(SLED)である発光チップCbの回路構成を説明するための等価回路図である。なお、図8では、端子(Vga端子、φ1端子、φ2端子、φE端子、φW端子、φI端子)を除いて、以下に説明する各素子は、後述する図9で説明するように、発光チップCb上のレイアウトに基づいて配置されている。
ここでは、発光チップCb1を例に、発光チップCbを説明する。そこで、図8において、発光チップCbを発光チップCb1(Cb)と表記する。他の発光チップCb2〜Cb20の構成は、発光チップCb1と同じである。
なお、端子(Vga端子、φ1端子、φ2端子、φE端子、φW端子、φI端子)の位置は、図4(a)と異なるが、説明の便宜上、図中左端に示した。また、基板80の裏面にVsub端子が設けられている。
【0075】
発光チップCb1(Cb)は、図6において説明した発光チップCa1(Ca)における、φE端子に接続された許可抵抗Ra、Rbおよび許可サイリスタSa(電源線抵抗Rgaを含む。)の代わりに、第2の許可サイリスタの一例としての許可サイリスタSb(電源線抵抗Rgbを含む。)、許可ダイオードDsおよび第3の許可抵抗の一例としての許可抵抗Rc、第4の許可抵抗の一例としての許可抵抗Rd、第5の許可抵抗の一例としての許可抵抗Reを備えている。
発光チップCb1(Cb)の他の構成は、図6に示した発光チップCa1(Ca)と同様である。よって、以下では、発光チップCb1(Cb)において、発光チップCa1(Ca)と異なる部分を説明し、同様の部分には、同じ符号を付して詳細な説明を省略する。
【0076】
発光チップCb1(Cb)における許可サイリスタSb、許可ダイオードDsおよび許可抵抗Rc、Rd、Reの電気的な接続について説明する。
転送サイリスタTのアノード端子、書込サイリスタMのアノード端子、発光サイリスタLのアノード端子、許可サイリスタSbのアノード端子は、発光チップCb1(Cb)の基板80に接続されている(アノードコモン)。
書込サイリスタMのカソード端子が接続された書込信号線74は、書込サイリスタM1側において、書込抵抗RWを介して、書込信号端子の一例としてのφW端子に接続されている。発光チップCb1では、このφW端子に書込信号ライン205(図4参照)が接続され、書込信号φW1が送信される。
なお、図4に示したように、他の発光チップCb2〜Cb20のφW端子には、それぞれ書き込み信号ライン206〜224が接続され、書込信号φW2〜φW20が送信される。
【0077】
書込信号線74は、書込サイリスタM1と書込抵抗RWとの間で分岐し、許可抵抗Rcを介して、許可ダイオードDsのアノード端子Asに接続されている。許可ダイオードDsのカソード端子は、許可信号端子の一例としてのφE端子に接続されている。このφE端子には、許可信号ライン203(図4参照)が接続され、許可信号φEが送信される。
許可ダイオードDsのアノード端子Asは、許可抵抗Rdを介して許可サイリスタSbのゲート端子Gsbに接続されている。許可ダイオードDsのカソード端子は、許可抵抗Reを介して、許可サイリスタSbのゲート端子Gsbに接続されている。
さらに、許可サイリスタSbのカソード端子Ksbは、電源線抵抗Rgbを介して電源線71に接続されている。
【0078】
なお、発光チップCb1(Cb)のφ1端子には、第1転送信号ライン201b(図4参照)が接続され、第1転送信号φ1bが送信される。φ2端子には、第2転送信号ライン202b(図4参照)が接続され、第2転送信号φ2bが送信される。
また、発光チップCb1(Cb)のφI端子には、点灯信号ライン204b(図4参照)が接続され、点灯信号φIbが送信される。
なお、点灯信号発生部140bとφI端子との間には、図4で示したように、電流制限抵抗RIが設けられているが、図8では記載を省略している。
許可サイリスタSbのアノード端子を第5のアノード端子、カソード端子を第5のカソード端子、ゲート端子を第5のゲート端子と表記することがある。
【0079】
図9は、発光チップCbの平面レイアウト図および断面図である。図9は、図8と異なって、信号発生回路110との接続関係を示していないので、発光チップCb1を例とすることを要しない。よって、図9では、発光チップCbと表記する。図9(a)は、発光チップCbの平面レイアウト図であって、発光サイリスタL1〜L4、書込サイリスタM1〜M4、転送サイリスタT1〜T4を中心とした部分を示している。図9(b)は、図9(a)に示したIXB−IXB線での断面図である。なお、後述するように、図9(a)のIXB−IXB線の部分は、図7(a)のVIIB−VIIB線の部分と同じである。よって、図9(b)に示す発光チップCbの断面図は、図7(b)に示した発光チップCaの断面図と同じである。
なお、図9(a)および(b)の図中には、主要な素子や端子を名前により表記している。そして、図9(a)では、各素子間を接続する配線を、電源線71を除いて、実線で示している。また、図9(b)では、各素子間を接続する配線の記載を省略している。
【0080】
図8で説明したように、図9に示す発光チップCbは、図7に示した発光チップCaにおける、φE端子に接続された許可抵抗Ra、Rbおよび許可サイリスタSa(電源線抵抗Rgaを含む。)の代わりに、許可サイリスタSb(電源線抵抗Rgbを含む。)、許可ダイオードDsおよび許可抵抗Rc、Rd、Reを備えている。よって、以下では、許可サイリスタSb、許可ダイオードDsおよび許可抵抗Rc、Rd、Reについて説明し、同様なものについては、同じ符号を付して説明を省略する。
【0081】
発光チップCbは、発光チップCaにおける許可抵抗Ra、Rbおよび許可サイリスタSaを備えていないので、図7に示した、発光チップCaにおける第8アイランド308、第9アイランド309、第10アイランド310を備えていない。その代わり、発光チップCbは、図9に示すように、第12アイランド312、第13アイランド313、第14アイランド314、第15アイランド315を備えている。
第12アイランド312には、許可サイリスタSbが設けられている。第13アイランド313には、許可ダイオードDsおよび許可抵抗Rcが設けられている。第14アイランド314には許可抵抗Rdが、第15アイランド315には許可抵抗Reが設けられている。
よって、図9に示す、発光チップCbにおける第1アイランド301、第2アイランド302、第3アイランド303、第4アイランド304、第5アイランド305、第6アイランド306、第7アイランド307は、図7に示した、発光チップCaにおける第1アイランド301、第2アイランド302、第3アイランド303、第4アイランド304、第5アイランド305、第6アイランド306、第7アイランド307とそれぞれ同じである。よって、図9(b)に示すIXB−IXB線の断面図は、図7(b)に示したVIIB−VIIB線の断面図と同じである。
【0082】
第12アイランド312に設けられた許可サイリスタSbは、n型の第4半導体層84上のn型オーミック電極151をカソード端子とし、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極162をゲート端子Gsbとして構成されている。
第13アイランド313に設けられた許可ダイオードDsは、n型の第4半導体層84上のn型オーミック電極152をカソード端子とし、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極163をアノード端子Asとして構成されている。また、許可抵抗Rcは、p型オーミック電極163と、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極164との間のp型の第3半導体層83を抵抗として用いている。
第14アイランド314に設けられた許可抵抗Rdおよび第15アイランド315に設けられた許可抵抗Reは、前述の電流制限抵抗R1、R2または書込抵抗RWと同様に、p型の第3半導体層83上に設けられた一対のp型オーミック電極間のp型の第3半導体層83を抵抗として構成されている。
なお、図7に示した発光チップCaにおける電源線抵抗Rgaは、図9の発光チップCbにおいては電源線抵抗Rgbである。
【0083】
次に、図9(a)において、許可サイリスタSb、許可ダイオードDsおよび許可抵抗Rc、Rd、Reの接続関係を説明する。
発光チップCbにおいても、発光チップCaと同様に、書込サイリスタM1のカソード端子であるn型の第4半導体層84上のn型オーミック電極123は書込信号線74に接続されている。書込信号線74は、第11アイランド311に設けられた書込抵抗RWの一方の端子であるp型オーミック電極(符号なし)に接続されている。書込抵抗RWの他方の端子であるp型オーミック電極(符号なし)はφW端子に接続されている。
書込信号線74は、第13アイランド313に設けられた許可抵抗Rcの一方の端子であるp型オーミック電極164に接続されている。許可抵抗Rcの他方の端子であるp型オーミック電極163は、第14アイランド314に設けられた許可抵抗Rdの一方の端子であるp型オーミック電極(符号なし)に接続されている。許可抵抗Rdの他方の端子であるp型オーミック電極(符号なし)は第12アイランド312に設けられた許可サイリスタSbのゲート端子Gsbであるp型オーミック電極162に接続されている。さらに、許可サイリスタSbのゲート端子Gsbであるp型オーミック電極162は、第15アイランド315に設けられた許可抵抗Reの一方の端子であるp型オーミック電極(符号なし)に接続されている。許可抵抗Reの他方の端子であるp型オーミック電極(符号なし)はφE端子に接続されている。また、許可抵抗Reの他方の端子であるp型オーミック電極(符号なし)は、第13アイランド313に設けられた許可ダイオードDsのカソード端子であるn型オーミック電極152に接続されている。そして、許可ダイオードDsのアノード端子であるp型オーミック電極163は、許可抵抗Rcの他方の端子を兼ねている。
第12アイランド312に設けられた許可サイリスタSbのカソード端子Ksbであるn型オーミック電極151は、第3アイランド303の枝部に設けられた電源線抵抗Rgbの一方の端子であるp型オーミック電極161に接続されている。
電源線抵抗Rgbの他方の端子であるp型オーミック電極134は、電源線71を構成し、Vga端子に接続されている。
以上説明したようにして、図8に示した発光チップCb1(Cb)の回路構成が形成される。
【0084】
(発光装置65の動作)
次に、発光装置65の動作について説明する。
発光装置65は発光チップ群#aに属する発光チップCa1〜Ca20と発光チップ群#bに属する発光チップCb1〜Cb20とを備えている(図3、4、5参照)。
図4に示したように、回路基板62上のすべての発光チップCa1〜Ca20および発光チップCb1〜Cb20には、基準電位Vsubと電源電位Vgaとが共通に供給される。
また、回路基板62上のすべての発光チップCa1〜Ca20および発光チップCb1〜Cb20には、許可信号φEが共通に送信される。
【0085】
そして、発光チップ群#aに属する発光チップCa1〜Ca20には、第1転送信号φ1a、第2転送信号φ2a、点灯信号φIaが共通に送信される。よって、発光チップ群#aに属する発光チップCa1〜Ca20は、並行して駆動される。
同様に、発光チップ群#bに属する発光チップCb1〜Cb20には、第1転送信号φ1b、第2転送信号φ2b、点灯信号φIbが共通に送信される。よって、発光チップ群#bに属する発光チップCb1〜Cb20、は並行して駆動される。
【0086】
一方、書込信号φW1〜φW20(φW)は、発光チップ群#aに属する一つの発光チップCaと発光チップ群#bに属する一つの発光チップCbとが構成する発光チップ組#1〜#20のそれぞれに対して共通に送信される。例えば、発光チップ群#aに属する発光チップCa1と発光チップ群#bに属する発光チップCb1とを発光チップ組#1として、書込信号φW1が共通に送信される。また、20個の書込信号φW1〜φW20は、同じタイミングで送信される。よって、発光チップ組#1〜#20は並行して駆動される。
【0087】
以上説明したように、発光チップ群#aに属する発光チップCa2〜Ca20は発光チップCa1と並行して駆動され、発光チップ群#bの発光チップCb2〜Cb20は発光チップCb1と並行して駆動されるので、発光チップ組#1に属する発光チップCa1およびCb1の動作を説明すれば足りる。なお、発光チップCa1とCb1とは、発光チップ組#1を構成し、発光チップ組#2〜#20は発光チップ組#1と並行して駆動されるので、発光チップ組#1を構成する発光チップCa1とCb1とを説明すれば足りる。
なお、上記においては、書込信号φW1〜φW20は同じタイミングで送信されるとしたが、後述するように、書込信号φW1〜φW20は、タイミングを互にずらして送信されてもよい。
【0088】
<サイリスタの動作>
発光チップCa1およびCb1の動作を説明する前に、サイリスタ(転送サイリスタT、書込サイリスタM、発光サイリスタL、許可サイリスタSa、Sb)の基本的な動作を説明する。サイリスタは、前述したように、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。
以下では、例として、図6、図7、図8、図9に示したようにサイリスタのアノード端子であるVsub端子に供給される基準電位Vsubを0V(ハイレベルの電位であって「H」と表記する。)、Vga端子に供給される電源電位Vgaを−3.3V(ローレベルの電位であって「L」と表記する。)とする。そして、サイリスタは、図7および図9に示したように、GaAs、GaAlAs等の化合物半導体によるp型半導体層、n型半導体層を積層して構成されているとし、pn接合の拡散電位(順方向電位)Vdを1.5Vとする。
【0089】
アノード端子とカソード端子との間に流れる電流が小さいオフ状態のサイリスタは、しきい電圧より低い電位(絶対値が大きい負の電位)がカソード端子に供給されるとオン状態に移行(ターンオン)する。サイリスタは、ターンオンすると、アノード端子とカソード端子との間にオフ状態に比べ流れる電流が大きい状態(オン状態)になる。ここで、サイリスタのしきい電圧は、ゲート端子(転送サイリスタTではゲート端子Gt、書込サイリスタMではゲート端子Gm、発光サイリスタLではゲート端子Gl、許可サイリスタSaではゲート端子Gsa、許可サイリスタSbではゲート端子Gsb)の電位から拡散電位Vdを引いた値である。例えば、サイリスタのゲート端子の電位が−1.5Vであると、しきい電圧は−3Vとなる。すなわち、−3Vより低い電圧、例えば「L」である−3.3Vがカソード端子に送信されると、サイリスタがターンオンする。
オン状態のサイリスタは、ゲート端子がサイリスタのアノード端子の電位に近い電位になる。以下では、アノード端子を0V(「H」)に設定しているので、オン状態のサイリスタのゲート端子の電位は0V(「H」)となるとして説明する。また、オン状態のサイリスタのカソード端子はpn接合の拡散電位Vdに近い値となる。ここでは、カソード端子の電位は−1.7Vとなるとして説明する。
【0090】
オン状態のサイリスタは、カソード端子の電位が、オン状態を維持するために必要な電位であれば、オン状態を維持しつづける。逆に、オン状態を維持するために必要な電位より高い電位(絶対値が小さい負の電位または正の電位)になると、オフ状態に移行(ターンオフ)する。
すなわち、オン状態のサイリスタのカソード端子の電位は上述したように−1.7Vであるので、オン状態のサイリスタは、カソード端子に−1.7Vより低い電位が継続的に印加され、オン状態を維持しうる電流が供給されると、オン状態が維持される。
一方、オン状態のサイリスタは、カソード端子に−1.7Vより高い電位が印加されると、ターンオフする。
以下の説明において、オン状態のサイリスタのカソード端子の電位を「H」(0V)にしてサイリスタをターンオフすることがあるが、「H」(0V)は、オン状態のサイリスタのカソード端子の電位である−1.7Vより高い電位であるとともに、カソード端子がアノード端子と同電位になることで、サイリスタがターンオフする。
【0091】
以上のことから、サイリスタは、オン状態になると電流が流れた状態を維持し、ゲート端子の電位を変化させてもオフ状態に移行しない。すなわち、サイリスタはオン状態を維持(記憶、保持)する機能を有している。
【0092】
上述したように、サイリスタのオン状態を維持するためにカソード端子に印加し続ける電位である−1.7Vは、ゲート端子の電位が−1.5Vであるときにサイリスタのしきい電圧である−3Vより、高い電位である。
なお、発光サイリスタLは、ターンオンすると点灯(発光)し、ターンオフすると消灯(非点灯)する。オン状態の発光サイリスタLの発光出力(光量)は、カソード端子とアノード端子間に流す電流によって決められる。
【0093】
<書込信号線74の電位>
次に、発光チップCaおよびCbについて、φE端子の電位(φE)およびφW端子の電位(φW)と、書込信号線74の電位(φWL(Ca))との関係について説明する。
まず、発光チップCaについて説明する。
図10は、発光チップCaにおいて、φE端子の電位(φE)およびφW端子の電位(φW)と、書込信号線74の電位(φWL(Ca))との関係について説明する図である。図10(a)は、図6に示した発光チップCa1(Ca)の等価回路から、φE端子、φW端子、Vga端子とこれらに接続された許可サイリスタSa、許可抵抗Ra、Rb、電源線抵抗Rga、書込抵抗RWの部分を取り出して示した等価回路である。図10(b)は、φE端子の電位(φE)およびφW端子の電位(φW)と、書込信号線74の電位(φWL(Ca))との関係を示す図である。
なお、図10(b)に示すφE端子の電位(φE)およびφW端子の電位(φW)と、書込信号線74の電位(φWL(Ca))との関係は、許可抵抗Ra、Rbの抵抗値を1kΩ、書込抵抗RWの抵抗値を2kΩ、電源線抵抗Rgaの抵抗値を20kΩとして求めている。図10(b)では、φWL(Ca)は小数点2桁を四捨五入して示している。
【0094】
ここでは、カソード端子が書込信号線74に接続された書込サイリスタM(図6参照)はいずれもオフ状態にある場合を考える。すなわち、書込信号線74の電位は、書込サイリスタMに影響されることなく、φEおよびφWの電位によって決まる。
φE端子に送信される許可信号φEは、「H」(0V)と、第1の電位レベル(以下、「E1」と記す。)と、第2の電位レベル(以下、「E2」と記す。)との3つの電位レベルを有する信号である。そして、例として「E1」を「L」である−3.3Vに、「E2」を−5.3Vとする。
一方、書込信号φWは、「H」(0V)と、「L」(−3.3V)との2つの電位レベルを有する信号である。
【0095】
図10(a)に示すように、許可サイリスタSaのゲート端子Gsaは、電源線抵抗Rgaを介して電源線71に接続され、電源電位Vga(「L」の−3.3V)が供給されている。よって、許可サイリスタSaのしきい電圧はゲート端子Gsaの電位からpn接合の拡散電位Vd(−1.5V)を引いた−4.8Vである。すなわち、オフ状態の許可サイリスタSaはカソード端子Ksaに−4.8Vより低い電位(≦−4.8V)が印加されるとターンオンする。一方、オフ状態の許可サイリスタSaはカソード端子Ksaに−4.8Vより高い電位(>−4.8V)が印加されてもターンオンせず、オフ状態を維持する。
【0096】
図10(b)において、φWが「H」(0V)およびφEが「H」(0V)の場合、許可サイリスタSaのカソード端子Ksaも0Vであるので、しきい電圧が−4.8Vである許可サイリスタSaはターンオンできず、オフ状態にある。よって、φWL(Ca)も「H」(0V)である。
次に、φWが「H」(0V)でφEが「E1」(−3.3V)である場合、許可サイリスタSaのカソード端子Ksaは、φEが「H」(0V)から「E1」(−3.3V)に移行したタイミングにおいて−3.3Vになる。しかし、しきい電圧が−4.8Vである許可サイリスタSaはターンオンできず、オフ状態にある。よって、φWL(Ca)は、「H」(0V)のφWと「E1」(−3.3V)のφEとの電位差が、許可抵抗Ra、Rbおよび書込抵抗RWにより分圧されて−1.7Vとなる。
さらに、φWが「H」(0V)でφEが「E2」(−5.3V)である場合、許可サイリスタSaのカソード端子Ksaは、φEが「H」(0V)から「E2」(−5.3V)に移行したタイミングにおいて−5.3Vになる。すると、しきい電圧が−4.8Vである許可サイリスタSaがターンオンして、オン状態になる。これにより、許可サイリスタSaのカソード端子Ksaの電位が−1.7Vになる。よって、φWL(Ca)は、「H」(0V)のφWと−1.7Vのカソード端子Ksaとの電位差が、許可抵抗Rbと書込抵抗RWとで分圧された電位である−0.6Vとなる。
【0097】
一方、図10(b)において、φWが「L」(−3.3V)でφEが「H」(0V)である場合、しきい電圧が−4.8Vである許可サイリスタSaはターンオンできず、オフ状態にある。よって、φWL(Ca)は、「L」(−3.3V)のφWと「H」(0V)のφEとの電位差が、許可抵抗Ra、Rbおよび書込抵抗RWにより分圧された電位である−1.7Vとなる。
次に、φWが「L」(−3.3V)でφEが「E1」(−3.3V)である場合、上述したように、しきい電圧が−4.8Vである許可サイリスタSaはターンオンできず、オフ状態にある。φWL(Ca)は、φWとφEとが共に−3.3Vであるので、−3.3Vとなる。
さらに、φWが「L」(−3.3V)でφEが「E2」(−5.3V)である場合、上述したように許可サイリスタSaがターンオンして、オン状態になる。これにより、許可サイリスタSaのカソード端子Ksaの電位が−1.7Vになる。よって、φWL(Ca)は、「L」(−3.3V)のφWと−1.7Vのカソード端子Ksaとの電位差が、許可抵抗Rbと書込抵抗RWとで分圧された電位である−2.2Vとなる。
【0098】
以上説明したように、発光チップCaでは、φEが「E1」(−3.3V)で、φWが「L」(−3.3V)の場合、φWL(Ca)が「L」(−3.3V)になる。すなわち、発光チップCaは後述するように、φEが「E1」(−3.3V)になることにより点灯が許可され、φWが「L」(−3.3V)になることによって点灯(発光)する。
なお、φWが「L」(−3.3V)でφEが「H」(0V)の場合は、後述する発光装置65の動作において表れない。
【0099】
さて、発光チップCbについて説明する。
図11は、発光チップCbにおいて、φE端子の電位(φE)およびφW端子の電位(φW)と、書込信号線74の電位(φWL(Cb))との関係について説明する図である。図11(a)は、図8に示した発光チップCb1(Cb)の等価回路から、φE端子、φW端子、Vga端子とこれらに接続された許可サイリスタSb、許可ダイオードDs、許可抵抗Rc、Rd、Re、書込抵抗RWとを取り出して示した等価回路である。図11(b)は、φE端子の電位(φE)およびφW端子の電位(φW)と、書込信号線74の電位(φWL(Cb))との関係を示す図である。
なお、図11(b)に示すφE端子の電位(φE)およびφW端子の電位(φW)と、書込信号線74の電位(φWL(Cb))との関係は、許可抵抗Rcおよび書込抵抗RWの抵抗値を2kΩ、許可抵抗Rdの抵抗値を4kΩ、許可抵抗Reの抵抗値を20kΩ、電源線抵抗Rgbの抵抗値を2kΩとして求めている。そして、図11(b)ではφWL(Cb)は小数点2桁を四捨五入して示している。
【0100】
図11(a)から分かるように、許可サイリスタSbのゲート端子Gsbは、許可抵抗Reを介して許可ダイオードDsのカソード端子に接続されるとともに、φE端子に接続されている。また、許可サイリスタSbのゲート端子Gsbは、許可抵抗Rdを介して許可ダイオードDsのアノード端子Asに接続され、さらに許可抵抗Rcを介して書込信号線74に接続されている。書込信号線74は、書込抵抗RWを介してφW端子に接続されている。
許可サイリスタSbのカソード端子Ksbは、電源線抵抗Rgbを介して電源線71に接続され、電源電位Vga(「L」の−3.3V)が供給されている。許可サイリスタSbは、ゲート端子Gsbの電位が−1.8Vより高い電位(≧−1.8V)となると、しきい電圧が−3.3Vより高い値(≧−3.3V)となって、ターンオンする。
後述するように、発光装置65を動作状態にする初期状態において、Vga端子が「L」(−3.3V)に設定されるとともに、φE端子(φE)およびφW端子(φW)は「H」(0V)に設定される。φEおよびφWが「H」(0V)となると、ゲート端子Gsbの電位も「H」(0V)になるので、許可サイリスタSbのしきい電圧は−3.3Vより高い−1.5Vになる。これにより、許可サイリスタSbがターンオンする。そして、許可サイリスタSbは、カソード端子Ksbに電源電位Vga(−3.3V)が供給されているので、オン状態を維持し続ける。これにより、許可サイリスタSbのゲート端子Gsbの電位は「H」(0V)になる。
【0101】
図11(b)において、まずφWが「H」(0V)およびφEが「H」(0V)である場合、φE、φW、ゲート端子Gsbの電位が「H」(0V)であるので、φWL(Cb)も「H」(0V)になる。
次に、φWが「H」(0V)でφEが「E1」(−3.3V)である場合、許可ダイオードDsのカソード端子が−3.3Vとなって、アノード端子Asが0Vに近い値であるので、pn接合が順方向にバイアスされた状態(順バイアス)になる。これにより、許可ダイオードDsは、pn接合の拡散電位Vdである−1.5Vの電位差を生じることになる。アノード端子Asの電位は、オン状態の許可サイリスタSbおよび順バイアスの許可ダイオードDsの抵抗等を考慮して求めると−1.4Vとなる。よって、φWL(Cb)は、「H」(0V)のφWと−1.4Vのアノード端子Asとの電位差が、許可抵抗Rcおよび書込抵抗RWにより分圧されて−0.6Vとなる。
さらに、φWが「H」(0V)でφEが「E2」(−5.3V)である場合、許可ダイオードDsは順バイアスであって、許可ダイオードDsのアノード端子Asの電位は、オン状態の許可サイリスタSbおよび順バイアスの許可ダイオードDsの抵抗等を考慮して求めると−3.3Vとなる。よって、φWL(Cb)は、「H」(0V)のφWと−3.3Vのアノード端子Asとの電位差が、許可抵抗Rcと書込抵抗RWとで分圧されて−1.5Vとなる。
【0102】
一方、図11(b)において、φWが「L」(−3.3V)でφEが「H」(0V)である場合、許可ダイオードDsのカソード端子の電位は0Vで、アノード端子Asの電位は0Vに近い電位であるので、pn接合が逆方向にバイアスされた状態(逆バイアス)になる。よって、φWL(Cb)は、「L」(−3.3V)のφWと0Vのゲート端子Gsbの電位差が、許可抵抗Rd、Rcと書込抵抗RWとで分圧された−1.7Vとなる。
次に、φWが「L」(−3.3V)でφEが「E1」(−3.3V)である場合、上述したように、許可ダイオードDsはカソード端子が−3.3V、アノード端子Asが−1.4Vの順バイアスになる。よって、φWL(Cb)は、「L」(−3.3V)のφWと−1.4Vのアノード端子Asとの電位差が、許可抵抗Rcおよび書込抵抗RWにより分圧されて−2.5Vとなる。
さらに、φWが「L」(−3.3V)でφEが「E2」(−5.3V)である場合、上述したように、許可ダイオードDsは順バイアスとなって、アノード端子Asの電位が−3.3Vとなる。よって、φWとアノード端子Asとが共に−3.3Vであるので、φWL(Cb)は−3.3Vとなる。
【0103】
以上説明したように、発光チップCbでは、φEが「E2」(−5.3V)で、φWが「L」(−3.3V)の場合、φWL(Cb)が「L」(−3.3V)になる。すなわち、発光チップCbは後述するように、φEが「E2」(−5.3V)になることにより点灯が許可され、φWが「L」(−3.3V)になることによって点灯(発光)する。
なお、φWが「L」(−3.3V)で、φEが「H」(0V)の状態は、後述する動作において表れない。
【0104】
図12は、発光チップCaおよびCbについて、φE端子の電位(φE)およびφW端子の電位(φW)と、書込信号線74の電位(φWL(Ca)およびφWL(Cb))との関係を示すタイミングチャートである。
図12において、時刻t1から時刻t9まで、番号順に時間が経過するとする。
そして、φEは、時刻t1から時刻t2において「H」(0V)であって、時刻t2において「H」(0V)から「E1」(−3.3V)に移行する。そして、時刻t5において、「E1」(−3.3V)から「E2」(−5.3V)に移行する。そして、時刻t8において、「E2」(−5.3V)から「H」(0V)に移行し、時刻t9まで、「H」(0V)を維持する。
一方、φWは、時刻t1から時刻t3において、「H」(0V)であって、時刻t3で「H」(0V)から「L」(−3.3V)に移行する。そして、時刻t4において、「L」(−3.3V)から「H」(0V)に移行し、時刻t6において、「H」(0V)から「L」(−3.3V)に移行し、時刻t7において、「L」(−3.3V)から「H」(0V)に移行する。そして、時刻t9まで、「H」(0V)を維持する。
【0105】
まず、図10(b)を参照しつつ、発光チップCaの書込信号線74の電位(φWL(Ca))について説明する。
時刻t1から時刻t2では、φEおよびφWがともに「H」(0V)であるので、φWL(Ca)は「H」(0V)である。時刻t2から時刻t3では、φEが「E1」(−3.3V)でφWが「H」(0V)であるので、φWL(Ca)は−1.7Vである。時刻t3から時刻t4では、φEが「E1」(−3.3V)でφWが「L」(−3.3V)であるので、φWL(Ca)は−3.3Vになる。そして、時刻t4から時刻t5では、φEが「E1」(−3.3V)でφWが「H」(0V)であるので、φWL(Ca)は−1.7Vに戻る。
一方、時刻t5から時刻t6では、φEが「E2」(−5.3V)でφWが「H」(0V)であるので、φWL(Ca)は−0.6Vになる。なお、前述したように、時刻t5において、許可サイリスタSaがターンオンして、オン状態になっている。時刻t6から時刻t7では、φEが「E2」(−5.3V)でφWが「L」(−3.3V)であるので、φWL(Ca)は−2.2Vになる。このときも、許可サイリスタSaはオン状態を維持している。そして、時刻t7から時刻t8では、φEが「E2」(−5.3V)でφWが「L」(−3.3V)であるので、φWL(Ca)は−0.6Vに戻る。このときも、許可サイリスタSaはオン状態を維持している。
そして、時刻t8から時刻t9では、φEおよびφWがともに「H」(0V)であるので、φWL(Ca)が「H」(0V)に戻る。なお、時刻t8において、許可サイリスタSaは、カソード端子Ksaの電位がアノード端子の電位と同じ「H」(0V)になるので、ターンオフする。
【0106】
次に、図11(b)を参照しつつ、発光チップCbの書込信号線74の電位(φWL(Cb))について説明する。
時刻t1において、電源電位Vga(「L」(−3.3V))が供給されるとする。φEおよびφWがともに「H」(0V)であるので、許可サイリスタSbがターンオンして、ゲート端子Gsbの電位を「H」(0V)にする。許可サイリスタSbは電源電位Vga(「L」(−3.3V))が供給されている間、オン状態を維持する。
時刻t1から時刻t2では、φEおよびφWがともに「H」(0V)であるので、φWL(Cb)は「H」(0V)である。時刻t2から時刻t3では、φEが「E1」(−3.3V)でφWが「H」(0V)であるので、φWL(Cb)は−0.6Vである。時刻t3から時刻t4では、φEが「E1」(−3.3V)でφWが「L」(−3.3V)であるので、φWL(Cb)は−2.5Vになる。そして、時刻t4から時刻t5では、φEが「E1」(−3.3V)でφWが「H」(0V)であるので、φWL(Cb)は−0.6Vに戻る。
一方、時刻t5から時刻t6では、φEが「E2」(−5.3V)でφWが「H」(0V)であるので、φWL(Cb)は−1.5Vになる。時刻t6から時刻t7では、φEが「E2」(−5.3V)でφWが「L」(−3.3V)であるので、φWL(Cb)は−3.3Vになる。そして、時刻t7から時刻t8では、φEが「E2」(−5.3V)でφWが「L」(−3.3V)であるので、φWL(Cb)は−1.5Vに戻る。
そして、時刻t8から時刻t9では、φEおよびφWがともに「H」(0V)であるので、φWL(Cb)が「H」(0V)に戻る。
なお、許可サイリスタSbは、時刻t1においてターンオンし、時刻t9においてもオン状態を維持している。
【0107】
以上説明したように、φWL(Ca)またはφWL(Cb)が「L」(−3.3V)になるφEおよびφWの組み合わせ、すなわちタイミングが異なることが分かる。
φWL(Ca)は、φEが「E1」(−3.3V)で、φWが「L」(−3.3V)の場合に、φWL(Cb)は、φEが「E2」(−5.3V)で、φWが「L」(−3.3V)の場合に、「L」(−3.3V)になる。すなわち、φW端子の電位が「H」(0V)から「L」(−3.3V)になるタイミングにおけるφE端子の電位(φE)が「E1」(−3.3V)または「E2」(−5.3V)のいずれにあるかにより、後述するように発光チップCaまたはCbを選択して、点灯することを許可できる。
なお、上記した「H」、「L」、「E1」、「E2」の電位および許可抵抗Ra、Rb、Rc、Rd、Re、電源線抵抗Rga、Rgbの抵抗値は、一例であって、他の値を用いてもよい。
【0108】
図13は、第1の実施の形態における発光装置65の動作を説明するためのタイミングチャートである。図13では、発光チップ組#1(発光チップCa1およびCb1)に加えて、発光チップ組#2(発光チップCa2およびCb2)の動作を説明するタイミングチャートを示している。そして、図13では、それぞれの発光チップCa1、Cb1、Ca2、Cb2において、発光サイリスタL1〜L4の4個の発光サイリスタLの点灯または非点灯を制御する部分のタイミングチャートを示している。
なお、以下では、発光サイリスタLの点灯または非点灯を制御することを点灯制御と呼ぶ。
【0109】
そして、発光チップ組#1(発光チップCa1およびCb1)では、それぞれの発光サイリスタL1〜L4をすべて点灯させるとした。発光チップ組#2(発光チップCa2およびCb2)では、発光チップCa2の発光サイリスタL2、L3、L4を点灯させるとし、発光チップCb2の発光サイリスタL1、L3、L4を点灯させるとした。発光チップCa2の発光サイリスタL1および発光チップCb2の発光サイリスタL2は非点灯とした。
ただし、以下では、発光チップCa1およびCb1の動作を中心に説明する。
【0110】
図13において、時刻aから時刻yへとアルファベット順に時刻が経過するとする。発光チップ群#aに属する発光チップCa1の発光サイリスタL1は、時刻cから時刻oの期間Ta(1)において点灯制御される。発光チップCa1の発光サイリスタL2は、時刻oから時刻uの期間Ta(2)において点灯制御される。発光チップCa1の発光サイリスタL3は、時刻uから時刻wの期間Ta(3)において点灯制御される。発光チップCa1の発光サイリスタL4は、時刻wから時刻yの期間Ta(4)において点灯制御される。以下、同様にして番号が5以上の発光サイリスタLが点灯制御される。
一方、発光チップ群#bの発光チップCb1の発光サイリスタL1は、時刻hから時刻rの期間Tb(1)において点灯制御される。発光チップCb1の発光サイリスタL2は、時刻rから時刻vの期間Tb(2)において点灯制御される。発光チップCb1の発光サイリスタL3は、時刻vから時刻xの期間Tb(3)において点灯制御される。以下、同様にして番号が4以上の発光サイリスタLが点灯制御される。
【0111】
本実施の形態では、期間Ta(1)、Ta(2)、Ta(3)、…および期間Tb(1)、Tb(2)、Tb(3)、…は同じ長さの期間とし、それぞれを区別しないときは期間Tと表記する。
そして、発光チップ群#aに属する発光チップCa(発光チップCa1〜Ca20)を制御する期間Ta(1)、Ta(2)、Ta(3)、…と、発光チップ群#bに属する発光チップCb(発光チップCb1〜Cb20)を制御する期間Tb(1)、Tb(2)、Tb(3)、…とは、期間Tの半分の長さ(位相でいうと180°)ずれているとする。すなわち、期間Tb(1)は、期間Ta(1)が開始したのち、期間Tの1/2の期間が経過したときに開始する。
したがって、以下では、発光チップ群#aに属する発光チップCa1を制御する期間Ta(1)、Ta(2)、Ta(3)、…について説明する。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Tの長さを可変としてもよい。
【0112】
期間Ta(1)、Ta(2)、Ta(3)、…における信号波形は、画像データによって変化する書込信号φW(φW1〜φW20)を除いて、同じ波形の繰り返しである。
なお、時刻aから時刻cまでの期間は、発光チップCa1(C)が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
【0113】
期間Ta(1)および期間Ta(2)において、第1転送信号φ1a、第2転送信号φ2aの信号波形を説明する。なお、第1転送信号φ1a、第2転送信号φ2aは、発光チップ群#aに属する発光チップCaに共通に送信される。
第1転送信号φ1aは、期間Ta(1)の開始時刻cで「L」(−3.3V)であって、時刻mで「L」(−3.3V)から「H」に移行し、期間Ta(1)の終了時刻o(期間Ta(2)の開始時刻o)で「H」を維持している。そして、時刻sで「H」から「L」に移行し、期間Ta(2)の終了時刻uで「L」を維持している。
第2転送信号φ2aは、期間Ta(1)の開始時刻cで「H」(0V)であって、時刻lで「H」から「L」(−3.3V)に移行し、期間Ta(1)の終了時刻o(期間Ta(2)の開始時刻o)で「L」を維持している。そして、時刻tで「L」から「H」(0V)に移行し、期間Ta(2)の終了時刻uで「H」を維持している。
【0114】
ここで、第1転送信号φ1aと第2転送信号φ2aとを比較すると、期間Ta(1)における第1転送信号φ1aの波形が、期間Ta(2)における第2転送信号φ2aの波形になっている。そして、期間Ta(1)における第2転送信号φ2aの波形が、期間Ta(2)における第1転送信号φ1aの波形になっている。
すなわち、第1転送信号φ1aと第2転送信号φ2aとは期間Tの2倍の期間(2T)を単位として繰り返す信号波形である。そして、時刻lから時刻mまでの期間のように、共に「L」(−3.3V)となる期間を挟んで、交互に「H」(0V)と「L」(−3.3V)とを繰り返している。そして、時刻aから時刻bまでの期間を除いて、第1転送信号φ1と第2転送信号φ2とは、同時に「H」(0V)となる期間を有さない。
第1転送信号φ1aと第2転送信号φ2aとの一組の転送信号により、図6に示した発光チップCa1の転送サイリスタTが、後述するように、順番にオン状態になって、点灯または非点灯の制御対象である(点灯制御する)発光サイリスタLを指定する。
なお、発光チップ群#bに属する発光チップCbに共通に送信される第1転送信号φ1bおよび第2転送信号φ2bは、前述したように、それぞれ第1転送信号φ1aおよび第2転送信号φ2aを期間Tの1/2の期間、時間軸上で後ろにずれている。第1転送信号φ1aおよび第2転送信号φ2a、第1転送信号φ1bおよび第2転送信号φ2bの周期が2Tであるので、第1転送信号φ1aおよび第2転送信号φ2aと第1転送信号φ1bおよび第2転送信号φ2bとは、位相としては90°ずれていることになる。
【0115】
期間Ta(1)において、点灯信号φIaを説明する。点灯信号φIaは、発光チップ群#aに属する発光チップCaに共通に送信される。
点灯信号φIaは、期間Ta(1)の開始時刻cで、「H」(0V)から「L」(−3.3V)に移行し、時刻nにおいて、「L」から「H」に移行する。そして、期間Ta(1)の終了時刻oにおいて「H」を維持する。そして、点灯信号φIaは、期間Ta(1)における信号波形が、期間Ta(2)、Ta(3)、Ta(4)、…において繰り返す。
点灯信号φIaは、後述するように発光サイリスタLに点灯(発光)のための電流を供給する信号である。
なお、発光チップ群#bに属する発光チップCbに共通に送信される点灯信号φIbは、前述したように、点灯信号φIaを期間Tの1/2の期間、時間軸上で後ろにずれている。すなわち、点灯信号φIaおよびφIbは周期がTであるので、位相としては180°ずれていることになる。
【0116】
期間Ta(1)において、許可信号φEを説明する。許可信号φEは、発光チップ群#a、#bに関わらず、すべての発光チップCa(発光チップCa1〜Ca20)および発光チップCb(発光チップCb1〜Cb20)に共通に送信される。
許可信号φEは、期間Ta(1)の開始時刻cで「H」(0V)であって、時刻dで「H」(0V)から「E1」(−3.3V)に移行し、時刻iにおいて「E2」(−5.3V)に移行する。そして、期間Ta(1)の終了時刻o(期間Ta(2)の開始時刻o)で「E2」(−5.3V)から「H」(0V)に移行する。
この期間Ta(1)における許可信号φEは、図12に示した時刻t1から時刻t8の波形に当たる。そして、許可信号φEは、期間Ta(1)における信号波形が、期間Ta(2)、Ta(3)、Ta(4)、…において繰り返す。
許可信号φEは、後に詳述するように、発光チップCaおよび発光チップCbが点灯することを許可(イネーブル)する信号である。
【0117】
次に、期間Ta(1)において、書込信号φW1を説明する。書込信号φW1は、発光チップ組#1を構成する発光チップCa1およびCb1に共通に送信される。
書込信号φW1は、期間Ta(1)の開始時刻cで「H」(0V)であって、時刻eで「H」から「L」(−3.3V)に移行し、時刻fで「L」から「H」に移行する。さらに、時刻jで「H」から「L」に移行し、時刻kで「L」から「H」に移行する。そして、期間Ta(1)の終了時刻oにおいて、「H」を維持している。
すなわち、書込信号φW1は、期間Ta(1)において、「L」になる期間を2つ有している。
そして、書込信号φW1と許可信号φEとの関係を見ると、期間Ta(1)において、書込信号φW1が初めに「L」となる期間(時刻eから時刻f)は、許可信号φEが「E1」(−3.3V)である時刻dから時刻iまでの期間に含まれる。期間Ta(1)において、書込信号φW1が後に「L」となる期間(時刻jから時刻k)は、許可信号φEが「E2」(−5.3V)である時刻iから時刻oまでの期間に含まれる。
そして、期間Ta(1)において、書込信号φW1が初めに「L」となる期間(時刻eから時刻f)は、時刻cから時刻oまでの期間Ta(1)に含まれ、書込信号φW1が後に「L」となる期間(時刻jから時刻k)は、時刻hから時刻rまでの期間Tb(1)に含まれる。
【0118】
後述するように、書込信号φW1が初めに「L」となる期間(時刻eから時刻f)は、発光チップ群#aに属する発光チップCa1の発光サイリスタL1を点灯(発光)させるための信号である。書込信号φW1が後に「L」となる期間(時刻jから時刻k)は、発光チップ群#bの発光チップCb1の発光サイリスタL1を点灯(発光)させるための信号である。
【0119】
では、図4、図6、図8、図10、図11、図12を参照しつつ、図13に示したタイミングチャートにしたがって、発光装置65の動作を説明する。
(1)時刻a
発光装置65に基準電位Vsubおよび電源電位Vgaの供給を開始した時刻aでの状態(初期状態)について説明する。
<発光装置65>
図13に示したタイミングチャートの時刻aにおいて、電源ライン200aは「H」(0V)の基準電位Vsubに設定され、電源ライン200bは「L」(−3.3V)の電源電位Vgaに設定される(図4参照)。よって、すべての発光チップCaおよび発光チップCbのそれぞれのVsub端子は「H」に設定され、それぞれのVga端子は「L」に設定される(図6および図8参照)。
【0120】
そして、信号発生回路110の転送信号発生部120aは第1転送信号φ1a、第2転送信号φ2aをそれぞれ「H」に、転送信号発生部120bは第1転送信号φ1b、第2転送信号φ2bをそれぞれ「H」に設定する。すると、第1転送信号ライン201a、201bおよび第2転送信号ライン202a、202bが「H」になる(図4参照)。これにより、発光チップCaおよび発光チップCbのそれぞれのφ1端子およびφ2端子が「H」になる。電流制限抵抗R1を介してφ1端子に接続されている第1転送信号線72の電位も「H」になり、電流制限抵抗R2を介してφ1端子に接続されている第2転送信号線73も「H」になる(図6、図8参照)。
【0121】
さらに、信号発生回路110の許可信号発生部130は許可信号φEを「H」に設定する。すると、許可信号ライン203が「H」になる(図4参照)。これにより、発光チップCaおよび発光チップCbのφE端子が「H」になる(図6、図8参照)。
さらにまた、信号発生回路110の点灯信号発生部140aは点灯信号φIaを「H」に、点灯信号発生部140bは点灯信号φIbを「H」に設定する。すると、点灯信号ライン204a、204bが「H」になる(図4参照)。これにより、発光チップCaおよび発光チップCbのφI端子が「H」になる。φI端子に接続されている点灯信号線75も「H」になる(図6、図8参照)。
【0122】
信号発生回路110の書込信号発生部150は書込信号φW1〜φW20を「H」に設定する。すると、書込信号ライン205〜224が「H」になる(図4参照)。これにより、発光チップCaおよび発光チップCbのφW端子が「H」になる(図6、図8参照)。
なお、図13および以下における説明では、各端子の電位がステップ状に変化するとしているが、各端子の電位は徐々に変化する。よって、電位変化の間であっても、下記に示す条件が満たされれば、サイリスタは、ターンオンおよびターンオフなどの状態の変化を生じる。
【0123】
次に、発光チップCaおよび発光チップCbの動作を、発光チップ組#1に属する発光チップCa1とCb1とを中心に説明する。
<発光チップCa1>
φE端子およびφW端子が「H」であるので、図10(b)に示したように、書込信号線74の電位(図10(a)のφWL(Ca))は「H」(0V)になっている。
転送サイリスタT、書込サイリスタMおよび発光サイリスタLのアノード端子はVsub端子に接続されているので、「H」に設定される。
奇数番号の転送サイリスタT1、T3、T5、…のそれぞれのカソード端子は、第1転送信号線72に接続され、「H」に設定されている。偶数番号の転送サイリスタT2、T4、T6、…のそれぞれのカソード端子は、第2転送信号線73に接続され、「H」に設定されている。よって、転送サイリスタTのアノード端子およびカソード端子はともに「H」となり、転送サイリスタTはオフ状態にある。
【0124】
同様に、書込サイリスタMのカソード端子は、書込信号線74に接続され、前述したように、「H」に設定されている。よって、書込サイリスタMのアノード端子およびカソード端子はともに「H」となり、書込サイリスタMはオフ状態にある。
さらに、発光サイリスタLのカソード端子は、点灯信号線75に接続され、「H」に設定されている。よって、発光サイリスタLのアノード端子およびカソード端子はともに「H」となり、発光サイリスタLはオフ状態にある。
【0125】
転送サイリスタTのゲート端子Gtは、電源線抵抗Rgxを介して電源線71に接続されている。電源線71は「L」(−3.3V)の電源電位Vgaに設定されている。よって、後述するゲート端子Gt1およびGt2を除いて、ゲート端子Gtの電位は「L」(−3.3V)になっている。
そして、書込サイリスタMのゲート端子Gmは、電源線抵抗Rgyを介して電源線71に接続されている。よって、後述するゲート端子Gm1を除いて、ゲート端子Gmの電位は「L」になっている。
さらに、発光サイリスタLのゲート端子Glは、電源線抵抗Rgzを介して電源線71に接続されている。よって、ゲート端子Glの電位は「L」になっている。
以上のことから、後述する転送サイリスタT1、T2、書込サイリスタM1を除いて、転送サイリスタT、書込サイリスタMおよび発光サイリスタLのしきい電圧はそれぞれのゲート端子Gt、Gm、Glの電位(「L」(−3.3V))からpn接合の拡散電位Vd(1.5V)を引いた値(−4.8V)となっている。
【0126】
図6中の転送サイリスタ列の一端のゲート端子Gt1は、前述したように、スタートダイオードDx0のカソード端子に接続されている。そして、スタートダイオードDx0のアノード端子は、第2転送信号線73に接続されている。第2転送信号線73は「H」に設定されている。すると、スタートダイオードDx0は、そのカソード端子が「L」でそのアノード端子が「H」となって、順バイアスされている。これにより、スタートダイオードDx0のカソード端子(ゲート端子Gt1)は、スタートダイオードDx0のアノード端子の「H」(0V)からスタートダイオードDx0の拡散電位Vd(1.5V)を引いた値(−1.5V)になる。よって、転送サイリスタT1のしきい電圧は、ゲート端子Gt1の電位(−1.5V)から拡散電位Vd(1.5V)を引いた−3Vとなる。
【0127】
そして、転送サイリスタT1に隣接する転送サイリスタT2のゲート端子Gt2は、ゲート端子Gt1に結合ダイオードDx1を介して接続されている。転送サイリスタT2のゲート端子Gt2の電位は、ゲート端子Gt1の電位(−1.5V)から結合ダイオードDx1の拡散電位Vd(1.5V)を引いた−3Vになる。よって、転送サイリスタT2のしきい電圧は−4.5Vになる。
なお、番号が3以上の転送サイリスタTのしきい電圧は、前述したように−4.8Vである。
【0128】
一方、書込サイリスタM1のゲート端子Gm1はゲート端子Gt1に接続ダイオードDy1を介して接続されているため、書込サイリスタM1のゲート端子Gm1の電位は、ゲート端子Gt1の電位(−1.5V)から接続ダイオードDy1の拡散電位Vd(1.5V)を引いた−3Vになる。よって、書込サイリスタM1のしきい電圧は−4.5Vになる。
なお、番号が2以上の書込サイリスタMのしきい電圧は、前述したように−4.8Vである。
また、発光サイリスタLのしきい電圧は、前述したように−4.8Vである。
【0129】
<発光チップCb1>
φE端子およびφW端子の電位が「H」(0V)であるので、図11(a)および(b)において説明したように、許可サイリスタSbがターンオンしてオン状態になる。これにより、許可サイリスタSbのゲート端子Gsbの電位は「H」(0V)が維持されている。そして、書込信号線74の電位(図11(a)のφWL(Cb))は「H」(0V)になっている。許可サイリスタSbは、電源電位Vga(「L」(−3.3V))が印加されている間、オン状態を維持する。よって、以下において、許可サイリスタSbがオン状態にあることを記載しない。
なお、発光チップCb1においても、転送サイリスタT,書込サイリスタM、発光サイリスタLの状態は、発光チップCa1と同じであるので、説明を省略する。
【0130】
(2)時刻b
図13に示す時刻bにおいて、発光チップ群#aに送信される第1転送信号φ1aが、「H」(0V)から「L」(−3.3V)に移行する。これにより発光装置65は動作状態に入る。
<発光チップCa1>
しきい電圧が−3Vである転送サイリスタT1がターンオンする。しかし、転送サイリスタT3以降の奇数番号の転送サイリスタTは、しきい電圧が−4.8Vであるので、オン状態に移行できない。一方、しきい電圧が−4.5Vである転送サイリスタT2は、第2転送信号φ2aが「H」(0V)であるので、ターンオンできない。
【0131】
転送サイリスタT1がターンオンすると、ゲート端子Gt1の電位は、アノード端子の「H」(0V)になる。そして、転送サイリスタT1のカソード端子(図6の第1転送信号線72)の電位は−1.7Vになる。すると、カソード端子(ゲート端子Gt2)が−3Vであった結合ダイオードDx1は、そのアノード端子(ゲート端子Gt1)が「H」(0V)になるので、順バイアスである。よって、結合ダイオードDx1のカソード端子(ゲート端子Gt2)の電位は、そのアノード端子(ゲート端子Gt1)の「H」(0V)から拡散電位Vd(1.5V)を引いた−1.5Vになる。これにより、転送サイリスタT2のしきい電圧は−3Vになる。
転送サイリスタT2のゲート端子Gt2に結合ダイオードDx2を介して接続されたゲート端子Gt3の電位は−3Vになる。これにより、転送サイリスタT3のしきい電圧は−4.5Vになる。番号が4以上の転送サイリスタTは、ゲート端子Gtの電位が「L」の電源電位Vgaであるので、しきい電圧は−4.8Vが維持される。
【0132】
一方、転送サイリスタT1がターンオンして、接続ダイオードDy1のアノード端子(ゲート端子Gt1)の電位が「H」(0V)となる。すると、カソード端子(ゲート端子Gm1)が−3Vであった接続ダイオードDy1は、順バイアスである。よって、接続ダイオードDy1のカソード端子(ゲート端子Gm1)の電位は、アノード端子(ゲート端子Gt1)の電位(0V)からpn接合の拡散電位Vd(1.5V)を引いた−1.5Vになる。これにより、書込サイリスタM1のしきい電圧は−3Vになる。
なお、書込サイリスタM2のゲート端子Gm2の電位は−3Vになり、書込サイリスタM2のしきい電圧は−4.5Vになる。番号が3以上の書込サイリスタMは、−4.8Vのしきい電圧が維持される。
しかし、書込信号線74の電位は「H」(0V)であるので、いずれの書込サイリスタMもオン状態に移行しない。
【0133】
接続ダイオードDy1のカソード端子(ゲート端子Gm1)は接続ダイオードDz1のアノード端子(ゲート端子Gm1)である。よって、接続ダイオードDz1のアノード端子(ゲート端子Gm1)の電位が−1.5Vになる。すると、接続ダイオードDz1は、カソード端子(ゲート端子Gl1)の電位が−3.3Vであったので、順バイアスである。よって、接続ダイオードDz1のカソード端子(ゲート端子Gl1)の電位は、そのアノード端子(ゲート端子Gm1)の電位(−1.5V)からpn接合の拡散電位Vd(1.5V)を引いた−3Vになる。これにより、発光サイリスタL1のしきい電圧は−4.5Vになる。
一方、ゲート端子Gm2の電位が−3Vになっても、発光サイリスタL2はしきい電圧−4.8Vが維持される。番号が3以上の発光サイリスタLは、同様に、しきい電圧−4.8Vが維持される。
そして、点灯信号線75が「H」であるので、いずれの発光サイリスタLもオン状態に移行しない。
【0134】
すなわち、時刻bにおいて、転送サイリスタT1がターンオンする。そして、時刻bの直後(ここでは、時刻bにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときをいう。)において、転送サイリスタT1がオン状態にある。他の転送サイリスタT、すべての書込サイリスタMおよび発光サイリスタLはオフ状態にある。
【0135】
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号は変化しないので、発光チップCb1は時刻aでの状態(初期状態)が維持されている。
【0136】
以上説明したように、サイリスタ(転送サイリスタT、書込サイリスタM、発光サイリスタL)のゲート端子(ゲート端子Gt、Gm、Gl)はダイオード(結合ダイオードDx、接続ダイオードDy、Dz)によって相互に接続されている。よって、ゲート端子の電位が変化すると、電位が変化したゲート端子に、順バイアスのダイオードを介して接続されたゲート端子の電位が変化する。そして、変化したゲート端子を有するサイリスタのしきい電圧が変化する。そして、しきい電圧が「L」より高くなると、サイリスタがターンオンする。
【0137】
さらに具体的に説明する。電位が「H」(0V)になったゲート端子と、順バイアスのダイオード1個で接続されたゲート端子の電位は−1.5Vになり、そのゲート端子を有するサイリスタのしきい電圧は−3Vになる。このしきい電圧は「L」(−3.3V)より高い(絶対値が小さい負の値)ので、サイリスタがターンオンする。
一方、電位が「H」(0V)になったゲート端子と、順バイアスのダイオード2個で接続されたゲート端子の電位は−3Vになり、そのゲート端子を有するサイリスタのしきい電圧は−4.5Vになる。このしきい電圧は「L」(−3.3V)より低い(絶対値が大きい負の値)ため、サイリスタはターンオンできず、オフ状態を維持する。
以下では、ターンオンできるようにしきい電圧が変化するサイリスタ(転送サイリスタT、書込サイリスタM、発光サイリスタL)を中心に説明し、他の変化については説明を省略する。
【0138】
(3)時刻c
時刻cにおいて、発光チップ群#aに属する発光チップCaに送信される点灯信号φIaが「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
点灯信号線75が「L」(−3.3V)になっても、発光サイリスタL1のしきい電圧は−4.5V、番号が2以上の発光サイリスタLのしきい電圧は−4.8Vであるので、いずれの発光サイリスタLもターンオンしない。
よって、時刻cの直後においては、転送サイリスタT1がオン状態にある。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに属する発光チップCbに送信される信号は変化しないので、発光チップCb1は時刻aでの状態(初期状態)が維持されている。
【0139】
(4)時刻d
時刻dにおいて、発光チップCaおよび発光チップCbに共通に送信される許可信号φEが、「H」(0V)から「E1」(−3.3V)に移行する。
<発光チップCa1>
許可信号φEが「E1」(−3.3V)に移行するので、発光チップCa1のφE端子の電位(φE)が−3.3Vとなる。一方、書込信号φW1は「H」(0V)であるので、発光チップCa1のφW端子の電位(φW)は0Vである。すると、図10(b)に示したように、書込信号線74の電位(図10(a)のφWL(Ca))は、−1.7Vとなる。
このとき、書込サイリスタM1はしきい電圧が−3V、書込サイリスタM2はしきい電圧が−4.5V、番号が3以上の書込サイリスタMはしきい電圧が−4.8Vであるので、いずれの書込サイリスタMもターンオンできない。
よって、時刻dの直後において、転送サイリスタT1がオン状態にある。
【0140】
<発光チップCb1>
発光チップCb1のφE端子の電位(φE)が−3.3Vとなる。一方、書込信号φW2は「H」(0V)であるので、発光チップCb1のφW端子の電位(φW)は0Vである。すると、図11(b)に示したように、書込信号線74の電位(図11(a)のφWL(Cb))は、−0.6Vとなる。
このとき、書込サイリスタM1はしきい電圧が−4.5V、番号が2以上の書込サイリスタMはしきい電圧が−4.8Vであるので、いずれの書込サイリスタMもターンオンできない。
【0141】
(5)時刻e
時刻eにおいて、発光チップ群#aに属する発光チップCa1と発光チップ群#bに属する発光チップCb1とが構成する発光チップ組#1に送信される書込信号φW1が、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
許可信号φEは、時刻dにおいて、「E1」(−3.3V)に移行している。よって、発光チップCa1のφE端子の電位(φE)が−3.3V、φW端子の電位(φW)が−3.3Vになる。すると、図10(b)に示したように、書込信号線74の電位(図10(a)のφWL(Ca))は、−3.3Vとなる。
すると、しきい電圧が−3Vである書込サイリスタM1がターンオンする。一方、書込サイリスタM2は、しきい電圧が−4.5V、番号が3以上の書込サイリスタMは、しきい電圧が−4.8Vであるので、ターンオンできない。
【0142】
書込サイリスタM1がターンオンすると、ゲート端子Gm1は「H」(0V)になる。そして、書込信号線74の電位(図10(a)のφWL(Ca))は、−3.3Vから−1.7Vになる。
【0143】
これにより、接続ダイオードDz1は、そのアノード端子(ゲート端子Gm1)が「H」(0V)となる。すると、接続ダイオードDz1は、カソード端子(ゲート端子Gt1)が−3Vであったので、順バイアスである。よって、接続ダイオードDz1のカソード端子(ゲート端子Gl1)は、−1.5Vになり、発光サイリスタL1のしきい電圧は−3Vになる。
なお、番号が2以上の発光サイリスタLのしきい電圧は−4.8Vが維持されている。
【0144】
点灯信号線75は、時刻cにおいて「L」(−3.3V)に移行している。すると、書込信号φW1の「H」(0V)から「L」(−3.3V)への移行するタイミング(時刻e)において、発光サイリスタL1がターンオンして、点灯(発光)する。なお、番号が2以上の発光サイリスタLはしきい電圧が−4.8Vであるので、ターンオンできない。
よって、時刻eの直後においては、転送サイリスタT1、書込サイリスタM1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
【0145】
<発光チップCb1>
発光チップCb1のφE端子の電位(φE)が−3.3V、φW端子の電位(φW)が−3.3Vになる。すると、図11(b)に示したように、書込信号線74の電位(図11(a)のφWL(Cb))は、−2.5Vとなる。
書込サイリスタM1は、しきい電圧が−4.5V、番号が2以上の書込サイリスタMは、しきい電圧が−4.8Vであるので、いずれの書込サイリスタMもターンオンできない。
【0146】
(6)時刻f
時刻fにおいて、発光チップ群#aに属する発光チップCa1と発光チップ群#bに属する発光チップCb1とが構成する発光チップ組#1に送信される書込信号φW1が、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
発光チップCa1のφE端子の電位(φE)が−3.3V、φW端子の電位(φW)が0Vになる。すると、図10(b)に示したように、書込信号線74の電位(図10(a)のφWL(Ca))は、−1.7Vとなる。
書込信号線74に接続された書込サイリスタM1はオン状態になっている。書込サイリスタM1のオン状態を維持するための書込信号線74の電位(図10(a)のφWL(Ca))は、−1.7Vより低ければよい(≦−1.7V)。よって、書込サイリスタM1は引き続きオン状態を維持する。
よって、時刻fの直後においては、転送サイリスタT1、書込サイリスタM1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
【0147】
<発光チップCb1>
発光チップCb1のφE端子の電位(φE)が−3.3V、φW端子の電位(φW)が0Vになる。すると、図11(b)に示したように、書込信号線74の電位(図11(a)のφWL(Cb))は、−0.6Vとなる。
【0148】
(7)時刻g
時刻gにおいて、発光チップ群#bに送信される第1転送信号φ1bが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
発光チップ群#aに属する発光チップCa1に送信される信号には変化がないので、時刻fの直後の状態が維持される。
<発光チップCb1>
発光チップCb1の動作は、時刻bにおける発光チップCa1の動作と同様である。すなわち、転送サイリスタT1がターンオンする。これにより、第1転送信号線72の電位が−1.7Vになる。さらに、転送サイリスタT2のしきい電圧が−3V、書込サイリスタM1のしきい電圧が−3Vになる。
つまり、発光チップCb1は、発光チップCa1の動作を時間軸上で期間Tの1/2の期間ずれたタイミング(位相が180°ずれた関係)で動作する。
時刻gの直後においては、転送サイリスタT1、許可サイリスタSbがオン状態にある。
【0149】
(8)時刻h
時刻hにおいて、発光チップ群#bに送信される点灯信号φIbが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
発光チップ群#aに属する発光チップCa1に送信される信号に変化がないので、時刻fの直後の状態が維持される。
<発光チップCb1>
発光チップCb1の動作は、時刻cにおける発光チップCa1の動作と同様であるので、詳細な説明を省略する。
時刻hの直後においては、転送サイリスタT1がオン状態にある。
ここでは、時刻cと時刻hとで、期間Tの1/2の期間ずれている。
【0150】
(9)時刻i
時刻iにおいて、発光チップCaおよび発光チップCbに共通に送信される許可信号φEが、「E1」(−3.3V)から「E2」(−5.3V)に移行する。
<発光チップCa1>
許可信号φEが「E2」(−5.3V)であるので、発光チップCa1のφE端子の電位(φE)が−5.3Vとなる。すると、前述したように、許可サイリスタSaがターンオンして、オン状態になる。一方、書込信号φW1は「H」(0V)であるので、発光チップCa1のφW端子の電位(φW)は0Vである。すると、図10(b)に示したように、書込信号線74の電位(図10(a)のφWL(Ca))は、−0.6Vとなる。
書込信号線74の電位(図10(a)のφWL(Ca))が−0.6Vになると、書込サイリスタM1はもはやオン状態を維持することができず、ターンオフする。なお、転送サイリスタT1がオン状態にあることから、書込サイリスタM1のしきい電圧は−3Vである。
しかし、オン状態の発光サイリスタL1は、点灯信号φIaが「L」(−3.3V)であるので、オン状態を維持する。
よって、時刻iの直後においては、転送サイリスタT1、許可サイリスタSaがオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
【0151】
<発光チップCb1>
許可信号φEが「E2」(−5.3V)であるので、発光チップCb1のφE端子の電位(φE)が−5.3Vとなる。一方、書込信号φW2は「H」(0V)であるので、発光チップCb1のφW端子の電位(φW)は0Vである。すると、図11(b)に示したように、書込信号線74の電位(図11(a)のφWL(Cb))は、−1.5Vとなる。
しかし、このとき、書込サイリスタM1はしきい電圧が−3V、書込サイリスタM2はしきい電圧が−4.5V、番号が3以上の書込サイリスタMはしきい電圧が−4.8Vであるので、いずれの書込サイリスタMもターンオンできない。
時刻iの直後においては、転送サイリスタT1がオン状態にある。
【0152】
(10)時刻j
時刻jにおいて、発光チップ群#aに属する発光チップCa1と発光チップ群#bに属する発光チップCb1とが構成する発光チップ組#1に送信される書込信号φW1が、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
許可信号φEが「E2」(−5.3V)であるので、発光チップCa1のφE端子の電位(φE)は−5.3Vである。一方、書込信号φW1が「L」(−3.3V)であるので、発光チップCa1のφW端子の電位(φW)は−3.3Vである。すると、図10(b)に示したように、書込信号線74の電位(図10(a)のφWL(Ca))は、時刻iでの−0.6Vから−2.2Vに移行する。
このとき、書込サイリスタM1のしきい電圧は−3V、書込サイリスタM2のしきい電圧は−4.5V、番号が3以上の書込サイリスタMのしきい電圧は−4.8Vであるので、いずれの書込サイリスタMもターンオンしない。
よって、時刻jの直後においては、転送サイリスタT1、許可サイリスタSaがオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
【0153】
<発光チップCb1>
許可信号φEが「E2」(−5.3V)であるので、発光チップCb1のφE端子の電位(φE)は−5.3Vである。一方、書込信号φW1が「L」(−3.3V)であるので、発光チップCb1のφW端子の電位(φW)は−3.3Vである。すると、図11(b)に示したように、書込信号線74の電位(図11(a)のφWL(Cb))は、時刻iでの−1.5Vから−3.3Vに移行する。
すると、しきい電圧が−3Vである書込サイリスタM1がターンオンする。一方、書込サイリスタM2は、しきい電圧は−4.5V、番号が3以上の書込サイリスタMは、しきい電圧は−4.8Vであるので、ターンオンできない。
【0154】
書込サイリスタM1がターンオンすると、ゲート端子Gm1は「H」(0V)になる。そして、書込信号線74の電位(図11(a)のφWL(Cb))は、−3.3Vから−1.7Vになる。
【0155】
これにより、接続ダイオードDz1は、そのアノード端子(ゲート端子Gm1)が「H」(0V)となる。すると、接続ダイオードDz1は、カソード端子(ゲート端子Gt1)が−3Vであったので、順バイアスである。よって、接続ダイオードDz1のカソード端子(ゲート端子Gl1)は、−1.5Vになり、発光サイリスタL1のしきい電圧は−3Vになる。
なお、番号が2以上の発光サイリスタLのしきい電圧は−4.8Vが維持されている。
【0156】
点灯信号線75は、時刻hにおいて「L」(−3.3V)に移行している。すると、書込信号φW1の「H」(0V)から「L」(−3.3V)への移行するタイミング(時刻j)において、発光サイリスタL1がターンオンして、点灯(発光)する。なお、番号が2以上の発光サイリスタLはしきい電圧が−4.8Vであるので、ターンオンできない。
よって、時刻jの直後においては、転送サイリスタT1、書込サイリスタM1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
【0157】
(11)時刻k
時刻kにおいて、発光チップ群#aに属する発光チップCa1と発光チップ群#bに属する発光チップCb1とが構成する発光チップ組#1に送信される書込信号φW1が、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
発光チップCa1のφE端子の電位(φE)は−5.3Vになっている。一方、書込信号φW1が「H」(0V)になるので、発光チップCa1のφW端子の電位(φW)は0Vである。すると、図10(b)に示したように、書込信号線74の電位(図10(a)のφWL(Ca))は、時刻iでの−2.2Vから−0.6Vに移行する。
このとき、書込サイリスタM1のしきい電圧は−3V、書込サイリスタM2のしきい電圧は−4.5V、番号が3以上の書込サイリスタMのしきい電圧は−4.8Vであるので、いずれの書込サイリスタMもターンオンしない。
よって、時刻kの直後においては、転送サイリスタT1、許可サイリスタSaがオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
【0158】
<発光チップCb1>
発光チップCb1のφE端子の電位(φE)は−5.3Vとなっている。一方、書込信号φW1が「H」(0V)になるので、発光チップCb1のφW端子の電位(φW)は0Vである。すると、図11(b)に示したように、書込信号線74の電位(図11(a)のφWL(Cb))は、時刻jでの−3.3Vから−1.5Vに移行する。
書込信号線74に接続された書込サイリスタM1はオン状態になっている。書込サイリスタM1のオン状態を維持するための書込信号線74の電位(図11(a)のφWL(Cb))は、−1.7Vより低い(≦−1.7V)ことを要する。よって、書込サイリスタM1はオン状態を維持できず、ターンオフする。そして、転送サイリスタT1がオン状態であるので、書込サイリスタM1のしきい電圧は−3Vになる。
なお、書込サイリスタM1がターンオフしても、点灯信号φIbは「L」(−3.3V)を維持しているので、発光サイリスタL1はオン状態を維持する。
よって、時刻kの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
【0159】
(12)時刻l
時刻lにおいて、発光チップ群#aに送信される第2転送信号φ2aが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
しきい電圧が−3Vである転送サイリスタT2がターンオンする。しかし、番号が4以上の偶数番号の転送サイリスタTは、しきい電圧が−4.8Vであるので、ターンオンできない。
【0160】
転送サイリスタT2がターンオンすると、ゲート端子Gt2は「H」(0V)になる。すると、転送サイリスタT2のゲート端子Gt2に結合ダイオードDx2を介して接続されたゲート端子Gt3の電位は−1.5Vになる。これにより、転送サイリスタT3のしきい電圧は−3Vになる。
そして、第2転送信号線73(図6参照)の電位は−1.7Vになる。
【0161】
一方、転送サイリスタT2がターンオンしてゲート端子Gt2が「H」になると、接続ダイオードDy2を介して、ゲート端子Gm1の電位が−1.5Vになる。これにより、書込サイリスタM2のしきい電圧が−3Vになる。しかし、発光チップCa1のφE端子の電位(φE)は−5.3V、φW端子の電位(φW)は0Vであるので、図10(b)に示したように、書込信号線74の電位(図10(a)のφWL(Ca))は、−0.6Vである。よって、書込サイリスタM2はターンオンできない。
【0162】
さらに、接続ダイオードDz2を介して、ゲート端子Gl2の電位が−3Vになる。これにより、発光サイリスタL2のしきい電圧が−4.5Vになる。このとき、点灯信号線75の電位は、オン状態の発光サイリスタL1により−1.7Vとなっているので、発光サイリスタL2はターンオンしない。
【0163】
すなわち、時刻lにおいて、ターンオンできるのは転送サイリスタT2である。
そして、時刻lの直後においては、転送サイリスタT1、転送サイリスタT2、許可サイリスタSaがオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
【0164】
<発光チップCb1>
発光チップ群#bに属する発光チップCbに送信される信号に変化がないので、時刻kの直後の状態が維持される。
【0165】
(13)時刻m
時刻mにおいて、発光チップ群#aに属する発光チップCaに送信される第1転送信号φ1aが、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
オン状態にあった転送サイリスタT1は、カソード端子およびアノード端子がともに「H」となるので、ターンオフする。これにより、ゲート端子Gt1が「H」から「L」(−3.3V)に移行し、転送サイリスタT1のしきい電圧が−4.8Vになる。また、結合ダイオードDx1は、アノード端子(ゲート端子Gt1)が「L」となって、カソード端子(ゲート端子Gt2)が「H」であるので、逆バイアスになる。
同様に、接続ダイオードDy1も、アノード端子(ゲート端子Gt1)が「L」(−3.3V)となる。すると、接続ダイオードDy1は、カソード端子(ゲート端子Gm1)が−1.5Vであったので、逆バイアスになる。これにより、接続ダイオードDy1のカソード端子(ゲート端子Gm1)が「L」に移行し始める。
さらに、接続ダイオードDz1は、カソード端子(ゲート端子Gm1)が「L」に移行すると、オン状態にある発光サイリスタL1により、カソード端子(ゲート端子Gl1)が「H」であるので、逆バイアスになる。よって、書込サイリスタM1は、ゲート端子Gm1が「L」になって、しきい電圧が−4.8Vになる。
時刻mの直後においては、転送サイリスタT2、許可サイリスタSaがオン状態であって、発光サイリスタL1がオン状態で点灯(発光)している。
なお、「H」(0V)になったゲート端子に逆バイアスのダイオードで接続されたゲート端子には、「H」(0V)になった影響が及ばず、サイリスタのしきい電圧は高く(絶対値が小さい負または0の値に)ならない。
【0166】
<発光チップCb1>
発光チップ群#bに属する発光チップCb1に送信される信号に変化がないので、時刻kの状態が維持される。
【0167】
(14)時刻n
時刻nにおいて、発光チップ群#a属する発光チップCaに送信される点灯信号φIaが、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
点灯信号φIaが、「L」(−3.3V)から「H」(0V)に移行すると、オン状態にあった発光サイリスタL1は、カソード端子およびアノード端子がともに「H」となってターンオフし、消灯する(非点灯になる)。これにより、ゲート端子Gl1が「L」に向かって移行する。そして、発光サイリスタL1のしきい電圧は−4.8Vになる。
すなわち、発光チップCa1の発光サイリスタL1は、時刻eの書込信号φW1が「H」から「L」に移行するタイミングで点灯(発光)(ターンオン)し、時刻nの点灯信号φIaが「L」から「H」に移行するタイミングで消灯(ターンオフ)する。時刻eから時刻nまでの期間が、発光チップCa1の発光サイリスタL1の点灯(発光)期間に対応する。
時刻nの直後においては、転送サイリスタT2、許可サイリスタSaがオン状態になっている。
【0168】
<発光チップCb1>
発光チップ群#bに属する発光チップCb1に送信される信号に変化がないので、時刻kの状態が維持される。
【0169】
(15)時刻o
時刻oにおいて、発光チップCaおよび発光チップCbに共通に送信される許可信号φEが「E2」(−5.3V)から「H」(0V)に移行する。また、発光チップ群#aに属する発光チップCaに送信される点灯信号φIaが「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
許可信号φEが「E2」(−5.3V)から「H」(0V)に移行すると、発光チップCa1のφE端子の電位(φE)が0Vになる。一方、書込信号φW1は「H」(0V)となっているので、発光チップCa1のφW端子の電位(φW)は0Vである。前述したように、許可サイリスタSaがターンオフして、図10(b)に示したように、書込信号線74の電位(図10(a)のφWL(Ca))は、時刻nでの−0.6Vから0Vに移行する。しかし、いずれの書込サイリスタMもオフ状態であったので、状態の変化を生じない。
また、点灯信号φIaが「H」(0V)から「L」(−3.3V)に移行するが、発光サイリスタL1は、しきい電圧が−4.8V、発光サイリスタL2のしきい電圧は−4.5V、番号が3以上の発光サイリスタLのしきい電圧は−4.8Vであるので、いずれの発光サイリスタLも点灯しない。
よって、時刻oの直後においては、転送サイリスタT2がオン状態になっている。
なお、オン状態にあった発光サイリスタL1は、時刻nにおいてターンオフし、ゲート端子Gl1の電位が0Vから「L」(−3.3V)へと変化する。このとき、ゲート端子Gl1の電位が−1.8Vより高い値であるときに、点灯信号φIaを「H」(0V)から「L」(−3.3V)にすると、発光サイリスタL1が再度点灯することになる。よって、時刻nと時刻oとの間隔は、発光サイリスタL1のしきい電圧が−3.3Vより低くなるまでとすることが好ましい。
時刻oの直後においては、転送サイリスタT2がオン状態になっている。
【0170】
時刻oからは、発光チップCa1の発光サイリスタL2の点灯制御の期間Ta(2)に入る。
第1転送信号φ1aおよび第2転送信号φ2aは、期間Ta(1)およびTa(2)を周期として変化するため、これらの信号の波形は異なるが、発光チップCa1の動作は、時刻cから時刻oまでの期間Ta(1)の繰り返しとなる。よって、期間Ta(2)では、第1転送信号φ1a、第2転送信号φ2aおよびこれらに関連する転送サイリスタTの説明を除き、発光チップCa1の動作の説明を省略する。
【0171】
<発光チップCb1>
許可信号φEが「E2」(−5.3V)から「H」(0V)に移行すると、発光チップCb1のφE端子の電位(φE)は0Vになる。一方、書込信号φW1は「H」(0V)になっているので、発光チップCb1のφW端子の電位(φW)は0Vである。すると、図11(b)に示したように、書込信号線74の電位(図11(a)のφWL(Cb))は、時刻kでの−1.5Vから0Vに移行する。しかし、いずれの書込サイリスタMもオフ状態であったので、状態の変化を生じない。
よって、時刻oの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
【0172】
なお、時刻oにおいて、許可信号φEの「E2」(−5.3V)から「H」(0V)への移行と、点灯信号φIaの「H」(0V)から「L」(−3.3V)への移行とを並行して行っているが、いずれを先に行ってもよい。これは、許可信号φEを変化させても、発光チップCa1および発光チップCb1のいずれの書込サイリスタMもターンオンしないためであり、点灯信号φIaを変化させても、発光チップCa1のいずれの発光サイリスタLもターンオンしないためである。
【0173】
(16)時刻p
時刻pにおいて、時刻dでと同様に、発光チップCaおよび発光チップCbに共通に送信される許可信号φEが、「H」(0V)から「E1」(−3.3V)に移行する。
<発光チップCa1>
許可信号φEが「E1」(−3.3V)に移行するので、発光チップCa1のφE端子の電位(φE)が−3.3Vとなる。一方、書込信号φW1は「H」(0V)であるので、発光チップCa1のφW端子の電位(φW)は0Vである。すると、図10(b)に示したように、書込信号線74の電位(図10(a)のφWL(Ca))は、−1.7Vとなる。
このとき、書込サイリスタM1はしきい電圧が−4.8V、書込サイリスタM2はしきい電圧が−3V、書込サイリスタM3はしきい電圧が−4.5V、番号が4以上の書込サイリスタMはしきい電圧が−4.8Vであるので、いずれの書込サイリスタMもターンオンできない。
よって、時刻pの直後において、転送サイリスタT2がオン状態にある。
【0174】
<発光チップCb1>
発光チップCb1のφE端子の電位(φE)が−3.3Vとなる。一方、書込信号φW2は「H」(0V)であるので、発光チップCb1のφW端子の電位(φW)は0Vである。すると、図11(b)に示したように、書込信号線74の電位(図11(a)のφWL(Cb))は、−0.6Vとなる。
このとき、書込サイリスタM1はしきい電圧が−4.5V、番号が2以上の書込サイリスタMはしきい電圧が−4.8Vであるので、いずれの書込サイリスタMもターンオンできない。
よって、時刻pの直後において、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
【0175】
(17)時刻q
時刻qにおいて、発光チップ群#bに属する発光チップCbに送信される点灯信号φIbが、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
時刻gにおける状態と同様であって、時刻qの直後においては、転送サイリスタT2、書込サイリスタM2がオン状態にあって、発光サイリスタL2がオン状態で点灯(発光)している。
<発光チップCb1>
時刻nにおける発光チップCa1と同様に、点灯信号φIbが、「L」(−3.3V)から「H」(0V)に移行すると、オン状態にあった発光サイリスタL1は、カソード端子およびアノード端子がともに「H」となってオフ状態に移行し、消灯する。これにより、ゲート端子Gl1が「L」に向かって移行する。そして、発光サイリスタL1のしきい電圧は−4.8Vになる。
すなわち、発光チップCb1の発光サイリスタL1は、時刻jの書込信号φW1が「H」から「L」に移行するタイミングで点灯(発光)(ターンオン)し、時刻qの点灯信号φIbが「L」から「H」に移行するタイミングで消灯(ターンオフ)する。時刻kから時刻qまでの期間が、発光チップCb1の発光サイリスタL1の点灯(発光)期間に対応する。
時刻qの直後においては、転送サイリスタT2がオン状態になっている。
【0176】
(18)時刻r
時刻rにおいて、発光チップ群#bの発光サイリスタL1を制御する期間Tb(1)が終了する。
【0177】
(19)時刻s
時刻sにおいて、発光チップ群#aに属する発光チップCaに送信される第1転送信号φ1aが「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
しきい電圧が−3Vであった転送サイリスタT3がターンオンする。これにより、ゲート端子Gt3は「H」(0V)になる。これにより、書込サイリスタM3のしきい電圧がー3Vに、発光サイリスタL4のしきい電圧が−4.5Vになる。また、ゲート端子Gt4の電位は−1.5Vになる。これにより、転送サイリスタT4のしきい電圧は−3Vになる。
なお、時刻sの直後においては、転送サイリスタT2、T3、許可サイリスタSaがオン状態になっていて、発光サイリスタL2がオン状態で点灯(発光)している。
<発光チップCb1>
発光チップ群#bに属する発光チップCb1に送信される信号には変化がないので、状態の変化はない。
なお、時刻sの直後においては、転送サイリスタT2がオン状態であって、発光サイリスタL2がオン状態で点灯(発光)している。
【0178】
(20)時刻t
時刻tにおいて、発光チップ群#aに属する発光チップCa1へ送信される第2転送信号φ2aが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
オン状態にあった転送サイリスタT2は、カソード端子およびアノード端子がともに「H」となるので、ターンオフする。すると、転送サイリスタT2のゲート端子Gt2が「L」に移行する。そして、書込サイリスタM2のゲート端子Gm2および発光サイリスタL2のゲート端子Gl2も「H」に移行する。そして、転送サイリスタT2、書込サイリスタM2のしきい電圧が−4.8Vになる。
時刻tの直後においては、転送サイリスタT3がオン状態であって、発光サイリスタL2がオン状態で点灯(発光)している。
<発光チップCb1>
発光チップ群#bに属する発光チップCb1に送信される信号に変化がないので、状態の変化はない。
なお、時刻tの直後においては、転送サイリスタT2、書込サイリスタM2がオン状態であって、発光サイリスタL2がオン状態で点灯(発光)している。
【0179】
(21)その他
時刻uにおいて、発光チップ群#aに属する発光チップCaの発光サイリスタL2を制御する期間Ta(2)が終了する。時刻vにおいて、発光チップ群#bに属する発光チップCbの発光サイリスタL2を制御する期間Tb(2)が終了する。時刻wにおいて、発光チップ群#aに属する発光チップCaの発光サイリスタL3を制御する期間Ta(3)が終了する。時刻xにおいて、発光チップ群#bに属する発光チップCbの発光サイリスタL3を制御する期間Tb(3)が終了する。そして、時刻yにおいて、発光チップ群#aに属する発光チップCaの発光サイリスタL4を制御する期間Ta(4)が終了する。以下同様に、発光チップCaおよび発光チップCbのすべての発光サイリスタLの点灯制御を行う。
【0180】
以上説明した発光装置65の発光チップCaおよびCbの動作をまとめて説明する。
はじめに転送サイリスタTの動作を説明する。
第1の実施の形態における発光チップCaおよびCbでは、2相の転送信号(第1転送信号φ1および第2転送信号φ2)により、転送サイリスタTのオン状態を順に移行させている。
すなわち、2相の転送信号の内の一方の転送信号が「L」(−3.3V)になることにより、一方の転送信号がカソード端子に送信された転送サイリスタTがオン状態になり、そのゲート端子Gtが「H」(0V)になる。「H」(0V)になったゲート端子Gtと順バイアスの結合ダイオードDxで接続された隣接する転送サイリスタTのゲート端子Gtの電位が−1.5Vになる。これにより、隣接する転送サイリスタTは、しきい電圧が上昇(本実施の形態では、−4.5Vから−3V)し、他方の転送信号が「L」(−3.3V)となるタイミングでオン状態になる。
つまり、2相の転送信号(第1転送信号φ1および第2転送信号φ2)を、「L」(−3.3V)の期間が重なる(図13における時刻lから時刻mまでの期間)ように、位相をずらして送信することにより、転送サイリスタTを順次オン状態に設定する。
【0181】
そして、転送サイリスタTがオン状態になって、ゲート端子Gtが「H」(0V)になると、ゲート端子Gtに接続ダイオードDyを介して接続された書込サイリスタMのゲート端子Gmの電位が−1.5Vになり、書込サイリスタMのしきい電圧が−3Vとなる。
【0182】
そして、許可信号φEと書込信号φW(φW1〜φW20)との組み合わせによって、書込信号線74の電位が「L」(−3.3V)になると、書込サイリスタMがターンオンする。
【0183】
書込サイリスタMがオン状態になると、書込サイリスタMのゲート端子Gmが「H」(0V)になり、ゲート端子Gmに接続ダイオードDzを介して接続されたゲート端子Glの電位が−1.5Vになる。これにより、発光サイリスタLのしきい電圧が−3Vになる。
許可信号φEと書込信号φW(φW1〜φW20)との組み合わせによって、書込信号線74の電位が「L」(−3.3V)になる時刻の前に、点灯信号φI(φIaまたはφIb)を「L」(−3.3V)に設定すると、書込信号線74の電位が「L」(−3.3V)になるタイミング(時刻)において、発光サイリスタLがターンオンして、点灯(発光)する。
【0184】
このように、発光サイリスタLが点灯(発光)している点灯期間は、許可信号φEと書込信号φW(φW1〜φW20)との組み合わせによって、書込信号線74の電位が「L」(−3.3V)になるタイミング(時刻)から、点灯信号φI(φIaまたはφIb)が「L」から「H」になる時刻(図13における時刻eから時刻nまたは時刻jから時刻q)までとなる。
【0185】
一方、書込信号線74の電位が「L」(−3.3V)でない期間では、書込サイリスタMはターンオンせず、発光サイリスタLもターンオンしない。
【0186】
そして、本実施の形態では、許可信号φEが「E1」(−3.3V)であって、書込信号φW(φW1〜φW20)が「L」(−3.3V)であると、発光チップ群#aに属する発光チップCa1〜Ca20の発光サイリスタLが点灯する。一方、許可信号φEが「E2」(−5.3V)であって、書込信号φW(φW1〜φW20)が「L」(−3.3V)であると、発光チップ群#bに属する発光チップCbの発光サイリスタLが点灯する。
すなわち、許可信号φEの電位のレベルによって、発光チップ群が選択されて制御される。
【0187】
よって、本実施の形態では、許可信号φEに「E1」(−3.3V)の期間と、「E2」(−5.3V)の期間とを設けている。そして、発光チップ群#aに属する1つの発光チップCaと発光チップ群#bに属する1つの発光チップCbから構成される発光チップ組(#1〜#20)のそれぞれに共通に送信する書込信号φW(φW1〜φW20)に「L」の期間を2つ設けている(図13に示すφW1では、時刻eから時刻fまでの期間および時刻jから時刻kまでの期間)。すなわち、時間軸上の前の「L」の期間は発光チップ群#aに属する発光チップCaに対して、時間軸上の後の「L」の期間は発光チップ群#bに属する発光チップCbに対して、点灯の開始を設定する。
【0188】
そして、本実施の形態では、発光チップ群#aと発光チップ群#bとで、それぞれに送信する転送信号(第1転送信号φ1a、φ1bおよび第2転送信号φ2a、φ2b)および点灯信号φI(φIaおよびφIb)のタイミングをTの1/2の期間ずらしている。これにより、書込信号φW(φW1〜φW20)に設ける2つの「L」の期間が設定される期間の幅(マージン)が最大になるようにしている。
すなわち、書込信号φWに設ける2つの「L」の時刻は、それぞれ期間Taの前半の1/2の期間と後半の1/2の期間に設ければよいことになる。
【0189】
許可信号φEおよび書込信号φW(φW1〜φW20)は、組み合わせにより、書込信号線74の電位が「L」(−3.3V)となることにより、発光サイリスタLを点灯対象として選択される。
なお、書込信号線74の電位が「L」(−3.3V)となるとき、点灯させたい発光サイリスタLに点灯のための電流を供給する点灯信号φIaまたはφIbが「L」(−3.3V)になっている。
【0190】
次に、発光チップ組#2に属する発光チップCa2およびCb2の動作について説明する。前述したように、発光チップCa2は、発光チップCa1と並行に動作し、発光チップCa1と同様に動作する。発光チップCb2は、発光チップCb1と並行して動作し、発光チップCb1と同様に動作する。
そこで、発光チップ組#2に属する発光チップCa2およびCb2においては、発光サイリスタLのいくつかを点灯させない場合について説明する。
【0191】
前述したように、発光チップ組#2では、発光チップCa2の発光サイリスタL2、L3、L4を点灯させるとし、発光チップCb2の発光サイリスタL1、L3、L4を点灯させるとした。発光チップCa2の発光サイリスタL1および発光チップCb2の発光サイリスタL2は非点灯のままとした。
発光チップCa2の発光サイリスタL1を非点灯のままとする(点灯させない)ときは、発光チップ組#1の発光サイリスタL1を点灯させるために書込信号φW1を「L」にする時刻eから時刻fまでの期間において、書込信号φW2を「H」のままに維持する。
すなわち、許可信号φEが「E1」(−3.3V)であるので、発光チップCa2のφE端子の電位(φE)が−3.3Vである。一方、書込信号φW2が「H」(0V)であるので、発光チップCb1のφW端子の電位(φW)は0Vである。すると、図10(b)に示したように、書込信号線74の電位(図10(a)のφWL(Ca))は、−1.7Vとなる。書込サイリスタM1はしきい電圧が−3Vであるので、ターンオンしない。さらに、発光サイリスタL1もしきい電圧が−4.5Vのままであるので、ターンオンしない。
よって、発光チップCa2の発光サイリスタL1は非点灯のままとなる。
【0192】
発光チップCb2の発光サイリスタL2においても、同様に書込信号φW2を「H」のままに維持する。許可信号φEが「E2」(−5.3V)であるので、発光チップCb2のφE端子の電位(φE)が−5.3Vである。一方、書込信号φW2が「H」(0V)であるので、発光チップCb1のφW端子の電位(φW)は0Vである。すると、図11(b)に示したように、書込信号線74の電位(図11(a)のφWL(Cb))は、−1.5Vとなる。書込サイリスタM1はしきい電圧が−3Vであるので、ターンオンしない。さらに、発光サイリスタL1もしきい電圧が−4.5Vのままであるので、ターンオンしない。
よって、発光チップCa2の発光サイリスタL1は非点灯のままとなる。
【0193】
一方、発光サイリスタLの光量は、製造条件のばらつきなどにより、発光チップCaまたはCb間、発光サイリスタL間で異なることがある。このため、発光サイリスタLは、光量を補正(光量補正)して用いられる。光量補正の方法には、発光サイリスタLに流す電流を調整して行う方法と、発光サイリスタLの点灯期間を調整して行う方法とがある。
前述したように、発光サイリスタLの点灯期間は、書込信号線74の電位が「L」(−3.3V)となって発光サイリスタLがターンオンする時刻から、点灯信号φI(φIaまたはφIb)が「L」から「H」に移行して発光サイリスタLをターンオフ(消灯)する時刻までである。
【0194】
図13に示すように、発光チップCb1の発光サイリスタL1は、時刻jにおいて、書込信号φW1を「L」にすることにより、ターンオンし、点灯(発光)する。これに対し、発光チップCb2の発光サイリスタL1は、時刻jと時刻kの間の時刻において、書込信号φW1を「L」にすることにより、ターンオンし、点灯(発光)している。
すなわち、発光チップCb2の発光サイリスタL1の点灯期間は、発光チップCb1の発光サイリスタL1の点灯期間より短くなっている。
このように、書込信号φWを「L」に移行する時刻を調整することで、点灯期間を長く、または短くできる。
【0195】
以上説明したように、許可信号φEは、発光チップCaまたはCbが点灯することを許可する信号であって、書込信号φWは、発光チップCaまたはCbを点灯または非点灯に設定する信号である。
【0196】
[第2の実施の形態]
第2の実施の形態では、許可信号φEの信号の波形が、第1の実施の形態でと異なっている。
前述したように、発光チップCaに設けた許可サイリスタSaは、φE端子に「E2」(−5.3V)が送信されたときに、ターンオンして、オン状態になる。このオン状態の許可サイリスタSaは、φE端子が「L」(−3.3V)に移行しても、オン状態が維持される。すなわち、φW端子の電位(φW)が「H」(0V)または「L」(−3.3V)のいずれであっても、オン状態となって、もはや書込信号線74の電位(図10(a)のφWL(Ca))は「L」(−3.3V)になりえない。
よって、第1の実施の形態では、図13に示したように、時刻oにおいて、許可信号φEを「E2」(−5.3V)から「H」(0V)に移行させ、オン状態の許可サイリスタSaをターンオフしていた。
このため、許可信号φEを「E1」(−3.3V)から「E2」(−5.3)へと階段状に変化させ、発光チップ群#aの発光チップCaを先に、発光チップ群#bの発光チップCbを後に点灯制御するようにしていた。
【0197】
第2の実施の形態では、発光チップ群#bに属する発光チップCbを先に、発光チップ群#aに属する発光チップCaを後に点灯制御することができる。
図14は、第2の実施の形態における発光装置65の動作を説明するためのタイミングチャートである。
ここでは、発光チップ群#bに属する発光チップCbを先に点灯制御し、発光チップ群#aに属する発光チップCaを後に点灯制御している。
このため、第1転送信号φ1a、第2転送信号φ2a、点灯信号φIaと、第1転送信号φ1b、第2転送信号φ2b、点灯信号φIbとを入れ替えている。
そして、時刻dにおいて、許可信号φEは、「H」(0V)から「E2」(−5.3V)に移行し、時刻hにおいて、「E2」(−5.3V)から「H」(0V)に移行している。そして、時刻iにおいて、「H」(0V)から「E1」(−3.3V)に移行し、時刻oにおいて、「E1」(−3.3V)から「H」(0V)に移行している。
すなわち、許可信号φEは、「E1」(−3.3V)または「E2」(−5.3V)への移行後、「H」(0V)に移行している。オン状態の許可サイリスタSaは、「H」(0V)への移行により、ターンオフする。これにより、発光チップ群#bに属する発光チップCbを先に点灯制御し、発光チップ群#aに属する発光チップCaを後に点灯制御している。
【0198】
第2の実施の形態における発光装置65の動作は、第1の実施の形態において説明したと同様であるので、説明を省略する。
【0199】
なお、第1の実施の形態において、許可信号φEの「E1」(−3.3V)である期間(例えば時刻dから時刻i)の後に、「H」(0V)の期間を設けてもよい。
【0200】
以上説明したように、第1の実施の形態および第2の実施の形態では、発光チップ群#aの発光チップCaおよび発光チップ群#bの発光チップCbを用いるとともに、発光チップ群#aに属する1つの発光チップCaと、発光チップ群#bに属する1つの発光チップCbとを発光チップ組にし、それぞれの発光チップ群に一組の信号(第1転送信号φ1、第2転送信号φ2、点灯信号φI)を共通に送信している。そして、許可信号φEと各発光チップ組に送信される書込信号φW1〜φW20との組み合わせにより、発光チップCaおよびCbの書込信号線74の電位を制御する。書込信号線74の電位が「L」(−3.3V)になることで、発光チップ群#aまたは#bを選択して、発光装置65を駆動する。
これにより、点灯(発光)のための大きな電流を流すための点灯信号ライン204を発光チップ群で共通にするとともに、配線の数を抑制している。これにより、発光装置65の回路基板62の大きさ(サイズ)が抑制される。
【0201】
第1および第2の実施の形態において、転送サイリスタTは、第1転送信号φ1と第2転送信号φ2の2相で駆動したが、転送サイリスタTを3個毎に3相の転送信号を送信して駆動してもよい。同様にして、4相以上の転送信号を送信しても駆動してもよい。
また、第1および第2の実施の形態において、第1の電気的手段として結合ダイオードDxを用いたが、第1の電気的手段は、一方の端子の電位の変化が他方の端子の電位の変化を生じるものであればよく、抵抗などを用いてもよい。
さらに、第2の電気的手段として接続ダイオードDyを、第3の電気的手段として接続ダイオードDzを用いた。接続ダイオードDyおよびDzは電位降下を生じさせて電位をシフトさせている。よって、第2の電気的手段および第3の電気的手段は、電位降下を生じさせるものであればよく、抵抗などであってもよい。
【0202】
なお、第1から第2の実施の形態において、発光チップCaおよびCbには、それぞれ自己走査型発光素子アレイ(SLED)が1個搭載されているとしたが、2個以上であってもよい。2個以上搭載されている場合には、それぞれの自己走査型発光素子アレイ(SLED)を発光チップCaまたはCbと置き換えればよい。
また、発光素子列102の発光点(発光サイリスタL)の数を128であるとして説明したが、この個数は任意に設定しうる。
【0203】
そして、第1から第2の実施の形態において、発光チップ群#aおよび#bを構成する発光チップCaおよびCbの数および発光チップ組を構成する発光チップCaおよびCbの数を同じとしたが、異なっていてもよい。
【0204】
さらに、第1から第2の実施の形態では、サイリスタ(転送サイリスタT、書込サイリスタM、発光サイリスタL、許可サイリスタSa、Sb)のアノード端子を基板80にとって共通にしたアノードコモンとして説明した。カソード端子を基板80としたカソードコモンにおいても、回路の極性を変更することによって用いうる。
【符号の説明】
【0205】
1…画像形成装置、10…画像形成プロセス部、11…画像形成ユニット、12…感光体ドラム、14…プリントヘッド、30…画像出力制御部、40…画像処理部、62…回路基板、63…発光部、64…ロッドレンズアレイ、65…発光装置、110…信号発生回路、120…転送信号発生部、130…許可信号発生部、140…点灯信号発生部、150…書込信号発生部、φ1(φ1a、φ1b)…第1転送信号、φ2(φ2a、φ2b)…第2転送信号、φE…許可信号、φW(φW1〜φW20)…書込信号、φe…消去信号、φI(φIa、φIb)…点灯信号、Ca1〜Ca20、Cb1〜Cb20…発光チップ、L…発光サイリスタ、T…転送サイリスタ、M…書込サイリスタ、Sa、Sb…許可サイリスタ、Dx…結合ダイオード、Dy…接続ダイオード、Dz…接続ダイオード、Vga…電源電位、Vsub…基準電位
【技術分野】
【0001】
本発明は、発光装置、プリントヘッドおよび画像形成装置に関する。
【背景技術】
【0002】
電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード(LED:Light Emitting Diode)を主走査方向に複数、配列してなる、LEDプリントヘッド(LPH:LED Print Head)を用いた記録装置が採用されている。
【0003】
特許文献1には、発光素子チップに点灯信号が入ったときに発光するかしないかをコントロールする端子を設け、汎用のシフトレジスタICを使うことにより、1本のデータ線に複数チップの発光のためのデータを多重化した自己走査型発光素子アレイが記載されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2001−219596号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ところで、自己走査型発光素子アレイ(SLED:Self−scanning Light Emitting Device)チップを複数用いたLPHによる記録装置において、SLEDチップに点灯信号を送信する配線は、点灯のための電流を供給するため、低抵抗であることが求められる。そこで、複数のSLEDチップを並行して点灯させるために、複数のSLEDチップのそれぞれに点灯のための配線を設けると、複数のSLEDチップを搭載した回路基板上に、幅広の低抵抗の点灯信号を送信する多数の配線を設けることになり、回路基板の幅が広くなって小型化の障害になる。また、回路基板の幅を狭めるため配線を多層に構成すると、低コスト化の障害となる。
【0006】
本発明は、配線の数を抑制できる発光装置等を提供することを目的とする。
【課題を解決するための手段】
【0007】
請求項1に記載の発明は、それぞれが複数の発光素子を備えるとともに、第1の電位レベルで点灯が許可される、複数の第1の発光チップを備える第1の発光チップ群と、それぞれが複数の発光素子を備えるとともに、第2の電位レベルで点灯が許可される、複数の第2の発光チップを備える第2の発光チップ群と、前記第1の発光チップ群に属する前記複数の第1の発光チップおよび前記第2の発光チップ群に属する前記複数の第2の発光チップに、前記第1の電位レベルの期間と前記第2の電位レベルの期間とを有する許可信号を、共通に送信する許可信号供給手段と、それぞれが前記第1の発光チップ群に属する第1の発光チップと、前記第2の発光チップ群に属する第2の発光チップとから構成される、複数の組に対して、前記第1の電位レベルの期間において、当該第1の発光チップ群に属する当該第1の発光チップの発光素子が点灯または非点灯に設定され、前記第2の電位レベルの期間において、当該第2の発光チップ群に属する当該第2の発光チップの発光素子が点灯または非点灯に設定される書込信号を、当該組毎に共通に送信する書込信号供給手段とを備えた発光装置である。
請求項2に記載の発明は、前記第1の発光チップ群に属する前記複数の第1の発光チップに、当該複数の第1の発光チップのそれぞれの発光素子を、順に点灯または非点灯の対象に指定する第1の転送信号を、共通に送信する第1の転送信号供給手段と、前記第2の発光チップ群に属する前記複数の第2の発光チップに、当該複数の第2の発光チップのそれぞれの発光素子を、順に点灯または非点灯の対象に指定する第2の転送信号を、共通に送信する第2の転送信号供給手段とをさらに備えることを特徴とする請求項1に記載の発光装置である。
請求項3に記載の発明は、前記第2の転送信号供給手段は、前記第1の転送信号供給手段の送信する前記第1の転送信号に対して、時間軸上のおけるタイミングをずらして、前記第2の転送信号を送信することを特徴とする請求項2に記載の発光装置である。
請求項4に記載の発明は、前記第1の発光チップ群に属する前記複数の第1の発光チップに、点灯のための電力を供給する第1の点灯信号を、共通に送信する第1の点灯信号供給手段と、前記第2の発光チップ群に属する前記複数の第2の発光チップに、点灯のための電力を供給する第2の点灯信号を、共通に送信する第2の点灯信号供給手段とをさらに備えることを特徴とする請求項1ないし3のいずれか1項に記載の発光装置である。
請求項5に記載の発明は、前記第2の点灯信号供給手段は、前記第1の点灯信号供給手段の送信する前記第1の点灯信号に対して、時間軸上のおけるタイミングをずらして、前記第2の点灯信号を送信することを特徴とする請求項4に記載の発光装置である。
【0008】
請求項6に記載の発明は、前記第1の発光チップは、基板と、前記基板上に設けられ、それぞれが第1のゲート端子、第1のアノード端子、第1のカソード端子を有する複数の転送サイリスタと、前記基板上に設けられ、前記複数の転送サイリスタのそれぞれの転送サイリスタの前記第1のゲート端子をそれぞれ相互に接続する複数の第1の電気的手段と、前記基板上に設けられ、それぞれが第2のゲート端子、第2のアノード端子、第2のカソード端子を有し、前記複数の転送サイリスタのそれぞれの転送サイリスタの前記第1のゲート端子と、当該第2のゲート端子とがそれぞれ第2の電気的手段を介して接続された複数の書込サイリスタと、前記基板上に設けられ、それぞれが第3のゲート端子、第3のアノード端子、第3のカソード端子を有し、前記複数の書込サイリスタのそれぞれの書込サイリスタの前記第2のゲート端子と、当該第3のゲート端子とがそれぞれ第3の電気的手段を介して接続された複数の発光サイリスタと、前記基板上に設けられ、前記複数の書込サイリスタのそれぞれの書込サイリスタの前記第2のアノード端子または前記第2のカソード端子のいずれか一方を接続する書込信号線の一端と前記書込信号が送信される書込信号端子との間に設けられた書込抵抗と、前記基板上に設けられ、前記書込信号線の一端と前記許可信号が送信される許可信号端子との間に直列に接続されて設けられた第1の許可抵抗および第2の許可抵抗と、前記基板上に設けられ、第4のゲート端子、第4のアノード端子、第4のカソード端子を有し、当該第4のアノード端子または当該第4のカソード端子のいずれか一方が、前記第1の許可抵抗および前記第2の許可抵抗との接続点に接続された第1の許可サイリスタとを備えることを特徴とする請求項1ないし5のいずれか1項に記載の発光装置である。
請求項7に記載の発明は、前記第2の発光チップは、基板と、前記基板上に設けられ、それぞれが第1のゲート端子、第1のアノード端子、第1のカソード端子を有する複数の転送サイリスタと、前記基板上に設けられ、前記複数の転送サイリスタのそれぞれの転送サイリスタの前記第1のゲート端子をそれぞれ相互に接続する複数の第1の電気的手段と、前記基板上に設けられ、それぞれが第2のゲート端子、第2のアノード端子、第2のカソード端子を有し、前記複数の転送サイリスタのそれぞれの転送サイリスタの前記第1のゲート端子と、当該第2のゲート端子とがそれぞれ第2の電気的手段を介して接続された複数の書込サイリスタと、前記基板上に設けられ、それぞれが第3のゲート端子、第3のアノード端子、第3のカソード端子を有し、前記複数の書込サイリスタのそれぞれの書込サイリスタの前記第2のゲート端子と、当該第3のゲート端子とがそれぞれ第3の電気的手段を介して接続された複数の発光サイリスタと、前記基板上に設けられ、前記複数の書込サイリスタのそれぞれの書込サイリスタの前記第2のアノード端子または前記第2のカソード端子のいずれか一方を接続する書込信号線の一端と前記書込信号が送信される書込信号端子との間に設けられた書込抵抗と、前記基板上に設けられ、前記書込信号線の一端と前記許可信号が送信される許可信号端子との間に直列に接続されて設けられた第3の許可抵抗および許可ダイオードと、前記基板上に設けられ、第5のゲート端子、第5のアノード端子、第5のカソード端子を有し、当該第5のゲート端子が、前記第3の許可抵抗と許可ダイオードとの接続点に第4の許可抵抗を介して接続された第2の許可サイリスタと、前記第5のゲート端子と、前記許可信号が送信される許可信号端子との間に設けられた第5の許可抵抗とを備えることを特徴とする請求項1ないし5のいずれか1項に記載の発光装置である。
【0009】
請求項8に記載の発明は、それぞれが複数の発光素子を備えるとともに、第1の電位レベルで点灯が許可される、複数の第1の発光チップを備える第1の発光チップ群と、それぞれが複数の発光素子を備えるとともに、第2の電位レベルで点灯が許可される、複数の第2の発光チップを備える第2の発光チップ群と、当該第1の発光チップ群に属する当該複数の第1の発光チップおよび当該第2の発光チップ群に属する当該複数の第2の発光チップに、当該第1の電位レベルの期間と当該第2の電位レベルの期間とを有する許可信号を、共通に送信する許可信号供給手段と、それぞれが当該第1の発光チップ群に属する第1の発光チップと、当該第2の発光チップ群に属する第2の発光チップとから構成される、複数の組に対して、当該第1の電位レベルの期間において、当該第1の発光チップ群に属する当該第1の発光チップの発光素子が点灯または非点灯に設定され、当該第2の電位レベルの期間において、当該第2の発光チップ群に属する当該第2の発光チップの発光素子が点灯または非点灯に設定される書込信号を、当該組毎に共通に送信する書込信号供給手段とを備え、像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えるプリントヘッドである。
【0010】
請求項9に記載の発明は、像保持体を帯電する帯電手段と、それぞれが複数の発光素子を備えるとともに、第1の電位レベルで点灯が許可される、複数の第1の発光チップを備える第1の発光チップ群と、それぞれが複数の発光素子を備えるとともに、第2の電位レベルで点灯が許可される、複数の第2の発光チップを備える第2の発光チップ群と、当該第1の発光チップ群に属する当該複数の第1の発光チップおよび当該第2の発光チップ群に属する当該複数の第2の発光チップに、当該第1の電位レベルの期間と当該第2の電位レベルの期間とを有する許可信号を、共通に送信する許可信号供給手段と、それぞれが当該第1の発光チップ群に属する第1の発光チップと、当該第2の発光チップ群に属する第2の発光チップとから構成される、複数の組に対して、当該第1の電位レベルの期間において、当該第1の発光チップ群に属する当該第1の発光チップの発光素子が点灯または非点灯に設定され、当該第2の電位レベルの期間において、当該第2の発光チップ群に属する当該第2の発光チップの発光素子が点灯または非点灯に設定される書込信号を、当該組毎に共通に送信する書込信号供給手段とを備え、前記像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された前記静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備える画像形成装置である。
【発明の効果】
【0011】
請求項1の発明によれば、複数の発光チップを群および組に分けないで駆動する場合に比較して、配線の数を抑制できる。
請求項2の発明によれば、本構成を有していない場合に比較して、発光チップの群毎に点灯または非点灯の制御ができる。
請求項3の発明によれば、本構成を有していない場合に比較して、駆動のための信号を設定するマージンを広くできる。
請求項4の発明によれば、本構成を有していない場合に比較して、点灯のための電流を供給する配線の数を抑制できる。
請求項5の発明によれば、本構成を有していない場合に比較して、発光チップの群毎に点灯期間を設定できる。
請求項6、7の発明によれば、本構成を有していない場合に比較して、発光チップがより容易に構成できる。
請求項8の発明によれば、本構成を有していない場合に比較して、プリントヘッドをより小型にできる。
請求項9の発明によれば、本構成を有していない場合に比較して、画像形成装置をより小型にできる。
【図面の簡単な説明】
【0012】
【図1】第1の実施の形態が適用される画像形成装置の全体構成の一例を示した図である。
【図2】プリントヘッドの構成を示した断面図である。
【図3】発光装置の上面図である。
【図4】発光チップにおける発光素子の並び、ボンディングパッドの構成および発光装置における信号発生回路の構成、回路基板上の配線構成を示した図である。
【図5】発光装置の発光チップ群#aに属する発光チップおよび発光チップ群#bに属する発光チップをマトリクスの各要素として配置して示した図である。
【図6】自己走査型発光素子アレイ(SLED)である発光チップCaの回路構成を説明するための等価回路図である。
【図7】発光チップCaの平面レイアウト図および断面図である。
【図8】自己走査型発光素子アレイ(SLED)である発光チップCbの回路構成を説明するための等価回路図である。
【図9】発光チップCbの平面レイアウト図および断面図である。
【図10】発光チップCaにおいて、φE端子の電位(φE)およびφW端子の電位(φW)と、書込信号線の電位(φWL(Ca))との関係について説明する図である。
【図11】発光チップCbにおいて、φE端子の電位(φE)およびφW端子の電位(φW)と、書込信号線の電位(φWL(Cb))との関係について説明する図である。
【図12】発光チップCaおよびCbについて、φE端子の電位(φE)およびφW端子の電位(φW)と、書込信号線の電位(φWL(Ca)およびφWL(Cb))との関係を示すタイミングチャートである。
【図13】第1の実施の形態における発光装置の動作を説明するためのタイミングチャートである。
【図14】第2の実施の形態における発光装置の動作を説明するためのタイミングチャートである。
【発明を実施するための形態】
【0013】
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
[第1の実施の形態]
(画像形成装置1)
図1は第1の実施の形態が適用される画像形成装置1の全体構成の一例を示した図である。図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置1は、各色の画像データに対応して画像形成を行なう画像形成プロセス部10、画像形成プロセス部10を制御する画像出力制御部30、例えばパーソナルコンピュータ(PC)2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部40を備えている。
【0014】
画像形成プロセス部10は、予め定められた間隔を置いて並列に配置される複数のエンジンを含む画像形成ユニット11を備えている。この画像形成ユニット11は、4つの画像形成ユニット11Y、11M、11C、11Kから構成されている。画像形成ユニット11Y、11M、11C、11Kは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム12、感光体ドラム12の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器13、帯電器13によって帯電された感光体ドラム12を露光するプリントヘッド14、プリントヘッド14によって得られた静電潜像を現像する現像手段の一例としての現像器15を備えている。画像形成ユニット11Y、11M、11C、11Kは、それぞれがイエロー(Y)、マゼンタ(M)、シアン(C)、黒(K)のトナー像を形成する。
また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を被転写体の一例としての記録用紙25に多重転写させるために、この記録用紙25を搬送する用紙搬送ベルト21と、用紙搬送ベルト21を駆動させるロールである駆動ロール22と、感光体ドラム12のトナー像を記録用紙25に転写させる転写手段の一例としての転写ロール23と、記録用紙25にトナー像を定着させる定着器24とを備えている。
【0015】
この画像形成装置1において、画像形成プロセス部10は、画像出力制御部30から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部30による制御の下で、パーソナルコンピュータ(PC)2や画像読取装置3から受信された画像データは、画像処理部40によって画像処理が施され、画像形成ユニット11に供給される。そして、例えば黒(K)色の画像形成ユニット11Kでは、感光体ドラム12が矢印A方向に回転しながら、帯電器13により予め定められた電位に帯電され、画像処理部40から供給された画像データに基づいて発光するプリントヘッド14により露光される。これにより、感光体ドラム12上には、黒(K)色画像に関する静電潜像が形成される。そして、感光体ドラム12上に形成された静電潜像は現像器15により現像され、感光体ドラム12上には黒(K)色のトナー像が形成される。画像形成ユニット11Y、11M、11Cにおいても、それぞれイエロー(Y)、マゼンタ(M)、シアン(C)の各色トナー像が形成される。
【0016】
各画像形成ユニット11で形成された感光体ドラム12上の各色トナー像は、矢印B方向に移動する用紙搬送ベルト21の移動に伴って供給された記録用紙25に、転写ロール23に印加された転写電界により、順次静電転写され、記録用紙25上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙25は、定着器24まで搬送される。定着器24に搬送された記録用紙25上の合成トナー像は、定着器24によって熱および圧力による定着処理を受けて記録用紙25上に定着され、画像形成装置1から排出される。
【0017】
(プリントヘッド14)
図2は、プリントヘッド14の構成を示した断面図である。このプリントヘッド14は、ハウジング61、感光体ドラム12を露光する複数の発光素子を備えた発光部63を含む露光手段の一例としての発光装置65、発光部63から出射された光を感光体ドラム12表面に結像させる光学手段の一例としてのロッドレンズアレイ64を備えている。
発光装置65は、発光部63、発光部63を駆動するための信号を発生する信号発生回路M等を搭載する回路基板62を備えている。
【0018】
ハウジング61は、例えば金属で形成され、回路基板62およびロッドレンズアレイ64を支持し、発光部63の発光素子における発光点の像が、ロッドレンズアレイ64の焦点面に形成されるように設定されている。また、ロッドレンズアレイ64は、感光体ドラム12の軸方向(主走査方向)に沿って配置されている。
【0019】
(発光装置65)
図3は、発光装置65の上面図である。
図3に示すように、本実施の形態における発光装置65では、発光部63は、回路基板62上に、20個の発光チップCa1〜Ca20(第1の発光チップ群の一例としての発光チップ群#a)と、同じく20個の発光チップCb1〜Cb20(第2の発光チップ群の一例としての発光チップ群#b)とを、主走査方向に二列に千鳥状に配置して構成されている。すなわち、本実施の形態では、2つの発光チップ群(発光チップ群#aと発光チップ群#b)を備えている。ここでは、発光チップ群を群と略すことがある。なお、発光チップ群#aと発光チップ群#bとの向かい合わせについての詳細は後述する。
本明細書では、「〜」は、番号によってそれぞれが区別される複数の構成要素を示すもので、「〜」の前後に記載されたものを含み、その間の番号のものを含むことを意味する。例えば、発光チップCa1〜Ca20は、発光チップCa1から番号順に発光チップCa20を含む。
【0020】
そして、発光装置65は、前述したように、発光部63を駆動する信号発生回路110を搭載している。
なお、発光チップCa1〜Ca20の構成は同一であり、発光チップCb1〜Cb20の構成は同一である。しかし、後述するように、発光チップCa1〜Ca20の構成と発光チップCb1〜Cb20の構成とは異なっている。よって、発光チップCa1〜Ca20をそれぞれ区別しないときは第1の発光チップの一例としての発光チップCa、発光チップCb1〜Cb20をそれぞれ区別しないときは第2の発光チップの一例としての発光チップCbと表記する。
なお、本実施の形態では、発光チップCaおよびCbの数として、それぞれ20個を用いたが、これに限定されない。
【0021】
(発光チップCa/Cbおよび回路基板62)
図4は、発光チップCaおよびCbにおける発光素子の並び、ボンディングパッドの構成および発光装置65における信号発生回路110の構成、回路基板62上の配線構成を示した図である。図4(a)は、発光チップCaおよびCb(図4(a)では発光チップCa/Cbと表記する。)を示した図である。図4(b)は、発光装置65における信号発生回路110の構成、回路基板62上の配線構成を示した図である。発光チップCaおよびCbにおいて、発光素子の並び、ボンディングパッドの構成は同じである。
【0022】
はじめに、図4(a)に示す発光チップCaおよびCbにおける発光素子の並び、ボンディングパッドの構成を説明する。
発光チップCaおよびCbは、矩形の基板80上において、基板80の一方の長辺に沿って列状に設けられた複数の発光素子(本実施の形態では発光サイリスタL1、L2、L3、…)から構成される発光素子列102を備えている。なお、発光サイリスタL1、L2、L3、…をそれぞれ区別しないときは発光サイリスタLと表記する。
さらに、発光チップCaおよびCbは、基板80の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子(φE端子、φ1端子、Vga端子、φ2端子、φW端子、φI端子)を備えている。なお、これらの端子は、基板80の一端部からφE端子、φ1端子、Vga端子の順に設けられ、基板80の他端部からφI端子、φW端子、φ2端子の順に設けられている。そして、発光素子列102は、Vga端子とφ2端子との間に設けられている。
なお、発光チップCaおよびCbは、それぞれ基板80の裏面に電位の基準を設定するためのVsub端子(図示せず)を備えている。
【0023】
次に、図4(b)により、発光装置65の信号発生回路110の構成および回路基板62上の配線構成を説明する。
前述したように、発光装置65の回路基板62には、信号発生回路110および発光チップ群#aに属する発光チップCa1〜Ca20および発光チップ群#bに属する発光チップCb1〜Cb20が搭載され、信号発生回路110と発光チップCa1〜Ca20および発光チップCb1〜Cb20とを相互に接続する配線が設けられている。
【0024】
まず、信号発生回路110の構成について説明する。
信号発生回路110には、図示しないが、画像出力制御部30および画像処理部40(図1参照)より、画像処理された画像データおよび各種の制御信号が送信される。信号発生回路110は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路110は、各種の制御信号に基づき、発光チップ群#aに属する発光チップCa1〜Ca20に対して、第1の転送信号の一例としての第1転送信号φ1aと第2転送信号φ2aとを送信する第1の転送信号供給手段の一例としての転送信号発生部120aと、発光チップ群#bに属する発光チップCb1〜Cb20に対して、第2の転送信号の一例としての第1転送信号φ1bと第2転送信号φ2bとを送信する第2の転送信号供給手段の一例としての転送信号発生部120bとを備えている。
ここでは、転送信号発生部120aの発生する第1転送信号φ1aと第2転送信号φ2aとをまとめて第1の転送信号と、転送信号発生部120bの発生する第1転送信号φ1bと第2転送信号φ2bとをまとめて第2の転送信号と表記する。
【0025】
さらに、信号発生回路110は、各種の制御信号に基づき、発光チップ群#aに属する発光チップCa1〜Ca20および発光チップ群#bに属する発光チップCb1〜Cb20に対して、共通に許可信号φEを送信する許可信号供給手段の一例としての許可信号発生部130を備えている。
【0026】
さらにまた、信号発生回路110は、各種の制御信号に基づき、発光チップ群#aに属する発光チップCa1〜Ca20に対して、第1の点灯信号の一例としての点灯信号φIaを送信する第1の点灯信号供給手段の一例としての点灯信号発生部140aと、発光チップ群#bに属する発光チップCb1〜Cb20に対して、第2の点灯信号の一例としての点灯信号φIbを送信する第2の点灯信号供給手段の一例としての点灯信号発生部140bとを備えている。
そして、信号発生回路110は、各種の制御信号に基づき、発光チップ群#aに属する一つの発光チップCaと発光チップ群#bに属する一つの発光チップCbとを一つの発光チップの組(発光チップ組)として、発光チップ組毎に書込信号φW1〜φW20を送信する書込信号供給手段の一例としての書込信号発生部150を備えている。ここでは、発光チップ組を組と表記することがある。
例えば、書込信号発生部150は、発光チップ群#aに属する発光チップCa1と発光チップ群#bに属する発光チップCb1とが構成する発光チップ組#1に対して、書込信号φW1を送信する。発光チップ群#aに属する発光チップCa2と発光チップ群#bに属する発光チップCb2とが構成する発光チップ組#2に対して、書込信号φW2を送信する。以下同様にして、発光チップ群#aに属する発光チップCa20と発光チップ群#bに属する発光チップCb20とが構成する発光チップ組#20に対して、書込信号φW20を送信する。
【0027】
図4では、転送信号発生部120aと転送信号発生部120bとを分けて示したが、これらをまとめて転送信号発生部120と表記する。
同様に、点灯信号発生部140aと点灯信号発生部140bとを分けて示したが、これらをまとめて点灯信号発生部140と表記する。
さらに同様に、第1転送信号φ1aと第1転送信号φ1bとを区別しない場合には第1転送信号φ1と表記し、第2転送信号φ2aと第2転送信号φ2bとを区別しない場合には第2転送信号φ2と表記する。同様に、点灯信号φIaと点灯信号φIbとを区別しない場合には点灯信号φIと、書込信号φW1〜φW20これらをまとめて書込信号φWと表記する。
【0028】
次に、発光チップCa1〜Ca20および発光チップCb1〜Cb20の配列について説明する。
発光チップ群#aに属する発光チップCa1〜Ca20は、回路基板62上に、それぞれ基板80の長辺方向に列状に配列されている。発光チップ群#bに属する発光チップCb1〜Cb20も、同様にそれぞれ基板80の長辺方向に一列に配列されている。そして、発光チップ群#aに属する発光チップCa1〜Ca20と発光チップ群#bに属する発光チップCb1〜Cb20とが互いに向かい合い、発光素子が主走査方向であるX方向に予め定められた間隔で並ぶように、千鳥状に配列されている。
【0029】
信号発生回路110と発光チップ群#aに属する発光チップCa1〜Ca20および発光チップ群#bに属する発光チップCb1〜Cb20とを相互に接続する配線について説明する。
回路基板62には、発光チップCa1〜Ca20および発光チップCb1〜Cb20のそれぞれの基板80の裏面に設けられたVsub端子(後述の図7および図9参照)に接続され、基準電位Vsubを与える電源ライン200aが設けられている。そして、発光チップCa1〜Ca20および発光チップCb1〜Cb20に設けられたVga端子に接続され、電力供給のための電源電位Vgaを与える電源ライン200bが設けられている。
【0030】
また、回路基板62には、信号発生回路110の転送信号発生部120aから、発光チップ群#aに属する発光チップCa1〜Ca20のφ1端子に、第1転送信号φ1aを送信する第1転送信号ライン201a、および発光チップ群#aに属する発光チップCa1〜Ca20のφ2端子に、第2転送信号φ2aを送信するための第2転送信号ライン202aが設けられている。第1転送信号φ1aおよび第2転送信号φ2aは、発光チップ群#aに属する発光チップCa1〜Ca20に共通(並列)に送信される。
同様に、信号発生回路110の転送信号発生部120bから、発光チップ群#bに属する発光チップCb1〜Cb20のφ1端子に、第1転送信号φ1bを送信するための第1転送信号ライン201b、および発光チップ群#bに属する発光チップCb1〜Cb20のφ2端子に、第2転送信号φ2bを送信するための第2転送信号ライン202bが設けられている。第1転送信号φ1bおよび第2転送信号φ2bは、発光チップ群#bに属する発光チップCb1〜Cb20に共通(並列)に送信される。
【0031】
そして、回路基板62には、信号発生回路110の許可信号発生部130から、発光チップ群#aに属する発光チップCa1〜Ca20および発光チップ群#bに属する発光チップCb1〜Cb20のφE端子に、許可信号φEを送信するための許可信号ライン203が設けられている。許可信号φEは、発光チップ群#aに属する発光チップCa1〜Ca20および発光チップ群#bに属する発光チップCb1〜Cb20に共通(並列)に送信される。
【0032】
さらに、回路基板62には、信号発生回路110の点灯信号発生部140aから、発光チップ群#aに属する発光チップCa1〜Ca20のφI端子に、点灯信号φIaを送信するための点灯信号ライン204aが設けられている。点灯信号φIaは、発光チップCa1〜Ca20のそれぞれに対して設けられた電流制限抵抗RIを介して、発光チップ群#aに属する発光チップCa1〜Ca20に共通(並列)に送信される。
同様に、信号発生回路110の点灯信号発生部140bから、発光チップ群#bに属する発光チップCb1〜Cb20のφI端子に、点灯信号φIbを送信するための点灯信号ライン204bが設けられている。点灯信号φIbは、発光チップCb1〜Cb20のそれぞれに対して設けられた電流制限抵抗RIを介して、発光チップ群#bに属する発光チップCb1〜Cb20に共通(並列)に送信される。
【0033】
さらにまた、回路基板62には、信号発生回路110の書込信号発生部150から、発光チップ群#aに属する一つの発光チップCaと発光チップ群#bに属する一つの発光チップCbとで構成される発光チップ組毎に書込信号φW1〜φW20を送信する書込信号ライン205〜224が設けられている。
例えば、書込信号ライン205は、発光チップ群#aに属する発光チップCa1のφW端子と発光チップ群#bに属する発光チップCb1のφW端子とに接続され、発光チップCa1と発光チップCb1とで構成する発光チップ組#1に対して書込信号φW1を送信する。書込信号ライン206は、発光チップ群#aに属する発光チップCa2のφW端子と発光チップ群#bに属する発光チップCb2のφW端子とに接続され、発光チップCa2と発光チップCb2とで構成する発光チップ組#2に対して書込信号φW2を送信する。以下同様にして、書込信号ライン224は、発光チップ群#aに属する発光チップCa20のφW端子と発光チップ群#bに属する発光チップCb20のφW端子とに接続され、発光チップCa20と発光チップCb20とで構成する発光チップ組#20に対して書込信号φW20を送信する。
【0034】
以上説明したように、回路基板62上のすべての発光チップCa1〜Ca20およびCb1〜Cb20に、基準電位Vsubと電源電位Vgaが共通に供給される。
また、許可信号φEも、発光チップ群#a、#bに関わらず、回路基板62上のすべての発光チップCa1〜Ca20およびCb1〜Cb20に共通に送信される。
そして、第1転送信号φ1a、第2転送信号φ2a、点灯信号φIaは、発光チップ群#aに属する発光チップCa1〜Ca20に対して共通に送信される。そして、第1転送信号φ1b、第2転送信号φ2b、点灯信号φIbは、発光チップ群#bに属するCb1〜Cb20に対して共通に送信される。
一方、書込信号φW1〜φW20は、発光チップ群#aに属する一つの発光チップCと発光チップ群#bに属する一つの発光チップCとの構成する発光チップ組#1〜#20のそれぞれに対して共通に送信される。
【0035】
図5は、第1の実施の形態における発光装置65の発光チップ群#aに属する発光チップCa1〜Ca20および発光チップ群#bに属する発光チップCb1〜Cb20をマトリクスの各要素として配置して示した図である。
図5では、発光チップ群#aに属する発光チップCa1〜Ca20および発光チップ群#bに属する発光チップCb1〜Cb20を2行×20列のマトリクスの各要素として配置するとともに、信号発生回路110から発光チップCa1〜Ca20および発光チップCb1〜Cb20に送信される信号(第1転送信号φ1a、φ1b、第2転送信号φ2a、φ2b、点灯信号φIa、φIb、許可信号φE、書込信号φW1〜φW20)の配線(ライン)を示している。
上述したように、第1転送信号φ1a、第2転送信号φ2a、点灯信号φIaは、発光チップ群#aに属する発光チップCa1〜Ca20に対して共通に送信される。そして、第1転送信号φ1b、第2転送信号φ2b、点灯信号φIbは、発光チップ群#bに属する発光チップCb1〜Cb20に対して共通に送信されることが容易に理解できる。
一方、書込信号φW1〜φW20は、発光チップ群#aに属する一つの発光チップCaと発光チップ群#bに属する一つの発光チップCbとが構成する発光チップ組#1〜#20のそれぞれに対して共通に送信されることが容易に理解できる。
これに対し、許可信号φEは、発光チップ群#aに属する発光チップCa1〜Ca20および発光チップ群#bに属する発光チップCb1〜Cb20に共通に送信されることが容易に理解できる。
【0036】
ここで、回路基板62における配線(ライン)の数について説明する。
本実施の形態では、図4および5に示したように、発光チップ群を2個としたので、点灯信号ライン204a、204bの2本を用いる。さらに、第1転送信号ライン201aおよび201b、第2転送信号ライン202aおよび202b、電源ライン200a、200bに加え、許可信号ライン203、書込信号ライン205〜224を用いる。よって、配線の数は29本となる。
なお、点灯信号ライン204aおよび204bは、発光サイリスタLに点灯のための電流を送信するため、抵抗が小さいことを要する。このため、点灯信号ライン204aおよび204bには、幅の広い配線が必要になる。本実施の形態を適用する場合では、点灯信号ライン204aおよび204bの2本であるので、発光装置65の回路基板62の面積が大きくなることが抑制される。
書込信号φW1〜φW20は、後述する書込サイリスタM1、M2、M3、…のゲート端子Gm1、Gm2、Gm3、…(後述する図6および図8参照)の電位を変化させるためのものであって、点灯信号ライン204aおよび204bに比べ、流れる電流の値は小さい。よって、書込信号ライン205〜224には、幅の広い配線を要しない。すなわち、発光装置65の回路基板62の面積が大きくなることが抑制される。
【0037】
本実施の形態を適用しない場合、すなわち発光装置65の発光チップCa1〜Ca20およびCb1〜Cb20を群および組に分けない場合には、点灯信号φIは、発光チップCa1〜Ca20およびCb1〜Cb20毎に送信される。発光チップCa1〜Ca20およびCb1〜Cb20の数を40個とすると、点灯信号ライン204(図4の点灯信号ライン204aおよび204bに相当)は40本必要になる。これに加え、第1転送信号ライン201(図4の第1転送信号ライン201aおよび201bに相当)が1本、第2転送信号ライン202(図4の第2転送信号ライン202aおよび202bに相当)が1本、これに加え電源ライン200a、200bが必要となる。よって、発光装置65に設けられる配線の数は44本となる。
なお、本実施の形態を適用しない場合は、群および組を設けないため、許可信号ライン203および書き込み信号ライン205〜224を要しない。
しかし、前述したように発光サイリスタLに点灯のための電流を送信する点灯信号ライン204は抵抗が小さいことを要する。よって、点灯信号ライン204には、幅の広い配線が必要になる。このため、本実施の形態を適用しない場合には、発光装置65の回路基板62上に幅の広い配線を40本設けることになり、回路基板62の面積が大きくなってしまう。
【0038】
以上説明したように、本実施の形態を適用した場合には、本実施の形態を適用しない場合に比べ、配線の数が3/4になるとともに、回路基板62の面積の増大を抑制しうる。
【0039】
(発光チップCa)
図6は、自己走査型発光素子アレイ(SLED)である発光チップCaの回路構成を説明するための等価回路図である。なお、図6では、端子(Vga端子、φ1端子、φ2端子、φE端子、φW端子、φI端子)を除いて、以下に説明する各素子は、後述する図7で説明するように、発光チップCa上のレイアウトに基づいて配置されている。
ここでは、発光チップCa1を例に、発光チップCaを説明する。そこで、図6において、発光チップCaを発光チップCa1(Ca)と表記する。他の発光チップCa2〜Ca20の構成は、発光チップCa1と同じである。
なお、端子(Vga端子、φ1端子、φ2端子、φE端子、φW端子、φI端子)の位置は、図4(a)と異なるが、説明の便宜上、図中左端に示した。また、基板80の裏面にVsub端子が設けられている。
【0040】
発光チップCa1(Ca)は、前述したように基板80(後述する図7参照)上に列状に配列された発光素子の一例としての発光サイリスタL1、L2、L3、…から構成される発光サイリスタ列(発光素子列102(図4参照))を備えている。
さらに、発光チップCa1(Ca)は、発光サイリスタ列と同様に列状に配列された転送サイリスタT1、T2、T3、…から構成される転送サイリスタ列および同様に列状に配列された書込サイリスタM1、M2、M3、…から構成される書込サイリスタ列を備えている。
ここでは、転送サイリスタT1、T2、T3、…をそれぞれ区別しないときは、転送サイリスタTと、書込サイリスタM1、M2、M3、…をそれぞれ区別しないときは書込サイリスタMと表記する。
【0041】
また、発光チップCa1(Ca)は、転送サイリスタT1、T2、T3、…をそれぞれ番号順に2つをペアにしてそれぞれの間に第1の電気的手段の一例としての結合ダイオードDx1、Dx2、Dx3、…を備えている。そして、転送サイリスタT1、T2、T3、…と書込サイリスタM1、M2、M3、…との間に第2の電気的手段の一例としての接続ダイオードDy1、Dy2、Dy3、…を備えている。さらに、書込サイリスタM1、M2、M3、…と発光サイリスタL1、L2、L3、…との間に第3の電気的手段の一例としての接続ダイオードDz1、Dz2、Dz3、…を備えている。
さらに、発光チップCa1(Ca)は、電源線抵抗Rgx1、Rgx2、Rgx3、…、電源線抵抗Rgy1、Rgy2、Rgy3、…、電源線抵抗Rgz1、Rgz2、Rgz3、…を備えている。
【0042】
ここで、発光サイリスタLなどと同様に、結合ダイオードDx1、Dx2、Dx3、…、接続ダイオードDy1、Dy2、Dy3、…、接続ダイオードDz1、Dz2、Dz3、…、電源線抵抗Rgx1、Rgx2、Rgx3、…、電源線抵抗Rgy1、Rgy2、Rgy3、…、電源線抵抗Rgz1、Rgz2、Rgz3、…のそれぞれを区別しないときは、結合ダイオードDx、接続ダイオードDy、接続ダイオードDz、電源線抵抗Rgx、電源線抵抗Rgy、電源線抵抗Rgzと表記する。
【0043】
なお、発光サイリスタ列の発光サイリスタL1、L2、L3、…、転送サイリスタ列の転送サイリスタT1、T2、T3、…、書込サイリスタ列の書込サイリスタM1、M2、M3、…は、図6中において、左側から番号順に配列されている。さらに、結合ダイオードDx1、Dx2、Dx3、…、接続ダイオードDy1、Dy2、Dy3、…、接続ダイオードDy1、Dy2、Dy3、…、電源線抵抗Rgx1、Rgx2、Rgx3、…、電源線抵抗Rgy1、Rgy2、Rgy3、…、電源線抵抗Rgz1、Rgz2、Rgz3、…も、同様に、図中左側から番号順に配列されている。
そして、発光サイリスタ列、転送サイリスタ列、書込サイリスタ列は、図6中上から、転送サイリスタ列、書込サイリスタ列、発光サイリスタ列の順に並べられている。
【0044】
なお、図6では発光サイリスタ列において発光サイリスタL1〜L6の部分を中心に示しているが、発光サイリスタ列における発光サイリスタLの数は、予め定められた個数とすればよい。本実施の形態で、発光サイリスタLの数を例えば128個とすると、転送サイリスタT、書込サイリスタMのそれぞれの数も128個である。同様に、接続ダイオードDy、接続ダイオードDz、電源線抵抗Rgx、電源線抵抗Rgy、電源線抵抗Rgzの数も128個である。しかし、結合ダイオードDxの数は、転送サイリスタTの数より1少ない127個である。
なお、転送サイリスタTおよび書込サイリスタMのそれぞれの数は、発光サイリスタLの数より多くてもよい。
【0045】
そして、発光チップCa1(Ca)は、1個のスタートダイオードDx0を備えている。さらに、後述する第1転送信号φ1を送信する第1転送信号線72と第2転送信号φ2を送信する第2転送信号線73とに過剰な電流が流れるのを防止するための電流制限抵抗R1および電流制限抵抗R2を備えている。
さらにまた、第1の許可サイリスタの一例としての許可サイリスタSa、電源線抵抗Rga、第1の許可抵抗の一例としての許可抵抗Ra、第2の許可抵抗の一例としての許可抵抗Rb、書込抵抗RWを備えている。
【0046】
なお、上記のサイリスタ(発光サイリスタL、転送サイリスタT、書込サイリスタM、許可サイリスタSa)は、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。
ここでは、転送サイリスタTのアノード端子を第1のアノード端子、カソード端子を第1のカソード端子、ゲート端子を第1のゲート端子と表記することがある。同様に、書込サイリスタMのアノード端子を第2のアノード端子、カソード端子を第2のカソード端子、ゲート端子を第2のゲート端子と表記することがある。さらに、発光サイリスタLのアノード端子を第3のアノード端子、カソード端子を第3のカソード端子、ゲート端子を第3のゲート端子と表記することがある。許可サイリスタSaのアノード端子を第4のアノード端子、カソード端子を第4のカソード端子、ゲート端子を第4のゲート端子と表記することがある。
【0047】
次に、発光チップCa1(Ca)における各素子の電気的な接続について説明する。
転送サイリスタTのアノード端子、書込サイリスタMのアノード端子、発光サイリスタLのアノード端子、許可サイリスタSaのアノード端子は、発光チップCa1(Ca)の基板80に接続されている(アノードコモン)。
そして、これらのアノード端子は、基板80裏面に設けられた裏面電極85(後述の図7参照)であるVsub端子を介して電源ライン200a(図4参照)に接続されている。この電源ライン200aには、基準電位Vsubが供給される。
【0048】
転送サイリスタTの配列に沿って、奇数番号の転送サイリスタT1、T3、T5、…のカソード端子は、第1転送信号線72に接続されている。そして、第1転送信号線72は、転送サイリスタT1側において、電流制限抵抗R1を介して、φ1端子に接続されている。このφ1端子には、第1転送信号ライン201a(図4参照)が接続され、第1転送信号φ1aが送信される。
【0049】
一方、転送サイリスタTの配列に沿って、偶数番号の転送サイリスタT2、T4、T6、…のカソード端子は、第2転送信号線73に接続されている。そして、第2転送信号線73は、転送サイリスタT2側において、電流制限抵抗R2を介して、φ2端子に接続されている。このφ2端子には、第2転送信号ライン202a(図4参照)が接続され、第2転送信号φ2aが送信される。
【0050】
書込サイリスタMのカソード端子は、書込信号線74に接続されている。そして、書込信号線74は、書込サイリスタM1側において、書込抵抗RWを介して、書込信号端子の一例としてのφW端子に接続されている。発光チップCa1では、このφW端子に書込信号ライン205(図4参照)が接続され、書込信号φW1が送信される。
なお、図4に示したように、他の発光チップCa2〜Ca20のφW端子には、それぞれ書き込み信号ライン206〜224が接続され、書込信号φW2〜φW20が送信される。
【0051】
書込信号線74は、書込サイリスタM1と書込抵抗RWとの間において分岐し、直列接続された許可抵抗RbおよびRaをこの順に介して、許可信号端子の一例としてのφE端子に接続されている。このφE端子には、許可信号ライン203(図4参照)が接続され、許可信号φEが送信される。
【0052】
発光サイリスタLのカソード端子は、点灯信号線75に接続されている。そして、点灯信号線75は、発光サイリスタL1側において、φI端子に接続されている。このφI端子には、点灯信号ライン204a(図4参照)が接続され、点灯信号φIaが送信される。
なお、点灯信号発生部140aとφI端子との間には、図4で示したように、電流制限抵抗RIが設けられているが、図6では記載を省略している。
【0053】
転送サイリスタTのゲート端子Gt1、Gt2、Gt3、…は、同じ番号の書込サイリスタM1、M2、M3、…のゲート端子Gm1、Gm2、Gm3、…に、1対1で、それぞれ接続ダイオードDy1、Dy2、Dy3、…を介して接続されている。すなわち、接続ダイオードDy1、Dy2、Dy3、…のアノード端子は、転送サイリスタT1、T2、T3、…のゲート端子Gt1、Gt2、Gt3、…に接続され、接続ダイオードDy1、Dy2、Dy3、…のカソード端子は、書込サイリスタM1、M2、M3、…のゲート端子Gm1、Gm2、Gm3、…に接続されている。
【0054】
一方、書込サイリスタM1、M2、M3、…のゲート端子Gm1、Gm2、Gm3、…は、同じ番号の発光サイリスタL1、L2、L3、…のゲート端子Gl1、Gl2、Gl3、…に、1対1で、それぞれ接続ダイオードDz1、Dz2、Dz3、…を介して接続されている。すなわち、接続ダイオードDz1、Dz2、Dz3、…のアノード端子は、書込サイリスタM1、M2、M3、…のゲート端子Gm1、Gm2、Gm3、…に接続され、接続ダイオードDz1、Dz2、Dz3、…のカソード端子は、発光サイリスタL1、L2、L3、…のゲート端子Gl1、Gl2、Gl3、…に接続されている。
【0055】
ここでも、ゲート端子Gt1、Gt2、Gt3、…、ゲート端子Gm1、Gm2、Gm3、…、ゲート端子Gl1、Gl2、Gl3、…のそれぞれを区別しないときは、ゲート端子Gt、ゲート端子Gm、ゲート端子Glと表記する。
接続ダイオードDyは、転送サイリスタTのゲート端子Gtから、書込サイリスタMのゲート端子Gmに電流が流れる方向で接続されている。同様に、接続ダイオードDzは、書込サイリスタMのゲート端子Gmから、発光サイリスタLのゲート端子Glに電流が流れる方向で接続されている。
【0056】
転送サイリスタT1、T2、T3、…のそれぞれのゲート端子Gt1、Gt2、Gt3、…を番号順に2個ずつペアとしたゲート端子Gt間に、結合ダイオードDx1、Dx2、Dx3、…がそれぞれ接続されている。すなわち、結合ダイオードDx1、Dx2、Dx3、…はそれぞれがゲート端子Gt1、Gt2、Gt3、…で順に挟まれるように直列接続されている。そして、結合ダイオードDx1の向きは、ゲート端子Gt1からゲート端子Gt2に向かって電流が流れる方向に接続されている。他の結合ダイオードDx2、Dx3、Dx4、…についても同様である。
転送サイリスタTのゲート端子Gtは、転送サイリスタTのそれぞれに対応して設けられた電源線抵抗Rgxを介して電源線71に接続されている。そして、電源線71はVga端子に接続されている。Vga端子は電源ライン200b(図4参照)に接続されて、電源電位Vgaが供給される。
書込サイリスタMのゲート端子Gmは、書込サイリスタMのそれぞれに対応して設けられた電源線抵抗Rgyを介して電源線71に接続されている。
発光サイリスタLのゲート端子Glは、発光サイリスタLのそれぞれに対応して設けられた電源線抵抗Rgzを介して電源線71に接続されている。
【0057】
そして、転送サイリスタ列の一端側の転送サイリスタT1のゲート端子Gt1は、スタートダイオードDx0のカソード端子に接続されている。一方、スタートダイオードDx0のアノード端子は、第2転送信号線73に接続されている。
【0058】
さらに、許可サイリスタSaのゲート端子Gsaは、電源線抵抗Rgaを介して電源線71に接続されている。さらに、許可サイリスタSaのカソード端子Ksaは直列接続された許可抵抗RaとRbとの間に接続されている。
【0059】
図7は、発光チップCaの平面レイアウト図および断面図である。図7は、図6と異なって、信号発生回路110との接続関係を示していないので、発光チップCa1を例とすることを要しない。よって、図7では、発光チップCaと表記する。図7(a)は、発光チップCaの平面レイアウト図であって、発光サイリスタL1〜L4、書込サイリスタM1〜M4、転送サイリスタT1〜T4を中心とした部分を示している。図7(b)は、図7(a)に示したVIIB−VIIB線での断面図である。よって、図7(b)の断面図には、図中下より発光サイリスタL1、接続ダイオードDz1、電源線抵抗Rgz1、電源線抵抗Rgy1、接続ダイオードDy1、転送サイリスタT1、結合ダイオードDx1の断面が示されている。なお、図7(a)および(b)の図中には、主要な素子や端子を名前により表記している。
図7(a)では、各素子間を接続する配線を、電源線71を除いて、実線で示している。また、図7(b)では、各素子間を接続する配線の記載を省略している。
【0060】
発光チップCaは、図7(b)に示すように、例えばGaAsやGaAlAsなどの化合物半導体から構成されている。すなわち、発光チップCaは、p型の基板80上に基板80に接して設けられたp型の第1半導体層81、p型の第1半導体層81上に第1半導体層81に接して設けられたn型の第2半導体層82、n型の第2半導体層82上に第2半導体層82に接して設けられたp型の第3半導体層83、p型の第3半導体層83上に第3半導体層83に接して設けられたn型の第4半導体層84が、基板80を除いた部分において、相互に分離されて構成された複数の島(アイランド)(第1アイランド301〜第11アイランド311)を備えている。なお、一部のアイランドは、最上層のn型の第4半導体層84を備えていない。
【0061】
図7(a)に示すように、第1アイランド301には、発光サイリスタL1が設けられている。第2アイランド302には、書込サイリスタM1および接続ダイオードDz1が設けられている。
第3アイランド303は、図7(a)に示すように、図中において左右に延びた幹部と幹部から分かれた複数の枝部とから構成されている。そして、幹部に電源線71が設けられ、枝部に電源線抵抗Rgx、Rgy、Rgz、Rgaが設けられている。
第4アイランド304には、転送サイリスタT1、結合ダイオードDx1、接続ダイオードDy1が設けられている。第5アイランド305には、スタートダイオードDx0が設けられている。第6アイランド306には電流制限抵抗R1、第7アイランド307には電流制限抵抗R2、第8アイランド308には許可抵抗Rb、第9アイランド309には許可サイリスタSa、第10アイランド310には許可抵抗Raが設けられている。第11アイランド311には書込抵抗RWが設けられている。
そして、発光チップCaには、第1アイランド301、第2アイランド302、第4アイランド304と同様なアイランドが、並列して形成されている。これらのアイランドには、発光サイリスタL2、L3、L4、…、書込サイリスタM2、M3、M4、…、転送サイリスタT2、T3、T4、…等が、第1アイランド301、第2アイランド302、第4アイランド304と同様に設けられている。これらについては、説明を省略する。
そしてまた、図7(b)に示すように、基板80の裏面にはVsub端子となる裏面電極85が設けられている。
【0062】
さらに、図7(a)および図7(b)により、第1アイランド301〜第11アイランド311について詳細に説明する。
第1アイランド301に設けられた発光サイリスタL1は、基板80をアノード端子、n型の第4半導体層84の領域111上に形成されたn型オーミック電極121をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極131をゲート端子Gl1とする。そして、n型オーミック電極121の部分を除くn型の第4半導体層84の領域111の表面から光を放出する。
【0063】
第2アイランド302に設けられた書込サイリスタM1は、基板80をアノード端子、n型の第4半導体層84上に形成されたn型オーミック電極123をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上のp型オーミック電極132をゲート端子Gm1とする。
同じく第2アイランド302に設けられた接続ダイオードDz1は、n型の第4半導体層84の領域112上に設けられたn型オーミック電極122をカソード端子、p型の第3半導体層83上に形成されたp型オーミック電極132(ゲート端子Gm1)をアノード端子として形成されている。
【0064】
第3アイランド303に設けられた電源線抵抗Rgx、Rgy、Rgz、Rgaは、p型の第3半導体層83上に形成された2つのp型オーミック電極間に形成されている。そして、2つのp型オーミック電極間のp型の第3半導体層83を抵抗として用いている。例えば、電源線抵抗Rgz1は、p型の第3半導体層83上に設けられたp型オーミック電極133と134との間のp型の第3半導体層83を抵抗として形成されている。電源線抵抗Rgx1は、p型の第3半導体層83上に設けられたp型オーミック電極134と135との間のp型の第3半導体層83を抵抗として形成されている。電源線抵抗Rgy1は、p型の第3半導体層83上に設けられたp型オーミック電極134と136との間のp型の第3半導体層83を抵抗として形成されている。電源線抵抗Rgaは、p型の第3半導体層83上に設けられたp型オーミック電極134と161との間のp型の第3半導体層83を抵抗として形成されている。
【0065】
第4アイランド304に設けられた転送サイリスタT1は、基板80をアノード端子、n型の第4半導体層84の領域114上に形成されたn型オーミック電極125をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極137をゲート端子Gt1とする。
同じく第4アイランド304に設けられた接続ダイオードDy1は、n型の第4半導体層84の領域113上に設けられたn型オーミック電極124をカソード端子、p型の第3半導体層83上に形成されたp型オーミック電極137(ゲート端子Gt1)をアノード端子として形成されている。
さらに、同じく第4アイランド304に設けられた結合ダイオードDx1は、n型の第4半導体層84の領域115上に設けられたn型オーミック電極126をカソード端子、p型の第3半導体層83上に形成されたp型オーミック電極137(ゲート端子Gt1)をアノード端子として形成されている。
【0066】
第5アイランド305に設けられたスタートダイオードDx0は、n型の第4半導体層84上に設けられたn型オーミック電極127をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極138をアノード端子として形成されている。
第6アイランド306に設けられた電流制限抵抗R1、第7アイランド307に設けられた電流制限抵抗R2、第8アイランド308に設けられた許可抵抗Rb、第10アイランド310に設けられた許可抵抗Ra、第11アイランド311に設けられた書込抵抗RWは、電源線抵抗Rgx1、Rgy1、Rgz1、Rgaと同様に、p型の第3半導体層83上に形成された一組のp型オーミック電極(符号なし)間のp型の第3半導体層83を抵抗として用いている。
【0067】
第9アイランド309に設けられた許可サイリスタSaは、n型の第4半導体層84上に設けられたn型オーミック電極128をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に設けられたp型オーミック電極139をゲート端子Gsaとして形成されている。
【0068】
図7(a)において、発光チップCaにおける各素子間の接続関係を説明する。
第1アイランド301の発光サイリスタL1のカソード端子であるn型オーミック電極121は点灯信号線75に接続されている。点灯信号線75はφI端子に接続されている。発光サイリスタL1のゲート端子Gl1であるp型オーミック電極131は、第2アイランド302の接続ダイオードDz1のカソード端子であるn型オーミック電極122に接続されている。説明を省略するが、発光サイリスタL2、L3、L4、…についても同様である。
【0069】
第2アイランド302の書込サイリスタM1のカソード端子であるn型オーミック電極123は、書込信号線74に接続されている。そして、書込信号線74は、第11アイランド311に設けられた書込抵抗RWの一方の端子に接続されている。書込抵抗RWの他方の端子は、φW端子に接続されている。
書込抵抗RWの一方の端子は、第8アイランド308に設けられた許可抵抗Rbの一方の端子に接続されている。許可抵抗Rbの他方の端子は、第9アイランド309に設けられた許可サイリスタSaのカソード端子であるn型オーミック電極128に接続されている。そして、許可サイリスタSaのカソード端子であるn型オーミック電極128は、第10アイランド310に設けられた許可抵抗Raの一方の端子に接続されている。許可抵抗Raの他方の端子は、φE端子に接続されている。
【0070】
第2アイランド302の接続ダイオードDz1のカソード端子であるn型オーミック電極122は第3アイランド303に設けられた電源線抵抗Rgz1のp型オーミック電極133に接続されている。
第2アイランド302の書込サイリスタM1のゲート端子Gm1であるp型オーミック電極132は、第3アイランド303に設けられた電源線抵抗Rgy1のp型オーミック電極136に接続されている。電源線抵抗Rgy1のp型オーミック電極136は、第4アイランド304に設けられた接続ダイオードDy1のカソード端子であるn型オーミック電極124に接続されている。
【0071】
そして、第3アイランド303に設けられた電源線抵抗Rgx1のp型オーミック電極135は、第4アイランド304に設けられた転送サイリスタT1のゲート端子Gt1であるp型オーミック電極137に接続されている。
さらに、第3アイランド303に設けられたp型オーミック電極134はVga端子に接続されている。
【0072】
第4アイランド304に設けられた転送サイリスタT1のカソード端子であるn型オーミック電極125は、第1転送信号線72に接続されている。第1転送信号線72は、第6アイランド306に設けられた電流制限抵抗R1を介してφ1端子に接続されている。
そして、第4アイランド304に設けられた結合ダイオードDx1のカソード端子であるn型オーミック電極126は、隣接して設けられた転送サイリスタT2のゲート端子Gt2であるp型オーミック電極(符号なし)に接続されている。
一方、第4アイランド304に設けられた転送サイリスタT1のゲート端子Gt1であるp型オーミック電極137は、第5アイランド305に設けられたスタートダイオードDx0のカソード端子であるn型の第4半導体層84上に形成されたn型オーミック電極127に接続されている。
【0073】
第5アイランド305に設けられたスタートダイオードDx0のアノード端子であるp型の第3半導体層83上に形成されたp型オーミック電極138は、偶数番号の転送サイリスタTのカソード端子であるn型の第4半導体層84上に形成されたn型オーミック電極(符号なし)と接続されるとともに、第7アイランド307に設けられた電流制限抵抗R2を介してφ2端子に接続されている。
第9アイランド309のp型の第3半導体層83上に形成されたp型オーミック電極139は、第3アイランド303のp型の第3半導体層83上に形成されたp型オーミック電極161に接続されている。
ここでは説明を省略するが、他の発光サイリスタL、転送サイリスタT、書込サイリスタM、結合ダイオードDx、接続ダイオードDy、Dzについても同様である。
このようにして、図6に示した発光チップCa1(Ca)の回路構成が形成される。
【0074】
(発光チップCb)
図8は、自己走査型発光素子アレイ(SLED)である発光チップCbの回路構成を説明するための等価回路図である。なお、図8では、端子(Vga端子、φ1端子、φ2端子、φE端子、φW端子、φI端子)を除いて、以下に説明する各素子は、後述する図9で説明するように、発光チップCb上のレイアウトに基づいて配置されている。
ここでは、発光チップCb1を例に、発光チップCbを説明する。そこで、図8において、発光チップCbを発光チップCb1(Cb)と表記する。他の発光チップCb2〜Cb20の構成は、発光チップCb1と同じである。
なお、端子(Vga端子、φ1端子、φ2端子、φE端子、φW端子、φI端子)の位置は、図4(a)と異なるが、説明の便宜上、図中左端に示した。また、基板80の裏面にVsub端子が設けられている。
【0075】
発光チップCb1(Cb)は、図6において説明した発光チップCa1(Ca)における、φE端子に接続された許可抵抗Ra、Rbおよび許可サイリスタSa(電源線抵抗Rgaを含む。)の代わりに、第2の許可サイリスタの一例としての許可サイリスタSb(電源線抵抗Rgbを含む。)、許可ダイオードDsおよび第3の許可抵抗の一例としての許可抵抗Rc、第4の許可抵抗の一例としての許可抵抗Rd、第5の許可抵抗の一例としての許可抵抗Reを備えている。
発光チップCb1(Cb)の他の構成は、図6に示した発光チップCa1(Ca)と同様である。よって、以下では、発光チップCb1(Cb)において、発光チップCa1(Ca)と異なる部分を説明し、同様の部分には、同じ符号を付して詳細な説明を省略する。
【0076】
発光チップCb1(Cb)における許可サイリスタSb、許可ダイオードDsおよび許可抵抗Rc、Rd、Reの電気的な接続について説明する。
転送サイリスタTのアノード端子、書込サイリスタMのアノード端子、発光サイリスタLのアノード端子、許可サイリスタSbのアノード端子は、発光チップCb1(Cb)の基板80に接続されている(アノードコモン)。
書込サイリスタMのカソード端子が接続された書込信号線74は、書込サイリスタM1側において、書込抵抗RWを介して、書込信号端子の一例としてのφW端子に接続されている。発光チップCb1では、このφW端子に書込信号ライン205(図4参照)が接続され、書込信号φW1が送信される。
なお、図4に示したように、他の発光チップCb2〜Cb20のφW端子には、それぞれ書き込み信号ライン206〜224が接続され、書込信号φW2〜φW20が送信される。
【0077】
書込信号線74は、書込サイリスタM1と書込抵抗RWとの間で分岐し、許可抵抗Rcを介して、許可ダイオードDsのアノード端子Asに接続されている。許可ダイオードDsのカソード端子は、許可信号端子の一例としてのφE端子に接続されている。このφE端子には、許可信号ライン203(図4参照)が接続され、許可信号φEが送信される。
許可ダイオードDsのアノード端子Asは、許可抵抗Rdを介して許可サイリスタSbのゲート端子Gsbに接続されている。許可ダイオードDsのカソード端子は、許可抵抗Reを介して、許可サイリスタSbのゲート端子Gsbに接続されている。
さらに、許可サイリスタSbのカソード端子Ksbは、電源線抵抗Rgbを介して電源線71に接続されている。
【0078】
なお、発光チップCb1(Cb)のφ1端子には、第1転送信号ライン201b(図4参照)が接続され、第1転送信号φ1bが送信される。φ2端子には、第2転送信号ライン202b(図4参照)が接続され、第2転送信号φ2bが送信される。
また、発光チップCb1(Cb)のφI端子には、点灯信号ライン204b(図4参照)が接続され、点灯信号φIbが送信される。
なお、点灯信号発生部140bとφI端子との間には、図4で示したように、電流制限抵抗RIが設けられているが、図8では記載を省略している。
許可サイリスタSbのアノード端子を第5のアノード端子、カソード端子を第5のカソード端子、ゲート端子を第5のゲート端子と表記することがある。
【0079】
図9は、発光チップCbの平面レイアウト図および断面図である。図9は、図8と異なって、信号発生回路110との接続関係を示していないので、発光チップCb1を例とすることを要しない。よって、図9では、発光チップCbと表記する。図9(a)は、発光チップCbの平面レイアウト図であって、発光サイリスタL1〜L4、書込サイリスタM1〜M4、転送サイリスタT1〜T4を中心とした部分を示している。図9(b)は、図9(a)に示したIXB−IXB線での断面図である。なお、後述するように、図9(a)のIXB−IXB線の部分は、図7(a)のVIIB−VIIB線の部分と同じである。よって、図9(b)に示す発光チップCbの断面図は、図7(b)に示した発光チップCaの断面図と同じである。
なお、図9(a)および(b)の図中には、主要な素子や端子を名前により表記している。そして、図9(a)では、各素子間を接続する配線を、電源線71を除いて、実線で示している。また、図9(b)では、各素子間を接続する配線の記載を省略している。
【0080】
図8で説明したように、図9に示す発光チップCbは、図7に示した発光チップCaにおける、φE端子に接続された許可抵抗Ra、Rbおよび許可サイリスタSa(電源線抵抗Rgaを含む。)の代わりに、許可サイリスタSb(電源線抵抗Rgbを含む。)、許可ダイオードDsおよび許可抵抗Rc、Rd、Reを備えている。よって、以下では、許可サイリスタSb、許可ダイオードDsおよび許可抵抗Rc、Rd、Reについて説明し、同様なものについては、同じ符号を付して説明を省略する。
【0081】
発光チップCbは、発光チップCaにおける許可抵抗Ra、Rbおよび許可サイリスタSaを備えていないので、図7に示した、発光チップCaにおける第8アイランド308、第9アイランド309、第10アイランド310を備えていない。その代わり、発光チップCbは、図9に示すように、第12アイランド312、第13アイランド313、第14アイランド314、第15アイランド315を備えている。
第12アイランド312には、許可サイリスタSbが設けられている。第13アイランド313には、許可ダイオードDsおよび許可抵抗Rcが設けられている。第14アイランド314には許可抵抗Rdが、第15アイランド315には許可抵抗Reが設けられている。
よって、図9に示す、発光チップCbにおける第1アイランド301、第2アイランド302、第3アイランド303、第4アイランド304、第5アイランド305、第6アイランド306、第7アイランド307は、図7に示した、発光チップCaにおける第1アイランド301、第2アイランド302、第3アイランド303、第4アイランド304、第5アイランド305、第6アイランド306、第7アイランド307とそれぞれ同じである。よって、図9(b)に示すIXB−IXB線の断面図は、図7(b)に示したVIIB−VIIB線の断面図と同じである。
【0082】
第12アイランド312に設けられた許可サイリスタSbは、n型の第4半導体層84上のn型オーミック電極151をカソード端子とし、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極162をゲート端子Gsbとして構成されている。
第13アイランド313に設けられた許可ダイオードDsは、n型の第4半導体層84上のn型オーミック電極152をカソード端子とし、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極163をアノード端子Asとして構成されている。また、許可抵抗Rcは、p型オーミック電極163と、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極164との間のp型の第3半導体層83を抵抗として用いている。
第14アイランド314に設けられた許可抵抗Rdおよび第15アイランド315に設けられた許可抵抗Reは、前述の電流制限抵抗R1、R2または書込抵抗RWと同様に、p型の第3半導体層83上に設けられた一対のp型オーミック電極間のp型の第3半導体層83を抵抗として構成されている。
なお、図7に示した発光チップCaにおける電源線抵抗Rgaは、図9の発光チップCbにおいては電源線抵抗Rgbである。
【0083】
次に、図9(a)において、許可サイリスタSb、許可ダイオードDsおよび許可抵抗Rc、Rd、Reの接続関係を説明する。
発光チップCbにおいても、発光チップCaと同様に、書込サイリスタM1のカソード端子であるn型の第4半導体層84上のn型オーミック電極123は書込信号線74に接続されている。書込信号線74は、第11アイランド311に設けられた書込抵抗RWの一方の端子であるp型オーミック電極(符号なし)に接続されている。書込抵抗RWの他方の端子であるp型オーミック電極(符号なし)はφW端子に接続されている。
書込信号線74は、第13アイランド313に設けられた許可抵抗Rcの一方の端子であるp型オーミック電極164に接続されている。許可抵抗Rcの他方の端子であるp型オーミック電極163は、第14アイランド314に設けられた許可抵抗Rdの一方の端子であるp型オーミック電極(符号なし)に接続されている。許可抵抗Rdの他方の端子であるp型オーミック電極(符号なし)は第12アイランド312に設けられた許可サイリスタSbのゲート端子Gsbであるp型オーミック電極162に接続されている。さらに、許可サイリスタSbのゲート端子Gsbであるp型オーミック電極162は、第15アイランド315に設けられた許可抵抗Reの一方の端子であるp型オーミック電極(符号なし)に接続されている。許可抵抗Reの他方の端子であるp型オーミック電極(符号なし)はφE端子に接続されている。また、許可抵抗Reの他方の端子であるp型オーミック電極(符号なし)は、第13アイランド313に設けられた許可ダイオードDsのカソード端子であるn型オーミック電極152に接続されている。そして、許可ダイオードDsのアノード端子であるp型オーミック電極163は、許可抵抗Rcの他方の端子を兼ねている。
第12アイランド312に設けられた許可サイリスタSbのカソード端子Ksbであるn型オーミック電極151は、第3アイランド303の枝部に設けられた電源線抵抗Rgbの一方の端子であるp型オーミック電極161に接続されている。
電源線抵抗Rgbの他方の端子であるp型オーミック電極134は、電源線71を構成し、Vga端子に接続されている。
以上説明したようにして、図8に示した発光チップCb1(Cb)の回路構成が形成される。
【0084】
(発光装置65の動作)
次に、発光装置65の動作について説明する。
発光装置65は発光チップ群#aに属する発光チップCa1〜Ca20と発光チップ群#bに属する発光チップCb1〜Cb20とを備えている(図3、4、5参照)。
図4に示したように、回路基板62上のすべての発光チップCa1〜Ca20および発光チップCb1〜Cb20には、基準電位Vsubと電源電位Vgaとが共通に供給される。
また、回路基板62上のすべての発光チップCa1〜Ca20および発光チップCb1〜Cb20には、許可信号φEが共通に送信される。
【0085】
そして、発光チップ群#aに属する発光チップCa1〜Ca20には、第1転送信号φ1a、第2転送信号φ2a、点灯信号φIaが共通に送信される。よって、発光チップ群#aに属する発光チップCa1〜Ca20は、並行して駆動される。
同様に、発光チップ群#bに属する発光チップCb1〜Cb20には、第1転送信号φ1b、第2転送信号φ2b、点灯信号φIbが共通に送信される。よって、発光チップ群#bに属する発光チップCb1〜Cb20、は並行して駆動される。
【0086】
一方、書込信号φW1〜φW20(φW)は、発光チップ群#aに属する一つの発光チップCaと発光チップ群#bに属する一つの発光チップCbとが構成する発光チップ組#1〜#20のそれぞれに対して共通に送信される。例えば、発光チップ群#aに属する発光チップCa1と発光チップ群#bに属する発光チップCb1とを発光チップ組#1として、書込信号φW1が共通に送信される。また、20個の書込信号φW1〜φW20は、同じタイミングで送信される。よって、発光チップ組#1〜#20は並行して駆動される。
【0087】
以上説明したように、発光チップ群#aに属する発光チップCa2〜Ca20は発光チップCa1と並行して駆動され、発光チップ群#bの発光チップCb2〜Cb20は発光チップCb1と並行して駆動されるので、発光チップ組#1に属する発光チップCa1およびCb1の動作を説明すれば足りる。なお、発光チップCa1とCb1とは、発光チップ組#1を構成し、発光チップ組#2〜#20は発光チップ組#1と並行して駆動されるので、発光チップ組#1を構成する発光チップCa1とCb1とを説明すれば足りる。
なお、上記においては、書込信号φW1〜φW20は同じタイミングで送信されるとしたが、後述するように、書込信号φW1〜φW20は、タイミングを互にずらして送信されてもよい。
【0088】
<サイリスタの動作>
発光チップCa1およびCb1の動作を説明する前に、サイリスタ(転送サイリスタT、書込サイリスタM、発光サイリスタL、許可サイリスタSa、Sb)の基本的な動作を説明する。サイリスタは、前述したように、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。
以下では、例として、図6、図7、図8、図9に示したようにサイリスタのアノード端子であるVsub端子に供給される基準電位Vsubを0V(ハイレベルの電位であって「H」と表記する。)、Vga端子に供給される電源電位Vgaを−3.3V(ローレベルの電位であって「L」と表記する。)とする。そして、サイリスタは、図7および図9に示したように、GaAs、GaAlAs等の化合物半導体によるp型半導体層、n型半導体層を積層して構成されているとし、pn接合の拡散電位(順方向電位)Vdを1.5Vとする。
【0089】
アノード端子とカソード端子との間に流れる電流が小さいオフ状態のサイリスタは、しきい電圧より低い電位(絶対値が大きい負の電位)がカソード端子に供給されるとオン状態に移行(ターンオン)する。サイリスタは、ターンオンすると、アノード端子とカソード端子との間にオフ状態に比べ流れる電流が大きい状態(オン状態)になる。ここで、サイリスタのしきい電圧は、ゲート端子(転送サイリスタTではゲート端子Gt、書込サイリスタMではゲート端子Gm、発光サイリスタLではゲート端子Gl、許可サイリスタSaではゲート端子Gsa、許可サイリスタSbではゲート端子Gsb)の電位から拡散電位Vdを引いた値である。例えば、サイリスタのゲート端子の電位が−1.5Vであると、しきい電圧は−3Vとなる。すなわち、−3Vより低い電圧、例えば「L」である−3.3Vがカソード端子に送信されると、サイリスタがターンオンする。
オン状態のサイリスタは、ゲート端子がサイリスタのアノード端子の電位に近い電位になる。以下では、アノード端子を0V(「H」)に設定しているので、オン状態のサイリスタのゲート端子の電位は0V(「H」)となるとして説明する。また、オン状態のサイリスタのカソード端子はpn接合の拡散電位Vdに近い値となる。ここでは、カソード端子の電位は−1.7Vとなるとして説明する。
【0090】
オン状態のサイリスタは、カソード端子の電位が、オン状態を維持するために必要な電位であれば、オン状態を維持しつづける。逆に、オン状態を維持するために必要な電位より高い電位(絶対値が小さい負の電位または正の電位)になると、オフ状態に移行(ターンオフ)する。
すなわち、オン状態のサイリスタのカソード端子の電位は上述したように−1.7Vであるので、オン状態のサイリスタは、カソード端子に−1.7Vより低い電位が継続的に印加され、オン状態を維持しうる電流が供給されると、オン状態が維持される。
一方、オン状態のサイリスタは、カソード端子に−1.7Vより高い電位が印加されると、ターンオフする。
以下の説明において、オン状態のサイリスタのカソード端子の電位を「H」(0V)にしてサイリスタをターンオフすることがあるが、「H」(0V)は、オン状態のサイリスタのカソード端子の電位である−1.7Vより高い電位であるとともに、カソード端子がアノード端子と同電位になることで、サイリスタがターンオフする。
【0091】
以上のことから、サイリスタは、オン状態になると電流が流れた状態を維持し、ゲート端子の電位を変化させてもオフ状態に移行しない。すなわち、サイリスタはオン状態を維持(記憶、保持)する機能を有している。
【0092】
上述したように、サイリスタのオン状態を維持するためにカソード端子に印加し続ける電位である−1.7Vは、ゲート端子の電位が−1.5Vであるときにサイリスタのしきい電圧である−3Vより、高い電位である。
なお、発光サイリスタLは、ターンオンすると点灯(発光)し、ターンオフすると消灯(非点灯)する。オン状態の発光サイリスタLの発光出力(光量)は、カソード端子とアノード端子間に流す電流によって決められる。
【0093】
<書込信号線74の電位>
次に、発光チップCaおよびCbについて、φE端子の電位(φE)およびφW端子の電位(φW)と、書込信号線74の電位(φWL(Ca))との関係について説明する。
まず、発光チップCaについて説明する。
図10は、発光チップCaにおいて、φE端子の電位(φE)およびφW端子の電位(φW)と、書込信号線74の電位(φWL(Ca))との関係について説明する図である。図10(a)は、図6に示した発光チップCa1(Ca)の等価回路から、φE端子、φW端子、Vga端子とこれらに接続された許可サイリスタSa、許可抵抗Ra、Rb、電源線抵抗Rga、書込抵抗RWの部分を取り出して示した等価回路である。図10(b)は、φE端子の電位(φE)およびφW端子の電位(φW)と、書込信号線74の電位(φWL(Ca))との関係を示す図である。
なお、図10(b)に示すφE端子の電位(φE)およびφW端子の電位(φW)と、書込信号線74の電位(φWL(Ca))との関係は、許可抵抗Ra、Rbの抵抗値を1kΩ、書込抵抗RWの抵抗値を2kΩ、電源線抵抗Rgaの抵抗値を20kΩとして求めている。図10(b)では、φWL(Ca)は小数点2桁を四捨五入して示している。
【0094】
ここでは、カソード端子が書込信号線74に接続された書込サイリスタM(図6参照)はいずれもオフ状態にある場合を考える。すなわち、書込信号線74の電位は、書込サイリスタMに影響されることなく、φEおよびφWの電位によって決まる。
φE端子に送信される許可信号φEは、「H」(0V)と、第1の電位レベル(以下、「E1」と記す。)と、第2の電位レベル(以下、「E2」と記す。)との3つの電位レベルを有する信号である。そして、例として「E1」を「L」である−3.3Vに、「E2」を−5.3Vとする。
一方、書込信号φWは、「H」(0V)と、「L」(−3.3V)との2つの電位レベルを有する信号である。
【0095】
図10(a)に示すように、許可サイリスタSaのゲート端子Gsaは、電源線抵抗Rgaを介して電源線71に接続され、電源電位Vga(「L」の−3.3V)が供給されている。よって、許可サイリスタSaのしきい電圧はゲート端子Gsaの電位からpn接合の拡散電位Vd(−1.5V)を引いた−4.8Vである。すなわち、オフ状態の許可サイリスタSaはカソード端子Ksaに−4.8Vより低い電位(≦−4.8V)が印加されるとターンオンする。一方、オフ状態の許可サイリスタSaはカソード端子Ksaに−4.8Vより高い電位(>−4.8V)が印加されてもターンオンせず、オフ状態を維持する。
【0096】
図10(b)において、φWが「H」(0V)およびφEが「H」(0V)の場合、許可サイリスタSaのカソード端子Ksaも0Vであるので、しきい電圧が−4.8Vである許可サイリスタSaはターンオンできず、オフ状態にある。よって、φWL(Ca)も「H」(0V)である。
次に、φWが「H」(0V)でφEが「E1」(−3.3V)である場合、許可サイリスタSaのカソード端子Ksaは、φEが「H」(0V)から「E1」(−3.3V)に移行したタイミングにおいて−3.3Vになる。しかし、しきい電圧が−4.8Vである許可サイリスタSaはターンオンできず、オフ状態にある。よって、φWL(Ca)は、「H」(0V)のφWと「E1」(−3.3V)のφEとの電位差が、許可抵抗Ra、Rbおよび書込抵抗RWにより分圧されて−1.7Vとなる。
さらに、φWが「H」(0V)でφEが「E2」(−5.3V)である場合、許可サイリスタSaのカソード端子Ksaは、φEが「H」(0V)から「E2」(−5.3V)に移行したタイミングにおいて−5.3Vになる。すると、しきい電圧が−4.8Vである許可サイリスタSaがターンオンして、オン状態になる。これにより、許可サイリスタSaのカソード端子Ksaの電位が−1.7Vになる。よって、φWL(Ca)は、「H」(0V)のφWと−1.7Vのカソード端子Ksaとの電位差が、許可抵抗Rbと書込抵抗RWとで分圧された電位である−0.6Vとなる。
【0097】
一方、図10(b)において、φWが「L」(−3.3V)でφEが「H」(0V)である場合、しきい電圧が−4.8Vである許可サイリスタSaはターンオンできず、オフ状態にある。よって、φWL(Ca)は、「L」(−3.3V)のφWと「H」(0V)のφEとの電位差が、許可抵抗Ra、Rbおよび書込抵抗RWにより分圧された電位である−1.7Vとなる。
次に、φWが「L」(−3.3V)でφEが「E1」(−3.3V)である場合、上述したように、しきい電圧が−4.8Vである許可サイリスタSaはターンオンできず、オフ状態にある。φWL(Ca)は、φWとφEとが共に−3.3Vであるので、−3.3Vとなる。
さらに、φWが「L」(−3.3V)でφEが「E2」(−5.3V)である場合、上述したように許可サイリスタSaがターンオンして、オン状態になる。これにより、許可サイリスタSaのカソード端子Ksaの電位が−1.7Vになる。よって、φWL(Ca)は、「L」(−3.3V)のφWと−1.7Vのカソード端子Ksaとの電位差が、許可抵抗Rbと書込抵抗RWとで分圧された電位である−2.2Vとなる。
【0098】
以上説明したように、発光チップCaでは、φEが「E1」(−3.3V)で、φWが「L」(−3.3V)の場合、φWL(Ca)が「L」(−3.3V)になる。すなわち、発光チップCaは後述するように、φEが「E1」(−3.3V)になることにより点灯が許可され、φWが「L」(−3.3V)になることによって点灯(発光)する。
なお、φWが「L」(−3.3V)でφEが「H」(0V)の場合は、後述する発光装置65の動作において表れない。
【0099】
さて、発光チップCbについて説明する。
図11は、発光チップCbにおいて、φE端子の電位(φE)およびφW端子の電位(φW)と、書込信号線74の電位(φWL(Cb))との関係について説明する図である。図11(a)は、図8に示した発光チップCb1(Cb)の等価回路から、φE端子、φW端子、Vga端子とこれらに接続された許可サイリスタSb、許可ダイオードDs、許可抵抗Rc、Rd、Re、書込抵抗RWとを取り出して示した等価回路である。図11(b)は、φE端子の電位(φE)およびφW端子の電位(φW)と、書込信号線74の電位(φWL(Cb))との関係を示す図である。
なお、図11(b)に示すφE端子の電位(φE)およびφW端子の電位(φW)と、書込信号線74の電位(φWL(Cb))との関係は、許可抵抗Rcおよび書込抵抗RWの抵抗値を2kΩ、許可抵抗Rdの抵抗値を4kΩ、許可抵抗Reの抵抗値を20kΩ、電源線抵抗Rgbの抵抗値を2kΩとして求めている。そして、図11(b)ではφWL(Cb)は小数点2桁を四捨五入して示している。
【0100】
図11(a)から分かるように、許可サイリスタSbのゲート端子Gsbは、許可抵抗Reを介して許可ダイオードDsのカソード端子に接続されるとともに、φE端子に接続されている。また、許可サイリスタSbのゲート端子Gsbは、許可抵抗Rdを介して許可ダイオードDsのアノード端子Asに接続され、さらに許可抵抗Rcを介して書込信号線74に接続されている。書込信号線74は、書込抵抗RWを介してφW端子に接続されている。
許可サイリスタSbのカソード端子Ksbは、電源線抵抗Rgbを介して電源線71に接続され、電源電位Vga(「L」の−3.3V)が供給されている。許可サイリスタSbは、ゲート端子Gsbの電位が−1.8Vより高い電位(≧−1.8V)となると、しきい電圧が−3.3Vより高い値(≧−3.3V)となって、ターンオンする。
後述するように、発光装置65を動作状態にする初期状態において、Vga端子が「L」(−3.3V)に設定されるとともに、φE端子(φE)およびφW端子(φW)は「H」(0V)に設定される。φEおよびφWが「H」(0V)となると、ゲート端子Gsbの電位も「H」(0V)になるので、許可サイリスタSbのしきい電圧は−3.3Vより高い−1.5Vになる。これにより、許可サイリスタSbがターンオンする。そして、許可サイリスタSbは、カソード端子Ksbに電源電位Vga(−3.3V)が供給されているので、オン状態を維持し続ける。これにより、許可サイリスタSbのゲート端子Gsbの電位は「H」(0V)になる。
【0101】
図11(b)において、まずφWが「H」(0V)およびφEが「H」(0V)である場合、φE、φW、ゲート端子Gsbの電位が「H」(0V)であるので、φWL(Cb)も「H」(0V)になる。
次に、φWが「H」(0V)でφEが「E1」(−3.3V)である場合、許可ダイオードDsのカソード端子が−3.3Vとなって、アノード端子Asが0Vに近い値であるので、pn接合が順方向にバイアスされた状態(順バイアス)になる。これにより、許可ダイオードDsは、pn接合の拡散電位Vdである−1.5Vの電位差を生じることになる。アノード端子Asの電位は、オン状態の許可サイリスタSbおよび順バイアスの許可ダイオードDsの抵抗等を考慮して求めると−1.4Vとなる。よって、φWL(Cb)は、「H」(0V)のφWと−1.4Vのアノード端子Asとの電位差が、許可抵抗Rcおよび書込抵抗RWにより分圧されて−0.6Vとなる。
さらに、φWが「H」(0V)でφEが「E2」(−5.3V)である場合、許可ダイオードDsは順バイアスであって、許可ダイオードDsのアノード端子Asの電位は、オン状態の許可サイリスタSbおよび順バイアスの許可ダイオードDsの抵抗等を考慮して求めると−3.3Vとなる。よって、φWL(Cb)は、「H」(0V)のφWと−3.3Vのアノード端子Asとの電位差が、許可抵抗Rcと書込抵抗RWとで分圧されて−1.5Vとなる。
【0102】
一方、図11(b)において、φWが「L」(−3.3V)でφEが「H」(0V)である場合、許可ダイオードDsのカソード端子の電位は0Vで、アノード端子Asの電位は0Vに近い電位であるので、pn接合が逆方向にバイアスされた状態(逆バイアス)になる。よって、φWL(Cb)は、「L」(−3.3V)のφWと0Vのゲート端子Gsbの電位差が、許可抵抗Rd、Rcと書込抵抗RWとで分圧された−1.7Vとなる。
次に、φWが「L」(−3.3V)でφEが「E1」(−3.3V)である場合、上述したように、許可ダイオードDsはカソード端子が−3.3V、アノード端子Asが−1.4Vの順バイアスになる。よって、φWL(Cb)は、「L」(−3.3V)のφWと−1.4Vのアノード端子Asとの電位差が、許可抵抗Rcおよび書込抵抗RWにより分圧されて−2.5Vとなる。
さらに、φWが「L」(−3.3V)でφEが「E2」(−5.3V)である場合、上述したように、許可ダイオードDsは順バイアスとなって、アノード端子Asの電位が−3.3Vとなる。よって、φWとアノード端子Asとが共に−3.3Vであるので、φWL(Cb)は−3.3Vとなる。
【0103】
以上説明したように、発光チップCbでは、φEが「E2」(−5.3V)で、φWが「L」(−3.3V)の場合、φWL(Cb)が「L」(−3.3V)になる。すなわち、発光チップCbは後述するように、φEが「E2」(−5.3V)になることにより点灯が許可され、φWが「L」(−3.3V)になることによって点灯(発光)する。
なお、φWが「L」(−3.3V)で、φEが「H」(0V)の状態は、後述する動作において表れない。
【0104】
図12は、発光チップCaおよびCbについて、φE端子の電位(φE)およびφW端子の電位(φW)と、書込信号線74の電位(φWL(Ca)およびφWL(Cb))との関係を示すタイミングチャートである。
図12において、時刻t1から時刻t9まで、番号順に時間が経過するとする。
そして、φEは、時刻t1から時刻t2において「H」(0V)であって、時刻t2において「H」(0V)から「E1」(−3.3V)に移行する。そして、時刻t5において、「E1」(−3.3V)から「E2」(−5.3V)に移行する。そして、時刻t8において、「E2」(−5.3V)から「H」(0V)に移行し、時刻t9まで、「H」(0V)を維持する。
一方、φWは、時刻t1から時刻t3において、「H」(0V)であって、時刻t3で「H」(0V)から「L」(−3.3V)に移行する。そして、時刻t4において、「L」(−3.3V)から「H」(0V)に移行し、時刻t6において、「H」(0V)から「L」(−3.3V)に移行し、時刻t7において、「L」(−3.3V)から「H」(0V)に移行する。そして、時刻t9まで、「H」(0V)を維持する。
【0105】
まず、図10(b)を参照しつつ、発光チップCaの書込信号線74の電位(φWL(Ca))について説明する。
時刻t1から時刻t2では、φEおよびφWがともに「H」(0V)であるので、φWL(Ca)は「H」(0V)である。時刻t2から時刻t3では、φEが「E1」(−3.3V)でφWが「H」(0V)であるので、φWL(Ca)は−1.7Vである。時刻t3から時刻t4では、φEが「E1」(−3.3V)でφWが「L」(−3.3V)であるので、φWL(Ca)は−3.3Vになる。そして、時刻t4から時刻t5では、φEが「E1」(−3.3V)でφWが「H」(0V)であるので、φWL(Ca)は−1.7Vに戻る。
一方、時刻t5から時刻t6では、φEが「E2」(−5.3V)でφWが「H」(0V)であるので、φWL(Ca)は−0.6Vになる。なお、前述したように、時刻t5において、許可サイリスタSaがターンオンして、オン状態になっている。時刻t6から時刻t7では、φEが「E2」(−5.3V)でφWが「L」(−3.3V)であるので、φWL(Ca)は−2.2Vになる。このときも、許可サイリスタSaはオン状態を維持している。そして、時刻t7から時刻t8では、φEが「E2」(−5.3V)でφWが「L」(−3.3V)であるので、φWL(Ca)は−0.6Vに戻る。このときも、許可サイリスタSaはオン状態を維持している。
そして、時刻t8から時刻t9では、φEおよびφWがともに「H」(0V)であるので、φWL(Ca)が「H」(0V)に戻る。なお、時刻t8において、許可サイリスタSaは、カソード端子Ksaの電位がアノード端子の電位と同じ「H」(0V)になるので、ターンオフする。
【0106】
次に、図11(b)を参照しつつ、発光チップCbの書込信号線74の電位(φWL(Cb))について説明する。
時刻t1において、電源電位Vga(「L」(−3.3V))が供給されるとする。φEおよびφWがともに「H」(0V)であるので、許可サイリスタSbがターンオンして、ゲート端子Gsbの電位を「H」(0V)にする。許可サイリスタSbは電源電位Vga(「L」(−3.3V))が供給されている間、オン状態を維持する。
時刻t1から時刻t2では、φEおよびφWがともに「H」(0V)であるので、φWL(Cb)は「H」(0V)である。時刻t2から時刻t3では、φEが「E1」(−3.3V)でφWが「H」(0V)であるので、φWL(Cb)は−0.6Vである。時刻t3から時刻t4では、φEが「E1」(−3.3V)でφWが「L」(−3.3V)であるので、φWL(Cb)は−2.5Vになる。そして、時刻t4から時刻t5では、φEが「E1」(−3.3V)でφWが「H」(0V)であるので、φWL(Cb)は−0.6Vに戻る。
一方、時刻t5から時刻t6では、φEが「E2」(−5.3V)でφWが「H」(0V)であるので、φWL(Cb)は−1.5Vになる。時刻t6から時刻t7では、φEが「E2」(−5.3V)でφWが「L」(−3.3V)であるので、φWL(Cb)は−3.3Vになる。そして、時刻t7から時刻t8では、φEが「E2」(−5.3V)でφWが「L」(−3.3V)であるので、φWL(Cb)は−1.5Vに戻る。
そして、時刻t8から時刻t9では、φEおよびφWがともに「H」(0V)であるので、φWL(Cb)が「H」(0V)に戻る。
なお、許可サイリスタSbは、時刻t1においてターンオンし、時刻t9においてもオン状態を維持している。
【0107】
以上説明したように、φWL(Ca)またはφWL(Cb)が「L」(−3.3V)になるφEおよびφWの組み合わせ、すなわちタイミングが異なることが分かる。
φWL(Ca)は、φEが「E1」(−3.3V)で、φWが「L」(−3.3V)の場合に、φWL(Cb)は、φEが「E2」(−5.3V)で、φWが「L」(−3.3V)の場合に、「L」(−3.3V)になる。すなわち、φW端子の電位が「H」(0V)から「L」(−3.3V)になるタイミングにおけるφE端子の電位(φE)が「E1」(−3.3V)または「E2」(−5.3V)のいずれにあるかにより、後述するように発光チップCaまたはCbを選択して、点灯することを許可できる。
なお、上記した「H」、「L」、「E1」、「E2」の電位および許可抵抗Ra、Rb、Rc、Rd、Re、電源線抵抗Rga、Rgbの抵抗値は、一例であって、他の値を用いてもよい。
【0108】
図13は、第1の実施の形態における発光装置65の動作を説明するためのタイミングチャートである。図13では、発光チップ組#1(発光チップCa1およびCb1)に加えて、発光チップ組#2(発光チップCa2およびCb2)の動作を説明するタイミングチャートを示している。そして、図13では、それぞれの発光チップCa1、Cb1、Ca2、Cb2において、発光サイリスタL1〜L4の4個の発光サイリスタLの点灯または非点灯を制御する部分のタイミングチャートを示している。
なお、以下では、発光サイリスタLの点灯または非点灯を制御することを点灯制御と呼ぶ。
【0109】
そして、発光チップ組#1(発光チップCa1およびCb1)では、それぞれの発光サイリスタL1〜L4をすべて点灯させるとした。発光チップ組#2(発光チップCa2およびCb2)では、発光チップCa2の発光サイリスタL2、L3、L4を点灯させるとし、発光チップCb2の発光サイリスタL1、L3、L4を点灯させるとした。発光チップCa2の発光サイリスタL1および発光チップCb2の発光サイリスタL2は非点灯とした。
ただし、以下では、発光チップCa1およびCb1の動作を中心に説明する。
【0110】
図13において、時刻aから時刻yへとアルファベット順に時刻が経過するとする。発光チップ群#aに属する発光チップCa1の発光サイリスタL1は、時刻cから時刻oの期間Ta(1)において点灯制御される。発光チップCa1の発光サイリスタL2は、時刻oから時刻uの期間Ta(2)において点灯制御される。発光チップCa1の発光サイリスタL3は、時刻uから時刻wの期間Ta(3)において点灯制御される。発光チップCa1の発光サイリスタL4は、時刻wから時刻yの期間Ta(4)において点灯制御される。以下、同様にして番号が5以上の発光サイリスタLが点灯制御される。
一方、発光チップ群#bの発光チップCb1の発光サイリスタL1は、時刻hから時刻rの期間Tb(1)において点灯制御される。発光チップCb1の発光サイリスタL2は、時刻rから時刻vの期間Tb(2)において点灯制御される。発光チップCb1の発光サイリスタL3は、時刻vから時刻xの期間Tb(3)において点灯制御される。以下、同様にして番号が4以上の発光サイリスタLが点灯制御される。
【0111】
本実施の形態では、期間Ta(1)、Ta(2)、Ta(3)、…および期間Tb(1)、Tb(2)、Tb(3)、…は同じ長さの期間とし、それぞれを区別しないときは期間Tと表記する。
そして、発光チップ群#aに属する発光チップCa(発光チップCa1〜Ca20)を制御する期間Ta(1)、Ta(2)、Ta(3)、…と、発光チップ群#bに属する発光チップCb(発光チップCb1〜Cb20)を制御する期間Tb(1)、Tb(2)、Tb(3)、…とは、期間Tの半分の長さ(位相でいうと180°)ずれているとする。すなわち、期間Tb(1)は、期間Ta(1)が開始したのち、期間Tの1/2の期間が経過したときに開始する。
したがって、以下では、発光チップ群#aに属する発光チップCa1を制御する期間Ta(1)、Ta(2)、Ta(3)、…について説明する。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Tの長さを可変としてもよい。
【0112】
期間Ta(1)、Ta(2)、Ta(3)、…における信号波形は、画像データによって変化する書込信号φW(φW1〜φW20)を除いて、同じ波形の繰り返しである。
なお、時刻aから時刻cまでの期間は、発光チップCa1(C)が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
【0113】
期間Ta(1)および期間Ta(2)において、第1転送信号φ1a、第2転送信号φ2aの信号波形を説明する。なお、第1転送信号φ1a、第2転送信号φ2aは、発光チップ群#aに属する発光チップCaに共通に送信される。
第1転送信号φ1aは、期間Ta(1)の開始時刻cで「L」(−3.3V)であって、時刻mで「L」(−3.3V)から「H」に移行し、期間Ta(1)の終了時刻o(期間Ta(2)の開始時刻o)で「H」を維持している。そして、時刻sで「H」から「L」に移行し、期間Ta(2)の終了時刻uで「L」を維持している。
第2転送信号φ2aは、期間Ta(1)の開始時刻cで「H」(0V)であって、時刻lで「H」から「L」(−3.3V)に移行し、期間Ta(1)の終了時刻o(期間Ta(2)の開始時刻o)で「L」を維持している。そして、時刻tで「L」から「H」(0V)に移行し、期間Ta(2)の終了時刻uで「H」を維持している。
【0114】
ここで、第1転送信号φ1aと第2転送信号φ2aとを比較すると、期間Ta(1)における第1転送信号φ1aの波形が、期間Ta(2)における第2転送信号φ2aの波形になっている。そして、期間Ta(1)における第2転送信号φ2aの波形が、期間Ta(2)における第1転送信号φ1aの波形になっている。
すなわち、第1転送信号φ1aと第2転送信号φ2aとは期間Tの2倍の期間(2T)を単位として繰り返す信号波形である。そして、時刻lから時刻mまでの期間のように、共に「L」(−3.3V)となる期間を挟んで、交互に「H」(0V)と「L」(−3.3V)とを繰り返している。そして、時刻aから時刻bまでの期間を除いて、第1転送信号φ1と第2転送信号φ2とは、同時に「H」(0V)となる期間を有さない。
第1転送信号φ1aと第2転送信号φ2aとの一組の転送信号により、図6に示した発光チップCa1の転送サイリスタTが、後述するように、順番にオン状態になって、点灯または非点灯の制御対象である(点灯制御する)発光サイリスタLを指定する。
なお、発光チップ群#bに属する発光チップCbに共通に送信される第1転送信号φ1bおよび第2転送信号φ2bは、前述したように、それぞれ第1転送信号φ1aおよび第2転送信号φ2aを期間Tの1/2の期間、時間軸上で後ろにずれている。第1転送信号φ1aおよび第2転送信号φ2a、第1転送信号φ1bおよび第2転送信号φ2bの周期が2Tであるので、第1転送信号φ1aおよび第2転送信号φ2aと第1転送信号φ1bおよび第2転送信号φ2bとは、位相としては90°ずれていることになる。
【0115】
期間Ta(1)において、点灯信号φIaを説明する。点灯信号φIaは、発光チップ群#aに属する発光チップCaに共通に送信される。
点灯信号φIaは、期間Ta(1)の開始時刻cで、「H」(0V)から「L」(−3.3V)に移行し、時刻nにおいて、「L」から「H」に移行する。そして、期間Ta(1)の終了時刻oにおいて「H」を維持する。そして、点灯信号φIaは、期間Ta(1)における信号波形が、期間Ta(2)、Ta(3)、Ta(4)、…において繰り返す。
点灯信号φIaは、後述するように発光サイリスタLに点灯(発光)のための電流を供給する信号である。
なお、発光チップ群#bに属する発光チップCbに共通に送信される点灯信号φIbは、前述したように、点灯信号φIaを期間Tの1/2の期間、時間軸上で後ろにずれている。すなわち、点灯信号φIaおよびφIbは周期がTであるので、位相としては180°ずれていることになる。
【0116】
期間Ta(1)において、許可信号φEを説明する。許可信号φEは、発光チップ群#a、#bに関わらず、すべての発光チップCa(発光チップCa1〜Ca20)および発光チップCb(発光チップCb1〜Cb20)に共通に送信される。
許可信号φEは、期間Ta(1)の開始時刻cで「H」(0V)であって、時刻dで「H」(0V)から「E1」(−3.3V)に移行し、時刻iにおいて「E2」(−5.3V)に移行する。そして、期間Ta(1)の終了時刻o(期間Ta(2)の開始時刻o)で「E2」(−5.3V)から「H」(0V)に移行する。
この期間Ta(1)における許可信号φEは、図12に示した時刻t1から時刻t8の波形に当たる。そして、許可信号φEは、期間Ta(1)における信号波形が、期間Ta(2)、Ta(3)、Ta(4)、…において繰り返す。
許可信号φEは、後に詳述するように、発光チップCaおよび発光チップCbが点灯することを許可(イネーブル)する信号である。
【0117】
次に、期間Ta(1)において、書込信号φW1を説明する。書込信号φW1は、発光チップ組#1を構成する発光チップCa1およびCb1に共通に送信される。
書込信号φW1は、期間Ta(1)の開始時刻cで「H」(0V)であって、時刻eで「H」から「L」(−3.3V)に移行し、時刻fで「L」から「H」に移行する。さらに、時刻jで「H」から「L」に移行し、時刻kで「L」から「H」に移行する。そして、期間Ta(1)の終了時刻oにおいて、「H」を維持している。
すなわち、書込信号φW1は、期間Ta(1)において、「L」になる期間を2つ有している。
そして、書込信号φW1と許可信号φEとの関係を見ると、期間Ta(1)において、書込信号φW1が初めに「L」となる期間(時刻eから時刻f)は、許可信号φEが「E1」(−3.3V)である時刻dから時刻iまでの期間に含まれる。期間Ta(1)において、書込信号φW1が後に「L」となる期間(時刻jから時刻k)は、許可信号φEが「E2」(−5.3V)である時刻iから時刻oまでの期間に含まれる。
そして、期間Ta(1)において、書込信号φW1が初めに「L」となる期間(時刻eから時刻f)は、時刻cから時刻oまでの期間Ta(1)に含まれ、書込信号φW1が後に「L」となる期間(時刻jから時刻k)は、時刻hから時刻rまでの期間Tb(1)に含まれる。
【0118】
後述するように、書込信号φW1が初めに「L」となる期間(時刻eから時刻f)は、発光チップ群#aに属する発光チップCa1の発光サイリスタL1を点灯(発光)させるための信号である。書込信号φW1が後に「L」となる期間(時刻jから時刻k)は、発光チップ群#bの発光チップCb1の発光サイリスタL1を点灯(発光)させるための信号である。
【0119】
では、図4、図6、図8、図10、図11、図12を参照しつつ、図13に示したタイミングチャートにしたがって、発光装置65の動作を説明する。
(1)時刻a
発光装置65に基準電位Vsubおよび電源電位Vgaの供給を開始した時刻aでの状態(初期状態)について説明する。
<発光装置65>
図13に示したタイミングチャートの時刻aにおいて、電源ライン200aは「H」(0V)の基準電位Vsubに設定され、電源ライン200bは「L」(−3.3V)の電源電位Vgaに設定される(図4参照)。よって、すべての発光チップCaおよび発光チップCbのそれぞれのVsub端子は「H」に設定され、それぞれのVga端子は「L」に設定される(図6および図8参照)。
【0120】
そして、信号発生回路110の転送信号発生部120aは第1転送信号φ1a、第2転送信号φ2aをそれぞれ「H」に、転送信号発生部120bは第1転送信号φ1b、第2転送信号φ2bをそれぞれ「H」に設定する。すると、第1転送信号ライン201a、201bおよび第2転送信号ライン202a、202bが「H」になる(図4参照)。これにより、発光チップCaおよび発光チップCbのそれぞれのφ1端子およびφ2端子が「H」になる。電流制限抵抗R1を介してφ1端子に接続されている第1転送信号線72の電位も「H」になり、電流制限抵抗R2を介してφ1端子に接続されている第2転送信号線73も「H」になる(図6、図8参照)。
【0121】
さらに、信号発生回路110の許可信号発生部130は許可信号φEを「H」に設定する。すると、許可信号ライン203が「H」になる(図4参照)。これにより、発光チップCaおよび発光チップCbのφE端子が「H」になる(図6、図8参照)。
さらにまた、信号発生回路110の点灯信号発生部140aは点灯信号φIaを「H」に、点灯信号発生部140bは点灯信号φIbを「H」に設定する。すると、点灯信号ライン204a、204bが「H」になる(図4参照)。これにより、発光チップCaおよび発光チップCbのφI端子が「H」になる。φI端子に接続されている点灯信号線75も「H」になる(図6、図8参照)。
【0122】
信号発生回路110の書込信号発生部150は書込信号φW1〜φW20を「H」に設定する。すると、書込信号ライン205〜224が「H」になる(図4参照)。これにより、発光チップCaおよび発光チップCbのφW端子が「H」になる(図6、図8参照)。
なお、図13および以下における説明では、各端子の電位がステップ状に変化するとしているが、各端子の電位は徐々に変化する。よって、電位変化の間であっても、下記に示す条件が満たされれば、サイリスタは、ターンオンおよびターンオフなどの状態の変化を生じる。
【0123】
次に、発光チップCaおよび発光チップCbの動作を、発光チップ組#1に属する発光チップCa1とCb1とを中心に説明する。
<発光チップCa1>
φE端子およびφW端子が「H」であるので、図10(b)に示したように、書込信号線74の電位(図10(a)のφWL(Ca))は「H」(0V)になっている。
転送サイリスタT、書込サイリスタMおよび発光サイリスタLのアノード端子はVsub端子に接続されているので、「H」に設定される。
奇数番号の転送サイリスタT1、T3、T5、…のそれぞれのカソード端子は、第1転送信号線72に接続され、「H」に設定されている。偶数番号の転送サイリスタT2、T4、T6、…のそれぞれのカソード端子は、第2転送信号線73に接続され、「H」に設定されている。よって、転送サイリスタTのアノード端子およびカソード端子はともに「H」となり、転送サイリスタTはオフ状態にある。
【0124】
同様に、書込サイリスタMのカソード端子は、書込信号線74に接続され、前述したように、「H」に設定されている。よって、書込サイリスタMのアノード端子およびカソード端子はともに「H」となり、書込サイリスタMはオフ状態にある。
さらに、発光サイリスタLのカソード端子は、点灯信号線75に接続され、「H」に設定されている。よって、発光サイリスタLのアノード端子およびカソード端子はともに「H」となり、発光サイリスタLはオフ状態にある。
【0125】
転送サイリスタTのゲート端子Gtは、電源線抵抗Rgxを介して電源線71に接続されている。電源線71は「L」(−3.3V)の電源電位Vgaに設定されている。よって、後述するゲート端子Gt1およびGt2を除いて、ゲート端子Gtの電位は「L」(−3.3V)になっている。
そして、書込サイリスタMのゲート端子Gmは、電源線抵抗Rgyを介して電源線71に接続されている。よって、後述するゲート端子Gm1を除いて、ゲート端子Gmの電位は「L」になっている。
さらに、発光サイリスタLのゲート端子Glは、電源線抵抗Rgzを介して電源線71に接続されている。よって、ゲート端子Glの電位は「L」になっている。
以上のことから、後述する転送サイリスタT1、T2、書込サイリスタM1を除いて、転送サイリスタT、書込サイリスタMおよび発光サイリスタLのしきい電圧はそれぞれのゲート端子Gt、Gm、Glの電位(「L」(−3.3V))からpn接合の拡散電位Vd(1.5V)を引いた値(−4.8V)となっている。
【0126】
図6中の転送サイリスタ列の一端のゲート端子Gt1は、前述したように、スタートダイオードDx0のカソード端子に接続されている。そして、スタートダイオードDx0のアノード端子は、第2転送信号線73に接続されている。第2転送信号線73は「H」に設定されている。すると、スタートダイオードDx0は、そのカソード端子が「L」でそのアノード端子が「H」となって、順バイアスされている。これにより、スタートダイオードDx0のカソード端子(ゲート端子Gt1)は、スタートダイオードDx0のアノード端子の「H」(0V)からスタートダイオードDx0の拡散電位Vd(1.5V)を引いた値(−1.5V)になる。よって、転送サイリスタT1のしきい電圧は、ゲート端子Gt1の電位(−1.5V)から拡散電位Vd(1.5V)を引いた−3Vとなる。
【0127】
そして、転送サイリスタT1に隣接する転送サイリスタT2のゲート端子Gt2は、ゲート端子Gt1に結合ダイオードDx1を介して接続されている。転送サイリスタT2のゲート端子Gt2の電位は、ゲート端子Gt1の電位(−1.5V)から結合ダイオードDx1の拡散電位Vd(1.5V)を引いた−3Vになる。よって、転送サイリスタT2のしきい電圧は−4.5Vになる。
なお、番号が3以上の転送サイリスタTのしきい電圧は、前述したように−4.8Vである。
【0128】
一方、書込サイリスタM1のゲート端子Gm1はゲート端子Gt1に接続ダイオードDy1を介して接続されているため、書込サイリスタM1のゲート端子Gm1の電位は、ゲート端子Gt1の電位(−1.5V)から接続ダイオードDy1の拡散電位Vd(1.5V)を引いた−3Vになる。よって、書込サイリスタM1のしきい電圧は−4.5Vになる。
なお、番号が2以上の書込サイリスタMのしきい電圧は、前述したように−4.8Vである。
また、発光サイリスタLのしきい電圧は、前述したように−4.8Vである。
【0129】
<発光チップCb1>
φE端子およびφW端子の電位が「H」(0V)であるので、図11(a)および(b)において説明したように、許可サイリスタSbがターンオンしてオン状態になる。これにより、許可サイリスタSbのゲート端子Gsbの電位は「H」(0V)が維持されている。そして、書込信号線74の電位(図11(a)のφWL(Cb))は「H」(0V)になっている。許可サイリスタSbは、電源電位Vga(「L」(−3.3V))が印加されている間、オン状態を維持する。よって、以下において、許可サイリスタSbがオン状態にあることを記載しない。
なお、発光チップCb1においても、転送サイリスタT,書込サイリスタM、発光サイリスタLの状態は、発光チップCa1と同じであるので、説明を省略する。
【0130】
(2)時刻b
図13に示す時刻bにおいて、発光チップ群#aに送信される第1転送信号φ1aが、「H」(0V)から「L」(−3.3V)に移行する。これにより発光装置65は動作状態に入る。
<発光チップCa1>
しきい電圧が−3Vである転送サイリスタT1がターンオンする。しかし、転送サイリスタT3以降の奇数番号の転送サイリスタTは、しきい電圧が−4.8Vであるので、オン状態に移行できない。一方、しきい電圧が−4.5Vである転送サイリスタT2は、第2転送信号φ2aが「H」(0V)であるので、ターンオンできない。
【0131】
転送サイリスタT1がターンオンすると、ゲート端子Gt1の電位は、アノード端子の「H」(0V)になる。そして、転送サイリスタT1のカソード端子(図6の第1転送信号線72)の電位は−1.7Vになる。すると、カソード端子(ゲート端子Gt2)が−3Vであった結合ダイオードDx1は、そのアノード端子(ゲート端子Gt1)が「H」(0V)になるので、順バイアスである。よって、結合ダイオードDx1のカソード端子(ゲート端子Gt2)の電位は、そのアノード端子(ゲート端子Gt1)の「H」(0V)から拡散電位Vd(1.5V)を引いた−1.5Vになる。これにより、転送サイリスタT2のしきい電圧は−3Vになる。
転送サイリスタT2のゲート端子Gt2に結合ダイオードDx2を介して接続されたゲート端子Gt3の電位は−3Vになる。これにより、転送サイリスタT3のしきい電圧は−4.5Vになる。番号が4以上の転送サイリスタTは、ゲート端子Gtの電位が「L」の電源電位Vgaであるので、しきい電圧は−4.8Vが維持される。
【0132】
一方、転送サイリスタT1がターンオンして、接続ダイオードDy1のアノード端子(ゲート端子Gt1)の電位が「H」(0V)となる。すると、カソード端子(ゲート端子Gm1)が−3Vであった接続ダイオードDy1は、順バイアスである。よって、接続ダイオードDy1のカソード端子(ゲート端子Gm1)の電位は、アノード端子(ゲート端子Gt1)の電位(0V)からpn接合の拡散電位Vd(1.5V)を引いた−1.5Vになる。これにより、書込サイリスタM1のしきい電圧は−3Vになる。
なお、書込サイリスタM2のゲート端子Gm2の電位は−3Vになり、書込サイリスタM2のしきい電圧は−4.5Vになる。番号が3以上の書込サイリスタMは、−4.8Vのしきい電圧が維持される。
しかし、書込信号線74の電位は「H」(0V)であるので、いずれの書込サイリスタMもオン状態に移行しない。
【0133】
接続ダイオードDy1のカソード端子(ゲート端子Gm1)は接続ダイオードDz1のアノード端子(ゲート端子Gm1)である。よって、接続ダイオードDz1のアノード端子(ゲート端子Gm1)の電位が−1.5Vになる。すると、接続ダイオードDz1は、カソード端子(ゲート端子Gl1)の電位が−3.3Vであったので、順バイアスである。よって、接続ダイオードDz1のカソード端子(ゲート端子Gl1)の電位は、そのアノード端子(ゲート端子Gm1)の電位(−1.5V)からpn接合の拡散電位Vd(1.5V)を引いた−3Vになる。これにより、発光サイリスタL1のしきい電圧は−4.5Vになる。
一方、ゲート端子Gm2の電位が−3Vになっても、発光サイリスタL2はしきい電圧−4.8Vが維持される。番号が3以上の発光サイリスタLは、同様に、しきい電圧−4.8Vが維持される。
そして、点灯信号線75が「H」であるので、いずれの発光サイリスタLもオン状態に移行しない。
【0134】
すなわち、時刻bにおいて、転送サイリスタT1がターンオンする。そして、時刻bの直後(ここでは、時刻bにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときをいう。)において、転送サイリスタT1がオン状態にある。他の転送サイリスタT、すべての書込サイリスタMおよび発光サイリスタLはオフ状態にある。
【0135】
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号は変化しないので、発光チップCb1は時刻aでの状態(初期状態)が維持されている。
【0136】
以上説明したように、サイリスタ(転送サイリスタT、書込サイリスタM、発光サイリスタL)のゲート端子(ゲート端子Gt、Gm、Gl)はダイオード(結合ダイオードDx、接続ダイオードDy、Dz)によって相互に接続されている。よって、ゲート端子の電位が変化すると、電位が変化したゲート端子に、順バイアスのダイオードを介して接続されたゲート端子の電位が変化する。そして、変化したゲート端子を有するサイリスタのしきい電圧が変化する。そして、しきい電圧が「L」より高くなると、サイリスタがターンオンする。
【0137】
さらに具体的に説明する。電位が「H」(0V)になったゲート端子と、順バイアスのダイオード1個で接続されたゲート端子の電位は−1.5Vになり、そのゲート端子を有するサイリスタのしきい電圧は−3Vになる。このしきい電圧は「L」(−3.3V)より高い(絶対値が小さい負の値)ので、サイリスタがターンオンする。
一方、電位が「H」(0V)になったゲート端子と、順バイアスのダイオード2個で接続されたゲート端子の電位は−3Vになり、そのゲート端子を有するサイリスタのしきい電圧は−4.5Vになる。このしきい電圧は「L」(−3.3V)より低い(絶対値が大きい負の値)ため、サイリスタはターンオンできず、オフ状態を維持する。
以下では、ターンオンできるようにしきい電圧が変化するサイリスタ(転送サイリスタT、書込サイリスタM、発光サイリスタL)を中心に説明し、他の変化については説明を省略する。
【0138】
(3)時刻c
時刻cにおいて、発光チップ群#aに属する発光チップCaに送信される点灯信号φIaが「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
点灯信号線75が「L」(−3.3V)になっても、発光サイリスタL1のしきい電圧は−4.5V、番号が2以上の発光サイリスタLのしきい電圧は−4.8Vであるので、いずれの発光サイリスタLもターンオンしない。
よって、時刻cの直後においては、転送サイリスタT1がオン状態にある。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに属する発光チップCbに送信される信号は変化しないので、発光チップCb1は時刻aでの状態(初期状態)が維持されている。
【0139】
(4)時刻d
時刻dにおいて、発光チップCaおよび発光チップCbに共通に送信される許可信号φEが、「H」(0V)から「E1」(−3.3V)に移行する。
<発光チップCa1>
許可信号φEが「E1」(−3.3V)に移行するので、発光チップCa1のφE端子の電位(φE)が−3.3Vとなる。一方、書込信号φW1は「H」(0V)であるので、発光チップCa1のφW端子の電位(φW)は0Vである。すると、図10(b)に示したように、書込信号線74の電位(図10(a)のφWL(Ca))は、−1.7Vとなる。
このとき、書込サイリスタM1はしきい電圧が−3V、書込サイリスタM2はしきい電圧が−4.5V、番号が3以上の書込サイリスタMはしきい電圧が−4.8Vであるので、いずれの書込サイリスタMもターンオンできない。
よって、時刻dの直後において、転送サイリスタT1がオン状態にある。
【0140】
<発光チップCb1>
発光チップCb1のφE端子の電位(φE)が−3.3Vとなる。一方、書込信号φW2は「H」(0V)であるので、発光チップCb1のφW端子の電位(φW)は0Vである。すると、図11(b)に示したように、書込信号線74の電位(図11(a)のφWL(Cb))は、−0.6Vとなる。
このとき、書込サイリスタM1はしきい電圧が−4.5V、番号が2以上の書込サイリスタMはしきい電圧が−4.8Vであるので、いずれの書込サイリスタMもターンオンできない。
【0141】
(5)時刻e
時刻eにおいて、発光チップ群#aに属する発光チップCa1と発光チップ群#bに属する発光チップCb1とが構成する発光チップ組#1に送信される書込信号φW1が、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
許可信号φEは、時刻dにおいて、「E1」(−3.3V)に移行している。よって、発光チップCa1のφE端子の電位(φE)が−3.3V、φW端子の電位(φW)が−3.3Vになる。すると、図10(b)に示したように、書込信号線74の電位(図10(a)のφWL(Ca))は、−3.3Vとなる。
すると、しきい電圧が−3Vである書込サイリスタM1がターンオンする。一方、書込サイリスタM2は、しきい電圧が−4.5V、番号が3以上の書込サイリスタMは、しきい電圧が−4.8Vであるので、ターンオンできない。
【0142】
書込サイリスタM1がターンオンすると、ゲート端子Gm1は「H」(0V)になる。そして、書込信号線74の電位(図10(a)のφWL(Ca))は、−3.3Vから−1.7Vになる。
【0143】
これにより、接続ダイオードDz1は、そのアノード端子(ゲート端子Gm1)が「H」(0V)となる。すると、接続ダイオードDz1は、カソード端子(ゲート端子Gt1)が−3Vであったので、順バイアスである。よって、接続ダイオードDz1のカソード端子(ゲート端子Gl1)は、−1.5Vになり、発光サイリスタL1のしきい電圧は−3Vになる。
なお、番号が2以上の発光サイリスタLのしきい電圧は−4.8Vが維持されている。
【0144】
点灯信号線75は、時刻cにおいて「L」(−3.3V)に移行している。すると、書込信号φW1の「H」(0V)から「L」(−3.3V)への移行するタイミング(時刻e)において、発光サイリスタL1がターンオンして、点灯(発光)する。なお、番号が2以上の発光サイリスタLはしきい電圧が−4.8Vであるので、ターンオンできない。
よって、時刻eの直後においては、転送サイリスタT1、書込サイリスタM1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
【0145】
<発光チップCb1>
発光チップCb1のφE端子の電位(φE)が−3.3V、φW端子の電位(φW)が−3.3Vになる。すると、図11(b)に示したように、書込信号線74の電位(図11(a)のφWL(Cb))は、−2.5Vとなる。
書込サイリスタM1は、しきい電圧が−4.5V、番号が2以上の書込サイリスタMは、しきい電圧が−4.8Vであるので、いずれの書込サイリスタMもターンオンできない。
【0146】
(6)時刻f
時刻fにおいて、発光チップ群#aに属する発光チップCa1と発光チップ群#bに属する発光チップCb1とが構成する発光チップ組#1に送信される書込信号φW1が、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
発光チップCa1のφE端子の電位(φE)が−3.3V、φW端子の電位(φW)が0Vになる。すると、図10(b)に示したように、書込信号線74の電位(図10(a)のφWL(Ca))は、−1.7Vとなる。
書込信号線74に接続された書込サイリスタM1はオン状態になっている。書込サイリスタM1のオン状態を維持するための書込信号線74の電位(図10(a)のφWL(Ca))は、−1.7Vより低ければよい(≦−1.7V)。よって、書込サイリスタM1は引き続きオン状態を維持する。
よって、時刻fの直後においては、転送サイリスタT1、書込サイリスタM1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
【0147】
<発光チップCb1>
発光チップCb1のφE端子の電位(φE)が−3.3V、φW端子の電位(φW)が0Vになる。すると、図11(b)に示したように、書込信号線74の電位(図11(a)のφWL(Cb))は、−0.6Vとなる。
【0148】
(7)時刻g
時刻gにおいて、発光チップ群#bに送信される第1転送信号φ1bが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
発光チップ群#aに属する発光チップCa1に送信される信号には変化がないので、時刻fの直後の状態が維持される。
<発光チップCb1>
発光チップCb1の動作は、時刻bにおける発光チップCa1の動作と同様である。すなわち、転送サイリスタT1がターンオンする。これにより、第1転送信号線72の電位が−1.7Vになる。さらに、転送サイリスタT2のしきい電圧が−3V、書込サイリスタM1のしきい電圧が−3Vになる。
つまり、発光チップCb1は、発光チップCa1の動作を時間軸上で期間Tの1/2の期間ずれたタイミング(位相が180°ずれた関係)で動作する。
時刻gの直後においては、転送サイリスタT1、許可サイリスタSbがオン状態にある。
【0149】
(8)時刻h
時刻hにおいて、発光チップ群#bに送信される点灯信号φIbが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
発光チップ群#aに属する発光チップCa1に送信される信号に変化がないので、時刻fの直後の状態が維持される。
<発光チップCb1>
発光チップCb1の動作は、時刻cにおける発光チップCa1の動作と同様であるので、詳細な説明を省略する。
時刻hの直後においては、転送サイリスタT1がオン状態にある。
ここでは、時刻cと時刻hとで、期間Tの1/2の期間ずれている。
【0150】
(9)時刻i
時刻iにおいて、発光チップCaおよび発光チップCbに共通に送信される許可信号φEが、「E1」(−3.3V)から「E2」(−5.3V)に移行する。
<発光チップCa1>
許可信号φEが「E2」(−5.3V)であるので、発光チップCa1のφE端子の電位(φE)が−5.3Vとなる。すると、前述したように、許可サイリスタSaがターンオンして、オン状態になる。一方、書込信号φW1は「H」(0V)であるので、発光チップCa1のφW端子の電位(φW)は0Vである。すると、図10(b)に示したように、書込信号線74の電位(図10(a)のφWL(Ca))は、−0.6Vとなる。
書込信号線74の電位(図10(a)のφWL(Ca))が−0.6Vになると、書込サイリスタM1はもはやオン状態を維持することができず、ターンオフする。なお、転送サイリスタT1がオン状態にあることから、書込サイリスタM1のしきい電圧は−3Vである。
しかし、オン状態の発光サイリスタL1は、点灯信号φIaが「L」(−3.3V)であるので、オン状態を維持する。
よって、時刻iの直後においては、転送サイリスタT1、許可サイリスタSaがオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
【0151】
<発光チップCb1>
許可信号φEが「E2」(−5.3V)であるので、発光チップCb1のφE端子の電位(φE)が−5.3Vとなる。一方、書込信号φW2は「H」(0V)であるので、発光チップCb1のφW端子の電位(φW)は0Vである。すると、図11(b)に示したように、書込信号線74の電位(図11(a)のφWL(Cb))は、−1.5Vとなる。
しかし、このとき、書込サイリスタM1はしきい電圧が−3V、書込サイリスタM2はしきい電圧が−4.5V、番号が3以上の書込サイリスタMはしきい電圧が−4.8Vであるので、いずれの書込サイリスタMもターンオンできない。
時刻iの直後においては、転送サイリスタT1がオン状態にある。
【0152】
(10)時刻j
時刻jにおいて、発光チップ群#aに属する発光チップCa1と発光チップ群#bに属する発光チップCb1とが構成する発光チップ組#1に送信される書込信号φW1が、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
許可信号φEが「E2」(−5.3V)であるので、発光チップCa1のφE端子の電位(φE)は−5.3Vである。一方、書込信号φW1が「L」(−3.3V)であるので、発光チップCa1のφW端子の電位(φW)は−3.3Vである。すると、図10(b)に示したように、書込信号線74の電位(図10(a)のφWL(Ca))は、時刻iでの−0.6Vから−2.2Vに移行する。
このとき、書込サイリスタM1のしきい電圧は−3V、書込サイリスタM2のしきい電圧は−4.5V、番号が3以上の書込サイリスタMのしきい電圧は−4.8Vであるので、いずれの書込サイリスタMもターンオンしない。
よって、時刻jの直後においては、転送サイリスタT1、許可サイリスタSaがオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
【0153】
<発光チップCb1>
許可信号φEが「E2」(−5.3V)であるので、発光チップCb1のφE端子の電位(φE)は−5.3Vである。一方、書込信号φW1が「L」(−3.3V)であるので、発光チップCb1のφW端子の電位(φW)は−3.3Vである。すると、図11(b)に示したように、書込信号線74の電位(図11(a)のφWL(Cb))は、時刻iでの−1.5Vから−3.3Vに移行する。
すると、しきい電圧が−3Vである書込サイリスタM1がターンオンする。一方、書込サイリスタM2は、しきい電圧は−4.5V、番号が3以上の書込サイリスタMは、しきい電圧は−4.8Vであるので、ターンオンできない。
【0154】
書込サイリスタM1がターンオンすると、ゲート端子Gm1は「H」(0V)になる。そして、書込信号線74の電位(図11(a)のφWL(Cb))は、−3.3Vから−1.7Vになる。
【0155】
これにより、接続ダイオードDz1は、そのアノード端子(ゲート端子Gm1)が「H」(0V)となる。すると、接続ダイオードDz1は、カソード端子(ゲート端子Gt1)が−3Vであったので、順バイアスである。よって、接続ダイオードDz1のカソード端子(ゲート端子Gl1)は、−1.5Vになり、発光サイリスタL1のしきい電圧は−3Vになる。
なお、番号が2以上の発光サイリスタLのしきい電圧は−4.8Vが維持されている。
【0156】
点灯信号線75は、時刻hにおいて「L」(−3.3V)に移行している。すると、書込信号φW1の「H」(0V)から「L」(−3.3V)への移行するタイミング(時刻j)において、発光サイリスタL1がターンオンして、点灯(発光)する。なお、番号が2以上の発光サイリスタLはしきい電圧が−4.8Vであるので、ターンオンできない。
よって、時刻jの直後においては、転送サイリスタT1、書込サイリスタM1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
【0157】
(11)時刻k
時刻kにおいて、発光チップ群#aに属する発光チップCa1と発光チップ群#bに属する発光チップCb1とが構成する発光チップ組#1に送信される書込信号φW1が、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
発光チップCa1のφE端子の電位(φE)は−5.3Vになっている。一方、書込信号φW1が「H」(0V)になるので、発光チップCa1のφW端子の電位(φW)は0Vである。すると、図10(b)に示したように、書込信号線74の電位(図10(a)のφWL(Ca))は、時刻iでの−2.2Vから−0.6Vに移行する。
このとき、書込サイリスタM1のしきい電圧は−3V、書込サイリスタM2のしきい電圧は−4.5V、番号が3以上の書込サイリスタMのしきい電圧は−4.8Vであるので、いずれの書込サイリスタMもターンオンしない。
よって、時刻kの直後においては、転送サイリスタT1、許可サイリスタSaがオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
【0158】
<発光チップCb1>
発光チップCb1のφE端子の電位(φE)は−5.3Vとなっている。一方、書込信号φW1が「H」(0V)になるので、発光チップCb1のφW端子の電位(φW)は0Vである。すると、図11(b)に示したように、書込信号線74の電位(図11(a)のφWL(Cb))は、時刻jでの−3.3Vから−1.5Vに移行する。
書込信号線74に接続された書込サイリスタM1はオン状態になっている。書込サイリスタM1のオン状態を維持するための書込信号線74の電位(図11(a)のφWL(Cb))は、−1.7Vより低い(≦−1.7V)ことを要する。よって、書込サイリスタM1はオン状態を維持できず、ターンオフする。そして、転送サイリスタT1がオン状態であるので、書込サイリスタM1のしきい電圧は−3Vになる。
なお、書込サイリスタM1がターンオフしても、点灯信号φIbは「L」(−3.3V)を維持しているので、発光サイリスタL1はオン状態を維持する。
よって、時刻kの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
【0159】
(12)時刻l
時刻lにおいて、発光チップ群#aに送信される第2転送信号φ2aが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
しきい電圧が−3Vである転送サイリスタT2がターンオンする。しかし、番号が4以上の偶数番号の転送サイリスタTは、しきい電圧が−4.8Vであるので、ターンオンできない。
【0160】
転送サイリスタT2がターンオンすると、ゲート端子Gt2は「H」(0V)になる。すると、転送サイリスタT2のゲート端子Gt2に結合ダイオードDx2を介して接続されたゲート端子Gt3の電位は−1.5Vになる。これにより、転送サイリスタT3のしきい電圧は−3Vになる。
そして、第2転送信号線73(図6参照)の電位は−1.7Vになる。
【0161】
一方、転送サイリスタT2がターンオンしてゲート端子Gt2が「H」になると、接続ダイオードDy2を介して、ゲート端子Gm1の電位が−1.5Vになる。これにより、書込サイリスタM2のしきい電圧が−3Vになる。しかし、発光チップCa1のφE端子の電位(φE)は−5.3V、φW端子の電位(φW)は0Vであるので、図10(b)に示したように、書込信号線74の電位(図10(a)のφWL(Ca))は、−0.6Vである。よって、書込サイリスタM2はターンオンできない。
【0162】
さらに、接続ダイオードDz2を介して、ゲート端子Gl2の電位が−3Vになる。これにより、発光サイリスタL2のしきい電圧が−4.5Vになる。このとき、点灯信号線75の電位は、オン状態の発光サイリスタL1により−1.7Vとなっているので、発光サイリスタL2はターンオンしない。
【0163】
すなわち、時刻lにおいて、ターンオンできるのは転送サイリスタT2である。
そして、時刻lの直後においては、転送サイリスタT1、転送サイリスタT2、許可サイリスタSaがオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
【0164】
<発光チップCb1>
発光チップ群#bに属する発光チップCbに送信される信号に変化がないので、時刻kの直後の状態が維持される。
【0165】
(13)時刻m
時刻mにおいて、発光チップ群#aに属する発光チップCaに送信される第1転送信号φ1aが、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
オン状態にあった転送サイリスタT1は、カソード端子およびアノード端子がともに「H」となるので、ターンオフする。これにより、ゲート端子Gt1が「H」から「L」(−3.3V)に移行し、転送サイリスタT1のしきい電圧が−4.8Vになる。また、結合ダイオードDx1は、アノード端子(ゲート端子Gt1)が「L」となって、カソード端子(ゲート端子Gt2)が「H」であるので、逆バイアスになる。
同様に、接続ダイオードDy1も、アノード端子(ゲート端子Gt1)が「L」(−3.3V)となる。すると、接続ダイオードDy1は、カソード端子(ゲート端子Gm1)が−1.5Vであったので、逆バイアスになる。これにより、接続ダイオードDy1のカソード端子(ゲート端子Gm1)が「L」に移行し始める。
さらに、接続ダイオードDz1は、カソード端子(ゲート端子Gm1)が「L」に移行すると、オン状態にある発光サイリスタL1により、カソード端子(ゲート端子Gl1)が「H」であるので、逆バイアスになる。よって、書込サイリスタM1は、ゲート端子Gm1が「L」になって、しきい電圧が−4.8Vになる。
時刻mの直後においては、転送サイリスタT2、許可サイリスタSaがオン状態であって、発光サイリスタL1がオン状態で点灯(発光)している。
なお、「H」(0V)になったゲート端子に逆バイアスのダイオードで接続されたゲート端子には、「H」(0V)になった影響が及ばず、サイリスタのしきい電圧は高く(絶対値が小さい負または0の値に)ならない。
【0166】
<発光チップCb1>
発光チップ群#bに属する発光チップCb1に送信される信号に変化がないので、時刻kの状態が維持される。
【0167】
(14)時刻n
時刻nにおいて、発光チップ群#a属する発光チップCaに送信される点灯信号φIaが、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
点灯信号φIaが、「L」(−3.3V)から「H」(0V)に移行すると、オン状態にあった発光サイリスタL1は、カソード端子およびアノード端子がともに「H」となってターンオフし、消灯する(非点灯になる)。これにより、ゲート端子Gl1が「L」に向かって移行する。そして、発光サイリスタL1のしきい電圧は−4.8Vになる。
すなわち、発光チップCa1の発光サイリスタL1は、時刻eの書込信号φW1が「H」から「L」に移行するタイミングで点灯(発光)(ターンオン)し、時刻nの点灯信号φIaが「L」から「H」に移行するタイミングで消灯(ターンオフ)する。時刻eから時刻nまでの期間が、発光チップCa1の発光サイリスタL1の点灯(発光)期間に対応する。
時刻nの直後においては、転送サイリスタT2、許可サイリスタSaがオン状態になっている。
【0168】
<発光チップCb1>
発光チップ群#bに属する発光チップCb1に送信される信号に変化がないので、時刻kの状態が維持される。
【0169】
(15)時刻o
時刻oにおいて、発光チップCaおよび発光チップCbに共通に送信される許可信号φEが「E2」(−5.3V)から「H」(0V)に移行する。また、発光チップ群#aに属する発光チップCaに送信される点灯信号φIaが「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
許可信号φEが「E2」(−5.3V)から「H」(0V)に移行すると、発光チップCa1のφE端子の電位(φE)が0Vになる。一方、書込信号φW1は「H」(0V)となっているので、発光チップCa1のφW端子の電位(φW)は0Vである。前述したように、許可サイリスタSaがターンオフして、図10(b)に示したように、書込信号線74の電位(図10(a)のφWL(Ca))は、時刻nでの−0.6Vから0Vに移行する。しかし、いずれの書込サイリスタMもオフ状態であったので、状態の変化を生じない。
また、点灯信号φIaが「H」(0V)から「L」(−3.3V)に移行するが、発光サイリスタL1は、しきい電圧が−4.8V、発光サイリスタL2のしきい電圧は−4.5V、番号が3以上の発光サイリスタLのしきい電圧は−4.8Vであるので、いずれの発光サイリスタLも点灯しない。
よって、時刻oの直後においては、転送サイリスタT2がオン状態になっている。
なお、オン状態にあった発光サイリスタL1は、時刻nにおいてターンオフし、ゲート端子Gl1の電位が0Vから「L」(−3.3V)へと変化する。このとき、ゲート端子Gl1の電位が−1.8Vより高い値であるときに、点灯信号φIaを「H」(0V)から「L」(−3.3V)にすると、発光サイリスタL1が再度点灯することになる。よって、時刻nと時刻oとの間隔は、発光サイリスタL1のしきい電圧が−3.3Vより低くなるまでとすることが好ましい。
時刻oの直後においては、転送サイリスタT2がオン状態になっている。
【0170】
時刻oからは、発光チップCa1の発光サイリスタL2の点灯制御の期間Ta(2)に入る。
第1転送信号φ1aおよび第2転送信号φ2aは、期間Ta(1)およびTa(2)を周期として変化するため、これらの信号の波形は異なるが、発光チップCa1の動作は、時刻cから時刻oまでの期間Ta(1)の繰り返しとなる。よって、期間Ta(2)では、第1転送信号φ1a、第2転送信号φ2aおよびこれらに関連する転送サイリスタTの説明を除き、発光チップCa1の動作の説明を省略する。
【0171】
<発光チップCb1>
許可信号φEが「E2」(−5.3V)から「H」(0V)に移行すると、発光チップCb1のφE端子の電位(φE)は0Vになる。一方、書込信号φW1は「H」(0V)になっているので、発光チップCb1のφW端子の電位(φW)は0Vである。すると、図11(b)に示したように、書込信号線74の電位(図11(a)のφWL(Cb))は、時刻kでの−1.5Vから0Vに移行する。しかし、いずれの書込サイリスタMもオフ状態であったので、状態の変化を生じない。
よって、時刻oの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
【0172】
なお、時刻oにおいて、許可信号φEの「E2」(−5.3V)から「H」(0V)への移行と、点灯信号φIaの「H」(0V)から「L」(−3.3V)への移行とを並行して行っているが、いずれを先に行ってもよい。これは、許可信号φEを変化させても、発光チップCa1および発光チップCb1のいずれの書込サイリスタMもターンオンしないためであり、点灯信号φIaを変化させても、発光チップCa1のいずれの発光サイリスタLもターンオンしないためである。
【0173】
(16)時刻p
時刻pにおいて、時刻dでと同様に、発光チップCaおよび発光チップCbに共通に送信される許可信号φEが、「H」(0V)から「E1」(−3.3V)に移行する。
<発光チップCa1>
許可信号φEが「E1」(−3.3V)に移行するので、発光チップCa1のφE端子の電位(φE)が−3.3Vとなる。一方、書込信号φW1は「H」(0V)であるので、発光チップCa1のφW端子の電位(φW)は0Vである。すると、図10(b)に示したように、書込信号線74の電位(図10(a)のφWL(Ca))は、−1.7Vとなる。
このとき、書込サイリスタM1はしきい電圧が−4.8V、書込サイリスタM2はしきい電圧が−3V、書込サイリスタM3はしきい電圧が−4.5V、番号が4以上の書込サイリスタMはしきい電圧が−4.8Vであるので、いずれの書込サイリスタMもターンオンできない。
よって、時刻pの直後において、転送サイリスタT2がオン状態にある。
【0174】
<発光チップCb1>
発光チップCb1のφE端子の電位(φE)が−3.3Vとなる。一方、書込信号φW2は「H」(0V)であるので、発光チップCb1のφW端子の電位(φW)は0Vである。すると、図11(b)に示したように、書込信号線74の電位(図11(a)のφWL(Cb))は、−0.6Vとなる。
このとき、書込サイリスタM1はしきい電圧が−4.5V、番号が2以上の書込サイリスタMはしきい電圧が−4.8Vであるので、いずれの書込サイリスタMもターンオンできない。
よって、時刻pの直後において、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
【0175】
(17)時刻q
時刻qにおいて、発光チップ群#bに属する発光チップCbに送信される点灯信号φIbが、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
時刻gにおける状態と同様であって、時刻qの直後においては、転送サイリスタT2、書込サイリスタM2がオン状態にあって、発光サイリスタL2がオン状態で点灯(発光)している。
<発光チップCb1>
時刻nにおける発光チップCa1と同様に、点灯信号φIbが、「L」(−3.3V)から「H」(0V)に移行すると、オン状態にあった発光サイリスタL1は、カソード端子およびアノード端子がともに「H」となってオフ状態に移行し、消灯する。これにより、ゲート端子Gl1が「L」に向かって移行する。そして、発光サイリスタL1のしきい電圧は−4.8Vになる。
すなわち、発光チップCb1の発光サイリスタL1は、時刻jの書込信号φW1が「H」から「L」に移行するタイミングで点灯(発光)(ターンオン)し、時刻qの点灯信号φIbが「L」から「H」に移行するタイミングで消灯(ターンオフ)する。時刻kから時刻qまでの期間が、発光チップCb1の発光サイリスタL1の点灯(発光)期間に対応する。
時刻qの直後においては、転送サイリスタT2がオン状態になっている。
【0176】
(18)時刻r
時刻rにおいて、発光チップ群#bの発光サイリスタL1を制御する期間Tb(1)が終了する。
【0177】
(19)時刻s
時刻sにおいて、発光チップ群#aに属する発光チップCaに送信される第1転送信号φ1aが「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
しきい電圧が−3Vであった転送サイリスタT3がターンオンする。これにより、ゲート端子Gt3は「H」(0V)になる。これにより、書込サイリスタM3のしきい電圧がー3Vに、発光サイリスタL4のしきい電圧が−4.5Vになる。また、ゲート端子Gt4の電位は−1.5Vになる。これにより、転送サイリスタT4のしきい電圧は−3Vになる。
なお、時刻sの直後においては、転送サイリスタT2、T3、許可サイリスタSaがオン状態になっていて、発光サイリスタL2がオン状態で点灯(発光)している。
<発光チップCb1>
発光チップ群#bに属する発光チップCb1に送信される信号には変化がないので、状態の変化はない。
なお、時刻sの直後においては、転送サイリスタT2がオン状態であって、発光サイリスタL2がオン状態で点灯(発光)している。
【0178】
(20)時刻t
時刻tにおいて、発光チップ群#aに属する発光チップCa1へ送信される第2転送信号φ2aが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
オン状態にあった転送サイリスタT2は、カソード端子およびアノード端子がともに「H」となるので、ターンオフする。すると、転送サイリスタT2のゲート端子Gt2が「L」に移行する。そして、書込サイリスタM2のゲート端子Gm2および発光サイリスタL2のゲート端子Gl2も「H」に移行する。そして、転送サイリスタT2、書込サイリスタM2のしきい電圧が−4.8Vになる。
時刻tの直後においては、転送サイリスタT3がオン状態であって、発光サイリスタL2がオン状態で点灯(発光)している。
<発光チップCb1>
発光チップ群#bに属する発光チップCb1に送信される信号に変化がないので、状態の変化はない。
なお、時刻tの直後においては、転送サイリスタT2、書込サイリスタM2がオン状態であって、発光サイリスタL2がオン状態で点灯(発光)している。
【0179】
(21)その他
時刻uにおいて、発光チップ群#aに属する発光チップCaの発光サイリスタL2を制御する期間Ta(2)が終了する。時刻vにおいて、発光チップ群#bに属する発光チップCbの発光サイリスタL2を制御する期間Tb(2)が終了する。時刻wにおいて、発光チップ群#aに属する発光チップCaの発光サイリスタL3を制御する期間Ta(3)が終了する。時刻xにおいて、発光チップ群#bに属する発光チップCbの発光サイリスタL3を制御する期間Tb(3)が終了する。そして、時刻yにおいて、発光チップ群#aに属する発光チップCaの発光サイリスタL4を制御する期間Ta(4)が終了する。以下同様に、発光チップCaおよび発光チップCbのすべての発光サイリスタLの点灯制御を行う。
【0180】
以上説明した発光装置65の発光チップCaおよびCbの動作をまとめて説明する。
はじめに転送サイリスタTの動作を説明する。
第1の実施の形態における発光チップCaおよびCbでは、2相の転送信号(第1転送信号φ1および第2転送信号φ2)により、転送サイリスタTのオン状態を順に移行させている。
すなわち、2相の転送信号の内の一方の転送信号が「L」(−3.3V)になることにより、一方の転送信号がカソード端子に送信された転送サイリスタTがオン状態になり、そのゲート端子Gtが「H」(0V)になる。「H」(0V)になったゲート端子Gtと順バイアスの結合ダイオードDxで接続された隣接する転送サイリスタTのゲート端子Gtの電位が−1.5Vになる。これにより、隣接する転送サイリスタTは、しきい電圧が上昇(本実施の形態では、−4.5Vから−3V)し、他方の転送信号が「L」(−3.3V)となるタイミングでオン状態になる。
つまり、2相の転送信号(第1転送信号φ1および第2転送信号φ2)を、「L」(−3.3V)の期間が重なる(図13における時刻lから時刻mまでの期間)ように、位相をずらして送信することにより、転送サイリスタTを順次オン状態に設定する。
【0181】
そして、転送サイリスタTがオン状態になって、ゲート端子Gtが「H」(0V)になると、ゲート端子Gtに接続ダイオードDyを介して接続された書込サイリスタMのゲート端子Gmの電位が−1.5Vになり、書込サイリスタMのしきい電圧が−3Vとなる。
【0182】
そして、許可信号φEと書込信号φW(φW1〜φW20)との組み合わせによって、書込信号線74の電位が「L」(−3.3V)になると、書込サイリスタMがターンオンする。
【0183】
書込サイリスタMがオン状態になると、書込サイリスタMのゲート端子Gmが「H」(0V)になり、ゲート端子Gmに接続ダイオードDzを介して接続されたゲート端子Glの電位が−1.5Vになる。これにより、発光サイリスタLのしきい電圧が−3Vになる。
許可信号φEと書込信号φW(φW1〜φW20)との組み合わせによって、書込信号線74の電位が「L」(−3.3V)になる時刻の前に、点灯信号φI(φIaまたはφIb)を「L」(−3.3V)に設定すると、書込信号線74の電位が「L」(−3.3V)になるタイミング(時刻)において、発光サイリスタLがターンオンして、点灯(発光)する。
【0184】
このように、発光サイリスタLが点灯(発光)している点灯期間は、許可信号φEと書込信号φW(φW1〜φW20)との組み合わせによって、書込信号線74の電位が「L」(−3.3V)になるタイミング(時刻)から、点灯信号φI(φIaまたはφIb)が「L」から「H」になる時刻(図13における時刻eから時刻nまたは時刻jから時刻q)までとなる。
【0185】
一方、書込信号線74の電位が「L」(−3.3V)でない期間では、書込サイリスタMはターンオンせず、発光サイリスタLもターンオンしない。
【0186】
そして、本実施の形態では、許可信号φEが「E1」(−3.3V)であって、書込信号φW(φW1〜φW20)が「L」(−3.3V)であると、発光チップ群#aに属する発光チップCa1〜Ca20の発光サイリスタLが点灯する。一方、許可信号φEが「E2」(−5.3V)であって、書込信号φW(φW1〜φW20)が「L」(−3.3V)であると、発光チップ群#bに属する発光チップCbの発光サイリスタLが点灯する。
すなわち、許可信号φEの電位のレベルによって、発光チップ群が選択されて制御される。
【0187】
よって、本実施の形態では、許可信号φEに「E1」(−3.3V)の期間と、「E2」(−5.3V)の期間とを設けている。そして、発光チップ群#aに属する1つの発光チップCaと発光チップ群#bに属する1つの発光チップCbから構成される発光チップ組(#1〜#20)のそれぞれに共通に送信する書込信号φW(φW1〜φW20)に「L」の期間を2つ設けている(図13に示すφW1では、時刻eから時刻fまでの期間および時刻jから時刻kまでの期間)。すなわち、時間軸上の前の「L」の期間は発光チップ群#aに属する発光チップCaに対して、時間軸上の後の「L」の期間は発光チップ群#bに属する発光チップCbに対して、点灯の開始を設定する。
【0188】
そして、本実施の形態では、発光チップ群#aと発光チップ群#bとで、それぞれに送信する転送信号(第1転送信号φ1a、φ1bおよび第2転送信号φ2a、φ2b)および点灯信号φI(φIaおよびφIb)のタイミングをTの1/2の期間ずらしている。これにより、書込信号φW(φW1〜φW20)に設ける2つの「L」の期間が設定される期間の幅(マージン)が最大になるようにしている。
すなわち、書込信号φWに設ける2つの「L」の時刻は、それぞれ期間Taの前半の1/2の期間と後半の1/2の期間に設ければよいことになる。
【0189】
許可信号φEおよび書込信号φW(φW1〜φW20)は、組み合わせにより、書込信号線74の電位が「L」(−3.3V)となることにより、発光サイリスタLを点灯対象として選択される。
なお、書込信号線74の電位が「L」(−3.3V)となるとき、点灯させたい発光サイリスタLに点灯のための電流を供給する点灯信号φIaまたはφIbが「L」(−3.3V)になっている。
【0190】
次に、発光チップ組#2に属する発光チップCa2およびCb2の動作について説明する。前述したように、発光チップCa2は、発光チップCa1と並行に動作し、発光チップCa1と同様に動作する。発光チップCb2は、発光チップCb1と並行して動作し、発光チップCb1と同様に動作する。
そこで、発光チップ組#2に属する発光チップCa2およびCb2においては、発光サイリスタLのいくつかを点灯させない場合について説明する。
【0191】
前述したように、発光チップ組#2では、発光チップCa2の発光サイリスタL2、L3、L4を点灯させるとし、発光チップCb2の発光サイリスタL1、L3、L4を点灯させるとした。発光チップCa2の発光サイリスタL1および発光チップCb2の発光サイリスタL2は非点灯のままとした。
発光チップCa2の発光サイリスタL1を非点灯のままとする(点灯させない)ときは、発光チップ組#1の発光サイリスタL1を点灯させるために書込信号φW1を「L」にする時刻eから時刻fまでの期間において、書込信号φW2を「H」のままに維持する。
すなわち、許可信号φEが「E1」(−3.3V)であるので、発光チップCa2のφE端子の電位(φE)が−3.3Vである。一方、書込信号φW2が「H」(0V)であるので、発光チップCb1のφW端子の電位(φW)は0Vである。すると、図10(b)に示したように、書込信号線74の電位(図10(a)のφWL(Ca))は、−1.7Vとなる。書込サイリスタM1はしきい電圧が−3Vであるので、ターンオンしない。さらに、発光サイリスタL1もしきい電圧が−4.5Vのままであるので、ターンオンしない。
よって、発光チップCa2の発光サイリスタL1は非点灯のままとなる。
【0192】
発光チップCb2の発光サイリスタL2においても、同様に書込信号φW2を「H」のままに維持する。許可信号φEが「E2」(−5.3V)であるので、発光チップCb2のφE端子の電位(φE)が−5.3Vである。一方、書込信号φW2が「H」(0V)であるので、発光チップCb1のφW端子の電位(φW)は0Vである。すると、図11(b)に示したように、書込信号線74の電位(図11(a)のφWL(Cb))は、−1.5Vとなる。書込サイリスタM1はしきい電圧が−3Vであるので、ターンオンしない。さらに、発光サイリスタL1もしきい電圧が−4.5Vのままであるので、ターンオンしない。
よって、発光チップCa2の発光サイリスタL1は非点灯のままとなる。
【0193】
一方、発光サイリスタLの光量は、製造条件のばらつきなどにより、発光チップCaまたはCb間、発光サイリスタL間で異なることがある。このため、発光サイリスタLは、光量を補正(光量補正)して用いられる。光量補正の方法には、発光サイリスタLに流す電流を調整して行う方法と、発光サイリスタLの点灯期間を調整して行う方法とがある。
前述したように、発光サイリスタLの点灯期間は、書込信号線74の電位が「L」(−3.3V)となって発光サイリスタLがターンオンする時刻から、点灯信号φI(φIaまたはφIb)が「L」から「H」に移行して発光サイリスタLをターンオフ(消灯)する時刻までである。
【0194】
図13に示すように、発光チップCb1の発光サイリスタL1は、時刻jにおいて、書込信号φW1を「L」にすることにより、ターンオンし、点灯(発光)する。これに対し、発光チップCb2の発光サイリスタL1は、時刻jと時刻kの間の時刻において、書込信号φW1を「L」にすることにより、ターンオンし、点灯(発光)している。
すなわち、発光チップCb2の発光サイリスタL1の点灯期間は、発光チップCb1の発光サイリスタL1の点灯期間より短くなっている。
このように、書込信号φWを「L」に移行する時刻を調整することで、点灯期間を長く、または短くできる。
【0195】
以上説明したように、許可信号φEは、発光チップCaまたはCbが点灯することを許可する信号であって、書込信号φWは、発光チップCaまたはCbを点灯または非点灯に設定する信号である。
【0196】
[第2の実施の形態]
第2の実施の形態では、許可信号φEの信号の波形が、第1の実施の形態でと異なっている。
前述したように、発光チップCaに設けた許可サイリスタSaは、φE端子に「E2」(−5.3V)が送信されたときに、ターンオンして、オン状態になる。このオン状態の許可サイリスタSaは、φE端子が「L」(−3.3V)に移行しても、オン状態が維持される。すなわち、φW端子の電位(φW)が「H」(0V)または「L」(−3.3V)のいずれであっても、オン状態となって、もはや書込信号線74の電位(図10(a)のφWL(Ca))は「L」(−3.3V)になりえない。
よって、第1の実施の形態では、図13に示したように、時刻oにおいて、許可信号φEを「E2」(−5.3V)から「H」(0V)に移行させ、オン状態の許可サイリスタSaをターンオフしていた。
このため、許可信号φEを「E1」(−3.3V)から「E2」(−5.3)へと階段状に変化させ、発光チップ群#aの発光チップCaを先に、発光チップ群#bの発光チップCbを後に点灯制御するようにしていた。
【0197】
第2の実施の形態では、発光チップ群#bに属する発光チップCbを先に、発光チップ群#aに属する発光チップCaを後に点灯制御することができる。
図14は、第2の実施の形態における発光装置65の動作を説明するためのタイミングチャートである。
ここでは、発光チップ群#bに属する発光チップCbを先に点灯制御し、発光チップ群#aに属する発光チップCaを後に点灯制御している。
このため、第1転送信号φ1a、第2転送信号φ2a、点灯信号φIaと、第1転送信号φ1b、第2転送信号φ2b、点灯信号φIbとを入れ替えている。
そして、時刻dにおいて、許可信号φEは、「H」(0V)から「E2」(−5.3V)に移行し、時刻hにおいて、「E2」(−5.3V)から「H」(0V)に移行している。そして、時刻iにおいて、「H」(0V)から「E1」(−3.3V)に移行し、時刻oにおいて、「E1」(−3.3V)から「H」(0V)に移行している。
すなわち、許可信号φEは、「E1」(−3.3V)または「E2」(−5.3V)への移行後、「H」(0V)に移行している。オン状態の許可サイリスタSaは、「H」(0V)への移行により、ターンオフする。これにより、発光チップ群#bに属する発光チップCbを先に点灯制御し、発光チップ群#aに属する発光チップCaを後に点灯制御している。
【0198】
第2の実施の形態における発光装置65の動作は、第1の実施の形態において説明したと同様であるので、説明を省略する。
【0199】
なお、第1の実施の形態において、許可信号φEの「E1」(−3.3V)である期間(例えば時刻dから時刻i)の後に、「H」(0V)の期間を設けてもよい。
【0200】
以上説明したように、第1の実施の形態および第2の実施の形態では、発光チップ群#aの発光チップCaおよび発光チップ群#bの発光チップCbを用いるとともに、発光チップ群#aに属する1つの発光チップCaと、発光チップ群#bに属する1つの発光チップCbとを発光チップ組にし、それぞれの発光チップ群に一組の信号(第1転送信号φ1、第2転送信号φ2、点灯信号φI)を共通に送信している。そして、許可信号φEと各発光チップ組に送信される書込信号φW1〜φW20との組み合わせにより、発光チップCaおよびCbの書込信号線74の電位を制御する。書込信号線74の電位が「L」(−3.3V)になることで、発光チップ群#aまたは#bを選択して、発光装置65を駆動する。
これにより、点灯(発光)のための大きな電流を流すための点灯信号ライン204を発光チップ群で共通にするとともに、配線の数を抑制している。これにより、発光装置65の回路基板62の大きさ(サイズ)が抑制される。
【0201】
第1および第2の実施の形態において、転送サイリスタTは、第1転送信号φ1と第2転送信号φ2の2相で駆動したが、転送サイリスタTを3個毎に3相の転送信号を送信して駆動してもよい。同様にして、4相以上の転送信号を送信しても駆動してもよい。
また、第1および第2の実施の形態において、第1の電気的手段として結合ダイオードDxを用いたが、第1の電気的手段は、一方の端子の電位の変化が他方の端子の電位の変化を生じるものであればよく、抵抗などを用いてもよい。
さらに、第2の電気的手段として接続ダイオードDyを、第3の電気的手段として接続ダイオードDzを用いた。接続ダイオードDyおよびDzは電位降下を生じさせて電位をシフトさせている。よって、第2の電気的手段および第3の電気的手段は、電位降下を生じさせるものであればよく、抵抗などであってもよい。
【0202】
なお、第1から第2の実施の形態において、発光チップCaおよびCbには、それぞれ自己走査型発光素子アレイ(SLED)が1個搭載されているとしたが、2個以上であってもよい。2個以上搭載されている場合には、それぞれの自己走査型発光素子アレイ(SLED)を発光チップCaまたはCbと置き換えればよい。
また、発光素子列102の発光点(発光サイリスタL)の数を128であるとして説明したが、この個数は任意に設定しうる。
【0203】
そして、第1から第2の実施の形態において、発光チップ群#aおよび#bを構成する発光チップCaおよびCbの数および発光チップ組を構成する発光チップCaおよびCbの数を同じとしたが、異なっていてもよい。
【0204】
さらに、第1から第2の実施の形態では、サイリスタ(転送サイリスタT、書込サイリスタM、発光サイリスタL、許可サイリスタSa、Sb)のアノード端子を基板80にとって共通にしたアノードコモンとして説明した。カソード端子を基板80としたカソードコモンにおいても、回路の極性を変更することによって用いうる。
【符号の説明】
【0205】
1…画像形成装置、10…画像形成プロセス部、11…画像形成ユニット、12…感光体ドラム、14…プリントヘッド、30…画像出力制御部、40…画像処理部、62…回路基板、63…発光部、64…ロッドレンズアレイ、65…発光装置、110…信号発生回路、120…転送信号発生部、130…許可信号発生部、140…点灯信号発生部、150…書込信号発生部、φ1(φ1a、φ1b)…第1転送信号、φ2(φ2a、φ2b)…第2転送信号、φE…許可信号、φW(φW1〜φW20)…書込信号、φe…消去信号、φI(φIa、φIb)…点灯信号、Ca1〜Ca20、Cb1〜Cb20…発光チップ、L…発光サイリスタ、T…転送サイリスタ、M…書込サイリスタ、Sa、Sb…許可サイリスタ、Dx…結合ダイオード、Dy…接続ダイオード、Dz…接続ダイオード、Vga…電源電位、Vsub…基準電位
【特許請求の範囲】
【請求項1】
それぞれが複数の発光素子を備えるとともに、第1の電位レベルで点灯が許可される、複数の第1の発光チップを備える第1の発光チップ群と、
それぞれが複数の発光素子を備えるとともに、第2の電位レベルで点灯が許可される、複数の第2の発光チップを備える第2の発光チップ群と、
前記第1の発光チップ群に属する前記複数の第1の発光チップおよび前記第2の発光チップ群に属する前記複数の第2の発光チップに、前記第1の電位レベルの期間と前記第2の電位レベルの期間とを有する許可信号を、共通に送信する許可信号供給手段と、
それぞれが前記第1の発光チップ群に属する第1の発光チップと、前記第2の発光チップ群に属する第2の発光チップとから構成される、複数の組に対して、前記第1の電位レベルの期間において、当該第1の発光チップ群に属する当該第1の発光チップの発光素子が点灯または非点灯に設定され、前記第2の電位レベルの期間において、当該第2の発光チップ群に属する当該第2の発光チップの発光素子が点灯または非点灯に設定される書込信号を、当該組毎に共通に送信する書込信号供給手段と
を備えた発光装置。
【請求項2】
前記第1の発光チップ群に属する前記複数の第1の発光チップに、当該複数の第1の発光チップのそれぞれの発光素子を、順に点灯または非点灯の対象に指定する第1の転送信号を、共通に送信する第1の転送信号供給手段と、
前記第2の発光チップ群に属する前記複数の第2の発光チップに、当該複数の第2の発光チップのそれぞれの発光素子を、順に点灯または非点灯の対象に指定する第2の転送信号を、共通に送信する第2の転送信号供給手段と
をさらに備えることを特徴とする請求項1に記載の発光装置。
【請求項3】
前記第2の転送信号供給手段は、前記第1の転送信号供給手段の送信する前記第1の転送信号に対して、時間軸上のおけるタイミングをずらして、前記第2の転送信号を送信することを特徴とする請求項2に記載の発光装置。
【請求項4】
前記第1の発光チップ群に属する前記複数の第1の発光チップに、点灯のための電力を供給する第1の点灯信号を、共通に送信する第1の点灯信号供給手段と、
前記第2の発光チップ群に属する前記複数の第2の発光チップに、点灯のための電力を供給する第2の点灯信号を、共通に送信する第2の点灯信号供給手段と
をさらに備えることを特徴とする請求項1ないし3のいずれか1項に記載の発光装置。
【請求項5】
前記第2の点灯信号供給手段は、前記第1の点灯信号供給手段の送信する前記第1の点灯信号に対して、時間軸上のおけるタイミングをずらして、前記第2の点灯信号を送信することを特徴とする請求項4に記載の発光装置。
【請求項6】
前記第1の発光チップは、
基板と、
前記基板上に設けられ、それぞれが第1のゲート端子、第1のアノード端子、第1のカソード端子を有する複数の転送サイリスタと、
前記基板上に設けられ、前記複数の転送サイリスタのそれぞれの転送サイリスタの前記第1のゲート端子をそれぞれ相互に接続する複数の第1の電気的手段と、
前記基板上に設けられ、それぞれが第2のゲート端子、第2のアノード端子、第2のカソード端子を有し、前記複数の転送サイリスタのそれぞれの転送サイリスタの前記第1のゲート端子と、当該第2のゲート端子とがそれぞれ第2の電気的手段を介して接続された複数の書込サイリスタと、
前記基板上に設けられ、それぞれが第3のゲート端子、第3のアノード端子、第3のカソード端子を有し、前記複数の書込サイリスタのそれぞれの書込サイリスタの前記第2のゲート端子と、当該第3のゲート端子とがそれぞれ第3の電気的手段を介して接続された複数の発光サイリスタと、
前記基板上に設けられ、前記複数の書込サイリスタのそれぞれの書込サイリスタの前記第2のアノード端子または前記第2のカソード端子のいずれか一方を接続する書込信号線の一端と前記書込信号が送信される書込信号端子との間に設けられた書込抵抗と、
前記基板上に設けられ、前記書込信号線の一端と前記許可信号が送信される許可信号端子との間に直列に接続されて設けられた第1の許可抵抗および第2の許可抵抗と、
前記基板上に設けられ、第4のゲート端子、第4のアノード端子、第4のカソード端子を有し、当該第4のアノード端子または当該第4のカソード端子のいずれか一方が、前記第1の許可抵抗および前記第2の許可抵抗との接続点に接続された第1の許可サイリスタと
を備えることを特徴とする請求項1ないし5のいずれか1項に記載の発光装置。
【請求項7】
前記第2の発光チップは、
基板と、
前記基板上に設けられ、それぞれが第1のゲート端子、第1のアノード端子、第1のカソード端子を有する複数の転送サイリスタと、
前記基板上に設けられ、前記複数の転送サイリスタのそれぞれの転送サイリスタの前記第1のゲート端子をそれぞれ相互に接続する複数の第1の電気的手段と、
前記基板上に設けられ、それぞれが第2のゲート端子、第2のアノード端子、第2のカソード端子を有し、前記複数の転送サイリスタのそれぞれの転送サイリスタの前記第1のゲート端子と、当該第2のゲート端子とがそれぞれ第2の電気的手段を介して接続された複数の書込サイリスタと、
前記基板上に設けられ、それぞれが第3のゲート端子、第3のアノード端子、第3のカソード端子を有し、前記複数の書込サイリスタのそれぞれの書込サイリスタの前記第2のゲート端子と、当該第3のゲート端子とがそれぞれ第3の電気的手段を介して接続された複数の発光サイリスタと、
前記基板上に設けられ、前記複数の書込サイリスタのそれぞれの書込サイリスタの前記第2のアノード端子または前記第2のカソード端子のいずれか一方を接続する書込信号線の一端と前記書込信号が送信される書込信号端子との間に設けられた書込抵抗と、
前記基板上に設けられ、前記書込信号線の一端と前記許可信号が送信される許可信号端子との間に直列に接続されて設けられた第3の許可抵抗および許可ダイオードと、
前記基板上に設けられ、第5のゲート端子、第5のアノード端子、第5のカソード端子を有し、当該第5のゲート端子が、前記第3の許可抵抗と許可ダイオードとの接続点に第4の許可抵抗を介して接続された第2の許可サイリスタと、
前記第5のゲート端子と、前記許可信号が送信される許可信号端子との間に設けられた第5の許可抵抗と
を備えることを特徴とする請求項1ないし5のいずれか1項に記載の発光装置。
【請求項8】
それぞれが複数の発光素子を備えるとともに、第1の電位レベルで点灯が許可される、複数の第1の発光チップを備える第1の発光チップ群と、それぞれが複数の発光素子を備えるとともに、第2の電位レベルで点灯が許可される、複数の第2の発光チップを備える第2の発光チップ群と、当該第1の発光チップ群に属する当該複数の第1の発光チップおよび当該第2の発光チップ群に属する当該複数の第2の発光チップに、当該第1の電位レベルの期間と当該第2の電位レベルの期間とを有する許可信号を、共通に送信する許可信号供給手段と、それぞれが当該第1の発光チップ群に属する第1の発光チップと、当該第2の発光チップ群に属する第2の発光チップとから構成される、複数の組に対して、当該第1の電位レベルの期間において、当該第1の発光チップ群に属する当該第1の発光チップの発光素子が点灯または非点灯に設定され、当該第2の電位レベルの期間において、当該第2の発光チップ群に属する当該第2の発光チップの発光素子が点灯または非点灯に設定される書込信号を、当該組毎に共通に送信する書込信号供給手段とを備え、像保持体を露光して静電潜像を形成する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と
を備えるプリントヘッド。
【請求項9】
像保持体を帯電する帯電手段と、
それぞれが複数の発光素子を備えるとともに、第1の電位レベルで点灯が許可される、複数の第1の発光チップを備える第1の発光チップ群と、それぞれが複数の発光素子を備えるとともに、第2の電位レベルで点灯が許可される、複数の第2の発光チップを備える第2の発光チップ群と、当該第1の発光チップ群に属する当該複数の第1の発光チップおよび当該第2の発光チップ群に属する当該複数の第2の発光チップに、当該第1の電位レベルの期間と当該第2の電位レベルの期間とを有する許可信号を、共通に送信する許可信号供給手段と、それぞれが当該第1の発光チップ群に属する第1の発光チップと、当該第2の発光チップ群に属する第2の発光チップとから構成される、複数の組に対して、当該第1の電位レベルの期間において、当該第1の発光チップ群に属する当該第1の発光チップの発光素子が点灯または非点灯に設定され、当該第2の電位レベルの期間において、当該第2の発光チップ群に属する当該第2の発光チップの発光素子が点灯または非点灯に設定される書込信号を、当該組毎に共通に送信する書込信号供給手段とを備え、前記像保持体を露光して静電潜像を形成する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
前記像保持体に形成された前記静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と
を備える画像形成装置。
【請求項1】
それぞれが複数の発光素子を備えるとともに、第1の電位レベルで点灯が許可される、複数の第1の発光チップを備える第1の発光チップ群と、
それぞれが複数の発光素子を備えるとともに、第2の電位レベルで点灯が許可される、複数の第2の発光チップを備える第2の発光チップ群と、
前記第1の発光チップ群に属する前記複数の第1の発光チップおよび前記第2の発光チップ群に属する前記複数の第2の発光チップに、前記第1の電位レベルの期間と前記第2の電位レベルの期間とを有する許可信号を、共通に送信する許可信号供給手段と、
それぞれが前記第1の発光チップ群に属する第1の発光チップと、前記第2の発光チップ群に属する第2の発光チップとから構成される、複数の組に対して、前記第1の電位レベルの期間において、当該第1の発光チップ群に属する当該第1の発光チップの発光素子が点灯または非点灯に設定され、前記第2の電位レベルの期間において、当該第2の発光チップ群に属する当該第2の発光チップの発光素子が点灯または非点灯に設定される書込信号を、当該組毎に共通に送信する書込信号供給手段と
を備えた発光装置。
【請求項2】
前記第1の発光チップ群に属する前記複数の第1の発光チップに、当該複数の第1の発光チップのそれぞれの発光素子を、順に点灯または非点灯の対象に指定する第1の転送信号を、共通に送信する第1の転送信号供給手段と、
前記第2の発光チップ群に属する前記複数の第2の発光チップに、当該複数の第2の発光チップのそれぞれの発光素子を、順に点灯または非点灯の対象に指定する第2の転送信号を、共通に送信する第2の転送信号供給手段と
をさらに備えることを特徴とする請求項1に記載の発光装置。
【請求項3】
前記第2の転送信号供給手段は、前記第1の転送信号供給手段の送信する前記第1の転送信号に対して、時間軸上のおけるタイミングをずらして、前記第2の転送信号を送信することを特徴とする請求項2に記載の発光装置。
【請求項4】
前記第1の発光チップ群に属する前記複数の第1の発光チップに、点灯のための電力を供給する第1の点灯信号を、共通に送信する第1の点灯信号供給手段と、
前記第2の発光チップ群に属する前記複数の第2の発光チップに、点灯のための電力を供給する第2の点灯信号を、共通に送信する第2の点灯信号供給手段と
をさらに備えることを特徴とする請求項1ないし3のいずれか1項に記載の発光装置。
【請求項5】
前記第2の点灯信号供給手段は、前記第1の点灯信号供給手段の送信する前記第1の点灯信号に対して、時間軸上のおけるタイミングをずらして、前記第2の点灯信号を送信することを特徴とする請求項4に記載の発光装置。
【請求項6】
前記第1の発光チップは、
基板と、
前記基板上に設けられ、それぞれが第1のゲート端子、第1のアノード端子、第1のカソード端子を有する複数の転送サイリスタと、
前記基板上に設けられ、前記複数の転送サイリスタのそれぞれの転送サイリスタの前記第1のゲート端子をそれぞれ相互に接続する複数の第1の電気的手段と、
前記基板上に設けられ、それぞれが第2のゲート端子、第2のアノード端子、第2のカソード端子を有し、前記複数の転送サイリスタのそれぞれの転送サイリスタの前記第1のゲート端子と、当該第2のゲート端子とがそれぞれ第2の電気的手段を介して接続された複数の書込サイリスタと、
前記基板上に設けられ、それぞれが第3のゲート端子、第3のアノード端子、第3のカソード端子を有し、前記複数の書込サイリスタのそれぞれの書込サイリスタの前記第2のゲート端子と、当該第3のゲート端子とがそれぞれ第3の電気的手段を介して接続された複数の発光サイリスタと、
前記基板上に設けられ、前記複数の書込サイリスタのそれぞれの書込サイリスタの前記第2のアノード端子または前記第2のカソード端子のいずれか一方を接続する書込信号線の一端と前記書込信号が送信される書込信号端子との間に設けられた書込抵抗と、
前記基板上に設けられ、前記書込信号線の一端と前記許可信号が送信される許可信号端子との間に直列に接続されて設けられた第1の許可抵抗および第2の許可抵抗と、
前記基板上に設けられ、第4のゲート端子、第4のアノード端子、第4のカソード端子を有し、当該第4のアノード端子または当該第4のカソード端子のいずれか一方が、前記第1の許可抵抗および前記第2の許可抵抗との接続点に接続された第1の許可サイリスタと
を備えることを特徴とする請求項1ないし5のいずれか1項に記載の発光装置。
【請求項7】
前記第2の発光チップは、
基板と、
前記基板上に設けられ、それぞれが第1のゲート端子、第1のアノード端子、第1のカソード端子を有する複数の転送サイリスタと、
前記基板上に設けられ、前記複数の転送サイリスタのそれぞれの転送サイリスタの前記第1のゲート端子をそれぞれ相互に接続する複数の第1の電気的手段と、
前記基板上に設けられ、それぞれが第2のゲート端子、第2のアノード端子、第2のカソード端子を有し、前記複数の転送サイリスタのそれぞれの転送サイリスタの前記第1のゲート端子と、当該第2のゲート端子とがそれぞれ第2の電気的手段を介して接続された複数の書込サイリスタと、
前記基板上に設けられ、それぞれが第3のゲート端子、第3のアノード端子、第3のカソード端子を有し、前記複数の書込サイリスタのそれぞれの書込サイリスタの前記第2のゲート端子と、当該第3のゲート端子とがそれぞれ第3の電気的手段を介して接続された複数の発光サイリスタと、
前記基板上に設けられ、前記複数の書込サイリスタのそれぞれの書込サイリスタの前記第2のアノード端子または前記第2のカソード端子のいずれか一方を接続する書込信号線の一端と前記書込信号が送信される書込信号端子との間に設けられた書込抵抗と、
前記基板上に設けられ、前記書込信号線の一端と前記許可信号が送信される許可信号端子との間に直列に接続されて設けられた第3の許可抵抗および許可ダイオードと、
前記基板上に設けられ、第5のゲート端子、第5のアノード端子、第5のカソード端子を有し、当該第5のゲート端子が、前記第3の許可抵抗と許可ダイオードとの接続点に第4の許可抵抗を介して接続された第2の許可サイリスタと、
前記第5のゲート端子と、前記許可信号が送信される許可信号端子との間に設けられた第5の許可抵抗と
を備えることを特徴とする請求項1ないし5のいずれか1項に記載の発光装置。
【請求項8】
それぞれが複数の発光素子を備えるとともに、第1の電位レベルで点灯が許可される、複数の第1の発光チップを備える第1の発光チップ群と、それぞれが複数の発光素子を備えるとともに、第2の電位レベルで点灯が許可される、複数の第2の発光チップを備える第2の発光チップ群と、当該第1の発光チップ群に属する当該複数の第1の発光チップおよび当該第2の発光チップ群に属する当該複数の第2の発光チップに、当該第1の電位レベルの期間と当該第2の電位レベルの期間とを有する許可信号を、共通に送信する許可信号供給手段と、それぞれが当該第1の発光チップ群に属する第1の発光チップと、当該第2の発光チップ群に属する第2の発光チップとから構成される、複数の組に対して、当該第1の電位レベルの期間において、当該第1の発光チップ群に属する当該第1の発光チップの発光素子が点灯または非点灯に設定され、当該第2の電位レベルの期間において、当該第2の発光チップ群に属する当該第2の発光チップの発光素子が点灯または非点灯に設定される書込信号を、当該組毎に共通に送信する書込信号供給手段とを備え、像保持体を露光して静電潜像を形成する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と
を備えるプリントヘッド。
【請求項9】
像保持体を帯電する帯電手段と、
それぞれが複数の発光素子を備えるとともに、第1の電位レベルで点灯が許可される、複数の第1の発光チップを備える第1の発光チップ群と、それぞれが複数の発光素子を備えるとともに、第2の電位レベルで点灯が許可される、複数の第2の発光チップを備える第2の発光チップ群と、当該第1の発光チップ群に属する当該複数の第1の発光チップおよび当該第2の発光チップ群に属する当該複数の第2の発光チップに、当該第1の電位レベルの期間と当該第2の電位レベルの期間とを有する許可信号を、共通に送信する許可信号供給手段と、それぞれが当該第1の発光チップ群に属する第1の発光チップと、当該第2の発光チップ群に属する第2の発光チップとから構成される、複数の組に対して、当該第1の電位レベルの期間において、当該第1の発光チップ群に属する当該第1の発光チップの発光素子が点灯または非点灯に設定され、当該第2の電位レベルの期間において、当該第2の発光チップ群に属する当該第2の発光チップの発光素子が点灯または非点灯に設定される書込信号を、当該組毎に共通に送信する書込信号供給手段とを備え、前記像保持体を露光して静電潜像を形成する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
前記像保持体に形成された前記静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と
を備える画像形成装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2012−20498(P2012−20498A)
【公開日】平成24年2月2日(2012.2.2)
【国際特許分類】
【出願番号】特願2010−160395(P2010−160395)
【出願日】平成22年7月15日(2010.7.15)
【出願人】(000005496)富士ゼロックス株式会社 (21,908)
【Fターム(参考)】
【公開日】平成24年2月2日(2012.2.2)
【国際特許分類】
【出願日】平成22年7月15日(2010.7.15)
【出願人】(000005496)富士ゼロックス株式会社 (21,908)
【Fターム(参考)】
[ Back to top ]