発振回路、及び試験装置
【課題】発振信号の連続性を保持しつつ、発振信号の位相ジッタ成分を低減することができる発振回路を提供する。
【解決手段】発振信号を生成する発振回路であって、信号を正帰還させることにより発振信号を生成する発振器と、発振信号の所定のサイクル毎に発振信号のエッジの理想タイミングでゼロクロスし、発振信号の当該エッジと同一方向の傾きのエッジを有する強制同期信号を生成する同期信号生成部と、強制同期信号を発振器の正帰還経路に注入する結合部とを備える発振回路を提供する。
【解決手段】発振信号を生成する発振回路であって、信号を正帰還させることにより発振信号を生成する発振器と、発振信号の所定のサイクル毎に発振信号のエッジの理想タイミングでゼロクロスし、発振信号の当該エッジと同一方向の傾きのエッジを有する強制同期信号を生成する同期信号生成部と、強制同期信号を発振器の正帰還経路に注入する結合部とを備える発振回路を提供する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、発振信号を生成する発振回路、及び電子デバイスを試験する試験装置に関する。
【背景技術】
【0002】
従来、発振信号を生成する回路として、PLL(Phase Locked Loop)回路が知られている。PLL回路は、電圧制御発振器が生成する発振信号と基準信号との位相を比較し、比較結果に基づいて電圧制御発振器が生成する発振信号の周波数を制御するものである。発振信号の周波数は基準信号の整数倍であり、基準信号のエッジ毎に発振信号の周波数を制御することにより、発振信号を基準信号に同期させている。PLL回路の電圧制御発振器には、リング発振回路やLC共振回路が通常用いられる。
【0003】
関連する特許文献等は、現在認識していないためその記載を省略する。
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかし上述したように、電圧制御発振器はリング発振回路やLC共振回路のように、正帰還等を用いて発振信号を生成するため、電圧制御発振器に起因する位相雑音は徐々に累積されてしまう。つまり、基準信号との位相比較により、発振信号の各サイクルの位相の平均値は基準信号に同期されるが、各サイクルの位相ジッタ成分は累積されてしまう。例えば、発振信号の各サイクルの位相の平均値を中心とした位相ジッタ成分の振幅が徐々に増大してしまう。
【課題を解決するための手段】
【0005】
上記課題を解決するために、本発明の第1の形態においては、発振信号を生成する発振回路であって、信号を正帰還させることにより発振信号を生成する発振器と、発振信号の所定のサイクル毎に発振信号のエッジの理想タイミングでゼロクロスし、発振信号の当該エッジと同一方向の傾きのエッジを有する強制同期信号を生成する同期信号生成部と、強制同期信号を発振器の正帰還経路に注入する結合部とを備える発振回路を提供する。
【0006】
発振器は、与えられる制御電圧に応じた周波数の前記発振信号を生成する電圧制御発振器であって、発振回路は、所定の周波数を有し、発振信号の位相を制御するための基準信号を生成する基準信号生成部と、基準信号の位相と、発振信号の位相との位相差に基づいて制御電圧を生成して電圧制御発振器に供給する位相比較器とを更に備え、同期信号生成部は、基準信号に基づいて強制同期信号を生成してよい。
【0007】
同期信号生成部は、基準信号を微分した信号を反転し、更に微分して強制同期信号を生成してよい。また結合部及び位相比較器は、強制同期信号による発振信号の位相の制御と、制御電圧による発振信号の周波数の制御とを交互に行うことが好ましい。
【0008】
発振回路は、基準信号を分周した分周基準信号を生成する分周回路を更に備え、同期信号生成部は、分周基準信号の前縁又は後縁のいずれか一方のエッジに基づいて、強制同期信号を生成し、位相比較器は、分周基準信号の前縁又は後縁の他方のエッジの位相と、発振信号の位相との位相差に基づいて制御電圧を生成してよい。
【0009】
同期信号生成部は、分周基準信号の前縁を微分する前縁微分回路と、前縁微分回路が出力する信号を反転する反転回路と、反転回路が出力する信号を微分する微分回路とを有してよい。
【0010】
発振回路は奇数段のインバータを直列に接続し、最終段のインバータが出力する発振信号を初段のインバータの入力に帰還するリング発振回路であって、結合部は、微分回路の出力端と、初段のインバータの入力端とを容量結合することにより、強制同期信号を注入してよい。
【0011】
発振回路は誘導成分と容量成分とが設けられたLC共振回路であって、結合部は、微分回路の出力端と、誘導成分とを容量結合することにより、強制同期信号を注入してよい。
【0012】
本発明の第2の形態においては、電子デバイスを試験する試験装置であって、電子デバイスを試験するための試験パターンを生成するパターン発生器と、電子デバイスに入力するべき試験信号の周波数に応じた発振信号を生成する発振回路と、パターン発生器が生成した試験パターンと、発振回路が生成した発振信号とに基づいて、電子デバイスに入力する試験信号を生成する波形整形器と、電子デバイスが出力する出力信号と、パターン発生器が生成する期待値パターンとを比較することにより、電子デバイスの良否を判定する判定部とを備え、発振回路は、信号を正帰還させることにより発振信号を生成する発振器と、発振信号の所定のサイクル毎に発振信号のエッジの理想タイミングでゼロクロスし、発振信号の当該エッジと同一方向の傾きのエッジを有する強制同期信号を生成する同期信号生成部と、強制同期信号を発振器の正帰還経路に注入する結合部とを有する試験装置を提供する。
【0013】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明を実施するための最良の形態】
【0014】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0015】
図1は、本発明の実施形態に係る発振回路100の構成の一例を示す図である。発振回路100は発振信号を生成する回路であって、基準信号生成部10、同期信号生成部20、結合部60、負荷50、及び発振器70を備える。
【0016】
基準信号生成部10は、所定の周波数を有し、発振信号の位相を制御するための基準信号を生成する。本例において、基準信号生成部10は、発振器70が生成する発振信号の周波数の整数倍の周波数の基準信号を生成する。また、発振回路100が半導体回路等の電子デバイスを試験するための試験装置に用いられる場合、基準信号生成部10は、当該試験装置全体で用いられる共通の基準クロックを生成する。この場合発振回路100は、試験装置に設けられた構成要素のうち、基準クロックとは異なる周波数で動作するべき構成要素に、所定の周波数のクロックを供給する。
【0017】
発振器70は、信号を正帰還させることにより発振信号を生成する。例えば発振器70は、与えられる制御電圧に応じた周波数の発振信号を生成する電圧制御発振器である。発振器70は、複数のインバータ(72、74、76)をループ状に接続したリング発振回路であってよく、またLC共振回路や差動リング発振回路であってもよい。
【0018】
同期信号生成部20は、発振信号の所定のサイクル毎に発振信号のエッジの理想タイミングでゼロクロスし、発振信号の当該エッジと同一方向の傾きのエッジを有する強制同期信号を生成する。このような強制同期信号を発振器70の正帰還経路に注入することにより、当該所定のサイクル毎に、発振器70が生成する発振信号の位相を理想タイミングに引き込むことができる。本例において同期信号生成部は、基準信号の分周信号を微分した信号を反転し、更に微分することにより、強制同期信号を生成する。本例における同期信号生成部20は、分周回路22、前縁微分回路30、反転回路24、及び微分回路40を有する。
【0019】
分周回路22は、基準信号生成部10が生成した基準信号を分周した分周基準信号を生成する。つまり、分周回路22は、前述した所定のサイクルに応じた周期の分周基準信号を生成する。
【0020】
前縁微分回路30は、分周基準信号の前縁を微分する。ここで、分周基準信号の前縁とは、発振回路100が正論理で動作する場合には、分周基準信号の各サイクルにおける立ち上がりエッジを指し、発振回路100が負論理で動作する場合には、分周基準信号の各サイクルにおける立ち下がりエッジを指す。
【0021】
反転回路24は、前縁微分回路30が出力する信号を反転し、微分回路40に入力する。また微分回路40は、反転回路24が出力する信号を微分して出力する。このような構成により、前述した強制同期信号を生成することができる。
【0022】
同期信号生成部20は負荷50を介して接地される。結合部60は、微分回路40の出力端と、発振器70の正帰還経路とを結合し、強制同期信号を発振器70の正帰還経路に注入する。例えば、発振器70は奇数段のインバータ(72、74、76)を直列に接続し、最終段のインバータ76が出力する発振信号を初段のインバータ72の入力に帰還するリング発振回路であって、結合部60は、微分回路40の出力端と、初段のインバータ72の入力端とを容量結合することにより、強制同期信号を発振器70の正帰還経路に注入する。
【0023】
図2は、強制同期信号の一例を説明する図である。前述したように、同期信号生成部20は、発振信号の所定のサイクル毎に発振信号のエッジの理想タイミングでゼロクロスし、発振信号の当該エッジと同一方向の傾きのエッジを有する強制同期信号を生成する。ここで、発振信号のエッジと同一方向の傾きのエッジとは、発振信号の当該エッジが立ち上がりエッジである場合には、正の傾きを有するエッジを指し、発振信号の当該エッジが立ち下がりエッジである場合には、負の傾きを有するエッジを指す。本例においては、理想タイミングでゼロクロスする正の傾きのエッジを有する強制同期信号について説明する。
【0024】
図2に示すように、位相ジッタ成分のない理想発振信号は、当該理想タイミングで閾電圧VTとクロスするが、発振信号に位相ジッタ成分が含まれる場合、閾電圧VTとクロスするタイミングは理想タイミングからはずれてしまう。発振器70は正帰還等を用いて発振信号を生成するため、当該位相ジッタ成分の振幅は徐々に大きくなるが、本例における発振回路100は、前述した強制同期信号を発振信号に注入することにより、発振信号の所定のサイクル毎に発振信号の位相ジッタ成分を低減する。
【0025】
例えば、発振信号が閾電圧VTとクロスするタイミングが、理想タイミングより進んでいる場合には、当該タイミングにおける発振信号のレベル(VT)に強制同期信号の負のレベルが注入される。このため、発振信号が閾電圧VTとクロスするタイミングは理想タイミングに引き込まれる。このとき、強制同期信号による発振信号の移相量は、発振信号が閾電圧VTとクロスするタイミングと理想タイミングとの差に応じて大きくなる。
【0026】
このように、所定のサイクル毎に、発振信号の位相ジッタ成分の振幅に応じて発振信号を移相させることにより、発振信号の位相ジッタ成分の累積を防ぎ、位相ジッタ成分の振幅を一定以下に保つことができる。また、所定のサイクル毎に発振信号の位相を理想タイミングに合わせる場合、当該サイクルの前後において、発振信号の周期が大きく変動してしまい、発振信号の連続性を保持することができないが、本例における発振回路100によれば、所定のサイクル毎に発振信号の位相ジッタ成分を低減するため、発振信号の連続性を保持することができる。
【0027】
また強制同期信号は図2に示すように、強制同期有効範囲T1の間で、発振信号のエッジと同一方向の傾きで値が変化する。このとき、強制同期有効範囲T1は、発振信号の立ち上がり時間(又は立ち下がり時間)T2より十分大きいことが好ましい。
【0028】
図3は、結合部60の一例を示す図である。本例において結合部60は、配線42及び配線78を有する。微分回路40が出力する強制同期信号は、図3に示すように配線42を介して負荷50に入力される。また、インバータ76が出力する発振信号は、配線78を介してインバータ72に入力される。ここで、配線42と配線78とは、図3に示すように近接配線される。
【0029】
このように近接配線することにより、配線42と配線78とを配線カップリング容量により結合することができる。強制同期信号は、当該配線カップリング容量により、発振信号に注入される。このような構成により、発振器70の負荷バランスに大きな影響を与えずに、強制同期信号を発振信号に注入することができる。
【0030】
また、結合部60は、配線42と配線78とを直接AC結合する手段を更に有していてもよい。例えば、結合部60は、配線42と配線78との間にコンデンサを有していてもよい。
【0031】
図4は、本発明の他の実施形態に係る発振回路200の構成の一例を示す図である。発振回路200は、図1に関連して説明した発振回路100の構成に加え、位相比較器90、チャージポンプ92、及びループフィルタ94を更に備え、同期信号生成部20にインバータ26を更に有する。図4において、図1と同一の符号を付した構成要素は、図1に関連して説明した構成要素と同一の機能を有する。
【0032】
位相比較器90は、分周された基準信号の位相と、発振信号の位相との位相差に基づいて制御電圧を生成する。また位相比較器90は、チャージポンプ92及びループフィルタ94を介して制御電圧を発振器70に供給し、発振器70が生成する発振信号の周波数を制御する。つまり、発振器70、位相比較器90、チャージポンプ92、及びループフィルタ94は、PLL回路として機能する。
【0033】
本例における発振回路200によれば、発振信号の各サイクルの位相の平均値を基準信号に同期させ、且つ発振信号の連続性を保ちつつ発振信号の位相ジッタ成分を低減することができる。また、発振信号の位相ジッタ成分の振幅が、図2において説明した強制同期有効範囲T1より大きくなった場合であっても、位相比較器90が所定のサイクル毎に位相の平均値を分周同期信号に同期させるため、位相ジッタ成分の振幅を低減することができる。
【0034】
また、結合部60及び位相比較器90は、強制同期信号による発振信号の位相の制御と、制御電圧による発振信号の周波数の制御とを交互に行うことが好ましい。本例における基準信号生成部10は、発振信号の位相を制御するべきタイミングに応じた周期の基準信号を生成する。前述したように同期信号生成部20は、基準信号に基づいて強制同期信号を生成する。本例において分周回路22は、基準信号の周期を2倍にした分周基準信号を生成する。
【0035】
同期信号生成部20は、分周基準信号の前縁又は後縁のいずれか一方のエッジに基づいて、強制同期信号を生成し、位相比較器は、分周基準信号の前縁又は後縁の他方のエッジの位相と、発振信号の位相との位相差に基づいて制御電圧を生成する。本例において、インバータ26は、分周回路22が生成した分周基準信号を反転し、位相比較器90に入力し、結合部60及び位相比較器90に、発振信号の制御を交互に行わせる。
【0036】
結合部60及び位相比較器90に、発振信号の制御を交互に行わせることにより、発振信号の各サイクルの位相の平均値を基準信号に同期させる制御と、発振信号の位相ジッタ成分を低減する制御とをそれぞれ精度よく行うことができる。本例において分周回路22は基準信号の2倍の周期を有する分周基準信号を生成するため、強制同期信号による発振信号の位相の制御と、制御電圧による発振信号の周波数の制御とは等間隔のタイミングで交互に行われる。他の例においては、分周回路22の分周比を所望の値にすることにより、任意のタイミングで強制同期信号による発振信号の位相の制御と、制御電圧による発振信号の周波数の制御とを交互に行ってもよい。
【0037】
図5は、同期信号生成部20の詳細な構成の一例を示す図である。分周回路22は、図5に示すように、基準信号がトリガとして入力され、反転出力が帰還入力されるフリップフロップを有する。このような構成により、基準信号の2倍の周期の分周基準信号を生成する。
【0038】
前縁微分回路30は、可変遅延回路32、インバータ34、及び論理積回路36を有する。可変遅延回路32は、分周基準信号を所定の時間遅延させる。またインバータ34は、可変遅延回路32が遅延させた分周基準信号を反転して出力する。論理積回路36は、分周回路22が出力する分周基準信号と、インバータ34が出力する分周基準信号との論理積を出力する。このような構成により、分周基準信号の前縁を微分した信号を生成することができる。
【0039】
また微分回路40は図5に示すように、反転回路24から入力される信号を、コンデンサを用いて微分し、強制同期信号を生成する。このような構成により、分周基準信号を二階微分した強制同期信号を生成することができる。
【0040】
図6は、発振回路200の動作の一例を示すタイミングチャートである。前述したように、基準信号生成部10は、発振信号の整数倍の周期を有する基準信号を生成する。分周回路22は、基準信号を分周し、基準信号の2倍の周期を有する分周基準信号を生成する。
【0041】
前縁微分回路30は、分周基準信号の前縁を微分した前縁微分信号を生成する。また反転回路24は、前縁微分信号を反転した反転微分信号を生成する。そして微分回路40は、反転微分信号を微分し、強制同期信号を生成する。また、本例においては前縁微分信号を反転した信号を微分したが、他の例においては、分周基準信号を二階微分した信号を反転してもよい。本例においては発振信号の20サイクル毎に強制同期信号による制御が行われるため、発振信号に累積される位相ジッタ成分を20サイクル分のみにすることができる。
【0042】
また、インバータ26は、分周基準信号を反転した位相比較用信号を位相比較器90に入力する。このような動作により、結合部60が強制同期信号によって発振信号の位相を制御する結合部注入タイミングと、位相比較器90が制御電圧によって発振信号の周波数を制御する位相比較器制御タイミングとを等間隔に交互にすることができる。
【0043】
図7は、発振器70の構成の他の例を示す図である。本例における発振器70は、可変容量の容量成分80、抵抗82、誘導成分84、及びトランジスタ86を有するLC共振回路である。容量成分80、抵抗82、及び誘導成分84は、駆動電位Vddと接地電位との間に並列に設けられ、トランジスタ86のゲートに入力されるトリガー信号に応じて発振信号を生成する。ここで、容量成分80の容量は、位相比較器90から与えられる制御電圧によって制御され、制御電圧に応じた周波数の発振信号を生成する。また本例において容量成分80及び誘導成分84は、コンデンサ及びコイルである。
【0044】
本例における結合部60は、微分回路40の出力端と、誘導成分84とを容量結合することにより、強制同期信号を発振信号に注入する。このような構成により、LC共振回路を用いた発振器70が生成する発振信号に強制同期信号を生成することができる。
【0045】
図8は、発振器70にLC共振回路を用いた場合の、結合部60を説明する図である。本例において結合部60は配線42を有する。微分回路40が出力する強制同期信号は、図8に示すように配線42を介して負荷50に入力される。ここで結合部60は、配線42と誘導成分84の配線とを近接配線する。これにより配線42と誘導成分84とを配線カップリング容量及び相互インダクタンスにより結合することができる。強制同期信号は、当該配線カップリング容量及び相互インダクタンスにより、発振信号に注入される。このような構成により、発振器70の負荷バランスに大きな影響を与えずに、強制同期信号を発振信号に注入することができる。
【0046】
また、結合部60は、配線42と誘導成分84とを直接AC結合する手段を更に有していてもよい。例えば、結合部60は、配線42と誘導成分84との間にコンデンサを有していてもよい。
【0047】
また、発振器70がリング発振回路又はLC共振回路である場合について説明したが、発振器70が他の構成によって発振信号を生成する場合においても、同様に強制同期信号を注入することができる。例えば発振器70が、リング発振器が差動素子で構成された差動リング発振回路である場合であっても、差動素子の正論理入力に強制同期信号を注入することにより、発振信号の位相ジッタ成分を低減することができる。
【0048】
図9は、発振器70の構成の他の例を示す図である。本例における発振器70は、縦続接続された複数の差動増幅器(71、73、75)を有する差動リング発振回路である。複数の差動増幅器の最終段の差動増幅器75の反転出力が、初段の差動増幅器71の反転入力に帰還され、最終段の差動増幅器75の非反転出力が、初段の差動増幅器71の非反転入力に帰還される。このような構成により、最終段の差動増幅器75が発振信号を出力する。
【0049】
本例における結合部60は、微分回路40の出力端と、発振器70の正帰還経路とを容量結合する。つまり結合部60は、図3において説明した例と同様に、強制同期信号が通過する配線と、発振器70の正帰還経路とを近接配線することにより、配線カップリング容量により結合する。このような構成により、差動リング発振回路を用いた発振器70が生成する発振信号に強制同期信号を生成することができる。
【0050】
図10は、本発明の他の実施形態に係る試験装置300の構成の一例を示す図である。試験装置300は、半導体回路等の電子デバイス400を試験する装置であって、パターン発生器310、発振回路200、波形整形器320、ドライバ330、及び判定部340を備える。
【0051】
パターン発生器310は、電子デバイス400を試験するべき試験パターンをデジタルデータで生成する。発振回路200は、電子デバイス400に入力するべき試験信号の周波数に応じた発振信号を生成する。発振回路200は、図4に関連して説明した発振回路と同一の構成及び機能を有する。
【0052】
波形整形器320は、パターン発生器310が生成した試験パターンと発振信号とに基づいて、電子デバイス400に入力する試験信号を生成する。例えば、波形整形器320は、発振信号の周波数で、試験パターンに応じて値が変化する試験信号を生成する。ドライバ330は、波形整形器320が生成した試験信号を電子デバイス400に供給する。
【0053】
判定部340は、電子デバイス400が出力する出力信号と、パターン発生器310が生成する期待値パターンとを比較することにより、電子デバイス400の良否を判定する。本例における試験装置300によれば、位相ジッタの小さい発振信号を用いて試験信号を生成するため、電子デバイス400の良否を精度よく判定することができる。また、試験装置300は、発振回路200に代えて、図1に関連して説明した発振回路100を備えていてもよい。
【0054】
また、発振回路100及び発振回路200は、他の様々な用途に有効に用いることができる。例えば、携帯電話等の無線通信におけるクロックの生成、データ通信におけるクロックの生成、マイクロプロセッサにおけるクロックの生成等の用途に用いることができる。いずれの用途においても、クロックの位相雑音がシステムの特性に大きく起因するため、発振回路100及び発振回路200を有効に用いることができる。
【0055】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【産業上の利用可能性】
【0056】
以上から明らかなように、本発明によれば、簡単な構成で、発振信号の連続性を保持しつつ、発振信号の位相ジッタ成分の累積を防ぎ、位相雑音の少ない発振信号を生成することができる。
【図面の簡単な説明】
【0057】
【図1】本発明の実施形態に係る発振回路100の構成の一例を示す図である。
【図2】強制同期信号の一例を説明する図である。
【図3】結合部60の一例を示す図である。
【図4】本発明の他の実施形態に係る発振回路200の構成の一例を示す図である。
【図5】同期信号生成部20の詳細な構成の一例を示す図である。
【図6】発振回路200の動作の一例を示すタイミングチャートである。
【図7】発振器70の構成の他の例を示す図である。
【図8】発振器70にLC共振回路を用いた場合の、結合部60を説明する図である。
【図9】発振器70の構成の他の例を示す図である。
【図10】本発明の他の実施形態に係る試験装置300の構成の一例を示す図である。
【符号の説明】
【0058】
10・・基準信号生成部、20・・・同期信号生成部、22・・・分周回路、24・・・反転回路、26・・・インバータ、30・・・前縁微分回路、32・・・可変遅延回路、34・・・インバータ、36・・・論理積回路、40・・・微分回路、42・・・配線、50・・・負荷、60・・・結合部、70・・・発振器、72、74、76・・・インバータ、78・・・配線、80・・・容量成分、82・・・抵抗、84・・・誘導成分、86・・・トランジスタ、90・・・位相比較器、92・・・チャージポンプ、94・・・ループフィルタ、100・・・発振回路、200・・・発振回路、300・・・試験装置、310・・・パターン発生器、320・・・波形整形器、330・・・ドライバ、340・・・判定部、400・・・電子デバイス
【技術分野】
【0001】
本発明は、発振信号を生成する発振回路、及び電子デバイスを試験する試験装置に関する。
【背景技術】
【0002】
従来、発振信号を生成する回路として、PLL(Phase Locked Loop)回路が知られている。PLL回路は、電圧制御発振器が生成する発振信号と基準信号との位相を比較し、比較結果に基づいて電圧制御発振器が生成する発振信号の周波数を制御するものである。発振信号の周波数は基準信号の整数倍であり、基準信号のエッジ毎に発振信号の周波数を制御することにより、発振信号を基準信号に同期させている。PLL回路の電圧制御発振器には、リング発振回路やLC共振回路が通常用いられる。
【0003】
関連する特許文献等は、現在認識していないためその記載を省略する。
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかし上述したように、電圧制御発振器はリング発振回路やLC共振回路のように、正帰還等を用いて発振信号を生成するため、電圧制御発振器に起因する位相雑音は徐々に累積されてしまう。つまり、基準信号との位相比較により、発振信号の各サイクルの位相の平均値は基準信号に同期されるが、各サイクルの位相ジッタ成分は累積されてしまう。例えば、発振信号の各サイクルの位相の平均値を中心とした位相ジッタ成分の振幅が徐々に増大してしまう。
【課題を解決するための手段】
【0005】
上記課題を解決するために、本発明の第1の形態においては、発振信号を生成する発振回路であって、信号を正帰還させることにより発振信号を生成する発振器と、発振信号の所定のサイクル毎に発振信号のエッジの理想タイミングでゼロクロスし、発振信号の当該エッジと同一方向の傾きのエッジを有する強制同期信号を生成する同期信号生成部と、強制同期信号を発振器の正帰還経路に注入する結合部とを備える発振回路を提供する。
【0006】
発振器は、与えられる制御電圧に応じた周波数の前記発振信号を生成する電圧制御発振器であって、発振回路は、所定の周波数を有し、発振信号の位相を制御するための基準信号を生成する基準信号生成部と、基準信号の位相と、発振信号の位相との位相差に基づいて制御電圧を生成して電圧制御発振器に供給する位相比較器とを更に備え、同期信号生成部は、基準信号に基づいて強制同期信号を生成してよい。
【0007】
同期信号生成部は、基準信号を微分した信号を反転し、更に微分して強制同期信号を生成してよい。また結合部及び位相比較器は、強制同期信号による発振信号の位相の制御と、制御電圧による発振信号の周波数の制御とを交互に行うことが好ましい。
【0008】
発振回路は、基準信号を分周した分周基準信号を生成する分周回路を更に備え、同期信号生成部は、分周基準信号の前縁又は後縁のいずれか一方のエッジに基づいて、強制同期信号を生成し、位相比較器は、分周基準信号の前縁又は後縁の他方のエッジの位相と、発振信号の位相との位相差に基づいて制御電圧を生成してよい。
【0009】
同期信号生成部は、分周基準信号の前縁を微分する前縁微分回路と、前縁微分回路が出力する信号を反転する反転回路と、反転回路が出力する信号を微分する微分回路とを有してよい。
【0010】
発振回路は奇数段のインバータを直列に接続し、最終段のインバータが出力する発振信号を初段のインバータの入力に帰還するリング発振回路であって、結合部は、微分回路の出力端と、初段のインバータの入力端とを容量結合することにより、強制同期信号を注入してよい。
【0011】
発振回路は誘導成分と容量成分とが設けられたLC共振回路であって、結合部は、微分回路の出力端と、誘導成分とを容量結合することにより、強制同期信号を注入してよい。
【0012】
本発明の第2の形態においては、電子デバイスを試験する試験装置であって、電子デバイスを試験するための試験パターンを生成するパターン発生器と、電子デバイスに入力するべき試験信号の周波数に応じた発振信号を生成する発振回路と、パターン発生器が生成した試験パターンと、発振回路が生成した発振信号とに基づいて、電子デバイスに入力する試験信号を生成する波形整形器と、電子デバイスが出力する出力信号と、パターン発生器が生成する期待値パターンとを比較することにより、電子デバイスの良否を判定する判定部とを備え、発振回路は、信号を正帰還させることにより発振信号を生成する発振器と、発振信号の所定のサイクル毎に発振信号のエッジの理想タイミングでゼロクロスし、発振信号の当該エッジと同一方向の傾きのエッジを有する強制同期信号を生成する同期信号生成部と、強制同期信号を発振器の正帰還経路に注入する結合部とを有する試験装置を提供する。
【0013】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明を実施するための最良の形態】
【0014】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0015】
図1は、本発明の実施形態に係る発振回路100の構成の一例を示す図である。発振回路100は発振信号を生成する回路であって、基準信号生成部10、同期信号生成部20、結合部60、負荷50、及び発振器70を備える。
【0016】
基準信号生成部10は、所定の周波数を有し、発振信号の位相を制御するための基準信号を生成する。本例において、基準信号生成部10は、発振器70が生成する発振信号の周波数の整数倍の周波数の基準信号を生成する。また、発振回路100が半導体回路等の電子デバイスを試験するための試験装置に用いられる場合、基準信号生成部10は、当該試験装置全体で用いられる共通の基準クロックを生成する。この場合発振回路100は、試験装置に設けられた構成要素のうち、基準クロックとは異なる周波数で動作するべき構成要素に、所定の周波数のクロックを供給する。
【0017】
発振器70は、信号を正帰還させることにより発振信号を生成する。例えば発振器70は、与えられる制御電圧に応じた周波数の発振信号を生成する電圧制御発振器である。発振器70は、複数のインバータ(72、74、76)をループ状に接続したリング発振回路であってよく、またLC共振回路や差動リング発振回路であってもよい。
【0018】
同期信号生成部20は、発振信号の所定のサイクル毎に発振信号のエッジの理想タイミングでゼロクロスし、発振信号の当該エッジと同一方向の傾きのエッジを有する強制同期信号を生成する。このような強制同期信号を発振器70の正帰還経路に注入することにより、当該所定のサイクル毎に、発振器70が生成する発振信号の位相を理想タイミングに引き込むことができる。本例において同期信号生成部は、基準信号の分周信号を微分した信号を反転し、更に微分することにより、強制同期信号を生成する。本例における同期信号生成部20は、分周回路22、前縁微分回路30、反転回路24、及び微分回路40を有する。
【0019】
分周回路22は、基準信号生成部10が生成した基準信号を分周した分周基準信号を生成する。つまり、分周回路22は、前述した所定のサイクルに応じた周期の分周基準信号を生成する。
【0020】
前縁微分回路30は、分周基準信号の前縁を微分する。ここで、分周基準信号の前縁とは、発振回路100が正論理で動作する場合には、分周基準信号の各サイクルにおける立ち上がりエッジを指し、発振回路100が負論理で動作する場合には、分周基準信号の各サイクルにおける立ち下がりエッジを指す。
【0021】
反転回路24は、前縁微分回路30が出力する信号を反転し、微分回路40に入力する。また微分回路40は、反転回路24が出力する信号を微分して出力する。このような構成により、前述した強制同期信号を生成することができる。
【0022】
同期信号生成部20は負荷50を介して接地される。結合部60は、微分回路40の出力端と、発振器70の正帰還経路とを結合し、強制同期信号を発振器70の正帰還経路に注入する。例えば、発振器70は奇数段のインバータ(72、74、76)を直列に接続し、最終段のインバータ76が出力する発振信号を初段のインバータ72の入力に帰還するリング発振回路であって、結合部60は、微分回路40の出力端と、初段のインバータ72の入力端とを容量結合することにより、強制同期信号を発振器70の正帰還経路に注入する。
【0023】
図2は、強制同期信号の一例を説明する図である。前述したように、同期信号生成部20は、発振信号の所定のサイクル毎に発振信号のエッジの理想タイミングでゼロクロスし、発振信号の当該エッジと同一方向の傾きのエッジを有する強制同期信号を生成する。ここで、発振信号のエッジと同一方向の傾きのエッジとは、発振信号の当該エッジが立ち上がりエッジである場合には、正の傾きを有するエッジを指し、発振信号の当該エッジが立ち下がりエッジである場合には、負の傾きを有するエッジを指す。本例においては、理想タイミングでゼロクロスする正の傾きのエッジを有する強制同期信号について説明する。
【0024】
図2に示すように、位相ジッタ成分のない理想発振信号は、当該理想タイミングで閾電圧VTとクロスするが、発振信号に位相ジッタ成分が含まれる場合、閾電圧VTとクロスするタイミングは理想タイミングからはずれてしまう。発振器70は正帰還等を用いて発振信号を生成するため、当該位相ジッタ成分の振幅は徐々に大きくなるが、本例における発振回路100は、前述した強制同期信号を発振信号に注入することにより、発振信号の所定のサイクル毎に発振信号の位相ジッタ成分を低減する。
【0025】
例えば、発振信号が閾電圧VTとクロスするタイミングが、理想タイミングより進んでいる場合には、当該タイミングにおける発振信号のレベル(VT)に強制同期信号の負のレベルが注入される。このため、発振信号が閾電圧VTとクロスするタイミングは理想タイミングに引き込まれる。このとき、強制同期信号による発振信号の移相量は、発振信号が閾電圧VTとクロスするタイミングと理想タイミングとの差に応じて大きくなる。
【0026】
このように、所定のサイクル毎に、発振信号の位相ジッタ成分の振幅に応じて発振信号を移相させることにより、発振信号の位相ジッタ成分の累積を防ぎ、位相ジッタ成分の振幅を一定以下に保つことができる。また、所定のサイクル毎に発振信号の位相を理想タイミングに合わせる場合、当該サイクルの前後において、発振信号の周期が大きく変動してしまい、発振信号の連続性を保持することができないが、本例における発振回路100によれば、所定のサイクル毎に発振信号の位相ジッタ成分を低減するため、発振信号の連続性を保持することができる。
【0027】
また強制同期信号は図2に示すように、強制同期有効範囲T1の間で、発振信号のエッジと同一方向の傾きで値が変化する。このとき、強制同期有効範囲T1は、発振信号の立ち上がり時間(又は立ち下がり時間)T2より十分大きいことが好ましい。
【0028】
図3は、結合部60の一例を示す図である。本例において結合部60は、配線42及び配線78を有する。微分回路40が出力する強制同期信号は、図3に示すように配線42を介して負荷50に入力される。また、インバータ76が出力する発振信号は、配線78を介してインバータ72に入力される。ここで、配線42と配線78とは、図3に示すように近接配線される。
【0029】
このように近接配線することにより、配線42と配線78とを配線カップリング容量により結合することができる。強制同期信号は、当該配線カップリング容量により、発振信号に注入される。このような構成により、発振器70の負荷バランスに大きな影響を与えずに、強制同期信号を発振信号に注入することができる。
【0030】
また、結合部60は、配線42と配線78とを直接AC結合する手段を更に有していてもよい。例えば、結合部60は、配線42と配線78との間にコンデンサを有していてもよい。
【0031】
図4は、本発明の他の実施形態に係る発振回路200の構成の一例を示す図である。発振回路200は、図1に関連して説明した発振回路100の構成に加え、位相比較器90、チャージポンプ92、及びループフィルタ94を更に備え、同期信号生成部20にインバータ26を更に有する。図4において、図1と同一の符号を付した構成要素は、図1に関連して説明した構成要素と同一の機能を有する。
【0032】
位相比較器90は、分周された基準信号の位相と、発振信号の位相との位相差に基づいて制御電圧を生成する。また位相比較器90は、チャージポンプ92及びループフィルタ94を介して制御電圧を発振器70に供給し、発振器70が生成する発振信号の周波数を制御する。つまり、発振器70、位相比較器90、チャージポンプ92、及びループフィルタ94は、PLL回路として機能する。
【0033】
本例における発振回路200によれば、発振信号の各サイクルの位相の平均値を基準信号に同期させ、且つ発振信号の連続性を保ちつつ発振信号の位相ジッタ成分を低減することができる。また、発振信号の位相ジッタ成分の振幅が、図2において説明した強制同期有効範囲T1より大きくなった場合であっても、位相比較器90が所定のサイクル毎に位相の平均値を分周同期信号に同期させるため、位相ジッタ成分の振幅を低減することができる。
【0034】
また、結合部60及び位相比較器90は、強制同期信号による発振信号の位相の制御と、制御電圧による発振信号の周波数の制御とを交互に行うことが好ましい。本例における基準信号生成部10は、発振信号の位相を制御するべきタイミングに応じた周期の基準信号を生成する。前述したように同期信号生成部20は、基準信号に基づいて強制同期信号を生成する。本例において分周回路22は、基準信号の周期を2倍にした分周基準信号を生成する。
【0035】
同期信号生成部20は、分周基準信号の前縁又は後縁のいずれか一方のエッジに基づいて、強制同期信号を生成し、位相比較器は、分周基準信号の前縁又は後縁の他方のエッジの位相と、発振信号の位相との位相差に基づいて制御電圧を生成する。本例において、インバータ26は、分周回路22が生成した分周基準信号を反転し、位相比較器90に入力し、結合部60及び位相比較器90に、発振信号の制御を交互に行わせる。
【0036】
結合部60及び位相比較器90に、発振信号の制御を交互に行わせることにより、発振信号の各サイクルの位相の平均値を基準信号に同期させる制御と、発振信号の位相ジッタ成分を低減する制御とをそれぞれ精度よく行うことができる。本例において分周回路22は基準信号の2倍の周期を有する分周基準信号を生成するため、強制同期信号による発振信号の位相の制御と、制御電圧による発振信号の周波数の制御とは等間隔のタイミングで交互に行われる。他の例においては、分周回路22の分周比を所望の値にすることにより、任意のタイミングで強制同期信号による発振信号の位相の制御と、制御電圧による発振信号の周波数の制御とを交互に行ってもよい。
【0037】
図5は、同期信号生成部20の詳細な構成の一例を示す図である。分周回路22は、図5に示すように、基準信号がトリガとして入力され、反転出力が帰還入力されるフリップフロップを有する。このような構成により、基準信号の2倍の周期の分周基準信号を生成する。
【0038】
前縁微分回路30は、可変遅延回路32、インバータ34、及び論理積回路36を有する。可変遅延回路32は、分周基準信号を所定の時間遅延させる。またインバータ34は、可変遅延回路32が遅延させた分周基準信号を反転して出力する。論理積回路36は、分周回路22が出力する分周基準信号と、インバータ34が出力する分周基準信号との論理積を出力する。このような構成により、分周基準信号の前縁を微分した信号を生成することができる。
【0039】
また微分回路40は図5に示すように、反転回路24から入力される信号を、コンデンサを用いて微分し、強制同期信号を生成する。このような構成により、分周基準信号を二階微分した強制同期信号を生成することができる。
【0040】
図6は、発振回路200の動作の一例を示すタイミングチャートである。前述したように、基準信号生成部10は、発振信号の整数倍の周期を有する基準信号を生成する。分周回路22は、基準信号を分周し、基準信号の2倍の周期を有する分周基準信号を生成する。
【0041】
前縁微分回路30は、分周基準信号の前縁を微分した前縁微分信号を生成する。また反転回路24は、前縁微分信号を反転した反転微分信号を生成する。そして微分回路40は、反転微分信号を微分し、強制同期信号を生成する。また、本例においては前縁微分信号を反転した信号を微分したが、他の例においては、分周基準信号を二階微分した信号を反転してもよい。本例においては発振信号の20サイクル毎に強制同期信号による制御が行われるため、発振信号に累積される位相ジッタ成分を20サイクル分のみにすることができる。
【0042】
また、インバータ26は、分周基準信号を反転した位相比較用信号を位相比較器90に入力する。このような動作により、結合部60が強制同期信号によって発振信号の位相を制御する結合部注入タイミングと、位相比較器90が制御電圧によって発振信号の周波数を制御する位相比較器制御タイミングとを等間隔に交互にすることができる。
【0043】
図7は、発振器70の構成の他の例を示す図である。本例における発振器70は、可変容量の容量成分80、抵抗82、誘導成分84、及びトランジスタ86を有するLC共振回路である。容量成分80、抵抗82、及び誘導成分84は、駆動電位Vddと接地電位との間に並列に設けられ、トランジスタ86のゲートに入力されるトリガー信号に応じて発振信号を生成する。ここで、容量成分80の容量は、位相比較器90から与えられる制御電圧によって制御され、制御電圧に応じた周波数の発振信号を生成する。また本例において容量成分80及び誘導成分84は、コンデンサ及びコイルである。
【0044】
本例における結合部60は、微分回路40の出力端と、誘導成分84とを容量結合することにより、強制同期信号を発振信号に注入する。このような構成により、LC共振回路を用いた発振器70が生成する発振信号に強制同期信号を生成することができる。
【0045】
図8は、発振器70にLC共振回路を用いた場合の、結合部60を説明する図である。本例において結合部60は配線42を有する。微分回路40が出力する強制同期信号は、図8に示すように配線42を介して負荷50に入力される。ここで結合部60は、配線42と誘導成分84の配線とを近接配線する。これにより配線42と誘導成分84とを配線カップリング容量及び相互インダクタンスにより結合することができる。強制同期信号は、当該配線カップリング容量及び相互インダクタンスにより、発振信号に注入される。このような構成により、発振器70の負荷バランスに大きな影響を与えずに、強制同期信号を発振信号に注入することができる。
【0046】
また、結合部60は、配線42と誘導成分84とを直接AC結合する手段を更に有していてもよい。例えば、結合部60は、配線42と誘導成分84との間にコンデンサを有していてもよい。
【0047】
また、発振器70がリング発振回路又はLC共振回路である場合について説明したが、発振器70が他の構成によって発振信号を生成する場合においても、同様に強制同期信号を注入することができる。例えば発振器70が、リング発振器が差動素子で構成された差動リング発振回路である場合であっても、差動素子の正論理入力に強制同期信号を注入することにより、発振信号の位相ジッタ成分を低減することができる。
【0048】
図9は、発振器70の構成の他の例を示す図である。本例における発振器70は、縦続接続された複数の差動増幅器(71、73、75)を有する差動リング発振回路である。複数の差動増幅器の最終段の差動増幅器75の反転出力が、初段の差動増幅器71の反転入力に帰還され、最終段の差動増幅器75の非反転出力が、初段の差動増幅器71の非反転入力に帰還される。このような構成により、最終段の差動増幅器75が発振信号を出力する。
【0049】
本例における結合部60は、微分回路40の出力端と、発振器70の正帰還経路とを容量結合する。つまり結合部60は、図3において説明した例と同様に、強制同期信号が通過する配線と、発振器70の正帰還経路とを近接配線することにより、配線カップリング容量により結合する。このような構成により、差動リング発振回路を用いた発振器70が生成する発振信号に強制同期信号を生成することができる。
【0050】
図10は、本発明の他の実施形態に係る試験装置300の構成の一例を示す図である。試験装置300は、半導体回路等の電子デバイス400を試験する装置であって、パターン発生器310、発振回路200、波形整形器320、ドライバ330、及び判定部340を備える。
【0051】
パターン発生器310は、電子デバイス400を試験するべき試験パターンをデジタルデータで生成する。発振回路200は、電子デバイス400に入力するべき試験信号の周波数に応じた発振信号を生成する。発振回路200は、図4に関連して説明した発振回路と同一の構成及び機能を有する。
【0052】
波形整形器320は、パターン発生器310が生成した試験パターンと発振信号とに基づいて、電子デバイス400に入力する試験信号を生成する。例えば、波形整形器320は、発振信号の周波数で、試験パターンに応じて値が変化する試験信号を生成する。ドライバ330は、波形整形器320が生成した試験信号を電子デバイス400に供給する。
【0053】
判定部340は、電子デバイス400が出力する出力信号と、パターン発生器310が生成する期待値パターンとを比較することにより、電子デバイス400の良否を判定する。本例における試験装置300によれば、位相ジッタの小さい発振信号を用いて試験信号を生成するため、電子デバイス400の良否を精度よく判定することができる。また、試験装置300は、発振回路200に代えて、図1に関連して説明した発振回路100を備えていてもよい。
【0054】
また、発振回路100及び発振回路200は、他の様々な用途に有効に用いることができる。例えば、携帯電話等の無線通信におけるクロックの生成、データ通信におけるクロックの生成、マイクロプロセッサにおけるクロックの生成等の用途に用いることができる。いずれの用途においても、クロックの位相雑音がシステムの特性に大きく起因するため、発振回路100及び発振回路200を有効に用いることができる。
【0055】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【産業上の利用可能性】
【0056】
以上から明らかなように、本発明によれば、簡単な構成で、発振信号の連続性を保持しつつ、発振信号の位相ジッタ成分の累積を防ぎ、位相雑音の少ない発振信号を生成することができる。
【図面の簡単な説明】
【0057】
【図1】本発明の実施形態に係る発振回路100の構成の一例を示す図である。
【図2】強制同期信号の一例を説明する図である。
【図3】結合部60の一例を示す図である。
【図4】本発明の他の実施形態に係る発振回路200の構成の一例を示す図である。
【図5】同期信号生成部20の詳細な構成の一例を示す図である。
【図6】発振回路200の動作の一例を示すタイミングチャートである。
【図7】発振器70の構成の他の例を示す図である。
【図8】発振器70にLC共振回路を用いた場合の、結合部60を説明する図である。
【図9】発振器70の構成の他の例を示す図である。
【図10】本発明の他の実施形態に係る試験装置300の構成の一例を示す図である。
【符号の説明】
【0058】
10・・基準信号生成部、20・・・同期信号生成部、22・・・分周回路、24・・・反転回路、26・・・インバータ、30・・・前縁微分回路、32・・・可変遅延回路、34・・・インバータ、36・・・論理積回路、40・・・微分回路、42・・・配線、50・・・負荷、60・・・結合部、70・・・発振器、72、74、76・・・インバータ、78・・・配線、80・・・容量成分、82・・・抵抗、84・・・誘導成分、86・・・トランジスタ、90・・・位相比較器、92・・・チャージポンプ、94・・・ループフィルタ、100・・・発振回路、200・・・発振回路、300・・・試験装置、310・・・パターン発生器、320・・・波形整形器、330・・・ドライバ、340・・・判定部、400・・・電子デバイス
【特許請求の範囲】
【請求項1】
発振信号を生成する発振回路であって、
信号を正帰還させることにより前記発振信号を生成する発振器と、
前記発振信号の所定のサイクル毎に前記発振信号のエッジの理想タイミングでゼロクロスし、前記発振信号の当該エッジと同一方向の傾きのエッジを有する強制同期信号を生成する同期信号生成部と、
前記強制同期信号を前記発振器の正帰還経路に注入する結合部と
を備える発振回路。
【請求項2】
前記発振器は、与えられる制御電圧に応じた周波数の前記発振信号を生成する電圧制御発振器であって、
前記発振回路は、
所定の周波数を有し、前記発振信号の位相を制御するための基準信号を生成する基準信号生成部と、
前記基準信号の位相と、前記発振信号の位相との位相差に基づいて前記制御電圧を生成して前記電圧制御発振器に供給する位相比較器と
を更に備え、
前記同期信号生成部は、前記基準信号に基づいて前記強制同期信号を生成する
請求項1に記載の発振回路。
【請求項3】
前記同期信号生成部は、前記基準信号を微分した信号を反転し、更に微分して前記強制同期信号を生成する請求項2に記載の発振回路。
【請求項4】
前記結合部及び前記位相比較器は、前記強制同期信号による前記発振信号の位相の制御と、前記制御電圧による前記発振信号の周波数の制御とを交互に行う請求項2に記載の発振回路。
【請求項5】
前記基準信号を分周した分周基準信号を生成する分周回路を更に備え、
前記同期信号生成部は、前記分周基準信号の前縁又は後縁のいずれか一方のエッジに基づいて、前記強制同期信号を生成し、
前記位相比較器は、前記分周基準信号の前縁又は後縁の他方のエッジの位相と、前記発振信号の位相との位相差に基づいて前記制御電圧を生成する
請求項4に記載の発振回路。
【請求項6】
前記同期信号生成部は、
前記分周基準信号の前縁を微分する前縁微分回路と、
前記前縁微分回路が出力する信号を反転する反転回路と、
前記反転回路が出力する信号を微分する微分回路と
を有する請求項5に記載の発振回路。
【請求項7】
前記発振回路は奇数段のインバータを直列に接続し、最終段のインバータが出力する発振信号を初段のインバータの入力に帰還するリング発振回路であって、
前記結合部は、前記微分回路の出力端と、前記初段のインバータの入力端とを容量結合することにより、前記強制同期信号を注入する
請求項6に記載の発振回路。
【請求項8】
前記発振回路は誘導成分と容量成分とが設けられたLC共振回路であって、
前記結合部は、前記微分回路の出力端と、前記誘導成分とを容量結合することにより、前記強制同期信号を注入する
請求項6に記載の発振回路。
【請求項9】
電子デバイスを試験する試験装置であって、
前記電子デバイスを試験するための試験パターンを生成するパターン発生器と、
前記電子デバイスに入力するべき試験信号の周波数に応じた発振信号を生成する発振回路と、
前記パターン発生器が生成した前記試験パターンと、前記発振回路が生成した前記発振信号とに基づいて、前記電子デバイスに入力する試験信号を生成する波形整形器と、
前記電子デバイスが出力する出力信号と、前記パターン発生器が生成する期待値パターンとを比較することにより、前記電子デバイスの良否を判定する判定部と
を備え、
前記発振回路は、
信号を正帰還させることにより前記発振信号を生成する発振器と、
前記発振信号の所定のサイクル毎に前記発振信号のエッジの理想タイミングでゼロクロスし、前記発振信号の当該エッジと同一方向の傾きのエッジを有する強制同期信号を生成する同期信号生成部と、
前記強制同期信号を前記発振器の正帰還経路に注入する結合部と
を有する試験装置。
【請求項1】
発振信号を生成する発振回路であって、
信号を正帰還させることにより前記発振信号を生成する発振器と、
前記発振信号の所定のサイクル毎に前記発振信号のエッジの理想タイミングでゼロクロスし、前記発振信号の当該エッジと同一方向の傾きのエッジを有する強制同期信号を生成する同期信号生成部と、
前記強制同期信号を前記発振器の正帰還経路に注入する結合部と
を備える発振回路。
【請求項2】
前記発振器は、与えられる制御電圧に応じた周波数の前記発振信号を生成する電圧制御発振器であって、
前記発振回路は、
所定の周波数を有し、前記発振信号の位相を制御するための基準信号を生成する基準信号生成部と、
前記基準信号の位相と、前記発振信号の位相との位相差に基づいて前記制御電圧を生成して前記電圧制御発振器に供給する位相比較器と
を更に備え、
前記同期信号生成部は、前記基準信号に基づいて前記強制同期信号を生成する
請求項1に記載の発振回路。
【請求項3】
前記同期信号生成部は、前記基準信号を微分した信号を反転し、更に微分して前記強制同期信号を生成する請求項2に記載の発振回路。
【請求項4】
前記結合部及び前記位相比較器は、前記強制同期信号による前記発振信号の位相の制御と、前記制御電圧による前記発振信号の周波数の制御とを交互に行う請求項2に記載の発振回路。
【請求項5】
前記基準信号を分周した分周基準信号を生成する分周回路を更に備え、
前記同期信号生成部は、前記分周基準信号の前縁又は後縁のいずれか一方のエッジに基づいて、前記強制同期信号を生成し、
前記位相比較器は、前記分周基準信号の前縁又は後縁の他方のエッジの位相と、前記発振信号の位相との位相差に基づいて前記制御電圧を生成する
請求項4に記載の発振回路。
【請求項6】
前記同期信号生成部は、
前記分周基準信号の前縁を微分する前縁微分回路と、
前記前縁微分回路が出力する信号を反転する反転回路と、
前記反転回路が出力する信号を微分する微分回路と
を有する請求項5に記載の発振回路。
【請求項7】
前記発振回路は奇数段のインバータを直列に接続し、最終段のインバータが出力する発振信号を初段のインバータの入力に帰還するリング発振回路であって、
前記結合部は、前記微分回路の出力端と、前記初段のインバータの入力端とを容量結合することにより、前記強制同期信号を注入する
請求項6に記載の発振回路。
【請求項8】
前記発振回路は誘導成分と容量成分とが設けられたLC共振回路であって、
前記結合部は、前記微分回路の出力端と、前記誘導成分とを容量結合することにより、前記強制同期信号を注入する
請求項6に記載の発振回路。
【請求項9】
電子デバイスを試験する試験装置であって、
前記電子デバイスを試験するための試験パターンを生成するパターン発生器と、
前記電子デバイスに入力するべき試験信号の周波数に応じた発振信号を生成する発振回路と、
前記パターン発生器が生成した前記試験パターンと、前記発振回路が生成した前記発振信号とに基づいて、前記電子デバイスに入力する試験信号を生成する波形整形器と、
前記電子デバイスが出力する出力信号と、前記パターン発生器が生成する期待値パターンとを比較することにより、前記電子デバイスの良否を判定する判定部と
を備え、
前記発振回路は、
信号を正帰還させることにより前記発振信号を生成する発振器と、
前記発振信号の所定のサイクル毎に前記発振信号のエッジの理想タイミングでゼロクロスし、前記発振信号の当該エッジと同一方向の傾きのエッジを有する強制同期信号を生成する同期信号生成部と、
前記強制同期信号を前記発振器の正帰還経路に注入する結合部と
を有する試験装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【公開番号】特開2006−33637(P2006−33637A)
【公開日】平成18年2月2日(2006.2.2)
【国際特許分類】
【出願番号】特願2004−212231(P2004−212231)
【出願日】平成16年7月20日(2004.7.20)
【出願人】(390005175)株式会社アドバンテスト (1,005)
【Fターム(参考)】
【公開日】平成18年2月2日(2006.2.2)
【国際特許分類】
【出願日】平成16年7月20日(2004.7.20)
【出願人】(390005175)株式会社アドバンテスト (1,005)
【Fターム(参考)】
[ Back to top ]