積層構造体及びその製造方法
【課題】製造過程において溶液の影響が誘電体層に及び難い積層構造体、及びその製造方法を提供する。
【解決手段】本発明に係る積層構造体は、金属製の基材１、誘電体層２、保護膜４、及び電極層５を備えている。誘電体層２は、基材１の表面上に形成されている。保護膜４は、耐食性及び／又は耐湿性を有する膜であって、誘電体層２の表面を被覆している。電極層５は、保護膜４の表面上に形成されている。本発明に係る製造方法は、工程（ａ）、工程（ｂ）、及び工程（ｃ）を有している。工程（ａ）では、金属製の基材１の表面上に誘電体層２を形成する。工程（ｂ）では、誘電体層２の露出面を、耐食性及び／又は耐湿性を有する保護膜４によって被覆する。工程（ｃ）では、ウェットプロセス技術を用いて、保護膜４の表面上に電極層５を形成する。
【解決手段】本発明に係る積層構造体は、金属製の基材１、誘電体層２、保護膜４、及び電極層５を備えている。誘電体層２は、基材１の表面上に形成されている。保護膜４は、耐食性及び／又は耐湿性を有する膜であって、誘電体層２の表面を被覆している。電極層５は、保護膜４の表面上に形成されている。本発明に係る製造方法は、工程（ａ）、工程（ｂ）、及び工程（ｃ）を有している。工程（ａ）では、金属製の基材１の表面上に誘電体層２を形成する。工程（ｂ）では、誘電体層２の露出面を、耐食性及び／又は耐湿性を有する保護膜４によって被覆する。工程（ｃ）では、ウェットプロセス技術を用いて、保護膜４の表面上に電極層５を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンデンサ回路を有した回路基板や薄膜キャパシタ等の積層構造体、及びその製造方法に関する。
【背景技術】
【０００２】
この種の積層構造体は、電極箔と、該電極箔上に形成された誘電体層と、該誘電体層上に形成された電極層とを有している。該積層構造体を製造する場合、電極箔の表面上に誘電体層を形成した後、該誘電体層の表面上に電極層を形成する。電極層の形成には、スパッタリング法や蒸着法等のドライプロセス技術や、メッキ法やスクリーン印刷法等のウェットプロセス技術が用いられる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２００４／０４０６０４号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
積層構造体において電極層の厚さ寸法を数μｍ〜数十μｍにする場合、電極層の形成にはウェットプロセス技術が適している。なぜなら、ドライプロセス技術では成膜速度が遅く、このため電極層の形成に時間を要するのに対し、ウェットプロセス技術では成膜速度が速く、このため電極層を短時間で形成することが出来るからである。
【０００５】
その一方で、ウェットプロセス技術を用いて電極層を形成する場合、メッキ液等の溶液中に、電極箔と共に誘電体層が浸される。誘電体層に溶液が接触した場合、誘電体層は、溶液による浸食や誘電体層内への溶液の浸透等、溶液の影響を受け易い。このため、積層構造体の製造過程において、誘電体層が溶液に接触することは、あまり好ましいことではない。
【０００６】
そこで本発明の目的は、製造過程において溶液の影響が誘電体層に及び難い積層構造体、及びその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明に係る積層構造体は、金属製の基材、誘電体層、保護膜、及び電極層を備えている。誘電体層は、前記基材の表面上に形成されている。保護膜は、耐食性及び／又は耐湿性を有する膜であって、前記誘電体層の表面を被覆している。電極層は、前記保護膜の表面上に形成されている。
【０００８】
上記積層構造体の具体的構成において、前記保護膜は耐湿性を有しており、前記誘電体層の表面と側端面とが保護膜によって覆われている。
【０００９】
上記積層構造体の他の具体的構成において、該積層構造体は、前記誘電体層の表面上に形成された金属薄膜を更に備えている。そして、前記保護膜には、該保護膜を貫通した導電ビアが形成されており、該導電ビアを介して、前記金属薄膜と電極層とが互いに電気的に接続されている。
【００１０】
上記積層構造体の更なる他の具体的構成において、該積層構造体は、前記誘電体層の表面上に形成された金属薄膜を更に備えている。そして、前記電極層には、互いに離間して配置された第１電極部と第２電極部とが形成されている。前記金属薄膜には、互いに離間して配置された接続用金属膜と電極用金属膜とが形成されている。前記誘電体層には、該誘電体層を貫通した第１導電ビアが形成され、前記保護膜には、該保護膜を貫通した第２導電ビアと第３導電ビアとが形成されている。前記第１導電ビアと第２導電ビアとが、前記接続用金属膜を介して互いに電気的に接続され、第１導電ビアに前記基材が電気的に接続される一方、第２導電ビアに前記第１電極部が電気的に接続されている。又、前記第２電極部と電極用金属膜とが、前記第３導電ビアを介して互いに電気的に接続されている。
【００１１】
本発明に係る積層構造体の製造方法は、工程（ａ）、工程（ｂ）、及び工程（ｃ）を有している。工程（ａ）では、金属製の基材の表面上に誘電体層を形成する。工程（ｂ）では、前記誘電体層の露出面を、耐食性及び／又は耐湿性を有する保護膜によって被覆する。工程（ｃ）では、ウェットプロセス技術を用いて、前記保護膜の表面上に電極層を形成する。
【００１２】
上記製造方法の具体的態様において、該製造方法は、工程（ｄ）及び工程（ｅ）を更に有している。工程（ｄ）は、前記工程（ａ）の後であって且つ工程（ｂ）の前に実行される。工程（ｄ）では、ドライプロセス技術を用いて、前記誘電体層の表面上に金属薄膜を形成する。工程（ｅ）は、前記工程（ｂ）の後に実行される。工程（ｅ）では、前記保護膜に対して、前記電極層と金属薄膜とを互いに電気的に接続させる導電ビアを形成する。
【００１３】
上記製造方法の他の具体的態様において、該製造方法は、工程（ｆ）、工程（ｇ）、工程（ｈ）、工程（ｉ）、及び工程（ｊ）を更に有している。工程（ｆ）は、前記工程（ａ）の後であって且つ工程（ｂ）の前に実行される。工程（ｆ）では、ドライプロセス技術を用いて、前記誘電体層の表面上に金属薄膜を形成する。工程（ｇ）は、前記工程（ｆ）の後に実行される。工程（ｇ）では、前記金属薄膜に対して加工を施すことにより、互いに離間して配置される接続用金属膜と電極用金属膜とを形成する。工程（ｈ）は、前記工程（ａ）の後に実行される。工程（ｈ）では、前記誘電体層に対して、前記基材と接続用金属膜とを互いに電気的に接続させる第１導電ビアを形成する。工程（ｉ）は、前記工程（ｃ）の後に実行される。工程（ｉ）では、前記電極層に対して加工を施すことにより、互いに離間して配置される第１電極部と第２電極部とを形成する。工程（ｊ）は、前記工程（ｂ）の後に実行される。工程（ｊ）では、前記保護膜に対して、前記第１電極部と接続用金属膜とを互いに電気的に接続させる第２導電ビアと、前記第２電極部と電極用金属膜とを互いに電気的に接続させる第３導電ビアとを形成する。
【発明の効果】
【００１４】
本発明に係る積層構造体及びその製造方法は、製造過程において溶液の影響が誘電体層に及び難い。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施形態に係る薄膜キャパシタを示した平面図である。
【図２】図１に示されるＡ−Ａ線に沿う断面図である。
【図３】第１実施形態に係る薄膜キャパシタの製造方法にて実行される成膜工程の説明に用いられる断面図である。
【図４】該製造方法にて実行される金属薄膜形成工程の説明に用いられる断面図である。
【図５】該製造方法にて実行される保護膜形成工程の説明に用いられる断面図である。
【図６】該製造方法にて実行されるビア形成工程の説明に用いられる断面図である。
【図７】本発明の第２実施形態に係る薄膜キャパシタを示した平面図である。
【図８】図７に示されるＢ−Ｂ線に沿う断面図である。
【図９】図７に示されるＣ−Ｃ線に沿う断面図である。
【図１０】第２実施形態に係る薄膜キャパシタの製造方法にて実行される第１ビア形成工程の説明に用いられる図である。
【図１１】該製造方法にて実行される金属薄膜形成工程の説明に用いられる断面図である。
【図１２】該製造方法にて実行される第１パターニング工程の内、マスキング処理の説明に用いられる図である。
【図１３】該製造方法にて実行される第１パターニング工程の内、エッチング処理の説明に用いられる断面図である。
【図１４】該製造方法にて実行される保護膜形成工程の説明に用いられる断面図である。
【図１５】該製造方法にて実行される第２ビア形成工程の説明に用いられる図である。
【図１６】該製造方法にて実行される電極層形成工程の説明に用いられる断面図である。
【図１７】該製造方法にて実行される第２パターニング工程の内、マスキング処理の説明に用いられる図である。
【図１８】該製造方法にて実行される第２パターニング工程の内、エッチング処理の説明に用いられる断面図である。
【図１９】第２実施形態の薄膜キャパシタを用いて作製されたコンデンサ内蔵基板を示した断面図である。
【発明を実施するための形態】
【００１６】
図１は、本発明の第１実施形態に係る薄膜キャパシタを示した平面図である。図２は、図１に示されるＡ−Ａ線に沿う断面図である。図１及び図２に示す様に、薄膜キャパシタは、電極箔１、誘電体層２、金属薄膜３、保護膜４、及び電極層５を備えている。
【００１７】
電極箔１は、金属製の基材である。電極箔１を構成する金属材料には、銅（Cu）、ニッケル（Ni）、コバルト（Co）、アルミニウム（Al）、白金（Pt）等、箔を形成することが可能であって、且つ薄膜キャパシタの電極となり得る物質が用いられる。
【００１８】
誘電体層２は、電極箔１の表面上に形成されている。ここで、誘電体層２の形成には、ゾル‐ゲル法、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition)法、スパッタリング法、蒸着法、粉末噴射コーティング法等、周知の種々の成膜法が用いられる。ここで、粉末噴射コーティング法は、気体の流れを利用して、粉末をターゲット（電極箔１）の表面に噴き付け、これにより該ターゲットの表面上に粉末を堆積させて薄膜を形成する方法である。粉末噴射コーティング法には、ＰＪＤ（Powder Jet Deposition）法やＡＤ（Aerosol Deposition）法の方法が存在する。
【００１９】
金属薄膜３は、誘電体層２の表面上に形成されている。ここで、金属薄膜３の形成には、スパッタリング法や蒸着法等のドライプロセス技術が用いられる。又、金属薄膜３を構成する金属材料には、銅（Cu）、ニッケル（Ni）、コバルト（Co）、アルミニウム（Al）、白金（Pt）等、ドライプロセス技術によって薄膜を形成することが可能であって、且つ薄膜キャパシタの電極となり得る物質が用いられる。
【００２０】
保護膜４は、耐食性と耐湿性の両方の特性を有しており、更に電気絶縁性をも有している。保護膜４は、誘電体層２と金属薄膜３とを被覆している。これにより、誘電体層２の表面が保護膜４によって覆われる共に、誘電体層２の側端面２ａが、全周に亘って保護膜４により覆われている。保護膜４を構成する保護材料には、例えばフッ素樹脂やガラスを用いることが出来る。尚、保護材料には、耐食性と耐湿性の両方の特性を有する誘電体材料を用いてもよい。
【００２１】
電極層５は、保護膜４の表面上に形成されている。ここで、電極層５の形成には、メッキ法やスクリーン印刷法等のウェットプロセス技術が用いられる。又、電極層５を構成する金属材料には、銅（Cu）、ニッケル（Ni）、コバルト（Co）、アルミニウム（Al）、白金（Pt）等、ウェットプロセス技術によって薄膜を形成することが可能であって、且つ薄膜キャパシタの電極となり得る物質が用いられる。尚、電極層５を構成する金属材料には、金属薄膜３を構成する金属材料と同じ種類の物質が用いられてもよいし、それとは異なる種類の物質が用いられてもよい。
【００２２】
図２に示す様に、保護膜４には、該保護膜４をその表面から裏面まで貫通した導電ビア６が形成されている。そして、該導電ビア６を介して、金属薄膜３と電極層５とが互いに電気的に接続されている。
【００２３】
次に、第１実施形態に係る薄膜キャパシタの製造方法について説明する。該製造方法では、成膜工程、金属薄膜形成工程、保護膜形成工程、ビア形成工程、及び電極層形成工程が、順に実行される。
【００２４】
図３は、成膜工程の説明に用いられる断面図である。図３に示す様に、成膜工程では、ゾル‐ゲル法、ＭＯＣＶＤ法、スパッタリング法、蒸着法、粉末噴射コーティング法等、周知の種々の成膜法を用いて、電極箔１の表面上に誘電体層２を形成する。尚、成膜工程では、電極箔１の表面上に、誘電体層２となる成膜層を形成した後、該成膜層に対して熱処理を施すことにより、誘電体層２を形成してもよい。
【００２５】
図４は、金属薄膜形成工程の説明に用いられる断面図である。図４に示す様に、金属薄膜形成工程では、誘電体層２の表面上に金属薄膜３を形成する。ここで、金属薄膜３の形成には、スパッタリング法や蒸着法等のドライプロセス技術が用いられる。
【００２６】
図５は、保護膜形成工程の説明に用いられる断面図である。保護膜形成工程では、フッ素樹脂やガラス等、耐食性と耐湿性の両方の特性を有する電気絶縁材料によって、誘電体層２と金属薄膜３とを被覆する。これにより、図５に示す様に保護膜４を形成し、該保護膜４によって誘電体層２の露出面（表面の一部及び側端面２ａ）を被覆する。
【００２７】
図６は、ビア形成工程の説明に用いられる断面図である。図６に示す様に、ビア形成工程では、保護膜４に対してレーザ加工等の加工を施すことにより、該保護膜４の所定箇所に、保護膜４をその表面から裏面まで貫通する貫通孔７を形成する。これによって、金属薄膜３の表面の少なくとも一部を露出させる。ここで、所定箇所は、導電ビア６を形成せんとする箇所に設定されている。
【００２８】
電極層形成工程では、図２に示す様に、保護膜４の表面上に電極層５を形成する。ここで、電極層５の形成には、メッキ法やスクリーン印刷法等のウェットプロセス技術が用いられる。従って、電極層５の形成に伴い、該形成に用いられる金属材料の一部によって貫通孔７が充填され、或いは、電極層５の一部が貫通孔７の内面にも形成される。これにより、保護膜４に導電ビア６が形成され、該導電ビア６によって、金属薄膜３と電極層５とが互いに電気的に接続される。斯くして、図１及び図２に示す薄膜キャパシタが完成する。
【００２９】
第１実施形態に係る製造方法においては、ウェットプロセス技術を用いて電極層５を形成する前に（電極層形成工程の前に）、誘電体層２の露出面が保護膜４によって覆われる。このため、電極層形成工程において、メッキ液やペースト等の溶液が誘電体層２に接触することがない。又、保護膜４は、耐食性と耐湿性の両方の特性を有している。このため、保護膜４に溶液が接触した場合でも、保護膜４は、溶液による浸食を受け難く、又、吸湿し難い。よって、第１実施形態の製造方法によれば、製造過程での誘電体層２の劣化及び吸湿が、保護膜４によって防止されることになる。又、誘電体層２内に溶液が浸透することがない。よって、誘電体層２内に金属膜が形成されることがなく、従って電極箔１と金属薄膜３との間に短絡が生じ難い。尚、金属薄膜３は、これにメッキ液やペースト等の溶液が接触した場合でも、溶液による浸食を受け難く、又、吸湿し難い。
【００３０】
第１実施形態に係る薄膜キャパシタにおいては、誘電体層２の表面及び側端面２ａが保護膜４によって覆われている。このため、誘電体層２には、外部に露出した部分がない。従って、誘電体層２は、外気に晒されることがない。又、保護膜４は耐湿性を有している。よって、第１実施形態の薄膜キャパシタによれば、高い耐湿性が実現され、これにより誘電体層２の電気絶縁性の低下が防止されている。
【００３１】
又、第１実施形態の薄膜キャパシタにおいては、薄膜キャパシタの電極（陽極又は陰極）の内、電極層５によって構成される電極が、導電ビア６と金属薄膜３とによって誘電体層２の表面上まで引き込まれている。よって、第１実施形態の薄膜キャパシタには、静電容量の低下等、保護膜４を設けたことによる誘電特性の低下が生じない。
【００３２】
図７は、本発明の第２実施形態に係る薄膜キャパシタを示した平面図である。図８及び図９はそれぞれ、図７に示されるＢ−Ｂ線及びＣ−Ｃ線に沿う断面図である。図７〜図９に示す様に、薄膜キャパシタは、電極箔１、誘電体層２、金属薄膜３、保護膜４、及び電極層５を備えている。以下、第２実施形態の薄膜キャパシタの構成の内、第１実施形態の薄膜キャパシタの構成と相違している部分について説明する。尚、第１実施形態の薄膜キャパシタの構成と同じ部分については、説明を省略する。
【００３３】
図７及び図８に示す様に、電極層５には、互いに離間して配置された第１電極部５１と第２電極部５２とが形成されている。具体的には、第１電極部５１は、電極層５の４箇所に形成されている（図７参照）。第２電極部５２は、４つの第１電極部５１〜５１をそれぞれ包囲すると共に、各第１電極部５１から離間して形成されている。
【００３４】
図８に示す様に、金属薄膜３には、互いに離間して配置された接続用金属膜３１と電極用金属膜３２とが形成されている。具体的には、接続用金属膜３１は、４つの第１電極部５１〜５１に１つずつ対応させて、金属薄膜３の４箇所に形成されている。電極用金属膜３２は、４つの接続用金属膜３１〜３１をそれぞれ包囲すると共に、各接続用金属膜３１から離間して形成されている。そして、電極用金属膜３２は、電極箔１と広い範囲に亘って対向している。
【００３５】
図８に示す様に、誘電体層２の表面の内、各接続用金属膜３１の形成領域と電極用金属膜３２の形成領域とによって挟まれた領域Ｐ０が、保護膜４の一部によって覆われている。又、誘電体層２には、該誘電体層２をその表面から裏面まで貫通した第１導電ビア６１が形成されている。具体的には、第１導電ビア６１は、４つの接続用金属膜３１〜３１に１つずつ対応させて、誘電体層２の４箇所に形成されている。そして、接続用金属膜３１〜３１と電極箔１とが、各接続用金属膜３１に対応する第１導電ビア６１を介して、互いに電気的に接続されている。
【００３６】
図８に示す様に、保護膜４には、該保護膜４をその表面から裏面まで貫通した第２導電ビア６２が形成されている。具体的には、第２導電ビア６２は、４つの第１電極部５１〜５１に１つずつ対応させて、保護膜４の４箇所に形成されている。そして、各第２導電ビア６２を介して、第１電極部５１とこれに対応する接続用金属膜３１とが互いに電気的に接続されている。
【００３７】
斯くして、第２実施形態の薄膜キャパシタにおいては、各第１導電ビア６１と、これに対応する第２導電ビア６２とが、接続用金属膜３１を介して互いに電気的に接続されている。そして、第１導電ビア６１には電極箔１が電気的に接続される一方、第２導電ビア６２には第１電極部５１が電気的に接続されている。
【００３８】
ここで、接続用金属膜３１〜３１と電極用金属膜３２とは、互いに離間して配置されている。従って、各接続用金属膜３１が、これに対応する第１導電ビア６１及び第２導電ビア６２に電気的に接続される一方で、電極用金属膜３２は、第１導電ビア６１〜６１及び第２導電ビア６２〜６２から電気的に絶縁されている。
【００３９】
図８及び図９に示す様に、保護膜４には更に、該保護膜４をその表面から裏面まで貫通した第３導電ビア６３が形成されている。具体的には、第３導電ビア６３は、保護膜４の内、第２導電ビア６２〜６２の形成箇所とは異なる箇所に形成されている。そして、第２電極部５２と電極用金属膜３２とが、第３導電ビア６３を介して互いに電気的に接続されている。
【００４０】
ここで、第１電極部５１〜５１と第２電極部５２とは、互いに離間して配置されている。従って、各第１電極部５１は、これに対応する第２導電ビア６２に電気的に接続される一方で、第３導電ビア６３からは電気的に絶縁されている。第２電極部５２は、第３導電ビア６３に電気的に接続される一方で、第２導電ビア６２〜６２からは電気的に絶縁されている。
【００４１】
次に、第２実施形態に係る薄膜キャパシタの製造方法について説明する。該製造方法では、成膜工程、第１ビア形成工程、金属薄膜形成工程、第１パターニング工程、保護膜形成工程、第２ビア形成工程、電極層形成工程、及び第２パターニング工程が、順に実行される。尚、第２実施形態の成膜工程は、第１実施形態の成膜工程（図３参照）と同じであるので、説明を省略する。
【００４２】
図１０（ａ）は、第１ビア形成工程の説明に用いられる平面図である。図１０（ｂ）は、図１０（ａ）に示されるＤ−Ｄ線に沿う断面図である。図１０（ａ）及び図１０（ｂ）に示す様に、第１ビア形成工程では、誘電体層２に対してレーザ加工等の加工を施すことにより、該誘電体層２の所定箇所に、誘電体層２をその表面から裏面まで貫通する第１貫通孔７１を形成する。これによって、電極箔１の表面の一部を露出させる。ここで、所定箇所は、第１導電ビア６１〜６１を形成せんとする４箇所に設定されている（図１０（ａ）参照）。
【００４３】
図１１は、金属薄膜形成工程の説明に用いられる断面図である。図１１に示す様に、金属薄膜形成工程では、誘電体層２の表面上に金属薄膜３を形成する。ここで、金属薄膜３の形成には、スパッタリング法や蒸着法等のドライプロセス技術が用いられる。従って、金属薄膜３の形成に伴い、該形成に用いられる金属材料の一部によって第１貫通孔７１〜７１が充填され、或いは、金属薄膜３の一部が第１貫通孔７１〜７１の内面にも形成される。これにより、誘電体層２に第１導電ビア６１〜６１が形成され、該第１導電ビア６１〜６１によって、金属薄膜３と電極箔１とが互いに電気的に接続される。
【００４４】
図１２（ａ）は、第１パターニング工程にて実行されるマスキング処理の説明に用いられる平面図である。図１２（ｂ）は、図１２（ａ）に示されるＥ−Ｅ線に沿う断面図である。図１２（ａ）及び図１２（ｂ）に示す様に、第１パターニング工程では先ず、金属薄膜３の表面上にレジスト膜８１を形成することにより、金属薄膜３に対してマスキング処理を施す。このとき、金属薄膜３の表面の内、接続用金属膜３１〜３１を形成せんとする領域Ｐ１と、電極用金属膜３２を形成せんとする領域Ｐ２とを、レジスト膜８１によって被覆し、それ以外の領域上にはレジスト膜８１を形成しない。
【００４５】
図１３（ａ）及び図１３（ｂ）は、第１パターニング工程にて実行されるエッチング処理の説明に用いられる断面図である。図１３（ａ）に示す様に、マスキング処理の後、金属薄膜３に対してレジスト膜８１側からエッチング処理を施す。これにより、金属薄膜３の内、レジスト膜８１によって覆われている部分を残置させると共に、それ以外の部分を除去する。斯くして、金属薄膜３には、接続用金属膜３１〜３１と電極用金属膜３２とが形成されることになる。その後、図１３（ｂ）に示す様に、金属薄膜３の表面からレジスト膜８１を除去する。
【００４６】
尚、上記第１パターニング工程を実行することに代えて、金属薄膜形成工程において次の態様を採用してもよい。即ち、誘電体層２の表面の内、接続用金属膜３１〜３１を形成せんとする領域と、電極用金属膜３２を形成せんとする領域とに、ドライプロセス技術を用いて金属薄膜３を選択的に形成し、これにより接続用金属膜３１〜３１と電極用金属膜３２とを形成してもよい。この態様によれば、上記第１パターニング工程が不要となる。
【００４７】
図１４は、保護膜形成工程の説明に用いられる断面図である。保護膜形成工程では、フッ素樹脂やガラス等、耐食性と耐湿性の両方の特性を有する電気絶縁材料によって、誘電体層２と金属薄膜３とを被覆する。これにより、図１４に示す様に保護膜４を形成し、該保護膜４によって誘電体層２の露出面（領域Ｐ０を含む表面の一部及び側端面２ａ）を被覆する。
【００４８】
図１５（ａ）は、第２ビア形成工程の説明に用いられる平面図である。図１５（ｂ）は、図１５（ａ）に示されるＦ−Ｆ線に沿う断面図である。図１５（ａ）及び図１５（ｂ）に示す様に、第２ビア形成工程では、保護膜４に対してレーザ加工等の加工を施すことにより、該保護膜４の所定箇所に、保護膜４をその表面から裏面まで貫通する第２貫通孔７２と第３貫通孔７３とを形成する。ここで、所定箇所は、第２導電ビア６２〜６２を形成せんとする４箇所と、第３導電ビア６３を形成せんとする箇所とに設定されている。これにより、各接続用金属膜３１の表面の少なくとも一部を露出させ、又、電極用金属膜３２の表面の少なくとも一部を露出させる。
【００４９】
図１６は、電極層形成工程の説明に用いられる断面図である。図１６に示す様に、電極層形成工程では、保護膜４の表面上に電極層５を形成する。ここで、電極層５の形成には、メッキ法やスクリーン印刷法等のウェットプロセス技術が用いられる。従って、電極層５の形成に伴い、該形成に用いられる金属材料の一部によって第２貫通孔７２〜７２及び第３貫通孔７３が充填され、或いは、電極層５の一部が第２貫通孔７２〜７２及び第３貫通孔７３の内面にも形成される。これにより、保護膜４に、第２導電ビア６２〜６２及び第３導電ビア６３が形成される。そして、第２導電ビア６２〜６２によって、接続用金属膜３１〜３１と電極層５とが互いに電気的に接続される。又、第３導電ビア６３によって、電極用金属膜３２と電極層５とが互いに電気的に接続される。
【００５０】
図１７（ａ）は、第２パターニング工程にて実行されるマスキング処理の説明に用いられる平面図である。図１７（ｂ）は、図１７（ａ）に示されるＧ−Ｇ線に沿う断面図である。図１７（ａ）及び図１７（ｂ）に示す様に、第２パターニング工程では先ず、電極層５の表面上にレジスト膜８２を形成することにより、電極層５に対してマスキング処理を施す。このとき、電極層５の表面の内、第１電極部５１〜５１を形成せんとする領域Ｐ３と、第２電極部５２を形成せんとする領域Ｐ４とを、レジスト膜８２によって被覆し、それ以外の領域上にはレジスト膜８２を形成しない。
【００５１】
図１８（ａ）及び図１８（ｂ）は、第２パターニング工程にて実行されるエッチング処理の説明に用いられる断面図である。図１８（ａ）に示す様に、マスキング処理の後、電極層５に対してレジスト膜８２側からエッチング処理を施す。これにより、電極層５の内、レジスト膜８２によって覆われている部分を残置させると共に、それ以外の部分を除去する。斯くして、電極層５には、第１電極部５１〜５１と第２電極部５２とが形成されることになる。その後、図１８（ｂ）に示す様に、電極層５の表面からレジスト膜８２を除去する。これにより、図７〜図９に示す薄膜キャパシタが完成する。
【００５２】
尚、上記第２パターニング工程を実行することに代えて、電極層形成工程において次の態様を採用してもよい。即ち、保護膜４の表面の内、第１電極部５１〜５１を形成せんとする領域と、第２電極部５２を形成せんとする領域とに、ウェットプロセス技術を用いて電極層５を選択的に形成し、これにより第１電極部５１〜５１と第２電極部５２とを形成してもよい。この態様によれば、上記第２パターニング工程が不要となる。
【００５３】
第２実施形態に係る製造方法によれば、第１実施形態の製造方法と同様、製造過程での誘電体層２の劣化及び吸湿が、保護膜４によって防止されることになる。又、電極箔１と金属薄膜３との間に短絡が生じ難い。更に、第２実施形態に係る薄膜キャパシタによれば、第１実施形態の薄膜キャパシタと同様、高い耐湿性が実現され、これにより誘電体層２の電気絶縁性の低下が防止される。又、静電容量の低下等、保護膜４を設けたことによる誘電特性の低下が生じない。
【００５４】
本願に関連する技術として、絶縁基板内に薄膜キャパシタを埋め込む技術が存在する。この技術により作製された基板は、コンデンサ内蔵基板と呼ばれ、薄膜キャパシタの高密度化が可能である。一例として、図１９は、第２実施形態の薄膜キャパシタを用いて作製されたコンデンサ内蔵基板を示した断面図である。図１９に示す様に、絶縁基板９は、２つの絶縁基材９１，９２を積層して構成されている。そして、薄膜キャパシタは、２つの絶縁基材９１，９２の間に挟み込まれている。
【００５５】
ここで、第２実施形態の薄膜キャパシタにおいては、図８に示す様に、薄膜キャパシタの電極の内、電極箔１によって構成される電極が、第１導電ビア６１〜６１、接続用金属膜３１〜３１、及び第２導電ビア６２〜６２を順に介して第１電極部５１〜５１に電気的に接続されており、これにより該電極が保護膜４の表面上に引き出されている。又、図９に示す様に、電極用金属膜３２によって構成される電極が、第３導電ビア６３及び第２電極部５２によって保護膜４の表面上に引き出されている。従って、コンデンサ内蔵基板に回路を構築する場合において、図１９に示す様に、導電ビア９３〜９３を用いて、薄膜キャパシタに対して片側（電極層５側）から配線することが可能となる。従って、コンデンサ内蔵基板を作製する過程において、回路の構築が容易となる。
【００５６】
尚、本発明の各部構成は上記実施の形態に限らず、特許請求の範囲に記載の技術的範囲内で種々の変形が可能である。例えば、上記実施形態に係る薄膜キャパシタの完成品において高い耐湿性が必要とされない場合には、その完成品においては、誘電体層２の一部が保護膜４から露出していてもよい。又、本発明において、保護膜４は、耐食性と耐湿性の両方の特性を有したものに限定されない。例えば、電極層形成工程にて用いるウェットプロセス技術の手法（メッキ法やスクリーン印刷法等）に応じて、保護膜４を、耐食性又は耐湿性の何れかの特性を有したものに種々変形することが可能である。更に、第１実施形態の薄膜キャパシタは、金属薄膜３及び導電ビア６が形成されていない構成に変形されてもよい。
【００５７】
上記実施形態に係る薄膜キャパシタの製造方法において、誘電体層に対する溶液の影響がない場合、或いはその影響があったとしても問題とならない場合には、金属薄膜形成工程での金属薄膜３の形成に、ウェットプロセス技術を用いてもよい。
【００５８】
上記第１実施形態に係る薄膜キャパシタの製造方法においては、電極層形成工程での電極層５の形成に伴って導電ビア６が形成されている。しかし、本発明はこの形態に限定されるものではない。例えば、導電ビア６の形成を、電極層形成工程の前又は後に、電極層形成工程とは別の工程にて実行してもよい。第２実施形態での第１導電ビア６１、第２導電ビア６２、及び第３導電ビア６３の形成についても、同様である。製造方法の工程順は、これらに限定されるものではなく、特許請求の範囲に記載の技術的範囲内で種々の変形が可能である。
【００５９】
上述した薄膜キャパシタ及びその製造方法において、電極箔１に代えて、種々の金属製の基材を採用することが出来る。又、上述した薄膜キャパシタ及びその製造方法の各種構成は、コンデンサ回路を有した回路基板等、種々の積層構造体に適用することが出来る。
【符号の説明】
【００６０】
１ 電極箔
２ 誘電体層
２ａ 側端面
３ 金属薄膜
３１ 接続用金属膜
３２ 電極用金属膜
４ 保護膜
５ 電極層
５１ 第１電極部
５２ 第２電極部
６ 導電ビア
６１ 第１導電ビア
６２ 第２導電ビア
６３ 第３導電ビア
【技術分野】
【０００１】
本発明は、コンデンサ回路を有した回路基板や薄膜キャパシタ等の積層構造体、及びその製造方法に関する。
【背景技術】
【０００２】
この種の積層構造体は、電極箔と、該電極箔上に形成された誘電体層と、該誘電体層上に形成された電極層とを有している。該積層構造体を製造する場合、電極箔の表面上に誘電体層を形成した後、該誘電体層の表面上に電極層を形成する。電極層の形成には、スパッタリング法や蒸着法等のドライプロセス技術や、メッキ法やスクリーン印刷法等のウェットプロセス技術が用いられる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２００４／０４０６０４号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
積層構造体において電極層の厚さ寸法を数μｍ〜数十μｍにする場合、電極層の形成にはウェットプロセス技術が適している。なぜなら、ドライプロセス技術では成膜速度が遅く、このため電極層の形成に時間を要するのに対し、ウェットプロセス技術では成膜速度が速く、このため電極層を短時間で形成することが出来るからである。
【０００５】
その一方で、ウェットプロセス技術を用いて電極層を形成する場合、メッキ液等の溶液中に、電極箔と共に誘電体層が浸される。誘電体層に溶液が接触した場合、誘電体層は、溶液による浸食や誘電体層内への溶液の浸透等、溶液の影響を受け易い。このため、積層構造体の製造過程において、誘電体層が溶液に接触することは、あまり好ましいことではない。
【０００６】
そこで本発明の目的は、製造過程において溶液の影響が誘電体層に及び難い積層構造体、及びその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明に係る積層構造体は、金属製の基材、誘電体層、保護膜、及び電極層を備えている。誘電体層は、前記基材の表面上に形成されている。保護膜は、耐食性及び／又は耐湿性を有する膜であって、前記誘電体層の表面を被覆している。電極層は、前記保護膜の表面上に形成されている。
【０００８】
上記積層構造体の具体的構成において、前記保護膜は耐湿性を有しており、前記誘電体層の表面と側端面とが保護膜によって覆われている。
【０００９】
上記積層構造体の他の具体的構成において、該積層構造体は、前記誘電体層の表面上に形成された金属薄膜を更に備えている。そして、前記保護膜には、該保護膜を貫通した導電ビアが形成されており、該導電ビアを介して、前記金属薄膜と電極層とが互いに電気的に接続されている。
【００１０】
上記積層構造体の更なる他の具体的構成において、該積層構造体は、前記誘電体層の表面上に形成された金属薄膜を更に備えている。そして、前記電極層には、互いに離間して配置された第１電極部と第２電極部とが形成されている。前記金属薄膜には、互いに離間して配置された接続用金属膜と電極用金属膜とが形成されている。前記誘電体層には、該誘電体層を貫通した第１導電ビアが形成され、前記保護膜には、該保護膜を貫通した第２導電ビアと第３導電ビアとが形成されている。前記第１導電ビアと第２導電ビアとが、前記接続用金属膜を介して互いに電気的に接続され、第１導電ビアに前記基材が電気的に接続される一方、第２導電ビアに前記第１電極部が電気的に接続されている。又、前記第２電極部と電極用金属膜とが、前記第３導電ビアを介して互いに電気的に接続されている。
【００１１】
本発明に係る積層構造体の製造方法は、工程（ａ）、工程（ｂ）、及び工程（ｃ）を有している。工程（ａ）では、金属製の基材の表面上に誘電体層を形成する。工程（ｂ）では、前記誘電体層の露出面を、耐食性及び／又は耐湿性を有する保護膜によって被覆する。工程（ｃ）では、ウェットプロセス技術を用いて、前記保護膜の表面上に電極層を形成する。
【００１２】
上記製造方法の具体的態様において、該製造方法は、工程（ｄ）及び工程（ｅ）を更に有している。工程（ｄ）は、前記工程（ａ）の後であって且つ工程（ｂ）の前に実行される。工程（ｄ）では、ドライプロセス技術を用いて、前記誘電体層の表面上に金属薄膜を形成する。工程（ｅ）は、前記工程（ｂ）の後に実行される。工程（ｅ）では、前記保護膜に対して、前記電極層と金属薄膜とを互いに電気的に接続させる導電ビアを形成する。
【００１３】
上記製造方法の他の具体的態様において、該製造方法は、工程（ｆ）、工程（ｇ）、工程（ｈ）、工程（ｉ）、及び工程（ｊ）を更に有している。工程（ｆ）は、前記工程（ａ）の後であって且つ工程（ｂ）の前に実行される。工程（ｆ）では、ドライプロセス技術を用いて、前記誘電体層の表面上に金属薄膜を形成する。工程（ｇ）は、前記工程（ｆ）の後に実行される。工程（ｇ）では、前記金属薄膜に対して加工を施すことにより、互いに離間して配置される接続用金属膜と電極用金属膜とを形成する。工程（ｈ）は、前記工程（ａ）の後に実行される。工程（ｈ）では、前記誘電体層に対して、前記基材と接続用金属膜とを互いに電気的に接続させる第１導電ビアを形成する。工程（ｉ）は、前記工程（ｃ）の後に実行される。工程（ｉ）では、前記電極層に対して加工を施すことにより、互いに離間して配置される第１電極部と第２電極部とを形成する。工程（ｊ）は、前記工程（ｂ）の後に実行される。工程（ｊ）では、前記保護膜に対して、前記第１電極部と接続用金属膜とを互いに電気的に接続させる第２導電ビアと、前記第２電極部と電極用金属膜とを互いに電気的に接続させる第３導電ビアとを形成する。
【発明の効果】
【００１４】
本発明に係る積層構造体及びその製造方法は、製造過程において溶液の影響が誘電体層に及び難い。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施形態に係る薄膜キャパシタを示した平面図である。
【図２】図１に示されるＡ−Ａ線に沿う断面図である。
【図３】第１実施形態に係る薄膜キャパシタの製造方法にて実行される成膜工程の説明に用いられる断面図である。
【図４】該製造方法にて実行される金属薄膜形成工程の説明に用いられる断面図である。
【図５】該製造方法にて実行される保護膜形成工程の説明に用いられる断面図である。
【図６】該製造方法にて実行されるビア形成工程の説明に用いられる断面図である。
【図７】本発明の第２実施形態に係る薄膜キャパシタを示した平面図である。
【図８】図７に示されるＢ−Ｂ線に沿う断面図である。
【図９】図７に示されるＣ−Ｃ線に沿う断面図である。
【図１０】第２実施形態に係る薄膜キャパシタの製造方法にて実行される第１ビア形成工程の説明に用いられる図である。
【図１１】該製造方法にて実行される金属薄膜形成工程の説明に用いられる断面図である。
【図１２】該製造方法にて実行される第１パターニング工程の内、マスキング処理の説明に用いられる図である。
【図１３】該製造方法にて実行される第１パターニング工程の内、エッチング処理の説明に用いられる断面図である。
【図１４】該製造方法にて実行される保護膜形成工程の説明に用いられる断面図である。
【図１５】該製造方法にて実行される第２ビア形成工程の説明に用いられる図である。
【図１６】該製造方法にて実行される電極層形成工程の説明に用いられる断面図である。
【図１７】該製造方法にて実行される第２パターニング工程の内、マスキング処理の説明に用いられる図である。
【図１８】該製造方法にて実行される第２パターニング工程の内、エッチング処理の説明に用いられる断面図である。
【図１９】第２実施形態の薄膜キャパシタを用いて作製されたコンデンサ内蔵基板を示した断面図である。
【発明を実施するための形態】
【００１６】
図１は、本発明の第１実施形態に係る薄膜キャパシタを示した平面図である。図２は、図１に示されるＡ−Ａ線に沿う断面図である。図１及び図２に示す様に、薄膜キャパシタは、電極箔１、誘電体層２、金属薄膜３、保護膜４、及び電極層５を備えている。
【００１７】
電極箔１は、金属製の基材である。電極箔１を構成する金属材料には、銅（Cu）、ニッケル（Ni）、コバルト（Co）、アルミニウム（Al）、白金（Pt）等、箔を形成することが可能であって、且つ薄膜キャパシタの電極となり得る物質が用いられる。
【００１８】
誘電体層２は、電極箔１の表面上に形成されている。ここで、誘電体層２の形成には、ゾル‐ゲル法、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition)法、スパッタリング法、蒸着法、粉末噴射コーティング法等、周知の種々の成膜法が用いられる。ここで、粉末噴射コーティング法は、気体の流れを利用して、粉末をターゲット（電極箔１）の表面に噴き付け、これにより該ターゲットの表面上に粉末を堆積させて薄膜を形成する方法である。粉末噴射コーティング法には、ＰＪＤ（Powder Jet Deposition）法やＡＤ（Aerosol Deposition）法の方法が存在する。
【００１９】
金属薄膜３は、誘電体層２の表面上に形成されている。ここで、金属薄膜３の形成には、スパッタリング法や蒸着法等のドライプロセス技術が用いられる。又、金属薄膜３を構成する金属材料には、銅（Cu）、ニッケル（Ni）、コバルト（Co）、アルミニウム（Al）、白金（Pt）等、ドライプロセス技術によって薄膜を形成することが可能であって、且つ薄膜キャパシタの電極となり得る物質が用いられる。
【００２０】
保護膜４は、耐食性と耐湿性の両方の特性を有しており、更に電気絶縁性をも有している。保護膜４は、誘電体層２と金属薄膜３とを被覆している。これにより、誘電体層２の表面が保護膜４によって覆われる共に、誘電体層２の側端面２ａが、全周に亘って保護膜４により覆われている。保護膜４を構成する保護材料には、例えばフッ素樹脂やガラスを用いることが出来る。尚、保護材料には、耐食性と耐湿性の両方の特性を有する誘電体材料を用いてもよい。
【００２１】
電極層５は、保護膜４の表面上に形成されている。ここで、電極層５の形成には、メッキ法やスクリーン印刷法等のウェットプロセス技術が用いられる。又、電極層５を構成する金属材料には、銅（Cu）、ニッケル（Ni）、コバルト（Co）、アルミニウム（Al）、白金（Pt）等、ウェットプロセス技術によって薄膜を形成することが可能であって、且つ薄膜キャパシタの電極となり得る物質が用いられる。尚、電極層５を構成する金属材料には、金属薄膜３を構成する金属材料と同じ種類の物質が用いられてもよいし、それとは異なる種類の物質が用いられてもよい。
【００２２】
図２に示す様に、保護膜４には、該保護膜４をその表面から裏面まで貫通した導電ビア６が形成されている。そして、該導電ビア６を介して、金属薄膜３と電極層５とが互いに電気的に接続されている。
【００２３】
次に、第１実施形態に係る薄膜キャパシタの製造方法について説明する。該製造方法では、成膜工程、金属薄膜形成工程、保護膜形成工程、ビア形成工程、及び電極層形成工程が、順に実行される。
【００２４】
図３は、成膜工程の説明に用いられる断面図である。図３に示す様に、成膜工程では、ゾル‐ゲル法、ＭＯＣＶＤ法、スパッタリング法、蒸着法、粉末噴射コーティング法等、周知の種々の成膜法を用いて、電極箔１の表面上に誘電体層２を形成する。尚、成膜工程では、電極箔１の表面上に、誘電体層２となる成膜層を形成した後、該成膜層に対して熱処理を施すことにより、誘電体層２を形成してもよい。
【００２５】
図４は、金属薄膜形成工程の説明に用いられる断面図である。図４に示す様に、金属薄膜形成工程では、誘電体層２の表面上に金属薄膜３を形成する。ここで、金属薄膜３の形成には、スパッタリング法や蒸着法等のドライプロセス技術が用いられる。
【００２６】
図５は、保護膜形成工程の説明に用いられる断面図である。保護膜形成工程では、フッ素樹脂やガラス等、耐食性と耐湿性の両方の特性を有する電気絶縁材料によって、誘電体層２と金属薄膜３とを被覆する。これにより、図５に示す様に保護膜４を形成し、該保護膜４によって誘電体層２の露出面（表面の一部及び側端面２ａ）を被覆する。
【００２７】
図６は、ビア形成工程の説明に用いられる断面図である。図６に示す様に、ビア形成工程では、保護膜４に対してレーザ加工等の加工を施すことにより、該保護膜４の所定箇所に、保護膜４をその表面から裏面まで貫通する貫通孔７を形成する。これによって、金属薄膜３の表面の少なくとも一部を露出させる。ここで、所定箇所は、導電ビア６を形成せんとする箇所に設定されている。
【００２８】
電極層形成工程では、図２に示す様に、保護膜４の表面上に電極層５を形成する。ここで、電極層５の形成には、メッキ法やスクリーン印刷法等のウェットプロセス技術が用いられる。従って、電極層５の形成に伴い、該形成に用いられる金属材料の一部によって貫通孔７が充填され、或いは、電極層５の一部が貫通孔７の内面にも形成される。これにより、保護膜４に導電ビア６が形成され、該導電ビア６によって、金属薄膜３と電極層５とが互いに電気的に接続される。斯くして、図１及び図２に示す薄膜キャパシタが完成する。
【００２９】
第１実施形態に係る製造方法においては、ウェットプロセス技術を用いて電極層５を形成する前に（電極層形成工程の前に）、誘電体層２の露出面が保護膜４によって覆われる。このため、電極層形成工程において、メッキ液やペースト等の溶液が誘電体層２に接触することがない。又、保護膜４は、耐食性と耐湿性の両方の特性を有している。このため、保護膜４に溶液が接触した場合でも、保護膜４は、溶液による浸食を受け難く、又、吸湿し難い。よって、第１実施形態の製造方法によれば、製造過程での誘電体層２の劣化及び吸湿が、保護膜４によって防止されることになる。又、誘電体層２内に溶液が浸透することがない。よって、誘電体層２内に金属膜が形成されることがなく、従って電極箔１と金属薄膜３との間に短絡が生じ難い。尚、金属薄膜３は、これにメッキ液やペースト等の溶液が接触した場合でも、溶液による浸食を受け難く、又、吸湿し難い。
【００３０】
第１実施形態に係る薄膜キャパシタにおいては、誘電体層２の表面及び側端面２ａが保護膜４によって覆われている。このため、誘電体層２には、外部に露出した部分がない。従って、誘電体層２は、外気に晒されることがない。又、保護膜４は耐湿性を有している。よって、第１実施形態の薄膜キャパシタによれば、高い耐湿性が実現され、これにより誘電体層２の電気絶縁性の低下が防止されている。
【００３１】
又、第１実施形態の薄膜キャパシタにおいては、薄膜キャパシタの電極（陽極又は陰極）の内、電極層５によって構成される電極が、導電ビア６と金属薄膜３とによって誘電体層２の表面上まで引き込まれている。よって、第１実施形態の薄膜キャパシタには、静電容量の低下等、保護膜４を設けたことによる誘電特性の低下が生じない。
【００３２】
図７は、本発明の第２実施形態に係る薄膜キャパシタを示した平面図である。図８及び図９はそれぞれ、図７に示されるＢ−Ｂ線及びＣ−Ｃ線に沿う断面図である。図７〜図９に示す様に、薄膜キャパシタは、電極箔１、誘電体層２、金属薄膜３、保護膜４、及び電極層５を備えている。以下、第２実施形態の薄膜キャパシタの構成の内、第１実施形態の薄膜キャパシタの構成と相違している部分について説明する。尚、第１実施形態の薄膜キャパシタの構成と同じ部分については、説明を省略する。
【００３３】
図７及び図８に示す様に、電極層５には、互いに離間して配置された第１電極部５１と第２電極部５２とが形成されている。具体的には、第１電極部５１は、電極層５の４箇所に形成されている（図７参照）。第２電極部５２は、４つの第１電極部５１〜５１をそれぞれ包囲すると共に、各第１電極部５１から離間して形成されている。
【００３４】
図８に示す様に、金属薄膜３には、互いに離間して配置された接続用金属膜３１と電極用金属膜３２とが形成されている。具体的には、接続用金属膜３１は、４つの第１電極部５１〜５１に１つずつ対応させて、金属薄膜３の４箇所に形成されている。電極用金属膜３２は、４つの接続用金属膜３１〜３１をそれぞれ包囲すると共に、各接続用金属膜３１から離間して形成されている。そして、電極用金属膜３２は、電極箔１と広い範囲に亘って対向している。
【００３５】
図８に示す様に、誘電体層２の表面の内、各接続用金属膜３１の形成領域と電極用金属膜３２の形成領域とによって挟まれた領域Ｐ０が、保護膜４の一部によって覆われている。又、誘電体層２には、該誘電体層２をその表面から裏面まで貫通した第１導電ビア６１が形成されている。具体的には、第１導電ビア６１は、４つの接続用金属膜３１〜３１に１つずつ対応させて、誘電体層２の４箇所に形成されている。そして、接続用金属膜３１〜３１と電極箔１とが、各接続用金属膜３１に対応する第１導電ビア６１を介して、互いに電気的に接続されている。
【００３６】
図８に示す様に、保護膜４には、該保護膜４をその表面から裏面まで貫通した第２導電ビア６２が形成されている。具体的には、第２導電ビア６２は、４つの第１電極部５１〜５１に１つずつ対応させて、保護膜４の４箇所に形成されている。そして、各第２導電ビア６２を介して、第１電極部５１とこれに対応する接続用金属膜３１とが互いに電気的に接続されている。
【００３７】
斯くして、第２実施形態の薄膜キャパシタにおいては、各第１導電ビア６１と、これに対応する第２導電ビア６２とが、接続用金属膜３１を介して互いに電気的に接続されている。そして、第１導電ビア６１には電極箔１が電気的に接続される一方、第２導電ビア６２には第１電極部５１が電気的に接続されている。
【００３８】
ここで、接続用金属膜３１〜３１と電極用金属膜３２とは、互いに離間して配置されている。従って、各接続用金属膜３１が、これに対応する第１導電ビア６１及び第２導電ビア６２に電気的に接続される一方で、電極用金属膜３２は、第１導電ビア６１〜６１及び第２導電ビア６２〜６２から電気的に絶縁されている。
【００３９】
図８及び図９に示す様に、保護膜４には更に、該保護膜４をその表面から裏面まで貫通した第３導電ビア６３が形成されている。具体的には、第３導電ビア６３は、保護膜４の内、第２導電ビア６２〜６２の形成箇所とは異なる箇所に形成されている。そして、第２電極部５２と電極用金属膜３２とが、第３導電ビア６３を介して互いに電気的に接続されている。
【００４０】
ここで、第１電極部５１〜５１と第２電極部５２とは、互いに離間して配置されている。従って、各第１電極部５１は、これに対応する第２導電ビア６２に電気的に接続される一方で、第３導電ビア６３からは電気的に絶縁されている。第２電極部５２は、第３導電ビア６３に電気的に接続される一方で、第２導電ビア６２〜６２からは電気的に絶縁されている。
【００４１】
次に、第２実施形態に係る薄膜キャパシタの製造方法について説明する。該製造方法では、成膜工程、第１ビア形成工程、金属薄膜形成工程、第１パターニング工程、保護膜形成工程、第２ビア形成工程、電極層形成工程、及び第２パターニング工程が、順に実行される。尚、第２実施形態の成膜工程は、第１実施形態の成膜工程（図３参照）と同じであるので、説明を省略する。
【００４２】
図１０（ａ）は、第１ビア形成工程の説明に用いられる平面図である。図１０（ｂ）は、図１０（ａ）に示されるＤ−Ｄ線に沿う断面図である。図１０（ａ）及び図１０（ｂ）に示す様に、第１ビア形成工程では、誘電体層２に対してレーザ加工等の加工を施すことにより、該誘電体層２の所定箇所に、誘電体層２をその表面から裏面まで貫通する第１貫通孔７１を形成する。これによって、電極箔１の表面の一部を露出させる。ここで、所定箇所は、第１導電ビア６１〜６１を形成せんとする４箇所に設定されている（図１０（ａ）参照）。
【００４３】
図１１は、金属薄膜形成工程の説明に用いられる断面図である。図１１に示す様に、金属薄膜形成工程では、誘電体層２の表面上に金属薄膜３を形成する。ここで、金属薄膜３の形成には、スパッタリング法や蒸着法等のドライプロセス技術が用いられる。従って、金属薄膜３の形成に伴い、該形成に用いられる金属材料の一部によって第１貫通孔７１〜７１が充填され、或いは、金属薄膜３の一部が第１貫通孔７１〜７１の内面にも形成される。これにより、誘電体層２に第１導電ビア６１〜６１が形成され、該第１導電ビア６１〜６１によって、金属薄膜３と電極箔１とが互いに電気的に接続される。
【００４４】
図１２（ａ）は、第１パターニング工程にて実行されるマスキング処理の説明に用いられる平面図である。図１２（ｂ）は、図１２（ａ）に示されるＥ−Ｅ線に沿う断面図である。図１２（ａ）及び図１２（ｂ）に示す様に、第１パターニング工程では先ず、金属薄膜３の表面上にレジスト膜８１を形成することにより、金属薄膜３に対してマスキング処理を施す。このとき、金属薄膜３の表面の内、接続用金属膜３１〜３１を形成せんとする領域Ｐ１と、電極用金属膜３２を形成せんとする領域Ｐ２とを、レジスト膜８１によって被覆し、それ以外の領域上にはレジスト膜８１を形成しない。
【００４５】
図１３（ａ）及び図１３（ｂ）は、第１パターニング工程にて実行されるエッチング処理の説明に用いられる断面図である。図１３（ａ）に示す様に、マスキング処理の後、金属薄膜３に対してレジスト膜８１側からエッチング処理を施す。これにより、金属薄膜３の内、レジスト膜８１によって覆われている部分を残置させると共に、それ以外の部分を除去する。斯くして、金属薄膜３には、接続用金属膜３１〜３１と電極用金属膜３２とが形成されることになる。その後、図１３（ｂ）に示す様に、金属薄膜３の表面からレジスト膜８１を除去する。
【００４６】
尚、上記第１パターニング工程を実行することに代えて、金属薄膜形成工程において次の態様を採用してもよい。即ち、誘電体層２の表面の内、接続用金属膜３１〜３１を形成せんとする領域と、電極用金属膜３２を形成せんとする領域とに、ドライプロセス技術を用いて金属薄膜３を選択的に形成し、これにより接続用金属膜３１〜３１と電極用金属膜３２とを形成してもよい。この態様によれば、上記第１パターニング工程が不要となる。
【００４７】
図１４は、保護膜形成工程の説明に用いられる断面図である。保護膜形成工程では、フッ素樹脂やガラス等、耐食性と耐湿性の両方の特性を有する電気絶縁材料によって、誘電体層２と金属薄膜３とを被覆する。これにより、図１４に示す様に保護膜４を形成し、該保護膜４によって誘電体層２の露出面（領域Ｐ０を含む表面の一部及び側端面２ａ）を被覆する。
【００４８】
図１５（ａ）は、第２ビア形成工程の説明に用いられる平面図である。図１５（ｂ）は、図１５（ａ）に示されるＦ−Ｆ線に沿う断面図である。図１５（ａ）及び図１５（ｂ）に示す様に、第２ビア形成工程では、保護膜４に対してレーザ加工等の加工を施すことにより、該保護膜４の所定箇所に、保護膜４をその表面から裏面まで貫通する第２貫通孔７２と第３貫通孔７３とを形成する。ここで、所定箇所は、第２導電ビア６２〜６２を形成せんとする４箇所と、第３導電ビア６３を形成せんとする箇所とに設定されている。これにより、各接続用金属膜３１の表面の少なくとも一部を露出させ、又、電極用金属膜３２の表面の少なくとも一部を露出させる。
【００４９】
図１６は、電極層形成工程の説明に用いられる断面図である。図１６に示す様に、電極層形成工程では、保護膜４の表面上に電極層５を形成する。ここで、電極層５の形成には、メッキ法やスクリーン印刷法等のウェットプロセス技術が用いられる。従って、電極層５の形成に伴い、該形成に用いられる金属材料の一部によって第２貫通孔７２〜７２及び第３貫通孔７３が充填され、或いは、電極層５の一部が第２貫通孔７２〜７２及び第３貫通孔７３の内面にも形成される。これにより、保護膜４に、第２導電ビア６２〜６２及び第３導電ビア６３が形成される。そして、第２導電ビア６２〜６２によって、接続用金属膜３１〜３１と電極層５とが互いに電気的に接続される。又、第３導電ビア６３によって、電極用金属膜３２と電極層５とが互いに電気的に接続される。
【００５０】
図１７（ａ）は、第２パターニング工程にて実行されるマスキング処理の説明に用いられる平面図である。図１７（ｂ）は、図１７（ａ）に示されるＧ−Ｇ線に沿う断面図である。図１７（ａ）及び図１７（ｂ）に示す様に、第２パターニング工程では先ず、電極層５の表面上にレジスト膜８２を形成することにより、電極層５に対してマスキング処理を施す。このとき、電極層５の表面の内、第１電極部５１〜５１を形成せんとする領域Ｐ３と、第２電極部５２を形成せんとする領域Ｐ４とを、レジスト膜８２によって被覆し、それ以外の領域上にはレジスト膜８２を形成しない。
【００５１】
図１８（ａ）及び図１８（ｂ）は、第２パターニング工程にて実行されるエッチング処理の説明に用いられる断面図である。図１８（ａ）に示す様に、マスキング処理の後、電極層５に対してレジスト膜８２側からエッチング処理を施す。これにより、電極層５の内、レジスト膜８２によって覆われている部分を残置させると共に、それ以外の部分を除去する。斯くして、電極層５には、第１電極部５１〜５１と第２電極部５２とが形成されることになる。その後、図１８（ｂ）に示す様に、電極層５の表面からレジスト膜８２を除去する。これにより、図７〜図９に示す薄膜キャパシタが完成する。
【００５２】
尚、上記第２パターニング工程を実行することに代えて、電極層形成工程において次の態様を採用してもよい。即ち、保護膜４の表面の内、第１電極部５１〜５１を形成せんとする領域と、第２電極部５２を形成せんとする領域とに、ウェットプロセス技術を用いて電極層５を選択的に形成し、これにより第１電極部５１〜５１と第２電極部５２とを形成してもよい。この態様によれば、上記第２パターニング工程が不要となる。
【００５３】
第２実施形態に係る製造方法によれば、第１実施形態の製造方法と同様、製造過程での誘電体層２の劣化及び吸湿が、保護膜４によって防止されることになる。又、電極箔１と金属薄膜３との間に短絡が生じ難い。更に、第２実施形態に係る薄膜キャパシタによれば、第１実施形態の薄膜キャパシタと同様、高い耐湿性が実現され、これにより誘電体層２の電気絶縁性の低下が防止される。又、静電容量の低下等、保護膜４を設けたことによる誘電特性の低下が生じない。
【００５４】
本願に関連する技術として、絶縁基板内に薄膜キャパシタを埋め込む技術が存在する。この技術により作製された基板は、コンデンサ内蔵基板と呼ばれ、薄膜キャパシタの高密度化が可能である。一例として、図１９は、第２実施形態の薄膜キャパシタを用いて作製されたコンデンサ内蔵基板を示した断面図である。図１９に示す様に、絶縁基板９は、２つの絶縁基材９１，９２を積層して構成されている。そして、薄膜キャパシタは、２つの絶縁基材９１，９２の間に挟み込まれている。
【００５５】
ここで、第２実施形態の薄膜キャパシタにおいては、図８に示す様に、薄膜キャパシタの電極の内、電極箔１によって構成される電極が、第１導電ビア６１〜６１、接続用金属膜３１〜３１、及び第２導電ビア６２〜６２を順に介して第１電極部５１〜５１に電気的に接続されており、これにより該電極が保護膜４の表面上に引き出されている。又、図９に示す様に、電極用金属膜３２によって構成される電極が、第３導電ビア６３及び第２電極部５２によって保護膜４の表面上に引き出されている。従って、コンデンサ内蔵基板に回路を構築する場合において、図１９に示す様に、導電ビア９３〜９３を用いて、薄膜キャパシタに対して片側（電極層５側）から配線することが可能となる。従って、コンデンサ内蔵基板を作製する過程において、回路の構築が容易となる。
【００５６】
尚、本発明の各部構成は上記実施の形態に限らず、特許請求の範囲に記載の技術的範囲内で種々の変形が可能である。例えば、上記実施形態に係る薄膜キャパシタの完成品において高い耐湿性が必要とされない場合には、その完成品においては、誘電体層２の一部が保護膜４から露出していてもよい。又、本発明において、保護膜４は、耐食性と耐湿性の両方の特性を有したものに限定されない。例えば、電極層形成工程にて用いるウェットプロセス技術の手法（メッキ法やスクリーン印刷法等）に応じて、保護膜４を、耐食性又は耐湿性の何れかの特性を有したものに種々変形することが可能である。更に、第１実施形態の薄膜キャパシタは、金属薄膜３及び導電ビア６が形成されていない構成に変形されてもよい。
【００５７】
上記実施形態に係る薄膜キャパシタの製造方法において、誘電体層に対する溶液の影響がない場合、或いはその影響があったとしても問題とならない場合には、金属薄膜形成工程での金属薄膜３の形成に、ウェットプロセス技術を用いてもよい。
【００５８】
上記第１実施形態に係る薄膜キャパシタの製造方法においては、電極層形成工程での電極層５の形成に伴って導電ビア６が形成されている。しかし、本発明はこの形態に限定されるものではない。例えば、導電ビア６の形成を、電極層形成工程の前又は後に、電極層形成工程とは別の工程にて実行してもよい。第２実施形態での第１導電ビア６１、第２導電ビア６２、及び第３導電ビア６３の形成についても、同様である。製造方法の工程順は、これらに限定されるものではなく、特許請求の範囲に記載の技術的範囲内で種々の変形が可能である。
【００５９】
上述した薄膜キャパシタ及びその製造方法において、電極箔１に代えて、種々の金属製の基材を採用することが出来る。又、上述した薄膜キャパシタ及びその製造方法の各種構成は、コンデンサ回路を有した回路基板等、種々の積層構造体に適用することが出来る。
【符号の説明】
【００６０】
１ 電極箔
２ 誘電体層
２ａ 側端面
３ 金属薄膜
３１ 接続用金属膜
３２ 電極用金属膜
４ 保護膜
５ 電極層
５１ 第１電極部
５２ 第２電極部
６ 導電ビア
６１ 第１導電ビア
６２ 第２導電ビア
６３ 第３導電ビア
【特許請求の範囲】
【請求項１】
金属製の基材と、
前記基材の表面上に形成された誘電体層と、
耐食性及び／又は耐湿性を有する膜であって、前記誘電体層の表面を被覆した保護膜と、
前記保護膜の表面上に形成された電極層と
を備える、積層構造体。
【請求項２】
前記保護膜は耐湿性を有しており、前記誘電体層の表面と側端面とが保護膜によって覆われている、請求項１に記載の積層構造体。
【請求項３】
前記誘電体層の表面上に形成された金属薄膜を更に備える、請求項１又は請求項２に記載の積層構造体であって、
前記保護膜には、該保護膜を貫通した導電ビアが形成されており、該導電ビアを介して、前記金属薄膜と電極層とが互いに電気的に接続されている、
積層構造体。
【請求項４】
前記誘電体層の表面上に形成された金属薄膜を更に備える、請求項１又は請求項２に記載の積層構造体であって、
前記電極層には、互いに離間して配置された第１電極部と第２電極部とが形成され、前記金属薄膜には、互いに離間して配置された接続用金属膜と電極用金属膜とが形成され、前記誘電体層には、該誘電体層を貫通した第１導電ビアが形成され、前記保護膜には、該保護膜を貫通した第２導電ビアと第３導電ビアとが形成されており、
前記第１導電ビアと第２導電ビアとが、前記接続用金属膜を介して互いに電気的に接続され、第１導電ビアに前記基材が電気的に接続される一方、第２導電ビアに前記第１電極部が電気的に接続されており、前記第２電極部と電極用金属膜とが、前記第３導電ビアを介して互いに電気的に接続されている、
積層構造体。
【請求項５】
（ａ）金属製の基材の表面上に誘電体層を形成する工程と、
（ｂ）前記誘電体層の露出面を、耐食性及び／又は耐湿性を有する保護膜によって被覆する工程と、
（ｃ）ウェットプロセス技術を用いて、前記保護膜の表面上に電極層を形成する工程と
を有する、積層構造体の製造方法。
【請求項６】
（ｄ）前記工程（ａ）の後であって且つ工程（ｂ）の前に、ドライプロセス技術を用いて、前記誘電体層の表面上に金属薄膜を形成する工程と、
（ｅ）前記工程（ｂ）の後、前記保護膜に対して、前記電極層と金属薄膜とを互いに電気的に接続させる導電ビアを形成する工程と
を更に有する、請求項５に記載の積層構造体の製造方法。
【請求項７】
（ｆ）前記工程（ａ）の後であって且つ工程（ｂ）の前に、ドライプロセス技術を用いて、前記誘電体層の表面上に金属薄膜を形成する工程と、
（ｇ）前記工程（ｆ）の後、前記金属薄膜に対して加工を施すことにより、互いに離間して配置される接続用金属膜と電極用金属膜とを形成する工程と、
（ｈ）前記工程（ａ）の後、前記誘電体層に対して、前記基材と接続用金属膜とを互いに電気的に接続させる第１導電ビアを形成する工程と、
（ｉ）前記工程（ｃ）の後、前記電極層に対して加工を施すことにより、互いに離間して配置される第１電極部と第２電極部とを形成する工程と、
（ｊ）前記工程（ｂ）の後、前記保護膜に対して、前記第１電極部と接続用金属膜とを互いに電気的に接続させる第２導電ビアと、前記第２電極部と電極用金属膜とを互いに電気的に接続させる第３導電ビアとを形成する工程と
を更に有する、請求項５に記載の積層構造体の製造方法。
【請求項１】
金属製の基材と、
前記基材の表面上に形成された誘電体層と、
耐食性及び／又は耐湿性を有する膜であって、前記誘電体層の表面を被覆した保護膜と、
前記保護膜の表面上に形成された電極層と
を備える、積層構造体。
【請求項２】
前記保護膜は耐湿性を有しており、前記誘電体層の表面と側端面とが保護膜によって覆われている、請求項１に記載の積層構造体。
【請求項３】
前記誘電体層の表面上に形成された金属薄膜を更に備える、請求項１又は請求項２に記載の積層構造体であって、
前記保護膜には、該保護膜を貫通した導電ビアが形成されており、該導電ビアを介して、前記金属薄膜と電極層とが互いに電気的に接続されている、
積層構造体。
【請求項４】
前記誘電体層の表面上に形成された金属薄膜を更に備える、請求項１又は請求項２に記載の積層構造体であって、
前記電極層には、互いに離間して配置された第１電極部と第２電極部とが形成され、前記金属薄膜には、互いに離間して配置された接続用金属膜と電極用金属膜とが形成され、前記誘電体層には、該誘電体層を貫通した第１導電ビアが形成され、前記保護膜には、該保護膜を貫通した第２導電ビアと第３導電ビアとが形成されており、
前記第１導電ビアと第２導電ビアとが、前記接続用金属膜を介して互いに電気的に接続され、第１導電ビアに前記基材が電気的に接続される一方、第２導電ビアに前記第１電極部が電気的に接続されており、前記第２電極部と電極用金属膜とが、前記第３導電ビアを介して互いに電気的に接続されている、
積層構造体。
【請求項５】
（ａ）金属製の基材の表面上に誘電体層を形成する工程と、
（ｂ）前記誘電体層の露出面を、耐食性及び／又は耐湿性を有する保護膜によって被覆する工程と、
（ｃ）ウェットプロセス技術を用いて、前記保護膜の表面上に電極層を形成する工程と
を有する、積層構造体の製造方法。
【請求項６】
（ｄ）前記工程（ａ）の後であって且つ工程（ｂ）の前に、ドライプロセス技術を用いて、前記誘電体層の表面上に金属薄膜を形成する工程と、
（ｅ）前記工程（ｂ）の後、前記保護膜に対して、前記電極層と金属薄膜とを互いに電気的に接続させる導電ビアを形成する工程と
を更に有する、請求項５に記載の積層構造体の製造方法。
【請求項７】
（ｆ）前記工程（ａ）の後であって且つ工程（ｂ）の前に、ドライプロセス技術を用いて、前記誘電体層の表面上に金属薄膜を形成する工程と、
（ｇ）前記工程（ｆ）の後、前記金属薄膜に対して加工を施すことにより、互いに離間して配置される接続用金属膜と電極用金属膜とを形成する工程と、
（ｈ）前記工程（ａ）の後、前記誘電体層に対して、前記基材と接続用金属膜とを互いに電気的に接続させる第１導電ビアを形成する工程と、
（ｉ）前記工程（ｃ）の後、前記電極層に対して加工を施すことにより、互いに離間して配置される第１電極部と第２電極部とを形成する工程と、
（ｊ）前記工程（ｂ）の後、前記保護膜に対して、前記第１電極部と接続用金属膜とを互いに電気的に接続させる第２導電ビアと、前記第２電極部と電極用金属膜とを互いに電気的に接続させる第３導電ビアとを形成する工程と
を更に有する、請求項５に記載の積層構造体の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２０１２−２１２７９５（Ｐ２０１２−２１２７９５Ａ）
【公開日】平成２４年１１月１日（２０１２．１１．１）
【国際特許分類】
【出願番号】特願２０１１−７７８３４（Ｐ２０１１−７７８３４）
【出願日】平成２３年３月３１日（２０１１．３．３１）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
【公開日】平成２４年１１月１日（２０１２．１１．１）
【国際特許分類】
【出願日】平成２３年３月３１日（２０１１．３．３１）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
[ Back to top ]