絶縁トランスおよび電力変換装置
【課題】経時劣化を抑制した上で、信頼性および耐環境性を向上させつつ、外部磁束に起因するノイズとしての影響を軽減するとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行えるようにする。
【解決手段】２次コイルパターン１４を半導体基板１１に形成するとともに、１次コイルパターン１８をガラス基板１７の一方の面に形成し、１次コイルパターン１８が一方の面に形成されたガラス基板１７を、ガラス基板１７の他方の面を介して粘着層１６にて半導体基板１１上に固着する。
【解決手段】２次コイルパターン１４を半導体基板１１に形成するとともに、１次コイルパターン１８をガラス基板１７の一方の面に形成し、１次コイルパターン１８が一方の面に形成されたガラス基板１７を、ガラス基板１７の他方の面を介して粘着層１６にて半導体基板１１上に固着する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は絶縁トランスおよび電力変換装置に関し、特に、絶縁トランスの１次側巻線と２次側巻線との絶縁にガラス基板を用いる方法に適用して好適なものである。
【背景技術】
【０００２】
近年の車両機器では、高効率化および省エネ対策を図るために、駆動力を生む電動機の駆動システムに、昇降圧コンバータおよびインバータの搭載が行われている。
図９は、従来の昇降圧コンバータを用いた車両駆動システムの概略構成を示すブロック図である。
図９において、車両駆動システムには、昇降圧コンバータ１１０２に電力を供給する電源１１０１、電圧の昇降圧を行う昇降圧コンバータ１１０２、昇降圧コンバータ１１０２から出力された電圧を３相電圧に変換するインバータ１１０３および車両を駆動する電動機１１０４が設けられている。なお、電源１１０１は、架線からの給電電圧または直列接続されたバッテリーから構成することができる。
【０００３】
そして、車両駆動時には、昇降圧コンバータ１１０２は、電源１１０１の電圧（例：２８０Ｖ）を電動機１１０４の駆動に適した電圧（例：７５０Ｖ）に昇圧し、インバータ１１０３に供給する。そして、スイッチング素子をオン／オフ制御することにより、昇降圧コンバータ１１０２にて昇圧された電圧を３相電圧に変換して、電動機１１０４の各相に電流を流し、スイッチング周波数を制御することで車両の速度を変化させることができる。
【０００４】
一方、車両の制動時には、インバータ１１０３は、電動機１１０４の各相に生じる電圧に同期してスイッチング素子をオン／オフ制御することにより、整流動作を行い、直流電圧に変換してから、昇降圧コンバータ１１０２に供給する。そして、昇降圧コンバータ１１０２は、電動機１１０４から生じる電圧（例：７５０Ｖ）を電源１１０１の電圧（例：２８０Ｖ）に降圧して電力の回生動作を行うことができる。
【０００５】
図１０は、図９の昇降圧コンバータの概略構成を示すブロック図である。
図１０において、昇降圧コンバータ１１０２には、エネルギーの蓄積を行うリアクトルＬ、電荷の蓄積を行うコンデンサＣ、インバータ１１０３に流入する電流を通電および遮断するスイッチング素子ＳＷ１、ＳＷ２、スイッチング素子ＳＷ１、ＳＷ２の導通および非導通を指示する制御信号をそれぞれ生成する制御回路１１１１、１１１２が設けられている。
【０００６】
そして、スイッチング素子ＳＷ１、ＳＷ２は直列に接続されるとともに、スイッチング素子ＳＷ１、ＳＷ２の接続点には、リアクトルＬを介して電源１１０１が接続されている。ここで、スイッチング素子ＳＷ１には、制御回路１１１１からの制御信号に従ってスイッチング動作を行うＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）１１０５が設けられ、ＩＧＢＴ１１０５に流れる電流と逆方向に電流を流すフライホイールダイオードＤ１がＩＧＢＴ１１０５に並列に接続されている。
【０００７】
また、スイッチング素子ＳＷ２には、制御回路１１１２からの制御信号に従ってスイッチング動作を行うＩＧＢＴ１１０６が設けられ、ＩＧＢＴ１１０６に流れる電流と逆方向に電流を流すフライホイールダイオードＤ２がＩＧＢＴ１１０６に並列に接続されている。そして、ＩＧＢＴ１１０６のコレクタは、コンデンサＣおよびインバータ１１０３の双方に接続されている。
【０００８】
図１１は、昇圧動作時に図１０のリアクトルＬに流れる電流の波形を示す図である。
図１１において、昇圧動作では、スイッチング素子ＳＷ１のＩＧＢＴ１１０５がオン（導通）すると、ＩＧＢＴ１１０５を介してリアクトルＬに電流Ｉが流れ、ＬＩ2／２のエネルギーがリアクトルＬに蓄積される。
次に、スイッチング素子ＳＷ１のＩＧＢＴ１１０５がオフ（非導通）すると、スイッチング素子ＳＷ２のフライホイールダイオードＤ２に電流が流れ、リアクトルＬに蓄えられたエネルギーがコンデンサＣに送られる。
【０００９】
一方、降圧動作では、スイッチング素子ＳＷ２のＩＧＢＴ１１０６がオン（導通）するとＩＧＢＴ１１０６を介してリアクトルＬに電流Ｉが流れ、ＬＩ2／２のエネルギーがリアクトルＬに蓄積される。
次に、スイッチング素子ＳＷ２のＩＧＢＴ１１０６がオフ（非導通）すると、スイッチング素子ＳＷ１のフライホイールダイオードＤ１に電流が流れ、リアクトルＬに蓄えられたエネルギーが電源１１０１へ回生される。
【００１０】
ここで、スイッチング素子のオン時間（ＯＮ Ｄｕｔｙ）を変更することで、昇降圧の電圧を調整することが可能であり、概略の電圧値は以下の（１）式にて求めることができる。
ＶL／ＶH＝ＯＮ Ｄｕｔｙ（％） （１）
ただし、ＶLは電源電圧、ＶHは昇降圧後の電圧、ＯＮ Ｄｕｔｙはスイッチング素子ＳＷ１、ＳＷ２のスイッチング周期に対する導通期間の割合である。
【００１１】
ここで、実際には負荷の変動、電源電圧ＶLの変動などがあるので、昇降圧後の電圧ＶHを監視し、昇降圧後の電圧ＶHが目標値となるように、スイッチング素子ＳＷ１、ＳＷ２のオン時間（ＯＮ Ｄｕｔｙ）の制御が行われている。
また、車体筐体に接地される制御回路１１１１、１１１２側は低圧であり、スイッチング素子ＳＷ１、ＳＷ２に接続されるアーム側は高圧となる。このため、スイッチング素子ＳＷ１、ＳＷ２の破壊などの事故が発生しても、人体が危険に晒されることがないようにするために、アーム側とは、フォトカプラを用いて制御回路１１１１、１１１２と電気的に絶縁しながら信号の授受が行われる。
【００１２】
図１２は、従来の昇降圧コンバータ用インテリジェントパワーモジュールの概略構成を示すブロック図である。
図１２において、昇降圧コンバータ用インテリジェントパワーモジュールには、負荷へ流入する電流を通電および遮断するスイッチング素子ＳＷＵ、ＳＷＤおよびスイッチング素子ＳＷＵ、ＳＷＤの導通および非導通を指示する制御信号をそれぞれ生成する制御回路１が設けられている。ここで、制御回路１は、ＣＰＵ４または論理ＩＣ、あるいは論理ＩＣとＣＰＵが搭載されたシステムＬＳＩなどで構成することができる。
【００１３】
また、スイッチング素子ＳＷＵ、ＳＷＤはそれぞれ上アーム２用および下アーム３用として動作するように直列に接続されている。そして、スイッチング素子ＳＷＵには、ゲート信号ＳＵ４に従ってスイッチング動作を行うＩＧＢＴ６が設けられ、ＩＧＢＴ６に流れる電流と逆方向に電流を流すフライホイールダイオードＤＵ１がＩＧＢＴ６に並列に接続されている。また、ＩＧＢＴ６が形成されたチップには、チップの温度変化に起因するダイオードＤＵ２のＶＦ変化を測定原理として用いた温度センサ、および抵抗ＲＵ１、ＲＵ２を介してＩＧＢＴ６のエミッタ電流を分流して主回路電流を検出する電流センサが設けられている。
【００１４】
また、スイッチング素子ＳＷＤには、ゲート信号ＳＤ４に従ってスイッチング動作を行うＩＧＢＴ５が設けられ、ＩＧＢＴ５に流れる電流と逆方向に電流を流すフライホイールダイオードＤＤ１がＩＧＢＴ５に並列に接続されている。また、ＩＧＢＴ５が形成されたチップには、チップの温度変化に起因するダイオードＤＤ２のＶＦ変化を測定原理として用いた温度センサ、およびＩＧＢＴ５のエミッタ電流を抵抗ＲＤ１、ＲＤ２を介して分流して主回路電流を検出する電流センサが設けられている。
【００１５】
そして、上アーム２側には、温度センサからの過熱検知信号ＳＵ６および電流センサからの過電流検知信号ＳＵ５を監視しながら、ＩＧＢＴ６の制御端子を駆動するためのゲート信号ＳＵ４を生成する保護機能付きゲートドライバＩＣ８が設けられるとともに、ＩＧＢＴ６の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＵが設けられている。
また、下アーム３側には、温度センサからの過熱検知信号ＳＤ６および電流センサからの過電流検知信号ＳＤ５を監視しながら、ＩＧＢＴ５の制御端子を駆動するためのゲート信号ＳＤ４を生成する保護機能付きゲートドライバＩＣ７が設けられるとともに、ＩＧＢＴ５の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＤが設けられている。
【００１６】
また、車体筐体に接地される制御回路１側と、高圧となる上アーム２側および下アーム３側との間には、フォトカプラＦＵ１〜ＦＵ３、ＦＤ１〜ＦＤ３がそれぞれ介挿され、制御回路１では、フォトカプラＦＵ１〜ＦＵ３、ＦＤ１〜ＦＤ３を用いて上アーム２側および下アーム３側と電気的に絶縁しながら信号の授受が行われる。
すなわち、上アーム２側において、ＣＰＵ４から出力されたゲートドライブ用ＰＷＭ信号ＳＵ１は、フォトカプラＦＵ１を介して保護機能付きゲートドライバＩＣ８に入力される。また、保護機能付きゲートドライバＩＣ８から出力されたアラーム信号ＳＵ２は、フォトカプラＦＵ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＵから出力されたＩＧＢＴチップ温度ＰＷＭ信号ＳＵ３は、フォトカプラＦＵ３を介してＣＰＵ４に入力される。
【００１７】
一方、下アーム３側において、ＣＰＵ４から出力されたゲートドライブ用ＰＷＭ信号ＳＤ１は、フォトカプラＦＤ１を介して保護機能付きゲートドライバＩＣ７に入力される。また、保護機能付きゲートドライバＩＣ７から出力されたアラーム信号ＳＤ２は、フォトカプラＦＤ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＤから出力されたＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３は、フォトカプラＦＤ３を介してＣＰＵ４に入力される。
【００１８】
図１３は、フォトカプラの周辺回路の概略構成を示すブロック図である。
図１３において、フォトカプラ２００８には、順電流Ｉｆによって赤外光を放射する赤外発光ダイオード２００３、放射された赤外光を受光する受光ダイオード２００４および受光ダイオード２００４で発生した光電流をベース電流として電流増幅動作を行うバイポーラトランジスタ２００５が設けられている。そして、赤外発光ダイオード２００３のカソードは抵抗２００２を介して電界効果型トランジスタ２００１に接続され、バイポーラトランジスタ２００５のコレクタは、抵抗２００６を介して電源電圧Ｖｃｃ２に接続されるとともに、バイポーラトランジスタ２００５のコレクタを介して出力される出力信号ＶｏｕｔはＩＧＢＴドライブＩＣ２００７に入力される。
【００１９】
そして、電界効果型トランジスタ２００１のゲートに信号ＳＰが入力されると、順電流Ｉｆが赤外発光ダイオード２００３に流れ、赤外光が放射される。そして、赤外発光ダイオード２００３から放射された赤外光は、受光ダイオード２００４にて受光され、その赤外光に応じた光電流がバイポーラトランジスタ２００５のベースに流れる。そして、バイポーラトランジスタ２００５のベースに光電流が流れると、バイポーラトランジスタ２００５にコレクタ電流Ｉｃが流れ、片端を電源電圧Ｖｃｃ２に接続された抵抗２００６にコレクタ電流Ｉｃを流すことにより、抵抗２００６の他端電圧の変化が出力信号ＶｏｕｔとしてＩＧＢＴドライブＩＣ２００７に入力される。
【００２０】
ここで、フォトカプラ２００８単体の入出力特性は、電流変換効率（ＣＴＲ：Ｃｕｒｒｅｎｔ Ｔｒａｎｓｆｅｒ Ｒａｔｉｏ）、すなわちＩｃ／Ｉｆにて定義することができる。そして、フォトカプラ２００８を用いて回路設計を行う際には、（１）バイポーラトランジスタ２００５の電流増幅率ｈｆｅの温度特性、（２）赤外発光ダイオード２００３の発光効率の寿命劣化、（３）ＣＴＲのバラツキなどの点を考慮する必要がある。
【００２１】
図１４は、フォトカプラの電流変換効率の温度特性を示す図である。
図１４において、低温になるほど、フォトカプラ２００８の電流変換効率は低下し、この要因はバイポーラトランジスタ２００５の電流増幅率ｈｆｅの温度特性である。
図１５は、フォトカプラの電流変換効率の経時劣化特性を示す図である。
図１５において、フォトカプラ２００８のＣＴＲは、発光ダイオード２００３の順電流、環境温度、累積使用時間に依存して低下し、特に、フォトカプラ２００８の連続使用時間が１０００時間を越えると、ＣＴＲの低下が顕著に表れる。
【００２２】
図１６は、フォトカプラの電流変換効率のバラツキを示す図である。
図１６において、フォトカプラの電流変換効率はバラツキが大きく、この要因として、発光ダイオード２００３の発光効率やバイポーラトランジスタ２００５の電流増幅率ｈｆｅのバラツキが挙げられる。
そして、図１２の昇降圧コンバータ用インテリジェントパワーモジュールの絶縁伝送手段としてフォトカプラを用いた場合、上述した点を考慮しながら回路設計を行う必要があるが、車両や産業機器などの高温雰囲気で１０年以上に及ぶ連続使用を満足させるのは困難である。
一方、フォトカプラ以外の伝送信号の絶縁手段として絶縁トランスを用いる方法が挙げられる。そして、このような絶縁トランスとして、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）技術を利用して大幅に小型化されたマイクロトランスが数社より製品化されている。
【００２３】
図１７（ａ）は、従来の絶縁トランスの概略構成を示す断面図、図１７（ｂ）は、図１７（ａ）の絶縁トランスの概略構成を示す平面図である。
図１７において、半導体基板１１には引き出し配線層１２が埋め込まれるとともに、半導体基板１１上には１次コイルパターン１４が形成されている。そして、１次コイルパターン１４は引き出し部１３を介して引き出し配線層１２に接続されている。そして、１次コイルパターン１４上には平坦化膜１５が形成され、平坦化膜１５上には、２次コイルパターン１７が形成され、２次コイルパターン１７は保護膜１８にて覆われている。そして、保護膜１８には、２次コイルパターン１７の中心を露出させる開口部１９が形成され、開口部１９を介して２次コイルパターン１７の中心にボンディングワイヤを接続することにより、２次コイルパターン１７からの引き出しを行うことができる。
なお、例えば、１次コイルパターン１４および２次コイルパターン１７の巻線幅は５〜１０μｍ、厚みは４〜５μｍ、巻線の最外径は５００μｍとすることができる。
【００２４】
図１８および図１９は、従来の絶縁トランスの製造方法を示す断面図である。
図１８（ａ）において、Ａｓ、Ｐ、Ｂなどの不純物を半導体基板５１内に選択的に注入することにより、１次コイルパターン５５ａの中心からの引き出しを行うための引き出し拡散層５２を半導体基板５１に形成する。なお、半導体基板５１の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択することができる。
【００２５】
次に、図１８（ｂ）に示すように、引き出し拡散層５２が形成された半導体基板５１上にプラズマＣＶＤなどの方法にて絶縁層５３を形成する。なお、絶縁層５３の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。
次に、図１８（ｃ）に示すように、フォトリソグラフィー技術を用いることにより、１次コイルパターン５５ａの中心からの引き出し部分に対応して開口部５４ａが設けられたレジストパターン５４を絶縁層５３上に形成する。
次に、図１８（ｄ）に示すように、開口部５４ａが形成されたレジストパターン５４をマスクとして絶縁層５３をエッチングすることにより、１次コイルパターン５５ａの中心からの引き出し部分に対応した開口部５３ａを絶縁層５３に形成する。
次に、図１８（ｅ）に示すように、レジストパターン５４を薬品により絶縁層５３から剥離する。
【００２６】
次に、図１８（ｆ）に示すように、スパッタや蒸着などの方法により、導電膜５５を絶縁層５３上に形成する。なお、導電膜５５の材質としては、ＡｌやＣｕなどの金属を用いることができる。
次に、図１８（ｇ）に示すように、フォトリソグラフィー技術を用いることにより、１次コイルパターン５５ａに対応したレジストパターン５６を形成する。
次に、図１８（ｈ）に示すように、レジストパターン５６をマスクとして導電膜５５をエッチングすることにより、１次コイルパターン５５ａを絶縁層１５３上に形成する。
次に、図１８（ｉ）に示すように、レジストパターン５６を薬品により１次コイルパターン５５ａから剥離する。
【００２７】
次に、図１８（ｊ）に示すように、１次コイルパターン５５ａが形成された絶縁層５３上にプラズマＣＶＤなどの方法にて平坦化膜５７を形成する。なお、平坦化膜５７の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。
次に、図１８（ｋ）に示すように、斜めエッチングあるいはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）などの方法により、平坦化膜５７を平坦化し、平坦化層５７の表面の凹凸を除去する。
次に、図１８（ｌ）に示すように、フォトリソグラフィー技術を用いることにより、２次コイルパターン５５ａの外端の配線取出し部分に対応して開口部５８ａが設けられたレジストパターン５８を平坦化膜５７上に形成する。
【００２８】
次に、図１９（ａ）に示すように、開口部５８ａが設けられたレジストパターン５８をマスクとして平坦化膜５７をエッチングすることにより、２次コイルパターン５５ａの外端の配線取出し部分に対応した開口部５７ａを平坦化膜５７に形成する。
次に、図１９（ｂ）に示すように、レジストパターン５８を薬品により平坦化膜５７から剥離する。
次に、図１９（ｃ）に示すように、１次コイルパターン５５ａと２次コイルパターン５５ａとの分離層５９を平坦化膜５７上に形成する。なお、分離層５９の形成方法としては、ポリイミド層を平坦化膜５７上にスピンコートにて形成する方法などを用いることができる。あるいは、分離層５９の形成方法としては、スパッタにてシリコン酸化膜を平坦化膜５７上に成膜するようにしてもよい。
【００２９】
次に、図１９（ｄ）に示すように、スパッタや蒸着などの方法により、導電膜６０を分離層５９上に形成する。なお、導電膜６０の材質としては、ＡｌやＣｕなどの金属を用いることができる。
次に、図１９（ｅ）に示すように、フォトリソグラフィー技術を用いることにより、２次コイルパターン６０ａに対応したレジストパターン６１を形成する。
次に、図１９（ｆ）に示すように、レジストパターン６１をマスクとして導電膜６０をエッチングすることにより、２次コイルパターン６０ａを分離層５９上に形成する。
次に、図１９（ｇ）に示すように、レジストパターン６１を薬品により２次コイルパターン６０ａから剥離する。
【００３０】
次に、図１９（ｈ）に示すように、２次コイルパターン６０ａが形成された分離層５９上にプラズマＣＶＤなどの方法にて保護膜６２を形成する。なお、保護膜６２の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。そして、フォトリソグラフィー技術およびエッチング技術を用いて保護膜６２をパターニングすることにより、２次コイルパターン６０ａの端部および中央部を露出させる。
【００３１】
また、例えば、特許文献１には、第１の配線層及び第２の配線層から形成されたトランス素子において、鉛直上方向及び鉛直下方向の一方から第１の配線層及び第２の配線層の一方に投影した時に、投影された外形線が予め定められた基準面を基準として対称な形状を有し、かつ投影された外形線が第１の配線層及び第２の配線層の一方上で交差し合う部分については、第１の配線層及び第２の配線層を使って交差しないよう構成することで、トランス素子の専有面積を削減する方法が開示されている。
【００３２】
また、例えば、特許文献２には、水平方向に保護リングで囲まれた第１および第２のコイルが設けられた空芯トランスが開示されている。
また、例えば、特許文献３には、コイル導体をそれぞれ表面に設けた磁性体シートと、ガラス絶縁層をそれぞれ表面に設けた磁性体シート等で積層トランスを構成することで、積層トランスのコイル同士の結合量の低下を抑制しつつ、部品の高さ寸法を大きくしないでコイル間の絶縁耐圧を上げる方法が開示されている。
【特許文献１】特開２００５−５６８５号公報
【特許文献２】米国特許出願公開第２００５／２３０８３７号公報
【特許文献３】特開２００５−３１０９５９号公報
【発明の開示】
【発明が解決しようとする課題】
【００３３】
しかしながら、図１８および図１９の絶縁トランスの製造方法において、分離層５９としてポリイミド層をスピンコートにて形成する方法では、表面の平坦性を維持するために、分離層５９の膜厚は２０μｍ以下に制限される。
また、分離層５９としてシリコン酸化膜をスパッタにて形成する方法では、成膜時の熱応力による表面の不均一性や成膜レートを考慮して、分離層５９の膜厚は１０μｍ以下に制限される。
【００３４】
一方、車両や産業機器などの用途では、人体の静電気に相当する１５〜３０ｋＶのＥＳＤ耐量が要求され、図１９のようなマイクロトランスが１次側の回路および２次側の回路と組み合わせてＩＣとしてパッケージ化されると、この１５〜３０ｋＶの電圧が分離層５９に印加される。そして、膜厚が２０μｍのポリイミド層では８〜１１ｋＶ、膜厚が１０μｍのシリコン酸化膜では約７ｋＶで絶縁破壊されることから、１５〜３０ｋＶの電圧が分離層５９に印加されると、分離層５９が絶縁破壊されるという問題があった。
そこで、本発明の目的は、経時劣化を抑制した上で、信頼性および耐環境性を向上させつつ、外部磁束に起因するノイズとしての影響を軽減するとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うことが可能な絶縁トランスおよび電力変換装置を提供することである。
【課題を解決するための手段】
【００３５】
上述した課題を解決するために、請求項１記載の絶縁トランスによれば、互いに対向配置された１次巻線および２次巻線と、前記１次巻線と前記２次巻線とを互いに絶縁分離するガラス基板またはセラミック基板とを備えることを特徴とする。
これにより、１次巻線や２次巻線が形成される表面の平坦性や均一性を損なうことなく、絶縁トランスの１次巻線と２次巻線との間の間隔を数十μｍ以上確保することができる。このため、微細加工技術にて絶縁トランスを微細化することを可能としつつ、１５〜３０ｋＶのＥＳＤ耐量を確保することが可能となり、信頼性および耐環境性を向上させつつ、外部磁束に起因するノイズとしての影響を軽減するとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うことが可能となる。
【００３６】
また、請求項２記載の絶縁トランスによれば、前記１次巻線と前記２次巻線とは前記ガラス基板または前記セラミック基板を介して互いに積層されていることを特徴とする。
これにより、半導体プロセス技術によって１次巻線と２次巻線とを形成することができ、１次巻線と２次巻線との結合係数を高めつつ、外部磁束に起因するノイズとしての影響を軽減することが可能となる。
【００３７】
また、請求項３記載の絶縁トランスによれば、１次巻線と２次巻線のうちの一方が形成された半導体基板と、前記１次巻線と前記２次巻線のうちの他方が一方の面上に形成され、他方の面を介して前記半導体基板上に固着されたガラス基板またはセラミック基板とを備えることを特徴とする。
これにより、絶縁トランスの１次巻線と２次巻線との間の間隔を数十μｍ以上確保しつつ、絶縁トランスを半導体基板上に集積化することができ、１５〜３０ｋＶのＥＳＤ耐量を確保した上で、信号伝送回路の小型化を図ることができる。
【００３８】
また、請求項４記載の絶縁トランスによれば、前記半導体基板と、前記ガラス基板または前記セラミック基板とは接着フィルムを介して固着されていることを特徴とする。
これにより、絶縁トランスの１次巻線または２次巻線がガラス基板またはセラミック基板上に形成されている場合においても、絶縁トランスを半導体基板上に集積化することができる。
【００３９】
また、請求項５記載の絶縁トランスによれば、前記半導体基板と、前記ガラス基板または前記セラミック基板とは静電接合にて固着されていることを特徴とする。
これにより、絶縁トランスの１次巻線または２次巻線がガラス基板またはセラミック基板上に形成されている場合においても、絶縁トランスを半導体基板上に集積化することができる。
【００４０】
また、請求項６記載の絶縁トランスによれば、１次巻線と２次巻線のうちの一方が一方の面上に形成され、１次巻線と２次巻線のうちの他方が他方の面に形成されたガラス基板またはセラミック基板と、前記１次巻線の始端および終端または前記２次巻線の始端および終端の位置と合致する領域を有する配線パターンが形成され、前記１次巻線および前記２次巻線が形成されたガラス基板またはセラミック基板が固着された半導体基板とを備えることを特徴とする。
【００４１】
これにより、絶縁トランスの１次巻線と２次巻線との間の間隔を数十μｍ以上確保しつつ、半導体基板に形成された回路パターン上に絶縁トランスの１次巻線と２次巻線とを重ねて配置することができる。このため、絶縁トランスの１次巻線と２次巻線を半導体基板に形成するためのスペースを削減しつつ、絶縁トランスを半導体基板上に集積化することができ、１５〜３０ｋＶのＥＳＤ耐量を確保した上で、信号伝送回路の小型化を図ることができる。
【００４２】
また、請求項７記載の絶縁トランスによれば、前記絶縁トランスは微細加工技術によって形成されていることを特徴とする。
これにより、１次巻線および２次巻線の巻径を小さくすることが可能となるとともに、１次巻線と２次巻線との間隔を小さくすることができる。このため、１次巻線と２次巻線との結合係数を高めつつ、外部磁束が１次巻線および２次巻線に鎖交した場合においてもノイズとしての影響を低減することができ、Ｓ／Ｎ比を向上させることができる。
【００４３】
また、請求項８記載の絶縁トランスによれば、前記ガラス基板の材質は無アルカリ成分であることを特徴とする。
これにより、ガラス基板に高電圧が印加された場合においても、アルカリイオン成分がガラス基板内で移動するのを防止することができ、ガラス基板の絶縁性の劣化を抑制することができる。
【００４４】
また、請求項９記載の電力変換装置によれば、上アーム用および下アーム用としてそれぞれ作動するように互いに直列に接続され、負荷へ流入する電流を通電および遮断する１対のスイッチング素子と、前記スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路と、前記制御信号に基づいて前記スイッチング素子の制御端子を駆動する駆動回路と、前記制御回路と前記駆動回路とが絶縁されるように１次巻線と２次巻線とが互いに対向配置され、前記１次巻線と前記２次巻線とがガラス基板またはセラミック基板にて互いに絶縁分離された絶縁トランスとを備えることを特徴とする。
【００４５】
これにより、微細加工技術にて絶縁トランスを微細化することを可能としつつ、１５〜３０ｋＶのＥＳＤ耐量を確保することが可能となり、絶縁トランスの信頼性を確保した上で、外部磁束に起因するノイズとしての影響を軽減することが可能となるとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うために、フォトカプラを用いる必要がなくなり、経時劣化を抑制しつつ、耐環境性を向上さることが可能となる。
【発明の効果】
【００４６】
以上説明したように、本発明によれば、微細加工技術にて絶縁トランスを微細化することを可能としつつ、絶縁トランスの１次巻線と２次巻線との間の間隔を数十μｍ以上確保することができ、信頼性および耐環境性を向上させつつ、外部磁束に起因するノイズとしての影響を軽減するとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うことが可能となる。
【発明を実施するための最良の形態】
【００４７】
以下、本発明の実施形態に係る絶縁トランスについて図面を参照しながら説明する。
図１は、本発明の一実施形態に係るパワーエレクトロニクス機器が適用される昇降圧コンバータ用インテリジェントパワーモジュール（ＩＰＭ：Ｉｎｔｅｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）の概略構成を示すブロック図である。
図１において、昇降圧コンバータ用インテリジェントパワーモジュールには、負荷へ流入する電流を通電および遮断するスイッチング素子ＳＷＵ、ＳＷＤおよびスイッチング素子ＳＷＵ、ＳＷＤの導通および非導通を指示する制御信号をそれぞれ生成する制御回路１が設けられている。ここで、制御回路１は、ＣＰＵ４または論理ＩＣ、あるいは論理ＩＣとＣＰＵが搭載されたシステムＬＳＩなどで構成することができる。
【００４８】
また、スイッチング素子ＳＷＵ、ＳＷＤはそれぞれ上アーム２用および下アーム３用として動作するように直列に接続されている。そして、スイッチング素子ＳＷＵには、ゲート信号ＳＵ４に基づいてスイッチング動作を行うＩＧＢＴ６が設けられ、ＩＧＢＴ６に流れる電流と逆方向に電流を流すフライホイールダイオードＤＵ１がＩＧＢＴ６に並列に接続されている。また、ＩＧＢＴ６が形成されたチップには、チップの温度変化に起因するダイオードＤＵ２のＶＦ変化を測定原理として用いた温度センサ、および抵抗ＲＵ１、ＲＵ２を介してＩＧＢＴ６のエミッタ電流を分流して主回路電流を検出する電流センサが設けられている。
【００４９】
また、スイッチング素子ＳＷＤには、ゲート信号ＳＤ４に従ってスイッチング動作を行うＩＧＢＴ５が設けられ、ＩＧＢＴ５に流れる電流と逆方向に電流を流すフライホイールダイオードＤＤ１がＩＧＢＴ５に並列に接続されている。また、ＩＧＢＴ５が形成されたチップには、チップの温度変化に起因するダイオードＤＤ２のＶＦ変化を測定原理として用いた温度センサ、およびＩＧＢＴ５のエミッタ電流を抵抗ＲＤ１、ＲＤ２を介して分流して主回路電流を検出する電流センサが設けられている。
【００５０】
そして、上アーム２側には、温度センサからの過熱検知信号ＳＵ６および電流センサからの過電流検知信号ＳＵ５を監視しながら、ＩＧＢＴ６の制御端子を駆動するためのゲート信号ＳＵ４を生成する保護機能付きゲートドライバＩＣ８が設けられるとともに、ＩＧＢＴ６の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＵが設けられている。なお、保護機能付きゲートドライバＩＣ８には、スイッチング素子ＳＷＤ、ＳＷＵの状態信号を生成する自己診断回路を設けることができ、自己診断回路はスイッチング素子ＳＷＤ、ＳＷＵの状態信号を生成することができる。
【００５１】
また、下アーム３側には、温度センサからの過熱検知信号ＳＤ６および電流センサからの過電流検知信号ＳＤ５を監視しながら、ＩＧＢＴ５の制御端子を駆動するためのゲート信号ＳＤ４を生成する保護機能付きゲートドライバＩＣ７が設けられるとともに、ＩＧＢＴ５の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＤが設けられている。
また、車体筐体に接地される制御回路１側と、高圧となる上アーム２側および下アーム３側との間には、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３がそれぞれ介挿され、制御回路１では、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３を用いて上アーム２側および下アーム３側と電気的に絶縁しながら信号の授受が行われる。
【００５２】
すなわち、上アーム２側において、ＣＰＵ４から出力されたゲートドライブ用ＰＷＭ信号ＳＵ１は、空芯型絶縁トランスＴＵ１を介して保護機能付きゲートドライバＩＣ８に入力される。また、保護機能付きゲートドライバＩＣ８から出力されたアラーム信号ＳＵ２は、空芯型絶縁トランスＴＵ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＵから出力されたＩＧＢＴチップ温度ＰＷＭ信号ＳＵ３は、空芯型絶縁トランスＴＵ３を介してＣＰＵ４に入力される。
【００５３】
一方、下アーム３側において、ＣＰＵ４から出力されたゲートドライブ用ＰＷＭ信号ＳＤ１は、空芯型絶縁トランスＴＤ１を介して保護機能付きゲートドライバＩＣ７に入力される。また、保護機能付きゲートドライバＩＣ７から出力されたアラーム信号ＳＤ２は、空芯型絶縁トランスＴＤ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＤから出力されたＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３は、空芯型絶縁トランスＴＤ３を介してＣＰＵ４に入力される。
【００５４】
ここで、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３には、送信側の１次巻線および受信側の２次巻線がそれぞれ設けられている。そして、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とは互いに対向配置されるように構成されている。例えば、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とは絶縁層を介して互いに積層することができ、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３は、半導体プロセス技術などの微細加工技術によって形成することができる。
【００５５】
また、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とを絶縁分離する絶縁層としては、ガラス基板またはセラミック基板を用いることができる。ここで、ガラス基板またはセラミック基板の厚みは、１５〜３０ｋＶのＥＳＤ耐量を確保できるように設定することができ、例えば、数十μｍ〜数百μｍ程度に設定することができる。なお、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とを絶縁分離する絶縁層としてはガラス基板を用いた場合、ガラス基板の材質は無アルカリ成分であることが好ましい。空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とを絶縁分離するセラミック基板としては、例えば、アルミナ、ジルコニア、窒化アルミニウムなどを用いることができる。
【００５６】
そして、ＣＰＵ４は、ＩＧＢＴ５、６の導通または非導通をそれぞれ指示するゲートドライブ用ＰＷＭ信号ＳＤ１、ＳＵ１を生成し、このゲートドライブ用ＰＷＭ信号ＳＤ１、ＳＵ１を空芯型絶縁トランスＴＤ１、ＴＵ１をそれぞれ介して保護機能付きゲートドライバＩＣ７、８にそれぞれ絶縁伝送する。そして、保護機能付きゲートドライバＩＣ７、８は、ゲートドライブ用ＰＷＭ信号ＳＤ１、ＳＵ１にそれぞれ基づいてゲート信号ＳＤ４、ＳＵ４を生成し、ＩＧＢＴ５、６の制御端子を駆動することにより、ＩＧＢＴ５、６をスイッチング動作させる。
【００５７】
ここで、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６が保護機能付きゲートドライバＩＣ７、８にそれぞれ入力されるとともに、電流センサから出力された過電流検知信号ＳＤ５、ＳＵ５が保護機能付きゲートドライバＩＣ７、８にそれぞれ入力される。そして、保護機能付きゲートドライバＩＣ７、８は、ＩＧＢＴ５、６が破壊しない閾値を超過した場合には、空芯型絶縁トランスＴＤ２、ＴＵ２をそれぞれ介してＣＰＵ４にアラーム信号ＳＤ２、ＳＵ２を伝送する。そして、ＣＰＵ４は、保護機能付きゲートドライバＩＣ７、８からアラーム信号ＳＤ２、ＳＵ２をそれぞれ受け取ると、ゲートドライブ用ＰＷＭ信号ＳＤ１、ＳＵ１の生成をそれぞれ停止することにより、ＩＧＢＴ５、６に流れる電流を遮断する。
【００５８】
なお、保護機能付きゲートドライバＩＣ７、８は、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６および電流センサから出力された過電流検知信号ＳＤ５、ＳＵ５に基づいて、ＩＧＢＴが破壊しない閾値を下回ったと判断した場合、一定の時間が経過した後にアラーム信号ＳＤ２、ＳＵ２を解除する。
さらに、細かい監視を行う場合には、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６がアナログＰＷＭ変換器ＣＤ、ＣＵにそれぞれ入力される。そして、アナログＰＷＭ変換器ＣＤ、ＣＵは、過熱検知信号ＳＤ６、ＳＵ６のアナログ値をデジタル信号にそれぞれ変換することにより、ＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３、ＳＵ３をそれぞれ生成し、空芯型絶縁トランスＴＤ３、ＴＵ３をそれぞれ介してＣＰＵ４にＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３、ＳＵ３を伝送する。そして、ＣＰＵ４は、ＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３、ＳＵ３からＩＧＢＴ５、６のチップ温度をそれぞれ算出し、予め設けられた数段階の閾値に応じて、ＩＧＢＴ５、６のスイッチング周波数の段階的な低下を行ったり、スイッチング停止を行ったりすることができる。
【００５９】
ここで、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とが互いに対向配置されるように微細加工技術によって形成することにより、１次巻線と２次巻線の巻径を小さくすることが可能となるとともに、１次巻線と２次巻線との間隔を小さくすることができる。このため、１次巻線と２次巻線との結合係数を高めつつ、１次巻線および２次巻線に磁束が鎖交する面積を小さくすることができ、外部磁束に起因するノイズとしての影響を軽減することが可能となるとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うために、フォトカプラを用いる必要がなくなり、経時劣化を抑制しつつ、耐環境性を向上さることが可能となる。
【００６０】
また、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とを絶縁分離する絶縁層としては、ガラス基板またはセラミック基板を用いることで、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線や２次巻線が形成される表面の平坦性や均一性を損なうことなく、その１次巻線と２次巻線との間の間隔を数十μｍ以上確保することができる。このため、微細加工技術にて空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３を微細化することを可能としつつ、１５〜３０ｋＶのＥＳＤ耐量を確保することが可能となり、信頼性および耐環境性を向上させつつ、外部磁束に起因するノイズとしての影響を軽減するとともに、制御回路１と上アーム２および下アーム３とを電気的に絶縁しながら信号の授受を行うことが可能となる。
【００６１】
図２は、本発明の第１実施形態に係る絶縁トランスの概略構成を示す断面図である。
図２において、半導体基板１１には引き出し配線層１２が埋め込まれるとともに、半導体基板１１上には、絶縁層１３を介して２次コイルパターン１４および配線パターン１４´が形成されている。なお、半導体基板１１には、図１の保護機能付きゲートドライバＩＣ７、８、アナログＰＷＭ変換器ＣＵ、ＣＤなどの集積回路またはスイッチング素子ＳＷＵ、ＳＷＤなどを形成するようにしてもよい。また、半導体基板１１の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択することができる。そして、２次コイルパターン１４の中心部に配置された端部は引き出し配線層１２を介して配線パターン１４´に接続されている。そして、２次コイルパターン１４上には２次側保護膜１５が形成されている。
【００６２】
一方、ガラス基板１７上の一方の面には、１次コイルパターン１８が形成され、１次コイルパターン１８は保護膜１９にて覆われている。そして、保護膜１９には、１次コイルパターン１８の始端および終端を露出させる開口部が形成され、開口部を介して１次コイルパターン１８の始端および終端にボンディングワイヤを接続することにより、１次コイルパターン１８からの引き出しを行うことができる。
【００６３】
なお、例えば、２次コイルパターン１４および１次コイルパターン１８の巻線幅は５〜１０μｍ、厚みは４〜５μｍ、巻線の最外径は５００μｍとすることができる。
そして、１次コイルパターン１８が一方の面に形成されたガラス基板１７は、ガラス基板１７の他方の面を介して粘着層１６にて半導体基板１１上に固着されている。なお、粘着層１６としては、エポキシ樹脂などの接着フィルムを用いることができる。
【００６４】
これにより、２次コイルパターン１４や１次コイルパターン１８が形成される表面の平坦性や均一性を損なうことなく、２次コイルパターン１４や１次コイルパターン１８との間の間隔を数十μｍ以上確保することが可能となるとともに、半導体プロセス技術によって２次コイルパターン１４と１次コイルパターン１８とを形成することが可能となる。このため、２次コイルパターン１４や１次コイルパターン１８との間隔を数十μｍ以上確保しつつ、絶縁トランスを半導体基板１１上に集積化することができ、１５〜３０ｋＶのＥＳＤ耐量を確保した上で、信号伝送回路の小型化を図ることができる。
なお、上述した実施形態では、２次コイルパターン１４を半導体基板１１に形成し、１次コイルパターン１８をガラス基板１７に形成する方法について説明したが、２次コイルパターン１４をガラス基板１７に形成し、１次コイルパターン１８を半導体基板１１に形成するようにしてもよい。
【００６５】
図３および図４は、図２の絶縁トランスの製造方法を示す断面図である。
図３（ａ）において、Ａｓ、Ｐ、Ｂなどの不純物を半導体基板１１内に選択的に注入することにより、２次コイルパターン１４の中心からの引き出しを行うための引き出し配線層１２を半導体基板１１に形成する。
次に、図３（ｂ）に示すように、引き出し配線層１２が形成された半導体基板１１上にプラズマＣＶＤなどの方法にて絶縁層１３を形成する。なお、絶縁層１３の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。
【００６６】
次に、図３（ｃ）に示すように、フォトリソグラフィー技術を用いることにより、２次コイルパターン１４の中心からの引き出し部分および配線パターン１４´との接続部分に対応して開口部Ｈ１が設けられたレジストパターンＲ１を絶縁層１３上に形成する。
次に、図３（ｄ）に示すように、開口部Ｈ１が形成されたレジストパターンＲ１をマスクとして絶縁層１３をエッチングすることにより、２次コイルパターン１４の中心からの引き出し部分および配線パターン１４´との接続部分に対応した開口部１３ａを絶縁層１３に形成する。
次に、図３（ｅ）に示すように、レジストパターンＲ１を薬品により絶縁層１３から剥離する。
【００６７】
次に、図３（ｆ）に示すように、スパッタや蒸着などの方法により、導電膜１４ａを絶縁層１３上に形成する。なお、導電膜１４ａの材質としては、ＡｌやＣｕなどの金属を用いることができる。
次に、図３（ｇ）に示すように、フォトリソグラフィー技術を用いることにより、２次コイルパターン１４に対応したレジストパターンＲ２を導電膜１４ａ上に形成する。
次に、図３（ｈ）に示すように、レジストパターンＲ２をマスクとして導電膜１４ａをエッチングすることにより、２次コイルパターン１４を絶縁層１３上に形成する。
次に、図３（ｉ）に示すように、レジストパターンＲ２を薬品により２次コイルパターン１４から剥離する。
【００６８】
次に、図３（ｊ）に示すように、２次コイルパターン１４が形成された絶縁層１３上にプラズマＣＶＤなどの方法にて保護膜１５を形成する。なお、保護膜１５の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。そして、フォトリソグラフィー技術およびエッチング技術を用いることにより、２次コイルパターン１４の始端および終端の引き出し部分に対応した開口部を保護膜１５に形成する。
【００６９】
一方、図４（ａ）において、スパッタや蒸着などの方法により、導電膜１８ａをガラス基板１７上に形成する。なお、導電膜１８ａの材質としては、ＡｌやＣｕなどの金属を用いることができる。
次に、図４（ｂ）に示すように、フォトリソグラフィー技術を用いることにより、１次コイルパターン１８に対応したレジストパターンＲ３を導電膜１８ａ上に形成する。
次に、図４（ｃ）に示すように、レジストパターンＲ３をマスクとして導電膜１８ａをエッチングすることにより、１次コイルパターン１８をガラス基板１７上に形成する。
次に、図４（ｄ）に示すように、レジストパターンＲ３を薬品により１次コイルパターン１８から剥離する。
【００７０】
次に、図４（ｅ）に示すように、１次コイルパターン１８が形成されたガラス基板１７上にプラズマＣＶＤなどの方法にて保護膜１９を形成する。なお、保護膜１９の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。そして、フォトリソグラフィー技術およびエッチング技術を用いることにより、１次コイルパターン１８の始端および終端の引き出し部分に対応した開口部を保護膜１９に形成する。
【００７１】
次に、図４（ｆ）に示すように、１次コイルパターン１８が一方の面に形成されたガラス基板１７の他方の面に接着テープ１６を貼り付けた後、ガラス基板１７をチップ化する。
次に、図４（ｇ）に示すように、２次コイルパターン１４と１次コイルパターン１８とが対向配置されるようにして、１次コイルパターン１８が一方の面に形成されたガラス基板１７を半導体基板１１上に接着テープ１６にて固着する。
【００７２】
図５は、本発明の第２実施形態に係る絶縁トランスの概略構成を示す断面図である。
図５において、半導体基板２１には凹部３０が形成されている。そして、この凹部３０内に配置されるようにして、半導体基板２１には引き出し配線層２２が埋め込まれるとともに、半導体基板２１上には、絶縁層２３を介して２次コイルパターン２４および配線パターン２４´が形成されている。なお、半導体基板２１には、図１の保護機能付きゲートドライバＩＣ７、８、アナログＰＷＭ変換器ＣＵ、ＣＤなどの集積回路またはスイッチング素子ＳＷＵ、ＳＷＤなどを形成するようにしてもよい。そして、２次コイルパターン２４の中心部に配置された端部は引き出し配線層２２を介して配線パターン２４´に接続されている。そして、２次コイルパターン２４上には２次側保護膜２５が形成されている。
【００７３】
一方、ガラス基板２７上の一方の面には、１次コイルパターン２８が形成され、１次コイルパターン２８は保護膜２９にて覆われている。そして、保護膜２９には、１次コイルパターン２８の始端および終端を露出させる開口部が形成され、開口部を介して１次コイルパターン２８の始端および終端にボンディングワイヤを接続することにより、１次コイルパターン２８からの引き出しを行うことができる。
【００７４】
そして、１次コイルパターン２８が一方の面に形成されたガラス基板２７は、ガラス基板２７の他方の面を介して半導体基板２１の接合面３１に静電接合にて固着されている。
なお、上述した実施形態では、２次コイルパターン２４を半導体基板２１に形成し、１次コイルパターン２８をガラス基板２７に形成する方法について説明したが、２次コイルパターン２４をガラス基板２７に形成し、１次コイルパターン２８を半導体基板２１に形成するようにしてもよい。
【００７５】
図６および図７は、図５の絶縁トランスの製造方法を示す断面図である。
図６（ａ）において、フォトリソグラフィー技術を用いることにより、２次コイルパターン２４を配置するための凹部３０に対応した開口部Ｈ１１が設けられたレジストパターンＲ１１を半導体基板２１上に形成する。
次に、図６（ｂ）に示すように、開口部Ｈ１１が形成されたレジストパターンＲ１１をマスクとして半導体基板２１をエッチングすることにより、２次コイルパターン２４を配置するための凹部３０を半導体基板２１に形成する。
【００７６】
次に、図６（ｃ）に示すように、フォトリソグラフィー技術を用いることにより、引き出し配線層１２に対応した開口部Ｈ１２が設けられたレジストパターンＲ１２を凹部３０に形成する。
次に、図６（ｄ）に示すように、開口部Ｈ１２が設けられたレジストパターンＲ１２をマスクとして、Ａｓ、Ｐ、Ｂなどの不純物を半導体基板２１内に選択的に注入することにより、２次コイルパターン２４の中心からの引き出しを行うための引き出し配線層２２を半導体基板２１に形成する。
次に、図６（ｅ）に示すように、レジストパターンＲ１１、Ｒ１２を薬品により半導体基板２１から剥離する。
【００７７】
次に、図６（ｆ）に示すように、引き出し配線層２２が形成された半導体基板２１上にプラズマＣＶＤなどの方法にて絶縁層２３を形成する。なお、絶縁層２３の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。
次に、図６（ｇ）に示すように、フォトリソグラフィー技術を用いることにより、２次コイルパターン２４の中心からの引き出し部分および配線パターン２４´との接続部分に対応して開口部Ｈ１３が設けられたレジストパターンＲ１２を絶縁層２３上に形成する。
【００７８】
次に、図６（ｈ）に示すように、開口部Ｈ１３が形成されたレジストパターンＲ１３をマスクとして絶縁層２３をエッチングすることにより、２次コイルパターン２４の中心からの引き出し部分および配線パターン２４´との接続部分に対応した開口部２３ａを絶縁層２３に形成する。
次に、図６（ｉ）に示すように、レジストパターンＲ１３を薬品により絶縁層２３から剥離する。
次に、図６（ｊ）に示すように、スパッタや蒸着などの方法により、導電膜２４ａを絶縁層２３上に形成する。なお、導電膜２４ａの材質としては、ＡｌやＣｕなどの金属を用いることができる。
【００７９】
次に、図６（ｋ）に示すように、フォトリソグラフィー技術を用いることにより、２次コイルパターン２４に対応したレジストパターンＲ１４を導電膜２４ａ上に形成する。
次に、図６（ｌ）に示すように、レジストパターンＲ１４をマスクとして導電膜２４ａをエッチングすることにより、２次コイルパターン２４を絶縁層２３上に形成する。
次に、図６（ｍ）に示すように、レジストパターンＲ１４を薬品により２次コイルパターン２４から剥離する。
【００８０】
次に、図６（ｎ）に示すように、２次コイルパターン２４が形成された絶縁層２３上にプラズマＣＶＤなどの方法にて保護膜２５を形成する。そして、ＣＭＰなどの方法にて保護膜２５を平坦化することにより、保護膜２５が凹部３０内に埋め込まれるようにして、凹部３０外の半導体基板２１の表面を露出させる。なお、保護膜２５の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。そして、フォトリソグラフィー技術およびエッチング技術を用いることにより、２次コイルパターン２４の始端および終端の引き出し部分に対応した開口部を保護膜２５に形成する。
【００８１】
一方、図７（ａ）において、スパッタや蒸着などの方法により、導電膜２８ａをガラス基板２７上に形成する。なお、導電膜２８ａの材質としては、ＡｌやＣｕなどの金属を用いることができる。
次に、図７（ｂ）に示すように、フォトリソグラフィー技術を用いることにより、１次コイルパターン２８に対応したレジストパターンＲ１５を導電膜２８ａ上に形成する。
次に、図７（ｃ）に示すように、レジストパターンＲ１５をマスクとして導電膜２８ａをエッチングすることにより、１次コイルパターン２８をガラス基板２７上に形成する。
次に、図７（ｄ）に示すように、レジストパターンＲ１５を薬品により１次コイルパターン２８から剥離する。
【００８２】
次に、図７（ｅ）に示すように、１次コイルパターン２８が形成されたガラス基板２７上にプラズマＣＶＤなどの方法にて保護膜２９を形成する。なお、保護膜２９の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。そして、フォトリソグラフィー技術およびエッチング技術を用いることにより、１次コイルパターン２８の始端および終端の引き出し部分に対応した開口部を保護膜２９に形成する。
【００８３】
次に、図７（ｆ）に示すように、２次コイルパターン２４と１次コイルパターン２８とが対向配置されるようにして、１次コイルパターン２８が一方の面に形成されたガラス基板２７を半導体基板２１上に静電接合にて固着する。なお、ガラス基板２７を半導体基板２１上に静電接合にて固着する場合、ガラス基板２７と半導体基板２１とを約４００℃に加熱しながら、ガラス基板２７および半導体基板２１を静電接合用電極で挟み込み、ガラス基板２７側に数百ボルトの負電圧を印加することができる。
【００８４】
図８は、本発明の第３実施形態に係る絶縁トランスの概略構成を示す断面図である。
図８において、半導体基板４１には配線パターン４３が形成されている。そして、配線パターン４３上には、２次コイルパターン４５との接続領域が露出されるようにして、絶縁層４２が形成されている。なお、半導体基板４１には、図１の保護機能付きゲートドライバＩＣ７、８、アナログＰＷＭ変換器ＣＵ、ＣＤなどの集積回路またはスイッチング素子ＳＷＵ、ＳＷＤなどを形成するようにしてもよい。
【００８５】
一方、ガラス基板４７上の一方の面には、１次コイルパターン４８が形成され、１次コイルパターン４８は保護膜４９にて覆われている。そして、保護膜４９には、１次コイルパターン４８の始端および終端を露出させる開口部が形成され、開口部を介して１次コイルパターン４８の始端および終端にボンディングワイヤを接続することにより、１次コイルパターン４８からの引き出しを行うことができる。
【００８６】
また、ガラス基板４７上の他方の面には、２次コイルパターン４５が形成され、１次コイルパターン４８は保護膜４４にて覆われている。そして、保護膜４４には、２次コイルパターン４５の始端および終端を露出させる開口部が形成されている。
そして、突出電極４６を介して２次コイルパターン４５の始端および終端を配線パターン４３に接続することにより、１次コイルパターン４８および２次コイルパターン４５が形成されたガラス基板４７が半導体基板４１上に固着されている。
【００８７】
なお、突出電極４６としては、例えば、半田ボールや鉛フリーボールの他、Ａｕバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプなどを用いることができる。また、ガラス基板４７と半導体基板４１との間の隙間には封止樹脂を注入するようにしてもよい。また、例えば、半導体基板４１上にガラス基板４７をフリップチップ実装する場合、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）、ＮＣＦ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合、ＮＣＰ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合などの圧接接合を用いるようにしてもよく、半田接合や合金接合などの金属接合を用いるようにしてもよい。
【００８８】
これにより、絶縁トランスの２次コイルパターン４５と１次コイルパターン４８との間の間隔を数十μｍ以上確保しつつ、半導体基板４１に形成された回路パターン上に絶縁トランスの２次コイルパターン４５と１次コイルパターン４８とを重ねて配置することができる。このため、絶縁トランスの２次コイルパターン４５と１次コイルパターン４８を半導体基板４１に形成するためのスペースを削減しつつ、絶縁トランスを半導体基板４１上に集積化することができ、１５〜３０ｋＶのＥＳＤ耐量を確保した上で、信号伝送回路の小型化を図ることができる。
【図面の簡単な説明】
【００８９】
【図１】本発明の一実施形態に係る絶縁トランスが適用される昇降圧コンバータ用インテリジェントパワーモジュールの概略構成を示すブロック図である。
【図２】本発明の第１実施形態に係る絶縁トランスの概略構成を示す断面図である。
【図３】図２の絶縁トランスの製造方法を示す断面図である。
【図４】図２の絶縁トランスの製造方法を示す断面図である。
【図５】本発明の第２実施形態に係る絶縁トランスの概略構成を示す断面図である。
【図６】図５の絶縁トランスの製造方法を示す断面図である。
【図７】図５の絶縁トランスの製造方法を示す断面図である。
【図８】本発明の第３実施形態に係る絶縁トランスの概略構成を示す断面図である。
【図９】従来の昇降圧コンバータを用いた車両駆動システムの概略構成を示すブロック図である。
【図１０】図９の昇降圧コンバータの概略構成を示すブロック図である。
【図１１】昇圧動作時に図１０のリアクトルに流れる電流の波形を示す図である。
【図１２】従来の昇降圧コンバータ用インテリジェントパワーモジュールの概略構成を示すブロック図である。
【図１３】フォトカプラの周辺回路の概略構成を示すブロック図である。
【図１４】フォトカプラの電流変換効率の温度特性を示す図である。
【図１５】フォトカプラの電流変換効率の経時劣化特性を示す図である。
【図１６】フォトカプラの電流変換効率のバラツキを示す図である。
【図１７】図１７（ａ）は、従来の絶縁トランスの概略構成を示す断面図、図１７（ｂ）は、図１７（ａ）の絶縁トランスの概略構成を示す平面図である。
【図１８】従来の絶縁トランスの製造方法を示す断面図である。
【図１９】従来の絶縁トランスの製造方法を示す断面図である。
【符号の説明】
【００９０】
１ 制御回路
２ 上アーム
３ 下アーム
４ ＣＰＵ
５、６ ＩＧＢＴ
７、８ 保護機能付きゲートドライバＩＣ
ＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３ 絶縁トランス
ＤＵ１、ＤＵ２、ＤＤ１、ＤＤ２ ダイオード
ＲＵ１、ＲＵ２、ＲＤ１、ＲＤ２ 抵抗
ＣＵ、ＣＤ アナログＰＷＭ変換器
１１、２１、４１ 半導体基板
１２、２２ 引き出し配線層
１３、２３、４２、４４、４９ 絶縁層
１４、２４、４５ ２次コイルパターン
１５、２５ ２次側保護膜
１６ 粘着層
１７、２７、４７ ガラス基板
１８、２８、４８ １次コイルパターン
１９、２９ ２次側保護膜
Ｒ１〜Ｒ３、Ｒ１１〜Ｒ１５ レジストパターン
Ｈ１、１３ａ、Ｈ１１〜Ｈ１３、２３ａ 開口部
１４ａ、１８ａ、２４ａ、２８ａ 導電膜
３０ 凹部
３１ 接合面
１４´、２４´、４３ 配線パターン
４６ 突出電極
【技術分野】
【０００１】
本発明は絶縁トランスおよび電力変換装置に関し、特に、絶縁トランスの１次側巻線と２次側巻線との絶縁にガラス基板を用いる方法に適用して好適なものである。
【背景技術】
【０００２】
近年の車両機器では、高効率化および省エネ対策を図るために、駆動力を生む電動機の駆動システムに、昇降圧コンバータおよびインバータの搭載が行われている。
図９は、従来の昇降圧コンバータを用いた車両駆動システムの概略構成を示すブロック図である。
図９において、車両駆動システムには、昇降圧コンバータ１１０２に電力を供給する電源１１０１、電圧の昇降圧を行う昇降圧コンバータ１１０２、昇降圧コンバータ１１０２から出力された電圧を３相電圧に変換するインバータ１１０３および車両を駆動する電動機１１０４が設けられている。なお、電源１１０１は、架線からの給電電圧または直列接続されたバッテリーから構成することができる。
【０００３】
そして、車両駆動時には、昇降圧コンバータ１１０２は、電源１１０１の電圧（例：２８０Ｖ）を電動機１１０４の駆動に適した電圧（例：７５０Ｖ）に昇圧し、インバータ１１０３に供給する。そして、スイッチング素子をオン／オフ制御することにより、昇降圧コンバータ１１０２にて昇圧された電圧を３相電圧に変換して、電動機１１０４の各相に電流を流し、スイッチング周波数を制御することで車両の速度を変化させることができる。
【０００４】
一方、車両の制動時には、インバータ１１０３は、電動機１１０４の各相に生じる電圧に同期してスイッチング素子をオン／オフ制御することにより、整流動作を行い、直流電圧に変換してから、昇降圧コンバータ１１０２に供給する。そして、昇降圧コンバータ１１０２は、電動機１１０４から生じる電圧（例：７５０Ｖ）を電源１１０１の電圧（例：２８０Ｖ）に降圧して電力の回生動作を行うことができる。
【０００５】
図１０は、図９の昇降圧コンバータの概略構成を示すブロック図である。
図１０において、昇降圧コンバータ１１０２には、エネルギーの蓄積を行うリアクトルＬ、電荷の蓄積を行うコンデンサＣ、インバータ１１０３に流入する電流を通電および遮断するスイッチング素子ＳＷ１、ＳＷ２、スイッチング素子ＳＷ１、ＳＷ２の導通および非導通を指示する制御信号をそれぞれ生成する制御回路１１１１、１１１２が設けられている。
【０００６】
そして、スイッチング素子ＳＷ１、ＳＷ２は直列に接続されるとともに、スイッチング素子ＳＷ１、ＳＷ２の接続点には、リアクトルＬを介して電源１１０１が接続されている。ここで、スイッチング素子ＳＷ１には、制御回路１１１１からの制御信号に従ってスイッチング動作を行うＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）１１０５が設けられ、ＩＧＢＴ１１０５に流れる電流と逆方向に電流を流すフライホイールダイオードＤ１がＩＧＢＴ１１０５に並列に接続されている。
【０００７】
また、スイッチング素子ＳＷ２には、制御回路１１１２からの制御信号に従ってスイッチング動作を行うＩＧＢＴ１１０６が設けられ、ＩＧＢＴ１１０６に流れる電流と逆方向に電流を流すフライホイールダイオードＤ２がＩＧＢＴ１１０６に並列に接続されている。そして、ＩＧＢＴ１１０６のコレクタは、コンデンサＣおよびインバータ１１０３の双方に接続されている。
【０００８】
図１１は、昇圧動作時に図１０のリアクトルＬに流れる電流の波形を示す図である。
図１１において、昇圧動作では、スイッチング素子ＳＷ１のＩＧＢＴ１１０５がオン（導通）すると、ＩＧＢＴ１１０５を介してリアクトルＬに電流Ｉが流れ、ＬＩ2／２のエネルギーがリアクトルＬに蓄積される。
次に、スイッチング素子ＳＷ１のＩＧＢＴ１１０５がオフ（非導通）すると、スイッチング素子ＳＷ２のフライホイールダイオードＤ２に電流が流れ、リアクトルＬに蓄えられたエネルギーがコンデンサＣに送られる。
【０００９】
一方、降圧動作では、スイッチング素子ＳＷ２のＩＧＢＴ１１０６がオン（導通）するとＩＧＢＴ１１０６を介してリアクトルＬに電流Ｉが流れ、ＬＩ2／２のエネルギーがリアクトルＬに蓄積される。
次に、スイッチング素子ＳＷ２のＩＧＢＴ１１０６がオフ（非導通）すると、スイッチング素子ＳＷ１のフライホイールダイオードＤ１に電流が流れ、リアクトルＬに蓄えられたエネルギーが電源１１０１へ回生される。
【００１０】
ここで、スイッチング素子のオン時間（ＯＮ Ｄｕｔｙ）を変更することで、昇降圧の電圧を調整することが可能であり、概略の電圧値は以下の（１）式にて求めることができる。
ＶL／ＶH＝ＯＮ Ｄｕｔｙ（％） （１）
ただし、ＶLは電源電圧、ＶHは昇降圧後の電圧、ＯＮ Ｄｕｔｙはスイッチング素子ＳＷ１、ＳＷ２のスイッチング周期に対する導通期間の割合である。
【００１１】
ここで、実際には負荷の変動、電源電圧ＶLの変動などがあるので、昇降圧後の電圧ＶHを監視し、昇降圧後の電圧ＶHが目標値となるように、スイッチング素子ＳＷ１、ＳＷ２のオン時間（ＯＮ Ｄｕｔｙ）の制御が行われている。
また、車体筐体に接地される制御回路１１１１、１１１２側は低圧であり、スイッチング素子ＳＷ１、ＳＷ２に接続されるアーム側は高圧となる。このため、スイッチング素子ＳＷ１、ＳＷ２の破壊などの事故が発生しても、人体が危険に晒されることがないようにするために、アーム側とは、フォトカプラを用いて制御回路１１１１、１１１２と電気的に絶縁しながら信号の授受が行われる。
【００１２】
図１２は、従来の昇降圧コンバータ用インテリジェントパワーモジュールの概略構成を示すブロック図である。
図１２において、昇降圧コンバータ用インテリジェントパワーモジュールには、負荷へ流入する電流を通電および遮断するスイッチング素子ＳＷＵ、ＳＷＤおよびスイッチング素子ＳＷＵ、ＳＷＤの導通および非導通を指示する制御信号をそれぞれ生成する制御回路１が設けられている。ここで、制御回路１は、ＣＰＵ４または論理ＩＣ、あるいは論理ＩＣとＣＰＵが搭載されたシステムＬＳＩなどで構成することができる。
【００１３】
また、スイッチング素子ＳＷＵ、ＳＷＤはそれぞれ上アーム２用および下アーム３用として動作するように直列に接続されている。そして、スイッチング素子ＳＷＵには、ゲート信号ＳＵ４に従ってスイッチング動作を行うＩＧＢＴ６が設けられ、ＩＧＢＴ６に流れる電流と逆方向に電流を流すフライホイールダイオードＤＵ１がＩＧＢＴ６に並列に接続されている。また、ＩＧＢＴ６が形成されたチップには、チップの温度変化に起因するダイオードＤＵ２のＶＦ変化を測定原理として用いた温度センサ、および抵抗ＲＵ１、ＲＵ２を介してＩＧＢＴ６のエミッタ電流を分流して主回路電流を検出する電流センサが設けられている。
【００１４】
また、スイッチング素子ＳＷＤには、ゲート信号ＳＤ４に従ってスイッチング動作を行うＩＧＢＴ５が設けられ、ＩＧＢＴ５に流れる電流と逆方向に電流を流すフライホイールダイオードＤＤ１がＩＧＢＴ５に並列に接続されている。また、ＩＧＢＴ５が形成されたチップには、チップの温度変化に起因するダイオードＤＤ２のＶＦ変化を測定原理として用いた温度センサ、およびＩＧＢＴ５のエミッタ電流を抵抗ＲＤ１、ＲＤ２を介して分流して主回路電流を検出する電流センサが設けられている。
【００１５】
そして、上アーム２側には、温度センサからの過熱検知信号ＳＵ６および電流センサからの過電流検知信号ＳＵ５を監視しながら、ＩＧＢＴ６の制御端子を駆動するためのゲート信号ＳＵ４を生成する保護機能付きゲートドライバＩＣ８が設けられるとともに、ＩＧＢＴ６の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＵが設けられている。
また、下アーム３側には、温度センサからの過熱検知信号ＳＤ６および電流センサからの過電流検知信号ＳＤ５を監視しながら、ＩＧＢＴ５の制御端子を駆動するためのゲート信号ＳＤ４を生成する保護機能付きゲートドライバＩＣ７が設けられるとともに、ＩＧＢＴ５の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＤが設けられている。
【００１６】
また、車体筐体に接地される制御回路１側と、高圧となる上アーム２側および下アーム３側との間には、フォトカプラＦＵ１〜ＦＵ３、ＦＤ１〜ＦＤ３がそれぞれ介挿され、制御回路１では、フォトカプラＦＵ１〜ＦＵ３、ＦＤ１〜ＦＤ３を用いて上アーム２側および下アーム３側と電気的に絶縁しながら信号の授受が行われる。
すなわち、上アーム２側において、ＣＰＵ４から出力されたゲートドライブ用ＰＷＭ信号ＳＵ１は、フォトカプラＦＵ１を介して保護機能付きゲートドライバＩＣ８に入力される。また、保護機能付きゲートドライバＩＣ８から出力されたアラーム信号ＳＵ２は、フォトカプラＦＵ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＵから出力されたＩＧＢＴチップ温度ＰＷＭ信号ＳＵ３は、フォトカプラＦＵ３を介してＣＰＵ４に入力される。
【００１７】
一方、下アーム３側において、ＣＰＵ４から出力されたゲートドライブ用ＰＷＭ信号ＳＤ１は、フォトカプラＦＤ１を介して保護機能付きゲートドライバＩＣ７に入力される。また、保護機能付きゲートドライバＩＣ７から出力されたアラーム信号ＳＤ２は、フォトカプラＦＤ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＤから出力されたＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３は、フォトカプラＦＤ３を介してＣＰＵ４に入力される。
【００１８】
図１３は、フォトカプラの周辺回路の概略構成を示すブロック図である。
図１３において、フォトカプラ２００８には、順電流Ｉｆによって赤外光を放射する赤外発光ダイオード２００３、放射された赤外光を受光する受光ダイオード２００４および受光ダイオード２００４で発生した光電流をベース電流として電流増幅動作を行うバイポーラトランジスタ２００５が設けられている。そして、赤外発光ダイオード２００３のカソードは抵抗２００２を介して電界効果型トランジスタ２００１に接続され、バイポーラトランジスタ２００５のコレクタは、抵抗２００６を介して電源電圧Ｖｃｃ２に接続されるとともに、バイポーラトランジスタ２００５のコレクタを介して出力される出力信号ＶｏｕｔはＩＧＢＴドライブＩＣ２００７に入力される。
【００１９】
そして、電界効果型トランジスタ２００１のゲートに信号ＳＰが入力されると、順電流Ｉｆが赤外発光ダイオード２００３に流れ、赤外光が放射される。そして、赤外発光ダイオード２００３から放射された赤外光は、受光ダイオード２００４にて受光され、その赤外光に応じた光電流がバイポーラトランジスタ２００５のベースに流れる。そして、バイポーラトランジスタ２００５のベースに光電流が流れると、バイポーラトランジスタ２００５にコレクタ電流Ｉｃが流れ、片端を電源電圧Ｖｃｃ２に接続された抵抗２００６にコレクタ電流Ｉｃを流すことにより、抵抗２００６の他端電圧の変化が出力信号ＶｏｕｔとしてＩＧＢＴドライブＩＣ２００７に入力される。
【００２０】
ここで、フォトカプラ２００８単体の入出力特性は、電流変換効率（ＣＴＲ：Ｃｕｒｒｅｎｔ Ｔｒａｎｓｆｅｒ Ｒａｔｉｏ）、すなわちＩｃ／Ｉｆにて定義することができる。そして、フォトカプラ２００８を用いて回路設計を行う際には、（１）バイポーラトランジスタ２００５の電流増幅率ｈｆｅの温度特性、（２）赤外発光ダイオード２００３の発光効率の寿命劣化、（３）ＣＴＲのバラツキなどの点を考慮する必要がある。
【００２１】
図１４は、フォトカプラの電流変換効率の温度特性を示す図である。
図１４において、低温になるほど、フォトカプラ２００８の電流変換効率は低下し、この要因はバイポーラトランジスタ２００５の電流増幅率ｈｆｅの温度特性である。
図１５は、フォトカプラの電流変換効率の経時劣化特性を示す図である。
図１５において、フォトカプラ２００８のＣＴＲは、発光ダイオード２００３の順電流、環境温度、累積使用時間に依存して低下し、特に、フォトカプラ２００８の連続使用時間が１０００時間を越えると、ＣＴＲの低下が顕著に表れる。
【００２２】
図１６は、フォトカプラの電流変換効率のバラツキを示す図である。
図１６において、フォトカプラの電流変換効率はバラツキが大きく、この要因として、発光ダイオード２００３の発光効率やバイポーラトランジスタ２００５の電流増幅率ｈｆｅのバラツキが挙げられる。
そして、図１２の昇降圧コンバータ用インテリジェントパワーモジュールの絶縁伝送手段としてフォトカプラを用いた場合、上述した点を考慮しながら回路設計を行う必要があるが、車両や産業機器などの高温雰囲気で１０年以上に及ぶ連続使用を満足させるのは困難である。
一方、フォトカプラ以外の伝送信号の絶縁手段として絶縁トランスを用いる方法が挙げられる。そして、このような絶縁トランスとして、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）技術を利用して大幅に小型化されたマイクロトランスが数社より製品化されている。
【００２３】
図１７（ａ）は、従来の絶縁トランスの概略構成を示す断面図、図１７（ｂ）は、図１７（ａ）の絶縁トランスの概略構成を示す平面図である。
図１７において、半導体基板１１には引き出し配線層１２が埋め込まれるとともに、半導体基板１１上には１次コイルパターン１４が形成されている。そして、１次コイルパターン１４は引き出し部１３を介して引き出し配線層１２に接続されている。そして、１次コイルパターン１４上には平坦化膜１５が形成され、平坦化膜１５上には、２次コイルパターン１７が形成され、２次コイルパターン１７は保護膜１８にて覆われている。そして、保護膜１８には、２次コイルパターン１７の中心を露出させる開口部１９が形成され、開口部１９を介して２次コイルパターン１７の中心にボンディングワイヤを接続することにより、２次コイルパターン１７からの引き出しを行うことができる。
なお、例えば、１次コイルパターン１４および２次コイルパターン１７の巻線幅は５〜１０μｍ、厚みは４〜５μｍ、巻線の最外径は５００μｍとすることができる。
【００２４】
図１８および図１９は、従来の絶縁トランスの製造方法を示す断面図である。
図１８（ａ）において、Ａｓ、Ｐ、Ｂなどの不純物を半導体基板５１内に選択的に注入することにより、１次コイルパターン５５ａの中心からの引き出しを行うための引き出し拡散層５２を半導体基板５１に形成する。なお、半導体基板５１の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択することができる。
【００２５】
次に、図１８（ｂ）に示すように、引き出し拡散層５２が形成された半導体基板５１上にプラズマＣＶＤなどの方法にて絶縁層５３を形成する。なお、絶縁層５３の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。
次に、図１８（ｃ）に示すように、フォトリソグラフィー技術を用いることにより、１次コイルパターン５５ａの中心からの引き出し部分に対応して開口部５４ａが設けられたレジストパターン５４を絶縁層５３上に形成する。
次に、図１８（ｄ）に示すように、開口部５４ａが形成されたレジストパターン５４をマスクとして絶縁層５３をエッチングすることにより、１次コイルパターン５５ａの中心からの引き出し部分に対応した開口部５３ａを絶縁層５３に形成する。
次に、図１８（ｅ）に示すように、レジストパターン５４を薬品により絶縁層５３から剥離する。
【００２６】
次に、図１８（ｆ）に示すように、スパッタや蒸着などの方法により、導電膜５５を絶縁層５３上に形成する。なお、導電膜５５の材質としては、ＡｌやＣｕなどの金属を用いることができる。
次に、図１８（ｇ）に示すように、フォトリソグラフィー技術を用いることにより、１次コイルパターン５５ａに対応したレジストパターン５６を形成する。
次に、図１８（ｈ）に示すように、レジストパターン５６をマスクとして導電膜５５をエッチングすることにより、１次コイルパターン５５ａを絶縁層１５３上に形成する。
次に、図１８（ｉ）に示すように、レジストパターン５６を薬品により１次コイルパターン５５ａから剥離する。
【００２７】
次に、図１８（ｊ）に示すように、１次コイルパターン５５ａが形成された絶縁層５３上にプラズマＣＶＤなどの方法にて平坦化膜５７を形成する。なお、平坦化膜５７の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。
次に、図１８（ｋ）に示すように、斜めエッチングあるいはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）などの方法により、平坦化膜５７を平坦化し、平坦化層５７の表面の凹凸を除去する。
次に、図１８（ｌ）に示すように、フォトリソグラフィー技術を用いることにより、２次コイルパターン５５ａの外端の配線取出し部分に対応して開口部５８ａが設けられたレジストパターン５８を平坦化膜５７上に形成する。
【００２８】
次に、図１９（ａ）に示すように、開口部５８ａが設けられたレジストパターン５８をマスクとして平坦化膜５７をエッチングすることにより、２次コイルパターン５５ａの外端の配線取出し部分に対応した開口部５７ａを平坦化膜５７に形成する。
次に、図１９（ｂ）に示すように、レジストパターン５８を薬品により平坦化膜５７から剥離する。
次に、図１９（ｃ）に示すように、１次コイルパターン５５ａと２次コイルパターン５５ａとの分離層５９を平坦化膜５７上に形成する。なお、分離層５９の形成方法としては、ポリイミド層を平坦化膜５７上にスピンコートにて形成する方法などを用いることができる。あるいは、分離層５９の形成方法としては、スパッタにてシリコン酸化膜を平坦化膜５７上に成膜するようにしてもよい。
【００２９】
次に、図１９（ｄ）に示すように、スパッタや蒸着などの方法により、導電膜６０を分離層５９上に形成する。なお、導電膜６０の材質としては、ＡｌやＣｕなどの金属を用いることができる。
次に、図１９（ｅ）に示すように、フォトリソグラフィー技術を用いることにより、２次コイルパターン６０ａに対応したレジストパターン６１を形成する。
次に、図１９（ｆ）に示すように、レジストパターン６１をマスクとして導電膜６０をエッチングすることにより、２次コイルパターン６０ａを分離層５９上に形成する。
次に、図１９（ｇ）に示すように、レジストパターン６１を薬品により２次コイルパターン６０ａから剥離する。
【００３０】
次に、図１９（ｈ）に示すように、２次コイルパターン６０ａが形成された分離層５９上にプラズマＣＶＤなどの方法にて保護膜６２を形成する。なお、保護膜６２の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。そして、フォトリソグラフィー技術およびエッチング技術を用いて保護膜６２をパターニングすることにより、２次コイルパターン６０ａの端部および中央部を露出させる。
【００３１】
また、例えば、特許文献１には、第１の配線層及び第２の配線層から形成されたトランス素子において、鉛直上方向及び鉛直下方向の一方から第１の配線層及び第２の配線層の一方に投影した時に、投影された外形線が予め定められた基準面を基準として対称な形状を有し、かつ投影された外形線が第１の配線層及び第２の配線層の一方上で交差し合う部分については、第１の配線層及び第２の配線層を使って交差しないよう構成することで、トランス素子の専有面積を削減する方法が開示されている。
【００３２】
また、例えば、特許文献２には、水平方向に保護リングで囲まれた第１および第２のコイルが設けられた空芯トランスが開示されている。
また、例えば、特許文献３には、コイル導体をそれぞれ表面に設けた磁性体シートと、ガラス絶縁層をそれぞれ表面に設けた磁性体シート等で積層トランスを構成することで、積層トランスのコイル同士の結合量の低下を抑制しつつ、部品の高さ寸法を大きくしないでコイル間の絶縁耐圧を上げる方法が開示されている。
【特許文献１】特開２００５−５６８５号公報
【特許文献２】米国特許出願公開第２００５／２３０８３７号公報
【特許文献３】特開２００５−３１０９５９号公報
【発明の開示】
【発明が解決しようとする課題】
【００３３】
しかしながら、図１８および図１９の絶縁トランスの製造方法において、分離層５９としてポリイミド層をスピンコートにて形成する方法では、表面の平坦性を維持するために、分離層５９の膜厚は２０μｍ以下に制限される。
また、分離層５９としてシリコン酸化膜をスパッタにて形成する方法では、成膜時の熱応力による表面の不均一性や成膜レートを考慮して、分離層５９の膜厚は１０μｍ以下に制限される。
【００３４】
一方、車両や産業機器などの用途では、人体の静電気に相当する１５〜３０ｋＶのＥＳＤ耐量が要求され、図１９のようなマイクロトランスが１次側の回路および２次側の回路と組み合わせてＩＣとしてパッケージ化されると、この１５〜３０ｋＶの電圧が分離層５９に印加される。そして、膜厚が２０μｍのポリイミド層では８〜１１ｋＶ、膜厚が１０μｍのシリコン酸化膜では約７ｋＶで絶縁破壊されることから、１５〜３０ｋＶの電圧が分離層５９に印加されると、分離層５９が絶縁破壊されるという問題があった。
そこで、本発明の目的は、経時劣化を抑制した上で、信頼性および耐環境性を向上させつつ、外部磁束に起因するノイズとしての影響を軽減するとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うことが可能な絶縁トランスおよび電力変換装置を提供することである。
【課題を解決するための手段】
【００３５】
上述した課題を解決するために、請求項１記載の絶縁トランスによれば、互いに対向配置された１次巻線および２次巻線と、前記１次巻線と前記２次巻線とを互いに絶縁分離するガラス基板またはセラミック基板とを備えることを特徴とする。
これにより、１次巻線や２次巻線が形成される表面の平坦性や均一性を損なうことなく、絶縁トランスの１次巻線と２次巻線との間の間隔を数十μｍ以上確保することができる。このため、微細加工技術にて絶縁トランスを微細化することを可能としつつ、１５〜３０ｋＶのＥＳＤ耐量を確保することが可能となり、信頼性および耐環境性を向上させつつ、外部磁束に起因するノイズとしての影響を軽減するとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うことが可能となる。
【００３６】
また、請求項２記載の絶縁トランスによれば、前記１次巻線と前記２次巻線とは前記ガラス基板または前記セラミック基板を介して互いに積層されていることを特徴とする。
これにより、半導体プロセス技術によって１次巻線と２次巻線とを形成することができ、１次巻線と２次巻線との結合係数を高めつつ、外部磁束に起因するノイズとしての影響を軽減することが可能となる。
【００３７】
また、請求項３記載の絶縁トランスによれば、１次巻線と２次巻線のうちの一方が形成された半導体基板と、前記１次巻線と前記２次巻線のうちの他方が一方の面上に形成され、他方の面を介して前記半導体基板上に固着されたガラス基板またはセラミック基板とを備えることを特徴とする。
これにより、絶縁トランスの１次巻線と２次巻線との間の間隔を数十μｍ以上確保しつつ、絶縁トランスを半導体基板上に集積化することができ、１５〜３０ｋＶのＥＳＤ耐量を確保した上で、信号伝送回路の小型化を図ることができる。
【００３８】
また、請求項４記載の絶縁トランスによれば、前記半導体基板と、前記ガラス基板または前記セラミック基板とは接着フィルムを介して固着されていることを特徴とする。
これにより、絶縁トランスの１次巻線または２次巻線がガラス基板またはセラミック基板上に形成されている場合においても、絶縁トランスを半導体基板上に集積化することができる。
【００３９】
また、請求項５記載の絶縁トランスによれば、前記半導体基板と、前記ガラス基板または前記セラミック基板とは静電接合にて固着されていることを特徴とする。
これにより、絶縁トランスの１次巻線または２次巻線がガラス基板またはセラミック基板上に形成されている場合においても、絶縁トランスを半導体基板上に集積化することができる。
【００４０】
また、請求項６記載の絶縁トランスによれば、１次巻線と２次巻線のうちの一方が一方の面上に形成され、１次巻線と２次巻線のうちの他方が他方の面に形成されたガラス基板またはセラミック基板と、前記１次巻線の始端および終端または前記２次巻線の始端および終端の位置と合致する領域を有する配線パターンが形成され、前記１次巻線および前記２次巻線が形成されたガラス基板またはセラミック基板が固着された半導体基板とを備えることを特徴とする。
【００４１】
これにより、絶縁トランスの１次巻線と２次巻線との間の間隔を数十μｍ以上確保しつつ、半導体基板に形成された回路パターン上に絶縁トランスの１次巻線と２次巻線とを重ねて配置することができる。このため、絶縁トランスの１次巻線と２次巻線を半導体基板に形成するためのスペースを削減しつつ、絶縁トランスを半導体基板上に集積化することができ、１５〜３０ｋＶのＥＳＤ耐量を確保した上で、信号伝送回路の小型化を図ることができる。
【００４２】
また、請求項７記載の絶縁トランスによれば、前記絶縁トランスは微細加工技術によって形成されていることを特徴とする。
これにより、１次巻線および２次巻線の巻径を小さくすることが可能となるとともに、１次巻線と２次巻線との間隔を小さくすることができる。このため、１次巻線と２次巻線との結合係数を高めつつ、外部磁束が１次巻線および２次巻線に鎖交した場合においてもノイズとしての影響を低減することができ、Ｓ／Ｎ比を向上させることができる。
【００４３】
また、請求項８記載の絶縁トランスによれば、前記ガラス基板の材質は無アルカリ成分であることを特徴とする。
これにより、ガラス基板に高電圧が印加された場合においても、アルカリイオン成分がガラス基板内で移動するのを防止することができ、ガラス基板の絶縁性の劣化を抑制することができる。
【００４４】
また、請求項９記載の電力変換装置によれば、上アーム用および下アーム用としてそれぞれ作動するように互いに直列に接続され、負荷へ流入する電流を通電および遮断する１対のスイッチング素子と、前記スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路と、前記制御信号に基づいて前記スイッチング素子の制御端子を駆動する駆動回路と、前記制御回路と前記駆動回路とが絶縁されるように１次巻線と２次巻線とが互いに対向配置され、前記１次巻線と前記２次巻線とがガラス基板またはセラミック基板にて互いに絶縁分離された絶縁トランスとを備えることを特徴とする。
【００４５】
これにより、微細加工技術にて絶縁トランスを微細化することを可能としつつ、１５〜３０ｋＶのＥＳＤ耐量を確保することが可能となり、絶縁トランスの信頼性を確保した上で、外部磁束に起因するノイズとしての影響を軽減することが可能となるとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うために、フォトカプラを用いる必要がなくなり、経時劣化を抑制しつつ、耐環境性を向上さることが可能となる。
【発明の効果】
【００４６】
以上説明したように、本発明によれば、微細加工技術にて絶縁トランスを微細化することを可能としつつ、絶縁トランスの１次巻線と２次巻線との間の間隔を数十μｍ以上確保することができ、信頼性および耐環境性を向上させつつ、外部磁束に起因するノイズとしての影響を軽減するとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うことが可能となる。
【発明を実施するための最良の形態】
【００４７】
以下、本発明の実施形態に係る絶縁トランスについて図面を参照しながら説明する。
図１は、本発明の一実施形態に係るパワーエレクトロニクス機器が適用される昇降圧コンバータ用インテリジェントパワーモジュール（ＩＰＭ：Ｉｎｔｅｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）の概略構成を示すブロック図である。
図１において、昇降圧コンバータ用インテリジェントパワーモジュールには、負荷へ流入する電流を通電および遮断するスイッチング素子ＳＷＵ、ＳＷＤおよびスイッチング素子ＳＷＵ、ＳＷＤの導通および非導通を指示する制御信号をそれぞれ生成する制御回路１が設けられている。ここで、制御回路１は、ＣＰＵ４または論理ＩＣ、あるいは論理ＩＣとＣＰＵが搭載されたシステムＬＳＩなどで構成することができる。
【００４８】
また、スイッチング素子ＳＷＵ、ＳＷＤはそれぞれ上アーム２用および下アーム３用として動作するように直列に接続されている。そして、スイッチング素子ＳＷＵには、ゲート信号ＳＵ４に基づいてスイッチング動作を行うＩＧＢＴ６が設けられ、ＩＧＢＴ６に流れる電流と逆方向に電流を流すフライホイールダイオードＤＵ１がＩＧＢＴ６に並列に接続されている。また、ＩＧＢＴ６が形成されたチップには、チップの温度変化に起因するダイオードＤＵ２のＶＦ変化を測定原理として用いた温度センサ、および抵抗ＲＵ１、ＲＵ２を介してＩＧＢＴ６のエミッタ電流を分流して主回路電流を検出する電流センサが設けられている。
【００４９】
また、スイッチング素子ＳＷＤには、ゲート信号ＳＤ４に従ってスイッチング動作を行うＩＧＢＴ５が設けられ、ＩＧＢＴ５に流れる電流と逆方向に電流を流すフライホイールダイオードＤＤ１がＩＧＢＴ５に並列に接続されている。また、ＩＧＢＴ５が形成されたチップには、チップの温度変化に起因するダイオードＤＤ２のＶＦ変化を測定原理として用いた温度センサ、およびＩＧＢＴ５のエミッタ電流を抵抗ＲＤ１、ＲＤ２を介して分流して主回路電流を検出する電流センサが設けられている。
【００５０】
そして、上アーム２側には、温度センサからの過熱検知信号ＳＵ６および電流センサからの過電流検知信号ＳＵ５を監視しながら、ＩＧＢＴ６の制御端子を駆動するためのゲート信号ＳＵ４を生成する保護機能付きゲートドライバＩＣ８が設けられるとともに、ＩＧＢＴ６の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＵが設けられている。なお、保護機能付きゲートドライバＩＣ８には、スイッチング素子ＳＷＤ、ＳＷＵの状態信号を生成する自己診断回路を設けることができ、自己診断回路はスイッチング素子ＳＷＤ、ＳＷＵの状態信号を生成することができる。
【００５１】
また、下アーム３側には、温度センサからの過熱検知信号ＳＤ６および電流センサからの過電流検知信号ＳＤ５を監視しながら、ＩＧＢＴ５の制御端子を駆動するためのゲート信号ＳＤ４を生成する保護機能付きゲートドライバＩＣ７が設けられるとともに、ＩＧＢＴ５の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＤが設けられている。
また、車体筐体に接地される制御回路１側と、高圧となる上アーム２側および下アーム３側との間には、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３がそれぞれ介挿され、制御回路１では、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３を用いて上アーム２側および下アーム３側と電気的に絶縁しながら信号の授受が行われる。
【００５２】
すなわち、上アーム２側において、ＣＰＵ４から出力されたゲートドライブ用ＰＷＭ信号ＳＵ１は、空芯型絶縁トランスＴＵ１を介して保護機能付きゲートドライバＩＣ８に入力される。また、保護機能付きゲートドライバＩＣ８から出力されたアラーム信号ＳＵ２は、空芯型絶縁トランスＴＵ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＵから出力されたＩＧＢＴチップ温度ＰＷＭ信号ＳＵ３は、空芯型絶縁トランスＴＵ３を介してＣＰＵ４に入力される。
【００５３】
一方、下アーム３側において、ＣＰＵ４から出力されたゲートドライブ用ＰＷＭ信号ＳＤ１は、空芯型絶縁トランスＴＤ１を介して保護機能付きゲートドライバＩＣ７に入力される。また、保護機能付きゲートドライバＩＣ７から出力されたアラーム信号ＳＤ２は、空芯型絶縁トランスＴＤ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＤから出力されたＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３は、空芯型絶縁トランスＴＤ３を介してＣＰＵ４に入力される。
【００５４】
ここで、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３には、送信側の１次巻線および受信側の２次巻線がそれぞれ設けられている。そして、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とは互いに対向配置されるように構成されている。例えば、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とは絶縁層を介して互いに積層することができ、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３は、半導体プロセス技術などの微細加工技術によって形成することができる。
【００５５】
また、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とを絶縁分離する絶縁層としては、ガラス基板またはセラミック基板を用いることができる。ここで、ガラス基板またはセラミック基板の厚みは、１５〜３０ｋＶのＥＳＤ耐量を確保できるように設定することができ、例えば、数十μｍ〜数百μｍ程度に設定することができる。なお、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とを絶縁分離する絶縁層としてはガラス基板を用いた場合、ガラス基板の材質は無アルカリ成分であることが好ましい。空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とを絶縁分離するセラミック基板としては、例えば、アルミナ、ジルコニア、窒化アルミニウムなどを用いることができる。
【００５６】
そして、ＣＰＵ４は、ＩＧＢＴ５、６の導通または非導通をそれぞれ指示するゲートドライブ用ＰＷＭ信号ＳＤ１、ＳＵ１を生成し、このゲートドライブ用ＰＷＭ信号ＳＤ１、ＳＵ１を空芯型絶縁トランスＴＤ１、ＴＵ１をそれぞれ介して保護機能付きゲートドライバＩＣ７、８にそれぞれ絶縁伝送する。そして、保護機能付きゲートドライバＩＣ７、８は、ゲートドライブ用ＰＷＭ信号ＳＤ１、ＳＵ１にそれぞれ基づいてゲート信号ＳＤ４、ＳＵ４を生成し、ＩＧＢＴ５、６の制御端子を駆動することにより、ＩＧＢＴ５、６をスイッチング動作させる。
【００５７】
ここで、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６が保護機能付きゲートドライバＩＣ７、８にそれぞれ入力されるとともに、電流センサから出力された過電流検知信号ＳＤ５、ＳＵ５が保護機能付きゲートドライバＩＣ７、８にそれぞれ入力される。そして、保護機能付きゲートドライバＩＣ７、８は、ＩＧＢＴ５、６が破壊しない閾値を超過した場合には、空芯型絶縁トランスＴＤ２、ＴＵ２をそれぞれ介してＣＰＵ４にアラーム信号ＳＤ２、ＳＵ２を伝送する。そして、ＣＰＵ４は、保護機能付きゲートドライバＩＣ７、８からアラーム信号ＳＤ２、ＳＵ２をそれぞれ受け取ると、ゲートドライブ用ＰＷＭ信号ＳＤ１、ＳＵ１の生成をそれぞれ停止することにより、ＩＧＢＴ５、６に流れる電流を遮断する。
【００５８】
なお、保護機能付きゲートドライバＩＣ７、８は、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６および電流センサから出力された過電流検知信号ＳＤ５、ＳＵ５に基づいて、ＩＧＢＴが破壊しない閾値を下回ったと判断した場合、一定の時間が経過した後にアラーム信号ＳＤ２、ＳＵ２を解除する。
さらに、細かい監視を行う場合には、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６がアナログＰＷＭ変換器ＣＤ、ＣＵにそれぞれ入力される。そして、アナログＰＷＭ変換器ＣＤ、ＣＵは、過熱検知信号ＳＤ６、ＳＵ６のアナログ値をデジタル信号にそれぞれ変換することにより、ＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３、ＳＵ３をそれぞれ生成し、空芯型絶縁トランスＴＤ３、ＴＵ３をそれぞれ介してＣＰＵ４にＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３、ＳＵ３を伝送する。そして、ＣＰＵ４は、ＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３、ＳＵ３からＩＧＢＴ５、６のチップ温度をそれぞれ算出し、予め設けられた数段階の閾値に応じて、ＩＧＢＴ５、６のスイッチング周波数の段階的な低下を行ったり、スイッチング停止を行ったりすることができる。
【００５９】
ここで、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とが互いに対向配置されるように微細加工技術によって形成することにより、１次巻線と２次巻線の巻径を小さくすることが可能となるとともに、１次巻線と２次巻線との間隔を小さくすることができる。このため、１次巻線と２次巻線との結合係数を高めつつ、１次巻線および２次巻線に磁束が鎖交する面積を小さくすることができ、外部磁束に起因するノイズとしての影響を軽減することが可能となるとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うために、フォトカプラを用いる必要がなくなり、経時劣化を抑制しつつ、耐環境性を向上さることが可能となる。
【００６０】
また、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とを絶縁分離する絶縁層としては、ガラス基板またはセラミック基板を用いることで、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線や２次巻線が形成される表面の平坦性や均一性を損なうことなく、その１次巻線と２次巻線との間の間隔を数十μｍ以上確保することができる。このため、微細加工技術にて空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３を微細化することを可能としつつ、１５〜３０ｋＶのＥＳＤ耐量を確保することが可能となり、信頼性および耐環境性を向上させつつ、外部磁束に起因するノイズとしての影響を軽減するとともに、制御回路１と上アーム２および下アーム３とを電気的に絶縁しながら信号の授受を行うことが可能となる。
【００６１】
図２は、本発明の第１実施形態に係る絶縁トランスの概略構成を示す断面図である。
図２において、半導体基板１１には引き出し配線層１２が埋め込まれるとともに、半導体基板１１上には、絶縁層１３を介して２次コイルパターン１４および配線パターン１４´が形成されている。なお、半導体基板１１には、図１の保護機能付きゲートドライバＩＣ７、８、アナログＰＷＭ変換器ＣＵ、ＣＤなどの集積回路またはスイッチング素子ＳＷＵ、ＳＷＤなどを形成するようにしてもよい。また、半導体基板１１の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択することができる。そして、２次コイルパターン１４の中心部に配置された端部は引き出し配線層１２を介して配線パターン１４´に接続されている。そして、２次コイルパターン１４上には２次側保護膜１５が形成されている。
【００６２】
一方、ガラス基板１７上の一方の面には、１次コイルパターン１８が形成され、１次コイルパターン１８は保護膜１９にて覆われている。そして、保護膜１９には、１次コイルパターン１８の始端および終端を露出させる開口部が形成され、開口部を介して１次コイルパターン１８の始端および終端にボンディングワイヤを接続することにより、１次コイルパターン１８からの引き出しを行うことができる。
【００６３】
なお、例えば、２次コイルパターン１４および１次コイルパターン１８の巻線幅は５〜１０μｍ、厚みは４〜５μｍ、巻線の最外径は５００μｍとすることができる。
そして、１次コイルパターン１８が一方の面に形成されたガラス基板１７は、ガラス基板１７の他方の面を介して粘着層１６にて半導体基板１１上に固着されている。なお、粘着層１６としては、エポキシ樹脂などの接着フィルムを用いることができる。
【００６４】
これにより、２次コイルパターン１４や１次コイルパターン１８が形成される表面の平坦性や均一性を損なうことなく、２次コイルパターン１４や１次コイルパターン１８との間の間隔を数十μｍ以上確保することが可能となるとともに、半導体プロセス技術によって２次コイルパターン１４と１次コイルパターン１８とを形成することが可能となる。このため、２次コイルパターン１４や１次コイルパターン１８との間隔を数十μｍ以上確保しつつ、絶縁トランスを半導体基板１１上に集積化することができ、１５〜３０ｋＶのＥＳＤ耐量を確保した上で、信号伝送回路の小型化を図ることができる。
なお、上述した実施形態では、２次コイルパターン１４を半導体基板１１に形成し、１次コイルパターン１８をガラス基板１７に形成する方法について説明したが、２次コイルパターン１４をガラス基板１７に形成し、１次コイルパターン１８を半導体基板１１に形成するようにしてもよい。
【００６５】
図３および図４は、図２の絶縁トランスの製造方法を示す断面図である。
図３（ａ）において、Ａｓ、Ｐ、Ｂなどの不純物を半導体基板１１内に選択的に注入することにより、２次コイルパターン１４の中心からの引き出しを行うための引き出し配線層１２を半導体基板１１に形成する。
次に、図３（ｂ）に示すように、引き出し配線層１２が形成された半導体基板１１上にプラズマＣＶＤなどの方法にて絶縁層１３を形成する。なお、絶縁層１３の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。
【００６６】
次に、図３（ｃ）に示すように、フォトリソグラフィー技術を用いることにより、２次コイルパターン１４の中心からの引き出し部分および配線パターン１４´との接続部分に対応して開口部Ｈ１が設けられたレジストパターンＲ１を絶縁層１３上に形成する。
次に、図３（ｄ）に示すように、開口部Ｈ１が形成されたレジストパターンＲ１をマスクとして絶縁層１３をエッチングすることにより、２次コイルパターン１４の中心からの引き出し部分および配線パターン１４´との接続部分に対応した開口部１３ａを絶縁層１３に形成する。
次に、図３（ｅ）に示すように、レジストパターンＲ１を薬品により絶縁層１３から剥離する。
【００６７】
次に、図３（ｆ）に示すように、スパッタや蒸着などの方法により、導電膜１４ａを絶縁層１３上に形成する。なお、導電膜１４ａの材質としては、ＡｌやＣｕなどの金属を用いることができる。
次に、図３（ｇ）に示すように、フォトリソグラフィー技術を用いることにより、２次コイルパターン１４に対応したレジストパターンＲ２を導電膜１４ａ上に形成する。
次に、図３（ｈ）に示すように、レジストパターンＲ２をマスクとして導電膜１４ａをエッチングすることにより、２次コイルパターン１４を絶縁層１３上に形成する。
次に、図３（ｉ）に示すように、レジストパターンＲ２を薬品により２次コイルパターン１４から剥離する。
【００６８】
次に、図３（ｊ）に示すように、２次コイルパターン１４が形成された絶縁層１３上にプラズマＣＶＤなどの方法にて保護膜１５を形成する。なお、保護膜１５の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。そして、フォトリソグラフィー技術およびエッチング技術を用いることにより、２次コイルパターン１４の始端および終端の引き出し部分に対応した開口部を保護膜１５に形成する。
【００６９】
一方、図４（ａ）において、スパッタや蒸着などの方法により、導電膜１８ａをガラス基板１７上に形成する。なお、導電膜１８ａの材質としては、ＡｌやＣｕなどの金属を用いることができる。
次に、図４（ｂ）に示すように、フォトリソグラフィー技術を用いることにより、１次コイルパターン１８に対応したレジストパターンＲ３を導電膜１８ａ上に形成する。
次に、図４（ｃ）に示すように、レジストパターンＲ３をマスクとして導電膜１８ａをエッチングすることにより、１次コイルパターン１８をガラス基板１７上に形成する。
次に、図４（ｄ）に示すように、レジストパターンＲ３を薬品により１次コイルパターン１８から剥離する。
【００７０】
次に、図４（ｅ）に示すように、１次コイルパターン１８が形成されたガラス基板１７上にプラズマＣＶＤなどの方法にて保護膜１９を形成する。なお、保護膜１９の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。そして、フォトリソグラフィー技術およびエッチング技術を用いることにより、１次コイルパターン１８の始端および終端の引き出し部分に対応した開口部を保護膜１９に形成する。
【００７１】
次に、図４（ｆ）に示すように、１次コイルパターン１８が一方の面に形成されたガラス基板１７の他方の面に接着テープ１６を貼り付けた後、ガラス基板１７をチップ化する。
次に、図４（ｇ）に示すように、２次コイルパターン１４と１次コイルパターン１８とが対向配置されるようにして、１次コイルパターン１８が一方の面に形成されたガラス基板１７を半導体基板１１上に接着テープ１６にて固着する。
【００７２】
図５は、本発明の第２実施形態に係る絶縁トランスの概略構成を示す断面図である。
図５において、半導体基板２１には凹部３０が形成されている。そして、この凹部３０内に配置されるようにして、半導体基板２１には引き出し配線層２２が埋め込まれるとともに、半導体基板２１上には、絶縁層２３を介して２次コイルパターン２４および配線パターン２４´が形成されている。なお、半導体基板２１には、図１の保護機能付きゲートドライバＩＣ７、８、アナログＰＷＭ変換器ＣＵ、ＣＤなどの集積回路またはスイッチング素子ＳＷＵ、ＳＷＤなどを形成するようにしてもよい。そして、２次コイルパターン２４の中心部に配置された端部は引き出し配線層２２を介して配線パターン２４´に接続されている。そして、２次コイルパターン２４上には２次側保護膜２５が形成されている。
【００７３】
一方、ガラス基板２７上の一方の面には、１次コイルパターン２８が形成され、１次コイルパターン２８は保護膜２９にて覆われている。そして、保護膜２９には、１次コイルパターン２８の始端および終端を露出させる開口部が形成され、開口部を介して１次コイルパターン２８の始端および終端にボンディングワイヤを接続することにより、１次コイルパターン２８からの引き出しを行うことができる。
【００７４】
そして、１次コイルパターン２８が一方の面に形成されたガラス基板２７は、ガラス基板２７の他方の面を介して半導体基板２１の接合面３１に静電接合にて固着されている。
なお、上述した実施形態では、２次コイルパターン２４を半導体基板２１に形成し、１次コイルパターン２８をガラス基板２７に形成する方法について説明したが、２次コイルパターン２４をガラス基板２７に形成し、１次コイルパターン２８を半導体基板２１に形成するようにしてもよい。
【００７５】
図６および図７は、図５の絶縁トランスの製造方法を示す断面図である。
図６（ａ）において、フォトリソグラフィー技術を用いることにより、２次コイルパターン２４を配置するための凹部３０に対応した開口部Ｈ１１が設けられたレジストパターンＲ１１を半導体基板２１上に形成する。
次に、図６（ｂ）に示すように、開口部Ｈ１１が形成されたレジストパターンＲ１１をマスクとして半導体基板２１をエッチングすることにより、２次コイルパターン２４を配置するための凹部３０を半導体基板２１に形成する。
【００７６】
次に、図６（ｃ）に示すように、フォトリソグラフィー技術を用いることにより、引き出し配線層１２に対応した開口部Ｈ１２が設けられたレジストパターンＲ１２を凹部３０に形成する。
次に、図６（ｄ）に示すように、開口部Ｈ１２が設けられたレジストパターンＲ１２をマスクとして、Ａｓ、Ｐ、Ｂなどの不純物を半導体基板２１内に選択的に注入することにより、２次コイルパターン２４の中心からの引き出しを行うための引き出し配線層２２を半導体基板２１に形成する。
次に、図６（ｅ）に示すように、レジストパターンＲ１１、Ｒ１２を薬品により半導体基板２１から剥離する。
【００７７】
次に、図６（ｆ）に示すように、引き出し配線層２２が形成された半導体基板２１上にプラズマＣＶＤなどの方法にて絶縁層２３を形成する。なお、絶縁層２３の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。
次に、図６（ｇ）に示すように、フォトリソグラフィー技術を用いることにより、２次コイルパターン２４の中心からの引き出し部分および配線パターン２４´との接続部分に対応して開口部Ｈ１３が設けられたレジストパターンＲ１２を絶縁層２３上に形成する。
【００７８】
次に、図６（ｈ）に示すように、開口部Ｈ１３が形成されたレジストパターンＲ１３をマスクとして絶縁層２３をエッチングすることにより、２次コイルパターン２４の中心からの引き出し部分および配線パターン２４´との接続部分に対応した開口部２３ａを絶縁層２３に形成する。
次に、図６（ｉ）に示すように、レジストパターンＲ１３を薬品により絶縁層２３から剥離する。
次に、図６（ｊ）に示すように、スパッタや蒸着などの方法により、導電膜２４ａを絶縁層２３上に形成する。なお、導電膜２４ａの材質としては、ＡｌやＣｕなどの金属を用いることができる。
【００７９】
次に、図６（ｋ）に示すように、フォトリソグラフィー技術を用いることにより、２次コイルパターン２４に対応したレジストパターンＲ１４を導電膜２４ａ上に形成する。
次に、図６（ｌ）に示すように、レジストパターンＲ１４をマスクとして導電膜２４ａをエッチングすることにより、２次コイルパターン２４を絶縁層２３上に形成する。
次に、図６（ｍ）に示すように、レジストパターンＲ１４を薬品により２次コイルパターン２４から剥離する。
【００８０】
次に、図６（ｎ）に示すように、２次コイルパターン２４が形成された絶縁層２３上にプラズマＣＶＤなどの方法にて保護膜２５を形成する。そして、ＣＭＰなどの方法にて保護膜２５を平坦化することにより、保護膜２５が凹部３０内に埋め込まれるようにして、凹部３０外の半導体基板２１の表面を露出させる。なお、保護膜２５の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。そして、フォトリソグラフィー技術およびエッチング技術を用いることにより、２次コイルパターン２４の始端および終端の引き出し部分に対応した開口部を保護膜２５に形成する。
【００８１】
一方、図７（ａ）において、スパッタや蒸着などの方法により、導電膜２８ａをガラス基板２７上に形成する。なお、導電膜２８ａの材質としては、ＡｌやＣｕなどの金属を用いることができる。
次に、図７（ｂ）に示すように、フォトリソグラフィー技術を用いることにより、１次コイルパターン２８に対応したレジストパターンＲ１５を導電膜２８ａ上に形成する。
次に、図７（ｃ）に示すように、レジストパターンＲ１５をマスクとして導電膜２８ａをエッチングすることにより、１次コイルパターン２８をガラス基板２７上に形成する。
次に、図７（ｄ）に示すように、レジストパターンＲ１５を薬品により１次コイルパターン２８から剥離する。
【００８２】
次に、図７（ｅ）に示すように、１次コイルパターン２８が形成されたガラス基板２７上にプラズマＣＶＤなどの方法にて保護膜２９を形成する。なお、保護膜２９の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。そして、フォトリソグラフィー技術およびエッチング技術を用いることにより、１次コイルパターン２８の始端および終端の引き出し部分に対応した開口部を保護膜２９に形成する。
【００８３】
次に、図７（ｆ）に示すように、２次コイルパターン２４と１次コイルパターン２８とが対向配置されるようにして、１次コイルパターン２８が一方の面に形成されたガラス基板２７を半導体基板２１上に静電接合にて固着する。なお、ガラス基板２７を半導体基板２１上に静電接合にて固着する場合、ガラス基板２７と半導体基板２１とを約４００℃に加熱しながら、ガラス基板２７および半導体基板２１を静電接合用電極で挟み込み、ガラス基板２７側に数百ボルトの負電圧を印加することができる。
【００８４】
図８は、本発明の第３実施形態に係る絶縁トランスの概略構成を示す断面図である。
図８において、半導体基板４１には配線パターン４３が形成されている。そして、配線パターン４３上には、２次コイルパターン４５との接続領域が露出されるようにして、絶縁層４２が形成されている。なお、半導体基板４１には、図１の保護機能付きゲートドライバＩＣ７、８、アナログＰＷＭ変換器ＣＵ、ＣＤなどの集積回路またはスイッチング素子ＳＷＵ、ＳＷＤなどを形成するようにしてもよい。
【００８５】
一方、ガラス基板４７上の一方の面には、１次コイルパターン４８が形成され、１次コイルパターン４８は保護膜４９にて覆われている。そして、保護膜４９には、１次コイルパターン４８の始端および終端を露出させる開口部が形成され、開口部を介して１次コイルパターン４８の始端および終端にボンディングワイヤを接続することにより、１次コイルパターン４８からの引き出しを行うことができる。
【００８６】
また、ガラス基板４７上の他方の面には、２次コイルパターン４５が形成され、１次コイルパターン４８は保護膜４４にて覆われている。そして、保護膜４４には、２次コイルパターン４５の始端および終端を露出させる開口部が形成されている。
そして、突出電極４６を介して２次コイルパターン４５の始端および終端を配線パターン４３に接続することにより、１次コイルパターン４８および２次コイルパターン４５が形成されたガラス基板４７が半導体基板４１上に固着されている。
【００８７】
なお、突出電極４６としては、例えば、半田ボールや鉛フリーボールの他、Ａｕバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプなどを用いることができる。また、ガラス基板４７と半導体基板４１との間の隙間には封止樹脂を注入するようにしてもよい。また、例えば、半導体基板４１上にガラス基板４７をフリップチップ実装する場合、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）、ＮＣＦ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合、ＮＣＰ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合などの圧接接合を用いるようにしてもよく、半田接合や合金接合などの金属接合を用いるようにしてもよい。
【００８８】
これにより、絶縁トランスの２次コイルパターン４５と１次コイルパターン４８との間の間隔を数十μｍ以上確保しつつ、半導体基板４１に形成された回路パターン上に絶縁トランスの２次コイルパターン４５と１次コイルパターン４８とを重ねて配置することができる。このため、絶縁トランスの２次コイルパターン４５と１次コイルパターン４８を半導体基板４１に形成するためのスペースを削減しつつ、絶縁トランスを半導体基板４１上に集積化することができ、１５〜３０ｋＶのＥＳＤ耐量を確保した上で、信号伝送回路の小型化を図ることができる。
【図面の簡単な説明】
【００８９】
【図１】本発明の一実施形態に係る絶縁トランスが適用される昇降圧コンバータ用インテリジェントパワーモジュールの概略構成を示すブロック図である。
【図２】本発明の第１実施形態に係る絶縁トランスの概略構成を示す断面図である。
【図３】図２の絶縁トランスの製造方法を示す断面図である。
【図４】図２の絶縁トランスの製造方法を示す断面図である。
【図５】本発明の第２実施形態に係る絶縁トランスの概略構成を示す断面図である。
【図６】図５の絶縁トランスの製造方法を示す断面図である。
【図７】図５の絶縁トランスの製造方法を示す断面図である。
【図８】本発明の第３実施形態に係る絶縁トランスの概略構成を示す断面図である。
【図９】従来の昇降圧コンバータを用いた車両駆動システムの概略構成を示すブロック図である。
【図１０】図９の昇降圧コンバータの概略構成を示すブロック図である。
【図１１】昇圧動作時に図１０のリアクトルに流れる電流の波形を示す図である。
【図１２】従来の昇降圧コンバータ用インテリジェントパワーモジュールの概略構成を示すブロック図である。
【図１３】フォトカプラの周辺回路の概略構成を示すブロック図である。
【図１４】フォトカプラの電流変換効率の温度特性を示す図である。
【図１５】フォトカプラの電流変換効率の経時劣化特性を示す図である。
【図１６】フォトカプラの電流変換効率のバラツキを示す図である。
【図１７】図１７（ａ）は、従来の絶縁トランスの概略構成を示す断面図、図１７（ｂ）は、図１７（ａ）の絶縁トランスの概略構成を示す平面図である。
【図１８】従来の絶縁トランスの製造方法を示す断面図である。
【図１９】従来の絶縁トランスの製造方法を示す断面図である。
【符号の説明】
【００９０】
１ 制御回路
２ 上アーム
３ 下アーム
４ ＣＰＵ
５、６ ＩＧＢＴ
７、８ 保護機能付きゲートドライバＩＣ
ＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３ 絶縁トランス
ＤＵ１、ＤＵ２、ＤＤ１、ＤＤ２ ダイオード
ＲＵ１、ＲＵ２、ＲＤ１、ＲＤ２ 抵抗
ＣＵ、ＣＤ アナログＰＷＭ変換器
１１、２１、４１ 半導体基板
１２、２２ 引き出し配線層
１３、２３、４２、４４、４９ 絶縁層
１４、２４、４５ ２次コイルパターン
１５、２５ ２次側保護膜
１６ 粘着層
１７、２７、４７ ガラス基板
１８、２８、４８ １次コイルパターン
１９、２９ ２次側保護膜
Ｒ１〜Ｒ３、Ｒ１１〜Ｒ１５ レジストパターン
Ｈ１、１３ａ、Ｈ１１〜Ｈ１３、２３ａ 開口部
１４ａ、１８ａ、２４ａ、２８ａ 導電膜
３０ 凹部
３１ 接合面
１４´、２４´、４３ 配線パターン
４６ 突出電極
【特許請求の範囲】
【請求項１】
互いに対向配置された１次巻線および２次巻線と、
前記１次巻線と前記２次巻線とを互いに絶縁分離するガラス基板またはセラミック基板とを備えることを特徴とする絶縁トランス。
【請求項２】
前記１次巻線と前記２次巻線とは前記ガラス基板または前記セラミック基板を介して互いに積層されていることを特徴とする請求項１記載の絶縁トランス。
【請求項３】
１次巻線と２次巻線のうちの一方が形成された半導体基板と、
前記１次巻線と前記２次巻線のうちの他方が一方の面上に形成され、他方の面を介して前記半導体基板上に固着されたガラス基板またはセラミック基板とを備えることを特徴とする絶縁トランス。
【請求項４】
前記半導体基板と、前記ガラス基板または前記セラミック基板とは接着フィルムを介して固着されていることを特徴とする請求項３記載の絶縁トランス。
【請求項５】
前記半導体基板と、前記ガラス基板または前記セラミック基板とは静電接合にて固着されていることを特徴とする請求項３記載の絶縁トランス。
【請求項６】
１次巻線と２次巻線のうちの一方が一方の面上に形成され、１次巻線と２次巻線のうちの他方が他方の面に形成されたガラス基板またはセラミック基板と、
前記１次巻線の始端および終端または前記２次巻線の始端および終端の位置と合致する領域を有する配線パターンが形成され、前記１次巻線および前記２次巻線が形成されたガラス基板またはセラミック基板が固着された半導体基板とを備えることを特徴とする絶縁トランス。
【請求項７】
前記絶縁トランスは微細加工技術によって形成されていることを特徴とする請求項１から６のいずれか１項記載の絶縁トランス。
【請求項８】
前記ガラス基板の材質は無アルカリ成分であることを特徴とする請求項１から７のいずれか１項記載の絶縁トランス。
【請求項９】
上アーム用および下アーム用としてそれぞれ作動するように互いに直列に接続され、負荷へ流入する電流を通電および遮断する１対のスイッチング素子と、
前記スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路と、
前記制御信号に基づいて前記スイッチング素子の制御端子を駆動する駆動回路と、
前記制御回路と前記駆動回路とが絶縁されるように１次巻線と２次巻線とが互いに対向配置され、前記１次巻線と前記２次巻線とがガラス基板またはセラミック基板にて互いに絶縁分離された絶縁トランスとを備えることを特徴とする電力変換装置。
【請求項１】
互いに対向配置された１次巻線および２次巻線と、
前記１次巻線と前記２次巻線とを互いに絶縁分離するガラス基板またはセラミック基板とを備えることを特徴とする絶縁トランス。
【請求項２】
前記１次巻線と前記２次巻線とは前記ガラス基板または前記セラミック基板を介して互いに積層されていることを特徴とする請求項１記載の絶縁トランス。
【請求項３】
１次巻線と２次巻線のうちの一方が形成された半導体基板と、
前記１次巻線と前記２次巻線のうちの他方が一方の面上に形成され、他方の面を介して前記半導体基板上に固着されたガラス基板またはセラミック基板とを備えることを特徴とする絶縁トランス。
【請求項４】
前記半導体基板と、前記ガラス基板または前記セラミック基板とは接着フィルムを介して固着されていることを特徴とする請求項３記載の絶縁トランス。
【請求項５】
前記半導体基板と、前記ガラス基板または前記セラミック基板とは静電接合にて固着されていることを特徴とする請求項３記載の絶縁トランス。
【請求項６】
１次巻線と２次巻線のうちの一方が一方の面上に形成され、１次巻線と２次巻線のうちの他方が他方の面に形成されたガラス基板またはセラミック基板と、
前記１次巻線の始端および終端または前記２次巻線の始端および終端の位置と合致する領域を有する配線パターンが形成され、前記１次巻線および前記２次巻線が形成されたガラス基板またはセラミック基板が固着された半導体基板とを備えることを特徴とする絶縁トランス。
【請求項７】
前記絶縁トランスは微細加工技術によって形成されていることを特徴とする請求項１から６のいずれか１項記載の絶縁トランス。
【請求項８】
前記ガラス基板の材質は無アルカリ成分であることを特徴とする請求項１から７のいずれか１項記載の絶縁トランス。
【請求項９】
上アーム用および下アーム用としてそれぞれ作動するように互いに直列に接続され、負荷へ流入する電流を通電および遮断する１対のスイッチング素子と、
前記スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路と、
前記制御信号に基づいて前記スイッチング素子の制御端子を駆動する駆動回路と、
前記制御回路と前記駆動回路とが絶縁されるように１次巻線と２次巻線とが互いに対向配置され、前記１次巻線と前記２次巻線とがガラス基板またはセラミック基板にて互いに絶縁分離された絶縁トランスとを備えることを特徴とする電力変換装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２００８−２７０４９０（Ｐ２００８−２７０４９０Ａ）
【公開日】平成２０年１１月６日（２００８．１１．６）
【国際特許分類】
【出願番号】特願２００７−１１０８１０（Ｐ２００７−１１０８１０）
【出願日】平成１９年４月１９日（２００７．４．１９）
【出願人】（５０３３６１２４８）富士電機デバイステクノロジー株式会社 (1,023)
【Ｆターム（参考）】
【公開日】平成２０年１１月６日（２００８．１１．６）
【国際特許分類】
【出願日】平成１９年４月１９日（２００７．４．１９）
【出願人】（５０３３６１２４８）富士電機デバイステクノロジー株式会社 (1,023)
【Ｆターム（参考）】
[ Back to top ]