膨張制約されたダイスタック
半導体ダイを取り付けるための構造及び技法が開示される。一実施態様において、本発明は、相互接続コンポーネントを通じて接続されたプリント配線板アセンブリのスタックを含む。プリント配線板アセンブリのうちの少なくとも1つは、炭素を含む制約層を有するインターポーザ基板を含む。
【発明の詳細な説明】
【技術分野】
【0001】
以下の発明は、一般的に言ってプリント配線板上へのコンポーネントの取り付けに関するものであり、より特定して言うとプリント配線板上にコンポーネントを取り付けるためのダイスタックの使用に関するものである。
【背景技術】
【0002】
プリント配線板は、様々な電子装置間に電気接続を確立するためにしばしば使用される。プリント配線板は、剛性でも可撓性でもよく、単一の機能層を含むことも複数の機能層を含むこともできる。電気装置を接続する回路の経路長さは、装置の動作に影響を与える可能性がある。経路が長ければそれだけ付加的なインダクタンスを誘導する可能性があり、付加的な干渉を引き起こす可能性もある。コンポーネント間で信号が通らなければならない経路の長さを小さくすればインダクタンス及び信号干渉を小さくすることができる。
【0003】
コンポーネント間における信号経路の長さを小さくするための1つの方法は、薄小アウトラインパッケージ(Thin Small Outline Package−TSOP)スタックとしてコンポーネントを取り付けることである。TSOPスタックは、TSOPコンポーネントを上下に取り付けることによって作られる。TSOPスタック法は、高密度記憶モジュールを含めて多様な製品にこれまで使用されており、一般に333MHzより小さいスイッチング速度を有するアプリケーションに使用されている。
【0004】
もう1つの方法は、ボールグリットアレイ・スタック法すなわちBGAスタック法の使用である。BGAスタック法は複数のBGAコンポーネントの使用を含み、これらのコンポーネントは上下に積み重ねられる。BGAスタック法も、高密度記憶モジュールを含めて多様なアプリケーションに使用されており、一般に、800MHzより小さいスイッチング速度を含むアプリケーションに使用される。
【発明の開示】
【0005】
ダイスタック法は、プリント配線板上にコンポーネントを取り付けるための技法であり、コンポーネントの密度を増すことができるようにする。コンポーネントの密度を増大すると、コンポーネント間の回路の経路長さを減少することによってより高い速度が可能になり、インダクタンス及び干渉の量を減少することができる。ダイスタック法は、マルチチップ・モジュール(MCM)及びチップスケール・パッケージ(CSP)などの各種のパッケージング・タイプを想定している。本発明の各実施形態は、半導体ダイをスタック状に取り付けることができるようにする。本発明の1つの実施形態は、相互接続コンポーネントを通じて接続されるプリント配線板アセンブリのスタックを含む。プリント配線板アセンブリのうちの少なくとも1つは、炭素を含む制約層を有するインターポーザ基板を含む。
【0006】
さらなる実施形態においては、インターポーザ基板は3msiより大きい剛性を有する。
【0007】
別の実施形態においては、プリント配線板アセンブリのうちの少なくとも1つは、インターポーザ基板に取り付けられた少なくとも1つの半導体ダイを含み、半導体ダイは再配分層及び相互接続コンポーネントを通じてインターポーザ基板に取り付けられる。代替的には、半導体ダイは、相互接続コンポーネントを通じてインターポーザ基板に取り付けられる。さらに、複数の半導体ダイがインターポーザ基板の一方の側に配置される。また、複数の半導体ダイがインターポーザ基板の両側に配置される。
【0008】
本発明のさらなる実施形態は、ダイスタック内のプリント配線板アセンブリ間に配置された少なくとも1つのインターポーザ基板をも含む。ここで、隣接するプリント配線板アセンブリは相互接続コンポーネントを通じてインターポーザ基板に接続される。
【0009】
本発明のさらに別の実施形態は半導体ダイ、電気接続層及びインターポーザ基板を含む。インターポーザ基板は、炭素材料を用いて構成された層を含む。
【0010】
さらに別の実施形態においては、半導体ダイは集積された電子装置であり、電気接続層は再配分層及び相互接続コンポーネントを含む。さらに、再配分層は、少なくとも1つの誘電体フィルム層及び薄膜はんだ性層から構成され、インターポーザ基板はプリント配線板及び相互接続コンポーネント24を含む。
【0011】
さらに別の実施形態においては、プリント配線板は少なくとも1つの電気層及び少なくとも1つの制約層を含み、制約層は化学的蒸着(CVD)ダイアモンドを含む。代替的に、制約層はダイモンド様の炭素を含む。
【0012】
さらに別の実施形態においては、制約層は15W/m.Kより大きい熱伝導率、20msiより大きい引張り係数、109オームより大きい電気抵抗、1MHzで6.0より小さい誘電率及び4ppm/℃より小さい熱膨張率を有する材料を用いて構成される。代替的に、制約層は100W/m.Kより大きい熱伝導率、50msiより大きい引張り係数、1010オームより大きい電気抵抗、1MHzで5.5より小さい誘電率及び3ppm/℃より小さい熱膨張率を有する材料を用いて構成される。別の形態においては、制約層は、500W/m.Kより大きい熱伝導率、90msiより大きい引張り係数、1011オームより大きい電気抵抗、1MHzで5.0より小さい誘電率及び2ppm/℃より小さい熱膨張率を有する材料を用いて構成される。
【0013】
さらに別の実施形態においては、インターポーザ基板は-2ppm/℃から12ppm/℃までの熱膨張率を有する。別の形態においては、インターポーザ基板は-1ppm/℃から9ppm/℃までの熱膨張率を有する。さらに別の形態においては、インターポーザ基板は1ppm/℃から6ppm/℃までの熱膨張率を有する。
【0014】
さらに別の実施形態においては、プリント配線板は、少なくとも1つの電気層、少なくとも1つの誘電体層及び少なくとも1つの制約層を含む。さらに、制約層は、導電性材料である。さらに誘電体層は電気層間に配置され、誘電体層は制約層間に配置され、かつ誘電体層は電気層と制約層の間に配置される。さらに、制約層はプリント配線板内の機能層を形成する。
【0015】
本発明の1つの実施形態において、制約層は、樹脂で強化されたカーボンファイバの複合材から作られる。さらに、カーボンファイバにしみ込ませるために使用される樹脂はエポキシである。代替的に、カーボンファイバにしみ込ませるために使用される樹脂はシアネートエステル、ポリイミドまたはビスマレイミドトリアジンエポキシである。
【0016】
本発明の別の実施形態においては、制約層は樹脂含浸ユニテープ(Uni tape)を含む。代替的に制約層は、樹脂含浸圧縮成形された細断カーボンファイバを含む。
【0017】
さらに別の実施形態においては、制約複合層は、0.0508mm(0.002インチ)より大きい厚み、1.5W/m.Kより大きい面内(in−plane)熱伝導率、10msiより大きい引張り係数、6.0より大きい誘電率、4ppm/℃より小さい熱膨張率及び13μΩ.mより小さい電気抵抗率を有する。さらに、制約層は、0.0762mm(0.003インチ)より大きい厚み、20W/m.Kより大きい面内熱伝導率、15msiより大きい引張り係数、8.0より大きい誘電率、3ppm/℃より小さい熱膨張率及び10μΩ.mより小さい電気抵抗率を有する。実際には、制約層は、0.1016mm(0.004インチ)から0.508mm(0.020インチ)までの厚み、40W/m.Kより大きい面内熱伝導率、25msiより大きい引張り係数、12.0より大きい誘電率、2ppm/℃より小さい熱膨張率を有し、制約層の構成に使用される炭素またはグラファイトは8.5μΩ.mから1.1μΩ.mまでの電気抵抗率を有する。
【0018】
さらに別の実施形態においては、プリント配線板は、少なくとも1つの電気層、少なくとも1つの誘電体層及び少なくともその一面が金属層でメッキされた少なくとも1つの制約層を含む。
【0019】
別の実施形態は、さらに、電気接続層を通じて中間基板に接続される付加的な半導体ダイを含む。場合によっては、少なくとも2つの半導体ダイが電気接続層を通じて中間基板の同じ側に接続される。他の例では、少なくとも2つの半導体ダイが電気接続層を通じて中間基板の相対する側に接続される。さらなる付加的な実施形態は、相互接続コンポーネントを通じて接続されるプリント配線板アセンブリのスタック、及び相互接続コンポーネントを通じてプリント配線板アセンブリのスタックに接続されるプリント配線板を含む。プリント配線板アセンブリのうちの少なくとも1つは、炭素を含む制約層を有するインターポーザ基板を含む。
【発明を実施するための最良の形態】
【0020】
次に図面を見てみると、ダイスタックを形成するために使用できるプリント配線板アセンブリが示されている。1つの実施態様において、プリント配線板アセンブリは、概念的に電気接続層として説明できるコンポーネントを用いてインターポーザ基板に取り付けられる半導体ダイを含む。プリント配線板アセンブリは、様々な形態でインターポーザ基板の片側または両側に単一または複数の半導体ダイを取り付けることによって構成することができる。本発明に従ったプリント配線板アセンブリは層状にしてダイスタックを形成することができる。いくつかの実施態様においては、ダイスタックを形成しやすくするために中間基板が使用される。本発明の別の態様においては、ダイスタック・アセンブリを形成するために、様々なダイスタックの形態において1つまたはそれ以上のダイスタックをプリント配線板に取り付けることができる。ダイスタックにおいて隣接する層を接続するために相互接続コンポーネントを使用することによって、ダイスタックの各半導体ダイ間及びダイスタックの半導体ダイと外部装置との間の電気信号の伝達を可能にすることができる。
【0021】
本発明に従ったプリント配線板アセンブリが図1に示されている。プリント配線板アセンブリ10は、半導体ダイ12、電気接続層14及びインターポーザ基板16を含む。1つの実施態様において、半導体ダイ12は半導体装置であり、電気接続層は、半導体装置をインターポーザ基板に取り付けるため並びに半導体装置とインターポーザ基板との間に電気接続を生じさせるための役割を果たす。いくつかの実施態様において、インターポーザ層は熱膨張率の低い剛性の熱制約プリント配線板である。
【0022】
本発明に従ったプリント配線板アセンブリの実施態様が図2に示されている。プリント配線板アセンブリ10’は、電気接続層14’を通じてインターポーザ基板16’に取り付けられる半導体ダイ12’を含んでいる。図に示される実施態様において、半導体ダイは集積された電子装置である。電気接続層は再配分層20及び相互接続コンポーネント22を含み、インターポーザ基板は相互接続コンポーネント24を含むプリント配線板を含む。
【0023】
再配分層20及び相互接続コンポーネント22は、半導体ダイをインターポーザ基板に取り付ける機能及び半導体ダイとインターポーザ基板との間に電気接続を生じさせる機能を含む機能を果たす。再配分層20は、一般に1つまたは2つの誘電体フィルム層及びペンシルバニア州ウィロウグローブのKulicke & Soffa社製造のAl/NiV/Cuの薄膜はんだ性層で作られる。相互接続コンポーネントは、再配分層とインターポーザ基板との間に電気接続を生じさせる。他の実施態様においては、再配分層は、それに半導体ダイを直接取り付けることができかつその上に導電性経路を形成できるプリント配線板材料を用いて構成することができる。
【0024】
1つの実施態様においては、相互接続コンポーネントは、バンプ接触ソルダボールである。他の実施態様においては、再配分層とインターポーザ基板との間に電気接続を生じさせるためにソルダカラムまたはその他の相互接続コンポーネントを使用することができる。
【0025】
上述の通り、インターポーザ基板は、熱膨張率の低い剛性の熱制約プリント配線板を用いて実現することができる。1つの実施態様においては、インターポーザ基板は、3msiより大きい剛性及び0ppm/℃から12ppm/℃までの熱膨張率を有する。好ましくは、インターポーザ基板は、10msiより大きい剛性及び1ppm/℃から8ppm/℃までの熱膨張率を有する。より好ましくは、インターポーザ基板は、25msiより大きい剛性及び2ppm/℃から4ppm/℃までの熱膨張率を有する。
【0026】
インターポーザ基板として使用できる本発明に従ったプリント配線板の実施態様が図3Aに示されている。プリント配線板30は、少なくとも1つの電気層32及び少なくとも1つの制約層34を含む。図に示される実施態様においては、制約層34は電気層間に短絡が生じるのを防ぐことができる誘電体材料である。1つの実施態様において、制約層は、ペンシルベニア州アレンタウンのDiamonex社製造の化学的蒸着(CVD)ダイアモンドを含む。他の実施態様において、制約層はペンシルベニア州アレンタウンのDiamonex社製造のダイアモンド様炭素(DLC)を含むことができる。
【0027】
他の実施態様において、制約層は、15W/m.Kより大きい熱伝導率、20msiより大きい引張り係数、109オームより大きい電気抵抗、1MHzで6.0より小さい誘電率及び4ppm/℃より小さい熱膨張率を有する材料を用いて構成することができる。好ましくは、制約層は、100W/m.Kより大きい熱伝導率、50msiより大きい引張り係数、1010オームより大きい電気抵抗、1MHzで5.5より小さい誘電率及び3ppm/℃より小さい熱膨張率を有する材料を用いて構成される。より好ましくは、制約層は、500W/m.Kより大きい熱伝導率、90msiより大きい引張り係数、1011オームより大きい電気抵抗、1MHzで5.0より小さい誘電率及び2ppm/℃より小さい熱膨張率を有する材料を用いて構成される。制約層の構成に使用される材料に関係なく、材料の厚みは、電気層間の望ましくない短絡を防止するのに充分でなければならない。本発明の1つの実施態様において、残りの層に対する制約層の体積比によって、インターポーザ基板の全体的面内表面膨張が-2ppm/℃から12ppm/℃までとなる。好ましくは、残りの層に対する制約層の体積比によって、インターポーザ基板の全体的面内表面膨張が-1ppm/℃から9ppm/℃までとなる。より好ましくは、残りの層に対する制約層の体積比によって、インターポーザ基板の全体的面内表面膨張が1ppm/℃から6ppm/℃までとなる。
【0028】
インターポーザ基板として使用できる本発明に従ったプリント配線板の別の実施態様が図3Bに示されている。プリント配線板30’は、少なくとも1つの電気層32’、少なくとも1つの誘電体層36及び少なくとも1つの制約層38を含む。図に示される実施態様において、制約層は導電性材料である。従って、誘電体層は、電気層間、制約層間及び電気層と制約層との間に配置される。この形態において、誘電体層は、プリント配線板の導電層間の短絡を防止する役割を果たすことができる。
【0029】
1つの実施態様において、導電性制約層はプリント配線板内で機能層を形成しない(すなわち、プリント配線板を用いて実現される回路のうちの1つを形成しない)。他の実施態様においては、導電性制約層は、機能層を形成することができる。制約層は、プリント配線板の剛性を増すための役割を果たすことができ、これにより、インターポーザ基板をより頑丈にして、半導体ダイをインターポーザ基板に取り付けるときの反りを小さくすることができる。制約層は、また、プリント配線板の熱伝導率を増し、プリント配線板の熱膨張を制限することができる。好ましくは、制約層は、インターポーザ基板の熱膨張率を半導体ダイの熱膨張率に合わせる役割を果たす。
【0030】
1つの実施態様において、制約層は、樹脂で強化されたカーボンファイバの複合材から作られる。カーボンファイバ基板は、日本のNippon Graphite Fiber社製造のCN-80、日本のMitsubishi Chemical社製造のK1352U、サウスカロライナ州グリーンヴィルのCytec Carbon Fibers LLC社製造のEWC-300Xなどの、PANまたはPITCHベースのカーボンファイバまたはグラファイトファイバを用いて構成することができる。カーボンファイバまたはグラファイトファイバは、樹脂含浸前に織ることができる。炭素基板にしみ込ませるために使用される樹脂系はシアネートエステルまたはポリイミドなどの、エポキシまたはポリマーとすることができる。
【0031】
他の実施態様においては、樹脂含浸繊維性材料などの他の導電性材料を使用することができる。繊維性材料を任意の導電性繊維とすることもできるし、樹脂を導電性にすることもできる。織り方は、平織り、綾織、絡み織り、しゅす織り、バスケット織り、ハーネス織りが可能である。繊維性材料は、連続繊維を用いて作るか、細断するか、フレーク状にすることができる。樹脂は、エポキシ、ビスマレイミドトリアジンエポキシ、シアネートエステル、ポリイミドが使用可能である。樹脂は、特性を改良するためにフィラーを含むことができる。
【0032】
他の実施態様においては、制約層は、樹脂含浸ユニテープ(Uni tape)、織りまたは圧縮成形細断カーボンファイバを含むことができる。他の実施態様においては、制約複合層は、0.0508mm(0.002インチ)より大きい厚み、1.5W/m.Kより大きい面内熱伝導率、10msiより大きい引張り係数、6.0より大きい誘電率、4ppm/℃より小さい熱膨張率を有し、使用される炭素またはグラファイトの電気抵抗率は13μΩ.mより小さい。好ましくは、制約複合層は、0.0762mm(0.003インチ)より大きい厚み、20W/m.Kより大きい面内熱伝導率、15msiより大きい引張り係数、8.0より大きい誘電率、3ppm/℃より小さい熱膨張率を有し、基板の構成に使用される炭素またはグラファイトの電気抵抗率は10μΩ.mより小さい。より好ましくは、制約層は、0.1016mm(0.004インチ)から0.508mm(0.020インチ)までの厚み、40W/m.Kより大きい面内熱伝導率、25msiより大きい引張り係数、12.0より大きい誘電率、2ppm/℃より小さい熱膨張率を有し、制約層の構成に使用される炭素またはグラファイトの電気抵抗率は8.5μΩ.mから1.1μΩ.mまでである。
【0033】
1つの実施態様において、残りの層に対する制約層の体積比によって、インターポーザ基板30’の全体的面内表面膨張が-2ppm/℃から12ppm/℃までとなる。好ましくは、残りの層に対する制約層の体積比によって、インターポーザ基板の全体的面内表面膨張が-1ppm/℃から9ppm/℃までとなる。より好ましくは、残りの層に対する制約層の体積比によって、インターポーザ基板の全体的面内表面膨張が1ppm/℃から6ppm/℃までとなる。
【0034】
インターポーザ基板を実現するために使用できる本発明に従ったプリント配線板の別の実施態様が図3Cに示されている。プリント配線板30’’は、少なくとも1つの電気層32’’、少なくとも1つの誘電体層40及び少なくとも片面が金属層44でメッキされた少なくとも1つの制約層42を含む。プリント配線板は、図3Bに示されるプリント配線板30’と同様であるが、制約層が金属メッキされる点が異なる。図に示される実施態様において、制約層42は、プリント配線板の機能層として使用される。
【0035】
ただし、他の実施態様においては、制約層は、プリント配線板の機能層としての役割を果たさない。
【0036】
導電性金属の層がメッキされている制約層42は、上述の材料と同様の材料から構成することができる。制約層の表面をメッキするために使用される金属層の構成には任意の厚みの導電性金属層44を使用することができるが、制約層の全体的導電性が電気負荷を搬送するのに充分であることをその条件とする。導電性金属層44と制約層との間において、直接的表面接触によってあるいは制約層の厚みを貫通するメッキされたスルーホールによって電気接続を生じさせることができる。様々な実施態様において、制約層42はパワー面としてまたはグラウンド面としてまたはその組合せとして使用することができる。
【0037】
誘電体層40は、一般に隣接する機能層間の望ましくない電気接続を防止する。機能層間において意図的に電気接触を生じるための1つの方法は、メッキされたバイアまたはスルーホールを使用することである。メッキされたスルーホールと制約層との間の電気接続は、スルーホールを穿孔しメッキする前にオーバーサイズに穿孔、パンチングまたはルーティングした後5.0より小さい誘電率を有する誘電体材料をクリアランスホールに補充することによってクリアランスホールを作ることにより、防止することができる。スルーホールを穿孔してクリアランスホール内の材料を貫通させることによって、スルーホールのメッキは電気絶縁材料の環によって制約層を構成するために使用される導電性材料から分離される。本発明の1つの実施態様においては、他の層に対する制約層42の体積比によって、プリント配線板30’’の全体的面内表面膨張が-2ppm/℃から12ppm/℃までにならなければならない。好ましくは、残りの層に対する制約層42の体積比によって、インターポーザ基板の全体的面内表面膨張が-1ppm/℃から9ppm/℃までとなる。より好ましくは、残りの層に対する制約層42の体積比によって、インターポーザ基板の全体的面内表面膨張が1ppm/℃から6ppm/℃までとなる。
【0038】
図2に示されるプリント配線板を構成するためのプロセスが図4に示されている。プロセス50は、インターポーザ基板を製造すること(52)、1つまたは2つの誘電体フィルム層及びAl/NiV/Cuの薄いはんだ性フィルムで作られる再配分層を半導体ウェーハ(すなわち半導体ダイ)に取り付けること(54)、ダイをバンプ接触させること(56)、ダイをカットすること(58)及びバンプ接触されたダイをインターポーザ基板上に組み立てること(60)を含む。
【0039】
1つの実施態様において、プリント配線板の製造は、米国特許出願第10/020,506号に記述される工程に従って実施することができ、その開示全体が参照により本出願に組み込まれる。他の実施態様においては、熱膨張率が低い剛性プリント配線板を製造するための他の技法を使用することができる。
【0040】
1つの実施態様においては、半導体ウェーハへのRDLの取り付けは、周辺フットプリントからエリアアレイにI/Oパッドを再配分するためのものである。
【0041】
1つの実施態様においては、ダイのバンプ接触は、ダイとインターポーザ基板との間にさらなる電気接続をもたらすために行われる。バンプ接触が完了したら、ダイのカッティングを行うことができる。
【0042】
1つの実施態様においては、インターポーザ基板上へのバンプ接触ダイの組立ては、インターポーザ基板上へソルダペーストをスクリーニングし、バンプ接触ダイをソルダペーストの上に取り付け、かつアセンブリをウェーブはんだ付けすることを含むことができる。
【0043】
本発明に従ったアセンブリの構成の様々な段階におけるプリント配線板アセンブリのコンポーネントが図5A−5Dに示されている。図5Aには半導体ダイ12’’が示されている。図5Bには少なくとも1つの再配分層20’に取り付けられている半導体ダイ12’’が示されている。再配分層は、上述の通りに半導体ダイに取り付けられる。図5Cには相互接続コンポーネント22’を含む再配分層とともに半導体ダイが示されている。相互接続コンポーネントは上述の通りに取り付けられ、電気接続層14’’を完成する。図5Dにはインターポーザ基板16’’に取り付けられる前の半導体ダイ及び電気接続層のアセンブリが示されている。インターポーザ基板も他の装置との電気接続を生じさせるために相互接続コンポーネント24’を含む。図5Dに示されるコンポーネントは、上述の技法を用いて本発明に従ったプリント配線板アセンブリの実施形態を完成させるために使用することができる。
【0044】
半導体ダイは、インターポーザ基板の両側に取り付けることができる。インターポーザ基板の両側に取り付けられる半導体ダイを含む、本発明に従ったプリント配線板アセンブリが図6に示されている。図6に示されるプリント配線板アセンブリ10’’は、図2に示されるものと同様であるが、第二の半導体ダイ70が電気接続層72を通じてインターポーザ基板に取り付けられる点が異なる。図に示される実施態様において、電気接続層及びインターポーザ基板は、半導体装置間での信号の交換を可能にする。さらに、電気接続層、インターポーザ基板及びインターポーザ基板上の相互接続コンポーネント24’’は、半導体ダイがインターポーザ基板に取り付けられていない装置との間で信号を交換できるようにする。
【0045】
図2に示されるプリント配線板アセンブリ10’と同様のプリント配線板アセンブリが図7に示されている。図7に示されるプリント配線板アセンブリ10’’’’は、図2に示されるものと同様であるが、相互接続コンポーネント24’’’が、半導体ダイ12’’’’が取り付けられる側と同じインターポーザ基板の側に配置される点が異なる。図7に示される形態のプリント配線板アセンブリは、上述の説明に従って製造することができる。
【0046】
半導体ダイは、一般に相互接続コンポーネントを半導体ダイの中央に置いて構成される。上述の通り、再配分層は半導体ダイをプリント配線板の電気的相互接続素子に接続するために使用することができる。半導体ダイをインターポーザ基板に相互接続するために様々な形態を用いる、本発明に従ったプリント配線板の実施態様が図8A−8Cに示されている。
【0047】
インターポーザ基板の両側に取り付けられる半導体ダイを含む本発明に従ったプリント配線板アセンブリが図8Aに示されている。プリント配線板アセンブリ10’’’’’は、再配分層20’’’’及び相互接続コンポーネント22’’’’を通じてインターポーザ基板16’’’’’に取り付けられる2つの半導体ダイ12’’’’’を含む。インターポーザ基板は、半導体ダイと同じ表面に相互接続コンポーネント24’’’’を含む。半導体ダイをインターポーザ基板に固定するために使用される相互接続コンポーネントは半導体ダイのエッジ80に間隔を置いて配置される。これに対して、図8Bに示される本発明に従ったプリント配線板アセンブリは、半導体ダイのエッジ80からある距離分ずらされた相互接続コンポーネントを使用する。
【0048】
本発明に従ったプリント配線板アセンブリのさらなる実施態様が図8Cに示されている。図に示されるプリント配線板アセンブリ10’’’’’は半導体ダイ12’’’’’とインターポーザ基板16’’’’’との間のインターフェース層を含まない。その代わりに、半導体ダイの中央部における接点は相互接続コンポーネント22’’’’を通じてインターポーザ基板に接続される。この形態が不安定である状況においては、インターポーザ基板上でダイを安定させるためにエラストマー・ピラー82を使用することができる。他の実施態様においては、インターポーザ基板上で半導体ダイを安定させるために、半導体ダイがインターポーザ基板との電気接続を失わないようにするために充分な支持を与える他の材料を使用することができる。
【0049】
上述の構造の多くは、層状にして、ダイスタックを形成することができる。図2に示されるプリント配線板アセンブリ10’と同様のプリント配線板アセンブリを積み重ねることによって形成されるダイスタック100が図9に示されている。図に示される実施態様においては、1つのプリント配線板アセンブリの相互接続コンポーネントが第2のプリント配線板アセンブリのインターポーザ基板と電気接触を生じるように、図2に示されるアセンブリ10’と同様の4つのプリント配線板アセンブリが積み重ねられる。
【0050】
プリント配線板アセンブリを積み重ねることによって、複数の半導体ダイを限られた空間に取り付けることができる。さらに、スタック内の半導体ダイ間で電気信号を交換することができ、また、1組の相互接続コンポーネントを用いて、いずれかの半導体ダイと外部装置との間で電気信号を交換することができる。
【0051】
本発明に従ったダイスタックを形成するための方法が図10に示されている。該方法110は、インターポーザ基板を製造すること(112)、バンプ接触半導体ダイまたはウェーハレベル・ダイまたはウェーハレベル・パッケージ(WLP)をインターポーザ基板上に組み立てること(114)、本発明に従ったプリント配線板アセンブリを形成するために相互接続コンポーネントをインターポーザ基板に取り付けること(116)、ダイスタックを形成するためにプリント配線板アセンブリのスタックを組み立てること(118)、及びプリント配線板上にダイスタックを組み立てること(120)を含む。環境から保護するために必要な場合には、ダイスタック・アセンブリにグロッブトップ(Glob top)、モールド、熱伝導性グロッブトップ(Glob top)または熱伝導性モールドを適用する(122)。本発明に従ったプリント配線板アセンブリを形成するために組み立てられるコンポーネントの製造は上に説明した通りである。
【0052】
インターポーザ基板を通じて電気接続を生じさせることによって、ダイスタック内の半導体ダイ間及びダイスタック内の半導体ダイと外部装置との間の電気信号の伝達を容易にすることができる。本発明に従ったインターポーザ基板の相対する側に配置される相互接続接点間で電子信号を送ることができるメッキされたバイアを含むプリント配線板アセンブリの実施形態が、図11に示されている。プリント配線板アセンブリ130は、図8Aにおいて10’’’’’として示されるプリント配線板アセンブリと同様である。図に示される実施形態において、電気的相互接続素子24’’’’は、インターポーザ基板16’’’’’を貫通するメッキされたバイア132の上方に位置する。バイアの内壁は銅などの導電性材料でライニングされる。他の実施形態においては、バイアをライニングするために他の導電性材料を使用することができる。バイアの導電性ライニングは、相互接続コンポーネント24’’’’間に電気信号が流れるための経路を形成する。図に示される実施形態は、また、インターポーザ基板上の金属トレース136と接触する相互接続コンポーネント22’’’’を示している。
【0053】
本発明に従ったインターポーザ基板上の相互接続コンポーネント間に電気接続を生じさせるための別の技法が図12に示されている。プリント配線板アセンブリ140は、図8Aに示されるプリント配線板アセンブリ10’’’’’と同様である。インターポーザ基板16’’’’’は、インターポーザ基板上の相互接続コンポーネント間で電気信号が流れるための経路を形成するコネクタ142を含む。コネクタ142は、フレックスまたは剛性フレックス・プリント配線板から作ることができる。
【0054】
図6に示されるプリント配線板アセンブリ10’’と同様のプリント配線板アセンブリ及び中間基板を用いて本発明に従って構成されるダイスタックが図13に示されている。ダイスタック100’は、図6に示されるプリント配線板アセンブリ10’’と同様の2つのプリント配線板アセンブリ150及び中間基板152を含む。中間基板は、2つのプリント配線板アセンブリ間に接続を生じさせる役割を果たし、1つの実施形態においては、相互接続コンポーネント156が配置されるプリント配線板154を含む。プリント配線板アセンブリ上の相互接続コンポーネントと中間基板との間の接触によって、電気信号は、ダイスタックの層の間で流れることができる。中間基板を構成するために使用される相互接続コンポーネントは、インターポーザ基板及びインターポーザ基板上に配置される相互接続コンポーネントを構成するための上述した材料及び方法を用いて構成することができる。
【0055】
プリント配線板アセンブリの組合せを用いて本発明に従って構成されるダイスタックが図14に示されている。ダイスタック100’’は、相互に上下に層状になった、図2に示されるプリント配線板アセンブリ10’と同様の2つのプリント配線板アセンブリ160を含む。ダイスタックの下部層162は、図6に示されるプリント配線板アセンブリ10’’と同様のプリント配線板アセンブリである。
【0056】
代替のダイスタック構造が図15に示されている。ダイスタックは、2つの半導体ダイ172が取り付けられたインターポーザ基板170を有する本発明に従ったプリント配線板アセンブリを含む。半導体ダイは、インターポーザ基板の相対する側に取り付けることができる。インターポーザ基板はソルダカラム176を通じて図6に示されるプリント配線板アセンブリ10’’と同様のプリント配線板アセンブリ174に接続される。ソルダカラムは電気信号が2つのプリント配線板アセンブリの間を流れることができるようにする相互接続コンポーネントである。
【0057】
本発明に従ってプリント配線板に取り付けられたダイスタックが図16に示されている。ダイスタック・アセンブリ180は、図13に示されるダイスタック100’と同様のダイスタック100’’’’を含む。ダイスタック100’’’’は、ダイスタックの最下層上の相互接続コンポーネント184を通じてプリント配線板182に接続される。プリント配線板は、ダイスタックの半導体ダイに電気信号を送るために使用することができる。外部装置は、プリント配線板の相互接続コンポーネント186に電気信号を与えることによって、プリント配線板を利用して半導体ダイに電気信号を送ることができる。プリント配線板は、上述の技法に従ってまたはプリント配線板を製造するための既知の技法に従って製造することができる。1つの実施形態においては、プリント配線板は、炭素を含有する層を含むことができる。他の実施形態においては、プリント配線板は炭素を含有する層を含まない。
【0058】
プリント配線板に取り付けられた複数のダイスタックを含む本発明に従ったダイスタック・アセンブリが図17に示されている。このアセンブリは、積重ねられたダイ形態のマルチチップ・モジュールとみなすことができる。ダイスタック・アセンブリ180’は、各ダイスタックの最下層上の相互接続コンポーネント184’を通じてプリント配線板182’上に取り付けられる、図13に示されるダイスタック100’と同様の複数のダイスタック100’’’’’を含む。プリント配線板182’上の相互接続コンポーネント186’は、ダイスタック内の半導体ダイにアクセスするために使用することができる。
【0059】
インターポーザ基板の各側に複数の半導体ダイを含む本発明に従ったプリント配線板アセンブリが図18に示されている。このアセンブリも積重ね可能なダイ形態を有するマルチチップ・モジュールとみなすことができる。プリント配線板アセンブリ200は、インターポーザ基板204の各側に配置される複数の半導体ダイ202を含む。1つの実施形態において、半導体ダイは並べて配置され、別の実施形態においては、半導体ダイはアレイを形成するように配列される。半導体ダイは、上述の技法に従ってインターポーザ基板に取り付けられ、半導体ダイは、上述の技法と同様の態様で相互接続コンポーネント206を用いて外部装置からアクセスできる。
【0060】
図18に示されるプリント配線板アセンブリ200と同様のプリント配線板アセンブリ及びインターポーザ基板を用いて本発明に従って構成されるダイスタックが図19に示されている。このダイスタックも、積重ねられたダイ形態を有するマルチチップ・モジュールとみなすことができる。ダイスタック100’’’’’’は、中間基板154’を通じて接続される図18に示されるプリント配線板アセンブリ200と同様の2つのプリント配線板アセンブリ200’を含む。中間基板154’は図13に示される中間基板154と同様であり、相互接続コンポーネント156’の助けを借りてダイスタックの隣接する層間に電気接続をもたらす役割を果たす。
【0061】
上述のプリント配線板アセンブリのいずれもがダイスタックに形成することができる。実施形態によっては、ダイスタックの形成のためには、上述の通りにして中間基板を使用する必要がありうる。ダイスタックが組み立てられたら、ダイスタックをプリント配線板上に取り付けることによって、ダイスタックを使用して本発明に従ってダイスタック・アセンブリを形成することができる。本発明に従ったダイスタック・アセンブリは、ダイスタックを1つだけ含む必要はなく、様々なダイスタック形態を有する複数のダイスタックを含むことができ、これらのがプリント配線板の様々な場所に取り付けられる。
【0062】
以上の実施形態は典型的なものとして開示されているが、本発明の範囲から逸脱することなく、開示されるシステムに付加的な変更、置換え及び修正を加えることができることが分かるだろう。例えば、ダイスタックを形成するために任意の数のプリント配線板アセンブリを積層することができ、また任意の数の半導体ダイを並べて、アレイ状にまたはその他の形態でインターポーザ基板上に配置することができる。さらに、上述の技法を用いて、考えられうる形態で各層上に任意の数の半導体ダイを含むダイスタックを構成することができ、これらの層を必要な中間基板を用いて配列することができる。さらに、プリント配線板アセンブリとソルダボール及び/またはソルダカラムを含む中間層との間に様々な相互接続形態を使用することができる。従って、本発明の範囲は、例示される実施形態によってではなく添付の特許請求の範囲及びそれらと同等のものによって決定されるべきである。
【図面の簡単な説明】
【0063】
【図1】本発明に従ったプリント配線板アセンブリの一実施形態を示すブロック図である。
【図2】本発明の一実施形態に従ったプリント配線板の概略的断面図である。
【図3A】本発明に従ったプリント配線板アセンブリにおいてインターポーザ基板を実現するために使用できるプリント配線板の概略的断面図である。
【図3B】本発明に従ったプリント配線板アセンブリにおいてインターポーザ基板を実現するために使用できるプリント配線板の概略的断面図である。
【図3C】本発明に従ったプリント配線板アセンブリにおいてインターポーザ基板を実現するために使用できるプリント配線板の概略的断面図である。
【図4】本発明の一実施形態に従ったプリント配線板を製造するためのプロセスを示すフローチャートである。
【図5A】プリント配線板アセンブリの構成における様々な段階において本発明の一実施形態に従ったプリント配線板アセンブリの構成に使用されるコンポーネントの概略的断面図である。
【図5B】プリント配線板アセンブリの構成における様々な段階において本発明の一実施形態に従ったプリント配線板アセンブリの構成に使用されるコンポーネントの概略的断面図である。
【図5C】プリント配線板アセンブリの構成における様々な段階において本発明の一実施形態に従ったプリント配線板アセンブリの構成に使用されるコンポーネントの概略的断面図である。
【図5D】プリント配線板アセンブリの構成における様々な段階において本発明の一実施形態に従ったプリント配線板アセンブリの構成に使用されるコンポーネントの概略的断面図である。
【図6】その表面のうちの2つに半導体ダイが取り付けられているインターポーザ基板を含む、本発明の一実施形態に従ったプリント配線板アセンブリの概略的断面図である。
【図7】半導体ダイ及び相互接続コンポーネントが同じ表面上に取り付けられているインターポーザ基板を含む、本発明に従ったプリント配線板アセンブリの概略的断面図である。
【図8A】本発明の実施形態に従ってインターポーザ基板に半導体ダイを相互接続するための様々な形態の概略的断面図である。
【図8B】本発明の実施形態に従ってインターポーザ基板に半導体ダイを相互接続するための様々な形態の概略的断面図である。
【図8C】本発明の実施形態に従ってインターポーザ基板に半導体ダイを相互接続するための様々な形態の概略的断面図である。
【図9】図2に示されるプリント配線板アセンブリと同様のプリント配線板アセンブリを用いて構成される、本発明の一実施態様に従ったダイスタックの概略的断面図である。
【図10】本発明の一実施形態に従ったダイスタックを構成するための方法を示すフローチャートである。
【図11】相互接続コンポーネントの間に電気接続を与えるためにメッキされたバイアを用いる、本発明の一実施形態に従ったプリント配線板アセンブリの概略的断面図である。
【図12】相互接続コンポーネントの間に電気接続を与えるために外部コネクタを用いる、本発明の一実施形態に従ったプリント配線板アセンブリの概略的断面図である。
【図13】図6に示されるプリント配線板アセンブリと同様のプリント配線板アセンブリ及び中間基板を用いて構成される、本発明の一実施形態に従ったダイスタックの概略的断面図である。
【図14】図2に示されるプリント配線板アセンブリと同様のプリント配線板アセンブリ及び図6に示されるプリント配線板アセンブリと同様のプリント配線板アセンブリを含むプリント配線板アセンブリの組合せを用いて構成される、本発明の一実施形態に従ったダイスタックの概略的断面図である。
【図15】相互接続コンポーネントとしてソルダカラムを使用する、本発明の一実施形態に従ったダイスタックの概略的断面図である。
【図16】プリント配線板に接続された、図13に示されるダイスタックと同様のダイスタックを含む、本発明の一実施形態に従ったダイスタック・アセンブリの概略的断面図である。
【図17】単一のプリント配線板に接続された複数のダイスタックを含む、本発明の一実施形態に従ったダイスタック・アセンブリである。
【図18】複数の半導体ダイが取り付けられている表面を有するインターポーザ基板を含む、本発明の一実施形態に従ったプリント配線板アセンブリの概略的断面図である。
【図19】図18に示されるプリント配線板アセンブリと同様のプリント配線板アセンブリ及び中間基板から本発明の一実施形態に従って構成されるダイスタックの概略的断面図である。
【技術分野】
【0001】
以下の発明は、一般的に言ってプリント配線板上へのコンポーネントの取り付けに関するものであり、より特定して言うとプリント配線板上にコンポーネントを取り付けるためのダイスタックの使用に関するものである。
【背景技術】
【0002】
プリント配線板は、様々な電子装置間に電気接続を確立するためにしばしば使用される。プリント配線板は、剛性でも可撓性でもよく、単一の機能層を含むことも複数の機能層を含むこともできる。電気装置を接続する回路の経路長さは、装置の動作に影響を与える可能性がある。経路が長ければそれだけ付加的なインダクタンスを誘導する可能性があり、付加的な干渉を引き起こす可能性もある。コンポーネント間で信号が通らなければならない経路の長さを小さくすればインダクタンス及び信号干渉を小さくすることができる。
【0003】
コンポーネント間における信号経路の長さを小さくするための1つの方法は、薄小アウトラインパッケージ(Thin Small Outline Package−TSOP)スタックとしてコンポーネントを取り付けることである。TSOPスタックは、TSOPコンポーネントを上下に取り付けることによって作られる。TSOPスタック法は、高密度記憶モジュールを含めて多様な製品にこれまで使用されており、一般に333MHzより小さいスイッチング速度を有するアプリケーションに使用されている。
【0004】
もう1つの方法は、ボールグリットアレイ・スタック法すなわちBGAスタック法の使用である。BGAスタック法は複数のBGAコンポーネントの使用を含み、これらのコンポーネントは上下に積み重ねられる。BGAスタック法も、高密度記憶モジュールを含めて多様なアプリケーションに使用されており、一般に、800MHzより小さいスイッチング速度を含むアプリケーションに使用される。
【発明の開示】
【0005】
ダイスタック法は、プリント配線板上にコンポーネントを取り付けるための技法であり、コンポーネントの密度を増すことができるようにする。コンポーネントの密度を増大すると、コンポーネント間の回路の経路長さを減少することによってより高い速度が可能になり、インダクタンス及び干渉の量を減少することができる。ダイスタック法は、マルチチップ・モジュール(MCM)及びチップスケール・パッケージ(CSP)などの各種のパッケージング・タイプを想定している。本発明の各実施形態は、半導体ダイをスタック状に取り付けることができるようにする。本発明の1つの実施形態は、相互接続コンポーネントを通じて接続されるプリント配線板アセンブリのスタックを含む。プリント配線板アセンブリのうちの少なくとも1つは、炭素を含む制約層を有するインターポーザ基板を含む。
【0006】
さらなる実施形態においては、インターポーザ基板は3msiより大きい剛性を有する。
【0007】
別の実施形態においては、プリント配線板アセンブリのうちの少なくとも1つは、インターポーザ基板に取り付けられた少なくとも1つの半導体ダイを含み、半導体ダイは再配分層及び相互接続コンポーネントを通じてインターポーザ基板に取り付けられる。代替的には、半導体ダイは、相互接続コンポーネントを通じてインターポーザ基板に取り付けられる。さらに、複数の半導体ダイがインターポーザ基板の一方の側に配置される。また、複数の半導体ダイがインターポーザ基板の両側に配置される。
【0008】
本発明のさらなる実施形態は、ダイスタック内のプリント配線板アセンブリ間に配置された少なくとも1つのインターポーザ基板をも含む。ここで、隣接するプリント配線板アセンブリは相互接続コンポーネントを通じてインターポーザ基板に接続される。
【0009】
本発明のさらに別の実施形態は半導体ダイ、電気接続層及びインターポーザ基板を含む。インターポーザ基板は、炭素材料を用いて構成された層を含む。
【0010】
さらに別の実施形態においては、半導体ダイは集積された電子装置であり、電気接続層は再配分層及び相互接続コンポーネントを含む。さらに、再配分層は、少なくとも1つの誘電体フィルム層及び薄膜はんだ性層から構成され、インターポーザ基板はプリント配線板及び相互接続コンポーネント24を含む。
【0011】
さらに別の実施形態においては、プリント配線板は少なくとも1つの電気層及び少なくとも1つの制約層を含み、制約層は化学的蒸着(CVD)ダイアモンドを含む。代替的に、制約層はダイモンド様の炭素を含む。
【0012】
さらに別の実施形態においては、制約層は15W/m.Kより大きい熱伝導率、20msiより大きい引張り係数、109オームより大きい電気抵抗、1MHzで6.0より小さい誘電率及び4ppm/℃より小さい熱膨張率を有する材料を用いて構成される。代替的に、制約層は100W/m.Kより大きい熱伝導率、50msiより大きい引張り係数、1010オームより大きい電気抵抗、1MHzで5.5より小さい誘電率及び3ppm/℃より小さい熱膨張率を有する材料を用いて構成される。別の形態においては、制約層は、500W/m.Kより大きい熱伝導率、90msiより大きい引張り係数、1011オームより大きい電気抵抗、1MHzで5.0より小さい誘電率及び2ppm/℃より小さい熱膨張率を有する材料を用いて構成される。
【0013】
さらに別の実施形態においては、インターポーザ基板は-2ppm/℃から12ppm/℃までの熱膨張率を有する。別の形態においては、インターポーザ基板は-1ppm/℃から9ppm/℃までの熱膨張率を有する。さらに別の形態においては、インターポーザ基板は1ppm/℃から6ppm/℃までの熱膨張率を有する。
【0014】
さらに別の実施形態においては、プリント配線板は、少なくとも1つの電気層、少なくとも1つの誘電体層及び少なくとも1つの制約層を含む。さらに、制約層は、導電性材料である。さらに誘電体層は電気層間に配置され、誘電体層は制約層間に配置され、かつ誘電体層は電気層と制約層の間に配置される。さらに、制約層はプリント配線板内の機能層を形成する。
【0015】
本発明の1つの実施形態において、制約層は、樹脂で強化されたカーボンファイバの複合材から作られる。さらに、カーボンファイバにしみ込ませるために使用される樹脂はエポキシである。代替的に、カーボンファイバにしみ込ませるために使用される樹脂はシアネートエステル、ポリイミドまたはビスマレイミドトリアジンエポキシである。
【0016】
本発明の別の実施形態においては、制約層は樹脂含浸ユニテープ(Uni tape)を含む。代替的に制約層は、樹脂含浸圧縮成形された細断カーボンファイバを含む。
【0017】
さらに別の実施形態においては、制約複合層は、0.0508mm(0.002インチ)より大きい厚み、1.5W/m.Kより大きい面内(in−plane)熱伝導率、10msiより大きい引張り係数、6.0より大きい誘電率、4ppm/℃より小さい熱膨張率及び13μΩ.mより小さい電気抵抗率を有する。さらに、制約層は、0.0762mm(0.003インチ)より大きい厚み、20W/m.Kより大きい面内熱伝導率、15msiより大きい引張り係数、8.0より大きい誘電率、3ppm/℃より小さい熱膨張率及び10μΩ.mより小さい電気抵抗率を有する。実際には、制約層は、0.1016mm(0.004インチ)から0.508mm(0.020インチ)までの厚み、40W/m.Kより大きい面内熱伝導率、25msiより大きい引張り係数、12.0より大きい誘電率、2ppm/℃より小さい熱膨張率を有し、制約層の構成に使用される炭素またはグラファイトは8.5μΩ.mから1.1μΩ.mまでの電気抵抗率を有する。
【0018】
さらに別の実施形態においては、プリント配線板は、少なくとも1つの電気層、少なくとも1つの誘電体層及び少なくともその一面が金属層でメッキされた少なくとも1つの制約層を含む。
【0019】
別の実施形態は、さらに、電気接続層を通じて中間基板に接続される付加的な半導体ダイを含む。場合によっては、少なくとも2つの半導体ダイが電気接続層を通じて中間基板の同じ側に接続される。他の例では、少なくとも2つの半導体ダイが電気接続層を通じて中間基板の相対する側に接続される。さらなる付加的な実施形態は、相互接続コンポーネントを通じて接続されるプリント配線板アセンブリのスタック、及び相互接続コンポーネントを通じてプリント配線板アセンブリのスタックに接続されるプリント配線板を含む。プリント配線板アセンブリのうちの少なくとも1つは、炭素を含む制約層を有するインターポーザ基板を含む。
【発明を実施するための最良の形態】
【0020】
次に図面を見てみると、ダイスタックを形成するために使用できるプリント配線板アセンブリが示されている。1つの実施態様において、プリント配線板アセンブリは、概念的に電気接続層として説明できるコンポーネントを用いてインターポーザ基板に取り付けられる半導体ダイを含む。プリント配線板アセンブリは、様々な形態でインターポーザ基板の片側または両側に単一または複数の半導体ダイを取り付けることによって構成することができる。本発明に従ったプリント配線板アセンブリは層状にしてダイスタックを形成することができる。いくつかの実施態様においては、ダイスタックを形成しやすくするために中間基板が使用される。本発明の別の態様においては、ダイスタック・アセンブリを形成するために、様々なダイスタックの形態において1つまたはそれ以上のダイスタックをプリント配線板に取り付けることができる。ダイスタックにおいて隣接する層を接続するために相互接続コンポーネントを使用することによって、ダイスタックの各半導体ダイ間及びダイスタックの半導体ダイと外部装置との間の電気信号の伝達を可能にすることができる。
【0021】
本発明に従ったプリント配線板アセンブリが図1に示されている。プリント配線板アセンブリ10は、半導体ダイ12、電気接続層14及びインターポーザ基板16を含む。1つの実施態様において、半導体ダイ12は半導体装置であり、電気接続層は、半導体装置をインターポーザ基板に取り付けるため並びに半導体装置とインターポーザ基板との間に電気接続を生じさせるための役割を果たす。いくつかの実施態様において、インターポーザ層は熱膨張率の低い剛性の熱制約プリント配線板である。
【0022】
本発明に従ったプリント配線板アセンブリの実施態様が図2に示されている。プリント配線板アセンブリ10’は、電気接続層14’を通じてインターポーザ基板16’に取り付けられる半導体ダイ12’を含んでいる。図に示される実施態様において、半導体ダイは集積された電子装置である。電気接続層は再配分層20及び相互接続コンポーネント22を含み、インターポーザ基板は相互接続コンポーネント24を含むプリント配線板を含む。
【0023】
再配分層20及び相互接続コンポーネント22は、半導体ダイをインターポーザ基板に取り付ける機能及び半導体ダイとインターポーザ基板との間に電気接続を生じさせる機能を含む機能を果たす。再配分層20は、一般に1つまたは2つの誘電体フィルム層及びペンシルバニア州ウィロウグローブのKulicke & Soffa社製造のAl/NiV/Cuの薄膜はんだ性層で作られる。相互接続コンポーネントは、再配分層とインターポーザ基板との間に電気接続を生じさせる。他の実施態様においては、再配分層は、それに半導体ダイを直接取り付けることができかつその上に導電性経路を形成できるプリント配線板材料を用いて構成することができる。
【0024】
1つの実施態様においては、相互接続コンポーネントは、バンプ接触ソルダボールである。他の実施態様においては、再配分層とインターポーザ基板との間に電気接続を生じさせるためにソルダカラムまたはその他の相互接続コンポーネントを使用することができる。
【0025】
上述の通り、インターポーザ基板は、熱膨張率の低い剛性の熱制約プリント配線板を用いて実現することができる。1つの実施態様においては、インターポーザ基板は、3msiより大きい剛性及び0ppm/℃から12ppm/℃までの熱膨張率を有する。好ましくは、インターポーザ基板は、10msiより大きい剛性及び1ppm/℃から8ppm/℃までの熱膨張率を有する。より好ましくは、インターポーザ基板は、25msiより大きい剛性及び2ppm/℃から4ppm/℃までの熱膨張率を有する。
【0026】
インターポーザ基板として使用できる本発明に従ったプリント配線板の実施態様が図3Aに示されている。プリント配線板30は、少なくとも1つの電気層32及び少なくとも1つの制約層34を含む。図に示される実施態様においては、制約層34は電気層間に短絡が生じるのを防ぐことができる誘電体材料である。1つの実施態様において、制約層は、ペンシルベニア州アレンタウンのDiamonex社製造の化学的蒸着(CVD)ダイアモンドを含む。他の実施態様において、制約層はペンシルベニア州アレンタウンのDiamonex社製造のダイアモンド様炭素(DLC)を含むことができる。
【0027】
他の実施態様において、制約層は、15W/m.Kより大きい熱伝導率、20msiより大きい引張り係数、109オームより大きい電気抵抗、1MHzで6.0より小さい誘電率及び4ppm/℃より小さい熱膨張率を有する材料を用いて構成することができる。好ましくは、制約層は、100W/m.Kより大きい熱伝導率、50msiより大きい引張り係数、1010オームより大きい電気抵抗、1MHzで5.5より小さい誘電率及び3ppm/℃より小さい熱膨張率を有する材料を用いて構成される。より好ましくは、制約層は、500W/m.Kより大きい熱伝導率、90msiより大きい引張り係数、1011オームより大きい電気抵抗、1MHzで5.0より小さい誘電率及び2ppm/℃より小さい熱膨張率を有する材料を用いて構成される。制約層の構成に使用される材料に関係なく、材料の厚みは、電気層間の望ましくない短絡を防止するのに充分でなければならない。本発明の1つの実施態様において、残りの層に対する制約層の体積比によって、インターポーザ基板の全体的面内表面膨張が-2ppm/℃から12ppm/℃までとなる。好ましくは、残りの層に対する制約層の体積比によって、インターポーザ基板の全体的面内表面膨張が-1ppm/℃から9ppm/℃までとなる。より好ましくは、残りの層に対する制約層の体積比によって、インターポーザ基板の全体的面内表面膨張が1ppm/℃から6ppm/℃までとなる。
【0028】
インターポーザ基板として使用できる本発明に従ったプリント配線板の別の実施態様が図3Bに示されている。プリント配線板30’は、少なくとも1つの電気層32’、少なくとも1つの誘電体層36及び少なくとも1つの制約層38を含む。図に示される実施態様において、制約層は導電性材料である。従って、誘電体層は、電気層間、制約層間及び電気層と制約層との間に配置される。この形態において、誘電体層は、プリント配線板の導電層間の短絡を防止する役割を果たすことができる。
【0029】
1つの実施態様において、導電性制約層はプリント配線板内で機能層を形成しない(すなわち、プリント配線板を用いて実現される回路のうちの1つを形成しない)。他の実施態様においては、導電性制約層は、機能層を形成することができる。制約層は、プリント配線板の剛性を増すための役割を果たすことができ、これにより、インターポーザ基板をより頑丈にして、半導体ダイをインターポーザ基板に取り付けるときの反りを小さくすることができる。制約層は、また、プリント配線板の熱伝導率を増し、プリント配線板の熱膨張を制限することができる。好ましくは、制約層は、インターポーザ基板の熱膨張率を半導体ダイの熱膨張率に合わせる役割を果たす。
【0030】
1つの実施態様において、制約層は、樹脂で強化されたカーボンファイバの複合材から作られる。カーボンファイバ基板は、日本のNippon Graphite Fiber社製造のCN-80、日本のMitsubishi Chemical社製造のK1352U、サウスカロライナ州グリーンヴィルのCytec Carbon Fibers LLC社製造のEWC-300Xなどの、PANまたはPITCHベースのカーボンファイバまたはグラファイトファイバを用いて構成することができる。カーボンファイバまたはグラファイトファイバは、樹脂含浸前に織ることができる。炭素基板にしみ込ませるために使用される樹脂系はシアネートエステルまたはポリイミドなどの、エポキシまたはポリマーとすることができる。
【0031】
他の実施態様においては、樹脂含浸繊維性材料などの他の導電性材料を使用することができる。繊維性材料を任意の導電性繊維とすることもできるし、樹脂を導電性にすることもできる。織り方は、平織り、綾織、絡み織り、しゅす織り、バスケット織り、ハーネス織りが可能である。繊維性材料は、連続繊維を用いて作るか、細断するか、フレーク状にすることができる。樹脂は、エポキシ、ビスマレイミドトリアジンエポキシ、シアネートエステル、ポリイミドが使用可能である。樹脂は、特性を改良するためにフィラーを含むことができる。
【0032】
他の実施態様においては、制約層は、樹脂含浸ユニテープ(Uni tape)、織りまたは圧縮成形細断カーボンファイバを含むことができる。他の実施態様においては、制約複合層は、0.0508mm(0.002インチ)より大きい厚み、1.5W/m.Kより大きい面内熱伝導率、10msiより大きい引張り係数、6.0より大きい誘電率、4ppm/℃より小さい熱膨張率を有し、使用される炭素またはグラファイトの電気抵抗率は13μΩ.mより小さい。好ましくは、制約複合層は、0.0762mm(0.003インチ)より大きい厚み、20W/m.Kより大きい面内熱伝導率、15msiより大きい引張り係数、8.0より大きい誘電率、3ppm/℃より小さい熱膨張率を有し、基板の構成に使用される炭素またはグラファイトの電気抵抗率は10μΩ.mより小さい。より好ましくは、制約層は、0.1016mm(0.004インチ)から0.508mm(0.020インチ)までの厚み、40W/m.Kより大きい面内熱伝導率、25msiより大きい引張り係数、12.0より大きい誘電率、2ppm/℃より小さい熱膨張率を有し、制約層の構成に使用される炭素またはグラファイトの電気抵抗率は8.5μΩ.mから1.1μΩ.mまでである。
【0033】
1つの実施態様において、残りの層に対する制約層の体積比によって、インターポーザ基板30’の全体的面内表面膨張が-2ppm/℃から12ppm/℃までとなる。好ましくは、残りの層に対する制約層の体積比によって、インターポーザ基板の全体的面内表面膨張が-1ppm/℃から9ppm/℃までとなる。より好ましくは、残りの層に対する制約層の体積比によって、インターポーザ基板の全体的面内表面膨張が1ppm/℃から6ppm/℃までとなる。
【0034】
インターポーザ基板を実現するために使用できる本発明に従ったプリント配線板の別の実施態様が図3Cに示されている。プリント配線板30’’は、少なくとも1つの電気層32’’、少なくとも1つの誘電体層40及び少なくとも片面が金属層44でメッキされた少なくとも1つの制約層42を含む。プリント配線板は、図3Bに示されるプリント配線板30’と同様であるが、制約層が金属メッキされる点が異なる。図に示される実施態様において、制約層42は、プリント配線板の機能層として使用される。
【0035】
ただし、他の実施態様においては、制約層は、プリント配線板の機能層としての役割を果たさない。
【0036】
導電性金属の層がメッキされている制約層42は、上述の材料と同様の材料から構成することができる。制約層の表面をメッキするために使用される金属層の構成には任意の厚みの導電性金属層44を使用することができるが、制約層の全体的導電性が電気負荷を搬送するのに充分であることをその条件とする。導電性金属層44と制約層との間において、直接的表面接触によってあるいは制約層の厚みを貫通するメッキされたスルーホールによって電気接続を生じさせることができる。様々な実施態様において、制約層42はパワー面としてまたはグラウンド面としてまたはその組合せとして使用することができる。
【0037】
誘電体層40は、一般に隣接する機能層間の望ましくない電気接続を防止する。機能層間において意図的に電気接触を生じるための1つの方法は、メッキされたバイアまたはスルーホールを使用することである。メッキされたスルーホールと制約層との間の電気接続は、スルーホールを穿孔しメッキする前にオーバーサイズに穿孔、パンチングまたはルーティングした後5.0より小さい誘電率を有する誘電体材料をクリアランスホールに補充することによってクリアランスホールを作ることにより、防止することができる。スルーホールを穿孔してクリアランスホール内の材料を貫通させることによって、スルーホールのメッキは電気絶縁材料の環によって制約層を構成するために使用される導電性材料から分離される。本発明の1つの実施態様においては、他の層に対する制約層42の体積比によって、プリント配線板30’’の全体的面内表面膨張が-2ppm/℃から12ppm/℃までにならなければならない。好ましくは、残りの層に対する制約層42の体積比によって、インターポーザ基板の全体的面内表面膨張が-1ppm/℃から9ppm/℃までとなる。より好ましくは、残りの層に対する制約層42の体積比によって、インターポーザ基板の全体的面内表面膨張が1ppm/℃から6ppm/℃までとなる。
【0038】
図2に示されるプリント配線板を構成するためのプロセスが図4に示されている。プロセス50は、インターポーザ基板を製造すること(52)、1つまたは2つの誘電体フィルム層及びAl/NiV/Cuの薄いはんだ性フィルムで作られる再配分層を半導体ウェーハ(すなわち半導体ダイ)に取り付けること(54)、ダイをバンプ接触させること(56)、ダイをカットすること(58)及びバンプ接触されたダイをインターポーザ基板上に組み立てること(60)を含む。
【0039】
1つの実施態様において、プリント配線板の製造は、米国特許出願第10/020,506号に記述される工程に従って実施することができ、その開示全体が参照により本出願に組み込まれる。他の実施態様においては、熱膨張率が低い剛性プリント配線板を製造するための他の技法を使用することができる。
【0040】
1つの実施態様においては、半導体ウェーハへのRDLの取り付けは、周辺フットプリントからエリアアレイにI/Oパッドを再配分するためのものである。
【0041】
1つの実施態様においては、ダイのバンプ接触は、ダイとインターポーザ基板との間にさらなる電気接続をもたらすために行われる。バンプ接触が完了したら、ダイのカッティングを行うことができる。
【0042】
1つの実施態様においては、インターポーザ基板上へのバンプ接触ダイの組立ては、インターポーザ基板上へソルダペーストをスクリーニングし、バンプ接触ダイをソルダペーストの上に取り付け、かつアセンブリをウェーブはんだ付けすることを含むことができる。
【0043】
本発明に従ったアセンブリの構成の様々な段階におけるプリント配線板アセンブリのコンポーネントが図5A−5Dに示されている。図5Aには半導体ダイ12’’が示されている。図5Bには少なくとも1つの再配分層20’に取り付けられている半導体ダイ12’’が示されている。再配分層は、上述の通りに半導体ダイに取り付けられる。図5Cには相互接続コンポーネント22’を含む再配分層とともに半導体ダイが示されている。相互接続コンポーネントは上述の通りに取り付けられ、電気接続層14’’を完成する。図5Dにはインターポーザ基板16’’に取り付けられる前の半導体ダイ及び電気接続層のアセンブリが示されている。インターポーザ基板も他の装置との電気接続を生じさせるために相互接続コンポーネント24’を含む。図5Dに示されるコンポーネントは、上述の技法を用いて本発明に従ったプリント配線板アセンブリの実施形態を完成させるために使用することができる。
【0044】
半導体ダイは、インターポーザ基板の両側に取り付けることができる。インターポーザ基板の両側に取り付けられる半導体ダイを含む、本発明に従ったプリント配線板アセンブリが図6に示されている。図6に示されるプリント配線板アセンブリ10’’は、図2に示されるものと同様であるが、第二の半導体ダイ70が電気接続層72を通じてインターポーザ基板に取り付けられる点が異なる。図に示される実施態様において、電気接続層及びインターポーザ基板は、半導体装置間での信号の交換を可能にする。さらに、電気接続層、インターポーザ基板及びインターポーザ基板上の相互接続コンポーネント24’’は、半導体ダイがインターポーザ基板に取り付けられていない装置との間で信号を交換できるようにする。
【0045】
図2に示されるプリント配線板アセンブリ10’と同様のプリント配線板アセンブリが図7に示されている。図7に示されるプリント配線板アセンブリ10’’’’は、図2に示されるものと同様であるが、相互接続コンポーネント24’’’が、半導体ダイ12’’’’が取り付けられる側と同じインターポーザ基板の側に配置される点が異なる。図7に示される形態のプリント配線板アセンブリは、上述の説明に従って製造することができる。
【0046】
半導体ダイは、一般に相互接続コンポーネントを半導体ダイの中央に置いて構成される。上述の通り、再配分層は半導体ダイをプリント配線板の電気的相互接続素子に接続するために使用することができる。半導体ダイをインターポーザ基板に相互接続するために様々な形態を用いる、本発明に従ったプリント配線板の実施態様が図8A−8Cに示されている。
【0047】
インターポーザ基板の両側に取り付けられる半導体ダイを含む本発明に従ったプリント配線板アセンブリが図8Aに示されている。プリント配線板アセンブリ10’’’’’は、再配分層20’’’’及び相互接続コンポーネント22’’’’を通じてインターポーザ基板16’’’’’に取り付けられる2つの半導体ダイ12’’’’’を含む。インターポーザ基板は、半導体ダイと同じ表面に相互接続コンポーネント24’’’’を含む。半導体ダイをインターポーザ基板に固定するために使用される相互接続コンポーネントは半導体ダイのエッジ80に間隔を置いて配置される。これに対して、図8Bに示される本発明に従ったプリント配線板アセンブリは、半導体ダイのエッジ80からある距離分ずらされた相互接続コンポーネントを使用する。
【0048】
本発明に従ったプリント配線板アセンブリのさらなる実施態様が図8Cに示されている。図に示されるプリント配線板アセンブリ10’’’’’は半導体ダイ12’’’’’とインターポーザ基板16’’’’’との間のインターフェース層を含まない。その代わりに、半導体ダイの中央部における接点は相互接続コンポーネント22’’’’を通じてインターポーザ基板に接続される。この形態が不安定である状況においては、インターポーザ基板上でダイを安定させるためにエラストマー・ピラー82を使用することができる。他の実施態様においては、インターポーザ基板上で半導体ダイを安定させるために、半導体ダイがインターポーザ基板との電気接続を失わないようにするために充分な支持を与える他の材料を使用することができる。
【0049】
上述の構造の多くは、層状にして、ダイスタックを形成することができる。図2に示されるプリント配線板アセンブリ10’と同様のプリント配線板アセンブリを積み重ねることによって形成されるダイスタック100が図9に示されている。図に示される実施態様においては、1つのプリント配線板アセンブリの相互接続コンポーネントが第2のプリント配線板アセンブリのインターポーザ基板と電気接触を生じるように、図2に示されるアセンブリ10’と同様の4つのプリント配線板アセンブリが積み重ねられる。
【0050】
プリント配線板アセンブリを積み重ねることによって、複数の半導体ダイを限られた空間に取り付けることができる。さらに、スタック内の半導体ダイ間で電気信号を交換することができ、また、1組の相互接続コンポーネントを用いて、いずれかの半導体ダイと外部装置との間で電気信号を交換することができる。
【0051】
本発明に従ったダイスタックを形成するための方法が図10に示されている。該方法110は、インターポーザ基板を製造すること(112)、バンプ接触半導体ダイまたはウェーハレベル・ダイまたはウェーハレベル・パッケージ(WLP)をインターポーザ基板上に組み立てること(114)、本発明に従ったプリント配線板アセンブリを形成するために相互接続コンポーネントをインターポーザ基板に取り付けること(116)、ダイスタックを形成するためにプリント配線板アセンブリのスタックを組み立てること(118)、及びプリント配線板上にダイスタックを組み立てること(120)を含む。環境から保護するために必要な場合には、ダイスタック・アセンブリにグロッブトップ(Glob top)、モールド、熱伝導性グロッブトップ(Glob top)または熱伝導性モールドを適用する(122)。本発明に従ったプリント配線板アセンブリを形成するために組み立てられるコンポーネントの製造は上に説明した通りである。
【0052】
インターポーザ基板を通じて電気接続を生じさせることによって、ダイスタック内の半導体ダイ間及びダイスタック内の半導体ダイと外部装置との間の電気信号の伝達を容易にすることができる。本発明に従ったインターポーザ基板の相対する側に配置される相互接続接点間で電子信号を送ることができるメッキされたバイアを含むプリント配線板アセンブリの実施形態が、図11に示されている。プリント配線板アセンブリ130は、図8Aにおいて10’’’’’として示されるプリント配線板アセンブリと同様である。図に示される実施形態において、電気的相互接続素子24’’’’は、インターポーザ基板16’’’’’を貫通するメッキされたバイア132の上方に位置する。バイアの内壁は銅などの導電性材料でライニングされる。他の実施形態においては、バイアをライニングするために他の導電性材料を使用することができる。バイアの導電性ライニングは、相互接続コンポーネント24’’’’間に電気信号が流れるための経路を形成する。図に示される実施形態は、また、インターポーザ基板上の金属トレース136と接触する相互接続コンポーネント22’’’’を示している。
【0053】
本発明に従ったインターポーザ基板上の相互接続コンポーネント間に電気接続を生じさせるための別の技法が図12に示されている。プリント配線板アセンブリ140は、図8Aに示されるプリント配線板アセンブリ10’’’’’と同様である。インターポーザ基板16’’’’’は、インターポーザ基板上の相互接続コンポーネント間で電気信号が流れるための経路を形成するコネクタ142を含む。コネクタ142は、フレックスまたは剛性フレックス・プリント配線板から作ることができる。
【0054】
図6に示されるプリント配線板アセンブリ10’’と同様のプリント配線板アセンブリ及び中間基板を用いて本発明に従って構成されるダイスタックが図13に示されている。ダイスタック100’は、図6に示されるプリント配線板アセンブリ10’’と同様の2つのプリント配線板アセンブリ150及び中間基板152を含む。中間基板は、2つのプリント配線板アセンブリ間に接続を生じさせる役割を果たし、1つの実施形態においては、相互接続コンポーネント156が配置されるプリント配線板154を含む。プリント配線板アセンブリ上の相互接続コンポーネントと中間基板との間の接触によって、電気信号は、ダイスタックの層の間で流れることができる。中間基板を構成するために使用される相互接続コンポーネントは、インターポーザ基板及びインターポーザ基板上に配置される相互接続コンポーネントを構成するための上述した材料及び方法を用いて構成することができる。
【0055】
プリント配線板アセンブリの組合せを用いて本発明に従って構成されるダイスタックが図14に示されている。ダイスタック100’’は、相互に上下に層状になった、図2に示されるプリント配線板アセンブリ10’と同様の2つのプリント配線板アセンブリ160を含む。ダイスタックの下部層162は、図6に示されるプリント配線板アセンブリ10’’と同様のプリント配線板アセンブリである。
【0056】
代替のダイスタック構造が図15に示されている。ダイスタックは、2つの半導体ダイ172が取り付けられたインターポーザ基板170を有する本発明に従ったプリント配線板アセンブリを含む。半導体ダイは、インターポーザ基板の相対する側に取り付けることができる。インターポーザ基板はソルダカラム176を通じて図6に示されるプリント配線板アセンブリ10’’と同様のプリント配線板アセンブリ174に接続される。ソルダカラムは電気信号が2つのプリント配線板アセンブリの間を流れることができるようにする相互接続コンポーネントである。
【0057】
本発明に従ってプリント配線板に取り付けられたダイスタックが図16に示されている。ダイスタック・アセンブリ180は、図13に示されるダイスタック100’と同様のダイスタック100’’’’を含む。ダイスタック100’’’’は、ダイスタックの最下層上の相互接続コンポーネント184を通じてプリント配線板182に接続される。プリント配線板は、ダイスタックの半導体ダイに電気信号を送るために使用することができる。外部装置は、プリント配線板の相互接続コンポーネント186に電気信号を与えることによって、プリント配線板を利用して半導体ダイに電気信号を送ることができる。プリント配線板は、上述の技法に従ってまたはプリント配線板を製造するための既知の技法に従って製造することができる。1つの実施形態においては、プリント配線板は、炭素を含有する層を含むことができる。他の実施形態においては、プリント配線板は炭素を含有する層を含まない。
【0058】
プリント配線板に取り付けられた複数のダイスタックを含む本発明に従ったダイスタック・アセンブリが図17に示されている。このアセンブリは、積重ねられたダイ形態のマルチチップ・モジュールとみなすことができる。ダイスタック・アセンブリ180’は、各ダイスタックの最下層上の相互接続コンポーネント184’を通じてプリント配線板182’上に取り付けられる、図13に示されるダイスタック100’と同様の複数のダイスタック100’’’’’を含む。プリント配線板182’上の相互接続コンポーネント186’は、ダイスタック内の半導体ダイにアクセスするために使用することができる。
【0059】
インターポーザ基板の各側に複数の半導体ダイを含む本発明に従ったプリント配線板アセンブリが図18に示されている。このアセンブリも積重ね可能なダイ形態を有するマルチチップ・モジュールとみなすことができる。プリント配線板アセンブリ200は、インターポーザ基板204の各側に配置される複数の半導体ダイ202を含む。1つの実施形態において、半導体ダイは並べて配置され、別の実施形態においては、半導体ダイはアレイを形成するように配列される。半導体ダイは、上述の技法に従ってインターポーザ基板に取り付けられ、半導体ダイは、上述の技法と同様の態様で相互接続コンポーネント206を用いて外部装置からアクセスできる。
【0060】
図18に示されるプリント配線板アセンブリ200と同様のプリント配線板アセンブリ及びインターポーザ基板を用いて本発明に従って構成されるダイスタックが図19に示されている。このダイスタックも、積重ねられたダイ形態を有するマルチチップ・モジュールとみなすことができる。ダイスタック100’’’’’’は、中間基板154’を通じて接続される図18に示されるプリント配線板アセンブリ200と同様の2つのプリント配線板アセンブリ200’を含む。中間基板154’は図13に示される中間基板154と同様であり、相互接続コンポーネント156’の助けを借りてダイスタックの隣接する層間に電気接続をもたらす役割を果たす。
【0061】
上述のプリント配線板アセンブリのいずれもがダイスタックに形成することができる。実施形態によっては、ダイスタックの形成のためには、上述の通りにして中間基板を使用する必要がありうる。ダイスタックが組み立てられたら、ダイスタックをプリント配線板上に取り付けることによって、ダイスタックを使用して本発明に従ってダイスタック・アセンブリを形成することができる。本発明に従ったダイスタック・アセンブリは、ダイスタックを1つだけ含む必要はなく、様々なダイスタック形態を有する複数のダイスタックを含むことができ、これらのがプリント配線板の様々な場所に取り付けられる。
【0062】
以上の実施形態は典型的なものとして開示されているが、本発明の範囲から逸脱することなく、開示されるシステムに付加的な変更、置換え及び修正を加えることができることが分かるだろう。例えば、ダイスタックを形成するために任意の数のプリント配線板アセンブリを積層することができ、また任意の数の半導体ダイを並べて、アレイ状にまたはその他の形態でインターポーザ基板上に配置することができる。さらに、上述の技法を用いて、考えられうる形態で各層上に任意の数の半導体ダイを含むダイスタックを構成することができ、これらの層を必要な中間基板を用いて配列することができる。さらに、プリント配線板アセンブリとソルダボール及び/またはソルダカラムを含む中間層との間に様々な相互接続形態を使用することができる。従って、本発明の範囲は、例示される実施形態によってではなく添付の特許請求の範囲及びそれらと同等のものによって決定されるべきである。
【図面の簡単な説明】
【0063】
【図1】本発明に従ったプリント配線板アセンブリの一実施形態を示すブロック図である。
【図2】本発明の一実施形態に従ったプリント配線板の概略的断面図である。
【図3A】本発明に従ったプリント配線板アセンブリにおいてインターポーザ基板を実現するために使用できるプリント配線板の概略的断面図である。
【図3B】本発明に従ったプリント配線板アセンブリにおいてインターポーザ基板を実現するために使用できるプリント配線板の概略的断面図である。
【図3C】本発明に従ったプリント配線板アセンブリにおいてインターポーザ基板を実現するために使用できるプリント配線板の概略的断面図である。
【図4】本発明の一実施形態に従ったプリント配線板を製造するためのプロセスを示すフローチャートである。
【図5A】プリント配線板アセンブリの構成における様々な段階において本発明の一実施形態に従ったプリント配線板アセンブリの構成に使用されるコンポーネントの概略的断面図である。
【図5B】プリント配線板アセンブリの構成における様々な段階において本発明の一実施形態に従ったプリント配線板アセンブリの構成に使用されるコンポーネントの概略的断面図である。
【図5C】プリント配線板アセンブリの構成における様々な段階において本発明の一実施形態に従ったプリント配線板アセンブリの構成に使用されるコンポーネントの概略的断面図である。
【図5D】プリント配線板アセンブリの構成における様々な段階において本発明の一実施形態に従ったプリント配線板アセンブリの構成に使用されるコンポーネントの概略的断面図である。
【図6】その表面のうちの2つに半導体ダイが取り付けられているインターポーザ基板を含む、本発明の一実施形態に従ったプリント配線板アセンブリの概略的断面図である。
【図7】半導体ダイ及び相互接続コンポーネントが同じ表面上に取り付けられているインターポーザ基板を含む、本発明に従ったプリント配線板アセンブリの概略的断面図である。
【図8A】本発明の実施形態に従ってインターポーザ基板に半導体ダイを相互接続するための様々な形態の概略的断面図である。
【図8B】本発明の実施形態に従ってインターポーザ基板に半導体ダイを相互接続するための様々な形態の概略的断面図である。
【図8C】本発明の実施形態に従ってインターポーザ基板に半導体ダイを相互接続するための様々な形態の概略的断面図である。
【図9】図2に示されるプリント配線板アセンブリと同様のプリント配線板アセンブリを用いて構成される、本発明の一実施態様に従ったダイスタックの概略的断面図である。
【図10】本発明の一実施形態に従ったダイスタックを構成するための方法を示すフローチャートである。
【図11】相互接続コンポーネントの間に電気接続を与えるためにメッキされたバイアを用いる、本発明の一実施形態に従ったプリント配線板アセンブリの概略的断面図である。
【図12】相互接続コンポーネントの間に電気接続を与えるために外部コネクタを用いる、本発明の一実施形態に従ったプリント配線板アセンブリの概略的断面図である。
【図13】図6に示されるプリント配線板アセンブリと同様のプリント配線板アセンブリ及び中間基板を用いて構成される、本発明の一実施形態に従ったダイスタックの概略的断面図である。
【図14】図2に示されるプリント配線板アセンブリと同様のプリント配線板アセンブリ及び図6に示されるプリント配線板アセンブリと同様のプリント配線板アセンブリを含むプリント配線板アセンブリの組合せを用いて構成される、本発明の一実施形態に従ったダイスタックの概略的断面図である。
【図15】相互接続コンポーネントとしてソルダカラムを使用する、本発明の一実施形態に従ったダイスタックの概略的断面図である。
【図16】プリント配線板に接続された、図13に示されるダイスタックと同様のダイスタックを含む、本発明の一実施形態に従ったダイスタック・アセンブリの概略的断面図である。
【図17】単一のプリント配線板に接続された複数のダイスタックを含む、本発明の一実施形態に従ったダイスタック・アセンブリである。
【図18】複数の半導体ダイが取り付けられている表面を有するインターポーザ基板を含む、本発明の一実施形態に従ったプリント配線板アセンブリの概略的断面図である。
【図19】図18に示されるプリント配線板アセンブリと同様のプリント配線板アセンブリ及び中間基板から本発明の一実施形態に従って構成されるダイスタックの概略的断面図である。
【特許請求の範囲】
【請求項1】
相互接続コンポーネントを通じて接続されるプリント配線板アセンブリのスタックをそなえ、
前記プリント配線板アセンブリのうちの少なくとも1つが炭素を含む制約層を有するインターポーザ基板を含む、ダイスタック。
【請求項2】
前記インターポーザ基板が3msiより大きい剛性を有する、請求項1に記載のダイスタック。
【請求項3】
前記プリント配線板アセンブリのうちの少なくとも1つが前記インターポーザ基板に取り付けられた少なくとも1つの半導体ダイを含む、請求項1に記載のダイスタック。
【請求項4】
前記半導体ダイが再配分層及び相互接続コンポーネントを通じて前記インターポーザ基板に取り付けられる、請求項3に記載のダイスタック。
【請求項5】
前記半導体ダイが相互接続コンポーネントを通じて前記インターポーザ基板に取り付けられる、請求項3に記載のダイスタック。
【請求項6】
複数の半導体ダイがインターポーザ基板の片側に配置される、請求項3に記載のダイスタック。
【請求項7】
複数の半導体ダイがインターポーザ基板の両側に配置される、請求項3に記載のダイスタック。
【請求項8】
前記ダイスタック内の前記プリント配線板アセンブリ間に配置される少なくとも1つのインターポーザ基板をさらにそなえ、
隣接するプリント配線板アセンブリが相互接続コンポーネントを通じて前記インターポーザ基板に接続される、請求項1に記載のダイスタック。
【請求項9】
半導体ダイと、
電気接続層と、
インターポーザ基板とをそなえ、
前記インターポーザ基板が炭素材料を用いて構成される層を含む、プリント配線板アセンブリ。
【請求項10】
前記半導体ダイが集積された電子装置である、請求項9に記載のプリント配線板アセンブリ。
【請求項11】
前記電気接続層が再配分層及び相互接続コンポーネントを含む、請求項9に記載のプリント配線板アセンブリ。
【請求項12】
前記再配分層が少なくとも1つの誘電体フィルム層及び薄膜はんだ性層から構成される、請求項11に記載のプリント配線板アセンブリ。
【請求項13】
前記インターポーザ基板がプリント配線板及び相互接続コンポーネントを含む、請求項9に記載のプリント配線板アセンブリ。
【請求項14】
前記プリント配線板が少なくとも1つの電気層及び少なくとも1つの制約層を含み、かつ
前記制約層が化学的蒸着(CVD)ダイアモンドを含む、請求項13に記載のプリント配線板アセンブリ。
【請求項15】
前記プリント配線板が少なくとも1つの電気層及び少なくとも1つの制約層を含み、かつ
前記制約層がダイアモンド様の炭素を含む、請求項13に記載のプリント配線板アセンブリ。
【請求項16】
前記制約層が15W/m.Kより大きい熱伝導率、20msiより大きい引張り係数、109オームより大きい電気抵抗、1MHzで6.0より小さい誘電率及び4ppm/℃より小さい熱膨張率を有する材料を用いて構成される、請求項13に記載のプリント配線板アセンブリ。
【請求項17】
前記制約層が100W/m.Kより大きい熱伝導率、50msiより大きい引張り係数、1010オームより大きい電気抵抗、1MHzで5.5より小さい誘電率及び3ppm/℃より小さい熱膨張率を有する材料を用いて構成される、請求項16に記載のプリント配線板アセンブリ。
【請求項18】
前記制約層が500W/m.Kより大きい熱伝導率、90msiより大きい引張り係数、1011オームより大きい電気抵抗、1MHzで5.0より小さい誘電率及び2ppm/℃より小さい熱膨張率を有する材料を用いて構成される、請求項16に記載のプリント配線板アセンブリ。
【請求項19】
前記インターポーザ基板が-2ppm/℃から12ppm/℃までの熱膨張率を有する、請求項13に記載のプリント配線板アセンブリ。
【請求項20】
前記インターポーザ基板が-1ppm/℃から9ppm/℃までの熱膨張率を有する、請求項19に記載のプリント配線板アセンブリ。
【請求項21】
前記インターポーザ基板が1ppm/℃から6ppm/℃までの熱膨張率を有する、請求項19に記載のプリント配線板アセンブリ。
【請求項22】
前記プリント配線板が少なくとも1つの電気層、少なくとも1つの誘電体層及び少なくとも1つの制約層を含む、請求項13に記載のプリント配線板アセンブリ。
【請求項23】
前記制約層が導電性材料である、請求項22に記載のプリント配線板アセンブリ。
【請求項24】
前記誘電体層が前記電気層間に配置され、
前記誘電体層が前記制約層間に配置され、
前記誘電体層が前記電気層と前記制約層との間に配置される、請求項23に記載のプリント配線板アセンブリ。
【請求項25】
前記制約層が前記プリント配線板内において機能層を形成する、請求項23に記載のプリント配線板アセンブリ。
【請求項26】
前記制約層が樹脂で強化されたカーボンファイバの複合材から作られる、請求項23に記載のプリント配線板アセンブリ。
【請求項27】
前記カーボンファイバにしみ込ませるために使用される前記樹脂がエポキシである、請求項26に記載のプリント配線板アセンブリ。
【請求項28】
前記カーボンファイバにしみ込ませるために使用される前記樹脂がシアネートエステルである、請求項26に記載のプリント配線板アセンブリ。
【請求項29】
前記カーボンファイバにしみ込ませるために使用される前記樹脂がポリイミドである、請求項26に記載のプリント配線板アセンブリ。
【請求項30】
前記カーボンファイバにしみ込ませるために使用される前記樹脂がビスマレイミドトリアジンエポキシである、請求項26に記載のプリント配線板アセンブリ。
【請求項31】
前記制約層が樹脂含浸ユニテープを含む、請求項23に記載のプリント配線板アセンブリ。
【請求項32】
前記制約層が樹脂含浸圧縮成形細断カーボンファイバを含む、請求項23に記載のプリント配線板アセンブリ。
【請求項33】
前記の制約複合層が0.0508mm(0.002インチ)より大きい厚み、1.5W/m.Kより大きい面内熱伝導率、10msiより大きい引張り係数、6.0より大きい誘電率、4ppm/℃より小さい熱膨張率及び13μΩ.mより小さい電気抵抗率を有する、請求項23に記載のプリント配線板アセンブリ。
【請求項34】
前記制約層が0.0762mm(0.003インチ)より大きい厚み、20W/m.Kより大きい面内熱伝導率、15msiより大きい引張り係数、8.0より大きい誘電率、3ppm/℃より小さい熱膨張率及び10μΩ.mより小さい電気抵抗率を有する、請求項33に記載のプリント配線板アセンブリ。
【請求項35】
前記制約層が0.1016mm(0.004インチ)から0.508mm(0.020インチ)までの厚み、40W/m.Kより大きい面内熱伝導率、25msiより大きい引張り係数、12.0より大きい誘電率及び2ppm/℃より小さい熱膨張率を有し、前記制約層の構成に使用される炭素またはグラファイトが8.5μΩ.mから1.1μΩ.mまでの電気抵抗率を有する、請求項33に記載のプリント配線板アセンブリ。
【請求項36】
前記プリント配線板が少なくとも1つの電気層、少なくとも1つの誘電体層及び少なくとも片面が金属層でメッキされた少なくとも1つの制約層を含む、請求項13に記載のプリント配線板アセンブリ。
【請求項37】
前記電気接続層を通じて中間基板に接続された付加的な半導体ダイをさらにそなえる、請求項9に記載のプリント配線板アセンブリ。
【請求項38】
少なくとも2つの半導体ダイが前記電気接続層を通じて前記中間基板の同じ側に接続される、請求項37に記載のプリント配線板アセンブリ。
【請求項39】
少なくとも2つの半導体ダイが前記電気接続層を通じて前記中間基板の相対する側に接続される、請求項37に記載のプリント配線板アセンブリ。
【請求項40】
相互接続コンポーネントを通じて接続されるプリント配線板アセンブリのスタックと、
相互接続コンポーネントを通じてプリント配線板アセンブリの前記スタックに接続されたプリント配線板とをそなえ、
前記プリント配線板アセンブリのうちの少なくとも1つが炭素を含む制約層を有するインターポーザ基板を含む、ダイスタック・アセンブリ。
【請求項1】
相互接続コンポーネントを通じて接続されるプリント配線板アセンブリのスタックをそなえ、
前記プリント配線板アセンブリのうちの少なくとも1つが炭素を含む制約層を有するインターポーザ基板を含む、ダイスタック。
【請求項2】
前記インターポーザ基板が3msiより大きい剛性を有する、請求項1に記載のダイスタック。
【請求項3】
前記プリント配線板アセンブリのうちの少なくとも1つが前記インターポーザ基板に取り付けられた少なくとも1つの半導体ダイを含む、請求項1に記載のダイスタック。
【請求項4】
前記半導体ダイが再配分層及び相互接続コンポーネントを通じて前記インターポーザ基板に取り付けられる、請求項3に記載のダイスタック。
【請求項5】
前記半導体ダイが相互接続コンポーネントを通じて前記インターポーザ基板に取り付けられる、請求項3に記載のダイスタック。
【請求項6】
複数の半導体ダイがインターポーザ基板の片側に配置される、請求項3に記載のダイスタック。
【請求項7】
複数の半導体ダイがインターポーザ基板の両側に配置される、請求項3に記載のダイスタック。
【請求項8】
前記ダイスタック内の前記プリント配線板アセンブリ間に配置される少なくとも1つのインターポーザ基板をさらにそなえ、
隣接するプリント配線板アセンブリが相互接続コンポーネントを通じて前記インターポーザ基板に接続される、請求項1に記載のダイスタック。
【請求項9】
半導体ダイと、
電気接続層と、
インターポーザ基板とをそなえ、
前記インターポーザ基板が炭素材料を用いて構成される層を含む、プリント配線板アセンブリ。
【請求項10】
前記半導体ダイが集積された電子装置である、請求項9に記載のプリント配線板アセンブリ。
【請求項11】
前記電気接続層が再配分層及び相互接続コンポーネントを含む、請求項9に記載のプリント配線板アセンブリ。
【請求項12】
前記再配分層が少なくとも1つの誘電体フィルム層及び薄膜はんだ性層から構成される、請求項11に記載のプリント配線板アセンブリ。
【請求項13】
前記インターポーザ基板がプリント配線板及び相互接続コンポーネントを含む、請求項9に記載のプリント配線板アセンブリ。
【請求項14】
前記プリント配線板が少なくとも1つの電気層及び少なくとも1つの制約層を含み、かつ
前記制約層が化学的蒸着(CVD)ダイアモンドを含む、請求項13に記載のプリント配線板アセンブリ。
【請求項15】
前記プリント配線板が少なくとも1つの電気層及び少なくとも1つの制約層を含み、かつ
前記制約層がダイアモンド様の炭素を含む、請求項13に記載のプリント配線板アセンブリ。
【請求項16】
前記制約層が15W/m.Kより大きい熱伝導率、20msiより大きい引張り係数、109オームより大きい電気抵抗、1MHzで6.0より小さい誘電率及び4ppm/℃より小さい熱膨張率を有する材料を用いて構成される、請求項13に記載のプリント配線板アセンブリ。
【請求項17】
前記制約層が100W/m.Kより大きい熱伝導率、50msiより大きい引張り係数、1010オームより大きい電気抵抗、1MHzで5.5より小さい誘電率及び3ppm/℃より小さい熱膨張率を有する材料を用いて構成される、請求項16に記載のプリント配線板アセンブリ。
【請求項18】
前記制約層が500W/m.Kより大きい熱伝導率、90msiより大きい引張り係数、1011オームより大きい電気抵抗、1MHzで5.0より小さい誘電率及び2ppm/℃より小さい熱膨張率を有する材料を用いて構成される、請求項16に記載のプリント配線板アセンブリ。
【請求項19】
前記インターポーザ基板が-2ppm/℃から12ppm/℃までの熱膨張率を有する、請求項13に記載のプリント配線板アセンブリ。
【請求項20】
前記インターポーザ基板が-1ppm/℃から9ppm/℃までの熱膨張率を有する、請求項19に記載のプリント配線板アセンブリ。
【請求項21】
前記インターポーザ基板が1ppm/℃から6ppm/℃までの熱膨張率を有する、請求項19に記載のプリント配線板アセンブリ。
【請求項22】
前記プリント配線板が少なくとも1つの電気層、少なくとも1つの誘電体層及び少なくとも1つの制約層を含む、請求項13に記載のプリント配線板アセンブリ。
【請求項23】
前記制約層が導電性材料である、請求項22に記載のプリント配線板アセンブリ。
【請求項24】
前記誘電体層が前記電気層間に配置され、
前記誘電体層が前記制約層間に配置され、
前記誘電体層が前記電気層と前記制約層との間に配置される、請求項23に記載のプリント配線板アセンブリ。
【請求項25】
前記制約層が前記プリント配線板内において機能層を形成する、請求項23に記載のプリント配線板アセンブリ。
【請求項26】
前記制約層が樹脂で強化されたカーボンファイバの複合材から作られる、請求項23に記載のプリント配線板アセンブリ。
【請求項27】
前記カーボンファイバにしみ込ませるために使用される前記樹脂がエポキシである、請求項26に記載のプリント配線板アセンブリ。
【請求項28】
前記カーボンファイバにしみ込ませるために使用される前記樹脂がシアネートエステルである、請求項26に記載のプリント配線板アセンブリ。
【請求項29】
前記カーボンファイバにしみ込ませるために使用される前記樹脂がポリイミドである、請求項26に記載のプリント配線板アセンブリ。
【請求項30】
前記カーボンファイバにしみ込ませるために使用される前記樹脂がビスマレイミドトリアジンエポキシである、請求項26に記載のプリント配線板アセンブリ。
【請求項31】
前記制約層が樹脂含浸ユニテープを含む、請求項23に記載のプリント配線板アセンブリ。
【請求項32】
前記制約層が樹脂含浸圧縮成形細断カーボンファイバを含む、請求項23に記載のプリント配線板アセンブリ。
【請求項33】
前記の制約複合層が0.0508mm(0.002インチ)より大きい厚み、1.5W/m.Kより大きい面内熱伝導率、10msiより大きい引張り係数、6.0より大きい誘電率、4ppm/℃より小さい熱膨張率及び13μΩ.mより小さい電気抵抗率を有する、請求項23に記載のプリント配線板アセンブリ。
【請求項34】
前記制約層が0.0762mm(0.003インチ)より大きい厚み、20W/m.Kより大きい面内熱伝導率、15msiより大きい引張り係数、8.0より大きい誘電率、3ppm/℃より小さい熱膨張率及び10μΩ.mより小さい電気抵抗率を有する、請求項33に記載のプリント配線板アセンブリ。
【請求項35】
前記制約層が0.1016mm(0.004インチ)から0.508mm(0.020インチ)までの厚み、40W/m.Kより大きい面内熱伝導率、25msiより大きい引張り係数、12.0より大きい誘電率及び2ppm/℃より小さい熱膨張率を有し、前記制約層の構成に使用される炭素またはグラファイトが8.5μΩ.mから1.1μΩ.mまでの電気抵抗率を有する、請求項33に記載のプリント配線板アセンブリ。
【請求項36】
前記プリント配線板が少なくとも1つの電気層、少なくとも1つの誘電体層及び少なくとも片面が金属層でメッキされた少なくとも1つの制約層を含む、請求項13に記載のプリント配線板アセンブリ。
【請求項37】
前記電気接続層を通じて中間基板に接続された付加的な半導体ダイをさらにそなえる、請求項9に記載のプリント配線板アセンブリ。
【請求項38】
少なくとも2つの半導体ダイが前記電気接続層を通じて前記中間基板の同じ側に接続される、請求項37に記載のプリント配線板アセンブリ。
【請求項39】
少なくとも2つの半導体ダイが前記電気接続層を通じて前記中間基板の相対する側に接続される、請求項37に記載のプリント配線板アセンブリ。
【請求項40】
相互接続コンポーネントを通じて接続されるプリント配線板アセンブリのスタックと、
相互接続コンポーネントを通じてプリント配線板アセンブリの前記スタックに接続されたプリント配線板とをそなえ、
前記プリント配線板アセンブリのうちの少なくとも1つが炭素を含む制約層を有するインターポーザ基板を含む、ダイスタック・アセンブリ。
【図1】
【図2】
【図3A】
【図3B】
【図3C】
【図4】
【図5A】
【図5B】
【図5C】
【図5D】
【図6】
【図7】
【図8A】
【図8B】
【図8C】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図2】
【図3A】
【図3B】
【図3C】
【図4】
【図5A】
【図5B】
【図5C】
【図5D】
【図6】
【図7】
【図8A】
【図8B】
【図8C】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【公表番号】特表2007−505478(P2007−505478A)
【公表日】平成19年3月8日(2007.3.8)
【国際特許分類】
【出願番号】特願2006−524948(P2006−524948)
【出願日】平成16年8月30日(2004.8.30)
【国際出願番号】PCT/US2004/028246
【国際公開番号】WO2005/022965
【国際公開日】平成17年3月10日(2005.3.10)
【出願人】(506070084)サーマルワークス,インコーポレイティド (1)
【Fターム(参考)】
【公表日】平成19年3月8日(2007.3.8)
【国際特許分類】
【出願日】平成16年8月30日(2004.8.30)
【国際出願番号】PCT/US2004/028246
【国際公開番号】WO2005/022965
【国際公開日】平成17年3月10日(2005.3.10)
【出願人】(506070084)サーマルワークス,インコーポレイティド (1)
【Fターム(参考)】
[ Back to top ]