表示装置
【課題】電源供給線の配線抵抗による電位降下によって生じる電位のずれを軽減することにより、表示領域内のムラを軽減し、鮮明な多階調カラー表示が可能なアクティブマトリクス型のＥＬ表示装置を提供することを課題とする。
【解決手段】電源供給線の引き出し口を複数配置する。また、外部入力端子と画素部電源供給線の間の配線抵抗を、帰還増幅器をもって電源供給線に電位供給することにより、電位補償をおこなう。また、上記構成に加え、電源供給線をマトリクス状に配置する。
【解決手段】電源供給線の引き出し口を複数配置する。また、外部入力端子と画素部電源供給線の間の配線抵抗を、帰還増幅器をもって電源供給線に電位供給することにより、電位補償をおこなう。また、上記構成に加え、電源供給線をマトリクス状に配置する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＥＬ（エレクトロルミネッセンス）素子を基板上に作り込んで形成された電子ディスプレイ（電気光学装置）に関する。特に半導体素子（半導体薄膜を用いた素子）を用いた表示装置に関する。またＥＬ表示装置を表示部に用いた電子機器に関する。
【背景技術】
【０００２】
近年、基板上に薄膜トランジスタ（以下、本明細書中ではＴＦＴと表記する）
を形成する技術が大幅に進歩し、アクティブマトリクス型表示装置への応用開発が進められている。特に、ポリシリコンなどの多結晶半導体膜を用いたＴＦＴは、従来のアモルファスシリコン等の非晶質半導体膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう）が高いので、高速動作が可能である。そのため、従来、基板外の駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能となっている。
【０００３】
このような多結晶半導体膜を用いたアクティブマトリクス型表示装置では、同一基板上に、様々な回路や素子を作り込むことが可能であり、製造コストの低減、表示装置の小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られる。
【０００４】
そしてさらに、自発光型素子としてＥＬ素子を有したアクティブマトリクス型のＥＬ表示装置の研究が活発化している。ＥＬ表示装置は、有機ＥＬディスプレイ（ＯＥＬＤ：Organic EL Display）又は有機ライトエミッティングダイオード（ＯＬＥＤ：Organic Light Emitting Diode）とも呼ばれている。
【０００５】
ＥＬ素子は一対の電極（陽極と陰極）間にＥＬ層が挟まれた構造となっているが、ＥＬ層は通常、積層構造となっている。代表的には、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められているＥＬ表示装置はほとんどこの構造を採用している。
【０００６】
また他にも、陽極上に正孔注入層／正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。
【０００７】
本明細書において、陰極と陽極との間に設けられる全ての層を総称してＥＬ層と呼ぶ。よって上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等は、全てＥＬ層に含まれる。
【０００８】
そして、上記構造でなるＥＬ層に、一対の電極から所定の電圧をかけると、発光層においてキャリアの再結合が起こって発光する。なお本明細書においてＥＬ素子が発光することを、ＥＬ素子が駆動すると呼ぶ。また、本明細書中では、陽極、ＥＬ層及び陰極で形成される発光素子をＥＬ素子と呼ぶ。
【０００９】
なお、本明細書中において、ＥＬ素子とは、一重項励起状態からの発光（蛍光）を利用するものと、三重項励起状態からの発光（燐光）を利用するものの両方を含むものとする。
【００１０】
ＥＬ表示装置の駆動方法として、アナログ方式の駆動方法（アナログ駆動）が挙げられる。ＥＬ表示装置のアナログ駆動について、図１８及び図１９を用いて説明する。
【００１１】
図１８に、アナログ駆動のＥＬ表示装置の画素部１８００の構造を示す。ゲート信号線駆動回路からの選択信号を入力するゲート信号線（Ｇ１〜Ｇｙ）は、各画素が有するスイッチング用ＴＦＴ１８０１のゲート電極に接続されている。また各画素の有するスイッチング用ＴＦＴ１８０１のソース領域とドレイン領域は、一方がアナログのビデオ信号を入力するソース信号線（データ信号線ともいう）（Ｓ１〜Ｓｘ）に、もう一方が各画素が有する駆動用ＴＦＴ１８０４のゲート電極及び各画素が有する保持容量１８０８にそれぞれ接続されている。
【００１２】
各画素が有する駆動用ＴＦＴ１８０４のソース領域とドレイン領域はそれぞれ、一方は電源供給線（Ｖ１〜Ｖｘ）に、もう一方はＥＬ素子１８０６に接続されている。電源供給線（Ｖ１〜Ｖｘ）の電位を電源電位と呼ぶ。また電源供給線（Ｖ１〜Ｖｘ）は、各画素が有する保持容量１８０８に接続されている。
【００１３】
ＥＬ素子１８０６は、陽極と、陰極と、陽極と陰極との間に設けられたＥＬ層とを有する。ＥＬ素子１８０６の陽極が駆動用ＴＦＴ１８０４のソース領域またはドレイン領域と接続している場合、ＥＬ素子１８０６の陽極が画素電極、陰極が対向電極となる。逆にＥＬ素子１８０６の陰極が駆動用ＴＦＴ１８０４のソース領域またはドレイン領域と接続している場合、ＥＬ素子１８０６の陽極が対向電極、陰極が画素電極となる。
【００１４】
なお本明細書において、対向電極の電位を対向電位と呼ぶ。なお対向電極に対向電位を与える電源を対向電源と呼ぶ。画素電極の電位と対向電極の電位の電位差がＥＬ駆動電圧であり、このＥＬ駆動電圧がＥＬ層にかかる。
【００１５】
図１８で示したＥＬ表示装置を、アナログ方式で駆動させた場合のタイミングチャートを図１９に示す。１つのゲート信号線が選択されてから、その次に別のゲート信号線が選択されるまでの期間を１ライン期間（Ｌ）と呼ぶ。また１つの画像が表示されてから次の画像が表示されるまでの期間が１フレーム期間（Ｆ）に相当する。図１８のＥＬ表示装置の場合、ゲート信号線はｙ本あるので、１フレーム期間中にｙ個のライン期間（Ｌ１〜Ｌｙ）が設けられている。
【００１６】
解像度が高くなるにつれて１フレーム期間中のライン期間の数も増え、駆動回路を高い周波数で駆動しなければならなくなる。
【００１７】
まず電源供給線（Ｖ１〜Ｖｘ）は一定の電源電位に保たれている。そして対向電極の電位である対向電位も一定の電位に保たれている。対向電位は、ＥＬ素子が発光する程度に電源電位との間に電位差を有している。
【００１８】
第１のライン期間（Ｌ１）において、ゲート信号線Ｇ１には、ゲート信号線駆動回路からの選択信号が入力される。そして、ソース信号線（Ｓ１〜Ｓｘ）に順にアナログのビデオ信号が入力される。ゲート信号線Ｇ１に接続された全てのスイッチング用ＴＦＴはオンの状態になるので、ソース信号線に入力されたアナログのビデオ信号は、スイッチング用ＴＦＴを介して駆動用ＴＦＴのゲート電極に入力される。
【００１９】
駆動用ＴＦＴのチャネル形成領域を流れる電流の量は、そのゲート電圧によって制御される。
【００２０】
ここで、駆動用ＴＦＴのソース領域が電源供給線に接続され、ドレイン領域がＥＬ素子に接続されている場合を例に説明する。
【００２１】
駆動用ＴＦＴのソース領域は、電源供給線に接続されてるため、画素部の各画素に同じ電位が入力されている。このとき、ソース信号線にアナログの信号が入力されると、この信号電圧の電位と、駆動用ＴＦＴのソース領域の電位との差がゲート電圧になる。ＥＬ素子に流れる電流は、駆動用ＴＦＴのゲート電圧によって決まる。ここで、ＥＬ素子の発光輝度は、ＥＬ素子の両電極間を流れる電流に比例する。こうしてＥＬ素子はアナログのビデオ信号の電圧に制御されて発光を行う。
【００２２】
上述した動作を繰り返し、ソース信号線（Ｓ１〜Ｓｘ）へのアナログのビデオ信号の入力が終了すると、第１のライン期間（Ｌ１）が終了する。なお、ソース信号線（Ｓ１〜Ｓｘ）への、アナログのビデオ信号の入力が終了するまでの期間と水平帰線期間とを合わせて１つのライン期間としても良い。次に第２のライン期間（Ｌ２）となりゲート信号線Ｇ２に選択信号が入力される。第１のライン期間（Ｌ１）と同様に、ソース信号線（Ｓ１〜Ｓｘ）に順にアナログのビデオ信号が入力される。
【００２３】
全てのゲート信号線（Ｇ１〜Ｇｙ）に選択信号が入力されると、全てのライン期間（Ｌ１〜Ｌｙ）が終了する。全てのライン期間（Ｌ１〜Ｌｙ）が終了すると、１フレーム期間が終了する。１フレーム期間中において全ての画素が表示を行い、１つの画像が形成される。なお全てのライン期間（Ｌ１〜Ｌｙ）と垂直帰線期間とを合わせて１フレーム期間としても良い。
【００２４】
以上のように、アナログのビデオ信号によってＥＬ素子の発光量が制御され、その発光量の制御によって階調表示がなされる。この方式は、いわゆるアナログ駆動方法と呼ばれる駆動方式であり、ソース信号線に入力されるアナログのビデオ信号の電圧の変化で階調表示が行われる。
【発明の開示】
【発明が解決しようとする課題】
【００２５】
図２０は、駆動用ＴＦＴの特性を示すグラフであり、４０１はＩｄ−Ｖｇ特性（又はＩｄ−Ｖｇ曲線）と呼ばれている。ここでＩｄはドレイン電流であり、Ｖｇはゲート電圧である。このグラフにより任意のゲート電圧に対して流れる電流量を知ることができる。
【００２６】
通常、ＥＬ素子を駆動するにあたって、上記Ｉｄ−Ｖｇ特性の点線４０２で示した領域を用いる。４０２で囲んだ領域は、飽和領域と呼ばれ、ゲート電圧Ｖｇの変化に対してドレイン電流Ｉｄが大きく変化する領域である。
【００２７】
アナログ方式の駆動方法では、駆動用ＴＦＴにおいて、飽和領域を用い、そのゲート電圧を変化させることによってドレイン電流を変化させる。
【００２８】
スイッチング用ＴＦＴがオンとなり、画素内に、ソース信号線より入力されたアナログのビデオ信号は、駆動用ＴＦＴのゲート電極に印加される。こうして、駆動用ＴＦＴのゲート電圧が変化する。このとき、図２０に示したＩｄ−Ｖｇ特性に従い、ゲート電圧に対してドレイン電流が１対１で決まる。こうして、駆動用ＴＦＴのゲート電極に入力されるアナログのビデオ信号の電圧に対応して、所定のドレイン電流がＥＬ素子に流れ、その電流量に対応した発光量で前記ＥＬ素子が発光する。
【００２９】
以上のように、アナログのビデオ信号によってＥＬ素子の発光量が制御され、その発光量の制御によって階調表示がなされる。
【００３０】
ここで、各画素の駆動用ＴＦＴのゲート電圧は、たとえソース信号線から同じ信号が入力されても、駆動用ＴＦＴのソース領域の電位が変化すると変化してしまう。ここで、駆動用ＴＦＴのソース領域の電位は、電源供給線から与えられている。しかし、電源供給線の電位は、配線抵抗による電位降下のために、画素部内部の位置によって変化する。
【００３１】
また、画素部内の電源供給線の配線抵抗による電位降下の影響だけではなく、外部からの電源の入力部（以下、外部入力端子と表記する）より、画素部の電源供給線までの引き回し部分（以下、電源供給線引き回し部と表記する）の電位降下も問題となる。
【００３２】
つまり、外部入力端子の位置から、画素部の各電源供給線の位置までの配線引き回しの長さによって、電源供給線の電位にばらつきが生じることになる。
【００３３】
ここで、電源供給線の配線抵抗が小さな場合や、表示装置が、比較的小さな場合、また、電源供給線に流れる電流が比較的小さな場合は、それほど問題とならないが、そうでない場合、特に表示装置が比較的大きな場合は、この配線抵抗による電源供給線の電位の変化が大きくなる。
【００３４】
特に、表示装置が大きくなるほど、外部入力端子から画素部の各電源供給線までの距離のばらつきが大きくなるため、電源供給線引き回し部の配線の長さのばらつきが大きくなる。そのため、電源供給線引き回し部の電位降下による電源供給線の電位の変化が大きくなる。
【００３５】
これらの要因による電源供給線の電位ばらつきは、各画素のＥＬ素子の発光輝度に影響を与え、表示輝度を変化させるため表示ムラの原因となる。
【００３６】
以下に、電源供給線の電位のばらつきの具体的な例を示す。
【００３７】
図２３に示すように、表示画面中に白または黒のボックスを表示させたときには、クロストークと呼ばれる現象が発生していた。これはボックスの上方または下方にボックスの横方向と輝度の違いが発生する現象である。
【００３８】
この現象が起こる、従来の表示装置の画素部の一部の回路図を図４０に、また、その上面図を図４１に示す。
【００３９】
図４１において、図４０と同じ部分は同じ符号を用いて示し、説明は省略する。
【００４０】
各画素は、スイッチング用ＴＦＴ４４０２、駆動用ＴＦＴ４４０６、保持容量４４１９、ＥＬ素子４４１４とによって構成される。
【００４１】
なお、図４０及び図４１において、スイッチング用ＴＦＴ４４０２はダブルゲート構造であるが、その他の構造であっても良い。
【００４２】
クロストークは、ボックスの上方、下方と、横方向それぞれの画素において、駆動用ＴＦＴ４４０６に流れる電流に、差分を生じることから起こるものである。この差分の原因は、電源供給線Ｖ１、Ｖ２がソース信号線Ｓ１、Ｓ２に平行に配置されているために起こる。
【００４３】
例えば図２３のように、表示画面の一部に白いボックスを表示した場合、このボックス表示をする画素に対応する電源供給線において、ボックス表示画素の駆動用ＴＦＴのソース・ドレイン間を介してＥＬ素子に電流が流れる分、この電源供給線の配線抵抗による電位降下は、ボックスを表示しない画素のみにしか電源を供給しない電源供給線と比べて、大きくなる。そのため、ボックスの上下で、ボックス表示をしない他の画素より暗い部分が発生する。
【００４４】
また、従来のアクティブマトリクス型のＥＬ表示装置は図２４に示すように、電源供給線を表示装置の一方向から引き出し、この引き出し口より外部からの電源及び信号等を入力している。
【００４５】
ここで、表示装置の表示画面のサイズが小さい場合には、それでも、問題は発生しなかったが、表示装置の表示画面のサイズが大きくなると、表示画面の面積に比例して、消費電流が増加する。
【００４６】
４インチの表示画面を有する表示装置と、２０インチの表示画面を有する表示装置とでは、消費電流は２５倍となる。
【００４７】
そのため、表示画面のサイズが大きい表示装置では、前述の電位降下の問題が大きな課題となる。
【００４８】
また、取り出し口に近い電源供給線（図２４中ａ）は、さほど電位降下は発生しないが、引き出し口より遠く離れた電源供給線（図２４中ｂ）は、配線が長い距離引き回されるため、その配線抵抗による電位降下が大きく発生しする。そのため、この電源供給線（図２４中ｂ）に接続された駆動用ＴＦＴを有する画素のＥＬ素子に加わる電圧が低下し、画質の低下を招いていた。
【００４９】
例えば、２０インチの表示装置において、配線長は７００ｍｍ、配線幅１０ｍｍ、シート抵抗０．１オームとしても、電流が１Ａ程度流れると電位降下は１０Ｖになってしまい、正常な表示が不可能となる。
【００５０】
本発明は、上記問題点を鑑みてなされたものであり、鮮明な多階調カラー表示の可能なアクティブマトリクス型のＥＬ表示装置を提供することを課題とする。そして、そのようなアクティブマトリクス型ＥＬ表示装置を用いた高性能な電子機器（電子デバイス）を提供することを課題とする。
【課題を解決するための手段】
【００５１】
本発明者は、電源供給線の配線抵抗による電位低下、特に電源供給線の引き出し部の配線抵抗による電位低下を軽減する方法を考えた。
【００５２】
以下に、本発明の構成について記載する。
【００５３】
本発明によって、 絶縁表面上に複数のソース信号線と、複数のゲート信号線と、複数の電源供給線と、マトリクス状に配置された複数の画素とを有し、 前記複数の画素は、スイッチング用薄膜トランジスタと、駆動用薄膜トランジスタと、ＥＬ素子とによって構成される表示装置において、 複数の引き出し口を有し、 前記複数の電源供給線は、前記複数の引き出し口まで引き回され、 前記複数の引き出し口において、前記複数の電源供給線に電位が与えられ、 前記引き出し口は、前記表示装置の少なくとも２方向に設けられていることを特徴とした表示装置が提供される。
【００５４】
本発明によって、 絶縁表面上に複数のソース信号線と、複数のゲート信号線と、複数の電源供給線と、マトリクス状に配置された複数の画素とを有し、 前記複数の画素は、スイッチング用薄膜トランジスタと、駆動用薄膜トランジスタと、ＥＬ素子とによって構成される表示装置において、 引き出し口を有し、 前記引出し口は、複数の外部入力端子を有し、 前記複数の電源供給線は、５本以上５０本以下にまとめられ、前記複数の外部入力端子まで引き回され、 前記複数の外部入力端子において、前記複数の電源供給線に電位が与えられていることを特徴とした表示装置が提供される。
【００５５】
本発明によって、 絶縁表面上に複数のソース信号線と、複数のゲート信号線と、複数の電源供給線と、マトリクス状に配置された複数の画素とを有し、 前記複数の画素は、スイッチング用薄膜トランジスタと、駆動用薄膜トランジスタと、ＥＬ素子とによって構成される表示装置において、 外部入力端子を有し、 前記複数の電源供給線は、前記外部入力端子まで引き回され、 帰還ループの中に有する帰還増幅器により、前記外部入力端子を介して前記電源供給線に電位を供給することを特徴とした表示装置が提供される。
【００５６】
前記複数の電源供給線は、マトリクス状に配置されていることを特徴とする表示装置であってもよい。
【００５７】
前記複数の電源供給線は、前記ソース信号線と同一の配線層と、前記ゲート信号線と同一の配線層とによって構成されていることを特徴とした表示装置であってもよい。
【００５８】
前記複数の電源供給線は、前記ソース信号線とは異なる配線層と、前記ゲート信号と同一の配線層とによって構成されていることを特徴とした表示装置であってもよい。
【００５９】
前記複数の電源供給線は、前記ゲート信号線とは異なる配線層と、前記ソース信号線と同一の配線層とによって構成されていることを特徴とした表示装置であってもよい。
【００６０】
前記複数の電源供給線は、前記ゲート信号線及び前記ソース信号線のいずれとも異なる配線層で構成されていることを特徴とした表示装置であってもよい。
【００６１】
前記複数の電源供給線の列方向の本数は、前記複数の画素の列方向の数より少ないことを特徴とした表示装置であってもよい。
【００６２】
前記複数の電源供給線の行方向の本数は、前記画素の行方向の数より少ないことを特徴とした表示装置であってもよい。
【００６３】
前記表示装置の表示部分の対角は２０インチ以上であることを特徴とした表示装置であってもよい。
【００６４】
前記表示装置を用いることを特徴とするパーソナルコンピュータ、テレビ受像機、ビデオカメラ、画像再生装置、ヘッドマウントディスプレイ、携帯情報端末であってもよい。
【発明の効果】
【００６５】
従来のＥＬ表示装置では、画面サイズを大きくした場合、それに伴う電流の増加により、電源供給線において、電位降下が発生し、表示の画質を損う原因となっていた。
【００６６】
しかし、本発明は上記構成によって、配線抵抗の影響を低減可能であり、ＥＬ素子に流れる電流が増加しても、画質を損なわずに表示を行うことができる。
【発明を実施するための最良の形態】
【００６７】
以下に、本発明の表示装置の構造について説明する。
【００６８】
（第一の実施形態）
画素部の電源供給線の外部への引き出しを一方向だけでなく、複数の方向へ引き出す。
【００６９】
図１を用いて、第一の実施形態について説明する。
【００７０】
図１のように、電源供給線引出し口１及び電源供給線引出し口２の、２方向から電源供給線を引き出す。
【００７１】
ここで本明細書中では、引出し口とは、複数の外部入力端子によって構成され、外部より表示装置に、電源電位や映像信号などが入力される部分を示すものとする。
【００７２】
このように表示装置の２方向から電源供給線を引き出すことによって、１方向からの引き出しに比べて、画素部の各電源供給線から外部入力端子までの配線の長さを短くし、また、その配線の長さのばらつきを低減することができる。
【００７３】
上記構成によって、画素部周辺の電源供給線の引き回し部の電位降下の影響を低減することができる。
【００７４】
（第二の実施形態）
本実施の形態では、電源供給線の引き回し部の配線は、小単位にまとめて、それぞれの引き出し口の、複数の隣接ではない外部入力端子に引き出される。
【００７５】
本実施の形態の構造を図４に示す。
【００７６】
これは、図３５の従来例において示した、画素部の各電源供給線を、ひとつにまとめて、ひとつの外部入力端子に引き出す場合に比べて、まとめられた電源供給線毎において、各外部入力端子までの配線の長さを短くし、また、その配線長のばらつきを低減することができる。
【００７７】
つまり、図４における配線ａと配線ｂの長さの違いは、図３５における配線ａと配線ｂの長さの違いと比較して大きく低減されている。
【００７８】
上記構成によって、画素部周辺の電源供給線の引き回し部の電位降下の影響を低減することができる。
【００７９】
（第三の実施形態）
電源供給線に流れる電流は、前述したように大型の表示装置においては大電流になり得る。そのような場合に、画素領域から外部入力端子までの引き回しの配線抵抗による電位降下の影響は無視できない。
【００８０】
この対策として、電位降下を見越して、外部電源の電位をあらかじめ、上げておくことも考えられるが、表示の内容によって流れる電流は変化するので、一律に外部電源の電位を上げるのは、望ましくない。よって、本実施の形態では帰還増幅器を用い、帰還ループの中に電位降下を起こす配線を含むことを提案するものである。
【００８１】
図５に示すように、外部入力端子は帰還増幅器の出力に接続され、帰還増幅器の非反転入力（＋）には、電源供給線に加えるべき電圧が入力され、反転入力端子（−）には画素部の電源供給線の電位をモニタし、印加する。帰還増幅器の原理により、非反転入力端子と反転入力端子は同じ電位になるように動作するため、帰還増幅器の出力端子は、電位降下分だけ高い電位が出力される。上記したように、電位補償が行われ、電位のずれは解消される。
【００８２】
電源供給線引き回し部の配線抵抗をＲとし、電流をiとするとＲiの電位降下が起こるが、モニタ端子では電流がほとんど流れないため、電位降下は発生しない。
【００８３】
帰還増幅器はパネル完成後、外付けの基板上等に、外部ＩＣ等で構成される。
【００８４】
（第四の実施形態）
図２に本発明の画素部の構成を示す回路図を示す。
【００８５】
画素部の各画素は、スイッチング用ＴＦＴ４４０２、駆動用ＴＦＴ４４０６、保持容量４４１９、ＥＬ素子４４１４によって構成されている。電源供給線（ＶＸ１〜ＶＸｎ、ＶＹ１〜ＶＹｎ）が、ソース信号線（Ｓ１〜Ｓｎ）と平行方向だけでなく、垂直方向にも配置されて、それぞれの方向から画素の駆動用ＴＦＴ４４０６のソース領域もしくはドレイン領域に電圧が供給されている。これによって、ＥＬ素子４４１４を流れる電流は、ソース信号線Ｓ１〜Ｓｎと平行方向からだけでなく、垂直方向からも供給されるので、従来例のような、クロストークの発生を抑制することが可能である。
【００８６】
ここで、隣り合う画素同士で、電源供給線を共有する。これによって、各画素中の電源供給線が占める面積を低減することができる。そのため、電源供給線を縦横（マトリクス状）に配置した構造の画素であっても、開口率を上げることができる。
【００８７】
第一の実施形態〜第四の実施形態は、自由に組み合わせて実施することが可能である。
【００８８】
以下に、本発明の実施例を説明する。
【実施例１】
【００８９】
図４は、第二の実施形態において説明した、電源供給線を小単位で束ねて外部入力端子に接続した例である。
【００９０】
画面の大きさが大きくなると、電位降下も大きくなるため、出来るだけ短い配線で引き出す必要がある。よって本発明では電源供給線を小単位でまとめて、近接の外部入力端子へ出力するものである。
【００９１】
図４に示す例では、電源供給線を小単位でまとめ、ドライバ領域を貫通して、外部入力端子に接続することにより、配線抵抗を低減している。
【００９２】
電源供給線は、５本から５０本程度の範囲でまとめるのが望ましい。
【実施例２】
【００９３】
本実施例では、発明の実施形態において図２で示した回路図の画素部の一部（４画素分）の上面図を図３に示す。
【００９４】
なお、図２と同じ部分は、同じ符号を用いて示す。
【００９５】
画素は、スイッチング用ＴＦＴ４４０２、駆動用ＴＦＴ４４０６、コンデンサ４４１９、ＥＬ素子４４１４によって構成されている。この実施例では、ゲート信号線Ｇ１、Ｇ２と平行に、ゲート信号線Ｇ１、Ｇ２と同様の配線材料を用いて、電源供給線ＶＸ１、ＶＸ２を配置し、従来からあるソース信号線Ｓ１、Ｓ２に平行な電源供給線ＶＹ１、ＶＹ２とは、コンタクトホールを介して接続されている。
【００９６】
本実施例のように、ゲート信号線に平行な電源供給線を、ゲート信号線と同様の配線層を用いて形成した構成を、本発明の画素構造の第一の実施例とよぶことにする。
【００９７】
本発明の画素構造の第一の実施例では、従来例において、図４０及び図４１の画素を実際に構成する場合に対して、マスク数を増やすこと無しに、マトリクス状の電源供給線を形成することができる。
【００９８】
本実施例は、実施例１と自由に組み合わせて実施することが可能である。
【実施例３】
【００９９】
本実施例では、第四の実施形態において説明した、隣合う画素で電源供給線を共有する場合の例について、図１０及び図４２〜図４４を用いて説明する。
【０１００】
なお、本実施例において、Ｇ１〜Ｇ４は、スイッチング用ＴＦＴ４４０２のゲート配線（ゲート信号線の一部）、Ｓ１〜Ｓ３はスイッチング用ＴＦＴ４４０２のソース配線（ソース信号線の一部）、４４０６は駆動用ＴＦＴ、４４１４はＥＬ素子、ＶＹ１〜ＶＹ２はソース配線に平行な電源供給線、ＶＸ１〜ＶＸ２はゲート配線に平行な電源供給線、４４１９は保持容量とする。
【０１０１】
図１０は、隣り合う２つの画素間で電源供給線ＶＹ１及びＶＸ１を共通とした場合の例である。即ち、２つの画素が電源供給線ＶＹ１及びＶＸ１を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、表示装置の開口率を増大し、また、画素部を高精細化することができる。
【０１０２】
また、図１０の上面図を図４２に示す。図１０と同じ部分は同じ符号を用いて示し、説明は省略する。
【０１０３】
図４３は本発明の別の実施例である。この実施例では、Ｘ方向の電源供給線をすべての画素行に対して配置するのではなく、画素行の１/ｎにした例である。ここでｎは２以上の自然数である。ここでは、ｎが３の例を示す。
【０１０４】
また、図４３の上面図を図４４に示す。図４２と同じ部分は、同じ符号を用いて示し説明は省略する。
【０１０５】
本実施例は、実施例１及び実施例２のいずれとも自由に組み合わせて実施することが可能である。
【実施例４】
【０１０６】
本発明において、各画素の駆動用ＴＦＴはｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでもどちらでも用いることが可能であるが、ＥＬ素子の陽極が画素電極で陰極が対向電極の場合、駆動用ＴＦＴはｐチャネル型ＴＦＴであることが好ましい。また逆にＥＬ素子の陽極が対向電極で陰極が画素電極の場合、駆動用ＴＦＴはｎチャネル型ＴＦＴであることが好ましい。
【０１０７】
本実施例は、実施例１〜実施例３のいずれとも自由に組み合わせて実施することが可能である。
【実施例５】
【０１０８】
本実施例では、本発明のＥＬ表示装置を作製した例について説明する。
【０１０９】
図６（Ａ）は本発明を用いたＥＬ表示装置の上面図である。また、図６（Ａ）
をＡ-Ａ'で切断した断面図を図６（Ｂ）に示す。
【０１１０】
図６（Ａ）において、４０１０は基板、４０１１は画素部、４０１２ａ及び４０１２ｂはソース信号線駆動回路、４０１３ａ、４０１３ｂはゲート信号線駆動回路であり、それぞれの駆動回路は配線４０１４ａ、４０１４ｂ、４０１５、４０１６を経てＦＰＣ４０１７に至り、外部機器へと接続される。
【０１１１】
このとき、少なくとも画素部４０１１、好ましくは駆動回路４０１２ａ、４０１２ｂ、４０１３ａ、４０１３ｂ及び画素部４０１１を囲むようにしてカバー材６０００、シーリング材（ハウジング材ともいう）７０００、密封材（第２のシーリング材）７００１が設けられている。
【０１１２】
また、図６（Ｂ）は本実施例のＥＬ表示装置の断面構造であり、基板４０１０、下地膜４０２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）４０２２及び画素部用ＴＦＴ４０２３（但し、ここではＥＬ素子への電流を制御する駆動用ＴＦＴだけ図示）が形成されている。これらのＴＦＴは公知の構造（トップゲート構造またはボトムゲート構造）を用いれば良い。
【０１１３】
駆動回路用ＴＦＴ４０２２、画素部用ＴＦＴ４０２３が完成したら、樹脂材料でなる層間絶縁膜（平坦化膜）４０２６の上に画素部用ＴＦＴ４０２３のドレインと電気的に接続する透明導電膜でなる画素電極４０２７を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極４０２７を形成したら、絶縁膜４０２８を形成し、画素電極４０２７上に開口部を形成する。
【０１１４】
次に、ＥＬ層４０２９を形成する。ＥＬ層４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１１５】
本実施例では、シャドーマスクを用いて蒸着法によりＥＬ層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルタを組み合わせた方式、白色発光層とカラーフィルタを組み合わせた方式があるが、いずれの方法を用いても良い。もちろん、単色発光のＥＬ表示装置とすることもできる。
【０１１６】
ＥＬ層４０２９を形成したら、その上に陰極４０３０を形成する。陰極４０３０とＥＬ層４０２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層４０２９と陰極４０３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気で形成し、大気解放しないで陰極４０３０を形成するといった工夫が必要である。本実施例では、マルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１１７】
なお、本実施例では陰極４０３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００ｎｍ厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極４０３０は、４０３１で示される領域において配線４０１６に接続される。配線４０１６は、陰極４０３０に所定の電圧を与えるための電源線であり、導電性ペースト材料４０３２を介してＦＰＣ４０１７に接続される。
【０１１８】
４０３１に示された領域において、陰極４０３０と配線４０１６とを電気的に接続するために、層間絶縁膜４０２６及び絶縁膜４０２８にコンタクトホールを形成する必要がある。これらは、層間絶縁膜４０２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜４０２８をエッチングする際に、層間絶縁膜４０２６まで一括でエッチングしても良い。この場合、層間絶縁膜４０２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１１９】
このようにして形成されたＥＬ素子の表面を覆って、パッシベーション膜６００３、充填材６００４、カバー材６０００が形成される。
【０１２０】
さらに、ＥＬ素子部を囲むようにして、カバー材６０００と基板４０１０の内側にシーリング材７０００が設けられ、さらにシーリング材７０００の外側には密封材（第２のシーリング材）７００１が形成される。
【０１２１】
このとき、この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０１２２】
また、充填材６００４の中にスペーサを含有させてもよい。このとき、スペーサをＢａＯなどからなる粒状物質とし、スペーサ自体に吸湿性をもたせてもよい。
【０１２３】
スペーサを設けた場合、パッシベーション膜６００３はスペーサ圧を緩和することができる。また、パッシベーション膜とは別に、スペーサ圧を緩和する樹脂膜などを設けてもよい。
【０１２４】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０１２５】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０１２６】
また、配線４０１６は、シーリング材７０００および密封材７００１と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４ａ、４０１４ｂ、４０１５も同様にしてシーリング材７０００および密封材７００１と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。
【０１２７】
なお本実施例では、充填材６００４を設けてからカバー材６０００を接着し、充填材６００４の側面（露呈面）を覆うようにシーリング材７０００を取り付けているが、カバー材６０００及びシーリング材７０００を取り付けてから、充填材６００４を設けても良い。この場合、基板４０１０、カバー材６０００及びシーリング材７０００で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態（１０-2Ｔｏｒｒ以下）にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。
【０１２８】
本実施例は、実施例１〜実施例４のいずれとも自由に組み合わせて実施することが可能である。
【実施例６】
【０１２９】
本実施例では、本発明を用いて実施例５とは異なる形態のＥＬ表示装置を作製した例について、図７（Ａ）、７（Ｂ）を用いて説明する。図６（Ａ）、６（Ｂ）と同じ番号のものは同じ部分を指しているので説明は省略する。
【０１３０】
図７（Ａ）は本実施例のＥＬ表示装置の上面図であり、図７（Ａ）をＡ-Ａ'で切断した断面図を図７（Ｂ）に示す。
【０１３１】
実施例５に従って、ＥＬ素子の表面を覆ってパッシベーション膜６００３までを形成する。
【０１３２】
さらに、ＥＬ素子を覆うようにして充填材６００４を設ける。この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０１３３】
また、充填材６００４の中にスペーサを含有させてもよい。このとき、スペーサをＢａＯなどからなる粒状物質とし、スペーサ自体に吸湿性をもたせてもよい。
【０１３４】
スペーサを設けた場合、パッシベーション膜６００３はスペーサ圧を緩和することができる。また、パッシベーション膜とは別に、スペーサ圧を緩和する樹脂膜などを設けてもよい。
【０１３５】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０１３６】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０１３７】
次に、充填材６００４を用いてカバー材６０００を接着した後、充填材６００４の側面（露呈面）を覆うようにフレーム材６００１を取り付ける。フレーム材６００１はシーリング材（接着剤として機能する）６００２によって接着される。このとき、シーリング材６００２としては、光硬化性樹脂を用いるのが好ましいが、ＥＬ層の耐熱性が許せば熱硬化性樹脂を用いても良い。なお、シーリング材６００２はできるだけ水分や酸素を透過しない材料であることが望ましい。また、シーリング材６００２の内部に乾燥剤を添加してあっても良い。
【０１３８】
また、配線４０１６はシーリング材６００２と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４ａ、４０１４ｂ、４０１５も同様にしてシーリング材６００２と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。
【０１３９】
なお本実施例では、充填材６００４を設けてからカバー材６０００を接着し、充填材６００４の側面（露呈面）を覆うようにフレーム材６００１を取り付けているが、カバー材６０００及びフレーム材６００１を取り付けてから、充填材６００４を設けても良い。この場合、基板４０１０、カバー材６０００及びフレーム材６００１で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態（１０-2Ｔｏｒｒ以下）にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。
【０１４０】
本実施例は、実施例１〜実施例５のいずれとも自由に組み合わせて実施することが可能である。
【実施例７】
【０１４１】
ここでＥＬ表示装置における画素部のさらに詳細な断面構造を図８に示す。
【０１４２】
なお、本実施例は、ソース信号線と同じ層にソース信号線に平行な電源供給線を形成し、ゲート信号線と同じ層に、ゲート信号線に平行な電源供給線を形成する場合に相当する、本発明の画素構造の第一の実施例の画素構造を示す。
【０１４３】
図８において、基板３５０１上に設けられたスイッチング用ＴＦＴ３５０２は公知の方法を用いて形成されたｎチャネル型ＴＦＴを用いる。本実施例では、ゲート電極３９ａと３９ｂを有する、ダブルゲート構造としている。ダブルゲート構造とすることで、実質的に２つのＴＦＴが直列接続された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート数を持つマルチゲート構造でも構わない。また、公知の方法を用いて形成されたｐチャネル型ＴＦＴを用いても構わない。
【０１４４】
また、本実施例では、駆動用ＴＦＴ３５０３は公知の方法を用いて形成されたｎチャネル型ＴＦＴを用いる。駆動用ＴＦＴ３５０３のゲート電極３７は配線３６によって、スイッチング用ＴＦＴ３５０２のドレイン配線３５に電気的に接続されている。また、３４は、ソース信号線である。
【０１４５】
駆動用ＴＦＴは、ＥＬ素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、駆動用ＴＦＴのドレイン側に、ゲート絶縁膜を介してゲート電極に重なるようにＬＤＤ領域を設ける構造は極めて有効である。
【０１４６】
また、本実施例では駆動用ＴＦＴ３５０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列接続したマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて、実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０１４７】
また、ソース配線４０は、ゲート電極３７、３９が形成された層と同じ層に形成された電源供給線（電源線）３８に接続され、常に一定の電圧が加えられている。ここで、ソース配線４０やソース信号線３４と同じ層にも電源供給線が形成され、電源供給線３８とは、コンタクトホールを介して電気的に接続されているが、ここでは図示していない。
【０１４８】
スイッチング用ＴＦＴ３５０２、駆動用ＴＦＴ３５０３の上には第１パッシベーション膜４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１４９】
また、４３は反射性の高い導電膜でなる画素電極（この場合ＥＬ素子の陰極）であり、駆動用ＴＦＴ３５０３のドレイン領域に電気的に接続される。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。もちろん、他の導電膜との積層構造としても良い。
【０１５０】
また、絶縁膜（好ましくは樹脂）で形成されたバンク４４a、４４bにより形成された溝（画素に相当する）の中に発光層４５が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
【０１５１】
なお、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０１５２】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０ｎｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
【０１５３】
但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層を形成すれば良い。
【０１５４】
例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１５５】
本実施例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層４６を設けた積層構造のＥＬ層としている。そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。本実施例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴが形成された基板３５０１とは逆の方向に向かって）放射される。ここで陽極は、導電性を有し、且つ透光性を有する材料で形成されていなければならない。この様な透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０１５６】
陽極４７まで形成された時点でＥＬ素子３５０５が完成する。なお、ここでいうＥＬ素子３５０５は、画素電極（陰極）４３、発光層４５、正孔注入層４６及び陽極４７で形成される。画素電極４３を画素の面積にほぼ一致させているため、画素全体がＥＬ素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【０１５７】
また本実施例では、陽極４７の上にさらに第２パッシベーション膜４８を設けている。第２パッシベーション膜４８としては、窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０１５８】
以上のように本発明のＥＬ表示装置は、図８のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い駆動用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なＥＬ表示装置が得られる。
【０１５９】
本実施例は、実施例１〜実施例６のいずれとも自由に組み合わせて実施することが可能である。
【実施例８】
【０１６０】
本実施例では、実施例７に示した画素部において、ＥＬ素子３５０５の構造を反転させた構造について説明する。説明には図９を用いる。なお、図８の構造と異なる点はＥＬ素子３７０１の部分と駆動用ＴＦＴ３５５３だけであるので、その他の説明は省略する。
【０１６１】
図９において、駆動用ＴＦＴ３５５３は公知の方法を用いて形成されたｐチャネル型ＴＦＴを用いる。なお、駆動用ＴＦＴは、ｐチャネル型ＴＦＴに限らずｎチャネル型ＴＦＴでもよい。
【０１６２】
本実施例では、画素電極（陽極）５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０１６３】
そして、絶縁膜でなるバンク５１a、５１bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層５３、アルミニウム合金でなる陰極５４が形成される。この場合、陰極５４がパッシベーション膜としても機能する。こうしてＥＬ素子３７０１が形成される。
【０１６４】
本実施例の場合、発光層５２で発生した光は、矢印で示されるようにＴＦＴが形成された基板３５０１の方に向かって放射される。
【０１６５】
本実施例は、実施例１〜実施例６のいずれとも自由に組み合わせて実施することが可能である。
【実施例９】
【０１６６】
図２、図３、図１０及び図４２〜図４４では駆動用ＴＦＴのゲート電極にかかる電圧を保持するために保持容量を設ける構造としているが、保持容量を省略することも可能である。
【０１６７】
駆動用ＴＦＴとして用いるｎチャネル型ＴＦＴが、ゲート絶縁膜を介してゲート電極に重なるように設けられたＬＤＤ領域を有している場合、この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量を、駆動用ＴＦＴのゲート電極にかかる電圧を保持するためのコンデンサとして積極的に用いる点に特徴がある。
【０１６８】
この寄生容量のキャパシタンスは、上記ゲート電極とＬＤＤ領域とが重なり合った面積によって変化するため、その重なり合った領域に含まれるＬＤＤ領域の長さによって決まる。
【０１６９】
本実施例は、実施例１〜実施例８のいずれとも自由に組み合わせて実施することが可能である。
【実施例１０】
【０１７０】
本実施例では、本発明のＥＬ表示装置の画素部とその周辺に設けられる駆動回路部のＴＦＴを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路に関しては基本単位であるＣＭＯＳ回路を図示することとする。
【０１７１】
まず、図１１（Ａ）に示すように、下地膜（図示せず）を表面に設けた基板５０１を用意する。本実施例では結晶化ガラス上に下地膜として１００ｎｍ厚の窒化酸化珪素膜を２００ｎｍ厚の窒化酸化珪素膜とを積層して用いる。この時、結晶化ガラス基板に接する方の窒素濃度を１０〜２５ｗｔ％としておくと良い。勿論、下地膜を設けずに石英基板上に直接素子を形成しても良い。
【０１７２】
次に基板５０１の上に４５ｎｍの厚さのアモルファスシリコン膜５０２を公知の成膜法で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。
【０１７３】
ここから図１１（Ｃ）までの工程は本出願人による特開平１０−２４７７３５号公報を完全に引用することができる。同公報ではＮｉ等の元素を触媒として用いた半導体膜の結晶化方法に関する技術を開示している。
【０１７４】
まず、開口部５０３ａ、５０３ｂを有する保護膜５０４を形成する。本実施例では１５０ｎｍ厚の酸化珪素膜を用いる。そして、保護膜５０４の上にスピンコート法によりニッケル（Ｎｉ）を含有する層（Ｎｉ含有層）５０５を形成する。
このＮｉ含有層の形成に関しては、前記公報を参考にすれば良い。
【０１７５】
次に、図１１（Ｂ）に示すように、不活性雰囲気中で５７０℃１４時間の加熱処理を加え、アモルファスシリコン膜５０２を結晶化する。この際、Ｎｉが接した領域（以下、Ｎｉ添加領域という）５０６ａ、５０６ｂを起点として、基板と概略平行に結晶化が進行し、棒状結晶が集まって並んだ結晶構造でなるポリシリコン膜５０７が形成される。
【０１７６】
次に、図１１（Ｃ）に示すように、保護膜５０４をそのままマスクとして１５族に属する元素（好ましくはリン）をＮｉ添加領域５０６a、５０６bに添加する。こうして高濃度にリンが添加された領域（以下、リン添加領域という）５０８a、５０８bが形成される。
【０１７７】
次に、図１１（Ｃ）に示すように、不活性雰囲気中で６００℃１２時間の加熱処理を加える。この熱処理によりポリシリコン膜５０７中に存在するＮｉは移動し、最終的には殆ど全て、矢印が示すようにリン添加領域５０８a、５０８bに捕獲される。これはリンによる金属元素（本実施例ではＮｉ）のゲッタリング効果による現象であると考えられる。
【０１７８】
この工程により、ポリシリコン膜５０９中に残るＮｉの濃度はＳＩＭＳ（質量二次イオン分析）による測定値で少なくとも２×１０17atoms/cm3にまで低減される。Ｎｉは半導体にとって、ライフタイムキラーであるが、この程度まで低減されるとＴＦＴ特性には何ら悪影響を与えることはない。また、この濃度は殆ど現状のＳＩＭＳ分析の測定限界であるので、実際にはさらに低い濃度（２×１０17atoms/cm3以下）であると考えられる。
【０１７９】
こうして触媒を用いて結晶化され、且つ、その触媒がＴＦＴの動作に支障を与えないレベルにまで低減されたポリシリコン膜５０９が得られる。その後、このポリシリコン膜５０９のみを用いた活性層５１０〜５１３をパターニング工程により形成する。また、この時、後のパターニングにおいてマスク合わせを行うためのマーカーを、上記ポリシリコン膜を用いて形成すると良い。（図１１（Ｄ）
）
【０１８０】
次に、図１１（Ｅ）に示すように、５０ｎｍ厚の窒化酸化シリコン膜をプラズマＣＶＤ法により形成し、酸化雰囲気中で９５０℃１時間の加熱処理を加え、熱酸化工程を行う。なお、酸化雰囲気は酸素雰囲気でも良いし、ハロゲン元素を添加した酸素雰囲気でも良い。
【０１８１】
この熱酸化工程では、活性層と上記窒化酸化シリコン膜との界面で酸化が進行し、約１５ｎｍ厚のポリシリコン膜が酸化されて、約３０ｎｍ厚の酸化シリコン膜が形成される。即ち、３０ｎｍ厚の酸化シリコン膜と５０ｎｍ厚の窒化酸化シリコン膜が積層されてなる８０ｎｍ厚のゲート絶縁膜５１４が形成される。また、活性層５１０〜５１３の膜厚はこの熱酸化工程によって３０ｎｍとなる。
【０１８２】
次に、図１２（Ａ）に示すように、レジストマスク５１５ａ、５１５ｂを形成し、ゲート絶縁膜５１４を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）を添加する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）は、ＴＦＴのしきい値電圧を制御するための工程である。
【０１８３】
なお、本実施例ではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜５×１０17atoms/cm3）の濃度でボロンを含む不純物領域５１６、５１７が形成される。
【０１８４】
次に、図１２（Ｂ）に示すように、レジストマスク５１９a、５１９bを形成し、ゲート絶縁膜５１４を介してｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加する。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリン又は砒素を用いることができる。なお、本実施例ではフォスフィン（ＰＨ3）を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【０１８５】
この工程により形成されるｎ型不純物領域５２０には、ｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれるようにドーズ量を調節する。
【０１８６】
次に、図１２（Ｃ）に示すように、添加されたｎ型不純物元素及びｐ型不純物元素の活性化工程を行う。活性化手段を限定する必要はないが、ゲート絶縁膜５１４が設けられているので、電熱炉を用いたファーネスアニール処理が好ましい。また、図１２（Ａ）の工程でチャネル形成領域となる部分の活性層／ゲート絶縁膜界面にダメージを与えてしまっている可能性があるため、なるべく高い温度で加熱処理を行うことが望ましい。
【０１８７】
本実施例の場合には耐熱性の高い結晶化ガラスを用いているので、活性化工程を８００℃１時間のファーネスアニール処理により行う。なお、処理雰囲気を酸化性雰囲気にして熱酸化を行っても良いし、不活性雰囲気で加熱処理を行っても良い。
【０１８８】
この工程によりｎ型不純物領域５２０の端部、即ち、ｎ型不純物領域５２０の周囲に存在するｎ型不純物元素を添加していない領域（図１２（Ａ）の工程で形成されたｐ型不純物領域）との境界部（接合部）が明確になる。このことは、後にＴＦＴが完成した時点において、ＬＤＤ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【０１８９】
次に、２００〜４００ｎｍ厚の導電膜を形成し、パターニングしてゲート電極５２２〜５２５を形成する。このゲート電極５２２〜５２５の線幅によって各ＴＦＴのチャネル長の長さが決定する。
【０１９０】
なお、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。ゲート電極の材料としては公知の導電膜を用いることができる。具体的には、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素でなる膜、または前記元素の窒化物でなる膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、または前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）を用いることができる。勿論、単層で用いても積層して用いても良い。
【０１９１】
本実施例では、５０ｎｍ厚の窒化タングステン（ＷＮ）膜と、３５０ｎｍ厚のタングステン（Ｗ）膜とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパッタガスとしてキセノン（Ｘｅ）、ネオン（Ｎｅ）等の不活性ガスを添加すると、応力による膜はがれを防止することができる。
【０１９２】
またこの時、ゲート電極５２３はｎ型不純物領域５２０の一部とゲート絶縁膜５１４を介して重なるように形成する。この重なった部分が後にゲート電極と重なったＬＤＤ領域となる。なお、ゲート電極５２４a、５２４bは断面では二つに見えるが、実際は電気的に接続されている。
【０１９３】
次に、図１３（Ａ）に示すように、ゲート電極５２２〜５２５をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成される不純物領域５２６〜５３３にはｎ型不純物領域５２０の１／２〜１／１０（代表的には１／３〜１／４）の濃度でリンが添加されるように調節する。具体的には、１×１０16〜５×１０18atoms/cm3（典型的には３×１０17〜３×１０18atoms/cm3）の濃度が好ましい。
【０１９４】
次に、図１３（Ｂ）に示すように、ゲート電極等を覆う形でレジストマスク５３４a〜５３４dを形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域５３５〜５３９を形成する。ここでもフォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）となるように調節する。
【０１９５】
この工程によってｎチャネル型ＴＦＴのソース領域若しくはドレイン領域が形成されるが、スイッチング用ＴＦＴは、図１３（Ａ）の工程で形成したｎ型不純物領域５２８〜５３１の一部が残る。この残された領域が、スイッチング用ＴＦＴのＬＤＤ領域となる。
【０１９６】
次に、図１３（Ｃ）に示すように、レジストマスク５３４a〜５３４ｄを除去し、新たにレジストマスク５４２を形成する。そして、ｐ型不純物元素（本実施例ではボロン）を添加し、高濃度にボロンを含む不純物領域５４０、５４１、５４３、５４４を形成する。ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3）の濃度となるようにボロンを添加する。
【０１９７】
なお、不純物領域５４０、５４１、５４３、５４４には既に１×１０20〜１×１０21atoms/cm3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添加される。そのため、予め形成されていたｎ型の不純物領域は完全にｐ型に反転し、ｐ型の不純物領域として機能する。
【０１９８】
次に、図１３（Ｄ）に示すように、レジストマスク５４２を除去した後、第１層間絶縁膜５４６を形成する。第１層間絶縁膜５４６としては、珪素を含む絶縁膜を単層で用いるか、その中で組み合わせた積層膜を用いれば良い。また、膜厚は４００ｎｍ〜１．５μｍとすれば良い。本実施例では、２００ｎｍ厚の窒化酸化珪素膜の上に８００ｎｍ厚の酸化珪素膜を積層した構造とする。
【０１９９】
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化する。活性化手段としては、ファーネスアニール法が好ましい。本実施例では電熱炉において窒素雰囲気中、５５０℃、４時間の熱処理を行う。
【０２００】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０２０１】
なお、水素化処理は第１層間絶縁膜５４６を形成する前に入れても良い。即ち、２００ｎｍ厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り８００ｎｍ厚の酸化珪素膜を形成しても構わない。
【０２０２】
次に、図１４（Ａ）に示すように、第１層間絶縁膜５４６及びゲート絶縁膜５１４に対してコンタクトホールを形成し、ソース配線５４７〜５５０と、ドレイン配線５５１〜５５３を形成する。なお、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した３層構造の積層膜とする。勿論、他の導電膜でも良い。
【０２０３】
次に、５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで第１パッシベーション膜５５４を形成する。本実施例では第１パッシベーション膜５５４として３００ｎｍ厚の窒化酸化シリコン膜を用いる。これは窒化シリコン膜で代用しても良い。
【０２０４】
この時、窒化酸化シリコン膜の形成に先立ってＨ2、ＮＨ3等、水素を含むガスを用いてプラズマ処理を行うことは有効である。この前処理により励起された水素が第１層間絶縁膜５４６に供給され、熱処理を行うことで、第１パッシベーション膜５５４の膜質が改善される。それと同時に、第１層間絶縁膜５４６に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【０２０５】
次に、図１４（Ｂ）に示すように、有機樹脂からなる第２層間絶縁膜５５５を形成する。有機樹脂としてはポリイミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。特に、第２層間絶縁膜５５５はＴＦＴが形成する段差を平坦化する必要があるので、平坦性に優れたアクリル膜が好ましい。本実施例では２.５μｍの厚さでアクリル膜を形成する。
【０２０６】
次に、第２層間絶縁膜５５５、第１パッシベーション膜５５４にドレイン配線５５３に達するコンタクトホールを形成し、画素電極（陽極）５５６を形成する。本実施例では酸化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さに形成し、パターニングを行って画素電極とする。また、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。この画素電極がＥＬ素子２０３の陽極となる。
【０２０７】
次に、珪素を含む絶縁膜（本実施例では酸化珪素膜）を５００ｎｍの厚さに形成し、画素電極５５６に対応する位置に開口部を形成して第３層間絶縁膜５５７を形成する。開口部を形成する際、ウェットエッチング法を用いることで容易にテーパー形状の側壁とすることができる。開口部の側壁が十分になだらかでないと段差に起因するＥＬ層の劣化が顕著な問題となってしまう。
【０２０８】
次に、ＥＬ層５５８及び陰極（ＭｇＡｇ電極）５５９を、真空蒸着法を用いて大気解放しないで連続形成する。なお、ＥＬ層５５８の膜厚は８０〜２００ｎｍ（典型的には１００〜１２０ｎｍ）、陰極５５９の厚さは１８０〜３００ｎｍ（典型的には２００〜２５０ｎｍ）とすれば良い。
【０２０９】
この工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対して順次ＥＬ層及び陰極を形成する。但し、ＥＬ層は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にＥＬ層及び陰極を形成するのが好ましい。
【０２１０】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光のＥＬ層及び陰極を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光のＥＬ層及び陰極を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光のＥＬ層及び陰極を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。また、全画素にＥＬ層及び陰極を形成するまで真空を破らずに処理することが好ましい。
【０２１１】
なお、ＥＬ層５５８としては公知の材料を用いることができる。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、発光層及び電子注入層でなる４層構造をＥＬ層とすれば良い。また、本実施例ではＥＬ素子２０３の陰極としてＭｇＡｇ電極を用いた例を示すが、公知の他の材料を用いることが可能である。
【０２１２】
また、保護電極５６０としてはアルミニウムを主成分とする導電膜を用いれば良い。保護電極５６０はＥＬ層及び陰極を形成した時とは異なるマスクを用いて真空蒸着法で形成すれば良い。また、ＥＬ層及び陰極を形成した後で大気解放しないで連続的に形成することが好ましい。
【０２１３】
最後に、窒化珪素膜でなる第２パッシベーション膜５６１を３００ｎｍの厚さに形成する。実際には保護電極５６０がＥＬ層を水分等から保護する役割を果たすが、さらに第２パッシベーション膜５６１を形成しておくことで、ＥＬ素子２０３の信頼性をさらに高めることができる。
【０２１４】
こうして図１４（Ｃ）に示すような構造のアクティブマトリクス型のＥＬ表示装置が完成する。２０１がスイッチング用ＴＦＴ、２０２が駆動用ＴＦＴ、２０４が駆動回路用ｎチャネル型ＴＦＴ、２０５が駆動回路用ｐチャネル型ＴＦＴである。
【０２１５】
なお、実際には、図１４（Ｃ）まで完成したら、さらに外気に曝されないように気密性の高い保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）やセラミックス製シーリングカンなどのハウジング材でパッケージング（封入）することが好ましい。
【実施例１１】
【０２１６】
本実施例では、駆動をアナログ階調方式ではなく、デジタル時間階調方式にしたときの、ソース信号側駆動回路の構成について説明する。
【０２１７】
図１５に本実施例で用いられるソース信号側駆動回路の一例を回路図で示す。本発明においては、駆動方法はアナログ階調方式、デジタル時間階調方式、デジタル面積階調方式などいずれにおいても適応が可能である。また、それらの階調方式を組み合わせた方式についても可能である。
【０２１８】
シフトレジスタ８０１、ラッチ（Ａ）（８０２）、ラッチ（Ｂ）（８０３）、が図に示すように配置されている。なお本実施例では、１組のラッチ（Ａ）（８０２）と１組のラッチ（Ｂ）（８０３）が、４本のソース信号線Ｓ＿ａ〜Ｓ＿ｄに対応している。また本実施例では信号が有する電圧の振幅の幅を変えるレベルシフタを設けなかったが、設計者が適宜設けるようにしても良い。
【０２１９】
クロック信号ＣＬＫ、ＣＬＫの極性が反転したクロック信号ＣＬＫＢ、スタートパルス信号ＳＰ、駆動方向切り替え信号ＳＬ／Ｒはそれぞれ図に示した配線からシフトレジスタ８０１に入力される。また外部から入力されるデジタルデータ信号ＶＤは図に示した配線からラッチ（Ａ）（８０２）に入力される。ラッチ信号Ｓ＿ＬＡＴ、Ｓ＿ＬＡＴの極性が反転した信号Ｓ＿ＬＡＴｂはそれぞれ図に示した配線からラッチ（Ｂ）（８０３）に入力される。
【０２２０】
ラッチ（Ａ）（８０２）の詳しい構成について、ソース信号線Ｓ＿ａに対応するラッチ（Ａ）（８０２）の一部８０４を例にとって説明する。ラッチ（Ａ）（８０２）の一部８０４は２つのクロックドインバータと２つのインバータを有している。
【０２２１】
ラッチ（Ａ）（８０２）の一部８０４の上面図を図１６に示す。８３１ａ、８３１ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するインバータの１つを形成するＴＦＴの活性層であり、８３６は該インバータの１つを形成するＴＦＴの共通のゲート電極である。また８３２ａ、８３２ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するもう１つのインバータを形成するＴＦＴの活性層であり、８３７ａ、８３７ｂは活性層８３２ａ、８３２ｂ上にそれぞれ設けられたゲート電極である。なおゲート電極８３７ａ、８３７ｂは電気的に接続されている。
【０２２２】
８３３ａ、８３３ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するクロックドインバータの１つを形成するＴＦＴの活性層である。活性層８３３ａ上にはゲート電極８３８ａ、８３８ｂが設けられており、ダブルゲート構造となっている。また活性層８３３ｂ上にはゲート電極８３８ｂ、８３９が設けられており、ダブルゲート構造となっている。
【０２２３】
８３４ａ、８３４ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するもう１つのクロックドインバータを形成するＴＦＴの活性層である。活性層８３４ａ上にはゲート電極８３９、８４０が設けられており、ダブルゲート構造となっている。また活性層８３４ｂ上にはゲート電極８４０、８４１が設けられており、ダブルゲート構造となっている。この様なデジタル階調をおこなったときの階調特性を、図４５に示す。
【０２２４】
上述のデジタル時間階調方式を用いれば、図４５に示すように、６４階調が表現可能である。
【０２２５】
本実施例は、実施例１〜実施例１０のいずれとも自由に組み合わせて実施することが可能である。
【実施例１２】
【０２２６】
本発明のＥＬ表示装置において、ＥＬ素子が有するＥＬ層に用いられる材料は、有機ＥＬ材料に限定されず、無機ＥＬ材料を用いても実施できる。但し、現在の無機ＥＬ材料は非常に駆動電圧が高いため、そのような駆動電圧に耐えうる耐圧特性を有するＴＦＴを用いなければならない。
【０２２７】
または、将来的にさらに駆動電圧の低い無機ＥＬ材料が開発されれば、本発明に適用することは可能である。
【０２２８】
本実施例は、実施例１〜実施例１１のいずれとも自由に組み合わせて実施することが可能である。
【実施例１３】
【０２２９】
本発明において、ＥＬ層として用いる有機物質は低分子系有機物質であってもポリマー系（高分子系）有機物質であっても良い。
【０２３０】
低分子系有機物質はＡｌｑ3（トリス−８−キノリライト−アルミニウム）、ＴＰＤ（トリフェニルアミン誘導体）等を中心とした材料が知られている。ポリマー系有機物質として、π共役ポリマー系の物質が挙げられる。代表的には、ＰＰＶ（ポリフェニレンビニレン）、ＰＶＫ（ポリビニルカルバゾール）、ポリカーボネート等が挙げられる。
【０２３１】
ポリマー系（高分子系）有機物質は、スピンコーティング法（溶液塗布法ともいう）、ディッピング法、ディスペンス法、印刷法またはインクジェット法など簡易な薄膜形成方法で形成でき、低分子系有機物質に比べて耐熱性が高い。
【０２３２】
また本発明のＥＬ表示装置が有するＥＬ素子において、そのＥＬ素子が有するＥＬ層が、電子輸送層と正孔輸送層とを有している場合、電子輸送層と正孔輸送層とを無機の材料、例えば非晶質のＳｉまたは非晶質のＳｉ1-xＣx等の非晶質半導体で構成しても良い。
【０２３３】
非晶質半導体には多量のトラップ準位が存在し、かつ非晶質半導体が他の層と接する界面において多量の界面準位を形成する。そのため、ＥＬ素子は低い電圧で発光させることができるとともに、高輝度化を図ることもできる。
【０２３４】
また有機ＥＬ層にドーパント（不純物）を添加し、有機ＥＬ層の発光の色を変化させても良い。ドーパントとして、ＤＣＭ１、ナイルレッド、ルブレン、クマリン６、ＴＰＢ、キナクリドン等が挙げられる。
【０２３５】
本実施例は、実施例１〜実施例１２と自由に組み合わせて実施することが可能である。
【実施例１４】
【０２３６】
本実施例では、本発明のＥＬ表示装置について図２１（Ａ）、（Ｂ）を用いて説明する。図２１（Ａ）は、ＥＬ素子の形成されたＴＦＴ基板において、ＥＬ素子の封入まで行った状態を示す上面図である。点線で示された６８０１はソース信号側駆動回路、６８０２ａ、６８０２ｂはゲート信号側駆動回路、６８０３は画素部である。また、６８０４はカバー材、６８０５は第１シール材、６８０６は第２シール材であり、第１シール材６８０５で囲まれた内側のカバー材とＴＦＴ基板との間には充填材６８０７（図２１（Ｂ）参照）が設けられる。
【０２３７】
なお、６８０８はソース信号側駆動回路６８０１、ゲート信号側駆動回路６８０２ａ、及び画素部４０３に入力される信号を伝達するための接続配線であり、外部機器との接続端子となるＦＰＣ（フレキシブルプリントサーキット）４０９からビデオ信号やクロック信号を受け取る。
【０２３８】
ここで、図２１（Ａ）をＡ−Ａ’で切断した断面に相当する断面図を図２１（Ｂ）に示す。なお、図２１（Ａ）、（Ｂ）では同一の部位に同一の符号を用いている。
【０２３９】
図２１（Ｂ）に示すように、基板６８００上には画素部６８０３、ソース信号側駆動回路６８０１が形成されており、画素部６８０３はＥＬ素子に流れる電流を制御するためのＴＦＴ（以下、駆動用ＴＦＴという）６８５１とそのドレインに電気的に接続された画素電極６８５２を含む複数の画素により形成される。本実施例では駆動用ＴＦＴ６８５１をｐチャネル型ＴＦＴとする。また、ソース信号側駆動回路６８０１はｎチャネル型ＴＦＴ６８５３とｐチャネル型ＴＦＴ６８５４とを相補的に組み合わせたＣＭＯＳ回路を用いて形成される。
【０２４０】
各画素は画素電極の下にカラーフィルタ（Ｒ）６８５５、カラーフィルタ（Ｇ）６８５６及びカラーフィルタ（Ｂ）（図示せず）を有している。ここでカラーフィルタ（Ｒ）とは赤色光を抽出するカラーフィルタであり、カラーフィルタ（Ｇ）は緑色光を抽出するカラーフィルタ、カラーフィルタ（Ｂ）は青色光を抽出するカラーフィルタである。なお、カラーフィルタ（Ｒ）６８５５は赤色発光の画素に、カラーフィルタ（Ｇ）６８５６は緑色発光の画素に、カラーフィルタ（Ｂ）は青色発光の画素に設けられる。
【０２４１】
これらのカラーフィルタを設けた場合の効果としては、まず発光色の色純度が向上する点が挙げられる。例えば赤色発光の画素からはＥＬ素子から赤色光が放射される（本実施例では画素電極側に向かって放射される）が、この赤色光を、赤色光を抽出するカラーフィルタに通すことにより赤色の純度を向上させることができる。このことは、他の緑色光、青色光の場合においても同様である。
【０２４２】
また、従来のカラーフィルタを用いない構造では、ＥＬ表示装置の外部から侵入した可視光がＥＬ素子の発光層を励起させてしまい、所望の発色が得られない問題が起こりうる。しかしながら、本実施例のようにカラーフィルタを設けることでＥＬ素子には特定の波長の光しか入らないようになる。即ち、外部からの光によりＥＬ素子が励起されてしまうような不具合を防ぐことが可能である。
【０２４３】
なお、カラーフィルタを設ける構造は従来提案されているが、ＥＬ素子は白色発光のものを用いていた。この場合、赤色光を抽出するには他の波長の光をカットしていたため、輝度の低下を招いていた。しかしながら、本実施例では、例えばＥＬ素子から発した赤色光を、赤色光を抽出するカラーフィルタに通すため、輝度の低下を招くようなことがない。
【０２４４】
次に、画素電極６８５２は透明導電膜で形成され、ＥＬ素子の陽極として機能する。また、画素電極６８５２の両端には絶縁膜６８５７が形成され、さらに赤色に発光する発光層６８５８、緑色に発光する発光層６８５９が形成される。なお、図示しないが隣接する画素には青色に発光する発光層を設けられ、赤、緑及び青に対応した画素によりカラー表示が行われる。勿論、青色の発光層が設けられた画素は青色を抽出するカラーフィルタが設けられている。
【０２４５】
なお、発光層６８５８、６８５９の材料として有機材料だけでなく無機材料を用いることができる。また、発光層だけでなく電子注入層、電子輸送層、正孔輸送層または正孔注入層を組み合わせた積層構造としても良い。
【０２４６】
また、各発光層の上にはＥＬ素子の陰極６８６０が遮光性を有する導電膜でもって形成される。この陰極６８６０は全ての画素に共通であり、接続配線６８０８を経由してＦＰＣ６８０９に電気的に接続されている。
【０２４７】
次に、第１シール材６８０５をディスペンサー等で形成し、スペーサ（図示せず）を撒布してカバー材６８０４を貼り合わせる。そして、ＴＦＴ基板、カバー材６８０４及び第１シール材６８０５で囲まれた領域内に充填材６８０７を真空注入法により充填する。
【０２４８】
また、本実施例では充填材６８０７に予め吸湿性物質６８６１として酸化バリウムを添加しておく。なお、本実施例では吸湿性物質を充填材に添加して用いるが、塊状に分散させて充填材中に封入することもできる。また、図示されていないがスペーサの材料として吸湿性物質を用いることも可能である。
【０２４９】
次に、充填材６８０７を紫外線照射または加熱により硬化させた後、第１シール材６８０５に形成された開口部（図示せず）を塞ぐ。第１シール材６８０５の開口部を塞いだら、導電性材料６８６２を用いて接続配線６８０８及びＦＰＣ６８０９を電気的に接続させる。さらに、第１シール材６８０５の露呈部及びＦＰＣ６８０９の一部を覆うように第２シール材６８０６を設ける。第２シール材６８０６は第１シール材６８０７と同様の材料を用いれば良い。
【０２５０】
以上のような方式を用いてＥＬ素子を充填材６８０７に封入することにより、ＥＬ素子を外部から完全に遮断することができ、外部から水分や酸素等の有機材料の酸化を促す物質が侵入することを防ぐことができる。従って、信頼性の高いＥＬ表示装置を作製することができる。
【０２５１】
また、本発明を用いることで既存の液晶表示装置用の製造ラインを転用させることができるため、整備投資の費用が大幅に削減可能であり、歩留まりの高いプロセスで１枚の基板から複数の発光装置を生産することができるため、大幅に製造コストを低減しうる。
【実施例１５】
【０２５２】
本実施例では、実施例１４に示したＥＬ表示装置において、ＥＬ素子から発する光の放射方向とカラーフィルタの配置を異ならせた場合の例について示す。説明には図２２を用いるが、基本的な構造は図２１（Ｂ）と同様であるので変更部分に新しい符号を付して説明する。
【０２５３】
本実施例では画素部６９０１には駆動用ＴＦＴ６９０２としてｎチャネル型ＴＦＴが用いられている。また、駆動用ＴＦＴ６９０２のドレインには画素電極６９０３が電気的に接続され、この画素電極６９０３は遮光性を有する導電膜で形成されている。本実施例では画素電極６９０３がＥＬ素子の陰極となる。
【０２５４】
また、本発明を用いて形成された赤色に発光する発光層６８５８、緑色に発光する発光層６８５９の上には各画素に共通な透明導電膜６９０４が形成される。この透明導電膜６９０４はＥＬ素子の陽極となる。
【０２５５】
さらに、本実施例ではカラーフィルタ（Ｒ）６９０５、カラーフィルタ（Ｇ）
６９０６及びカラーフィルタ（Ｂ）（図示せず）がカバー材６８０４に形成されている点に特徴がある。本実施例のＥＬ素子の構造とした場合、発光層から発した光の放射方向がカバー材側に向かうため、図２２の構造とすればその光の経路にカラーフィルタを設置することができる。
【０２５６】
本実施例のようにカラーフィルタ（Ｒ）６９０５、カラーフィルタ（Ｇ）６９０６及びカラーフィルタ（Ｂ）（図示せず）をカバー材６８０４に設けると、ＴＦＴ基板の工程を少なくすることができ、歩留まり及びスループットの向上を図ることができるという利点がある。
【実施例１６】
【０２５７】
図３６、図３８は本発明の画素構造の第二の実施例である。この実施例は、電源供給線を形成するために、ソース信号線、ゲート信号線と異なる層の配線層を追加している例である。
【０２５８】
なお、図３６において、実施例７において示した図８と同じ部分は同じ符号を用いて示し、説明は省略する。
【０２５９】
なお、図３８において、実施例８において示した図９と同じ部分は同じ符号を用いて示し、説明は省略する。
【０２６０】
半導体層の下側に配線層４５０２aを設け、電源供給線４９aを形成している。このように別の層を設けることによって、配線追加による開口率の低下を防止することが可能になる。
【０２６１】
図３７、図３９は本発明の第三の実施例である。この実施例では、第二の実施例とは異なる層４５０２ｂに、電源供給線４９ｂを持ってきている。
【０２６２】
なお、図３７において、実施例７において示した図８と同じ部分は同じ符号をもちいて示し、説明は省略する。
【０２６３】
なお、図３９において、実施例８において示した図９と同じ部分は同じ符号をもちいて示し、説明は省略する。
【０２６４】
図３７及び図３９では、電源供給線４９ｂを信号線３４の上部に形成しているが、この場所ではなく、ゲート信号線とソース信号線との間の層でも良いし、ゲート信号の下の層でも良い。
【実施例１７】
【０２６５】
本実施例では、実施例１０において、ＥＬ表示装置の光の放射方向を下面（基板側）方向とし、電源供給線を半導体層の下側に設置する場合について説明する。但し、説明を簡単にするために、駆動回路に関しては基本単位であるＣＭＯＳ回路を図示することとする。ここで、駆動回路用ＴＦＴについては、実施例１０で述べた作製方法を用いて作製することが可能であるので、ここでは省略する。
【０２６６】
まず、図２５（Ａ）に示すように、基板６００を用意する。本実施例では結晶化ガラスを用いた。基板６００上に２００〜４００ｎｍ厚の導電膜を形成し、レジストマスク６０１によりパターニングし、エッチングを行って電源供給線６０２を形成する。エッチングはドライエッチングでもウェットエッチングでも良い。
【０２６７】
次に図２５（Ｂ）、（Ｃ）に示すように酸化膜を形成する。本実施例では１００ｎｍ厚の窒化酸化珪素膜６０３と２００ｎｍ厚の窒化酸化珪素膜６０４とを積層して用いる。この時、結晶化ガラス基板に接する方の窒化酸化珪素膜６０３の窒素濃度を１０〜２５ｗｔ％としておくと良い。窒化酸化膜６０４を形成後、表面の平坦化を行う。具体的にはＣＭＰや表面研磨を行う。
【０２６８】
次に図２５（Ｄ）に示すように４５ｎｍの厚さのアモルファスシリコン膜６０５を公知の成膜法で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。
【０２６９】
ここから図２６（Ｃ）までの工程は本出願人による特開平１０−２４７７３５号公報を完全に引用することができる。同公報ではＮｉ等の元素を触媒として用いた半導体膜の結晶化方法に関する技術を開示している。
【０２７０】
まず、図２５（Ｅ）に示すように開口部６０６ａ、６０６ｂを有する保護膜６０７を形成する。本実施例では１５０ｎｍ厚の酸化珪素膜を用いる。そして、図２６（Ａ）に示すように保護膜６０７の上にスピンコート法によりニッケル（Ｎｉ）を含有する層（Ｎｉ含有層）６０８を形成する。このＮｉ含有層の形成に関しては、前記公報を参考にすれば良い。
【０２７１】
次に、図２６（Ｂ）に示すように、不活性雰囲気中で５７０℃、１４時間の加熱処理を加え、アモルファスシリコン膜６０５を結晶化する。この際、Ｎｉが接した領域（以下、Ｎｉ添加領域という）６０９ａ、６０９ｂを起点として、基板と概略平行に結晶化が進行し、棒状結晶が集まって並んだ結晶構造でなるポリシリコン膜６１０が形成される。
【０２７２】
次に、図２６（Ｃ）に示すように、保護膜６０７をそのままマスクとして１５族に属する元素（好ましくはリン）をＮｉ添加領域６０９ａ、６０９ｂに添加する。こうして高濃度にリンが添加された領域（以下、リン添加領域という）６１１ａ、６１１ｂが形成される。
【０２７３】
次に、図２６（Ｃ）に示すように、不活性雰囲気中で６００℃、１２時間の加熱処理を加える。この熱処理によりポリシリコン膜６１０中に存在するＮｉは移動し、最終的には殆ど全て矢印が示すようにリン添加領域６１１ａ、６１１ｂに捕獲されてしまう。これはリンによる金属元素（本実施例ではＮｉ）のゲッタリング効果による現象であると考えられる。
【０２７４】
この工程によりポリシリコン膜６１２中に残るＮｉの濃度はＳＩＭＳ（質量二次イオン分析）による測定値で少なくとも２×１０17atoms/cm3にまで低減される。Ｎｉは半導体にとってライフタイムキラーであるが、この程度まで低減されるとＴＦＴ特性には何ら悪影響を与えることはない。また、この濃度は殆ど現状のＳＩＭＳ分析の測定限界であるので、実際にはさらに低い濃度（２×１０17atoms/cm3以下）であると考えられる。
【０２７５】
こうして触媒を用いて結晶化され、且つ、その触媒がＴＦＴの動作に支障を与えないレベルにまで低減されたポリシリコン膜６１２が得られる。その後、このポリシリコン膜６１２のみを用いた活性層６１３ａ、６１３ｂをパターニング工程により形成する。また、この時、後のパターニングにおいてマスク合わせを行うためのマーカーを、上記ポリシリコン膜を用いて形成すると良い。（図２６（Ｄ））
【０２７６】
次に、図２６（Ｅ）に示すように、５０ｎｍ厚の窒化酸化シリコン膜をプラズマＣＶＤ法により形成し、その上で酸化雰囲気中で９５０℃１時間の加熱処理を加え、熱酸化工程を行う。なお、酸化雰囲気は酸素雰囲気でも良いし、ハロゲン元素を添加した酸素雰囲気でも良い。
【０２７７】
この熱酸化工程では活性層と上記窒化酸化シリコン膜との界面で酸化が進行し、約１５ｎｍ厚のポリシリコン膜が酸化されて約３０ｎｍ厚の酸化シリコン膜が形成される。即ち、３０ｎｍ厚の酸化シリコン膜と５０ｎｍ厚の窒化酸化シリコン膜が積層されてなる８０ｎｍ厚のゲート絶縁膜６１４が形成される。また、活性層６１３ａ、６１３ｂの膜厚はこの熱酸化工程によって３０ｎｍとなる。
【０２７８】
次に、図２７（Ａ）に示すように、レジストマスク６１５を形成し、ゲート絶縁膜６１４を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）
を添加する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのしきい値電圧を制御するための工程である。
【０２７９】
なお、本実施例ではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜５×１０17atoms/cm3）の濃度でボロンを含む不純物領域６１６が形成される。
【０２８０】
次に、図２７（Ｂ）に示すように、レジストマスク６１９を形成し、ゲート絶縁膜６１４を介してｎ型を付与する不純物元素（以下、ｎ型不純物元素という）
を添加する。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリン又は砒素を用いることができる。なお、本実施例ではフォスフィン（ＰＨ3）を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【０２８１】
この工程により形成されるｎ型不純物領域６２０には、ｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれるようにドーズ量を調節する。
【０２８２】
次に、図２７（Ｃ）に示すように、添加されたｎ型不純物元素及びｐ型不純物元素の活性化工程を行う。活性化手段を限定する必要はないが、ゲート絶縁膜６１４が設けられているので電熱炉を用いたファーネスアニール処理が好ましい。また、図２７（Ａ）の工程でチャネル形成領域となる部分の活性層／ゲート絶縁膜界面にダメージを与えてしまっている可能性があるため、なるべく高い温度で加熱処理を行うことが望ましい。
【０２８３】
本実施例の場合には耐熱性の高い結晶化ガラスを用いているので、活性化工程を８００℃、１時間のファーネスアニール処理により行う。なお、処理雰囲気を酸化性雰囲気にして熱酸化を行っても良いし、不活性雰囲気で加熱処理を行っても良い。
【０２８４】
次に、２００〜４００ｎｍ厚の導電膜を形成し、パターニングしてゲート電極６２２、６２３、６２５及びソース信号電極６２４、電源電極６２６を形成する。このゲート電極６２２、６２３、６２５の線幅によって各ＴＦＴのチャネル長の長さが決定する。（図２７（Ｄ））
【０２８５】
なお、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。ゲート電極の材料としては公知の導電膜を用いることができる。具体的には、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素でなる膜、または前記元素の窒化物でなる膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、または前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）を用いることができる。勿論、単層で用いても積層して用いても良い。
【０２８６】
本実施例では、５０ｎｍ厚の窒化タングステン（ＷＮ）膜６２２ｂ、６２３ｂ、６２５ｂと、３５０ｎｍ厚のタングステン（Ｗ）膜６２２ａ、６２３ａ、６２５ａとでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパッタガスとしてキセノン（Ｘｅ）、ネオン（Ｎｅ）等の不活性ガスを添加すると応力による膜はがれを防止することができる。
【０２８７】
なお、ゲート電極６２２ａ(６２２ｂ)と６２３ａ(６２３ｂ)は断面では二つに見えるが、実際は電気的に接続されている。
【０２８８】
次に、図２８（Ａ）に示すように、ゲート電極６２２、６２３、６２５、ソース信号電極６２４、電源電極６２６をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成される不純物領域６２７〜６３１にはｎ型不純物領域６２０の１／２〜１／１０（代表的には１／３〜１／４）の濃度でリンが添加されるように調節する。具体的には、１×１０16〜５×１０18atoms/cm3（典型的には３×１０17〜３×１０18atoms/cm3）の濃度が好ましい。
【０２８９】
次に、図２８（Ｂ）に示すように、ゲート電極等を覆う形でレジストマスク６３４a〜６３４ｃを形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域６３５〜６３７を形成する。ここでもフォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）となるように調節する。
【０２９０】
この工程によってｎチャネル型ＴＦＴのソース領域若しくはドレイン領域が形成されるが、スイッチング用ＴＦＴは、図２８（Ａ）の工程で形成したｎ型不純物領域６２７〜６３１の一部が残る。この残された領域が、スイッチング用ＴＦＴのＬＤＤ領域となる。
【０２９１】
次に、図２８（Ｃ）に示すように、レジストマスク６３４ａ〜６３４ｃを除去し、新たにレジストマスク６４２を形成する。そして、ｐ型不純物元素（本実施例ではボロン）を添加し、高濃度にボロンを含む不純物領域６４３、６４４を形成する。ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3）の濃度となるようにボロンを添加する。
【０２９２】
なお、不純物領域６４３、６４４には既に１×１０20〜１×１０21atoms/cm3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添加される。そのため、予め形成されていたｎ型の不純物領域は完全にｐ型に反転し、ｐ型の不純物領域として機能する。
【０２９３】
次に、図２８（Ｄ）に示すように、レジストマスク６４２を除去した後、第１層間絶縁膜６４６を形成する。第１層間絶縁膜６４６としては、珪素を含む絶縁膜を単層で用いるか、その中で組み合わせた積層膜を用いれば良い。また、膜厚は４００ｎｍ〜１．５μmとすれば良い。本実施例では、２００ｎｍ厚の窒化酸化珪素膜の上に８００ｎｍ厚の酸化珪素膜を積層した構造とする。
【０２９４】
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化する。活性化手段としては、ファーネスアニール法が好ましい。本実施例では電熱炉において窒素雰囲気中、５５０℃、４時間の熱処理を行う。
【０２９５】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０２９６】
なお、水素化処理は第１層間絶縁膜６４６を形成する間に入れても良い。即ち、２００ｎｍ厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り８００ｎｍ厚の酸化珪素膜を形成しても構わない。
【０２９７】
次に、図２９（Ａ）に示すように、第１層間絶縁膜６４６及びゲート絶縁膜６１４に対してコンタクトホールを形成し、ソース配線６４７、６５０と、ドレイン配線６５２、６５３を形成する。なお、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した３層構造の積層膜とする。勿論、他の導電膜でも良い。
【０２９８】
次に、５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで第１パッシベーション膜６５４を形成する。本実施例では第１パッシベーション膜６５４として３００ｎｍ厚の窒化酸化シリコン膜を用いる。これは窒化シリコン膜で代用しても良い。
【０２９９】
この時、窒化酸化シリコン膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行うことは有効である。この前処理により励起された水素が第１層間絶縁膜６４６に供給され、熱処理を行うことで、第１パッシベーション膜６５４の膜質が改善される。それと同時に、第１層間絶縁膜６４６に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【０３００】
次に、図２９（Ｂ）に示すように、有機樹脂からなる第２層間絶縁膜６５５を形成する。有機樹脂としてはポリイミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。特に、第２層間絶縁膜６５５はＴＦＴが形成する段差を平坦化する必要があるので、平坦性に優れたアクリル膜が好ましい。本実施例では２．５μmの厚さでアクリル膜を形成する。
【０３０１】
次に、第２層間絶縁膜６５５、第１パッシベーション膜６５４にドレイン配線６５３に達するコンタクトホールを形成し、画素電極（陽極）６５６を形成する。本実施例では酸化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さに形成し、パターニングを行って画素電極とする。また、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。この画素電極がＥＬ素子の陽極となる。
【０３０２】
次に樹脂６６１ａ、６６１ｂを５００ｎｍの厚さに形成し、画素電極６５６に対応する位置に開口部を形成する。
【０３０３】
次に、ＥＬ層６５８及び陰極（ＭｇＡｇ電極）６５９を、真空蒸着法を用いて大気解放しないで連続形成する。なお、ＥＬ層６５８の膜厚は８０〜２００ｎｍ（典型的には１００〜１２０ｎｍ）、陰極６５９の厚さは１８０〜３００ｎｍ（典型的には２００〜２５０ｎｍ）とすれば良い。
【０３０４】
この工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対して順次ＥＬ層及び陰極を形成する。但し、ＥＬ層は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にＥＬ層及び陰極を形成するのが好ましい。
【０３０５】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光のＥＬ層及び陰極を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光のＥＬ層及び陰極を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光のＥＬ層及び陰極を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。また、全画素にＥＬ層及び陰極を形成するまで真空を破らずに処理することが好ましい。
【０３０６】
なお、ＥＬ層６５８としては公知の材料を用いることができる。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、発光層及び電子注入層でなる４層構造をＥＬ層とすれば良い。また、本実施例ではＥＬ素子の陰極としてＭｇＡｇ電極を用いた例を示すが、公知の他の材料を用いることが可能である。
【０３０７】
また、保護電極６６０としてはアルミニウムを主成分とする導電膜を用いれば良い。保護電極６６０はＥＬ層及び陰極を形成した時とは異なるマスクを用いて真空蒸着法で形成すれば良い。また、ＥＬ層及び陰極を形成した後で大気解放しないで連続的に形成することが好ましい。
【０３０８】
こうして図２９（Ｃ）に示すような構造のアクティブマトリクス型のＥＬ表示装置が完成する。
【０３０９】
なお、実際には、図２９（Ｃ）まで完成したら、さらに外気に曝されないように気密性の高い保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）やセラミックス製シーリングカンなどのハウジング材でパッケージング（封入）することが好ましい。
【実施例１８】
【０３１０】
本実施例では、実施例１０において、ＥＬ表示装置の光の放射方向を下面（基板側）方向とし、電源供給線を信号線の上部に作製する方法について説明する。但し、説明を簡単にするために、駆動回路に関しては基本単位であるＣＭＯＳ回路を図示することとする。ここで、駆動回路用ＴＦＴについては、実施例１０で述べた作製方法を用いて作製することが可能であるので、ここでは省略する。
【０３１１】
まず、図３０（Ａ）に示すように、下地膜７０２を表面に設けた基板７０１を用意する。本実施例では結晶化ガラス上に下地膜として１００ｎｍ厚の窒化酸化珪素膜を２００ｎｍ厚の窒化酸化珪素膜とを積層して用いる。この時、結晶化ガラス基板に接する方の窒素濃度を１０〜２５ｗｔ％としておくと良い。勿論、下地膜を設けずに石英基板上に直接素子を形成しても良い。
【０３１２】
次に下地膜７０２の上に４５ｎｍの厚さのアモルファスシリコン膜７０３を公知の成膜法で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。
【０３１３】
ここから図３０（Ｃ）までの工程は本出願人による特開平１０−２４７７３５号公報を完全に引用することができる。同公報ではＮｉ等の元素を触媒として用いた半導体膜の結晶化方法に関する技術を開示している。
【０３１４】
まず、開口部７０４ａ、７０４ｂ、７０４ｃを有する保護膜７０５を形成する。本実施例では１５０ｎｍ厚の酸化珪素膜を用いる。そして、保護膜７０５の上にスピンコート法によりニッケル（Ｎｉ）を含有する層（Ｎｉ含有層）７０６を形成する。このＮｉ含有層の形成に関しては、前記公報を参考にすれば良い。
【０３１５】
次に、図３０（Ｂ）に示すように、不活性雰囲気中で５７０℃、１４時間の加熱処理を加え、アモルファスシリコン膜７０３を結晶化する。この際、Ｎｉが接した領域（以下、Ｎｉ添加領域という）７０７ａ、７０７ｂ、７０７ｃを起点として、基板と概略平行に結晶化が進行し、棒状結晶が集まって並んだ結晶構造でなるポリシリコン膜７０８が形成される。
【０３１６】
次に、図３０（Ｃ）に示すように、保護膜７０５をそのままマスクとして１５族に属する元素（好ましくはリン）をＮｉ添加領域７０７ａ、７０７ｂ、７０７ｃに添加する。こうして高濃度にリンが添加された領域（以下、リン添加領域という）７０９ａ、７０９ｂ、７０９ｃが形成される。
【０３１７】
次に、図３０（Ｃ）に示すように、不活性雰囲気中で６００℃、１２時間の加熱処理を加える。この熱処理によりポリシリコン膜７０８中に存在するＮｉは移動し、最終的には殆ど全て矢印が示すようにリン添加領域７０９ａ、７０９ｂ、７０９ｃに捕獲されてしまう。これはリンによる金属元素（本実施例ではＮｉ）のゲッタリング効果による現象であると考えられる。
【０３１８】
この工程によりポリシリコン膜７１０中に残るＮｉの濃度はＳＩＭＳ（質量二次イオン分析）による測定値で少なくとも２×１０17atoms/cm3にまで低減される。Ｎｉは半導体にとってライフタイムキラーであるが、この程度まで低減されるとＴＦＴ特性には何ら悪影響を与えることはない。また、この濃度は殆ど現状のＳＩＭＳ分析の測定限界であるので、実際にはさらに低い濃度（２×１０17atoms/cm3以下）であると考えられる。
【０３１９】
こうして触媒を用いた結晶化され、且つ、その触媒がＴＦＴの動作に支障を与えないレベルにまで低減されたポリシリコン膜７１０が得られる。その後、このポリシリコン膜７１０のみを用いた活性層７１１ａ、７１１ｂをパターニング工程により形成する。また、この時、後のパターニングにおいてマスク合わせを行うためのマーカーを、上記ポリシリコン膜を用いて形成すると良い。（図３０（Ｄ））
【０３２０】
次に、図３０（Ｅ）に示すように、５０ｎｍ厚の窒化酸化シリコン膜をプラズマＣＶＤ法により形成し、その上で酸化雰囲気中で９５０℃１時間の加熱処理を加え、熱酸化工程を行う。なお、酸化雰囲気は酸素雰囲気でも良いし、ハロゲン元素を添加した酸素雰囲気でも良い。
【０３２１】
この熱酸化工程では活性層と上記窒化酸化シリコン膜との界面で酸化が進行し、約１５ｎｍ厚のポリシリコン膜が酸化されて約３０ｎｍ厚の酸化シリコン膜が形成される。即ち、３０ｎｍ厚の酸化シリコン膜と５０ｎｍ厚の窒化酸化シリコン膜が積層されてなる８０ｎｍ厚のゲート絶縁膜７１２が形成される。また、活性層７１１a 、７１１ｂの膜厚はこの熱酸化工程によって３０ｎｍとなる。
【０３２２】
次に、図３１（Ａ）に示すように、レジストマスク７１３を形成し、ゲート絶縁膜７１２を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）
を添加する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのしきい値電圧を制御するための工程である。
【０３２３】
なお、本実施例ではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜５×１０17atoms/cm3）の濃度でボロンを含む不純物領域７１４が形成される。
【０３２４】
次に、図３１（Ｂ）に示すように、レジストマスク７１６を形成し、ゲート絶縁膜７１２を介してｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加する。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリン又は砒素を用いることができる。なお、本実施例ではフォスフィン（ＰＨ3）を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【０３２５】
この工程により形成されるｎ型不純物領域７１５には、ｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれるようにドーズ量を調節する。
【０３２６】
次に、図３１（Ｃ）に示すように、添加されたｎ型不純物元素及びｐ型不純物元素の活性化工程を行う。活性化手段を限定する必要はないが、ゲート絶縁膜７１２が設けられているので電熱炉を用いたファーネスアニール処理が好ましい。また、図３１（Ａ）の工程でチャネル形成領域となる部分の活性層／ゲート絶縁膜界面にダメージを与えてしまっている可能性があるため、なるべく高い温度で加熱処理を行うことが望ましい。
【０３２７】
本実施例の場合には耐熱性の高い結晶化ガラスを用いているので、活性化工程を８００℃で１時間のファーネスアニール処理により行う。なお、処理雰囲気を酸化性雰囲気にして熱酸化を行っても良いし、不活性雰囲気で加熱処理を行っても良い。
【０３２８】
次に、２００〜４００ｎｍ厚の導電膜を形成し、パターニングしてゲート電極７１９〜７２４及び配線７１７、７１８を形成する。このゲート電極７１９〜７２４の線幅によって各ＴＦＴのチャネル長の長さが決定する。（図３１（Ｄ））
【０３２９】
なお、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。ゲート電極の材料としては公知の導電膜を用いることができる。具体的には、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素でなる膜、または前記元素の窒化物でなる膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、または前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）を用いることができる。勿論、単層で用いても積層して用いても良い。
【０３３０】
本実施例では、５０ｎｍ厚の窒化タングステン（ＷＮ）膜７２２〜７２４と、３５０ｎｍ厚のタングステン（Ｗ）膜７１９〜７２１とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパッタガスとしてキセノン（Ｘｅ）、ネオン（Ｎｅ）等の不活性ガスを添加すると応力による膜はがれを防止することができる。
【０３３１】
ゲート電極７１９(７２２)、７２０(７２３)は断面では二つに見えるが、実際は電気的に接続されている。
【０３３２】
次に、図３２（Ａ）に示すように、ゲート電極７１９〜７２４及び配線７１７、７１８をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成される不純物領域７２５〜７２９には、ｎ型不純物領域７１５の１／２〜１／１０（代表的には１／３〜１／４）の濃度でリンが添加されるように調節する。具体的には、１×１０16〜５×１０18atoms/cm3（典型的には３×１０17〜３×１０18atoms/cm3）の濃度が好ましい。
【０３３３】
次に、図３２（Ｂ）に示すように、ゲート電極等を覆う形でレジストマスク７３０a〜７３０ｃを形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域７３１〜７３３を形成する。ここでもフォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）となるように調節する。
【０３３４】
この工程によってｎチャネル型ＴＦＴのソース領域若しくはドレイン領域が形成されるが、スイッチング用ＴＦＴは、図３２（Ａ）の工程で形成したｎ型不純物領域７２５〜７２７の一部が残る。この残された領域が、スイッチング用ＴＦＴのＬＤＤ領域となる。
【０３３５】
次に、図３２（Ｃ）に示すように、レジストマスク７３０a〜７３０ｃを除去し、新たにレジストマスク７３４を形成する。そして、ｐ型不純物元素（本実施例ではボロン）を添加し、高濃度にボロンを含む不純物領域７３５、７３６を形成する。ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3）の濃度となるようにボロンを添加する。
【０３３６】
なお、不純物領域７３５、７３６には既に１×１０20〜１×１０21atoms/cm3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添加される。そのため、予め形成されていたｎ型の不純物領域は完全にｐ型に反転し、ｐ型の不純物領域として機能する。
【０３３７】
次に、図３２（Ｄ）に示すように、レジストマスク７３４を除去した後、第１層間絶縁膜７３７を形成する。第１層間絶縁膜７３７としては、珪素を含む絶縁膜を単層で用いるか、その中で組み合わせた積層膜を用いれば良い。また、膜厚は４００ｎｍ〜１．５μmとすれば良い。本実施例では、２００ｎｍ厚の窒化酸化珪素膜の上に８００ｎｍ厚の酸化珪素膜を積層した構造とする。
【０３３８】
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化する。活性化手段としては、ファーネスアニール法が好ましい。本実施例では電熱炉において窒素雰囲気中、５５０℃、４時間の熱処理を行う。
【０３３９】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０３４０】
なお、水素化処理は第１層間絶縁膜７３７を形成する間に入れても良い。即ち、２００ｎｍ厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り８００ｎｍ厚の酸化珪素膜を形成しても構わない。
【０３４１】
次に、図３３（Ａ）に示すように、第１層間絶縁膜７３７及びゲート絶縁膜７１２に対してコンタクトホールを形成し、ソース配線７３８、７３９と、ドレイン配線７４０、７４１を形成する。なお、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した３層構造の積層膜とする。勿論、他の導電膜でも良い。
【０３４２】
次に、５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで第１パッシベーション膜７４２を形成する。本実施例では第１パッシベーション膜７４２として３００ｎｍ厚の窒化酸化シリコン膜を用いる。これは窒化シリコン膜で代用しても良い。
【０３４３】
この時、窒化酸化シリコン膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行うことは有効である。この前処理により励起された水素が第１層間絶縁膜７３７に供給され、熱処理を行うことで、第１パッシベーション膜７４２の膜質が改善される。それと同時に、第１層間絶縁膜７３７に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【０３４４】
次に、図３３（Ｂ）に示すように、絶縁膜７４３を形成する。本実施例では、絶縁膜７４３として窒化酸化シリコン膜を用いる。その後、絶縁膜７４３及び第１パッシベーション膜７４２、第１層間絶縁膜７３７に配線７３９に達するコンタクトホールを形成し、電源供給線７４４を形成する。なお、本実施例では、電源供給線７４４を窒化タングステン膜と、タングステン膜とでなる積層膜とする。勿論、他の導電膜でも良い。
【０３４５】
次に、図３３（Ｃ）に示すように、有機樹脂からなる第２層間絶縁膜７４５を形成する。有機樹脂としてはポリイミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。特に、第２層間絶縁膜７４５はＴＦＴが形成する段差を平坦化する必要があるので、平坦性に優れたアクリル膜が好ましい。本実施例では２．５μmの厚さでアクリル膜を形成する。
【０３４６】
次に、図３３（Ｄ）に示すように、第２層間絶縁膜７４５、絶縁膜７４３及び第１パッシベーション膜７４２にドレイン配線７４１に達するコンタクトホールを形成し、画素電極（陽極）７４６を形成する。本実施例では酸化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さに形成し、パターニングを行って画素電極とする。また、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。この画素電極がＥＬ素子の陽極となる。
【０３４７】
次に、図３４に示すように、樹脂７４７a、７４７ｂを５００ｎｍの厚さに形成し、画素電極７４６に対応する位置に開口部を形成する。
【０３４８】
次に、ＥＬ層７４８及び陰極（ＭｇＡｇ電極）７４９を、真空蒸着法を用いて大気解放しないで連続形成する。なお、ＥＬ層７４８の膜厚は８０〜２００ｎｍ（典型的には１００〜１２０ｎｍ）、陰極７４９の厚さは１８０〜３００ｎｍ（典型的には２００〜２５０ｎｍ）とすれば良い。
【０３４９】
この工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対して順次ＥＬ層及び陰極を形成する。但し、ＥＬ層は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にＥＬ層及び陰極を形成するのが好ましい。
【０３５０】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光のＥＬ層及び陰極を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光のＥＬ層及び陰極を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光のＥＬ層及び陰極を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。また、全画素にＥＬ層及び陰極を形成するまで真空を破らずに処理することが好ましい。
【０３５１】
なお、ＥＬ層７４８としては公知の材料を用いることができる。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、発光層及び電子注入層でなる４層構造をＥＬ層とすれば良い。また、本実施例ではＥＬ素子の陰極としてＭｇＡｇ電極を用いた例を示すが、公知の他の材料を用いることが可能である。
【０３５２】
また、保護電極７５０としてはアルミニウムを主成分とする導電膜を用いれば良い。保護電極７５０はＥＬ層及び陰極を形成した時とは異なるマスクを用いて真空蒸着法で形成すれば良い。また、ＥＬ層及び陰極を形成した後で大気解放しないで連続的に形成することが好ましい。
【０３５３】
こうして図３４に示すような構造のアクティブマトリクス型のＥＬ表示装置が完成する。
【０３５４】
なお、実際には、図３４まで完成したら、さらに外気に曝されないように気密性の高い保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）やセラミックス製シーリングカンなどのハウジング材でパッケージング（封入）することが好ましい。
【実施例１９】
【０３５５】
本発明を用いて形成されたＥＬ表示装置は様々な電子機器に用いることができる。以下に、本発明を用いて形成されたＥＬ表示装置を表示媒体として組み込んだ電子機器について説明する。
【０３５６】
その様な電子機器としては、テレビ受像機、電話機、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、ゲーム機、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１７に示す。
【０３５７】
図１７（Ａ）はパーソナルコンピュータであり、本体２００１、筐体２００２、表示部２００３、キーボード２００４等を含む。本発明のＥＬ表示装置は、パーソナルコンピュータの表示部２００３に用いることができる。
【０３５８】
図１７（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明のＥＬ表示装置は、ビデオカメラの表示部２１０２に用いることができる。
【０３５９】
図１７（Ｃ）はヘッドマウントディスプレイの一部（右片側）であり、本体２３０１、信号ケーブル２３０２、頭部固定バンド２３０３、表示モニタ２３０４、光学系２３０５、表示部２３０６等を含む。本発明のＥＬ表示装置は、ヘッドマウントディスプレイの表示部２３０６に用いることができる。
【０３６０】
図１７（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２４０２、操作スイッチ２４０３、表示部（ａ）２４０４、表示部（ｂ）２４０５等を含む。表示部（ａ）は主として画像情報を表示し、表示部（ｂ）は主として文字情報を表示するが、本発明のＥＬ表示装置は、記録媒体を備えた画像再生装置の表示部（ａ）、（ｂ）に用いることができる。なお、記録媒体を備えた画像再生装置としては、ＣＤ再生装置、ゲーム機器などに本発明を用いることができる。
【０３６１】
図１７（Ｅ）は携帯型（モバイル）コンピュータであり、本体２５０１、カメラ部２５０２、受像部２５０３、操作スイッチ２５０４、表示部２５０５等を含む。本発明のＥＬ表示装置は、携帯型（モバイル）コンピュータの表示部２５０５に用いることができる。
【０３６２】
図１７（Ｆ）はテレビ受像機であり、本体２６０４ａ、表示部２６０４ｃ、操作スイッチ２６０４ｄ等を含む。本発明のＥＬ表示装置は、テレビ受像機の表示部２６０４ｃに用いることができる。
【０３６３】
また、将来的にＥＬ材料の発光輝度が高くなれば、フロント型もしくはリア型のプロジェクターに用いることも可能となる。
【０３６４】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜１８のどのような組み合わせからなる構成を用いても実現することができる。
【図面の簡単な説明】
【０３６５】
【図１】本発明の表示装置の引き出し口を示す図。
【図２】本発明の表示装置の画素部の回路構成を示す図。
【図３】本発明の表示装置の画素部の上面図。
【図４】本発明の表示装置の電源供給線の引き回し部の形状を示す図。
【図５】本発明の表示装置の駆動方法を示す図。
【図６】本発明の表示装置の上面図及び断面図。
【図７】本発明の表示装置の上面図及び断面図。
【図８】本発明の表示装置の断面図。
【図９】本発明の表示装置の断面図。
【図１０】本発明の表示装置の画素部の回路図。
【図１１】本発明の表示装置の作製工程を示す図。
【図１２】本発明の表示装置の作製工程を示す図。
【図１３】本発明の表示装置の作製工程を示す図。
【図１４】本発明の表示装置の作製工程を示す図。
【図１５】本発明の表示装置のソース信号側駆動回路の回路図。
【図１６】本発明の表示装置のラッチの上面図。
【図１７】本発明の表示装置を用いた電子機器を示す図。
【図１８】従来の表示装置の画素部の回路図。
【図１９】表示装置の駆動方法を示すタイミングチャートを示す図。
【図２０】ＴＦＴのＩｄ−Ｖｇ特性を示す図。
【図２１】本発明の表示装置の上面図及び断面図。
【図２２】本発明の表示装置の断面図。
【図２３】クロストークの発生例を示す図。
【図２４】従来の表示装置の引き出し口を示す図。
【図２５】本発明の表示装置の作製工程を示す図。
【図２６】本発明の表示装置の作製工程を示す図。
【図２７】本発明の表示装置の作製工程を示す図。
【図２８】本発明の表示装置の作製工程を示す図。
【図２９】本発明の表示装置の作製工程を示す図。
【図３０】本発明の表示装置の作製工程を示す図。
【図３１】本発明の表示装置の作製工程を示す図。
【図３２】本発明の表示装置の作製工程を示す図。
【図３３】本発明の表示装置の作製工程を示す図。
【図３４】本発明の表示装置の作製工程を示す図。
【図３５】従来の表示装置の電源供給線の引き回し部の形状を示す図。
【図３６】本発明の表示装置の断面図。
【図３７】本発明の表示装置の断面図。
【図３８】本発明の表示装置の断面図。
【図３９】本発明の表示装置の断面図。
【図４０】従来の表示装置の画素部の回路図。
【図４１】従来の表示装置の画素部の上面図。
【図４２】本発明の表示装置の画素部の上面図。
【図４３】本発明の表示装置の画素部の回路図。
【図４４】本発明の表示装置の画素部の上面図。
【図４５】本発明の表示装置の階調特性を示す図。
【技術分野】
【０００１】
本発明はＥＬ（エレクトロルミネッセンス）素子を基板上に作り込んで形成された電子ディスプレイ（電気光学装置）に関する。特に半導体素子（半導体薄膜を用いた素子）を用いた表示装置に関する。またＥＬ表示装置を表示部に用いた電子機器に関する。
【背景技術】
【０００２】
近年、基板上に薄膜トランジスタ（以下、本明細書中ではＴＦＴと表記する）
を形成する技術が大幅に進歩し、アクティブマトリクス型表示装置への応用開発が進められている。特に、ポリシリコンなどの多結晶半導体膜を用いたＴＦＴは、従来のアモルファスシリコン等の非晶質半導体膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう）が高いので、高速動作が可能である。そのため、従来、基板外の駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能となっている。
【０００３】
このような多結晶半導体膜を用いたアクティブマトリクス型表示装置では、同一基板上に、様々な回路や素子を作り込むことが可能であり、製造コストの低減、表示装置の小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られる。
【０００４】
そしてさらに、自発光型素子としてＥＬ素子を有したアクティブマトリクス型のＥＬ表示装置の研究が活発化している。ＥＬ表示装置は、有機ＥＬディスプレイ（ＯＥＬＤ：Organic EL Display）又は有機ライトエミッティングダイオード（ＯＬＥＤ：Organic Light Emitting Diode）とも呼ばれている。
【０００５】
ＥＬ素子は一対の電極（陽極と陰極）間にＥＬ層が挟まれた構造となっているが、ＥＬ層は通常、積層構造となっている。代表的には、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められているＥＬ表示装置はほとんどこの構造を採用している。
【０００６】
また他にも、陽極上に正孔注入層／正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。
【０００７】
本明細書において、陰極と陽極との間に設けられる全ての層を総称してＥＬ層と呼ぶ。よって上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等は、全てＥＬ層に含まれる。
【０００８】
そして、上記構造でなるＥＬ層に、一対の電極から所定の電圧をかけると、発光層においてキャリアの再結合が起こって発光する。なお本明細書においてＥＬ素子が発光することを、ＥＬ素子が駆動すると呼ぶ。また、本明細書中では、陽極、ＥＬ層及び陰極で形成される発光素子をＥＬ素子と呼ぶ。
【０００９】
なお、本明細書中において、ＥＬ素子とは、一重項励起状態からの発光（蛍光）を利用するものと、三重項励起状態からの発光（燐光）を利用するものの両方を含むものとする。
【００１０】
ＥＬ表示装置の駆動方法として、アナログ方式の駆動方法（アナログ駆動）が挙げられる。ＥＬ表示装置のアナログ駆動について、図１８及び図１９を用いて説明する。
【００１１】
図１８に、アナログ駆動のＥＬ表示装置の画素部１８００の構造を示す。ゲート信号線駆動回路からの選択信号を入力するゲート信号線（Ｇ１〜Ｇｙ）は、各画素が有するスイッチング用ＴＦＴ１８０１のゲート電極に接続されている。また各画素の有するスイッチング用ＴＦＴ１８０１のソース領域とドレイン領域は、一方がアナログのビデオ信号を入力するソース信号線（データ信号線ともいう）（Ｓ１〜Ｓｘ）に、もう一方が各画素が有する駆動用ＴＦＴ１８０４のゲート電極及び各画素が有する保持容量１８０８にそれぞれ接続されている。
【００１２】
各画素が有する駆動用ＴＦＴ１８０４のソース領域とドレイン領域はそれぞれ、一方は電源供給線（Ｖ１〜Ｖｘ）に、もう一方はＥＬ素子１８０６に接続されている。電源供給線（Ｖ１〜Ｖｘ）の電位を電源電位と呼ぶ。また電源供給線（Ｖ１〜Ｖｘ）は、各画素が有する保持容量１８０８に接続されている。
【００１３】
ＥＬ素子１８０６は、陽極と、陰極と、陽極と陰極との間に設けられたＥＬ層とを有する。ＥＬ素子１８０６の陽極が駆動用ＴＦＴ１８０４のソース領域またはドレイン領域と接続している場合、ＥＬ素子１８０６の陽極が画素電極、陰極が対向電極となる。逆にＥＬ素子１８０６の陰極が駆動用ＴＦＴ１８０４のソース領域またはドレイン領域と接続している場合、ＥＬ素子１８０６の陽極が対向電極、陰極が画素電極となる。
【００１４】
なお本明細書において、対向電極の電位を対向電位と呼ぶ。なお対向電極に対向電位を与える電源を対向電源と呼ぶ。画素電極の電位と対向電極の電位の電位差がＥＬ駆動電圧であり、このＥＬ駆動電圧がＥＬ層にかかる。
【００１５】
図１８で示したＥＬ表示装置を、アナログ方式で駆動させた場合のタイミングチャートを図１９に示す。１つのゲート信号線が選択されてから、その次に別のゲート信号線が選択されるまでの期間を１ライン期間（Ｌ）と呼ぶ。また１つの画像が表示されてから次の画像が表示されるまでの期間が１フレーム期間（Ｆ）に相当する。図１８のＥＬ表示装置の場合、ゲート信号線はｙ本あるので、１フレーム期間中にｙ個のライン期間（Ｌ１〜Ｌｙ）が設けられている。
【００１６】
解像度が高くなるにつれて１フレーム期間中のライン期間の数も増え、駆動回路を高い周波数で駆動しなければならなくなる。
【００１７】
まず電源供給線（Ｖ１〜Ｖｘ）は一定の電源電位に保たれている。そして対向電極の電位である対向電位も一定の電位に保たれている。対向電位は、ＥＬ素子が発光する程度に電源電位との間に電位差を有している。
【００１８】
第１のライン期間（Ｌ１）において、ゲート信号線Ｇ１には、ゲート信号線駆動回路からの選択信号が入力される。そして、ソース信号線（Ｓ１〜Ｓｘ）に順にアナログのビデオ信号が入力される。ゲート信号線Ｇ１に接続された全てのスイッチング用ＴＦＴはオンの状態になるので、ソース信号線に入力されたアナログのビデオ信号は、スイッチング用ＴＦＴを介して駆動用ＴＦＴのゲート電極に入力される。
【００１９】
駆動用ＴＦＴのチャネル形成領域を流れる電流の量は、そのゲート電圧によって制御される。
【００２０】
ここで、駆動用ＴＦＴのソース領域が電源供給線に接続され、ドレイン領域がＥＬ素子に接続されている場合を例に説明する。
【００２１】
駆動用ＴＦＴのソース領域は、電源供給線に接続されてるため、画素部の各画素に同じ電位が入力されている。このとき、ソース信号線にアナログの信号が入力されると、この信号電圧の電位と、駆動用ＴＦＴのソース領域の電位との差がゲート電圧になる。ＥＬ素子に流れる電流は、駆動用ＴＦＴのゲート電圧によって決まる。ここで、ＥＬ素子の発光輝度は、ＥＬ素子の両電極間を流れる電流に比例する。こうしてＥＬ素子はアナログのビデオ信号の電圧に制御されて発光を行う。
【００２２】
上述した動作を繰り返し、ソース信号線（Ｓ１〜Ｓｘ）へのアナログのビデオ信号の入力が終了すると、第１のライン期間（Ｌ１）が終了する。なお、ソース信号線（Ｓ１〜Ｓｘ）への、アナログのビデオ信号の入力が終了するまでの期間と水平帰線期間とを合わせて１つのライン期間としても良い。次に第２のライン期間（Ｌ２）となりゲート信号線Ｇ２に選択信号が入力される。第１のライン期間（Ｌ１）と同様に、ソース信号線（Ｓ１〜Ｓｘ）に順にアナログのビデオ信号が入力される。
【００２３】
全てのゲート信号線（Ｇ１〜Ｇｙ）に選択信号が入力されると、全てのライン期間（Ｌ１〜Ｌｙ）が終了する。全てのライン期間（Ｌ１〜Ｌｙ）が終了すると、１フレーム期間が終了する。１フレーム期間中において全ての画素が表示を行い、１つの画像が形成される。なお全てのライン期間（Ｌ１〜Ｌｙ）と垂直帰線期間とを合わせて１フレーム期間としても良い。
【００２４】
以上のように、アナログのビデオ信号によってＥＬ素子の発光量が制御され、その発光量の制御によって階調表示がなされる。この方式は、いわゆるアナログ駆動方法と呼ばれる駆動方式であり、ソース信号線に入力されるアナログのビデオ信号の電圧の変化で階調表示が行われる。
【発明の開示】
【発明が解決しようとする課題】
【００２５】
図２０は、駆動用ＴＦＴの特性を示すグラフであり、４０１はＩｄ−Ｖｇ特性（又はＩｄ−Ｖｇ曲線）と呼ばれている。ここでＩｄはドレイン電流であり、Ｖｇはゲート電圧である。このグラフにより任意のゲート電圧に対して流れる電流量を知ることができる。
【００２６】
通常、ＥＬ素子を駆動するにあたって、上記Ｉｄ−Ｖｇ特性の点線４０２で示した領域を用いる。４０２で囲んだ領域は、飽和領域と呼ばれ、ゲート電圧Ｖｇの変化に対してドレイン電流Ｉｄが大きく変化する領域である。
【００２７】
アナログ方式の駆動方法では、駆動用ＴＦＴにおいて、飽和領域を用い、そのゲート電圧を変化させることによってドレイン電流を変化させる。
【００２８】
スイッチング用ＴＦＴがオンとなり、画素内に、ソース信号線より入力されたアナログのビデオ信号は、駆動用ＴＦＴのゲート電極に印加される。こうして、駆動用ＴＦＴのゲート電圧が変化する。このとき、図２０に示したＩｄ−Ｖｇ特性に従い、ゲート電圧に対してドレイン電流が１対１で決まる。こうして、駆動用ＴＦＴのゲート電極に入力されるアナログのビデオ信号の電圧に対応して、所定のドレイン電流がＥＬ素子に流れ、その電流量に対応した発光量で前記ＥＬ素子が発光する。
【００２９】
以上のように、アナログのビデオ信号によってＥＬ素子の発光量が制御され、その発光量の制御によって階調表示がなされる。
【００３０】
ここで、各画素の駆動用ＴＦＴのゲート電圧は、たとえソース信号線から同じ信号が入力されても、駆動用ＴＦＴのソース領域の電位が変化すると変化してしまう。ここで、駆動用ＴＦＴのソース領域の電位は、電源供給線から与えられている。しかし、電源供給線の電位は、配線抵抗による電位降下のために、画素部内部の位置によって変化する。
【００３１】
また、画素部内の電源供給線の配線抵抗による電位降下の影響だけではなく、外部からの電源の入力部（以下、外部入力端子と表記する）より、画素部の電源供給線までの引き回し部分（以下、電源供給線引き回し部と表記する）の電位降下も問題となる。
【００３２】
つまり、外部入力端子の位置から、画素部の各電源供給線の位置までの配線引き回しの長さによって、電源供給線の電位にばらつきが生じることになる。
【００３３】
ここで、電源供給線の配線抵抗が小さな場合や、表示装置が、比較的小さな場合、また、電源供給線に流れる電流が比較的小さな場合は、それほど問題とならないが、そうでない場合、特に表示装置が比較的大きな場合は、この配線抵抗による電源供給線の電位の変化が大きくなる。
【００３４】
特に、表示装置が大きくなるほど、外部入力端子から画素部の各電源供給線までの距離のばらつきが大きくなるため、電源供給線引き回し部の配線の長さのばらつきが大きくなる。そのため、電源供給線引き回し部の電位降下による電源供給線の電位の変化が大きくなる。
【００３５】
これらの要因による電源供給線の電位ばらつきは、各画素のＥＬ素子の発光輝度に影響を与え、表示輝度を変化させるため表示ムラの原因となる。
【００３６】
以下に、電源供給線の電位のばらつきの具体的な例を示す。
【００３７】
図２３に示すように、表示画面中に白または黒のボックスを表示させたときには、クロストークと呼ばれる現象が発生していた。これはボックスの上方または下方にボックスの横方向と輝度の違いが発生する現象である。
【００３８】
この現象が起こる、従来の表示装置の画素部の一部の回路図を図４０に、また、その上面図を図４１に示す。
【００３９】
図４１において、図４０と同じ部分は同じ符号を用いて示し、説明は省略する。
【００４０】
各画素は、スイッチング用ＴＦＴ４４０２、駆動用ＴＦＴ４４０６、保持容量４４１９、ＥＬ素子４４１４とによって構成される。
【００４１】
なお、図４０及び図４１において、スイッチング用ＴＦＴ４４０２はダブルゲート構造であるが、その他の構造であっても良い。
【００４２】
クロストークは、ボックスの上方、下方と、横方向それぞれの画素において、駆動用ＴＦＴ４４０６に流れる電流に、差分を生じることから起こるものである。この差分の原因は、電源供給線Ｖ１、Ｖ２がソース信号線Ｓ１、Ｓ２に平行に配置されているために起こる。
【００４３】
例えば図２３のように、表示画面の一部に白いボックスを表示した場合、このボックス表示をする画素に対応する電源供給線において、ボックス表示画素の駆動用ＴＦＴのソース・ドレイン間を介してＥＬ素子に電流が流れる分、この電源供給線の配線抵抗による電位降下は、ボックスを表示しない画素のみにしか電源を供給しない電源供給線と比べて、大きくなる。そのため、ボックスの上下で、ボックス表示をしない他の画素より暗い部分が発生する。
【００４４】
また、従来のアクティブマトリクス型のＥＬ表示装置は図２４に示すように、電源供給線を表示装置の一方向から引き出し、この引き出し口より外部からの電源及び信号等を入力している。
【００４５】
ここで、表示装置の表示画面のサイズが小さい場合には、それでも、問題は発生しなかったが、表示装置の表示画面のサイズが大きくなると、表示画面の面積に比例して、消費電流が増加する。
【００４６】
４インチの表示画面を有する表示装置と、２０インチの表示画面を有する表示装置とでは、消費電流は２５倍となる。
【００４７】
そのため、表示画面のサイズが大きい表示装置では、前述の電位降下の問題が大きな課題となる。
【００４８】
また、取り出し口に近い電源供給線（図２４中ａ）は、さほど電位降下は発生しないが、引き出し口より遠く離れた電源供給線（図２４中ｂ）は、配線が長い距離引き回されるため、その配線抵抗による電位降下が大きく発生しする。そのため、この電源供給線（図２４中ｂ）に接続された駆動用ＴＦＴを有する画素のＥＬ素子に加わる電圧が低下し、画質の低下を招いていた。
【００４９】
例えば、２０インチの表示装置において、配線長は７００ｍｍ、配線幅１０ｍｍ、シート抵抗０．１オームとしても、電流が１Ａ程度流れると電位降下は１０Ｖになってしまい、正常な表示が不可能となる。
【００５０】
本発明は、上記問題点を鑑みてなされたものであり、鮮明な多階調カラー表示の可能なアクティブマトリクス型のＥＬ表示装置を提供することを課題とする。そして、そのようなアクティブマトリクス型ＥＬ表示装置を用いた高性能な電子機器（電子デバイス）を提供することを課題とする。
【課題を解決するための手段】
【００５１】
本発明者は、電源供給線の配線抵抗による電位低下、特に電源供給線の引き出し部の配線抵抗による電位低下を軽減する方法を考えた。
【００５２】
以下に、本発明の構成について記載する。
【００５３】
本発明によって、 絶縁表面上に複数のソース信号線と、複数のゲート信号線と、複数の電源供給線と、マトリクス状に配置された複数の画素とを有し、 前記複数の画素は、スイッチング用薄膜トランジスタと、駆動用薄膜トランジスタと、ＥＬ素子とによって構成される表示装置において、 複数の引き出し口を有し、 前記複数の電源供給線は、前記複数の引き出し口まで引き回され、 前記複数の引き出し口において、前記複数の電源供給線に電位が与えられ、 前記引き出し口は、前記表示装置の少なくとも２方向に設けられていることを特徴とした表示装置が提供される。
【００５４】
本発明によって、 絶縁表面上に複数のソース信号線と、複数のゲート信号線と、複数の電源供給線と、マトリクス状に配置された複数の画素とを有し、 前記複数の画素は、スイッチング用薄膜トランジスタと、駆動用薄膜トランジスタと、ＥＬ素子とによって構成される表示装置において、 引き出し口を有し、 前記引出し口は、複数の外部入力端子を有し、 前記複数の電源供給線は、５本以上５０本以下にまとめられ、前記複数の外部入力端子まで引き回され、 前記複数の外部入力端子において、前記複数の電源供給線に電位が与えられていることを特徴とした表示装置が提供される。
【００５５】
本発明によって、 絶縁表面上に複数のソース信号線と、複数のゲート信号線と、複数の電源供給線と、マトリクス状に配置された複数の画素とを有し、 前記複数の画素は、スイッチング用薄膜トランジスタと、駆動用薄膜トランジスタと、ＥＬ素子とによって構成される表示装置において、 外部入力端子を有し、 前記複数の電源供給線は、前記外部入力端子まで引き回され、 帰還ループの中に有する帰還増幅器により、前記外部入力端子を介して前記電源供給線に電位を供給することを特徴とした表示装置が提供される。
【００５６】
前記複数の電源供給線は、マトリクス状に配置されていることを特徴とする表示装置であってもよい。
【００５７】
前記複数の電源供給線は、前記ソース信号線と同一の配線層と、前記ゲート信号線と同一の配線層とによって構成されていることを特徴とした表示装置であってもよい。
【００５８】
前記複数の電源供給線は、前記ソース信号線とは異なる配線層と、前記ゲート信号と同一の配線層とによって構成されていることを特徴とした表示装置であってもよい。
【００５９】
前記複数の電源供給線は、前記ゲート信号線とは異なる配線層と、前記ソース信号線と同一の配線層とによって構成されていることを特徴とした表示装置であってもよい。
【００６０】
前記複数の電源供給線は、前記ゲート信号線及び前記ソース信号線のいずれとも異なる配線層で構成されていることを特徴とした表示装置であってもよい。
【００６１】
前記複数の電源供給線の列方向の本数は、前記複数の画素の列方向の数より少ないことを特徴とした表示装置であってもよい。
【００６２】
前記複数の電源供給線の行方向の本数は、前記画素の行方向の数より少ないことを特徴とした表示装置であってもよい。
【００６３】
前記表示装置の表示部分の対角は２０インチ以上であることを特徴とした表示装置であってもよい。
【００６４】
前記表示装置を用いることを特徴とするパーソナルコンピュータ、テレビ受像機、ビデオカメラ、画像再生装置、ヘッドマウントディスプレイ、携帯情報端末であってもよい。
【発明の効果】
【００６５】
従来のＥＬ表示装置では、画面サイズを大きくした場合、それに伴う電流の増加により、電源供給線において、電位降下が発生し、表示の画質を損う原因となっていた。
【００６６】
しかし、本発明は上記構成によって、配線抵抗の影響を低減可能であり、ＥＬ素子に流れる電流が増加しても、画質を損なわずに表示を行うことができる。
【発明を実施するための最良の形態】
【００６７】
以下に、本発明の表示装置の構造について説明する。
【００６８】
（第一の実施形態）
画素部の電源供給線の外部への引き出しを一方向だけでなく、複数の方向へ引き出す。
【００６９】
図１を用いて、第一の実施形態について説明する。
【００７０】
図１のように、電源供給線引出し口１及び電源供給線引出し口２の、２方向から電源供給線を引き出す。
【００７１】
ここで本明細書中では、引出し口とは、複数の外部入力端子によって構成され、外部より表示装置に、電源電位や映像信号などが入力される部分を示すものとする。
【００７２】
このように表示装置の２方向から電源供給線を引き出すことによって、１方向からの引き出しに比べて、画素部の各電源供給線から外部入力端子までの配線の長さを短くし、また、その配線の長さのばらつきを低減することができる。
【００７３】
上記構成によって、画素部周辺の電源供給線の引き回し部の電位降下の影響を低減することができる。
【００７４】
（第二の実施形態）
本実施の形態では、電源供給線の引き回し部の配線は、小単位にまとめて、それぞれの引き出し口の、複数の隣接ではない外部入力端子に引き出される。
【００７５】
本実施の形態の構造を図４に示す。
【００７６】
これは、図３５の従来例において示した、画素部の各電源供給線を、ひとつにまとめて、ひとつの外部入力端子に引き出す場合に比べて、まとめられた電源供給線毎において、各外部入力端子までの配線の長さを短くし、また、その配線長のばらつきを低減することができる。
【００７７】
つまり、図４における配線ａと配線ｂの長さの違いは、図３５における配線ａと配線ｂの長さの違いと比較して大きく低減されている。
【００７８】
上記構成によって、画素部周辺の電源供給線の引き回し部の電位降下の影響を低減することができる。
【００７９】
（第三の実施形態）
電源供給線に流れる電流は、前述したように大型の表示装置においては大電流になり得る。そのような場合に、画素領域から外部入力端子までの引き回しの配線抵抗による電位降下の影響は無視できない。
【００８０】
この対策として、電位降下を見越して、外部電源の電位をあらかじめ、上げておくことも考えられるが、表示の内容によって流れる電流は変化するので、一律に外部電源の電位を上げるのは、望ましくない。よって、本実施の形態では帰還増幅器を用い、帰還ループの中に電位降下を起こす配線を含むことを提案するものである。
【００８１】
図５に示すように、外部入力端子は帰還増幅器の出力に接続され、帰還増幅器の非反転入力（＋）には、電源供給線に加えるべき電圧が入力され、反転入力端子（−）には画素部の電源供給線の電位をモニタし、印加する。帰還増幅器の原理により、非反転入力端子と反転入力端子は同じ電位になるように動作するため、帰還増幅器の出力端子は、電位降下分だけ高い電位が出力される。上記したように、電位補償が行われ、電位のずれは解消される。
【００８２】
電源供給線引き回し部の配線抵抗をＲとし、電流をiとするとＲiの電位降下が起こるが、モニタ端子では電流がほとんど流れないため、電位降下は発生しない。
【００８３】
帰還増幅器はパネル完成後、外付けの基板上等に、外部ＩＣ等で構成される。
【００８４】
（第四の実施形態）
図２に本発明の画素部の構成を示す回路図を示す。
【００８５】
画素部の各画素は、スイッチング用ＴＦＴ４４０２、駆動用ＴＦＴ４４０６、保持容量４４１９、ＥＬ素子４４１４によって構成されている。電源供給線（ＶＸ１〜ＶＸｎ、ＶＹ１〜ＶＹｎ）が、ソース信号線（Ｓ１〜Ｓｎ）と平行方向だけでなく、垂直方向にも配置されて、それぞれの方向から画素の駆動用ＴＦＴ４４０６のソース領域もしくはドレイン領域に電圧が供給されている。これによって、ＥＬ素子４４１４を流れる電流は、ソース信号線Ｓ１〜Ｓｎと平行方向からだけでなく、垂直方向からも供給されるので、従来例のような、クロストークの発生を抑制することが可能である。
【００８６】
ここで、隣り合う画素同士で、電源供給線を共有する。これによって、各画素中の電源供給線が占める面積を低減することができる。そのため、電源供給線を縦横（マトリクス状）に配置した構造の画素であっても、開口率を上げることができる。
【００８７】
第一の実施形態〜第四の実施形態は、自由に組み合わせて実施することが可能である。
【００８８】
以下に、本発明の実施例を説明する。
【実施例１】
【００８９】
図４は、第二の実施形態において説明した、電源供給線を小単位で束ねて外部入力端子に接続した例である。
【００９０】
画面の大きさが大きくなると、電位降下も大きくなるため、出来るだけ短い配線で引き出す必要がある。よって本発明では電源供給線を小単位でまとめて、近接の外部入力端子へ出力するものである。
【００９１】
図４に示す例では、電源供給線を小単位でまとめ、ドライバ領域を貫通して、外部入力端子に接続することにより、配線抵抗を低減している。
【００９２】
電源供給線は、５本から５０本程度の範囲でまとめるのが望ましい。
【実施例２】
【００９３】
本実施例では、発明の実施形態において図２で示した回路図の画素部の一部（４画素分）の上面図を図３に示す。
【００９４】
なお、図２と同じ部分は、同じ符号を用いて示す。
【００９５】
画素は、スイッチング用ＴＦＴ４４０２、駆動用ＴＦＴ４４０６、コンデンサ４４１９、ＥＬ素子４４１４によって構成されている。この実施例では、ゲート信号線Ｇ１、Ｇ２と平行に、ゲート信号線Ｇ１、Ｇ２と同様の配線材料を用いて、電源供給線ＶＸ１、ＶＸ２を配置し、従来からあるソース信号線Ｓ１、Ｓ２に平行な電源供給線ＶＹ１、ＶＹ２とは、コンタクトホールを介して接続されている。
【００９６】
本実施例のように、ゲート信号線に平行な電源供給線を、ゲート信号線と同様の配線層を用いて形成した構成を、本発明の画素構造の第一の実施例とよぶことにする。
【００９７】
本発明の画素構造の第一の実施例では、従来例において、図４０及び図４１の画素を実際に構成する場合に対して、マスク数を増やすこと無しに、マトリクス状の電源供給線を形成することができる。
【００９８】
本実施例は、実施例１と自由に組み合わせて実施することが可能である。
【実施例３】
【００９９】
本実施例では、第四の実施形態において説明した、隣合う画素で電源供給線を共有する場合の例について、図１０及び図４２〜図４４を用いて説明する。
【０１００】
なお、本実施例において、Ｇ１〜Ｇ４は、スイッチング用ＴＦＴ４４０２のゲート配線（ゲート信号線の一部）、Ｓ１〜Ｓ３はスイッチング用ＴＦＴ４４０２のソース配線（ソース信号線の一部）、４４０６は駆動用ＴＦＴ、４４１４はＥＬ素子、ＶＹ１〜ＶＹ２はソース配線に平行な電源供給線、ＶＸ１〜ＶＸ２はゲート配線に平行な電源供給線、４４１９は保持容量とする。
【０１０１】
図１０は、隣り合う２つの画素間で電源供給線ＶＹ１及びＶＸ１を共通とした場合の例である。即ち、２つの画素が電源供給線ＶＹ１及びＶＸ１を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、表示装置の開口率を増大し、また、画素部を高精細化することができる。
【０１０２】
また、図１０の上面図を図４２に示す。図１０と同じ部分は同じ符号を用いて示し、説明は省略する。
【０１０３】
図４３は本発明の別の実施例である。この実施例では、Ｘ方向の電源供給線をすべての画素行に対して配置するのではなく、画素行の１/ｎにした例である。ここでｎは２以上の自然数である。ここでは、ｎが３の例を示す。
【０１０４】
また、図４３の上面図を図４４に示す。図４２と同じ部分は、同じ符号を用いて示し説明は省略する。
【０１０５】
本実施例は、実施例１及び実施例２のいずれとも自由に組み合わせて実施することが可能である。
【実施例４】
【０１０６】
本発明において、各画素の駆動用ＴＦＴはｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでもどちらでも用いることが可能であるが、ＥＬ素子の陽極が画素電極で陰極が対向電極の場合、駆動用ＴＦＴはｐチャネル型ＴＦＴであることが好ましい。また逆にＥＬ素子の陽極が対向電極で陰極が画素電極の場合、駆動用ＴＦＴはｎチャネル型ＴＦＴであることが好ましい。
【０１０７】
本実施例は、実施例１〜実施例３のいずれとも自由に組み合わせて実施することが可能である。
【実施例５】
【０１０８】
本実施例では、本発明のＥＬ表示装置を作製した例について説明する。
【０１０９】
図６（Ａ）は本発明を用いたＥＬ表示装置の上面図である。また、図６（Ａ）
をＡ-Ａ'で切断した断面図を図６（Ｂ）に示す。
【０１１０】
図６（Ａ）において、４０１０は基板、４０１１は画素部、４０１２ａ及び４０１２ｂはソース信号線駆動回路、４０１３ａ、４０１３ｂはゲート信号線駆動回路であり、それぞれの駆動回路は配線４０１４ａ、４０１４ｂ、４０１５、４０１６を経てＦＰＣ４０１７に至り、外部機器へと接続される。
【０１１１】
このとき、少なくとも画素部４０１１、好ましくは駆動回路４０１２ａ、４０１２ｂ、４０１３ａ、４０１３ｂ及び画素部４０１１を囲むようにしてカバー材６０００、シーリング材（ハウジング材ともいう）７０００、密封材（第２のシーリング材）７００１が設けられている。
【０１１２】
また、図６（Ｂ）は本実施例のＥＬ表示装置の断面構造であり、基板４０１０、下地膜４０２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）４０２２及び画素部用ＴＦＴ４０２３（但し、ここではＥＬ素子への電流を制御する駆動用ＴＦＴだけ図示）が形成されている。これらのＴＦＴは公知の構造（トップゲート構造またはボトムゲート構造）を用いれば良い。
【０１１３】
駆動回路用ＴＦＴ４０２２、画素部用ＴＦＴ４０２３が完成したら、樹脂材料でなる層間絶縁膜（平坦化膜）４０２６の上に画素部用ＴＦＴ４０２３のドレインと電気的に接続する透明導電膜でなる画素電極４０２７を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極４０２７を形成したら、絶縁膜４０２８を形成し、画素電極４０２７上に開口部を形成する。
【０１１４】
次に、ＥＬ層４０２９を形成する。ＥＬ層４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１１５】
本実施例では、シャドーマスクを用いて蒸着法によりＥＬ層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルタを組み合わせた方式、白色発光層とカラーフィルタを組み合わせた方式があるが、いずれの方法を用いても良い。もちろん、単色発光のＥＬ表示装置とすることもできる。
【０１１６】
ＥＬ層４０２９を形成したら、その上に陰極４０３０を形成する。陰極４０３０とＥＬ層４０２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層４０２９と陰極４０３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気で形成し、大気解放しないで陰極４０３０を形成するといった工夫が必要である。本実施例では、マルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１１７】
なお、本実施例では陰極４０３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００ｎｍ厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極４０３０は、４０３１で示される領域において配線４０１６に接続される。配線４０１６は、陰極４０３０に所定の電圧を与えるための電源線であり、導電性ペースト材料４０３２を介してＦＰＣ４０１７に接続される。
【０１１８】
４０３１に示された領域において、陰極４０３０と配線４０１６とを電気的に接続するために、層間絶縁膜４０２６及び絶縁膜４０２８にコンタクトホールを形成する必要がある。これらは、層間絶縁膜４０２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜４０２８をエッチングする際に、層間絶縁膜４０２６まで一括でエッチングしても良い。この場合、層間絶縁膜４０２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１１９】
このようにして形成されたＥＬ素子の表面を覆って、パッシベーション膜６００３、充填材６００４、カバー材６０００が形成される。
【０１２０】
さらに、ＥＬ素子部を囲むようにして、カバー材６０００と基板４０１０の内側にシーリング材７０００が設けられ、さらにシーリング材７０００の外側には密封材（第２のシーリング材）７００１が形成される。
【０１２１】
このとき、この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０１２２】
また、充填材６００４の中にスペーサを含有させてもよい。このとき、スペーサをＢａＯなどからなる粒状物質とし、スペーサ自体に吸湿性をもたせてもよい。
【０１２３】
スペーサを設けた場合、パッシベーション膜６００３はスペーサ圧を緩和することができる。また、パッシベーション膜とは別に、スペーサ圧を緩和する樹脂膜などを設けてもよい。
【０１２４】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０１２５】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０１２６】
また、配線４０１６は、シーリング材７０００および密封材７００１と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４ａ、４０１４ｂ、４０１５も同様にしてシーリング材７０００および密封材７００１と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。
【０１２７】
なお本実施例では、充填材６００４を設けてからカバー材６０００を接着し、充填材６００４の側面（露呈面）を覆うようにシーリング材７０００を取り付けているが、カバー材６０００及びシーリング材７０００を取り付けてから、充填材６００４を設けても良い。この場合、基板４０１０、カバー材６０００及びシーリング材７０００で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態（１０-2Ｔｏｒｒ以下）にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。
【０１２８】
本実施例は、実施例１〜実施例４のいずれとも自由に組み合わせて実施することが可能である。
【実施例６】
【０１２９】
本実施例では、本発明を用いて実施例５とは異なる形態のＥＬ表示装置を作製した例について、図７（Ａ）、７（Ｂ）を用いて説明する。図６（Ａ）、６（Ｂ）と同じ番号のものは同じ部分を指しているので説明は省略する。
【０１３０】
図７（Ａ）は本実施例のＥＬ表示装置の上面図であり、図７（Ａ）をＡ-Ａ'で切断した断面図を図７（Ｂ）に示す。
【０１３１】
実施例５に従って、ＥＬ素子の表面を覆ってパッシベーション膜６００３までを形成する。
【０１３２】
さらに、ＥＬ素子を覆うようにして充填材６００４を設ける。この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０１３３】
また、充填材６００４の中にスペーサを含有させてもよい。このとき、スペーサをＢａＯなどからなる粒状物質とし、スペーサ自体に吸湿性をもたせてもよい。
【０１３４】
スペーサを設けた場合、パッシベーション膜６００３はスペーサ圧を緩和することができる。また、パッシベーション膜とは別に、スペーサ圧を緩和する樹脂膜などを設けてもよい。
【０１３５】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０１３６】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０１３７】
次に、充填材６００４を用いてカバー材６０００を接着した後、充填材６００４の側面（露呈面）を覆うようにフレーム材６００１を取り付ける。フレーム材６００１はシーリング材（接着剤として機能する）６００２によって接着される。このとき、シーリング材６００２としては、光硬化性樹脂を用いるのが好ましいが、ＥＬ層の耐熱性が許せば熱硬化性樹脂を用いても良い。なお、シーリング材６００２はできるだけ水分や酸素を透過しない材料であることが望ましい。また、シーリング材６００２の内部に乾燥剤を添加してあっても良い。
【０１３８】
また、配線４０１６はシーリング材６００２と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４ａ、４０１４ｂ、４０１５も同様にしてシーリング材６００２と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。
【０１３９】
なお本実施例では、充填材６００４を設けてからカバー材６０００を接着し、充填材６００４の側面（露呈面）を覆うようにフレーム材６００１を取り付けているが、カバー材６０００及びフレーム材６００１を取り付けてから、充填材６００４を設けても良い。この場合、基板４０１０、カバー材６０００及びフレーム材６００１で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態（１０-2Ｔｏｒｒ以下）にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。
【０１４０】
本実施例は、実施例１〜実施例５のいずれとも自由に組み合わせて実施することが可能である。
【実施例７】
【０１４１】
ここでＥＬ表示装置における画素部のさらに詳細な断面構造を図８に示す。
【０１４２】
なお、本実施例は、ソース信号線と同じ層にソース信号線に平行な電源供給線を形成し、ゲート信号線と同じ層に、ゲート信号線に平行な電源供給線を形成する場合に相当する、本発明の画素構造の第一の実施例の画素構造を示す。
【０１４３】
図８において、基板３５０１上に設けられたスイッチング用ＴＦＴ３５０２は公知の方法を用いて形成されたｎチャネル型ＴＦＴを用いる。本実施例では、ゲート電極３９ａと３９ｂを有する、ダブルゲート構造としている。ダブルゲート構造とすることで、実質的に２つのＴＦＴが直列接続された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート数を持つマルチゲート構造でも構わない。また、公知の方法を用いて形成されたｐチャネル型ＴＦＴを用いても構わない。
【０１４４】
また、本実施例では、駆動用ＴＦＴ３５０３は公知の方法を用いて形成されたｎチャネル型ＴＦＴを用いる。駆動用ＴＦＴ３５０３のゲート電極３７は配線３６によって、スイッチング用ＴＦＴ３５０２のドレイン配線３５に電気的に接続されている。また、３４は、ソース信号線である。
【０１４５】
駆動用ＴＦＴは、ＥＬ素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、駆動用ＴＦＴのドレイン側に、ゲート絶縁膜を介してゲート電極に重なるようにＬＤＤ領域を設ける構造は極めて有効である。
【０１４６】
また、本実施例では駆動用ＴＦＴ３５０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列接続したマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて、実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０１４７】
また、ソース配線４０は、ゲート電極３７、３９が形成された層と同じ層に形成された電源供給線（電源線）３８に接続され、常に一定の電圧が加えられている。ここで、ソース配線４０やソース信号線３４と同じ層にも電源供給線が形成され、電源供給線３８とは、コンタクトホールを介して電気的に接続されているが、ここでは図示していない。
【０１４８】
スイッチング用ＴＦＴ３５０２、駆動用ＴＦＴ３５０３の上には第１パッシベーション膜４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１４９】
また、４３は反射性の高い導電膜でなる画素電極（この場合ＥＬ素子の陰極）であり、駆動用ＴＦＴ３５０３のドレイン領域に電気的に接続される。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。もちろん、他の導電膜との積層構造としても良い。
【０１５０】
また、絶縁膜（好ましくは樹脂）で形成されたバンク４４a、４４bにより形成された溝（画素に相当する）の中に発光層４５が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
【０１５１】
なお、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０１５２】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０ｎｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
【０１５３】
但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層を形成すれば良い。
【０１５４】
例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１５５】
本実施例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層４６を設けた積層構造のＥＬ層としている。そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。本実施例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴが形成された基板３５０１とは逆の方向に向かって）放射される。ここで陽極は、導電性を有し、且つ透光性を有する材料で形成されていなければならない。この様な透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０１５６】
陽極４７まで形成された時点でＥＬ素子３５０５が完成する。なお、ここでいうＥＬ素子３５０５は、画素電極（陰極）４３、発光層４５、正孔注入層４６及び陽極４７で形成される。画素電極４３を画素の面積にほぼ一致させているため、画素全体がＥＬ素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【０１５７】
また本実施例では、陽極４７の上にさらに第２パッシベーション膜４８を設けている。第２パッシベーション膜４８としては、窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０１５８】
以上のように本発明のＥＬ表示装置は、図８のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い駆動用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なＥＬ表示装置が得られる。
【０１５９】
本実施例は、実施例１〜実施例６のいずれとも自由に組み合わせて実施することが可能である。
【実施例８】
【０１６０】
本実施例では、実施例７に示した画素部において、ＥＬ素子３５０５の構造を反転させた構造について説明する。説明には図９を用いる。なお、図８の構造と異なる点はＥＬ素子３７０１の部分と駆動用ＴＦＴ３５５３だけであるので、その他の説明は省略する。
【０１６１】
図９において、駆動用ＴＦＴ３５５３は公知の方法を用いて形成されたｐチャネル型ＴＦＴを用いる。なお、駆動用ＴＦＴは、ｐチャネル型ＴＦＴに限らずｎチャネル型ＴＦＴでもよい。
【０１６２】
本実施例では、画素電極（陽極）５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０１６３】
そして、絶縁膜でなるバンク５１a、５１bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層５３、アルミニウム合金でなる陰極５４が形成される。この場合、陰極５４がパッシベーション膜としても機能する。こうしてＥＬ素子３７０１が形成される。
【０１６４】
本実施例の場合、発光層５２で発生した光は、矢印で示されるようにＴＦＴが形成された基板３５０１の方に向かって放射される。
【０１６５】
本実施例は、実施例１〜実施例６のいずれとも自由に組み合わせて実施することが可能である。
【実施例９】
【０１６６】
図２、図３、図１０及び図４２〜図４４では駆動用ＴＦＴのゲート電極にかかる電圧を保持するために保持容量を設ける構造としているが、保持容量を省略することも可能である。
【０１６７】
駆動用ＴＦＴとして用いるｎチャネル型ＴＦＴが、ゲート絶縁膜を介してゲート電極に重なるように設けられたＬＤＤ領域を有している場合、この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量を、駆動用ＴＦＴのゲート電極にかかる電圧を保持するためのコンデンサとして積極的に用いる点に特徴がある。
【０１６８】
この寄生容量のキャパシタンスは、上記ゲート電極とＬＤＤ領域とが重なり合った面積によって変化するため、その重なり合った領域に含まれるＬＤＤ領域の長さによって決まる。
【０１６９】
本実施例は、実施例１〜実施例８のいずれとも自由に組み合わせて実施することが可能である。
【実施例１０】
【０１７０】
本実施例では、本発明のＥＬ表示装置の画素部とその周辺に設けられる駆動回路部のＴＦＴを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路に関しては基本単位であるＣＭＯＳ回路を図示することとする。
【０１７１】
まず、図１１（Ａ）に示すように、下地膜（図示せず）を表面に設けた基板５０１を用意する。本実施例では結晶化ガラス上に下地膜として１００ｎｍ厚の窒化酸化珪素膜を２００ｎｍ厚の窒化酸化珪素膜とを積層して用いる。この時、結晶化ガラス基板に接する方の窒素濃度を１０〜２５ｗｔ％としておくと良い。勿論、下地膜を設けずに石英基板上に直接素子を形成しても良い。
【０１７２】
次に基板５０１の上に４５ｎｍの厚さのアモルファスシリコン膜５０２を公知の成膜法で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。
【０１７３】
ここから図１１（Ｃ）までの工程は本出願人による特開平１０−２４７７３５号公報を完全に引用することができる。同公報ではＮｉ等の元素を触媒として用いた半導体膜の結晶化方法に関する技術を開示している。
【０１７４】
まず、開口部５０３ａ、５０３ｂを有する保護膜５０４を形成する。本実施例では１５０ｎｍ厚の酸化珪素膜を用いる。そして、保護膜５０４の上にスピンコート法によりニッケル（Ｎｉ）を含有する層（Ｎｉ含有層）５０５を形成する。
このＮｉ含有層の形成に関しては、前記公報を参考にすれば良い。
【０１７５】
次に、図１１（Ｂ）に示すように、不活性雰囲気中で５７０℃１４時間の加熱処理を加え、アモルファスシリコン膜５０２を結晶化する。この際、Ｎｉが接した領域（以下、Ｎｉ添加領域という）５０６ａ、５０６ｂを起点として、基板と概略平行に結晶化が進行し、棒状結晶が集まって並んだ結晶構造でなるポリシリコン膜５０７が形成される。
【０１７６】
次に、図１１（Ｃ）に示すように、保護膜５０４をそのままマスクとして１５族に属する元素（好ましくはリン）をＮｉ添加領域５０６a、５０６bに添加する。こうして高濃度にリンが添加された領域（以下、リン添加領域という）５０８a、５０８bが形成される。
【０１７７】
次に、図１１（Ｃ）に示すように、不活性雰囲気中で６００℃１２時間の加熱処理を加える。この熱処理によりポリシリコン膜５０７中に存在するＮｉは移動し、最終的には殆ど全て、矢印が示すようにリン添加領域５０８a、５０８bに捕獲される。これはリンによる金属元素（本実施例ではＮｉ）のゲッタリング効果による現象であると考えられる。
【０１７８】
この工程により、ポリシリコン膜５０９中に残るＮｉの濃度はＳＩＭＳ（質量二次イオン分析）による測定値で少なくとも２×１０17atoms/cm3にまで低減される。Ｎｉは半導体にとって、ライフタイムキラーであるが、この程度まで低減されるとＴＦＴ特性には何ら悪影響を与えることはない。また、この濃度は殆ど現状のＳＩＭＳ分析の測定限界であるので、実際にはさらに低い濃度（２×１０17atoms/cm3以下）であると考えられる。
【０１７９】
こうして触媒を用いて結晶化され、且つ、その触媒がＴＦＴの動作に支障を与えないレベルにまで低減されたポリシリコン膜５０９が得られる。その後、このポリシリコン膜５０９のみを用いた活性層５１０〜５１３をパターニング工程により形成する。また、この時、後のパターニングにおいてマスク合わせを行うためのマーカーを、上記ポリシリコン膜を用いて形成すると良い。（図１１（Ｄ）
）
【０１８０】
次に、図１１（Ｅ）に示すように、５０ｎｍ厚の窒化酸化シリコン膜をプラズマＣＶＤ法により形成し、酸化雰囲気中で９５０℃１時間の加熱処理を加え、熱酸化工程を行う。なお、酸化雰囲気は酸素雰囲気でも良いし、ハロゲン元素を添加した酸素雰囲気でも良い。
【０１８１】
この熱酸化工程では、活性層と上記窒化酸化シリコン膜との界面で酸化が進行し、約１５ｎｍ厚のポリシリコン膜が酸化されて、約３０ｎｍ厚の酸化シリコン膜が形成される。即ち、３０ｎｍ厚の酸化シリコン膜と５０ｎｍ厚の窒化酸化シリコン膜が積層されてなる８０ｎｍ厚のゲート絶縁膜５１４が形成される。また、活性層５１０〜５１３の膜厚はこの熱酸化工程によって３０ｎｍとなる。
【０１８２】
次に、図１２（Ａ）に示すように、レジストマスク５１５ａ、５１５ｂを形成し、ゲート絶縁膜５１４を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）を添加する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）は、ＴＦＴのしきい値電圧を制御するための工程である。
【０１８３】
なお、本実施例ではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜５×１０17atoms/cm3）の濃度でボロンを含む不純物領域５１６、５１７が形成される。
【０１８４】
次に、図１２（Ｂ）に示すように、レジストマスク５１９a、５１９bを形成し、ゲート絶縁膜５１４を介してｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加する。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリン又は砒素を用いることができる。なお、本実施例ではフォスフィン（ＰＨ3）を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【０１８５】
この工程により形成されるｎ型不純物領域５２０には、ｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれるようにドーズ量を調節する。
【０１８６】
次に、図１２（Ｃ）に示すように、添加されたｎ型不純物元素及びｐ型不純物元素の活性化工程を行う。活性化手段を限定する必要はないが、ゲート絶縁膜５１４が設けられているので、電熱炉を用いたファーネスアニール処理が好ましい。また、図１２（Ａ）の工程でチャネル形成領域となる部分の活性層／ゲート絶縁膜界面にダメージを与えてしまっている可能性があるため、なるべく高い温度で加熱処理を行うことが望ましい。
【０１８７】
本実施例の場合には耐熱性の高い結晶化ガラスを用いているので、活性化工程を８００℃１時間のファーネスアニール処理により行う。なお、処理雰囲気を酸化性雰囲気にして熱酸化を行っても良いし、不活性雰囲気で加熱処理を行っても良い。
【０１８８】
この工程によりｎ型不純物領域５２０の端部、即ち、ｎ型不純物領域５２０の周囲に存在するｎ型不純物元素を添加していない領域（図１２（Ａ）の工程で形成されたｐ型不純物領域）との境界部（接合部）が明確になる。このことは、後にＴＦＴが完成した時点において、ＬＤＤ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【０１８９】
次に、２００〜４００ｎｍ厚の導電膜を形成し、パターニングしてゲート電極５２２〜５２５を形成する。このゲート電極５２２〜５２５の線幅によって各ＴＦＴのチャネル長の長さが決定する。
【０１９０】
なお、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。ゲート電極の材料としては公知の導電膜を用いることができる。具体的には、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素でなる膜、または前記元素の窒化物でなる膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、または前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）を用いることができる。勿論、単層で用いても積層して用いても良い。
【０１９１】
本実施例では、５０ｎｍ厚の窒化タングステン（ＷＮ）膜と、３５０ｎｍ厚のタングステン（Ｗ）膜とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパッタガスとしてキセノン（Ｘｅ）、ネオン（Ｎｅ）等の不活性ガスを添加すると、応力による膜はがれを防止することができる。
【０１９２】
またこの時、ゲート電極５２３はｎ型不純物領域５２０の一部とゲート絶縁膜５１４を介して重なるように形成する。この重なった部分が後にゲート電極と重なったＬＤＤ領域となる。なお、ゲート電極５２４a、５２４bは断面では二つに見えるが、実際は電気的に接続されている。
【０１９３】
次に、図１３（Ａ）に示すように、ゲート電極５２２〜５２５をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成される不純物領域５２６〜５３３にはｎ型不純物領域５２０の１／２〜１／１０（代表的には１／３〜１／４）の濃度でリンが添加されるように調節する。具体的には、１×１０16〜５×１０18atoms/cm3（典型的には３×１０17〜３×１０18atoms/cm3）の濃度が好ましい。
【０１９４】
次に、図１３（Ｂ）に示すように、ゲート電極等を覆う形でレジストマスク５３４a〜５３４dを形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域５３５〜５３９を形成する。ここでもフォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）となるように調節する。
【０１９５】
この工程によってｎチャネル型ＴＦＴのソース領域若しくはドレイン領域が形成されるが、スイッチング用ＴＦＴは、図１３（Ａ）の工程で形成したｎ型不純物領域５２８〜５３１の一部が残る。この残された領域が、スイッチング用ＴＦＴのＬＤＤ領域となる。
【０１９６】
次に、図１３（Ｃ）に示すように、レジストマスク５３４a〜５３４ｄを除去し、新たにレジストマスク５４２を形成する。そして、ｐ型不純物元素（本実施例ではボロン）を添加し、高濃度にボロンを含む不純物領域５４０、５４１、５４３、５４４を形成する。ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3）の濃度となるようにボロンを添加する。
【０１９７】
なお、不純物領域５４０、５４１、５４３、５４４には既に１×１０20〜１×１０21atoms/cm3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添加される。そのため、予め形成されていたｎ型の不純物領域は完全にｐ型に反転し、ｐ型の不純物領域として機能する。
【０１９８】
次に、図１３（Ｄ）に示すように、レジストマスク５４２を除去した後、第１層間絶縁膜５４６を形成する。第１層間絶縁膜５４６としては、珪素を含む絶縁膜を単層で用いるか、その中で組み合わせた積層膜を用いれば良い。また、膜厚は４００ｎｍ〜１．５μｍとすれば良い。本実施例では、２００ｎｍ厚の窒化酸化珪素膜の上に８００ｎｍ厚の酸化珪素膜を積層した構造とする。
【０１９９】
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化する。活性化手段としては、ファーネスアニール法が好ましい。本実施例では電熱炉において窒素雰囲気中、５５０℃、４時間の熱処理を行う。
【０２００】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０２０１】
なお、水素化処理は第１層間絶縁膜５４６を形成する前に入れても良い。即ち、２００ｎｍ厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り８００ｎｍ厚の酸化珪素膜を形成しても構わない。
【０２０２】
次に、図１４（Ａ）に示すように、第１層間絶縁膜５４６及びゲート絶縁膜５１４に対してコンタクトホールを形成し、ソース配線５４７〜５５０と、ドレイン配線５５１〜５５３を形成する。なお、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した３層構造の積層膜とする。勿論、他の導電膜でも良い。
【０２０３】
次に、５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで第１パッシベーション膜５５４を形成する。本実施例では第１パッシベーション膜５５４として３００ｎｍ厚の窒化酸化シリコン膜を用いる。これは窒化シリコン膜で代用しても良い。
【０２０４】
この時、窒化酸化シリコン膜の形成に先立ってＨ2、ＮＨ3等、水素を含むガスを用いてプラズマ処理を行うことは有効である。この前処理により励起された水素が第１層間絶縁膜５４６に供給され、熱処理を行うことで、第１パッシベーション膜５５４の膜質が改善される。それと同時に、第１層間絶縁膜５４６に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【０２０５】
次に、図１４（Ｂ）に示すように、有機樹脂からなる第２層間絶縁膜５５５を形成する。有機樹脂としてはポリイミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。特に、第２層間絶縁膜５５５はＴＦＴが形成する段差を平坦化する必要があるので、平坦性に優れたアクリル膜が好ましい。本実施例では２.５μｍの厚さでアクリル膜を形成する。
【０２０６】
次に、第２層間絶縁膜５５５、第１パッシベーション膜５５４にドレイン配線５５３に達するコンタクトホールを形成し、画素電極（陽極）５５６を形成する。本実施例では酸化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さに形成し、パターニングを行って画素電極とする。また、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。この画素電極がＥＬ素子２０３の陽極となる。
【０２０７】
次に、珪素を含む絶縁膜（本実施例では酸化珪素膜）を５００ｎｍの厚さに形成し、画素電極５５６に対応する位置に開口部を形成して第３層間絶縁膜５５７を形成する。開口部を形成する際、ウェットエッチング法を用いることで容易にテーパー形状の側壁とすることができる。開口部の側壁が十分になだらかでないと段差に起因するＥＬ層の劣化が顕著な問題となってしまう。
【０２０８】
次に、ＥＬ層５５８及び陰極（ＭｇＡｇ電極）５５９を、真空蒸着法を用いて大気解放しないで連続形成する。なお、ＥＬ層５５８の膜厚は８０〜２００ｎｍ（典型的には１００〜１２０ｎｍ）、陰極５５９の厚さは１８０〜３００ｎｍ（典型的には２００〜２５０ｎｍ）とすれば良い。
【０２０９】
この工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対して順次ＥＬ層及び陰極を形成する。但し、ＥＬ層は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にＥＬ層及び陰極を形成するのが好ましい。
【０２１０】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光のＥＬ層及び陰極を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光のＥＬ層及び陰極を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光のＥＬ層及び陰極を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。また、全画素にＥＬ層及び陰極を形成するまで真空を破らずに処理することが好ましい。
【０２１１】
なお、ＥＬ層５５８としては公知の材料を用いることができる。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、発光層及び電子注入層でなる４層構造をＥＬ層とすれば良い。また、本実施例ではＥＬ素子２０３の陰極としてＭｇＡｇ電極を用いた例を示すが、公知の他の材料を用いることが可能である。
【０２１２】
また、保護電極５６０としてはアルミニウムを主成分とする導電膜を用いれば良い。保護電極５６０はＥＬ層及び陰極を形成した時とは異なるマスクを用いて真空蒸着法で形成すれば良い。また、ＥＬ層及び陰極を形成した後で大気解放しないで連続的に形成することが好ましい。
【０２１３】
最後に、窒化珪素膜でなる第２パッシベーション膜５６１を３００ｎｍの厚さに形成する。実際には保護電極５６０がＥＬ層を水分等から保護する役割を果たすが、さらに第２パッシベーション膜５６１を形成しておくことで、ＥＬ素子２０３の信頼性をさらに高めることができる。
【０２１４】
こうして図１４（Ｃ）に示すような構造のアクティブマトリクス型のＥＬ表示装置が完成する。２０１がスイッチング用ＴＦＴ、２０２が駆動用ＴＦＴ、２０４が駆動回路用ｎチャネル型ＴＦＴ、２０５が駆動回路用ｐチャネル型ＴＦＴである。
【０２１５】
なお、実際には、図１４（Ｃ）まで完成したら、さらに外気に曝されないように気密性の高い保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）やセラミックス製シーリングカンなどのハウジング材でパッケージング（封入）することが好ましい。
【実施例１１】
【０２１６】
本実施例では、駆動をアナログ階調方式ではなく、デジタル時間階調方式にしたときの、ソース信号側駆動回路の構成について説明する。
【０２１７】
図１５に本実施例で用いられるソース信号側駆動回路の一例を回路図で示す。本発明においては、駆動方法はアナログ階調方式、デジタル時間階調方式、デジタル面積階調方式などいずれにおいても適応が可能である。また、それらの階調方式を組み合わせた方式についても可能である。
【０２１８】
シフトレジスタ８０１、ラッチ（Ａ）（８０２）、ラッチ（Ｂ）（８０３）、が図に示すように配置されている。なお本実施例では、１組のラッチ（Ａ）（８０２）と１組のラッチ（Ｂ）（８０３）が、４本のソース信号線Ｓ＿ａ〜Ｓ＿ｄに対応している。また本実施例では信号が有する電圧の振幅の幅を変えるレベルシフタを設けなかったが、設計者が適宜設けるようにしても良い。
【０２１９】
クロック信号ＣＬＫ、ＣＬＫの極性が反転したクロック信号ＣＬＫＢ、スタートパルス信号ＳＰ、駆動方向切り替え信号ＳＬ／Ｒはそれぞれ図に示した配線からシフトレジスタ８０１に入力される。また外部から入力されるデジタルデータ信号ＶＤは図に示した配線からラッチ（Ａ）（８０２）に入力される。ラッチ信号Ｓ＿ＬＡＴ、Ｓ＿ＬＡＴの極性が反転した信号Ｓ＿ＬＡＴｂはそれぞれ図に示した配線からラッチ（Ｂ）（８０３）に入力される。
【０２２０】
ラッチ（Ａ）（８０２）の詳しい構成について、ソース信号線Ｓ＿ａに対応するラッチ（Ａ）（８０２）の一部８０４を例にとって説明する。ラッチ（Ａ）（８０２）の一部８０４は２つのクロックドインバータと２つのインバータを有している。
【０２２１】
ラッチ（Ａ）（８０２）の一部８０４の上面図を図１６に示す。８３１ａ、８３１ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するインバータの１つを形成するＴＦＴの活性層であり、８３６は該インバータの１つを形成するＴＦＴの共通のゲート電極である。また８３２ａ、８３２ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するもう１つのインバータを形成するＴＦＴの活性層であり、８３７ａ、８３７ｂは活性層８３２ａ、８３２ｂ上にそれぞれ設けられたゲート電極である。なおゲート電極８３７ａ、８３７ｂは電気的に接続されている。
【０２２２】
８３３ａ、８３３ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するクロックドインバータの１つを形成するＴＦＴの活性層である。活性層８３３ａ上にはゲート電極８３８ａ、８３８ｂが設けられており、ダブルゲート構造となっている。また活性層８３３ｂ上にはゲート電極８３８ｂ、８３９が設けられており、ダブルゲート構造となっている。
【０２２３】
８３４ａ、８３４ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するもう１つのクロックドインバータを形成するＴＦＴの活性層である。活性層８３４ａ上にはゲート電極８３９、８４０が設けられており、ダブルゲート構造となっている。また活性層８３４ｂ上にはゲート電極８４０、８４１が設けられており、ダブルゲート構造となっている。この様なデジタル階調をおこなったときの階調特性を、図４５に示す。
【０２２４】
上述のデジタル時間階調方式を用いれば、図４５に示すように、６４階調が表現可能である。
【０２２５】
本実施例は、実施例１〜実施例１０のいずれとも自由に組み合わせて実施することが可能である。
【実施例１２】
【０２２６】
本発明のＥＬ表示装置において、ＥＬ素子が有するＥＬ層に用いられる材料は、有機ＥＬ材料に限定されず、無機ＥＬ材料を用いても実施できる。但し、現在の無機ＥＬ材料は非常に駆動電圧が高いため、そのような駆動電圧に耐えうる耐圧特性を有するＴＦＴを用いなければならない。
【０２２７】
または、将来的にさらに駆動電圧の低い無機ＥＬ材料が開発されれば、本発明に適用することは可能である。
【０２２８】
本実施例は、実施例１〜実施例１１のいずれとも自由に組み合わせて実施することが可能である。
【実施例１３】
【０２２９】
本発明において、ＥＬ層として用いる有機物質は低分子系有機物質であってもポリマー系（高分子系）有機物質であっても良い。
【０２３０】
低分子系有機物質はＡｌｑ3（トリス−８−キノリライト−アルミニウム）、ＴＰＤ（トリフェニルアミン誘導体）等を中心とした材料が知られている。ポリマー系有機物質として、π共役ポリマー系の物質が挙げられる。代表的には、ＰＰＶ（ポリフェニレンビニレン）、ＰＶＫ（ポリビニルカルバゾール）、ポリカーボネート等が挙げられる。
【０２３１】
ポリマー系（高分子系）有機物質は、スピンコーティング法（溶液塗布法ともいう）、ディッピング法、ディスペンス法、印刷法またはインクジェット法など簡易な薄膜形成方法で形成でき、低分子系有機物質に比べて耐熱性が高い。
【０２３２】
また本発明のＥＬ表示装置が有するＥＬ素子において、そのＥＬ素子が有するＥＬ層が、電子輸送層と正孔輸送層とを有している場合、電子輸送層と正孔輸送層とを無機の材料、例えば非晶質のＳｉまたは非晶質のＳｉ1-xＣx等の非晶質半導体で構成しても良い。
【０２３３】
非晶質半導体には多量のトラップ準位が存在し、かつ非晶質半導体が他の層と接する界面において多量の界面準位を形成する。そのため、ＥＬ素子は低い電圧で発光させることができるとともに、高輝度化を図ることもできる。
【０２３４】
また有機ＥＬ層にドーパント（不純物）を添加し、有機ＥＬ層の発光の色を変化させても良い。ドーパントとして、ＤＣＭ１、ナイルレッド、ルブレン、クマリン６、ＴＰＢ、キナクリドン等が挙げられる。
【０２３５】
本実施例は、実施例１〜実施例１２と自由に組み合わせて実施することが可能である。
【実施例１４】
【０２３６】
本実施例では、本発明のＥＬ表示装置について図２１（Ａ）、（Ｂ）を用いて説明する。図２１（Ａ）は、ＥＬ素子の形成されたＴＦＴ基板において、ＥＬ素子の封入まで行った状態を示す上面図である。点線で示された６８０１はソース信号側駆動回路、６８０２ａ、６８０２ｂはゲート信号側駆動回路、６８０３は画素部である。また、６８０４はカバー材、６８０５は第１シール材、６８０６は第２シール材であり、第１シール材６８０５で囲まれた内側のカバー材とＴＦＴ基板との間には充填材６８０７（図２１（Ｂ）参照）が設けられる。
【０２３７】
なお、６８０８はソース信号側駆動回路６８０１、ゲート信号側駆動回路６８０２ａ、及び画素部４０３に入力される信号を伝達するための接続配線であり、外部機器との接続端子となるＦＰＣ（フレキシブルプリントサーキット）４０９からビデオ信号やクロック信号を受け取る。
【０２３８】
ここで、図２１（Ａ）をＡ−Ａ’で切断した断面に相当する断面図を図２１（Ｂ）に示す。なお、図２１（Ａ）、（Ｂ）では同一の部位に同一の符号を用いている。
【０２３９】
図２１（Ｂ）に示すように、基板６８００上には画素部６８０３、ソース信号側駆動回路６８０１が形成されており、画素部６８０３はＥＬ素子に流れる電流を制御するためのＴＦＴ（以下、駆動用ＴＦＴという）６８５１とそのドレインに電気的に接続された画素電極６８５２を含む複数の画素により形成される。本実施例では駆動用ＴＦＴ６８５１をｐチャネル型ＴＦＴとする。また、ソース信号側駆動回路６８０１はｎチャネル型ＴＦＴ６８５３とｐチャネル型ＴＦＴ６８５４とを相補的に組み合わせたＣＭＯＳ回路を用いて形成される。
【０２４０】
各画素は画素電極の下にカラーフィルタ（Ｒ）６８５５、カラーフィルタ（Ｇ）６８５６及びカラーフィルタ（Ｂ）（図示せず）を有している。ここでカラーフィルタ（Ｒ）とは赤色光を抽出するカラーフィルタであり、カラーフィルタ（Ｇ）は緑色光を抽出するカラーフィルタ、カラーフィルタ（Ｂ）は青色光を抽出するカラーフィルタである。なお、カラーフィルタ（Ｒ）６８５５は赤色発光の画素に、カラーフィルタ（Ｇ）６８５６は緑色発光の画素に、カラーフィルタ（Ｂ）は青色発光の画素に設けられる。
【０２４１】
これらのカラーフィルタを設けた場合の効果としては、まず発光色の色純度が向上する点が挙げられる。例えば赤色発光の画素からはＥＬ素子から赤色光が放射される（本実施例では画素電極側に向かって放射される）が、この赤色光を、赤色光を抽出するカラーフィルタに通すことにより赤色の純度を向上させることができる。このことは、他の緑色光、青色光の場合においても同様である。
【０２４２】
また、従来のカラーフィルタを用いない構造では、ＥＬ表示装置の外部から侵入した可視光がＥＬ素子の発光層を励起させてしまい、所望の発色が得られない問題が起こりうる。しかしながら、本実施例のようにカラーフィルタを設けることでＥＬ素子には特定の波長の光しか入らないようになる。即ち、外部からの光によりＥＬ素子が励起されてしまうような不具合を防ぐことが可能である。
【０２４３】
なお、カラーフィルタを設ける構造は従来提案されているが、ＥＬ素子は白色発光のものを用いていた。この場合、赤色光を抽出するには他の波長の光をカットしていたため、輝度の低下を招いていた。しかしながら、本実施例では、例えばＥＬ素子から発した赤色光を、赤色光を抽出するカラーフィルタに通すため、輝度の低下を招くようなことがない。
【０２４４】
次に、画素電極６８５２は透明導電膜で形成され、ＥＬ素子の陽極として機能する。また、画素電極６８５２の両端には絶縁膜６８５７が形成され、さらに赤色に発光する発光層６８５８、緑色に発光する発光層６８５９が形成される。なお、図示しないが隣接する画素には青色に発光する発光層を設けられ、赤、緑及び青に対応した画素によりカラー表示が行われる。勿論、青色の発光層が設けられた画素は青色を抽出するカラーフィルタが設けられている。
【０２４５】
なお、発光層６８５８、６８５９の材料として有機材料だけでなく無機材料を用いることができる。また、発光層だけでなく電子注入層、電子輸送層、正孔輸送層または正孔注入層を組み合わせた積層構造としても良い。
【０２４６】
また、各発光層の上にはＥＬ素子の陰極６８６０が遮光性を有する導電膜でもって形成される。この陰極６８６０は全ての画素に共通であり、接続配線６８０８を経由してＦＰＣ６８０９に電気的に接続されている。
【０２４７】
次に、第１シール材６８０５をディスペンサー等で形成し、スペーサ（図示せず）を撒布してカバー材６８０４を貼り合わせる。そして、ＴＦＴ基板、カバー材６８０４及び第１シール材６８０５で囲まれた領域内に充填材６８０７を真空注入法により充填する。
【０２４８】
また、本実施例では充填材６８０７に予め吸湿性物質６８６１として酸化バリウムを添加しておく。なお、本実施例では吸湿性物質を充填材に添加して用いるが、塊状に分散させて充填材中に封入することもできる。また、図示されていないがスペーサの材料として吸湿性物質を用いることも可能である。
【０２４９】
次に、充填材６８０７を紫外線照射または加熱により硬化させた後、第１シール材６８０５に形成された開口部（図示せず）を塞ぐ。第１シール材６８０５の開口部を塞いだら、導電性材料６８６２を用いて接続配線６８０８及びＦＰＣ６８０９を電気的に接続させる。さらに、第１シール材６８０５の露呈部及びＦＰＣ６８０９の一部を覆うように第２シール材６８０６を設ける。第２シール材６８０６は第１シール材６８０７と同様の材料を用いれば良い。
【０２５０】
以上のような方式を用いてＥＬ素子を充填材６８０７に封入することにより、ＥＬ素子を外部から完全に遮断することができ、外部から水分や酸素等の有機材料の酸化を促す物質が侵入することを防ぐことができる。従って、信頼性の高いＥＬ表示装置を作製することができる。
【０２５１】
また、本発明を用いることで既存の液晶表示装置用の製造ラインを転用させることができるため、整備投資の費用が大幅に削減可能であり、歩留まりの高いプロセスで１枚の基板から複数の発光装置を生産することができるため、大幅に製造コストを低減しうる。
【実施例１５】
【０２５２】
本実施例では、実施例１４に示したＥＬ表示装置において、ＥＬ素子から発する光の放射方向とカラーフィルタの配置を異ならせた場合の例について示す。説明には図２２を用いるが、基本的な構造は図２１（Ｂ）と同様であるので変更部分に新しい符号を付して説明する。
【０２５３】
本実施例では画素部６９０１には駆動用ＴＦＴ６９０２としてｎチャネル型ＴＦＴが用いられている。また、駆動用ＴＦＴ６９０２のドレインには画素電極６９０３が電気的に接続され、この画素電極６９０３は遮光性を有する導電膜で形成されている。本実施例では画素電極６９０３がＥＬ素子の陰極となる。
【０２５４】
また、本発明を用いて形成された赤色に発光する発光層６８５８、緑色に発光する発光層６８５９の上には各画素に共通な透明導電膜６９０４が形成される。この透明導電膜６９０４はＥＬ素子の陽極となる。
【０２５５】
さらに、本実施例ではカラーフィルタ（Ｒ）６９０５、カラーフィルタ（Ｇ）
６９０６及びカラーフィルタ（Ｂ）（図示せず）がカバー材６８０４に形成されている点に特徴がある。本実施例のＥＬ素子の構造とした場合、発光層から発した光の放射方向がカバー材側に向かうため、図２２の構造とすればその光の経路にカラーフィルタを設置することができる。
【０２５６】
本実施例のようにカラーフィルタ（Ｒ）６９０５、カラーフィルタ（Ｇ）６９０６及びカラーフィルタ（Ｂ）（図示せず）をカバー材６８０４に設けると、ＴＦＴ基板の工程を少なくすることができ、歩留まり及びスループットの向上を図ることができるという利点がある。
【実施例１６】
【０２５７】
図３６、図３８は本発明の画素構造の第二の実施例である。この実施例は、電源供給線を形成するために、ソース信号線、ゲート信号線と異なる層の配線層を追加している例である。
【０２５８】
なお、図３６において、実施例７において示した図８と同じ部分は同じ符号を用いて示し、説明は省略する。
【０２５９】
なお、図３８において、実施例８において示した図９と同じ部分は同じ符号を用いて示し、説明は省略する。
【０２６０】
半導体層の下側に配線層４５０２aを設け、電源供給線４９aを形成している。このように別の層を設けることによって、配線追加による開口率の低下を防止することが可能になる。
【０２６１】
図３７、図３９は本発明の第三の実施例である。この実施例では、第二の実施例とは異なる層４５０２ｂに、電源供給線４９ｂを持ってきている。
【０２６２】
なお、図３７において、実施例７において示した図８と同じ部分は同じ符号をもちいて示し、説明は省略する。
【０２６３】
なお、図３９において、実施例８において示した図９と同じ部分は同じ符号をもちいて示し、説明は省略する。
【０２６４】
図３７及び図３９では、電源供給線４９ｂを信号線３４の上部に形成しているが、この場所ではなく、ゲート信号線とソース信号線との間の層でも良いし、ゲート信号の下の層でも良い。
【実施例１７】
【０２６５】
本実施例では、実施例１０において、ＥＬ表示装置の光の放射方向を下面（基板側）方向とし、電源供給線を半導体層の下側に設置する場合について説明する。但し、説明を簡単にするために、駆動回路に関しては基本単位であるＣＭＯＳ回路を図示することとする。ここで、駆動回路用ＴＦＴについては、実施例１０で述べた作製方法を用いて作製することが可能であるので、ここでは省略する。
【０２６６】
まず、図２５（Ａ）に示すように、基板６００を用意する。本実施例では結晶化ガラスを用いた。基板６００上に２００〜４００ｎｍ厚の導電膜を形成し、レジストマスク６０１によりパターニングし、エッチングを行って電源供給線６０２を形成する。エッチングはドライエッチングでもウェットエッチングでも良い。
【０２６７】
次に図２５（Ｂ）、（Ｃ）に示すように酸化膜を形成する。本実施例では１００ｎｍ厚の窒化酸化珪素膜６０３と２００ｎｍ厚の窒化酸化珪素膜６０４とを積層して用いる。この時、結晶化ガラス基板に接する方の窒化酸化珪素膜６０３の窒素濃度を１０〜２５ｗｔ％としておくと良い。窒化酸化膜６０４を形成後、表面の平坦化を行う。具体的にはＣＭＰや表面研磨を行う。
【０２６８】
次に図２５（Ｄ）に示すように４５ｎｍの厚さのアモルファスシリコン膜６０５を公知の成膜法で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。
【０２６９】
ここから図２６（Ｃ）までの工程は本出願人による特開平１０−２４７７３５号公報を完全に引用することができる。同公報ではＮｉ等の元素を触媒として用いた半導体膜の結晶化方法に関する技術を開示している。
【０２７０】
まず、図２５（Ｅ）に示すように開口部６０６ａ、６０６ｂを有する保護膜６０７を形成する。本実施例では１５０ｎｍ厚の酸化珪素膜を用いる。そして、図２６（Ａ）に示すように保護膜６０７の上にスピンコート法によりニッケル（Ｎｉ）を含有する層（Ｎｉ含有層）６０８を形成する。このＮｉ含有層の形成に関しては、前記公報を参考にすれば良い。
【０２７１】
次に、図２６（Ｂ）に示すように、不活性雰囲気中で５７０℃、１４時間の加熱処理を加え、アモルファスシリコン膜６０５を結晶化する。この際、Ｎｉが接した領域（以下、Ｎｉ添加領域という）６０９ａ、６０９ｂを起点として、基板と概略平行に結晶化が進行し、棒状結晶が集まって並んだ結晶構造でなるポリシリコン膜６１０が形成される。
【０２７２】
次に、図２６（Ｃ）に示すように、保護膜６０７をそのままマスクとして１５族に属する元素（好ましくはリン）をＮｉ添加領域６０９ａ、６０９ｂに添加する。こうして高濃度にリンが添加された領域（以下、リン添加領域という）６１１ａ、６１１ｂが形成される。
【０２７３】
次に、図２６（Ｃ）に示すように、不活性雰囲気中で６００℃、１２時間の加熱処理を加える。この熱処理によりポリシリコン膜６１０中に存在するＮｉは移動し、最終的には殆ど全て矢印が示すようにリン添加領域６１１ａ、６１１ｂに捕獲されてしまう。これはリンによる金属元素（本実施例ではＮｉ）のゲッタリング効果による現象であると考えられる。
【０２７４】
この工程によりポリシリコン膜６１２中に残るＮｉの濃度はＳＩＭＳ（質量二次イオン分析）による測定値で少なくとも２×１０17atoms/cm3にまで低減される。Ｎｉは半導体にとってライフタイムキラーであるが、この程度まで低減されるとＴＦＴ特性には何ら悪影響を与えることはない。また、この濃度は殆ど現状のＳＩＭＳ分析の測定限界であるので、実際にはさらに低い濃度（２×１０17atoms/cm3以下）であると考えられる。
【０２７５】
こうして触媒を用いて結晶化され、且つ、その触媒がＴＦＴの動作に支障を与えないレベルにまで低減されたポリシリコン膜６１２が得られる。その後、このポリシリコン膜６１２のみを用いた活性層６１３ａ、６１３ｂをパターニング工程により形成する。また、この時、後のパターニングにおいてマスク合わせを行うためのマーカーを、上記ポリシリコン膜を用いて形成すると良い。（図２６（Ｄ））
【０２７６】
次に、図２６（Ｅ）に示すように、５０ｎｍ厚の窒化酸化シリコン膜をプラズマＣＶＤ法により形成し、その上で酸化雰囲気中で９５０℃１時間の加熱処理を加え、熱酸化工程を行う。なお、酸化雰囲気は酸素雰囲気でも良いし、ハロゲン元素を添加した酸素雰囲気でも良い。
【０２７７】
この熱酸化工程では活性層と上記窒化酸化シリコン膜との界面で酸化が進行し、約１５ｎｍ厚のポリシリコン膜が酸化されて約３０ｎｍ厚の酸化シリコン膜が形成される。即ち、３０ｎｍ厚の酸化シリコン膜と５０ｎｍ厚の窒化酸化シリコン膜が積層されてなる８０ｎｍ厚のゲート絶縁膜６１４が形成される。また、活性層６１３ａ、６１３ｂの膜厚はこの熱酸化工程によって３０ｎｍとなる。
【０２７８】
次に、図２７（Ａ）に示すように、レジストマスク６１５を形成し、ゲート絶縁膜６１４を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）
を添加する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのしきい値電圧を制御するための工程である。
【０２７９】
なお、本実施例ではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜５×１０17atoms/cm3）の濃度でボロンを含む不純物領域６１６が形成される。
【０２８０】
次に、図２７（Ｂ）に示すように、レジストマスク６１９を形成し、ゲート絶縁膜６１４を介してｎ型を付与する不純物元素（以下、ｎ型不純物元素という）
を添加する。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリン又は砒素を用いることができる。なお、本実施例ではフォスフィン（ＰＨ3）を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【０２８１】
この工程により形成されるｎ型不純物領域６２０には、ｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれるようにドーズ量を調節する。
【０２８２】
次に、図２７（Ｃ）に示すように、添加されたｎ型不純物元素及びｐ型不純物元素の活性化工程を行う。活性化手段を限定する必要はないが、ゲート絶縁膜６１４が設けられているので電熱炉を用いたファーネスアニール処理が好ましい。また、図２７（Ａ）の工程でチャネル形成領域となる部分の活性層／ゲート絶縁膜界面にダメージを与えてしまっている可能性があるため、なるべく高い温度で加熱処理を行うことが望ましい。
【０２８３】
本実施例の場合には耐熱性の高い結晶化ガラスを用いているので、活性化工程を８００℃、１時間のファーネスアニール処理により行う。なお、処理雰囲気を酸化性雰囲気にして熱酸化を行っても良いし、不活性雰囲気で加熱処理を行っても良い。
【０２８４】
次に、２００〜４００ｎｍ厚の導電膜を形成し、パターニングしてゲート電極６２２、６２３、６２５及びソース信号電極６２４、電源電極６２６を形成する。このゲート電極６２２、６２３、６２５の線幅によって各ＴＦＴのチャネル長の長さが決定する。（図２７（Ｄ））
【０２８５】
なお、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。ゲート電極の材料としては公知の導電膜を用いることができる。具体的には、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素でなる膜、または前記元素の窒化物でなる膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、または前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）を用いることができる。勿論、単層で用いても積層して用いても良い。
【０２８６】
本実施例では、５０ｎｍ厚の窒化タングステン（ＷＮ）膜６２２ｂ、６２３ｂ、６２５ｂと、３５０ｎｍ厚のタングステン（Ｗ）膜６２２ａ、６２３ａ、６２５ａとでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパッタガスとしてキセノン（Ｘｅ）、ネオン（Ｎｅ）等の不活性ガスを添加すると応力による膜はがれを防止することができる。
【０２８７】
なお、ゲート電極６２２ａ(６２２ｂ)と６２３ａ(６２３ｂ)は断面では二つに見えるが、実際は電気的に接続されている。
【０２８８】
次に、図２８（Ａ）に示すように、ゲート電極６２２、６２３、６２５、ソース信号電極６２４、電源電極６２６をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成される不純物領域６２７〜６３１にはｎ型不純物領域６２０の１／２〜１／１０（代表的には１／３〜１／４）の濃度でリンが添加されるように調節する。具体的には、１×１０16〜５×１０18atoms/cm3（典型的には３×１０17〜３×１０18atoms/cm3）の濃度が好ましい。
【０２８９】
次に、図２８（Ｂ）に示すように、ゲート電極等を覆う形でレジストマスク６３４a〜６３４ｃを形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域６３５〜６３７を形成する。ここでもフォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）となるように調節する。
【０２９０】
この工程によってｎチャネル型ＴＦＴのソース領域若しくはドレイン領域が形成されるが、スイッチング用ＴＦＴは、図２８（Ａ）の工程で形成したｎ型不純物領域６２７〜６３１の一部が残る。この残された領域が、スイッチング用ＴＦＴのＬＤＤ領域となる。
【０２９１】
次に、図２８（Ｃ）に示すように、レジストマスク６３４ａ〜６３４ｃを除去し、新たにレジストマスク６４２を形成する。そして、ｐ型不純物元素（本実施例ではボロン）を添加し、高濃度にボロンを含む不純物領域６４３、６４４を形成する。ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3）の濃度となるようにボロンを添加する。
【０２９２】
なお、不純物領域６４３、６４４には既に１×１０20〜１×１０21atoms/cm3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添加される。そのため、予め形成されていたｎ型の不純物領域は完全にｐ型に反転し、ｐ型の不純物領域として機能する。
【０２９３】
次に、図２８（Ｄ）に示すように、レジストマスク６４２を除去した後、第１層間絶縁膜６４６を形成する。第１層間絶縁膜６４６としては、珪素を含む絶縁膜を単層で用いるか、その中で組み合わせた積層膜を用いれば良い。また、膜厚は４００ｎｍ〜１．５μmとすれば良い。本実施例では、２００ｎｍ厚の窒化酸化珪素膜の上に８００ｎｍ厚の酸化珪素膜を積層した構造とする。
【０２９４】
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化する。活性化手段としては、ファーネスアニール法が好ましい。本実施例では電熱炉において窒素雰囲気中、５５０℃、４時間の熱処理を行う。
【０２９５】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０２９６】
なお、水素化処理は第１層間絶縁膜６４６を形成する間に入れても良い。即ち、２００ｎｍ厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り８００ｎｍ厚の酸化珪素膜を形成しても構わない。
【０２９７】
次に、図２９（Ａ）に示すように、第１層間絶縁膜６４６及びゲート絶縁膜６１４に対してコンタクトホールを形成し、ソース配線６４７、６５０と、ドレイン配線６５２、６５３を形成する。なお、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した３層構造の積層膜とする。勿論、他の導電膜でも良い。
【０２９８】
次に、５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで第１パッシベーション膜６５４を形成する。本実施例では第１パッシベーション膜６５４として３００ｎｍ厚の窒化酸化シリコン膜を用いる。これは窒化シリコン膜で代用しても良い。
【０２９９】
この時、窒化酸化シリコン膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行うことは有効である。この前処理により励起された水素が第１層間絶縁膜６４６に供給され、熱処理を行うことで、第１パッシベーション膜６５４の膜質が改善される。それと同時に、第１層間絶縁膜６４６に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【０３００】
次に、図２９（Ｂ）に示すように、有機樹脂からなる第２層間絶縁膜６５５を形成する。有機樹脂としてはポリイミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。特に、第２層間絶縁膜６５５はＴＦＴが形成する段差を平坦化する必要があるので、平坦性に優れたアクリル膜が好ましい。本実施例では２．５μmの厚さでアクリル膜を形成する。
【０３０１】
次に、第２層間絶縁膜６５５、第１パッシベーション膜６５４にドレイン配線６５３に達するコンタクトホールを形成し、画素電極（陽極）６５６を形成する。本実施例では酸化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さに形成し、パターニングを行って画素電極とする。また、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。この画素電極がＥＬ素子の陽極となる。
【０３０２】
次に樹脂６６１ａ、６６１ｂを５００ｎｍの厚さに形成し、画素電極６５６に対応する位置に開口部を形成する。
【０３０３】
次に、ＥＬ層６５８及び陰極（ＭｇＡｇ電極）６５９を、真空蒸着法を用いて大気解放しないで連続形成する。なお、ＥＬ層６５８の膜厚は８０〜２００ｎｍ（典型的には１００〜１２０ｎｍ）、陰極６５９の厚さは１８０〜３００ｎｍ（典型的には２００〜２５０ｎｍ）とすれば良い。
【０３０４】
この工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対して順次ＥＬ層及び陰極を形成する。但し、ＥＬ層は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にＥＬ層及び陰極を形成するのが好ましい。
【０３０５】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光のＥＬ層及び陰極を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光のＥＬ層及び陰極を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光のＥＬ層及び陰極を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。また、全画素にＥＬ層及び陰極を形成するまで真空を破らずに処理することが好ましい。
【０３０６】
なお、ＥＬ層６５８としては公知の材料を用いることができる。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、発光層及び電子注入層でなる４層構造をＥＬ層とすれば良い。また、本実施例ではＥＬ素子の陰極としてＭｇＡｇ電極を用いた例を示すが、公知の他の材料を用いることが可能である。
【０３０７】
また、保護電極６６０としてはアルミニウムを主成分とする導電膜を用いれば良い。保護電極６６０はＥＬ層及び陰極を形成した時とは異なるマスクを用いて真空蒸着法で形成すれば良い。また、ＥＬ層及び陰極を形成した後で大気解放しないで連続的に形成することが好ましい。
【０３０８】
こうして図２９（Ｃ）に示すような構造のアクティブマトリクス型のＥＬ表示装置が完成する。
【０３０９】
なお、実際には、図２９（Ｃ）まで完成したら、さらに外気に曝されないように気密性の高い保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）やセラミックス製シーリングカンなどのハウジング材でパッケージング（封入）することが好ましい。
【実施例１８】
【０３１０】
本実施例では、実施例１０において、ＥＬ表示装置の光の放射方向を下面（基板側）方向とし、電源供給線を信号線の上部に作製する方法について説明する。但し、説明を簡単にするために、駆動回路に関しては基本単位であるＣＭＯＳ回路を図示することとする。ここで、駆動回路用ＴＦＴについては、実施例１０で述べた作製方法を用いて作製することが可能であるので、ここでは省略する。
【０３１１】
まず、図３０（Ａ）に示すように、下地膜７０２を表面に設けた基板７０１を用意する。本実施例では結晶化ガラス上に下地膜として１００ｎｍ厚の窒化酸化珪素膜を２００ｎｍ厚の窒化酸化珪素膜とを積層して用いる。この時、結晶化ガラス基板に接する方の窒素濃度を１０〜２５ｗｔ％としておくと良い。勿論、下地膜を設けずに石英基板上に直接素子を形成しても良い。
【０３１２】
次に下地膜７０２の上に４５ｎｍの厚さのアモルファスシリコン膜７０３を公知の成膜法で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。
【０３１３】
ここから図３０（Ｃ）までの工程は本出願人による特開平１０−２４７７３５号公報を完全に引用することができる。同公報ではＮｉ等の元素を触媒として用いた半導体膜の結晶化方法に関する技術を開示している。
【０３１４】
まず、開口部７０４ａ、７０４ｂ、７０４ｃを有する保護膜７０５を形成する。本実施例では１５０ｎｍ厚の酸化珪素膜を用いる。そして、保護膜７０５の上にスピンコート法によりニッケル（Ｎｉ）を含有する層（Ｎｉ含有層）７０６を形成する。このＮｉ含有層の形成に関しては、前記公報を参考にすれば良い。
【０３１５】
次に、図３０（Ｂ）に示すように、不活性雰囲気中で５７０℃、１４時間の加熱処理を加え、アモルファスシリコン膜７０３を結晶化する。この際、Ｎｉが接した領域（以下、Ｎｉ添加領域という）７０７ａ、７０７ｂ、７０７ｃを起点として、基板と概略平行に結晶化が進行し、棒状結晶が集まって並んだ結晶構造でなるポリシリコン膜７０８が形成される。
【０３１６】
次に、図３０（Ｃ）に示すように、保護膜７０５をそのままマスクとして１５族に属する元素（好ましくはリン）をＮｉ添加領域７０７ａ、７０７ｂ、７０７ｃに添加する。こうして高濃度にリンが添加された領域（以下、リン添加領域という）７０９ａ、７０９ｂ、７０９ｃが形成される。
【０３１７】
次に、図３０（Ｃ）に示すように、不活性雰囲気中で６００℃、１２時間の加熱処理を加える。この熱処理によりポリシリコン膜７０８中に存在するＮｉは移動し、最終的には殆ど全て矢印が示すようにリン添加領域７０９ａ、７０９ｂ、７０９ｃに捕獲されてしまう。これはリンによる金属元素（本実施例ではＮｉ）のゲッタリング効果による現象であると考えられる。
【０３１８】
この工程によりポリシリコン膜７１０中に残るＮｉの濃度はＳＩＭＳ（質量二次イオン分析）による測定値で少なくとも２×１０17atoms/cm3にまで低減される。Ｎｉは半導体にとってライフタイムキラーであるが、この程度まで低減されるとＴＦＴ特性には何ら悪影響を与えることはない。また、この濃度は殆ど現状のＳＩＭＳ分析の測定限界であるので、実際にはさらに低い濃度（２×１０17atoms/cm3以下）であると考えられる。
【０３１９】
こうして触媒を用いた結晶化され、且つ、その触媒がＴＦＴの動作に支障を与えないレベルにまで低減されたポリシリコン膜７１０が得られる。その後、このポリシリコン膜７１０のみを用いた活性層７１１ａ、７１１ｂをパターニング工程により形成する。また、この時、後のパターニングにおいてマスク合わせを行うためのマーカーを、上記ポリシリコン膜を用いて形成すると良い。（図３０（Ｄ））
【０３２０】
次に、図３０（Ｅ）に示すように、５０ｎｍ厚の窒化酸化シリコン膜をプラズマＣＶＤ法により形成し、その上で酸化雰囲気中で９５０℃１時間の加熱処理を加え、熱酸化工程を行う。なお、酸化雰囲気は酸素雰囲気でも良いし、ハロゲン元素を添加した酸素雰囲気でも良い。
【０３２１】
この熱酸化工程では活性層と上記窒化酸化シリコン膜との界面で酸化が進行し、約１５ｎｍ厚のポリシリコン膜が酸化されて約３０ｎｍ厚の酸化シリコン膜が形成される。即ち、３０ｎｍ厚の酸化シリコン膜と５０ｎｍ厚の窒化酸化シリコン膜が積層されてなる８０ｎｍ厚のゲート絶縁膜７１２が形成される。また、活性層７１１a 、７１１ｂの膜厚はこの熱酸化工程によって３０ｎｍとなる。
【０３２２】
次に、図３１（Ａ）に示すように、レジストマスク７１３を形成し、ゲート絶縁膜７１２を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）
を添加する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのしきい値電圧を制御するための工程である。
【０３２３】
なお、本実施例ではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜５×１０17atoms/cm3）の濃度でボロンを含む不純物領域７１４が形成される。
【０３２４】
次に、図３１（Ｂ）に示すように、レジストマスク７１６を形成し、ゲート絶縁膜７１２を介してｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加する。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリン又は砒素を用いることができる。なお、本実施例ではフォスフィン（ＰＨ3）を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【０３２５】
この工程により形成されるｎ型不純物領域７１５には、ｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれるようにドーズ量を調節する。
【０３２６】
次に、図３１（Ｃ）に示すように、添加されたｎ型不純物元素及びｐ型不純物元素の活性化工程を行う。活性化手段を限定する必要はないが、ゲート絶縁膜７１２が設けられているので電熱炉を用いたファーネスアニール処理が好ましい。また、図３１（Ａ）の工程でチャネル形成領域となる部分の活性層／ゲート絶縁膜界面にダメージを与えてしまっている可能性があるため、なるべく高い温度で加熱処理を行うことが望ましい。
【０３２７】
本実施例の場合には耐熱性の高い結晶化ガラスを用いているので、活性化工程を８００℃で１時間のファーネスアニール処理により行う。なお、処理雰囲気を酸化性雰囲気にして熱酸化を行っても良いし、不活性雰囲気で加熱処理を行っても良い。
【０３２８】
次に、２００〜４００ｎｍ厚の導電膜を形成し、パターニングしてゲート電極７１９〜７２４及び配線７１７、７１８を形成する。このゲート電極７１９〜７２４の線幅によって各ＴＦＴのチャネル長の長さが決定する。（図３１（Ｄ））
【０３２９】
なお、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。ゲート電極の材料としては公知の導電膜を用いることができる。具体的には、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素でなる膜、または前記元素の窒化物でなる膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、または前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）を用いることができる。勿論、単層で用いても積層して用いても良い。
【０３３０】
本実施例では、５０ｎｍ厚の窒化タングステン（ＷＮ）膜７２２〜７２４と、３５０ｎｍ厚のタングステン（Ｗ）膜７１９〜７２１とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパッタガスとしてキセノン（Ｘｅ）、ネオン（Ｎｅ）等の不活性ガスを添加すると応力による膜はがれを防止することができる。
【０３３１】
ゲート電極７１９(７２２)、７２０(７２３)は断面では二つに見えるが、実際は電気的に接続されている。
【０３３２】
次に、図３２（Ａ）に示すように、ゲート電極７１９〜７２４及び配線７１７、７１８をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成される不純物領域７２５〜７２９には、ｎ型不純物領域７１５の１／２〜１／１０（代表的には１／３〜１／４）の濃度でリンが添加されるように調節する。具体的には、１×１０16〜５×１０18atoms/cm3（典型的には３×１０17〜３×１０18atoms/cm3）の濃度が好ましい。
【０３３３】
次に、図３２（Ｂ）に示すように、ゲート電極等を覆う形でレジストマスク７３０a〜７３０ｃを形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域７３１〜７３３を形成する。ここでもフォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）となるように調節する。
【０３３４】
この工程によってｎチャネル型ＴＦＴのソース領域若しくはドレイン領域が形成されるが、スイッチング用ＴＦＴは、図３２（Ａ）の工程で形成したｎ型不純物領域７２５〜７２７の一部が残る。この残された領域が、スイッチング用ＴＦＴのＬＤＤ領域となる。
【０３３５】
次に、図３２（Ｃ）に示すように、レジストマスク７３０a〜７３０ｃを除去し、新たにレジストマスク７３４を形成する。そして、ｐ型不純物元素（本実施例ではボロン）を添加し、高濃度にボロンを含む不純物領域７３５、７３６を形成する。ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3）の濃度となるようにボロンを添加する。
【０３３６】
なお、不純物領域７３５、７３６には既に１×１０20〜１×１０21atoms/cm3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添加される。そのため、予め形成されていたｎ型の不純物領域は完全にｐ型に反転し、ｐ型の不純物領域として機能する。
【０３３７】
次に、図３２（Ｄ）に示すように、レジストマスク７３４を除去した後、第１層間絶縁膜７３７を形成する。第１層間絶縁膜７３７としては、珪素を含む絶縁膜を単層で用いるか、その中で組み合わせた積層膜を用いれば良い。また、膜厚は４００ｎｍ〜１．５μmとすれば良い。本実施例では、２００ｎｍ厚の窒化酸化珪素膜の上に８００ｎｍ厚の酸化珪素膜を積層した構造とする。
【０３３８】
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化する。活性化手段としては、ファーネスアニール法が好ましい。本実施例では電熱炉において窒素雰囲気中、５５０℃、４時間の熱処理を行う。
【０３３９】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０３４０】
なお、水素化処理は第１層間絶縁膜７３７を形成する間に入れても良い。即ち、２００ｎｍ厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り８００ｎｍ厚の酸化珪素膜を形成しても構わない。
【０３４１】
次に、図３３（Ａ）に示すように、第１層間絶縁膜７３７及びゲート絶縁膜７１２に対してコンタクトホールを形成し、ソース配線７３８、７３９と、ドレイン配線７４０、７４１を形成する。なお、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した３層構造の積層膜とする。勿論、他の導電膜でも良い。
【０３４２】
次に、５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで第１パッシベーション膜７４２を形成する。本実施例では第１パッシベーション膜７４２として３００ｎｍ厚の窒化酸化シリコン膜を用いる。これは窒化シリコン膜で代用しても良い。
【０３４３】
この時、窒化酸化シリコン膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行うことは有効である。この前処理により励起された水素が第１層間絶縁膜７３７に供給され、熱処理を行うことで、第１パッシベーション膜７４２の膜質が改善される。それと同時に、第１層間絶縁膜７３７に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【０３４４】
次に、図３３（Ｂ）に示すように、絶縁膜７４３を形成する。本実施例では、絶縁膜７４３として窒化酸化シリコン膜を用いる。その後、絶縁膜７４３及び第１パッシベーション膜７４２、第１層間絶縁膜７３７に配線７３９に達するコンタクトホールを形成し、電源供給線７４４を形成する。なお、本実施例では、電源供給線７４４を窒化タングステン膜と、タングステン膜とでなる積層膜とする。勿論、他の導電膜でも良い。
【０３４５】
次に、図３３（Ｃ）に示すように、有機樹脂からなる第２層間絶縁膜７４５を形成する。有機樹脂としてはポリイミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。特に、第２層間絶縁膜７４５はＴＦＴが形成する段差を平坦化する必要があるので、平坦性に優れたアクリル膜が好ましい。本実施例では２．５μmの厚さでアクリル膜を形成する。
【０３４６】
次に、図３３（Ｄ）に示すように、第２層間絶縁膜７４５、絶縁膜７４３及び第１パッシベーション膜７４２にドレイン配線７４１に達するコンタクトホールを形成し、画素電極（陽極）７４６を形成する。本実施例では酸化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さに形成し、パターニングを行って画素電極とする。また、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。この画素電極がＥＬ素子の陽極となる。
【０３４７】
次に、図３４に示すように、樹脂７４７a、７４７ｂを５００ｎｍの厚さに形成し、画素電極７４６に対応する位置に開口部を形成する。
【０３４８】
次に、ＥＬ層７４８及び陰極（ＭｇＡｇ電極）７４９を、真空蒸着法を用いて大気解放しないで連続形成する。なお、ＥＬ層７４８の膜厚は８０〜２００ｎｍ（典型的には１００〜１２０ｎｍ）、陰極７４９の厚さは１８０〜３００ｎｍ（典型的には２００〜２５０ｎｍ）とすれば良い。
【０３４９】
この工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対して順次ＥＬ層及び陰極を形成する。但し、ＥＬ層は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にＥＬ層及び陰極を形成するのが好ましい。
【０３５０】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光のＥＬ層及び陰極を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光のＥＬ層及び陰極を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光のＥＬ層及び陰極を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。また、全画素にＥＬ層及び陰極を形成するまで真空を破らずに処理することが好ましい。
【０３５１】
なお、ＥＬ層７４８としては公知の材料を用いることができる。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、発光層及び電子注入層でなる４層構造をＥＬ層とすれば良い。また、本実施例ではＥＬ素子の陰極としてＭｇＡｇ電極を用いた例を示すが、公知の他の材料を用いることが可能である。
【０３５２】
また、保護電極７５０としてはアルミニウムを主成分とする導電膜を用いれば良い。保護電極７５０はＥＬ層及び陰極を形成した時とは異なるマスクを用いて真空蒸着法で形成すれば良い。また、ＥＬ層及び陰極を形成した後で大気解放しないで連続的に形成することが好ましい。
【０３５３】
こうして図３４に示すような構造のアクティブマトリクス型のＥＬ表示装置が完成する。
【０３５４】
なお、実際には、図３４まで完成したら、さらに外気に曝されないように気密性の高い保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）やセラミックス製シーリングカンなどのハウジング材でパッケージング（封入）することが好ましい。
【実施例１９】
【０３５５】
本発明を用いて形成されたＥＬ表示装置は様々な電子機器に用いることができる。以下に、本発明を用いて形成されたＥＬ表示装置を表示媒体として組み込んだ電子機器について説明する。
【０３５６】
その様な電子機器としては、テレビ受像機、電話機、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、ゲーム機、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１７に示す。
【０３５７】
図１７（Ａ）はパーソナルコンピュータであり、本体２００１、筐体２００２、表示部２００３、キーボード２００４等を含む。本発明のＥＬ表示装置は、パーソナルコンピュータの表示部２００３に用いることができる。
【０３５８】
図１７（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明のＥＬ表示装置は、ビデオカメラの表示部２１０２に用いることができる。
【０３５９】
図１７（Ｃ）はヘッドマウントディスプレイの一部（右片側）であり、本体２３０１、信号ケーブル２３０２、頭部固定バンド２３０３、表示モニタ２３０４、光学系２３０５、表示部２３０６等を含む。本発明のＥＬ表示装置は、ヘッドマウントディスプレイの表示部２３０６に用いることができる。
【０３６０】
図１７（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２４０２、操作スイッチ２４０３、表示部（ａ）２４０４、表示部（ｂ）２４０５等を含む。表示部（ａ）は主として画像情報を表示し、表示部（ｂ）は主として文字情報を表示するが、本発明のＥＬ表示装置は、記録媒体を備えた画像再生装置の表示部（ａ）、（ｂ）に用いることができる。なお、記録媒体を備えた画像再生装置としては、ＣＤ再生装置、ゲーム機器などに本発明を用いることができる。
【０３６１】
図１７（Ｅ）は携帯型（モバイル）コンピュータであり、本体２５０１、カメラ部２５０２、受像部２５０３、操作スイッチ２５０４、表示部２５０５等を含む。本発明のＥＬ表示装置は、携帯型（モバイル）コンピュータの表示部２５０５に用いることができる。
【０３６２】
図１７（Ｆ）はテレビ受像機であり、本体２６０４ａ、表示部２６０４ｃ、操作スイッチ２６０４ｄ等を含む。本発明のＥＬ表示装置は、テレビ受像機の表示部２６０４ｃに用いることができる。
【０３６３】
また、将来的にＥＬ材料の発光輝度が高くなれば、フロント型もしくはリア型のプロジェクターに用いることも可能となる。
【０３６４】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜１８のどのような組み合わせからなる構成を用いても実現することができる。
【図面の簡単な説明】
【０３６５】
【図１】本発明の表示装置の引き出し口を示す図。
【図２】本発明の表示装置の画素部の回路構成を示す図。
【図３】本発明の表示装置の画素部の上面図。
【図４】本発明の表示装置の電源供給線の引き回し部の形状を示す図。
【図５】本発明の表示装置の駆動方法を示す図。
【図６】本発明の表示装置の上面図及び断面図。
【図７】本発明の表示装置の上面図及び断面図。
【図８】本発明の表示装置の断面図。
【図９】本発明の表示装置の断面図。
【図１０】本発明の表示装置の画素部の回路図。
【図１１】本発明の表示装置の作製工程を示す図。
【図１２】本発明の表示装置の作製工程を示す図。
【図１３】本発明の表示装置の作製工程を示す図。
【図１４】本発明の表示装置の作製工程を示す図。
【図１５】本発明の表示装置のソース信号側駆動回路の回路図。
【図１６】本発明の表示装置のラッチの上面図。
【図１７】本発明の表示装置を用いた電子機器を示す図。
【図１８】従来の表示装置の画素部の回路図。
【図１９】表示装置の駆動方法を示すタイミングチャートを示す図。
【図２０】ＴＦＴのＩｄ−Ｖｇ特性を示す図。
【図２１】本発明の表示装置の上面図及び断面図。
【図２２】本発明の表示装置の断面図。
【図２３】クロストークの発生例を示す図。
【図２４】従来の表示装置の引き出し口を示す図。
【図２５】本発明の表示装置の作製工程を示す図。
【図２６】本発明の表示装置の作製工程を示す図。
【図２７】本発明の表示装置の作製工程を示す図。
【図２８】本発明の表示装置の作製工程を示す図。
【図２９】本発明の表示装置の作製工程を示す図。
【図３０】本発明の表示装置の作製工程を示す図。
【図３１】本発明の表示装置の作製工程を示す図。
【図３２】本発明の表示装置の作製工程を示す図。
【図３３】本発明の表示装置の作製工程を示す図。
【図３４】本発明の表示装置の作製工程を示す図。
【図３５】従来の表示装置の電源供給線の引き回し部の形状を示す図。
【図３６】本発明の表示装置の断面図。
【図３７】本発明の表示装置の断面図。
【図３８】本発明の表示装置の断面図。
【図３９】本発明の表示装置の断面図。
【図４０】従来の表示装置の画素部の回路図。
【図４１】従来の表示装置の画素部の上面図。
【図４２】本発明の表示装置の画素部の上面図。
【図４３】本発明の表示装置の画素部の回路図。
【図４４】本発明の表示装置の画素部の上面図。
【図４５】本発明の表示装置の階調特性を示す図。
【特許請求の範囲】
【請求項１】
複数の第１の電源線と、複数の第２の電源線と、複数の画素とを有し、
前記複数の第１の電源源は並行に設けられ、
前記複数の第２の電源線は並行に設けられ、
前記複数の第１の電源線と前記複数の第２の電源線とは交差し、交差部において電気的に接続されていることを特徴とする表示装置。
【請求項２】
電源電位が入力される複数の第１の電源線と、複数の第２の電源線と、
前記電源電位が入力されて表示を行う複数の画素とを有し、
前記複数の第１の電源源は並行に設けられ、
前記複数の第２の電源線は並行に設けられ、
前記複数の第１の電源線と前記複数の第２の電源線とは交差し、交差部において電気的に接続されていることを特徴とする表示装置。
【請求項３】
複数の第１の信号線と、
複数の第２の信号線と、
複数の第１の電源線及び複数の第２の電源線と、
複数の画素とを有し、
前記複数の第１の信号線と前記複数の第２の信号線は交差するように設けられ、
前記複数の第１の信号線と前記複数の第１の電源線は並行に設けられ、
前記複数の第２の信号線と前記複数の第２の電源線は並行に設けられ、
前記複数の第１の電源線と前記複数の第２の電源線とは交差し、交差部において電気的に接続されていることを特徴とする表示装置。
【請求項４】
ビデオ信号が入力される複数の第１の信号線と、
選択信号が入力される複数の第２の信号線と、
電源電位が入力される複数の第１の電源線と、複数の第２の電源線と、
前記ビデオ信号、前記選択信号、及び前記電源電位が入力されて表示を行う複数の画素とを有し、
前記複数の第１の信号線と前記複数の第２の信号線は交差するように設けられ、
前記複数の第１の信号線と前記複数の第１の電源線は並行に設けられ、
前記複数の第２の信号線と前記複数の第２の電源線は並行に設けられ、
前記複数の第１の電源線と前記複数の第２の電源線とは交差し、交差部において電気的に接続されていることを特徴とする表示装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記複数の第１の電源線は、前記複数の第１の信号線と同一の配線層を用いて形成されていることを特徴とする表示装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記複数の第２の電源線は、前記複数の第２の信号線と同一の配線を用いて形成されていることを特徴とする表示装置。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記複数の第１の電源線と前記複数の第２の電源線とは、前記交差部に設けられたコンタクトホールにおいて接続されていることを特徴とする表示装置。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記複数の画素は、第１の薄膜トランジスタと、第２の薄膜トランジスタと、発光素子とを有し、
前記第１の薄膜トランジスタのゲートは前記複数の第２の信号線のいずれかと電気的に接続され、
前記第２の薄膜トランジスタのゲートは前記第１の薄膜トランジスタを介して前記複数の第１の信号線のいずれかと電気的に接続され、
前記複数の第１の電源線及び前記複数の第２の電源線は前記第２の薄膜トランジスタを介して前記発光素子と電気的に接続されていることを特徴とする表示装置。
【請求項９】
請求項８において、
前記発光素子はＥＬ素子であることを特徴とする表示装置。
【請求項１０】
請求項１乃至請求項９のいずれか一において、
前記複数の第１の電源線の数は前記複数の第１の信号線の数より少ないことを特徴とする表示装置。
【請求項１１】
請求項１乃至請求項１０のいずれか一において、
前記複数の第２の電源線の数は前記複数の第２の信号線の数より少ないことを特徴とする表示装置。
【請求項１２】
請求項１乃至請求項１１のいずれか一において、
前記表示装置を用いたことを特徴とするテレビ受像器、電話機、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ、ゲーム機、ナビゲーションシステム、パーソナルコンピュータ、携帯情報端末、記録媒体を備えた画像再生装置。
【請求項１】
複数の第１の電源線と、複数の第２の電源線と、複数の画素とを有し、
前記複数の第１の電源源は並行に設けられ、
前記複数の第２の電源線は並行に設けられ、
前記複数の第１の電源線と前記複数の第２の電源線とは交差し、交差部において電気的に接続されていることを特徴とする表示装置。
【請求項２】
電源電位が入力される複数の第１の電源線と、複数の第２の電源線と、
前記電源電位が入力されて表示を行う複数の画素とを有し、
前記複数の第１の電源源は並行に設けられ、
前記複数の第２の電源線は並行に設けられ、
前記複数の第１の電源線と前記複数の第２の電源線とは交差し、交差部において電気的に接続されていることを特徴とする表示装置。
【請求項３】
複数の第１の信号線と、
複数の第２の信号線と、
複数の第１の電源線及び複数の第２の電源線と、
複数の画素とを有し、
前記複数の第１の信号線と前記複数の第２の信号線は交差するように設けられ、
前記複数の第１の信号線と前記複数の第１の電源線は並行に設けられ、
前記複数の第２の信号線と前記複数の第２の電源線は並行に設けられ、
前記複数の第１の電源線と前記複数の第２の電源線とは交差し、交差部において電気的に接続されていることを特徴とする表示装置。
【請求項４】
ビデオ信号が入力される複数の第１の信号線と、
選択信号が入力される複数の第２の信号線と、
電源電位が入力される複数の第１の電源線と、複数の第２の電源線と、
前記ビデオ信号、前記選択信号、及び前記電源電位が入力されて表示を行う複数の画素とを有し、
前記複数の第１の信号線と前記複数の第２の信号線は交差するように設けられ、
前記複数の第１の信号線と前記複数の第１の電源線は並行に設けられ、
前記複数の第２の信号線と前記複数の第２の電源線は並行に設けられ、
前記複数の第１の電源線と前記複数の第２の電源線とは交差し、交差部において電気的に接続されていることを特徴とする表示装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記複数の第１の電源線は、前記複数の第１の信号線と同一の配線層を用いて形成されていることを特徴とする表示装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記複数の第２の電源線は、前記複数の第２の信号線と同一の配線を用いて形成されていることを特徴とする表示装置。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記複数の第１の電源線と前記複数の第２の電源線とは、前記交差部に設けられたコンタクトホールにおいて接続されていることを特徴とする表示装置。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記複数の画素は、第１の薄膜トランジスタと、第２の薄膜トランジスタと、発光素子とを有し、
前記第１の薄膜トランジスタのゲートは前記複数の第２の信号線のいずれかと電気的に接続され、
前記第２の薄膜トランジスタのゲートは前記第１の薄膜トランジスタを介して前記複数の第１の信号線のいずれかと電気的に接続され、
前記複数の第１の電源線及び前記複数の第２の電源線は前記第２の薄膜トランジスタを介して前記発光素子と電気的に接続されていることを特徴とする表示装置。
【請求項９】
請求項８において、
前記発光素子はＥＬ素子であることを特徴とする表示装置。
【請求項１０】
請求項１乃至請求項９のいずれか一において、
前記複数の第１の電源線の数は前記複数の第１の信号線の数より少ないことを特徴とする表示装置。
【請求項１１】
請求項１乃至請求項１０のいずれか一において、
前記複数の第２の電源線の数は前記複数の第２の信号線の数より少ないことを特徴とする表示装置。
【請求項１２】
請求項１乃至請求項１１のいずれか一において、
前記表示装置を用いたことを特徴とするテレビ受像器、電話機、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ、ゲーム機、ナビゲーションシステム、パーソナルコンピュータ、携帯情報端末、記録媒体を備えた画像再生装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【公開番号】特開２００７−２９９００３（Ｐ２００７−２９９００３Ａ）
【公開日】平成１９年１１月１５日（２００７．１１．１５）
【国際特許分類】
【出願番号】特願２００７−１５７８１１（Ｐ２００７−１５７８１１）
【出願日】平成１９年６月１４日（２００７．６．１４）
【分割の表示】特願２００１−１４０３２５（Ｐ２００１−１４０３２５）の分割
【原出願日】平成１３年５月１０日（２００１．５．１０）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成１９年１１月１５日（２００７．１１．１５）
【国際特許分類】
【出願日】平成１９年６月１４日（２００７．６．１４）
【分割の表示】特願２００１−１４０３２５（Ｐ２００１−１４０３２５）の分割
【原出願日】平成１３年５月１０日（２００１．５．１０）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]