誘電体構造
【課題】正の形状を提供するドーパントを含む誘電材料層を有し、コンデンサ中で使用すると特に好適である誘電体構造を提供する。
【解決手段】正の形状とは、表面の面から突出する様な凸部を含むように別の材料を加えることによって形成された粗い表面を有することを意味する。このような誘電体構造は、後に適用される導電層への増加した接着力を示す。かかる誘電体構造の形成方法や電子デバイス、プリント回路基板への応用も開示される。
【解決手段】正の形状とは、表面の面から突出する様な凸部を含むように別の材料を加えることによって形成された粗い表面を有することを意味する。このような誘電体構造は、後に適用される導電層への増加した接着力を示す。かかる誘電体構造の形成方法や電子デバイス、プリント回路基板への応用も開示される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、誘電体構造の分野に関する。特に、本発明は、コンデンサの製造に使用すると好適な誘電体構造の分野に関する。
【背景技術】
【０００２】
積層プリント回路基板、並びにマルチチップモジュールは、電子部品、たとえば、集積回路、コンデンサ、抵抗器、インダクタ、および他の部品等を支持する基体として機能する。通常、ディスクリート受動部品、たとえば、抵抗器、コンデンサ、およびインダクタ等は、プリント回路基板に表面実装される。かかる表面実装された受動部品は、プリント回路基板表面の面積の最大６０％以上を占める場合があり、そのため集積回路をはじめとする能動部品の実装が可能な空間が制限される。プリント回路基板表面から受動部品を除去すると、能動部品の密度を増加させることができ、プリント回路基板がさらに小型化され、計算機能力が向上し、システムノイズが減少し、およびリード線が短くなることでノイズ感度が低下する。
【０００３】
ディスクリート受動部品のプリント回路基板表面からの除去は、積層プリント回路基板構造内に受動部品を埋め込むことによって実現することができる。埋め込みキャパシタンスは、容量性面に関して個別ではない、すなわち「共有の」キャパシタンスが得られると論じられている。容量性面は、ポリマー系誘電体層によって絶縁された２枚の積層された金属シートからなる。共有のキャパシタンスは、一定時間後に他の部品がキャパシタンスを使用することが必要となる。かかる共有のキャパシタンスでは、ディスクリート部品としてなお機能する埋め込みコンデンサの必要性に十分に対処できない。
【０００４】
コンデンサ誘電体としてポリマー材料を使用する分離して埋め込まれたコンデンサが知られている。これらの材料は、比較的低い誘電率を有するという問題がある。これらの材料のキャパシタンス密度を増加させる方法として、これらのポリマー材料に、ある種のセラミックをはじめとする高誘電率材料を充填することが提案されている。しかし、かかる材料でもなお、最新のプリント回路基板において必要とされる十分高いキャパシタンス密度は得られない。コンデンサのキャパシタンスは、誘電材料のいずれかの側の上の２つの電極の小さい方の面積によって画定される。
【０００５】
最近、高誘電率材料、たとえばセラミックまたは金属酸化物などを含有する埋め込みコンデンサが提案されている。かかるセラミックまたは金属酸化物をコンデンサ誘電材料として使用することに関する問題の１つは、プリント回路基板産業において従来使用されている技術を使用して、金属化、すなわちそれらの上への電極の製造が困難となりうることである。米国特許第６，６６１，６４２号（アレンら）には、第１および第２の誘電体層を含む多層誘電材料を含むコンデンサであって、第１の誘電体層が、多層誘電体上への導電層のめっきを促進するのに十分な量のめっき用ドーパントを含むコンデンサが開示されている。かかるめっき用ドーパントは、全体の誘電率に悪影響を与える可能性があり、したがって多層誘電材料のキャパシタンスに悪影響を与える可能性がある。米国特許第６，８１９，５４０号（アレンら）には、第１および第２の誘電体層を含む多層誘電材料を含むコンデンサであって、第１の誘電体層がテクスチャー加工されている、すなわち粗い表面を有するコンデンサが開示されている。かかる第１の誘電体層は、ある種の孔隙形成材料を除去することによってテクスチャー加工され、これによって「負の」形状を有する表面が形成される。「負の形状」とは、何かが除去されることによって形成された材料中の粗い面を意味し、これによって材料中に空隙が形成されることによって表面が粗面化（すなわちテクスチャー加工）される。孔隙形成材料が除去されると、誘電材料中に孔隙または空隙が形成され、これらは典型的には空気を含み、この結果、多層誘電材料の誘電率が全体的に低下することがあり、それによってコンデンサのキャパシタンスが低下する。
【０００６】
従来の高キャパシタンス密度材料よりも、その上への電極の製造が容易である、高キャパシタンス密度を有するコンデンサ、特に埋め込みコンデンサが必要とされている。埋め込みコンデンサ製品中に使用されるセラミック誘電体コンデンサに対する電極の接着性を改善する必要も存在する。
【０００７】
【特許文献１】米国特許第６，６６１，６４２号明細書
【特許文献２】米国特許第６，８１９，５４０号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
驚くべきことに、めっきされた電極層の高誘電率材料への接着性が、誘電材料中にドーパントを提供することによって改善することができ、ドーパントによって高誘電率材料層の表面に正の形状が提供されることが見出された。「正の形状」を有する誘電材料とは、表面が凸部を含むように、別の材料を加えることによって形成された粗い表面を有する誘電材料を意味する。本明細書において使用される場合、「凸部」とは、誘電材料表面の面から突出する任意の構造を意味する。
【０００９】
本発明は、第１の誘電体層と、第２の誘電体層とを有する多層誘電体構造であって、第１の誘電体層がドーパントを含む多層誘電体構造を提供する。典型的には、第１の誘電体層は、≧１０の誘電率を有する誘電材料も含む。一実施形態においては、このドーパントは、バルク誘電材料の誘電率以上の誘電率を有する。別の実施形態においては、ドーパントは、バルク誘電材料と実質的に同様の誘電率を有する。さらに別の実施形態においては、ドーパントとバルク誘電材料とが同じ組成を有する。ドーパント含有誘電材料層は正の形状を有する。誘電材料に対して良好な接着性を有する誘電体層表面上にめっきされた導電層を得るために十分な量のドーパントを含む誘電材料層を有する誘電体構造も、本発明によって意図される。かかる誘電体構造を含むコンデンサも、さらに本発明によって意図される。
【００１０】
別の実施形態においては、本発明は、導電層をはじめとする基体上に配置された誘電体層を含む誘電体構造であって、誘電体層がドーパント含有領域およびドーパント非含有領域を含み、ドーパント含有領域が誘電体構造の表面において正の形状を形成する誘電体構造を提供する。さらに、本発明は、第１の電極と、第２の電極と、これらの電極の間にある誘電体構造とを含むコンデンサであって、その誘電体構造が、ドーパント含有領域およびドーパント非含有領域を含む誘電材料を含み、ドーパント含有領域が第１の電極に隣接しているコンデンサを提供する。あるいは、ドーパント含有領域は第２の電極に隣接してもよい。ドーパント自体が誘電材料である。
【００１１】
本発明は、触媒およびめっきされた電極の、誘電体層への接着を促進する方法であって、正の形状を有する表面を有する誘電体構造を基体上に配置する工程であって、この誘電体構造は、誘電性ドーパント含有領域およびドーパント非含有領域を有する誘電材料を含み、この誘電材料は≧１０の誘電率を有する工程と、誘電体構造の表面上に導電層をめっきする工程とを含む方法も提供する。ドーパント含有領域は、正の形状を有する誘電体構造の表面を形成する。かかる方法は、コンデンサの製造においても使用される。かかるコンデンサにおいて、基体は、典型的には底部導電層である。典型的には、誘電材料はセラミックである。より典型的には、誘電材料およびドーパントは両方ともセラミックである。
【００１２】
本発明はさらに、前述の誘電体構造の形成方法であって、第１の誘電材料の層を基体上に配置する工程と、誘電性ドーパントを含有する誘電材料の層を第１の誘電材料の上に配置する工程と、誘電材料の層をアニールして誘電体構造を形成する工程とを含む方法を提供する。
【００１３】
本発明は、前述のコンデンサを含む電子デバイス、たとえばプリント回路基板を提供する。特に、本発明は、埋め込まれたキャパシタンス材料を含むプリント回路基板であって、この埋め込まれたキャパシタンス材料が、ドーパント含有領域およびドーパント非含有領域を有する誘電材料を含む誘電体構造を含み、ドーパント含有領域が誘電体構造の表面を形成するプリント回路基板を提供する。典型的には、第１の誘電体層は、≧１０の誘電率を有する誘電材料も含む。上記プリント回路基板の製造方法も本明細書において意図される。
【００１４】
本発明はさらに、前述の誘電体構造を含むチップコンデンサ、マルチチップモジュール、およびその他の表面実装コンデンサを提供する。
【発明を実施するための最良の形態】
【００１５】
図面において、類似の参照番号は類似の構成要素を意味する。
【００１６】
本明細書全体で使用される場合、以下の略記は以下の意味を有する：℃＝摂氏温度、ｒｐｍ＝回転／分、ｍｏｌ＝モル、ｈｒ＝時、ｍｉｎ＝分、ｓｅｃ＝秒、ｎｍ＝ナノメートル、μｍ＝ミクロン＝マイクロメートル、ｃｍ＝センチメートル、ｉｎ．＝インチ、ｎＦ＝ナノファラド、およびｗｔ％＝重量％。
【００１７】
用語「プリント配線板」および「プリント回路基板」は、本明細書全体で同義的に使用される。「堆積させる」および「めっきする」は、本明細書全体で同義的に使用され、無電解めっきおよび電解めっきの両方を含む。「多層」は、２つ以上の層を意味する。用語「誘電体構造」は、コンデンサ中の誘電体として使用される誘電材料の１以上の層を意味する。「アルキル」は、線状、分岐、および環状のアルキルを意味する。
【００１８】
他に明記しない限り、すべてのパーセント値は重量を基準としている。すべての数値範囲は境界値を含むものとし、論理上かかる数値範囲が合計で最大１００％に制約されることが明らかである場合を除けば、任意の順序で組み合わせることができる。
【００１９】
本発明は、ドーパントを含む誘電材料の層を含む誘電体構造を提供する。本発明において有用なドーパントは、誘電材料でありコンデンサ誘電体として機能する任意のものであってよい。本明細書において使用される場合、「ドーパント」は、バルク誘電材料の表面に正の形状を提供する、バルク誘電材料中に存在する任意の誘電材料を意味する。用語「バルク誘電材料」は、誘電材料層の形成に使用されドーパントを含む誘電材料を意味する。かかる誘電体構造は、コンデンサの製造、たとえば積層プリント回路基板中に埋め込むことができるコンデンサの製造に特に好適である。かかるコンデンサは、誘電体構造の互いに反対側の表面上にあり、これらと密接に接触している１組の電極（導電層または金属層）を含む。キャパシタンス密度は、電極表面積、誘電体構造の誘電率、およびコンデンサの厚さによって決定される。本発明によって、短絡の可能性を増加させることなく所与の幾何学的領域において電極表面積の増加が提供される。
【００２０】
典型的には、本発明の誘電体構造において有用な誘電材料は、コンデンサ誘電体としての使用に好適な任意の誘電材料である。コンデンサの設計上の必要性に応じて多種多様の誘電材料を使用することができる。好適な「低」誘電率材料としては、２から＜１０の誘電率を有するポリマーが挙げられる。特に有用な低誘電率材料は、３〜９の誘電率を有するものである。「中」誘電率は、≧１０、好ましくは＞１０の誘電率を意味する。一実施形態においては、誘電材料は、たとえば≧５０、好ましくは≧１００の「高」誘電率を有する。別の実施形態においては、誘電材料は、≧１０、典型的には≧２５、より典型的には≧５０の誘電率を有する。
【００２１】
典型的には、誘電体構造が誘電材料の単層を含む場合、かかる誘電材料は、＞１０の誘電率を有し、かつドーパントを含む。かかる単層の誘電材料は、電極に隣接するドーパント含有領域を有する。誘電体構造が誘電材料の複数層を含む場合、電極に隣接する誘電体層、すなわち電極と密接に接触する誘電体層は、ドーパントを含む。かかる最上部の誘電材料は、任意の種々の誘電率を有する材料であり得る。
【００２２】
多種多様の誘電材料を好適に使用することができる。代表的な低誘電率材料としては、限定するものではないが、エポキシ、ポリイミド、ポリウレタン、ポリアリーレンエーテルをはじめとするポリアリーレン、ポリスルホン、ポリスルフィド、フッ素化ポリイミド、およびフッ素化ポリアリーレンなどのポリマーが挙げられる。
【００２３】
典型的には、誘電材料は、中および高誘電率材料、並びにそれらの混合物から選択される。代表的な中および高誘電率材料としては、限定するものではないが、セラミック、金属酸化物、およびそれらの組み合わせが挙げられる。好適なセラミックおよび金属酸化物としては、限定するものではないが、二酸化チタン（「ＴｉＯ２」）、Ｔａ２Ｏ５をはじめとする酸化タンタル、式ＢａａＴｉｂＯｃ（式中、ａおよびｂは独立に０．５〜１．２５であり、ｃは２．５〜５である）を有するチタン酸バリウム、ＳｒＴｉＯ３をはじめとするチタン酸ストロンチウム、式ＢａｘＳｒｙＴｉｚＯｑ（式中、ｘおよびｙは独立に０〜１．２５から選択され、ｚは０．８〜１．５であり、ｑは２．５〜５である）を有するものをはじめとするチタン酸バリウムストロンチウム、ＰｂＺｒｙＴｉ１−ｙＯ３をはじめとするチタン酸鉛ジルコニウム、式（ＰｂｘＭ１−ｘ）（ＺｒｙＴｉ１−ｙ）Ｏ３（式中、Ｍは、アルカリ土類金属、およびニオブおよびランタンなどの遷移金属をはじめとする任意の種々の金属であり、ｘは鉛含有率を表し、およびｙは酸化物中のジルコニウム含有率を表す）を有する一連のドープされたチタン酸鉛ジルコニウム、ＬｉＮｂＯ３をはじめとする酸化リチウムニオブ、（ＰｂｘＭｇ１−ｘ）ＴｉＯ３をはじめとするチタン酸鉛マグネシウム、および（ＰｂｘＭｇ１−ｘ）ＮｂＯ３をはじめとする酸化鉛マグネシウムニオブ、およびチタン酸鉛ストロンチウム（ＰｂｘＳｒ１−ｘ）ＴｉＯ３が挙げられる。コンデンサ誘電材料がＢａａＴｉｂＯｃを含む場合、ａおよびｂがどちらも１であり、ｃが３であることが好ましく、すなわちＢａＴｉＯ３が好ましい。他の好適な誘電材料としては、限定するものではないが、シルセスキオキサン、たとえばアルキルシルセスキオキサン、アリールシルセスキオキサン、ヒドリドシルセスキオキサン、およびそれらの混合物；シリカ；並びにシロキサンが挙げられ、これらの任意の混合物も挙げられる。好適なアルキルシルセスキオキサンとしては、（Ｃ１〜Ｃ１０）アルキルシルセスキオキサン、たとえばメチルシルセスキオキサン、エチルシルセスキオキサン、プロピルシルセスキオキサン、およびブチルシルセスキオキサンが挙げられる。誘電材料は、セラミック、金属酸化物、またはそれらの混合物を含むことが好ましい。セラミックが、本発明における特に有用な誘電材料である。かかるセラミック誘電材料は種々の結晶構造において使用することができ、たとえば、限定するものではないが、ペロブスカイト（ＡＢＯ３）、パイロクロア（Ａ２Ｂ２Ｏ７）、ルチル、およびコンデンサ誘電体としての使用に好適な電気特性を有する他の構造多形において使用することができる。
【００２４】
ポリマー／セラミックまたはポリマー／金属酸化物の複合コンデンサ誘電材料が使用される場合、そのセラミックまたは金属酸化物材料は、粉末としてポリマーと混合することができる。セラミックまたは金属酸化物が使用されポリマーは使用されない場合、かかるセラミックまたは金属酸化物は、種々の手段、たとえば限定するものではないが、ゾル−ゲル、物理的および／または反応性蒸発、スパッタリング、レーザー系堆積技術、化学蒸着（「ＣＶＤ」）、燃焼化学蒸着（「ＣＣＶＤ」）、制御雰囲気化学蒸着（「ＣＡＣＣＶＤ」）、水素化物気相堆積、液相エピタキシー、およびエレクトロエピタキシーなどによって堆積させることができる。好ましくは、かかるセラミックまたは金属酸化物材料は、ゾル−ゲル技術を使用することによって堆積される。
【００２５】
かかるゾル−ゲル法においては、本明細書においてチタン酸バリウムストロンチウム（「ＢＳＴ」）コンデンサ誘電体の堆積を例とすると、チタンアルコキシ、バリウム前駆体、およびストロンチウム前駆体の溶液を所望の化学量論において反応させ、溶媒／水溶液を使用して制御可能に加水分解させる。次に、好適な方法、たとえば浸漬コーティング、１，０００〜３，０００ｒｐｍでのスピンコーティング、またはメニスカスコーティングなどによって、加水分解した溶液（または「ゾル」）の薄い付着性薄膜を基体に適用する。メニスカスコーティングが特に好適な技術である。
【００２６】
メニスカスコーティングにおいては、基体が真空チャック上に配置される。次に、チャックを反転させて、塗布棒の上のコーティング位置に基体を配置させる。塗布棒は、閉鎖端、開放端、および管の長さにそって延在するスロット、を有する管であり、このスロットは管内部と連絡しており、スロットが管の上面に位置するようにこの塗布棒が水平に配置される。コーティングされるゾルをはじめとする材料は、開放端を介して塗布棒に供給される。一実施形態においては、開放端を介して材料が管内に圧送される。別の実施形態においては、塗布棒がリザーバー内部に配置される。ゾルは管を通って流れ、スロットを通って管から出て、メニスカスを形成する。コーティングされる基体表面がゾルのメニスカスと接触するように、塗布棒の上に基体が配置される。塗布棒は基体の下を移動して、ゾルのコーティングを基体表面上に提供する。あるいは、銅箔をはじめとする金属箔のロールなどのコーティングされる基体のウェブ（ｗｅｂ）を、移動するまたは静止する塗布棒の上に通して、基体表面にコーティングすることができる。
【００２７】
あるいは、コンデンサ誘電体でコーティングされるべき基体を、２〜１２ｃｍ／ｍｉｎ（１〜５ｉｎ．／ｍｉｎ）、好ましくは２〜８ｃｍ／ｍｉｎの平均速度でゾルに浸漬することができる。
【００２８】
コーティング後、薄膜を２００〜６００℃の温度で約５〜１０分間加熱して、有機化学種を気化させて、乾燥した「ゲル」薄膜を得る。他の好適な温度および時間を使用することもでき、それらの選択は当業者の能力の範囲内である。薄膜の厚さを増加させるために複数のコーティングが必要になる場合がある。有機物および水の大部分は５００℃で加熱することによって薄膜から除去されるが、ＢＳＴ薄膜は部分的にのみ結晶となる。
【００２９】
ゾル−ゲル法によって堆積される薄膜または層の厚さは、回転速度（スピンコーティング）、コーティング速度（たとえばメニスカスコーティング）、および溶液の粘度に依存する。典型的には、層の厚さは２５ｎｍ以上であり、より典型的には５０ｎｍ以上であり、さらにより典型的には１００ｎｍ以上である。特に有用な厚さは、２５〜７００ｎｍの範囲であり、さらに特に５０〜２５０ｎｍの範囲である。コンデンサ誘電体構造の全体の厚さは、誘電体構造中の各層の厚さの合計によって決定される。
【００３０】
次に、所望の結晶構造が得られるまでの時間、薄膜がアニールされる。たとえば、かかる薄膜は、６００〜８００℃の温度範囲でアニールすることができる。典型的には、アニーリング時間は約１５分であるが、種々のアニーリング時間を使用することができ、個々のセラミック誘電体組成および基体に依存する。かかるアニーリング時間の選択は当業者の能力の範囲内である。望ましいアニーリング条件は６５０℃で約１５分間である。かかるアニーリングは、空気をはじめとする種々の雰囲気中、または窒素およびアルゴンなどの種々の不活性雰囲気中において実施することができる。任意に、薄膜の結晶化度を改善するためのさらに薄膜をアニールすることができる。この任意の工程は、所望の結晶化度が得られるまで、たとえば２００℃／ｈｒの速度で、好適な雰囲気中、６００〜９００℃の最終アニーリング温度まで薄膜を加熱することを含む。あるいは、当業者には公知である高速熱アニーリング（「ＲＴＡ」）技術を使用して薄膜をアニールすることができる。
【００３１】
チタンアルコキシドとしてはチタンイソプロポキシドが好ましい。「バリウム前駆体」は、種々のバリウム化合物、たとえばカルボン酸バリウム、およびグリコールと酸化バリウムとの反応生成物から選択することができる。カルボン酸バリウムの例としては、限定するものではないが、ギ酸バリウム、酢酸バリウム、およびプロピオン酸バリウムが挙げられる。典型的なグリコールは、エチレングリコールおよびプロピレングリコールである。グリコール−酸化バリウム反応生成物は、典型的には、チタンアルコキシドを加える前にアルコールで希釈される。「ストロンチウム前駆体」は、任意の好適なストロンチウム化合物、たとえばカルボン酸ストロンチウム、たとえばギ酸ストロンチウム、酢酸ストロンチウム、およびプロピオン酸ストロンチウムであってよい。希釈剤として使用するのに好適なアルコールとしては、限定するものではないが、エタノール、イソプロピルアルコール、メタノール、ブタノール、およびペンタノールが挙げられる。
【００３２】
ＢＳＴは以下のように調製することができるが、他の好適な調製を使用することもできる。酢酸バリウムおよび酢酸ストロンチウムを、乳酸と水との溶液中に溶解させる。キレート剤をこの溶液に加え、溶液を加熱還流する。次に好適な溶媒を加え、水を留去して、バリウム／ストロンチウム（「Ｂａ／Ｓｒ」）溶液を得る。別の反応容器中で、チタンイソプロポキシドを、キレート剤および溶媒と撹拌して、チタン（「Ｔｉ」）溶液を得る。このＴｉ溶液をＢａ／Ｓｒ溶液と混合し、混合物を加熱還流する。その反応混合物を次に溶媒で希釈して、その混合物であるＢＳＴゾルを、たとえばスピンコーティングまたはメニスカスコーティングなどによって基体にコーティングできる状態にする。
【００３３】
正の形状を有するバルク誘電材料の層が得られる限りは、種々の誘電性ドーパントを本発明において使用することができる。バルク誘電材料の誘電率の値の少なくとも１／２である誘電率を有するように、ドーパントは選択される。好ましくは、ドーパントは、バルク誘電材料と実質的に同じまたはそれを超える誘電率を有する。「実質的に同じ誘電率」とは、バルク誘電材料の誘電率の２５％の範囲内（すなわち、±２５％）の誘電率をドーパントが有することを意味する。一実施形態においては、ドーパントは、バルク材料の誘電率の１０％の範囲内（すなわち、±１０％）、好ましくは５％の範囲内の誘電率を有する。別の実施形態においては、ドーパントとバルク誘電材料とが実質的に類似した熱膨張係数（「ＣＴＥ」）を有する。「実質的に類似したＣＴＥ」とは、ドーパントのＣＴＥが、バルク誘電材料のＣＴＥの±２５％であることを意味する。一実施形態においては、ドーパントの誘電率が、バルク誘電材料の誘電率以上となる。
【００３４】
本発明のドーパントは、典型的には、１０ｎｍ以上の平均サイズ（直径など）を有する誘電材料の粒子である。典型的には、ドーパントは、２０ｎｍ以上、より典型的には２５ｎｍ以上、さらにより典型的には５０ｎｍ以上のサイズを有する。ドーパントのサイズの実際的な上限は、個々の誘電体層の厚さに等しい。より典型的には、ドーパントのサイズは、誘電材料層の厚さの７５〜１５０％である。一実施形態においては、ドーパントのサイズは最大３００ｎｍである。典型的には、ドーパントのサイズは最大２５０ｎｍであり、より典型的には最大２００ｎｍである。有用なドーパントサイズの範囲は１０〜３００ｎｍであり、典型的には１０〜２５０ｎｍである。ドーパント粒子は、任意の好適な形状であってよく、たとえば、限定するものではないが、顆粒、球、棒、トーラス、円錐、角錐、三日月、円板、卵形、針、および葉巻型などであってよい。かかるドーパント粒子は、分離した粒子であってもよいし、凝集体であってもよい。
【００３５】
ドーパントとして使用される代表的な誘電材料は、前述の任意の誘電材料である。一実施形態においては、ドーパントとバルク誘電材料とが同じ組成を有する。一般に、ドーパントがセラミックである場合、かかるドーパントはあらかじめ加熱され、すなわちバルク誘電体の任意のアニーリングの前に、かかるドーパントは既に所望の結晶化度を有する。一般にかかるドーパントは、アドバンスト・ナノ・テクノロジーズ（Ａｄｖａｎｃｅｄ Ｎａｎｏ Ｔｅｃｈｎｏｌｏｇｉｅｓ）（オーストラリアのウェルシュプール（Ｗｅｌｓｈｐｏｏｌ，Ａｕｓｔｒａｌｉａ））などから商業的に入手可能であり、あるいはゾル−ゲル技術およびＣＣＶＤ技術などの当技術分野で公知の種々の手段によって調製することができる。
【００３６】
コンデンサ誘電体層の堆積にゾル−ゲル法が使用される場合、薄膜堆積前にドーパントが誘電材料ゾルに加えられることが好ましい。気相堆積方法が使用される場合、ドーパントをバルク誘電材料とともに堆積させることが好ましい。本発明のドーパント含有誘電体層は、ゾル−ゲル前駆体中へ混合することによって堆積させ、好適な手段（ゾル−ゲル法）によって基体上に堆積させることが好ましい。
【００３７】
ドーパントは、バルク誘電材料の薄膜が形成されたときに正の形状が得られるのに十分な量でバルク誘電材料中に存在する。このような正の形状は、後に適用される電極に対して良好な接着性を示す。必要なドーパントの最小量は、個々のドーパントのサイズ、堆積させるバルク誘電材料層および導電性材料層の厚さに依存する。当該最小量は、当業者の能力の範囲内にある。典型的には、バルク誘電材料中のドーパント量は、５〜９０体積％の範囲とすることができ、より典型的には１５〜８５体積％、さらにより典型的には２５〜８５体積％の範囲とすることができる。
【００３８】
コンデンサ誘電体構造のこのようにドープされた誘電体層は、後に適用またはめっきされる電極に対する接着性の増加を提供する。かかる電極は導電性材料を含み、および１以上の障壁層および触媒層を含むこともできる。本明細書において使用される場合、用語「障壁層」は、導電性材料層の酸化を防止または遅延し、あるいは銅電極の場合には、セラミック誘導体中への銅の移行を防止する任意の層を意味する。代表的な障壁層としては、限定するものではないが、ニッケル、ニッケル合金、たとえばニッケル−リン、ニッケル−銅およびニッケル−クロム、タングステン、チタン、窒化チタン、タンタル、窒化タンタルが挙げられる。「触媒層」は、電極形成を触媒的に促進する層、たとえば、無電解金属堆積または電気めっきを触媒的に促進する層を意味する。代表的な導電性材料としては、限定するものではないが、導電性ポリマー、金属、たとえば銅、銀、金、アルミニウム、白金、パラジウム、ニッケル、スズ、鉛、およびそれらの任意の合金、並びに金属酸化物が挙げられる。好適な合金としては、スズ−鉛、スズ−銅、スズ−ビスマス、スズ−銀、およびスズ−銀−銅、並びに合金化金属としてビスマス、インジウム、およびアンチモンの１種類以上を含有する合金が挙げられる。好適な導電性ポリマーとしては、金属が充填されたポリマー、たとえば銅が充填されたポリマーおよび銀が充填されたポリマー、ポリアセチレン、ポリアニリン、ポリピロール、ポリチオフェン、並びにグラファイトが挙げられる。その他の導電性材料を使用することもできる。本発明において有用な電極は、２つ以上の導電性材料層を含むことができる。たとえば、本発明のコンデンサ中に有用な電極は、銅層および銀層を含むことができる。他の導電性材料の組み合わせも好適に使用することができる。最上部、底部、または最上部と底部の両方の電極の有効面積は、そのような電極と電気的に接触するドーパント粒子の表面積の分だけ増加する。
【００３９】
一般に、本発明の誘電体構造は、典型的には導電性である基体の上に１以上の誘電材料層を配置することによって形成される。かかる導電性基体は、本発明のコンデンサの底部電極として機能する。かかる導電性基体は、前述の任意の導電性材料を含むことができる。特に好適な導電性基体は、金属箔、たとえば銅箔、銀箔、および金箔である。かかる箔は任意に、１以上のコーティング、たとえば剥離層、接着促進層、および／または障壁層などを含むことができる。たとえば、銅箔はニッケルでコーティングすることができる。
【００４０】
別の実施形態においては、本発明の誘電体構造を、導電性である必要はない除去可能な基体上に形成することができる。好適な除去可能な基体としては、ポリマーシートおよび除去可能な金属箔が挙げられる。たとえば、金属箔は、金属箔と誘電材料層との間に剥離層を使用することによって除去可能にすることができる。ある種の金属酸化物を含んでいてもよいかかる剥離層は当技術分野において良く知られている。かかる除去可能な基体の上に所望の誘電体構造が形成された後、最上部誘電体層の露出面上に電極が形成される。次に、誘電体構造が除去可能な基体から除去され、底部誘電体層の露出面上に電極が形成される。かかる構造においては、最上部および底部の両方の誘電材料層がドーパントを含むことができる。
【００４１】
本発明の誘電体構造はコンデンサの形成に有用である。かかる誘電体構造は、１以上のコンデンサ誘電体層を含むことができる。２つ以上の誘電体層が本発明の誘電体構造中に使用される場合、電極に隣接する誘電体層、すなわち電極とオーム接触にある誘電体層は、典型的には、電極と接触する層の表面上に正の形状を提供するのに十分な量の誘電性ドーパントを含有する。一実施形態においては、電極に隣接する各誘電体層が誘電性ドーパントを含有する。３つ以上の誘電体層が使用される場合、電極に隣接する一方または両方の誘電体層が誘電性ドーパントを含有する。３つ以上の誘電体層を有する誘電体構造においては、電極に隣接していない誘電体層はドーパントを含有する必要はないが、任意に含有してもよい。複数の誘電体層を有する誘電体構造によって、調整された全体の誘電率を有する誘電体構造を製造することが可能となる。
【００４２】
図１Ａは、ドーパントを含有する１つの誘電体層を有する本発明による多層誘電体構造を示している。個別の誘電体層２ａ、２ｂ、および２ｃを有する多層誘電体の積み重ね２が、導電性基体１（たとえばニッケルコーティングされた銅箔が挙げられる）上に配置されている。ドーパント４を有する最上部誘電体層３が、誘電体の積み重ね２の表面上に配置されている。一実施形態においては、誘電体層２ａ、２ｂ、２ｃ、および３のそれぞれがＢＳＴ層である。さらに別の実施形態においては、ドーパント４もＢＳＴである。最上部誘電体層３は正の形状を有する。コンデンサを形成するために、最上部誘電体層３の表面上に電極（図示せず）が提供される。誘電体層２ａもドーパント４を含有する以外は、図１Ｂは、図１Ａに示されるものと同様の多層誘電体構造を示している。
【００４３】
一実施形態においては、本発明は、導電性基体上に配置されるバルク誘電材料の層を含む誘電体構造であって、バルク誘電材料がドーパントを含み、バルク誘電材料が≧１０の誘電率を有する誘電体構造を提供する。このバルク誘電材料は導電性基体とオーム接触の状態にある。好ましくは、かかるバルク誘電材料はセラミックである。さらに別の実施形態においては、導電性基体が金属箔である。さらに別の実施形態においては、ドーパントがバルク誘電材料と実質的に同じ誘電率を有する。さらに別の実施形態においては、ドーパントとバルク誘電材料とが実質的に同じＣＴＥを有する。
【００４４】
複数の誘電体層が使用される場合、各誘電体層は同じ場合も異なる場合もあり得る。一実施形態においては、各誘電体層が同じ誘電材料を含むことが好ましい。別の実施形態においては、異なる誘電材料を使用して種々の誘電体層が形成される。異なるセラミック誘電材料の好適な組み合わせの例は、それ自体による、または１以上の他の誘電体層との組み合わせにおいてのいずれかの、アルミナ、ジルコニア、チタン酸バリウムストロンチウム、チタン酸バリウム、チタン酸鉛ジルコニウム、およびチタン酸鉛ランタンジルコニアの１以上の交互層である。
【００４５】
一実施形態においては、後に堆積される電極が良好な接着性を有するようにするため、誘電体の積み重ね中の最上層として本発明のドーパント含有誘電体層を使用することができる。「誘電体の積み重ね」とは、密接に接触する２つ以上の誘電体層を意味する。この実施形態においては、ドーパント含有誘電体層の下の層は、たとえば、限定するものではないが、メニスカスコーティングおよびスピンコーティングによるものなどのゾル−ゲル技術、ＣＶＤ、ＣＣＶＤ、ＣＡＣＣＶＤ、またはこれらの任意の組み合わせなどの任意の好適な手段によって堆積することができる。ドーパント含有誘電体層の下のかかる誘電体層は、ドーパント含有誘電体層中に使用される誘電材料と同じ場合も異なる場合もあり得る任意の好適な誘電材料で構成されてよい。
【００４６】
誘電体構造の全体の厚さは、選択されるコンデンサ誘電材料、並びに所望の全キャパシタンスに依存する。多層誘電体構造中、誘電体層は同一の厚さであってもよいし、異なる厚であってもよい。かかる構造は、多くの薄い層、１以上の厚い層、または厚い層と薄い層との混合物からなり得る。かかる選択は、当業者の能力の範囲内である。代表的な誘電体層は、１０ｎｍ〜１００μｍの厚さを有し得る。
【００４７】
好ましくは、ドーパント含有誘電体層の厚さは、誘電体構造全体の厚さの＜５０％である。さらに好ましくは、ドーパント含有誘電体層の厚さは、誘電体構造全体の厚さの＜４０％、より好ましくは＜３０％、さらにより好ましくは＜２５％である。
【００４８】
セラミック誘電体構造が使用される場合、多層誘電体構造全体を加熱（アニール）して、所望の結晶構造を有する誘電体構造を得ることができる。別の実施形態においては、ドーパント非含有誘電体ゲル層（ゾル−ゲル技術によって形成される）が最初にアニールされて所望の結晶化度が形成され、続いて誘電性ドーパント含有ゾルが堆積される。次に、ドーパント含有ゾルが加熱されて、ゲルが形成され、続いてアニールされて所望の結晶化度が得られる。
【００４９】
アニーリング後、乾燥セラミックゲルの複数の層から調製された誘電体構造は、その多層構造を維持する場合も維持しない場合もあり、すなわちこのようにアニールされたセラミック誘電体構造が単一の誘電体層を示す場合がある。本発明の誘電体構造は、ドーパント含有領域およびドーパント非含有領域を有し、ドーパント含有領域は誘電体構造の表面にあり、表面で正の形状を形成する。あるいは、最上部層および底部層の両方が誘電性ドーパントを含有する、乾燥セラミックゲルで構成される多層誘電体構造のアニーリングによって、第１のドーパント含有領域、第２のドーパント含有領域、およびドーパント非含有領域を有する誘電体構造が得られ、第１および第２のドーパント含有領域は、誘電体構造の互いに反対側の表面にあり、ドーパント非含有領域は、第１のドーパント含有領域と第２のドーパント含有領域との間にある。
【００５０】
図１Ｃは、導電性基体１上に配置された誘電体層５を有する誘電体構造を示しており、誘電体層５は、ドーパント非含有領域５ａと、ドーパント４を有するドーパント含有領域５ｂとを有し、ドーパント含有領域５ｂは、導電性基体１と反対側の誘電体層５の表面にある。図１Ｄは、導電性基体１上に配置された誘電体層５を有する誘電体構造を示しており、誘電体層５は、ドーパント非含有領域５ａと、ドーパント４を有する第１のドーパント含有領域５ｂと、導電性基体１に隣接する第２のドーパント含有領域５ｃとを有する。
【００５１】
したがって、本発明は、第１の電極と、第２の電極と、第１の電極と第２の電極との間にあるコンデンサ誘電体とを含むコンデンサであって、コンデンサ誘電体がドーパント非含有領域およびドーパント含有領域を有し、ドーパント含有領域が第１の電極に隣接しているコンデンサを提供する。かかるコンデンサにおいては、コンデンサ誘電体は、任意に、第２の電極に隣接する第２のドーパント含有領域を有し、かつドーパント非含有領域が第１のドーパント含有領域と第２のドーパント含有領域との間に配置されることができる。一実施形態においては、コンデンサ誘電体はセラミックである。
【００５２】
別の実施形態においては、コンデンサ誘電体表面をさらにテクスチャー加工し、電極の接着性をさらに改善することができる。かかるさらなるテクスチャー加工は、種々の手段によって、たとえば、限定するものではないが、レーザー構造化、除去可能なポロゲンの使用、化学エッチング、および物理的研磨をはじめとする機械的手段、などによって実現することができる。除去可能なポロゲンは、たとえばポリマー粒子、線状ポリマー、星形ポリマー、もしくは樹枝状ポリマーなどのポリマーであってよいし、または誘電性モノマーと共重合して不安定な（除去可能な）成分を有するブロックコポリマーを形成するモノマーまたはポリマーであってもよい。別の実施形態においては、ポロゲンを、誘電体前駆体とあらかじめ重合または反応させて、モノマー、オリゴマー、またはポリマーであり得るゾルを形成することができる。かかるあらかじめ重合した材料を次にアニールして誘電体層が形成される。好適なポロゲンは、たとえば、米国特許第６，２７１，２７３号（ユウら）、米国特許第５，８９５，２６３号（カーターら）、および米国特許第６，４２０，４４１号（アレンら）に開示されている。テクスチャー加工されたコンデンサ誘電体の形成におけるかかるポロゲンの使用は、米国特許第６，８１９，５４０号（アレンら）に開示されている。好適なテクスチャー加工表面が得られ、同時に得られる誘電率を制御できる方法が好ましい。
【００５３】
誘電体表面のレーザー構造化は、当技術分野において公知の任意のレーザー構造化またはアブレーション方法によるものであってよい。かかる方法においては、誘電体の積み重ねの表面が、レーザーアブレーションをはじめとするレーザー構造化が行われ、その後に電極（金属化）層が堆積される。かかるレーザーアブレーションは、典型的にはコンピュータ制御され、それにより所定のパターンで正確な量のコンデンサ誘電材料を除去することができる。代表的なパターンとしては、限定するものではないが、溝、くぼみ、波形、クロスハッチ、ギザギザ、および割れ目が挙げられる。
【００５４】
ドーパントを含有する誘電体層を有する本発明の誘電体構造は、種々の方法によって、たとえば、限定するものではないが、無電解めっき、化学蒸着、スパッタリング、蒸発、物理蒸着、電解めっき、および浸漬めっきなどによって、金属化（電極を形成するため）することができる。無電解めっきは、種々の公知の方法によって好適に実施することができる。無電解めっきが可能な好適な金属としては、限定するものではないが、銅、金、銀、ニッケル、パラジウム、スズ、鉛、およびそれらの合金が挙げられる。浸漬めっきは、種々の公知の方法によって実施することができる。金、銀、スズ、および鉛を、浸漬めっきによって好適に堆積させることができる。
【００５５】
電解めっきは、種々の公知の方法によって実施することができる。電解により堆積可能な代表的な金属としては、限定するものではないが、銅、金、銀、ニッケル、パラジウム、スズ、スズ−鉛、スズ−銀、スズ−銅、およびスズ−ビスマスが挙げられる。電解めっきの前に、ドーパント含有誘電体層の表面は、所望の導電性材料を電気めっきするために十分に導電性にされる。誘電体層は、金属層の無電解堆積、導電性ポリマーの堆積、導電性ペーストの堆積、導電性障壁層の堆積、あるいは当業者に公知の別の好適な方法によって導電性にすることができる。
【００５６】
当業者は、導電性材料の追加層を第１の導電性材料の上に堆積させることができることを理解できる。かかる追加の導電層は、第１の導電層と同じであっても異なっていてもよい。追加の導電層は、浸漬めっき、化学蒸着、物理蒸着、ＣＡＣＣＶＤ、ＣＣＶＤ、および他の好適な手段によって、無電解堆積、電解堆積させることができる。たとえば、導電層が無電解めっきによって堆積される場合、かかる無電解堆積の後に、電解めっきを行って、より厚い金属堆積物を形成することができる。このように続いて電解堆積される金属は、無電解堆積される金属と同じであっても異なっていてもよい。
【００５７】
本発明は、電極の誘電体層に対する接着性を改善する方法であって、層の表面に正の形状を提供するのに十分な量の誘電性ドーパントを含むバルクセラミック誘電材料の層を基体上に堆積させる工程と、誘電体層の表面上に電極をめっきする工程とを含む方法を提供する。
【００５８】
本発明のコンデンサの用途の１つは、積層プリント回路基板中の埋め込みコンデンサとしての用途である。かかるコンデンサは、積層プリント回路基板の製造過程において積層誘電体中に埋め込まれる。この積層誘電体は、典型的には有機ポリマー、たとえばエポキシ、ポリイミド、繊維強化エポキシ、およびプリント回路基板の製造において誘電体として使用される他の有機ポリマーである。一般に、積層誘電体は、≦６の誘電率を有し、典型的には３〜６の範囲の誘電率を有する。本発明のコンデンサは、米国特許第５，１５５，６５５号（ハワードら）に開示されるような当技術分野で公知の種々の手段によって埋め込むことができる。
【００５９】
図２Ａ〜Ｃは、本発明の埋め込み可能なコンデンサの１つの形成方法を示している。ドーパント含有領域（図示されていない）を有するコンデンサ誘電体層２５が、たとえばメニスカスコーティングによって、導電性基体２０の上にコーティングされている。誘電体層２５がＢＳＴをはじめとするセラミックで構成される場合、典型的には、これはＢＳＴ前駆体の複数の層（図示せず）の堆積を含み、電極に隣接するその少なくとも１つは誘電性ドーパント（図示せず）を含有する。導電性基体２０が、ニッケルがコーティングされた銅薄をはじめとするコーティングされた薄である場合、これは銅層２０ａを含み、銅層２０ａの互いに反対側の主面上に配置されたニッケル層２０ｂおよび２０ｃを有する。層２０ｂおよび２０ｃは、ニッケル合金、たとえばニッケル−クロムおよびニッケル−リンなどの材料の追加層または交互層を含むこともできることが理解される。アニーリング後、導電性基体２０は典型的には、図２Ｂに示されるようなポリマー積層誘電体３０に積層される。続いて、図２Ｃに示されるように、正の形状（図示せず）を有するコンデンサ誘電体層２５の表面に電極２７が提供される。電極２７は、たとえば無電解めっきの後に電解めっきを行うなど、任意の好適な手段によって形成することができる。一実施形態においては、電極２７は、無電解ニッケル層をはじめとする第１の層２７ａと、電気めっき銅層をはじめとする第２の層２７ｂとを含む。
【００６０】
したがって、本発明は、多層積層プリント回路基板の製造方法であって、キャパシタンス材料を、多層積層プリント回路基板の１以上の層中に埋め込む工程を含み、埋め込まれたキャパシタンス材料が、ドーパント含有領域およびドーパント非含有領域を含む誘電体構造を含み、ドーパント含有領域が導電性基体に隣接し、導電性基体とオーム接触状態となる方法を提供する。別の実施形態においては、本発明の誘電体構造は、限定するものではないが、集積回路、チップコンデンサ、パッケージ、マルチチップモジュール、およびフレキシブル回路の製造におけるコンデンサの製造に有用である。
【００６１】
本発明のコンデンサをプリント回路基板をはじめとする電子デバイス中に埋め込む前に、それらをエッチングしてディスクリートコンデンサを形成することができるし、あるいはシートとして使用して共有コンデンサを形成することもできる。埋め込みディスクリートコンデンサの形成が図３Ａ〜３Ｈに示されている。図３Ａを参照すると、底部電極（ニッケルがコーティングされた銅薄）２０と、誘電体層表面に正の形状（図示せず）を与えるドーパント含有領域を有する、ＢＳＴをはじめとするコンデンサ誘電体層２５と、最上部電極（無電解ニッケルがめっきされた銅）２７とを、ポリマー積層誘電体３０の上に有するコンデンサ３５が提供されている。最上部電極２７の上にはフォトレジスト（乾燥薄膜または液体のいずれかであり、たとえば、マサチューセッツ州マールボロのローム・アンド・ハース・エレクトロニック・マテリアルズ（Ｒｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ，Ｍａｒｌｂｏｒｏｕｇｈ，Ｍａｓｓａｃｈｕｓｅｔｔｓ）より入手可能なＳＮ３５）が配置され、このフォトレジストが、適切な波長において画像形成され、現像されて、図３Ｂに示されようなパターン形成されたフォトレジスト５０が得られ、最上部電極２７の一部はフォトレジストがなく露出する。次に、この最上部電極が、たとえば２ＮのＨＣｌ／１０％ＣｕＣｌ２などでエッチングされ、フォトレジストで覆われていない最上部電極の領域が除去される。次に、パターン形成されたフォトレジスト５０が剥離されると、図３Ｃに示されるようにパターン形成された最上部電極２８とコンデンサ誘電体層２５の露出領域とを有するコンデンサが得られる。第２のフォトレジストのコーティングが、パターン形成された最上部電極の上に適用される。このフォトレジストが、適切な波長において画像形成され、現像されて、図３Ｄに示されようなパターン形成されたフォトレジスト５５が得られ、このパターン形成されたフォトレジスト５５は、パターン形成された最上部電極２８と、コンデンサ誘電体層２５の一部とを覆っている。次に、適切なセラミックエッチを使用してエッチングを行うことなどによって、コンデンサ誘電体層２５の露出部分が除去されて、パターン形成された最上部電極２８、パターン形成されたコンデンサ誘電体層２６、および底部電極２０の露出部分を有する図３Ｅに示される構造が得られる。パターン形成された最上部電極、パターン形成されたコンデンサ誘電体層、および底部電極の一部の上に第３のフォトレジストのコーティングが適用される。このフォトレジストが、適切な波長において画像形成され、現像されて、図３Ｆに示されるようなパターン形成されたフォトレジスト６０が得られ、このパターン形成されたフォトレジスト６０は、パターン形成された最上部電極２８、パターン形成されたコンデンサ誘電体層２６、および底部電極２０の一部、を覆っている。次に、フォトレジストで覆われていない底部電極の領域が、たとえば２ＮのＨＣｌ／１０％ＣｕＣｌ２などでエッチングされ、次にパターン形成されたフォトレジスト６０が除去されて、図３Ｇに示されるようにポリマー積層誘電体３０の上にディスクリートコンデンサ４０が得られる。次に、ディスクリートコンデンサ４０が、第２のポリマー積層誘電体４５に積層され、これによってディスクリートコンデンサ４０が埋め込まれる。
【００６２】
ディスクリートコンデンサが積層誘電体中に埋め込まれた後、接点が形成される。図４Ａは、ポリマー積層誘電体７０上にあり、ポリマー積層誘電体８０に埋め込まれたディスクリート抵抗器７５を示している。ポリマー積層誘電体８０は光画像形成性であってもなくてもよい。次に、ポリマー積層誘電体８０中にビアが設けられる。ポリマー積層誘電体が光画像形成性である場合、かかるビアは光画像形成技術を使用して形成することができる。かかるビアは、ＣＯ２、ＹＡＧ、または他の好適なレーザーを使用するレーザー穿孔などの穿孔によって形成することもできる。図４Ｂは、第１のビア８５ａおよび第２のビア８６ａを有する埋め込みディスクリートコンデンサを示している。第１のビア８５ａは、パターン形成された最上部電極２８を露出させており、第２のビア８６ａはパターン形成された底部電極２１を露出させている。次に、図４Ｃに示されるように、第１の接点８５ｂおよび第２の接点８６ｂが、第１のビア８５ａおよび第２のビア８６ａの中にそれぞれ形成される。かかる接点は、無電解めっきをはじめとする任意の好適な方法によって形成することができる。別の第１の接点８５ｃおよび別の第２の接点８６ｃが図４Ｄに示されている。別の接点８５ｃおよび８６ｃは、たとえば無電解めっき、電気めっき、または無電解めっきと電気めっきとの組み合わせなどの任意の好適な方法によって形成することができる。別の接点を形成するための好適な電気めっき方法は、ＣｕＰＵＬＳＥめっき法（ローム・アンド・ハース・エレクトロニック・マテリアルズより入手可能）である。
【００６３】
以下の実施例で本発明の種々の側面をさらに例証し説明する。
【実施例１】
【００６４】
酢酸バリウム、Ｂａ（ＣＨ３ＣＯＯ）２（１ｍｏｌ）を、２０ｍｏｌのエタノール、２５ｍｏｌの酢酸、および１ｍｏｌのグリセリンの混合溶液中に溶解させ、続いてこの溶液を２時間撹拌する。撹拌後、１ｍｏｌのＴｉ［Ｏ（ＣＨ２）３ＣＨ３］４を溶液に加え、続いてさらに２時間撹拌して、チタン酸バリウムゾルを調製する。
【００６５】
このゾルの試料を、導電性銅含有基体上に２０００ｒｐｍで３０秒間スピンコーティングする。溶液がスピンコーティングされた後、試料を窒素ガス雰囲気中において１７０℃で１時間アニールして、続いて空気中において４００℃で１時間、および７００℃で１時間の連続するアニーリングの２つの工程を行う。この手順を使用して調製したアニールされた誘電体試料の厚さは〜１００ｎｍである。
【００６６】
このゾルの別の試料に、ゾルの全体積を基準にして４０体積％となるのに十分な量のチタン酸バリウム（ＢａＴｉＯ３）粒子を誘電性ドーパントとして加える。このドーパント含有ゾルを次に、上記条件を使用したアニールされた誘電体試料の誘電体表面に適用する。次にこの試料を４００℃で１時間処理してゲルを形成する。ペロブスカイト結晶構造への最終相変態は７００℃で起こる。誘電性ドーパントとしてチタン酸バリウムを含有し正の形状を有する上部誘電体層を有する誘電体構造が期待される。
【実施例２】
【００６７】
実施例１の誘電体構造を、従来の無電解ニッケルめっき浴に浸漬して、ニッケル電極を誘電性ドーパント含有誘電体層上に堆積させる。この無電解ニッケルめっきされた誘電体を、次に従来のニッケル電気めっき浴に浸漬して、堆積するニッケルの厚さを増加させる。
【実施例３】
【００６８】
無電解ニッケルめっきした誘電体を、従来の酸性銅電気めっき浴に浸漬して無電解ニッケル層の上に銅層を堆積させることを以外は、実施例２の手順を繰り返す。
【実施例４】
【００６９】
ドーパントが４８体積％の量で存在すること以外は、実施例１の手順を繰り返す。
【実施例５】
【００７０】
誘電性ドーパントがチタン酸バリウムストロンチウムであり、３５体積％の量で存在すること以外は実施例１の手順を繰り返す。
【実施例６】
【００７１】
ドーパントが４５体積％の量で存在すること以外は実施例５の手順を繰り返す。
【実施例７】
【００７２】
ドーパントが４２体積％の量で存在することを以外は実施例５の手順を繰り返す。
【実施例８】
【００７３】
酢酸バリウム、Ｂａ（ＣＨ３ＣＯＯ）２（１ｍｏｌ）および酢酸ストロンチウム、Ｓｒ（ＣＨ３ＣＯＯ）２（１ｍｏｌ）を、乳酸（５ｍｏｌ）および水（５ｍｏｌ）の混合溶液中に溶解させる。溶解させた後、７ｍｏｌジエタノールアミンを溶液に加え、その混合物を次に２時間還流させる。次に、１５ｍｏｌの１−ブタノールを加え、その溶液が蒸留され、水を留去して、バリウム／ストロンチウムストック溶液を得る。
【００７４】
別の反応容器中で、チタンイソプロポキシド（２ｍｏｌ）、ジエタノールアミン（７ｍｏｌ）、および１−ブタノール（７ｍｏｌ）を混合することによって、チタンストック溶液を調製する。このチタンストック溶液を次に、バリウム／ストロンチウムストック溶液に加え、その混合物を２時間還流させてＢＳＴゾルを調製する。次にこのゾルを１−ブタノールで希釈して、メニスカスコーティングに望ましい濃度および粘度を得る。このゾルを２つの部分に分割する。部分１はゾルのみを含有していた。部分２はＢＳＴ粒子（４０体積％）と混合した。この粒子は、あらかじめ加熱しておいたセラミック粒子である。
【００７５】
ニッケルがコーティングされた銅箔（約４５ｃｍ×６０ｃｍ）の断片を、メニスカスコーターの真空チャックの上に置く。このチャックを反転させ、箔をコーティング位置に配置する。ＢＳＴゾル（部分１）をコーティングリザーバー１中に投入する。このゾルは、塗布棒の上面上のスロットから流れ出てメニスカスを形成する。ニッケルがコーティングされた銅箔をメニスカスと接触させ、次に塗布棒を銅箔の長さに沿って移動させてＢＳＴコーティングを堆積させる。次に真空チャックを加熱して、ＢＳＴコーティングを部分的に乾燥させる。次にこの箔をコンベア付き加熱炉（４５０℃／１５分）に通して、ＢＳＴ薄膜の有機成分を気化させる。次に箔を再び真空チャック上に戻し、所望の数のＢＳＴ層を堆積させるために必要に応じてコーティング過程を繰り返す。
【００７６】
所望の数のＢＳＴゲルコーティング層（たとえば２層ｓ）が堆積した後、ＢＳＴ粒子を含有する部分２のゾルを、第２のメニスカスコーティングリザーバー中に投入する。上記のコーティング方法を使用して、ＢＳＴ粒子をドープしたＢＳＴゾルのコーティングをＢＳＴゲルコーティングの上に堆積させる。次に真空チャックを加熱して、薄膜を部分的に乾燥させる。次に、この箔をコンベア付き加熱炉（４５０℃／１５分）に通して、ＢＳＴをドープしたＢＳＴゲルのコーティングの有機成分を気化させる。
【００７７】
次に、このコーティング層を空気中６５０℃でアニールして、ＢＳＴ−ドーパント含有領域およびドーパント非含有領域を有し、ドーパント非含有領域がニッケルコーティングされた銅箔に隣接する、ＢＳＴペロブスカイト誘電体薄膜を得る。ニッケルコーティングされた銅と反対側の誘電体薄膜の表面上に正の形状を有するＢＳＴペロブスカイト誘電体薄膜が期待される。
【実施例９】
【００７８】
実施例８の誘電体構造を、従来の無電解ニッケルめっき浴に浸漬して、ニッケル電極をＢＳＴドーパント含有ＢＳＴ誘電体層上に堆積させる。この無電解ニッケルめっきされた誘電体を、次に、従来の酸性銅電気めっき浴に浸漬して無電解ニッケル層の上に銅層を堆積させる。
【実施例１０】
【００７９】
実施例８の誘電体構造を、従来の無電解ニッケルめっき浴に浸漬して、ニッケル導電層をＢＳＴドーパント含有ＢＳＴ誘電体層上に堆積させる。このニッケルめっきされた誘電体を、次に従来のニッケル電気めっき浴に浸漬して、堆積するニッケルの厚さを増加させる。
【実施例１１】
【００８０】
ＢＳＴドーパントが６５体積％の量で存在すること以外は、実施例８の手順を繰り返す。
【実施例１２】
【００８１】
ドーパントがチタン酸バリウム（「ＢＴ」）粒子であり、そのＢＴ粒子が１８体積％の量で存在すること以外は、実施例８の手順を繰り返す。
【実施例１３】
【００８２】
実施例１２の誘電体構造を、従来の無電解銅めっき浴と接触させて、ＢＴドーパント含有誘電体層上に銅層を堆積させる。
【実施例１４】
【００８３】
ＢＳＴドーパントが５２体積％の量で存在すること以外は、実施例８の手順を繰り返す。
【実施例１５】
【００８４】
スパッタリングによって実施例１４の誘電体構造上にアルミニウム層を堆積させる。
【実施例１６】
【００８５】
ニッケルめっき浴が従来のニッケル−リンめっき浴であること以外は、実施例９の手順を繰り返す。
【実施例１７】
【００８６】
次表に記載の量のドーパントを使用して、実施例１および８の手順を繰り返す。
【００８７】
【表１】
【図面の簡単な説明】
【００８８】
【図１Ａ】本発明による誘電体構造を示しているが、縮尺は一定ではない。
【図１Ｂ】本発明による誘電体構造を示しているが、縮尺は一定ではない。
【図１Ｃ】本発明による誘電体構造を示しているが、縮尺は一定ではない。
【図１Ｄ】本発明による誘電体構造を示しているが、縮尺は一定ではない。
【図２Ａ】本発明のコンデンサの形成方法の１つを示している。
【図２Ｂ】本発明のコンデンサの形成方法の１つを示している。
【図２Ｃ】本発明のコンデンサの形成方法の１つを示している。
【図３Ａ】本発明のコンデンサのパターン形成方法の１つを示している。
【図３Ｂ】本発明のコンデンサのパターン形成方法の１つを示している。
【図３Ｃ】本発明のコンデンサのパターン形成方法の１つを示している。
【図３Ｄ】本発明のコンデンサのパターン形成方法の１つを示している。
【図３Ｅ】本発明のコンデンサのパターン形成方法の１つを示している。
【図３Ｆ】本発明のコンデンサのパターン形成方法の１つを示している。
【図３Ｇ】本発明のコンデンサのパターン形成方法の１つを示している。
【図３Ｈ】本発明のコンデンサのパターン形成方法の１つを示している。
【図４Ａ】本発明による埋め込みコンデンサの形成方法の１つを示している。
【図４Ｂ】本発明による埋め込みコンデンサの形成方法の１つを示している。
【図４Ｃ】本発明による埋め込みコンデンサの形成方法の１つを示している。
【図４Ｄ】本発明による埋め込みコンデンサの形成方法の１つを示している。
【符号の説明】
【００８９】
１ 導電性基体
２ 多層誘電体の積み重ね
２ａ 誘電体層
２ｂ 誘電体層
２ｃ 誘電体層
３ 上部誘電体層
４ ドーパント
５ 誘電体層
５ａ ドーパント非含有領域
５ｂ ドーパント含有領域
５ｃ 第２のドーパント含有領域
２０ 導電性基体
２０ａ 銅層
２０ｂ ニッケル層
２０ｃ ニッケル層
２１ 底部電極
２５ コンデンサ誘電体層
２６ パターン形成されたコンデンサ誘電体層
２７ 電極
２７ａ 第１の層
２７ｂ 第２の層
２８ パターン形成された上部電極
３０ ポリマー積層誘電体
３５ コンデンサ
４０ ディスクリートコンデンサ
４５ 第２のポリマー積層誘電体
５０ パターン形成されたフォトレジスト
５５ パターン形成されたフォトレジスト
６０ パターン形成されたフォトレジスト
７０ ポリマー積層誘電体
７５ ディスクリート抵抗器
８０ ポリマー積層誘電体
８５ａ 第１のビア
８５ｂ 第１の接点
８５ｃ 別の第１の接点
８６ａ 第２のビア
８６ｂ 第２の接点
８６ｃ 別の第２の接点
【技術分野】
【０００１】
本発明は、一般に、誘電体構造の分野に関する。特に、本発明は、コンデンサの製造に使用すると好適な誘電体構造の分野に関する。
【背景技術】
【０００２】
積層プリント回路基板、並びにマルチチップモジュールは、電子部品、たとえば、集積回路、コンデンサ、抵抗器、インダクタ、および他の部品等を支持する基体として機能する。通常、ディスクリート受動部品、たとえば、抵抗器、コンデンサ、およびインダクタ等は、プリント回路基板に表面実装される。かかる表面実装された受動部品は、プリント回路基板表面の面積の最大６０％以上を占める場合があり、そのため集積回路をはじめとする能動部品の実装が可能な空間が制限される。プリント回路基板表面から受動部品を除去すると、能動部品の密度を増加させることができ、プリント回路基板がさらに小型化され、計算機能力が向上し、システムノイズが減少し、およびリード線が短くなることでノイズ感度が低下する。
【０００３】
ディスクリート受動部品のプリント回路基板表面からの除去は、積層プリント回路基板構造内に受動部品を埋め込むことによって実現することができる。埋め込みキャパシタンスは、容量性面に関して個別ではない、すなわち「共有の」キャパシタンスが得られると論じられている。容量性面は、ポリマー系誘電体層によって絶縁された２枚の積層された金属シートからなる。共有のキャパシタンスは、一定時間後に他の部品がキャパシタンスを使用することが必要となる。かかる共有のキャパシタンスでは、ディスクリート部品としてなお機能する埋め込みコンデンサの必要性に十分に対処できない。
【０００４】
コンデンサ誘電体としてポリマー材料を使用する分離して埋め込まれたコンデンサが知られている。これらの材料は、比較的低い誘電率を有するという問題がある。これらの材料のキャパシタンス密度を増加させる方法として、これらのポリマー材料に、ある種のセラミックをはじめとする高誘電率材料を充填することが提案されている。しかし、かかる材料でもなお、最新のプリント回路基板において必要とされる十分高いキャパシタンス密度は得られない。コンデンサのキャパシタンスは、誘電材料のいずれかの側の上の２つの電極の小さい方の面積によって画定される。
【０００５】
最近、高誘電率材料、たとえばセラミックまたは金属酸化物などを含有する埋め込みコンデンサが提案されている。かかるセラミックまたは金属酸化物をコンデンサ誘電材料として使用することに関する問題の１つは、プリント回路基板産業において従来使用されている技術を使用して、金属化、すなわちそれらの上への電極の製造が困難となりうることである。米国特許第６，６６１，６４２号（アレンら）には、第１および第２の誘電体層を含む多層誘電材料を含むコンデンサであって、第１の誘電体層が、多層誘電体上への導電層のめっきを促進するのに十分な量のめっき用ドーパントを含むコンデンサが開示されている。かかるめっき用ドーパントは、全体の誘電率に悪影響を与える可能性があり、したがって多層誘電材料のキャパシタンスに悪影響を与える可能性がある。米国特許第６，８１９，５４０号（アレンら）には、第１および第２の誘電体層を含む多層誘電材料を含むコンデンサであって、第１の誘電体層がテクスチャー加工されている、すなわち粗い表面を有するコンデンサが開示されている。かかる第１の誘電体層は、ある種の孔隙形成材料を除去することによってテクスチャー加工され、これによって「負の」形状を有する表面が形成される。「負の形状」とは、何かが除去されることによって形成された材料中の粗い面を意味し、これによって材料中に空隙が形成されることによって表面が粗面化（すなわちテクスチャー加工）される。孔隙形成材料が除去されると、誘電材料中に孔隙または空隙が形成され、これらは典型的には空気を含み、この結果、多層誘電材料の誘電率が全体的に低下することがあり、それによってコンデンサのキャパシタンスが低下する。
【０００６】
従来の高キャパシタンス密度材料よりも、その上への電極の製造が容易である、高キャパシタンス密度を有するコンデンサ、特に埋め込みコンデンサが必要とされている。埋め込みコンデンサ製品中に使用されるセラミック誘電体コンデンサに対する電極の接着性を改善する必要も存在する。
【０００７】
【特許文献１】米国特許第６，６６１，６４２号明細書
【特許文献２】米国特許第６，８１９，５４０号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
驚くべきことに、めっきされた電極層の高誘電率材料への接着性が、誘電材料中にドーパントを提供することによって改善することができ、ドーパントによって高誘電率材料層の表面に正の形状が提供されることが見出された。「正の形状」を有する誘電材料とは、表面が凸部を含むように、別の材料を加えることによって形成された粗い表面を有する誘電材料を意味する。本明細書において使用される場合、「凸部」とは、誘電材料表面の面から突出する任意の構造を意味する。
【０００９】
本発明は、第１の誘電体層と、第２の誘電体層とを有する多層誘電体構造であって、第１の誘電体層がドーパントを含む多層誘電体構造を提供する。典型的には、第１の誘電体層は、≧１０の誘電率を有する誘電材料も含む。一実施形態においては、このドーパントは、バルク誘電材料の誘電率以上の誘電率を有する。別の実施形態においては、ドーパントは、バルク誘電材料と実質的に同様の誘電率を有する。さらに別の実施形態においては、ドーパントとバルク誘電材料とが同じ組成を有する。ドーパント含有誘電材料層は正の形状を有する。誘電材料に対して良好な接着性を有する誘電体層表面上にめっきされた導電層を得るために十分な量のドーパントを含む誘電材料層を有する誘電体構造も、本発明によって意図される。かかる誘電体構造を含むコンデンサも、さらに本発明によって意図される。
【００１０】
別の実施形態においては、本発明は、導電層をはじめとする基体上に配置された誘電体層を含む誘電体構造であって、誘電体層がドーパント含有領域およびドーパント非含有領域を含み、ドーパント含有領域が誘電体構造の表面において正の形状を形成する誘電体構造を提供する。さらに、本発明は、第１の電極と、第２の電極と、これらの電極の間にある誘電体構造とを含むコンデンサであって、その誘電体構造が、ドーパント含有領域およびドーパント非含有領域を含む誘電材料を含み、ドーパント含有領域が第１の電極に隣接しているコンデンサを提供する。あるいは、ドーパント含有領域は第２の電極に隣接してもよい。ドーパント自体が誘電材料である。
【００１１】
本発明は、触媒およびめっきされた電極の、誘電体層への接着を促進する方法であって、正の形状を有する表面を有する誘電体構造を基体上に配置する工程であって、この誘電体構造は、誘電性ドーパント含有領域およびドーパント非含有領域を有する誘電材料を含み、この誘電材料は≧１０の誘電率を有する工程と、誘電体構造の表面上に導電層をめっきする工程とを含む方法も提供する。ドーパント含有領域は、正の形状を有する誘電体構造の表面を形成する。かかる方法は、コンデンサの製造においても使用される。かかるコンデンサにおいて、基体は、典型的には底部導電層である。典型的には、誘電材料はセラミックである。より典型的には、誘電材料およびドーパントは両方ともセラミックである。
【００１２】
本発明はさらに、前述の誘電体構造の形成方法であって、第１の誘電材料の層を基体上に配置する工程と、誘電性ドーパントを含有する誘電材料の層を第１の誘電材料の上に配置する工程と、誘電材料の層をアニールして誘電体構造を形成する工程とを含む方法を提供する。
【００１３】
本発明は、前述のコンデンサを含む電子デバイス、たとえばプリント回路基板を提供する。特に、本発明は、埋め込まれたキャパシタンス材料を含むプリント回路基板であって、この埋め込まれたキャパシタンス材料が、ドーパント含有領域およびドーパント非含有領域を有する誘電材料を含む誘電体構造を含み、ドーパント含有領域が誘電体構造の表面を形成するプリント回路基板を提供する。典型的には、第１の誘電体層は、≧１０の誘電率を有する誘電材料も含む。上記プリント回路基板の製造方法も本明細書において意図される。
【００１４】
本発明はさらに、前述の誘電体構造を含むチップコンデンサ、マルチチップモジュール、およびその他の表面実装コンデンサを提供する。
【発明を実施するための最良の形態】
【００１５】
図面において、類似の参照番号は類似の構成要素を意味する。
【００１６】
本明細書全体で使用される場合、以下の略記は以下の意味を有する：℃＝摂氏温度、ｒｐｍ＝回転／分、ｍｏｌ＝モル、ｈｒ＝時、ｍｉｎ＝分、ｓｅｃ＝秒、ｎｍ＝ナノメートル、μｍ＝ミクロン＝マイクロメートル、ｃｍ＝センチメートル、ｉｎ．＝インチ、ｎＦ＝ナノファラド、およびｗｔ％＝重量％。
【００１７】
用語「プリント配線板」および「プリント回路基板」は、本明細書全体で同義的に使用される。「堆積させる」および「めっきする」は、本明細書全体で同義的に使用され、無電解めっきおよび電解めっきの両方を含む。「多層」は、２つ以上の層を意味する。用語「誘電体構造」は、コンデンサ中の誘電体として使用される誘電材料の１以上の層を意味する。「アルキル」は、線状、分岐、および環状のアルキルを意味する。
【００１８】
他に明記しない限り、すべてのパーセント値は重量を基準としている。すべての数値範囲は境界値を含むものとし、論理上かかる数値範囲が合計で最大１００％に制約されることが明らかである場合を除けば、任意の順序で組み合わせることができる。
【００１９】
本発明は、ドーパントを含む誘電材料の層を含む誘電体構造を提供する。本発明において有用なドーパントは、誘電材料でありコンデンサ誘電体として機能する任意のものであってよい。本明細書において使用される場合、「ドーパント」は、バルク誘電材料の表面に正の形状を提供する、バルク誘電材料中に存在する任意の誘電材料を意味する。用語「バルク誘電材料」は、誘電材料層の形成に使用されドーパントを含む誘電材料を意味する。かかる誘電体構造は、コンデンサの製造、たとえば積層プリント回路基板中に埋め込むことができるコンデンサの製造に特に好適である。かかるコンデンサは、誘電体構造の互いに反対側の表面上にあり、これらと密接に接触している１組の電極（導電層または金属層）を含む。キャパシタンス密度は、電極表面積、誘電体構造の誘電率、およびコンデンサの厚さによって決定される。本発明によって、短絡の可能性を増加させることなく所与の幾何学的領域において電極表面積の増加が提供される。
【００２０】
典型的には、本発明の誘電体構造において有用な誘電材料は、コンデンサ誘電体としての使用に好適な任意の誘電材料である。コンデンサの設計上の必要性に応じて多種多様の誘電材料を使用することができる。好適な「低」誘電率材料としては、２から＜１０の誘電率を有するポリマーが挙げられる。特に有用な低誘電率材料は、３〜９の誘電率を有するものである。「中」誘電率は、≧１０、好ましくは＞１０の誘電率を意味する。一実施形態においては、誘電材料は、たとえば≧５０、好ましくは≧１００の「高」誘電率を有する。別の実施形態においては、誘電材料は、≧１０、典型的には≧２５、より典型的には≧５０の誘電率を有する。
【００２１】
典型的には、誘電体構造が誘電材料の単層を含む場合、かかる誘電材料は、＞１０の誘電率を有し、かつドーパントを含む。かかる単層の誘電材料は、電極に隣接するドーパント含有領域を有する。誘電体構造が誘電材料の複数層を含む場合、電極に隣接する誘電体層、すなわち電極と密接に接触する誘電体層は、ドーパントを含む。かかる最上部の誘電材料は、任意の種々の誘電率を有する材料であり得る。
【００２２】
多種多様の誘電材料を好適に使用することができる。代表的な低誘電率材料としては、限定するものではないが、エポキシ、ポリイミド、ポリウレタン、ポリアリーレンエーテルをはじめとするポリアリーレン、ポリスルホン、ポリスルフィド、フッ素化ポリイミド、およびフッ素化ポリアリーレンなどのポリマーが挙げられる。
【００２３】
典型的には、誘電材料は、中および高誘電率材料、並びにそれらの混合物から選択される。代表的な中および高誘電率材料としては、限定するものではないが、セラミック、金属酸化物、およびそれらの組み合わせが挙げられる。好適なセラミックおよび金属酸化物としては、限定するものではないが、二酸化チタン（「ＴｉＯ２」）、Ｔａ２Ｏ５をはじめとする酸化タンタル、式ＢａａＴｉｂＯｃ（式中、ａおよびｂは独立に０．５〜１．２５であり、ｃは２．５〜５である）を有するチタン酸バリウム、ＳｒＴｉＯ３をはじめとするチタン酸ストロンチウム、式ＢａｘＳｒｙＴｉｚＯｑ（式中、ｘおよびｙは独立に０〜１．２５から選択され、ｚは０．８〜１．５であり、ｑは２．５〜５である）を有するものをはじめとするチタン酸バリウムストロンチウム、ＰｂＺｒｙＴｉ１−ｙＯ３をはじめとするチタン酸鉛ジルコニウム、式（ＰｂｘＭ１−ｘ）（ＺｒｙＴｉ１−ｙ）Ｏ３（式中、Ｍは、アルカリ土類金属、およびニオブおよびランタンなどの遷移金属をはじめとする任意の種々の金属であり、ｘは鉛含有率を表し、およびｙは酸化物中のジルコニウム含有率を表す）を有する一連のドープされたチタン酸鉛ジルコニウム、ＬｉＮｂＯ３をはじめとする酸化リチウムニオブ、（ＰｂｘＭｇ１−ｘ）ＴｉＯ３をはじめとするチタン酸鉛マグネシウム、および（ＰｂｘＭｇ１−ｘ）ＮｂＯ３をはじめとする酸化鉛マグネシウムニオブ、およびチタン酸鉛ストロンチウム（ＰｂｘＳｒ１−ｘ）ＴｉＯ３が挙げられる。コンデンサ誘電材料がＢａａＴｉｂＯｃを含む場合、ａおよびｂがどちらも１であり、ｃが３であることが好ましく、すなわちＢａＴｉＯ３が好ましい。他の好適な誘電材料としては、限定するものではないが、シルセスキオキサン、たとえばアルキルシルセスキオキサン、アリールシルセスキオキサン、ヒドリドシルセスキオキサン、およびそれらの混合物；シリカ；並びにシロキサンが挙げられ、これらの任意の混合物も挙げられる。好適なアルキルシルセスキオキサンとしては、（Ｃ１〜Ｃ１０）アルキルシルセスキオキサン、たとえばメチルシルセスキオキサン、エチルシルセスキオキサン、プロピルシルセスキオキサン、およびブチルシルセスキオキサンが挙げられる。誘電材料は、セラミック、金属酸化物、またはそれらの混合物を含むことが好ましい。セラミックが、本発明における特に有用な誘電材料である。かかるセラミック誘電材料は種々の結晶構造において使用することができ、たとえば、限定するものではないが、ペロブスカイト（ＡＢＯ３）、パイロクロア（Ａ２Ｂ２Ｏ７）、ルチル、およびコンデンサ誘電体としての使用に好適な電気特性を有する他の構造多形において使用することができる。
【００２４】
ポリマー／セラミックまたはポリマー／金属酸化物の複合コンデンサ誘電材料が使用される場合、そのセラミックまたは金属酸化物材料は、粉末としてポリマーと混合することができる。セラミックまたは金属酸化物が使用されポリマーは使用されない場合、かかるセラミックまたは金属酸化物は、種々の手段、たとえば限定するものではないが、ゾル−ゲル、物理的および／または反応性蒸発、スパッタリング、レーザー系堆積技術、化学蒸着（「ＣＶＤ」）、燃焼化学蒸着（「ＣＣＶＤ」）、制御雰囲気化学蒸着（「ＣＡＣＣＶＤ」）、水素化物気相堆積、液相エピタキシー、およびエレクトロエピタキシーなどによって堆積させることができる。好ましくは、かかるセラミックまたは金属酸化物材料は、ゾル−ゲル技術を使用することによって堆積される。
【００２５】
かかるゾル−ゲル法においては、本明細書においてチタン酸バリウムストロンチウム（「ＢＳＴ」）コンデンサ誘電体の堆積を例とすると、チタンアルコキシ、バリウム前駆体、およびストロンチウム前駆体の溶液を所望の化学量論において反応させ、溶媒／水溶液を使用して制御可能に加水分解させる。次に、好適な方法、たとえば浸漬コーティング、１，０００〜３，０００ｒｐｍでのスピンコーティング、またはメニスカスコーティングなどによって、加水分解した溶液（または「ゾル」）の薄い付着性薄膜を基体に適用する。メニスカスコーティングが特に好適な技術である。
【００２６】
メニスカスコーティングにおいては、基体が真空チャック上に配置される。次に、チャックを反転させて、塗布棒の上のコーティング位置に基体を配置させる。塗布棒は、閉鎖端、開放端、および管の長さにそって延在するスロット、を有する管であり、このスロットは管内部と連絡しており、スロットが管の上面に位置するようにこの塗布棒が水平に配置される。コーティングされるゾルをはじめとする材料は、開放端を介して塗布棒に供給される。一実施形態においては、開放端を介して材料が管内に圧送される。別の実施形態においては、塗布棒がリザーバー内部に配置される。ゾルは管を通って流れ、スロットを通って管から出て、メニスカスを形成する。コーティングされる基体表面がゾルのメニスカスと接触するように、塗布棒の上に基体が配置される。塗布棒は基体の下を移動して、ゾルのコーティングを基体表面上に提供する。あるいは、銅箔をはじめとする金属箔のロールなどのコーティングされる基体のウェブ（ｗｅｂ）を、移動するまたは静止する塗布棒の上に通して、基体表面にコーティングすることができる。
【００２７】
あるいは、コンデンサ誘電体でコーティングされるべき基体を、２〜１２ｃｍ／ｍｉｎ（１〜５ｉｎ．／ｍｉｎ）、好ましくは２〜８ｃｍ／ｍｉｎの平均速度でゾルに浸漬することができる。
【００２８】
コーティング後、薄膜を２００〜６００℃の温度で約５〜１０分間加熱して、有機化学種を気化させて、乾燥した「ゲル」薄膜を得る。他の好適な温度および時間を使用することもでき、それらの選択は当業者の能力の範囲内である。薄膜の厚さを増加させるために複数のコーティングが必要になる場合がある。有機物および水の大部分は５００℃で加熱することによって薄膜から除去されるが、ＢＳＴ薄膜は部分的にのみ結晶となる。
【００２９】
ゾル−ゲル法によって堆積される薄膜または層の厚さは、回転速度（スピンコーティング）、コーティング速度（たとえばメニスカスコーティング）、および溶液の粘度に依存する。典型的には、層の厚さは２５ｎｍ以上であり、より典型的には５０ｎｍ以上であり、さらにより典型的には１００ｎｍ以上である。特に有用な厚さは、２５〜７００ｎｍの範囲であり、さらに特に５０〜２５０ｎｍの範囲である。コンデンサ誘電体構造の全体の厚さは、誘電体構造中の各層の厚さの合計によって決定される。
【００３０】
次に、所望の結晶構造が得られるまでの時間、薄膜がアニールされる。たとえば、かかる薄膜は、６００〜８００℃の温度範囲でアニールすることができる。典型的には、アニーリング時間は約１５分であるが、種々のアニーリング時間を使用することができ、個々のセラミック誘電体組成および基体に依存する。かかるアニーリング時間の選択は当業者の能力の範囲内である。望ましいアニーリング条件は６５０℃で約１５分間である。かかるアニーリングは、空気をはじめとする種々の雰囲気中、または窒素およびアルゴンなどの種々の不活性雰囲気中において実施することができる。任意に、薄膜の結晶化度を改善するためのさらに薄膜をアニールすることができる。この任意の工程は、所望の結晶化度が得られるまで、たとえば２００℃／ｈｒの速度で、好適な雰囲気中、６００〜９００℃の最終アニーリング温度まで薄膜を加熱することを含む。あるいは、当業者には公知である高速熱アニーリング（「ＲＴＡ」）技術を使用して薄膜をアニールすることができる。
【００３１】
チタンアルコキシドとしてはチタンイソプロポキシドが好ましい。「バリウム前駆体」は、種々のバリウム化合物、たとえばカルボン酸バリウム、およびグリコールと酸化バリウムとの反応生成物から選択することができる。カルボン酸バリウムの例としては、限定するものではないが、ギ酸バリウム、酢酸バリウム、およびプロピオン酸バリウムが挙げられる。典型的なグリコールは、エチレングリコールおよびプロピレングリコールである。グリコール−酸化バリウム反応生成物は、典型的には、チタンアルコキシドを加える前にアルコールで希釈される。「ストロンチウム前駆体」は、任意の好適なストロンチウム化合物、たとえばカルボン酸ストロンチウム、たとえばギ酸ストロンチウム、酢酸ストロンチウム、およびプロピオン酸ストロンチウムであってよい。希釈剤として使用するのに好適なアルコールとしては、限定するものではないが、エタノール、イソプロピルアルコール、メタノール、ブタノール、およびペンタノールが挙げられる。
【００３２】
ＢＳＴは以下のように調製することができるが、他の好適な調製を使用することもできる。酢酸バリウムおよび酢酸ストロンチウムを、乳酸と水との溶液中に溶解させる。キレート剤をこの溶液に加え、溶液を加熱還流する。次に好適な溶媒を加え、水を留去して、バリウム／ストロンチウム（「Ｂａ／Ｓｒ」）溶液を得る。別の反応容器中で、チタンイソプロポキシドを、キレート剤および溶媒と撹拌して、チタン（「Ｔｉ」）溶液を得る。このＴｉ溶液をＢａ／Ｓｒ溶液と混合し、混合物を加熱還流する。その反応混合物を次に溶媒で希釈して、その混合物であるＢＳＴゾルを、たとえばスピンコーティングまたはメニスカスコーティングなどによって基体にコーティングできる状態にする。
【００３３】
正の形状を有するバルク誘電材料の層が得られる限りは、種々の誘電性ドーパントを本発明において使用することができる。バルク誘電材料の誘電率の値の少なくとも１／２である誘電率を有するように、ドーパントは選択される。好ましくは、ドーパントは、バルク誘電材料と実質的に同じまたはそれを超える誘電率を有する。「実質的に同じ誘電率」とは、バルク誘電材料の誘電率の２５％の範囲内（すなわち、±２５％）の誘電率をドーパントが有することを意味する。一実施形態においては、ドーパントは、バルク材料の誘電率の１０％の範囲内（すなわち、±１０％）、好ましくは５％の範囲内の誘電率を有する。別の実施形態においては、ドーパントとバルク誘電材料とが実質的に類似した熱膨張係数（「ＣＴＥ」）を有する。「実質的に類似したＣＴＥ」とは、ドーパントのＣＴＥが、バルク誘電材料のＣＴＥの±２５％であることを意味する。一実施形態においては、ドーパントの誘電率が、バルク誘電材料の誘電率以上となる。
【００３４】
本発明のドーパントは、典型的には、１０ｎｍ以上の平均サイズ（直径など）を有する誘電材料の粒子である。典型的には、ドーパントは、２０ｎｍ以上、より典型的には２５ｎｍ以上、さらにより典型的には５０ｎｍ以上のサイズを有する。ドーパントのサイズの実際的な上限は、個々の誘電体層の厚さに等しい。より典型的には、ドーパントのサイズは、誘電材料層の厚さの７５〜１５０％である。一実施形態においては、ドーパントのサイズは最大３００ｎｍである。典型的には、ドーパントのサイズは最大２５０ｎｍであり、より典型的には最大２００ｎｍである。有用なドーパントサイズの範囲は１０〜３００ｎｍであり、典型的には１０〜２５０ｎｍである。ドーパント粒子は、任意の好適な形状であってよく、たとえば、限定するものではないが、顆粒、球、棒、トーラス、円錐、角錐、三日月、円板、卵形、針、および葉巻型などであってよい。かかるドーパント粒子は、分離した粒子であってもよいし、凝集体であってもよい。
【００３５】
ドーパントとして使用される代表的な誘電材料は、前述の任意の誘電材料である。一実施形態においては、ドーパントとバルク誘電材料とが同じ組成を有する。一般に、ドーパントがセラミックである場合、かかるドーパントはあらかじめ加熱され、すなわちバルク誘電体の任意のアニーリングの前に、かかるドーパントは既に所望の結晶化度を有する。一般にかかるドーパントは、アドバンスト・ナノ・テクノロジーズ（Ａｄｖａｎｃｅｄ Ｎａｎｏ Ｔｅｃｈｎｏｌｏｇｉｅｓ）（オーストラリアのウェルシュプール（Ｗｅｌｓｈｐｏｏｌ，Ａｕｓｔｒａｌｉａ））などから商業的に入手可能であり、あるいはゾル−ゲル技術およびＣＣＶＤ技術などの当技術分野で公知の種々の手段によって調製することができる。
【００３６】
コンデンサ誘電体層の堆積にゾル−ゲル法が使用される場合、薄膜堆積前にドーパントが誘電材料ゾルに加えられることが好ましい。気相堆積方法が使用される場合、ドーパントをバルク誘電材料とともに堆積させることが好ましい。本発明のドーパント含有誘電体層は、ゾル−ゲル前駆体中へ混合することによって堆積させ、好適な手段（ゾル−ゲル法）によって基体上に堆積させることが好ましい。
【００３７】
ドーパントは、バルク誘電材料の薄膜が形成されたときに正の形状が得られるのに十分な量でバルク誘電材料中に存在する。このような正の形状は、後に適用される電極に対して良好な接着性を示す。必要なドーパントの最小量は、個々のドーパントのサイズ、堆積させるバルク誘電材料層および導電性材料層の厚さに依存する。当該最小量は、当業者の能力の範囲内にある。典型的には、バルク誘電材料中のドーパント量は、５〜９０体積％の範囲とすることができ、より典型的には１５〜８５体積％、さらにより典型的には２５〜８５体積％の範囲とすることができる。
【００３８】
コンデンサ誘電体構造のこのようにドープされた誘電体層は、後に適用またはめっきされる電極に対する接着性の増加を提供する。かかる電極は導電性材料を含み、および１以上の障壁層および触媒層を含むこともできる。本明細書において使用される場合、用語「障壁層」は、導電性材料層の酸化を防止または遅延し、あるいは銅電極の場合には、セラミック誘導体中への銅の移行を防止する任意の層を意味する。代表的な障壁層としては、限定するものではないが、ニッケル、ニッケル合金、たとえばニッケル−リン、ニッケル−銅およびニッケル−クロム、タングステン、チタン、窒化チタン、タンタル、窒化タンタルが挙げられる。「触媒層」は、電極形成を触媒的に促進する層、たとえば、無電解金属堆積または電気めっきを触媒的に促進する層を意味する。代表的な導電性材料としては、限定するものではないが、導電性ポリマー、金属、たとえば銅、銀、金、アルミニウム、白金、パラジウム、ニッケル、スズ、鉛、およびそれらの任意の合金、並びに金属酸化物が挙げられる。好適な合金としては、スズ−鉛、スズ−銅、スズ−ビスマス、スズ−銀、およびスズ−銀−銅、並びに合金化金属としてビスマス、インジウム、およびアンチモンの１種類以上を含有する合金が挙げられる。好適な導電性ポリマーとしては、金属が充填されたポリマー、たとえば銅が充填されたポリマーおよび銀が充填されたポリマー、ポリアセチレン、ポリアニリン、ポリピロール、ポリチオフェン、並びにグラファイトが挙げられる。その他の導電性材料を使用することもできる。本発明において有用な電極は、２つ以上の導電性材料層を含むことができる。たとえば、本発明のコンデンサ中に有用な電極は、銅層および銀層を含むことができる。他の導電性材料の組み合わせも好適に使用することができる。最上部、底部、または最上部と底部の両方の電極の有効面積は、そのような電極と電気的に接触するドーパント粒子の表面積の分だけ増加する。
【００３９】
一般に、本発明の誘電体構造は、典型的には導電性である基体の上に１以上の誘電材料層を配置することによって形成される。かかる導電性基体は、本発明のコンデンサの底部電極として機能する。かかる導電性基体は、前述の任意の導電性材料を含むことができる。特に好適な導電性基体は、金属箔、たとえば銅箔、銀箔、および金箔である。かかる箔は任意に、１以上のコーティング、たとえば剥離層、接着促進層、および／または障壁層などを含むことができる。たとえば、銅箔はニッケルでコーティングすることができる。
【００４０】
別の実施形態においては、本発明の誘電体構造を、導電性である必要はない除去可能な基体上に形成することができる。好適な除去可能な基体としては、ポリマーシートおよび除去可能な金属箔が挙げられる。たとえば、金属箔は、金属箔と誘電材料層との間に剥離層を使用することによって除去可能にすることができる。ある種の金属酸化物を含んでいてもよいかかる剥離層は当技術分野において良く知られている。かかる除去可能な基体の上に所望の誘電体構造が形成された後、最上部誘電体層の露出面上に電極が形成される。次に、誘電体構造が除去可能な基体から除去され、底部誘電体層の露出面上に電極が形成される。かかる構造においては、最上部および底部の両方の誘電材料層がドーパントを含むことができる。
【００４１】
本発明の誘電体構造はコンデンサの形成に有用である。かかる誘電体構造は、１以上のコンデンサ誘電体層を含むことができる。２つ以上の誘電体層が本発明の誘電体構造中に使用される場合、電極に隣接する誘電体層、すなわち電極とオーム接触にある誘電体層は、典型的には、電極と接触する層の表面上に正の形状を提供するのに十分な量の誘電性ドーパントを含有する。一実施形態においては、電極に隣接する各誘電体層が誘電性ドーパントを含有する。３つ以上の誘電体層が使用される場合、電極に隣接する一方または両方の誘電体層が誘電性ドーパントを含有する。３つ以上の誘電体層を有する誘電体構造においては、電極に隣接していない誘電体層はドーパントを含有する必要はないが、任意に含有してもよい。複数の誘電体層を有する誘電体構造によって、調整された全体の誘電率を有する誘電体構造を製造することが可能となる。
【００４２】
図１Ａは、ドーパントを含有する１つの誘電体層を有する本発明による多層誘電体構造を示している。個別の誘電体層２ａ、２ｂ、および２ｃを有する多層誘電体の積み重ね２が、導電性基体１（たとえばニッケルコーティングされた銅箔が挙げられる）上に配置されている。ドーパント４を有する最上部誘電体層３が、誘電体の積み重ね２の表面上に配置されている。一実施形態においては、誘電体層２ａ、２ｂ、２ｃ、および３のそれぞれがＢＳＴ層である。さらに別の実施形態においては、ドーパント４もＢＳＴである。最上部誘電体層３は正の形状を有する。コンデンサを形成するために、最上部誘電体層３の表面上に電極（図示せず）が提供される。誘電体層２ａもドーパント４を含有する以外は、図１Ｂは、図１Ａに示されるものと同様の多層誘電体構造を示している。
【００４３】
一実施形態においては、本発明は、導電性基体上に配置されるバルク誘電材料の層を含む誘電体構造であって、バルク誘電材料がドーパントを含み、バルク誘電材料が≧１０の誘電率を有する誘電体構造を提供する。このバルク誘電材料は導電性基体とオーム接触の状態にある。好ましくは、かかるバルク誘電材料はセラミックである。さらに別の実施形態においては、導電性基体が金属箔である。さらに別の実施形態においては、ドーパントがバルク誘電材料と実質的に同じ誘電率を有する。さらに別の実施形態においては、ドーパントとバルク誘電材料とが実質的に同じＣＴＥを有する。
【００４４】
複数の誘電体層が使用される場合、各誘電体層は同じ場合も異なる場合もあり得る。一実施形態においては、各誘電体層が同じ誘電材料を含むことが好ましい。別の実施形態においては、異なる誘電材料を使用して種々の誘電体層が形成される。異なるセラミック誘電材料の好適な組み合わせの例は、それ自体による、または１以上の他の誘電体層との組み合わせにおいてのいずれかの、アルミナ、ジルコニア、チタン酸バリウムストロンチウム、チタン酸バリウム、チタン酸鉛ジルコニウム、およびチタン酸鉛ランタンジルコニアの１以上の交互層である。
【００４５】
一実施形態においては、後に堆積される電極が良好な接着性を有するようにするため、誘電体の積み重ね中の最上層として本発明のドーパント含有誘電体層を使用することができる。「誘電体の積み重ね」とは、密接に接触する２つ以上の誘電体層を意味する。この実施形態においては、ドーパント含有誘電体層の下の層は、たとえば、限定するものではないが、メニスカスコーティングおよびスピンコーティングによるものなどのゾル−ゲル技術、ＣＶＤ、ＣＣＶＤ、ＣＡＣＣＶＤ、またはこれらの任意の組み合わせなどの任意の好適な手段によって堆積することができる。ドーパント含有誘電体層の下のかかる誘電体層は、ドーパント含有誘電体層中に使用される誘電材料と同じ場合も異なる場合もあり得る任意の好適な誘電材料で構成されてよい。
【００４６】
誘電体構造の全体の厚さは、選択されるコンデンサ誘電材料、並びに所望の全キャパシタンスに依存する。多層誘電体構造中、誘電体層は同一の厚さであってもよいし、異なる厚であってもよい。かかる構造は、多くの薄い層、１以上の厚い層、または厚い層と薄い層との混合物からなり得る。かかる選択は、当業者の能力の範囲内である。代表的な誘電体層は、１０ｎｍ〜１００μｍの厚さを有し得る。
【００４７】
好ましくは、ドーパント含有誘電体層の厚さは、誘電体構造全体の厚さの＜５０％である。さらに好ましくは、ドーパント含有誘電体層の厚さは、誘電体構造全体の厚さの＜４０％、より好ましくは＜３０％、さらにより好ましくは＜２５％である。
【００４８】
セラミック誘電体構造が使用される場合、多層誘電体構造全体を加熱（アニール）して、所望の結晶構造を有する誘電体構造を得ることができる。別の実施形態においては、ドーパント非含有誘電体ゲル層（ゾル−ゲル技術によって形成される）が最初にアニールされて所望の結晶化度が形成され、続いて誘電性ドーパント含有ゾルが堆積される。次に、ドーパント含有ゾルが加熱されて、ゲルが形成され、続いてアニールされて所望の結晶化度が得られる。
【００４９】
アニーリング後、乾燥セラミックゲルの複数の層から調製された誘電体構造は、その多層構造を維持する場合も維持しない場合もあり、すなわちこのようにアニールされたセラミック誘電体構造が単一の誘電体層を示す場合がある。本発明の誘電体構造は、ドーパント含有領域およびドーパント非含有領域を有し、ドーパント含有領域は誘電体構造の表面にあり、表面で正の形状を形成する。あるいは、最上部層および底部層の両方が誘電性ドーパントを含有する、乾燥セラミックゲルで構成される多層誘電体構造のアニーリングによって、第１のドーパント含有領域、第２のドーパント含有領域、およびドーパント非含有領域を有する誘電体構造が得られ、第１および第２のドーパント含有領域は、誘電体構造の互いに反対側の表面にあり、ドーパント非含有領域は、第１のドーパント含有領域と第２のドーパント含有領域との間にある。
【００５０】
図１Ｃは、導電性基体１上に配置された誘電体層５を有する誘電体構造を示しており、誘電体層５は、ドーパント非含有領域５ａと、ドーパント４を有するドーパント含有領域５ｂとを有し、ドーパント含有領域５ｂは、導電性基体１と反対側の誘電体層５の表面にある。図１Ｄは、導電性基体１上に配置された誘電体層５を有する誘電体構造を示しており、誘電体層５は、ドーパント非含有領域５ａと、ドーパント４を有する第１のドーパント含有領域５ｂと、導電性基体１に隣接する第２のドーパント含有領域５ｃとを有する。
【００５１】
したがって、本発明は、第１の電極と、第２の電極と、第１の電極と第２の電極との間にあるコンデンサ誘電体とを含むコンデンサであって、コンデンサ誘電体がドーパント非含有領域およびドーパント含有領域を有し、ドーパント含有領域が第１の電極に隣接しているコンデンサを提供する。かかるコンデンサにおいては、コンデンサ誘電体は、任意に、第２の電極に隣接する第２のドーパント含有領域を有し、かつドーパント非含有領域が第１のドーパント含有領域と第２のドーパント含有領域との間に配置されることができる。一実施形態においては、コンデンサ誘電体はセラミックである。
【００５２】
別の実施形態においては、コンデンサ誘電体表面をさらにテクスチャー加工し、電極の接着性をさらに改善することができる。かかるさらなるテクスチャー加工は、種々の手段によって、たとえば、限定するものではないが、レーザー構造化、除去可能なポロゲンの使用、化学エッチング、および物理的研磨をはじめとする機械的手段、などによって実現することができる。除去可能なポロゲンは、たとえばポリマー粒子、線状ポリマー、星形ポリマー、もしくは樹枝状ポリマーなどのポリマーであってよいし、または誘電性モノマーと共重合して不安定な（除去可能な）成分を有するブロックコポリマーを形成するモノマーまたはポリマーであってもよい。別の実施形態においては、ポロゲンを、誘電体前駆体とあらかじめ重合または反応させて、モノマー、オリゴマー、またはポリマーであり得るゾルを形成することができる。かかるあらかじめ重合した材料を次にアニールして誘電体層が形成される。好適なポロゲンは、たとえば、米国特許第６，２７１，２７３号（ユウら）、米国特許第５，８９５，２６３号（カーターら）、および米国特許第６，４２０，４４１号（アレンら）に開示されている。テクスチャー加工されたコンデンサ誘電体の形成におけるかかるポロゲンの使用は、米国特許第６，８１９，５４０号（アレンら）に開示されている。好適なテクスチャー加工表面が得られ、同時に得られる誘電率を制御できる方法が好ましい。
【００５３】
誘電体表面のレーザー構造化は、当技術分野において公知の任意のレーザー構造化またはアブレーション方法によるものであってよい。かかる方法においては、誘電体の積み重ねの表面が、レーザーアブレーションをはじめとするレーザー構造化が行われ、その後に電極（金属化）層が堆積される。かかるレーザーアブレーションは、典型的にはコンピュータ制御され、それにより所定のパターンで正確な量のコンデンサ誘電材料を除去することができる。代表的なパターンとしては、限定するものではないが、溝、くぼみ、波形、クロスハッチ、ギザギザ、および割れ目が挙げられる。
【００５４】
ドーパントを含有する誘電体層を有する本発明の誘電体構造は、種々の方法によって、たとえば、限定するものではないが、無電解めっき、化学蒸着、スパッタリング、蒸発、物理蒸着、電解めっき、および浸漬めっきなどによって、金属化（電極を形成するため）することができる。無電解めっきは、種々の公知の方法によって好適に実施することができる。無電解めっきが可能な好適な金属としては、限定するものではないが、銅、金、銀、ニッケル、パラジウム、スズ、鉛、およびそれらの合金が挙げられる。浸漬めっきは、種々の公知の方法によって実施することができる。金、銀、スズ、および鉛を、浸漬めっきによって好適に堆積させることができる。
【００５５】
電解めっきは、種々の公知の方法によって実施することができる。電解により堆積可能な代表的な金属としては、限定するものではないが、銅、金、銀、ニッケル、パラジウム、スズ、スズ−鉛、スズ−銀、スズ−銅、およびスズ−ビスマスが挙げられる。電解めっきの前に、ドーパント含有誘電体層の表面は、所望の導電性材料を電気めっきするために十分に導電性にされる。誘電体層は、金属層の無電解堆積、導電性ポリマーの堆積、導電性ペーストの堆積、導電性障壁層の堆積、あるいは当業者に公知の別の好適な方法によって導電性にすることができる。
【００５６】
当業者は、導電性材料の追加層を第１の導電性材料の上に堆積させることができることを理解できる。かかる追加の導電層は、第１の導電層と同じであっても異なっていてもよい。追加の導電層は、浸漬めっき、化学蒸着、物理蒸着、ＣＡＣＣＶＤ、ＣＣＶＤ、および他の好適な手段によって、無電解堆積、電解堆積させることができる。たとえば、導電層が無電解めっきによって堆積される場合、かかる無電解堆積の後に、電解めっきを行って、より厚い金属堆積物を形成することができる。このように続いて電解堆積される金属は、無電解堆積される金属と同じであっても異なっていてもよい。
【００５７】
本発明は、電極の誘電体層に対する接着性を改善する方法であって、層の表面に正の形状を提供するのに十分な量の誘電性ドーパントを含むバルクセラミック誘電材料の層を基体上に堆積させる工程と、誘電体層の表面上に電極をめっきする工程とを含む方法を提供する。
【００５８】
本発明のコンデンサの用途の１つは、積層プリント回路基板中の埋め込みコンデンサとしての用途である。かかるコンデンサは、積層プリント回路基板の製造過程において積層誘電体中に埋め込まれる。この積層誘電体は、典型的には有機ポリマー、たとえばエポキシ、ポリイミド、繊維強化エポキシ、およびプリント回路基板の製造において誘電体として使用される他の有機ポリマーである。一般に、積層誘電体は、≦６の誘電率を有し、典型的には３〜６の範囲の誘電率を有する。本発明のコンデンサは、米国特許第５，１５５，６５５号（ハワードら）に開示されるような当技術分野で公知の種々の手段によって埋め込むことができる。
【００５９】
図２Ａ〜Ｃは、本発明の埋め込み可能なコンデンサの１つの形成方法を示している。ドーパント含有領域（図示されていない）を有するコンデンサ誘電体層２５が、たとえばメニスカスコーティングによって、導電性基体２０の上にコーティングされている。誘電体層２５がＢＳＴをはじめとするセラミックで構成される場合、典型的には、これはＢＳＴ前駆体の複数の層（図示せず）の堆積を含み、電極に隣接するその少なくとも１つは誘電性ドーパント（図示せず）を含有する。導電性基体２０が、ニッケルがコーティングされた銅薄をはじめとするコーティングされた薄である場合、これは銅層２０ａを含み、銅層２０ａの互いに反対側の主面上に配置されたニッケル層２０ｂおよび２０ｃを有する。層２０ｂおよび２０ｃは、ニッケル合金、たとえばニッケル−クロムおよびニッケル−リンなどの材料の追加層または交互層を含むこともできることが理解される。アニーリング後、導電性基体２０は典型的には、図２Ｂに示されるようなポリマー積層誘電体３０に積層される。続いて、図２Ｃに示されるように、正の形状（図示せず）を有するコンデンサ誘電体層２５の表面に電極２７が提供される。電極２７は、たとえば無電解めっきの後に電解めっきを行うなど、任意の好適な手段によって形成することができる。一実施形態においては、電極２７は、無電解ニッケル層をはじめとする第１の層２７ａと、電気めっき銅層をはじめとする第２の層２７ｂとを含む。
【００６０】
したがって、本発明は、多層積層プリント回路基板の製造方法であって、キャパシタンス材料を、多層積層プリント回路基板の１以上の層中に埋め込む工程を含み、埋め込まれたキャパシタンス材料が、ドーパント含有領域およびドーパント非含有領域を含む誘電体構造を含み、ドーパント含有領域が導電性基体に隣接し、導電性基体とオーム接触状態となる方法を提供する。別の実施形態においては、本発明の誘電体構造は、限定するものではないが、集積回路、チップコンデンサ、パッケージ、マルチチップモジュール、およびフレキシブル回路の製造におけるコンデンサの製造に有用である。
【００６１】
本発明のコンデンサをプリント回路基板をはじめとする電子デバイス中に埋め込む前に、それらをエッチングしてディスクリートコンデンサを形成することができるし、あるいはシートとして使用して共有コンデンサを形成することもできる。埋め込みディスクリートコンデンサの形成が図３Ａ〜３Ｈに示されている。図３Ａを参照すると、底部電極（ニッケルがコーティングされた銅薄）２０と、誘電体層表面に正の形状（図示せず）を与えるドーパント含有領域を有する、ＢＳＴをはじめとするコンデンサ誘電体層２５と、最上部電極（無電解ニッケルがめっきされた銅）２７とを、ポリマー積層誘電体３０の上に有するコンデンサ３５が提供されている。最上部電極２７の上にはフォトレジスト（乾燥薄膜または液体のいずれかであり、たとえば、マサチューセッツ州マールボロのローム・アンド・ハース・エレクトロニック・マテリアルズ（Ｒｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ，Ｍａｒｌｂｏｒｏｕｇｈ，Ｍａｓｓａｃｈｕｓｅｔｔｓ）より入手可能なＳＮ３５）が配置され、このフォトレジストが、適切な波長において画像形成され、現像されて、図３Ｂに示されようなパターン形成されたフォトレジスト５０が得られ、最上部電極２７の一部はフォトレジストがなく露出する。次に、この最上部電極が、たとえば２ＮのＨＣｌ／１０％ＣｕＣｌ２などでエッチングされ、フォトレジストで覆われていない最上部電極の領域が除去される。次に、パターン形成されたフォトレジスト５０が剥離されると、図３Ｃに示されるようにパターン形成された最上部電極２８とコンデンサ誘電体層２５の露出領域とを有するコンデンサが得られる。第２のフォトレジストのコーティングが、パターン形成された最上部電極の上に適用される。このフォトレジストが、適切な波長において画像形成され、現像されて、図３Ｄに示されようなパターン形成されたフォトレジスト５５が得られ、このパターン形成されたフォトレジスト５５は、パターン形成された最上部電極２８と、コンデンサ誘電体層２５の一部とを覆っている。次に、適切なセラミックエッチを使用してエッチングを行うことなどによって、コンデンサ誘電体層２５の露出部分が除去されて、パターン形成された最上部電極２８、パターン形成されたコンデンサ誘電体層２６、および底部電極２０の露出部分を有する図３Ｅに示される構造が得られる。パターン形成された最上部電極、パターン形成されたコンデンサ誘電体層、および底部電極の一部の上に第３のフォトレジストのコーティングが適用される。このフォトレジストが、適切な波長において画像形成され、現像されて、図３Ｆに示されるようなパターン形成されたフォトレジスト６０が得られ、このパターン形成されたフォトレジスト６０は、パターン形成された最上部電極２８、パターン形成されたコンデンサ誘電体層２６、および底部電極２０の一部、を覆っている。次に、フォトレジストで覆われていない底部電極の領域が、たとえば２ＮのＨＣｌ／１０％ＣｕＣｌ２などでエッチングされ、次にパターン形成されたフォトレジスト６０が除去されて、図３Ｇに示されるようにポリマー積層誘電体３０の上にディスクリートコンデンサ４０が得られる。次に、ディスクリートコンデンサ４０が、第２のポリマー積層誘電体４５に積層され、これによってディスクリートコンデンサ４０が埋め込まれる。
【００６２】
ディスクリートコンデンサが積層誘電体中に埋め込まれた後、接点が形成される。図４Ａは、ポリマー積層誘電体７０上にあり、ポリマー積層誘電体８０に埋め込まれたディスクリート抵抗器７５を示している。ポリマー積層誘電体８０は光画像形成性であってもなくてもよい。次に、ポリマー積層誘電体８０中にビアが設けられる。ポリマー積層誘電体が光画像形成性である場合、かかるビアは光画像形成技術を使用して形成することができる。かかるビアは、ＣＯ２、ＹＡＧ、または他の好適なレーザーを使用するレーザー穿孔などの穿孔によって形成することもできる。図４Ｂは、第１のビア８５ａおよび第２のビア８６ａを有する埋め込みディスクリートコンデンサを示している。第１のビア８５ａは、パターン形成された最上部電極２８を露出させており、第２のビア８６ａはパターン形成された底部電極２１を露出させている。次に、図４Ｃに示されるように、第１の接点８５ｂおよび第２の接点８６ｂが、第１のビア８５ａおよび第２のビア８６ａの中にそれぞれ形成される。かかる接点は、無電解めっきをはじめとする任意の好適な方法によって形成することができる。別の第１の接点８５ｃおよび別の第２の接点８６ｃが図４Ｄに示されている。別の接点８５ｃおよび８６ｃは、たとえば無電解めっき、電気めっき、または無電解めっきと電気めっきとの組み合わせなどの任意の好適な方法によって形成することができる。別の接点を形成するための好適な電気めっき方法は、ＣｕＰＵＬＳＥめっき法（ローム・アンド・ハース・エレクトロニック・マテリアルズより入手可能）である。
【００６３】
以下の実施例で本発明の種々の側面をさらに例証し説明する。
【実施例１】
【００６４】
酢酸バリウム、Ｂａ（ＣＨ３ＣＯＯ）２（１ｍｏｌ）を、２０ｍｏｌのエタノール、２５ｍｏｌの酢酸、および１ｍｏｌのグリセリンの混合溶液中に溶解させ、続いてこの溶液を２時間撹拌する。撹拌後、１ｍｏｌのＴｉ［Ｏ（ＣＨ２）３ＣＨ３］４を溶液に加え、続いてさらに２時間撹拌して、チタン酸バリウムゾルを調製する。
【００６５】
このゾルの試料を、導電性銅含有基体上に２０００ｒｐｍで３０秒間スピンコーティングする。溶液がスピンコーティングされた後、試料を窒素ガス雰囲気中において１７０℃で１時間アニールして、続いて空気中において４００℃で１時間、および７００℃で１時間の連続するアニーリングの２つの工程を行う。この手順を使用して調製したアニールされた誘電体試料の厚さは〜１００ｎｍである。
【００６６】
このゾルの別の試料に、ゾルの全体積を基準にして４０体積％となるのに十分な量のチタン酸バリウム（ＢａＴｉＯ３）粒子を誘電性ドーパントとして加える。このドーパント含有ゾルを次に、上記条件を使用したアニールされた誘電体試料の誘電体表面に適用する。次にこの試料を４００℃で１時間処理してゲルを形成する。ペロブスカイト結晶構造への最終相変態は７００℃で起こる。誘電性ドーパントとしてチタン酸バリウムを含有し正の形状を有する上部誘電体層を有する誘電体構造が期待される。
【実施例２】
【００６７】
実施例１の誘電体構造を、従来の無電解ニッケルめっき浴に浸漬して、ニッケル電極を誘電性ドーパント含有誘電体層上に堆積させる。この無電解ニッケルめっきされた誘電体を、次に従来のニッケル電気めっき浴に浸漬して、堆積するニッケルの厚さを増加させる。
【実施例３】
【００６８】
無電解ニッケルめっきした誘電体を、従来の酸性銅電気めっき浴に浸漬して無電解ニッケル層の上に銅層を堆積させることを以外は、実施例２の手順を繰り返す。
【実施例４】
【００６９】
ドーパントが４８体積％の量で存在すること以外は、実施例１の手順を繰り返す。
【実施例５】
【００７０】
誘電性ドーパントがチタン酸バリウムストロンチウムであり、３５体積％の量で存在すること以外は実施例１の手順を繰り返す。
【実施例６】
【００７１】
ドーパントが４５体積％の量で存在すること以外は実施例５の手順を繰り返す。
【実施例７】
【００７２】
ドーパントが４２体積％の量で存在することを以外は実施例５の手順を繰り返す。
【実施例８】
【００７３】
酢酸バリウム、Ｂａ（ＣＨ３ＣＯＯ）２（１ｍｏｌ）および酢酸ストロンチウム、Ｓｒ（ＣＨ３ＣＯＯ）２（１ｍｏｌ）を、乳酸（５ｍｏｌ）および水（５ｍｏｌ）の混合溶液中に溶解させる。溶解させた後、７ｍｏｌジエタノールアミンを溶液に加え、その混合物を次に２時間還流させる。次に、１５ｍｏｌの１−ブタノールを加え、その溶液が蒸留され、水を留去して、バリウム／ストロンチウムストック溶液を得る。
【００７４】
別の反応容器中で、チタンイソプロポキシド（２ｍｏｌ）、ジエタノールアミン（７ｍｏｌ）、および１−ブタノール（７ｍｏｌ）を混合することによって、チタンストック溶液を調製する。このチタンストック溶液を次に、バリウム／ストロンチウムストック溶液に加え、その混合物を２時間還流させてＢＳＴゾルを調製する。次にこのゾルを１−ブタノールで希釈して、メニスカスコーティングに望ましい濃度および粘度を得る。このゾルを２つの部分に分割する。部分１はゾルのみを含有していた。部分２はＢＳＴ粒子（４０体積％）と混合した。この粒子は、あらかじめ加熱しておいたセラミック粒子である。
【００７５】
ニッケルがコーティングされた銅箔（約４５ｃｍ×６０ｃｍ）の断片を、メニスカスコーターの真空チャックの上に置く。このチャックを反転させ、箔をコーティング位置に配置する。ＢＳＴゾル（部分１）をコーティングリザーバー１中に投入する。このゾルは、塗布棒の上面上のスロットから流れ出てメニスカスを形成する。ニッケルがコーティングされた銅箔をメニスカスと接触させ、次に塗布棒を銅箔の長さに沿って移動させてＢＳＴコーティングを堆積させる。次に真空チャックを加熱して、ＢＳＴコーティングを部分的に乾燥させる。次にこの箔をコンベア付き加熱炉（４５０℃／１５分）に通して、ＢＳＴ薄膜の有機成分を気化させる。次に箔を再び真空チャック上に戻し、所望の数のＢＳＴ層を堆積させるために必要に応じてコーティング過程を繰り返す。
【００７６】
所望の数のＢＳＴゲルコーティング層（たとえば２層ｓ）が堆積した後、ＢＳＴ粒子を含有する部分２のゾルを、第２のメニスカスコーティングリザーバー中に投入する。上記のコーティング方法を使用して、ＢＳＴ粒子をドープしたＢＳＴゾルのコーティングをＢＳＴゲルコーティングの上に堆積させる。次に真空チャックを加熱して、薄膜を部分的に乾燥させる。次に、この箔をコンベア付き加熱炉（４５０℃／１５分）に通して、ＢＳＴをドープしたＢＳＴゲルのコーティングの有機成分を気化させる。
【００７７】
次に、このコーティング層を空気中６５０℃でアニールして、ＢＳＴ−ドーパント含有領域およびドーパント非含有領域を有し、ドーパント非含有領域がニッケルコーティングされた銅箔に隣接する、ＢＳＴペロブスカイト誘電体薄膜を得る。ニッケルコーティングされた銅と反対側の誘電体薄膜の表面上に正の形状を有するＢＳＴペロブスカイト誘電体薄膜が期待される。
【実施例９】
【００７８】
実施例８の誘電体構造を、従来の無電解ニッケルめっき浴に浸漬して、ニッケル電極をＢＳＴドーパント含有ＢＳＴ誘電体層上に堆積させる。この無電解ニッケルめっきされた誘電体を、次に、従来の酸性銅電気めっき浴に浸漬して無電解ニッケル層の上に銅層を堆積させる。
【実施例１０】
【００７９】
実施例８の誘電体構造を、従来の無電解ニッケルめっき浴に浸漬して、ニッケル導電層をＢＳＴドーパント含有ＢＳＴ誘電体層上に堆積させる。このニッケルめっきされた誘電体を、次に従来のニッケル電気めっき浴に浸漬して、堆積するニッケルの厚さを増加させる。
【実施例１１】
【００８０】
ＢＳＴドーパントが６５体積％の量で存在すること以外は、実施例８の手順を繰り返す。
【実施例１２】
【００８１】
ドーパントがチタン酸バリウム（「ＢＴ」）粒子であり、そのＢＴ粒子が１８体積％の量で存在すること以外は、実施例８の手順を繰り返す。
【実施例１３】
【００８２】
実施例１２の誘電体構造を、従来の無電解銅めっき浴と接触させて、ＢＴドーパント含有誘電体層上に銅層を堆積させる。
【実施例１４】
【００８３】
ＢＳＴドーパントが５２体積％の量で存在すること以外は、実施例８の手順を繰り返す。
【実施例１５】
【００８４】
スパッタリングによって実施例１４の誘電体構造上にアルミニウム層を堆積させる。
【実施例１６】
【００８５】
ニッケルめっき浴が従来のニッケル−リンめっき浴であること以外は、実施例９の手順を繰り返す。
【実施例１７】
【００８６】
次表に記載の量のドーパントを使用して、実施例１および８の手順を繰り返す。
【００８７】
【表１】
【図面の簡単な説明】
【００８８】
【図１Ａ】本発明による誘電体構造を示しているが、縮尺は一定ではない。
【図１Ｂ】本発明による誘電体構造を示しているが、縮尺は一定ではない。
【図１Ｃ】本発明による誘電体構造を示しているが、縮尺は一定ではない。
【図１Ｄ】本発明による誘電体構造を示しているが、縮尺は一定ではない。
【図２Ａ】本発明のコンデンサの形成方法の１つを示している。
【図２Ｂ】本発明のコンデンサの形成方法の１つを示している。
【図２Ｃ】本発明のコンデンサの形成方法の１つを示している。
【図３Ａ】本発明のコンデンサのパターン形成方法の１つを示している。
【図３Ｂ】本発明のコンデンサのパターン形成方法の１つを示している。
【図３Ｃ】本発明のコンデンサのパターン形成方法の１つを示している。
【図３Ｄ】本発明のコンデンサのパターン形成方法の１つを示している。
【図３Ｅ】本発明のコンデンサのパターン形成方法の１つを示している。
【図３Ｆ】本発明のコンデンサのパターン形成方法の１つを示している。
【図３Ｇ】本発明のコンデンサのパターン形成方法の１つを示している。
【図３Ｈ】本発明のコンデンサのパターン形成方法の１つを示している。
【図４Ａ】本発明による埋め込みコンデンサの形成方法の１つを示している。
【図４Ｂ】本発明による埋め込みコンデンサの形成方法の１つを示している。
【図４Ｃ】本発明による埋め込みコンデンサの形成方法の１つを示している。
【図４Ｄ】本発明による埋め込みコンデンサの形成方法の１つを示している。
【符号の説明】
【００８９】
１ 導電性基体
２ 多層誘電体の積み重ね
２ａ 誘電体層
２ｂ 誘電体層
２ｃ 誘電体層
３ 上部誘電体層
４ ドーパント
５ 誘電体層
５ａ ドーパント非含有領域
５ｂ ドーパント含有領域
５ｃ 第２のドーパント含有領域
２０ 導電性基体
２０ａ 銅層
２０ｂ ニッケル層
２０ｃ ニッケル層
２１ 底部電極
２５ コンデンサ誘電体層
２６ パターン形成されたコンデンサ誘電体層
２７ 電極
２７ａ 第１の層
２７ｂ 第２の層
２８ パターン形成された上部電極
３０ ポリマー積層誘電体
３５ コンデンサ
４０ ディスクリートコンデンサ
４５ 第２のポリマー積層誘電体
５０ パターン形成されたフォトレジスト
５５ パターン形成されたフォトレジスト
６０ パターン形成されたフォトレジスト
７０ ポリマー積層誘電体
７５ ディスクリート抵抗器
８０ ポリマー積層誘電体
８５ａ 第１のビア
８５ｂ 第１の接点
８５ｃ 別の第１の接点
８６ａ 第２のビア
８６ｂ 第２の接点
８６ｃ 別の第２の接点
【特許請求の範囲】
【請求項１】
基体上に配置された誘電材料層を含む誘電体構造であって、前記誘電材料が、誘電性ドーパント含有領域およびドーパント非含有領域を含み、ドーパント含有領域が、誘電体構造の表面において正の形状を形成する、誘電体構造。
【請求項２】
誘電性ドーパントが、誘電材料の誘電率と実質的に同じ誘電率を有する、請求項１記載の誘電体構造。
【請求項３】
誘電材料が≧１０の誘電率を有する、請求項１記載の誘電体構造。
【請求項４】
基体が導電層である、請求項１記載の誘電体構造。
【請求項５】
第１の電極と、第２の電極と、該電極の間に配置される誘電体構造とを含むコンデンサであって、誘電体構造が、誘電性ドーパント含有領域および誘電性ドーパント非含有領域を含む誘電材料を含み、誘電性ドーパント含有領域が第１の電極に隣接している、コンデンサ。
【請求項６】
誘電材料が、セラミック、金属酸化物、およびそれらの組み合わせから選択される、請求項５記載のコンデンサ。
【請求項７】
誘電材料とドーパントとが実質的に同じ誘電率を有する、請求項５記載のコンデンサ。
【請求項８】
誘電体層とドーパントとが実質的に同じ熱膨張係数を有する、請求項５記載のコンデンサ。
【請求項９】
請求項５記載のコンデンサを含む、電子デバイス。
【請求項１０】
第１の誘電材料の層を基体上に配置する工程と、誘電性ドーパント含有誘電材料の層を第１の誘電材料の上に配置する工程と、誘電材料の層をアニールして誘電体構造を形成する工程とを含む、請求項１記載の誘電体構造の形成方法。
【請求項１】
基体上に配置された誘電材料層を含む誘電体構造であって、前記誘電材料が、誘電性ドーパント含有領域およびドーパント非含有領域を含み、ドーパント含有領域が、誘電体構造の表面において正の形状を形成する、誘電体構造。
【請求項２】
誘電性ドーパントが、誘電材料の誘電率と実質的に同じ誘電率を有する、請求項１記載の誘電体構造。
【請求項３】
誘電材料が≧１０の誘電率を有する、請求項１記載の誘電体構造。
【請求項４】
基体が導電層である、請求項１記載の誘電体構造。
【請求項５】
第１の電極と、第２の電極と、該電極の間に配置される誘電体構造とを含むコンデンサであって、誘電体構造が、誘電性ドーパント含有領域および誘電性ドーパント非含有領域を含む誘電材料を含み、誘電性ドーパント含有領域が第１の電極に隣接している、コンデンサ。
【請求項６】
誘電材料が、セラミック、金属酸化物、およびそれらの組み合わせから選択される、請求項５記載のコンデンサ。
【請求項７】
誘電材料とドーパントとが実質的に同じ誘電率を有する、請求項５記載のコンデンサ。
【請求項８】
誘電体層とドーパントとが実質的に同じ熱膨張係数を有する、請求項５記載のコンデンサ。
【請求項９】
請求項５記載のコンデンサを含む、電子デバイス。
【請求項１０】
第１の誘電材料の層を基体上に配置する工程と、誘電性ドーパント含有誘電材料の層を第１の誘電材料の上に配置する工程と、誘電材料の層をアニールして誘電体構造を形成する工程とを含む、請求項１記載の誘電体構造の形成方法。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図３Ｅ】
【図３Ｆ】
【図３Ｇ】
【図３Ｈ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図３Ｅ】
【図３Ｆ】
【図３Ｇ】
【図３Ｈ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【公開番号】特開２００６−９３６６３（Ｐ２００６−９３６６３Ａ）
【公開日】平成１８年４月６日（２００６．４．６）
【国際特許分類】
【外国語出願】
【出願番号】特願２００５−２１９３３７（Ｐ２００５−２１９３３７）
【出願日】平成１７年７月２８日（２００５．７．２８）
【出願人】（５９６１５６６６８）ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． (31)
【住所又は居所原語表記】４５５ Ｆｏｒｅｓｔ Ｓｔｒｅｅｔ，Ｍａｒｌｂｏｒｏｕｇｈ，ＭＡ ０１７５２ Ｕ．Ｓ．Ａ
【Ｆターム（参考）】
【公開日】平成１８年４月６日（２００６．４．６）
【国際特許分類】
【出願番号】特願２００５−２１９３３７（Ｐ２００５−２１９３３７）
【出願日】平成１７年７月２８日（２００５．７．２８）
【出願人】（５９６１５６６６８）ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． (31)
【住所又は居所原語表記】４５５ Ｆｏｒｅｓｔ Ｓｔｒｅｅｔ，Ｍａｒｌｂｏｒｏｕｇｈ，ＭＡ ０１７５２ Ｕ．Ｓ．Ａ
【Ｆターム（参考）】
[ Back to top ]