遊技機
【課題】正確な乱数値を取得する。
【解決手段】乱数値レジスタに数値データが格納されたときに、対応する乱数ラッチフラグがオン状態に設定され、新たな数値データの格納が制限される。乱数値レジスタから数値データを読み出したときに、対応する乱数ラッチフラグがオフ状態に設定され、新たな数値データの格納が許可される。セキュリティ時間設定KSESの設定により、セキュリティ時間の可変設定を可能にする。第1始動入賞口や第2始動入賞口における異常入賞の発生が検出されてエラーが発生したときに、初期化処理の実行時と共通の出力端子からセキュリティ信号を外部出力する。
【解決手段】乱数値レジスタに数値データが格納されたときに、対応する乱数ラッチフラグがオン状態に設定され、新たな数値データの格納が制限される。乱数値レジスタから数値データを読み出したときに、対応する乱数ラッチフラグがオフ状態に設定され、新たな数値データの格納が許可される。セキュリティ時間設定KSESの設定により、セキュリティ時間の可変設定を可能にする。第1始動入賞口や第2始動入賞口における異常入賞の発生が検出されてエラーが発生したときに、初期化処理の実行時と共通の出力端子からセキュリティ信号を外部出力する。
Notice: Undefined index: DEJ in /mnt/www/gzt_disp.php on line 298
【特許請求の範囲】
【請求項1】
所定の遊技を行うことが可能な遊技機であって、
所定の初期設定を実行した後、不揮発性メモリの記憶内容に基づき遊技機における遊技制御を実行する制御用CPUが内蔵された遊技制御用マイクロコンピュータと、
前記遊技制御用マイクロコンピュータに内蔵又は外付けされ、乱数値となる数値データを生成する乱数回路と、
操作に応じて操作信号を出力する初期化操作手段とを備え、
前記乱数回路は、
数値データを予め定められた手順により更新して出力する数値更新手段と、
前記数値更新手段から出力された数値データを前記乱数値として取り込んで格納する乱数値格納手段とを含み、
前記遊技制御用マイクロコンピュータは、
前記乱数回路によって生成された乱数値を用いて、前記制御用CPUにより所定の決定を行う制御決定手段と、
所定信号の入力に基づいて前記数値更新手段から出力された数値データが前記乱数値格納手段に格納されたときに第1の値にされて新たな数値データの格納を制限する一方、前記乱数値格納手段に格納された数値データが前記乱数値の読出タイミングにて前記制御用CPUにより読み出されたときに第2の値にされて新たな数値データの格納を許可する所定のデータと、
前記所定の初期設定において前記不揮発性メモリの記憶内容が変更されたか否かを検査するセキュリティチェックを実行するセキュリティチェック手段と、
前記セキュリティチェック手段によるセキュリティチェックの実行時間を可変設定可能なセキュリティ時間設定手段と、
制御を行う際に発生する変動データを記憶する変動データ記憶手段と、
遊技機への電力供給が停止していても前記変動データ記憶手段の記憶内容を所定期間保持させることが可能な記憶内容保持手段と、
電力供給が開始されたときに、前記初期化操作手段からの操作信号が入力されたことに基づいて、前記変動データ記憶手段の記憶内容を初期化する初期化処理を実行する初期化処理実行手段と、
所定のエラーが発生しているか否かを判定するエラー判定手段と、
少なくとも、前記初期化処理実行手段によって前記初期化処理が実行されたこと、および前記エラー判定手段によって前記所定のエラーが発生していると判定されたことを含む所定の信号出力条件が成立したことに基づいて、遊技機の外部に所定の外部出力信号を出力する外部出力手段とを含み、
前記外部出力手段は、前記初期化処理実行手段によって前記初期化処理が実行されたときと前記エラー判定手段によって前記所定のエラーが発生していると判定されたときとで、遊技機に設けられた共通の出力端子から前記所定の外部出力信号を出力する、
ことを特徴とする遊技機。
【請求項2】
前記数値更新手段は、数値データを更新可能な所定の範囲において、所定の更新初期値から所定の更新最終値まで循環的に数値データを更新し、
前記遊技制御用マイクロコンピュータは、当該遊技制御用マイクロコンピュータがシステムリセットされるごとに、前記所定の更新初期値を可変設定可能な乱数初期値設定手段を含む、
ことを特徴とする請求項1に記載の遊技機。
【請求項3】
遊技機への電力供給が開始された後、前記制御用CPUの動作とは別個に初期値決定用データをカウントするカウント手段を備え、
前記乱数初期値設定手段は、前記カウント手段によってカウントされた初期値決定用データを用いて、前記所定の更新初期値を決定する、
ことを特徴とする請求項2に記載の遊技機。
【請求項4】
前記不揮発性メモリは、前記遊技制御用マイクロコンピュータに内蔵され、
前記遊技制御用マイクロコンピュータは、前記制御用CPU以外による前記不揮発性メモリの外部読出を制限する読出制限回路を含む、
ことを特徴とする請求項1、2または3に記載の遊技機。
【請求項5】
前記遊技制御用マイクロコンピュータの外部にて乱数用クロック信号を生成して、前記乱数回路に供給する乱数用クロック生成回路と、
前記制御用CPUに供給される制御用クロック信号を生成する制御用クロック生成回路とを備え、
前記乱数回路は、前記遊技制御用マイクロコンピュータに内蔵され、
前記遊技制御用マイクロコンピュータは、前記乱数用クロック生成回路から供給される乱数用クロック信号の入力状態を前記制御用クロック生成回路にて生成された制御用クロック信号と比較することにより、乱数用クロック信号の入力状態に異常が発生したか否かを判定する乱数用クロック異常判定手段を含む、
ことを特徴とする請求項1から4のいずれか1項に記載の遊技機。
【請求項6】
前記遊技制御用マイクロコンピュータは、当該遊技制御用マイクロコンピュータのシステムリセットが解除されて前記制御用CPUによる遊技制御の実行が開始されるときに、前記所定のデータを第2の値にするシステムリセット時処理手段を含む、
ことを特徴とする請求項1から5のいずれか1項に記載の遊技機。
【請求項7】
遊技機への電力供給に基づいて生成された所定電源電圧を監視し、該所定電源電圧が低下したことに基づいて検出信号を出力する電源監視手段を備え、
前記遊技制御用マイクロコンピュータは、
前記電源監視手段から前記検出信号が出力された後、前記遊技制御用マイクロコンピュータが動作停止状態となるまで、前記検出信号の入力状態を繰り返し判定する検出判定手段と、
前記検出判定手段によって前記検出信号が入力されていない旨の判定がなされたときに、前記制御用CPUにより遊技制御処理プログラムの先頭から遊技制御の実行を開始させる電断復旧時制御手段と、
前記検出判定手段によって前記検出信号が入力されていない旨の判定がなされた後、前記電断復旧時制御手段が前記制御用CPUにより前記遊技制御処理プログラムの先頭から遊技制御の実行を開始させるより前に、前記所定のデータを第2の値にする電断復旧時処理手段とを含む、
ことを特徴とする請求項1から6のいずれか1項に記載の遊技機。
【請求項1】
所定の遊技を行うことが可能な遊技機であって、
所定の初期設定を実行した後、不揮発性メモリの記憶内容に基づき遊技機における遊技制御を実行する制御用CPUが内蔵された遊技制御用マイクロコンピュータと、
前記遊技制御用マイクロコンピュータに内蔵又は外付けされ、乱数値となる数値データを生成する乱数回路と、
操作に応じて操作信号を出力する初期化操作手段とを備え、
前記乱数回路は、
数値データを予め定められた手順により更新して出力する数値更新手段と、
前記数値更新手段から出力された数値データを前記乱数値として取り込んで格納する乱数値格納手段とを含み、
前記遊技制御用マイクロコンピュータは、
前記乱数回路によって生成された乱数値を用いて、前記制御用CPUにより所定の決定を行う制御決定手段と、
所定信号の入力に基づいて前記数値更新手段から出力された数値データが前記乱数値格納手段に格納されたときに第1の値にされて新たな数値データの格納を制限する一方、前記乱数値格納手段に格納された数値データが前記乱数値の読出タイミングにて前記制御用CPUにより読み出されたときに第2の値にされて新たな数値データの格納を許可する所定のデータと、
前記所定の初期設定において前記不揮発性メモリの記憶内容が変更されたか否かを検査するセキュリティチェックを実行するセキュリティチェック手段と、
前記セキュリティチェック手段によるセキュリティチェックの実行時間を可変設定可能なセキュリティ時間設定手段と、
制御を行う際に発生する変動データを記憶する変動データ記憶手段と、
遊技機への電力供給が停止していても前記変動データ記憶手段の記憶内容を所定期間保持させることが可能な記憶内容保持手段と、
電力供給が開始されたときに、前記初期化操作手段からの操作信号が入力されたことに基づいて、前記変動データ記憶手段の記憶内容を初期化する初期化処理を実行する初期化処理実行手段と、
所定のエラーが発生しているか否かを判定するエラー判定手段と、
少なくとも、前記初期化処理実行手段によって前記初期化処理が実行されたこと、および前記エラー判定手段によって前記所定のエラーが発生していると判定されたことを含む所定の信号出力条件が成立したことに基づいて、遊技機の外部に所定の外部出力信号を出力する外部出力手段とを含み、
前記外部出力手段は、前記初期化処理実行手段によって前記初期化処理が実行されたときと前記エラー判定手段によって前記所定のエラーが発生していると判定されたときとで、遊技機に設けられた共通の出力端子から前記所定の外部出力信号を出力する、
ことを特徴とする遊技機。
【請求項2】
前記数値更新手段は、数値データを更新可能な所定の範囲において、所定の更新初期値から所定の更新最終値まで循環的に数値データを更新し、
前記遊技制御用マイクロコンピュータは、当該遊技制御用マイクロコンピュータがシステムリセットされるごとに、前記所定の更新初期値を可変設定可能な乱数初期値設定手段を含む、
ことを特徴とする請求項1に記載の遊技機。
【請求項3】
遊技機への電力供給が開始された後、前記制御用CPUの動作とは別個に初期値決定用データをカウントするカウント手段を備え、
前記乱数初期値設定手段は、前記カウント手段によってカウントされた初期値決定用データを用いて、前記所定の更新初期値を決定する、
ことを特徴とする請求項2に記載の遊技機。
【請求項4】
前記不揮発性メモリは、前記遊技制御用マイクロコンピュータに内蔵され、
前記遊技制御用マイクロコンピュータは、前記制御用CPU以外による前記不揮発性メモリの外部読出を制限する読出制限回路を含む、
ことを特徴とする請求項1、2または3に記載の遊技機。
【請求項5】
前記遊技制御用マイクロコンピュータの外部にて乱数用クロック信号を生成して、前記乱数回路に供給する乱数用クロック生成回路と、
前記制御用CPUに供給される制御用クロック信号を生成する制御用クロック生成回路とを備え、
前記乱数回路は、前記遊技制御用マイクロコンピュータに内蔵され、
前記遊技制御用マイクロコンピュータは、前記乱数用クロック生成回路から供給される乱数用クロック信号の入力状態を前記制御用クロック生成回路にて生成された制御用クロック信号と比較することにより、乱数用クロック信号の入力状態に異常が発生したか否かを判定する乱数用クロック異常判定手段を含む、
ことを特徴とする請求項1から4のいずれか1項に記載の遊技機。
【請求項6】
前記遊技制御用マイクロコンピュータは、当該遊技制御用マイクロコンピュータのシステムリセットが解除されて前記制御用CPUによる遊技制御の実行が開始されるときに、前記所定のデータを第2の値にするシステムリセット時処理手段を含む、
ことを特徴とする請求項1から5のいずれか1項に記載の遊技機。
【請求項7】
遊技機への電力供給に基づいて生成された所定電源電圧を監視し、該所定電源電圧が低下したことに基づいて検出信号を出力する電源監視手段を備え、
前記遊技制御用マイクロコンピュータは、
前記電源監視手段から前記検出信号が出力された後、前記遊技制御用マイクロコンピュータが動作停止状態となるまで、前記検出信号の入力状態を繰り返し判定する検出判定手段と、
前記検出判定手段によって前記検出信号が入力されていない旨の判定がなされたときに、前記制御用CPUにより遊技制御処理プログラムの先頭から遊技制御の実行を開始させる電断復旧時制御手段と、
前記検出判定手段によって前記検出信号が入力されていない旨の判定がなされた後、前記電断復旧時制御手段が前記制御用CPUにより前記遊技制御処理プログラムの先頭から遊技制御の実行を開始させるより前に、前記所定のデータを第2の値にする電断復旧時処理手段とを含む、
ことを特徴とする請求項1から6のいずれか1項に記載の遊技機。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】
【図59】
【図60】
【図61】
【図62】
【図63】
【図64】
【図65】
【図66】
【図67】
【図68】
【図69】
【図70】
【図71】
【図72】
【図73】
【図74】
【図75】
【図76】
【図77】
【図78】
【図79】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】
【図59】
【図60】
【図61】
【図62】
【図63】
【図64】
【図65】
【図66】
【図67】
【図68】
【図69】
【図70】
【図71】
【図72】
【図73】
【図74】
【図75】
【図76】
【図77】
【図78】
【図79】
【公開番号】特開2011−172761(P2011−172761A)
【公開日】平成23年9月8日(2011.9.8)
【国際特許分類】
【出願番号】特願2010−39397(P2010−39397)
【出願日】平成22年2月24日(2010.2.24)
【出願人】(000144153)株式会社三共 (5,148)
【Fターム(参考)】
【公開日】平成23年9月8日(2011.9.8)
【国際特許分類】
【出願日】平成22年2月24日(2010.2.24)
【出願人】(000144153)株式会社三共 (5,148)
【Fターム(参考)】
[ Back to top ]