電力増幅回路
【課題】電源電圧が瞬時低下しても所望の出力波形を出力し続けることが可能な電力増幅回路を提供する。
【解決手段】電力増幅回路は、第１および第２のオペアンプを備える。電力増幅回路は、第１ないし第４の帰還抵抗を備える。電力増幅回路は、非反転入力端子が第１のオペアンプの出力端子に接続され、反転入力端子が第２のオペアンプの出力端子に接続され、非反転出力端子が第１の信号出力端子に接続され、反転出力端子が第２の信号出力端子に接続され、差動利得を一定に保つ全差動オペアンプを備える。電力増幅回路は、第２の帰還抵抗の他端と接地との間に接続されたスイッチ回路を備える。電力増幅回路は、第１の信号入力端子と基準電圧が印加される基準端子との間に接続された第１の入力抵抗を備える。電力増幅回路は、第２の信号入力端子と基準端子との間に接続された第２の入力抵抗を備える。電力増幅回路は、電源電圧を監視し、電源電圧の値に応じてスイッチ回路を制御する中点電位制御回路と、を備える。
【解決手段】電力増幅回路は、第１および第２のオペアンプを備える。電力増幅回路は、第１ないし第４の帰還抵抗を備える。電力増幅回路は、非反転入力端子が第１のオペアンプの出力端子に接続され、反転入力端子が第２のオペアンプの出力端子に接続され、非反転出力端子が第１の信号出力端子に接続され、反転出力端子が第２の信号出力端子に接続され、差動利得を一定に保つ全差動オペアンプを備える。電力増幅回路は、第２の帰還抵抗の他端と接地との間に接続されたスイッチ回路を備える。電力増幅回路は、第１の信号入力端子と基準電圧が印加される基準端子との間に接続された第１の入力抵抗を備える。電力増幅回路は、第２の信号入力端子と基準端子との間に接続された第２の入力抵抗を備える。電力増幅回路は、電源電圧を監視し、電源電圧の値に応じてスイッチ回路を制御する中点電位制御回路と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電力増幅回路に関する。
【背景技術】
【０００２】
近年、停車時にエンジンを停止する自動車が普及している。このような自動車に搭載されるカーオーディオに対して、アイドリングストップスタート対応が求められている。
【０００３】
このアイドリングストップスタート対応とは、エンジン停止から始動時の負荷急変によるバッテリ電圧の瞬時低下の際に、カーオーディオの音声出力を途切れさせない仕様である。
【０００４】
このアイドリングストップスタート対応により、ユーザは、エンジン停止から始動時に、カーオーディオの音声出力を違和感なく聞くことができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平３−２８３８０４
【発明の概要】
【発明が解決しようとする課題】
【０００６】
電源電圧が瞬時低下しても所望の出力波形を出力し続けることが可能な電力増幅回路を提供する。
【課題を解決するための手段】
【０００７】
実施例に従った電力増幅回路は、非反転入力端子が第１の信号入力端子に接続された第１のオペアンプを備える。電力増幅回路は、前記第１のオペアンプの出力端子と前記第１のオペアンプの反転入力端子との間に接続された第１の帰還抵抗を備える。電力増幅回路は、一端が前記第１のオペアンプの反転入力端子に接続された第２の帰還抵抗を備える。電力増幅回路は、非反転入力端子が第２の信号入力端子に接続された第２のオペアンプを備える。電力増幅回路は、一端が前記第２のオペアンプの反転入力端子に接続され、他端が前記第２の帰還抵抗の他端に接続された第３の帰還抵抗を備える。電力増幅回路は、前記第２のオペアンプの出力端子と前記第２のオペアンプの反転入力端子との間に接続された第４の帰還抵抗を備える。電力増幅回路は、非反転入力端子が前記第１のオペアンプの出力端子に接続され、反転入力端子が前記第２のオペアンプの出力端子に接続され、非反転出力端子が第１の信号出力端子に接続され、反転出力端子が第２の信号出力端子に接続され、差動利得を一定に保つ全差動オペアンプを備える。電力増幅回路は、前記第２の帰還抵抗の他端と接地との間に接続されたスイッチ回路を備える。電力増幅回路は、前記第１の信号入力端子と基準電圧が印加される基準端子との間に接続された第１の入力抵抗を備える。電力増幅回路は、前記第２の信号入力端子と前記基準端子との間に接続された第２の入力抵抗を備える。電力増幅回路は、電源電圧を監視し、前記電源電圧の値に応じて前記スイッチ回路を制御する中点電位制御回路と、を備える。
【０００８】
前記中点電位制御回路は、前記電源電圧が予め設定された切替閾値以上である場合には、前記スイッチ回路をオンし、一方、前記電源電圧が前記切替閾値未満である場合には、前記スイッチ回路をオフする。
【図面の簡単な説明】
【０００９】
【図１】図１は、アイドリングストップ対応していない比較例に係る電力増幅回路１００Ｘの構成を示す図である。
【図２】図２は、図１に示す比較例に係る電力増幅回路１００Ｘの動作波形を示す図である。
【図３】図３は、実施例１に係る電力増幅回路１００の構成の一例を示す図である。
【図４】図４は、図３に示す中点電位制御回路１の具体的な回路構成の一例を示す図である。
【図５】図５は、図３に示す実施例１に係る電力増幅回路１００の具体的な動作波形の一例を示す図である。
【発明を実施するための形態】
【００１０】
（比較例）
先ず、実施形態の比較対象として、アイドリングストップ対応していない基本的な電力増幅回路について説明する。
【００１１】
図１は、アイドリングストップ対応していない比較例に係る電力増幅回路１００Ｘの構成を示す図である。また、図２は、図１に示す比較例に係る電力増幅回路１００Ｘの動作波形を示す図である。
【００１２】
図１に示すように、電力増幅回路１００Ｘは、オペアンプＯＰと、帰還回路ＦＢと、抵抗Ｒと、を備える。電力増幅回路１００Ｘの基準端子（ＳＶＲ（Ｓｕｐｐｌｙ Ｖｏｌｔａｇｅ Ｒｅｊｅｃｔｉｏｎ）端子）Ｔｒｅｆには、ＳＶＲフィルタＦから基準電圧Ｖｒｅｆが供給される。
【００１３】
図２に示すように、電力増幅回路１００Ｘの出力端子Ｔｏｕｔの電位は、基準端子Ｔｒｅｆの基準電圧Ｖｒｅｆとほぼ同電位であり、電源電圧（バッテリ電圧）Ｖｂａｔの中間電圧に設定されている。
【００１４】
そして、電源電圧Ｖｂａｔが安定時には、出力波形Ｏｕｔは正常に出力される（時間ｔ１ａ以前）。
【００１５】
しかし、電源電圧Ｖｂａｔが瞬時に低下した場合（時間ｔ１ａ以降）、基準端子はその変化に追従できない（時間ｔ２ａ以降）。これにより、出力波形Ｏｕｔが潰れることになる。
【００１６】
したがって、電力増幅回路１００Ｘでは、電源電圧が瞬時低下すると、所望の出力波形を出力し続けることができない。
【００１７】
すなわち、アイドリングストップ対応していない比較例の電力増幅回路１００Ｘを適用したカーオーディオでは、エンジン停止から始動時の負荷急変によるバッテリ電圧の瞬時低下の際に、音声出力が途切れてしまい、ユーザに違和感を与えてしまう。
【００１８】
そこで、以下の実施例では、電源電圧が瞬時低下しても所望の出力波形を出力し続けることが可能な電力増幅回路について提案する。
【００１９】
以下、実施例について、図面に基づいて説明する。
【実施例１】
【００２０】
図３は、実施例１に係る電力増幅回路１００の構成の一例を示す図である。
【００２１】
図３に示すように、電力増幅回路１００は、中点電位制御回路１と、全差動オペアンプ３と、第１の帰還抵抗Ｒ１と、第２の帰還抵抗Ｒ２と、第３の帰還抵抗Ｒ３と、第４の帰還抵抗Ｒ４と、第１の入力抵抗Ｒ１１と、第２の入力抵抗Ｒ１２と、第１のオペアンプＯＰ１と、第２のオペアンプＯＰ２と、スイッチ回路ＳＷと、を備える。
【００２２】
第１のオペアンプＯＰ１は、非反転入力端子が第１の信号入力端子Ｔｉｎ１に接続されている。
【００２３】
第１の帰還抵抗Ｒ１は、第１のオペアンプＯＰ１の出力端子と第１のオペアンプＯＰ１の反転入力端子との間に接続されている。
【００２４】
第２の帰還抵抗Ｒ２は、一端が第１のオペアンプＯＰ１の反転入力端子に接続されている。
【００２５】
第２のオペアンプＯＰ２は、非反転入力端子が第２の信号入力端子Ｔｉｎ２に接続されている。
【００２６】
第３の帰還抵抗Ｒ３は、一端が第２のオペアンプＯＰ２の反転入力端子に接続され、他端が第２の帰還抵抗Ｒ２の他端に接続されている。
【００２７】
第４の帰還抵抗Ｒ４は、第２のオペアンプＯＰ２の出力端子と第２のオペアンプＯＰ２の反転入力端子との間に接続されている。
【００２８】
なお、第１ないし第４の帰還抵抗Ｒ１〜Ｒ４は、例えば、同じ第１の抵抗値Ｒａをそれぞれ有する。
【００２９】
また、全差動オペアンプ３は、非反転入力端子が第１のオペアンプＯＰ１の出力端子に接続され、反転入力端子が第２のオペアンプＯＰ２の出力端子に接続され、非反転出力端子が第１の信号出力端子Ｔｏｕｔ１に接続され、反転出力端子が第２の信号出力端子に接続されている。この全差動オペアンプ３は、差動利得を一定に保つようになっている。
【００３０】
ここで、図３に示すように、全差動オペアンプ３は、例えば、第５の帰還抵抗Ｒ５と、第６の帰還抵抗Ｒ６と、第７の帰還抵抗Ｒ７と、第８の帰還抵抗Ｒ８と、第９の帰還抵抗Ｒ９と、第１０の帰還抵抗Ｒ１０と、第３のオペアンプＯＰ３と、第４のオペアンプＯＰ４と、を有する。
【００３１】
第５の帰還抵抗Ｒ５は、一端が全差動オペアンプ３の非反転入力端子（第１のオペアンプＯＰ１の出力端子）に接続されている。
【００３２】
第６の帰還抵抗Ｒ６は、一端が全差動オペアンプ３の反転入力端子（第２のオペアンプＯＰ２の出力端子）に接続されている。
【００３３】
第７の帰還抵抗Ｒ７は、一端が第５の帰還抵抗Ｒ５の他端に接続されている。
【００３４】
第８の帰還抵抗Ｒ８は、一端が第６の帰還抵抗Ｒ６の他端に接続されている。
【００３５】
第３のオペアンプＯＰ３は、非反転入力端子が第５の帰還抵抗Ｒ５の他端に接続され、反転入力端子が前記第８の帰還抵抗Ｒ８の他端に接続され、出力端子が全差動オペアンプ３の非反転出力端子（第１の信号出力端子Ｔｏｕｔ１）に接続されている。
【００３６】
第９の帰還抵抗Ｒ９は、第３のオペアンプＯＰ３の出力端子と第３のオペアンプＯＰ３の反転入力端子との間に接続されている。
【００３７】
第４のオペアンプＯＰ４は、非反転入力端子が前記第６の帰還抵抗Ｒ６の他端に接続され、反転入力端子が前記第７の帰還抵抗Ｒ７の他端に接続され、出力端子が全差動オペアンプ３の反転出力端子（第２の信号出力端子Ｔｏｕｔ２）に接続されている。
【００３８】
第１０の帰還抵抗Ｒ１０は、第４のオペアンプＯＰ４の出力端子と第４のオペアンプＯＰ４の反転入力端子との間に接続されている。
【００３９】
なお、第５および第６の帰還抵抗Ｒ５、Ｒ６は、本実施例では、例えば、同じ第２の抵抗値Ｒｂをそれぞれ有する。
【００４０】
また、第９および第１０の帰還抵抗Ｒ９、Ｒ１０は、本実施例では、例えば、同じ第３の抵抗値Ｒｃをそれぞれ有する。
【００４１】
また、第７および第８の帰還抵抗Ｒ７、Ｒ８の抵抗値は、本実施例では、例えば、第３の抵抗値Ｒｃよりも無視できるほど小さいものとする。
【００４２】
スイッチ回路ＳＷは、第２の帰還抵抗Ｒ２の他端と接地との間に接続されている。
【００４３】
第１の入力抵抗Ｒ１１は、第１の信号入力端子Ｔｉｎ１と基準電圧Ｖｒｅｆが印加される基準端子（ＳＶＲ端子）Ｔｒｅｆとの間に接続されている。
【００４４】
第２の入力抵抗Ｒ１２は、第２の信号入力端子Ｔｉｎ２と基準端子Ｔｒｅｆとの間に接続されている。
【００４５】
なお、基準電圧Ｖｒｅｆは、ＳＶＲフィルタ２により、基準端子Ｔｒｅｆに供給されるようになっている。このＳＶＲフィルタ２は、電源電圧Ｖｂａｔを電源電圧Ｖｂａｔの中間電圧よりも低い値に分圧して基準電圧Ｖｒｅｆを生成し、且つ、生成した基準電圧Ｖｒｅｆに対する電源電圧変動除去比を、基準端子Ｔｒｅｆと接地との間に接続されたキャパシタ（図示せず）により、高めている。
【００４６】
すなわち、基準電圧Ｖｒｅｆは、電源電圧Ｖｂａｔがアイドリングストップ等により変動しても、安定しているものである。基準電圧Ｖｒｅｆは、例えば、電源電圧Ｖｂａｔの４分の１に設定される。
【００４７】
中点電位制御回路１は、基準電圧Ｖｒｅｆと電源電圧（バッテリ電圧）Ｖｂａｔを監視し、この電源電圧Ｖｂａｔの値に応じて、スイッチ回路ＳＷを制御するようになっている。
【００４８】
例えば、中点電位制御回路１は、電源電圧Ｖｂａｔが予め設定された切替閾値Ｖｔｈ以上である場合（電源電圧Ｖｂａｔが安定状態である場合）には、スイッチ回路ＳＷをオンする。一方、中点電位制御回路１は、電源電圧Ｖｂａｔが切替閾値Ｖｔｈ未満である場合（電源電圧Ｖｂａｔが瞬時に低下した場合）には、スイッチ回路ＳＷをオフする。
【００４９】
なお、切替閾値Ｖｔｈは、第１および第２のオペアンプＯＰ１、ＯＰ２が動作して所定の信号を出力することができる電源電圧Ｖｂａｔの値に設定される。この切替閾値Ｖｔｈは、基準電圧Ｖｒｅｆに基づいて設定される。例えば、切替閾値Ｖｔｈは、安定時の電源電圧Ｖｂａｔの２分の１よりも高く設定される。この場合、中点電位制御回路１は、電源電圧Ｖｂａｔと基準電圧Ｖｒｅｆとを比較した結果に基づいて、スイッチ回路ＳＷを制御することになる。
【００５０】
ここで、図４は、図３に示す中点電位制御回路１の具体的な回路構成の一例を示す図である。
【００５１】
図４に示すように、中点電位制御回路１は、抵抗１ａ、１ｂ、１ｅ、１ｈ、１ｊ、１ｋと、ＰＮＰ型バイポーラトランジスタ１ｃ、１ｉと、ＮＰＮ型バイポーラトランジスタ１ｄ、１ｇと、定電流源１ｆと、ツェナーダイオード１ｌと、ｎＭＯＳトランジスタ１ｍと、出力端子１ｎと、レベルシフト回路１ｏと、を有する。
【００５２】
抵抗１ａは、一端が電源（バッテリ）に接続されている。
【００５３】
抵抗１ｂは、抵抗１ａの他端と接地との間に接続されている。
【００５４】
ＰＮＰ型バイポーラトランジスタ１ｃは、エミッタが電源に接続され、ダイオード接続されている。
【００５５】
ＮＰＮ型バイポーラトランジスタ１ｄは、コレクタがＰＮＰ型バイポーラトランジスタ１ｃのコレクタに接続され、ベースが抵抗１ａの他端に接続されている。
【００５６】
抵抗１ｅは、一端がＮＰＮ型バイポーラトランジスタのエミッタに接続されている。
【００５７】
定電流源１ｆは、抵抗１ｅの他端と接地との間に接続されている。
【００５８】
レベルシフト回路１ｏは、基準端子Ｔｒｅｆに入力された基準電圧Ｖｒｅｆのレベルをシフトした電圧を出力するようになっている。
【００５９】
ＮＰＮ型バイポーラトランジスタ１ｇは、コレクタが電源に接続され、ベースがレベルシフト回路１ｏの出力に接続されている。
【００６０】
抵抗１ｈは、このＮＰＮ型バイポーラトランジスタ１ｇのエミッタと定電流源１ｆの一端との間に接続されている。
【００６１】
ＰＮＰ型バイポーラトランジスタ１ｉは、エミッタが電源に接続され、ベースがＰＮＰ型バイポーラトランジスタ１ｃのベースに接続されている。
【００６２】
すなわち、このＰＮＰ型バイポーラトランジスタ１ｉとＰＮＰ型バイポーラトランジスタ１ｃとは、カレントミラー回路を構成する。
【００６３】
抵抗１ｊは、一端がＰＮＰ型バイポーラトランジスタ１ｉのコレクタに接続されている。
【００６４】
抵抗１ｋは、抵抗１ｊの他端と接地との間に接続されている。
【００６５】
ｎＭＯＳトランジスタ１ｍは、出力端子１ｎと接地との間に接続され、ゲートが抵抗１ｊの他端に接続されている。
【００６６】
ツェナーダイオード１ｌは、カソードがｎＭＯＳトランジスタ１ｍのゲートに接続され、アノードがｎＭＯＳトランジスタ１ｍのソースに接続されている。
【００６７】
このような構成を有する中点電位制御回路１は、電源電圧Ｖｂａｔを抵抗１ａ、１ｂにより分圧した分圧電圧と、基準電圧Ｖｒｅｆをレベルシフト回路１ｏによりレベルシフトした電圧とを比較し、この比較結果に応じた制御信号Ｓｃを、出力端子１ｎから出力するようになっている。
【００６８】
すなわち、中点電位制御回路１は、上記動作により、間接的に、電源電圧Ｖｂａｔと、基準電圧Ｖｒｅｆに基づいた切替閾値Ｖｔｈとを比較し、この比較結果に応じた制御信号Ｓｃを出力するようになっている。
【００６９】
次に、以上のような構成を有する電力増幅回路の動作、利得及びDC動作点について説明する。
【００７０】
既述のように、電源電圧Ｖｂａｔは、バッテリ電圧である。また、基準端子Ｔｒｅｆは、電源電圧Ｖｂａｔの中間電圧よりも低い、例えば電源電圧Ｖｂａｔの１／４の電圧を生成し、また外付けコンデンサで電源電圧除去比を高めた端子であるとする。また、第１の信号入力端子Ｔｉｎ１には、入力信号が印加され、第２の信号入力端子Ｔｉｎ２は仮想接地点とする。
【００７１】
まず、スイッチ回路ＳＷがオン状態の時、第１のオペアンプＯＰ１の利得Ｋ１は、以下の式（１）に示すように、２倍となる。
Ｋ１＝１＋Ｒ１／Ｒ２＝１+Ｒａ／Ｒａ＝２ （１）
【００７２】
第２のオペアンプＯＰ２の利得Ｋ２も同様にして求められる。そして、第２の信号入力端子Ｔｉｎ２は仮想接地点なので、結局、第１のオペアンプＯＰ１と第２のオペアンプＯＰ２の差動出力の差動利得ＫＡは、第２のオペアンプＯＰ２の出力が交流接地点となるため、以下の式（２）に示すように、２倍となる。
ＫＡ＝Ｋ１−Ｋ２＝２−０＝２ （２）
【００７３】
第１のオペアンプＯＰ１及び第２のオペアンプＯＰ２は、２倍のＤＣアンプでもあり、基準端子Ｔｒｅｆの基準電圧Ｖｒｅｆが安定時の電源電圧Ｖｂａｔの１／４の設定である。したがって、第１のオペアンプＯＰ１と第２のオペアンプＯＰ２の出力電位は、電源電圧Ｖｂａｔの１／２、つまり、電源電圧Ｖｂａｔの中間電位となる。
【００７４】
次に、全差動オペアンプ３の差動利得、すなわち第１のオペアンプＯＰ１および第２のオペアンプＯＰ２の出力から、第１の信号出力端子Ｔｏｕｔ１及び第２の信号出力端子Ｔｏｕｔ２までの差動利得をＫＢとする。この差動利得ＫＢは、既述のように、第７、第８の帰還抵抗の抵抗値が第９、第１０の帰還抵抗の抵抗値に比べて無視できるほど小さいことから、近似的に、Ｒｃ／Ｒｂとなる。
【００７５】
よって、第１の信号入力端子Ｔｉｎ１に入力信号が入力された場合の、電力増幅回路１００の差動利得（第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２の差動出力利得）Ｋは、Ｋ＝ＫＡ×ＫＢ＝２Ｒｃ／Ｒｂと計算される。
【００７６】
第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２の出力電位は、第７、第８の帰還抵抗Ｒ７、Ｒ８の作用により、ほぼ第１のオペアンプＯＰ１の出力電位と第２のオペアンプＯＰ２の出力電位に近い値を示すことになる。もし、Ｒ７、Ｒ８が無ければ、第１のオペアンプＯＰ１および第２のオペアンプＯＰ２のＤＣ利得はほぼ無限大となり、出力電位Ｔｏｕｔ１、Ｔｏｕｔ２が所望の電圧に定まらなくなってしまう。したがって、第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２の出力電位は、ほぼ電源電圧Ｖｂａｔの中間電位を示す。
【００７７】
一方で、スイッチ回路ＳＷがオフ状態の時、第１のオペアンプＯＰ１の利得Ｋ１は、以下の式（３）に示すように、１．５倍となる。
Ｋ１＝１＋Ｒ１／（Ｒ２＋Ｒ３）＝１＋Ｒａ／（２Ｒａ）＝１．５ （３）
【００７８】
同様に、スイッチ回路ＳＷがオフ状態の時、第２のオペアンプＯＰ２の利得Ｋ２は、以下の式（４）に示すように、−０．５倍となる。
Ｋ２＝−Ｒ４／（Ｒ２＋Ｒ３）＝−Ｒａ／２Ｒａ＝−０．５ （４）
【００７９】
結局、第１のオペアンプＯＰ１と第２のオペアンプＯＰ２の出力の差動利得ＫＡは、以下の式（５）に示すように、２倍となる。
ＫＡ＝Ｋ１−Ｋ２＝１．５−（−０．５）＝２ （５）
スイッチ回路ＳＷがオフ状態であるので、第１のオペアンプＯＰ１と第２のオペアンプＯＰ２の出力電位は、ほぼ基準端子Ｔｒｅｆと同電位となり、電源電圧Ｖｂａｔの１／４となる。
【００８０】
第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２の出力電位は、第７、第８の帰還抵抗Ｒ７、Ｒ８の作用により、ほぼ第１のオペアンプＯＰ１の出力電位と第２のオペアンプＯＰ２の出力電位に近い値を示すことになる。したがって、第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２の出力電位は、ほぼ電源電圧Ｖｂａｔの１／４の電位を示す。
【００８１】
また、既述のように、全差動オペアンプ３の差動利得ＫＢは、第７、第８の帰還抵抗の抵抗値が第９、第１０の帰還抵抗の抵抗値に比べて無視できるほど小さいことから、近似的に、Ｒｃ／Ｒｂとなる。
【００８２】
よって、第１の信号入力端子Ｔｉｎ１に入力信号が入力された場合の、電力増幅回路１００の差動利得（第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２の差動出力利得）Ｋは、Ｋ＝ＫＡ×ＫＢ＝２Ｒｃ／Ｒｂと計算される。
【００８３】
このように、電力増幅回路１００の差動利得Ｋは、スイッチ回路ＳＷのオン／オフ状態に拘わらず、常に２Ｒｃ／Ｒｂと一定となる。そして、スイッチ回路ＳＷのオン／オフ状態により、第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２の直流出力電位のみが、電源電圧Ｖｂａｔの中間電圧、または電源電圧Ｖｂａｔの１／４の電位に変化する。
【００８４】
ここで、電力増幅回路１００の具体的な動作波形の一例について説明する。
【００８５】
図５は、図３に示す実施例１に係る電力増幅回路１００の具体的な動作波形の一例を示す図である。
【００８６】
ここでは、切替閾値Ｖｔｈを式（６）のように設定する。なお、式（６）において、Ｖｒｅｆは、基準電圧であり、Ｖｈｒは、固定の電圧である。
Ｖｔｈ＝２Ｖｒｅｆ＋Ｖｈｒ （６）
図５において、電源電圧Ｖｂａｔの波形は、典型的なアイドリングストップ後のエンジ
【００８７】
ン再始動時に発生する、バッテリ電圧の瞬時低下（時間ｔ１〜ｔ４）を示している。なお、時間ｔ１以前、時間ｔ４以降は、電源電圧（バッテリ電圧）Ｖｂａｔが安定状態である。
【００８８】
出力直流電圧ＶｏｕｔＤＣは、第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２の電位を示している。
【００８９】
例えば、電源電圧Ｖｂａｔが切替閾値Ｖｔｈよりも高い場合（時間ｔ２以前、時間ｔ３以降）、中点電位制御回路１がスイッチ回路ＳＷをオンすることにより、出力直流電圧ＶｏｕｔＤＣは、電源電圧Ｖｂａｔの１／２に変化する。
【００９０】
一方、電源電圧Ｖｂａｔが切替閾値Ｖｔｈよりも低い場合（時間ｔ２〜ｔ３）、中点電位制御回路１がスイッチ回路ＳＷをオフすることにより、出力直流電圧ＶｏｕｔＤＣは、電源電圧Ｖｂａｔの１／４に変化する。
【００９１】
そして、第１の信号出力端子Ｔｏｕｔ１及び第２の信号出力端子Ｔｏｕｔ２には、正相の出力信号と逆相の出力信号が出力される。電源電圧Ｖｂａｔの波形の瞬時低下あるいは上昇時に、一方の出力端子がクリップする場合がある（図５の矢印Ａ）。
【００９２】
しかしながら、本実施例１に係る電力増幅回路１００は、差動利得を一定に保つので、第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２の差動出力は、バッテリ電圧の瞬時低下の前後においても常に所望の出力波形を得られることになる（図５の矢印Ｂ）。
【００９３】
以上のように、本実施例１に係る電力増幅回路によれば、電源電圧が瞬時低下しても所望の出力波形を出力し続けることができる。
【００９４】
そして、本実施例１に係る電力増幅回路を適用したカーオーディオは、アイドリングストップによるエンジン停止から始動時の負荷急変によるバッテリ電圧の瞬時低下の際に、音声出力を途切れさせないようにすることができる。すなわち、ユーザは、エンジン停止から始動時に、このカーオーディオの音声出力を違和感なく聞くことができる。
【００９５】
なお、実施形態は例示であり、発明の範囲はそれらに限定されない。
【符号の説明】
【００９６】
１ 中点電位制御回路
２ ＳＶＲフィルタ
３ 全差動オペアンプ
１００ 電力増幅回路
Ｒ１ 第１の帰還抵抗
Ｒ２ 第２の帰還抵抗
Ｒ３ 第３の帰還抵抗
Ｒ４ 第４の帰還抵抗
Ｒ５ 第５の帰還抵抗
Ｒ６ 第６の帰還抵抗
Ｒ７ 第７の帰還抵抗
Ｒ８ 第８の帰還抵抗
Ｒ９ 第９の帰還抵抗
Ｒ１０ 第１０の帰還抵抗
Ｒ１１ 第１の入力抵抗
Ｒ１２ 第２の入力抵抗
ＯＰ１ 第１のオペアンプ
ＯＰ２ 第２のオペアンプ
ＯＰ３ 第３のオペアンプ
ＯＰ４ 第４のオペアンプ
ＳＷ スイッチ回路
【技術分野】
【０００１】
本発明の実施形態は、電力増幅回路に関する。
【背景技術】
【０００２】
近年、停車時にエンジンを停止する自動車が普及している。このような自動車に搭載されるカーオーディオに対して、アイドリングストップスタート対応が求められている。
【０００３】
このアイドリングストップスタート対応とは、エンジン停止から始動時の負荷急変によるバッテリ電圧の瞬時低下の際に、カーオーディオの音声出力を途切れさせない仕様である。
【０００４】
このアイドリングストップスタート対応により、ユーザは、エンジン停止から始動時に、カーオーディオの音声出力を違和感なく聞くことができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平３−２８３８０４
【発明の概要】
【発明が解決しようとする課題】
【０００６】
電源電圧が瞬時低下しても所望の出力波形を出力し続けることが可能な電力増幅回路を提供する。
【課題を解決するための手段】
【０００７】
実施例に従った電力増幅回路は、非反転入力端子が第１の信号入力端子に接続された第１のオペアンプを備える。電力増幅回路は、前記第１のオペアンプの出力端子と前記第１のオペアンプの反転入力端子との間に接続された第１の帰還抵抗を備える。電力増幅回路は、一端が前記第１のオペアンプの反転入力端子に接続された第２の帰還抵抗を備える。電力増幅回路は、非反転入力端子が第２の信号入力端子に接続された第２のオペアンプを備える。電力増幅回路は、一端が前記第２のオペアンプの反転入力端子に接続され、他端が前記第２の帰還抵抗の他端に接続された第３の帰還抵抗を備える。電力増幅回路は、前記第２のオペアンプの出力端子と前記第２のオペアンプの反転入力端子との間に接続された第４の帰還抵抗を備える。電力増幅回路は、非反転入力端子が前記第１のオペアンプの出力端子に接続され、反転入力端子が前記第２のオペアンプの出力端子に接続され、非反転出力端子が第１の信号出力端子に接続され、反転出力端子が第２の信号出力端子に接続され、差動利得を一定に保つ全差動オペアンプを備える。電力増幅回路は、前記第２の帰還抵抗の他端と接地との間に接続されたスイッチ回路を備える。電力増幅回路は、前記第１の信号入力端子と基準電圧が印加される基準端子との間に接続された第１の入力抵抗を備える。電力増幅回路は、前記第２の信号入力端子と前記基準端子との間に接続された第２の入力抵抗を備える。電力増幅回路は、電源電圧を監視し、前記電源電圧の値に応じて前記スイッチ回路を制御する中点電位制御回路と、を備える。
【０００８】
前記中点電位制御回路は、前記電源電圧が予め設定された切替閾値以上である場合には、前記スイッチ回路をオンし、一方、前記電源電圧が前記切替閾値未満である場合には、前記スイッチ回路をオフする。
【図面の簡単な説明】
【０００９】
【図１】図１は、アイドリングストップ対応していない比較例に係る電力増幅回路１００Ｘの構成を示す図である。
【図２】図２は、図１に示す比較例に係る電力増幅回路１００Ｘの動作波形を示す図である。
【図３】図３は、実施例１に係る電力増幅回路１００の構成の一例を示す図である。
【図４】図４は、図３に示す中点電位制御回路１の具体的な回路構成の一例を示す図である。
【図５】図５は、図３に示す実施例１に係る電力増幅回路１００の具体的な動作波形の一例を示す図である。
【発明を実施するための形態】
【００１０】
（比較例）
先ず、実施形態の比較対象として、アイドリングストップ対応していない基本的な電力増幅回路について説明する。
【００１１】
図１は、アイドリングストップ対応していない比較例に係る電力増幅回路１００Ｘの構成を示す図である。また、図２は、図１に示す比較例に係る電力増幅回路１００Ｘの動作波形を示す図である。
【００１２】
図１に示すように、電力増幅回路１００Ｘは、オペアンプＯＰと、帰還回路ＦＢと、抵抗Ｒと、を備える。電力増幅回路１００Ｘの基準端子（ＳＶＲ（Ｓｕｐｐｌｙ Ｖｏｌｔａｇｅ Ｒｅｊｅｃｔｉｏｎ）端子）Ｔｒｅｆには、ＳＶＲフィルタＦから基準電圧Ｖｒｅｆが供給される。
【００１３】
図２に示すように、電力増幅回路１００Ｘの出力端子Ｔｏｕｔの電位は、基準端子Ｔｒｅｆの基準電圧Ｖｒｅｆとほぼ同電位であり、電源電圧（バッテリ電圧）Ｖｂａｔの中間電圧に設定されている。
【００１４】
そして、電源電圧Ｖｂａｔが安定時には、出力波形Ｏｕｔは正常に出力される（時間ｔ１ａ以前）。
【００１５】
しかし、電源電圧Ｖｂａｔが瞬時に低下した場合（時間ｔ１ａ以降）、基準端子はその変化に追従できない（時間ｔ２ａ以降）。これにより、出力波形Ｏｕｔが潰れることになる。
【００１６】
したがって、電力増幅回路１００Ｘでは、電源電圧が瞬時低下すると、所望の出力波形を出力し続けることができない。
【００１７】
すなわち、アイドリングストップ対応していない比較例の電力増幅回路１００Ｘを適用したカーオーディオでは、エンジン停止から始動時の負荷急変によるバッテリ電圧の瞬時低下の際に、音声出力が途切れてしまい、ユーザに違和感を与えてしまう。
【００１８】
そこで、以下の実施例では、電源電圧が瞬時低下しても所望の出力波形を出力し続けることが可能な電力増幅回路について提案する。
【００１９】
以下、実施例について、図面に基づいて説明する。
【実施例１】
【００２０】
図３は、実施例１に係る電力増幅回路１００の構成の一例を示す図である。
【００２１】
図３に示すように、電力増幅回路１００は、中点電位制御回路１と、全差動オペアンプ３と、第１の帰還抵抗Ｒ１と、第２の帰還抵抗Ｒ２と、第３の帰還抵抗Ｒ３と、第４の帰還抵抗Ｒ４と、第１の入力抵抗Ｒ１１と、第２の入力抵抗Ｒ１２と、第１のオペアンプＯＰ１と、第２のオペアンプＯＰ２と、スイッチ回路ＳＷと、を備える。
【００２２】
第１のオペアンプＯＰ１は、非反転入力端子が第１の信号入力端子Ｔｉｎ１に接続されている。
【００２３】
第１の帰還抵抗Ｒ１は、第１のオペアンプＯＰ１の出力端子と第１のオペアンプＯＰ１の反転入力端子との間に接続されている。
【００２４】
第２の帰還抵抗Ｒ２は、一端が第１のオペアンプＯＰ１の反転入力端子に接続されている。
【００２５】
第２のオペアンプＯＰ２は、非反転入力端子が第２の信号入力端子Ｔｉｎ２に接続されている。
【００２６】
第３の帰還抵抗Ｒ３は、一端が第２のオペアンプＯＰ２の反転入力端子に接続され、他端が第２の帰還抵抗Ｒ２の他端に接続されている。
【００２７】
第４の帰還抵抗Ｒ４は、第２のオペアンプＯＰ２の出力端子と第２のオペアンプＯＰ２の反転入力端子との間に接続されている。
【００２８】
なお、第１ないし第４の帰還抵抗Ｒ１〜Ｒ４は、例えば、同じ第１の抵抗値Ｒａをそれぞれ有する。
【００２９】
また、全差動オペアンプ３は、非反転入力端子が第１のオペアンプＯＰ１の出力端子に接続され、反転入力端子が第２のオペアンプＯＰ２の出力端子に接続され、非反転出力端子が第１の信号出力端子Ｔｏｕｔ１に接続され、反転出力端子が第２の信号出力端子に接続されている。この全差動オペアンプ３は、差動利得を一定に保つようになっている。
【００３０】
ここで、図３に示すように、全差動オペアンプ３は、例えば、第５の帰還抵抗Ｒ５と、第６の帰還抵抗Ｒ６と、第７の帰還抵抗Ｒ７と、第８の帰還抵抗Ｒ８と、第９の帰還抵抗Ｒ９と、第１０の帰還抵抗Ｒ１０と、第３のオペアンプＯＰ３と、第４のオペアンプＯＰ４と、を有する。
【００３１】
第５の帰還抵抗Ｒ５は、一端が全差動オペアンプ３の非反転入力端子（第１のオペアンプＯＰ１の出力端子）に接続されている。
【００３２】
第６の帰還抵抗Ｒ６は、一端が全差動オペアンプ３の反転入力端子（第２のオペアンプＯＰ２の出力端子）に接続されている。
【００３３】
第７の帰還抵抗Ｒ７は、一端が第５の帰還抵抗Ｒ５の他端に接続されている。
【００３４】
第８の帰還抵抗Ｒ８は、一端が第６の帰還抵抗Ｒ６の他端に接続されている。
【００３５】
第３のオペアンプＯＰ３は、非反転入力端子が第５の帰還抵抗Ｒ５の他端に接続され、反転入力端子が前記第８の帰還抵抗Ｒ８の他端に接続され、出力端子が全差動オペアンプ３の非反転出力端子（第１の信号出力端子Ｔｏｕｔ１）に接続されている。
【００３６】
第９の帰還抵抗Ｒ９は、第３のオペアンプＯＰ３の出力端子と第３のオペアンプＯＰ３の反転入力端子との間に接続されている。
【００３７】
第４のオペアンプＯＰ４は、非反転入力端子が前記第６の帰還抵抗Ｒ６の他端に接続され、反転入力端子が前記第７の帰還抵抗Ｒ７の他端に接続され、出力端子が全差動オペアンプ３の反転出力端子（第２の信号出力端子Ｔｏｕｔ２）に接続されている。
【００３８】
第１０の帰還抵抗Ｒ１０は、第４のオペアンプＯＰ４の出力端子と第４のオペアンプＯＰ４の反転入力端子との間に接続されている。
【００３９】
なお、第５および第６の帰還抵抗Ｒ５、Ｒ６は、本実施例では、例えば、同じ第２の抵抗値Ｒｂをそれぞれ有する。
【００４０】
また、第９および第１０の帰還抵抗Ｒ９、Ｒ１０は、本実施例では、例えば、同じ第３の抵抗値Ｒｃをそれぞれ有する。
【００４１】
また、第７および第８の帰還抵抗Ｒ７、Ｒ８の抵抗値は、本実施例では、例えば、第３の抵抗値Ｒｃよりも無視できるほど小さいものとする。
【００４２】
スイッチ回路ＳＷは、第２の帰還抵抗Ｒ２の他端と接地との間に接続されている。
【００４３】
第１の入力抵抗Ｒ１１は、第１の信号入力端子Ｔｉｎ１と基準電圧Ｖｒｅｆが印加される基準端子（ＳＶＲ端子）Ｔｒｅｆとの間に接続されている。
【００４４】
第２の入力抵抗Ｒ１２は、第２の信号入力端子Ｔｉｎ２と基準端子Ｔｒｅｆとの間に接続されている。
【００４５】
なお、基準電圧Ｖｒｅｆは、ＳＶＲフィルタ２により、基準端子Ｔｒｅｆに供給されるようになっている。このＳＶＲフィルタ２は、電源電圧Ｖｂａｔを電源電圧Ｖｂａｔの中間電圧よりも低い値に分圧して基準電圧Ｖｒｅｆを生成し、且つ、生成した基準電圧Ｖｒｅｆに対する電源電圧変動除去比を、基準端子Ｔｒｅｆと接地との間に接続されたキャパシタ（図示せず）により、高めている。
【００４６】
すなわち、基準電圧Ｖｒｅｆは、電源電圧Ｖｂａｔがアイドリングストップ等により変動しても、安定しているものである。基準電圧Ｖｒｅｆは、例えば、電源電圧Ｖｂａｔの４分の１に設定される。
【００４７】
中点電位制御回路１は、基準電圧Ｖｒｅｆと電源電圧（バッテリ電圧）Ｖｂａｔを監視し、この電源電圧Ｖｂａｔの値に応じて、スイッチ回路ＳＷを制御するようになっている。
【００４８】
例えば、中点電位制御回路１は、電源電圧Ｖｂａｔが予め設定された切替閾値Ｖｔｈ以上である場合（電源電圧Ｖｂａｔが安定状態である場合）には、スイッチ回路ＳＷをオンする。一方、中点電位制御回路１は、電源電圧Ｖｂａｔが切替閾値Ｖｔｈ未満である場合（電源電圧Ｖｂａｔが瞬時に低下した場合）には、スイッチ回路ＳＷをオフする。
【００４９】
なお、切替閾値Ｖｔｈは、第１および第２のオペアンプＯＰ１、ＯＰ２が動作して所定の信号を出力することができる電源電圧Ｖｂａｔの値に設定される。この切替閾値Ｖｔｈは、基準電圧Ｖｒｅｆに基づいて設定される。例えば、切替閾値Ｖｔｈは、安定時の電源電圧Ｖｂａｔの２分の１よりも高く設定される。この場合、中点電位制御回路１は、電源電圧Ｖｂａｔと基準電圧Ｖｒｅｆとを比較した結果に基づいて、スイッチ回路ＳＷを制御することになる。
【００５０】
ここで、図４は、図３に示す中点電位制御回路１の具体的な回路構成の一例を示す図である。
【００５１】
図４に示すように、中点電位制御回路１は、抵抗１ａ、１ｂ、１ｅ、１ｈ、１ｊ、１ｋと、ＰＮＰ型バイポーラトランジスタ１ｃ、１ｉと、ＮＰＮ型バイポーラトランジスタ１ｄ、１ｇと、定電流源１ｆと、ツェナーダイオード１ｌと、ｎＭＯＳトランジスタ１ｍと、出力端子１ｎと、レベルシフト回路１ｏと、を有する。
【００５２】
抵抗１ａは、一端が電源（バッテリ）に接続されている。
【００５３】
抵抗１ｂは、抵抗１ａの他端と接地との間に接続されている。
【００５４】
ＰＮＰ型バイポーラトランジスタ１ｃは、エミッタが電源に接続され、ダイオード接続されている。
【００５５】
ＮＰＮ型バイポーラトランジスタ１ｄは、コレクタがＰＮＰ型バイポーラトランジスタ１ｃのコレクタに接続され、ベースが抵抗１ａの他端に接続されている。
【００５６】
抵抗１ｅは、一端がＮＰＮ型バイポーラトランジスタのエミッタに接続されている。
【００５７】
定電流源１ｆは、抵抗１ｅの他端と接地との間に接続されている。
【００５８】
レベルシフト回路１ｏは、基準端子Ｔｒｅｆに入力された基準電圧Ｖｒｅｆのレベルをシフトした電圧を出力するようになっている。
【００５９】
ＮＰＮ型バイポーラトランジスタ１ｇは、コレクタが電源に接続され、ベースがレベルシフト回路１ｏの出力に接続されている。
【００６０】
抵抗１ｈは、このＮＰＮ型バイポーラトランジスタ１ｇのエミッタと定電流源１ｆの一端との間に接続されている。
【００６１】
ＰＮＰ型バイポーラトランジスタ１ｉは、エミッタが電源に接続され、ベースがＰＮＰ型バイポーラトランジスタ１ｃのベースに接続されている。
【００６２】
すなわち、このＰＮＰ型バイポーラトランジスタ１ｉとＰＮＰ型バイポーラトランジスタ１ｃとは、カレントミラー回路を構成する。
【００６３】
抵抗１ｊは、一端がＰＮＰ型バイポーラトランジスタ１ｉのコレクタに接続されている。
【００６４】
抵抗１ｋは、抵抗１ｊの他端と接地との間に接続されている。
【００６５】
ｎＭＯＳトランジスタ１ｍは、出力端子１ｎと接地との間に接続され、ゲートが抵抗１ｊの他端に接続されている。
【００６６】
ツェナーダイオード１ｌは、カソードがｎＭＯＳトランジスタ１ｍのゲートに接続され、アノードがｎＭＯＳトランジスタ１ｍのソースに接続されている。
【００６７】
このような構成を有する中点電位制御回路１は、電源電圧Ｖｂａｔを抵抗１ａ、１ｂにより分圧した分圧電圧と、基準電圧Ｖｒｅｆをレベルシフト回路１ｏによりレベルシフトした電圧とを比較し、この比較結果に応じた制御信号Ｓｃを、出力端子１ｎから出力するようになっている。
【００６８】
すなわち、中点電位制御回路１は、上記動作により、間接的に、電源電圧Ｖｂａｔと、基準電圧Ｖｒｅｆに基づいた切替閾値Ｖｔｈとを比較し、この比較結果に応じた制御信号Ｓｃを出力するようになっている。
【００６９】
次に、以上のような構成を有する電力増幅回路の動作、利得及びDC動作点について説明する。
【００７０】
既述のように、電源電圧Ｖｂａｔは、バッテリ電圧である。また、基準端子Ｔｒｅｆは、電源電圧Ｖｂａｔの中間電圧よりも低い、例えば電源電圧Ｖｂａｔの１／４の電圧を生成し、また外付けコンデンサで電源電圧除去比を高めた端子であるとする。また、第１の信号入力端子Ｔｉｎ１には、入力信号が印加され、第２の信号入力端子Ｔｉｎ２は仮想接地点とする。
【００７１】
まず、スイッチ回路ＳＷがオン状態の時、第１のオペアンプＯＰ１の利得Ｋ１は、以下の式（１）に示すように、２倍となる。
Ｋ１＝１＋Ｒ１／Ｒ２＝１+Ｒａ／Ｒａ＝２ （１）
【００７２】
第２のオペアンプＯＰ２の利得Ｋ２も同様にして求められる。そして、第２の信号入力端子Ｔｉｎ２は仮想接地点なので、結局、第１のオペアンプＯＰ１と第２のオペアンプＯＰ２の差動出力の差動利得ＫＡは、第２のオペアンプＯＰ２の出力が交流接地点となるため、以下の式（２）に示すように、２倍となる。
ＫＡ＝Ｋ１−Ｋ２＝２−０＝２ （２）
【００７３】
第１のオペアンプＯＰ１及び第２のオペアンプＯＰ２は、２倍のＤＣアンプでもあり、基準端子Ｔｒｅｆの基準電圧Ｖｒｅｆが安定時の電源電圧Ｖｂａｔの１／４の設定である。したがって、第１のオペアンプＯＰ１と第２のオペアンプＯＰ２の出力電位は、電源電圧Ｖｂａｔの１／２、つまり、電源電圧Ｖｂａｔの中間電位となる。
【００７４】
次に、全差動オペアンプ３の差動利得、すなわち第１のオペアンプＯＰ１および第２のオペアンプＯＰ２の出力から、第１の信号出力端子Ｔｏｕｔ１及び第２の信号出力端子Ｔｏｕｔ２までの差動利得をＫＢとする。この差動利得ＫＢは、既述のように、第７、第８の帰還抵抗の抵抗値が第９、第１０の帰還抵抗の抵抗値に比べて無視できるほど小さいことから、近似的に、Ｒｃ／Ｒｂとなる。
【００７５】
よって、第１の信号入力端子Ｔｉｎ１に入力信号が入力された場合の、電力増幅回路１００の差動利得（第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２の差動出力利得）Ｋは、Ｋ＝ＫＡ×ＫＢ＝２Ｒｃ／Ｒｂと計算される。
【００７６】
第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２の出力電位は、第７、第８の帰還抵抗Ｒ７、Ｒ８の作用により、ほぼ第１のオペアンプＯＰ１の出力電位と第２のオペアンプＯＰ２の出力電位に近い値を示すことになる。もし、Ｒ７、Ｒ８が無ければ、第１のオペアンプＯＰ１および第２のオペアンプＯＰ２のＤＣ利得はほぼ無限大となり、出力電位Ｔｏｕｔ１、Ｔｏｕｔ２が所望の電圧に定まらなくなってしまう。したがって、第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２の出力電位は、ほぼ電源電圧Ｖｂａｔの中間電位を示す。
【００７７】
一方で、スイッチ回路ＳＷがオフ状態の時、第１のオペアンプＯＰ１の利得Ｋ１は、以下の式（３）に示すように、１．５倍となる。
Ｋ１＝１＋Ｒ１／（Ｒ２＋Ｒ３）＝１＋Ｒａ／（２Ｒａ）＝１．５ （３）
【００７８】
同様に、スイッチ回路ＳＷがオフ状態の時、第２のオペアンプＯＰ２の利得Ｋ２は、以下の式（４）に示すように、−０．５倍となる。
Ｋ２＝−Ｒ４／（Ｒ２＋Ｒ３）＝−Ｒａ／２Ｒａ＝−０．５ （４）
【００７９】
結局、第１のオペアンプＯＰ１と第２のオペアンプＯＰ２の出力の差動利得ＫＡは、以下の式（５）に示すように、２倍となる。
ＫＡ＝Ｋ１−Ｋ２＝１．５−（−０．５）＝２ （５）
スイッチ回路ＳＷがオフ状態であるので、第１のオペアンプＯＰ１と第２のオペアンプＯＰ２の出力電位は、ほぼ基準端子Ｔｒｅｆと同電位となり、電源電圧Ｖｂａｔの１／４となる。
【００８０】
第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２の出力電位は、第７、第８の帰還抵抗Ｒ７、Ｒ８の作用により、ほぼ第１のオペアンプＯＰ１の出力電位と第２のオペアンプＯＰ２の出力電位に近い値を示すことになる。したがって、第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２の出力電位は、ほぼ電源電圧Ｖｂａｔの１／４の電位を示す。
【００８１】
また、既述のように、全差動オペアンプ３の差動利得ＫＢは、第７、第８の帰還抵抗の抵抗値が第９、第１０の帰還抵抗の抵抗値に比べて無視できるほど小さいことから、近似的に、Ｒｃ／Ｒｂとなる。
【００８２】
よって、第１の信号入力端子Ｔｉｎ１に入力信号が入力された場合の、電力増幅回路１００の差動利得（第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２の差動出力利得）Ｋは、Ｋ＝ＫＡ×ＫＢ＝２Ｒｃ／Ｒｂと計算される。
【００８３】
このように、電力増幅回路１００の差動利得Ｋは、スイッチ回路ＳＷのオン／オフ状態に拘わらず、常に２Ｒｃ／Ｒｂと一定となる。そして、スイッチ回路ＳＷのオン／オフ状態により、第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２の直流出力電位のみが、電源電圧Ｖｂａｔの中間電圧、または電源電圧Ｖｂａｔの１／４の電位に変化する。
【００８４】
ここで、電力増幅回路１００の具体的な動作波形の一例について説明する。
【００８５】
図５は、図３に示す実施例１に係る電力増幅回路１００の具体的な動作波形の一例を示す図である。
【００８６】
ここでは、切替閾値Ｖｔｈを式（６）のように設定する。なお、式（６）において、Ｖｒｅｆは、基準電圧であり、Ｖｈｒは、固定の電圧である。
Ｖｔｈ＝２Ｖｒｅｆ＋Ｖｈｒ （６）
図５において、電源電圧Ｖｂａｔの波形は、典型的なアイドリングストップ後のエンジ
【００８７】
ン再始動時に発生する、バッテリ電圧の瞬時低下（時間ｔ１〜ｔ４）を示している。なお、時間ｔ１以前、時間ｔ４以降は、電源電圧（バッテリ電圧）Ｖｂａｔが安定状態である。
【００８８】
出力直流電圧ＶｏｕｔＤＣは、第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２の電位を示している。
【００８９】
例えば、電源電圧Ｖｂａｔが切替閾値Ｖｔｈよりも高い場合（時間ｔ２以前、時間ｔ３以降）、中点電位制御回路１がスイッチ回路ＳＷをオンすることにより、出力直流電圧ＶｏｕｔＤＣは、電源電圧Ｖｂａｔの１／２に変化する。
【００９０】
一方、電源電圧Ｖｂａｔが切替閾値Ｖｔｈよりも低い場合（時間ｔ２〜ｔ３）、中点電位制御回路１がスイッチ回路ＳＷをオフすることにより、出力直流電圧ＶｏｕｔＤＣは、電源電圧Ｖｂａｔの１／４に変化する。
【００９１】
そして、第１の信号出力端子Ｔｏｕｔ１及び第２の信号出力端子Ｔｏｕｔ２には、正相の出力信号と逆相の出力信号が出力される。電源電圧Ｖｂａｔの波形の瞬時低下あるいは上昇時に、一方の出力端子がクリップする場合がある（図５の矢印Ａ）。
【００９２】
しかしながら、本実施例１に係る電力増幅回路１００は、差動利得を一定に保つので、第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２の差動出力は、バッテリ電圧の瞬時低下の前後においても常に所望の出力波形を得られることになる（図５の矢印Ｂ）。
【００９３】
以上のように、本実施例１に係る電力増幅回路によれば、電源電圧が瞬時低下しても所望の出力波形を出力し続けることができる。
【００９４】
そして、本実施例１に係る電力増幅回路を適用したカーオーディオは、アイドリングストップによるエンジン停止から始動時の負荷急変によるバッテリ電圧の瞬時低下の際に、音声出力を途切れさせないようにすることができる。すなわち、ユーザは、エンジン停止から始動時に、このカーオーディオの音声出力を違和感なく聞くことができる。
【００９５】
なお、実施形態は例示であり、発明の範囲はそれらに限定されない。
【符号の説明】
【００９６】
１ 中点電位制御回路
２ ＳＶＲフィルタ
３ 全差動オペアンプ
１００ 電力増幅回路
Ｒ１ 第１の帰還抵抗
Ｒ２ 第２の帰還抵抗
Ｒ３ 第３の帰還抵抗
Ｒ４ 第４の帰還抵抗
Ｒ５ 第５の帰還抵抗
Ｒ６ 第６の帰還抵抗
Ｒ７ 第７の帰還抵抗
Ｒ８ 第８の帰還抵抗
Ｒ９ 第９の帰還抵抗
Ｒ１０ 第１０の帰還抵抗
Ｒ１１ 第１の入力抵抗
Ｒ１２ 第２の入力抵抗
ＯＰ１ 第１のオペアンプ
ＯＰ２ 第２のオペアンプ
ＯＰ３ 第３のオペアンプ
ＯＰ４ 第４のオペアンプ
ＳＷ スイッチ回路
【特許請求の範囲】
【請求項１】
非反転入力端子が第１の信号入力端子に接続された第１のオペアンプと、
前記第１のオペアンプの出力端子と前記第１のオペアンプの反転入力端子との間に接続された第１の帰還抵抗と、
一端が前記第１のオペアンプの反転入力端子に接続された第２の帰還抵抗と、
非反転入力端子が第２の信号入力端子に接続された第２のオペアンプと、
一端が前記第２のオペアンプの反転入力端子に接続され、他端が前記第２の帰還抵抗の他端に接続された第３の帰還抵抗と、
前記第２のオペアンプの出力端子と前記第２のオペアンプの反転入力端子との間に接続された第４の帰還抵抗と、
非反転入力端子が前記第１のオペアンプの出力端子に接続され、反転入力端子が前記第２のオペアンプの出力端子に接続され、非反転出力端子が第１の信号出力端子に接続され、反転出力端子が第２の信号出力端子に接続され、差動利得を一定に保つ全差動オペアンプと、
前記第２の帰還抵抗の他端と接地との間に接続されたスイッチ回路と、
前記第１の信号入力端子と基準電圧が印加される基準端子との間に接続された第１の入力抵抗と、
前記第２の信号入力端子と前記基準端子との間に接続された第２の入力抵抗と、
電源電圧を監視し、前記電源電圧の値に応じて前記スイッチ回路を制御する中点電位制御回路と、を備え、
前記中点電位制御回路は、
前記電源電圧が予め設定された切替閾値以上である場合には、前記スイッチ回路をオンし、
一方、前記電源電圧が前記切替閾値未満である場合には、前記スイッチ回路をオフする
ことを特徴とする電力増幅回路。
【請求項２】
前記切替閾値は、前記第１および第２のオペアンプが動作して所定の信号を出力することができる電源電圧の値である
ことを特徴とする請求項１に記載の電力増幅回路。
【請求項３】
前記切替閾値は、前記基準電圧に基づいて設定されることを特徴とする請求項１または２に記載の電力増幅回路。
【請求項４】
前記中点電位制御回路は、
前記電源電圧と前記基準電圧とを比較した結果に基づいて、前記スイッチ回路を制御することを特徴とする請求項３に記載の電力増幅回路。
【請求項５】
前記切替閾値は、安定時の電源電圧の２分の１よりも高く設定されることを特徴とする請求項１ないし４のいずれか一項に記載の電力増幅回路。
【請求項６】
前記基準電圧は、ＳＶＲフィルタにより、前記基準端子に供給され、
前記ＳＶＲフィルタは、前記電源電圧を前記電源電圧の中間電圧よりも低い値に分圧して前記基準電圧を生成し、且つ、生成した前記基準電圧に対する電源電圧変動除去比を、前記基準端子と接地との間に接続されたキャパシタにより、高めている
ことを特徴とする請求項１ないし５のいずれか一項に記載の電力増幅回路。
【請求項７】
前記基準電圧は、前記電源電圧の４分の１に設定されることを特徴とする請求項１ないし６のいずれか一項に記載の電力増幅回路。
【請求項８】
前記第１、第２、第３、および第４の帰還抵抗は、同じ第１の抵抗値をそれぞれ有することを特徴とする請求項１ないし７のいずれか一項に記載の電力増幅回路。
【請求項９】
前記全差動オペアンプは、
一端が前記全差動オペアンプの非反転入力端子に接続された第５の帰還抵抗と、
一端が前記全差動オペアンプの反転入力端子に接続された第６の帰還抵抗と、
一端が前記第５の帰還抵抗の他端に接続された第７の帰還抵抗と、
一端が前記第６の帰還抵抗の他端に接続された第８の帰還抵抗と、
非反転入力端子が前記第５の帰還抵抗の他端に接続され、反転入力端子が前記第８の帰還抵抗の他端に接続され、出力端子が前記全差動オペアンプの非反転出力端子に接続された第３のオペアンプと、
前記第３のオペアンプの出力端子と前記第３のオペアンプの反転入力端子との間に接続された第９の帰還抵抗と、
非反転入力端子が前記第６の帰還抵抗の他端に接続され、反転入力端子が前記第７の帰還抵抗の他端に接続され、出力端子が前記全差動オペアンプの反転出力端子に接続された第４のオペアンプと、
前記第４のオペアンプの出力端子と前記第４のオペアンプの反転入力端子との間に接続された第１０の帰還抵抗と、を有する
ことを特徴とする請求項１ないし８のいずれか一項に記載の電力増幅回路。
【請求項１０】
前記第５および第６の帰還抵抗は、同じ第２の抵抗値をそれぞれ有し、
前記第９および第１０の帰還抵抗は、同じ第３の抵抗値をそれぞれ有し、
前記第７および第８の帰還抵抗の抵抗値は、前記第３の抵抗値よりも小さいことを特徴とする請求項９に記載の電力増幅回路。
【請求項１】
非反転入力端子が第１の信号入力端子に接続された第１のオペアンプと、
前記第１のオペアンプの出力端子と前記第１のオペアンプの反転入力端子との間に接続された第１の帰還抵抗と、
一端が前記第１のオペアンプの反転入力端子に接続された第２の帰還抵抗と、
非反転入力端子が第２の信号入力端子に接続された第２のオペアンプと、
一端が前記第２のオペアンプの反転入力端子に接続され、他端が前記第２の帰還抵抗の他端に接続された第３の帰還抵抗と、
前記第２のオペアンプの出力端子と前記第２のオペアンプの反転入力端子との間に接続された第４の帰還抵抗と、
非反転入力端子が前記第１のオペアンプの出力端子に接続され、反転入力端子が前記第２のオペアンプの出力端子に接続され、非反転出力端子が第１の信号出力端子に接続され、反転出力端子が第２の信号出力端子に接続され、差動利得を一定に保つ全差動オペアンプと、
前記第２の帰還抵抗の他端と接地との間に接続されたスイッチ回路と、
前記第１の信号入力端子と基準電圧が印加される基準端子との間に接続された第１の入力抵抗と、
前記第２の信号入力端子と前記基準端子との間に接続された第２の入力抵抗と、
電源電圧を監視し、前記電源電圧の値に応じて前記スイッチ回路を制御する中点電位制御回路と、を備え、
前記中点電位制御回路は、
前記電源電圧が予め設定された切替閾値以上である場合には、前記スイッチ回路をオンし、
一方、前記電源電圧が前記切替閾値未満である場合には、前記スイッチ回路をオフする
ことを特徴とする電力増幅回路。
【請求項２】
前記切替閾値は、前記第１および第２のオペアンプが動作して所定の信号を出力することができる電源電圧の値である
ことを特徴とする請求項１に記載の電力増幅回路。
【請求項３】
前記切替閾値は、前記基準電圧に基づいて設定されることを特徴とする請求項１または２に記載の電力増幅回路。
【請求項４】
前記中点電位制御回路は、
前記電源電圧と前記基準電圧とを比較した結果に基づいて、前記スイッチ回路を制御することを特徴とする請求項３に記載の電力増幅回路。
【請求項５】
前記切替閾値は、安定時の電源電圧の２分の１よりも高く設定されることを特徴とする請求項１ないし４のいずれか一項に記載の電力増幅回路。
【請求項６】
前記基準電圧は、ＳＶＲフィルタにより、前記基準端子に供給され、
前記ＳＶＲフィルタは、前記電源電圧を前記電源電圧の中間電圧よりも低い値に分圧して前記基準電圧を生成し、且つ、生成した前記基準電圧に対する電源電圧変動除去比を、前記基準端子と接地との間に接続されたキャパシタにより、高めている
ことを特徴とする請求項１ないし５のいずれか一項に記載の電力増幅回路。
【請求項７】
前記基準電圧は、前記電源電圧の４分の１に設定されることを特徴とする請求項１ないし６のいずれか一項に記載の電力増幅回路。
【請求項８】
前記第１、第２、第３、および第４の帰還抵抗は、同じ第１の抵抗値をそれぞれ有することを特徴とする請求項１ないし７のいずれか一項に記載の電力増幅回路。
【請求項９】
前記全差動オペアンプは、
一端が前記全差動オペアンプの非反転入力端子に接続された第５の帰還抵抗と、
一端が前記全差動オペアンプの反転入力端子に接続された第６の帰還抵抗と、
一端が前記第５の帰還抵抗の他端に接続された第７の帰還抵抗と、
一端が前記第６の帰還抵抗の他端に接続された第８の帰還抵抗と、
非反転入力端子が前記第５の帰還抵抗の他端に接続され、反転入力端子が前記第８の帰還抵抗の他端に接続され、出力端子が前記全差動オペアンプの非反転出力端子に接続された第３のオペアンプと、
前記第３のオペアンプの出力端子と前記第３のオペアンプの反転入力端子との間に接続された第９の帰還抵抗と、
非反転入力端子が前記第６の帰還抵抗の他端に接続され、反転入力端子が前記第７の帰還抵抗の他端に接続され、出力端子が前記全差動オペアンプの反転出力端子に接続された第４のオペアンプと、
前記第４のオペアンプの出力端子と前記第４のオペアンプの反転入力端子との間に接続された第１０の帰還抵抗と、を有する
ことを特徴とする請求項１ないし８のいずれか一項に記載の電力増幅回路。
【請求項１０】
前記第５および第６の帰還抵抗は、同じ第２の抵抗値をそれぞれ有し、
前記第９および第１０の帰還抵抗は、同じ第３の抵抗値をそれぞれ有し、
前記第７および第８の帰還抵抗の抵抗値は、前記第３の抵抗値よりも小さいことを特徴とする請求項９に記載の電力増幅回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１３−４２２８５（Ｐ２０１３−４２２８５Ａ）
【公開日】平成２５年２月２８日（２０１３．２．２８）
【国際特許分類】
【出願番号】特願２０１１−１７６９７０（Ｐ２０１１−１７６９７０）
【出願日】平成２３年８月１２日（２０１１．８．１２）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２５年２月２８日（２０１３．２．２８）
【国際特許分類】
【出願日】平成２３年８月１２日（２０１１．８．１２）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]