電圧制御発振器
【課題】小型で周波数特性の良好な電圧制御発振器を提供する。
【解決手段】電圧制御発振器(VCO)の共振部1は、共振周波数の調整を行うために静電容量が変化する可変容量素子13、14と、インダクタンス素子11と、を含み、エミッタ接地型のトランジスタ21はこの共振部1からベース端子T1に入力された周波数信号を増幅する。帰還部2は帰還用の容量素子22、23を含み、前記トランジスタ21のエミッタ端子T2から出力された周波数信号を、前記ベース端子T1を介してトランジスタ21に帰還させる。そして前記ベース端子T1に印加されるバイアス電圧を調整するためのベース・ブリーダ抵抗R2、R3及びトランジスタ21が共通の集積回路3内に形成され、トランジスタ21の動作点を調整するためにエミッタ抵抗R1はこの集積回路3外に別体の抵抗素子として設けられる。
【解決手段】電圧制御発振器(VCO)の共振部1は、共振周波数の調整を行うために静電容量が変化する可変容量素子13、14と、インダクタンス素子11と、を含み、エミッタ接地型のトランジスタ21はこの共振部1からベース端子T1に入力された周波数信号を増幅する。帰還部2は帰還用の容量素子22、23を含み、前記トランジスタ21のエミッタ端子T2から出力された周波数信号を、前記ベース端子T1を介してトランジスタ21に帰還させる。そして前記ベース端子T1に印加されるバイアス電圧を調整するためのベース・ブリーダ抵抗R2、R3及びトランジスタ21が共通の集積回路3内に形成され、トランジスタ21の動作点を調整するためにエミッタ抵抗R1はこの集積回路3外に別体の抵抗素子として設けられる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、インダクタンス素子及び可変容量素子を用いて構成された共振部を含む電圧制御発振器(VCO:Voltage Control Oscillator)に関する。
【背景技術】
【0002】
本願出願人は、数GHz〜数十GHzといった高周波数帯域の周波数信号を出力することが可能な小型の電圧制御発振器(以下、VCOという)の開発を行っている。図11は本発明に係る改良を行う前のVCOの構成例を示す回路図である。当該VCOはエミッタ接地型のトランジスタ21とこのトランジスタ21に周波数信号を帰還させる帰還部2とからなるコルピッツ型の発振回路に、可変容量素子である第1、第2のバリキャップダイオード13、14とインダクタンス素子11とを含む共振部1を接続した構成となっており、これらトランジスタ21、帰還部2及び共振部1により発振ループが形成されている。
【0003】
当該VCOにおいては、比較的設計変更が少ないトランジスタ21やその後段のバッファアンプ31、32、分周回路33を共通のIC回路部3(集積回路)内に形成することにより、機器の小型化や製造コストの削減を図っている。
また一般にトランジスタ21には、ベース端子に供給されるバイアス電圧を調整するためのバイアス回路が接続される。図11に示した例においては、トランジスタ21のバイアス端子に接続されたベース・ブリーダ抵抗R2、R3及びエミッタ端子に接続されたエミッタ抵抗R1にて、電流帰還型のバイアス回路が形成されている。
【0004】
バイアス回路は、ベース・ブリーダ抵抗R2、R3やエミッタ抵抗R1の抵抗値を変更することにより、トランジスタ21の動作点を調整することが可能であり、例えばVCOの発振周波数の範囲に応じて好適な抵抗値が適宜選択される。このためバイアス回路内の各抵抗R1〜R3の具体的構成としては、IC回路部3内にこれらの抵抗R1〜R3を作り込むよりも、IC回路部3とは別体の抵抗素子を適宜選択してIC回路部3内のトランジスタ21と接続する方が、発振周波数毎に異なるIC回路部3作成用のマスクを準備する手間やコスト等を省くことができるのでメリットが大きいようにも思われる。
【0005】
そこでトランジスタ21を含むIC回路部3とそのバイアス回路をなす抵抗素子R1〜R3とを別体した場合には、これらのIC回路部3や抵抗素子R1〜R3はベース基板上に形成された配線を介して互いに接続されることになる。例えば一般的なリフロー式のはんだ付けにより基板への表面実装を行う場合には、これらIC回路部3や抵抗素子R1〜R3は、はんだペーストが塗布された配線上のパッドに載置され、リフロー炉内ではんだ付けが行われる。
【0006】
ところが本発明者は、このようにIC回路部3中のトランジスタ21と抵抗素子R1〜R3とを別体としてVCOを構成すると、5GHz以上の例えば10GHz以上といった高周波領域にて、位相雑音のレベルが大きくなるなどして周波数特性が劣化してしまう事実を見出した。そこでこうした周波数特性の劣化が発生する要因を追及したところ、図11中に模式的に示すように、ベース・ブリーダ抵抗R2、R3のパッドとIC回路部3のパッド間に浮遊容量が形成され、周波数特性の劣化を引き起こしていることを突き止めた。
【0007】
このような浮遊容量を低減する方策としては、IC回路部3とベース・ブリーダ抵抗R2、R3との距離を遠ざけることが考えられる。しかしながら、浮遊容量が形成されない程度にこれらベース・ブリーダ抵抗R2、R3とIC回路部3とを離して配置することは、VCOの小型化の要請にも反し、また配線を長くすることによるインダクタンス成分及び抵抗損の増加にもつながる。
【0008】
ここで特許文献1には、コルピッツ型の発振回路を構成するトランジスタの後段に、周波数信号の緩衝増幅(バッファアンプ)用のトランジスタをカスケード接続し、当該緩衝増幅用のトランジスタ及びそのバイアス回路をなす抵抗を共通のIC回路内に形成したVCOが記載されている。しかしながらIC回路内に全バイアス回路を内蔵させると、既述のように発振周波数に応じてIC回路を作り分ける必要が生じ、発振周波数範囲の異なる多種のVCOを品揃えする際のコストアップの要因となる。
【先行技術文献】
【特許文献】
【0009】
【特許文献1】特開平8−167844号公報:段落0019、図2
【発明の開示】
【発明が解決しようとする課題】
【0010】
本発明はこのような事情の下になされたものであり、その目的は、小型で周波数特性の良好な電圧制御発振器を提供することにある。
【課題を解決するための手段】
【0011】
本発明に係る電圧制御発振器は、外部から入力される周波数制御用の制御電圧に応じて静電容量が変化する可変容量素子と、インダクタンス素子と、を含み、前記静電容量に応じて共振周波数が調整される共振部と、
この共振部からベース端子に入力された周波数信号を増幅するためのエミッタ接地型のトランジスタと、
帰還用の容量素子を含み、前記トランジスタのエミッタ端子から出力された周波数信号を、前記ベース端子を介してトランジスタに帰還させ、当該トランジスタ及び前記共振部と共に発振ループを構成する帰還部と、
前記トランジスタのベース端子に印加されるバイアス電圧を調整するためのベース・ブリーダ抵抗と、
前記トランジスタの動作点を調整するために当該トランジスタのエミッタ端子とアースとの間に設けられたエミッタ抵抗と、を備え、
前記トランジスタ及びベース・ブリーダ抵抗が共通の集積回路内に形成される一方、前記エミッタ抵抗はこの集積回路とは別体の抵抗素子からなり、これら集積回路、抵抗素子及び前記共振部並びに前記帰還部を共通の基板上に設けて構成されていることを特徴とする。
【0012】
前記電圧制御発振器は、以下の特徴を備えていてもよい。
(a)前記基板は水晶基板であること。
(b)前記共振周波数は、5GHz以上であること。
【発明の効果】
【0013】
本発明によれば、ベース・ブリーダ抵抗をトランジスタと共通の集積回路内に形成しているので、これらを別体として構成した場合に高周波の発振周波数領域にてパッド間に発生する浮遊容量を低減することができる。また浮遊容量の発生に与える影響が小さいエミッタ抵抗については、前記集積回路とは別体の抵抗素子とすることにより、エミッタ抵抗も集積回路内に形成する場合に比べて、トランジスタの動作点調整が容易となる。
【図面の簡単な説明】
【0014】
【図1】本実施の形態の電圧制御発振器(VCO)の構成例を示す回路図である。
【図2】前記VCOの変形例を示す回路図である。
【図3】前記VCOの外観構成を示す斜視図である。
【図4】前記VCOの平面図である。
【図5】前記VCOの側面図である。
【図6】前記VCOにおけるIC回路部と基板上回路部との間の接続部の構成を示す拡大平面図である。
【図7】前記VCOに設けられた基板上回路部の構成を示す平面図である。
【図8】前記基板上回路部の側面図である。
【図9】前記基板上回路部の拡大平面図である。
【図10】実施例及び比較例に係るVCOの発振周波数に対する負性抵抗を示す特性図である。
【図11】改良前のVCOの一例を示す回路図である。
【発明を実施するための形態】
【0015】
本発明の実施の形態に係るVCOの構成について図1の回路図を参照しながら説明する。図1中、1は共振部であり、この共振部1は、インダクタンス素子11と容量素子であるコンデンサ12との直列共振用の直列回路を備えている。インダクタンス素子11には、可変容量素子である第1のバリキャップダイオード13、第2のバリキャップダイオード14及び容量素子であるコンデンサ15からなる直列回路が並列に接続されていて、並列共振用の並列回路を構成している。即ちこの共振部1は、前記直列回路の直列共振周波数(共振点)と前記並列回路の並列共振周波数(反共振点)とを有しており、共振点の周波数により発振周波数が決まる。この例では、共振点が反共振点よりも大きくなるように各回路要素の定数が設定されており、このように反共振点を持たせることにより共振点付近の周波数特性が急峻になっている。
【0016】
また図1中、16は制御電圧用の入力端子であり、この入力端子16に供給される制御電圧により第1のバリキャップダイオード13及び第2のバリキャップダイオード14の容量値が調整され、これにより前記並列回路の反共振点が移動し、その結果共振点も移動して発振周波数が調整される。第1のバリキャップダイオード13に加えて第2のバリキャップダイオード14を用いた理由は、周波数の調整幅を大きくとるためである。17は電圧安定化用のコンデンサ、18、19はバイアス用のインダクタである。
【0017】
また共振部1の後段側には、共振部1内のコンデンサ12にベースが接続されると共に、集積回路であるIC回路部3内に形成されたNPN型のトランジスタ21及び、このトランジスタ21のエミッタ出力をベースに帰還させるための帰還部2が設けられている。帰還部2は、帰還用の容量素子である2つのコンデンサ22、23を直列に接続して構成されると共に、一方側のコンデンサ22はトランジスタ21のベース端子-エミッタ端子間に接続され、他方側のコンデンサ23は前記トランジスタ21のエミッタ端子-アース間に接続されてベース端子側に帰還される電圧を調整している。
【0018】
トランジスタ21のエミッタは前記帰還部2の2つのコンデンサ22、23の接続点に接続され、さらにインダクタ24及びエミッタ抵抗R1を介して接地されている。ここで既述のように本例のトランジスタ21はIC回路部3内に設けられているので、共振部1や帰還部2のコンデンサ12、22は当該IC回路部3を構成するチップの端子T1を介してトランジスタ21のベースに接続され、また帰還部2の各コンデンサ22、23及びインダクタ24は前記チップの端子T2を介してトランジスタ21のエミッタに接続されている。この観点において、端子T1は本実施の形態のベース端子に相当し、端子T2はエミッタ端子に相当している。
【0019】
以上に説明したVCOの回路にて、共振部1、トランジスタ21及び帰還部2による発振ループが構成され、外部から制御電圧が入力端子16に入力されると、前記共振部1の共振点に応じた発振周波数にて発振ループが発振する。IC回路部3内には、例えばトランジスタ21のコレクタに接続された2つのバッファアンプ31、32が設けられており、一方のバッファアンプ31からは発振出力(発振周波数の信号)が端子部T3を介して取り出され、また他方のバッファアンプ32からは発振出力を分周回路33にて分周した周波数信号が、端子部T4を介して取り出される。
【0020】
本例に係るVCOでは、前記発振ループにより例えば6GHz〜20GHzの範囲の周波数信号を発振させることが可能となっており、10GHzにおいて最も周波数特性の良好な周波数信号を出力することができるようになっている。以下、最良の特性が得られるように調整された周波数を設計周波数という。
なお、共振部1は、バリキャップダイオードとインダクタンス素子11とを直列に接続してこの直列回路の直列共振周波数により発振周波数が決まる回路構成であってもよく、この場合はバリキャップダイオードが本発明の特許請求の範囲における共振部1の容量素子を兼用することになる。
【0021】
以上に説明したVCOにおいて、IC回路部3内に形成されたトランジスタ21には、ベースに印加されるベース電圧を調整するためのバイアス回路が接続されている。そして、背景技術にて説明した浮遊容量に起因する周波数特性の劣化を抑制することが可能な構成となっている。以下、バイアス回路の具体的な構成について説明する。
【0022】
図1に示すように、ベース・ブリーダ抵抗R2、R3は直流電源より印加される電圧Vccを分圧し、トランジスタ21のベースに印加するための分圧回路であり、直流電源Vcc-ベース間に抵抗R3が設けられ、ベース-アース間に抵抗R2が設けられている。背景技術にて説明したように、これらベース・ブリーダ抵抗R2、R3をIC回路部3とは別体の抵抗素子にて構成した場合には、IC回路部3と抵抗素子とを繋ぐパッド間に浮遊容量が発生してしまい、周波数特性の劣化の要因となる。そこで本実施の形態のVCOにおいては、これらベース・ブリーダ抵抗R2、R3をIC回路部3内に設け、浮遊容量の発生原因となるパッドをなくすことにより周波数特性の改善が図られている。
【0023】
一方でトランジスタ21のエミッタ-アース間の電位差を調整するエミッタ抵抗R1は、IC回路部3とは別体の抵抗素子として構成し、当該IC回路部3外に配置されている。IC回路部3とエミッタ抵抗R1とが別体となっている場合には、これらの部品はパッドを介して接続されることになり、浮遊容量を生じる原因となるようにも思える。しかしながら図1に示すようにエミッタ抵抗R1は、帰還部2を構成するコンデンサ23と接続されているので、抵抗R1のパッドで発生する浮遊容量を差し引いた容量値をコンデンサ23の容量とすれば等価的に影響をなくすことができる。
【0024】
ここで浮遊容量の低減を目的として例えばベース・ブリーダ抵抗R2、R3に加え、エミッタ抵抗R1についてもIC回路部3内に形成すると、IC回路部3を製造する際のマスク作成の手間やコストから多種類のIC回路部3を準備することは現実的でない。このため、トランジスタ21の動作点が予め調整されたIC回路部3を発振周波数などに応じて数種類程度用意することしかできず、発振周波数範囲の異なる多種のVCOを品揃えする際の制約となる。
【0025】
この点、IC回路部3との間で浮遊容量が発生しにくいエミッタ抵抗R1については、当該IC回路部3とは別体の抵抗素子にて構成しておくことで、エミッタ抵抗R1の抵抗値を変化させることが容易となりトランジスタ21の動作点調整の自由度が増す。
図1中、R4はコレクタに印加される直流電圧Vccを調整するためのコレクタ抵抗である。なおR4に印加されるのは直流電圧であるので、例えば図2に示すようにIC回路部3の外に設けたとしても浮遊容量は発生するが、発振特性に大きな影響はない。
【0026】
次に、このVCOの具体的な概観や共振部1及び帰還部2、並びにIC回路部3のレイアウトについて図3〜図9を参照しながら説明する。本例に係るVCOは、例えばATカットの水晶基板5上に形成されており、この水晶基板5上に共振部1及び帰還部2、及びIC回路部3並びに周辺部品などの電子部品が配置されている。
【0027】
ここで水晶基板5上にVCOを形成している理由は、以下の通りである。数GHzあるいは数十GHzもの高周波数帯域の周波数信号を発振するVCOでは、基板の寸法が出力される周波数信号の波長よりも長くなる分布定数回路となる可能性がある。この場合には当該基板上において振幅の逆転した信号が流れてこれら信号同士が互いに干渉して、電気信号が出力されなくなってしまったり、実用上の製作が困難なサイズにまでVCOを含む基板のサイズを小型化しなければならなかったりするおそれがある。
【0028】
例えばベース基板として例えばアルミナ(Al2O3)からなるLTCC(Low Temperature Co-fired Ceramics)を用いる場合には、LTCCは比誘電率εrが例えば9〜10程度であるため、基板上を伝搬する見かけ上の電気信号の波長が実際の波長よりも短くなってしまう。そのため、電気信号の干渉を抑えるためには、基板の寸法を電気信号の波長の例えば1/10程度に小さくすることが好ましいが、現実的にはそのような大きさの基板上に電気回路を形成したり電子部品を実装したりすることは困難である。
【0029】
この点、水晶基板5は、例えば比誘電率εrが3〜5程度の範囲内の例えば3.8、電気エネルギーの損失(誘電正接:tanδ)が0.00008程度となっている。また水晶基板5のQ値は、12500(=1/0.00008)程度となる。
【0030】
ここで10GHzの周波数信号の真空中の波長は約3cm程度であるが、誘電体中における周波数信号の波長は、前記真空中における波長を当該誘電体の比誘電率の1/2乗の値で除した値に等しいので、水晶基板5の比誘電率εrが3.8の場合には、当該周波数信号の見かけ上の波長は1.5cm程度となる。従って、前記周波数信号の見かけ上の波長の1/10程度、即ち約1.5mm〜2.0mm程度の領域内に当該基板上にインダクタンス素子11やコンデンサ12、15(後述の回路部10に相当する)を形成することにより、当該基板上回路部10を集中定数回路として扱うことが可能となる。1.5mm〜2.0mm程度の領域であれば、後述するようにフォトリソグラフィを利用してインダクタンス素子11やコンデンサ12、15を形成することは実現可能である。
【0031】
以下、これらインダクタンス素子11やコンデンサ12、15の具体的な構成について説明すると、水晶基板5上には、図6に示すように、接地電極51と、水晶基板5上で上記の電子部品を各々電気的に接続するための導電線路6と、からなる、例えばCr(クロム)とCu(銅)とが下側からこの順番で積層された金属膜が形成されてコプレナ線路をなしており、これら接地電極51と導電線路6とが離間するように配置されている。
【0032】
ここで図6は、水晶基板5上の一部の領域を切り欠いて拡大して記載した図であり、また接地電極51及び後述の基板上回路部10に相当する領域にはハッチングを付してある。また、図6において、IC回路部3内のトランジスタ21のベース、エミッタ及びコレクタと接続される導電線路6の接続端子8には、夫々B、E及びCの符号を付してある。
【0033】
上記の電子部品のうち、基板上回路部10を除く各種の電子部品は、図5に示すように、例えばはんだ付けなどにより、パッド部7を介して、水晶基板5上に固定されて各接続端子8と導電線路6とが電気的に接続されている。そして、図3、図4などでは記載を省略しているが、水晶基板5上に引き回された上記の導電線路6により、これらの電子部品が接続されて既述の図1のようにVCOの電気回路が構成されている。なお、図3、図5では導電線路6の記載を省略しており、また図4、図6では一部の導電線路6のみを記載してある。
【0034】
ここでIC回路部3外に設けられたバイアス回路を構成するエミッタ抵抗R1やその手前のインダクタ24は、例えば図3、図4に示すようにコンデンサ23が設けられた基板上回路部10を挟んでエミッタの接続端子8(T2)とは直接対向していない位置に配置されており、これによりエミッタ抵抗R1とIC回路部3とのパッド部7間に浮遊容量が形成されにくくなるようにしている。
【0035】
また共振部1のインダクタンス素子11、コンデンサ12、15及び帰還部2のコンデンサ22、23は、図3、図4並びに図7、図8に示すように、例えば水晶基板5の上面側の所定の領域内に、フォトリソグラフィなどによって直接形成されている。当該領域内に形成された共振部1のインダクタンス素子11、コンデンサ12、15及び帰還部2のコンデンサ22、23からなる回路部分を基板上回路部10と呼ぶと、図5、図6に示すように基板上回路部10は水晶基板5上に形成された導電線路6によってIC回路部3などと接続されてVCOを構成している。
【0036】
図7では簡略化して記載しているが、基板上回路部10を構成するコンデンサ12、15、22、23は、実際には図9に示すように、例えば櫛歯電極により構成されており、各々接続端子8やインダクタンス素子11に接続されている。一方、共振部1のインダクタンス素子11は、例えば図7に示すように、導電線路48からなるストリップラインとして構成されている。
【0037】
このインダクタンス素子11の一端側の領域は、既述の2つのコンデンサ12、15に挟まれている一方、他端側は、水晶基板5表面に形成された接地電極51と接続されている。またコンデンサ23についても櫛歯電極に接続された一端側の共通電極がエミッタ側の接続端子8に接続され、他方側の共通電極は接地電極51と接続されている。そしてコンデンサ23と接続された当該接地電極51からは、図7に示すように基板上回路部10の側方に配置されたインダクタ24側へ向けて導電線路52が伸びだしており、当該接続線は、前記インダクタ24を介してエミッタ抵抗R1に接続されている。
ここで、図8は、図7に示したA−A'線にて水晶基板5を切断した縦断側面図を示しており、図9は、図7に示した基板上回路部10の一部を拡大して示した図である。
【0038】
上記のVCOの製造方法を簡単に記載しておく。例えばはじめに、水晶ウエハ上に、コンデンサ12、15、22、23として上記の櫛歯電極を既述の図7に示したレイアウトで多数形成する。続いて当該水晶ウエハ上に導電線路48を配置してインダクタンス素子11のパターンを形成して基板上回路部10を形成すると共に、接地電極51を形成する。次いで、例えばダイシングなどにより水晶ウエハを切断して水晶基板5を個片化(チップ化)し、例えばウエハ状の水晶基板5上に印刷したパッド部7にIC回路部3やバリキャップダイオード14などの部品をはんだ付けする。しかる後、水晶基板5上の各部品を覆うように、図示しないキャップを取り付けることによりVCOが製造される。
【0039】
本実施の形態に係るVCOによれば以下の効果がある。ベース・ブリーダ抵抗R2、R3をトランジスタ21と共通のIC回路部3内に形成しているので、これらを別体として構成した場合に高周波の発振周波数領域にてパッド部7間に発生する浮遊容量を低減することができる。また浮遊容量の発生に与える影響が小さいエミッタ抵抗R1については、前記IC回路部3とは別体の抵抗素子とすることにより、エミッタ抵抗R1もIC回路部3内に形成する場合に比べて、トランジスタの動作点調整が容易となる。
【0040】
また共振部1のインダクタンス素子11、コンデンサ12、15及び帰還部2のコンデンサ22、23を基板上回路部10として比誘電率の小さな水晶基板5上に形成することにより、例えば当該基板上回路部10が従来のLTCC上に形成されている場合と比較して、基板上回路部10から発振される周波数信号の見かけ上の波長を長くすることができる。この結果、従来からインダクタンス素子11及びコンデンサ12の基板として用いられているフッ素樹脂やLTCCなどよりも良好な特性(比誘電率εr、tanδ)が発揮される。しかもフォトリソグラフィ法により微細な金属膜のパターンを形成できる水晶基板5を用いているので、広い調整帯域に亘って低位相雑音特性を得ることができる。
【0041】
また当該水晶基板上に共振部1のインダクタンス素子11、コンデンサ12、15及び帰還部2のコンデンサ22、23(基板上回路部10)を形成することにより、当該基板上回路部10を集中定数回路として扱い、例えば数GHzあるいは数十GHzといった高周波数帯域の周波数信号を安定して発振させることが可能となる。
【0042】
ここで、従来から水晶は弾性波を利用した圧電素子のデバイスとして用いられていたが、本発明は水晶の優れた物性(tanδ及び比誘電率εr)やフォトリソグラフィ法により表面に金属膜の微細なパターンを形成できるといった点に着目し、共振部1をなすインダクタンス素子11やコンデンサ12、15及び帰還部2のコンデンサ22、23を水晶基板5上に形成したものである。
【0043】
また、本例では基板上回路部10の形成された水晶基板5上に他の回路部3やバリキャップダイオード14などを配置した構成例を示したが、これら他の回路3、14は必ずしも水晶基板5上に配置しなくてもよい。例えば図7〜図9に示した基板上回路部10に相当する各素子(共振部1のインダクタンス素子11、コンデンサ12、15及び帰還部2のコンデンサ22、23)を共通の水晶基板上に形成して、集中定数回路として取り扱い可能な水晶チップを別途製作し、他の回路部3やバリキャップダイオード14などが配置された例えばフッ素樹脂やLTCC製の基板上に当該水晶チップを配置してVCOを構成してもよい。
【0044】
さらに本発明は、水晶基板5や水晶チップ上に共振部1や帰還部2を形成したVCOに適用する場合に限られるものではない。例えばLTCCなどのセラミック基板上に共振部1や帰還部2、トランジスタ21を備えたIC回路部3を設けてVCOを構成する場合でも、ベース・ブリーダ抵抗R2、R3をIC回路部3内に形成することにより、浮遊容量の発生による周波数特性の劣化を抑えることができる。またエミッタ抵抗R1をIC回路部3外に設けることにより、トランジスタ21の動作点調整の自由度が高くなる。
【0045】
そして水晶基板5や水晶チップ、セラミック基板上に配置される各素子についても特定の形態のものに限定されない。前記コンデンサ12、15、22、23につき、櫛歯電極に代えて、例えば2本の電極ラインを対向させて、これらライン間に電荷を蓄える構成としてもよいし、あるいは積層セラミックコンデンサを用いてもよい。インダクタンス素子11についても直線状の導電線路48に代えてジグザグに屈曲した導電線路を用いてもよいし、トロイダルコイルなどの巻線を用いてもよい。
【0046】
また図1に記載のトランジスタは、FET(電界効果トランジスタ)などの他のトランジスタ、さらにこれらトランジスタをIC化した論理素子を用いることができる。なお、FETを用いる場合は、回路説明上ではトランジスタのエミッタ/コレクタ/ベースがそれぞれソース/ドレイン/ゲートに対応する。
【実施例】
【0047】
(シミュレーション)
VCOのシミュレーションモデルを作成し、トランジスタ21の発振動作の安定性を示す負性抵抗を調べた。
A.シミュレーション条件
(実施例)
図1に示したように、バイアス回路のうちベース・ブリーダ抵抗R2、R3をIC回路部3内に内蔵し、エミッタ抵抗R1をIC回路部3外に形成した設計周波数10GHzのVCOのモデルを作成し、トランジスタ21の負性抵抗の周波数特性を調べた。
(比較例1)
図11に示したように、バイアス回路を構成するエミッタ抵抗R1、ベース・ブリーダ抵抗R2、R3をすべてIC回路部3外に形成した設計周波数10GHzのVCOのモデルを作成し、トランジスタ21の負性抵抗の周波数特性を調べた。パッド間の浮遊容量をシミュレーションする際のベース基板の比誘電率はεr=5とした。
(比較例2)
(比較例1)と同様のシミュレーションモデルにて、ベース基板の比誘電率をεr=7として負性抵抗の周波数特性を調べた。
(参考例)
(比較例1)と同様のシミュレーションモデルにて、パッド間の浮遊容量の影響を除外して負性抵抗の周波数特性を調べた。
【0048】
B.シミュレーション結果
実施例、比較例及び参考例に係るシミュレーションの結果を図10に示す。図10において、横軸は発振周波数[GHz]を示し、縦軸は負性抵抗[Ω]を示している。図10において(実施例)のシミュレーション結果を実線で示し、(比較例1)を一点鎖線、(比較例2)を短い破線で示す。また(参考例)のシミュレーション結果は長い破線で示してある。
【0049】
図10に示したシミュレーション結果によれば、(実施例)に係るトランジスタ21の負性抵抗の周波数特性は、発振周波数が10GHz付近にて負性抵抗が最小となる、下に凸の曲線を描いている。そして負性抵抗の最小値は約−24Ωとなっている。
【0050】
これに対して(比較例1、2)における負性抵抗の周波数特性は、発振周波数が10GHz付近にて負性抵抗の値が最小となる下に凸の曲線を描いている点において(実施例)の場合と共通している。しかしながら図10に示されている(比較例1、2)の全範囲(6GHz〜20GHz)にわたって、(比較例1、2)の負性抵抗はいずれも(実施例)の負性抵抗よりも高い値となっており、発振動作が不安定であることが分かる。
【0051】
ここで(比較例1、2)にて、パッド間の浮遊容量の影響を除外した(参考例)に係る負性抵抗の周波数特性は、(実施例)に近い特性を示していることがわかる。したがって、浮遊容量の存在が負性抵抗を上昇させ、VCOの発振特性を劣化させる原因となっていることが確認できる。またこのことは、(比較例1)と(比較例2)とを比べた場合に、比誘電率εrの値が高く、大きな浮遊容量が発生する(比較例2)にて負性抵抗が高くなる傾向が見られることとも整合している。
【0052】
以上のシミュレーション結果から、ベース・ブリーダ抵抗R2、R3をIC回路部3内に設け、パッド間における浮遊容量の発生を抑えることにより、良好な周波数特性を有する周波数信号を発振可能なVCOを得ることができるといえる。
【0053】
そしてエミッタ抵抗R1をIC回路部3の外に設けた場合であっても、既述のように抵抗R1のパッドで発生する浮遊容量はコンデンサ23の容量値で相殺することができるので(実施例)に係る負性抵抗の周波数特性とほぼ同様の周波数特性を得ることができる。
また(実施例)、(比較例1、2)に示したVCOの例では設計周波数が10GHzのVCOを用いた結果、当該10GHz付近にて(実施例)と(比較例1、2)との間での負性抵抗の差が最も大きくなっている。このような負性抵抗の差は、VCOの設計条件によっても変化するが、例えば発振周波数が5GHz以上になると、パッド間に発生する浮遊容量の影響が無視できなくなることを発明者は把握している。
【符号の説明】
【0054】
R1 エミッタ抵抗
R2 ブリーダ抵抗
R3 ベース抵抗
1 共振部
2 帰還部
21 トランジスタ
3 IC回路部
5 水晶基板
10 基板上回路部
11 インダクタンス素子
12 コンデンサ
13 バリキャップダイオード
14 バリキャップダイオード
15 コンデンサ
【技術分野】
【0001】
本発明は、インダクタンス素子及び可変容量素子を用いて構成された共振部を含む電圧制御発振器(VCO:Voltage Control Oscillator)に関する。
【背景技術】
【0002】
本願出願人は、数GHz〜数十GHzといった高周波数帯域の周波数信号を出力することが可能な小型の電圧制御発振器(以下、VCOという)の開発を行っている。図11は本発明に係る改良を行う前のVCOの構成例を示す回路図である。当該VCOはエミッタ接地型のトランジスタ21とこのトランジスタ21に周波数信号を帰還させる帰還部2とからなるコルピッツ型の発振回路に、可変容量素子である第1、第2のバリキャップダイオード13、14とインダクタンス素子11とを含む共振部1を接続した構成となっており、これらトランジスタ21、帰還部2及び共振部1により発振ループが形成されている。
【0003】
当該VCOにおいては、比較的設計変更が少ないトランジスタ21やその後段のバッファアンプ31、32、分周回路33を共通のIC回路部3(集積回路)内に形成することにより、機器の小型化や製造コストの削減を図っている。
また一般にトランジスタ21には、ベース端子に供給されるバイアス電圧を調整するためのバイアス回路が接続される。図11に示した例においては、トランジスタ21のバイアス端子に接続されたベース・ブリーダ抵抗R2、R3及びエミッタ端子に接続されたエミッタ抵抗R1にて、電流帰還型のバイアス回路が形成されている。
【0004】
バイアス回路は、ベース・ブリーダ抵抗R2、R3やエミッタ抵抗R1の抵抗値を変更することにより、トランジスタ21の動作点を調整することが可能であり、例えばVCOの発振周波数の範囲に応じて好適な抵抗値が適宜選択される。このためバイアス回路内の各抵抗R1〜R3の具体的構成としては、IC回路部3内にこれらの抵抗R1〜R3を作り込むよりも、IC回路部3とは別体の抵抗素子を適宜選択してIC回路部3内のトランジスタ21と接続する方が、発振周波数毎に異なるIC回路部3作成用のマスクを準備する手間やコスト等を省くことができるのでメリットが大きいようにも思われる。
【0005】
そこでトランジスタ21を含むIC回路部3とそのバイアス回路をなす抵抗素子R1〜R3とを別体した場合には、これらのIC回路部3や抵抗素子R1〜R3はベース基板上に形成された配線を介して互いに接続されることになる。例えば一般的なリフロー式のはんだ付けにより基板への表面実装を行う場合には、これらIC回路部3や抵抗素子R1〜R3は、はんだペーストが塗布された配線上のパッドに載置され、リフロー炉内ではんだ付けが行われる。
【0006】
ところが本発明者は、このようにIC回路部3中のトランジスタ21と抵抗素子R1〜R3とを別体としてVCOを構成すると、5GHz以上の例えば10GHz以上といった高周波領域にて、位相雑音のレベルが大きくなるなどして周波数特性が劣化してしまう事実を見出した。そこでこうした周波数特性の劣化が発生する要因を追及したところ、図11中に模式的に示すように、ベース・ブリーダ抵抗R2、R3のパッドとIC回路部3のパッド間に浮遊容量が形成され、周波数特性の劣化を引き起こしていることを突き止めた。
【0007】
このような浮遊容量を低減する方策としては、IC回路部3とベース・ブリーダ抵抗R2、R3との距離を遠ざけることが考えられる。しかしながら、浮遊容量が形成されない程度にこれらベース・ブリーダ抵抗R2、R3とIC回路部3とを離して配置することは、VCOの小型化の要請にも反し、また配線を長くすることによるインダクタンス成分及び抵抗損の増加にもつながる。
【0008】
ここで特許文献1には、コルピッツ型の発振回路を構成するトランジスタの後段に、周波数信号の緩衝増幅(バッファアンプ)用のトランジスタをカスケード接続し、当該緩衝増幅用のトランジスタ及びそのバイアス回路をなす抵抗を共通のIC回路内に形成したVCOが記載されている。しかしながらIC回路内に全バイアス回路を内蔵させると、既述のように発振周波数に応じてIC回路を作り分ける必要が生じ、発振周波数範囲の異なる多種のVCOを品揃えする際のコストアップの要因となる。
【先行技術文献】
【特許文献】
【0009】
【特許文献1】特開平8−167844号公報:段落0019、図2
【発明の開示】
【発明が解決しようとする課題】
【0010】
本発明はこのような事情の下になされたものであり、その目的は、小型で周波数特性の良好な電圧制御発振器を提供することにある。
【課題を解決するための手段】
【0011】
本発明に係る電圧制御発振器は、外部から入力される周波数制御用の制御電圧に応じて静電容量が変化する可変容量素子と、インダクタンス素子と、を含み、前記静電容量に応じて共振周波数が調整される共振部と、
この共振部からベース端子に入力された周波数信号を増幅するためのエミッタ接地型のトランジスタと、
帰還用の容量素子を含み、前記トランジスタのエミッタ端子から出力された周波数信号を、前記ベース端子を介してトランジスタに帰還させ、当該トランジスタ及び前記共振部と共に発振ループを構成する帰還部と、
前記トランジスタのベース端子に印加されるバイアス電圧を調整するためのベース・ブリーダ抵抗と、
前記トランジスタの動作点を調整するために当該トランジスタのエミッタ端子とアースとの間に設けられたエミッタ抵抗と、を備え、
前記トランジスタ及びベース・ブリーダ抵抗が共通の集積回路内に形成される一方、前記エミッタ抵抗はこの集積回路とは別体の抵抗素子からなり、これら集積回路、抵抗素子及び前記共振部並びに前記帰還部を共通の基板上に設けて構成されていることを特徴とする。
【0012】
前記電圧制御発振器は、以下の特徴を備えていてもよい。
(a)前記基板は水晶基板であること。
(b)前記共振周波数は、5GHz以上であること。
【発明の効果】
【0013】
本発明によれば、ベース・ブリーダ抵抗をトランジスタと共通の集積回路内に形成しているので、これらを別体として構成した場合に高周波の発振周波数領域にてパッド間に発生する浮遊容量を低減することができる。また浮遊容量の発生に与える影響が小さいエミッタ抵抗については、前記集積回路とは別体の抵抗素子とすることにより、エミッタ抵抗も集積回路内に形成する場合に比べて、トランジスタの動作点調整が容易となる。
【図面の簡単な説明】
【0014】
【図1】本実施の形態の電圧制御発振器(VCO)の構成例を示す回路図である。
【図2】前記VCOの変形例を示す回路図である。
【図3】前記VCOの外観構成を示す斜視図である。
【図4】前記VCOの平面図である。
【図5】前記VCOの側面図である。
【図6】前記VCOにおけるIC回路部と基板上回路部との間の接続部の構成を示す拡大平面図である。
【図7】前記VCOに設けられた基板上回路部の構成を示す平面図である。
【図8】前記基板上回路部の側面図である。
【図9】前記基板上回路部の拡大平面図である。
【図10】実施例及び比較例に係るVCOの発振周波数に対する負性抵抗を示す特性図である。
【図11】改良前のVCOの一例を示す回路図である。
【発明を実施するための形態】
【0015】
本発明の実施の形態に係るVCOの構成について図1の回路図を参照しながら説明する。図1中、1は共振部であり、この共振部1は、インダクタンス素子11と容量素子であるコンデンサ12との直列共振用の直列回路を備えている。インダクタンス素子11には、可変容量素子である第1のバリキャップダイオード13、第2のバリキャップダイオード14及び容量素子であるコンデンサ15からなる直列回路が並列に接続されていて、並列共振用の並列回路を構成している。即ちこの共振部1は、前記直列回路の直列共振周波数(共振点)と前記並列回路の並列共振周波数(反共振点)とを有しており、共振点の周波数により発振周波数が決まる。この例では、共振点が反共振点よりも大きくなるように各回路要素の定数が設定されており、このように反共振点を持たせることにより共振点付近の周波数特性が急峻になっている。
【0016】
また図1中、16は制御電圧用の入力端子であり、この入力端子16に供給される制御電圧により第1のバリキャップダイオード13及び第2のバリキャップダイオード14の容量値が調整され、これにより前記並列回路の反共振点が移動し、その結果共振点も移動して発振周波数が調整される。第1のバリキャップダイオード13に加えて第2のバリキャップダイオード14を用いた理由は、周波数の調整幅を大きくとるためである。17は電圧安定化用のコンデンサ、18、19はバイアス用のインダクタである。
【0017】
また共振部1の後段側には、共振部1内のコンデンサ12にベースが接続されると共に、集積回路であるIC回路部3内に形成されたNPN型のトランジスタ21及び、このトランジスタ21のエミッタ出力をベースに帰還させるための帰還部2が設けられている。帰還部2は、帰還用の容量素子である2つのコンデンサ22、23を直列に接続して構成されると共に、一方側のコンデンサ22はトランジスタ21のベース端子-エミッタ端子間に接続され、他方側のコンデンサ23は前記トランジスタ21のエミッタ端子-アース間に接続されてベース端子側に帰還される電圧を調整している。
【0018】
トランジスタ21のエミッタは前記帰還部2の2つのコンデンサ22、23の接続点に接続され、さらにインダクタ24及びエミッタ抵抗R1を介して接地されている。ここで既述のように本例のトランジスタ21はIC回路部3内に設けられているので、共振部1や帰還部2のコンデンサ12、22は当該IC回路部3を構成するチップの端子T1を介してトランジスタ21のベースに接続され、また帰還部2の各コンデンサ22、23及びインダクタ24は前記チップの端子T2を介してトランジスタ21のエミッタに接続されている。この観点において、端子T1は本実施の形態のベース端子に相当し、端子T2はエミッタ端子に相当している。
【0019】
以上に説明したVCOの回路にて、共振部1、トランジスタ21及び帰還部2による発振ループが構成され、外部から制御電圧が入力端子16に入力されると、前記共振部1の共振点に応じた発振周波数にて発振ループが発振する。IC回路部3内には、例えばトランジスタ21のコレクタに接続された2つのバッファアンプ31、32が設けられており、一方のバッファアンプ31からは発振出力(発振周波数の信号)が端子部T3を介して取り出され、また他方のバッファアンプ32からは発振出力を分周回路33にて分周した周波数信号が、端子部T4を介して取り出される。
【0020】
本例に係るVCOでは、前記発振ループにより例えば6GHz〜20GHzの範囲の周波数信号を発振させることが可能となっており、10GHzにおいて最も周波数特性の良好な周波数信号を出力することができるようになっている。以下、最良の特性が得られるように調整された周波数を設計周波数という。
なお、共振部1は、バリキャップダイオードとインダクタンス素子11とを直列に接続してこの直列回路の直列共振周波数により発振周波数が決まる回路構成であってもよく、この場合はバリキャップダイオードが本発明の特許請求の範囲における共振部1の容量素子を兼用することになる。
【0021】
以上に説明したVCOにおいて、IC回路部3内に形成されたトランジスタ21には、ベースに印加されるベース電圧を調整するためのバイアス回路が接続されている。そして、背景技術にて説明した浮遊容量に起因する周波数特性の劣化を抑制することが可能な構成となっている。以下、バイアス回路の具体的な構成について説明する。
【0022】
図1に示すように、ベース・ブリーダ抵抗R2、R3は直流電源より印加される電圧Vccを分圧し、トランジスタ21のベースに印加するための分圧回路であり、直流電源Vcc-ベース間に抵抗R3が設けられ、ベース-アース間に抵抗R2が設けられている。背景技術にて説明したように、これらベース・ブリーダ抵抗R2、R3をIC回路部3とは別体の抵抗素子にて構成した場合には、IC回路部3と抵抗素子とを繋ぐパッド間に浮遊容量が発生してしまい、周波数特性の劣化の要因となる。そこで本実施の形態のVCOにおいては、これらベース・ブリーダ抵抗R2、R3をIC回路部3内に設け、浮遊容量の発生原因となるパッドをなくすことにより周波数特性の改善が図られている。
【0023】
一方でトランジスタ21のエミッタ-アース間の電位差を調整するエミッタ抵抗R1は、IC回路部3とは別体の抵抗素子として構成し、当該IC回路部3外に配置されている。IC回路部3とエミッタ抵抗R1とが別体となっている場合には、これらの部品はパッドを介して接続されることになり、浮遊容量を生じる原因となるようにも思える。しかしながら図1に示すようにエミッタ抵抗R1は、帰還部2を構成するコンデンサ23と接続されているので、抵抗R1のパッドで発生する浮遊容量を差し引いた容量値をコンデンサ23の容量とすれば等価的に影響をなくすことができる。
【0024】
ここで浮遊容量の低減を目的として例えばベース・ブリーダ抵抗R2、R3に加え、エミッタ抵抗R1についてもIC回路部3内に形成すると、IC回路部3を製造する際のマスク作成の手間やコストから多種類のIC回路部3を準備することは現実的でない。このため、トランジスタ21の動作点が予め調整されたIC回路部3を発振周波数などに応じて数種類程度用意することしかできず、発振周波数範囲の異なる多種のVCOを品揃えする際の制約となる。
【0025】
この点、IC回路部3との間で浮遊容量が発生しにくいエミッタ抵抗R1については、当該IC回路部3とは別体の抵抗素子にて構成しておくことで、エミッタ抵抗R1の抵抗値を変化させることが容易となりトランジスタ21の動作点調整の自由度が増す。
図1中、R4はコレクタに印加される直流電圧Vccを調整するためのコレクタ抵抗である。なおR4に印加されるのは直流電圧であるので、例えば図2に示すようにIC回路部3の外に設けたとしても浮遊容量は発生するが、発振特性に大きな影響はない。
【0026】
次に、このVCOの具体的な概観や共振部1及び帰還部2、並びにIC回路部3のレイアウトについて図3〜図9を参照しながら説明する。本例に係るVCOは、例えばATカットの水晶基板5上に形成されており、この水晶基板5上に共振部1及び帰還部2、及びIC回路部3並びに周辺部品などの電子部品が配置されている。
【0027】
ここで水晶基板5上にVCOを形成している理由は、以下の通りである。数GHzあるいは数十GHzもの高周波数帯域の周波数信号を発振するVCOでは、基板の寸法が出力される周波数信号の波長よりも長くなる分布定数回路となる可能性がある。この場合には当該基板上において振幅の逆転した信号が流れてこれら信号同士が互いに干渉して、電気信号が出力されなくなってしまったり、実用上の製作が困難なサイズにまでVCOを含む基板のサイズを小型化しなければならなかったりするおそれがある。
【0028】
例えばベース基板として例えばアルミナ(Al2O3)からなるLTCC(Low Temperature Co-fired Ceramics)を用いる場合には、LTCCは比誘電率εrが例えば9〜10程度であるため、基板上を伝搬する見かけ上の電気信号の波長が実際の波長よりも短くなってしまう。そのため、電気信号の干渉を抑えるためには、基板の寸法を電気信号の波長の例えば1/10程度に小さくすることが好ましいが、現実的にはそのような大きさの基板上に電気回路を形成したり電子部品を実装したりすることは困難である。
【0029】
この点、水晶基板5は、例えば比誘電率εrが3〜5程度の範囲内の例えば3.8、電気エネルギーの損失(誘電正接:tanδ)が0.00008程度となっている。また水晶基板5のQ値は、12500(=1/0.00008)程度となる。
【0030】
ここで10GHzの周波数信号の真空中の波長は約3cm程度であるが、誘電体中における周波数信号の波長は、前記真空中における波長を当該誘電体の比誘電率の1/2乗の値で除した値に等しいので、水晶基板5の比誘電率εrが3.8の場合には、当該周波数信号の見かけ上の波長は1.5cm程度となる。従って、前記周波数信号の見かけ上の波長の1/10程度、即ち約1.5mm〜2.0mm程度の領域内に当該基板上にインダクタンス素子11やコンデンサ12、15(後述の回路部10に相当する)を形成することにより、当該基板上回路部10を集中定数回路として扱うことが可能となる。1.5mm〜2.0mm程度の領域であれば、後述するようにフォトリソグラフィを利用してインダクタンス素子11やコンデンサ12、15を形成することは実現可能である。
【0031】
以下、これらインダクタンス素子11やコンデンサ12、15の具体的な構成について説明すると、水晶基板5上には、図6に示すように、接地電極51と、水晶基板5上で上記の電子部品を各々電気的に接続するための導電線路6と、からなる、例えばCr(クロム)とCu(銅)とが下側からこの順番で積層された金属膜が形成されてコプレナ線路をなしており、これら接地電極51と導電線路6とが離間するように配置されている。
【0032】
ここで図6は、水晶基板5上の一部の領域を切り欠いて拡大して記載した図であり、また接地電極51及び後述の基板上回路部10に相当する領域にはハッチングを付してある。また、図6において、IC回路部3内のトランジスタ21のベース、エミッタ及びコレクタと接続される導電線路6の接続端子8には、夫々B、E及びCの符号を付してある。
【0033】
上記の電子部品のうち、基板上回路部10を除く各種の電子部品は、図5に示すように、例えばはんだ付けなどにより、パッド部7を介して、水晶基板5上に固定されて各接続端子8と導電線路6とが電気的に接続されている。そして、図3、図4などでは記載を省略しているが、水晶基板5上に引き回された上記の導電線路6により、これらの電子部品が接続されて既述の図1のようにVCOの電気回路が構成されている。なお、図3、図5では導電線路6の記載を省略しており、また図4、図6では一部の導電線路6のみを記載してある。
【0034】
ここでIC回路部3外に設けられたバイアス回路を構成するエミッタ抵抗R1やその手前のインダクタ24は、例えば図3、図4に示すようにコンデンサ23が設けられた基板上回路部10を挟んでエミッタの接続端子8(T2)とは直接対向していない位置に配置されており、これによりエミッタ抵抗R1とIC回路部3とのパッド部7間に浮遊容量が形成されにくくなるようにしている。
【0035】
また共振部1のインダクタンス素子11、コンデンサ12、15及び帰還部2のコンデンサ22、23は、図3、図4並びに図7、図8に示すように、例えば水晶基板5の上面側の所定の領域内に、フォトリソグラフィなどによって直接形成されている。当該領域内に形成された共振部1のインダクタンス素子11、コンデンサ12、15及び帰還部2のコンデンサ22、23からなる回路部分を基板上回路部10と呼ぶと、図5、図6に示すように基板上回路部10は水晶基板5上に形成された導電線路6によってIC回路部3などと接続されてVCOを構成している。
【0036】
図7では簡略化して記載しているが、基板上回路部10を構成するコンデンサ12、15、22、23は、実際には図9に示すように、例えば櫛歯電極により構成されており、各々接続端子8やインダクタンス素子11に接続されている。一方、共振部1のインダクタンス素子11は、例えば図7に示すように、導電線路48からなるストリップラインとして構成されている。
【0037】
このインダクタンス素子11の一端側の領域は、既述の2つのコンデンサ12、15に挟まれている一方、他端側は、水晶基板5表面に形成された接地電極51と接続されている。またコンデンサ23についても櫛歯電極に接続された一端側の共通電極がエミッタ側の接続端子8に接続され、他方側の共通電極は接地電極51と接続されている。そしてコンデンサ23と接続された当該接地電極51からは、図7に示すように基板上回路部10の側方に配置されたインダクタ24側へ向けて導電線路52が伸びだしており、当該接続線は、前記インダクタ24を介してエミッタ抵抗R1に接続されている。
ここで、図8は、図7に示したA−A'線にて水晶基板5を切断した縦断側面図を示しており、図9は、図7に示した基板上回路部10の一部を拡大して示した図である。
【0038】
上記のVCOの製造方法を簡単に記載しておく。例えばはじめに、水晶ウエハ上に、コンデンサ12、15、22、23として上記の櫛歯電極を既述の図7に示したレイアウトで多数形成する。続いて当該水晶ウエハ上に導電線路48を配置してインダクタンス素子11のパターンを形成して基板上回路部10を形成すると共に、接地電極51を形成する。次いで、例えばダイシングなどにより水晶ウエハを切断して水晶基板5を個片化(チップ化)し、例えばウエハ状の水晶基板5上に印刷したパッド部7にIC回路部3やバリキャップダイオード14などの部品をはんだ付けする。しかる後、水晶基板5上の各部品を覆うように、図示しないキャップを取り付けることによりVCOが製造される。
【0039】
本実施の形態に係るVCOによれば以下の効果がある。ベース・ブリーダ抵抗R2、R3をトランジスタ21と共通のIC回路部3内に形成しているので、これらを別体として構成した場合に高周波の発振周波数領域にてパッド部7間に発生する浮遊容量を低減することができる。また浮遊容量の発生に与える影響が小さいエミッタ抵抗R1については、前記IC回路部3とは別体の抵抗素子とすることにより、エミッタ抵抗R1もIC回路部3内に形成する場合に比べて、トランジスタの動作点調整が容易となる。
【0040】
また共振部1のインダクタンス素子11、コンデンサ12、15及び帰還部2のコンデンサ22、23を基板上回路部10として比誘電率の小さな水晶基板5上に形成することにより、例えば当該基板上回路部10が従来のLTCC上に形成されている場合と比較して、基板上回路部10から発振される周波数信号の見かけ上の波長を長くすることができる。この結果、従来からインダクタンス素子11及びコンデンサ12の基板として用いられているフッ素樹脂やLTCCなどよりも良好な特性(比誘電率εr、tanδ)が発揮される。しかもフォトリソグラフィ法により微細な金属膜のパターンを形成できる水晶基板5を用いているので、広い調整帯域に亘って低位相雑音特性を得ることができる。
【0041】
また当該水晶基板上に共振部1のインダクタンス素子11、コンデンサ12、15及び帰還部2のコンデンサ22、23(基板上回路部10)を形成することにより、当該基板上回路部10を集中定数回路として扱い、例えば数GHzあるいは数十GHzといった高周波数帯域の周波数信号を安定して発振させることが可能となる。
【0042】
ここで、従来から水晶は弾性波を利用した圧電素子のデバイスとして用いられていたが、本発明は水晶の優れた物性(tanδ及び比誘電率εr)やフォトリソグラフィ法により表面に金属膜の微細なパターンを形成できるといった点に着目し、共振部1をなすインダクタンス素子11やコンデンサ12、15及び帰還部2のコンデンサ22、23を水晶基板5上に形成したものである。
【0043】
また、本例では基板上回路部10の形成された水晶基板5上に他の回路部3やバリキャップダイオード14などを配置した構成例を示したが、これら他の回路3、14は必ずしも水晶基板5上に配置しなくてもよい。例えば図7〜図9に示した基板上回路部10に相当する各素子(共振部1のインダクタンス素子11、コンデンサ12、15及び帰還部2のコンデンサ22、23)を共通の水晶基板上に形成して、集中定数回路として取り扱い可能な水晶チップを別途製作し、他の回路部3やバリキャップダイオード14などが配置された例えばフッ素樹脂やLTCC製の基板上に当該水晶チップを配置してVCOを構成してもよい。
【0044】
さらに本発明は、水晶基板5や水晶チップ上に共振部1や帰還部2を形成したVCOに適用する場合に限られるものではない。例えばLTCCなどのセラミック基板上に共振部1や帰還部2、トランジスタ21を備えたIC回路部3を設けてVCOを構成する場合でも、ベース・ブリーダ抵抗R2、R3をIC回路部3内に形成することにより、浮遊容量の発生による周波数特性の劣化を抑えることができる。またエミッタ抵抗R1をIC回路部3外に設けることにより、トランジスタ21の動作点調整の自由度が高くなる。
【0045】
そして水晶基板5や水晶チップ、セラミック基板上に配置される各素子についても特定の形態のものに限定されない。前記コンデンサ12、15、22、23につき、櫛歯電極に代えて、例えば2本の電極ラインを対向させて、これらライン間に電荷を蓄える構成としてもよいし、あるいは積層セラミックコンデンサを用いてもよい。インダクタンス素子11についても直線状の導電線路48に代えてジグザグに屈曲した導電線路を用いてもよいし、トロイダルコイルなどの巻線を用いてもよい。
【0046】
また図1に記載のトランジスタは、FET(電界効果トランジスタ)などの他のトランジスタ、さらにこれらトランジスタをIC化した論理素子を用いることができる。なお、FETを用いる場合は、回路説明上ではトランジスタのエミッタ/コレクタ/ベースがそれぞれソース/ドレイン/ゲートに対応する。
【実施例】
【0047】
(シミュレーション)
VCOのシミュレーションモデルを作成し、トランジスタ21の発振動作の安定性を示す負性抵抗を調べた。
A.シミュレーション条件
(実施例)
図1に示したように、バイアス回路のうちベース・ブリーダ抵抗R2、R3をIC回路部3内に内蔵し、エミッタ抵抗R1をIC回路部3外に形成した設計周波数10GHzのVCOのモデルを作成し、トランジスタ21の負性抵抗の周波数特性を調べた。
(比較例1)
図11に示したように、バイアス回路を構成するエミッタ抵抗R1、ベース・ブリーダ抵抗R2、R3をすべてIC回路部3外に形成した設計周波数10GHzのVCOのモデルを作成し、トランジスタ21の負性抵抗の周波数特性を調べた。パッド間の浮遊容量をシミュレーションする際のベース基板の比誘電率はεr=5とした。
(比較例2)
(比較例1)と同様のシミュレーションモデルにて、ベース基板の比誘電率をεr=7として負性抵抗の周波数特性を調べた。
(参考例)
(比較例1)と同様のシミュレーションモデルにて、パッド間の浮遊容量の影響を除外して負性抵抗の周波数特性を調べた。
【0048】
B.シミュレーション結果
実施例、比較例及び参考例に係るシミュレーションの結果を図10に示す。図10において、横軸は発振周波数[GHz]を示し、縦軸は負性抵抗[Ω]を示している。図10において(実施例)のシミュレーション結果を実線で示し、(比較例1)を一点鎖線、(比較例2)を短い破線で示す。また(参考例)のシミュレーション結果は長い破線で示してある。
【0049】
図10に示したシミュレーション結果によれば、(実施例)に係るトランジスタ21の負性抵抗の周波数特性は、発振周波数が10GHz付近にて負性抵抗が最小となる、下に凸の曲線を描いている。そして負性抵抗の最小値は約−24Ωとなっている。
【0050】
これに対して(比較例1、2)における負性抵抗の周波数特性は、発振周波数が10GHz付近にて負性抵抗の値が最小となる下に凸の曲線を描いている点において(実施例)の場合と共通している。しかしながら図10に示されている(比較例1、2)の全範囲(6GHz〜20GHz)にわたって、(比較例1、2)の負性抵抗はいずれも(実施例)の負性抵抗よりも高い値となっており、発振動作が不安定であることが分かる。
【0051】
ここで(比較例1、2)にて、パッド間の浮遊容量の影響を除外した(参考例)に係る負性抵抗の周波数特性は、(実施例)に近い特性を示していることがわかる。したがって、浮遊容量の存在が負性抵抗を上昇させ、VCOの発振特性を劣化させる原因となっていることが確認できる。またこのことは、(比較例1)と(比較例2)とを比べた場合に、比誘電率εrの値が高く、大きな浮遊容量が発生する(比較例2)にて負性抵抗が高くなる傾向が見られることとも整合している。
【0052】
以上のシミュレーション結果から、ベース・ブリーダ抵抗R2、R3をIC回路部3内に設け、パッド間における浮遊容量の発生を抑えることにより、良好な周波数特性を有する周波数信号を発振可能なVCOを得ることができるといえる。
【0053】
そしてエミッタ抵抗R1をIC回路部3の外に設けた場合であっても、既述のように抵抗R1のパッドで発生する浮遊容量はコンデンサ23の容量値で相殺することができるので(実施例)に係る負性抵抗の周波数特性とほぼ同様の周波数特性を得ることができる。
また(実施例)、(比較例1、2)に示したVCOの例では設計周波数が10GHzのVCOを用いた結果、当該10GHz付近にて(実施例)と(比較例1、2)との間での負性抵抗の差が最も大きくなっている。このような負性抵抗の差は、VCOの設計条件によっても変化するが、例えば発振周波数が5GHz以上になると、パッド間に発生する浮遊容量の影響が無視できなくなることを発明者は把握している。
【符号の説明】
【0054】
R1 エミッタ抵抗
R2 ブリーダ抵抗
R3 ベース抵抗
1 共振部
2 帰還部
21 トランジスタ
3 IC回路部
5 水晶基板
10 基板上回路部
11 インダクタンス素子
12 コンデンサ
13 バリキャップダイオード
14 バリキャップダイオード
15 コンデンサ
【特許請求の範囲】
【請求項1】
外部から入力される周波数制御用の制御電圧に応じて静電容量が変化する可変容量素子と、インダクタンス素子と、を含み、前記静電容量に応じて共振周波数が調整される共振部と、
この共振部からベース端子に入力された周波数信号を増幅するためのエミッタ接地型のトランジスタと、
帰還用の容量素子を含み、前記トランジスタのエミッタ端子から出力された周波数信号を、前記ベース端子を介してトランジスタに帰還させ、当該トランジスタ及び前記共振部と共に発振ループを構成する帰還部と、
前記トランジスタのベース端子に印加されるバイアス電圧を調整するためのベース・ブリーダ抵抗と、
前記トランジスタの動作点を調整するために当該トランジスタのエミッタ端子とアースとの間に設けられたエミッタ抵抗と、を備え、
前記トランジスタ及びベース・ブリーダ抵抗が共通の集積回路内に形成される一方、前記エミッタ抵抗はこの集積回路とは別体の抵抗素子からなり、これら集積回路、抵抗素子及び前記共振部並びに前記帰還部を共通の基板上に設けて構成されていることを特徴とする電圧制御発振器。
【請求項2】
前記基板は水晶基板であることを特徴とする請求項1に記載の電圧制御発振器。
【請求項3】
前記共振周波数は、5GHz以上であることを特徴とする請求項1または2に記載の電圧制御発振器。
【請求項1】
外部から入力される周波数制御用の制御電圧に応じて静電容量が変化する可変容量素子と、インダクタンス素子と、を含み、前記静電容量に応じて共振周波数が調整される共振部と、
この共振部からベース端子に入力された周波数信号を増幅するためのエミッタ接地型のトランジスタと、
帰還用の容量素子を含み、前記トランジスタのエミッタ端子から出力された周波数信号を、前記ベース端子を介してトランジスタに帰還させ、当該トランジスタ及び前記共振部と共に発振ループを構成する帰還部と、
前記トランジスタのベース端子に印加されるバイアス電圧を調整するためのベース・ブリーダ抵抗と、
前記トランジスタの動作点を調整するために当該トランジスタのエミッタ端子とアースとの間に設けられたエミッタ抵抗と、を備え、
前記トランジスタ及びベース・ブリーダ抵抗が共通の集積回路内に形成される一方、前記エミッタ抵抗はこの集積回路とは別体の抵抗素子からなり、これら集積回路、抵抗素子及び前記共振部並びに前記帰還部を共通の基板上に設けて構成されていることを特徴とする電圧制御発振器。
【請求項2】
前記基板は水晶基板であることを特徴とする請求項1に記載の電圧制御発振器。
【請求項3】
前記共振周波数は、5GHz以上であることを特徴とする請求項1または2に記載の電圧制御発振器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2012−39574(P2012−39574A)
【公開日】平成24年2月23日(2012.2.23)
【国際特許分類】
【出願番号】特願2010−180524(P2010−180524)
【出願日】平成22年8月11日(2010.8.11)
【出願人】(000232483)日本電波工業株式会社 (1,148)
【Fターム(参考)】
【公開日】平成24年2月23日(2012.2.23)
【国際特許分類】
【出願日】平成22年8月11日(2010.8.11)
【出願人】(000232483)日本電波工業株式会社 (1,148)
【Fターム(参考)】
[ Back to top ]