電子回路、電子回路の製造方法、及び、実装部材
【課題】回路の大規模化を抑制しつつ、品質の良いデータ伝送を行う。
【解決手段】半導体チップである、例えば、ミリ波伝送チップには、シングルエンド信号がやりとりされるパッドを有するシングルエンドI/Fが設けられている。一方、例えば、インターポーザやプリント基板等の半導体チップが実装される実装部には、差動信号を伝送する、例えば、コプレーナストリップ線路等の差動伝送路が形成されている。ミリ波伝送チップは、差動伝送路を構成する導体に、シングルエンドI/Fのパッドが、電気的に直接接続されるように、実装部に実装されている。本技術は、例えば、IC等の電子回路に適用できる。
【解決手段】半導体チップである、例えば、ミリ波伝送チップには、シングルエンド信号がやりとりされるパッドを有するシングルエンドI/Fが設けられている。一方、例えば、インターポーザやプリント基板等の半導体チップが実装される実装部には、差動信号を伝送する、例えば、コプレーナストリップ線路等の差動伝送路が形成されている。ミリ波伝送チップは、差動伝送路を構成する導体に、シングルエンドI/Fのパッドが、電気的に直接接続されるように、実装部に実装されている。本技術は、例えば、IC等の電子回路に適用できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、電子回路、電子回路の製造方法、及び、実装部材に関し、特に、例えば、回路の大規模化を抑制しつつ、品質の良いデータ伝送を行うことができるようにする電子回路、電子回路の製造方法、及び、実装部材に関する。
【背景技術】
【０００２】
例えば、テレビジョン受像機や、ビデオカメラ、レコーダ等の各種の電子機器においては、その筐体内に、各種の信号処理を行う電子回路であるIC(Integrated Circuit)（LSI(Large-Scale Integration)を含む）が配置された基板が収容されている。
【０００３】
そして、同一の基板に配置されたICどうしや、異なる基板に配置されたICどうしの間で、データ（画像や音声等の実データ、及び、制御データを含む）のやりとりをするために、ICどうしの間、及び、基板どうしの間には、有線による配線が施されている。
【０００４】
ところで、最近、ICでは、3D(dimension)画像や、高精細な画像等の大容量のデータを対象として信号処理が行われ、そのような大容量のデータが、ICどうしの間で、高速でやりとりされることがある。
【０００５】
そして、大容量のデータを高速でやりとりするために、ICどうしの間、及び、基板どうしの間の配線の配線数が増加し、さらに、配線の高周波対策が困難になることがある。
【０００６】
そこで、ICどうしの間のデータのやりとりを、無線で行うことが提案されている。
【０００７】
すなわち、例えば、非特許文献１や２には、データを、ミリ波帯の信号（ミリ波）に変調して伝送することにより、高速で、データをやりとりするCMOS(Complementary Metal Oxide Semiconductor)回路(IC)が記載されている。
【０００８】
ところで、非特許文献１や２等に記載されている、データを、ミリ波等のRF(Radio Frequency)信号に変調して伝送するCMOS回路では、RF信号を処理するRF部のインターフェースは、シングルエンド(single-ended)信号がやりとりされるシングルエンドI/F(Interface)になっている。
【０００９】
すなわち、RF部では、例えば、RF部が出力するRF信号が測定しやすい（ミリ波を測定する測定器のプローブがシングルエンド信号に対応している）、CMOS回路の回路構成がシンプルになる、低消費電力化を図ることができるといった理由から、シングルエンドI/Fが採用されている。
【００１０】
一方、シングルエンド信号によるデータ伝送は、差動信号によるデータ伝送に比較して、品質が良くないことがある。
【００１１】
すなわち、RF部が実装されるCMOS回路内や、インターポーザ、プリント基板(PCB(Printed Circuit Board))等において、シングルエンド信号を伝送する、例えば、マイクロストリップ線路を形成する場合には、理想的には、無限の接地導体が必要となるが、無限の接地導体を設けることは困難であり、その結果、データ伝送の品質が劣化する。
【００１２】
また、シングルエンド信号によるデータ伝送では、差動信号によるデータ伝送に比較して、不要輻射が多く、さらに、外部（シングルエンド信号が伝送される伝送路外）からのノイズに対する耐性が弱いため、データ伝送の品質が劣化する。
【００１３】
そこで、シングルエンド信号を差動信号に変換して、差動信号によるデータ伝送を行うことで、品質の良いデータ伝送を行う方法がある。
【００１４】
シングルエンド信号と差動信号との変換は、平衡−不平衡（非平衡）変換と呼ばれ、平衡−不平衡変換を行う回路は、バラン(Balun)と呼ばれる。
【００１５】
例えば、特許文献１には、コプレーナ線路上のシングルエンド信号（不平衡入力）を、コプレーナストリップ線路から、差動信号（平衡出力）に変換して出力するバランが記載されている。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開2004-104651号公報
【非特許文献】
【００１７】
【非特許文献１】Kenichi, Kawasaki et. al. “A Millimeter-Wave Intra-Connect Solution”, IEEE J. Solid-State Circuits, vol. 45, no. 12, pp. 2655-2666, Dec. 2010
【非特許文献２】Eric Juntunen et. al. “A 60-GHz 38-pJ/bit 3.5-Gb/s 90-nm CMOS OOK Digital Radio”, IEEE Trans. Microwave Theory Tech., vol. 58, no. 2, Feb. 2010
【発明の概要】
【発明が解決しようとする課題】
【００１８】
RF部のシングルエンド信号を、バランによって差動信号に変換することにより、品質の良いデータ伝送を行うことができる。
【００１９】
しかしながら、RF部のシングルエンド信号を、バランによって差動信号に変換するのでは、CMOS回路等に、バランを設ける必要があり、回路が大規模になる。
【００２０】
本技術は、このような状況に鑑みてなされたものであり、回路の大規模化を抑制しつつ、品質の良いデータ伝送を行うことができるようにするものである。
【課題を解決するための手段】
【００２１】
本技術の第１の側面の電子回路は、シングルエンド信号がやりとりされるパッドを有するシングルエンドI/Fが設けられた半導体チップと、差動信号を伝送する差動伝送路が形成されており、前記差動伝送路を構成する導体に、前記シングルエンドI/Fのパッドが、電気的に直接接続されるように、前記半導体チップが実装された実装部とを備える電子回路である。
【００２２】
本技術の第１の側面の電子回路の製造方法は、シングルエンド信号がやりとりされるパッドを有するシングルエンドI/Fが設けられた半導体チップを、差動信号を伝送する差動伝送路が形成された、前記半導体チップが実装される実装部に実装するときに、前記差動伝送路を構成する導体に、前記シングルエンドI/Fのパッドを、電気的に直接接続させる電子回路の製造方法である。
【００２３】
本技術の第１の側面においては、半導体チップには、シングルエンド信号がやりとりされるパッドを有するシングルエンドI/Fが設けられており、実装部には、差動信号を伝送する差動伝送路が形成されている。そして、半導体チップは、前記差動伝送路を構成する導体に、前記シングルエンドI/Fのパッドが、電気的に直接接続されるように、実装部に実装される。
【００２４】
本技術の第２の側面の実装部材は、差動信号を伝送する差動伝送路が形成され、前記差動伝送路上に誘電体が配置され、シングルエンド信号がやりとりされるパッドを有するシングルエンドI/Fが設けられた半導体チップが実装される実装部材である。
【００２５】
本技術の第２の側面においては、シングルエンド信号がやりとりされるパッドを有するシングルエンドI/Fが設けられた半導体チップが実装される実装部材に、差動信号を伝送する差動伝送路が形成されている。さらに、前記差動伝送路上には、誘電体が配置されている。
【発明の効果】
【００２６】
本技術によれば、回路の大規模化を抑制しつつ、品質の良いデータ伝送を行うことができる。
【図面の簡単な説明】
【００２７】
【図１】シングルエンド信号のミリ波をやりとりするミリ波伝送システムの構成例を示す図である。
【図２】シングルエンド信号のミリ波をやりとりするミリ波伝送システムの他の構成例を示す図である。
【図３】実装部１１がインターポーザである場合の、そのインターポーザの構成例を示す平面図である。
【図４】本技術を適用した電子回路の第１実施の形態の構成例を示す斜視図である。
【図５】本技術を適用した電子回路の第１実施の形態の構成例を示す断面図である。
【図６】本技術を適用した電子回路の第２実施の形態の構成例を示す斜視図である。
【図７】本技術を適用した電子回路の第２実施の形態の構成例を示す断面図である。
【図８】差動伝送路を示す断面図である。
【図９】差動伝送路としてのコプレーナストリップ線路１０３を示す斜視図と断面図である。
【図１０】本技術を適用した電子回路の第３実施の形態の構成例を示す斜視図である。
【図１１】誘電体１３０を、コプレーナストリップ線路１０３上に配置する配置パターンの例を説明する図である。
【図１２】コプレーナストリップ線路１０３のインピーダンスZcを小さくする調整を行う他の方法を説明する図である。
【図１３】コプレーナストリップ線路１０３のインピーダンスZcを小さくする調整を行うさらに他の方法を説明する図である。
【図１４】本技術を適用した電子回路の第４実施の形態の構成例を示す斜視図である。
【図１５】本技術を適用した電子回路の第４実施の形態の構成例を示す断面図である。
【図１６】本技術を適用した電子回路の第５実施の形態の構成例を示す斜視図である。
【図１７】シミュレーションの結果を示す図である。
【図１８】本技術を適用した電子回路の第６実施の形態の構成例を示す斜視図である。
【図１９】本技術を適用した電子回路の第６実施の形態の構成例を示す断面図である。
【図２０】本技術を適用した電子回路の第７実施の形態の構成例を示す上面図と断面図である。
【図２１】シミュレーションの結果を示す図である。
【図２２】本技術を適用した電子回路の第８実施の形態の構成例を示す上面図と断面図である。
【図２３】シミュレーションの結果を示す図である。
【発明を実施するための形態】
【００２８】
以下、本技術の実施の形態について説明するが、その前に、前段階の準備として、シングルエンド信号のミリ波をやりとりするミリ波伝送システムについて説明する。
【００２９】
［シングルエンド信号のミリ波をやりとりするミリ波伝送システム］
【００３０】
図１は、シングルエンド信号のミリ波をやりとりするミリ波伝送システムの構成例を示す図である。
【００３１】
図１において、ミリ波伝送システムは、例えば、ICである電子回路１０及び４０を有する。
【００３２】
電子回路１０は、データを、ミリ波によって送信する機能を有しており、電子回路４０は、データを、ミリ波によって受信する機能を有している。
【００３３】
電子回路１０は、実装部１１とミリ波伝送チップ２０とを有する。
【００３４】
実装部１１は、半導体チップが実装される、例えば、インターポーザやプリント基板等の部材（実装部材）であり、平板形状をしている。
【００３５】
平板形状の実装部１１の一面である表面には、半導体チップであるミリ波伝送チップ２０が実装されており、平板形状の実装部１１の他の一面である裏面には、例えば、その全領域や全領域に近い領域に亘って、グランドとなる金属である薄膜状のグランドメタル１２が設けられている。
【００３６】
さらに、実装部１１の表面には、ビア１３１及び１３２、マイクロストリップ線路１４、及び、アンテナ１５が形成されている。
【００３７】
ビア１３１及び１３２は、実装部１１の裏面のグランドメタル１２に接続している。
【００３８】
マイクロストリップ線路１４は、不平衡の伝送路であり、実装部１１に、帯状に形成されている。帯状のマイクロストリップ線路１４の一端は、アンテナ１５に接続されている。
【００３９】
アンテナ１５は、例えば、1mm程度のボンディングワイヤで構成される。
【００４０】
ミリ波伝送チップ２０は、例えば、CMOS等で構成され、シングルエンドI/F２１と送信部２２等を有する。
【００４１】
シングルエンドI/F２１は、シングルエンド信号（不平衡の信号）をやりとりするための端子である３つのパッド２１１，２１２、及び、２１３を有する。
【００４２】
３つのパッド２１１ないし２１３のうちの、２つのパッド２１１及び２１３は、送信部２２のグランド(GND)端子（グランドパッド）であり、ボンディングワイヤによって、ビア１３１及び１３２に、それぞれ接続されている。したがって、パッド２１１は、ビア１３１を介して、パッド２１３は、ビア１３２を介して、それぞれ、実装部１１の裏面のグランドメタル１２に接続されている。
【００４３】
３つのパッド２１１ないし２１３のうちの、残りのパッド２１２は、信号がやりとりされる信号端子（信号パッド）であり、バッド２１２には、送信部２２（のアンプ３４）の出力が供給される。パッド２１２は、ボンディングワイヤによって、マイクロストリップ線路１４の他端（アンテナ１５に接続されていない方の端部）に接続されている。
【００４４】
送信部２２は、ミリ波帯の信号（ミリ波）の送信を行う。
【００４５】
ここで、ミリ波とは、周波数が30ないし300GHz程度、つまり、波長が、1ないし10mm程度の信号である。ミリ波帯の信号によれば、周波数が高いことから、高速のデータレートでのデータ伝送が可能であり、有線通信は勿論、小さなアンテナで、無線通信（ワイヤレス伝送）を行うことができる。
【００４６】
送信部２２は、アンプ３１、発振器３２、ミキサ３３、及び、アンプ３４を有する。
【００４７】
アンプ３１には、図示せぬ信号処理回路から、送信対象の送信データが供給される。アンプ３１は、そこに供給される送信データのレベルを調整し、ミキサ３３に供給する。
【００４８】
ここで、送信データとしては、例えば、最大で、11Gbpsのデータレートのデータを採用することができる。
【００４９】
発振器３２は、発振によって、例えば、56GHz等のミリ波帯のキャリアを発生し、ミキサ３３に供給する。
【００５０】
ミキサ３３は、アンプ３１からの送信データと、発振器３２からのキャリアとをミキシング（乗算）することにより、発振器３２からのキャリアを、送信データに従って変調し、その結果得られる変調信号を、アンプ３４に供給する。
【００５１】
ここで、送信データに従ってキャリアを変調する変調方式は、特に限定されるものではないが、ここでは、説明を簡単にするために、例えば、振幅変調(ASK(Amplitude Shift Keying))を採用することとする。
【００５２】
アンプ３４は、ミキサ３３からの変調信号を増幅し、その増幅後の変調信号を、シングルエンド信号として出力する。アンプ３４が出力するシングルエンド信号である変調信号は、パッド２１２に供給される。
【００５３】
上述したように、パッド２１２は、ボンディングワイヤによって、マイクロストリップ線路１４に接続されており、したがって、アンプ３４が出力する変調信号は、シングルエンド信号のまま、マイクロストリップ線路１４を伝わり、アンテナ１５から、電波として送信される。
【００５４】
電子回路４０は、実装部４１とミリ波伝送チップ５０とを有する。
【００５５】
実装部４１は、実装部１１と同様に、平板形状のインターポーザやプリント基板等の部材（実装部材）であり、その一面である表面には、半導体チップであるミリ波伝送チップ５０が実装されている。
【００５６】
また、実装部４１の他の一面である裏面には、実装部１１と同様に、その全領域や全領域に近い領域に亘って、グランドとなる金属である薄膜状のグランドメタル４２が設けられている。
【００５７】
さらに、実装部４１の表面には、ビア４３１及び４３２、マイクロストリップ線路４４、及び、アンテナ４５が形成されている。
【００５８】
ビア４３１及び４３２は、実装部４１の裏面のグランドメタル４２に接続している。
【００５９】
マイクロストリップ線路４４は、不平衡の伝送路であり、実装部４１に、帯状に形成されている。帯状のマイクロストリップ線路４４の一端は、アンテナ４５に接続されている。
【００６０】
アンテナ４５は、例えば、アンテナ１５と同様に、1mm程度のボンディングワイヤで構成される。
【００６１】
ミリ波伝送チップ５０は、例えば、ミリ波伝送チップ２０と同様に、CMOS等で構成され、シングルエンドI/F５１と受信部５２等を有する。
【００６２】
シングルエンドI/F５１は、シングルI/F２１と同様に、シングルエンド信号をやりとりするための端子である３つのパッド５１１，５１２、及び、５１３を有する。
【００６３】
３つのパッド５１１ないし５１３のうちの、２つのパッド５１１及び５１３は、受信部５２のグランド(GND)端子であり、ボンディングワイヤによって、ビア４３１及び４３２に、それぞれ接続されている。したがって、パッド５１１は、ビア４３１を介して、パッド５１３は、ビア４３２を介して、それぞれ、実装部４１の裏面のグランドメタル４２に接続されている。
【００６４】
３つのパッド５１１ないし５１３のうちの、残りのパッド５１２は、信号がやりとりされる信号端子であり、バッド５１２は、受信部５２（のアンプ６１）の入力と接続されている。さらに、パッド５１２は、ボンディングワイヤによって、マイクロストリップ線路４４の他端（アンテナ４５に接続されていない方の端部）に接続されている。
【００６５】
受信部５２は、ミリ波帯の信号（ミリ波）の受信を行う。
【００６６】
受信部５２は、アンプ６１、発振器６２、ミキサ６３、及び、アンプ６４を有する。
【００６７】
アンプ６１には、マイクロストリップ線路４４からパッド５２２に伝わる変調信号が、シングルエンド信号として供給される。
【００６８】
アンプ６１は、パッド５２２からの変調信号を増幅し、発振器６２、及び、ミキサ６３に供給する。
【００６９】
発振器６２は、発振によって、アンプ６１からの変調信号に同期したキャリアを発生し、ミキサ６３に供給する。
【００７０】
ミキサ６３は、アンプ６１からの変調信号と、発振器６２からのキャリアとをミキシング（乗算）することにより、アンプ６１からの変調信号を、ベースバンド信号に変換し、アンプ６４に供給する。
【００７１】
アンプ６４は、ミキサ６３からのベースバンド信号を増幅して出力する。
【００７２】
アンプ６４が出力するベースバンド信号は、図示せぬLPF(Low Pass Filter)でフィルタリングされ、これにより、送信データ（に対応する周波数成分）が抽出（取得）される。送信データは、図示せぬ信号処理回路に供給されて処理される。
【００７３】
以上のように構成されるミリ波伝送システムでは、電子回路１０において、送信部２２が、ミリ波の変調信号を、シングルエンドI/F２１のパッド２１２から、シングルエンド信号として出力する。
【００７４】
パッド２１２は、ボンディングワイヤによって、マイクロストリップ線路１４に接続されており、パッド２１２から出力される変調信号は、シングルエンド信号のまま、マイクロストリップ線路１４を伝わり、アンテナ１５から、無線で送信される。
【００７５】
アンテナ１５から送信された変調信号は、アンテナ４５で受信され、シングルエンド信号として、マイクロストリップ線路４４を伝わり、ボンディングワイヤを経由して、シングルエンドI/F５１のパッド５１２に到達する。
【００７６】
シングルエンドI/F５１のパッド５１２に到達した変調信号は、受信部５２で受信され、ベースバンドの信号に復調される。
【００７７】
なお、ミリ波伝送チップ２０には、ミリ波を送信する送信部２２を設け、ミリ波を送信する受信部を設けていないが、ミリ波伝送チップ２０には、送信部２２と、受信部５２と同様に構成される受信部との両方を設けることが可能である。ミリ波伝送チップ２０に、送信部２２と、受信部５２と同様に構成される受信部との両方を設けることにより、ミリ波伝送チップ２０では、ミリ波の送信の他、受信も行うことが可能となる。
【００７８】
同様に、ミリ波伝送チップ５０には、受信部５２と、送信部２２と同様に構成される送信部との両方を設けることが可能である。
【００７９】
図２は、シングルエンド信号のミリ波をやりとりするミリ波伝送システムの他の構成例を示す図である。
【００８０】
なお、図中、図１の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【００８１】
図２では、実装部１１に、ミリ波伝送チップ２０の他、ミリ波伝送チップ５０も実装されている。
【００８２】
そして、マイクロストリップ線路１４の一端は、アンテナ１５ではなく、ボンディングワイヤによって、シングルエンドI/F５１のパッド５１２に接続されている。
【００８３】
なお、図２では、実装部１１の表面には、ビア４３１及び４３２が形成されており、ビア４３１及び４３２は、実装部１１の裏面のグランドメタル１２に接続している。そして、シングルエンドI/F５１のパッド５１１及び５１３が、ボンディングワイヤによって、ビア４３１及び４３２に、それぞれ接続されている。
【００８４】
以上のように構成されるミリ波伝送システムでは、送信部２２が、ミリ波の変調信号を、シングルエンドI/F２１のパッド２１２から、シングルエンド信号として出力する。
【００８５】
パッド２１２は、ボンディングワイヤによって、マイクロストリップ線路１４に接続されており、パッド２１２から出力される変調信号は、シングルエンド信号のまま、マイクロストリップ線路１４を伝わり、ボンディングワイヤを経由して、シングルエンドI/F５１のパッド５１２に到達する。
【００８６】
シングルエンドI/F５１のパッド５１２に到達した変調信号は、受信部５２で受信され、ベースバンドの信号に復調される。
【００８７】
ミリ波を送信する送信部２２や、ミリ波を受信する受信部５２において、ミリ波をやりとりするI/Fは、変調信号等のRF信号が測定しやすい（ミリ波を測定する測定器のプローブがシングルエンド信号に対応している）、CMOS回路の回路構成がシンプルになる、低消費電力化を図ることができるといった理由から、シングルエンドI/F（シングルエンドI/F２１や５１）が採用される。
【００８８】
しかしながら、シングルエンド信号によるデータ伝送は、差動信号によるデータ伝送に比較して、品質が良くないことがある。
【００８９】
すなわち、図１や図２に示したように、インターポーザやプリント基板等の実装部１１に、シングルエンド信号を伝送するマイクロストリップ線路１４を形成する場合には、理想的には、無限の接地導体が必要となるが、無限の接地導体を設けることは困難であり、その結果、データ伝送の品質が劣化することがある。この点、図１に示したように、実装部４１に、マイクロストリップ線路４４を形成する場合も、同様である。
【００９０】
また、シングルエンド信号によるデータ伝送では、差動信号によるデータ伝送に比較して、不要輻射が多く、さらに、外部（シングルエンド信号が伝送されるマイクロストリップ線路１４や４４の外部）からのノイズに対する耐性が弱いため、データ伝送の品質が劣化することがある。
【００９１】
ここで、図３は、図１の実装部１１がインターポーザである場合の、そのインターポーザの構成例を示す平面図である。
【００９２】
図３において、インターポーザは、２つの層である第１層７０と、第２層（GND層）８０とを有する。第１層７０及び第２層８０は、平板形状をしており、例えば、第２層８０は、第１層７０の下側に位置する。
【００９３】
第１層７０には、図１で説明したビア１３１及び１３２、マイクロストリップ線路１４、及び、アンテナ１５が形成されている。
【００９４】
さらに、第１層７０には、ミリ波伝送チップ２０の図示せぬパッドと、ボンディングワイヤによって接続されるランド７１が形成されている。
【００９５】
第２層８０には、グランドメタル１２が形成されており、第１層に形成されたビア１３１及び１３２は、グランドメタル１２に接続している。
【００９６】
図３に示すように、インターポーザにおいて、第１層７０に、シングルエンド信号を伝送するマイクロストリップ線路１４を形成する場合には、グランドメタル１２を、広い範囲に亘って形成する必要がある。図３では、第２層８０の右側の2/3程度の範囲に、グランドメタル１２が形成されており、このような広い範囲に亘って形成されるグランドメタル１２は、インターポーザ上の配線を圧迫する。
【００９７】
品質の良いデータ伝送を行う方法としては、シングルエンド信号を差動信号に変換して、差動信号によるデータ伝送を行う方法がある。
【００９８】
しかしながら、シングルエンド信号と差動信号との変換には、バランが必要であり、ミリ波という短い波長の信号を扱うとはいえ、送信部２２や受信部５２との比較で、バランを構成するには、大きな素子が必要となる。したがって、バランを実装するのでは、回路が大規模化する。
【００９９】
そこで、本技術では、回路の大規模化を抑制しつつ、品質の良いデータ伝送を行うことを可能とする。
【０１００】
［第１実施の形態］
【０１０１】
図４は、本技術を適用した電子回路の第１実施の形態の構成例を示す斜視図であり、図５は、図４の電子回路の、シングルエンドI/F１１１の部分の断面図である。
【０１０２】
図４及び図５において、電子回路は、実装部１０１とミリ波伝送チップ１１０とを有する。
【０１０３】
実装部１０１は、例えば、図１の実装部１１と同様に、平板形状のインターポーザやプリント基板等の部材（実装部材）であり、半導体チップが実装される。
【０１０４】
平板形状の実装部１０１の一面である表面には、半導体チップであるミリ波伝送チップ１１０が実装されている。
【０１０５】
なお、平板形状の実装部１０１の他の一面である裏面には、グランドとなる金属である薄膜状のグランドメタルが設けられているが、その図示は省略してある。
【０１０６】
実装部１０１の表面には、ランド１０２１及び１０２２、及び、コプレーナストリップ線路１０３が形成されている。
【０１０７】
ランド１０２１及び１０２２は、コプレーナストリップ線路１０３に接続されている。
【０１０８】
コプレーナストリップ線路１０３は、差動信号がやりとりされる平衡の伝送路（差動伝送路）であり、実装部１０１に、平行に形成された２つの帯状の導体１０３１及び１０３２を含んで構成される。
【０１０９】
導体１０３１の一端は、ランド１０２１に接続され、導体１０３２の一端は、ランド１０２２に接続されている。
【０１１０】
ミリ波伝送チップ１１０は、例えば、CMOS等で構成され、シングルエンドI/F１１１等を有する。
【０１１１】
なお、ミリ波伝送チップ１１０は、図１の送信部２２や受信部５２と同様に構成されるRF部を有するが、その図示は、省略してある。
【０１１２】
シングルエンドI/F１１１は、RF部がシングルエンド信号（不平衡の信号）をやりとりするための端子である３つのパッド１１１１，１１１２、及び、１１１３を有する。
【０１１３】
ここで、図４において、ランド１０２１及び１０２２、パッド１１１１ないし１１１３、並びに、バンプは、実際には、ミリ波伝送チップ１１０に隠れて見えないが、図４では、ミリ波伝送チップ１１０が無色透明であると仮定して、ランド１０２１及び１０２２、パッド１１１１ないし１１１３、並びに、バンプを図示してある。
【０１１４】
３つのパッド１１１１ないし１１１３のうちの、２つのパッド１１１１及び１１１３は、RF部のグランド(GND)端子であり、残りのパッド１１１２は、信号（信号成分）がやりとりされる信号端子である。したがって、RF部では、バッド１１１２から、シングルエンド信号の変調信号が出力され、また、パッド１１１２に供給される信号が、シングルエンド信号として扱われる。
【０１１５】
図４及び図５では、コプレーナストリップ線路１０３を構成する導体１０３１及び１０３２に、シングルエンドI/F１１１のパッド１１１１及び１１１２が、それぞれ、（平衡／不平衡変換を行うバランを介さずに）電気的に直接接続されるように、ミリ波伝送チップ１１０が、実装部１０１に実装（例えば、フリップチップ実装）されている。
【０１１６】
なお、図５に示すように、ミリ波伝送チップ１１０は、シリコン１２１上に、シリコン酸化膜１２２を形成することにより構成されている。パッド１１１１ないし１１１３は、シリコン１２１上、又は、シリコン酸化膜１２２上に形成されている。
【０１１７】
図４及び図５では、導体１０３１とパッド１１１１とが、ランド１０２１及びバンプを介して電気的に直接接続され、導体１０３２とパッド１１１２が、ランド１０２２及びバンプを介して電気的に直接接続されている。
【０１１８】
なお、図４及び図５において、シングルエンドI/F１１１のグランド端子であるパッド１１１３は、いずれにも接続されていないが、ミリ波伝送チップ１１０（のRF部）のその他のグランド端子（パッド１１１１や１１１３に接続されている図示せぬグランド端子）は、実装部１０１に設けられている図示せぬグランドメタルに接続されている。
【０１１９】
ここで、図４及び図５において、シングルエンドI/F１１１のグランド端子であるパッド１１１３は、実装部１０１に設けられている図示せぬグランドメタルに接続することができる。
【０１２０】
また、図４及び図５において、シングルエンドI/F１１１の３つのパッド１１１１ないし１１１３のうちの、パッド１１１１及び１１１３は、いずれもグランド端子であり、パッド１１１１に代えて、パッド１１１３を、導体１０３１に電気的に直接接続することができる。
【０１２１】
図４及び図５の電子回路は、シングルエンドI/F１１１が設けられたミリ波伝送チップ１１０を、コプレーナストリップ線路１０３が形成された実装部１０１に実装するときに、コプレーナストリップ線路１０３を構成する導体１０３１及び１０３２に、シングルエンドI/F１１１のパッド１１１１及び１１１２を、電気的に直接接続させること、すなわち、導体１０３１とパッド１１１１とを、ランド１０２１及びバンプを介して電気的に直接接続するとともに、導体１０３２とパッド１１１２を、ランド１０２２及びバンプを介して電気的に直接接続することで、製造することができる。
【０１２２】
以上のように構成される電子回路では、シングルエンドI/F１１１から出力される信号については、コプレーナストリップ線路１０３において、導体１０３１に接続されているパッド１１１１に現れる信号（理想的には、グランドレベル）と、導体１０３２に接続されているパッド１１１２に現れる信号(シングルエンド信号）が、差動信号のコールド側とホット側（ネガティブとポジティブ）の信号として伝送される。
【０１２３】
また、コプレーナストリップ線路１０３からミリ波伝送チップ１１０に伝送されてくる差動信号については、ミリ波伝送チップ１１０において、導体１０３２に接続されているパッド１１１２に現れる信号が、シングルエンド信号として扱われる。
【０１２４】
以上のように、コプレーナストリップ線路１０３を構成する導体１０３１及び１０３２に、シングルエンドI/F１１１のパッド１１１１及び１１１２が、それぞれ、電気的に直接接続されるように、ミリ波伝送チップ１１０が、実装部１０１に実装されているので、回路の大規模化を抑制しつつ、品質の良いデータ伝送を行うことができる。
【０１２５】
すなわち、図４及び図５の電子回路は、バランが設けられていないので、バランを設ける場合に比較して、回路の大規模化を抑制し、消費電力を低減することができる。
【０１２６】
また、ミリ波伝送チップ１１０が扱うシングルエンド信号は、コプレーナストリップ線路１０３において、差動信号として伝送されるので、品質の良いデータ伝送を行うことができる。
【０１２７】
さらに、コプレーナストリップ線路１０３では、差動信号が伝送されるため、電子回路で発生するコモンモードノイズ（コモンモードの信号）を打ち消すことができる。
【０１２８】
なお、ミリ波伝送チップ１１０からは、信号端子であるパッド１１１２と、グランド端子である２つのパッド１１１１及び１１１３を有するシングルエンドI/F１１１から、シングルエンド信号が出力されるので、そのシングルエンド信号であるRF信号（変調信号）が測定しやすい（ミリ波を測定する測定器のプローブがシングルエンド信号に対応している）、CMOS回路の回路構成がシンプルになる、低消費電力化を図ることができるといったシングルエンドI/Fを採用することの利点をも享受することができる。
【０１２９】
［第２実施の形態］
【０１３０】
図６は、本技術を適用した電子回路の第２実施の形態の構成例を示す斜視図であり、図７は、図６の電子回路の、シングルエンドI/F１１１の部分の断面図である。
【０１３１】
なお、図中、図４及び図５の第１実施の形態の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【０１３２】
図６及び図７の第２実施の形態では、シングルエンドI/F１１１が、RF部がシングルエンド信号をやりとりするための端子として、３つのパッド１１１１，１１１２、及び、１１１３ではなく、２つのパッド１１１１及び１１１２だけを有する点で、図４及び図５の第１実施の形態の場合と相違する。
【０１３３】
シングルエンドI/F１１１が、２つのパッド１１１１及び１１１２を有する場合も、３つのパッド１１１１ないし１１１３を有する場合と同様に、ミリ波伝送チップ１１０が扱うシングルエンド信号は、コプレーナストリップ線路１０３において、差動信号として伝送される。
【０１３４】
したがって、回路の大規模化を抑制しつつ、品質の良いデータ伝送を行うことができる。
【０１３５】
以上のように、コプレーナストリップ線路１０３（を構成する導体１０３１及び１０３２）に、シングルエンドI/F１１１（のパッド１１１１及び１１１２）が、電気的に直接接続されるように、ミリ波伝送チップ１１０を、実装部１０１に実装することで、回路の大規模化を抑制しつつ、品質の良いデータ伝送を行うことができるが、差動伝送路であるコプレーナストリップ線路１０３と、シングルエンド信号のI/FであるシングルエンドI/F１１１とを直接接続する場合には、差動伝送路であるコプレーナストリップ線路１０３と、シングルエンド信号のI/FであるシングルエンドI/F１１１とのインピーダンス整合（コプレーナストリップ線路１０３のインピーダンスと、シングルエンドI/F１１１のインピーダンスとの一致性）が問題となることがある。
【０１３６】
すなわち、一般に、差動伝送路のインピーダンスは、シングルエンド信号のI/Fのインピーダンスより高く、差動伝送路のインピーダンスと、シングルエンド信号のI/Fのインピーダンスとが大きく異なる場合には、インピーダンスの不整合に起因する反射によって、品質の良いデータ伝送が妨げられることがある。
【０１３７】
そこで、差動伝送路のインピーダンス（特性インピーダンス）について説明する。
【０１３８】
ここで、一般に、差動伝送路のインピーダンスは、例えば、120Ω程度であり、シングルエンド信号のI/Fのインピーダンスは、例えば、50Ω程度である。
【０１３９】
［差動伝送路の特性インピーダンス］
【０１４０】
図８は、差動伝送路を示す断面図である。
【０１４１】
図８において、差動伝送路は、平行に配置された２本の棒状の導体が誘電体に囲まれて構成されている。
【０１４２】
なお、図８において、差動伝送路を構成する棒状の導体の断面は、円形をしている。
【０１４３】
いま、導体の断面の円形の直径をdと表し、円形の中心どうしの距離（中心距離）をsと表すこととする。さらに、２本の導体の間の、その２本の導体を含まない距離（間隔距離）をs'（＝s-d）と表し、差動伝送路を構成する誘電体の誘電率をεと表すとともに、透磁率をμと表すこととする。
【０１４４】
図８の差動伝送路の単位長あたりのインダクタンスLとキャパシタンスCは、式（１）と式（２）で、それぞれ表される。
【０１４５】
【数１】
・・・（１）
【０１４６】
【数２】
・・・（２）
【０１４７】
いま、説明を簡単にするために、差動伝送路が無損失であると仮定すると、図８の差動伝送路のインピーダンス（特性インピーダンス）Zcは、式（１）のインダクタンスLと、式（２）のキャパシタンスCとを用いて、式（３）で表される。
【０１４８】
【数３】
・・・（３）
【０１４９】
例えば、いま、シングルエンドI/F１１１のインピーダンスが50Ωであるとすると、そのようなシングルエンドI/F１１１とのインピーダンス整合を図るためには、式（３）で表される図８の差動伝送路のインピーダンスを50Ω程度とする必要がある。
【０１５０】
いま、誘電体の比誘電率εr（＝ε／ε0（ε0は真空の誘電率））が、例えば、2.5であるとすると、図８の差動伝送路の式（３）で表されるインピーダンスZcを50Ω程度にするには、s/dを約1.23とする必要がある。
【０１５１】
s/dを約1.23とするには、導体の断面の円形の直径が、例えば、50μmであるとすると、その円形の中心どうしの距離（中心距離）sを、61.5μmとする必要があり、その円形どうしの、導体を含まない距離（間隔距離）s'（＝s-d）は、11.5μmとなる。
【０１５２】
図９は、差動伝送路としてのコプレーナストリップ線路１０３を示す斜視図と断面図である。
【０１５３】
コプレーナストリップ線路１０３を構成する棒状の導体１０３１及び１０３２の断面は、略長方形をしている。
【０１５４】
いま、導体１０３１及び１０３２の断面の長手方向の長さ（幅）を、wと表し、導体１０３１と１０３２との（断面の）間の、その導体１０３１及び１０３２を含まない距離（間隔距離）をsと表すこととする。
【０１５５】
また、導体１０３１及び１０３２が形成されている、誘電体としての実装部１０１の比誘電率をεrと表し、その実装部１０１の厚み（表面と裏面との距離）を、hと表すこととする。
【０１５６】
コプレーナストリップ線路１０３のインピーダンス（特性インピーダンス）Zcは、式（４）で表される。
【０１５７】
【数４】
・・・（４）
【０１５８】
ここで、式（４）において、εeは、式（５）で表される。
【０１５９】
【数５】
・・・（５）
【０１６０】
また、式（４）及び式（５）のkは、式（６）で表され、式（５）のk1は、式（７）で表される。
【０１６１】
【数６】
・・・（６）
【０１６２】
【数７】
・・・（７）
【０１６３】
さらに、式（４）及び式（５）のK(k)／K'(k)は、式（８）で表される。
【０１６４】
【数８】
・・・（８）
【０１６５】
また、関数K(k')とK'(k)、及び、値kとk'は、式（９）で示される関係を有する。
【０１６６】
【数９】
・・・（９）
【０１６７】
なお、値k1とk'1も、値kとk'と同様の関係を有する。
【０１６８】
いま、実装部１０１が、例えば、一般的なFR-4基板（ガラスエポキシ基板）であるとすると、実装部１０１の比誘電率εrは、4.0程度であり、実装部１０１の厚みhは、1.6mm程度である。
【０１６９】
そして、導体１０３１及び１０３２の幅wが、例えば、50μmであるとすると、コプレーナストリップ線路１０３のインピーダンスを50Ω程度にするには、導体１０３１と１０３２との間の間隔距離sを、0.23μm程度にする必要がある。
【０１７０】
ところで、将来的には、技術の進歩により、導体１０３１と１０３２との間の間隔距離sを、0.23μm程度とすることが、容易に可能になると予想されるが、現在の高密度配線の技術では、導体１０３１及び１０３２の幅w及び間隔距離sは、50μm程度を大きく下回る0.23μm程度の値とすることは、困難である。
【０１７１】
このため、例えば、導体１０３１及び１０３２の幅w及び間隔距離sとして、50μm程が採用された場合、コプレーナストリップ線路１０３のインピーダンスは、シングルエンドI/F１１１のインピーダンスである50Ωよりも数10Ω程度大になり、この場合、コプレーナストリップ線路１０３とシングルエンドI/F１１１とのインピーダンスの不整合が問題になることがある。
【０１７２】
［第３実施の形態］
【０１７３】
そこで、図１０は、本技術を適用した電子回路の第３実施の形態の構成例を示す斜視図である。
【０１７４】
なお、図中、図４の第１実施の形態の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【０１７５】
図１０の第３実施の形態では、誘電体１３０が、コプレーナストリップ線路１０３上に配置されている点で、図４の場合と相違する。
【０１７６】
誘電体１３０は、実装部１０１の誘電率よりも大きな誘電率の誘電体（例えば、比誘電率が10程度の誘電体）であり、そのような誘電率の大きな誘電体１３０が、コプレーナストリップ線路１０３上に配置されていることにより、式（４）で表されるコプレーナストリップ線路１０３のインピーダンスZcを、誘電体１３０が配置されていない場合よりも小さくすることができる。
【０１７７】
したがって、誘電体１３０として、コプレーナストリップ線路１０３のインピーダンスZcを小さくして、コプレーナストリップ線路１０３とシングルエンドI/F１１１とのインピーダンスを整合させるような誘電率の誘電体を採用することにより、コプレーナストリップ線路１０３とシングルエンドI/F１１１とのインピーダンスを整合させ、インピーダンスの不整合に起因する反射によって、品質の良いデータ伝送が妨げられることを防止することができる。
【０１７８】
なお、図１０では、誘電体１３０が、無色透明であると仮定して、コプレーナストリップ線路１０３を構成する導体１０３１及び１０３２が、誘電体１３０を透けて見えるように、導体１０３１及び１０３２を図示してある。
【０１７９】
図１１は、誘電体１３０を、コプレーナストリップ線路１０３上に配置する配置パターンの例を説明する図である。
【０１８０】
なお、図１１は、誘電体１３０がコプレーナストリップ線路１０３上に配置された電子回路の断面を示している。
【０１８１】
図１１Ａは、第１の配置パターンを、図１１Ｂは、第２の配置パターンを、図１１Ｃは、第３の配置パターンを、それぞれ示している。
【０１８２】
第１の配置パターン（図１１Ａ）では、誘電体１３０は、コプレーナストリップ線路１０３の２本の導体１０３１及び１０３２に沿って配置されており、その２本の導体１０３１及び１０３２の一方の導体１０３１から他方の導体１０３２までの全体を覆うことができる幅の誘電体になっている。
【０１８３】
第２の配置パターン（図１１Ｂ）では、誘電体１３０は、コプレーナストリップ線路１０３の２本の導体１０３１及び１０３２に沿って配置されており、その２本の導体１０３１及び１０３２の間の、２本の導体１０３１及び１０３２を含む距離と同一の幅を有する誘電体になっている。
【０１８４】
第３の配置パターン（図１１Ｃ）では、誘電体１３０は、コプレーナストリップ線路１０３の２本の導体１０３１及び１０３２に沿って、その２本の導体１０３１及び１０３２の間に配置されており、２本の導体１０３１及び１０３２の間の、２本の導体１０３１及び１０３２を含まない距離（間隔距離）と同一の幅を有する誘電体になっている。
【０１８５】
なお、図１０の電子回路では、誘電体１３０を、コプレーナストリップ線路１０３上に配置することにより、コプレーナストリップ線路１０３のインピーダンスZcを小さくするように調整して、コプレーナストリップ線路１０３とシングルエンドI/F１１１とのインピーダンスの整合を図ることとしたが、コプレーナストリップ線路１０３のインピーダンスZcを小さくする調整は、その他、誘電体１３０を、コプレーナストリップ線路１０３上に配置すること以外の方法によって行うことが可能である。
【０１８６】
図１２は、コプレーナストリップ線路１０３のインピーダンスZcを小さくする調整を行う他の方法を説明する図である。
【０１８７】
すなわち、図１２は、コプレーナストリップ線路１０３を構成する導体１０３１及び１０３２が形成された実装部１０１の構成例を示す断面図である。
【０１８８】
図１２では、導体１０３１及び１０３２の厚みを厚くすることで、コプレーナストリップ線路１０３のキャパシタンスが大になり、その結果、導体１０３１及び１０３２の厚みを厚くしない場合よりも、コプレーナストリップ線路１０３のインピーダンスZcが小さくなるように調整されている。
【０１８９】
すなわち、導体１０３１及び１０３２の厚みを厚く調整することで、誘電体１３０を、コプレーナストリップ線路１０３上に配置しなくても、コプレーナストリップ線路１０３とシングルエンドI/F１１１とのインピーダンスの整合を図ることができる。
【０１９０】
図１３は、コプレーナストリップ線路１０３のインピーダンスZcを小さくする調整を行うさらに他の方法を説明する図である。
【０１９１】
すなわち、図１３は、コプレーナストリップ線路１０３を構成する導体１０３１及び１０３２が形成された実装部１０１の構成例を示す断面図と上面図である。
【０１９２】
図１３では、実装部１０１は、第１層１０１１と第２層１０１２との２層構成になっており、第１層１０１１の表面（上面）に、コプレーナストリップ線路１０３を構成する、平行に配置された２本の導体１０３１及び１０３２が形成されている。
【０１９３】
また、第２層１０１２の表面（上面）にも、コプレーナストリップ線路１０３を構成する、平行に配置された２本の導体１３１１及び１３１２が、２本の導体１０３１及び１０３２とそれぞれ平行に形成されている。
【０１９４】
そして、平行に配置された第１層１０１１の導体１０３１、及び、第２層１０１２の導体１３１１上には、導体１０３１と導体１３１１とを電気的に接続するビア１３２１が設けられている。
【０１９５】
同様に、平行に配置された第１層１０１１の導体１０３２と、第２層１０１２の導体１３１２上には、導体１０３２と導体１３１２とを電気的に接続するビア１３２２が設けられている。
【０１９６】
以上のように、コプレーナストリップ線路１０３を構成する導体を、いわば多層に構成することによっても、図１２の場合と同様に、コプレーナストリップ線路１０３のキャパシタンスが大になり、その結果、コプレーナストリップ線路１０３のインピーダンスZcを小さくするように調整することができる。
【０１９７】
なお、図１３では、２層に構成された実装部１０１の第１層１０１１に、コプレーナストリップ線路１０３を構成する２本の導体１０３１及び１０３２を形成するとともに、第２層１０１２に、コプレーナストリップ線路１０３を構成する２本の導体１３１１及び１３１２を形成することとしたが、実装部１０１は、３層以上の構成とし、その３層以上の各層に、コプレーナストリップ線路１０３を構成する２本の導体を層状に形成し、ビアで、電気的に接続することによって、コプレーナストリップ線路１０３のインピーダンスZcを小さくすることが可能である。
【０１９８】
また、コプレーナストリップ線路１０３のインピーダンスZcを小さくする調整は、誘電体１３０を、コプレーナストリップ線路１０３上に配置する方法と、図１２又は図１３で説明した方法とを併用して行うことが可能である。
【０１９９】
さらに、コプレーナストリップ線路１０３のインピーダンスZcを小さくする調整は、図９で説明したように、導体１０３１及び１０３２の間隔距離sを狭くすることによって行うことができる。
【０２００】
［第４実施の形態］
【０２０１】
図１４は、本技術を適用した電子回路の第４実施の形態の構成例を示す斜視図であり、図１５は、図１４の電子回路の、シングルエンドI/F１１１の部分の断面図である。
【０２０２】
なお、図中、図４及び図５の第１実施の形態の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【０２０３】
図１４及び図１５の第４実施の形態では、実装部１０１に、ランド１０２１及び１０２２の他、ランド１０２３が設けられている点、及び、スタブ２０１が設けられている点で、図４及び図５の場合と相違する。
【０２０４】
ここで、図１４では、ランド１０２１及び１０２２、パッド１１１１ないし１１１３、並びに、バンプの他、ランド１０２３は、図４の場合と同様に、実際には、ミリ波伝送チップ１１０に隠れて見えないが、図１４では、ミリ波伝送チップ１１０が無色透明であると仮定して、ランド１０２１ないし１０２３、パッド１１１１ないし１１１３、並びに、バンプを見えるように図示してある。
【０２０５】
図４及び図５では、シングルエンドI/F１１１のグランド端子であるパッド１１１３が、いずれにも接続されていなかったが、図１４及び図１５では、パッド１１１３とスタブ２０１とが、ランド１０２３及びバンプを介して接続されている。
【０２０６】
スタブ２０１は、L字型をした導体になっており、実装部１０１上に形成されている。
【０２０７】
L字型のスタブ２０１の一端は、コプレーナストリップ線路１０３を構成する、ランド１０２２及びバンプを介して信号端子としてのパッド１１１２に接続されている導体１０３２に接続されている。
【０２０８】
また、L字型のスタブ２０１の他端は、ランド１０３３に接続されている。
【０２０９】
ここで、ランド１０３３には、バンプを介して、シングルエンドI/F１１１の２つのグランド端子であるパッド１１１１及び１１１３のうちの、コプレーナストリップ線路１０３を構成する導体１０３１に接続されていない方のパッド１１１３に接続されている。
【０２１０】
したがって、スタブ２０１の他端は、グランドに接続されるので、スタブ２０１は、ショートスタブである。
【０２１１】
また、L字型のスタブ２０１の長さは、そのスタブ２０１が接続された導体１０３２で構成されるコプレーナストリップ線路１０３を介して伝送されるRF信号（ミリ波）の波長λの1/4の長さであるλ/4になっている。
【０２１２】
長さがλ/4のショートスタブであるスタブ２０１は、BPF(Band Pass Filter)として機能し、その結果、低周波のノイズを除去することができ、さらに、コプレーナストリップ線路１０３におけるコモンモードノイズを低減して、差動モード（ノーマルモード）の通過特性を向上させることができる。
【０２１３】
また、例えば、電気的なサージが、導体１０３２上に生じた場合に、そのサージを、スタブ２０１を介して、グランドに逃がすことができるので、ESD(Electro-Static Discharge)耐性を向上させることができる。
【０２１４】
なお、図１４及び図１５の電子回路は、シングルエンドI/F１１１が設けられたミリ波伝送チップ１１０を、コプレーナストリップ線路１０３及びスタブ２０１が形成された実装部１０１に実装するときに、コプレーナストリップ線路１０３を構成する導体１０３１及び１０３２に、シングルエンドI/F１１１のパッド１１１１及び１１１２を、それぞれ、電気的に直接接続させるとともに、スタブ２０１の、導体１０３２と接続されていない方の端部（他端）に、シングルエンドI/F１１１のパッド１１１３を電気的に直接接続することで、製造することができる。
【０２１５】
また、ミリ波伝送チップのシングルエンドI/F１１１において隣り合うパッド１１１２と１１１３との距離は、ミリ波のλ/4にとって無視することができる程度の距離であるため、図１４において、L字型のスタブ２０１については、スタブ２０１全体の長さを、λ/4とする他、L字型のスタブ２０１の、パッド１１１２と１１１３と結ぶ直線に平行な部分を除いた長さを、λ/4とすることができる。
【０２１６】
［第５実施の形態］
【０２１７】
図１６は、本技術を適用した電子回路の第５実施の形態の構成例を示す斜視図である。
【０２１８】
なお、図中、図１０の第３実施の形態の場合、及び、図１４及び図１５の第４実施の形態の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【０２１９】
図１６の第５実施の形態では、図１０で説明した誘電体１３０が、コプレーナストリップ線路１０３上に配置されている点で、図１４及び図１５の場合と相違する。
【０２２０】
図１０で説明したように、誘電体１３０は、実装部１０１の誘電率よりも大きな誘電率の誘電体であり、そのような誘電率の大きな誘電体１３０が、コプレーナストリップ線路１０３上に配置されていることにより、式（４）で表されるコプレーナストリップ線路１０３のインピーダンスZcを、誘電体１３０が配置されていない場合よりも小さくすることができる。
【０２２１】
その結果、コプレーナストリップ線路１０３とシングルエンドI/F１１１とのインピーダンスを整合させ、インピーダンスの不整合に起因する反射によって、品質の良いデータ伝送が妨げられることを防止することができる。
【０２２２】
なお、コプレーナストリップ線路１０３とシングルエンドI/F１１１とのインピーダンスの整合は、誘電体１３０を配置する方法の他、例えば、図１２や図１３で説明した方法等によってとることが可能である。
【０２２３】
図１７は、図１６の電子回路について行ったシミュレーションの結果を示す図である。
【０２２４】
すなわち、図１７は、図１６の電子回路（以下、スタブ有り回路ともいう）のSパラメータS21と、図１６の電子回路からスタブ２０１を除去した回路（以下、スタブなし回路ともいう）のSパラメータS21とを示している。
【０２２５】
なお、図１７において、横軸は、周波数を表し、縦軸は、SパラメータS21を表す。
【０２２６】
また、図１７において、実線は、コプレーナストリップ線路１０３についての差動モード(Diff. Mode)のSパラメータS21を表し、点線は、コモンモード(Comm. Mode)のSパラメータS21を表す。
【０２２７】
さらに、図１７において、三角形が、スタブ有り回路のSパラメータS21を表し、四角形が、スタブなし回路のSパラメータS21を表す。
【０２２８】
図１７によれば、スタブ有り回路の、差動モードのSパラメータS21（三角形と実線で示す）が、60GHzを中心とする周波数帯域において、90GHz以上の周波数帯域や30GHz以下の周波数帯域に比較して、大きくなっており、したがって、スタブ２０１がある場合には、差動モードにおいて、60GHzを中心とする周波数帯域、すなわち、ミリ波帯の通過特性（伝達特性）を向上させることができる。
【０２２９】
［第６実施の形態］
【０２３０】
図１８は、本技術を適用した電子回路の第６実施の形態の構成例を示す斜視図であり、図１９は、図１８の電子回路の、シングルエンドI/F１１１の部分の断面図である。
【０２３１】
なお、図中、図６及び図７の第２実施の形態、図１４及び図１５の第４実施の形態の場合、図１６の第５実施の形態と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【０２３２】
図１８及び図１９の第６実施の形態では、図６及び図７の場合と同様に、シングルエンドI/F１１１が、ミリ波伝送チップ１１０が内蔵する図示せぬRF部がシングルエンド信号をやりとりするための端子として、３つのパッド１１１１，１１１２、及び、１１１３ではなく、２つのパッド１１１１及び１１１２だけを有する点で、図１６の第５実施の形態の場合と相違する。
【０２３３】
以上のように、図１８及び図１９の第６実施の形態では、シングルエンドI/F１１１が、２つのパッド１１１１及び１１１２を有するが、グランド端子であるパッド１１１３を有していないため、スタブ２０１の他端は、ミリ波伝送チップ１１０の他のグランド端子であるパッソ２１１に接続されている。
【０２３４】
すなわち、図１８及び図１９では、ミリ波伝送チップ１１０に設けられている、シングルエンドI/F１１１を構成するグランド端子であるパッド１１１１とは別のグランド端子であるパッド２１１を図示してある。
【０２３５】
さらに、図１８及び図１９では、ミリ波伝送チップ１１０を、実装部１０１に実装したときに、ミリ波伝送チップ１１０のパッド２１１に対応する実装部１０１上の位置であって、シングルエンドI/F１１１から比較的離れた位置に形成されているランド２１２を図示してある。
【０２３６】
図１８及び図１９の第６実施の形態では、実装部１０１において、一端が導体１０３２に接続されているL字型のスタブ２０１の他端が、ランド２１２に接続されている。
【０２３７】
さらに、図１８及び図１９の第６実施の形態では、ミリ波伝送チップのパッド２１１と、実装部１０１のランド２１２とは、バンプを介して接続されており、したがって、一端が導体１０３２に接続されているL字型のスタブ２０１の他端は、ランド２１２、バンプ、及び、パッド２１１を介して、グランドに接続される。
【０２３８】
以上のように、一端が導体１０３２に接続されているL字型のスタブ２０１の他端を、ミリ波伝送チップ１１０のシングルエンドI/F１１１を構成しないグランド端子であるパッド２１１に接続する場合も、一端が導体１０３２に接続されているL字型のスタブ２０１の他端を、ミリ波伝送チップ１１０のシングルエンドI/F１１１を構成するグランド端子であるパッド１１１３に接続する場合（図１４、図１５、図１６）と同様に、コプレーナストリップ線路１０３上の低周波のノイズを除去し、コモンモードノイズを低減し、差動モードの通過特性を向上させ、ESD耐性を向上させることができる。
【０２３９】
ここで、L字型のスタブ２０１の長さは、図１４及び図１５で説明したように、λ/4になっている。
【０２４０】
ミリ波伝送チップ１１０のシングルエンドI/F１１１のパッド１１１２と、シングルエンドI/F１１１を構成しないグランド端子であるパッド２１１との距離は、シングルエンドI/F１１１の隣り合うパッド１１１２とパッド１１１３との距離のような、ミリ波のλ/4にとって無視することができる程度の距離ではないため、図１８において、L字型のスタブ２０１については、スタブ２０１全体の長さを、λ/4とする必要がある。
【０２４１】
以上のように、長さがλ/4のスタブ２０１を設けることにより、コモンモードノイズを低減することができるが、コモンモードノイズを他の方法により低減する実施の形態について説明する。
【０２４２】
［第７実施の形態］
【０２４３】
図２０は、本技術を適用した電子回路の第７実施の形態の構成例を示す上面図(平面図）と断面図である。
【０２４４】
なお、図中、図１６の第５実施の形態と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【０２４５】
また、図２０では（後述する図２２でも同様）、上述の第１実施の形態ないし第６実施の形態において図示を省略していた、実装部１０１の裏面に設けられているグランドメタルを、グランドメタル２５１として図示してある。
【０２４６】
第７実施の形態では、グランドメタル２５１としての薄膜の金属は、実装部１０１の裏面側のうちの、コプレーナストリップ線路１０３を構成する導体１０３１及び１０３２と、シングルエンドI/F１１１のパッド１１１１及び１１１２とが接続されている部分に対応する領域を少なくとも除く領域に設けられている。
【０２４７】
したがって、第７実施の形態では、実装部１０１の裏面側のうちの、コプレーナストリップ線路１０３を構成する導体１０３１及び１０３２と、シングルエンドI/F１１１のパッド１１１１及び１１１２とが接続されている部分に対応する領域には、グランドメタル２５１としての薄膜の金属が存在しない。
【０２４８】
なお、図２０のようなグランドメタル２５１は、例えば、実装部１０１の裏面側の全体に薄膜の金属を設け、その後、シングルエンドI/F１１１のパッド１１１１ないし１１１３に対応する領域を含む矩形状の領域の金属を取り除くことで構成することができる。
【０２４９】
以上のように、実装部１０１の裏面側のうちの、コプレーナストリップ線路１０３を構成する導体１０３１及び１０３２と、シングルエンドI/F１１１のパッド１１１１及び１１１２とが接続されている部分に対応する領域を少なくとも除く領域に、グランドメタル２５１としての金属を設けることで、すなわち、実装部１０１の裏面側のうちの、少なくとも、導体１０３１及び１０３２とパッド１１１１及び１１１２とが接続されている部分に対応する領域に、グランドを設けないことで、コプレーナストリップ線路１０３のコモンモードノイズを抑制することができる。
【０２５０】
すなわち、図２１は、図２０の電子回路について行ったシミュレーションの結果を示す図である。
【０２５１】
ここで、図２１は、図２０の電子回路（以下、グランドなし回路ともいう）のSパラメータS21と、図２０の電子回路において、実装部１０１の裏面側の、グランドメタル２５１が存在しない領域に、グランドとなる金属を設けた回路（以下、グランド有り回路ともいう）のSパラメータS21とを示している。
【０２５２】
なお、図２１において、実線は、コプレーナストリップ線路１０３についての差動モードのSパラメータS21を表し、点線は、コモンモードのSパラメータS21を表す。
【０２５３】
さらに、図２１において、三角形が、グランド有り回路のSパラメータS21を表し、四角形が、グランドなし回路のSパラメータS21を表す。
【０２５４】
図２１によれば、グランドなし回路の、コモンモードのSパラメータS21（四角形と点線で示す）が、50GHzないし100GHz程度のミリ波帯で、グランド有り回路の場合（三角形と点線で示す）よりも小さくなっており、ミリ波帯のコモンモードノイズを抑制することができることを確認することができる。
【０２５５】
［第８実施の形態］
【０２５６】
図２２は、本技術を適用した電子回路の第８実施の形態の構成例を示す上面図(平面図）と断面図である。
【０２５７】
なお、図中、図１６の第５実施の形態、及び、図２０の第７実施の形態と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【０２５８】
図２０の第７実施の形態では、グランドメタル２５１としての薄膜の金属は、実装部１０１の裏面側のうちの、コプレーナストリップ線路１０３を構成する導体１０３１及び１０３２と、シングルエンドI/F１１１のパッド１１１１及び１１１２とが接続されている部分に対応する領域を少なくとも除く領域に設けられていたが、第８実施の形態では、グランドメタル２５１としての薄膜の金属は、実装部１０１の裏面側のうちの、例えば、コプレーナストリップ線路１０３を構成する導体１０３１及び１０３２と、シングルエンドI/F１１１のパッド１１１１及び１１１２とが接続されている部分に対応する領域を含む全体に設けられている。
【０２５９】
但し、第８実施の形態では、コプレーナストリップ線路１０３を構成する導体１０３１及び１０３２と、シングルエンドI/F１１１のパッド１１１１及び１１１２とが接続されている部分を含む、コプレーナストリップ線路１０３上の一部の領域に、誘電体１３０よりも誘電率が大の誘電体２６１が配置されている。
【０２６０】
すなわち、第８実施の形態では、導体１０３１及び１０３２とパッド１１１１及び１１１２とが接続されている部分を含む、コプレーナストリップ線路１０３上の一部の領域に、コプレーナストリップ線路１０３上の他の領域に配置されている誘電体１３０よりも誘電率が大の誘電体２６１が配置されている。
【０２６１】
ここで、誘電体１３０としては、例えば、比誘電率が10程度の誘電体を採用し、誘電体２６１としては、例えば、比誘電率が24程度の誘電体（誘電体セラミクス等）を採用することができる。
【０２６２】
以上のように、コプレーナストリップ線路１０３とシングルエンドI/F１１１との接続部分を含む、コプレーナストリップ線路１０３上の一部の領域に、コプレーナストリップ線路１０３上の他の領域に配置されている誘電体１３０よりも誘電率が大の誘電体２６１を配置することで、コプレーナストリップ線路１０３のコモンモードノイズを抑制することができる。
【０２６３】
すなわち、図２３は、図２２の電子回路について行ったシミュレーションの結果を示す図である。
【０２６４】
ここで、図２３は、図２２の電子回路（以下、大誘電体あり回路ともいう）のSパラメータS21と、図２２の電子回路において、誘電体２６１の代わりに、誘電体１３０と同様の誘電体が配置されている回路（以下、大誘電体なし回路ともいう）のSパラメータS21とを示している。
【０２６５】
なお、図２３において、実線は、コプレーナストリップ線路１０３についての差動モードのSパラメータS21を表し、点線は、コモンモードのSパラメータS21を表す。
【０２６６】
さらに、図２３において、三角形が、大誘電体なし回路のSパラメータS21を表し、四角形が、大誘電体有り回路のSパラメータS21を表す。
【０２６７】
図２３によれば、大誘電体有り回路の、コモンモードのSパラメータS21（四角形と点線で示す）が、25GHzないし80GHz程度のミリ波帯で、大誘電体なし回路の場合（三角形と点線で示す）よりも小さくなっており、ミリ波帯のコモンモードノイズを抑制することができることを確認することができる。
【０２６８】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０２６９】
すなわち、本実施の形態では、データを、ミリ波によって伝送することとしたが、データの伝送に使用する周波数帯域は、ミリ波に限定されるものではない。
【０２７０】
また、本実施の形態では、差動信号を伝送する差動伝送路として、コプレーナストリップ線路を採用したが、差動伝送路としては、コプレーナストリップ線路以外の伝送路を採用することができる。
【０２７１】
さらに、ミリ波のやりとりは、無線、及び、有線のいずれによって行うことも可能である。
【０２７２】
なお、本技術は、以下のような構成をとることができる。
【０２７３】
［１］
シングルエンド信号がやりとりされるパッドを有するシングルエンドI/Fが設けられた半導体チップと、
差動信号を伝送する差動伝送路が形成されており、前記差動伝送路を構成する導体に、前記シングルエンドI/Fのパッドが、電気的に直接接続されるように、前記半導体チップが実装された実装部と
を備える電子回路。
［２］
前記シングルエンドI/Fは、信号がやりとりされる信号パッドと、グランドに接続されるグランドパットとを有し、
前記差動伝送路は、平行に配置された２本の導体を有し、
前記信号パッドと、前記２本の導体のうちの一方の導体とが接続され、かつ、前記グランドパットと、前記２本の導体のうちの他方の導体とが接続されるように、前記半導体チップが、前記実装部に実装されている
［１］に記載の電子回路。
［３］
誘電体が、前記差動伝送路上に配置されている
［２］に記載の電子回路。
［４］
前記誘電体は、前記シングルエンドI/Fのインピーダンスと、前記差動伝送路のインピーダンスとを整合させる誘電率の誘電体である
［３］に記載の電子回路。
［５］
前記誘電体は、前記実装部の誘電率より大きい誘電率の誘電体である
［３］又は［４］に記載の電子回路。
［６］
前記誘電体は、前記差動伝送路の前記２本の導体に沿って配置されており、前記２本の導体の一方の導体から他方の導体までの全体を覆うことができる幅の誘電体である
［３］ないし［５］のいずれかに記載の電子回路。
［７］
前記誘電体は、前記差動伝送路の前記２本の導体に沿って配置されており、前記２本の導体の間の、前記２本の導体を含む距離と同一の幅を有する誘電体である
［３］ないし［５］のいずれかに記載の電子回路。
［８］
前記誘電体は、前記差動伝送路の前記２本の導体に沿って、前記２本の導体の間に配置されており、前記２本の導体の間の、前記２本の導体を含まない距離と同一の幅を有する誘電体である
［３］ないし［５］のいずれかに記載の電子回路。
［９］
前記差動伝送路の２本の導体は、前記シングルエンドI/Fのインピーダンスと、前記差動伝送路のインピーダンスとを整合させるように、厚みが調整されている
［２］に記載の電子回路。
［１０］
前記２本の導体が、層状に形成されている
［２］に記載の電子回路。
［１１］
前記差動伝送路は、コプレーナストリップ線路である
［１］ないし［１０］のいずれかに記載の電子回路。
［１２］
前記シングルエンド信号は、ミリ波帯の信号である
［１］ないし［１１］のいずれかに記載の電子回路。
［１３］
シングルエンド信号がやりとりされるパッドを有するシングルエンドI/Fが設けられた半導体チップを、差動信号を伝送する差動伝送路が形成された、前記半導体チップが実装される実装部に実装するときに、前記差動伝送路を構成する導体に、前記シングルエンドI/Fのパッドを、電気的に直接接続させる
電子回路の製造方法。
［１４］
差動信号を伝送する差動伝送路が形成され、
前記差動伝送路上に誘電体が配置され、
シングルエンド信号がやりとりされるパッドを有するシングルエンドI/Fが設けられた半導体チップが実装される
実装部材。
［１５］
前記シングルエンドI/Fは、信号がやりとりされる信号パッドと、グランドに接続されるグランドパットとを有し、
前記差動伝送路は、平行に配置された２本の導体を有し、
前記信号パッドと、前記２本の導体のうちの一方の導体とが接続され、かつ、前記グランドパットと、前記２本の導体のうちの他方の導体とが接続されるように、前記半導体チップが実装される
［１４］に実装部材。
［１６］
前記誘電体は、前記シングルエンドI/Fのインピーダンスと、前記差動伝送路のインピーダンスとを整合させる誘電率の誘電体である
［１４］又は［１５］に記載の実装部材。
［１７］
前記誘電体は、前記実装部の誘電率より大きい誘電率の誘電体である
［１４］又は［１５］に記載の実装部材。
［１８］
前記差動伝送路は、コプレーナストリップ線路である
［１４］ないし［１７］のいずれかに記載の実装部材。
［１９］
前記シングルエンド信号は、ミリ波帯の信号である
［１４］ないし［１８］のいずれかに記載の実装部材。
【符号の説明】
【０２７４】
１０ 電子回路， １１ 実装部， １２ グランドメタル， １３１，１３２ ビア， １４ マイクロストリップ線路， １５ アンテナ， ２０ ミリ波伝送チップ， ２１ シングルエンドI/F， ２１１ないし２１３ パッド， ２２ 送信部， ３１ アンプ， ３２ 発振器， ３３ ミキサ， ３４ アンプ， ４０ 電子回路， ４１ 実装部， ４２ グランドメタル， ４３１，４３２ ビア， ４４ マイクロストリップ線路， ４５ アンテナ， ５０ ミリ波伝送チップ， ５１ シングルエンドI/F， ５１１ないし５１３ パッド， ５２ 受信部， ６１ アンプ， ６２ 発振器， ６３ ミキサ， ６４ アンプ， ７０ 第１層， ８０ 第２層， １０１ 実装部， １０１１ 第１層， １０１２ 第２層， １０２１ないし１０２３ ランド， １０３ コプレーナストリップ線路， １０３１，１０３２ 導体， １１０ ミリ波伝送チップ， １１１ シングルエンドI/F， １１１１ないし１１１３ パッド， １２１ シリコン， １２２ シリコン酸化膜， １３０ 誘電体， １３１１，１３１２ 導体， １３２１，１３２２ ビア， ２０１ スタブ， ２１１ パッド， ２１２ ランド， ２５１ グランドメタル， ２６１ 誘電体
【技術分野】
【０００１】
本技術は、電子回路、電子回路の製造方法、及び、実装部材に関し、特に、例えば、回路の大規模化を抑制しつつ、品質の良いデータ伝送を行うことができるようにする電子回路、電子回路の製造方法、及び、実装部材に関する。
【背景技術】
【０００２】
例えば、テレビジョン受像機や、ビデオカメラ、レコーダ等の各種の電子機器においては、その筐体内に、各種の信号処理を行う電子回路であるIC(Integrated Circuit)（LSI(Large-Scale Integration)を含む）が配置された基板が収容されている。
【０００３】
そして、同一の基板に配置されたICどうしや、異なる基板に配置されたICどうしの間で、データ（画像や音声等の実データ、及び、制御データを含む）のやりとりをするために、ICどうしの間、及び、基板どうしの間には、有線による配線が施されている。
【０００４】
ところで、最近、ICでは、3D(dimension)画像や、高精細な画像等の大容量のデータを対象として信号処理が行われ、そのような大容量のデータが、ICどうしの間で、高速でやりとりされることがある。
【０００５】
そして、大容量のデータを高速でやりとりするために、ICどうしの間、及び、基板どうしの間の配線の配線数が増加し、さらに、配線の高周波対策が困難になることがある。
【０００６】
そこで、ICどうしの間のデータのやりとりを、無線で行うことが提案されている。
【０００７】
すなわち、例えば、非特許文献１や２には、データを、ミリ波帯の信号（ミリ波）に変調して伝送することにより、高速で、データをやりとりするCMOS(Complementary Metal Oxide Semiconductor)回路(IC)が記載されている。
【０００８】
ところで、非特許文献１や２等に記載されている、データを、ミリ波等のRF(Radio Frequency)信号に変調して伝送するCMOS回路では、RF信号を処理するRF部のインターフェースは、シングルエンド(single-ended)信号がやりとりされるシングルエンドI/F(Interface)になっている。
【０００９】
すなわち、RF部では、例えば、RF部が出力するRF信号が測定しやすい（ミリ波を測定する測定器のプローブがシングルエンド信号に対応している）、CMOS回路の回路構成がシンプルになる、低消費電力化を図ることができるといった理由から、シングルエンドI/Fが採用されている。
【００１０】
一方、シングルエンド信号によるデータ伝送は、差動信号によるデータ伝送に比較して、品質が良くないことがある。
【００１１】
すなわち、RF部が実装されるCMOS回路内や、インターポーザ、プリント基板(PCB(Printed Circuit Board))等において、シングルエンド信号を伝送する、例えば、マイクロストリップ線路を形成する場合には、理想的には、無限の接地導体が必要となるが、無限の接地導体を設けることは困難であり、その結果、データ伝送の品質が劣化する。
【００１２】
また、シングルエンド信号によるデータ伝送では、差動信号によるデータ伝送に比較して、不要輻射が多く、さらに、外部（シングルエンド信号が伝送される伝送路外）からのノイズに対する耐性が弱いため、データ伝送の品質が劣化する。
【００１３】
そこで、シングルエンド信号を差動信号に変換して、差動信号によるデータ伝送を行うことで、品質の良いデータ伝送を行う方法がある。
【００１４】
シングルエンド信号と差動信号との変換は、平衡−不平衡（非平衡）変換と呼ばれ、平衡−不平衡変換を行う回路は、バラン(Balun)と呼ばれる。
【００１５】
例えば、特許文献１には、コプレーナ線路上のシングルエンド信号（不平衡入力）を、コプレーナストリップ線路から、差動信号（平衡出力）に変換して出力するバランが記載されている。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開2004-104651号公報
【非特許文献】
【００１７】
【非特許文献１】Kenichi, Kawasaki et. al. “A Millimeter-Wave Intra-Connect Solution”, IEEE J. Solid-State Circuits, vol. 45, no. 12, pp. 2655-2666, Dec. 2010
【非特許文献２】Eric Juntunen et. al. “A 60-GHz 38-pJ/bit 3.5-Gb/s 90-nm CMOS OOK Digital Radio”, IEEE Trans. Microwave Theory Tech., vol. 58, no. 2, Feb. 2010
【発明の概要】
【発明が解決しようとする課題】
【００１８】
RF部のシングルエンド信号を、バランによって差動信号に変換することにより、品質の良いデータ伝送を行うことができる。
【００１９】
しかしながら、RF部のシングルエンド信号を、バランによって差動信号に変換するのでは、CMOS回路等に、バランを設ける必要があり、回路が大規模になる。
【００２０】
本技術は、このような状況に鑑みてなされたものであり、回路の大規模化を抑制しつつ、品質の良いデータ伝送を行うことができるようにするものである。
【課題を解決するための手段】
【００２１】
本技術の第１の側面の電子回路は、シングルエンド信号がやりとりされるパッドを有するシングルエンドI/Fが設けられた半導体チップと、差動信号を伝送する差動伝送路が形成されており、前記差動伝送路を構成する導体に、前記シングルエンドI/Fのパッドが、電気的に直接接続されるように、前記半導体チップが実装された実装部とを備える電子回路である。
【００２２】
本技術の第１の側面の電子回路の製造方法は、シングルエンド信号がやりとりされるパッドを有するシングルエンドI/Fが設けられた半導体チップを、差動信号を伝送する差動伝送路が形成された、前記半導体チップが実装される実装部に実装するときに、前記差動伝送路を構成する導体に、前記シングルエンドI/Fのパッドを、電気的に直接接続させる電子回路の製造方法である。
【００２３】
本技術の第１の側面においては、半導体チップには、シングルエンド信号がやりとりされるパッドを有するシングルエンドI/Fが設けられており、実装部には、差動信号を伝送する差動伝送路が形成されている。そして、半導体チップは、前記差動伝送路を構成する導体に、前記シングルエンドI/Fのパッドが、電気的に直接接続されるように、実装部に実装される。
【００２４】
本技術の第２の側面の実装部材は、差動信号を伝送する差動伝送路が形成され、前記差動伝送路上に誘電体が配置され、シングルエンド信号がやりとりされるパッドを有するシングルエンドI/Fが設けられた半導体チップが実装される実装部材である。
【００２５】
本技術の第２の側面においては、シングルエンド信号がやりとりされるパッドを有するシングルエンドI/Fが設けられた半導体チップが実装される実装部材に、差動信号を伝送する差動伝送路が形成されている。さらに、前記差動伝送路上には、誘電体が配置されている。
【発明の効果】
【００２６】
本技術によれば、回路の大規模化を抑制しつつ、品質の良いデータ伝送を行うことができる。
【図面の簡単な説明】
【００２７】
【図１】シングルエンド信号のミリ波をやりとりするミリ波伝送システムの構成例を示す図である。
【図２】シングルエンド信号のミリ波をやりとりするミリ波伝送システムの他の構成例を示す図である。
【図３】実装部１１がインターポーザである場合の、そのインターポーザの構成例を示す平面図である。
【図４】本技術を適用した電子回路の第１実施の形態の構成例を示す斜視図である。
【図５】本技術を適用した電子回路の第１実施の形態の構成例を示す断面図である。
【図６】本技術を適用した電子回路の第２実施の形態の構成例を示す斜視図である。
【図７】本技術を適用した電子回路の第２実施の形態の構成例を示す断面図である。
【図８】差動伝送路を示す断面図である。
【図９】差動伝送路としてのコプレーナストリップ線路１０３を示す斜視図と断面図である。
【図１０】本技術を適用した電子回路の第３実施の形態の構成例を示す斜視図である。
【図１１】誘電体１３０を、コプレーナストリップ線路１０３上に配置する配置パターンの例を説明する図である。
【図１２】コプレーナストリップ線路１０３のインピーダンスZcを小さくする調整を行う他の方法を説明する図である。
【図１３】コプレーナストリップ線路１０３のインピーダンスZcを小さくする調整を行うさらに他の方法を説明する図である。
【図１４】本技術を適用した電子回路の第４実施の形態の構成例を示す斜視図である。
【図１５】本技術を適用した電子回路の第４実施の形態の構成例を示す断面図である。
【図１６】本技術を適用した電子回路の第５実施の形態の構成例を示す斜視図である。
【図１７】シミュレーションの結果を示す図である。
【図１８】本技術を適用した電子回路の第６実施の形態の構成例を示す斜視図である。
【図１９】本技術を適用した電子回路の第６実施の形態の構成例を示す断面図である。
【図２０】本技術を適用した電子回路の第７実施の形態の構成例を示す上面図と断面図である。
【図２１】シミュレーションの結果を示す図である。
【図２２】本技術を適用した電子回路の第８実施の形態の構成例を示す上面図と断面図である。
【図２３】シミュレーションの結果を示す図である。
【発明を実施するための形態】
【００２８】
以下、本技術の実施の形態について説明するが、その前に、前段階の準備として、シングルエンド信号のミリ波をやりとりするミリ波伝送システムについて説明する。
【００２９】
［シングルエンド信号のミリ波をやりとりするミリ波伝送システム］
【００３０】
図１は、シングルエンド信号のミリ波をやりとりするミリ波伝送システムの構成例を示す図である。
【００３１】
図１において、ミリ波伝送システムは、例えば、ICである電子回路１０及び４０を有する。
【００３２】
電子回路１０は、データを、ミリ波によって送信する機能を有しており、電子回路４０は、データを、ミリ波によって受信する機能を有している。
【００３３】
電子回路１０は、実装部１１とミリ波伝送チップ２０とを有する。
【００３４】
実装部１１は、半導体チップが実装される、例えば、インターポーザやプリント基板等の部材（実装部材）であり、平板形状をしている。
【００３５】
平板形状の実装部１１の一面である表面には、半導体チップであるミリ波伝送チップ２０が実装されており、平板形状の実装部１１の他の一面である裏面には、例えば、その全領域や全領域に近い領域に亘って、グランドとなる金属である薄膜状のグランドメタル１２が設けられている。
【００３６】
さらに、実装部１１の表面には、ビア１３１及び１３２、マイクロストリップ線路１４、及び、アンテナ１５が形成されている。
【００３７】
ビア１３１及び１３２は、実装部１１の裏面のグランドメタル１２に接続している。
【００３８】
マイクロストリップ線路１４は、不平衡の伝送路であり、実装部１１に、帯状に形成されている。帯状のマイクロストリップ線路１４の一端は、アンテナ１５に接続されている。
【００３９】
アンテナ１５は、例えば、1mm程度のボンディングワイヤで構成される。
【００４０】
ミリ波伝送チップ２０は、例えば、CMOS等で構成され、シングルエンドI/F２１と送信部２２等を有する。
【００４１】
シングルエンドI/F２１は、シングルエンド信号（不平衡の信号）をやりとりするための端子である３つのパッド２１１，２１２、及び、２１３を有する。
【００４２】
３つのパッド２１１ないし２１３のうちの、２つのパッド２１１及び２１３は、送信部２２のグランド(GND)端子（グランドパッド）であり、ボンディングワイヤによって、ビア１３１及び１３２に、それぞれ接続されている。したがって、パッド２１１は、ビア１３１を介して、パッド２１３は、ビア１３２を介して、それぞれ、実装部１１の裏面のグランドメタル１２に接続されている。
【００４３】
３つのパッド２１１ないし２１３のうちの、残りのパッド２１２は、信号がやりとりされる信号端子（信号パッド）であり、バッド２１２には、送信部２２（のアンプ３４）の出力が供給される。パッド２１２は、ボンディングワイヤによって、マイクロストリップ線路１４の他端（アンテナ１５に接続されていない方の端部）に接続されている。
【００４４】
送信部２２は、ミリ波帯の信号（ミリ波）の送信を行う。
【００４５】
ここで、ミリ波とは、周波数が30ないし300GHz程度、つまり、波長が、1ないし10mm程度の信号である。ミリ波帯の信号によれば、周波数が高いことから、高速のデータレートでのデータ伝送が可能であり、有線通信は勿論、小さなアンテナで、無線通信（ワイヤレス伝送）を行うことができる。
【００４６】
送信部２２は、アンプ３１、発振器３２、ミキサ３３、及び、アンプ３４を有する。
【００４７】
アンプ３１には、図示せぬ信号処理回路から、送信対象の送信データが供給される。アンプ３１は、そこに供給される送信データのレベルを調整し、ミキサ３３に供給する。
【００４８】
ここで、送信データとしては、例えば、最大で、11Gbpsのデータレートのデータを採用することができる。
【００４９】
発振器３２は、発振によって、例えば、56GHz等のミリ波帯のキャリアを発生し、ミキサ３３に供給する。
【００５０】
ミキサ３３は、アンプ３１からの送信データと、発振器３２からのキャリアとをミキシング（乗算）することにより、発振器３２からのキャリアを、送信データに従って変調し、その結果得られる変調信号を、アンプ３４に供給する。
【００５１】
ここで、送信データに従ってキャリアを変調する変調方式は、特に限定されるものではないが、ここでは、説明を簡単にするために、例えば、振幅変調(ASK(Amplitude Shift Keying))を採用することとする。
【００５２】
アンプ３４は、ミキサ３３からの変調信号を増幅し、その増幅後の変調信号を、シングルエンド信号として出力する。アンプ３４が出力するシングルエンド信号である変調信号は、パッド２１２に供給される。
【００５３】
上述したように、パッド２１２は、ボンディングワイヤによって、マイクロストリップ線路１４に接続されており、したがって、アンプ３４が出力する変調信号は、シングルエンド信号のまま、マイクロストリップ線路１４を伝わり、アンテナ１５から、電波として送信される。
【００５４】
電子回路４０は、実装部４１とミリ波伝送チップ５０とを有する。
【００５５】
実装部４１は、実装部１１と同様に、平板形状のインターポーザやプリント基板等の部材（実装部材）であり、その一面である表面には、半導体チップであるミリ波伝送チップ５０が実装されている。
【００５６】
また、実装部４１の他の一面である裏面には、実装部１１と同様に、その全領域や全領域に近い領域に亘って、グランドとなる金属である薄膜状のグランドメタル４２が設けられている。
【００５７】
さらに、実装部４１の表面には、ビア４３１及び４３２、マイクロストリップ線路４４、及び、アンテナ４５が形成されている。
【００５８】
ビア４３１及び４３２は、実装部４１の裏面のグランドメタル４２に接続している。
【００５９】
マイクロストリップ線路４４は、不平衡の伝送路であり、実装部４１に、帯状に形成されている。帯状のマイクロストリップ線路４４の一端は、アンテナ４５に接続されている。
【００６０】
アンテナ４５は、例えば、アンテナ１５と同様に、1mm程度のボンディングワイヤで構成される。
【００６１】
ミリ波伝送チップ５０は、例えば、ミリ波伝送チップ２０と同様に、CMOS等で構成され、シングルエンドI/F５１と受信部５２等を有する。
【００６２】
シングルエンドI/F５１は、シングルI/F２１と同様に、シングルエンド信号をやりとりするための端子である３つのパッド５１１，５１２、及び、５１３を有する。
【００６３】
３つのパッド５１１ないし５１３のうちの、２つのパッド５１１及び５１３は、受信部５２のグランド(GND)端子であり、ボンディングワイヤによって、ビア４３１及び４３２に、それぞれ接続されている。したがって、パッド５１１は、ビア４３１を介して、パッド５１３は、ビア４３２を介して、それぞれ、実装部４１の裏面のグランドメタル４２に接続されている。
【００６４】
３つのパッド５１１ないし５１３のうちの、残りのパッド５１２は、信号がやりとりされる信号端子であり、バッド５１２は、受信部５２（のアンプ６１）の入力と接続されている。さらに、パッド５１２は、ボンディングワイヤによって、マイクロストリップ線路４４の他端（アンテナ４５に接続されていない方の端部）に接続されている。
【００６５】
受信部５２は、ミリ波帯の信号（ミリ波）の受信を行う。
【００６６】
受信部５２は、アンプ６１、発振器６２、ミキサ６３、及び、アンプ６４を有する。
【００６７】
アンプ６１には、マイクロストリップ線路４４からパッド５２２に伝わる変調信号が、シングルエンド信号として供給される。
【００６８】
アンプ６１は、パッド５２２からの変調信号を増幅し、発振器６２、及び、ミキサ６３に供給する。
【００６９】
発振器６２は、発振によって、アンプ６１からの変調信号に同期したキャリアを発生し、ミキサ６３に供給する。
【００７０】
ミキサ６３は、アンプ６１からの変調信号と、発振器６２からのキャリアとをミキシング（乗算）することにより、アンプ６１からの変調信号を、ベースバンド信号に変換し、アンプ６４に供給する。
【００７１】
アンプ６４は、ミキサ６３からのベースバンド信号を増幅して出力する。
【００７２】
アンプ６４が出力するベースバンド信号は、図示せぬLPF(Low Pass Filter)でフィルタリングされ、これにより、送信データ（に対応する周波数成分）が抽出（取得）される。送信データは、図示せぬ信号処理回路に供給されて処理される。
【００７３】
以上のように構成されるミリ波伝送システムでは、電子回路１０において、送信部２２が、ミリ波の変調信号を、シングルエンドI/F２１のパッド２１２から、シングルエンド信号として出力する。
【００７４】
パッド２１２は、ボンディングワイヤによって、マイクロストリップ線路１４に接続されており、パッド２１２から出力される変調信号は、シングルエンド信号のまま、マイクロストリップ線路１４を伝わり、アンテナ１５から、無線で送信される。
【００７５】
アンテナ１５から送信された変調信号は、アンテナ４５で受信され、シングルエンド信号として、マイクロストリップ線路４４を伝わり、ボンディングワイヤを経由して、シングルエンドI/F５１のパッド５１２に到達する。
【００７６】
シングルエンドI/F５１のパッド５１２に到達した変調信号は、受信部５２で受信され、ベースバンドの信号に復調される。
【００７７】
なお、ミリ波伝送チップ２０には、ミリ波を送信する送信部２２を設け、ミリ波を送信する受信部を設けていないが、ミリ波伝送チップ２０には、送信部２２と、受信部５２と同様に構成される受信部との両方を設けることが可能である。ミリ波伝送チップ２０に、送信部２２と、受信部５２と同様に構成される受信部との両方を設けることにより、ミリ波伝送チップ２０では、ミリ波の送信の他、受信も行うことが可能となる。
【００７８】
同様に、ミリ波伝送チップ５０には、受信部５２と、送信部２２と同様に構成される送信部との両方を設けることが可能である。
【００７９】
図２は、シングルエンド信号のミリ波をやりとりするミリ波伝送システムの他の構成例を示す図である。
【００８０】
なお、図中、図１の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【００８１】
図２では、実装部１１に、ミリ波伝送チップ２０の他、ミリ波伝送チップ５０も実装されている。
【００８２】
そして、マイクロストリップ線路１４の一端は、アンテナ１５ではなく、ボンディングワイヤによって、シングルエンドI/F５１のパッド５１２に接続されている。
【００８３】
なお、図２では、実装部１１の表面には、ビア４３１及び４３２が形成されており、ビア４３１及び４３２は、実装部１１の裏面のグランドメタル１２に接続している。そして、シングルエンドI/F５１のパッド５１１及び５１３が、ボンディングワイヤによって、ビア４３１及び４３２に、それぞれ接続されている。
【００８４】
以上のように構成されるミリ波伝送システムでは、送信部２２が、ミリ波の変調信号を、シングルエンドI/F２１のパッド２１２から、シングルエンド信号として出力する。
【００８５】
パッド２１２は、ボンディングワイヤによって、マイクロストリップ線路１４に接続されており、パッド２１２から出力される変調信号は、シングルエンド信号のまま、マイクロストリップ線路１４を伝わり、ボンディングワイヤを経由して、シングルエンドI/F５１のパッド５１２に到達する。
【００８６】
シングルエンドI/F５１のパッド５１２に到達した変調信号は、受信部５２で受信され、ベースバンドの信号に復調される。
【００８７】
ミリ波を送信する送信部２２や、ミリ波を受信する受信部５２において、ミリ波をやりとりするI/Fは、変調信号等のRF信号が測定しやすい（ミリ波を測定する測定器のプローブがシングルエンド信号に対応している）、CMOS回路の回路構成がシンプルになる、低消費電力化を図ることができるといった理由から、シングルエンドI/F（シングルエンドI/F２１や５１）が採用される。
【００８８】
しかしながら、シングルエンド信号によるデータ伝送は、差動信号によるデータ伝送に比較して、品質が良くないことがある。
【００８９】
すなわち、図１や図２に示したように、インターポーザやプリント基板等の実装部１１に、シングルエンド信号を伝送するマイクロストリップ線路１４を形成する場合には、理想的には、無限の接地導体が必要となるが、無限の接地導体を設けることは困難であり、その結果、データ伝送の品質が劣化することがある。この点、図１に示したように、実装部４１に、マイクロストリップ線路４４を形成する場合も、同様である。
【００９０】
また、シングルエンド信号によるデータ伝送では、差動信号によるデータ伝送に比較して、不要輻射が多く、さらに、外部（シングルエンド信号が伝送されるマイクロストリップ線路１４や４４の外部）からのノイズに対する耐性が弱いため、データ伝送の品質が劣化することがある。
【００９１】
ここで、図３は、図１の実装部１１がインターポーザである場合の、そのインターポーザの構成例を示す平面図である。
【００９２】
図３において、インターポーザは、２つの層である第１層７０と、第２層（GND層）８０とを有する。第１層７０及び第２層８０は、平板形状をしており、例えば、第２層８０は、第１層７０の下側に位置する。
【００９３】
第１層７０には、図１で説明したビア１３１及び１３２、マイクロストリップ線路１４、及び、アンテナ１５が形成されている。
【００９４】
さらに、第１層７０には、ミリ波伝送チップ２０の図示せぬパッドと、ボンディングワイヤによって接続されるランド７１が形成されている。
【００９５】
第２層８０には、グランドメタル１２が形成されており、第１層に形成されたビア１３１及び１３２は、グランドメタル１２に接続している。
【００９６】
図３に示すように、インターポーザにおいて、第１層７０に、シングルエンド信号を伝送するマイクロストリップ線路１４を形成する場合には、グランドメタル１２を、広い範囲に亘って形成する必要がある。図３では、第２層８０の右側の2/3程度の範囲に、グランドメタル１２が形成されており、このような広い範囲に亘って形成されるグランドメタル１２は、インターポーザ上の配線を圧迫する。
【００９７】
品質の良いデータ伝送を行う方法としては、シングルエンド信号を差動信号に変換して、差動信号によるデータ伝送を行う方法がある。
【００９８】
しかしながら、シングルエンド信号と差動信号との変換には、バランが必要であり、ミリ波という短い波長の信号を扱うとはいえ、送信部２２や受信部５２との比較で、バランを構成するには、大きな素子が必要となる。したがって、バランを実装するのでは、回路が大規模化する。
【００９９】
そこで、本技術では、回路の大規模化を抑制しつつ、品質の良いデータ伝送を行うことを可能とする。
【０１００】
［第１実施の形態］
【０１０１】
図４は、本技術を適用した電子回路の第１実施の形態の構成例を示す斜視図であり、図５は、図４の電子回路の、シングルエンドI/F１１１の部分の断面図である。
【０１０２】
図４及び図５において、電子回路は、実装部１０１とミリ波伝送チップ１１０とを有する。
【０１０３】
実装部１０１は、例えば、図１の実装部１１と同様に、平板形状のインターポーザやプリント基板等の部材（実装部材）であり、半導体チップが実装される。
【０１０４】
平板形状の実装部１０１の一面である表面には、半導体チップであるミリ波伝送チップ１１０が実装されている。
【０１０５】
なお、平板形状の実装部１０１の他の一面である裏面には、グランドとなる金属である薄膜状のグランドメタルが設けられているが、その図示は省略してある。
【０１０６】
実装部１０１の表面には、ランド１０２１及び１０２２、及び、コプレーナストリップ線路１０３が形成されている。
【０１０７】
ランド１０２１及び１０２２は、コプレーナストリップ線路１０３に接続されている。
【０１０８】
コプレーナストリップ線路１０３は、差動信号がやりとりされる平衡の伝送路（差動伝送路）であり、実装部１０１に、平行に形成された２つの帯状の導体１０３１及び１０３２を含んで構成される。
【０１０９】
導体１０３１の一端は、ランド１０２１に接続され、導体１０３２の一端は、ランド１０２２に接続されている。
【０１１０】
ミリ波伝送チップ１１０は、例えば、CMOS等で構成され、シングルエンドI/F１１１等を有する。
【０１１１】
なお、ミリ波伝送チップ１１０は、図１の送信部２２や受信部５２と同様に構成されるRF部を有するが、その図示は、省略してある。
【０１１２】
シングルエンドI/F１１１は、RF部がシングルエンド信号（不平衡の信号）をやりとりするための端子である３つのパッド１１１１，１１１２、及び、１１１３を有する。
【０１１３】
ここで、図４において、ランド１０２１及び１０２２、パッド１１１１ないし１１１３、並びに、バンプは、実際には、ミリ波伝送チップ１１０に隠れて見えないが、図４では、ミリ波伝送チップ１１０が無色透明であると仮定して、ランド１０２１及び１０２２、パッド１１１１ないし１１１３、並びに、バンプを図示してある。
【０１１４】
３つのパッド１１１１ないし１１１３のうちの、２つのパッド１１１１及び１１１３は、RF部のグランド(GND)端子であり、残りのパッド１１１２は、信号（信号成分）がやりとりされる信号端子である。したがって、RF部では、バッド１１１２から、シングルエンド信号の変調信号が出力され、また、パッド１１１２に供給される信号が、シングルエンド信号として扱われる。
【０１１５】
図４及び図５では、コプレーナストリップ線路１０３を構成する導体１０３１及び１０３２に、シングルエンドI/F１１１のパッド１１１１及び１１１２が、それぞれ、（平衡／不平衡変換を行うバランを介さずに）電気的に直接接続されるように、ミリ波伝送チップ１１０が、実装部１０１に実装（例えば、フリップチップ実装）されている。
【０１１６】
なお、図５に示すように、ミリ波伝送チップ１１０は、シリコン１２１上に、シリコン酸化膜１２２を形成することにより構成されている。パッド１１１１ないし１１１３は、シリコン１２１上、又は、シリコン酸化膜１２２上に形成されている。
【０１１７】
図４及び図５では、導体１０３１とパッド１１１１とが、ランド１０２１及びバンプを介して電気的に直接接続され、導体１０３２とパッド１１１２が、ランド１０２２及びバンプを介して電気的に直接接続されている。
【０１１８】
なお、図４及び図５において、シングルエンドI/F１１１のグランド端子であるパッド１１１３は、いずれにも接続されていないが、ミリ波伝送チップ１１０（のRF部）のその他のグランド端子（パッド１１１１や１１１３に接続されている図示せぬグランド端子）は、実装部１０１に設けられている図示せぬグランドメタルに接続されている。
【０１１９】
ここで、図４及び図５において、シングルエンドI/F１１１のグランド端子であるパッド１１１３は、実装部１０１に設けられている図示せぬグランドメタルに接続することができる。
【０１２０】
また、図４及び図５において、シングルエンドI/F１１１の３つのパッド１１１１ないし１１１３のうちの、パッド１１１１及び１１１３は、いずれもグランド端子であり、パッド１１１１に代えて、パッド１１１３を、導体１０３１に電気的に直接接続することができる。
【０１２１】
図４及び図５の電子回路は、シングルエンドI/F１１１が設けられたミリ波伝送チップ１１０を、コプレーナストリップ線路１０３が形成された実装部１０１に実装するときに、コプレーナストリップ線路１０３を構成する導体１０３１及び１０３２に、シングルエンドI/F１１１のパッド１１１１及び１１１２を、電気的に直接接続させること、すなわち、導体１０３１とパッド１１１１とを、ランド１０２１及びバンプを介して電気的に直接接続するとともに、導体１０３２とパッド１１１２を、ランド１０２２及びバンプを介して電気的に直接接続することで、製造することができる。
【０１２２】
以上のように構成される電子回路では、シングルエンドI/F１１１から出力される信号については、コプレーナストリップ線路１０３において、導体１０３１に接続されているパッド１１１１に現れる信号（理想的には、グランドレベル）と、導体１０３２に接続されているパッド１１１２に現れる信号(シングルエンド信号）が、差動信号のコールド側とホット側（ネガティブとポジティブ）の信号として伝送される。
【０１２３】
また、コプレーナストリップ線路１０３からミリ波伝送チップ１１０に伝送されてくる差動信号については、ミリ波伝送チップ１１０において、導体１０３２に接続されているパッド１１１２に現れる信号が、シングルエンド信号として扱われる。
【０１２４】
以上のように、コプレーナストリップ線路１０３を構成する導体１０３１及び１０３２に、シングルエンドI/F１１１のパッド１１１１及び１１１２が、それぞれ、電気的に直接接続されるように、ミリ波伝送チップ１１０が、実装部１０１に実装されているので、回路の大規模化を抑制しつつ、品質の良いデータ伝送を行うことができる。
【０１２５】
すなわち、図４及び図５の電子回路は、バランが設けられていないので、バランを設ける場合に比較して、回路の大規模化を抑制し、消費電力を低減することができる。
【０１２６】
また、ミリ波伝送チップ１１０が扱うシングルエンド信号は、コプレーナストリップ線路１０３において、差動信号として伝送されるので、品質の良いデータ伝送を行うことができる。
【０１２７】
さらに、コプレーナストリップ線路１０３では、差動信号が伝送されるため、電子回路で発生するコモンモードノイズ（コモンモードの信号）を打ち消すことができる。
【０１２８】
なお、ミリ波伝送チップ１１０からは、信号端子であるパッド１１１２と、グランド端子である２つのパッド１１１１及び１１１３を有するシングルエンドI/F１１１から、シングルエンド信号が出力されるので、そのシングルエンド信号であるRF信号（変調信号）が測定しやすい（ミリ波を測定する測定器のプローブがシングルエンド信号に対応している）、CMOS回路の回路構成がシンプルになる、低消費電力化を図ることができるといったシングルエンドI/Fを採用することの利点をも享受することができる。
【０１２９】
［第２実施の形態］
【０１３０】
図６は、本技術を適用した電子回路の第２実施の形態の構成例を示す斜視図であり、図７は、図６の電子回路の、シングルエンドI/F１１１の部分の断面図である。
【０１３１】
なお、図中、図４及び図５の第１実施の形態の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【０１３２】
図６及び図７の第２実施の形態では、シングルエンドI/F１１１が、RF部がシングルエンド信号をやりとりするための端子として、３つのパッド１１１１，１１１２、及び、１１１３ではなく、２つのパッド１１１１及び１１１２だけを有する点で、図４及び図５の第１実施の形態の場合と相違する。
【０１３３】
シングルエンドI/F１１１が、２つのパッド１１１１及び１１１２を有する場合も、３つのパッド１１１１ないし１１１３を有する場合と同様に、ミリ波伝送チップ１１０が扱うシングルエンド信号は、コプレーナストリップ線路１０３において、差動信号として伝送される。
【０１３４】
したがって、回路の大規模化を抑制しつつ、品質の良いデータ伝送を行うことができる。
【０１３５】
以上のように、コプレーナストリップ線路１０３（を構成する導体１０３１及び１０３２）に、シングルエンドI/F１１１（のパッド１１１１及び１１１２）が、電気的に直接接続されるように、ミリ波伝送チップ１１０を、実装部１０１に実装することで、回路の大規模化を抑制しつつ、品質の良いデータ伝送を行うことができるが、差動伝送路であるコプレーナストリップ線路１０３と、シングルエンド信号のI/FであるシングルエンドI/F１１１とを直接接続する場合には、差動伝送路であるコプレーナストリップ線路１０３と、シングルエンド信号のI/FであるシングルエンドI/F１１１とのインピーダンス整合（コプレーナストリップ線路１０３のインピーダンスと、シングルエンドI/F１１１のインピーダンスとの一致性）が問題となることがある。
【０１３６】
すなわち、一般に、差動伝送路のインピーダンスは、シングルエンド信号のI/Fのインピーダンスより高く、差動伝送路のインピーダンスと、シングルエンド信号のI/Fのインピーダンスとが大きく異なる場合には、インピーダンスの不整合に起因する反射によって、品質の良いデータ伝送が妨げられることがある。
【０１３７】
そこで、差動伝送路のインピーダンス（特性インピーダンス）について説明する。
【０１３８】
ここで、一般に、差動伝送路のインピーダンスは、例えば、120Ω程度であり、シングルエンド信号のI/Fのインピーダンスは、例えば、50Ω程度である。
【０１３９】
［差動伝送路の特性インピーダンス］
【０１４０】
図８は、差動伝送路を示す断面図である。
【０１４１】
図８において、差動伝送路は、平行に配置された２本の棒状の導体が誘電体に囲まれて構成されている。
【０１４２】
なお、図８において、差動伝送路を構成する棒状の導体の断面は、円形をしている。
【０１４３】
いま、導体の断面の円形の直径をdと表し、円形の中心どうしの距離（中心距離）をsと表すこととする。さらに、２本の導体の間の、その２本の導体を含まない距離（間隔距離）をs'（＝s-d）と表し、差動伝送路を構成する誘電体の誘電率をεと表すとともに、透磁率をμと表すこととする。
【０１４４】
図８の差動伝送路の単位長あたりのインダクタンスLとキャパシタンスCは、式（１）と式（２）で、それぞれ表される。
【０１４５】
【数１】
・・・（１）
【０１４６】
【数２】
・・・（２）
【０１４７】
いま、説明を簡単にするために、差動伝送路が無損失であると仮定すると、図８の差動伝送路のインピーダンス（特性インピーダンス）Zcは、式（１）のインダクタンスLと、式（２）のキャパシタンスCとを用いて、式（３）で表される。
【０１４８】
【数３】
・・・（３）
【０１４９】
例えば、いま、シングルエンドI/F１１１のインピーダンスが50Ωであるとすると、そのようなシングルエンドI/F１１１とのインピーダンス整合を図るためには、式（３）で表される図８の差動伝送路のインピーダンスを50Ω程度とする必要がある。
【０１５０】
いま、誘電体の比誘電率εr（＝ε／ε0（ε0は真空の誘電率））が、例えば、2.5であるとすると、図８の差動伝送路の式（３）で表されるインピーダンスZcを50Ω程度にするには、s/dを約1.23とする必要がある。
【０１５１】
s/dを約1.23とするには、導体の断面の円形の直径が、例えば、50μmであるとすると、その円形の中心どうしの距離（中心距離）sを、61.5μmとする必要があり、その円形どうしの、導体を含まない距離（間隔距離）s'（＝s-d）は、11.5μmとなる。
【０１５２】
図９は、差動伝送路としてのコプレーナストリップ線路１０３を示す斜視図と断面図である。
【０１５３】
コプレーナストリップ線路１０３を構成する棒状の導体１０３１及び１０３２の断面は、略長方形をしている。
【０１５４】
いま、導体１０３１及び１０３２の断面の長手方向の長さ（幅）を、wと表し、導体１０３１と１０３２との（断面の）間の、その導体１０３１及び１０３２を含まない距離（間隔距離）をsと表すこととする。
【０１５５】
また、導体１０３１及び１０３２が形成されている、誘電体としての実装部１０１の比誘電率をεrと表し、その実装部１０１の厚み（表面と裏面との距離）を、hと表すこととする。
【０１５６】
コプレーナストリップ線路１０３のインピーダンス（特性インピーダンス）Zcは、式（４）で表される。
【０１５７】
【数４】
・・・（４）
【０１５８】
ここで、式（４）において、εeは、式（５）で表される。
【０１５９】
【数５】
・・・（５）
【０１６０】
また、式（４）及び式（５）のkは、式（６）で表され、式（５）のk1は、式（７）で表される。
【０１６１】
【数６】
・・・（６）
【０１６２】
【数７】
・・・（７）
【０１６３】
さらに、式（４）及び式（５）のK(k)／K'(k)は、式（８）で表される。
【０１６４】
【数８】
・・・（８）
【０１６５】
また、関数K(k')とK'(k)、及び、値kとk'は、式（９）で示される関係を有する。
【０１６６】
【数９】
・・・（９）
【０１６７】
なお、値k1とk'1も、値kとk'と同様の関係を有する。
【０１６８】
いま、実装部１０１が、例えば、一般的なFR-4基板（ガラスエポキシ基板）であるとすると、実装部１０１の比誘電率εrは、4.0程度であり、実装部１０１の厚みhは、1.6mm程度である。
【０１６９】
そして、導体１０３１及び１０３２の幅wが、例えば、50μmであるとすると、コプレーナストリップ線路１０３のインピーダンスを50Ω程度にするには、導体１０３１と１０３２との間の間隔距離sを、0.23μm程度にする必要がある。
【０１７０】
ところで、将来的には、技術の進歩により、導体１０３１と１０３２との間の間隔距離sを、0.23μm程度とすることが、容易に可能になると予想されるが、現在の高密度配線の技術では、導体１０３１及び１０３２の幅w及び間隔距離sは、50μm程度を大きく下回る0.23μm程度の値とすることは、困難である。
【０１７１】
このため、例えば、導体１０３１及び１０３２の幅w及び間隔距離sとして、50μm程が採用された場合、コプレーナストリップ線路１０３のインピーダンスは、シングルエンドI/F１１１のインピーダンスである50Ωよりも数10Ω程度大になり、この場合、コプレーナストリップ線路１０３とシングルエンドI/F１１１とのインピーダンスの不整合が問題になることがある。
【０１７２】
［第３実施の形態］
【０１７３】
そこで、図１０は、本技術を適用した電子回路の第３実施の形態の構成例を示す斜視図である。
【０１７４】
なお、図中、図４の第１実施の形態の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【０１７５】
図１０の第３実施の形態では、誘電体１３０が、コプレーナストリップ線路１０３上に配置されている点で、図４の場合と相違する。
【０１７６】
誘電体１３０は、実装部１０１の誘電率よりも大きな誘電率の誘電体（例えば、比誘電率が10程度の誘電体）であり、そのような誘電率の大きな誘電体１３０が、コプレーナストリップ線路１０３上に配置されていることにより、式（４）で表されるコプレーナストリップ線路１０３のインピーダンスZcを、誘電体１３０が配置されていない場合よりも小さくすることができる。
【０１７７】
したがって、誘電体１３０として、コプレーナストリップ線路１０３のインピーダンスZcを小さくして、コプレーナストリップ線路１０３とシングルエンドI/F１１１とのインピーダンスを整合させるような誘電率の誘電体を採用することにより、コプレーナストリップ線路１０３とシングルエンドI/F１１１とのインピーダンスを整合させ、インピーダンスの不整合に起因する反射によって、品質の良いデータ伝送が妨げられることを防止することができる。
【０１７８】
なお、図１０では、誘電体１３０が、無色透明であると仮定して、コプレーナストリップ線路１０３を構成する導体１０３１及び１０３２が、誘電体１３０を透けて見えるように、導体１０３１及び１０３２を図示してある。
【０１７９】
図１１は、誘電体１３０を、コプレーナストリップ線路１０３上に配置する配置パターンの例を説明する図である。
【０１８０】
なお、図１１は、誘電体１３０がコプレーナストリップ線路１０３上に配置された電子回路の断面を示している。
【０１８１】
図１１Ａは、第１の配置パターンを、図１１Ｂは、第２の配置パターンを、図１１Ｃは、第３の配置パターンを、それぞれ示している。
【０１８２】
第１の配置パターン（図１１Ａ）では、誘電体１３０は、コプレーナストリップ線路１０３の２本の導体１０３１及び１０３２に沿って配置されており、その２本の導体１０３１及び１０３２の一方の導体１０３１から他方の導体１０３２までの全体を覆うことができる幅の誘電体になっている。
【０１８３】
第２の配置パターン（図１１Ｂ）では、誘電体１３０は、コプレーナストリップ線路１０３の２本の導体１０３１及び１０３２に沿って配置されており、その２本の導体１０３１及び１０３２の間の、２本の導体１０３１及び１０３２を含む距離と同一の幅を有する誘電体になっている。
【０１８４】
第３の配置パターン（図１１Ｃ）では、誘電体１３０は、コプレーナストリップ線路１０３の２本の導体１０３１及び１０３２に沿って、その２本の導体１０３１及び１０３２の間に配置されており、２本の導体１０３１及び１０３２の間の、２本の導体１０３１及び１０３２を含まない距離（間隔距離）と同一の幅を有する誘電体になっている。
【０１８５】
なお、図１０の電子回路では、誘電体１３０を、コプレーナストリップ線路１０３上に配置することにより、コプレーナストリップ線路１０３のインピーダンスZcを小さくするように調整して、コプレーナストリップ線路１０３とシングルエンドI/F１１１とのインピーダンスの整合を図ることとしたが、コプレーナストリップ線路１０３のインピーダンスZcを小さくする調整は、その他、誘電体１３０を、コプレーナストリップ線路１０３上に配置すること以外の方法によって行うことが可能である。
【０１８６】
図１２は、コプレーナストリップ線路１０３のインピーダンスZcを小さくする調整を行う他の方法を説明する図である。
【０１８７】
すなわち、図１２は、コプレーナストリップ線路１０３を構成する導体１０３１及び１０３２が形成された実装部１０１の構成例を示す断面図である。
【０１８８】
図１２では、導体１０３１及び１０３２の厚みを厚くすることで、コプレーナストリップ線路１０３のキャパシタンスが大になり、その結果、導体１０３１及び１０３２の厚みを厚くしない場合よりも、コプレーナストリップ線路１０３のインピーダンスZcが小さくなるように調整されている。
【０１８９】
すなわち、導体１０３１及び１０３２の厚みを厚く調整することで、誘電体１３０を、コプレーナストリップ線路１０３上に配置しなくても、コプレーナストリップ線路１０３とシングルエンドI/F１１１とのインピーダンスの整合を図ることができる。
【０１９０】
図１３は、コプレーナストリップ線路１０３のインピーダンスZcを小さくする調整を行うさらに他の方法を説明する図である。
【０１９１】
すなわち、図１３は、コプレーナストリップ線路１０３を構成する導体１０３１及び１０３２が形成された実装部１０１の構成例を示す断面図と上面図である。
【０１９２】
図１３では、実装部１０１は、第１層１０１１と第２層１０１２との２層構成になっており、第１層１０１１の表面（上面）に、コプレーナストリップ線路１０３を構成する、平行に配置された２本の導体１０３１及び１０３２が形成されている。
【０１９３】
また、第２層１０１２の表面（上面）にも、コプレーナストリップ線路１０３を構成する、平行に配置された２本の導体１３１１及び１３１２が、２本の導体１０３１及び１０３２とそれぞれ平行に形成されている。
【０１９４】
そして、平行に配置された第１層１０１１の導体１０３１、及び、第２層１０１２の導体１３１１上には、導体１０３１と導体１３１１とを電気的に接続するビア１３２１が設けられている。
【０１９５】
同様に、平行に配置された第１層１０１１の導体１０３２と、第２層１０１２の導体１３１２上には、導体１０３２と導体１３１２とを電気的に接続するビア１３２２が設けられている。
【０１９６】
以上のように、コプレーナストリップ線路１０３を構成する導体を、いわば多層に構成することによっても、図１２の場合と同様に、コプレーナストリップ線路１０３のキャパシタンスが大になり、その結果、コプレーナストリップ線路１０３のインピーダンスZcを小さくするように調整することができる。
【０１９７】
なお、図１３では、２層に構成された実装部１０１の第１層１０１１に、コプレーナストリップ線路１０３を構成する２本の導体１０３１及び１０３２を形成するとともに、第２層１０１２に、コプレーナストリップ線路１０３を構成する２本の導体１３１１及び１３１２を形成することとしたが、実装部１０１は、３層以上の構成とし、その３層以上の各層に、コプレーナストリップ線路１０３を構成する２本の導体を層状に形成し、ビアで、電気的に接続することによって、コプレーナストリップ線路１０３のインピーダンスZcを小さくすることが可能である。
【０１９８】
また、コプレーナストリップ線路１０３のインピーダンスZcを小さくする調整は、誘電体１３０を、コプレーナストリップ線路１０３上に配置する方法と、図１２又は図１３で説明した方法とを併用して行うことが可能である。
【０１９９】
さらに、コプレーナストリップ線路１０３のインピーダンスZcを小さくする調整は、図９で説明したように、導体１０３１及び１０３２の間隔距離sを狭くすることによって行うことができる。
【０２００】
［第４実施の形態］
【０２０１】
図１４は、本技術を適用した電子回路の第４実施の形態の構成例を示す斜視図であり、図１５は、図１４の電子回路の、シングルエンドI/F１１１の部分の断面図である。
【０２０２】
なお、図中、図４及び図５の第１実施の形態の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【０２０３】
図１４及び図１５の第４実施の形態では、実装部１０１に、ランド１０２１及び１０２２の他、ランド１０２３が設けられている点、及び、スタブ２０１が設けられている点で、図４及び図５の場合と相違する。
【０２０４】
ここで、図１４では、ランド１０２１及び１０２２、パッド１１１１ないし１１１３、並びに、バンプの他、ランド１０２３は、図４の場合と同様に、実際には、ミリ波伝送チップ１１０に隠れて見えないが、図１４では、ミリ波伝送チップ１１０が無色透明であると仮定して、ランド１０２１ないし１０２３、パッド１１１１ないし１１１３、並びに、バンプを見えるように図示してある。
【０２０５】
図４及び図５では、シングルエンドI/F１１１のグランド端子であるパッド１１１３が、いずれにも接続されていなかったが、図１４及び図１５では、パッド１１１３とスタブ２０１とが、ランド１０２３及びバンプを介して接続されている。
【０２０６】
スタブ２０１は、L字型をした導体になっており、実装部１０１上に形成されている。
【０２０７】
L字型のスタブ２０１の一端は、コプレーナストリップ線路１０３を構成する、ランド１０２２及びバンプを介して信号端子としてのパッド１１１２に接続されている導体１０３２に接続されている。
【０２０８】
また、L字型のスタブ２０１の他端は、ランド１０３３に接続されている。
【０２０９】
ここで、ランド１０３３には、バンプを介して、シングルエンドI/F１１１の２つのグランド端子であるパッド１１１１及び１１１３のうちの、コプレーナストリップ線路１０３を構成する導体１０３１に接続されていない方のパッド１１１３に接続されている。
【０２１０】
したがって、スタブ２０１の他端は、グランドに接続されるので、スタブ２０１は、ショートスタブである。
【０２１１】
また、L字型のスタブ２０１の長さは、そのスタブ２０１が接続された導体１０３２で構成されるコプレーナストリップ線路１０３を介して伝送されるRF信号（ミリ波）の波長λの1/4の長さであるλ/4になっている。
【０２１２】
長さがλ/4のショートスタブであるスタブ２０１は、BPF(Band Pass Filter)として機能し、その結果、低周波のノイズを除去することができ、さらに、コプレーナストリップ線路１０３におけるコモンモードノイズを低減して、差動モード（ノーマルモード）の通過特性を向上させることができる。
【０２１３】
また、例えば、電気的なサージが、導体１０３２上に生じた場合に、そのサージを、スタブ２０１を介して、グランドに逃がすことができるので、ESD(Electro-Static Discharge)耐性を向上させることができる。
【０２１４】
なお、図１４及び図１５の電子回路は、シングルエンドI/F１１１が設けられたミリ波伝送チップ１１０を、コプレーナストリップ線路１０３及びスタブ２０１が形成された実装部１０１に実装するときに、コプレーナストリップ線路１０３を構成する導体１０３１及び１０３２に、シングルエンドI/F１１１のパッド１１１１及び１１１２を、それぞれ、電気的に直接接続させるとともに、スタブ２０１の、導体１０３２と接続されていない方の端部（他端）に、シングルエンドI/F１１１のパッド１１１３を電気的に直接接続することで、製造することができる。
【０２１５】
また、ミリ波伝送チップのシングルエンドI/F１１１において隣り合うパッド１１１２と１１１３との距離は、ミリ波のλ/4にとって無視することができる程度の距離であるため、図１４において、L字型のスタブ２０１については、スタブ２０１全体の長さを、λ/4とする他、L字型のスタブ２０１の、パッド１１１２と１１１３と結ぶ直線に平行な部分を除いた長さを、λ/4とすることができる。
【０２１６】
［第５実施の形態］
【０２１７】
図１６は、本技術を適用した電子回路の第５実施の形態の構成例を示す斜視図である。
【０２１８】
なお、図中、図１０の第３実施の形態の場合、及び、図１４及び図１５の第４実施の形態の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【０２１９】
図１６の第５実施の形態では、図１０で説明した誘電体１３０が、コプレーナストリップ線路１０３上に配置されている点で、図１４及び図１５の場合と相違する。
【０２２０】
図１０で説明したように、誘電体１３０は、実装部１０１の誘電率よりも大きな誘電率の誘電体であり、そのような誘電率の大きな誘電体１３０が、コプレーナストリップ線路１０３上に配置されていることにより、式（４）で表されるコプレーナストリップ線路１０３のインピーダンスZcを、誘電体１３０が配置されていない場合よりも小さくすることができる。
【０２２１】
その結果、コプレーナストリップ線路１０３とシングルエンドI/F１１１とのインピーダンスを整合させ、インピーダンスの不整合に起因する反射によって、品質の良いデータ伝送が妨げられることを防止することができる。
【０２２２】
なお、コプレーナストリップ線路１０３とシングルエンドI/F１１１とのインピーダンスの整合は、誘電体１３０を配置する方法の他、例えば、図１２や図１３で説明した方法等によってとることが可能である。
【０２２３】
図１７は、図１６の電子回路について行ったシミュレーションの結果を示す図である。
【０２２４】
すなわち、図１７は、図１６の電子回路（以下、スタブ有り回路ともいう）のSパラメータS21と、図１６の電子回路からスタブ２０１を除去した回路（以下、スタブなし回路ともいう）のSパラメータS21とを示している。
【０２２５】
なお、図１７において、横軸は、周波数を表し、縦軸は、SパラメータS21を表す。
【０２２６】
また、図１７において、実線は、コプレーナストリップ線路１０３についての差動モード(Diff. Mode)のSパラメータS21を表し、点線は、コモンモード(Comm. Mode)のSパラメータS21を表す。
【０２２７】
さらに、図１７において、三角形が、スタブ有り回路のSパラメータS21を表し、四角形が、スタブなし回路のSパラメータS21を表す。
【０２２８】
図１７によれば、スタブ有り回路の、差動モードのSパラメータS21（三角形と実線で示す）が、60GHzを中心とする周波数帯域において、90GHz以上の周波数帯域や30GHz以下の周波数帯域に比較して、大きくなっており、したがって、スタブ２０１がある場合には、差動モードにおいて、60GHzを中心とする周波数帯域、すなわち、ミリ波帯の通過特性（伝達特性）を向上させることができる。
【０２２９】
［第６実施の形態］
【０２３０】
図１８は、本技術を適用した電子回路の第６実施の形態の構成例を示す斜視図であり、図１９は、図１８の電子回路の、シングルエンドI/F１１１の部分の断面図である。
【０２３１】
なお、図中、図６及び図７の第２実施の形態、図１４及び図１５の第４実施の形態の場合、図１６の第５実施の形態と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【０２３２】
図１８及び図１９の第６実施の形態では、図６及び図７の場合と同様に、シングルエンドI/F１１１が、ミリ波伝送チップ１１０が内蔵する図示せぬRF部がシングルエンド信号をやりとりするための端子として、３つのパッド１１１１，１１１２、及び、１１１３ではなく、２つのパッド１１１１及び１１１２だけを有する点で、図１６の第５実施の形態の場合と相違する。
【０２３３】
以上のように、図１８及び図１９の第６実施の形態では、シングルエンドI/F１１１が、２つのパッド１１１１及び１１１２を有するが、グランド端子であるパッド１１１３を有していないため、スタブ２０１の他端は、ミリ波伝送チップ１１０の他のグランド端子であるパッソ２１１に接続されている。
【０２３４】
すなわち、図１８及び図１９では、ミリ波伝送チップ１１０に設けられている、シングルエンドI/F１１１を構成するグランド端子であるパッド１１１１とは別のグランド端子であるパッド２１１を図示してある。
【０２３５】
さらに、図１８及び図１９では、ミリ波伝送チップ１１０を、実装部１０１に実装したときに、ミリ波伝送チップ１１０のパッド２１１に対応する実装部１０１上の位置であって、シングルエンドI/F１１１から比較的離れた位置に形成されているランド２１２を図示してある。
【０２３６】
図１８及び図１９の第６実施の形態では、実装部１０１において、一端が導体１０３２に接続されているL字型のスタブ２０１の他端が、ランド２１２に接続されている。
【０２３７】
さらに、図１８及び図１９の第６実施の形態では、ミリ波伝送チップのパッド２１１と、実装部１０１のランド２１２とは、バンプを介して接続されており、したがって、一端が導体１０３２に接続されているL字型のスタブ２０１の他端は、ランド２１２、バンプ、及び、パッド２１１を介して、グランドに接続される。
【０２３８】
以上のように、一端が導体１０３２に接続されているL字型のスタブ２０１の他端を、ミリ波伝送チップ１１０のシングルエンドI/F１１１を構成しないグランド端子であるパッド２１１に接続する場合も、一端が導体１０３２に接続されているL字型のスタブ２０１の他端を、ミリ波伝送チップ１１０のシングルエンドI/F１１１を構成するグランド端子であるパッド１１１３に接続する場合（図１４、図１５、図１６）と同様に、コプレーナストリップ線路１０３上の低周波のノイズを除去し、コモンモードノイズを低減し、差動モードの通過特性を向上させ、ESD耐性を向上させることができる。
【０２３９】
ここで、L字型のスタブ２０１の長さは、図１４及び図１５で説明したように、λ/4になっている。
【０２４０】
ミリ波伝送チップ１１０のシングルエンドI/F１１１のパッド１１１２と、シングルエンドI/F１１１を構成しないグランド端子であるパッド２１１との距離は、シングルエンドI/F１１１の隣り合うパッド１１１２とパッド１１１３との距離のような、ミリ波のλ/4にとって無視することができる程度の距離ではないため、図１８において、L字型のスタブ２０１については、スタブ２０１全体の長さを、λ/4とする必要がある。
【０２４１】
以上のように、長さがλ/4のスタブ２０１を設けることにより、コモンモードノイズを低減することができるが、コモンモードノイズを他の方法により低減する実施の形態について説明する。
【０２４２】
［第７実施の形態］
【０２４３】
図２０は、本技術を適用した電子回路の第７実施の形態の構成例を示す上面図(平面図）と断面図である。
【０２４４】
なお、図中、図１６の第５実施の形態と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【０２４５】
また、図２０では（後述する図２２でも同様）、上述の第１実施の形態ないし第６実施の形態において図示を省略していた、実装部１０１の裏面に設けられているグランドメタルを、グランドメタル２５１として図示してある。
【０２４６】
第７実施の形態では、グランドメタル２５１としての薄膜の金属は、実装部１０１の裏面側のうちの、コプレーナストリップ線路１０３を構成する導体１０３１及び１０３２と、シングルエンドI/F１１１のパッド１１１１及び１１１２とが接続されている部分に対応する領域を少なくとも除く領域に設けられている。
【０２４７】
したがって、第７実施の形態では、実装部１０１の裏面側のうちの、コプレーナストリップ線路１０３を構成する導体１０３１及び１０３２と、シングルエンドI/F１１１のパッド１１１１及び１１１２とが接続されている部分に対応する領域には、グランドメタル２５１としての薄膜の金属が存在しない。
【０２４８】
なお、図２０のようなグランドメタル２５１は、例えば、実装部１０１の裏面側の全体に薄膜の金属を設け、その後、シングルエンドI/F１１１のパッド１１１１ないし１１１３に対応する領域を含む矩形状の領域の金属を取り除くことで構成することができる。
【０２４９】
以上のように、実装部１０１の裏面側のうちの、コプレーナストリップ線路１０３を構成する導体１０３１及び１０３２と、シングルエンドI/F１１１のパッド１１１１及び１１１２とが接続されている部分に対応する領域を少なくとも除く領域に、グランドメタル２５１としての金属を設けることで、すなわち、実装部１０１の裏面側のうちの、少なくとも、導体１０３１及び１０３２とパッド１１１１及び１１１２とが接続されている部分に対応する領域に、グランドを設けないことで、コプレーナストリップ線路１０３のコモンモードノイズを抑制することができる。
【０２５０】
すなわち、図２１は、図２０の電子回路について行ったシミュレーションの結果を示す図である。
【０２５１】
ここで、図２１は、図２０の電子回路（以下、グランドなし回路ともいう）のSパラメータS21と、図２０の電子回路において、実装部１０１の裏面側の、グランドメタル２５１が存在しない領域に、グランドとなる金属を設けた回路（以下、グランド有り回路ともいう）のSパラメータS21とを示している。
【０２５２】
なお、図２１において、実線は、コプレーナストリップ線路１０３についての差動モードのSパラメータS21を表し、点線は、コモンモードのSパラメータS21を表す。
【０２５３】
さらに、図２１において、三角形が、グランド有り回路のSパラメータS21を表し、四角形が、グランドなし回路のSパラメータS21を表す。
【０２５４】
図２１によれば、グランドなし回路の、コモンモードのSパラメータS21（四角形と点線で示す）が、50GHzないし100GHz程度のミリ波帯で、グランド有り回路の場合（三角形と点線で示す）よりも小さくなっており、ミリ波帯のコモンモードノイズを抑制することができることを確認することができる。
【０２５５】
［第８実施の形態］
【０２５６】
図２２は、本技術を適用した電子回路の第８実施の形態の構成例を示す上面図(平面図）と断面図である。
【０２５７】
なお、図中、図１６の第５実施の形態、及び、図２０の第７実施の形態と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【０２５８】
図２０の第７実施の形態では、グランドメタル２５１としての薄膜の金属は、実装部１０１の裏面側のうちの、コプレーナストリップ線路１０３を構成する導体１０３１及び１０３２と、シングルエンドI/F１１１のパッド１１１１及び１１１２とが接続されている部分に対応する領域を少なくとも除く領域に設けられていたが、第８実施の形態では、グランドメタル２５１としての薄膜の金属は、実装部１０１の裏面側のうちの、例えば、コプレーナストリップ線路１０３を構成する導体１０３１及び１０３２と、シングルエンドI/F１１１のパッド１１１１及び１１１２とが接続されている部分に対応する領域を含む全体に設けられている。
【０２５９】
但し、第８実施の形態では、コプレーナストリップ線路１０３を構成する導体１０３１及び１０３２と、シングルエンドI/F１１１のパッド１１１１及び１１１２とが接続されている部分を含む、コプレーナストリップ線路１０３上の一部の領域に、誘電体１３０よりも誘電率が大の誘電体２６１が配置されている。
【０２６０】
すなわち、第８実施の形態では、導体１０３１及び１０３２とパッド１１１１及び１１１２とが接続されている部分を含む、コプレーナストリップ線路１０３上の一部の領域に、コプレーナストリップ線路１０３上の他の領域に配置されている誘電体１３０よりも誘電率が大の誘電体２６１が配置されている。
【０２６１】
ここで、誘電体１３０としては、例えば、比誘電率が10程度の誘電体を採用し、誘電体２６１としては、例えば、比誘電率が24程度の誘電体（誘電体セラミクス等）を採用することができる。
【０２６２】
以上のように、コプレーナストリップ線路１０３とシングルエンドI/F１１１との接続部分を含む、コプレーナストリップ線路１０３上の一部の領域に、コプレーナストリップ線路１０３上の他の領域に配置されている誘電体１３０よりも誘電率が大の誘電体２６１を配置することで、コプレーナストリップ線路１０３のコモンモードノイズを抑制することができる。
【０２６３】
すなわち、図２３は、図２２の電子回路について行ったシミュレーションの結果を示す図である。
【０２６４】
ここで、図２３は、図２２の電子回路（以下、大誘電体あり回路ともいう）のSパラメータS21と、図２２の電子回路において、誘電体２６１の代わりに、誘電体１３０と同様の誘電体が配置されている回路（以下、大誘電体なし回路ともいう）のSパラメータS21とを示している。
【０２６５】
なお、図２３において、実線は、コプレーナストリップ線路１０３についての差動モードのSパラメータS21を表し、点線は、コモンモードのSパラメータS21を表す。
【０２６６】
さらに、図２３において、三角形が、大誘電体なし回路のSパラメータS21を表し、四角形が、大誘電体有り回路のSパラメータS21を表す。
【０２６７】
図２３によれば、大誘電体有り回路の、コモンモードのSパラメータS21（四角形と点線で示す）が、25GHzないし80GHz程度のミリ波帯で、大誘電体なし回路の場合（三角形と点線で示す）よりも小さくなっており、ミリ波帯のコモンモードノイズを抑制することができることを確認することができる。
【０２６８】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０２６９】
すなわち、本実施の形態では、データを、ミリ波によって伝送することとしたが、データの伝送に使用する周波数帯域は、ミリ波に限定されるものではない。
【０２７０】
また、本実施の形態では、差動信号を伝送する差動伝送路として、コプレーナストリップ線路を採用したが、差動伝送路としては、コプレーナストリップ線路以外の伝送路を採用することができる。
【０２７１】
さらに、ミリ波のやりとりは、無線、及び、有線のいずれによって行うことも可能である。
【０２７２】
なお、本技術は、以下のような構成をとることができる。
【０２７３】
［１］
シングルエンド信号がやりとりされるパッドを有するシングルエンドI/Fが設けられた半導体チップと、
差動信号を伝送する差動伝送路が形成されており、前記差動伝送路を構成する導体に、前記シングルエンドI/Fのパッドが、電気的に直接接続されるように、前記半導体チップが実装された実装部と
を備える電子回路。
［２］
前記シングルエンドI/Fは、信号がやりとりされる信号パッドと、グランドに接続されるグランドパットとを有し、
前記差動伝送路は、平行に配置された２本の導体を有し、
前記信号パッドと、前記２本の導体のうちの一方の導体とが接続され、かつ、前記グランドパットと、前記２本の導体のうちの他方の導体とが接続されるように、前記半導体チップが、前記実装部に実装されている
［１］に記載の電子回路。
［３］
誘電体が、前記差動伝送路上に配置されている
［２］に記載の電子回路。
［４］
前記誘電体は、前記シングルエンドI/Fのインピーダンスと、前記差動伝送路のインピーダンスとを整合させる誘電率の誘電体である
［３］に記載の電子回路。
［５］
前記誘電体は、前記実装部の誘電率より大きい誘電率の誘電体である
［３］又は［４］に記載の電子回路。
［６］
前記誘電体は、前記差動伝送路の前記２本の導体に沿って配置されており、前記２本の導体の一方の導体から他方の導体までの全体を覆うことができる幅の誘電体である
［３］ないし［５］のいずれかに記載の電子回路。
［７］
前記誘電体は、前記差動伝送路の前記２本の導体に沿って配置されており、前記２本の導体の間の、前記２本の導体を含む距離と同一の幅を有する誘電体である
［３］ないし［５］のいずれかに記載の電子回路。
［８］
前記誘電体は、前記差動伝送路の前記２本の導体に沿って、前記２本の導体の間に配置されており、前記２本の導体の間の、前記２本の導体を含まない距離と同一の幅を有する誘電体である
［３］ないし［５］のいずれかに記載の電子回路。
［９］
前記差動伝送路の２本の導体は、前記シングルエンドI/Fのインピーダンスと、前記差動伝送路のインピーダンスとを整合させるように、厚みが調整されている
［２］に記載の電子回路。
［１０］
前記２本の導体が、層状に形成されている
［２］に記載の電子回路。
［１１］
前記差動伝送路は、コプレーナストリップ線路である
［１］ないし［１０］のいずれかに記載の電子回路。
［１２］
前記シングルエンド信号は、ミリ波帯の信号である
［１］ないし［１１］のいずれかに記載の電子回路。
［１３］
シングルエンド信号がやりとりされるパッドを有するシングルエンドI/Fが設けられた半導体チップを、差動信号を伝送する差動伝送路が形成された、前記半導体チップが実装される実装部に実装するときに、前記差動伝送路を構成する導体に、前記シングルエンドI/Fのパッドを、電気的に直接接続させる
電子回路の製造方法。
［１４］
差動信号を伝送する差動伝送路が形成され、
前記差動伝送路上に誘電体が配置され、
シングルエンド信号がやりとりされるパッドを有するシングルエンドI/Fが設けられた半導体チップが実装される
実装部材。
［１５］
前記シングルエンドI/Fは、信号がやりとりされる信号パッドと、グランドに接続されるグランドパットとを有し、
前記差動伝送路は、平行に配置された２本の導体を有し、
前記信号パッドと、前記２本の導体のうちの一方の導体とが接続され、かつ、前記グランドパットと、前記２本の導体のうちの他方の導体とが接続されるように、前記半導体チップが実装される
［１４］に実装部材。
［１６］
前記誘電体は、前記シングルエンドI/Fのインピーダンスと、前記差動伝送路のインピーダンスとを整合させる誘電率の誘電体である
［１４］又は［１５］に記載の実装部材。
［１７］
前記誘電体は、前記実装部の誘電率より大きい誘電率の誘電体である
［１４］又は［１５］に記載の実装部材。
［１８］
前記差動伝送路は、コプレーナストリップ線路である
［１４］ないし［１７］のいずれかに記載の実装部材。
［１９］
前記シングルエンド信号は、ミリ波帯の信号である
［１４］ないし［１８］のいずれかに記載の実装部材。
【符号の説明】
【０２７４】
１０ 電子回路， １１ 実装部， １２ グランドメタル， １３１，１３２ ビア， １４ マイクロストリップ線路， １５ アンテナ， ２０ ミリ波伝送チップ， ２１ シングルエンドI/F， ２１１ないし２１３ パッド， ２２ 送信部， ３１ アンプ， ３２ 発振器， ３３ ミキサ， ３４ アンプ， ４０ 電子回路， ４１ 実装部， ４２ グランドメタル， ４３１，４３２ ビア， ４４ マイクロストリップ線路， ４５ アンテナ， ５０ ミリ波伝送チップ， ５１ シングルエンドI/F， ５１１ないし５１３ パッド， ５２ 受信部， ６１ アンプ， ６２ 発振器， ６３ ミキサ， ６４ アンプ， ７０ 第１層， ８０ 第２層， １０１ 実装部， １０１１ 第１層， １０１２ 第２層， １０２１ないし１０２３ ランド， １０３ コプレーナストリップ線路， １０３１，１０３２ 導体， １１０ ミリ波伝送チップ， １１１ シングルエンドI/F， １１１１ないし１１１３ パッド， １２１ シリコン， １２２ シリコン酸化膜， １３０ 誘電体， １３１１，１３１２ 導体， １３２１，１３２２ ビア， ２０１ スタブ， ２１１ パッド， ２１２ ランド， ２５１ グランドメタル， ２６１ 誘電体
【特許請求の範囲】
【請求項１】
シングルエンド信号がやりとりされるパッドを有するシングルエンドI/Fが設けられた半導体チップと、
差動信号を伝送する差動伝送路が形成されており、前記差動伝送路を構成する導体に、前記シングルエンドI/Fのパッドが、電気的に直接接続されるように、前記半導体チップが実装された実装部と
を備える電子回路。
【請求項２】
前記シングルエンドI/Fは、信号がやりとりされる信号パッドと、グランドに接続されるグランドパットとを有し、
前記差動伝送路は、平行に配置された２本の導体を有し、
前記信号パッドと、前記２本の導体のうちの一方の導体とが接続され、かつ、前記グランドパットと、前記２本の導体のうちの他方の導体とが接続されるように、前記半導体チップが、前記実装部に実装されている
請求項１に記載の電子回路。
【請求項３】
誘電体が、前記差動伝送路上に配置されている
請求項２に記載の電子回路。
【請求項４】
前記誘電体は、前記シングルエンドI/Fのインピーダンスと、前記差動伝送路のインピーダンスとを整合させる誘電率の誘電体である
請求項３に記載の電子回路。
【請求項５】
前記誘電体は、前記実装部の誘電率より大きい誘電率の誘電体である
請求項３に記載の電子回路。
【請求項６】
前記誘電体は、前記差動伝送路の前記２本の導体に沿って配置されており、前記２本の導体の一方の導体から他方の導体までの全体を覆うことができる幅の誘電体である
請求項３に記載の電子回路。
【請求項７】
前記誘電体は、前記差動伝送路の前記２本の導体に沿って配置されており、前記２本の導体の間の、前記２本の導体を含む距離と同一の幅を有する誘電体である
請求項３に記載の電子回路。
【請求項８】
前記誘電体は、前記差動伝送路の前記２本の導体に沿って、前記２本の導体の間に配置されており、前記２本の導体の間の、前記２本の導体を含まない距離と同一の幅を有する誘電体である
請求項３に記載の電子回路。
【請求項９】
前記差動伝送路の２本の導体は、前記シングルエンドI/Fのインピーダンスと、前記差動伝送路のインピーダンスとを整合させるように、厚みが調整されている
請求項２に記載の電子回路。
【請求項１０】
前記２本の導体が、層状に形成されている
請求項２に記載の電子回路。
【請求項１１】
前記差動伝送路は、コプレーナストリップ線路である
請求項１に記載の電子回路。
【請求項１２】
前記シングルエンド信号は、ミリ波帯の信号である
請求項１に記載の電子回路。
【請求項１３】
シングルエンド信号がやりとりされるパッドを有するシングルエンドI/Fが設けられた半導体チップを、差動信号を伝送する差動伝送路が形成された、前記半導体チップが実装される実装部に実装するときに、前記差動伝送路を構成する導体に、前記シングルエンドI/Fのパッドを、電気的に直接接続させる
電子回路の製造方法。
【請求項１４】
差動信号を伝送する差動伝送路が形成され、
前記差動伝送路上に誘電体が配置され、
シングルエンド信号がやりとりされるパッドを有するシングルエンドI/Fが設けられた半導体チップが実装される
実装部材。
【請求項１５】
前記シングルエンドI/Fは、信号がやりとりされる信号パッドと、グランドに接続されるグランドパットとを有し、
前記差動伝送路は、平行に配置された２本の導体を有し、
前記信号パッドと、前記２本の導体のうちの一方の導体とが接続され、かつ、前記グランドパットと、前記２本の導体のうちの他方の導体とが接続されるように、前記半導体チップが実装される
請求項１４に実装部材。
【請求項１６】
前記誘電体は、前記シングルエンドI/Fのインピーダンスと、前記差動伝送路のインピーダンスとを整合させる誘電率の誘電体である
請求項１５に記載の実装部材。
【請求項１７】
前記誘電体は、前記実装部の誘電率より大きい誘電率の誘電体である
請求項１５に記載の実装部材。
【請求項１８】
前記差動伝送路は、コプレーナストリップ線路である
請求項１４に記載の実装部材。
【請求項１９】
前記シングルエンド信号は、ミリ波帯の信号である
請求項１４に記載の実装部材。
【請求項１】
シングルエンド信号がやりとりされるパッドを有するシングルエンドI/Fが設けられた半導体チップと、
差動信号を伝送する差動伝送路が形成されており、前記差動伝送路を構成する導体に、前記シングルエンドI/Fのパッドが、電気的に直接接続されるように、前記半導体チップが実装された実装部と
を備える電子回路。
【請求項２】
前記シングルエンドI/Fは、信号がやりとりされる信号パッドと、グランドに接続されるグランドパットとを有し、
前記差動伝送路は、平行に配置された２本の導体を有し、
前記信号パッドと、前記２本の導体のうちの一方の導体とが接続され、かつ、前記グランドパットと、前記２本の導体のうちの他方の導体とが接続されるように、前記半導体チップが、前記実装部に実装されている
請求項１に記載の電子回路。
【請求項３】
誘電体が、前記差動伝送路上に配置されている
請求項２に記載の電子回路。
【請求項４】
前記誘電体は、前記シングルエンドI/Fのインピーダンスと、前記差動伝送路のインピーダンスとを整合させる誘電率の誘電体である
請求項３に記載の電子回路。
【請求項５】
前記誘電体は、前記実装部の誘電率より大きい誘電率の誘電体である
請求項３に記載の電子回路。
【請求項６】
前記誘電体は、前記差動伝送路の前記２本の導体に沿って配置されており、前記２本の導体の一方の導体から他方の導体までの全体を覆うことができる幅の誘電体である
請求項３に記載の電子回路。
【請求項７】
前記誘電体は、前記差動伝送路の前記２本の導体に沿って配置されており、前記２本の導体の間の、前記２本の導体を含む距離と同一の幅を有する誘電体である
請求項３に記載の電子回路。
【請求項８】
前記誘電体は、前記差動伝送路の前記２本の導体に沿って、前記２本の導体の間に配置されており、前記２本の導体の間の、前記２本の導体を含まない距離と同一の幅を有する誘電体である
請求項３に記載の電子回路。
【請求項９】
前記差動伝送路の２本の導体は、前記シングルエンドI/Fのインピーダンスと、前記差動伝送路のインピーダンスとを整合させるように、厚みが調整されている
請求項２に記載の電子回路。
【請求項１０】
前記２本の導体が、層状に形成されている
請求項２に記載の電子回路。
【請求項１１】
前記差動伝送路は、コプレーナストリップ線路である
請求項１に記載の電子回路。
【請求項１２】
前記シングルエンド信号は、ミリ波帯の信号である
請求項１に記載の電子回路。
【請求項１３】
シングルエンド信号がやりとりされるパッドを有するシングルエンドI/Fが設けられた半導体チップを、差動信号を伝送する差動伝送路が形成された、前記半導体チップが実装される実装部に実装するときに、前記差動伝送路を構成する導体に、前記シングルエンドI/Fのパッドを、電気的に直接接続させる
電子回路の製造方法。
【請求項１４】
差動信号を伝送する差動伝送路が形成され、
前記差動伝送路上に誘電体が配置され、
シングルエンド信号がやりとりされるパッドを有するシングルエンドI/Fが設けられた半導体チップが実装される
実装部材。
【請求項１５】
前記シングルエンドI/Fは、信号がやりとりされる信号パッドと、グランドに接続されるグランドパットとを有し、
前記差動伝送路は、平行に配置された２本の導体を有し、
前記信号パッドと、前記２本の導体のうちの一方の導体とが接続され、かつ、前記グランドパットと、前記２本の導体のうちの他方の導体とが接続されるように、前記半導体チップが実装される
請求項１４に実装部材。
【請求項１６】
前記誘電体は、前記シングルエンドI/Fのインピーダンスと、前記差動伝送路のインピーダンスとを整合させる誘電率の誘電体である
請求項１５に記載の実装部材。
【請求項１７】
前記誘電体は、前記実装部の誘電率より大きい誘電率の誘電体である
請求項１５に記載の実装部材。
【請求項１８】
前記差動伝送路は、コプレーナストリップ線路である
請求項１４に記載の実装部材。
【請求項１９】
前記シングルエンド信号は、ミリ波帯の信号である
請求項１４に記載の実装部材。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【公開番号】特開２０１３−９８８８８（Ｐ２０１３−９８８８８Ａ）
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願番号】特願２０１１−２４１９４３（Ｐ２０１１−２４１９４３）
【出願日】平成２３年１１月４日（２０１１．１１．４）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願日】平成２３年１１月４日（２０１１．１１．４）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]