電子装置、電子装置の製造方法
【課題】樹脂封止工程後に、金型から容易に取り出すことが出来る電子装置を提供する。
【解決手段】絶縁層１１及び絶縁層１１に設けられた配線１２ａ、１２ｂと、絶縁層１１及び配線１２ａ、１２ｂを覆うように形成され、エラストマ１４の微粒子を含むソルダーレジスト層１３とを具備する。ソルダーレジスト層１３は表面に凹凸を含む。
【解決手段】絶縁層１１及び絶縁層１１に設けられた配線１２ａ、１２ｂと、絶縁層１１及び配線１２ａ、１２ｂを覆うように形成され、エラストマ１４の微粒子を含むソルダーレジスト層１３とを具備する。ソルダーレジスト層１３は表面に凹凸を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子装置に関し、特に配線基板のソルダーレジストに関する。
【背景技術】
【０００２】
半導体パッケージは、多ピン化及び信号の高速伝送化に対応するために、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）などのエリアアレイ型の端子を有するパッケージが多く採用されている。エリアアレイ型の半導体パッケージの製造工程には、半導体素子を保護するための樹脂封止工程がある。樹脂封止工程は、ワイヤボンディング接続又はフリップチップ接続を用いて接続された半導体素子を搭載した配線基板（パッケージ基板）を金型で覆い囲む工程と、金型のキャビティへ高温で液状化した封止樹脂を充填する工程と、充填された封止樹脂を硬化し、硬化した樹脂を含む半導体装置（半導体パッケージ）を金型から取り出す工程とが含まれる。金型から半導体装置を取り出す工程において、金型と半導体装置とが粘着してしまうことに起因する生産性の低下を改善するために、様々な検討がなされている。
【０００３】
金型から半導体装置を取り出す工程に関する技術が、特許文献１に開示されている。特許文献１の樹脂モールド装置は、キャビティに樹脂を充填して樹脂成形した後、エジェクタピンを突き出してキャビティから成形品を離型しつつ型開きするが、その際に、成形品を金型のパーティング面にエア吸着するエアの吸引手段を設けたことを特徴としている。このような樹脂モールド装置は、自動による樹脂モールド操作を円滑に行うことが可能になるというものである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−１６６４４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
配線基板（パッケージ基板、実装基板）は、表面に絶縁性を有するソルダーレジスト層が形成されている。ソルダーレジスト層は、配線基板の配線パターンをほこりや湿気など外部の影響から保護するため、及びはんだが不必要な部分へ付着してショートを起こさないために形成されている。更に、ソルダーレジスト層は、熱変形に基づく歪みに耐えられる性能を有する。特に、ソルダーレジスト層が、配線基板（パッケージ基板）と半導体素子との接合部に位置する場合、樹脂封止工程における配線基板（パッケージ基板）と半導体素子との熱変形に基づく歪みに耐えられる性能を有する必要がある。そこで、ソルダーレジストには、内部応力を緩和するエラストマが含まれている。
【０００６】
しかし、本願発明者は鋭意検討の結果、封止樹脂の基材自体が封止樹脂と金型との取り外しを困難にしている以外に、ソルダーレジストに含まれるエラストマが樹脂封止工程における熱に基づき軟化するため金型に粘着しやすく、成形した半導体装置を金型から取り出すことを困難にしているという問題点を見出した。
【課題を解決するための手段】
【０００７】
以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００８】
本発明の電子装置は、絶縁層（１１）及び絶縁層（１１）に設けられた配線（１２ａ、１２ｂ）と、絶縁層（１１）及び配線（１２ａ、１２ｂ）を覆うように形成され、エラストマ（１４）の微粒子を含むソルダーレジスト層（１３、１５）とを具備する。ソルダーレジスト層（１３、１５）は表面に凹凸を含む。
【０００９】
本発明の電子装置の製造方法は、絶縁層（１１）と絶縁層の上に形成された配線（１２ａ，１２ｂ）とを覆うように、エラストマ（１４）の微粒子を含むソルダーレジストを形成する工程と、ソルダーレジスト層上に半導体素子を搭載する工程と、半導体素子を覆うように、ソルダーレジスト層の表面に金型を圧着させる工程と、半導体素子と金型の隙間に樹脂を充填させた後に樹脂を硬化させて、半導体素子を樹脂封止する工程と、樹脂封止する工程の後に、ソルダーレジスト層の表面と樹脂とを金型から取り外す工程とを有する。ソルダーレジスト層を形成する工程において、ソルダーレジスト層の表面に凹凸が形成される。
【００１０】
このような電子装置及び電子装置の製造方法は、ソルダーレジスト層（１３、１５）の表面の凹凸が、樹脂封止工程の金型（４１、４２）と接触するエラストマ（１４）の表面積を小さくすることが出来る。
【発明の効果】
【００１１】
本発明の電子装置は、ソルダーレジストが熱をかけても金型と粘着しにくいため、樹脂封止工程における金型からの取り出しを容易にすることが出来る。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の半導体装置１の断面図である。
【図２】図２は、本発明の半導体装置１の樹脂封止工程において、金型４１及び金型４２が形成するキャビティへ封止樹脂３０が充填されたときの断面図である。
【図３】図３は、図１及び図２に示した配線基板１０の部分断面図である。
【図４】図４は、図３に示したＡの拡大図である。
【図５】図５は、図４に示した配線基板１０が、樹脂封止工程において金型４１と接していることを示した断面図である。
【図６】図６は、本発明の第１の実施の形態による配線基板１０の製造方法を示したフローチャートである。
【図７】図７は、本発明の第２の実施の形態による図１及び図２に示した配線基板１０の部分断面図である。
【図８】図８は、図７に示したＢの拡大図である。
【図９】図９は、図８に示した配線基板１０が、樹脂封止工程において金型４１と接していることを示した断面図である。
【図１０】図１０は、本発明の第２の実施の形態による配線基板１０の製造方法を示したフローチャートである。
【図１１】図１１は、ソルダーレジスト層５２を含むフィルム５０の部分断面図である。
【図１２】図１２は、本発明の第３の実施の形態による配線基板１０の製造方法を示したフローチャートである。
【図１３】図１３は、本発明の第３の実施の形態による配線基板１０の製造方法を示した断面図である。
【図１４】図１４は、第４の実施の形態による半導体装置１００の断面図である。
【図１５】図１５は、図１４に示した実装基板１１０の部分拡大図である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照して本発明の実施の形態による電子装置を説明する。本実施の形態における電子装置は、配線基板（パッケージ基板、実装基板）又は配線基板（パッケージ基板、実装基板）に半導体素子が搭載された半導体装置を表す。
【００１４】
（第１の実施の形態）
本発明の第１の実施の形態を説明する。図１は、本発明の半導体装置１の断面図である。図１を参照すると、半導体装置１は、配線基板１０と、半導体素子２０と、封止樹脂３０とを具備する。
【００１５】
配線基板１０は、エリアアレイ型のパッケージ基板であり、半導体素子２０と実装基板（図示省略）とを接続する。半導体素子２０は、各種機能を実現する配線が形成されており、配線基板１０に接続される。半導体素子２０と配線基板１０との接続方法は、ワイヤボンディング（図示省略）とフリップチップ接続（図示省略）とのどちらでも良い。封止樹脂３０は、半導体素子２０を覆い保護する。
【００１６】
図２は、本発明の半導体装置１の樹脂封止工程において、金型４１及び金型４２が形成するキャビティへ封止樹脂３０が充填されたときの断面図である。図２を参照して、樹脂封止工程を説明する。金型４１及び金型４２は、半導体素子２０が搭載された配線基板１０を覆い囲み、封止樹脂３０が充填されるキャビティを形成する。封止樹脂３０は、金型４１と金型４２とが形成するキャビティへ高温の液状態で充填される。尚、封止樹脂３０は必ずしも液体となる必要は無く、流動性を有する状態（ゴム状態）となっていればよい。以下では、液状態として説明する。金型４１と、金型４２とは、１５０℃〜２００℃程度に加熱されており、キャビティ内へ充填された封止樹脂３０は硬化する（図２）。硬化した封止樹脂３０を含む半導体装置１は、金型４１及び金型４２から取り出される。半導体装置１を金型４１及び金型４２から取り出す工程において、金型４１及び金型４２と配線基板１０とが剥がし難くなるという問題がある。しかし、本発明の配線基板１０は後述されるように金型４１及び金型４２と粘着し難くなるため、半導体装置１を容易に取り出すことが出来る。尚、金型４１及び金型４２と、封止樹脂３０とをはがす方法は、周知の技術を用いることが出来る。以下、配線基板１０の詳細を説明する。
【００１７】
図３は、図１及び図２に示した配線基板１０の部分断面図である。図３を参照すると、本発明の第１の実施の形態による配線基板１０は、絶縁層１１と、配線１２ａと、配線１２ｂと、配線１２ｃと、ソルダーレジスト層１３とを備える。尚、ソルダーレジスト層１３を構成するレジスト材料を指す場合は、「ソルダーレジスト層」ではなく「ソルダーレジスト」と記載する。配線基板１０は、配線１２ａ又は配線１２ｂ上に、更に、絶縁層と配線とをそれぞれ１層以上積層した多層基板に、第１ソルダーレジスト１３と第２ソルダーレジスト１４とを備えたものでもよい。また、配線基板１０は、絶縁層の片面にのみ配線を形成した配線基板に第１ソルダーレジスト１３と、第２ソルダーレジスト１４とを備えたものでもよい。尚、絶縁層１１内に配線１２ａや１２ｂ、１２ｃと異なる配線（図示省略）が形成されていてもよい。また、ソルダーレジスト層１３の一部は開口され、配線１２ａ、１２ｂの一部が露出し、電極パッド（図示省略）が形成される。半導体素子２０が接続される配線層側電極パッドには、ワイヤがワイヤボンディング接続されたり、はんだボールが接続されてフリップチップ接続されたりする。他方の配線層側の電極パッドには、外部端子となる、例えば、はんだボールが接合される。
【００１８】
絶縁層１１は、配線１２ａと配線１２ｂ、配線１２ｃとが形成される基材であり、配線１２ａと配線１２ｂ、及び配線１２ｃとの電気伝導を遮る。絶縁層１１は、ガラス繊維を編んだ布にエポキシ樹脂を含浸させたガラスエポキシ基板や、ガラス繊維を切り揃えたマット状のものにエポキシ樹脂を含浸させたガラスコンポジット基板など、周知の技術を用いることが出来る。尚、絶縁層１１内に配線１２ａや１２ｂと異なる配線層（図示省略）が形成されていてもよい。また、絶縁層１１に表裏を貫通するスルーホールを形成し、配線１２ａと配線１２ｂとの所定の配線間を接続することもできる。
【００１９】
配線１２ａは、絶縁層１１の上に所定のパターンで形成される導線である。配線１２ｂは、配線１２ａが形成されている面と反対の絶縁層１１の上に、所定のパターンで形成される導線である。配線１２ａ及び配線１２ｂの形成方法は、周知の技術を用いることが出来る。配線１２ａ及び配線１２ｂの厚みは、１０μｍ〜３５μｍが例示される。また、配線１２ａ及び配線１２ｂのパターンは、ソルダーレジスト層１３の表面に凹凸を形成することが出来る。ソルダーレジスト層１３の表面に凹凸が形成される詳細は後述する。
【００２０】
配線１２ａ及び配線１２ｂは、配線１２ｃを含むことが出来る。配線１２ｃは、ソルダーレジスト層１３の表面に凹凸を形成するために、配線１２ａ及び配線１２ｂが形成されていない絶縁層１１の上へ、配線１２ａ及び配線１２ｂと同じ材料で同様に形成されるダミーの配線である。従って、配線１２ｃは半導体素子２０と電気的に接続されていなくてよい。配線１２ｃは、絶縁層１１の上にドットやメッシュなどの任意の形状で形成され、厚みは配線１２ａ及び配線１２ｂと同じである。
【００２１】
ソルダーレジスト層１３の詳細を説明する。図４は、図３に示したＡの拡大図である。ソルダーレジスト層１３は、絶縁層１１、配線１２ａ、配線１２ｂ及び配線１２ｃを覆うように形成され、配線１２ａ、配線１２ｂ及び配線１２ｃを保護する絶縁膜である。ソルダーレジスト層１３は、配線１２ａ、配線１２ｂ及び配線１２ｃにおける配線同士の接触を防止すると共に、配線基板１０に形成されるはんだが、電気的接続をとる電極パッド以外に付着することに起因するショートを防止する。ソルダーレジスト層１３の膜厚は、下限が配線１２ａ、配線１２ｂ及び配線１２ｃを覆うことができる膜厚であり、上限が半導体装置１の製造時及び使用時の歪みによりクラックが発生しない膜厚である。ソルダーレジスト層１３の膜厚は、２５μｍ〜７０μｍが例示される。また、ソルダーレジスト層１３は、配線１２ａ、１２ｂ、１２ｃの一部が露出されるように開口される。開口部には電極パッドが形成され、ワイヤボンディング接続または、はんだボールが接続される。
【００２２】
ソルダーレジスト層１３は、内部応力を緩和するエラストマ１４を含む。エラストマ１４は、ソルダーレジスト層１３中に、平均粒子径５μｍ〜１５μｍで分散しているポリマーである。エラストマ１４は、封止樹脂３０を硬化させる温度以下（例えば１５０℃以下）のガラス転移点を有し、ガラス転移点以上の温度で軟化し粘着性が発現する。ソルダーレジスト層１３は、配線基板１０と半導体素子２０との間に位置する部位があるため、樹脂封止工程における配線基板１０と半導体素子２０との熱変形に基づく歪みに耐えられる性能を有する必要がある。エラストマ１４は、この歪による内部応力を緩和し、ソルダーレジスト層１３のクラックの発生及び絶縁体１１からの剥離を防止する役割を果たす。但し、エラストマ１４は、ガラス転移点以上の温度において、軟化するため他の部材と粘着しやすい。従って、ソルダーレジスト層１３の表面から露出したエラストマ１４は、樹脂封止工程において金型４１及び金型４２と接触すると剥がれ難くなり、製造効率を低下させる原因となる。尚、ソルダーレジスト層１３及びエラストマ１４の組成は、周知のソルダーレジスト及びエラストマの組成を用いることが出来る。
【００２３】
ソルダーレジスト層１３は、表面に凹凸を有する。ソルダーレジスト層１３表面の凹の下は、絶縁体１１である。ソルダーレジスト層１３表面の凸の下は、配線１２ａ、配線１２ｂ及び配線１２ｃである。つまり、絶縁体１１上において、配線１２ａ、１２ｂ、１２ｃが存在する領域と、配線が存在しない領域とで形成される凹凸を反映した凹凸がソルダーレジスト層１３の表面に形成されるように、ソルダーレジスト層が形成される。つまり、ソルダーレジストの表面が平坦化されてしまわないように、ソルダーレジストを、絶縁体１１上及び配線１２ａ、１２ｂ、１２ｃ上に塗布する必要がある。このような構造は、例えば、ソルダーレジストの粘性を高めにしたり、ソルダーレジストの塗布量を少なくしたりしてソルダーレジスト層厚を減少させることにより実現できる。ソルダーレジスト層を薄くすると、配線の凹凸の影響が顕著になるため、ソルダーレジスト層１３の表面の凹凸は、溝状になる。
【００２４】
ソルダーレジスト層１３の表面の凹凸は、ソルダーレジスト層１３と樹脂封止工程における金型４１及び金型４２との接触面積を小さくすることが出来る。つまり、ソルダーレジスト層１３の表面から露出し、金型４１及び金型４２との接触するエラストマ１４の表面積も小さくすることが出来る。従って、ソルダーレジスト層１３は、粘着成分であるエラストマ１４を含んでいるが、金型４１及び金型４２と接触するエラストマ１４の表面積が小さいため、金型４１及び金型４２との粘着力がエラストマ１４を含む凹凸のないソルダーレジスト（図示略）よりも弱くなる。即ち、本発明の配線基板１０のソルダーレジスト層１３は、金型４１及び金型４２から剥がし易い効果を奏する。
【００２５】
図５は、図４に示した配線基板１０が、樹脂封止工程において金型４１と接していることを示した断面図である。図５を参照すると、ソルダーレジスト層１３は、表面の凹状の部位と、金型４１とが接触していないことを示している。そして、ソルダーレジスト層１３の表面の凹凸は、金型４１と接触するエラストマ１４の表面積を小さくしている。従って、本発明の配線基板１０は、ソルダーレジスト層１３と金型４１及び金型４２とが容易に剥離できるため、半導体装置１の製造効率を向上させることが可能である。尚、ソルダーレジスト層１３の凹凸の高さ１３ａは、５μｍ以下とすることが好ましい。高さ１３ａを５μｍ以下とすることで、樹脂封止工程における液状の封止樹脂３０が、ソルダーレジスト層１３の凹凸と金型４１及び金型４２との間から漏れることを防ぐことが出来る（図２参照）。
【００２６】
配線１２ａ、１２ｂ、１２ｃの配線幅は、エラストマ１４の平均粒子径以上であることが好ましい。配線幅がエラストマ１４の平均粒子径よりも小さいと、配線上にエラストマ１４が存在した場合、配線上に形成されるソルダーレジスト１３の凸部にエラストマ１４が収まらず、エラストマ１４の表面をソルダーレジスト１３の樹脂成分である基剤で十分に覆うことができなくなるためである。
【００２７】
図６は、本発明の第１の実施の形態による配線基板１０の製造方法を示したフローチャートである。図６を参照して、本発明の第１の実施の形態による配線基板１０の製造方法を説明する。
【００２８】
配線１２ａ及び配線１２ｂは、ガラスエポキシ基板や、ガラスコンポジット基板などの絶縁性を有する絶縁層１１の上に形成される。このときソルダーレジスト層１３の表面に凹凸を形成するために、配線１２ａ及び配線１２ｂが形成されていない部位へ配線１２ｃも同時に形成される。配線１２ａ、配線１２ｂ及び配線１２ｃの形成方法は、エッチングなどの周知の配線パターンの形成技術を利用することができる（ステップＳ０１）。
【００２９】
エラストマ１４を含むソルダーレジスト層１３は、絶縁層１１、配線１２ａ、配線１２ｂ及び配線１２ｃの上に、表面が平らになるように塗布される。塗布方法は、スプレー法、スクリーン印刷法、ローラーコート法、カーテンコータ法が例示される。ソルダーレジスト層１３は、硬化後の膜厚が２５μｍ〜７０μｍになる膜厚で塗布される。尚、塗布回数は１回でも、複数回に分けて塗布してもよい。塗布されたソルダーレジスト層１３は、熱処理によってプリベークさせられる。プリベーク方法は、温度６０℃〜１００℃の範囲において、１０分〜３０分間行う方法が例示される（ステップＳ０２）。
【００３０】
ソルダーレジスト層１３は、ソルダーレジスト層１３のレジストパターンに基づくマスクを介して、露光される。露光は、例えば紫外線を含む光により行われる。ソルダーレジスト層１３は、所定のレジストパターンに基づいて、描画されるようにレーザーで露光される（ステップＳ０３）。尚、ソルダーレジスト層１３は、露光されると現像液に対する溶解性が低下して現像後に露光部分が残るネガ型と、露光されると現像液に対する溶解性が増大して露光部が除去されるポジ型とのどちらでも良い。
【００３１】
露光されたソルダーレジスト層１３は、現像液によって不要な部分が除去される（ステップＳ０４）。
【００３２】
ソルダーレジスト層１３は、更に加熱及び紫外線照射により硬化する。加熱方法は、１００℃〜２００℃において３０分〜６０分間行う方法が例示される。尚、ソルダーレジスト材料によっては、加熱のみ、紫外線照射のみ、又は加熱と紫外線照射を組み合わせることでソルダーレジスト層１３の硬化が行われる。加熱と紫外線照射を組み合わせた方法では、例えば、加熱により硬化させた後、更に紫外線を照射する。これにより、加熱によりソルダーレジストに未硬化部分が残ったとしても、引き続く紫外線照射により、ソルダーレジストを完全に硬化させることができる。配線１２ａ、配線１２ｂ及び配線１２ｃが形成されている部位へ塗布されたソルダーレジスト層１３と、絶縁体１１の上に塗布されたソルダーレジスト層１３とは、ステップＳ０２の塗装後の表面は平らであるが膜厚が異なるため、組成中の溶媒の揮発及び樹脂の硬化収縮に基づいて硬化後の膜厚が異なる。従って、ソルダーレジスト層１３は、硬化の過程において表面に凹凸が形成される。ソルダーレジスト層１３の凹の下は絶縁層１１が含まれ、凸の下は配線１２ａ、配線１２ｂ及び配線１２ｃが形成されている（ステップＳ０５）。
【００３３】
図６のフローチャートに従って製造された配線基板１０が、半導体装置１となる製造工程を、図２を参照して説明する。図６のフローチャートにより形成された配線基板１０のソルダーレジスト層１３の上に半導体素子２０が搭載される。半導体素子２０は、配線基板とワイヤボンディング接続又はフリップチップ接続を用いて接続される。金型４１及び金型４２は、半導体素子２０が搭載された配線基板１０を覆い囲み、封止樹脂３０が充填されるキャビティを形成する。このとき、図２のように、金型４１及び金型４２は、ソルダーレジスト層１３の表面に圧着される。封止樹脂３０は、金型４１と金型４２とが形成するキャビティへ高温の流動体状態で充填される。金型４１と、金型４２とは、１５０℃〜２００℃程度に加熱されており、キャビティ内へ充填された封止樹脂３０は硬化する（図２）。硬化した封止樹脂３０を含む半導体装置１は、金型４１及び金型４２から取り出される。半導体装置１を金型４１及び金型４２から取り出す工程において、本発明では、配線基板１０のソルダーレジスト層１３が金型４１及び金型４２と粘着し難いため、半導体装置１は容易に取り出すことが出来る。以上説明した、配線基板１０から半導体素子を搭載し、金型を圧着させて、樹脂を充填した後に樹脂を硬化させて、金型から配線基板１０を取り出す工程は、次に述べる第２の実施の形態、第３の実施の形態でも同様である。
【００３４】
本発明の第１の実施の形態による配線基板１０は、ソルダーレジスト層１３が表面に凹凸を有するため、樹脂封止工程における金型４１及び金型４２と接触するエラストマ１４の表面積を小さくすることが出来る。配線基板１０と金型４１及び金型４２との粘着力は、表面に凹凸を有していないソルダーレジストよりも弱く、樹脂封止工程後に半導体装置１を金型４１及び金型４２から容易に取り出すことが出来る。従って、本発明の配線基板１０は、金型４１及び金型４２からの引き剥がしに時間を掛けずに済み、更に金型４１及び金型４２に粘着するエラストマ１４が少なく金型４１及び金型４２の清掃に時間が掛からないため、半導体装置１の製造効率を向上させることが出来る。そして、配線基板１０は、金型４１及び金型４２に汚れが付着しにくい為、金型４１及び金型４２から配線基板５０への汚れの転写を防ぐことができ、配線基板５０とはんだボールとが未着する組立て不具合を防止することも出来る。また、本発明の配線基板１０は、金型４１及び金型４２から容易に剥がれるため、剥がすときの静電気の発生を防ぎ、半導体装置１（半導体素子２０）の機能不良を防止する効果を奏する。
【００３５】
（第２の実施の形態）
本発明の第２の実施の形態を説明する。本発明の第２の実施の形態では、ソルダーレジスト層１５の表面に意図的に凹凸を形成する工程が追加される。それ以外の構成は第１の実施の形態と同じであるため、同じ構成部位には同じ符号を用いて示し、重複する説明を省略する。
【００３６】
図７は、本発明の第２の実施の形態による図１及び図２に示した配線基板１０の部分断面図である。図７を参照すると、本発明の第２の実施の形態による配線基板１０は、絶縁層１１と、配線１２ａと、配線１２ｂと、ソルダーレジスト層１５とを備える。絶縁層１１と、配線１２ａと、配線１２ｂとは、第１の実施の形態と同様である。尚、第１の実施の形態と同じく、ダミー配線１２ｃを絶縁層１１上に形成してもかまわない。
【００３７】
ソルダーレジスト層１５の詳細を説明する。図８は、図７に示したＢの拡大図である。ソルダーレジスト層１５は、エラストマ１４を含む。ソルダーレジスト層１５は、表面の形状が第１の実施の形態のソルダーレジスト層１３と異なるが、それ以外はソルダーレジスト層１３と同様である。従って、ソルダーレジスト層１５の組成は、ソルダーレジスト層１３と同じ組成でよく、周知のソルダーレジストの組成を用いることが出来る。
【００３８】
ソルダーレジスト層１５は、表面に凹凸を有する。ソルダーレジスト層１５の表面の凹凸は、ソルダーレジスト層１３の表面の凹凸と同様の効果を奏する。即ち、ソルダーレジスト層１５の表面の凹凸は、ソルダーレジスト層１５と樹脂封止工程における金型４１及び金型４２との接触面積を小さくすることが出来る。そして、ソルダーレジスト層１５の表面の凹凸は、ソルダーレジスト層１５の表面から露出して金型４１及び金型４２との接触するエラストマ１４の表面積を小さくすることが出来る。従って、ソルダーレジスト層１５は、粘着成分であるエラストマ１４を含んでいるが、金型４１及び金型４２と接触するエラストマ１４の表面積が小さいため、金型４１及び金型４２との粘着力がエラストマ１４を含む凹凸のないソルダーレジスト（図示略）よりも弱くなる。即ち、本発明の配線基板１０のソルダーレジスト層１５は、第１の実施の形態のソルダーレジスト層１３と同様に、金型４１及び金型４２から剥がし易い効果を奏する。
【００３９】
ソルダーレジスト層１５の表面の凹凸の高さ１５ａは、５μｍ以下であることが好ましい。高さ１５ａが５μｍ以下であると、樹脂封止工程における流動体状の封止樹脂３０が、ソルダーレジスト層１５表面の凹凸と金型４１及び金型４２との間から漏れることを防ぐことが出来る（図２参照）。ソルダーレジスト層１５の表面の凹凸は、ソルダーレジスト層１５が硬化した後に、レーザーや砥粒を用いて形成することが出来る。レーザーを用いて形成する方法は、ソルダーレジスト層１５の表面の一つ一つの凹凸の間隔及び大きさを、第１の実施の形態のソルダーレジスト層１３の凹凸よりも、詳細に調整することが出来るため好ましい。砥粒を用いて形成する方法には、砥粒を含む研磨剤で表面に凹凸を形成する方法が例示される。尚、ソルダーレジスト層１５の表面に凹凸が形成出来ればよく、形成方法をレーザー及び砥粒に限定するものではない。
【００４０】
図９は、図８に示した配線基板１０が、樹脂封止工程において金型４１と接していることを示した断面図である。図９を参照すると、ソルダーレジスト層１５は、表面の凹状の部位と、金型４１とが接触していないことを示している。そして、ソルダーレジスト層１５の表面の凹凸は、金型４１と接触するエラストマ１４の表面積を小さくする。従って、本発明の第２の実施の形態による配線基板１０は、第１の実施の形態と同様に、ソルダーレジスト層１５と金型４１及び金型４２とが容易に剥離できるため、半導体装置１の製造効率を向上させることが出来る。
【００４１】
図１０は、本発明の第２の実施の形態による配線基板１０の製造方法を示したフローチャートである。図１０を参照して、本発明の第２の実施の形態による配線基板１０の製造方法を説明する。
【００４２】
配線１２ａ及び配線１２ｂは、ガラスエポキシ基板や、ガラスコンポジット基板などの絶縁性を有する絶縁層１１の上に形成される。配線１２ａ及び配線１２ｂの形成方法は、エッチングなどの周知の配線パターンの形成技術を利用することができる（ステップＳ１０）。
【００４３】
エラストマ１４を含むソルダーレジスト層１５は、絶縁層１１、配線１２ａ及び配線１２ｂの上に、表面が平らになるように塗布されてもよい。塗布方法は、スプレー法、スクリーン法、ローラーコート法、カーテンコータ法が例示される。ソルダーレジスト層１５は、硬化後の膜厚が２５μｍ〜７０μｍになる膜厚で塗布される。塗布されたソルダーレジスト層１５は、熱処理によって乾燥させられる。乾燥方法は、温度６０℃〜１００℃の範囲において、１０分〜３０分間行う方法が例示される（ステップＳ１１）。
【００４４】
ソルダーレジスト層１５は、マスクを介した紫外線を含む光により、又はレーザーで描画されるように、レジストパターンに基づいて露光される。（ステップＳ１２）。尚、ソルダーレジスト層１５は、ネガ型とポジ型とのどちらでも良い。
【００４５】
露光されたソルダーレジスト層１５は、現像液によって不要な部分が除去される（ステップＳ１３）。これにより、フリップチップ接続またはボンディングワイヤ接続される、配線１２ａ、１２ｂの一部からなる電極パッドが形成される。
【００４６】
ソルダーレジスト層１５は、更に加熱又は紫外線照射の少なくとも何れかを行うことにより硬化する。加熱方法は、１００℃〜２００℃において３０分〜６０分間行う方法が例示される（ステップＳ１４）。
【００４７】
硬化したソルダーレジスト層１５は、レーザー照射又は砥粒によって、高さ１５ａが５μｍ以下の凹凸が形成される（ステップＳ１５）。
【００４８】
図１０のフローチャートに従って製造された配線基板１０が、半導体装置１となる製造工程は、第１の実施の形態と同様であるため説明を省略する。
【００４９】
本発明の第２の実施の形態による配線基板１０は、ソルダーレジスト層１５が表面に凹凸を有するため、樹脂封止工程における金型４１及び金型４２と接触するエラストマ１４の表面積を小さくすることが出来る。従って、本発明の第２の実施の形態の配線基板１０は、第１の実施の形態と同様の効果を奏する。更に、本発明の第２の実施の形態の配線基板１０は、レーザーを用いることでソルダーレジスト層１５の表面の一つ一つの凹凸の間隔及び大きさを、第１の実施の形態のソルダーレジスト層１３の凹凸よりも、詳細に調整することが出来る。尚、本発明は、第１の実施の形態と第２の実施の形態を組み合わせることも可能である。即ち、第１の実施の形態の配線基板１０は、第２の実施の形態による表面に凹凸を形成する工程によって、更に表面に凹凸を形成してもよい。
【００５０】
（第３の実施の形態）
第３の実施の形態を説明する。本発明の第３の実施の形態は、第２の実施の形態のソルダーレジスト層１５をドライフィルムのソルダーレジストに変更したものである。従って、第２の実施の形態と同じ構成には同じ符号を用いて、重複する説明を省略する。
【００５１】
図１１は、ソルダーレジスト層５２を含むフィルム５０の部分断面図である。フィルム５０は、絶縁層１１と絶縁層１１に設けられた配線１２ａ及び配線１２ｂとを、ドライフィルムのソルダーレジスト層５２で覆うために使用される。図１１を参照すると、フィルム５０は、支持フィルム５１と、ソルダーレジスト層５２とを含む。
【００５２】
支持フィルム５１は、ソルダーレジスト層５２と粘着し、ソルダーレジスト層５２を支持する。支持フィルム５１は、ソルダーレジスト層５２と粘着する面に凹凸を有する。支持フィルム５１が凹凸を有していることで、ソルダーレジスト層５２も支持フィルム５１と粘着している面にも、支持フィルム５１の凹凸に対応する形状が転写される。支持フィルム５１は、ソルダーレジスト層５２が絶縁層１１、配線１２ａ及び配線１２ｂを覆うように接着された後、ソルダーレジスト層５２から剥離される。尚、支持フィルム５１は、ドライフィルムタイプのソルダーレジスト層５２を支持する機能を備えた周知の材料を用いることが出来る。
【００５３】
ソルダーレジスト層５２は、絶縁層１１、配線１２ａ及び配線１２ｂを覆うように接着され、それらを保護する。ソルダーレジスト層５２は、第２の実施の形態のソルダーレジスト層１５と異なり、絶縁層１１、配線１２ａ及び配線１２ｂを覆うように接着された後の乾燥工程が不要であるが、完全硬化した後の性能はソルダーレジスト層１５と同じである。従って、ソルダーレジスト層５２の硬化後の組成は、ソルダーレジスト層１５と同様であり、エラストマ１４を含んでいる。
【００５４】
ソルダーレジスト層５２は、支持フィルム５１の凹凸に対応した凹凸を有する。ソルダーレジスト層５２の凹凸は、絶縁層１１、配線１２ａ及び配線１２ｂへ接着されたとき、表面に位置する。ソルダーレジスト層５２の表面の凹凸は、ソルダーレジスト層１５の凹凸と同様の効果を奏することが出来る。即ち、ソルダーレジスト層５２の表面の凹凸は、ソルダーレジスト層５２と樹脂封止工程における金型４１及び金型４２との接触面積を小さくし、ソルダーレジスト層５２の表面から露出して金型４１及び金型４２との接触するエラストマ１４の表面積を小さくすることが出来る。ソルダーレジスト層５２の凹凸は、ソルダーレジスト層１５の凹凸と同様に、高さ５２ａは５μｍ以下であることが好ましい。
【００５５】
また、フィルム５０は、ソルダーレジスト層５２の凹凸が形成されていない面（支持フィルム５１と接着していない面）に、表面を保護する保護フィルムを有していてもよい。
【００５６】
図１２は、本発明の第３の実施の形態による配線基板１０の製造方法を示したフローチャートである。図１３は、本発明の第３の実施の形態による配線基板１０の製造方法を示した断面図である。図１２及び図１３を参照して、本発明の第３の実施の形態による配線基板１０の製造方法を説明する。
【００５７】
配線１２ａ及び配線１２ｂは、ガラスエポキシ基板や、ガラスコンポジット基板などの絶縁性を有する絶縁層１１の上に形成される。配線１２ａ及び配線１２ｂの形成方法は、エッチングなどの周知の配線パターンの形成技術を利用することができる（ステップＳ２０）。
【００５８】
支持フィルム５１に支持されたソルダーレジスト層５２を含むフィルム５０は、支持フィルム５１を表にして、絶縁層１１及び絶縁層１１に設けられた配線１２ａ及び配線１２ｂを覆うように張り付けられる（接着させられる）。ソルダーレジスト層５２は、エラストマ１４の微粒子を含んでいる。接着方法は、熱圧着など周知の方法を用いることが出来る（ステップＳ２１、図１３の（ａ））。
【００５９】
ソルダーレジスト層５２を含むフィルム５０は、マスクを介した紫外線を含む光により、又はレーザーで描画されるように、ソルダーレジスト層５２のレジストパターンに基づいて露光される（ステップＳ２２）。尚、ソルダーレジスト層５２は、ネガ型とポジ型とのどちらでも良い。
【００６０】
支持フィルム５１は、ソルダーレジスト層５２から剥離される。支持フィルム５１と接していたソルダーレジスト層５２の表面には、凹凸が形成されている（ステップＳ２３、図１３の（ｂ））。
【００６１】
露光されたソルダーレジスト層５２は、現像液によって現像され、不要な部分が除去される（ステップＳ２４）。この結果、配線１２ａ、１２ｂの一部が露出し、電極パッドが形成される。
【００６２】
ソルダーレジスト層５２は、更に加熱又は紫外線照射の少なくとも何れかを行うことにより硬化する。加熱方法は、１００℃〜２００℃において３０分〜６０分間行う方法が例示される（ステップＳ２５）。
【００６３】
図１２のフローチャートに従って製造された配線基板１０が、半導体装置１となる製造工程は、第１及び第２の実施の形態と同様であるため説明を省略する。
【００６４】
尚、本発明の第１から第３の実施の形態による配線基板１０を用いて半導体装置１は製造される。本明細書において半導体装置１の樹脂封止工程を説明したが、半導導体装置１の製造に係るその他の工程については当業者に周知の方法を用いることが出来る。
【００６５】
（第４の実施の形態）
本発明の第１から第３の実施の形態による配線基板１０は、実装基板に適用することも可能である。図１４は、第４の実施の形態による半導体装置１００の断面図である。図１４を参照すると、半導体装置１００は、実装基板１１０と、半導体パッケージ１２０とを具備する。
【００６６】
図１５は、図１４に示した実装基板１１０の部分拡大図である。図１５を参照すると、実装基板１１０は、絶縁層１１１と、配線１１２と、ソルダーレジスト層１１３とを備える。実装基板１１０の各構成は、配線基板１０と同様である。つまり、絶縁層１１１は絶縁層１１と同様であり、配線１１２は配線１２ａ及び配線１２ｂと同様であり、ソルダーレジスト層１１３はソルダーレジスト層１３又はソルダーレジスト層１５又はソルダーレジスト層５２と同様である。
【００６７】
図１４を参照して、半導体パッケージ１２０は、周知の方法で製造された半導体パッケージであり、本発明の第１から第３の実施の形態の半導体装置１が例示される。また、半導体装置１００の製造方法は、当業者に周知の方法を用いることが出来る。このように、本発明の電子装置は、配線基板（パッケージ基板、実装基板）と配線基板（パッケージ基板、実装基板）に半導体素子が搭載された半導体装置に適用することが出来る。
【００６８】
（各実施の形態の組み合わせ）
以上、第１の実施の形態から第４の実施の形態まで説明してきたが、第１の実施の形態によるソルダーレジスト層の表面に凹凸を形成する構造及び方法を、第２の実施の形態のソルダーレジスト層の表面に凹凸を形成する構造及び方法と組み合わせることも可能である。組み合わせを行うことにより、更にソルダーレジスト層の表面の凹凸を大きくすることが可能であり、ソルダーレジスト層の表面と金型が粘着しにくくなり、樹脂封止工程における金型からの取り出しを更に容易にすることができる。また、第１の実施の形態による配線の有無による凹凸によりソルダーレジスト層の表面に凹凸を形成する構造及び方法を、第３の実施の形態であるドライフィルムタイプのソルダーレジストを用いる構造及び方法に適用することも可能である。例えば、配線およびダミー配線を絶縁層上に複数形成し、その上に第３の実施の形態に記載された表面に凹凸が形成されたドライフィルムタイプのソルダーレジストを張り付けることで、ソルダーレジストの表面には、第１の実施の形態による凹凸に加え、第３の実施の形態における凹凸が形成されることになる。そのため、組み合わせることにより、更にソルダーレジスト層の表面と金型が粘着しにくくなり、樹脂封止工程における金型からの取り出しを更に容易にすることができる。更に、第２の実施の形態における、表面に凹凸が形成されたドライフィルムタイプのソルダーレジストを絶縁層と配線との上に張り付けた後に、ソルダーレジストを硬化させ、引き続き第３の実施の形態である、硬化したソルダーレジストに更に凹凸を形成することも可能である。ソルダーレジスト表面に更に凹凸が形成される為、ソルダーレジスト層と金型との粘着を抑制することができる。また、第１の実施の形態と第２の実施の形態と、第３の実施の形態を組み合わせてもよい。この場合も、ソルダーレジスト表面に更に凹凸が形成される為、ソルダーレジスト層と金型との粘着を抑制することができる。
【符号の説明】
【００６９】
１ 半導体装置
１０ 配線基板
１１ 絶縁層
１２ａ 配線
１２ｂ 配線
１２ｃ 配線
１３ ソルダーレジスト層
１３ａ 高さ
１４ エラストマ
１５ ソルダーレジスト層
１５ａ 高さ
２０ 半導体素子
３０ 封止樹脂
４１ 金型
４２ 金型
５０ フィルム
５１ 支持フィルム
５２ ソルダーレジスト層
５２ａ 高さ
１００ 半導体装置
１１０ 実装基板
１１１ 絶縁層
１１２ 配線
１１３ ソルダーレジスト層
１２０ 半導体パッケージ
【技術分野】
【０００１】
本発明は電子装置に関し、特に配線基板のソルダーレジストに関する。
【背景技術】
【０００２】
半導体パッケージは、多ピン化及び信号の高速伝送化に対応するために、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）などのエリアアレイ型の端子を有するパッケージが多く採用されている。エリアアレイ型の半導体パッケージの製造工程には、半導体素子を保護するための樹脂封止工程がある。樹脂封止工程は、ワイヤボンディング接続又はフリップチップ接続を用いて接続された半導体素子を搭載した配線基板（パッケージ基板）を金型で覆い囲む工程と、金型のキャビティへ高温で液状化した封止樹脂を充填する工程と、充填された封止樹脂を硬化し、硬化した樹脂を含む半導体装置（半導体パッケージ）を金型から取り出す工程とが含まれる。金型から半導体装置を取り出す工程において、金型と半導体装置とが粘着してしまうことに起因する生産性の低下を改善するために、様々な検討がなされている。
【０００３】
金型から半導体装置を取り出す工程に関する技術が、特許文献１に開示されている。特許文献１の樹脂モールド装置は、キャビティに樹脂を充填して樹脂成形した後、エジェクタピンを突き出してキャビティから成形品を離型しつつ型開きするが、その際に、成形品を金型のパーティング面にエア吸着するエアの吸引手段を設けたことを特徴としている。このような樹脂モールド装置は、自動による樹脂モールド操作を円滑に行うことが可能になるというものである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−１６６４４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
配線基板（パッケージ基板、実装基板）は、表面に絶縁性を有するソルダーレジスト層が形成されている。ソルダーレジスト層は、配線基板の配線パターンをほこりや湿気など外部の影響から保護するため、及びはんだが不必要な部分へ付着してショートを起こさないために形成されている。更に、ソルダーレジスト層は、熱変形に基づく歪みに耐えられる性能を有する。特に、ソルダーレジスト層が、配線基板（パッケージ基板）と半導体素子との接合部に位置する場合、樹脂封止工程における配線基板（パッケージ基板）と半導体素子との熱変形に基づく歪みに耐えられる性能を有する必要がある。そこで、ソルダーレジストには、内部応力を緩和するエラストマが含まれている。
【０００６】
しかし、本願発明者は鋭意検討の結果、封止樹脂の基材自体が封止樹脂と金型との取り外しを困難にしている以外に、ソルダーレジストに含まれるエラストマが樹脂封止工程における熱に基づき軟化するため金型に粘着しやすく、成形した半導体装置を金型から取り出すことを困難にしているという問題点を見出した。
【課題を解決するための手段】
【０００７】
以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００８】
本発明の電子装置は、絶縁層（１１）及び絶縁層（１１）に設けられた配線（１２ａ、１２ｂ）と、絶縁層（１１）及び配線（１２ａ、１２ｂ）を覆うように形成され、エラストマ（１４）の微粒子を含むソルダーレジスト層（１３、１５）とを具備する。ソルダーレジスト層（１３、１５）は表面に凹凸を含む。
【０００９】
本発明の電子装置の製造方法は、絶縁層（１１）と絶縁層の上に形成された配線（１２ａ，１２ｂ）とを覆うように、エラストマ（１４）の微粒子を含むソルダーレジストを形成する工程と、ソルダーレジスト層上に半導体素子を搭載する工程と、半導体素子を覆うように、ソルダーレジスト層の表面に金型を圧着させる工程と、半導体素子と金型の隙間に樹脂を充填させた後に樹脂を硬化させて、半導体素子を樹脂封止する工程と、樹脂封止する工程の後に、ソルダーレジスト層の表面と樹脂とを金型から取り外す工程とを有する。ソルダーレジスト層を形成する工程において、ソルダーレジスト層の表面に凹凸が形成される。
【００１０】
このような電子装置及び電子装置の製造方法は、ソルダーレジスト層（１３、１５）の表面の凹凸が、樹脂封止工程の金型（４１、４２）と接触するエラストマ（１４）の表面積を小さくすることが出来る。
【発明の効果】
【００１１】
本発明の電子装置は、ソルダーレジストが熱をかけても金型と粘着しにくいため、樹脂封止工程における金型からの取り出しを容易にすることが出来る。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の半導体装置１の断面図である。
【図２】図２は、本発明の半導体装置１の樹脂封止工程において、金型４１及び金型４２が形成するキャビティへ封止樹脂３０が充填されたときの断面図である。
【図３】図３は、図１及び図２に示した配線基板１０の部分断面図である。
【図４】図４は、図３に示したＡの拡大図である。
【図５】図５は、図４に示した配線基板１０が、樹脂封止工程において金型４１と接していることを示した断面図である。
【図６】図６は、本発明の第１の実施の形態による配線基板１０の製造方法を示したフローチャートである。
【図７】図７は、本発明の第２の実施の形態による図１及び図２に示した配線基板１０の部分断面図である。
【図８】図８は、図７に示したＢの拡大図である。
【図９】図９は、図８に示した配線基板１０が、樹脂封止工程において金型４１と接していることを示した断面図である。
【図１０】図１０は、本発明の第２の実施の形態による配線基板１０の製造方法を示したフローチャートである。
【図１１】図１１は、ソルダーレジスト層５２を含むフィルム５０の部分断面図である。
【図１２】図１２は、本発明の第３の実施の形態による配線基板１０の製造方法を示したフローチャートである。
【図１３】図１３は、本発明の第３の実施の形態による配線基板１０の製造方法を示した断面図である。
【図１４】図１４は、第４の実施の形態による半導体装置１００の断面図である。
【図１５】図１５は、図１４に示した実装基板１１０の部分拡大図である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照して本発明の実施の形態による電子装置を説明する。本実施の形態における電子装置は、配線基板（パッケージ基板、実装基板）又は配線基板（パッケージ基板、実装基板）に半導体素子が搭載された半導体装置を表す。
【００１４】
（第１の実施の形態）
本発明の第１の実施の形態を説明する。図１は、本発明の半導体装置１の断面図である。図１を参照すると、半導体装置１は、配線基板１０と、半導体素子２０と、封止樹脂３０とを具備する。
【００１５】
配線基板１０は、エリアアレイ型のパッケージ基板であり、半導体素子２０と実装基板（図示省略）とを接続する。半導体素子２０は、各種機能を実現する配線が形成されており、配線基板１０に接続される。半導体素子２０と配線基板１０との接続方法は、ワイヤボンディング（図示省略）とフリップチップ接続（図示省略）とのどちらでも良い。封止樹脂３０は、半導体素子２０を覆い保護する。
【００１６】
図２は、本発明の半導体装置１の樹脂封止工程において、金型４１及び金型４２が形成するキャビティへ封止樹脂３０が充填されたときの断面図である。図２を参照して、樹脂封止工程を説明する。金型４１及び金型４２は、半導体素子２０が搭載された配線基板１０を覆い囲み、封止樹脂３０が充填されるキャビティを形成する。封止樹脂３０は、金型４１と金型４２とが形成するキャビティへ高温の液状態で充填される。尚、封止樹脂３０は必ずしも液体となる必要は無く、流動性を有する状態（ゴム状態）となっていればよい。以下では、液状態として説明する。金型４１と、金型４２とは、１５０℃〜２００℃程度に加熱されており、キャビティ内へ充填された封止樹脂３０は硬化する（図２）。硬化した封止樹脂３０を含む半導体装置１は、金型４１及び金型４２から取り出される。半導体装置１を金型４１及び金型４２から取り出す工程において、金型４１及び金型４２と配線基板１０とが剥がし難くなるという問題がある。しかし、本発明の配線基板１０は後述されるように金型４１及び金型４２と粘着し難くなるため、半導体装置１を容易に取り出すことが出来る。尚、金型４１及び金型４２と、封止樹脂３０とをはがす方法は、周知の技術を用いることが出来る。以下、配線基板１０の詳細を説明する。
【００１７】
図３は、図１及び図２に示した配線基板１０の部分断面図である。図３を参照すると、本発明の第１の実施の形態による配線基板１０は、絶縁層１１と、配線１２ａと、配線１２ｂと、配線１２ｃと、ソルダーレジスト層１３とを備える。尚、ソルダーレジスト層１３を構成するレジスト材料を指す場合は、「ソルダーレジスト層」ではなく「ソルダーレジスト」と記載する。配線基板１０は、配線１２ａ又は配線１２ｂ上に、更に、絶縁層と配線とをそれぞれ１層以上積層した多層基板に、第１ソルダーレジスト１３と第２ソルダーレジスト１４とを備えたものでもよい。また、配線基板１０は、絶縁層の片面にのみ配線を形成した配線基板に第１ソルダーレジスト１３と、第２ソルダーレジスト１４とを備えたものでもよい。尚、絶縁層１１内に配線１２ａや１２ｂ、１２ｃと異なる配線（図示省略）が形成されていてもよい。また、ソルダーレジスト層１３の一部は開口され、配線１２ａ、１２ｂの一部が露出し、電極パッド（図示省略）が形成される。半導体素子２０が接続される配線層側電極パッドには、ワイヤがワイヤボンディング接続されたり、はんだボールが接続されてフリップチップ接続されたりする。他方の配線層側の電極パッドには、外部端子となる、例えば、はんだボールが接合される。
【００１８】
絶縁層１１は、配線１２ａと配線１２ｂ、配線１２ｃとが形成される基材であり、配線１２ａと配線１２ｂ、及び配線１２ｃとの電気伝導を遮る。絶縁層１１は、ガラス繊維を編んだ布にエポキシ樹脂を含浸させたガラスエポキシ基板や、ガラス繊維を切り揃えたマット状のものにエポキシ樹脂を含浸させたガラスコンポジット基板など、周知の技術を用いることが出来る。尚、絶縁層１１内に配線１２ａや１２ｂと異なる配線層（図示省略）が形成されていてもよい。また、絶縁層１１に表裏を貫通するスルーホールを形成し、配線１２ａと配線１２ｂとの所定の配線間を接続することもできる。
【００１９】
配線１２ａは、絶縁層１１の上に所定のパターンで形成される導線である。配線１２ｂは、配線１２ａが形成されている面と反対の絶縁層１１の上に、所定のパターンで形成される導線である。配線１２ａ及び配線１２ｂの形成方法は、周知の技術を用いることが出来る。配線１２ａ及び配線１２ｂの厚みは、１０μｍ〜３５μｍが例示される。また、配線１２ａ及び配線１２ｂのパターンは、ソルダーレジスト層１３の表面に凹凸を形成することが出来る。ソルダーレジスト層１３の表面に凹凸が形成される詳細は後述する。
【００２０】
配線１２ａ及び配線１２ｂは、配線１２ｃを含むことが出来る。配線１２ｃは、ソルダーレジスト層１３の表面に凹凸を形成するために、配線１２ａ及び配線１２ｂが形成されていない絶縁層１１の上へ、配線１２ａ及び配線１２ｂと同じ材料で同様に形成されるダミーの配線である。従って、配線１２ｃは半導体素子２０と電気的に接続されていなくてよい。配線１２ｃは、絶縁層１１の上にドットやメッシュなどの任意の形状で形成され、厚みは配線１２ａ及び配線１２ｂと同じである。
【００２１】
ソルダーレジスト層１３の詳細を説明する。図４は、図３に示したＡの拡大図である。ソルダーレジスト層１３は、絶縁層１１、配線１２ａ、配線１２ｂ及び配線１２ｃを覆うように形成され、配線１２ａ、配線１２ｂ及び配線１２ｃを保護する絶縁膜である。ソルダーレジスト層１３は、配線１２ａ、配線１２ｂ及び配線１２ｃにおける配線同士の接触を防止すると共に、配線基板１０に形成されるはんだが、電気的接続をとる電極パッド以外に付着することに起因するショートを防止する。ソルダーレジスト層１３の膜厚は、下限が配線１２ａ、配線１２ｂ及び配線１２ｃを覆うことができる膜厚であり、上限が半導体装置１の製造時及び使用時の歪みによりクラックが発生しない膜厚である。ソルダーレジスト層１３の膜厚は、２５μｍ〜７０μｍが例示される。また、ソルダーレジスト層１３は、配線１２ａ、１２ｂ、１２ｃの一部が露出されるように開口される。開口部には電極パッドが形成され、ワイヤボンディング接続または、はんだボールが接続される。
【００２２】
ソルダーレジスト層１３は、内部応力を緩和するエラストマ１４を含む。エラストマ１４は、ソルダーレジスト層１３中に、平均粒子径５μｍ〜１５μｍで分散しているポリマーである。エラストマ１４は、封止樹脂３０を硬化させる温度以下（例えば１５０℃以下）のガラス転移点を有し、ガラス転移点以上の温度で軟化し粘着性が発現する。ソルダーレジスト層１３は、配線基板１０と半導体素子２０との間に位置する部位があるため、樹脂封止工程における配線基板１０と半導体素子２０との熱変形に基づく歪みに耐えられる性能を有する必要がある。エラストマ１４は、この歪による内部応力を緩和し、ソルダーレジスト層１３のクラックの発生及び絶縁体１１からの剥離を防止する役割を果たす。但し、エラストマ１４は、ガラス転移点以上の温度において、軟化するため他の部材と粘着しやすい。従って、ソルダーレジスト層１３の表面から露出したエラストマ１４は、樹脂封止工程において金型４１及び金型４２と接触すると剥がれ難くなり、製造効率を低下させる原因となる。尚、ソルダーレジスト層１３及びエラストマ１４の組成は、周知のソルダーレジスト及びエラストマの組成を用いることが出来る。
【００２３】
ソルダーレジスト層１３は、表面に凹凸を有する。ソルダーレジスト層１３表面の凹の下は、絶縁体１１である。ソルダーレジスト層１３表面の凸の下は、配線１２ａ、配線１２ｂ及び配線１２ｃである。つまり、絶縁体１１上において、配線１２ａ、１２ｂ、１２ｃが存在する領域と、配線が存在しない領域とで形成される凹凸を反映した凹凸がソルダーレジスト層１３の表面に形成されるように、ソルダーレジスト層が形成される。つまり、ソルダーレジストの表面が平坦化されてしまわないように、ソルダーレジストを、絶縁体１１上及び配線１２ａ、１２ｂ、１２ｃ上に塗布する必要がある。このような構造は、例えば、ソルダーレジストの粘性を高めにしたり、ソルダーレジストの塗布量を少なくしたりしてソルダーレジスト層厚を減少させることにより実現できる。ソルダーレジスト層を薄くすると、配線の凹凸の影響が顕著になるため、ソルダーレジスト層１３の表面の凹凸は、溝状になる。
【００２４】
ソルダーレジスト層１３の表面の凹凸は、ソルダーレジスト層１３と樹脂封止工程における金型４１及び金型４２との接触面積を小さくすることが出来る。つまり、ソルダーレジスト層１３の表面から露出し、金型４１及び金型４２との接触するエラストマ１４の表面積も小さくすることが出来る。従って、ソルダーレジスト層１３は、粘着成分であるエラストマ１４を含んでいるが、金型４１及び金型４２と接触するエラストマ１４の表面積が小さいため、金型４１及び金型４２との粘着力がエラストマ１４を含む凹凸のないソルダーレジスト（図示略）よりも弱くなる。即ち、本発明の配線基板１０のソルダーレジスト層１３は、金型４１及び金型４２から剥がし易い効果を奏する。
【００２５】
図５は、図４に示した配線基板１０が、樹脂封止工程において金型４１と接していることを示した断面図である。図５を参照すると、ソルダーレジスト層１３は、表面の凹状の部位と、金型４１とが接触していないことを示している。そして、ソルダーレジスト層１３の表面の凹凸は、金型４１と接触するエラストマ１４の表面積を小さくしている。従って、本発明の配線基板１０は、ソルダーレジスト層１３と金型４１及び金型４２とが容易に剥離できるため、半導体装置１の製造効率を向上させることが可能である。尚、ソルダーレジスト層１３の凹凸の高さ１３ａは、５μｍ以下とすることが好ましい。高さ１３ａを５μｍ以下とすることで、樹脂封止工程における液状の封止樹脂３０が、ソルダーレジスト層１３の凹凸と金型４１及び金型４２との間から漏れることを防ぐことが出来る（図２参照）。
【００２６】
配線１２ａ、１２ｂ、１２ｃの配線幅は、エラストマ１４の平均粒子径以上であることが好ましい。配線幅がエラストマ１４の平均粒子径よりも小さいと、配線上にエラストマ１４が存在した場合、配線上に形成されるソルダーレジスト１３の凸部にエラストマ１４が収まらず、エラストマ１４の表面をソルダーレジスト１３の樹脂成分である基剤で十分に覆うことができなくなるためである。
【００２７】
図６は、本発明の第１の実施の形態による配線基板１０の製造方法を示したフローチャートである。図６を参照して、本発明の第１の実施の形態による配線基板１０の製造方法を説明する。
【００２８】
配線１２ａ及び配線１２ｂは、ガラスエポキシ基板や、ガラスコンポジット基板などの絶縁性を有する絶縁層１１の上に形成される。このときソルダーレジスト層１３の表面に凹凸を形成するために、配線１２ａ及び配線１２ｂが形成されていない部位へ配線１２ｃも同時に形成される。配線１２ａ、配線１２ｂ及び配線１２ｃの形成方法は、エッチングなどの周知の配線パターンの形成技術を利用することができる（ステップＳ０１）。
【００２９】
エラストマ１４を含むソルダーレジスト層１３は、絶縁層１１、配線１２ａ、配線１２ｂ及び配線１２ｃの上に、表面が平らになるように塗布される。塗布方法は、スプレー法、スクリーン印刷法、ローラーコート法、カーテンコータ法が例示される。ソルダーレジスト層１３は、硬化後の膜厚が２５μｍ〜７０μｍになる膜厚で塗布される。尚、塗布回数は１回でも、複数回に分けて塗布してもよい。塗布されたソルダーレジスト層１３は、熱処理によってプリベークさせられる。プリベーク方法は、温度６０℃〜１００℃の範囲において、１０分〜３０分間行う方法が例示される（ステップＳ０２）。
【００３０】
ソルダーレジスト層１３は、ソルダーレジスト層１３のレジストパターンに基づくマスクを介して、露光される。露光は、例えば紫外線を含む光により行われる。ソルダーレジスト層１３は、所定のレジストパターンに基づいて、描画されるようにレーザーで露光される（ステップＳ０３）。尚、ソルダーレジスト層１３は、露光されると現像液に対する溶解性が低下して現像後に露光部分が残るネガ型と、露光されると現像液に対する溶解性が増大して露光部が除去されるポジ型とのどちらでも良い。
【００３１】
露光されたソルダーレジスト層１３は、現像液によって不要な部分が除去される（ステップＳ０４）。
【００３２】
ソルダーレジスト層１３は、更に加熱及び紫外線照射により硬化する。加熱方法は、１００℃〜２００℃において３０分〜６０分間行う方法が例示される。尚、ソルダーレジスト材料によっては、加熱のみ、紫外線照射のみ、又は加熱と紫外線照射を組み合わせることでソルダーレジスト層１３の硬化が行われる。加熱と紫外線照射を組み合わせた方法では、例えば、加熱により硬化させた後、更に紫外線を照射する。これにより、加熱によりソルダーレジストに未硬化部分が残ったとしても、引き続く紫外線照射により、ソルダーレジストを完全に硬化させることができる。配線１２ａ、配線１２ｂ及び配線１２ｃが形成されている部位へ塗布されたソルダーレジスト層１３と、絶縁体１１の上に塗布されたソルダーレジスト層１３とは、ステップＳ０２の塗装後の表面は平らであるが膜厚が異なるため、組成中の溶媒の揮発及び樹脂の硬化収縮に基づいて硬化後の膜厚が異なる。従って、ソルダーレジスト層１３は、硬化の過程において表面に凹凸が形成される。ソルダーレジスト層１３の凹の下は絶縁層１１が含まれ、凸の下は配線１２ａ、配線１２ｂ及び配線１２ｃが形成されている（ステップＳ０５）。
【００３３】
図６のフローチャートに従って製造された配線基板１０が、半導体装置１となる製造工程を、図２を参照して説明する。図６のフローチャートにより形成された配線基板１０のソルダーレジスト層１３の上に半導体素子２０が搭載される。半導体素子２０は、配線基板とワイヤボンディング接続又はフリップチップ接続を用いて接続される。金型４１及び金型４２は、半導体素子２０が搭載された配線基板１０を覆い囲み、封止樹脂３０が充填されるキャビティを形成する。このとき、図２のように、金型４１及び金型４２は、ソルダーレジスト層１３の表面に圧着される。封止樹脂３０は、金型４１と金型４２とが形成するキャビティへ高温の流動体状態で充填される。金型４１と、金型４２とは、１５０℃〜２００℃程度に加熱されており、キャビティ内へ充填された封止樹脂３０は硬化する（図２）。硬化した封止樹脂３０を含む半導体装置１は、金型４１及び金型４２から取り出される。半導体装置１を金型４１及び金型４２から取り出す工程において、本発明では、配線基板１０のソルダーレジスト層１３が金型４１及び金型４２と粘着し難いため、半導体装置１は容易に取り出すことが出来る。以上説明した、配線基板１０から半導体素子を搭載し、金型を圧着させて、樹脂を充填した後に樹脂を硬化させて、金型から配線基板１０を取り出す工程は、次に述べる第２の実施の形態、第３の実施の形態でも同様である。
【００３４】
本発明の第１の実施の形態による配線基板１０は、ソルダーレジスト層１３が表面に凹凸を有するため、樹脂封止工程における金型４１及び金型４２と接触するエラストマ１４の表面積を小さくすることが出来る。配線基板１０と金型４１及び金型４２との粘着力は、表面に凹凸を有していないソルダーレジストよりも弱く、樹脂封止工程後に半導体装置１を金型４１及び金型４２から容易に取り出すことが出来る。従って、本発明の配線基板１０は、金型４１及び金型４２からの引き剥がしに時間を掛けずに済み、更に金型４１及び金型４２に粘着するエラストマ１４が少なく金型４１及び金型４２の清掃に時間が掛からないため、半導体装置１の製造効率を向上させることが出来る。そして、配線基板１０は、金型４１及び金型４２に汚れが付着しにくい為、金型４１及び金型４２から配線基板５０への汚れの転写を防ぐことができ、配線基板５０とはんだボールとが未着する組立て不具合を防止することも出来る。また、本発明の配線基板１０は、金型４１及び金型４２から容易に剥がれるため、剥がすときの静電気の発生を防ぎ、半導体装置１（半導体素子２０）の機能不良を防止する効果を奏する。
【００３５】
（第２の実施の形態）
本発明の第２の実施の形態を説明する。本発明の第２の実施の形態では、ソルダーレジスト層１５の表面に意図的に凹凸を形成する工程が追加される。それ以外の構成は第１の実施の形態と同じであるため、同じ構成部位には同じ符号を用いて示し、重複する説明を省略する。
【００３６】
図７は、本発明の第２の実施の形態による図１及び図２に示した配線基板１０の部分断面図である。図７を参照すると、本発明の第２の実施の形態による配線基板１０は、絶縁層１１と、配線１２ａと、配線１２ｂと、ソルダーレジスト層１５とを備える。絶縁層１１と、配線１２ａと、配線１２ｂとは、第１の実施の形態と同様である。尚、第１の実施の形態と同じく、ダミー配線１２ｃを絶縁層１１上に形成してもかまわない。
【００３７】
ソルダーレジスト層１５の詳細を説明する。図８は、図７に示したＢの拡大図である。ソルダーレジスト層１５は、エラストマ１４を含む。ソルダーレジスト層１５は、表面の形状が第１の実施の形態のソルダーレジスト層１３と異なるが、それ以外はソルダーレジスト層１３と同様である。従って、ソルダーレジスト層１５の組成は、ソルダーレジスト層１３と同じ組成でよく、周知のソルダーレジストの組成を用いることが出来る。
【００３８】
ソルダーレジスト層１５は、表面に凹凸を有する。ソルダーレジスト層１５の表面の凹凸は、ソルダーレジスト層１３の表面の凹凸と同様の効果を奏する。即ち、ソルダーレジスト層１５の表面の凹凸は、ソルダーレジスト層１５と樹脂封止工程における金型４１及び金型４２との接触面積を小さくすることが出来る。そして、ソルダーレジスト層１５の表面の凹凸は、ソルダーレジスト層１５の表面から露出して金型４１及び金型４２との接触するエラストマ１４の表面積を小さくすることが出来る。従って、ソルダーレジスト層１５は、粘着成分であるエラストマ１４を含んでいるが、金型４１及び金型４２と接触するエラストマ１４の表面積が小さいため、金型４１及び金型４２との粘着力がエラストマ１４を含む凹凸のないソルダーレジスト（図示略）よりも弱くなる。即ち、本発明の配線基板１０のソルダーレジスト層１５は、第１の実施の形態のソルダーレジスト層１３と同様に、金型４１及び金型４２から剥がし易い効果を奏する。
【００３９】
ソルダーレジスト層１５の表面の凹凸の高さ１５ａは、５μｍ以下であることが好ましい。高さ１５ａが５μｍ以下であると、樹脂封止工程における流動体状の封止樹脂３０が、ソルダーレジスト層１５表面の凹凸と金型４１及び金型４２との間から漏れることを防ぐことが出来る（図２参照）。ソルダーレジスト層１５の表面の凹凸は、ソルダーレジスト層１５が硬化した後に、レーザーや砥粒を用いて形成することが出来る。レーザーを用いて形成する方法は、ソルダーレジスト層１５の表面の一つ一つの凹凸の間隔及び大きさを、第１の実施の形態のソルダーレジスト層１３の凹凸よりも、詳細に調整することが出来るため好ましい。砥粒を用いて形成する方法には、砥粒を含む研磨剤で表面に凹凸を形成する方法が例示される。尚、ソルダーレジスト層１５の表面に凹凸が形成出来ればよく、形成方法をレーザー及び砥粒に限定するものではない。
【００４０】
図９は、図８に示した配線基板１０が、樹脂封止工程において金型４１と接していることを示した断面図である。図９を参照すると、ソルダーレジスト層１５は、表面の凹状の部位と、金型４１とが接触していないことを示している。そして、ソルダーレジスト層１５の表面の凹凸は、金型４１と接触するエラストマ１４の表面積を小さくする。従って、本発明の第２の実施の形態による配線基板１０は、第１の実施の形態と同様に、ソルダーレジスト層１５と金型４１及び金型４２とが容易に剥離できるため、半導体装置１の製造効率を向上させることが出来る。
【００４１】
図１０は、本発明の第２の実施の形態による配線基板１０の製造方法を示したフローチャートである。図１０を参照して、本発明の第２の実施の形態による配線基板１０の製造方法を説明する。
【００４２】
配線１２ａ及び配線１２ｂは、ガラスエポキシ基板や、ガラスコンポジット基板などの絶縁性を有する絶縁層１１の上に形成される。配線１２ａ及び配線１２ｂの形成方法は、エッチングなどの周知の配線パターンの形成技術を利用することができる（ステップＳ１０）。
【００４３】
エラストマ１４を含むソルダーレジスト層１５は、絶縁層１１、配線１２ａ及び配線１２ｂの上に、表面が平らになるように塗布されてもよい。塗布方法は、スプレー法、スクリーン法、ローラーコート法、カーテンコータ法が例示される。ソルダーレジスト層１５は、硬化後の膜厚が２５μｍ〜７０μｍになる膜厚で塗布される。塗布されたソルダーレジスト層１５は、熱処理によって乾燥させられる。乾燥方法は、温度６０℃〜１００℃の範囲において、１０分〜３０分間行う方法が例示される（ステップＳ１１）。
【００４４】
ソルダーレジスト層１５は、マスクを介した紫外線を含む光により、又はレーザーで描画されるように、レジストパターンに基づいて露光される。（ステップＳ１２）。尚、ソルダーレジスト層１５は、ネガ型とポジ型とのどちらでも良い。
【００４５】
露光されたソルダーレジスト層１５は、現像液によって不要な部分が除去される（ステップＳ１３）。これにより、フリップチップ接続またはボンディングワイヤ接続される、配線１２ａ、１２ｂの一部からなる電極パッドが形成される。
【００４６】
ソルダーレジスト層１５は、更に加熱又は紫外線照射の少なくとも何れかを行うことにより硬化する。加熱方法は、１００℃〜２００℃において３０分〜６０分間行う方法が例示される（ステップＳ１４）。
【００４７】
硬化したソルダーレジスト層１５は、レーザー照射又は砥粒によって、高さ１５ａが５μｍ以下の凹凸が形成される（ステップＳ１５）。
【００４８】
図１０のフローチャートに従って製造された配線基板１０が、半導体装置１となる製造工程は、第１の実施の形態と同様であるため説明を省略する。
【００４９】
本発明の第２の実施の形態による配線基板１０は、ソルダーレジスト層１５が表面に凹凸を有するため、樹脂封止工程における金型４１及び金型４２と接触するエラストマ１４の表面積を小さくすることが出来る。従って、本発明の第２の実施の形態の配線基板１０は、第１の実施の形態と同様の効果を奏する。更に、本発明の第２の実施の形態の配線基板１０は、レーザーを用いることでソルダーレジスト層１５の表面の一つ一つの凹凸の間隔及び大きさを、第１の実施の形態のソルダーレジスト層１３の凹凸よりも、詳細に調整することが出来る。尚、本発明は、第１の実施の形態と第２の実施の形態を組み合わせることも可能である。即ち、第１の実施の形態の配線基板１０は、第２の実施の形態による表面に凹凸を形成する工程によって、更に表面に凹凸を形成してもよい。
【００５０】
（第３の実施の形態）
第３の実施の形態を説明する。本発明の第３の実施の形態は、第２の実施の形態のソルダーレジスト層１５をドライフィルムのソルダーレジストに変更したものである。従って、第２の実施の形態と同じ構成には同じ符号を用いて、重複する説明を省略する。
【００５１】
図１１は、ソルダーレジスト層５２を含むフィルム５０の部分断面図である。フィルム５０は、絶縁層１１と絶縁層１１に設けられた配線１２ａ及び配線１２ｂとを、ドライフィルムのソルダーレジスト層５２で覆うために使用される。図１１を参照すると、フィルム５０は、支持フィルム５１と、ソルダーレジスト層５２とを含む。
【００５２】
支持フィルム５１は、ソルダーレジスト層５２と粘着し、ソルダーレジスト層５２を支持する。支持フィルム５１は、ソルダーレジスト層５２と粘着する面に凹凸を有する。支持フィルム５１が凹凸を有していることで、ソルダーレジスト層５２も支持フィルム５１と粘着している面にも、支持フィルム５１の凹凸に対応する形状が転写される。支持フィルム５１は、ソルダーレジスト層５２が絶縁層１１、配線１２ａ及び配線１２ｂを覆うように接着された後、ソルダーレジスト層５２から剥離される。尚、支持フィルム５１は、ドライフィルムタイプのソルダーレジスト層５２を支持する機能を備えた周知の材料を用いることが出来る。
【００５３】
ソルダーレジスト層５２は、絶縁層１１、配線１２ａ及び配線１２ｂを覆うように接着され、それらを保護する。ソルダーレジスト層５２は、第２の実施の形態のソルダーレジスト層１５と異なり、絶縁層１１、配線１２ａ及び配線１２ｂを覆うように接着された後の乾燥工程が不要であるが、完全硬化した後の性能はソルダーレジスト層１５と同じである。従って、ソルダーレジスト層５２の硬化後の組成は、ソルダーレジスト層１５と同様であり、エラストマ１４を含んでいる。
【００５４】
ソルダーレジスト層５２は、支持フィルム５１の凹凸に対応した凹凸を有する。ソルダーレジスト層５２の凹凸は、絶縁層１１、配線１２ａ及び配線１２ｂへ接着されたとき、表面に位置する。ソルダーレジスト層５２の表面の凹凸は、ソルダーレジスト層１５の凹凸と同様の効果を奏することが出来る。即ち、ソルダーレジスト層５２の表面の凹凸は、ソルダーレジスト層５２と樹脂封止工程における金型４１及び金型４２との接触面積を小さくし、ソルダーレジスト層５２の表面から露出して金型４１及び金型４２との接触するエラストマ１４の表面積を小さくすることが出来る。ソルダーレジスト層５２の凹凸は、ソルダーレジスト層１５の凹凸と同様に、高さ５２ａは５μｍ以下であることが好ましい。
【００５５】
また、フィルム５０は、ソルダーレジスト層５２の凹凸が形成されていない面（支持フィルム５１と接着していない面）に、表面を保護する保護フィルムを有していてもよい。
【００５６】
図１２は、本発明の第３の実施の形態による配線基板１０の製造方法を示したフローチャートである。図１３は、本発明の第３の実施の形態による配線基板１０の製造方法を示した断面図である。図１２及び図１３を参照して、本発明の第３の実施の形態による配線基板１０の製造方法を説明する。
【００５７】
配線１２ａ及び配線１２ｂは、ガラスエポキシ基板や、ガラスコンポジット基板などの絶縁性を有する絶縁層１１の上に形成される。配線１２ａ及び配線１２ｂの形成方法は、エッチングなどの周知の配線パターンの形成技術を利用することができる（ステップＳ２０）。
【００５８】
支持フィルム５１に支持されたソルダーレジスト層５２を含むフィルム５０は、支持フィルム５１を表にして、絶縁層１１及び絶縁層１１に設けられた配線１２ａ及び配線１２ｂを覆うように張り付けられる（接着させられる）。ソルダーレジスト層５２は、エラストマ１４の微粒子を含んでいる。接着方法は、熱圧着など周知の方法を用いることが出来る（ステップＳ２１、図１３の（ａ））。
【００５９】
ソルダーレジスト層５２を含むフィルム５０は、マスクを介した紫外線を含む光により、又はレーザーで描画されるように、ソルダーレジスト層５２のレジストパターンに基づいて露光される（ステップＳ２２）。尚、ソルダーレジスト層５２は、ネガ型とポジ型とのどちらでも良い。
【００６０】
支持フィルム５１は、ソルダーレジスト層５２から剥離される。支持フィルム５１と接していたソルダーレジスト層５２の表面には、凹凸が形成されている（ステップＳ２３、図１３の（ｂ））。
【００６１】
露光されたソルダーレジスト層５２は、現像液によって現像され、不要な部分が除去される（ステップＳ２４）。この結果、配線１２ａ、１２ｂの一部が露出し、電極パッドが形成される。
【００６２】
ソルダーレジスト層５２は、更に加熱又は紫外線照射の少なくとも何れかを行うことにより硬化する。加熱方法は、１００℃〜２００℃において３０分〜６０分間行う方法が例示される（ステップＳ２５）。
【００６３】
図１２のフローチャートに従って製造された配線基板１０が、半導体装置１となる製造工程は、第１及び第２の実施の形態と同様であるため説明を省略する。
【００６４】
尚、本発明の第１から第３の実施の形態による配線基板１０を用いて半導体装置１は製造される。本明細書において半導体装置１の樹脂封止工程を説明したが、半導導体装置１の製造に係るその他の工程については当業者に周知の方法を用いることが出来る。
【００６５】
（第４の実施の形態）
本発明の第１から第３の実施の形態による配線基板１０は、実装基板に適用することも可能である。図１４は、第４の実施の形態による半導体装置１００の断面図である。図１４を参照すると、半導体装置１００は、実装基板１１０と、半導体パッケージ１２０とを具備する。
【００６６】
図１５は、図１４に示した実装基板１１０の部分拡大図である。図１５を参照すると、実装基板１１０は、絶縁層１１１と、配線１１２と、ソルダーレジスト層１１３とを備える。実装基板１１０の各構成は、配線基板１０と同様である。つまり、絶縁層１１１は絶縁層１１と同様であり、配線１１２は配線１２ａ及び配線１２ｂと同様であり、ソルダーレジスト層１１３はソルダーレジスト層１３又はソルダーレジスト層１５又はソルダーレジスト層５２と同様である。
【００６７】
図１４を参照して、半導体パッケージ１２０は、周知の方法で製造された半導体パッケージであり、本発明の第１から第３の実施の形態の半導体装置１が例示される。また、半導体装置１００の製造方法は、当業者に周知の方法を用いることが出来る。このように、本発明の電子装置は、配線基板（パッケージ基板、実装基板）と配線基板（パッケージ基板、実装基板）に半導体素子が搭載された半導体装置に適用することが出来る。
【００６８】
（各実施の形態の組み合わせ）
以上、第１の実施の形態から第４の実施の形態まで説明してきたが、第１の実施の形態によるソルダーレジスト層の表面に凹凸を形成する構造及び方法を、第２の実施の形態のソルダーレジスト層の表面に凹凸を形成する構造及び方法と組み合わせることも可能である。組み合わせを行うことにより、更にソルダーレジスト層の表面の凹凸を大きくすることが可能であり、ソルダーレジスト層の表面と金型が粘着しにくくなり、樹脂封止工程における金型からの取り出しを更に容易にすることができる。また、第１の実施の形態による配線の有無による凹凸によりソルダーレジスト層の表面に凹凸を形成する構造及び方法を、第３の実施の形態であるドライフィルムタイプのソルダーレジストを用いる構造及び方法に適用することも可能である。例えば、配線およびダミー配線を絶縁層上に複数形成し、その上に第３の実施の形態に記載された表面に凹凸が形成されたドライフィルムタイプのソルダーレジストを張り付けることで、ソルダーレジストの表面には、第１の実施の形態による凹凸に加え、第３の実施の形態における凹凸が形成されることになる。そのため、組み合わせることにより、更にソルダーレジスト層の表面と金型が粘着しにくくなり、樹脂封止工程における金型からの取り出しを更に容易にすることができる。更に、第２の実施の形態における、表面に凹凸が形成されたドライフィルムタイプのソルダーレジストを絶縁層と配線との上に張り付けた後に、ソルダーレジストを硬化させ、引き続き第３の実施の形態である、硬化したソルダーレジストに更に凹凸を形成することも可能である。ソルダーレジスト表面に更に凹凸が形成される為、ソルダーレジスト層と金型との粘着を抑制することができる。また、第１の実施の形態と第２の実施の形態と、第３の実施の形態を組み合わせてもよい。この場合も、ソルダーレジスト表面に更に凹凸が形成される為、ソルダーレジスト層と金型との粘着を抑制することができる。
【符号の説明】
【００６９】
１ 半導体装置
１０ 配線基板
１１ 絶縁層
１２ａ 配線
１２ｂ 配線
１２ｃ 配線
１３ ソルダーレジスト層
１３ａ 高さ
１４ エラストマ
１５ ソルダーレジスト層
１５ａ 高さ
２０ 半導体素子
３０ 封止樹脂
４１ 金型
４２ 金型
５０ フィルム
５１ 支持フィルム
５２ ソルダーレジスト層
５２ａ 高さ
１００ 半導体装置
１１０ 実装基板
１１１ 絶縁層
１１２ 配線
１１３ ソルダーレジスト層
１２０ 半導体パッケージ
【特許請求の範囲】
【請求項１】
絶縁層と、
前記絶縁層の上に形成された配線と、
前記絶縁層と前記配線とを覆うように形成され、エラストマの微粒子を含むソルダーレジスト層と
を有し、
前記ソルダーレジスト層は、表面に凹凸が形成されていることを特徴とする電子装置。
【請求項２】
前記ソルダーレジスト層の凹凸は、溝状であることを特徴とする請求項１に記載の電子装置。
【請求項３】
前記絶縁層上には前記配線が存在する領域と前記配線が存在しない領域とを有し、
前記ソルダーレジスト層の表面は、前記配線が存在する領域と前記配線が存在しない領域との間の段差に応じた凹凸が形成されていることを特徴とする請求項１又は２に記載の電子装置。
【請求項４】
前記配線は、配線幅が前記エラストマの微粒子の平均粒子径以上であることを特徴とする請求項３に記載の電子装置。
【請求項５】
前記配線は、電気的に孤立したダミー配線を含むことを特徴とする請求項３又は４に記載の電子装置。
【請求項６】
前記ソルダーレジスト層上に半導体素子が搭載される請求項１乃至５の何れか一項に記載の電子装置。
【請求項７】
絶縁層と、前記絶縁層の上に形成された配線とを覆うように、エラストマの微粒子を含むソルダーレジスト層を形成する工程と、
前記ソルダーレジスト層上に半導体素子を搭載する工程と、
前記半導体素子を覆うように、前記ソルダーレジスト層の表面に金型を圧着させる工程と、
前記半導体素子と前記金型の隙間に樹脂を充填させた後に樹脂を硬化させて、前記半導体素子を樹脂封止する工程と、
前記樹脂封止する工程の後に、前記ソルダーレジスト層の表面と前記樹脂とを前記金型から取り外す工程と
を有し、
前記ソルダーレジスト層を形成する工程により、前記ソルダーレジスト層の表面に凹凸が形成されることを特徴とする電子装置の製造方法。
【請求項８】
前記ソルダーレジスト層の表面には、溝状の凹凸が形成されていることを特徴とする請求項７に記載の電子装置の製造方法。
【請求項９】
前記ソルダーレジスト層を形成する工程は、
前記エラストマの微粒子を含むソルダーレジストを、前記絶縁層と前記配線との上に塗布する工程と、
前記ソルダーレジストを硬化させる工程と、
硬化した前記ソルダーレジストの表面に凹凸を形成する工程と
を有することを特徴とする請求項７に記載の電子装置の製造方法。
【請求項１０】
前記硬化した前記ソルダーレジストの表面に凹凸を形成する工程は、レーザー照射により形成することを特徴とする請求項９に記載の電子装置の製造方法。
【請求項１１】
前記硬化した前記ソルダーレジストの表面に凹凸を形成する工程は、砥粒を含む研磨剤で形成されることを特徴とする請求項９に記載の電子装置の製造方法。
【請求項１２】
前記ソルダーレジスト層を形成する工程は、
前記絶縁層と前記配線との上に、前記エラストマの微粒子を含むソルダーレジストを形成する工程と、
前記ソルダーレジストを硬化させる工程と
を有し、
前記エラストマの微粒子を含むソルダーレジストを形成する工程は、前記絶縁層上の前記配線の存在する領域と、前記配線の存在しない領域とにより形成される凹凸に応じて、前記ソルダーレジストの表面に凹凸が形成されるように、前記ソルダーレジストを形成することを特徴とする請求項７又は８に記載の電子装置の製造方法。
【請求項１３】
前記エラストマの微粒子を含むソルダーレジストを形成する工程は、前記絶縁層上の前記配線の存在する領域と、前記配線の存在しない領域とにより形成される凹凸に応じて、前記ソルダーレジストの表面に凹凸が形成することができる、前記ソルダーレジストの層厚を塗布することを特徴とする請求項１２に記載の電子装置の製造方法。
【請求項１４】
前記ソルダーレジスト層を形成する工程は、
前記絶縁層と前記配線との上に、前記エラストマの微粒子を含むソルダーレジストを形成する工程と、
前記ソルダーレジストを硬化させる工程と
を有し、
前記エラストマの微粒子を含むソルダーレジストを形成する工程は、前記ソルダーレジストの表面に凹凸が形成された状態で、前記絶縁層と前記配線とを覆うように、凹凸が表になるように張り付けることで形成されることを特徴とする請求項７又は８に記載の電子装置の製造方法。
【請求項１５】
前記ソルダーレジストはドライフィルムタイプのソルダーレジストであって、
前記エラストマの微粒子を含むソルダーレジストを形成する工程は、
支持フィルムに粘着している前記ソルダーレジストを、前記絶縁層と前記配線とを覆うように、前記支持フィルムを表にして張り付ける工程と、
前記張り付ける工程後に、前記ソルダーレジストから前記支持フィルムを剥離する工程と
を有し、
前記支持フィルムの前記ソルダーレジストと粘着する面には凹凸が形成されており、前記ソルダーレジストの表面には、前記支持フィルムの凹凸に対応する凹凸が形成されていることを特徴とする請求項１４に記載の電子装置の製造方法。
【請求項１６】
前記ソルダーレジスト層を形成する工程の前に、前記配線が上に形成された前記絶縁層を用意する工程を有することを特徴とする請求項７乃至１５の何れか一項に記載の電子装置の製造方法。
【請求項１７】
前記ソルダーレジスト層を形成する工程の前に、前記絶縁層の上に前記配線を形成する工程を有することを特徴とする請求項７乃至１５の何れか一項に記載の電子装置の製造方法。
【請求項１】
絶縁層と、
前記絶縁層の上に形成された配線と、
前記絶縁層と前記配線とを覆うように形成され、エラストマの微粒子を含むソルダーレジスト層と
を有し、
前記ソルダーレジスト層は、表面に凹凸が形成されていることを特徴とする電子装置。
【請求項２】
前記ソルダーレジスト層の凹凸は、溝状であることを特徴とする請求項１に記載の電子装置。
【請求項３】
前記絶縁層上には前記配線が存在する領域と前記配線が存在しない領域とを有し、
前記ソルダーレジスト層の表面は、前記配線が存在する領域と前記配線が存在しない領域との間の段差に応じた凹凸が形成されていることを特徴とする請求項１又は２に記載の電子装置。
【請求項４】
前記配線は、配線幅が前記エラストマの微粒子の平均粒子径以上であることを特徴とする請求項３に記載の電子装置。
【請求項５】
前記配線は、電気的に孤立したダミー配線を含むことを特徴とする請求項３又は４に記載の電子装置。
【請求項６】
前記ソルダーレジスト層上に半導体素子が搭載される請求項１乃至５の何れか一項に記載の電子装置。
【請求項７】
絶縁層と、前記絶縁層の上に形成された配線とを覆うように、エラストマの微粒子を含むソルダーレジスト層を形成する工程と、
前記ソルダーレジスト層上に半導体素子を搭載する工程と、
前記半導体素子を覆うように、前記ソルダーレジスト層の表面に金型を圧着させる工程と、
前記半導体素子と前記金型の隙間に樹脂を充填させた後に樹脂を硬化させて、前記半導体素子を樹脂封止する工程と、
前記樹脂封止する工程の後に、前記ソルダーレジスト層の表面と前記樹脂とを前記金型から取り外す工程と
を有し、
前記ソルダーレジスト層を形成する工程により、前記ソルダーレジスト層の表面に凹凸が形成されることを特徴とする電子装置の製造方法。
【請求項８】
前記ソルダーレジスト層の表面には、溝状の凹凸が形成されていることを特徴とする請求項７に記載の電子装置の製造方法。
【請求項９】
前記ソルダーレジスト層を形成する工程は、
前記エラストマの微粒子を含むソルダーレジストを、前記絶縁層と前記配線との上に塗布する工程と、
前記ソルダーレジストを硬化させる工程と、
硬化した前記ソルダーレジストの表面に凹凸を形成する工程と
を有することを特徴とする請求項７に記載の電子装置の製造方法。
【請求項１０】
前記硬化した前記ソルダーレジストの表面に凹凸を形成する工程は、レーザー照射により形成することを特徴とする請求項９に記載の電子装置の製造方法。
【請求項１１】
前記硬化した前記ソルダーレジストの表面に凹凸を形成する工程は、砥粒を含む研磨剤で形成されることを特徴とする請求項９に記載の電子装置の製造方法。
【請求項１２】
前記ソルダーレジスト層を形成する工程は、
前記絶縁層と前記配線との上に、前記エラストマの微粒子を含むソルダーレジストを形成する工程と、
前記ソルダーレジストを硬化させる工程と
を有し、
前記エラストマの微粒子を含むソルダーレジストを形成する工程は、前記絶縁層上の前記配線の存在する領域と、前記配線の存在しない領域とにより形成される凹凸に応じて、前記ソルダーレジストの表面に凹凸が形成されるように、前記ソルダーレジストを形成することを特徴とする請求項７又は８に記載の電子装置の製造方法。
【請求項１３】
前記エラストマの微粒子を含むソルダーレジストを形成する工程は、前記絶縁層上の前記配線の存在する領域と、前記配線の存在しない領域とにより形成される凹凸に応じて、前記ソルダーレジストの表面に凹凸が形成することができる、前記ソルダーレジストの層厚を塗布することを特徴とする請求項１２に記載の電子装置の製造方法。
【請求項１４】
前記ソルダーレジスト層を形成する工程は、
前記絶縁層と前記配線との上に、前記エラストマの微粒子を含むソルダーレジストを形成する工程と、
前記ソルダーレジストを硬化させる工程と
を有し、
前記エラストマの微粒子を含むソルダーレジストを形成する工程は、前記ソルダーレジストの表面に凹凸が形成された状態で、前記絶縁層と前記配線とを覆うように、凹凸が表になるように張り付けることで形成されることを特徴とする請求項７又は８に記載の電子装置の製造方法。
【請求項１５】
前記ソルダーレジストはドライフィルムタイプのソルダーレジストであって、
前記エラストマの微粒子を含むソルダーレジストを形成する工程は、
支持フィルムに粘着している前記ソルダーレジストを、前記絶縁層と前記配線とを覆うように、前記支持フィルムを表にして張り付ける工程と、
前記張り付ける工程後に、前記ソルダーレジストから前記支持フィルムを剥離する工程と
を有し、
前記支持フィルムの前記ソルダーレジストと粘着する面には凹凸が形成されており、前記ソルダーレジストの表面には、前記支持フィルムの凹凸に対応する凹凸が形成されていることを特徴とする請求項１４に記載の電子装置の製造方法。
【請求項１６】
前記ソルダーレジスト層を形成する工程の前に、前記配線が上に形成された前記絶縁層を用意する工程を有することを特徴とする請求項７乃至１５の何れか一項に記載の電子装置の製造方法。
【請求項１７】
前記ソルダーレジスト層を形成する工程の前に、前記絶縁層の上に前記配線を形成する工程を有することを特徴とする請求項７乃至１５の何れか一項に記載の電子装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１１−６０８９２（Ｐ２０１１−６０８９２Ａ）
【公開日】平成２３年３月２４日（２０１１．３．２４）
【国際特許分類】
【出願番号】特願２００９−２０７０３３（Ｐ２００９−２０７０３３）
【出願日】平成２１年９月８日（２００９．９．８）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２３年３月２４日（２０１１．３．２４）
【国際特許分類】
【出願日】平成２１年９月８日（２００９．９．８）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]