電子部品
【課題】 半導体部材の傾きを防止し、半導体部材および基板の接続端子の短絡を防止する電子部品を提供する。
【解決手段】 半導体部材２の基板３と対向する面と、基板３の半導体部材２と対向する面との間隔を保持するために、半導体部材２と基板３との間にそれぞれ離間した複数のスペーサ８を設ける。このスペーサ８は、半導体部材２を複数箇所で支持するように設けられる。具体的には、複数のスペーサは、前記半導体部材の平面視において、それぞれを直線で結んだ場合に前記半導体部材の重心を含む少なくとも３つの仮想点を含むように、それぞれ配置される。
【解決手段】 半導体部材２の基板３と対向する面と、基板３の半導体部材２と対向する面との間隔を保持するために、半導体部材２と基板３との間にそれぞれ離間した複数のスペーサ８を設ける。このスペーサ８は、半導体部材２を複数箇所で支持するように設けられる。具体的には、複数のスペーサは、前記半導体部材の平面視において、それぞれを直線で結んだ場合に前記半導体部材の重心を含む少なくとも３つの仮想点を含むように、それぞれ配置される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば携帯電話装置などの通信機器において、帯域フィルタなどに用いられる電子部品に関する。
【背景技術】
【０００２】
従来、ＳＡＷフィルタ等の半導体回路素子を備える電子部品として、半導体回路素子が外気との接触を防ぐために、基板と、基体上に半導体回路素子が形成された半導体部材と、をＳｎ−Ｐｂ系はんだ、Ｉｎ系はんだ、又は絶縁性エポキシ樹脂等の密封材料により接続することにより、半導体回路素子を基板と基体との間に封止する構造のものが知られている（例えば、特許文献１又は特許文献２参照）。
【０００３】
このような電子部品は、次のような製造方法によって製造される。
まず、基体の下面にＳＡＷフィルタ等の半導体回路素子と、該部材の各端子と、該各端子と電気的に接続される突起電極を設けた半導体部材を作製する。
【０００４】
そして、半導体部材の下面の外周部に、Ｓｎ−Ｐｂ系はんだ、Ｉｎ系はんだ、又は絶縁性エポキシ樹脂等の密封材料を、印刷、転写、またはメッキ方法等により、密封材料の供給高さが半導体回路素子の突起電極の高さとほぼ同じかまたは高く供給する。
【０００５】
次に、半導体部材に接続されている各突起端子が基板の各電極と接続可能なように、半導体部材を基板に対して位置合わせした後、半導体部材の各突起端子と基板の各電極とを加熱しながら加圧する。
【０００６】
これと同時に、半導体部材の下面の外周部に供給された密封材料と基板の上面の密封材料とを加熱しながら加圧する。これにより、半導体部材の各突起電極と基板の各電極とが接続され、かつ同時に密封材料と基体の下面と基板の上面で囲まれた空間は密封されることとなり、この空間内の半導体回路素子および各電極は密封される。
【０００７】
【特許文献１】特開２００２−３１３９７２号公報
【特許文献２】特開２００３−１８８２９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、上記のような半導体部材および接続端子を密封する従来の電子部品においては以下の問題がある。
【０００９】
密封材料を半導体回路素子の表面および基板の表面に供給する際の供給高さにばらつきが生じたり、半導体回路素子の各突起端子と基板の各電極を加熱しながら加圧する接続工程において、半導体部材の基板上での高さ方向の位置ずれが発生する。この半導体回路素子の高さ方向の位置ずれによって、特に高周波信号の減衰や信号平行度／挿入損失等のばらつきが大きくなり、伝送特性が低下する。また、密封材料がはんだである場合は、接続工程において密封部材が面方向に広がり、半導体回路素子の各突起端子や基板の各電極と、接触してしまいショート（短絡）等の原因となってしまう。さらに、半導体回路素子が、高さ方向に傾いてしまうことにより、電子部品全体の高さのバラツキが生じてしまい、電子部品の薄型化の妨げとなってしまう。
【００１０】
このような問題は、たとえば、ＳＡＷフィルタを複数備えたマルチタイプのＳＡＷフィルタ素子のように、平面の面積が大きいものに顕著に現れる。
【００１１】
そこで、本発明は、上記問題点に鑑み、半導体部材の傾きを防止し、半導体部材および基板の接続端子の短絡を防止する電子部品を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の電子部品は、周縁部に形成された第１封止領域と、該第１封止領域より内側に形成される第１接続端子とを備える基板と、前記基板に対向して配置され、周縁部に形成された第２封止領域と、該第２封止領域より内側に形成される第２接続端子とを備える半導体部材と、前記第１封止領域と第２封止領域とを接続し、前記基板と前記半導体部材とともに囲む空間を密封する密封部材と、前記基板と前記半導体部材との間に配置されるとともに、前記半導体部材をそれぞれ離間して支持する複数のスペーサとを有することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、前記半導体部材を複数の離間したスペーサにより支持することにより、基板上の少ないスペースで半導体部材の傾きを防止することができる。さらに半導体部材の傾きを防止することで、半導体部材が密封部材を押し付けることにより発生する密封部材の広がり、およびその広がりによる各接続端子の短絡を防止することができる。
【発明を実施するための最良の形態】
【００１４】
図１は、本発明の実施の一形態である電子部品１の構成を示す断面図である。図２は、半導体部材２の接続端子４が設けられた側から見た平面図である。図３は、基板３の接続端子５が設けられた側から見た平面図である。
【００１５】
電子部品１は、基板３上に半導体部材２が実装される。基板３上および半導体部材２上にはそれぞれ接続端子４、５が設けられており、当該接続端子４，５は、はんだなどの導電性接続部材６によって電気的に接続されている。
【００１６】
基板３の接続端子５が設けられた面の周縁部には、第１封止領域が設けられている。また、半導体部材２の接続端子４が設けられた面の周縁部には、第２封止領域が設けられている。基板３と半導体部材２は、第１封止領域が形成された面と第２封止領域が形成された面とが互いに対向するように配置されている。そして、第１封止領域と第２封止領域とは密封部材７により接続されている。これにより、半導体部材２の接続端子４と、基板の接続端子５は、半導体部材２、基板３および密封部材７により形成された空間に密封される。
【００１７】
密封部材７は、半導体部材２と基板３と密封部材７とで囲まれる空間の気密性を確保できるものであればよく、例えば、樹脂材料、ガラス材料、金属材料などが用いられる。密封部材７としてはんだを用いる場合は、接続端子４，５間を接続するための接続部材６であるはんだと同様に同じ工程で形成することができる。
【００１８】
接続部材６および密封部材７であるはんだによって基板３に半導体部材２を実装する場合、予め接続端子４または接続端子５に接続部材６としてのはんだを塗布し、基板３の半導体部材２の周縁部に対応する位置に密封部材７としてのはんだを塗布し、接続端子４，５を位置合わせしたのち、はんだを溶融させるために加熱するとともに、半導体部材２を基板３方向へ加圧して接続する。
【００１９】
このとき、半導体部材２の全面に均等に圧力が印加されれば基板３表面に対して半導体部材２が傾くことはないが、印加圧力に偏りがある場合は、半導体部材２は、基板３表面に対して傾くことになる。
【００２０】
半導体部材２が傾くと、半導体部材２と基板３表面との間隔が場所によって異なることになる。この間隔は、接続部材６においては、配線長さに相当し、配線長さが異なると信号の伝送特性が異なることになるので、半導体部材２が傾くことは、すなわち各接続素子間の伝送特性のばらつきを生じさせ、生じたばらつきによって電子部品１全体としての信号伝送特性が劣化する。
【００２１】
各接続素子間に塗布されたはんだ量にばらつきがない場合、半導体部材２が傾くと接続部材６としてのはんだの高さが異なると、配線幅が異なることになり、接続部材６の配線抵抗、特性インピーダンスなどの電気特性にばらつきが生じる。このばらつきもまた電子部品１全体としての信号伝送特性を劣化させることになる。密封部材７としてのはんだにおいても、半導体部材２の傾きによって基板３の面方向への広がりが異なり、半導体部材２と基板３との間隔が狭い部分では、半導体部材２が密封部材７を押し付けてより内方へとはんだが広がることになる。
【００２２】
また、接続端子４，５が密封部材７の近傍に配置されていた場合、導電性を有するはんだ等からなる密封部材７が内方へと広がることによって、接続端子４，５または接続部材６と接触し、半導体部材２の接続端子４同士、基板３の接続端子５同士、接続部材同士６が密封部材７を介して短絡することがある。
【００２３】
そこで本発明では、半導体部材２の基板３と対向する面と、基板３の半導体部材２と対向する面との間隔を保持するために、半導体部材２と基板３との間にそれぞれ離間した複数のスペーサ８を設ける。このスペーサ８は、半導体部材２を複数箇所で支持するように設けられる。
【００２４】
スペーサ８を設けることにより、半導体部材２と基板３との間隔が保持され、半導体部材２の傾きを小さくすることができる。
【００２５】
図４は、スペーサ８の配置位置を説明するための図である。
少なくとも３つの仮想点９を直線で結んでできる外囲線Ｌが、半導体部材２を平面視したときの重心Ｇを内側に含み、スペーサ８は、仮想点９が、半導体部材２を支持する支持面に含むように配置される。
【００２６】
図４に示した例では、スペーサ８は、３つの円柱状部材８ａ，８ｂ，８ｃからなり、これらが半導体部材２を支持する支持面に含まれる３つの仮想点９ａ，９ｂ，９ｃを考える。ここで、仮想点９ａ，９ｂ，９ｃは、円柱状部材８ａ，８ｂ，８ｃの支持面である円の中心である。
【００２７】
仮想点９ａ，９ｂ，９ｃを直線で結んでできる外囲線Ｌ、本例では三角形の内側に重心Ｇが含まれるように円柱状部材８ａ，８ｂ，８ｃを配置する。
【００２８】
外囲線Ｌの内側に重心Ｇが含まれない場合、たとえば、仮想点９ａ，９ｂ，９ｃが一直線上に並んでいたり、周縁部に偏っていたりすると、半導体部材２に圧力が印加されたときに発生する傾きを十分に抑制することができない。
【００２９】
上記のように、少なくとも３つの仮想点９をスペーサ８の支持面が含んでいればよいので、スペーサ８は、図４に示した例のように、３つ以上の部材から構成される必要はない。
【００３０】
図５は、スペーサ８が２つの部材で構成されるときの配置位置を説明するための図である。
【００３１】
スペーサ８が２つの部材で構成される場合、３つの仮想点のうち、２つの仮想点が、１つの部材の支持面に含まれ、残り１つの仮想点がもう１つの部材の支持面に含まれていてもよい。
【００３２】
本例では、スペーサ８は、板状部材８ｄと円柱状部材８ｅからなり、それぞれの支持面は、それぞれ矩形および円である。板状部材８ｄの支持面である矩形には、３つの仮想点９ａ，９ｂ，９ｃのうち、２つの仮想点９ａ，９ｂが含まれ、円柱状部材８ｅの支持面である円には、残り１つの仮想点９ｃが含まれる。
【００３３】
３つの仮想点９ａ，９ｂ，９ｃを直線で結んでできる外囲線Ｌの内側には半導体部材２の重心Ｇが含まれる。
【００３４】
このように、重心Ｇが含まれるような外囲線Ｌであれば、支持面に含まれる仮想点は４点以上であってもよい。仮想点が多いほどスペーサ８を構成する部材の数が多いか、または支持面の面積が広く、半導体部材２の傾きを抑制する観点からは好ましいが、その分接続端子４を配置する領域が狭くなってしまう。そのため、なるべくスペーサ８を構成する部材の数を少なく、支持面の面積を狭くしたうえで半導体部材２の傾きを抑制するほうが好ましい。
【００３５】
スペーサ８としては、３つの仮想点がなるべく離れ、仮想点間の距離が長くなることで半導体部材２の傾きをさらに抑制することができる。したがって、仮想点が、半導体部材２の周縁部に近い場所であって、なるべく他の仮想点との距離が長くなるようにスペーサ８を設けることが好ましい。これに加えて、密封部材７による接続端子４，５および接続部材６の短絡を防止するために、少なくとも密封部材７と最も近接する接続端子４，５との間にスペーサ８を設けることが好ましい。なお、スペーサ８が導電性材料で構成されていると、スペーサ８を介して短絡が生じてしまうので、スペーサ８は絶縁材料で構成することが必要である。
【００３６】
以上のように、スペーサ８は、基板３への接続時に生じる半導体部材２の傾きを防止し、さらに、密封部材７による短絡を防止することが可能となる。
【００３７】
スペーサ８は、半導体部材２を支持する支持面が、半導体部材２の重心を内側に含む外囲線を構成する３つ以上の仮想点を含むように設けられていれば、その形状は特に制限されず、円柱状、角柱状、錘台状、板状などどのような形状であってもよい。
【００３８】
たとえば、円柱形状であった場合、支持面である円の直径は、５μｍ〜１００μｍである。また板状部材であった場合、支持面である矩形の幅は、１０μｍ〜２００μｍであり、長さは１０μｍ〜５００μｍである。
【００３９】
図６および図７は、スペーサ８の形状および配置位置の例を示す図である。
図６は、半導体部材２に１つのＳＡＷフィルタ回路が含まれる送信器、または受信器用電子部品の例を示し、図７は、半導体部材２に２つのＳＡＷフィルタ回路が含まれる送受信器用の電子部品の例を示している。図中、半導体部材２に含まれるＳＡＷフィルタ回路の配置位置を領域１０，１１で示している。ＳＡＷフィルタ回路の配置位置は、半導体部材２と基板３と密封部材７とで囲まれる密封空間に面するような配置位置となっている。
【００４０】
図６および図７（ａ）に示す例では、スペーサ８は、平面視したときの形状がＬ字状で、９０度に折り曲げられた板状部材で構成されており、接続端子４と密封部材７との間に配置されている。また、図７（ｂ）に示す例では、平面視したときの形状が円形の円柱部材で構成されている。
【００４１】
なお、図示はしていないが、スペーサ８の半導体を支持する支持面に含まれる仮想点を直線で結んでできる外囲線の内側に半導体部材２の重心が含まれている。
【００４２】
次に、各構成部材について説明する。
半導体部材２は、基体上に複数の半導体層で構成され、ＳＡＷフィルタ回路を含めて種々の半導体回路素子を含む、いわゆる半導体チップである。半導体部材２の基板３と対向する面に設けられる接続端子４は、たとえばＡｕで形成される。
【００４３】
基板３は、セラミックスなどの無機材料、エポキシ樹脂、ポリイミド樹脂などの有機樹脂材料など絶縁性を有する材料で構成され、密封空間に面する表層には接続端子５や表層配線が形成され、内層には配線層やグランド（接地）層、電源層などが形成される。
【００４４】
セラミックスとしては、たとえば、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ3Ｎ4）、ムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）、ガラスセラミックスなどを用いることができ、配線層などの導体層には、タングステン（Ｗ）、モリブデン（Ｍｏ）、銅（Ｃｕ）などの金属材料を用いることができる。
【００４５】
接続端子５は、たとえば、金（Ａｕ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）などの金属材料を用いることができ、無電解めっき、電解めっきによって基板３の半導体部材２と対向する面に単層または複数層で形成される。
【００４６】
接続部材６および密封部材７は、すず−鉛（Ｓｎ−Ｐｂ）、金−すず（Ａｕ−Ｓｎ）、すず−亜鉛（Ｓｎ−Ｚｎ）などの共晶はんだを用いることができる。接続部材６と密封部材７とでは、同じはんだを用いてもよいし、異なるはんだを用いてもよい。
【００４７】
半導体部材２および基板３の密封部材７を設ける第１、第２封止領域においては、密封部材７との接続強度を高めるために、それぞれ接続端子４，５と同様に、金（Ａｕ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）などの金属材料によりシールリングを形成することが好ましい。
【００４８】
スペーサ８は、上記のように絶縁性材料で構成されることが好ましく、はんだ実装時の加熱による変形や、加圧による変形が発生しないことが好ましい。さらに、半導体部材２の実装時の傾きを抑制するには、スペーサ８自身が高精度に加工され、少なくとも半導体部材２と基板３との間隔を規定する高さについて高精度に設けられる。また、接続端子の配置領域を確保するには、なるべく小さく設けられることが好ましい。
【００４９】
このような小型、高精度加工を実現するには、たとえば、半導体部材２の基板３と対向する面、すなわち接続端子４が設けられた面か、または基板３の半導体部材２と対向する面、すなわち接続端子５が設けられた面に、フォトリソグラフィ法により形成する。
【００５０】
フォトリソグラフィ法は、既存の微細加工技術であり、半導体部材製造によく用いられるので、基板３の表面に形成することも可能であるが、半導体部材２の製造工程中に形成することが好ましい。
【００５１】
スペーサ８としては、熱変形、圧力変形に強く、フォトリソグラフィによって加工可能であることから、たとえば、エポキシ系樹脂、ポリイミド系樹脂、アクリル系樹脂などの樹脂材料を用いることができる。
【００５２】
本発明の電子部品１は、封止樹脂により実装後に半導体部材２を樹脂封止してもよく、この分野で用いることができる封止樹脂であればどのようなものを用いてもよい。また、半導体部材２も、ＳＡＷフィルタを含む半導体部材に限らず、密封部材７により半導体部材２と基板３との接続部分を気密封止する構造を要する半導体部材２であれば、適用可能である。
【００５３】
本発明の電子部品１の製造方法について説明する。
スペーサ８が設けられた半導体部材２および基板３を予め準備し、半導体部材２、基板３のいずれか一方、または半導体部材２および基板３の両方のシールリング上にはんだペーストを印刷により塗布するとともに、半導体部材２、基板３のいずれか一方、または半導体部材２および基板３の両方の接続端子４，５に同じくはんだペーストを印刷する。
【００５４】
半導体部材２と基板３とを位置合わせし、半導体部材２に超音波振動を付与することで、半導体部材２と基板３の接続端子同士およびシールリング同士を仮接続する。
【００５５】
その後、仮接続された半導体部材２と基板３とを加熱し、半導体部材２を加圧することで、半導体部材２と基板３とを接続する。このとき、スペーサ８により、半導体部材２と基板３との間隔は高精度に規定され、半導体部材２の傾きが防止される。
接続後、必要に応じて樹脂封止を行ってもよい。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施の一形態である電子部品１の構成を示す断面図である。
【図２】半導体部材２の接続端子４が設けられた側から見た平面図である。
【図３】基板３の接続端子５が設けられた側から見た平面図である。
【図４】スペーサ８の配置位置を説明するための図である。
【図５】スペーサ８が２つの部材で構成されるときの配置位置を説明するための図である。
【図６】スペーサ８の形状および配置位置の例を示す図である。
【図７】スペーサ８の形状および配置位置の例を示す図である。
【符号の説明】
【００５７】
１ 電子部品
２ 半導体部材
３ 基板
４，５ 接続端子
６ 接続部材
７ 密封部材
８ スペーサ
【技術分野】
【０００１】
本発明は、例えば携帯電話装置などの通信機器において、帯域フィルタなどに用いられる電子部品に関する。
【背景技術】
【０００２】
従来、ＳＡＷフィルタ等の半導体回路素子を備える電子部品として、半導体回路素子が外気との接触を防ぐために、基板と、基体上に半導体回路素子が形成された半導体部材と、をＳｎ−Ｐｂ系はんだ、Ｉｎ系はんだ、又は絶縁性エポキシ樹脂等の密封材料により接続することにより、半導体回路素子を基板と基体との間に封止する構造のものが知られている（例えば、特許文献１又は特許文献２参照）。
【０００３】
このような電子部品は、次のような製造方法によって製造される。
まず、基体の下面にＳＡＷフィルタ等の半導体回路素子と、該部材の各端子と、該各端子と電気的に接続される突起電極を設けた半導体部材を作製する。
【０００４】
そして、半導体部材の下面の外周部に、Ｓｎ−Ｐｂ系はんだ、Ｉｎ系はんだ、又は絶縁性エポキシ樹脂等の密封材料を、印刷、転写、またはメッキ方法等により、密封材料の供給高さが半導体回路素子の突起電極の高さとほぼ同じかまたは高く供給する。
【０００５】
次に、半導体部材に接続されている各突起端子が基板の各電極と接続可能なように、半導体部材を基板に対して位置合わせした後、半導体部材の各突起端子と基板の各電極とを加熱しながら加圧する。
【０００６】
これと同時に、半導体部材の下面の外周部に供給された密封材料と基板の上面の密封材料とを加熱しながら加圧する。これにより、半導体部材の各突起電極と基板の各電極とが接続され、かつ同時に密封材料と基体の下面と基板の上面で囲まれた空間は密封されることとなり、この空間内の半導体回路素子および各電極は密封される。
【０００７】
【特許文献１】特開２００２−３１３９７２号公報
【特許文献２】特開２００３−１８８２９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、上記のような半導体部材および接続端子を密封する従来の電子部品においては以下の問題がある。
【０００９】
密封材料を半導体回路素子の表面および基板の表面に供給する際の供給高さにばらつきが生じたり、半導体回路素子の各突起端子と基板の各電極を加熱しながら加圧する接続工程において、半導体部材の基板上での高さ方向の位置ずれが発生する。この半導体回路素子の高さ方向の位置ずれによって、特に高周波信号の減衰や信号平行度／挿入損失等のばらつきが大きくなり、伝送特性が低下する。また、密封材料がはんだである場合は、接続工程において密封部材が面方向に広がり、半導体回路素子の各突起端子や基板の各電極と、接触してしまいショート（短絡）等の原因となってしまう。さらに、半導体回路素子が、高さ方向に傾いてしまうことにより、電子部品全体の高さのバラツキが生じてしまい、電子部品の薄型化の妨げとなってしまう。
【００１０】
このような問題は、たとえば、ＳＡＷフィルタを複数備えたマルチタイプのＳＡＷフィルタ素子のように、平面の面積が大きいものに顕著に現れる。
【００１１】
そこで、本発明は、上記問題点に鑑み、半導体部材の傾きを防止し、半導体部材および基板の接続端子の短絡を防止する電子部品を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の電子部品は、周縁部に形成された第１封止領域と、該第１封止領域より内側に形成される第１接続端子とを備える基板と、前記基板に対向して配置され、周縁部に形成された第２封止領域と、該第２封止領域より内側に形成される第２接続端子とを備える半導体部材と、前記第１封止領域と第２封止領域とを接続し、前記基板と前記半導体部材とともに囲む空間を密封する密封部材と、前記基板と前記半導体部材との間に配置されるとともに、前記半導体部材をそれぞれ離間して支持する複数のスペーサとを有することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、前記半導体部材を複数の離間したスペーサにより支持することにより、基板上の少ないスペースで半導体部材の傾きを防止することができる。さらに半導体部材の傾きを防止することで、半導体部材が密封部材を押し付けることにより発生する密封部材の広がり、およびその広がりによる各接続端子の短絡を防止することができる。
【発明を実施するための最良の形態】
【００１４】
図１は、本発明の実施の一形態である電子部品１の構成を示す断面図である。図２は、半導体部材２の接続端子４が設けられた側から見た平面図である。図３は、基板３の接続端子５が設けられた側から見た平面図である。
【００１５】
電子部品１は、基板３上に半導体部材２が実装される。基板３上および半導体部材２上にはそれぞれ接続端子４、５が設けられており、当該接続端子４，５は、はんだなどの導電性接続部材６によって電気的に接続されている。
【００１６】
基板３の接続端子５が設けられた面の周縁部には、第１封止領域が設けられている。また、半導体部材２の接続端子４が設けられた面の周縁部には、第２封止領域が設けられている。基板３と半導体部材２は、第１封止領域が形成された面と第２封止領域が形成された面とが互いに対向するように配置されている。そして、第１封止領域と第２封止領域とは密封部材７により接続されている。これにより、半導体部材２の接続端子４と、基板の接続端子５は、半導体部材２、基板３および密封部材７により形成された空間に密封される。
【００１７】
密封部材７は、半導体部材２と基板３と密封部材７とで囲まれる空間の気密性を確保できるものであればよく、例えば、樹脂材料、ガラス材料、金属材料などが用いられる。密封部材７としてはんだを用いる場合は、接続端子４，５間を接続するための接続部材６であるはんだと同様に同じ工程で形成することができる。
【００１８】
接続部材６および密封部材７であるはんだによって基板３に半導体部材２を実装する場合、予め接続端子４または接続端子５に接続部材６としてのはんだを塗布し、基板３の半導体部材２の周縁部に対応する位置に密封部材７としてのはんだを塗布し、接続端子４，５を位置合わせしたのち、はんだを溶融させるために加熱するとともに、半導体部材２を基板３方向へ加圧して接続する。
【００１９】
このとき、半導体部材２の全面に均等に圧力が印加されれば基板３表面に対して半導体部材２が傾くことはないが、印加圧力に偏りがある場合は、半導体部材２は、基板３表面に対して傾くことになる。
【００２０】
半導体部材２が傾くと、半導体部材２と基板３表面との間隔が場所によって異なることになる。この間隔は、接続部材６においては、配線長さに相当し、配線長さが異なると信号の伝送特性が異なることになるので、半導体部材２が傾くことは、すなわち各接続素子間の伝送特性のばらつきを生じさせ、生じたばらつきによって電子部品１全体としての信号伝送特性が劣化する。
【００２１】
各接続素子間に塗布されたはんだ量にばらつきがない場合、半導体部材２が傾くと接続部材６としてのはんだの高さが異なると、配線幅が異なることになり、接続部材６の配線抵抗、特性インピーダンスなどの電気特性にばらつきが生じる。このばらつきもまた電子部品１全体としての信号伝送特性を劣化させることになる。密封部材７としてのはんだにおいても、半導体部材２の傾きによって基板３の面方向への広がりが異なり、半導体部材２と基板３との間隔が狭い部分では、半導体部材２が密封部材７を押し付けてより内方へとはんだが広がることになる。
【００２２】
また、接続端子４，５が密封部材７の近傍に配置されていた場合、導電性を有するはんだ等からなる密封部材７が内方へと広がることによって、接続端子４，５または接続部材６と接触し、半導体部材２の接続端子４同士、基板３の接続端子５同士、接続部材同士６が密封部材７を介して短絡することがある。
【００２３】
そこで本発明では、半導体部材２の基板３と対向する面と、基板３の半導体部材２と対向する面との間隔を保持するために、半導体部材２と基板３との間にそれぞれ離間した複数のスペーサ８を設ける。このスペーサ８は、半導体部材２を複数箇所で支持するように設けられる。
【００２４】
スペーサ８を設けることにより、半導体部材２と基板３との間隔が保持され、半導体部材２の傾きを小さくすることができる。
【００２５】
図４は、スペーサ８の配置位置を説明するための図である。
少なくとも３つの仮想点９を直線で結んでできる外囲線Ｌが、半導体部材２を平面視したときの重心Ｇを内側に含み、スペーサ８は、仮想点９が、半導体部材２を支持する支持面に含むように配置される。
【００２６】
図４に示した例では、スペーサ８は、３つの円柱状部材８ａ，８ｂ，８ｃからなり、これらが半導体部材２を支持する支持面に含まれる３つの仮想点９ａ，９ｂ，９ｃを考える。ここで、仮想点９ａ，９ｂ，９ｃは、円柱状部材８ａ，８ｂ，８ｃの支持面である円の中心である。
【００２７】
仮想点９ａ，９ｂ，９ｃを直線で結んでできる外囲線Ｌ、本例では三角形の内側に重心Ｇが含まれるように円柱状部材８ａ，８ｂ，８ｃを配置する。
【００２８】
外囲線Ｌの内側に重心Ｇが含まれない場合、たとえば、仮想点９ａ，９ｂ，９ｃが一直線上に並んでいたり、周縁部に偏っていたりすると、半導体部材２に圧力が印加されたときに発生する傾きを十分に抑制することができない。
【００２９】
上記のように、少なくとも３つの仮想点９をスペーサ８の支持面が含んでいればよいので、スペーサ８は、図４に示した例のように、３つ以上の部材から構成される必要はない。
【００３０】
図５は、スペーサ８が２つの部材で構成されるときの配置位置を説明するための図である。
【００３１】
スペーサ８が２つの部材で構成される場合、３つの仮想点のうち、２つの仮想点が、１つの部材の支持面に含まれ、残り１つの仮想点がもう１つの部材の支持面に含まれていてもよい。
【００３２】
本例では、スペーサ８は、板状部材８ｄと円柱状部材８ｅからなり、それぞれの支持面は、それぞれ矩形および円である。板状部材８ｄの支持面である矩形には、３つの仮想点９ａ，９ｂ，９ｃのうち、２つの仮想点９ａ，９ｂが含まれ、円柱状部材８ｅの支持面である円には、残り１つの仮想点９ｃが含まれる。
【００３３】
３つの仮想点９ａ，９ｂ，９ｃを直線で結んでできる外囲線Ｌの内側には半導体部材２の重心Ｇが含まれる。
【００３４】
このように、重心Ｇが含まれるような外囲線Ｌであれば、支持面に含まれる仮想点は４点以上であってもよい。仮想点が多いほどスペーサ８を構成する部材の数が多いか、または支持面の面積が広く、半導体部材２の傾きを抑制する観点からは好ましいが、その分接続端子４を配置する領域が狭くなってしまう。そのため、なるべくスペーサ８を構成する部材の数を少なく、支持面の面積を狭くしたうえで半導体部材２の傾きを抑制するほうが好ましい。
【００３５】
スペーサ８としては、３つの仮想点がなるべく離れ、仮想点間の距離が長くなることで半導体部材２の傾きをさらに抑制することができる。したがって、仮想点が、半導体部材２の周縁部に近い場所であって、なるべく他の仮想点との距離が長くなるようにスペーサ８を設けることが好ましい。これに加えて、密封部材７による接続端子４，５および接続部材６の短絡を防止するために、少なくとも密封部材７と最も近接する接続端子４，５との間にスペーサ８を設けることが好ましい。なお、スペーサ８が導電性材料で構成されていると、スペーサ８を介して短絡が生じてしまうので、スペーサ８は絶縁材料で構成することが必要である。
【００３６】
以上のように、スペーサ８は、基板３への接続時に生じる半導体部材２の傾きを防止し、さらに、密封部材７による短絡を防止することが可能となる。
【００３７】
スペーサ８は、半導体部材２を支持する支持面が、半導体部材２の重心を内側に含む外囲線を構成する３つ以上の仮想点を含むように設けられていれば、その形状は特に制限されず、円柱状、角柱状、錘台状、板状などどのような形状であってもよい。
【００３８】
たとえば、円柱形状であった場合、支持面である円の直径は、５μｍ〜１００μｍである。また板状部材であった場合、支持面である矩形の幅は、１０μｍ〜２００μｍであり、長さは１０μｍ〜５００μｍである。
【００３９】
図６および図７は、スペーサ８の形状および配置位置の例を示す図である。
図６は、半導体部材２に１つのＳＡＷフィルタ回路が含まれる送信器、または受信器用電子部品の例を示し、図７は、半導体部材２に２つのＳＡＷフィルタ回路が含まれる送受信器用の電子部品の例を示している。図中、半導体部材２に含まれるＳＡＷフィルタ回路の配置位置を領域１０，１１で示している。ＳＡＷフィルタ回路の配置位置は、半導体部材２と基板３と密封部材７とで囲まれる密封空間に面するような配置位置となっている。
【００４０】
図６および図７（ａ）に示す例では、スペーサ８は、平面視したときの形状がＬ字状で、９０度に折り曲げられた板状部材で構成されており、接続端子４と密封部材７との間に配置されている。また、図７（ｂ）に示す例では、平面視したときの形状が円形の円柱部材で構成されている。
【００４１】
なお、図示はしていないが、スペーサ８の半導体を支持する支持面に含まれる仮想点を直線で結んでできる外囲線の内側に半導体部材２の重心が含まれている。
【００４２】
次に、各構成部材について説明する。
半導体部材２は、基体上に複数の半導体層で構成され、ＳＡＷフィルタ回路を含めて種々の半導体回路素子を含む、いわゆる半導体チップである。半導体部材２の基板３と対向する面に設けられる接続端子４は、たとえばＡｕで形成される。
【００４３】
基板３は、セラミックスなどの無機材料、エポキシ樹脂、ポリイミド樹脂などの有機樹脂材料など絶縁性を有する材料で構成され、密封空間に面する表層には接続端子５や表層配線が形成され、内層には配線層やグランド（接地）層、電源層などが形成される。
【００４４】
セラミックスとしては、たとえば、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ3Ｎ4）、ムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）、ガラスセラミックスなどを用いることができ、配線層などの導体層には、タングステン（Ｗ）、モリブデン（Ｍｏ）、銅（Ｃｕ）などの金属材料を用いることができる。
【００４５】
接続端子５は、たとえば、金（Ａｕ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）などの金属材料を用いることができ、無電解めっき、電解めっきによって基板３の半導体部材２と対向する面に単層または複数層で形成される。
【００４６】
接続部材６および密封部材７は、すず−鉛（Ｓｎ−Ｐｂ）、金−すず（Ａｕ−Ｓｎ）、すず−亜鉛（Ｓｎ−Ｚｎ）などの共晶はんだを用いることができる。接続部材６と密封部材７とでは、同じはんだを用いてもよいし、異なるはんだを用いてもよい。
【００４７】
半導体部材２および基板３の密封部材７を設ける第１、第２封止領域においては、密封部材７との接続強度を高めるために、それぞれ接続端子４，５と同様に、金（Ａｕ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）などの金属材料によりシールリングを形成することが好ましい。
【００４８】
スペーサ８は、上記のように絶縁性材料で構成されることが好ましく、はんだ実装時の加熱による変形や、加圧による変形が発生しないことが好ましい。さらに、半導体部材２の実装時の傾きを抑制するには、スペーサ８自身が高精度に加工され、少なくとも半導体部材２と基板３との間隔を規定する高さについて高精度に設けられる。また、接続端子の配置領域を確保するには、なるべく小さく設けられることが好ましい。
【００４９】
このような小型、高精度加工を実現するには、たとえば、半導体部材２の基板３と対向する面、すなわち接続端子４が設けられた面か、または基板３の半導体部材２と対向する面、すなわち接続端子５が設けられた面に、フォトリソグラフィ法により形成する。
【００５０】
フォトリソグラフィ法は、既存の微細加工技術であり、半導体部材製造によく用いられるので、基板３の表面に形成することも可能であるが、半導体部材２の製造工程中に形成することが好ましい。
【００５１】
スペーサ８としては、熱変形、圧力変形に強く、フォトリソグラフィによって加工可能であることから、たとえば、エポキシ系樹脂、ポリイミド系樹脂、アクリル系樹脂などの樹脂材料を用いることができる。
【００５２】
本発明の電子部品１は、封止樹脂により実装後に半導体部材２を樹脂封止してもよく、この分野で用いることができる封止樹脂であればどのようなものを用いてもよい。また、半導体部材２も、ＳＡＷフィルタを含む半導体部材に限らず、密封部材７により半導体部材２と基板３との接続部分を気密封止する構造を要する半導体部材２であれば、適用可能である。
【００５３】
本発明の電子部品１の製造方法について説明する。
スペーサ８が設けられた半導体部材２および基板３を予め準備し、半導体部材２、基板３のいずれか一方、または半導体部材２および基板３の両方のシールリング上にはんだペーストを印刷により塗布するとともに、半導体部材２、基板３のいずれか一方、または半導体部材２および基板３の両方の接続端子４，５に同じくはんだペーストを印刷する。
【００５４】
半導体部材２と基板３とを位置合わせし、半導体部材２に超音波振動を付与することで、半導体部材２と基板３の接続端子同士およびシールリング同士を仮接続する。
【００５５】
その後、仮接続された半導体部材２と基板３とを加熱し、半導体部材２を加圧することで、半導体部材２と基板３とを接続する。このとき、スペーサ８により、半導体部材２と基板３との間隔は高精度に規定され、半導体部材２の傾きが防止される。
接続後、必要に応じて樹脂封止を行ってもよい。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施の一形態である電子部品１の構成を示す断面図である。
【図２】半導体部材２の接続端子４が設けられた側から見た平面図である。
【図３】基板３の接続端子５が設けられた側から見た平面図である。
【図４】スペーサ８の配置位置を説明するための図である。
【図５】スペーサ８が２つの部材で構成されるときの配置位置を説明するための図である。
【図６】スペーサ８の形状および配置位置の例を示す図である。
【図７】スペーサ８の形状および配置位置の例を示す図である。
【符号の説明】
【００５７】
１ 電子部品
２ 半導体部材
３ 基板
４，５ 接続端子
６ 接続部材
７ 密封部材
８ スペーサ
【特許請求の範囲】
【請求項１】
周縁部に形成された第１封止領域と、該第１封止領域より内側に形成される第１接続端子とを備える基板と、
前記基板に対向して配置され、周縁部に形成された第２封止領域と、該第２封止領域より内側に形成される第２接続端子とを備える半導体部材と、
前記第１封止領域と第２封止領域とを接続し、前記基板と前記半導体部材とともに囲む空間を密封する密封部材と、
前記基板と前記半導体部材との間に配置されるとともに、前記半導体部材をそれぞれ離間して支持する複数のスペーサとを有することを特徴とする電子部品。
【請求項２】
前記複数のスペーサは、前記半導体部材の平面視において、それぞれを直線で結んだ場合に前記半導体部材の重心を含む少なくとも３つの仮想点を含むように、それぞれ配置されていることを特徴とする請求項１記載の電子部品。
【請求項３】
前記スペーサは、前記密封部材と前記第１接続端子との間に位置するように配置されることを特徴とする請求項１または２記載の電子部品。
【請求項４】
前記密封部材は、はんだで構成されることを特徴とする請求項１〜３のいずれか１つに記載の電子部品。
【請求項５】
前記半導体部材は、少なくとも２つのＳＡＷフィルタを備えていることを特徴とする請求項１〜４のいずれか１つに記載の電子部品。
【請求項１】
周縁部に形成された第１封止領域と、該第１封止領域より内側に形成される第１接続端子とを備える基板と、
前記基板に対向して配置され、周縁部に形成された第２封止領域と、該第２封止領域より内側に形成される第２接続端子とを備える半導体部材と、
前記第１封止領域と第２封止領域とを接続し、前記基板と前記半導体部材とともに囲む空間を密封する密封部材と、
前記基板と前記半導体部材との間に配置されるとともに、前記半導体部材をそれぞれ離間して支持する複数のスペーサとを有することを特徴とする電子部品。
【請求項２】
前記複数のスペーサは、前記半導体部材の平面視において、それぞれを直線で結んだ場合に前記半導体部材の重心を含む少なくとも３つの仮想点を含むように、それぞれ配置されていることを特徴とする請求項１記載の電子部品。
【請求項３】
前記スペーサは、前記密封部材と前記第１接続端子との間に位置するように配置されることを特徴とする請求項１または２記載の電子部品。
【請求項４】
前記密封部材は、はんだで構成されることを特徴とする請求項１〜３のいずれか１つに記載の電子部品。
【請求項５】
前記半導体部材は、少なくとも２つのＳＡＷフィルタを備えていることを特徴とする請求項１〜４のいずれか１つに記載の電子部品。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００９−２７８０１６（Ｐ２００９−２７８０１６Ａ）
【公開日】平成２１年１１月２６日（２００９．１１．２６）
【国際特許分類】
【出願番号】特願２００８−１３０１０７（Ｐ２００８−１３０１０７）
【出願日】平成２０年５月１６日（２００８．５．１６）
【出願人】（０００００６６３３）京セラ株式会社 (13,660)
【Ｆターム（参考）】
【公開日】平成２１年１１月２６日（２００９．１１．２６）
【国際特許分類】
【出願日】平成２０年５月１６日（２００８．５．１６）
【出願人】（０００００６６３３）京セラ株式会社 (13,660)
【Ｆターム（参考）】
[ Back to top ]