電流検出回路
【課題】過電流検出を精度良く行う電流検出回路の提供。
【解決手段】電流検出回路は、電源端子１０１にドレインが接続され、ソースが出力端子１０２に接続されたトランジスタ１０３と、ソースがトランジスタ１０３のソース及び出力端子１０２に接続されたトランジスタ１０４と、トランジスタ１０４のドレインと電源端子１０１との間に設けられた抵抗１０５と、トランジスタ１０４のドレインと抵抗１０５との接続点の電圧が与えられるアンプ１１０と、ゲートがアンプ１１０の出力端子に接続されたトランジスタ１０９と、トランジスタ１０９と電源端子１０１との間に設けられた抵抗１０６と、一端がトランジスタ１０９に接続され、他端が接地された抵抗１０７と、基準電圧Ｖｒｅｆとを比較する比較器１１１と、を備え、トランジスタ１０３及び１０４は、比較器１１１から出力される比較結果に応じた信号がゲートに与えられ、オンオフ制御される。
【解決手段】電流検出回路は、電源端子１０１にドレインが接続され、ソースが出力端子１０２に接続されたトランジスタ１０３と、ソースがトランジスタ１０３のソース及び出力端子１０２に接続されたトランジスタ１０４と、トランジスタ１０４のドレインと電源端子１０１との間に設けられた抵抗１０５と、トランジスタ１０４のドレインと抵抗１０５との接続点の電圧が与えられるアンプ１１０と、ゲートがアンプ１１０の出力端子に接続されたトランジスタ１０９と、トランジスタ１０９と電源端子１０１との間に設けられた抵抗１０６と、一端がトランジスタ１０９に接続され、他端が接地された抵抗１０７と、基準電圧Ｖｒｅｆとを比較する比較器１１１と、を備え、トランジスタ１０３及び１０４は、比較器１１１から出力される比較結果に応じた信号がゲートに与えられ、オンオフ制御される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流検出回路に関するものである。
【背景技術】
【０００２】
ＭＯＳトランジスタに対するカレントミラー型の過電流保護装置として、特開２００２−２６７０７号公報の図４に示されるような構成が知られている。しかし、この構成では、ＭＯＳトランジスタ１１とカレントミラーＭＯＳトランジスタ１３とでゲートソース間電圧が異なるため、カレントミラーＭＯＳトランジスタ１３を流れる電流を用いて、ＭＯＳトランジスタ１１を流れる電流を検出する際の検出精度が低下するという問題があった。また、カレントミラーＭＯＳトランジスタ１３にはセンス抵抗７０が接続されているため、短絡電流がある程度大きな値にならないとコンパレータ回路３０によって過電流を検出できないという問題があった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−２６７０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、過電流を精度良く検出できる電流検出回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一態様による電流検出回路は、電源電圧が与えられる第１端子にドレインが接続され、ソースが第２端子に接続された第１トランジスタと、ゲートが前記第１トランジスタのゲートに接続され、ソースが前記第１トランジスタのソース及び前記第２端子に接続された第２トランジスタと、前記第２トランジスタのドレインと前記第１端子との間に設けられた第１抵抗と、前記第２トランジスタのドレインと前記第１抵抗との接続点の電圧が与えられるアンプと、ゲートが前記アンプの出力端子に接続された第３トランジスタと、前記第３トランジスタのソースと前記第１端子との間に設けられた第２抵抗と、一端が前記第３トランジスタのドレインに接続され、他端が接地された第３抵抗と、前記第３抵抗の前記一端に発生する電圧と基準電圧とを比較する比較器と、を備え、前記第１トランジスタ及び前記第２トランジスタは、前記比較器から出力される比較結果に応じた信号がゲートに与えられ、オンオフ制御されるものである。
【発明の効果】
【０００６】
本発明によれば、過電流を精度良く検出できる。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施形態に係る電源システムの概略構成図である。
【図２】同実施形態に係る電流検出回路の概略構成図である。
【図３】変形例による電流検出回路の概略構成図である。
【図４】変形例による電流検出回路の概略構成図である。
【発明を実施するための形態】
【０００８】
以下、本発明の実施の形態を図面に基づいて説明する。
【０００９】
図１に示すように、本実施形態に係る電流検出回路１０は、電源回路２０と負荷回路３０との間に設けられ、電源回路２０からの電力を負荷回路３０へ供給する出力ドライバである。電源回路２０は例えば車載用バッテリーであり、負荷回路３０はオーディオ装置やモータ、ソレノイド等である。負荷回路３０が短絡した場合、電流検出回路１０には数１００ｍＡ〜数Ａの大電流（過電流）が流れる。電流検出回路１０は過電流を検出し、デバイス破壊を防止するものである。
【００１０】
図２を用いて、電流検出回路１０の構成を説明する。電流検出回路１０の電源端子１０１は電源回路１０に接続され、出力端子１０２は負荷回路３０に接続される。トランジスタ１０３は、ＮチャネルパワーＭＯＳトランジスタであり、ドレインが電源端子１０１に接続され、ソースが出力端子１０２に接続される。
【００１１】
トランジスタ１０４は、トランジスタ１０３とペア性が取れたＮチャネルＭＯＳトランジスタであり、ゲート及びソースがそれぞれトランジスタ１０３のゲート及びソースに接続される。トランジスタ１０４はトランジスタ１０３よりサイズが小さい。トランジスタ１０３及び１０４は、制御信号ＣＳがバッファ１０８を介してゲートに与えられ、オン／オフ制御される。
【００１２】
トランジスタ１０４のドレインは抵抗１０５を介して電源端子１０１に接続される。また、トランジスタ１０４のドレインはアンプ１１０の反転入力端子に接続される。アンプ１１０の出力端子はトランジスタ１０９のゲートに接続される。トランジスタ１０９はＰＭＯＳトランジスタであり、ソースが抵抗１０６及びアンプ１１０の非反転入力端子に接続され、ドレインが抵抗１０７に接続される。
【００１３】
抵抗１０６は、一端がトランジスタ１０９のソースに接続され、他端が電源端子１０１に接続される。抵抗１０７は、一端がトランジスタ１０９のドレインに接続され、他端は接地される。
【００１４】
コンパレータ１１１は、トランジスタ１０９と抵抗１０７との接続点における電圧と、電源１２０による基準電圧Ｖｒｅｆが与えられ、比較結果を出力する。基準電圧Ｖｒｅｆは、電流検出回路１０が搭載される装置の内部の基準電源を用いて作成してもよいし、ツェナーダイオードやバンドギャップ基準電圧回路により作成してもよい。
【００１５】
コンパレータ１１１から出力された比較結果はマイコン等により構成される制御部１３０に与えられる。制御部１３０は受け取った比較結果に基づいて制御信号ＣＳを出力する。なお、制御部１３０は電流検出回路１０の外部に設けられていてもよい。
【００１６】
次に、電流検出回路１０の動作について説明する。ここでは、抵抗１０５の抵抗値をＲ２、抵抗１０６の抵抗値をＲ１、抵抗１０７の抵抗値をＲ３とする。
【００１７】
制御信号ＣＳによりトランジスタ１０３及び１０４がオンすると、トランジスタ１０３には電流Ｉｄ１が流れ、トランジスタ１０４には電流Ｉｄ２が流れる。通常、トランジスタ１０４はトランジスタ１０３よりもサイズが小さいものを使用する。電流Ｉｄ２は、電流Ｉｄ１とトランジスタ１０３、１０４のサイズ比により決まり、例えば数十μＡ〜数ｍＡ程度である。
【００１８】
アンプ１１０、トランジスタ１０９、及び抵抗１０６によって構成されるＶ／Ｉ変換回路は、Ｉｄ２×Ｒ２の電圧値を持つ電圧をＶ／Ｉ変換し、抵抗１０６に電流を流す。この電流により、抵抗１０７に電圧が発生する。
【００１９】
コンパレータ１１１は、抵抗１０７に発生した電圧と基準電圧Ｖｒｅｆとを比較し、比較結果を出力する。電流Ｉｄ１が電流検出値（過電流検出の閾値となる電流値）Ｉｏｕｔを超えると、抵抗１０７に発生した電圧が基準電圧Ｖｒｅｆより大きくなる。制御部１３０は、コンパレータ１１１から出力される比較結果から、トランジスタ１０３に過電流が流れているか否かを検出できる。
【００２０】
電流検出値Ｉｏｕｔは以下の数式で表すことができる。なお、Ｍ１／Ｍ２はトランジスタ１０３のサイズ（Ｍ１）とトランジスタ１０４のサイズ（Ｍ２）との比を示す。
【数１】
【００２１】
上記の数式から、電流検出値Ｉｏｕｔは、トランジスタ１０３、１０４のサイズ比や、抵抗１０５〜１０７の抵抗値を変更することで、容易に変えられることが分かる。
【００２２】
制御部１３０は、コンパレータ１１１の出力から、トランジスタ１０３に電流検出値Ｉｏｕｔを超える過電流が流れていることを検出すると、制御信号ＣＳによりトランジスタ１０３をオフさせる。これにより、トランジスタ１０３の破壊を防止することができる。
【００２３】
本実施形態に係る電流検出回路１０においては、電流検出のための抵抗がトランジスタ１０４に直列接続されており、出力トランジスタ（トランジスタ１０３）に直列に接続されていないため、トランジスタ１０３のオン抵抗を小さくできる。また、基準電圧Ｖｒｅｆが接地電位に対して作成されるため、電源１２０の回路を容易に構成できる。また、トランジスタのサイズや抵抗値を変更することで、電流検出値Ｉｏｕｔを所望の値に設定することができ、出力トランジスタを流れる過電流を精度よく検出できる。
【００２４】
上記実施形態において抵抗１０７の抵抗値Ｒ３は抵抗１０６の抵抗値Ｒ１より大きいことが好ましい。抵抗値Ｒ３を大きくすることで、基準電圧Ｖｒｅｆを大きい値にすることができ、コンパレータ１１１のオフセットの影響を小さくでき、過電流の検出精度を向上できる。
【００２５】
上記実施形態では制御部１３０がコンパレータ１１１の出力に基づいて制御信号ＣＳを生成していたが、図３に示すように、コンパレータ１１１の出力信号をバッファ１０８に与えて、トランジスタ１０３のオンオフ制御を行っても良い。
【００２６】
また、図４に示すように、ゲートにコンパレータ１１１の出力信号が与えられるトランジスタ１４０を、トランジスタ１０３及び１０４のゲート−ソース間に設けるような構成にしてもよい。
【００２７】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００２８】
１０ 電流検出回路
２０ 電源回路
３０ 負荷回路
【技術分野】
【０００１】
本発明は、電流検出回路に関するものである。
【背景技術】
【０００２】
ＭＯＳトランジスタに対するカレントミラー型の過電流保護装置として、特開２００２−２６７０７号公報の図４に示されるような構成が知られている。しかし、この構成では、ＭＯＳトランジスタ１１とカレントミラーＭＯＳトランジスタ１３とでゲートソース間電圧が異なるため、カレントミラーＭＯＳトランジスタ１３を流れる電流を用いて、ＭＯＳトランジスタ１１を流れる電流を検出する際の検出精度が低下するという問題があった。また、カレントミラーＭＯＳトランジスタ１３にはセンス抵抗７０が接続されているため、短絡電流がある程度大きな値にならないとコンパレータ回路３０によって過電流を検出できないという問題があった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−２６７０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、過電流を精度良く検出できる電流検出回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一態様による電流検出回路は、電源電圧が与えられる第１端子にドレインが接続され、ソースが第２端子に接続された第１トランジスタと、ゲートが前記第１トランジスタのゲートに接続され、ソースが前記第１トランジスタのソース及び前記第２端子に接続された第２トランジスタと、前記第２トランジスタのドレインと前記第１端子との間に設けられた第１抵抗と、前記第２トランジスタのドレインと前記第１抵抗との接続点の電圧が与えられるアンプと、ゲートが前記アンプの出力端子に接続された第３トランジスタと、前記第３トランジスタのソースと前記第１端子との間に設けられた第２抵抗と、一端が前記第３トランジスタのドレインに接続され、他端が接地された第３抵抗と、前記第３抵抗の前記一端に発生する電圧と基準電圧とを比較する比較器と、を備え、前記第１トランジスタ及び前記第２トランジスタは、前記比較器から出力される比較結果に応じた信号がゲートに与えられ、オンオフ制御されるものである。
【発明の効果】
【０００６】
本発明によれば、過電流を精度良く検出できる。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施形態に係る電源システムの概略構成図である。
【図２】同実施形態に係る電流検出回路の概略構成図である。
【図３】変形例による電流検出回路の概略構成図である。
【図４】変形例による電流検出回路の概略構成図である。
【発明を実施するための形態】
【０００８】
以下、本発明の実施の形態を図面に基づいて説明する。
【０００９】
図１に示すように、本実施形態に係る電流検出回路１０は、電源回路２０と負荷回路３０との間に設けられ、電源回路２０からの電力を負荷回路３０へ供給する出力ドライバである。電源回路２０は例えば車載用バッテリーであり、負荷回路３０はオーディオ装置やモータ、ソレノイド等である。負荷回路３０が短絡した場合、電流検出回路１０には数１００ｍＡ〜数Ａの大電流（過電流）が流れる。電流検出回路１０は過電流を検出し、デバイス破壊を防止するものである。
【００１０】
図２を用いて、電流検出回路１０の構成を説明する。電流検出回路１０の電源端子１０１は電源回路１０に接続され、出力端子１０２は負荷回路３０に接続される。トランジスタ１０３は、ＮチャネルパワーＭＯＳトランジスタであり、ドレインが電源端子１０１に接続され、ソースが出力端子１０２に接続される。
【００１１】
トランジスタ１０４は、トランジスタ１０３とペア性が取れたＮチャネルＭＯＳトランジスタであり、ゲート及びソースがそれぞれトランジスタ１０３のゲート及びソースに接続される。トランジスタ１０４はトランジスタ１０３よりサイズが小さい。トランジスタ１０３及び１０４は、制御信号ＣＳがバッファ１０８を介してゲートに与えられ、オン／オフ制御される。
【００１２】
トランジスタ１０４のドレインは抵抗１０５を介して電源端子１０１に接続される。また、トランジスタ１０４のドレインはアンプ１１０の反転入力端子に接続される。アンプ１１０の出力端子はトランジスタ１０９のゲートに接続される。トランジスタ１０９はＰＭＯＳトランジスタであり、ソースが抵抗１０６及びアンプ１１０の非反転入力端子に接続され、ドレインが抵抗１０７に接続される。
【００１３】
抵抗１０６は、一端がトランジスタ１０９のソースに接続され、他端が電源端子１０１に接続される。抵抗１０７は、一端がトランジスタ１０９のドレインに接続され、他端は接地される。
【００１４】
コンパレータ１１１は、トランジスタ１０９と抵抗１０７との接続点における電圧と、電源１２０による基準電圧Ｖｒｅｆが与えられ、比較結果を出力する。基準電圧Ｖｒｅｆは、電流検出回路１０が搭載される装置の内部の基準電源を用いて作成してもよいし、ツェナーダイオードやバンドギャップ基準電圧回路により作成してもよい。
【００１５】
コンパレータ１１１から出力された比較結果はマイコン等により構成される制御部１３０に与えられる。制御部１３０は受け取った比較結果に基づいて制御信号ＣＳを出力する。なお、制御部１３０は電流検出回路１０の外部に設けられていてもよい。
【００１６】
次に、電流検出回路１０の動作について説明する。ここでは、抵抗１０５の抵抗値をＲ２、抵抗１０６の抵抗値をＲ１、抵抗１０７の抵抗値をＲ３とする。
【００１７】
制御信号ＣＳによりトランジスタ１０３及び１０４がオンすると、トランジスタ１０３には電流Ｉｄ１が流れ、トランジスタ１０４には電流Ｉｄ２が流れる。通常、トランジスタ１０４はトランジスタ１０３よりもサイズが小さいものを使用する。電流Ｉｄ２は、電流Ｉｄ１とトランジスタ１０３、１０４のサイズ比により決まり、例えば数十μＡ〜数ｍＡ程度である。
【００１８】
アンプ１１０、トランジスタ１０９、及び抵抗１０６によって構成されるＶ／Ｉ変換回路は、Ｉｄ２×Ｒ２の電圧値を持つ電圧をＶ／Ｉ変換し、抵抗１０６に電流を流す。この電流により、抵抗１０７に電圧が発生する。
【００１９】
コンパレータ１１１は、抵抗１０７に発生した電圧と基準電圧Ｖｒｅｆとを比較し、比較結果を出力する。電流Ｉｄ１が電流検出値（過電流検出の閾値となる電流値）Ｉｏｕｔを超えると、抵抗１０７に発生した電圧が基準電圧Ｖｒｅｆより大きくなる。制御部１３０は、コンパレータ１１１から出力される比較結果から、トランジスタ１０３に過電流が流れているか否かを検出できる。
【００２０】
電流検出値Ｉｏｕｔは以下の数式で表すことができる。なお、Ｍ１／Ｍ２はトランジスタ１０３のサイズ（Ｍ１）とトランジスタ１０４のサイズ（Ｍ２）との比を示す。
【数１】
【００２１】
上記の数式から、電流検出値Ｉｏｕｔは、トランジスタ１０３、１０４のサイズ比や、抵抗１０５〜１０７の抵抗値を変更することで、容易に変えられることが分かる。
【００２２】
制御部１３０は、コンパレータ１１１の出力から、トランジスタ１０３に電流検出値Ｉｏｕｔを超える過電流が流れていることを検出すると、制御信号ＣＳによりトランジスタ１０３をオフさせる。これにより、トランジスタ１０３の破壊を防止することができる。
【００２３】
本実施形態に係る電流検出回路１０においては、電流検出のための抵抗がトランジスタ１０４に直列接続されており、出力トランジスタ（トランジスタ１０３）に直列に接続されていないため、トランジスタ１０３のオン抵抗を小さくできる。また、基準電圧Ｖｒｅｆが接地電位に対して作成されるため、電源１２０の回路を容易に構成できる。また、トランジスタのサイズや抵抗値を変更することで、電流検出値Ｉｏｕｔを所望の値に設定することができ、出力トランジスタを流れる過電流を精度よく検出できる。
【００２４】
上記実施形態において抵抗１０７の抵抗値Ｒ３は抵抗１０６の抵抗値Ｒ１より大きいことが好ましい。抵抗値Ｒ３を大きくすることで、基準電圧Ｖｒｅｆを大きい値にすることができ、コンパレータ１１１のオフセットの影響を小さくでき、過電流の検出精度を向上できる。
【００２５】
上記実施形態では制御部１３０がコンパレータ１１１の出力に基づいて制御信号ＣＳを生成していたが、図３に示すように、コンパレータ１１１の出力信号をバッファ１０８に与えて、トランジスタ１０３のオンオフ制御を行っても良い。
【００２６】
また、図４に示すように、ゲートにコンパレータ１１１の出力信号が与えられるトランジスタ１４０を、トランジスタ１０３及び１０４のゲート−ソース間に設けるような構成にしてもよい。
【００２７】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００２８】
１０ 電流検出回路
２０ 電源回路
３０ 負荷回路
【特許請求の範囲】
【請求項１】
電源電圧が与えられる第１端子にドレインが接続され、ソースが第２端子に接続された第１トランジスタと、
ゲートが前記第１トランジスタのゲートに接続され、ソースが前記第１トランジスタのソース及び前記第２端子に接続された第２トランジスタと、
前記第２トランジスタのドレインと前記第１端子との間に設けられた第１抵抗と、
前記第２トランジスタのドレインと前記第１抵抗との接続点の電圧が与えられるアンプと、
ゲートが前記アンプの出力端子に接続された第３トランジスタと、
前記第３トランジスタのソースと前記第１端子との間に設けられた第２抵抗と、
一端が前記第３トランジスタのドレインに接続され、他端が接地された第３抵抗と、
前記第３抵抗の前記一端に発生する電圧と基準電圧とを比較する比較器と、
を備え、
前記第１トランジスタ及び前記第２トランジスタは、前記比較器から出力される比較結果に応じた信号がゲートに与えられ、オンオフ制御されることを特徴とする電流検出回路。
【請求項２】
前記第１トランジスタ及び前記第２トランジスタのゲートには前記比較結果が与えられることを特徴とする請求項１に記載の電流検出回路。
【請求項３】
前記第１トランジスタ及び前記第２トランジスタのゲートとソースとの間に設けられ、ゲートに前記比較結果が与えられる第４トランジスタをさらに備えることを特徴とする請求項１に記載の電流検出回路。
【請求項４】
前記第３抵抗の抵抗値は、前記第１抵抗の抵抗値より大きいことを特徴とする請求項１乃至３のいずれかに記載の電流検出回路。
【請求項５】
前記基準電圧は、接地電位に対して作成されることを特徴とする請求項１乃至４のいずれかに記載の電流検出回路。
【請求項１】
電源電圧が与えられる第１端子にドレインが接続され、ソースが第２端子に接続された第１トランジスタと、
ゲートが前記第１トランジスタのゲートに接続され、ソースが前記第１トランジスタのソース及び前記第２端子に接続された第２トランジスタと、
前記第２トランジスタのドレインと前記第１端子との間に設けられた第１抵抗と、
前記第２トランジスタのドレインと前記第１抵抗との接続点の電圧が与えられるアンプと、
ゲートが前記アンプの出力端子に接続された第３トランジスタと、
前記第３トランジスタのソースと前記第１端子との間に設けられた第２抵抗と、
一端が前記第３トランジスタのドレインに接続され、他端が接地された第３抵抗と、
前記第３抵抗の前記一端に発生する電圧と基準電圧とを比較する比較器と、
を備え、
前記第１トランジスタ及び前記第２トランジスタは、前記比較器から出力される比較結果に応じた信号がゲートに与えられ、オンオフ制御されることを特徴とする電流検出回路。
【請求項２】
前記第１トランジスタ及び前記第２トランジスタのゲートには前記比較結果が与えられることを特徴とする請求項１に記載の電流検出回路。
【請求項３】
前記第１トランジスタ及び前記第２トランジスタのゲートとソースとの間に設けられ、ゲートに前記比較結果が与えられる第４トランジスタをさらに備えることを特徴とする請求項１に記載の電流検出回路。
【請求項４】
前記第３抵抗の抵抗値は、前記第１抵抗の抵抗値より大きいことを特徴とする請求項１乃至３のいずれかに記載の電流検出回路。
【請求項５】
前記基準電圧は、接地電位に対して作成されることを特徴とする請求項１乃至４のいずれかに記載の電流検出回路。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１１−２０５１８０（Ｐ２０１１−２０５１８０Ａ）
【公開日】平成２３年１０月１３日（２０１１．１０．１３）
【国際特許分類】
【出願番号】特願２０１０−６７７４７（Ｐ２０１０−６７７４７）
【出願日】平成２２年３月２４日（２０１０．３．２４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２３年１０月１３日（２０１１．１０．１３）
【国際特許分類】
【出願日】平成２２年３月２４日（２０１０．３．２４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]