電源回路及び電子機器
【課題】外部電源との接触状態が不安定な場合でも所定の電圧を安定して出力することができる電源回路及び電子機器を提供する。
【解決手段】電源回路１において、入力端子１１と出力端子１２との間にｎＭＯＳ１３を接続する。また、エラーアンプ２０を設け、その出力部２０ｃをｎＭＯＳ１３のゲート電極１３ｇに接続し、負極側入力部２０ａを抵抗１４を介して出力端子１２に接続し、正極側入力部２０ｂを配線２４を介して参照端子２３に接続する。参照端子２３には参照電位Ｖｒｅｆが入力され、配線２４には抵抗Ｒ及び容量Ｃが付加されている。そして、入力端子１１に供給電位Ｖｓｐｐｌｙが供給されているときは、配線２４を接地電位ＧＮＤから絶縁し、入力端子１１に供給電位Ｖｓｐｐｌｙが供給されないときは、配線２４を接地電位ＧＮＤに接続するリセット用スイッチ部２６を設ける。
【解決手段】電源回路１において、入力端子１１と出力端子１２との間にｎＭＯＳ１３を接続する。また、エラーアンプ２０を設け、その出力部２０ｃをｎＭＯＳ１３のゲート電極１３ｇに接続し、負極側入力部２０ａを抵抗１４を介して出力端子１２に接続し、正極側入力部２０ｂを配線２４を介して参照端子２３に接続する。参照端子２３には参照電位Ｖｒｅｆが入力され、配線２４には抵抗Ｒ及び容量Ｃが付加されている。そして、入力端子１１に供給電位Ｖｓｐｐｌｙが供給されているときは、配線２４を接地電位ＧＮＤから絶縁し、入力端子１１に供給電位Ｖｓｐｐｌｙが供給されないときは、配線２４を接地電位ＧＮＤに接続するリセット用スイッチ部２６を設ける。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路及び電子機器に関し、特に、未知の入力電位を所定の出力電位に変換する電源回路及びこの電源回路を搭載した電子機器に関する。
【背景技術】
【０００２】
携帯電話機等の携帯用の電子機器においては、電源として二次電池が内蔵されており、この二次電池を繰り返し充電して使用する。二次電池を充電する際には、通常、専用のアダプタを用いて、電子機器に所定の充電用電圧を供給する。しかしながら、例えば、外国等においては、所定の充電用電圧が得られないことがある。この場合、所定の充電用電圧よりも高い電圧を電子機器に印加してしまうと、電子機器が破壊される虞がある。
【０００３】
この対策として、電子機器の充電用端子と二次電池との間に電源回路を設け、充電用端子に所定の充電用電圧よりも高い電圧が印加された場合には、電源回路をオフ状態とする技術が知られている。これにより、電子機器が破壊されることを回避できる。しかし、この技術によると、安定的に所定の充電用電圧が得られず、所定の充電用電圧よりも高い電圧が不安定に印加されるような国や地域では二次電池を充電することができず、その国や地域ではその電子機器を使用できないという問題がある。
【０００４】
一方、充電用端子に供給される電圧によって電流経路を切り分け、供給電圧が所定値よりも高い場合にはレギュレータに通電させて電圧を降下した上で二次電池に供給し、供給電圧が所定値よりも低い場合にはレギュレータを介さずに二次電池に供給する技術が知られている（例えば、特許文献１参照。）。この技術によれば、供給される電圧が所定の充電用電圧よりも高い場合でも、電子機器を破壊することなく、充電することができる。
【０００５】
しかしながら、電子機器を充電するときには、使用者が手動で電子機器をアダプタに接続する。例えば、電子機器を充電用の台座に載置することにより、電子機器の充電用電極を台座の電極に接触させたり、アダプタのプラグを電子機器の充電用端子に差し込んだりする。しかし、これらの作業の際にはアダプタと電子機器との間の接続状態が不安定になり、電子機器に電圧が断続的に入力されてしまう。これにより、電子機器の内部でラッシュ電圧が発生し、過渡的に高電圧が印加されてしまう場合がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１７８１９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、外部電源との接触状態が不安定な場合でも所定の電圧を安定して出力することができる電源回路及び電子機器を提供することである。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、入力端子と出力端子の間に接続され、入力される制御電位に応じて抵抗値が変化するパワースイッチ部と、一方の入力部が前記出力端子に接続され、他方の入力部に印加される電位に対して前記一方の入力部に印加される電位が高いほど、出力部から前記パワースイッチ部の抵抗値を大きくするような前記制御電位を出力するエラーアンプと、参照電位が印加される参照端子を前記他方の入力部に接続する配線と、前記入力端子に電位が供給されているときは、前記配線を基準電位から絶縁し、前記入力端子に前記電位が供給されないときは、前記配線を前記基準電位に接続するリセット用スイッチ部と、を備えたことを特徴とする電源回路が提供される。
【０００９】
本発明の他の一態様によれば、前記電源回路と、前記出力端子に接続された二次電池と、を備えたことを特徴とする電子機器が提供される。
【発明の効果】
【００１０】
本発明によれば、外部電源との接触状態が不安定な場合でも所定の電圧を安定して出力することができる電源回路及び電子機器を実現することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態に係る電源回路を例示する回路図である。
【図２】横軸に時間をとり、縦軸に各部の電位をとって、各電位の変化を例示するタイミングチャートである。
【図３】第１の実施形態の第１の具体例におけるスイッチ回路を例示する回路図である。
【図４】第１の実施形態の第２の具体例におけるスイッチ回路を例示する回路図である。
【図５】本発明の第２の実施形態に係る電源回路のソフトスタート回路及びエラーアンプを例示する回路図である。
【図６】本発明の第３の実施形態に係る電源回路を例示する回路図である。
【図７】本発明の第４の実施形態に係る携帯電話機を例示するブロック図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、本発明の第１の実施形態について説明する。
図１は、本実施形態に係る電源回路を例示する回路図である。
図１に示すように、本実施形態に係る電源回路１は、未知又は不定の入力電位Ｖｉｎが入力されて、所定の出力電位Ｖｏｕｔを出力する電源回路であり、例えば、携帯電話機に搭載される電源回路である。一例では、出力電位Ｖｏｕｔの設定電位Ｖｓｅｔは例えば５Ｖである。入力電位Ｖｉｎとして外部から供給される供給電位Ｖｓｐｐｌｙは、設定電位Ｖｓｅｔよりも高い電位であればよく、例えば１０Ｖである。
【００１３】
図１に示すように、電源回路１においては、入力電位Ｖｉｎが入力される入力端子１１と、出力電位Ｖｏｕｔを出力する出力端子１２とが設けられている。そして、入力端子１１と出力端子１２との間に、パワースイッチ部として、ｎチャネル型電界効果トランジスタ（ｎＭＯＳ）１３が接続されている。すなわち、ｎＭＯＳ１３のドレイン電極１３ｄが入力端子１１に接続され、ソース電極１３ｓが出力端子１２に接続されている。ｎＭＯＳ１３からなるパワースイッチ部は、ゲート電極１３ｇに入力される制御電位に応じて抵抗値が変化するものである。なお、本明細書において「接続されている」と記載したときは、配線等によって固定的・短絡的に接続されている場合の他に、スイッチ素子、抵抗素子等を介して接続されている場合も含む。
【００１４】
出力端子１２と基準電位、例えば、接地電位ＧＮＤとの間には、２つの抵抗１４及び抵抗１５がこの順に直列に接続されている。ｎＭＯＳ１３のゲート電極１３ｇと基準電位、例えば、接地電位ＧＮＤとの間には、２つの抵抗１６及び抵抗１７がこの順に直列に接続されている。なお、本実施形態においては、基準電位が接地電位ＧＮＤである例を示しているが、基準電位は接地電位には限定されない。
【００１５】
また、電源回路１においては、エラーアンプ２０が設けられている。エラーアンプ２０には、負極側入力部２０ａ、正極側入力部２０ｂ、出力部２０ｃが設けられている。エラーアンプ２０は、負極側入力部２０ａに入力された電位と正極側入力部２０ｂに入力された電位とを比較して、その差を増幅して出力部２０ｃから出力する誤差増幅器であり、負極側入力部２０ａに入力された電位に対して、正極側入力部２０ｂに入力された電位が高いほど、出力部２０ｃから出力する電位を高くする。エラーアンプ２０の負極側入力部２０ａは、抵抗１４と抵抗１５との間の接続点１８に接続されている。出力部２０ｃは、抵抗１６と抵抗１７との間の接続点１９に接続されている。すなわち、負極側入力部２０ａは抵抗１４を介して出力端子１２に接続されており、出力部２０ｃは抵抗１６を介してｎＭＯＳ１３のゲート電極１３ｇに接続されている。
【００１６】
更に、電源回路１においては、ソフトスタート回路２２が設けられている。後述するように、ソフトスタート回路２２は、ｎＭＯＳ１３の起動を制御する回路であり、入力端子１１に供給電位Ｖｓｐｐｌｙが供給されなくなったときに、リセット動作を実行する機能も備えている。ソフトスタート回路２２においては、参照電位Ｖｒｅｆが入力される参照端子２３が設けられている。参照電位Ｖｒｅｆは、電源回路１に供給電位Ｖｓｐｐｌｙが供給されると生成される一定の電位であり、供給電位Ｖｓｐｐｌｙ及び設定電位Ｖｓｅｔよりも低い電位である。一例では、参照電位Ｖｒｅｆは０．９Ｖである。
【００１７】
ソフトスタート回路２２には配線２４が設けられており、参照端子２３は配線２４によってエラーアンプ２０の正極側入力部２０ｂに接続されている。配線２４には抵抗Ｒが付加されている。抵抗Ｒには、意図的に設けた抵抗と、不可避的に発生する配線抵抗とが含まれている。また、配線２４には、接地電位ＧＮＤとの間に容量Ｃが付加されている。容量Ｃには、意図的に設けた容量と、不可避的に発生する寄生容量とが含まれている。配線２４の電位を配線電位Ｖｗとする。
【００１８】
ソフトスタート回路２２には、リセット用スイッチ部２６が設けられている。リセット用スイッチ部２６においては、バッファ２７と、スイッチ回路２８とが設けられている。バッファ２７の入力端は入力端子１１に接続されており、バッファ２７の出力端はスイッチ回路２８に接続されている。バッファ２７には、例えば電源電位及び接地電位が供給されており、入力端に印加された電位が所定値よりも高いときに出力端から外部入力信号ＶｇとしてハイレベルＨ（電源電位）の信号を出力し、入力端に印加された電位が所定値よりも低いときに出力端から外部入力信号ＶｇとしてロウレベルＬ（接地電位）の信号を出力する。これにより、バッファ２７は、入力端子１１に入力電位Ｖｉｎとして供給電位Ｖｓｐｐｌｙが供給されているときはハイレベルを出力し、入力端子１１に供給電位Ｖｓｐｐｌｙが供給されていないときはロウレベルを出力する。
【００１９】
スイッチ回路２８の一方の端子２８ａは配線２４に接続されており、他方の端子２８ｂは接地電位ＧＮＤに接続されている。そして、スイッチ回路２８は、バッファ２７からハイレベルの外部入力信号Ｖｇが入力されたときは、端子２８ａと端子２８ｂとの間を非導通状態（オフ状態）とし、ロウレベルの外部入力信号Ｖｇが入力されたときは、端子２８ａと端子２８ｂとの間を導通状態（オン状態）とする。
【００２０】
次に、本実施形態に係る電源回路の動作について説明する。
図２は、横軸に時間をとり、縦軸に各部の電位をとって、各電位の変化を例示するタイミングチャートである。
なお、図２には、本実施形態に係る電源回路の各電位の他に、比較例に係る電源回路の各電位も示している。比較例に係る電源回路とは、図１に示す電源回路１からリセット用スイッチ部２６を除いた回路である。図２において、（ａ）は入力電位Ｖｉｎを示し、（ｂ）は外部入力信号Ｖｇを示し、（ｃ）は比較例の配線電位Ｖｗを示し、（ｄ）は本実施形態の配線電位Ｖｗを示し、（ｅ）は比較例の出力電位Ｖｏｕｔを示し、（ｆ）は本実施形態の出力電位Ｖｏｕｔを示す。以下、図１及び図２を参照して、電源回路１の動作を説明する。
【００２１】
先ず、電源回路１の入力端子１１に供給電位Ｖｓｐｐｌｙが供給されていないとき、すなわち、入力端子１１の入力電位Ｖｉｎが０Ｖであるか、入力端子１１が浮遊状態であるときの電源回路１の状態について説明する。
図２の期間ｔＡに示すように、この場合には、バッファ２７の入力端の電位も０Ｖ又は浮遊状態となるため、バッファ２７の出力端からは、外部入力信号ＶｇとしてロウレベルＬの信号が出力される。これにより、スイッチ回路２８は導通状態（ＯＮ）となり、端子２８ａが端子２８ｂに接続される。但し、電源回路１に供給電位Ｖｓｐｐｌｙが供給されていない状態では、参照端子２３にも参照電位Ｖｒｅｆが供給されないため、配線２４及びスイッチ回路２８には電流が流れず、配線２４の配線電位Ｖｗは接地電位（０Ｖ）である。
【００２２】
一方、ｎＭＯＳ１３のゲート電極１３ｇには接地電位ＧＮＤが印加されているため、ｎＭＯＳ１３は非導通状態にある。また、出力端子１２は抵抗１４及び抵抗１５を介して接地電位に接続されているため、出力端子１２及び接続点１８の電位も接地電位である。従って、接続点１８に接続されたエラーアンプ２０の負極側入力部２０ａには接地電位が印加されており、配線２４に接続されたエラーアンプ２０の正極側入力部２０ｂにも接地電位が印加されており、エラーアンプ２０の出力部２０ｃからは電位が出力されていない。
【００２３】
次に、電源回路１の入力端子１１に供給電位Ｖｓｐｐｌｙが断続的に供給される場合について説明する。例えば、電源回路１が搭載された携帯電話機の使用者が、携帯電話機を充電しようとしてアダプタのプラグを携帯電話機の充電用端子に差し込む場合を想定する。この場合、差込作業中においては、プラグと充電用端子との間の接続状態が不安定になるため、電源回路１の入力端子１１には供給電位Ｖｓｐｐｌｙが断続的に入力される。
【００２４】
図２の期間ｔＢに示すように、アダプタのプラグが携帯電話機の充電用端子に接触すると、入力端子１１に入力電位Ｖｉｎとして供給電位Ｖｓｐｐｌｙが供給される。これにより、バッファ２７の入力端にも供給電位Ｖｓｐｐｌｙが供給され、バッファ２７の出力端からは外部入力信号ＶｇとしてハイレベルＨの信号が出力される。この結果、スイッチ回路２８は非導通状態（ＯＦＦ）となり、端子２８ａが端子２８ｂから絶縁される。
【００２５】
また、参照端子２３には参照電位Ｖｒｅｆが供給される。このとき、配線２４には抵抗Ｒ及び容量Ｃが付加されているため、配線２４の配線電位Ｖｗは、抵抗Ｒ及び容量Ｃによって決定される時定数Δｔに従い、接地電位から参照電位Ｖｒｅｆに向かってなだらかに上昇する。そして、エラーアンプ２０の負極側入力部２０ａに入力される接続点１８の電位に対して、正極側入力部２０ｂに入力される配線電位Ｖｗが徐々に高くなると、出力部２０ｃから出力される電位が徐々に上昇する。これにより、ｎＭＯＳ１３のゲート電極１３ｇに入力される制御電位が高くなるため、ｎＭＯＳ１３が徐々に導通状態に移行し、ｎＭＯＳ１３のソース・ドレイン間の抵抗値が徐々に低下する。この結果、出力端子１２の出力電位Ｖｏｕｔも徐々に上昇する。これに伴い、接続点１８の電位も上昇し、これがエラーアンプ２０の負極側入力部２０ａにフィードバックされる。
【００２６】
すなわち、エラーアンプ２０の正極側入力部２０ｂに入力される配線電位Ｖｗも、負極側入力部２０ａに入力される出力電位Ｖｏｕｔに連動した電位も、共になだらかに上昇する。このとき、配線電位Ｖｗの上昇に対して出力電位Ｖｏｕｔの上昇が遅れると、エラーアンプ２０の正極側入力部２０ｂの電位に対する負極側入力部２０ａの電位が低くなるため、出力部２０ｃから出力される電位が高くなり、ｎＭＯＳ１３の抵抗値が低くなり、出力端子１２の出力電位Ｖｏｕｔの電位上昇が加速される。
【００２７】
一方、配線電位Ｖｗの上昇に対して出力電位Ｖｏｕｔの上昇が先行すると、エラーアンプ２０の正極側入力部２０ｂの電位に対する負極側入力部２０ａの電位が高くなるため、出力部２０ｃから出力される電位が低くなり、ｎＭＯＳ１３の抵抗値が高くなり、出力端子１２の出力電位Ｖｏｕｔの電位上昇が抑制される。このように、エラーアンプ２０は、正極側入力部２０ｂに印加される電位に対して負極側入力部２０ａに印加される電位が高いほど、ｎＭＯＳ１３のソース・ドレイン間の抵抗値を大きくするような電位を出力部２０ｃから出力する。この結果、出力電位Ｖｏｕｔに対して配線電位Ｖｗを基準とした負のフィードバックが働き、出力電位Ｖｏｕｔは時定数Δｔに基づいてなだらかに上昇する。このため、期間ｔＢにおいては、電源装置１内でラッシュ電圧が発生することはない。
【００２８】
その後、図２の期間ｔＣに示すように、アダプタのプラグと携帯電話機の充電用端子とが非接触となり、入力端子１１に対する供給電位Ｖｓｐｐｌｙの供給が中断されると、出力電位Ｖｏｕｔは接地電位（０Ｖ）に戻り、エラーアンプ２０の負極側入力部２０ａに入力される電位も接地電位に戻る。また、参照電位Ｖｒｅｆの供給も停止する。更に、供給電位Ｖｓｐｐｌｙの供給が中断される直前の時点では、容量Ｃにある程度の電荷が蓄積されている。ここまでの動作は、リセット用スイッチ部２６が設けられている本実施形態と、リセット用スイッチ部２６が設けられていない比較例とで、同じである。
【００２９】
しかしながら、比較例においては、参照電位Ｖｒｅｆの供給が停止しても、容量Ｃに電荷が蓄積されているため、配線２４の配線電位Ｖｗはすぐには接地電位に戻らず、容量Ｃの自然放電により、ゆっくりと減少する。そして、図２の期間ｔＤに示すように、配線電位Ｖｗが接地電位に戻る前に、再び入力端子１１に供給電位Ｖｓｐｐｌｙが供給されると、配線電位Ｖｗは接地電位よりも高い電位から電位上昇が開始されることになる。一方、接続点１８の電位は接地電位となっている。このため、エラーアンプ２０の負極側入力部２０ａの電位に対して正極側入力部２０ｂの電位が著しく高くなり、出力部２０ｃから出力される電位も高くなり、ｎＭＯＳ１３が急激に導通状態に移行する。これにより、ｎＭＯＳ１３に過剰な電流が流れ、出力端子１２にラッシュ電圧が発生し、出力電位Ｖｏｕｔが一時的に設定電位Ｖｓｅｔを超えてしまう。この結果、出力端子１２に接続された二次電池（図示せず）に損傷を与えてしまう。
【００３０】
これに対して、本実施形態においては、リセット用スイッチ部２６が設けられているため、図２の期間ｔＣに示すように、アダプタのプラグと携帯電話機の充電用端子とが非接触となり、入力端子１１に対する供給電位Ｖｓｐｐｌｙの供給が中断されると、バッファ２７の出力端からロウレベルＬの外部入力信号Ｖｇが出力され、スイッチ回路２８が導通状態となる。これにより、配線２４がスイッチ回路２８を介して接地電位ＧＮＤに接続され、容量Ｃに蓄積された電荷が配線２４及びスイッチ回路２８を介して接地電位ＧＮＤに急速に放電されて、配線電位Ｖｗが速やかに接地電位に戻る。この結果、図２の期間ｔＤに示すように、その後再び入力端子１１に供給電位Ｖｓｐｐｌｙが供給されても、配線電位Ｖｗの電位上昇は期間ｔＢと同様に接地電位から開始されるため、ラッシュ電圧が発生することはない。そして、期間ｔＥに示すように、その後、供給電位Ｖｓｐｐｌｙが継続的に供給されると、出力電位Ｖｏｕｔが設定電位Ｖｓｅｔに達したところで電源回路１の状態は定常状態になり、出力電位Ｖｏｕｔは設定電位Ｖｓｅｔに固定される。
【００３１】
次に、本実施形態の効果について説明する。
本実施形態によれば、ソフトスタート回路２２及びエラーアンプ２０により、供給電位Ｖｓｐｐｌｙが未知であっても、出力電位Ｖｏｕｔを設定電位Ｖｓｅｔに調整することができる。また、抵抗Ｒ及び容量Ｃによって決定される時定数Δｔにより、ｎＭＯＳ１３の起動を制御して、ソフトスタートさせることができる。
【００３２】
また上述の如く、リセット用スイッチ部２６が設けられていない比較例においては、入力端子１１に対して供給電位Ｖｓｐｐｌｙが断続的に供給された場合に、容量Ｃの自然放電が終了する前に供給電位Ｖｓｐｐｌｙが新たに印加されると、ラッシュ電圧が発生してしまう。これに対して、本実施形態においては、供給電位Ｖｓｐｐｌｙの供給が停止すると、リセット用スイッチ部２６が導通状態となって、容量Ｃに蓄積された電荷を強制的に放電するため、配線電位Ｖｗは毎回リセットされる。このため、再び供給電位Ｖｓｐｐｌｙが供給されても、ラッシュ電圧は発生しない。この結果、アダプタのプラグと携帯電話機の充電用端子との間の接続状態が不安定になるような状況においても、携帯電話機の内部に損傷を与えることがない。更に、本実施形態によれば、上述の出力電位Ｖｏｕｔの調整及び配線電位Ｖｗのリセットを、使用者による操作を要さず自動的に行うことができる。
【００３３】
次に、本実施形態の具体例について説明する。
先ず、第１の具体例について説明する。
図３は、本具体例におけるスイッチ回路を例示する回路図である。
図３に示すように、本具体例においては、スイッチ回路２８がプルダウンされたｐチャネル型電界効果トランジスタ（ｐＭＯＳ）３１によって構成されている。ｐＭＯＳ３１のソース電極３１ｓは端子２８ａとして配線２４（図１参照）に接続され、ドレイン電極３１ｄは端子２８ｂとして接地電位ＧＮＤに接続され、ゲート電極３１ｇはバッファ２７（図１参照）の出力端に接続されている。また、ｐＭＯＳ３１のゲート電極３１ｇは抵抗３２を介してドレイン電極３１ｄに接続されている。
【００３４】
本具体例においては、バッファ２７の出力端から出力された外部入力信号ＶｇがｐＭＯＳ３１のゲート電極３１ｇに印加されるため、外部入力信号Ｖｇがハイレベルであるときは、ｐＭＯＳ３１は非導通状態となる。一方、外部入力信号Ｖｇがロウレベルであるときは、ｐＭＯＳ３１は導通状態となる。また、電源回路に外部から電位が供給されていないときは、ｐＭＯＳ３１のゲート電極３１ｇには抵抗３２を介して接地電位が印加されるため、ｐＭＯＳ３１は導通状態となる。これにより、スイッチ回路２８を実現できる。
【００３５】
次に、第２の具体例について説明する。
図４は、本具体例におけるスイッチ回路を例示する回路図である。
図４に示すように、本具体例においては、スイッチ回路２８が、ｎＭＯＳ４１、ｐＭＯＳ４２、及び信号スイッチ駆動回路４３によって構成されている。すなわち、ｎＭＯＳ４１のドレイン電極とｐＭＯＳ４２のソース電極は端子２８ａに共通接続されており、ｎＭＯＳ４１のソース電極とｐＭＯＳ４２のドレイン電極は端子２８ｂに共通接続されている。また、信号スイッチ駆動回路４３には外部入力信号Ｖｇが入力されるようになっており、信号スイッチ駆動回路４３の出力信号は、ｎＭＯＳ４１のゲート電極及びｐＭＯＳ４２のゲート電極に対してそれぞれ独立に出力されるようになっている。信号スイッチ駆動回路４３は、ハイレベルの外部入力信号Ｖｇが入力されたときには、ｎＭＯＳ４１のゲート電極に対して負電位を印加すると共にｐＭＯＳ４２のゲート電極に対して正電位を印加し、ロウレベルの外部入力信号Ｖｇが入力されたときには、ｎＭＯＳ４１のゲート電極に対して正電位を印加すると共にｐＭＯＳ４２のゲート電極に対して負電位を印加する論理回路である。
【００３６】
本具体例においては、バッファ２７の出力端からハイレベルの外部入力信号Ｖｇが出力されたときは、信号スイッチ駆動回路４３はｎＭＯＳ４１のゲート電極に対して負電位を印加すると共にｐＭＯＳ４２のゲート電極に対して正電位を印加して、ｎＭＯＳ４１及びｐＭＯＳ４２を共に非導通状態とする。これにより、端子２８ａが端子２８ｂから電気的に遮断される。一方、ロウレベルの外部入力信号Ｖｇが出力されたときは、信号スイッチ駆動回路４３はｎＭＯＳ４１のゲート電極に対して正電位を印加すると共にｐＭＯＳ４２のゲート電極に対して負電位を印加して、ｎＭＯＳ４１及びｐＭＯＳ４２を共に導通状態とする。これにより、端子２８ａを端子２８ｂに接続する。このようにして、スイッチ回路２８を実現できる。
【００３７】
次に、本発明の第２の実施形態について説明する。
図５は、本実施形態に係る電源回路のソフトスタート回路及びエラーアンプを例示する回路図である。
図５に示すように、本実施形態に係る電源回路は、前述の第１の実施形態に係る電源回路１（図１参照）において、ソフトスタート回路２２がソフトスタート回路５２に置き換えられたものである。
【００３８】
ソフトスタート回路５２においては、スイッチ回路２８（図１参照）の替わりに、スイッチ回路５８が設けられている。スイッチ回路５８は配線２４とエラーアンプ２０の正極側入力部２０ｂとの間に介在し、配線２４を正極側入力部２０ｂに接続するか、接地電位ＧＮＤに接続するかを切り替えるアナログスイッチである。スイッチ回路５８は、バッファ２７からハイレベルの外部入力信号Ｖｇが入力されると、配線２４を正極側入力部２０ｂに接続し、バッファ２７からロウレベルの外部入力信号Ｖｇが入力されると、配線２４を接地電位ＧＮＤに接続する。本実施形態における上記以外の構成は、前述の第１の実施形態と同様である。
【００３９】
次に、本実施形態の動作及び効果について説明する。
本実施形態においても、入力端子１１（図１参照）に供給電位Ｖｓｐｐｌｙが供給されなくなると、バッファ２７の出力端からロウレベルの外部入力信号Ｖｇが出力される。これにより、スイッチ回路５８が配線２４を正極側入力部２０ｂから遮断して、接地電位ＧＮＤに接続する。この結果、容量Ｃに蓄積された電荷が接地電位に放電され、配線２４の配線電位Ｖｗが速やかに接地電位に戻される。このようにして、供給電位Ｖｓｐｐｌｙの供給が途切れる度に、配線電位Ｖｗがリセットされて、前述の第１の実施形態と同様な効果が得られる。本実施形態における上記以外の動作及び効果は、前述の第１の実施形態と同様である。
【００４０】
次に、本発明の第３の実施形態について説明する。
図６は、本実施形態に係る電源回路を例示する回路図である。
図６に示すように、本実施形態に係る電源回路２は、前述の第１の実施形態に係る電源回路１（図１参照）と比較して、ｎＭＯＳ１３の替わりにｐＭＯＳ６３が設けられており、ｐＭＯＳ６３のソース電極６３ｓとゲート電極６３ｇとの間に抵抗６４が接続されており、エラーアンプ２０の負極側入力部２０ａ及び正極側入力部２０ｂの接続が逆になっている点が異なっている。すなわち、ｐＭＯＳ６３のソース電極６３ｓは入力端子１１に接続され、ドレイン電極６３ｄは出力端子１２に接続され、エラーアンプ２０の負極側入力部２０ａは配線２４に接続され、正極側入力部２０ｂは接続点１８に接続されている。本実施形態における上記以外の構成は、前述の第１の実施形態と同様である。
【００４１】
次に、本実施形態の動作及び効果について説明する。
本実施形態においては、入力端子１１に入力電位Ｖｉｎとして供給電位Ｖｓｐｐｌｙが供給されると、ｐＭＯＳ６３のゲート電極６３ｇにも抵抗６４を介して供給電位Ｖｓｐｐｌｙが印加されるため、当初ｐＭＯＳ６３は非導通状態となる。一方、参照端子２３には参照電位Ｖｒｅｆが供給されるため、配線２４の配線電位Ｖｗは、抵抗Ｒ及び容量Ｃによって決定される時定数Δｔに従い、なだらかに上昇する。
【００４２】
このとき、配線電位Ｖｗの上昇に対して出力電位Ｖｏｕｔの上昇が遅れ、エラーアンプ２０の負極側入力部２０ａに入力される電位に対して正極側入力部２０ｂに入力される電位が低くなるため、出力部２０ｃから出力される電位が低くなり、ｐＭＯＳ６３の抵抗が低減する。これにより、出力電位Ｖｏｕｔの電位上昇が開始される。また、配線電位Ｖｗの上昇に対して出力電位Ｖｏｕｔの上昇が先行すると、エラーアンプ２０の負極側入力部２０ａに入力される電位に対して正極側入力部２０ｂに入力される電位が高くなるため、出力部２０ｃから出力される電位が高くなり、ｐＭＯＳ６３の抵抗値が高くなる。これにより、出力電位Ｖｏｕｔの電位上昇が抑制される。このようにして、出力電位Ｖｏｕｔの上昇速度を制御しつつ、出力電位Ｖｏｕｔをなだらかに上昇させる。
【００４３】
そして、本実施形態においても、前述の第１の実施形態と同様に、ソフトスタート回路２２にリセット用スイッチ部２６が設けられているため、供給電位Ｖｓｐｐｌｙの供給が停止したときに容量Ｃに蓄積された電荷を強制的に排出し、ラッシュ電圧の発生を防止することができる。本実施形態における上記以外の動作及び効果は、前述の第１の実施形態と同様である。
【００４４】
次に、本発明の第４の実施形態について説明する。
本実施形態は電子機器、より具体的には携帯電話機の実施形態である。
図７は、本実施形態に係る携帯電話機を例示するブロック図である。
図７に示すように、本実施形態に係る携帯電話機１００においては、電源回路１及び二次電池１０１が設けられている。電源回路１の構成は、前述の第１の実施形態に係る電源回路１と同様である。電源回路１の入力端子１１は、携帯電話機１００の筐体に設けられた充電用端子１０２に接続されており、電源回路１の出力端子１２は二次電池１０１に接続されている。二次電池１０１は、携帯電話機１００の電源である。一方、外部電源のプラグ１１０には供給電位Ｖｓｐｐｌｙが供給されている。
【００４５】
本実施形態においては、外部電源のプラグ１１０を充電用端子１０２に差し込むことにより、プラグ１１０が充電用端子１０２に接続されて、二次電池１０１が充電される。本実施形態によれば、携帯電話機１００に電源回路１を設けることにより、外部から供給される供給電位Ｖｓｐｐｌｙが所定の設定電位Ｖｓｅｔより高くても、自動的に設定電位Ｖｓｅｔに変換して二次電池１０１に供給し、二次電池１０１を充電することができる。また、プラグ１１０と充電用端子１０２との接続状態が不安定になっても、第１の実施形態において説明した動作により、二次電池１０１をラッシュ電圧から保護することができる。なお、携帯電話機１００には、前述の第２又は第３の実施形態に係る電源回路を搭載してもよい。
【００４６】
以上、実施形態を参照して本発明を説明したが、本発明はこれらの実施形態に限定されるものではない。前述の各実施形態は、相互に組み合わせて実施することができる。また、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。例えば、前述の第４の実施形態においては、電子機器が携帯電話機である例を示したが、本発明はこれに限定されず、外部から電源電圧が供給される電子機器であれば適用可能である。特に、二次電池が搭載された電子機器、例えば、デジタルスチルカメラ、デジタルビデオカメラ、ノート型パーソナルコンピュータ、オーディオデバイス等の携帯用電子機器に好適に適用可能である。
【符号の説明】
【００４７】
１、２ 電源回路、１１ 入力端子、１２ 出力端子、１３ ｎＭＯＳ、１３ｄ ドレイン電極、１３ｇ ゲート電極、１３ｓ ソース電極、１４、１５、１６、１７ 抵抗、１８、１９ 接続点、２０ エラーアンプ、２０ａ 負極側入力部、２０ｂ 正極側入力部、２０ｃ 出力部、２２ ソフトスタート回路、２３ 参照端子、２４ 配線、２６ リセット用スイッチ部、２７ バッファ、２８ スイッチ回路、２８ａ、２８ｂ 端子、３１ ｐＭＯＳ、３１ｄ ドレイン電極、３１ｇ ゲート電極、３１ｓ ソース電極、３２ 抵抗、４１ ｎＭＯＳ、４２ ｐＭＯＳ、４３ 信号スイッチ駆動回路、５２ ソフトスタート回路、５８ スイッチ回路、６３ ｐＭＯＳ、６３ｄ ドレイン電極、６３ｇ ゲート電極、６３ｓ ソース電極、６４ 抵抗、１００ 携帯電話機、１０１ 二次電池、１０２ 充電用端子、１１０ プラグ、Ｃ 容量、ＧＮＤ 接地電位、Ｒ 抵抗、Ｖｇ 外部入力信号、Ｖｉｎ 入力電位、Ｖｏｕｔ 出力電位、Ｖｒｅｆ 参照電位、Ｖｓｅｔ 設定電位、Ｖｓｐｐｌｙ 供給電位、Ｖｗ 配線電位
【技術分野】
【０００１】
本発明は、電源回路及び電子機器に関し、特に、未知の入力電位を所定の出力電位に変換する電源回路及びこの電源回路を搭載した電子機器に関する。
【背景技術】
【０００２】
携帯電話機等の携帯用の電子機器においては、電源として二次電池が内蔵されており、この二次電池を繰り返し充電して使用する。二次電池を充電する際には、通常、専用のアダプタを用いて、電子機器に所定の充電用電圧を供給する。しかしながら、例えば、外国等においては、所定の充電用電圧が得られないことがある。この場合、所定の充電用電圧よりも高い電圧を電子機器に印加してしまうと、電子機器が破壊される虞がある。
【０００３】
この対策として、電子機器の充電用端子と二次電池との間に電源回路を設け、充電用端子に所定の充電用電圧よりも高い電圧が印加された場合には、電源回路をオフ状態とする技術が知られている。これにより、電子機器が破壊されることを回避できる。しかし、この技術によると、安定的に所定の充電用電圧が得られず、所定の充電用電圧よりも高い電圧が不安定に印加されるような国や地域では二次電池を充電することができず、その国や地域ではその電子機器を使用できないという問題がある。
【０００４】
一方、充電用端子に供給される電圧によって電流経路を切り分け、供給電圧が所定値よりも高い場合にはレギュレータに通電させて電圧を降下した上で二次電池に供給し、供給電圧が所定値よりも低い場合にはレギュレータを介さずに二次電池に供給する技術が知られている（例えば、特許文献１参照。）。この技術によれば、供給される電圧が所定の充電用電圧よりも高い場合でも、電子機器を破壊することなく、充電することができる。
【０００５】
しかしながら、電子機器を充電するときには、使用者が手動で電子機器をアダプタに接続する。例えば、電子機器を充電用の台座に載置することにより、電子機器の充電用電極を台座の電極に接触させたり、アダプタのプラグを電子機器の充電用端子に差し込んだりする。しかし、これらの作業の際にはアダプタと電子機器との間の接続状態が不安定になり、電子機器に電圧が断続的に入力されてしまう。これにより、電子機器の内部でラッシュ電圧が発生し、過渡的に高電圧が印加されてしまう場合がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１７８１９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、外部電源との接触状態が不安定な場合でも所定の電圧を安定して出力することができる電源回路及び電子機器を提供することである。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、入力端子と出力端子の間に接続され、入力される制御電位に応じて抵抗値が変化するパワースイッチ部と、一方の入力部が前記出力端子に接続され、他方の入力部に印加される電位に対して前記一方の入力部に印加される電位が高いほど、出力部から前記パワースイッチ部の抵抗値を大きくするような前記制御電位を出力するエラーアンプと、参照電位が印加される参照端子を前記他方の入力部に接続する配線と、前記入力端子に電位が供給されているときは、前記配線を基準電位から絶縁し、前記入力端子に前記電位が供給されないときは、前記配線を前記基準電位に接続するリセット用スイッチ部と、を備えたことを特徴とする電源回路が提供される。
【０００９】
本発明の他の一態様によれば、前記電源回路と、前記出力端子に接続された二次電池と、を備えたことを特徴とする電子機器が提供される。
【発明の効果】
【００１０】
本発明によれば、外部電源との接触状態が不安定な場合でも所定の電圧を安定して出力することができる電源回路及び電子機器を実現することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態に係る電源回路を例示する回路図である。
【図２】横軸に時間をとり、縦軸に各部の電位をとって、各電位の変化を例示するタイミングチャートである。
【図３】第１の実施形態の第１の具体例におけるスイッチ回路を例示する回路図である。
【図４】第１の実施形態の第２の具体例におけるスイッチ回路を例示する回路図である。
【図５】本発明の第２の実施形態に係る電源回路のソフトスタート回路及びエラーアンプを例示する回路図である。
【図６】本発明の第３の実施形態に係る電源回路を例示する回路図である。
【図７】本発明の第４の実施形態に係る携帯電話機を例示するブロック図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、本発明の第１の実施形態について説明する。
図１は、本実施形態に係る電源回路を例示する回路図である。
図１に示すように、本実施形態に係る電源回路１は、未知又は不定の入力電位Ｖｉｎが入力されて、所定の出力電位Ｖｏｕｔを出力する電源回路であり、例えば、携帯電話機に搭載される電源回路である。一例では、出力電位Ｖｏｕｔの設定電位Ｖｓｅｔは例えば５Ｖである。入力電位Ｖｉｎとして外部から供給される供給電位Ｖｓｐｐｌｙは、設定電位Ｖｓｅｔよりも高い電位であればよく、例えば１０Ｖである。
【００１３】
図１に示すように、電源回路１においては、入力電位Ｖｉｎが入力される入力端子１１と、出力電位Ｖｏｕｔを出力する出力端子１２とが設けられている。そして、入力端子１１と出力端子１２との間に、パワースイッチ部として、ｎチャネル型電界効果トランジスタ（ｎＭＯＳ）１３が接続されている。すなわち、ｎＭＯＳ１３のドレイン電極１３ｄが入力端子１１に接続され、ソース電極１３ｓが出力端子１２に接続されている。ｎＭＯＳ１３からなるパワースイッチ部は、ゲート電極１３ｇに入力される制御電位に応じて抵抗値が変化するものである。なお、本明細書において「接続されている」と記載したときは、配線等によって固定的・短絡的に接続されている場合の他に、スイッチ素子、抵抗素子等を介して接続されている場合も含む。
【００１４】
出力端子１２と基準電位、例えば、接地電位ＧＮＤとの間には、２つの抵抗１４及び抵抗１５がこの順に直列に接続されている。ｎＭＯＳ１３のゲート電極１３ｇと基準電位、例えば、接地電位ＧＮＤとの間には、２つの抵抗１６及び抵抗１７がこの順に直列に接続されている。なお、本実施形態においては、基準電位が接地電位ＧＮＤである例を示しているが、基準電位は接地電位には限定されない。
【００１５】
また、電源回路１においては、エラーアンプ２０が設けられている。エラーアンプ２０には、負極側入力部２０ａ、正極側入力部２０ｂ、出力部２０ｃが設けられている。エラーアンプ２０は、負極側入力部２０ａに入力された電位と正極側入力部２０ｂに入力された電位とを比較して、その差を増幅して出力部２０ｃから出力する誤差増幅器であり、負極側入力部２０ａに入力された電位に対して、正極側入力部２０ｂに入力された電位が高いほど、出力部２０ｃから出力する電位を高くする。エラーアンプ２０の負極側入力部２０ａは、抵抗１４と抵抗１５との間の接続点１８に接続されている。出力部２０ｃは、抵抗１６と抵抗１７との間の接続点１９に接続されている。すなわち、負極側入力部２０ａは抵抗１４を介して出力端子１２に接続されており、出力部２０ｃは抵抗１６を介してｎＭＯＳ１３のゲート電極１３ｇに接続されている。
【００１６】
更に、電源回路１においては、ソフトスタート回路２２が設けられている。後述するように、ソフトスタート回路２２は、ｎＭＯＳ１３の起動を制御する回路であり、入力端子１１に供給電位Ｖｓｐｐｌｙが供給されなくなったときに、リセット動作を実行する機能も備えている。ソフトスタート回路２２においては、参照電位Ｖｒｅｆが入力される参照端子２３が設けられている。参照電位Ｖｒｅｆは、電源回路１に供給電位Ｖｓｐｐｌｙが供給されると生成される一定の電位であり、供給電位Ｖｓｐｐｌｙ及び設定電位Ｖｓｅｔよりも低い電位である。一例では、参照電位Ｖｒｅｆは０．９Ｖである。
【００１７】
ソフトスタート回路２２には配線２４が設けられており、参照端子２３は配線２４によってエラーアンプ２０の正極側入力部２０ｂに接続されている。配線２４には抵抗Ｒが付加されている。抵抗Ｒには、意図的に設けた抵抗と、不可避的に発生する配線抵抗とが含まれている。また、配線２４には、接地電位ＧＮＤとの間に容量Ｃが付加されている。容量Ｃには、意図的に設けた容量と、不可避的に発生する寄生容量とが含まれている。配線２４の電位を配線電位Ｖｗとする。
【００１８】
ソフトスタート回路２２には、リセット用スイッチ部２６が設けられている。リセット用スイッチ部２６においては、バッファ２７と、スイッチ回路２８とが設けられている。バッファ２７の入力端は入力端子１１に接続されており、バッファ２７の出力端はスイッチ回路２８に接続されている。バッファ２７には、例えば電源電位及び接地電位が供給されており、入力端に印加された電位が所定値よりも高いときに出力端から外部入力信号ＶｇとしてハイレベルＨ（電源電位）の信号を出力し、入力端に印加された電位が所定値よりも低いときに出力端から外部入力信号ＶｇとしてロウレベルＬ（接地電位）の信号を出力する。これにより、バッファ２７は、入力端子１１に入力電位Ｖｉｎとして供給電位Ｖｓｐｐｌｙが供給されているときはハイレベルを出力し、入力端子１１に供給電位Ｖｓｐｐｌｙが供給されていないときはロウレベルを出力する。
【００１９】
スイッチ回路２８の一方の端子２８ａは配線２４に接続されており、他方の端子２８ｂは接地電位ＧＮＤに接続されている。そして、スイッチ回路２８は、バッファ２７からハイレベルの外部入力信号Ｖｇが入力されたときは、端子２８ａと端子２８ｂとの間を非導通状態（オフ状態）とし、ロウレベルの外部入力信号Ｖｇが入力されたときは、端子２８ａと端子２８ｂとの間を導通状態（オン状態）とする。
【００２０】
次に、本実施形態に係る電源回路の動作について説明する。
図２は、横軸に時間をとり、縦軸に各部の電位をとって、各電位の変化を例示するタイミングチャートである。
なお、図２には、本実施形態に係る電源回路の各電位の他に、比較例に係る電源回路の各電位も示している。比較例に係る電源回路とは、図１に示す電源回路１からリセット用スイッチ部２６を除いた回路である。図２において、（ａ）は入力電位Ｖｉｎを示し、（ｂ）は外部入力信号Ｖｇを示し、（ｃ）は比較例の配線電位Ｖｗを示し、（ｄ）は本実施形態の配線電位Ｖｗを示し、（ｅ）は比較例の出力電位Ｖｏｕｔを示し、（ｆ）は本実施形態の出力電位Ｖｏｕｔを示す。以下、図１及び図２を参照して、電源回路１の動作を説明する。
【００２１】
先ず、電源回路１の入力端子１１に供給電位Ｖｓｐｐｌｙが供給されていないとき、すなわち、入力端子１１の入力電位Ｖｉｎが０Ｖであるか、入力端子１１が浮遊状態であるときの電源回路１の状態について説明する。
図２の期間ｔＡに示すように、この場合には、バッファ２７の入力端の電位も０Ｖ又は浮遊状態となるため、バッファ２７の出力端からは、外部入力信号ＶｇとしてロウレベルＬの信号が出力される。これにより、スイッチ回路２８は導通状態（ＯＮ）となり、端子２８ａが端子２８ｂに接続される。但し、電源回路１に供給電位Ｖｓｐｐｌｙが供給されていない状態では、参照端子２３にも参照電位Ｖｒｅｆが供給されないため、配線２４及びスイッチ回路２８には電流が流れず、配線２４の配線電位Ｖｗは接地電位（０Ｖ）である。
【００２２】
一方、ｎＭＯＳ１３のゲート電極１３ｇには接地電位ＧＮＤが印加されているため、ｎＭＯＳ１３は非導通状態にある。また、出力端子１２は抵抗１４及び抵抗１５を介して接地電位に接続されているため、出力端子１２及び接続点１８の電位も接地電位である。従って、接続点１８に接続されたエラーアンプ２０の負極側入力部２０ａには接地電位が印加されており、配線２４に接続されたエラーアンプ２０の正極側入力部２０ｂにも接地電位が印加されており、エラーアンプ２０の出力部２０ｃからは電位が出力されていない。
【００２３】
次に、電源回路１の入力端子１１に供給電位Ｖｓｐｐｌｙが断続的に供給される場合について説明する。例えば、電源回路１が搭載された携帯電話機の使用者が、携帯電話機を充電しようとしてアダプタのプラグを携帯電話機の充電用端子に差し込む場合を想定する。この場合、差込作業中においては、プラグと充電用端子との間の接続状態が不安定になるため、電源回路１の入力端子１１には供給電位Ｖｓｐｐｌｙが断続的に入力される。
【００２４】
図２の期間ｔＢに示すように、アダプタのプラグが携帯電話機の充電用端子に接触すると、入力端子１１に入力電位Ｖｉｎとして供給電位Ｖｓｐｐｌｙが供給される。これにより、バッファ２７の入力端にも供給電位Ｖｓｐｐｌｙが供給され、バッファ２７の出力端からは外部入力信号ＶｇとしてハイレベルＨの信号が出力される。この結果、スイッチ回路２８は非導通状態（ＯＦＦ）となり、端子２８ａが端子２８ｂから絶縁される。
【００２５】
また、参照端子２３には参照電位Ｖｒｅｆが供給される。このとき、配線２４には抵抗Ｒ及び容量Ｃが付加されているため、配線２４の配線電位Ｖｗは、抵抗Ｒ及び容量Ｃによって決定される時定数Δｔに従い、接地電位から参照電位Ｖｒｅｆに向かってなだらかに上昇する。そして、エラーアンプ２０の負極側入力部２０ａに入力される接続点１８の電位に対して、正極側入力部２０ｂに入力される配線電位Ｖｗが徐々に高くなると、出力部２０ｃから出力される電位が徐々に上昇する。これにより、ｎＭＯＳ１３のゲート電極１３ｇに入力される制御電位が高くなるため、ｎＭＯＳ１３が徐々に導通状態に移行し、ｎＭＯＳ１３のソース・ドレイン間の抵抗値が徐々に低下する。この結果、出力端子１２の出力電位Ｖｏｕｔも徐々に上昇する。これに伴い、接続点１８の電位も上昇し、これがエラーアンプ２０の負極側入力部２０ａにフィードバックされる。
【００２６】
すなわち、エラーアンプ２０の正極側入力部２０ｂに入力される配線電位Ｖｗも、負極側入力部２０ａに入力される出力電位Ｖｏｕｔに連動した電位も、共になだらかに上昇する。このとき、配線電位Ｖｗの上昇に対して出力電位Ｖｏｕｔの上昇が遅れると、エラーアンプ２０の正極側入力部２０ｂの電位に対する負極側入力部２０ａの電位が低くなるため、出力部２０ｃから出力される電位が高くなり、ｎＭＯＳ１３の抵抗値が低くなり、出力端子１２の出力電位Ｖｏｕｔの電位上昇が加速される。
【００２７】
一方、配線電位Ｖｗの上昇に対して出力電位Ｖｏｕｔの上昇が先行すると、エラーアンプ２０の正極側入力部２０ｂの電位に対する負極側入力部２０ａの電位が高くなるため、出力部２０ｃから出力される電位が低くなり、ｎＭＯＳ１３の抵抗値が高くなり、出力端子１２の出力電位Ｖｏｕｔの電位上昇が抑制される。このように、エラーアンプ２０は、正極側入力部２０ｂに印加される電位に対して負極側入力部２０ａに印加される電位が高いほど、ｎＭＯＳ１３のソース・ドレイン間の抵抗値を大きくするような電位を出力部２０ｃから出力する。この結果、出力電位Ｖｏｕｔに対して配線電位Ｖｗを基準とした負のフィードバックが働き、出力電位Ｖｏｕｔは時定数Δｔに基づいてなだらかに上昇する。このため、期間ｔＢにおいては、電源装置１内でラッシュ電圧が発生することはない。
【００２８】
その後、図２の期間ｔＣに示すように、アダプタのプラグと携帯電話機の充電用端子とが非接触となり、入力端子１１に対する供給電位Ｖｓｐｐｌｙの供給が中断されると、出力電位Ｖｏｕｔは接地電位（０Ｖ）に戻り、エラーアンプ２０の負極側入力部２０ａに入力される電位も接地電位に戻る。また、参照電位Ｖｒｅｆの供給も停止する。更に、供給電位Ｖｓｐｐｌｙの供給が中断される直前の時点では、容量Ｃにある程度の電荷が蓄積されている。ここまでの動作は、リセット用スイッチ部２６が設けられている本実施形態と、リセット用スイッチ部２６が設けられていない比較例とで、同じである。
【００２９】
しかしながら、比較例においては、参照電位Ｖｒｅｆの供給が停止しても、容量Ｃに電荷が蓄積されているため、配線２４の配線電位Ｖｗはすぐには接地電位に戻らず、容量Ｃの自然放電により、ゆっくりと減少する。そして、図２の期間ｔＤに示すように、配線電位Ｖｗが接地電位に戻る前に、再び入力端子１１に供給電位Ｖｓｐｐｌｙが供給されると、配線電位Ｖｗは接地電位よりも高い電位から電位上昇が開始されることになる。一方、接続点１８の電位は接地電位となっている。このため、エラーアンプ２０の負極側入力部２０ａの電位に対して正極側入力部２０ｂの電位が著しく高くなり、出力部２０ｃから出力される電位も高くなり、ｎＭＯＳ１３が急激に導通状態に移行する。これにより、ｎＭＯＳ１３に過剰な電流が流れ、出力端子１２にラッシュ電圧が発生し、出力電位Ｖｏｕｔが一時的に設定電位Ｖｓｅｔを超えてしまう。この結果、出力端子１２に接続された二次電池（図示せず）に損傷を与えてしまう。
【００３０】
これに対して、本実施形態においては、リセット用スイッチ部２６が設けられているため、図２の期間ｔＣに示すように、アダプタのプラグと携帯電話機の充電用端子とが非接触となり、入力端子１１に対する供給電位Ｖｓｐｐｌｙの供給が中断されると、バッファ２７の出力端からロウレベルＬの外部入力信号Ｖｇが出力され、スイッチ回路２８が導通状態となる。これにより、配線２４がスイッチ回路２８を介して接地電位ＧＮＤに接続され、容量Ｃに蓄積された電荷が配線２４及びスイッチ回路２８を介して接地電位ＧＮＤに急速に放電されて、配線電位Ｖｗが速やかに接地電位に戻る。この結果、図２の期間ｔＤに示すように、その後再び入力端子１１に供給電位Ｖｓｐｐｌｙが供給されても、配線電位Ｖｗの電位上昇は期間ｔＢと同様に接地電位から開始されるため、ラッシュ電圧が発生することはない。そして、期間ｔＥに示すように、その後、供給電位Ｖｓｐｐｌｙが継続的に供給されると、出力電位Ｖｏｕｔが設定電位Ｖｓｅｔに達したところで電源回路１の状態は定常状態になり、出力電位Ｖｏｕｔは設定電位Ｖｓｅｔに固定される。
【００３１】
次に、本実施形態の効果について説明する。
本実施形態によれば、ソフトスタート回路２２及びエラーアンプ２０により、供給電位Ｖｓｐｐｌｙが未知であっても、出力電位Ｖｏｕｔを設定電位Ｖｓｅｔに調整することができる。また、抵抗Ｒ及び容量Ｃによって決定される時定数Δｔにより、ｎＭＯＳ１３の起動を制御して、ソフトスタートさせることができる。
【００３２】
また上述の如く、リセット用スイッチ部２６が設けられていない比較例においては、入力端子１１に対して供給電位Ｖｓｐｐｌｙが断続的に供給された場合に、容量Ｃの自然放電が終了する前に供給電位Ｖｓｐｐｌｙが新たに印加されると、ラッシュ電圧が発生してしまう。これに対して、本実施形態においては、供給電位Ｖｓｐｐｌｙの供給が停止すると、リセット用スイッチ部２６が導通状態となって、容量Ｃに蓄積された電荷を強制的に放電するため、配線電位Ｖｗは毎回リセットされる。このため、再び供給電位Ｖｓｐｐｌｙが供給されても、ラッシュ電圧は発生しない。この結果、アダプタのプラグと携帯電話機の充電用端子との間の接続状態が不安定になるような状況においても、携帯電話機の内部に損傷を与えることがない。更に、本実施形態によれば、上述の出力電位Ｖｏｕｔの調整及び配線電位Ｖｗのリセットを、使用者による操作を要さず自動的に行うことができる。
【００３３】
次に、本実施形態の具体例について説明する。
先ず、第１の具体例について説明する。
図３は、本具体例におけるスイッチ回路を例示する回路図である。
図３に示すように、本具体例においては、スイッチ回路２８がプルダウンされたｐチャネル型電界効果トランジスタ（ｐＭＯＳ）３１によって構成されている。ｐＭＯＳ３１のソース電極３１ｓは端子２８ａとして配線２４（図１参照）に接続され、ドレイン電極３１ｄは端子２８ｂとして接地電位ＧＮＤに接続され、ゲート電極３１ｇはバッファ２７（図１参照）の出力端に接続されている。また、ｐＭＯＳ３１のゲート電極３１ｇは抵抗３２を介してドレイン電極３１ｄに接続されている。
【００３４】
本具体例においては、バッファ２７の出力端から出力された外部入力信号ＶｇがｐＭＯＳ３１のゲート電極３１ｇに印加されるため、外部入力信号Ｖｇがハイレベルであるときは、ｐＭＯＳ３１は非導通状態となる。一方、外部入力信号Ｖｇがロウレベルであるときは、ｐＭＯＳ３１は導通状態となる。また、電源回路に外部から電位が供給されていないときは、ｐＭＯＳ３１のゲート電極３１ｇには抵抗３２を介して接地電位が印加されるため、ｐＭＯＳ３１は導通状態となる。これにより、スイッチ回路２８を実現できる。
【００３５】
次に、第２の具体例について説明する。
図４は、本具体例におけるスイッチ回路を例示する回路図である。
図４に示すように、本具体例においては、スイッチ回路２８が、ｎＭＯＳ４１、ｐＭＯＳ４２、及び信号スイッチ駆動回路４３によって構成されている。すなわち、ｎＭＯＳ４１のドレイン電極とｐＭＯＳ４２のソース電極は端子２８ａに共通接続されており、ｎＭＯＳ４１のソース電極とｐＭＯＳ４２のドレイン電極は端子２８ｂに共通接続されている。また、信号スイッチ駆動回路４３には外部入力信号Ｖｇが入力されるようになっており、信号スイッチ駆動回路４３の出力信号は、ｎＭＯＳ４１のゲート電極及びｐＭＯＳ４２のゲート電極に対してそれぞれ独立に出力されるようになっている。信号スイッチ駆動回路４３は、ハイレベルの外部入力信号Ｖｇが入力されたときには、ｎＭＯＳ４１のゲート電極に対して負電位を印加すると共にｐＭＯＳ４２のゲート電極に対して正電位を印加し、ロウレベルの外部入力信号Ｖｇが入力されたときには、ｎＭＯＳ４１のゲート電極に対して正電位を印加すると共にｐＭＯＳ４２のゲート電極に対して負電位を印加する論理回路である。
【００３６】
本具体例においては、バッファ２７の出力端からハイレベルの外部入力信号Ｖｇが出力されたときは、信号スイッチ駆動回路４３はｎＭＯＳ４１のゲート電極に対して負電位を印加すると共にｐＭＯＳ４２のゲート電極に対して正電位を印加して、ｎＭＯＳ４１及びｐＭＯＳ４２を共に非導通状態とする。これにより、端子２８ａが端子２８ｂから電気的に遮断される。一方、ロウレベルの外部入力信号Ｖｇが出力されたときは、信号スイッチ駆動回路４３はｎＭＯＳ４１のゲート電極に対して正電位を印加すると共にｐＭＯＳ４２のゲート電極に対して負電位を印加して、ｎＭＯＳ４１及びｐＭＯＳ４２を共に導通状態とする。これにより、端子２８ａを端子２８ｂに接続する。このようにして、スイッチ回路２８を実現できる。
【００３７】
次に、本発明の第２の実施形態について説明する。
図５は、本実施形態に係る電源回路のソフトスタート回路及びエラーアンプを例示する回路図である。
図５に示すように、本実施形態に係る電源回路は、前述の第１の実施形態に係る電源回路１（図１参照）において、ソフトスタート回路２２がソフトスタート回路５２に置き換えられたものである。
【００３８】
ソフトスタート回路５２においては、スイッチ回路２８（図１参照）の替わりに、スイッチ回路５８が設けられている。スイッチ回路５８は配線２４とエラーアンプ２０の正極側入力部２０ｂとの間に介在し、配線２４を正極側入力部２０ｂに接続するか、接地電位ＧＮＤに接続するかを切り替えるアナログスイッチである。スイッチ回路５８は、バッファ２７からハイレベルの外部入力信号Ｖｇが入力されると、配線２４を正極側入力部２０ｂに接続し、バッファ２７からロウレベルの外部入力信号Ｖｇが入力されると、配線２４を接地電位ＧＮＤに接続する。本実施形態における上記以外の構成は、前述の第１の実施形態と同様である。
【００３９】
次に、本実施形態の動作及び効果について説明する。
本実施形態においても、入力端子１１（図１参照）に供給電位Ｖｓｐｐｌｙが供給されなくなると、バッファ２７の出力端からロウレベルの外部入力信号Ｖｇが出力される。これにより、スイッチ回路５８が配線２４を正極側入力部２０ｂから遮断して、接地電位ＧＮＤに接続する。この結果、容量Ｃに蓄積された電荷が接地電位に放電され、配線２４の配線電位Ｖｗが速やかに接地電位に戻される。このようにして、供給電位Ｖｓｐｐｌｙの供給が途切れる度に、配線電位Ｖｗがリセットされて、前述の第１の実施形態と同様な効果が得られる。本実施形態における上記以外の動作及び効果は、前述の第１の実施形態と同様である。
【００４０】
次に、本発明の第３の実施形態について説明する。
図６は、本実施形態に係る電源回路を例示する回路図である。
図６に示すように、本実施形態に係る電源回路２は、前述の第１の実施形態に係る電源回路１（図１参照）と比較して、ｎＭＯＳ１３の替わりにｐＭＯＳ６３が設けられており、ｐＭＯＳ６３のソース電極６３ｓとゲート電極６３ｇとの間に抵抗６４が接続されており、エラーアンプ２０の負極側入力部２０ａ及び正極側入力部２０ｂの接続が逆になっている点が異なっている。すなわち、ｐＭＯＳ６３のソース電極６３ｓは入力端子１１に接続され、ドレイン電極６３ｄは出力端子１２に接続され、エラーアンプ２０の負極側入力部２０ａは配線２４に接続され、正極側入力部２０ｂは接続点１８に接続されている。本実施形態における上記以外の構成は、前述の第１の実施形態と同様である。
【００４１】
次に、本実施形態の動作及び効果について説明する。
本実施形態においては、入力端子１１に入力電位Ｖｉｎとして供給電位Ｖｓｐｐｌｙが供給されると、ｐＭＯＳ６３のゲート電極６３ｇにも抵抗６４を介して供給電位Ｖｓｐｐｌｙが印加されるため、当初ｐＭＯＳ６３は非導通状態となる。一方、参照端子２３には参照電位Ｖｒｅｆが供給されるため、配線２４の配線電位Ｖｗは、抵抗Ｒ及び容量Ｃによって決定される時定数Δｔに従い、なだらかに上昇する。
【００４２】
このとき、配線電位Ｖｗの上昇に対して出力電位Ｖｏｕｔの上昇が遅れ、エラーアンプ２０の負極側入力部２０ａに入力される電位に対して正極側入力部２０ｂに入力される電位が低くなるため、出力部２０ｃから出力される電位が低くなり、ｐＭＯＳ６３の抵抗が低減する。これにより、出力電位Ｖｏｕｔの電位上昇が開始される。また、配線電位Ｖｗの上昇に対して出力電位Ｖｏｕｔの上昇が先行すると、エラーアンプ２０の負極側入力部２０ａに入力される電位に対して正極側入力部２０ｂに入力される電位が高くなるため、出力部２０ｃから出力される電位が高くなり、ｐＭＯＳ６３の抵抗値が高くなる。これにより、出力電位Ｖｏｕｔの電位上昇が抑制される。このようにして、出力電位Ｖｏｕｔの上昇速度を制御しつつ、出力電位Ｖｏｕｔをなだらかに上昇させる。
【００４３】
そして、本実施形態においても、前述の第１の実施形態と同様に、ソフトスタート回路２２にリセット用スイッチ部２６が設けられているため、供給電位Ｖｓｐｐｌｙの供給が停止したときに容量Ｃに蓄積された電荷を強制的に排出し、ラッシュ電圧の発生を防止することができる。本実施形態における上記以外の動作及び効果は、前述の第１の実施形態と同様である。
【００４４】
次に、本発明の第４の実施形態について説明する。
本実施形態は電子機器、より具体的には携帯電話機の実施形態である。
図７は、本実施形態に係る携帯電話機を例示するブロック図である。
図７に示すように、本実施形態に係る携帯電話機１００においては、電源回路１及び二次電池１０１が設けられている。電源回路１の構成は、前述の第１の実施形態に係る電源回路１と同様である。電源回路１の入力端子１１は、携帯電話機１００の筐体に設けられた充電用端子１０２に接続されており、電源回路１の出力端子１２は二次電池１０１に接続されている。二次電池１０１は、携帯電話機１００の電源である。一方、外部電源のプラグ１１０には供給電位Ｖｓｐｐｌｙが供給されている。
【００４５】
本実施形態においては、外部電源のプラグ１１０を充電用端子１０２に差し込むことにより、プラグ１１０が充電用端子１０２に接続されて、二次電池１０１が充電される。本実施形態によれば、携帯電話機１００に電源回路１を設けることにより、外部から供給される供給電位Ｖｓｐｐｌｙが所定の設定電位Ｖｓｅｔより高くても、自動的に設定電位Ｖｓｅｔに変換して二次電池１０１に供給し、二次電池１０１を充電することができる。また、プラグ１１０と充電用端子１０２との接続状態が不安定になっても、第１の実施形態において説明した動作により、二次電池１０１をラッシュ電圧から保護することができる。なお、携帯電話機１００には、前述の第２又は第３の実施形態に係る電源回路を搭載してもよい。
【００４６】
以上、実施形態を参照して本発明を説明したが、本発明はこれらの実施形態に限定されるものではない。前述の各実施形態は、相互に組み合わせて実施することができる。また、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。例えば、前述の第４の実施形態においては、電子機器が携帯電話機である例を示したが、本発明はこれに限定されず、外部から電源電圧が供給される電子機器であれば適用可能である。特に、二次電池が搭載された電子機器、例えば、デジタルスチルカメラ、デジタルビデオカメラ、ノート型パーソナルコンピュータ、オーディオデバイス等の携帯用電子機器に好適に適用可能である。
【符号の説明】
【００４７】
１、２ 電源回路、１１ 入力端子、１２ 出力端子、１３ ｎＭＯＳ、１３ｄ ドレイン電極、１３ｇ ゲート電極、１３ｓ ソース電極、１４、１５、１６、１７ 抵抗、１８、１９ 接続点、２０ エラーアンプ、２０ａ 負極側入力部、２０ｂ 正極側入力部、２０ｃ 出力部、２２ ソフトスタート回路、２３ 参照端子、２４ 配線、２６ リセット用スイッチ部、２７ バッファ、２８ スイッチ回路、２８ａ、２８ｂ 端子、３１ ｐＭＯＳ、３１ｄ ドレイン電極、３１ｇ ゲート電極、３１ｓ ソース電極、３２ 抵抗、４１ ｎＭＯＳ、４２ ｐＭＯＳ、４３ 信号スイッチ駆動回路、５２ ソフトスタート回路、５８ スイッチ回路、６３ ｐＭＯＳ、６３ｄ ドレイン電極、６３ｇ ゲート電極、６３ｓ ソース電極、６４ 抵抗、１００ 携帯電話機、１０１ 二次電池、１０２ 充電用端子、１１０ プラグ、Ｃ 容量、ＧＮＤ 接地電位、Ｒ 抵抗、Ｖｇ 外部入力信号、Ｖｉｎ 入力電位、Ｖｏｕｔ 出力電位、Ｖｒｅｆ 参照電位、Ｖｓｅｔ 設定電位、Ｖｓｐｐｌｙ 供給電位、Ｖｗ 配線電位
【特許請求の範囲】
【請求項１】
入力端子と出力端子の間に接続され、入力される制御電位に応じて抵抗値が変化するパワースイッチ部と、
一方の入力部が前記出力端子に接続され、他方の入力部に印加される電位に対して前記一方の入力部に印加される電位が高いほど、出力部から前記パワースイッチ部の抵抗値を大きくするような前記制御電位を出力するエラーアンプと、
参照電位が印加される参照端子を前記他方の入力部に接続する配線と、
前記入力端子に電位が供給されているときは、前記配線を基準電位から絶縁し、前記入力端子に前記電位が供給されないときは、前記配線を前記基準電位に接続するリセット用スイッチ部と、
を備えたことを特徴とする電源回路。
【請求項２】
前記リセット用スイッチ部は、
入力端が前記入力端子に接続され、前記入力端に印加された電位が所定値よりも高いときに出力端から第１の電位を出力し、前記入力端に印加された電位が前記所定値よりも低いときに前記出力端から第２の電位を出力するバッファと、
一方の端子が前記配線に接続され、他方の端子が前記基準電位に接続され、前記バッファの出力端から前記第１の電位が入力されたときに、前記一方の端子と前記他方の端子との間を非導通状態とし、前記バッファの出力端から前記第２の電位が入力されたときに、前記一方の端子と前記他方の端子との間を導通状態とするスイッチ回路と、
を有することを特徴とする請求項１記載の電源回路。
【請求項３】
前記リセット用スイッチ部は、
入力端が前記入力端子に接続され、前記入力端に印加された電位が所定値よりも高いときに出力端から第１の電位を出力し、前記入力端に印加された電位が前記所定値よりも低いときに前記出力端から第２の電位を出力するバッファと、
前記バッファの出力端から前記第１の電位が入力されたときに、前記配線を前記他方の入力部に接続し、前記バッファの出力端から前記第２の電位が入力されたときに、前記配線を前記基準電位に接続するスイッチ回路と、
を有することを特徴とする請求項１記載の電源回路。
【請求項４】
前記パワースイッチ部は、前記入力端子と前記出力端子の間に接続されたｎチャネル型電界効果トランジスタを有し、
前記エラーアンプの出力部は前記ｎチャネル型電界効果トランジスタのゲート電極に接続されており、
前記エラーアンプは、前記他方の入力部に入力される電位に対して前記一方の入力部に入力される電位が高いほど、前記出力部から出力する電位を低くすることを特徴とする請求項１〜３のいずれか１つに記載の電源回路。
【請求項５】
請求項１〜４のいずれか１つに記載の電源回路と、
前記出力端子に接続された二次電池と、
を備えたことを特徴とする電子機器。
【請求項１】
入力端子と出力端子の間に接続され、入力される制御電位に応じて抵抗値が変化するパワースイッチ部と、
一方の入力部が前記出力端子に接続され、他方の入力部に印加される電位に対して前記一方の入力部に印加される電位が高いほど、出力部から前記パワースイッチ部の抵抗値を大きくするような前記制御電位を出力するエラーアンプと、
参照電位が印加される参照端子を前記他方の入力部に接続する配線と、
前記入力端子に電位が供給されているときは、前記配線を基準電位から絶縁し、前記入力端子に前記電位が供給されないときは、前記配線を前記基準電位に接続するリセット用スイッチ部と、
を備えたことを特徴とする電源回路。
【請求項２】
前記リセット用スイッチ部は、
入力端が前記入力端子に接続され、前記入力端に印加された電位が所定値よりも高いときに出力端から第１の電位を出力し、前記入力端に印加された電位が前記所定値よりも低いときに前記出力端から第２の電位を出力するバッファと、
一方の端子が前記配線に接続され、他方の端子が前記基準電位に接続され、前記バッファの出力端から前記第１の電位が入力されたときに、前記一方の端子と前記他方の端子との間を非導通状態とし、前記バッファの出力端から前記第２の電位が入力されたときに、前記一方の端子と前記他方の端子との間を導通状態とするスイッチ回路と、
を有することを特徴とする請求項１記載の電源回路。
【請求項３】
前記リセット用スイッチ部は、
入力端が前記入力端子に接続され、前記入力端に印加された電位が所定値よりも高いときに出力端から第１の電位を出力し、前記入力端に印加された電位が前記所定値よりも低いときに前記出力端から第２の電位を出力するバッファと、
前記バッファの出力端から前記第１の電位が入力されたときに、前記配線を前記他方の入力部に接続し、前記バッファの出力端から前記第２の電位が入力されたときに、前記配線を前記基準電位に接続するスイッチ回路と、
を有することを特徴とする請求項１記載の電源回路。
【請求項４】
前記パワースイッチ部は、前記入力端子と前記出力端子の間に接続されたｎチャネル型電界効果トランジスタを有し、
前記エラーアンプの出力部は前記ｎチャネル型電界効果トランジスタのゲート電極に接続されており、
前記エラーアンプは、前記他方の入力部に入力される電位に対して前記一方の入力部に入力される電位が高いほど、前記出力部から出力する電位を低くすることを特徴とする請求項１〜３のいずれか１つに記載の電源回路。
【請求項５】
請求項１〜４のいずれか１つに記載の電源回路と、
前記出力端子に接続された二次電池と、
を備えたことを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−１８１９５（Ｐ２０１１−１８１９５Ａ）
【公開日】平成２３年１月２７日（２０１１．１．２７）
【国際特許分類】
【出願番号】特願２００９−１６２３７１（Ｐ２００９−１６２３７１）
【出願日】平成２１年７月９日（２００９．７．９）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２３年１月２７日（２０１１．１．２７）
【国際特許分類】
【出願日】平成２１年７月９日（２００９．７．９）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]