ＰＬＬ発振回路
【課題】ループ中に、バッファアンプや逓倍回路と、不要周波数成分を除去するフィルタを含むＰＬＬ発振回路において、広帯域に発振周波数を変化させた場合でも、簡単な構成によって、発振ループ中の不要周波数信号成分を除去し、安定化した発振出力を得ることが可能なＰＬＬ発振回路を提供する。
【解決手段】ＰＬＬ発振回路において、電圧制御発振器と位相比較器との間に不要周波数成分を除去するフィルタ回路を挿入するとともに、電圧制御発振器の制御電圧情報を記憶した制御電圧メモリの出力信号によって、上記フィルタ回路の通過周波数帯域を変更するように構成する。
【解決手段】ＰＬＬ発振回路において、電圧制御発振器と位相比較器との間に不要周波数成分を除去するフィルタ回路を挿入するとともに、電圧制御発振器の制御電圧情報を記憶した制御電圧メモリの出力信号によって、上記フィルタ回路の通過周波数帯域を変更するように構成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬ発振回路に関し、詳細には、フェーズロックループ中に不要周波数信号を除去するフィルタ回路を備えたＰＬＬ発振回路の改良に関する。
【背景技術】
【０００２】
無線通信機では、送受信用に高い周波数安定度をもった発振回路を備えており、この発振回路から出力される周波数信号に基づいて装置各部の制御や、信号処理、搬送波信号等の無線信号の生成を行っている。また、携帯電話機や警察・消防用無線機等に代表される無線通信機においては、頻繁に発振周波数を変更する必要があるものが多く、これらの発振回路としては、従来からフェーズロックドループ発振回路(Phase Locked Loop Oscillator；以下「ＰＬＬ発振回路」)が使用されている。
図１１は、無線通信機の送受信機用の発振回路として使用されている、従来のＰＬＬ発振回路の一例を示すブロック図である。この例に示すＰＬＬ発振回路１００は、位相比較器（Phase Detector；以下「ＰＤ」）を含むＰＬＬ ＩＣ１０１と、位相比較器の出力を直流信号に平滑するループフィルタ１０２と、平滑された直流信号（電圧）によって発振周波数が制御される電圧制御発振器（Voltage Controlled Oscillator；以下「ＶＣＯ」）１０３と、このＶＣＯ１０３の出力信号のレベルを安定化させるバッファアンプ（BUFF AMP）１０４、１０５と、バッファアンプ１０５の高調波信号等の不要周波数成分を除去するためのフィルタ１０６と、を図示したようにループ状に接続したもので、上記ＰＬＬ ＩＣ１０１には、基準周波数信号として、外部からＦｒｅｆが供給されるか、又は、ＰＬＬ ＩＣの内部で、基準周波数信号Ｆｒｅｆを発生し、位相比較器に供給するように構成されている。
【０００３】
このような周波数可変機能をもったＰＬＬ発振回路によれば、例えば、図１２に示すように、一つのＰＬＬ発振回路を送信用発振回路と受信用発振回路との両方に切替えて使用することができる。この場合、図１２（ａ）に示すように、送信周波数ｆTと受信周波数ｆR の周波数帯域が離れている場合であっても、両者を含めて通過帯域とする図１２（ｂ）に示す通過帯域を備えたフィルタを使用することによって、上述した図１１に示す一つのＰＬＬ発振回路を送受信用発振回路として使用することが可能となる。
このようなＰＬＬ発振回路の例としては、特許文献１に開示されたものが知られている。これは、図１３（特許文献１における図１）に示すように、ＰＬＬ ＩＣ１１０、濾波部１１１、ＶＣＯ１１２、ダブラ（２逓倍）回路１１３、濾波部１１４、基準周波数信号発生手段としてのＶＣＸＯ（温度補償水晶発振回路）１１５、上記ＰＬＬ ＩＣを制御するためのマイクロコンピュータ（マイコン）１１６を備えたものである。
【０００４】
また、特許文献１における、ＰＬＬ ＩＣ１１０の構成として、例えば、図１４（特許文献１における図２）に示すようなものが示されているので、参考にすることができる。このＰＬＬ ＩＣ１１０の内部には、位相比較器２０３とチャージポンプ２０４と、位相比較器２０３に供給するループ帰還信号を分周(周波数低減)するプログラマブルカウンタ２０１と、外部の温度補償水晶発振器（ＶＣＸＯ）から供給する基準周波数信号を分周(周波数低減)するプログラマブルカウンタ２０２を備えている。このように、ＰＬＬ ＩＣにおいて、位相比較器２０３に供給する信号を分周すれば、その分周比に応じて、ＶＣＯ１１０の発振周波数を制御することができる。
なお、ＰＬＬの帰還ループ中に、位相比較器ＰＤに帰還する信号の周波数を１／ｍに変更する分周回路を挿入することによって、ＶＣＯの発振周波数をｍ倍に変更することが可能であるが、図示したバッファアンプ１０５を、周波数をｎ倍する逓倍回路にすれば、ＶＣＯ１０３から出力する信号の周波数を１／ｎに変更することができる。なお、送受信チャネル周波数の切替制御等の微細な周波数制御は、微小ステップで分周比変更が可能なプログラマブルカウンタ等を使用することが多い。
【特許文献１】特開２００４-９６４７０公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＰＬＬのループ中にバッファアンプが挿入されると、その非直線歪みのために、所望周波数信号以外に高調波等の不要周波数成分が発生する。これらの不要周波数成分がＰＬＬ ＩＣ１０１の位相比較器（ＰＤ）に入力すると、不要な周波数信号にＰＬＬ回路がロックする（同期する）と云う不具合が発生する。そこで、図１１に示すように、バッファアンプ１０５とＰＬＬ ＩＣ１０１の位相比較回路（ＰＤ）との間に不要周波数成分を除去するためのフィルタ１０６が不可欠である。また、上記バッファアンプが周波数逓倍回路である場合は、高調波成分が多く発生するので、より一層ＰＬＬ回路の誤動作の可能性が高くなる。
また一方で、周波数可変範囲が広くなると、それに対応してフィルタ１０６の通過帯域も広くする必要があるが、固定された広い通過帯域をもったフィルタでは、帯域内の全てにおいて希望信号近傍の不要周波数成分（スプリアス信号）や、高調波成分等を十分に除去することが困難であった。
同一出願人は、このような課題を解決する手段として、図１２、図１３に示すように、フィルタ（濾波部）として通過帯域周波数を変更可能なフィルタを使用し、発振周波数に応じて、マイコンにより、そのフィルタの通過帯域周波数を変更する手段を提案している（特許文献１）。
この方法によれば、広帯域にわたってＶＣＯの発振周波数を変化させた場合であっても、不要周波数信号成分を除去することが可能となり、ＰＬＬにおけるロック周波数を所望値に安定化させることができる。
本発明は、特許文献１記載の発明を更に発展させ、簡単な構成によって、広帯域にわたって発振周波数を変化させても、安定した発振出力が得られる具体的なＰＬＬ発振回路を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本発明はかかる課題を解決するために、請求項１記載のＰＬＬ発振回路は、電圧信号によって発振周波数を制御する電圧制御発振器と、この電圧制御発振器の出力信号と外部から供給される基準周波数信号とを比較して両者の周波数差又は位相差に応じた信号を出力する位相比較器と、この位相比較器の出力信号から低域信号成分を取り出し上記電圧制御発振器の制御信号として供給するループフィルタと、上記電圧制御発振器と位相比較器との間に挿入した不要周波数信号を除去するフィルタ回路と、をループ状に接続し、更に、上記電圧制御発振器の制御電圧情報を記憶した制御電圧メモリと、この制御電圧メモリの出力信号によって、上記電圧制御発振器を制御する手段を備えたＰＬＬ発振回路において、上記フィルタ回路は、通過周波数帯域が変更可能な狭帯域フィルタを含み、その通過周波数帯域を、上記制御電圧メモリの出力信号に基づいて制御するように構成したことを特徴とする。
請求項２記載の発明は、請求項１記載のＰＬＬ発振回路において、上記電圧制御発振器とフィルタ回路との間に、更に、周波数逓倍回路、又は、周波数低減回路を挿入したことを特徴する。
【０００７】
請求項３記載の発明は、請求項１又は２記載のＰＬＬ発振回路において、上記フィルタ回路は、通過周波数帯域が変更可能な狭帯域フィルタを複数備え、何れかの狭帯域フィルタを選択する手段と、選択した狭帯域フィルタの通過周波数帯域を、上記制御電圧メモリの出力信号に基づいて制御する手段を備えたことを特徴とする。
請求項４記載の発明は、請求項１乃至３の何れか一項記載のＰＬＬ発振回路において、上記制御電圧メモリからデジタル信号が出力されるものであり、そのデジタル信号をアナログ信号に変換するデジタル・アナログ変換器を備え、上記狭帯域フィルタは、変換したアナログ信号の変化によりリアクタンス値が変化する可変リアクタンス素子を含むことを特徴とするＰＬＬ発振回路。
請求項５記載の発明は、請求項４記載のＰＬＬ発振回路において、上記可変リアクタンス素子が、可変容量ダイオードであることを特徴とする。
【発明の効果】
【０００８】
本発明は、ＰＬＬ発振回路において、電圧制御発振器と位相比較器との間に不要周波数信号を除去するフィルタ回路を挿入するとともに、電圧制御発振器の制御電圧情報を記憶した制御電圧メモリの出力信号によって、上記フィルタ回路の通過周波数帯域を変更可能としたので、必要に応じてＶＣＯの発振周波数を制御すれば、それに応じてフィルタ回路の通過帯域周波数が変化する。従って、広範囲にわたってＶＣＯの周波数を変化させても、その周波数を通過帯域とする狭帯域フィルタを使用する場合と同様に、不要周波数成分を除去することが可能である。特に、ＶＣＯ制御情報がデジタル信号である場合は、それをアナログ信号に変換したものを使用すれば、比較的簡単な構成によって、目的を達成することが可能である。
【発明を実施するための最良の形態】
【０００９】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。以下本発明の実施態様例について説明する。
図１は、本発明に係るＰＬＬ発振回路の一実施形態を示すブロック図である。この例に示すＰＬＬ発振回路１０は、例えば、上記図１４に示したように、位相比較器（Phase Detector；以下「ＰＤ」）とチャージポンプを含むＰＬＬ ＩＣ１と、位相比較器の出力を直流信号に平滑するループフィルタ２と、平滑された直流信号（電圧）によって発振周波数が制御される電圧制御発振器（Voltage Controlled Oscillator；以下「ＶＣＯ」）３と、このＶＣＯの出力信号のレベルを安定化させるバッファアンプ（BUFF AMP）４、５と、バッファアンプ５の高調波信号等の不要周波数成分を除去するためのフィルタ６と、を図示したようにループ状に接続したもので、上記ＰＬＬ ＩＣ１には、基準周波数信号として、Ｆｒｅｆが供給されるか、又は、ＰＬＬ ＩＣの内部で、基準周波数信号Ｆｒｅｆを発生し、位相比較器に供給するように構成されている。ここで、上記フィルタ６は、相対的に通過帯域幅が狭い狭帯域フィルタであって、後述するように通過帯域周波数を電圧、又は電流によって制御可能なように構成されている。
【００１０】
また、上記ＶＣＯ３は、その周波数制御端子に供給する周波数制御電圧Ｖｃｏｎｔを変更することによって、発振周波数を変更することが可能であり、この実施例では、ＶＣＯの周波数制御データを記憶した制御電圧メモリ７と、その出力であるデジタル信号をアナログ信号に変換するデジタル・アナログ変換器（Ｄ／Ａ）８とを備え、Ｄ／Ａ８の出力信号が、ＶＣＯ３と、フィルタ６の制御端子に供給されるように構成されている。
なお、ＶＣＯ３に供給する周波数制御電圧ＶｃｏｎｔによりＰＬＬ発振回路の出力周波数を変更する場合、必要があれば、ＰＬＬ ＩＣ１のプログラマブルカウンタの分周比を同時に制御することも可能である。特許文献１にも説明があるように、ＰＬＬ発振回路の周波数を変更する手段として、ＶＣＯの発振周波数を変更する方法と、ＰＬＬ ＩＣ１のプログラマブルカウンタの分周比を変更する方法の両者があるが、ＶＣＯを変更する方が目的の周波数にロックインするまでの時間を短縮し得る場合がある。
【００１１】
この構成によれば、ＶＣＯ３の発振周波数を変化させる際に、同一の周波数制御電圧Ｖｃｏｎｔによって、もしくは、周波数制御電圧Ｖcontに基づいて生成したフィルタ制御信号によって、一つのフィルタ６の通過帯域を所要値に変更できるので、バッファアンプ４あるいは５において発生する歪み成分や高調波成分を、狭帯域フィルタの急峻な減衰特性によって十分に除去することができる。従って、広帯域にわたってＶＣＯの発振周波数を変化させた場合であっても、簡単な構成によって、不要周波数成分を除去することが可能となり、ＰＬＬにおけるロック周波数を所望値に安定化させることができるので、広帯域にわたって発振周波数を変化させても安定した発振出力が得られる。
なお、以上の説明では、バッファアンプが単なるレベル安定用増幅回路である場合を説明したが、これらバッファアンプとして逓倍機能を備えたものとする場合は、更に、本発明の効果が著しい。即ち、単なるレベル増幅回路の場合に比べて、周波数逓倍回路では、その非直線性によって高調波を発生させるので、例えば２逓倍の場合は、ＶＣＯの出力周波数ｆの２倍（２ｆ）を基本周波数とすれば、２逓倍バッファアンプの出力には、ｆ、２ｆ、３ｆ、・・・のようにｆの整数倍の周波数成分や、それらの加算、減算した周波数成分が混在するので、そのままの信号をＰＬＬ ＩＣ１に供給すると、必要なもの以外の周波数でＰＬＬループがロックした場合、希望する周波数信号が得られなくなる。
本発明によれば、逓倍機能をもったバッファアンプの場合であっても、所望周波数に通過帯域周波数が一致するようにフィルタを制御することによって、上述したような不具合を解消することが可能となるが、詳細は後述する。
【００１２】
図２は、本発明におけるフィルタの制御例とその効果を説明するための図であり、（ａ）は、無線通信機の送受信用発振回路として使用する場合の発振周波数帯域を示す図、（ｂ）はその際に必要なフィルタ６の総合的な通過帯域特性を示す図、（ｃ）は、本発明に基づいてフィルタ６を制御した場合における狭帯域フィルタの通過域が変化する様子を示した図である。なお、送受信動作を交互に行うプレストーク通信方式の無線通信機に使用する場合、図１に示すように、一つのＰＬＬ発振回路を送信用発振回路と受信用発振回路との両方に切替えて使用することができる。この場合、図２（ａ）に示すように、送信周波数ｆT と受信周波数ｆR の周波数帯域が離れている場合であっても、一つのＰＬＬ発振回路を図２（ｂ）に示す範囲で制御可能である限り、送受信用発振回路として使用することが可能となる。
【００１３】
図３は、通過周波数帯域を変化させるフィルタの一例を説明するための回路図であり、（ａ）は、コンデンサＣ（容量）とインダクタＬ（コイル）とを組合せた、基本的なバンドパスフィルタの例を示す回路図、図３（ｂ）は、それを本発明に利用するために通過周波数帯域可変フィルタとして構成した例を示している。即ち、図３（ｂ）に示す回路は、可変容量ダイオード（バリアブル・キャパシタ）ＶＣと、インダクタＬとの並列回路を二組並列に接続した、所謂、タンク回路構成のバンドパスフィルタであり、可変容量ダイオードＶＣに直流の制御電圧を印加すると、その電圧値に逆比例して容量が変化するので、同調周波数（通過帯域周波数）を制御電圧Ｖｃｏｎｔの値によって制御することができる。このフィルタ制御電圧Ｖｃｏｎｔは、図１の制御電圧メモリ１から読み出し、Ｄ／Ａ８によってアナログ化した信号そのもの、又は、その信号に基づいて作出した電圧信号であり、可変容量ダイオードＶＣに印加するように構成している。
【００１４】
図４は、本発明の変形実施例を示すＰＬＬ発振回路のブロック図であり、この例に示すＰＬＬ発振回路２０では、送信用フィルタ２１と受信用フィルタ２２の二つに分離するとともに、それらを切替制御するための、送信／受信切替制御部２３を備えた点が特徴的である。
即ち、送信周波数と受信周波数とが大幅に離れている場合等において、一つのフィルタで送受信の周波数帯域をカバーするには、周波数可変範囲との兼ね合いで困難な場合が有り得る。例えば、可変容量ダイオードＶＣの容量の可変範囲は、印加電圧値の幅等に依存するので、可搬型無線通信機のように内蔵バッテリィの電源電圧が低い場合は、可変容量ダイオードの可変範囲に限界がある。そこで、送信用、受信用に分離した二つのフィルタ、又は、それ以上に分離することによって、一つのフィルタによりカバーする周波数帯域を可能な範囲に限定したフィルタを使用することが好ましい。
この例では、図５（ａ）に示すように、送信用発振周波数ｆT 、受信用発振周波数ｆR夫々に対する送信用フィルタ、受信用フィルタの通過周波数帯域を図５（ｂ）に示すように送信用フィルタ帯域、受信用フィルタ帯域の二つに分離し、図（ｃ）に示すように、夫々の帯域をカバーするように制御するものである。なお、複数に分離するのは、送信用と、受信用の二つに分離する場合の他、送信用、受信用の何れか一方においても、その周波数帯域が広い場合は、複数に分割することも可能である。
【００１５】
図６は、上述した図４、図５に使用して好適な、フィルタの具体的な回路例である。このフィルタ回路は、上記図３に示したタンク回路形式のフィルタを二つ上下対象に並べたもので、例えば、図面上部を送信用フィルタ２１、下方を受信用フィルタ２２として、無線通信機の送受信操作に合わせて、何れかのフィルタを選択的に動作させる。なお、入力端ＩＮと出力端ＯＵＴ夫々に至るルート中に挿入した四つのダイオードＤSは、スイッチング用ダイオードである。回路が煩雑になるので図示は省略するが、例えば図６（ｂ）に示すように、上記スイッチング用ダイオードＤSに順方向に、必要に応じて高周波信号阻止用のインダクタ（Ｌ）、又は抵抗（Ｒ）を介して直流電流ｉを通電することによってダイオードをオン状態にすれば、通電した側にのみ、信号が通過するので、送信側と受信側のフィルタを選択することができる。なお、送受信の制御は、この例に限ることなくデジタル的に制御するように構成することも可能である。
【００１６】
図７は、本発明の他の実施例を示すＰＬＬ発振回路図であり、この例は、上記図１のバッファアンプ５を逓倍回路に置き換えるとともに、フィルタ６として、逓倍した周波数信号を基本信号として通過するように、更に、その通過周波数帯域を変更可能に構成した点が特徴的である。例えば、上記バッファアンプ５が２逓倍回路である場合、ＶＣＯ３から出力される周波数ｆは、２ｆとなるが、バッファアンプ５の出力には、図８（ａ）に示すように、ｆ、２ｆ、３ｆ、・・・の各周波数信号成分と、更に、それらの加算、減算された周波数信号が含まれる。一つのフィルタでこれらに対応するためには、フィルタ６により、図８（ｂ）の周波数帯域２ｆの帯域をカバーする必要があるので、図８（ｃ）に示すように、逓倍した周波数信号（２ｆ）を基本信号として通過するとともに、その通過周波数帯域を変更できるように構成する。
なお、参考までに説明すれば、逓倍回路の逓倍数をｍとすれば、ＰＬＬ ＩＣ１の位相比較器（ＰＤ）において基準周波数信号（Ｆｒｅｆ）と比較される帰還信号はＶＣＯ３の出力信号の周波数ｆのｍ倍（ｍｆ）となるので、結局、ＶＣＯ３の出力信号の周波数は、基準周波数信号をｍで割った値、ｆ／ｍとなる。逆に、バッファアンプ５が、ＶＣＯ３の出力信号周波数をｎ分周（１／ｎに周波数低減）する場合は、ＶＣＯ３の出力信号周波数はｎ倍（ｎｆ）となる。
但し、ＰＬＬ ＩＣ１に図１４に示すように、比較器に入力する基準信号や帰還信号を分周するプログラマブルカウンタ等が含まれる場合は、ＶＣＯ３の出力信号の周波数は、夫々の分周比、低倍率との兼ね合いで決定される周波数となる。
【００１７】
図９、図１０は、本発明の他の実施例を示すブロック図であり、図４、図５、図６を用いて説明した、送受信用フィルタを二つに分離した実施例において、更に、バッファアンプ５を逓倍回路に置き換えた点が特徴的である。この場合における送受信用各フィルタの制御は、図１０（ａ）、（ｂ）、（ｃ）及び、既に説明した例を参照すれば理解が容易であるので詳細な説明は省略するが、送信用フィルタ２１と受信用フィルタ２２として、例えば、図６に示すような二つのフィルタを一体にしたものを用いるとともに、図１０（ｂ）に示すように２ｆの周波数を通過域とする狭帯域フィルタを構成し、更に、図１０（ｃ）に示すように、この狭帯域フィルタの通過域を制御するように構成したものである。
この構成によれば、バッファアンプ５が、逓倍機能を備えた場合においても不要な周波数成分を除去し、所望周波数において安定した発振出力を得ることが可能である。
【００１８】
本発明は以上説明したように、ＰＬＬ発振回路の帰還ループ中にフィルタを挿入し、位相比較器に不要な周波数成分が流入することを防止するものにおいて、そのフィルタとして通過帯域周波数を制御可能な狭帯域フィルタとしたものであるので、狭帯域フィルタにすることによる急峻な減衰特性を、広帯域全域にわたって生かすことができる。従って、帰還ループ中の高調波成分のみならず、希望波近傍の不要周波数成分についても十分な除去機能を得ることが可能となる。また、そのような可変周波数フィルタとして、以上説明したように、電圧／電流のアナログ信号によってリアクタンス値を変更する可変リアクタンス素子を用いたものとすれば、簡単な構成によって、目的を達成することができる。
なお、所望周波数を発振させるための制御電圧メモリには、通常、デジタル信号が記憶されているが、そのデジタル信号からＶＣＯ制御用のアナログ信号を生成する手段として、一般的には、制御電圧メモリのデータに基づいて、ＣＰＵにより必要なアナログ電圧を発生する場合が多いが、制御電圧メモリのデータそのものをアナログ電圧に変換する方法として、以下のようなものが考えられる。
【００１９】
例えば、デジタルデータが８ビットとすれば、８個の抵抗器を直列に接続するとともに、各抵抗器に並列に、オン・オフ動作を行う制御端子をもった半導体スイッチを接続した回路、又は、それと等価な回路を用意する。そして、上記の８ビットデータ夫々の「０、１」に対応して、上記半導体スイッチをオン・オフすると、８個の直列抵抗回路の総合的な抵抗値は、８ビットの「０、１」の並びに対応した値となる。例えば、ビット値が「１」のとき半導体スイッチをオンし、「０」の場合半導体スイッチをオフする場合を想定すると、８ビット全てが「１」の場合は、全ての半導体スイッチがオンするので、抵抗器は短絡されて総合抵抗値はゼロとなり、逆に、８ビット全てが「０」の場合は、８個の抵抗値の直列値となる。従って、このような抵抗回路を短絡防止用の保護抵抗器を介して電源電圧に接続し、上記半導体スイッチを制御電圧メモリのデータで制御すれば、直接的にアナログ電圧／電流を得ることができるので、それを可変リアクタンス素子に印加すればよい。このとき、８個の抵抗値を、段階的に異なる値とすれば、８ビットの「０、１」の並べ方によって、微小なステップの抵抗値変化を得、従って電圧／電流の変化を微小なものにすることが可能である。このような回路を、複数段接続すれば、更に、微小ステップのアナログ信号値を得て、フィルタの通過帯域周波数を任意に制御することが可能であろう。
以上本発明の実施態様例について説明したが、本発明の実施に際しては、これらに限定する必要はなく、種々変形が可能である。例えば、可変リアクタンス素子としては可変容ダイオードに限らず、可変インダクタンスであっても構わないし、他のアナログ信号によってリアクタンス値が制御可能なものであれば何でもよい。
また、ＰＬＬ発振ループ中に周波数逓倍回路に代えて、周波数低減回路（分周回路）を挿入するものであっても本発明を適用することが可能である。この場合は、低減した周波数を基本波として通過する狭帯域フィルタを用いる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態に係るＰＬＬ発振回路を示すブロック図。
【図２】本発明の一実施形態例の動作を説明するための信号波形図であり、（ａ）は送受信周波数帯域を示す図、（ｂ）はフィルタの通過周波数帯域を示す図、（ｃ）はフィルタの通過周波数帯域を制御した場合のフィルタ特性図。
【図３】本発明において使用するフィルタの例を示す図で、（ａ）は従来のフィルタ回路図の例、（ｂ）可変周波数帯域のフィルタの回路図。
【図４】本発明の他の実施形態に係るＰＬＬ発振回路を示すブロック図。
【図５】本発明の一実施形態例の動作を説明するための信号波形図であり、（ａ）は送受信周波数帯域を示す図、（ｂ）はフィルタの通過周波数帯域を示す図、（ｃ）はフィルタの通過周波数帯域を制御した場合のフィルタ特性図。
【図６】（ａ）は本発明において使用するフィルタの例を示す図、（ｂ）は送受切替のためのダイオードのスイッチング制御の例を示す図。
【図７】本発明の他の実施形態に係るＰＬＬ発振回路を示すブロック図。
【図８】本発明の一実施形態例の動作を説明するための信号波形図であり、（ａ）は送受信周波数帯域を示す図、（ｂ）はフィルタの通過周波数帯域を示す図、（ｃ）はフィルタの通過周波数帯域を制御した場合のフィルタ特性図。
【図９】本発明の他の実施形態に係るＰＬＬ発振回路を示すブロック図。
【図１０】本発明の一実施形態例の動作を説明するための信号波形図であり、（ａ）は送受信周波数帯域を示す図、（ｂ）はフィルタの通過周波数帯域を示す図、（ｃ）はフィルタの通過周波数帯域を制御した場合のフィルタ特性図。
【図１１】従来のＰＬＬ発振回路におけるフィルタの例を示すブロック図。
【図１２】（ａ）（ｂ）は従来のＰＬＬ発振回路におけるフィルタ特性の例を示す図。
【図１３】従来のＰＬＬ発振回路の例を示すブロック図。
【図１４】従来のＰＬＬ発振回路に使用するＰＬＬ発振器のＶＣＯ ＩＣの概要構成例を示すブロック図。
【符号の説明】
【００２１】
１ ＰＬＬ ＩＣ、２ ループフィルタ、３ ＶＣＯ、４ バッファアンプ、５ バッファアンプ又は逓倍回路、６、２１、２２ フィルタ、１０ ＰＬＬ発振回路、２３ 送信／受信切替制御部、ｃ コンデンサ、Ｌ インダクタ（コイル）、ＶＣ 可変容量ダイオード（バリアブル・キャパシタ）、ＤS ダイオード、Ｒ 抵抗
【技術分野】
【０００１】
本発明は、ＰＬＬ発振回路に関し、詳細には、フェーズロックループ中に不要周波数信号を除去するフィルタ回路を備えたＰＬＬ発振回路の改良に関する。
【背景技術】
【０００２】
無線通信機では、送受信用に高い周波数安定度をもった発振回路を備えており、この発振回路から出力される周波数信号に基づいて装置各部の制御や、信号処理、搬送波信号等の無線信号の生成を行っている。また、携帯電話機や警察・消防用無線機等に代表される無線通信機においては、頻繁に発振周波数を変更する必要があるものが多く、これらの発振回路としては、従来からフェーズロックドループ発振回路(Phase Locked Loop Oscillator；以下「ＰＬＬ発振回路」)が使用されている。
図１１は、無線通信機の送受信機用の発振回路として使用されている、従来のＰＬＬ発振回路の一例を示すブロック図である。この例に示すＰＬＬ発振回路１００は、位相比較器（Phase Detector；以下「ＰＤ」）を含むＰＬＬ ＩＣ１０１と、位相比較器の出力を直流信号に平滑するループフィルタ１０２と、平滑された直流信号（電圧）によって発振周波数が制御される電圧制御発振器（Voltage Controlled Oscillator；以下「ＶＣＯ」）１０３と、このＶＣＯ１０３の出力信号のレベルを安定化させるバッファアンプ（BUFF AMP）１０４、１０５と、バッファアンプ１０５の高調波信号等の不要周波数成分を除去するためのフィルタ１０６と、を図示したようにループ状に接続したもので、上記ＰＬＬ ＩＣ１０１には、基準周波数信号として、外部からＦｒｅｆが供給されるか、又は、ＰＬＬ ＩＣの内部で、基準周波数信号Ｆｒｅｆを発生し、位相比較器に供給するように構成されている。
【０００３】
このような周波数可変機能をもったＰＬＬ発振回路によれば、例えば、図１２に示すように、一つのＰＬＬ発振回路を送信用発振回路と受信用発振回路との両方に切替えて使用することができる。この場合、図１２（ａ）に示すように、送信周波数ｆTと受信周波数ｆR の周波数帯域が離れている場合であっても、両者を含めて通過帯域とする図１２（ｂ）に示す通過帯域を備えたフィルタを使用することによって、上述した図１１に示す一つのＰＬＬ発振回路を送受信用発振回路として使用することが可能となる。
このようなＰＬＬ発振回路の例としては、特許文献１に開示されたものが知られている。これは、図１３（特許文献１における図１）に示すように、ＰＬＬ ＩＣ１１０、濾波部１１１、ＶＣＯ１１２、ダブラ（２逓倍）回路１１３、濾波部１１４、基準周波数信号発生手段としてのＶＣＸＯ（温度補償水晶発振回路）１１５、上記ＰＬＬ ＩＣを制御するためのマイクロコンピュータ（マイコン）１１６を備えたものである。
【０００４】
また、特許文献１における、ＰＬＬ ＩＣ１１０の構成として、例えば、図１４（特許文献１における図２）に示すようなものが示されているので、参考にすることができる。このＰＬＬ ＩＣ１１０の内部には、位相比較器２０３とチャージポンプ２０４と、位相比較器２０３に供給するループ帰還信号を分周(周波数低減)するプログラマブルカウンタ２０１と、外部の温度補償水晶発振器（ＶＣＸＯ）から供給する基準周波数信号を分周(周波数低減)するプログラマブルカウンタ２０２を備えている。このように、ＰＬＬ ＩＣにおいて、位相比較器２０３に供給する信号を分周すれば、その分周比に応じて、ＶＣＯ１１０の発振周波数を制御することができる。
なお、ＰＬＬの帰還ループ中に、位相比較器ＰＤに帰還する信号の周波数を１／ｍに変更する分周回路を挿入することによって、ＶＣＯの発振周波数をｍ倍に変更することが可能であるが、図示したバッファアンプ１０５を、周波数をｎ倍する逓倍回路にすれば、ＶＣＯ１０３から出力する信号の周波数を１／ｎに変更することができる。なお、送受信チャネル周波数の切替制御等の微細な周波数制御は、微小ステップで分周比変更が可能なプログラマブルカウンタ等を使用することが多い。
【特許文献１】特開２００４-９６４７０公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＰＬＬのループ中にバッファアンプが挿入されると、その非直線歪みのために、所望周波数信号以外に高調波等の不要周波数成分が発生する。これらの不要周波数成分がＰＬＬ ＩＣ１０１の位相比較器（ＰＤ）に入力すると、不要な周波数信号にＰＬＬ回路がロックする（同期する）と云う不具合が発生する。そこで、図１１に示すように、バッファアンプ１０５とＰＬＬ ＩＣ１０１の位相比較回路（ＰＤ）との間に不要周波数成分を除去するためのフィルタ１０６が不可欠である。また、上記バッファアンプが周波数逓倍回路である場合は、高調波成分が多く発生するので、より一層ＰＬＬ回路の誤動作の可能性が高くなる。
また一方で、周波数可変範囲が広くなると、それに対応してフィルタ１０６の通過帯域も広くする必要があるが、固定された広い通過帯域をもったフィルタでは、帯域内の全てにおいて希望信号近傍の不要周波数成分（スプリアス信号）や、高調波成分等を十分に除去することが困難であった。
同一出願人は、このような課題を解決する手段として、図１２、図１３に示すように、フィルタ（濾波部）として通過帯域周波数を変更可能なフィルタを使用し、発振周波数に応じて、マイコンにより、そのフィルタの通過帯域周波数を変更する手段を提案している（特許文献１）。
この方法によれば、広帯域にわたってＶＣＯの発振周波数を変化させた場合であっても、不要周波数信号成分を除去することが可能となり、ＰＬＬにおけるロック周波数を所望値に安定化させることができる。
本発明は、特許文献１記載の発明を更に発展させ、簡単な構成によって、広帯域にわたって発振周波数を変化させても、安定した発振出力が得られる具体的なＰＬＬ発振回路を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本発明はかかる課題を解決するために、請求項１記載のＰＬＬ発振回路は、電圧信号によって発振周波数を制御する電圧制御発振器と、この電圧制御発振器の出力信号と外部から供給される基準周波数信号とを比較して両者の周波数差又は位相差に応じた信号を出力する位相比較器と、この位相比較器の出力信号から低域信号成分を取り出し上記電圧制御発振器の制御信号として供給するループフィルタと、上記電圧制御発振器と位相比較器との間に挿入した不要周波数信号を除去するフィルタ回路と、をループ状に接続し、更に、上記電圧制御発振器の制御電圧情報を記憶した制御電圧メモリと、この制御電圧メモリの出力信号によって、上記電圧制御発振器を制御する手段を備えたＰＬＬ発振回路において、上記フィルタ回路は、通過周波数帯域が変更可能な狭帯域フィルタを含み、その通過周波数帯域を、上記制御電圧メモリの出力信号に基づいて制御するように構成したことを特徴とする。
請求項２記載の発明は、請求項１記載のＰＬＬ発振回路において、上記電圧制御発振器とフィルタ回路との間に、更に、周波数逓倍回路、又は、周波数低減回路を挿入したことを特徴する。
【０００７】
請求項３記載の発明は、請求項１又は２記載のＰＬＬ発振回路において、上記フィルタ回路は、通過周波数帯域が変更可能な狭帯域フィルタを複数備え、何れかの狭帯域フィルタを選択する手段と、選択した狭帯域フィルタの通過周波数帯域を、上記制御電圧メモリの出力信号に基づいて制御する手段を備えたことを特徴とする。
請求項４記載の発明は、請求項１乃至３の何れか一項記載のＰＬＬ発振回路において、上記制御電圧メモリからデジタル信号が出力されるものであり、そのデジタル信号をアナログ信号に変換するデジタル・アナログ変換器を備え、上記狭帯域フィルタは、変換したアナログ信号の変化によりリアクタンス値が変化する可変リアクタンス素子を含むことを特徴とするＰＬＬ発振回路。
請求項５記載の発明は、請求項４記載のＰＬＬ発振回路において、上記可変リアクタンス素子が、可変容量ダイオードであることを特徴とする。
【発明の効果】
【０００８】
本発明は、ＰＬＬ発振回路において、電圧制御発振器と位相比較器との間に不要周波数信号を除去するフィルタ回路を挿入するとともに、電圧制御発振器の制御電圧情報を記憶した制御電圧メモリの出力信号によって、上記フィルタ回路の通過周波数帯域を変更可能としたので、必要に応じてＶＣＯの発振周波数を制御すれば、それに応じてフィルタ回路の通過帯域周波数が変化する。従って、広範囲にわたってＶＣＯの周波数を変化させても、その周波数を通過帯域とする狭帯域フィルタを使用する場合と同様に、不要周波数成分を除去することが可能である。特に、ＶＣＯ制御情報がデジタル信号である場合は、それをアナログ信号に変換したものを使用すれば、比較的簡単な構成によって、目的を達成することが可能である。
【発明を実施するための最良の形態】
【０００９】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。以下本発明の実施態様例について説明する。
図１は、本発明に係るＰＬＬ発振回路の一実施形態を示すブロック図である。この例に示すＰＬＬ発振回路１０は、例えば、上記図１４に示したように、位相比較器（Phase Detector；以下「ＰＤ」）とチャージポンプを含むＰＬＬ ＩＣ１と、位相比較器の出力を直流信号に平滑するループフィルタ２と、平滑された直流信号（電圧）によって発振周波数が制御される電圧制御発振器（Voltage Controlled Oscillator；以下「ＶＣＯ」）３と、このＶＣＯの出力信号のレベルを安定化させるバッファアンプ（BUFF AMP）４、５と、バッファアンプ５の高調波信号等の不要周波数成分を除去するためのフィルタ６と、を図示したようにループ状に接続したもので、上記ＰＬＬ ＩＣ１には、基準周波数信号として、Ｆｒｅｆが供給されるか、又は、ＰＬＬ ＩＣの内部で、基準周波数信号Ｆｒｅｆを発生し、位相比較器に供給するように構成されている。ここで、上記フィルタ６は、相対的に通過帯域幅が狭い狭帯域フィルタであって、後述するように通過帯域周波数を電圧、又は電流によって制御可能なように構成されている。
【００１０】
また、上記ＶＣＯ３は、その周波数制御端子に供給する周波数制御電圧Ｖｃｏｎｔを変更することによって、発振周波数を変更することが可能であり、この実施例では、ＶＣＯの周波数制御データを記憶した制御電圧メモリ７と、その出力であるデジタル信号をアナログ信号に変換するデジタル・アナログ変換器（Ｄ／Ａ）８とを備え、Ｄ／Ａ８の出力信号が、ＶＣＯ３と、フィルタ６の制御端子に供給されるように構成されている。
なお、ＶＣＯ３に供給する周波数制御電圧ＶｃｏｎｔによりＰＬＬ発振回路の出力周波数を変更する場合、必要があれば、ＰＬＬ ＩＣ１のプログラマブルカウンタの分周比を同時に制御することも可能である。特許文献１にも説明があるように、ＰＬＬ発振回路の周波数を変更する手段として、ＶＣＯの発振周波数を変更する方法と、ＰＬＬ ＩＣ１のプログラマブルカウンタの分周比を変更する方法の両者があるが、ＶＣＯを変更する方が目的の周波数にロックインするまでの時間を短縮し得る場合がある。
【００１１】
この構成によれば、ＶＣＯ３の発振周波数を変化させる際に、同一の周波数制御電圧Ｖｃｏｎｔによって、もしくは、周波数制御電圧Ｖcontに基づいて生成したフィルタ制御信号によって、一つのフィルタ６の通過帯域を所要値に変更できるので、バッファアンプ４あるいは５において発生する歪み成分や高調波成分を、狭帯域フィルタの急峻な減衰特性によって十分に除去することができる。従って、広帯域にわたってＶＣＯの発振周波数を変化させた場合であっても、簡単な構成によって、不要周波数成分を除去することが可能となり、ＰＬＬにおけるロック周波数を所望値に安定化させることができるので、広帯域にわたって発振周波数を変化させても安定した発振出力が得られる。
なお、以上の説明では、バッファアンプが単なるレベル安定用増幅回路である場合を説明したが、これらバッファアンプとして逓倍機能を備えたものとする場合は、更に、本発明の効果が著しい。即ち、単なるレベル増幅回路の場合に比べて、周波数逓倍回路では、その非直線性によって高調波を発生させるので、例えば２逓倍の場合は、ＶＣＯの出力周波数ｆの２倍（２ｆ）を基本周波数とすれば、２逓倍バッファアンプの出力には、ｆ、２ｆ、３ｆ、・・・のようにｆの整数倍の周波数成分や、それらの加算、減算した周波数成分が混在するので、そのままの信号をＰＬＬ ＩＣ１に供給すると、必要なもの以外の周波数でＰＬＬループがロックした場合、希望する周波数信号が得られなくなる。
本発明によれば、逓倍機能をもったバッファアンプの場合であっても、所望周波数に通過帯域周波数が一致するようにフィルタを制御することによって、上述したような不具合を解消することが可能となるが、詳細は後述する。
【００１２】
図２は、本発明におけるフィルタの制御例とその効果を説明するための図であり、（ａ）は、無線通信機の送受信用発振回路として使用する場合の発振周波数帯域を示す図、（ｂ）はその際に必要なフィルタ６の総合的な通過帯域特性を示す図、（ｃ）は、本発明に基づいてフィルタ６を制御した場合における狭帯域フィルタの通過域が変化する様子を示した図である。なお、送受信動作を交互に行うプレストーク通信方式の無線通信機に使用する場合、図１に示すように、一つのＰＬＬ発振回路を送信用発振回路と受信用発振回路との両方に切替えて使用することができる。この場合、図２（ａ）に示すように、送信周波数ｆT と受信周波数ｆR の周波数帯域が離れている場合であっても、一つのＰＬＬ発振回路を図２（ｂ）に示す範囲で制御可能である限り、送受信用発振回路として使用することが可能となる。
【００１３】
図３は、通過周波数帯域を変化させるフィルタの一例を説明するための回路図であり、（ａ）は、コンデンサＣ（容量）とインダクタＬ（コイル）とを組合せた、基本的なバンドパスフィルタの例を示す回路図、図３（ｂ）は、それを本発明に利用するために通過周波数帯域可変フィルタとして構成した例を示している。即ち、図３（ｂ）に示す回路は、可変容量ダイオード（バリアブル・キャパシタ）ＶＣと、インダクタＬとの並列回路を二組並列に接続した、所謂、タンク回路構成のバンドパスフィルタであり、可変容量ダイオードＶＣに直流の制御電圧を印加すると、その電圧値に逆比例して容量が変化するので、同調周波数（通過帯域周波数）を制御電圧Ｖｃｏｎｔの値によって制御することができる。このフィルタ制御電圧Ｖｃｏｎｔは、図１の制御電圧メモリ１から読み出し、Ｄ／Ａ８によってアナログ化した信号そのもの、又は、その信号に基づいて作出した電圧信号であり、可変容量ダイオードＶＣに印加するように構成している。
【００１４】
図４は、本発明の変形実施例を示すＰＬＬ発振回路のブロック図であり、この例に示すＰＬＬ発振回路２０では、送信用フィルタ２１と受信用フィルタ２２の二つに分離するとともに、それらを切替制御するための、送信／受信切替制御部２３を備えた点が特徴的である。
即ち、送信周波数と受信周波数とが大幅に離れている場合等において、一つのフィルタで送受信の周波数帯域をカバーするには、周波数可変範囲との兼ね合いで困難な場合が有り得る。例えば、可変容量ダイオードＶＣの容量の可変範囲は、印加電圧値の幅等に依存するので、可搬型無線通信機のように内蔵バッテリィの電源電圧が低い場合は、可変容量ダイオードの可変範囲に限界がある。そこで、送信用、受信用に分離した二つのフィルタ、又は、それ以上に分離することによって、一つのフィルタによりカバーする周波数帯域を可能な範囲に限定したフィルタを使用することが好ましい。
この例では、図５（ａ）に示すように、送信用発振周波数ｆT 、受信用発振周波数ｆR夫々に対する送信用フィルタ、受信用フィルタの通過周波数帯域を図５（ｂ）に示すように送信用フィルタ帯域、受信用フィルタ帯域の二つに分離し、図（ｃ）に示すように、夫々の帯域をカバーするように制御するものである。なお、複数に分離するのは、送信用と、受信用の二つに分離する場合の他、送信用、受信用の何れか一方においても、その周波数帯域が広い場合は、複数に分割することも可能である。
【００１５】
図６は、上述した図４、図５に使用して好適な、フィルタの具体的な回路例である。このフィルタ回路は、上記図３に示したタンク回路形式のフィルタを二つ上下対象に並べたもので、例えば、図面上部を送信用フィルタ２１、下方を受信用フィルタ２２として、無線通信機の送受信操作に合わせて、何れかのフィルタを選択的に動作させる。なお、入力端ＩＮと出力端ＯＵＴ夫々に至るルート中に挿入した四つのダイオードＤSは、スイッチング用ダイオードである。回路が煩雑になるので図示は省略するが、例えば図６（ｂ）に示すように、上記スイッチング用ダイオードＤSに順方向に、必要に応じて高周波信号阻止用のインダクタ（Ｌ）、又は抵抗（Ｒ）を介して直流電流ｉを通電することによってダイオードをオン状態にすれば、通電した側にのみ、信号が通過するので、送信側と受信側のフィルタを選択することができる。なお、送受信の制御は、この例に限ることなくデジタル的に制御するように構成することも可能である。
【００１６】
図７は、本発明の他の実施例を示すＰＬＬ発振回路図であり、この例は、上記図１のバッファアンプ５を逓倍回路に置き換えるとともに、フィルタ６として、逓倍した周波数信号を基本信号として通過するように、更に、その通過周波数帯域を変更可能に構成した点が特徴的である。例えば、上記バッファアンプ５が２逓倍回路である場合、ＶＣＯ３から出力される周波数ｆは、２ｆとなるが、バッファアンプ５の出力には、図８（ａ）に示すように、ｆ、２ｆ、３ｆ、・・・の各周波数信号成分と、更に、それらの加算、減算された周波数信号が含まれる。一つのフィルタでこれらに対応するためには、フィルタ６により、図８（ｂ）の周波数帯域２ｆの帯域をカバーする必要があるので、図８（ｃ）に示すように、逓倍した周波数信号（２ｆ）を基本信号として通過するとともに、その通過周波数帯域を変更できるように構成する。
なお、参考までに説明すれば、逓倍回路の逓倍数をｍとすれば、ＰＬＬ ＩＣ１の位相比較器（ＰＤ）において基準周波数信号（Ｆｒｅｆ）と比較される帰還信号はＶＣＯ３の出力信号の周波数ｆのｍ倍（ｍｆ）となるので、結局、ＶＣＯ３の出力信号の周波数は、基準周波数信号をｍで割った値、ｆ／ｍとなる。逆に、バッファアンプ５が、ＶＣＯ３の出力信号周波数をｎ分周（１／ｎに周波数低減）する場合は、ＶＣＯ３の出力信号周波数はｎ倍（ｎｆ）となる。
但し、ＰＬＬ ＩＣ１に図１４に示すように、比較器に入力する基準信号や帰還信号を分周するプログラマブルカウンタ等が含まれる場合は、ＶＣＯ３の出力信号の周波数は、夫々の分周比、低倍率との兼ね合いで決定される周波数となる。
【００１７】
図９、図１０は、本発明の他の実施例を示すブロック図であり、図４、図５、図６を用いて説明した、送受信用フィルタを二つに分離した実施例において、更に、バッファアンプ５を逓倍回路に置き換えた点が特徴的である。この場合における送受信用各フィルタの制御は、図１０（ａ）、（ｂ）、（ｃ）及び、既に説明した例を参照すれば理解が容易であるので詳細な説明は省略するが、送信用フィルタ２１と受信用フィルタ２２として、例えば、図６に示すような二つのフィルタを一体にしたものを用いるとともに、図１０（ｂ）に示すように２ｆの周波数を通過域とする狭帯域フィルタを構成し、更に、図１０（ｃ）に示すように、この狭帯域フィルタの通過域を制御するように構成したものである。
この構成によれば、バッファアンプ５が、逓倍機能を備えた場合においても不要な周波数成分を除去し、所望周波数において安定した発振出力を得ることが可能である。
【００１８】
本発明は以上説明したように、ＰＬＬ発振回路の帰還ループ中にフィルタを挿入し、位相比較器に不要な周波数成分が流入することを防止するものにおいて、そのフィルタとして通過帯域周波数を制御可能な狭帯域フィルタとしたものであるので、狭帯域フィルタにすることによる急峻な減衰特性を、広帯域全域にわたって生かすことができる。従って、帰還ループ中の高調波成分のみならず、希望波近傍の不要周波数成分についても十分な除去機能を得ることが可能となる。また、そのような可変周波数フィルタとして、以上説明したように、電圧／電流のアナログ信号によってリアクタンス値を変更する可変リアクタンス素子を用いたものとすれば、簡単な構成によって、目的を達成することができる。
なお、所望周波数を発振させるための制御電圧メモリには、通常、デジタル信号が記憶されているが、そのデジタル信号からＶＣＯ制御用のアナログ信号を生成する手段として、一般的には、制御電圧メモリのデータに基づいて、ＣＰＵにより必要なアナログ電圧を発生する場合が多いが、制御電圧メモリのデータそのものをアナログ電圧に変換する方法として、以下のようなものが考えられる。
【００１９】
例えば、デジタルデータが８ビットとすれば、８個の抵抗器を直列に接続するとともに、各抵抗器に並列に、オン・オフ動作を行う制御端子をもった半導体スイッチを接続した回路、又は、それと等価な回路を用意する。そして、上記の８ビットデータ夫々の「０、１」に対応して、上記半導体スイッチをオン・オフすると、８個の直列抵抗回路の総合的な抵抗値は、８ビットの「０、１」の並びに対応した値となる。例えば、ビット値が「１」のとき半導体スイッチをオンし、「０」の場合半導体スイッチをオフする場合を想定すると、８ビット全てが「１」の場合は、全ての半導体スイッチがオンするので、抵抗器は短絡されて総合抵抗値はゼロとなり、逆に、８ビット全てが「０」の場合は、８個の抵抗値の直列値となる。従って、このような抵抗回路を短絡防止用の保護抵抗器を介して電源電圧に接続し、上記半導体スイッチを制御電圧メモリのデータで制御すれば、直接的にアナログ電圧／電流を得ることができるので、それを可変リアクタンス素子に印加すればよい。このとき、８個の抵抗値を、段階的に異なる値とすれば、８ビットの「０、１」の並べ方によって、微小なステップの抵抗値変化を得、従って電圧／電流の変化を微小なものにすることが可能である。このような回路を、複数段接続すれば、更に、微小ステップのアナログ信号値を得て、フィルタの通過帯域周波数を任意に制御することが可能であろう。
以上本発明の実施態様例について説明したが、本発明の実施に際しては、これらに限定する必要はなく、種々変形が可能である。例えば、可変リアクタンス素子としては可変容ダイオードに限らず、可変インダクタンスであっても構わないし、他のアナログ信号によってリアクタンス値が制御可能なものであれば何でもよい。
また、ＰＬＬ発振ループ中に周波数逓倍回路に代えて、周波数低減回路（分周回路）を挿入するものであっても本発明を適用することが可能である。この場合は、低減した周波数を基本波として通過する狭帯域フィルタを用いる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態に係るＰＬＬ発振回路を示すブロック図。
【図２】本発明の一実施形態例の動作を説明するための信号波形図であり、（ａ）は送受信周波数帯域を示す図、（ｂ）はフィルタの通過周波数帯域を示す図、（ｃ）はフィルタの通過周波数帯域を制御した場合のフィルタ特性図。
【図３】本発明において使用するフィルタの例を示す図で、（ａ）は従来のフィルタ回路図の例、（ｂ）可変周波数帯域のフィルタの回路図。
【図４】本発明の他の実施形態に係るＰＬＬ発振回路を示すブロック図。
【図５】本発明の一実施形態例の動作を説明するための信号波形図であり、（ａ）は送受信周波数帯域を示す図、（ｂ）はフィルタの通過周波数帯域を示す図、（ｃ）はフィルタの通過周波数帯域を制御した場合のフィルタ特性図。
【図６】（ａ）は本発明において使用するフィルタの例を示す図、（ｂ）は送受切替のためのダイオードのスイッチング制御の例を示す図。
【図７】本発明の他の実施形態に係るＰＬＬ発振回路を示すブロック図。
【図８】本発明の一実施形態例の動作を説明するための信号波形図であり、（ａ）は送受信周波数帯域を示す図、（ｂ）はフィルタの通過周波数帯域を示す図、（ｃ）はフィルタの通過周波数帯域を制御した場合のフィルタ特性図。
【図９】本発明の他の実施形態に係るＰＬＬ発振回路を示すブロック図。
【図１０】本発明の一実施形態例の動作を説明するための信号波形図であり、（ａ）は送受信周波数帯域を示す図、（ｂ）はフィルタの通過周波数帯域を示す図、（ｃ）はフィルタの通過周波数帯域を制御した場合のフィルタ特性図。
【図１１】従来のＰＬＬ発振回路におけるフィルタの例を示すブロック図。
【図１２】（ａ）（ｂ）は従来のＰＬＬ発振回路におけるフィルタ特性の例を示す図。
【図１３】従来のＰＬＬ発振回路の例を示すブロック図。
【図１４】従来のＰＬＬ発振回路に使用するＰＬＬ発振器のＶＣＯ ＩＣの概要構成例を示すブロック図。
【符号の説明】
【００２１】
１ ＰＬＬ ＩＣ、２ ループフィルタ、３ ＶＣＯ、４ バッファアンプ、５ バッファアンプ又は逓倍回路、６、２１、２２ フィルタ、１０ ＰＬＬ発振回路、２３ 送信／受信切替制御部、ｃ コンデンサ、Ｌ インダクタ（コイル）、ＶＣ 可変容量ダイオード（バリアブル・キャパシタ）、ＤS ダイオード、Ｒ 抵抗
【特許請求の範囲】
【請求項１】
電圧信号によって発振周波数を制御する電圧制御発振器と、該電圧制御発振器の出力信号と外部から供給される基準周波数信号とを比較して両者の周波数差又は位相差に応じた信号を出力する位相比較器と、該位相比較器の出力信号から低域信号成分を取り出し前記電圧制御発振器の制御信号として供給するループフィルタと、前記電圧制御発振器と位相比較器との間に挿入した不要周波数信号を除去するフィルタ回路と、をループ状に接続し、更に、前記電圧制御発振器の制御電圧情報を記憶した制御電圧メモリと、この制御電圧メモリの出力信号によって、前記電圧制御発振器を制御する手段を備えたＰＬＬ発振回路において、
前記フィルタ回路は、通過周波数帯域が変更可能な狭帯域フィルタを含み、その通過周波数帯域を、前記制御電圧メモリの出力信号に基づいて制御するように構成したことを特徴とするＰＬＬ発振回路。
【請求項２】
請求項１記載のＰＬＬ発振回路において、前記電圧制御発振器とフィルタ回路との間に、更に、周波数逓倍回路、又は、周波数低減回路を挿入したことを特徴するＰＬＬ発振回路。
【請求項３】
請求項１又は２記載のＰＬＬ発振回路において、前記フィルタ回路は、通過周波数帯域が変更可能な狭帯域フィルタを複数備え、何れかの狭帯域フィルタを選択する手段と、選択した狭帯域フィルタの通過周波数帯域を、前記制御電圧メモリの出力信号に基づいて制御する手段を備えたことを特徴とするＰＬＬ発振回路。
【請求項４】
請求項１乃至３の何れか一項記載のＰＬＬ発振回路において、前記制御電圧メモリからデジタル信号が出力されるものであり、そのデジタル信号をアナログ信号に変換するデジタル・アナログ変換器を備え、前記狭帯域フィルタは、変換したアナログ信号の変化によりリアクタンス値が変化する可変リアクタンス素子を含むことを特徴とするＰＬＬ発振回路。
【請求項５】
前記可変リアクタンス素子が、可変容量ダイオードであることを特徴とする請求項４記載のＰＬＬ発振回路。
【請求項１】
電圧信号によって発振周波数を制御する電圧制御発振器と、該電圧制御発振器の出力信号と外部から供給される基準周波数信号とを比較して両者の周波数差又は位相差に応じた信号を出力する位相比較器と、該位相比較器の出力信号から低域信号成分を取り出し前記電圧制御発振器の制御信号として供給するループフィルタと、前記電圧制御発振器と位相比較器との間に挿入した不要周波数信号を除去するフィルタ回路と、をループ状に接続し、更に、前記電圧制御発振器の制御電圧情報を記憶した制御電圧メモリと、この制御電圧メモリの出力信号によって、前記電圧制御発振器を制御する手段を備えたＰＬＬ発振回路において、
前記フィルタ回路は、通過周波数帯域が変更可能な狭帯域フィルタを含み、その通過周波数帯域を、前記制御電圧メモリの出力信号に基づいて制御するように構成したことを特徴とするＰＬＬ発振回路。
【請求項２】
請求項１記載のＰＬＬ発振回路において、前記電圧制御発振器とフィルタ回路との間に、更に、周波数逓倍回路、又は、周波数低減回路を挿入したことを特徴するＰＬＬ発振回路。
【請求項３】
請求項１又は２記載のＰＬＬ発振回路において、前記フィルタ回路は、通過周波数帯域が変更可能な狭帯域フィルタを複数備え、何れかの狭帯域フィルタを選択する手段と、選択した狭帯域フィルタの通過周波数帯域を、前記制御電圧メモリの出力信号に基づいて制御する手段を備えたことを特徴とするＰＬＬ発振回路。
【請求項４】
請求項１乃至３の何れか一項記載のＰＬＬ発振回路において、前記制御電圧メモリからデジタル信号が出力されるものであり、そのデジタル信号をアナログ信号に変換するデジタル・アナログ変換器を備え、前記狭帯域フィルタは、変換したアナログ信号の変化によりリアクタンス値が変化する可変リアクタンス素子を含むことを特徴とするＰＬＬ発振回路。
【請求項５】
前記可変リアクタンス素子が、可変容量ダイオードであることを特徴とする請求項４記載のＰＬＬ発振回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１０−４５６１６（Ｐ２０１０−４５６１６Ａ）
【公開日】平成２２年２月２５日（２０１０．２．２５）
【国際特許分類】
【出願番号】特願２００８−２０８４３３（Ｐ２００８−２０８４３３）
【出願日】平成２０年８月１３日（２００８．８．１３）
【出願人】（０００００３５９５）株式会社ケンウッド (1,981)
【Ｆターム（参考）】
【公開日】平成２２年２月２５日（２０１０．２．２５）
【国際特許分類】
【出願日】平成２０年８月１３日（２００８．８．１３）
【出願人】（０００００３５９５）株式会社ケンウッド (1,981)
【Ｆターム（参考）】
[ Back to top ]