ＳＯＣチップに基づく電磁誘導炉回路
【課題】本発明は、ＳＯＣ（チップオンシステム）チップに基づく電磁誘導炉に用いられる回路を提供している。
【解決手段】この回路は、パワーインバータ回路と、ＣＨＫ−Ｓ００８タイプのＳＯＣチップを備えている。ＣＨＫ−Ｓ００８タイプのＳＯＣチップ内には、ＣＰＵと、複数のコンパレータと、オペアンプと、Ａ／Ｄ変換部と、ＩＧＢＴ駆動制御モジュールとが集積されている。当該回路は、ＩＧＢＴ駆動制御モジュールと、１つのコンパレータと、外部駆動回路と、このＩＧＢＴ駆動制御モジュールの出力端とこのコンパレータの非反転入力端との間に接続された外部帰還回路とを備えた帰還激励型のＩＧＢＴ駆動部を含み、このコンパレータの出力端はこのＩＧＢＴ駆動制御モジュールの帰還端に接続され、この外部駆動回路は、このＩＧＢＴ駆動制御モジュールの出力端とこのパワーインバータ回路の入力端との間に接続され、このパワーインバータ回路を駆動する。この外部帰還回路は、ＩＧＢＴ駆動パルス信号をこのチップの内部に帰還させて、ＩＧＢＴ駆動パルス信号の波形を修正し最適化し、この外部帰還回路は、同期信号が弱い場合に、同期信号を激励する役割を果たして、同期信号の商用電力が低いときに失効されるのを避けることができる。
【解決手段】この回路は、パワーインバータ回路と、ＣＨＫ−Ｓ００８タイプのＳＯＣチップを備えている。ＣＨＫ−Ｓ００８タイプのＳＯＣチップ内には、ＣＰＵと、複数のコンパレータと、オペアンプと、Ａ／Ｄ変換部と、ＩＧＢＴ駆動制御モジュールとが集積されている。当該回路は、ＩＧＢＴ駆動制御モジュールと、１つのコンパレータと、外部駆動回路と、このＩＧＢＴ駆動制御モジュールの出力端とこのコンパレータの非反転入力端との間に接続された外部帰還回路とを備えた帰還激励型のＩＧＢＴ駆動部を含み、このコンパレータの出力端はこのＩＧＢＴ駆動制御モジュールの帰還端に接続され、この外部駆動回路は、このＩＧＢＴ駆動制御モジュールの出力端とこのパワーインバータ回路の入力端との間に接続され、このパワーインバータ回路を駆動する。この外部帰還回路は、ＩＧＢＴ駆動パルス信号をこのチップの内部に帰還させて、ＩＧＢＴ駆動パルス信号の波形を修正し最適化し、この外部帰還回路は、同期信号が弱い場合に、同期信号を激励する役割を果たして、同期信号の商用電力が低いときに失効されるのを避けることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気エネルギーによって加熱する電磁誘導炉の技術分野に属し、特に、ＳＯＣ (System on a Chip)チップに基づく電磁誘導炉回路に関する。
【背景技術】
【０００２】
現在、主流の家庭用の電磁誘導炉のアプリケーション回路は、一般に、クワッドコンパレータ又はデュアルコンパレータ、及び多くの抵抗、容量、ダイオード、三極管等のディスクリート部品を用いて、同期回路や、共振回路、駆動回路、サージ電流保護回路等の回路を構成し、ＭＣＵ制御に合わせて、メイン共振回路や各種類の基本的な保護機能を実現している。現在のこのような回路は、部品数が多く、故障箇所も多くて、生産やメンテナンスが難しく、全体のコストが高いとの欠点がある。
多数電磁誘導炉は、いずれもＬＣ共振回路の両端のＩＧＢＴのソース電圧と直流電圧をサンプリングすることにより、１つのコンパレータの比較処理でシステムの同期信号を生じるが、商用電力の電圧が低い場合、ダンプリング信号はかなり弱くて、コンパレータの非反転を引き起こしやすく、同期が失効となる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明は、従来の電磁誘導炉の技術に存在する上記の欠陥を避けるために、ＳＯＣチップ内に、電磁誘導炉の動作の信頼性が向上し、生産コストが削減するように、ＣＰＵ、若干のコンパレータ、オペアンプ、ＣＰＵ制御によるＩＧＢＴ駆動制御モジュールが集積され、多種類の最適設計された保護回路を配置するＳＯＣチップに基づく電磁誘導炉回路を提供している。
【課題を解決するための手段】
【０００４】
本発明の電磁誘導炉回路は、整流ブリッジと、フィルタと、ＩＧＢＴ及びＬＣ共振回路からなるパワーインバータ回路と、制御手段と、を備えるＳＯＣチップに基づく電磁誘導炉回路において、
制御手段は、ＣＨＫ−Ｓ００８タイプのＳＯＣチップを用い、このＳＯＣチップのチップ内には、ＣＰＵと、ＣＰＵの対応する入力端にそれぞれ接続された若干のコンパレータと、１つのオペアンプと、Ａ／Ｄ変換部と、ＣＰＵの一方の出力端に接続されたＩＧＢＴ駆動制御モジュールとが集積され；さらに、
【０００５】
前記ＳＯＣチップのチップ内の前記ＩＧＢＴ駆動制御モジュールと、第１のコンパレータと、外部駆動回路と、並びに、前記ＩＧＢＴ駆動制御モジュールの出力端と第１のコンパレータの非反転入力端との間に接続された外部帰還回路とを備える帰還激励型のＩＧＢＴ駆動部であって、前記第１のコンパレータの出力端は前記ＩＧＢＴ駆動制御モジュールの帰還端に接続され、前記外部駆動回路は、前記ＩＧＢＴ駆動制御モジュールの出力端とパワーインバータ回路の入力端との間に接続され、ＩＧＢＴ駆動制御モジュールの出力パルス信号を増幅し、パワーインバータ回路が動作するようにする帰還激励型のＩＧＢＴ駆動部と；
前記ＳＯＣチップのチップ内の前記第１のコンパレータと、第１のコンパレータの入力端に接続された同期信号サンプリング回路と、前記ＩＧＢＴ駆動制御モジュールの出力端と第１のコンパレータの非反転入力端との間に接続された前記外部帰還回路とを備え、前記外部帰還回路が前記ＩＧＢＴ駆動制御モジュールから出力されたパルス信号を第１のコンパレータの非反転入力端に帰還させる同期信号検出回路とを備えることを特徴とする。
前記ＣＨＫ−Ｓ００８タイプのＳＯＣチップのチップ内には、メモリが内蔵され、このメモリ内のある領域には、ＣＰＵが校正プログラムを実行する際に電磁誘導炉のパワーを校正するための電流校正パラメータが記憶されている。
【発明の効果】
【０００６】
本発明に係る電磁誘導炉回路はＳＯＣチップ技術を用い、このＳＯＣチップにはＣＰＵコア制御技術が内蔵され、周波数を安定にし、パワーチューブ制御信号を主動的に出力する効果があり、外乱に影響されにくい利点がある。また、チップが高度に集積され、周辺アプリケーション回路が簡単のため、生産やメンテナンスの難しさとコストを大きく低下させている。
また、ＳＯＣチップのチップ内のＩＧＢＴ駆動制御モジュールと、外部駆動回路と、外部帰還回路等からなる帰還激励型のＩＧＢＴ駆動回路を用いることで、ＩＧＢＴ駆動制御モジュールから出力されたパルス信号が外部帰還回路を介してチップ内部に帰還され、ＩＧＢＴ駆動波形を修正し、パルス信号の波形を最適化して、動作効率を向上している。加えて、外部帰還回路によって、同期信号が弱い場合に激励の役割を果たして、同期信号の商用電力が低いときに失効されるのを避けることができる。
【図面の簡単な説明】
【０００７】
【図１】本発明の原理ブロック図である。
【図２】その実施例の回路図である。
【図３】図２の実施例に用いられるＣＨＫ−００８型のＳＯＣチップの内部回路図である。
【発明を実施するための形態】
【０００８】
以下、実施例に基づいて本発明を詳しく説明する。
図１〜図３を参照すると、電磁誘導炉回路は、主に、整流ブリッジ１と、フィルタ２と、ＩＧＢＴ及びＬＣ共振回路からなるパワーインバータ回路４と、制御手段８とを備えている。制御手段８の外部には、さらに、電流サンプリング回路３や、入力交流電源の電圧信号を検出する電圧検出回路９、同期サンプリング回路５、外部駆動回路６、外部帰還回路７等が設けられている。
制御手段８は、図３に示すようなＣＨＫ−Ｓ００８タイプのＳＯＣチップを用い、このＳＯＣチップのチップ内にはＣＰＵが集積されており、ＣＰＵの対応する入力端にそれぞれ接続された４個のコンパレータＣＰ０〜ＣＰ３と、オペアンプＯＰと、
Ａ／Ｄ変換部と、ＣＰＵのＰＰＧ信号出力端に接続されたＩＧＢＴ駆動制御モジュールとを備えている。ＣＨＫ−Ｓ００８タイプのＳＯＣチップのチップ内には、その他のＭＣＵ又は表示駆動チップとデータ通信するための通信モジュールやメモリ等がさらに集積されている。
【０００９】
そのうち、ＣＨＫ−Ｓ００８タイプのＳＯＣチップのチップ内のメモリ内のある領域には、ＣＰＵが校正プログラムを実行する際に電磁誘導炉のパワーを校正するための電流校正パラメータが記憶されている。前記メモリ内には、製品情報を記憶するための記憶領域が配置され、この記憶領域には、例えば、製品バーコード、メーカー番号、シリアルナンバー、製造日等の電磁誘導炉の製品情報を記憶することができる。また、キー操作により、デジタルチューブ又はＬＥＤに製品情報を表示させて、情報セキュリティ効果を高めることができ、大幅に製品の偽造の難易さを増加させる。ＣＨＫ−Ｓ００８タイプのＳＯＣチップは、１６
ＰＩＮパッケージを用いている。
【００１０】
前記ＳＯＣチップチップ内のＩＧＢＴ駆動制御モジュールと、コンパレータＣＰ０と、外部駆動回路６と、コンパレータＣＰ０の非反転入力端とＩＧＢＴ駆動制御モジュールの出力端との間に接続された外部帰還回路７とが帰還激励型のＩＧＢＴ駆動部を構成しており、コンパレータＣＰ０の出力端はＩＧＢＴ駆動制御モジュールの帰還端に接続され、外部駆動回路６は、ＩＧＢＴ駆動制御モジュールの出力端とパワーインバータ回路４の入力端（即ち、ＩＧＢＴのゲート）との間に接続され、パワーインバータ回路を動作させるように、ＩＧＢＴ駆動制御モジュールの出力パルス信号を増幅する。
【００１１】
前記ＳＯＣチップチップ内のコンパレータＣＰ０と、コンパレータＣＰ０の入力端に接続された同期サンプリング回路５と、外部の帰還回路７とが同期信号検出回路を構成しており、この外部帰還回路７は、コンパレータＣＰ０の非反転入力端と前記ＩＧＢＴ駆動制御モジュールの出力端との間に接続されている。この外部帰還回路は、前記ＩＧＢＴ駆動制御モジュールから出力されたパルス信号をコンパレータＣＰ０の非反転入力端に帰還させる。
【００１２】
実施例の図２において、整流ブリッジ１、フィルタ２、及びパワーインバータ回路４は、一般的回路を用いることができ、パワーインバータ回路４は、ＩＧＢＴ１とＬＣ共振回路とからなり、ＬＣ共振回路は、ＩＧＢＴのソースとフィルタの出力端との間に接続され、共振コイルは、電磁誘導炉の加熱プレート内に設けられ、動作する時に、共振コイルに高周波の交番磁界を生じ、この高周波の交番磁界が鉄製の調理装置を通じることにより、渦電流が生じ、熱エネルギーに変換される。
【００１３】
帰還激励型のＩＧＢＴ駆動部は、ＣＨＫ−Ｓ００８タイプのＳＯＣチップのチップ内のＩＧＢＴ駆動制御モジュールと、コンパレータＣＰ０と、外部駆動回路６と、抵抗Ｒ９と容量Ｃ９が直列接続されてなる外部帰還回路７とを備え、外部帰還回路７は、ＩＧＢＴ駆動制御モジュールの出力端（３
Ｐｉｎ）とコンパレータＣＰ０の非反転入力端（１５ Ｐｉｎ）との間に接続され、コンパレータＣＰ０の出力端はＩＧＢＴ駆動制御モジュールの帰還端に接続され、ＩＧＢＴ駆動制御モジュールから出力されるパルス信号は、外部帰還回路７とコンパレータＣＰ０を介して、ＩＧＢＴ駆動制御モジュールの内部に帰還され、ＩＧＢＴの駆動波形を修正し、パルス信号の波形を最適化し、動作効率を向上する。外部駆動回路６は、前記ＩＧＢＴ駆動制御モジュールの出力端とパワーインバータ回路４のＩＧＢＴゲートとの間に接続され、パワーインバータ回路を動作させるように、ＩＧＢＴ駆動制御モジュールの出力パルス信号を増幅する。
【００１４】
外部駆動回路６は、三極管Ｑ１、Ｑ２、Ｑ３、及び抵抗Ｒ１３、Ｒ１４からなり、Ｑ１のコレクタはＲ１４を介して電源の正極端に接続され、ベースはＲ１３を介して電源の正極端に接続され、Ｑ２、Ｑ３のベースにはＱ１コレクタが接続され、Ｑ２コレクタには電源の正極端が接続され、Ｑ３のコレクタとＱ１のエミッタはいずれもグランドされ、Ｑ２、Ｑ３のエミッタには、その外部駆動回路６としての出力端に接続され、この出力端は、電流制限のＲ１６を介してＩＧＢＴチューブのゲートに接続され、Ｑ１のベースには、前記ＳＯＣチップのチップ内のＩＧＢＴ駆動制御モジュールの出力端３
Ｐｉｎに接続される。
同期信号検出回路は、前記ＳＯＣチップのチップ内のコンパレータＣＰ０と、コンパレータＣＰ０に接続された同期サンプリング回路５と、抵抗Ｒ９及び容量Ｃ９が直列接続されてなる外部帰還回路７とを含み、この外部帰還回路は、コンパレータＣＰ０の非反転入力端とＩＧＢＴ駆動制御モジュールの出力端との間に接続される。
同期サンプリング回路５は、ＩＧＢＴのソース電圧が採集されるようにＩＧＢＴソースに接続された抵抗Ｒ４、Ｒ５、Ｒ６の直列分岐回路と、ＬＣ共振回路の前端の直流電圧を基准として採集するための抵抗Ｒ２、Ｒ３直列分岐回路と備えている。電磁加熱の際、同期ダンプリング信号はコンパレータＣＰ０に入れ比較されて同期信号を生じ、ＣＰＵへ与え、商用電力の電圧が低い場合に、コンパレータＣＰ０の２つの入力端の信号が弱い。その時、コンパレータにはオフセット存在するため、コンパレータの非反転を招きやすく、同期が失効される。それに対して、前記ＳＯＣチップのチップ内のＩＧＢＴ駆動制御モジュールで生じる信号は強く、Ｒ９、Ｃ９を介してコンパレータＣＰ０の非反転入力端に帰還され、同期信号が弱い場合に激励役割を果たして、同期信号の商用電力が低い時に失効されることを避けることができる。
【００１５】
ダイオードＤ１、Ｄ２や、ダイオードＤ１及びＤ２の負極に接続された分圧抵抗Ｒ１７
、Ｒ１８、容量Ｃ２２等から一般的電圧検出回路９を構成され、ダイオードＤ１、Ｄ２の正極は、それぞれ整流ブリッジＢＧ１の交流入力線に接続され、電圧検出回路９の出力はＳＯＣチップの入力端７Ｐｉｎに接続される。
整流ブリッジＢＧ１とＩＧＢＴドレインと間に直列接続されたコンスタンタン線抵抗ＲＫ１や、抵抗Ｒ８等から電流サンプリング回路３が構成され、電流サンプリング回路３の出力は前記ＳＯＣチップの入力端１３Ｐｉｎに接続され、この電流サンプリング回路３と前記ＳＯＣチップ内のオペアンプＯＰとで電流検出回路を構成する。この電流検出回路から出力される電流信号と電圧検出回路９から出力される電圧検出信号は、チップ内のＡ／Ｄ変換部で変換された後に、ＣＰＵに入力され、パワーを算出する。
前記ＳＯＣチップのチップ内のコンパレータＣＰ１と、上記した同期サンプリング回路５としての抵抗Ｒ４、Ｒ５、Ｒ６の直列分岐回路とから一般的ＩＧＢＴ反跳高圧制限回路が構成され、抵抗Ｒ５、Ｒ６の共通端は抵抗Ｒ７を介して、ＣＰＵに接続されたコンパレータＣＰ１の非反転入力端と接続され、反跳高圧が設定値を超えた場合に、出力パワーを適宜に低く調整する。
【００１６】
前記ＳＯＣチップのチップ内のコンパレータＣＰ２と外部のサージ電圧サンプリング回路とは、サージ電圧検出回路を構成することができ、
前記ＳＯＣチップのチップ内のコンパレータＣＰ３と外部のサージ電流サンプリング回路とは、サージ電流検出回路を構成することができ、さらに、前記ＣＰＵ及び/又は前記ＩＧＢＴ駆動制御モジュールにより、電磁誘導炉システムをサージ電圧又はサージ電流から保護する。
【技術分野】
【０００１】
本発明は、電気エネルギーによって加熱する電磁誘導炉の技術分野に属し、特に、ＳＯＣ (System on a Chip)チップに基づく電磁誘導炉回路に関する。
【背景技術】
【０００２】
現在、主流の家庭用の電磁誘導炉のアプリケーション回路は、一般に、クワッドコンパレータ又はデュアルコンパレータ、及び多くの抵抗、容量、ダイオード、三極管等のディスクリート部品を用いて、同期回路や、共振回路、駆動回路、サージ電流保護回路等の回路を構成し、ＭＣＵ制御に合わせて、メイン共振回路や各種類の基本的な保護機能を実現している。現在のこのような回路は、部品数が多く、故障箇所も多くて、生産やメンテナンスが難しく、全体のコストが高いとの欠点がある。
多数電磁誘導炉は、いずれもＬＣ共振回路の両端のＩＧＢＴのソース電圧と直流電圧をサンプリングすることにより、１つのコンパレータの比較処理でシステムの同期信号を生じるが、商用電力の電圧が低い場合、ダンプリング信号はかなり弱くて、コンパレータの非反転を引き起こしやすく、同期が失効となる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明は、従来の電磁誘導炉の技術に存在する上記の欠陥を避けるために、ＳＯＣチップ内に、電磁誘導炉の動作の信頼性が向上し、生産コストが削減するように、ＣＰＵ、若干のコンパレータ、オペアンプ、ＣＰＵ制御によるＩＧＢＴ駆動制御モジュールが集積され、多種類の最適設計された保護回路を配置するＳＯＣチップに基づく電磁誘導炉回路を提供している。
【課題を解決するための手段】
【０００４】
本発明の電磁誘導炉回路は、整流ブリッジと、フィルタと、ＩＧＢＴ及びＬＣ共振回路からなるパワーインバータ回路と、制御手段と、を備えるＳＯＣチップに基づく電磁誘導炉回路において、
制御手段は、ＣＨＫ−Ｓ００８タイプのＳＯＣチップを用い、このＳＯＣチップのチップ内には、ＣＰＵと、ＣＰＵの対応する入力端にそれぞれ接続された若干のコンパレータと、１つのオペアンプと、Ａ／Ｄ変換部と、ＣＰＵの一方の出力端に接続されたＩＧＢＴ駆動制御モジュールとが集積され；さらに、
【０００５】
前記ＳＯＣチップのチップ内の前記ＩＧＢＴ駆動制御モジュールと、第１のコンパレータと、外部駆動回路と、並びに、前記ＩＧＢＴ駆動制御モジュールの出力端と第１のコンパレータの非反転入力端との間に接続された外部帰還回路とを備える帰還激励型のＩＧＢＴ駆動部であって、前記第１のコンパレータの出力端は前記ＩＧＢＴ駆動制御モジュールの帰還端に接続され、前記外部駆動回路は、前記ＩＧＢＴ駆動制御モジュールの出力端とパワーインバータ回路の入力端との間に接続され、ＩＧＢＴ駆動制御モジュールの出力パルス信号を増幅し、パワーインバータ回路が動作するようにする帰還激励型のＩＧＢＴ駆動部と；
前記ＳＯＣチップのチップ内の前記第１のコンパレータと、第１のコンパレータの入力端に接続された同期信号サンプリング回路と、前記ＩＧＢＴ駆動制御モジュールの出力端と第１のコンパレータの非反転入力端との間に接続された前記外部帰還回路とを備え、前記外部帰還回路が前記ＩＧＢＴ駆動制御モジュールから出力されたパルス信号を第１のコンパレータの非反転入力端に帰還させる同期信号検出回路とを備えることを特徴とする。
前記ＣＨＫ−Ｓ００８タイプのＳＯＣチップのチップ内には、メモリが内蔵され、このメモリ内のある領域には、ＣＰＵが校正プログラムを実行する際に電磁誘導炉のパワーを校正するための電流校正パラメータが記憶されている。
【発明の効果】
【０００６】
本発明に係る電磁誘導炉回路はＳＯＣチップ技術を用い、このＳＯＣチップにはＣＰＵコア制御技術が内蔵され、周波数を安定にし、パワーチューブ制御信号を主動的に出力する効果があり、外乱に影響されにくい利点がある。また、チップが高度に集積され、周辺アプリケーション回路が簡単のため、生産やメンテナンスの難しさとコストを大きく低下させている。
また、ＳＯＣチップのチップ内のＩＧＢＴ駆動制御モジュールと、外部駆動回路と、外部帰還回路等からなる帰還激励型のＩＧＢＴ駆動回路を用いることで、ＩＧＢＴ駆動制御モジュールから出力されたパルス信号が外部帰還回路を介してチップ内部に帰還され、ＩＧＢＴ駆動波形を修正し、パルス信号の波形を最適化して、動作効率を向上している。加えて、外部帰還回路によって、同期信号が弱い場合に激励の役割を果たして、同期信号の商用電力が低いときに失効されるのを避けることができる。
【図面の簡単な説明】
【０００７】
【図１】本発明の原理ブロック図である。
【図２】その実施例の回路図である。
【図３】図２の実施例に用いられるＣＨＫ−００８型のＳＯＣチップの内部回路図である。
【発明を実施するための形態】
【０００８】
以下、実施例に基づいて本発明を詳しく説明する。
図１〜図３を参照すると、電磁誘導炉回路は、主に、整流ブリッジ１と、フィルタ２と、ＩＧＢＴ及びＬＣ共振回路からなるパワーインバータ回路４と、制御手段８とを備えている。制御手段８の外部には、さらに、電流サンプリング回路３や、入力交流電源の電圧信号を検出する電圧検出回路９、同期サンプリング回路５、外部駆動回路６、外部帰還回路７等が設けられている。
制御手段８は、図３に示すようなＣＨＫ−Ｓ００８タイプのＳＯＣチップを用い、このＳＯＣチップのチップ内にはＣＰＵが集積されており、ＣＰＵの対応する入力端にそれぞれ接続された４個のコンパレータＣＰ０〜ＣＰ３と、オペアンプＯＰと、
Ａ／Ｄ変換部と、ＣＰＵのＰＰＧ信号出力端に接続されたＩＧＢＴ駆動制御モジュールとを備えている。ＣＨＫ−Ｓ００８タイプのＳＯＣチップのチップ内には、その他のＭＣＵ又は表示駆動チップとデータ通信するための通信モジュールやメモリ等がさらに集積されている。
【０００９】
そのうち、ＣＨＫ−Ｓ００８タイプのＳＯＣチップのチップ内のメモリ内のある領域には、ＣＰＵが校正プログラムを実行する際に電磁誘導炉のパワーを校正するための電流校正パラメータが記憶されている。前記メモリ内には、製品情報を記憶するための記憶領域が配置され、この記憶領域には、例えば、製品バーコード、メーカー番号、シリアルナンバー、製造日等の電磁誘導炉の製品情報を記憶することができる。また、キー操作により、デジタルチューブ又はＬＥＤに製品情報を表示させて、情報セキュリティ効果を高めることができ、大幅に製品の偽造の難易さを増加させる。ＣＨＫ−Ｓ００８タイプのＳＯＣチップは、１６
ＰＩＮパッケージを用いている。
【００１０】
前記ＳＯＣチップチップ内のＩＧＢＴ駆動制御モジュールと、コンパレータＣＰ０と、外部駆動回路６と、コンパレータＣＰ０の非反転入力端とＩＧＢＴ駆動制御モジュールの出力端との間に接続された外部帰還回路７とが帰還激励型のＩＧＢＴ駆動部を構成しており、コンパレータＣＰ０の出力端はＩＧＢＴ駆動制御モジュールの帰還端に接続され、外部駆動回路６は、ＩＧＢＴ駆動制御モジュールの出力端とパワーインバータ回路４の入力端（即ち、ＩＧＢＴのゲート）との間に接続され、パワーインバータ回路を動作させるように、ＩＧＢＴ駆動制御モジュールの出力パルス信号を増幅する。
【００１１】
前記ＳＯＣチップチップ内のコンパレータＣＰ０と、コンパレータＣＰ０の入力端に接続された同期サンプリング回路５と、外部の帰還回路７とが同期信号検出回路を構成しており、この外部帰還回路７は、コンパレータＣＰ０の非反転入力端と前記ＩＧＢＴ駆動制御モジュールの出力端との間に接続されている。この外部帰還回路は、前記ＩＧＢＴ駆動制御モジュールから出力されたパルス信号をコンパレータＣＰ０の非反転入力端に帰還させる。
【００１２】
実施例の図２において、整流ブリッジ１、フィルタ２、及びパワーインバータ回路４は、一般的回路を用いることができ、パワーインバータ回路４は、ＩＧＢＴ１とＬＣ共振回路とからなり、ＬＣ共振回路は、ＩＧＢＴのソースとフィルタの出力端との間に接続され、共振コイルは、電磁誘導炉の加熱プレート内に設けられ、動作する時に、共振コイルに高周波の交番磁界を生じ、この高周波の交番磁界が鉄製の調理装置を通じることにより、渦電流が生じ、熱エネルギーに変換される。
【００１３】
帰還激励型のＩＧＢＴ駆動部は、ＣＨＫ−Ｓ００８タイプのＳＯＣチップのチップ内のＩＧＢＴ駆動制御モジュールと、コンパレータＣＰ０と、外部駆動回路６と、抵抗Ｒ９と容量Ｃ９が直列接続されてなる外部帰還回路７とを備え、外部帰還回路７は、ＩＧＢＴ駆動制御モジュールの出力端（３
Ｐｉｎ）とコンパレータＣＰ０の非反転入力端（１５ Ｐｉｎ）との間に接続され、コンパレータＣＰ０の出力端はＩＧＢＴ駆動制御モジュールの帰還端に接続され、ＩＧＢＴ駆動制御モジュールから出力されるパルス信号は、外部帰還回路７とコンパレータＣＰ０を介して、ＩＧＢＴ駆動制御モジュールの内部に帰還され、ＩＧＢＴの駆動波形を修正し、パルス信号の波形を最適化し、動作効率を向上する。外部駆動回路６は、前記ＩＧＢＴ駆動制御モジュールの出力端とパワーインバータ回路４のＩＧＢＴゲートとの間に接続され、パワーインバータ回路を動作させるように、ＩＧＢＴ駆動制御モジュールの出力パルス信号を増幅する。
【００１４】
外部駆動回路６は、三極管Ｑ１、Ｑ２、Ｑ３、及び抵抗Ｒ１３、Ｒ１４からなり、Ｑ１のコレクタはＲ１４を介して電源の正極端に接続され、ベースはＲ１３を介して電源の正極端に接続され、Ｑ２、Ｑ３のベースにはＱ１コレクタが接続され、Ｑ２コレクタには電源の正極端が接続され、Ｑ３のコレクタとＱ１のエミッタはいずれもグランドされ、Ｑ２、Ｑ３のエミッタには、その外部駆動回路６としての出力端に接続され、この出力端は、電流制限のＲ１６を介してＩＧＢＴチューブのゲートに接続され、Ｑ１のベースには、前記ＳＯＣチップのチップ内のＩＧＢＴ駆動制御モジュールの出力端３
Ｐｉｎに接続される。
同期信号検出回路は、前記ＳＯＣチップのチップ内のコンパレータＣＰ０と、コンパレータＣＰ０に接続された同期サンプリング回路５と、抵抗Ｒ９及び容量Ｃ９が直列接続されてなる外部帰還回路７とを含み、この外部帰還回路は、コンパレータＣＰ０の非反転入力端とＩＧＢＴ駆動制御モジュールの出力端との間に接続される。
同期サンプリング回路５は、ＩＧＢＴのソース電圧が採集されるようにＩＧＢＴソースに接続された抵抗Ｒ４、Ｒ５、Ｒ６の直列分岐回路と、ＬＣ共振回路の前端の直流電圧を基准として採集するための抵抗Ｒ２、Ｒ３直列分岐回路と備えている。電磁加熱の際、同期ダンプリング信号はコンパレータＣＰ０に入れ比較されて同期信号を生じ、ＣＰＵへ与え、商用電力の電圧が低い場合に、コンパレータＣＰ０の２つの入力端の信号が弱い。その時、コンパレータにはオフセット存在するため、コンパレータの非反転を招きやすく、同期が失効される。それに対して、前記ＳＯＣチップのチップ内のＩＧＢＴ駆動制御モジュールで生じる信号は強く、Ｒ９、Ｃ９を介してコンパレータＣＰ０の非反転入力端に帰還され、同期信号が弱い場合に激励役割を果たして、同期信号の商用電力が低い時に失効されることを避けることができる。
【００１５】
ダイオードＤ１、Ｄ２や、ダイオードＤ１及びＤ２の負極に接続された分圧抵抗Ｒ１７
、Ｒ１８、容量Ｃ２２等から一般的電圧検出回路９を構成され、ダイオードＤ１、Ｄ２の正極は、それぞれ整流ブリッジＢＧ１の交流入力線に接続され、電圧検出回路９の出力はＳＯＣチップの入力端７Ｐｉｎに接続される。
整流ブリッジＢＧ１とＩＧＢＴドレインと間に直列接続されたコンスタンタン線抵抗ＲＫ１や、抵抗Ｒ８等から電流サンプリング回路３が構成され、電流サンプリング回路３の出力は前記ＳＯＣチップの入力端１３Ｐｉｎに接続され、この電流サンプリング回路３と前記ＳＯＣチップ内のオペアンプＯＰとで電流検出回路を構成する。この電流検出回路から出力される電流信号と電圧検出回路９から出力される電圧検出信号は、チップ内のＡ／Ｄ変換部で変換された後に、ＣＰＵに入力され、パワーを算出する。
前記ＳＯＣチップのチップ内のコンパレータＣＰ１と、上記した同期サンプリング回路５としての抵抗Ｒ４、Ｒ５、Ｒ６の直列分岐回路とから一般的ＩＧＢＴ反跳高圧制限回路が構成され、抵抗Ｒ５、Ｒ６の共通端は抵抗Ｒ７を介して、ＣＰＵに接続されたコンパレータＣＰ１の非反転入力端と接続され、反跳高圧が設定値を超えた場合に、出力パワーを適宜に低く調整する。
【００１６】
前記ＳＯＣチップのチップ内のコンパレータＣＰ２と外部のサージ電圧サンプリング回路とは、サージ電圧検出回路を構成することができ、
前記ＳＯＣチップのチップ内のコンパレータＣＰ３と外部のサージ電流サンプリング回路とは、サージ電流検出回路を構成することができ、さらに、前記ＣＰＵ及び/又は前記ＩＧＢＴ駆動制御モジュールにより、電磁誘導炉システムをサージ電圧又はサージ電流から保護する。
【特許請求の範囲】
【請求項１】
整流ブリッジと、フィルタと、ＩＧＢＴ及びＬＣ共振回路からなるパワーインバータ回路と、制御手段と、を備えるＳＯＣチップに基づく電磁誘導炉回路において、
制御手段は、ＣＨＫ−Ｓ００８タイプのＳＯＣチップを用い、このＳＯＣチップのチップ内には、ＣＰＵと、このＣＰＵの対応する入力端にそれぞれ接続された若干のコンパレータと、１つのオペアンプと、Ａ／Ｄ変換部と、ＣＰＵの一方の出力端に接続されたＩＧＢＴ駆動制御モジュールとが集積され；さらに、
前記ＳＯＣチップのチップ内の前記ＩＧＢＴ駆動制御モジュールと、第１のコンパレータと、外部駆動回路と、並びに、前記ＩＧＢＴ駆動制御モジュールの出力端と第１のコンパレータの非反転入力端との間に接続された外部帰還回路とを備える帰還激励型のＩＧＢＴ駆動部であって、前記第１のコンパレータの出力端は前記ＩＧＢＴ駆動制御モジュールの帰還端に接続され、前記外部駆動回路は、前記ＩＧＢＴ駆動制御モジュールの出力端とパワーインバータ回路の入力端との間に接続され、パワーインバータ回路が動作するようにする帰還激励型のＩＧＢＴ駆動部と；
前記ＳＯＣチップのチップ内の第１のコンパレータと、第１のコンパレータの入力端に接続された同期信号サンプリング回路と、前記ＩＧＢＴ駆動制御モジュールの出力端と前記第１のコンパレータの非反転入力端との間に接続された前記外部帰還回路とを備え、前記外部帰還回路が前記ＩＧＢＴ駆動制御モジュールから出力されたパルス信号を第１のコンパレータの非反転入力端に帰還させる同期信号検出回路とを備えることを特徴とする電磁誘導炉回路。
【請求項２】
前記ＣＨＫ−Ｓ００８タイプのＳＯＣチップには、メモリが内蔵され、このメモリ内のある領域には、ＣＰＵが校正プログラムを実行する際に電磁誘導炉のパワーを校正するための電流校正パラメータが記憶されていることを特徴とする請求項１に記載の電磁誘導炉回路。
【請求項３】
前記メモリ内の製品情報記憶領域には、電磁誘導炉の製品情報が記憶されていることを特徴とする請求項２に記載の電磁誘導炉回路。
【請求項４】
前記ＣＨＫ−００８型ＳＯＣチップのチップ内には、さらに、その他のＣＰＵ又は表示駆動チップとデータを受け渡すための通信モジュールが集積されていることを特徴とする請求項１又は２に記載の電磁誘導炉回路。
【請求項５】
前記外部駆動回路は、三極管Ｑ１、Ｑ２、Ｑ３、及び抵抗Ｒ１３、Ｒ１４からなり、三極管Ｑ１のコレクタはＲ１４を介して電源の正極端に接続され、ベースはＲ１３を介して電源の正極端に接続され、三極管Ｑ２、Ｑ３のベースには三極管Ｑ１のコレクタが接続され、三極管Ｑ２のコレクタには電源の正極端が接続され、三極管Ｑ３のコレクタと三極管Ｑ１のエミッタはグランドされ、出力端として三極管Ｑ２、Ｑ３のエミッタは接続され、この出力端にはＩＧＢＴのゲートが接続され、三極管Ｑ４のベースには、前記ＳＯＣチップのチップ内のＩＧＢＴ前段駆動モジュールの出力端が接続されていることを特徴とする請求項１又は２に記載の電磁誘導炉回路。
【請求項６】
前記外部帰還回路は、抵抗Ｒ９と容量Ｃ９が直列接続されてなることを特徴とする請求項１又は２に記載の電磁誘導炉回路。
【請求項７】
前記ＣＨＫ−Ｓ００８タイプのＳＯＣチップは、１６ ＰＩＮパッケージを用いていることを特徴とする請求項１又は２に記載の電磁誘導炉回路.
【請求項１】
整流ブリッジと、フィルタと、ＩＧＢＴ及びＬＣ共振回路からなるパワーインバータ回路と、制御手段と、を備えるＳＯＣチップに基づく電磁誘導炉回路において、
制御手段は、ＣＨＫ−Ｓ００８タイプのＳＯＣチップを用い、このＳＯＣチップのチップ内には、ＣＰＵと、このＣＰＵの対応する入力端にそれぞれ接続された若干のコンパレータと、１つのオペアンプと、Ａ／Ｄ変換部と、ＣＰＵの一方の出力端に接続されたＩＧＢＴ駆動制御モジュールとが集積され；さらに、
前記ＳＯＣチップのチップ内の前記ＩＧＢＴ駆動制御モジュールと、第１のコンパレータと、外部駆動回路と、並びに、前記ＩＧＢＴ駆動制御モジュールの出力端と第１のコンパレータの非反転入力端との間に接続された外部帰還回路とを備える帰還激励型のＩＧＢＴ駆動部であって、前記第１のコンパレータの出力端は前記ＩＧＢＴ駆動制御モジュールの帰還端に接続され、前記外部駆動回路は、前記ＩＧＢＴ駆動制御モジュールの出力端とパワーインバータ回路の入力端との間に接続され、パワーインバータ回路が動作するようにする帰還激励型のＩＧＢＴ駆動部と；
前記ＳＯＣチップのチップ内の第１のコンパレータと、第１のコンパレータの入力端に接続された同期信号サンプリング回路と、前記ＩＧＢＴ駆動制御モジュールの出力端と前記第１のコンパレータの非反転入力端との間に接続された前記外部帰還回路とを備え、前記外部帰還回路が前記ＩＧＢＴ駆動制御モジュールから出力されたパルス信号を第１のコンパレータの非反転入力端に帰還させる同期信号検出回路とを備えることを特徴とする電磁誘導炉回路。
【請求項２】
前記ＣＨＫ−Ｓ００８タイプのＳＯＣチップには、メモリが内蔵され、このメモリ内のある領域には、ＣＰＵが校正プログラムを実行する際に電磁誘導炉のパワーを校正するための電流校正パラメータが記憶されていることを特徴とする請求項１に記載の電磁誘導炉回路。
【請求項３】
前記メモリ内の製品情報記憶領域には、電磁誘導炉の製品情報が記憶されていることを特徴とする請求項２に記載の電磁誘導炉回路。
【請求項４】
前記ＣＨＫ−００８型ＳＯＣチップのチップ内には、さらに、その他のＣＰＵ又は表示駆動チップとデータを受け渡すための通信モジュールが集積されていることを特徴とする請求項１又は２に記載の電磁誘導炉回路。
【請求項５】
前記外部駆動回路は、三極管Ｑ１、Ｑ２、Ｑ３、及び抵抗Ｒ１３、Ｒ１４からなり、三極管Ｑ１のコレクタはＲ１４を介して電源の正極端に接続され、ベースはＲ１３を介して電源の正極端に接続され、三極管Ｑ２、Ｑ３のベースには三極管Ｑ１のコレクタが接続され、三極管Ｑ２のコレクタには電源の正極端が接続され、三極管Ｑ３のコレクタと三極管Ｑ１のエミッタはグランドされ、出力端として三極管Ｑ２、Ｑ３のエミッタは接続され、この出力端にはＩＧＢＴのゲートが接続され、三極管Ｑ４のベースには、前記ＳＯＣチップのチップ内のＩＧＢＴ前段駆動モジュールの出力端が接続されていることを特徴とする請求項１又は２に記載の電磁誘導炉回路。
【請求項６】
前記外部帰還回路は、抵抗Ｒ９と容量Ｃ９が直列接続されてなることを特徴とする請求項１又は２に記載の電磁誘導炉回路。
【請求項７】
前記ＣＨＫ−Ｓ００８タイプのＳＯＣチップは、１６ ＰＩＮパッケージを用いていることを特徴とする請求項１又は２に記載の電磁誘導炉回路.
【図１】
【図２】
【図３】
【図２】
【図３】
【公表番号】特表２０１１−５２５２８９（Ｐ２０１１−５２５２８９Ａ）
【公表日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願番号】特願２０１１−５１３８５０（Ｐ２０１１−５１３８５０）
【出願日】平成２１年１２月４日（２００９．１２．４）
【国際出願番号】ＰＣＴ／ＣＮ２００９／００１３６５
【国際公開番号】ＷＯ２０１０／０６６０９７
【国際公開日】平成２２年６月１７日（２０１０．６．１７）
【出願人】（５１０３１０３０３）シンセン市シンフイ科科技有限公司 (3)
【Ｆターム（参考）】
【公表日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願日】平成２１年１２月４日（２００９．１２．４）
【国際出願番号】ＰＣＴ／ＣＮ２００９／００１３６５
【国際公開番号】ＷＯ２０１０／０６６０９７
【国際公開日】平成２２年６月１７日（２０１０．６．１７）
【出願人】（５１０３１０３０３）シンセン市シンフイ科科技有限公司 (3)
【Ｆターム（参考）】
[ Back to top ]