ＳＰＩＣＥコーナーモデル作成方法及び装置
【課題】ＭＯＳＦＥＴのＳＰＩＣＥコーナーモデルの作成方法に関し、電気特性のバラツキの方向が逆方向となる場合のコーナーモデルの作成方法を提供する。
【解決手段】Ｎ種類のＭＯＳＦＥＴから２種類のＭＯＳＦＥＴを取り出す任意の組合せに関し、２種類のＭＯＳＦＥＴのバラツキの方向が逆方向の場合のバラツキの大きさの比率Ｘの表を用意し（Ｓ１１〜１３）、２種類のＭＯＳＦＥＴの組合せが指定された場合、比率Ｘの表から、指定された組合せに対応する比率Ｘの値を読み出し（Ｓ１４）、比率Ｘの値を、２種類のＭＯＳＦＥＴのうちの第１のＭＯＳＦＥＴのＦＡＳＴ側コーナーと第２のＭＯＳＦＥＴのＳＬＯＷ側コーナーに適用した第１のコーナーモデルと、比率Ｘの値を、第１のＭＯＳＦＥＴのＳＬＯＷ側コーナーと第２のＭＯＳＦＥＴのＦＡＳＴ側コーナーに適用した第２のコーナーモデルと、の２種類の逆方向バラツキのコーナーモデルを構成する（Ｓ１５）。
【解決手段】Ｎ種類のＭＯＳＦＥＴから２種類のＭＯＳＦＥＴを取り出す任意の組合せに関し、２種類のＭＯＳＦＥＴのバラツキの方向が逆方向の場合のバラツキの大きさの比率Ｘの表を用意し（Ｓ１１〜１３）、２種類のＭＯＳＦＥＴの組合せが指定された場合、比率Ｘの表から、指定された組合せに対応する比率Ｘの値を読み出し（Ｓ１４）、比率Ｘの値を、２種類のＭＯＳＦＥＴのうちの第１のＭＯＳＦＥＴのＦＡＳＴ側コーナーと第２のＭＯＳＦＥＴのＳＬＯＷ側コーナーに適用した第１のコーナーモデルと、比率Ｘの値を、第１のＭＯＳＦＥＴのＳＬＯＷ側コーナーと第２のＭＯＳＦＥＴのＦＡＳＴ側コーナーに適用した第２のコーナーモデルと、の２種類の逆方向バラツキのコーナーモデルを構成する（Ｓ１５）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）コーナーモデル作成方法及び装置に関し、例えば、ＭＯＳＦＥＴ同士で電気特性のバラツキの方向が逆方向となる場合のコーナーモデルの作成用に使用されるものである。
【背景技術】
【０００２】
ＳＰＩＣＥ回路シミュレーション用のＭＯＳＦＥＴのコーナーモデルは、製造バラツキに起因してＭＯＳＦＥＴの電気特性が最大にばらついた場合の回路動作検証用に使用される。ＭＯＳＦＥＴは、ゲート端子、ソース端子、ドレイン素子、及び基板端子の4つの端子を持つ半導体素子であり、ＭＯＳＦＥＴの電気特性とは例えば、これらの端子に電圧を印加したときにドレイン端子に流れる電流（ドレイン電流）の大きさである。
【０００３】
ＭＯＳＦＥＴの電気特性を特徴付ける指標として、閾値電圧やオン電流がある。閾値電圧とは、ドレイン電流が流れ始めるゲート電圧の大きさである。また、オン電流とは、ゲート端子−ソース端子間、及びドレイン端子−ソース端子間に電源電圧を印加したときのドレイン電流の大きさである。
【０００４】
コーナーモデルは、閾値電圧やオン電流のバラツキを考慮して作成されることが多い。以下、例としてオン電流について説明するが、閾値電圧やその他の指標でも考え方は同様である。オン電流のバラツキには、オン電流が基準値よりも大きい方にばらつく場合と小さい方にばらつく場合の２方向のバラツキがある。
【０００５】
回路で使用されるＭＯＳＦＥＴが１種類の場合は、２方向の最大ばらつき幅に対応する２つのコーナーモデルを準備して、それぞれで回路特性の動作検証を行えばよい。回路で使用されるＭＯＳＦＥＴが２種類の場合は、２種類のＭＯＳＦＥＴの各々に２方向のバラツキがあるので、コーナーの組み合わせは全部で２２＝４通りとなる。
【０００６】
２種類のＭＯＳＦＥＴのバラツキが互いに影響しあわなければ、各々のＭＯＳＦＥＴの２つのコーナーモデルを組み合わせて４通りのコーナーモデルを評価すればよい。しかしながら実際には、２種類のＭＯＳＦＥＴのオン電流のバラツキには相関がある。２種類のＭＯＳＦＥＴのオン電流は、同方向にばらつく（同時に大きくなる又は小さくなる）場合と、逆方向にばらつく（一方が大きくなり他方が小さくなる）場合があり、一般に、オン電流は同方向にはばらつきやすく、逆方向にはばらつきにくい。
【０００７】
この理由は、次の通りである。オン電流のバラツキの主要因は、ＭＯＳＦＥＴのゲート電極の長さＬ、ゲート電極の幅Ｗ、ゲート絶縁膜の厚さＴox、及びチャネル部の不純物濃度Ｎchである。これらのうち、Ｌ、Ｗ、Ｔoxについては、ゲート電極やゲート絶縁膜が、異なる種類のＭＯＳＦＥＴでも同じ製造工程で作られるため、各々の基準値に対し同方向にばらつきやすい。つまり、Ｌ、Ｗ、Ｔoxについては、２種類のＭＯＳＦＥＴのバラツキに強い相関がある。一方、閾値電圧制御のためのチャネル部への不純物の導入は、異なる種類のＭＯＳＦＥＴでは独立した別々の製造工程でなされるので、２種類のＭＯＳＦＥＴにおいてＮchバラツキの相関は小さい。この結果、同方向のバラツキには、Ｌ、Ｗ、Ｔoxが寄与し、逆方向のバラツキには、Ｎchのみが寄与する。同方向と逆方向を比較すると、同方向よりも逆方向の方が、バラツキの大きさが小さくなる。
【０００８】
ここで、２つの異なるＭＯＳＦＥＴの例として、閾値電圧の絶対値が同程度でペアとなるＮＦＥＴ及びＰＦＥＴについて説明する。これらのＭＯＳＦＥＴのオン電流のバラツキは、同方向のバラツキが大きく、逆方向のバラツキが小さいものとする。
【０００９】
ＳＰＩＣＥ回路シミュレーション用のＭＯＳＦＥＴのコーナーモデルでは、上記ＮＦＥＴのオン電流をＸ座標、上記ＰＦＥＴのオン電流をＹ座標として、これらのＭＯＳＦＥＴのオン電流のバラツキの分布をＸＹ座標上で表現する。その際、これらのＭＯＳＦＥＴのオン電流のバラツキが同方向に大きく逆方向に小さいことに起因して、バラツキの分布は楕円形となる。
【００１０】
また、このようなオン電流バラツキの性質を考慮して、ＮＦＥＴとＰＦＥＴのオン電流の絶対値が同方向にばらつく場合のコーナーモデル２種（ＦＦ及びＳＳ）は、これらのオン電流の絶対値が逆方向にばらつく場合のコーナーモデル２種（ＦＳ及びＳＦ）よりも、コーナー幅が広く設定される。ここで、コーナー幅とは、これらのオン電流の基準値に相当するTypicalモデル（ＴＴ）から、各コーナーモデルまでの距離である。上記ＸＹ座標上において、ＴＴは上記楕円の中心点に位置し、ＦＦ及びＳＳは上記楕円の長軸上、ＦＳ及びＳＦは上記楕円の短軸上に位置する。
【００１１】
通常、同方向のバラツキに相当するコーナーモデルは、全てのバラツキ要因の影響を含んだコーナー幅のコーナーモデルである。一方、逆方向のバラツキに相当するコーナーモデルは、逆方向のバラツキを発生させうる要因、即ち、２種類のＭＯＳＦＥＴで独立して適用された製造工程のみに起因したコーナー幅を持つ。独立して適用された製造工程のみに起因したバラツキとは、例えば、不純物濃度のみのバラツキ、又は不純物濃度とゲート絶縁膜厚のバラツキである。
【００１２】
以上のように準備されるコーナーモデルは、２つの同方向及び２つの逆方向の各方向ごとに１つのライブラリにまとめられる。その結果、各ライブラリには、各ＭＯＳＦＥＴのコーナーモデルが一度ずつ現れる。例えば、ライブラリ「ＦＳ」には、あるＮＦＥＴは一度だけ現れ、そのコーナーモデルは、閾値電圧の絶対値が同程度でペアとなるＰＦＥＴと組み合わせたときの逆方向バラツキの大きさに相当するコーナーモデルとなる。
【００１３】
しかしながら、従来の方法には、以下のような欠点がある。
【００１４】
例えば、閾値電圧が低めの２つのLow-Vth ＮＦＥＴと、閾値電圧が高めの１つのHigh-Vth ＮＦＥＴとを組み合わせて構成された差動増幅回路を考える。ここでは、差動対部分については電流駆動力を確保するため、Low-Vth（閾値電圧低、オン電流大）のＮＦＥＴを使用し、その他の部分についてはリークを抑えるため、High-Vth（閾値電圧高、リーク及びオン電流小）のＮＦＥＴを使用するものとする。
【００１５】
この回路においてバラツキの影響を見るために動作検証すべき条件の１つは、Low-Vth ＮＦＥＴのオン電流が最小で、High-Vth ＮＦＥＴのリーク及びオン電流が最大の場合である。これは即ち、Low-Vth ＮＦＥＴ及びHigh-Vth ＮＦＥＴの逆方向のバラツキでの動作検証に相当する。
【００１６】
しかしながら、このLow-Vth ＮＦＥＴとHigh-Vth ＮＦＥＴとの組合せに対しては、前述のように閾値電圧の絶対値が同程度でペアとなるＮＦＥＴとＰＦＥＴに対して準備されているような、オン電流が逆方向のバラツキでの動作を適切に検証するためのコーナーモデルは通常準備されていない。そのため、コーナーモデルを利用した回路動作検証を行うことができない。
【００１７】
逆方向ではなく同方向のバラツキでの動作を検証する場合は、Low-Vth ＮＦＥＴ及びＰＦＥＴの同方向バラツキのコーナーモデルと、High-Vth ＮＦＥＴ及びＰＦＥＴの同方向バラツキのコーナーモデルの、それぞれのＮＦＥＴのコーナーモデル同士を組み合わせて流用することで動作検証が可能である。
【００１８】
しかしながら、逆方向のバラツキのコーナー幅は、組み合わせるＭＯＳＦＥＴによって異なるため、同様に流用することはできない。従って、前述の例のケースにて逆方向バラツキでの動作検証を行うためには、多大な時間のかかるモンテカルロシミュレーションを行わざるを得ず、短いＴＡＴ（Turn Around Time）で回路動作検証を行うことができない。ここで、モンテカルロシミュレーションとは、ＭＯＳＦＥＴモデル中のゲート長、ゲート幅、ゲート絶縁膜厚、チャネル不純物濃度に相当する物理パラメータに乱数を与えながら、数千回の回路特性シミュレーションを繰り返し、その結果得られた数千個のシミュレーション結果と回路特性の分布を評価する手法である。
【００１９】
また、全てのＭＯＳＦＥＴの組合せに対して逆方向バラツキのコーナーモデルを準備しておくというアプローチは、ライブラリの構成仕様から困難である。一般に、各ライブラリには各ＭＯＳＦＥＴのコーナーモデルが一度ずつ現れるという構成になっており、各コーナーモデルは「ライブラリ名×ＭＯＳＦＥＴ名」で参照される。よって、例えば、Ａ−ＮＦＥＴの逆方向バラツキのコーナーモデルとして、ライブラリ「ＦＳ」中に、Ａ−ＮＦＥＴとＡ−ＰＦＥＴの組合せと、Ａ−ＮＦＥＴとＢ−ＮＦＥＴの組合せでの２通りで、Ａ−ＮＦＥＴを同時に含めることはできない。
【００２０】
このように、閾値電圧の絶対値が同程度でペアとなるＮＦＥＴとＰＦＥＴの組合せ以外のＭＯＳＦＥＴの組合せに対しては、逆方向バラツキを考慮した回路動作確認を、ＳＰＩＣＥコーナーモデルを使用して短ＴＡＴで行うことができないという問題がある。
【００２１】
なお、特許文献１には、素子パラメータ感度を回路シミュレーションを行って求め、線形最小自乗法の正規方程式に素子パラメータ感度とコーナーに要求される電気特性の値とを適用してコーナーにおける素子パラメータのバラツキを求めるシミュレーション方法が記載されている。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開２００２−４３４２９号公報
【発明の概要】
【発明が解決しようとする課題】
【００２３】
本発明は、ＭＯＳＦＥＴ同士で電気特性が逆方向にばらついた場合のＳＰＩＣＥコーナーモデルを比較的簡単に作成可能なＳＰＩＣＥコーナーモデル作成方法及び装置を提供することを課題とする。
【課題を解決するための手段】
【００２４】
本発明の一の態様は例えば、ＭＯＳＦＥＴのＳＰＩＣＥコーナーモデル作成方法であって、Ｎ種類（Ｎは２以上の整数）のＭＯＳＦＥＴから２種類のＭＯＳＦＥＴを取り出す任意の組合せに関し、前記２種類のＭＯＳＦＥＴのバラツキの方向が同方向の場合のバラツキの大きさに対する、前記２種類のＭＯＳＦＥＴのバラツキの方向が逆方向の場合のバラツキの大きさの比率Ｘの表を用意し、前記Ｎ種類のＭＯＳＦＥＴのうちの２種類のＭＯＳＦＥＴの組合せが指定された場合、前記比率Ｘの表から、指定された組合せに対応する比率Ｘの値を読み出し、前記比率Ｘの値を、前記２種類のＭＯＳＦＥＴのうちの第１のＭＯＳＦＥＴのＦＡＳＴ側コーナーと第２のＭＯＳＦＥＴのＳＬＯＷ側コーナーに適用した第１のコーナーモデルと、前記比率Ｘの値を、前記第１のＭＯＳＦＥＴのＳＬＯＷ側コーナーと前記第２のＭＯＳＦＥＴのＦＡＳＴ側コーナーに適用した第２のコーナーモデルと、の２種類の逆方向バラツキのコーナーモデルを構成する、ことを特徴とするＳＰＩＣＥコーナーモデル作成方法である。
【００２５】
本発明の別の態様は例えば、ＭＯＳＦＥＴのＳＰＩＣＥコーナーモデル作成装置であって、Ｎ種類（Ｎは２以上の整数）のＭＯＳＦＥＴから２種類のＭＯＳＦＥＴを取り出す任意の組合せに関し、前記２種類のＭＯＳＦＥＴのバラツキの方向が同方向の場合のバラツキの大きさに対する、前記２種類のＭＯＳＦＥＴのバラツキの方向が逆方向の場合のバラツキの大きさの比率Ｘの表が記憶された比率表記憶部と、前記Ｎ種類のＭＯＳＦＥＴのうちの２種類のＭＯＳＦＥＴの組合せが指定された場合、前記比率Ｘの表から、指定された組合せに対応する比率Ｘの値を読み出す比率読み出し部と、前記比率Ｘの値を、前記２種類のＭＯＳＦＥＴのうちの第１のＭＯＳＦＥＴのＦＡＳＴ側コーナーと第２のＭＯＳＦＥＴのＳＬＯＷ側コーナーに適用した第１のコーナーモデルと、前記比率Ｘの値を、前記第１のＭＯＳＦＥＴのＳＬＯＷ側コーナーと前記第２のＭＯＳＦＥＴのＦＡＳＴ側コーナーに適用した第２のコーナーモデルと、の２種類の逆方向バラツキのコーナーモデルを構成するコーナーモデル構成部と、を備えることを特徴とするＳＰＩＣＥコーナーモデル作成装置である。
【発明の効果】
【００２６】
本発明によれば、ＭＯＳＦＥＴ同士で電気特性が逆方向にばらついた場合のＳＰＩＣＥコーナーモデルを比較的簡単に作成可能なＳＰＩＣＥコーナーモデル作成方法及び装置を提供することが可能となる。
【図面の簡単な説明】
【００２７】
【図１】第１実施形態のＳＰＩＣＥコーナーモデル作成方法を説明するためのフローチャートである。
【図２】ＮＦＥＴ及びＰＦＥＴのオン電流値のバラツキ分布の例を示した図である。
【図３】ＭＯＳＦＥＴに関する情報を管理するライブラリの例を示した図である。
【図４】比率Ｘの表を示した図である。
【図５】第１実施形態のＳＰＩＣＥコーナーモデル作成装置の第１の例の構成を示すブロック図である。
【図６】第１実施形態のＳＰＩＣＥコーナーモデル作成装置の第２の例の構成を示すブロック図である。
【図７】第２実施形態のＳＰＩＣＥコーナーモデル作成方法を説明するためのフローチャートである。
【図８】比率Ｙの表を示した図である。
【図９】比率Ｚの表を示した図である。
【発明を実施するための形態】
【００２８】
本発明の実施形態を、図面に基づいて説明する。
【００２９】
（第１実施形態）
図１は、第１実施形態のＳＰＩＣＥコーナーモデル作成方法を説明するためのフローチャートである。
【００３０】
本実施形態では、１つのテクノロジーにＮ種類（Ｎは２以上の整数）のＭＯＳＦＥＴが含まれるとする。図１に示すフローでは、以下のステップＳ１１〜Ｓ１５の手順で、任意のＭＯＳＦＥＴの組合せの逆方向バラツキを考慮した動作検証用のコーナーモデルを構築する。
【００３１】
まず、ステップＳ１１では、Ｎ種類のＭＯＳＦＥＴの各々に関し、バラツキを考えない場合に相当するTypicalモデルを作成する。
【００３２】
次に、ステップＳ１２では、Ｎ種類のＭＯＳＦＥＴの各々に関し、Typicalモデルの１つ以上のモデルパラメータの値を変化させて、ＭＯＳＦＥＴの電気特性がばらついた場合に相当するコーナーモデルを作成する。本実施形態では、ＭＯＳＦＥＴの電気特性を特徴付ける指標として、オン電流を採用する。
【００３３】
各ＭＯＳＦＥＴの電気特性バラツキの方向には２つの方向があり、Ｓ１２では、Ｎ種類のＭＯＳＦＥＴの各々に関し、ＦＡＳＴ側コーナー及びＳＬＯＷ側コーナーの２つのコーナーモデルを作成する。ここで、Ｓ１２にて値を変化させたモデルパラメータはＳＫＥＷパラメータと呼ばれ、作成されたコーナーモデルはＳＫＥＷコーナーモデルと呼ばれる。本実施形態では、複数のＳＫＥＷパラメータの変化幅を動的に一律にＸ倍して、コーナーモデルのコーナー幅を変えられるようにしておく。
【００３４】
次に、ステップＳ１３では、Ｎ種類のＭＯＳＦＥＴの中から２種類のＭＯＳＦＥＴを取り出す任意の組合せに関し、オン電流値のバラツキ状態（オン電流値の分布）を調べる。具体的には、図２に示すように、２次元座標の横軸に一方のＭＯＳＦＥＴ（ここではＮＦＥＴ）のオン電流値をとり、縦軸に他方のＭＯＳＦＥＴ（ここではＰＦＥＴ）のオン電流値をとり、これらオン電流値のバラツキ分布を調べる。図２は、ＮＦＥＴ及びＰＦＥＴのオン電流値のバラツキ分布の例を示した図である。また、図３は、これらＭＯＳＦＥＴに関する情報を管理するライブラリの例を示した図である。図３には、Ｎ種類のＭＯＳＦＥＴの例として、４種類のＭＯＳＦＥＴ（Ａ−ＮＦＥＴ，Ａ−ＰＦＥＴ，Ｂ−ＮＦＥＴ，Ｂ−ＰＦＥＴ）が示されている。
【００３５】
バラツキ分布を調べる際には、実際の半導体ウェハ上に構築されたＴＥＧの特性を調べてもよいし、ＴＣＡＤ（Technology oriented CAD）によるシミュレーションを使用してもよいし、その他、ばらつきの相関を調査できる任意の方法を使用してもよい。
【００３６】
そして、Ｓ１３では、このように調べたバラツキ分布について、同方向のバラツキの大きさと逆方向のバラツキの大きさとの比率Ｘを算出する。詳細に言うと、Ｎ種類のＭＯＳＦＥＴから２種類のＭＯＳＦＥＴを取り出す任意の組合せに関し、２種類のＭＯＳＦＥＴのバラツキの方向が同方向の場合のバラツキの大きさに対する、２種類のＭＯＳＦＥＴのバラツキの方向が逆方向の場合のバラツキの大きさの比率Ｘを算出する。バラツキ幅で表現すると、比率Ｘは、逆方向のバラツキ幅÷同方向のバラツキ幅となり、比率Ｘの値の範囲は一般に、０≦Ｘ≦１となる。
【００３７】
Ｓ１３ではさらに、任意の組合せに関して算出された比率Ｘを情報として保持すべく、比率Ｘの表を作成する。図４は、比率Ｘの表の例を示した図である。例えば、２種類のＭＯＳＦＥＴのうちの第１のＭＯＳＦＥＴがＭ１、第２のＭＯＳＦＥＴがＭ２の場合には、これらのＭＯＳＦＥＴに関する比率Ｘの値は、αで示す欄の値となる。第１及び第２のＭＯＳＦＥＴがそれぞれＭ１，Ｍ２の場合の比率Ｘの値は、第１及び第２のＭＯＳＦＥＴがそれぞれＭ２，Ｍ１の場合の比率Ｘの値と同じであるため、αで示す欄の値は、βで示す欄の値と同じになる。
【００３８】
次に、ステップＳ１４では、ＳＰＩＣＥ回路シミュレーションの実行時に、Ｎ種類のうちの２種類のＭＯＳＦＥＴの組合せがユーザー等により指定された場合に、比率Ｘの表を参照して、指定された組合せに対応する比率Ｘの値を当該表から読み出す。例えば、図４に示すＭ１，Ｍ２の組合せが指定された場合には、α又はβで示す欄の比率Ｘの値が読み出される。
【００３９】
次に、ステップＳ１５では、上記の２種類のＭＯＳＦＥＴに関し、各ＳＫＥＷパラメータの値のTypicalモデルの値からの変化幅を比率Ｘ倍することで、逆方向バラツキに相当する２種類のコーナーモデルを自動的に構成する。
【００４０】
この際、２種類のコーナーモデルのうちの第１のコーナーモデルは、比率Ｘの値を、２種類のＭＯＳＦＥＴのうちの第１のＭＯＳＦＥＴのＦＡＳＴ側コーナーと、第２のＭＯＳＦＥＴのＳＬＯＷ側コーナーとに適用することで構成する。詳細に言うと、第１のコーナーモデルは、第１のＭＯＳＦＥＴのＦＡＳＴ側コーナーモデルのＳＫＥＷパラメータの変化幅をＸ倍したものと、第２のＭＯＳＦＥＴのＳＬＯＷ側コーナーモデルのＳＫＥＷパラメータの変化幅をＸ倍したものとを組み合わせたものとする。
【００４１】
また、２種類のコーナーモデルのうちの第２のコーナーモデルは、比率Ｘの値を、２種類のＭＯＳＦＥＴのうちの第１のＭＯＳＦＥＴのＳＬＯＷ側コーナーと、第２のＭＯＳＦＥＴのＦＡＳＴ側コーナーとに適用することで構成する。詳細に言うと、第２のコーナーモデルは、第１のＭＯＳＦＥＴのＳＬＯＷ側コーナーモデルのＳＫＥＷパラメータの変化幅をＸ倍したものと、第２のＭＯＳＦＥＴのＦＡＳＴ側コーナーモデルのＳＫＥＷパラメータの変化幅をＸ倍したものとを組み合わせたものとする。
【００４２】
こうして、Ｓ１５では、逆方向バラツキの両側に相当する２つのコーナーモデルを構成する。Ｓ１５では、Typicalモデル及びコーナーモデルとして、Ｓ１１及びＳ１２で作成されたものが使用され、比率Ｘの値として、Ｓ１３で作成されＳ１４で読み出されたものが使用される。
【００４３】
以上のように、本実施形態では、コーナー幅を動的に変更できるコーナーモデルと、同方向のバラツキの大きさに対する逆方向のバラツキの大きさの比率Ｘの値を保持するテーブル（表）とを予め準備しておく。そして、回路シミュレーション実行時に、対象回路内で使われるＭＯＳＦＥＴの組合せに応じて、上記テーブル中の対応する値を参照し、上記コーナーモデルから必要な逆方向バラツキのコーナーモデルを動的に構築する。
【００４４】
従来の方法では、Ｎ種類のＭＯＳＦＥＴから２種類のＭＯＳＦＥＴの任意の組合せを取り出し、取り出された組合せの逆方向バラツキを取り扱う場合、ＭＯＳＦＥＴの組合せがNＣ2通りあることに起因して、NＣ2通りの逆方向バラツキのコーナーモデルを準備しておく必要があった。そのため、従来の方法には、これらのコーナーモデルのデータ量が大きくなるという問題や、これらのコーナーモデルを読み出すのに長い時間が掛かってしまうという問題があった。更には、これらのコーナーモデルを準備しておくのは、ライブラリの仕様構成から困難であるという問題もあった。
【００４５】
一方、本実施形態では、比率Ｘの値のテーブルを準備しておき、回路シミュレーション実行時に、当該テーブルを利用して、必要な逆方向バラツキのコーナーモデルを動的に構築する。コーナーモデルのデータ量や読み出し時間に比べると、比率Ｘの表のデータ量や比率Ｘの値の読み出し時間は大幅に少ない。よって、本実施形態には、予め準備しておくデータのデータ量や読み出し時間が少なくて済むという利点がある。
【００４６】
また、本実施形態では、種々のＳＫＥＷパラメータの変化幅をＸ倍するという比較的簡単な処理を通じて、必要な逆方向バラツキのコーナーモデルを構成することができる。このように、本実施形態には、比率Ｘの値をＳＫＥＷコーナーモデルに適用することで、必要な逆方向バラツキのコーナーモデルを比較的簡単に構成できるという利点がある。
【００４７】
図１に示すＳＰＩＣＥコーナーモデル作成方法は、その全てのステップをコンピュータに実行させてもよいし、Ｓ１１〜Ｓ１３の処理を人間が実行し、Ｓ１４及びＳ１５の処理をコンピュータに実行させてもよい。以下、図１に示すＳＰＩＣＥコーナーモデル作成方法を実行可能な装置の例について、図５及び図６を参照して説明する。
【００４８】
図５は、第１実施形態のＳＰＩＣＥコーナーモデル作成装置の第１の例の構成を示すブロック図である。図５のＳＰＩＣＥコーナーモデル作成装置は、比率表記憶部１１と、比率読み出し部１２と、コーナーモデル構成部１３とを備える。
【００４９】
図５に示す例では、Ｓ１１〜Ｓ１３の処理が人間により行われる。そして、Ｓ１３にて作成された比率Ｘの表が、比率表記憶部１１に記憶される。その後、ＳＰＩＣＥ回路シミュレーションの実行時には、Ｎ種類のうちの２種類のＭＯＳＦＥＴの組合せがユーザーにより指定されることで、比率読み出し部１２が、指定された組合せに対応する比率Ｘの値を上記表から読み出す（Ｓ１４）。そして、Ｓ１５では、コーナーモデル構成部１３が、当該比率Ｘの値を利用して、逆方向バラツキに相当する２種類のコーナーモデルを自動的に構成する。こうして、必要なコーナーモデルが構成される。
【００５０】
図６は、第１実施形態のＳＰＩＣＥコーナーモデル作成装置の第２の例の構成を示すブロック図である。図６のＳＰＩＣＥコーナーモデル作成装置は、図５に示すブロックに加え、Typicalモデル作成部２１と、コーナーモデル作成部２２と、比率表作成部２３とを備える。
【００５１】
図６に示す例では、Ｓ１１〜Ｓ１３の処理がそれぞれ、Typicalモデル作成部２１、コーナーモデル作成部２２、比率表作成部２３により行われる。即ち、Typicalモデル作成部２１が、Typicalモデルを作成し（Ｓ１１）、コーナーモデル作成部２２が、ＦＡＳＴ側コーナー及びＳＬＯＷ側コーナーの２つのコーナーモデルを作成し（Ｓ１２）、比率表作成部２３が、比率Ｘの表を作成する（Ｓ１３）。こうして作成された比率Ｘの表は、比率表記憶部２１に記憶される。比率読み出し部１２及びコーナーモデル構成部１３は、図５に示す例と同様の処理を行う。こうして、必要なコーナーモデルが構成される。
【００５２】
このように、図１に示すＳＰＩＣＥコーナーモデル作成方法は、例えば、図５又は図６のＳＰＩＣＥコーナーモデル作成装置を利用して実行可能であるが、当該方法は、その他の装置を利用して実行しても構わない。
【００５３】
以上のように、本実施形態では、同方向のバラツキの大きさに対する逆方向のバラツキの大きさの比率Ｘの表を利用して、ＭＯＳＦＥＴ同士で電気特性が逆方向にばらついた場合のＳＰＩＣＥコーナーモデルを構成する。これにより、本実施形態では、比率Ｘの値をＳＫＥＷコーナーモデルに適用することで、このようなＳＰＩＣＥコーナーモデルを比較的簡単に作成することが可能となる。更には、逆方向バラツキを取り扱うために予め準備しておくデータのデータ量や読み出し時間を低減することが可能となる。
【００５４】
以下、本発明の第２実施形態について説明する。第２実施形態は、第１実施形態の変形例であり、第２実施形態については、第１実施形態との相違点を中心に説明する。
【００５５】
（第２実施形態）
図７は、第２実施形態のＳＰＩＣＥコーナーモデル作成方法を説明するためのフローチャートである。
【００５６】
本実施形態では、典型的な例として、１つのテクノロジーに次のようなラインナップのＭＯＳＦＥＴが含まれる場合を考える。このラインナップでは、ゲート絶縁膜の膜厚に薄膜と厚膜の２種類があり、薄膜のＭＯＳＦＥＴの閾値電圧に低、中、高の３種類、厚膜のＭＯＳＦＥＴの閾値電圧に低、高の２種類があり、薄膜及び厚膜のＭＯＳＦＥＴの各々について、ＮＦＥＴとＰＦＥＴとが存在するものとする。この場合のＭＯＳＦＥＴのラインナップは、（３＋２）×２＝１０種類であり、２種類のＭＯＳＦＥＴの組合せは、10Ｃ2＝４５通りある。
【００５７】
図７に示すフローでは、以下のステップＳ２１〜Ｓ２６の手順で、任意のＭＯＳＦＥＴの組合せの逆方向バラツキを考慮した動作検証用のコーナーモデルを構築する。以下の説明では、１つのテクノロジーに１０種類のＭＯＳＦＥＴが含まれる場合について説明するが、本実施形態は、１つのテクノロジーにＮ種類（Ｎは２以上の整数）のＭＯＳＦＥＴが含まれる場合についても適用可能である。
【００５８】
まず、ステップＳ２１では、１０種類のＭＯＳＦＥＴの各々に関し、バラツキを考えない場合に相当するTypicalモデルを作成する。Ｓ１１と同様である。
【００５９】
次に、ステップＳ２２では、１０種類のＭＯＳＦＥＴの各々に関し、Typicalモデルの１つ以上のモデルパラメータの値を変化させて、ＭＯＳＦＥＴの電気特性がばらついた場合に相当するコーナーモデルを作成する。Ｓ１２と同様である。本実施形態では、ＭＯＳＦＥＴの電気特性を特徴付ける指標として、オン電流を採用する。
【００６０】
各ＭＯＳＦＥＴの電気特性バラツキの方向には２つの方向があり、Ｓ２２では、１０種類のＭＯＳＦＥＴの各々に関し、ＦＡＳＴ側コーナー及びＳＬＯＷ側コーナーの２つのコーナーモデルを作成する。Ｓ２２にて値を変化させたモデルパラメータはＳＫＥＷパラメータと呼ばれ、作成されたコーナーモデルはＳＫＥＷコーナーモデルと呼ばれる。
【００６１】
本実施形態では、ＳＫＥＷパラメータとして、少なくとも、ゲート長Ｌ、ゲート幅Ｗ、ゲート絶縁膜厚Ｔox、及び閾値電圧Ｖth0（又はチャネル不純物濃度Ｎch）を採用する。また、Ｔox及びＶth0（又はＮch）については、その変化幅を動的に変化させてコーナーモデルのコーナー幅を変えられるようにしておく。
【００６２】
次に、ステップＳ２３では、１０種類のＭＯＳＦＥＴの中から２種類のＭＯＳＦＥＴを取り出す任意の組合せに関し、チャネル不純物濃度Ｎchのバラツキに起因するオン電流値のバラツキの相関を調べる。チャネル不純物濃度Ｎchは、本発明の第１のモデルパラメータの例である。
【００６３】
（１）まず、２種類のＭＯＳＦＥＴが、共にＮＦＥＴ、又は共にＰＦＥＴの場合には、これらＭＯＳＦＥＴのオン電流値のバラツキには、相関があると考えられる。理由は、チャネル部を形成するための不純物導入工程は、通常、ＮＦＥＴ同士やＰＦＥＴ同士で（部分的に）共通の工程となっているからである。
【００６４】
この場合には、２次元座標の横軸に一方のＭＯＳＦＥＴのオン電流値をとり、縦軸に他方のＭＯＳＦＥＴのオン電流値をとり、２種類のＭＯＳＦＥＴのチャネル不純物濃度Ｎchのバラツキに起因するこれらオン電流値のバラツキ分布を調べる。つまり、オン電流値のバラツキのうち、２種類のＭＯＳＦＥＴのＮchのバラツキに起因する成分のみを調べる。
【００６５】
チャネル不純物濃度Ｎchのバラツキに起因するオン電流値のバラツキ分布を調べる際には、チャネル不純物導入に関する製造条件からバラツキ分布を理論的に推定してもよいし、ＴＣＡＤによるシミュレーションを使用してもよいし、その他、Ｎchのバラツキに起因するオン電流値のバラツキ相関を調査できる任意の方法を使用してもよい。
【００６６】
そして、Ｓ２３では、このように調べたバラツキの分布について、Ｎchのバラツキに起因する同方向のバラツキの大きさに対する、Ｎchのバラツキに起因する逆方向のバラツキの大きさの比率Ｙ（＝逆方向のばらつき幅÷同方向のばらつき幅）を算出する。Ｓ１３と同様である。２種類のＭＯＳＦＥＴが共にＮＦＥＴ、又は共にＰＦＥＴの場合には、比率Ｙの値は、０＜Ｙ≦１となると考えられる。
【００６７】
（２）また、２種類のＭＯＳＦＥＴが、ＮＦＥＴとＰＦＥＴの場合には、これらＭＯＳＦＥＴのオン電流値のバラツキの相関は小さいと考えられる。理由は、ＮＦＥＴのチャネル部を形成するための不純物導入工程と、ＰＦＥＴのチャネル部を形成するための不純物導入工程は、一般に独立の工程となっているからである。
【００６８】
そこで、本実施形態では、２種類のＭＯＳＦＥＴがＮＦＥＴとＰＦＥＴの場合には、比率Ｙの値は１であるとする。一方、２種類のＭＯＳＦＥＴが共にＮＦＥＴ、又は共にＰＦＥＴの場合には、比率Ｙの値は、０＜Ｙ≦１となると考えられる。
【００６９】
そして、Ｓ２３では、任意の組合せに関して算出された比率Ｙの値を情報として保持すべく、比率Ｙの表を作成する。Ｓ１３と同様である。図８は、比率Ｙの表の例を示した図である。
【００７０】
次に、ステップＳ２４では、１０種類のＭＯＳＦＥＴの中から２種類のＭＯＳＦＥＴを取り出す任意の組合せに関し、ゲート絶縁膜厚Ｔoxのバラツキに起因するオン電流値のバラツキの相関を、以下のように考える。ゲート絶縁膜厚Ｔoxは、本発明の第２のモデルパラメータの例である。
【００７１】
（１）まず、２種類のＭＯＳＦＥＴが、共に薄膜ＭＯＳＦＥＴ、又は共に厚膜ＭＯＳＦＥＴの場合には、これらＭＯＳＦＥＴのオン電流値のバラツキの相関は極めて高い（相関係数＝１）と考えられる。理由は、ゲート絶縁膜の形成工程は、通常、薄膜ＭＯＳＦＥＴ同士や厚膜ＭＯＳＦＥＴ同士で共通の工程となっているからである。例えば、Ａ−ＮＦＥＴのゲート絶縁膜とＢ−ＮＦＥＴのゲート絶縁膜は、共通の工程で形成されるため、Ａ−ＮＦＥＴのゲート絶縁膜が基準値より厚く（又は薄く）なる場合には、Ｂ−ＮＦＥＴのゲート絶縁膜も基準値より厚く（又は薄く）なることが多い。
【００７２】
Ｓ２４では、Ｓ２３と同様、Ｔoxのバラツキに起因する同方向のバラツキの大きさに対する、Ｔoxのバラツキに起因する逆方向のバラツキの大きさの比率Ｚ（＝逆方向のばらつき幅÷同方向のばらつき幅）を算出する。Ｓ１３と同様である。
【００７３】
そして、本実施形態では、２種類のＭＯＳＦＥＴが共に薄膜ＭＯＳＦＥＴ、又は共に厚膜ＭＯＳＦＥＴの場合には、比率Ｚの値は０であるとする。
【００７４】
（２）また、２種類のＭＯＳＦＥＴが、薄膜ＭＯＳＦＥＴと厚膜ＭＯＳＦＥＴの場合には、これらＭＯＳＦＥＴのオン電流値のバラツキの相関は極めて小さい（相関係数＝０）と考えられる。理由は、薄膜ＭＯＳＦＥＴのゲート絶縁膜の形成工程と、厚膜ＭＯＳＦＥＴのゲート絶縁膜の形成工程は、一般に独立の工程となっているからである。
【００７５】
そこで、本実施形態では、２種類のＭＯＳＦＥＴが薄膜ＭＯＳＦＥＴと厚膜ＭＯＳＦＥＴの場合には、比率Ｚの値は１であるとする。
【００７６】
そして、Ｓ２４では、任意の組合せに関して算出された比率Ｚの値を情報として保持すべく、比率Ｚの表を作成する。Ｓ１３と同様である。図９は、比率Ｚの表の例を示した図である。
【００７７】
次に、ステップＳ２５では、ＳＰＩＣＥ回路シミュレーションの実行時に、１０種類のうちの２種類のＭＯＳＦＥＴの組合せがユーザー等により指定された場合に、比率Ｙの表及び比率Ｚの表を参照して、指定された組合せに対応する比率Ｙの値及び比率Ｚの値をこれらの表から読み出す。Ｓ１４と同様である。
【００７８】
次に、ステップＳ２６では、上記の２種類のＭＯＳＦＥＴに関し、Ｎchの値のTypicalモデルの値からの変化幅を比率Ｙ倍すると共に、Ｔoxの値のTypicalモデルの値からの変化幅を比率Ｚ倍することで、逆方向バラツキに相当する２種類のコーナーモデルを自動的に構成する。
【００７９】
この際、２種類のコーナーモデルのうちの第１のコーナーモデルは、比率Ｙの値及び比率Ｚの値を、２種類のＭＯＳＦＥＴのうちの第１のＭＯＳＦＥＴのＦＡＳＴ側コーナーと、第２のＭＯＳＦＥＴのＳＬＯＷ側コーナーとに適用することで構成する。詳細に言うと、第１のコーナーモデルは、第１のＭＯＳＦＥＴのＦＡＳＴ側コーナーモデルのＮch，Ｔoxの変化幅をそれぞれＹ倍，Ｚ倍したものと、第２のＭＯＳＦＥＴのＳＬＯＷ側コーナーモデルのＮch，Ｔoxの変化幅をそれぞれＹ倍，Ｚ倍したものとを組み合わせたものとする。
【００８０】
また、２種類のコーナーモデルのうちの第２のコーナーモデルは、比率Ｙの値及び比率Ｚの値を、２種類のＭＯＳＦＥＴのうちの第１のＭＯＳＦＥＴのＳＬＯＷ側コーナーと、第２のＭＯＳＦＥＴのＦＡＳＴ側コーナーとに適用することで構成する。詳細に言うと、第２のコーナーモデルは、第１のＭＯＳＦＥＴのＳＬＯＷ側コーナーモデルのＮch，Ｔoxの変化幅をそれぞれＹ倍，Ｚ倍したものと、第２のＭＯＳＦＥＴのＦＡＳＴ側コーナーモデルのＮch，Ｔoxの変化幅をそれぞれＹ倍，Ｚ倍したものとを組み合わせたものとする。
【００８１】
なお、これら第１及び第２のコーナーモデルを構成する際、Ｌ及びＷの値の、Typicalモデルの値からの変化幅は０とする。
【００８２】
こうして、Ｓ２６では、逆方向バラツキの両側に相当する２つのコーナーモデルを構成する。Ｓ２６では、Typicalモデル及びコーナーモデルとして、Ｓ２１及びＳ２２で作成されたものが使用され、比率Ｙの値及び比率Ｚの値として、Ｓ２３及びＳ２４で作成されＳ２５で読み出されたものが使用される。
【００８３】
図７に示すＳＰＩＣＥコーナーモデル作成方法は、その全てのステップをコンピュータに実行させてもよいし、Ｓ２１〜Ｓ２４の処理を人間が実行し、Ｓ２５及びＳ２６の処理をコンピュータに実行させてもよい。
【００８４】
図７に示すＳＰＩＣＥコーナーモデル作成方法は、例えば、図１に示す方法と同様に、図５又は図６のＳＰＩＣＥコーナーモデル作成装置を利用して実行可能である。ただし、この場合、比率表作成部２３は、比率Ｙの表及び比率Ｚの表を作成し、比率表記憶部１１には、比率Ｙの表及び比率Ｚの表が記憶され、比率読み出し部１２は、比率Ｙの値及び比率Ｚの値を読み出す。そして、コーナーモデル構成部１３は、比率Ｙの値及び比率Ｚの値を利用して、逆方向バラツキに相当する２種類のコーナーモデルを自動的に構成する。こうして、必要なコーナーモデルが構成される。
【００８５】
このように、図７に示すＳＰＩＣＥコーナーモデル作成方法は、例えば、図５又は図６のＳＰＩＣＥコーナーモデル作成装置を利用して実行可能であるが、当該方法は、その他の装置を利用して実行しても構わない。
【００８６】
以上のように、本実施形態では、同方向のバラツキの大きさに対する逆方向のバラツキの大きさの比率Ｙ，Ｚの表を利用して、ＭＯＳＦＥＴ同士で電気特性が逆方向にばらついた場合のＳＰＩＣＥコーナーモデルを構成する。これにより、本実施形態では、比率Ｙ，Ｚの値をＳＫＥＷコーナーモデルに適用することで、このようなＳＰＩＣＥコーナーモデルを比較的簡単に作成することが可能となる。更には、逆方向バラツキを取り扱うために予め準備しておくデータのデータ量や読み出し時間を低減することが可能となる。
【００８７】
また、本実施形態では、Ｓ２３及びＳ２４のように、一部の条件下において、比率Ｙや比率Ｚの値を、自動的に０又は１とみなしても構わない。これにより、本実施形態では、このような条件下における比率Ｙや比率Ｚの値を、簡単に算出することが可能となる。
【００８８】
なお、図７に示すフローでは、２種類のモデルパラメータのバラツキを考慮して、２個の比率の表を作成及び利用したが、本実施形態では、Ｍ種類（Ｍは１以上の任意の整数）のモデルパラメータのバラツキを考慮して、Ｍ個の比率の表を作成及び利用するようにしても構わない。
【００８９】
また、第１及び第２実施形態では、ＭＯＳＦＥＴの電気特性のバラツキの例として、オン電流のバラツキについて取り上げたが、これらの実施形態は、その他の任意の電気特性のバラツキについても適用可能である。このような電気特性の例として、閾値電圧や、オフ状態でのリーク電流等が挙げられる。
【００９０】
また、第１及び第２実施形態では、２種類のＭＯＳＦＥＴのオン電流の２次元的な分布の状態から、同方向バラツキに対する逆方向バラツキの比率を調べたが、これらの実施形態では、２種類より多い例えば３種類のＭＯＳＦＥＴのオン電流の３次元的な分布の状態から、３種類が同方向にばらつく場合のバラツキに対する、３種類のうち２つが同方向で残りの１つが逆方向にばらつく場合のバラツキの比率を調べてもよい。この場合にも、当該比率の表が作成され、必要なコーナーモデルの構成時に当該表が参照される。このように、バラツキを同時に考慮するＭＯＳＦＥＴの種類の数は、２種類でも、ｋ種類（ｋは３以上の整数）でも構わない。
【００９１】
以上、本発明の具体的な態様の例を、第１及び第２実施形態により説明したが、本発明は、これらの実施形態に限定されるものではない。
【符号の説明】
【００９２】
１１ 比率表記憶部
１２ 比率読み出し部
１３ コーナーモデル構成部
２１ Typicalモデル作成部
２２ コーナーモデル作成部
２３ 比率表作成部
【技術分野】
【０００１】
本発明は、ＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）コーナーモデル作成方法及び装置に関し、例えば、ＭＯＳＦＥＴ同士で電気特性のバラツキの方向が逆方向となる場合のコーナーモデルの作成用に使用されるものである。
【背景技術】
【０００２】
ＳＰＩＣＥ回路シミュレーション用のＭＯＳＦＥＴのコーナーモデルは、製造バラツキに起因してＭＯＳＦＥＴの電気特性が最大にばらついた場合の回路動作検証用に使用される。ＭＯＳＦＥＴは、ゲート端子、ソース端子、ドレイン素子、及び基板端子の4つの端子を持つ半導体素子であり、ＭＯＳＦＥＴの電気特性とは例えば、これらの端子に電圧を印加したときにドレイン端子に流れる電流（ドレイン電流）の大きさである。
【０００３】
ＭＯＳＦＥＴの電気特性を特徴付ける指標として、閾値電圧やオン電流がある。閾値電圧とは、ドレイン電流が流れ始めるゲート電圧の大きさである。また、オン電流とは、ゲート端子−ソース端子間、及びドレイン端子−ソース端子間に電源電圧を印加したときのドレイン電流の大きさである。
【０００４】
コーナーモデルは、閾値電圧やオン電流のバラツキを考慮して作成されることが多い。以下、例としてオン電流について説明するが、閾値電圧やその他の指標でも考え方は同様である。オン電流のバラツキには、オン電流が基準値よりも大きい方にばらつく場合と小さい方にばらつく場合の２方向のバラツキがある。
【０００５】
回路で使用されるＭＯＳＦＥＴが１種類の場合は、２方向の最大ばらつき幅に対応する２つのコーナーモデルを準備して、それぞれで回路特性の動作検証を行えばよい。回路で使用されるＭＯＳＦＥＴが２種類の場合は、２種類のＭＯＳＦＥＴの各々に２方向のバラツキがあるので、コーナーの組み合わせは全部で２２＝４通りとなる。
【０００６】
２種類のＭＯＳＦＥＴのバラツキが互いに影響しあわなければ、各々のＭＯＳＦＥＴの２つのコーナーモデルを組み合わせて４通りのコーナーモデルを評価すればよい。しかしながら実際には、２種類のＭＯＳＦＥＴのオン電流のバラツキには相関がある。２種類のＭＯＳＦＥＴのオン電流は、同方向にばらつく（同時に大きくなる又は小さくなる）場合と、逆方向にばらつく（一方が大きくなり他方が小さくなる）場合があり、一般に、オン電流は同方向にはばらつきやすく、逆方向にはばらつきにくい。
【０００７】
この理由は、次の通りである。オン電流のバラツキの主要因は、ＭＯＳＦＥＴのゲート電極の長さＬ、ゲート電極の幅Ｗ、ゲート絶縁膜の厚さＴox、及びチャネル部の不純物濃度Ｎchである。これらのうち、Ｌ、Ｗ、Ｔoxについては、ゲート電極やゲート絶縁膜が、異なる種類のＭＯＳＦＥＴでも同じ製造工程で作られるため、各々の基準値に対し同方向にばらつきやすい。つまり、Ｌ、Ｗ、Ｔoxについては、２種類のＭＯＳＦＥＴのバラツキに強い相関がある。一方、閾値電圧制御のためのチャネル部への不純物の導入は、異なる種類のＭＯＳＦＥＴでは独立した別々の製造工程でなされるので、２種類のＭＯＳＦＥＴにおいてＮchバラツキの相関は小さい。この結果、同方向のバラツキには、Ｌ、Ｗ、Ｔoxが寄与し、逆方向のバラツキには、Ｎchのみが寄与する。同方向と逆方向を比較すると、同方向よりも逆方向の方が、バラツキの大きさが小さくなる。
【０００８】
ここで、２つの異なるＭＯＳＦＥＴの例として、閾値電圧の絶対値が同程度でペアとなるＮＦＥＴ及びＰＦＥＴについて説明する。これらのＭＯＳＦＥＴのオン電流のバラツキは、同方向のバラツキが大きく、逆方向のバラツキが小さいものとする。
【０００９】
ＳＰＩＣＥ回路シミュレーション用のＭＯＳＦＥＴのコーナーモデルでは、上記ＮＦＥＴのオン電流をＸ座標、上記ＰＦＥＴのオン電流をＹ座標として、これらのＭＯＳＦＥＴのオン電流のバラツキの分布をＸＹ座標上で表現する。その際、これらのＭＯＳＦＥＴのオン電流のバラツキが同方向に大きく逆方向に小さいことに起因して、バラツキの分布は楕円形となる。
【００１０】
また、このようなオン電流バラツキの性質を考慮して、ＮＦＥＴとＰＦＥＴのオン電流の絶対値が同方向にばらつく場合のコーナーモデル２種（ＦＦ及びＳＳ）は、これらのオン電流の絶対値が逆方向にばらつく場合のコーナーモデル２種（ＦＳ及びＳＦ）よりも、コーナー幅が広く設定される。ここで、コーナー幅とは、これらのオン電流の基準値に相当するTypicalモデル（ＴＴ）から、各コーナーモデルまでの距離である。上記ＸＹ座標上において、ＴＴは上記楕円の中心点に位置し、ＦＦ及びＳＳは上記楕円の長軸上、ＦＳ及びＳＦは上記楕円の短軸上に位置する。
【００１１】
通常、同方向のバラツキに相当するコーナーモデルは、全てのバラツキ要因の影響を含んだコーナー幅のコーナーモデルである。一方、逆方向のバラツキに相当するコーナーモデルは、逆方向のバラツキを発生させうる要因、即ち、２種類のＭＯＳＦＥＴで独立して適用された製造工程のみに起因したコーナー幅を持つ。独立して適用された製造工程のみに起因したバラツキとは、例えば、不純物濃度のみのバラツキ、又は不純物濃度とゲート絶縁膜厚のバラツキである。
【００１２】
以上のように準備されるコーナーモデルは、２つの同方向及び２つの逆方向の各方向ごとに１つのライブラリにまとめられる。その結果、各ライブラリには、各ＭＯＳＦＥＴのコーナーモデルが一度ずつ現れる。例えば、ライブラリ「ＦＳ」には、あるＮＦＥＴは一度だけ現れ、そのコーナーモデルは、閾値電圧の絶対値が同程度でペアとなるＰＦＥＴと組み合わせたときの逆方向バラツキの大きさに相当するコーナーモデルとなる。
【００１３】
しかしながら、従来の方法には、以下のような欠点がある。
【００１４】
例えば、閾値電圧が低めの２つのLow-Vth ＮＦＥＴと、閾値電圧が高めの１つのHigh-Vth ＮＦＥＴとを組み合わせて構成された差動増幅回路を考える。ここでは、差動対部分については電流駆動力を確保するため、Low-Vth（閾値電圧低、オン電流大）のＮＦＥＴを使用し、その他の部分についてはリークを抑えるため、High-Vth（閾値電圧高、リーク及びオン電流小）のＮＦＥＴを使用するものとする。
【００１５】
この回路においてバラツキの影響を見るために動作検証すべき条件の１つは、Low-Vth ＮＦＥＴのオン電流が最小で、High-Vth ＮＦＥＴのリーク及びオン電流が最大の場合である。これは即ち、Low-Vth ＮＦＥＴ及びHigh-Vth ＮＦＥＴの逆方向のバラツキでの動作検証に相当する。
【００１６】
しかしながら、このLow-Vth ＮＦＥＴとHigh-Vth ＮＦＥＴとの組合せに対しては、前述のように閾値電圧の絶対値が同程度でペアとなるＮＦＥＴとＰＦＥＴに対して準備されているような、オン電流が逆方向のバラツキでの動作を適切に検証するためのコーナーモデルは通常準備されていない。そのため、コーナーモデルを利用した回路動作検証を行うことができない。
【００１７】
逆方向ではなく同方向のバラツキでの動作を検証する場合は、Low-Vth ＮＦＥＴ及びＰＦＥＴの同方向バラツキのコーナーモデルと、High-Vth ＮＦＥＴ及びＰＦＥＴの同方向バラツキのコーナーモデルの、それぞれのＮＦＥＴのコーナーモデル同士を組み合わせて流用することで動作検証が可能である。
【００１８】
しかしながら、逆方向のバラツキのコーナー幅は、組み合わせるＭＯＳＦＥＴによって異なるため、同様に流用することはできない。従って、前述の例のケースにて逆方向バラツキでの動作検証を行うためには、多大な時間のかかるモンテカルロシミュレーションを行わざるを得ず、短いＴＡＴ（Turn Around Time）で回路動作検証を行うことができない。ここで、モンテカルロシミュレーションとは、ＭＯＳＦＥＴモデル中のゲート長、ゲート幅、ゲート絶縁膜厚、チャネル不純物濃度に相当する物理パラメータに乱数を与えながら、数千回の回路特性シミュレーションを繰り返し、その結果得られた数千個のシミュレーション結果と回路特性の分布を評価する手法である。
【００１９】
また、全てのＭＯＳＦＥＴの組合せに対して逆方向バラツキのコーナーモデルを準備しておくというアプローチは、ライブラリの構成仕様から困難である。一般に、各ライブラリには各ＭＯＳＦＥＴのコーナーモデルが一度ずつ現れるという構成になっており、各コーナーモデルは「ライブラリ名×ＭＯＳＦＥＴ名」で参照される。よって、例えば、Ａ−ＮＦＥＴの逆方向バラツキのコーナーモデルとして、ライブラリ「ＦＳ」中に、Ａ−ＮＦＥＴとＡ−ＰＦＥＴの組合せと、Ａ−ＮＦＥＴとＢ−ＮＦＥＴの組合せでの２通りで、Ａ−ＮＦＥＴを同時に含めることはできない。
【００２０】
このように、閾値電圧の絶対値が同程度でペアとなるＮＦＥＴとＰＦＥＴの組合せ以外のＭＯＳＦＥＴの組合せに対しては、逆方向バラツキを考慮した回路動作確認を、ＳＰＩＣＥコーナーモデルを使用して短ＴＡＴで行うことができないという問題がある。
【００２１】
なお、特許文献１には、素子パラメータ感度を回路シミュレーションを行って求め、線形最小自乗法の正規方程式に素子パラメータ感度とコーナーに要求される電気特性の値とを適用してコーナーにおける素子パラメータのバラツキを求めるシミュレーション方法が記載されている。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開２００２−４３４２９号公報
【発明の概要】
【発明が解決しようとする課題】
【００２３】
本発明は、ＭＯＳＦＥＴ同士で電気特性が逆方向にばらついた場合のＳＰＩＣＥコーナーモデルを比較的簡単に作成可能なＳＰＩＣＥコーナーモデル作成方法及び装置を提供することを課題とする。
【課題を解決するための手段】
【００２４】
本発明の一の態様は例えば、ＭＯＳＦＥＴのＳＰＩＣＥコーナーモデル作成方法であって、Ｎ種類（Ｎは２以上の整数）のＭＯＳＦＥＴから２種類のＭＯＳＦＥＴを取り出す任意の組合せに関し、前記２種類のＭＯＳＦＥＴのバラツキの方向が同方向の場合のバラツキの大きさに対する、前記２種類のＭＯＳＦＥＴのバラツキの方向が逆方向の場合のバラツキの大きさの比率Ｘの表を用意し、前記Ｎ種類のＭＯＳＦＥＴのうちの２種類のＭＯＳＦＥＴの組合せが指定された場合、前記比率Ｘの表から、指定された組合せに対応する比率Ｘの値を読み出し、前記比率Ｘの値を、前記２種類のＭＯＳＦＥＴのうちの第１のＭＯＳＦＥＴのＦＡＳＴ側コーナーと第２のＭＯＳＦＥＴのＳＬＯＷ側コーナーに適用した第１のコーナーモデルと、前記比率Ｘの値を、前記第１のＭＯＳＦＥＴのＳＬＯＷ側コーナーと前記第２のＭＯＳＦＥＴのＦＡＳＴ側コーナーに適用した第２のコーナーモデルと、の２種類の逆方向バラツキのコーナーモデルを構成する、ことを特徴とするＳＰＩＣＥコーナーモデル作成方法である。
【００２５】
本発明の別の態様は例えば、ＭＯＳＦＥＴのＳＰＩＣＥコーナーモデル作成装置であって、Ｎ種類（Ｎは２以上の整数）のＭＯＳＦＥＴから２種類のＭＯＳＦＥＴを取り出す任意の組合せに関し、前記２種類のＭＯＳＦＥＴのバラツキの方向が同方向の場合のバラツキの大きさに対する、前記２種類のＭＯＳＦＥＴのバラツキの方向が逆方向の場合のバラツキの大きさの比率Ｘの表が記憶された比率表記憶部と、前記Ｎ種類のＭＯＳＦＥＴのうちの２種類のＭＯＳＦＥＴの組合せが指定された場合、前記比率Ｘの表から、指定された組合せに対応する比率Ｘの値を読み出す比率読み出し部と、前記比率Ｘの値を、前記２種類のＭＯＳＦＥＴのうちの第１のＭＯＳＦＥＴのＦＡＳＴ側コーナーと第２のＭＯＳＦＥＴのＳＬＯＷ側コーナーに適用した第１のコーナーモデルと、前記比率Ｘの値を、前記第１のＭＯＳＦＥＴのＳＬＯＷ側コーナーと前記第２のＭＯＳＦＥＴのＦＡＳＴ側コーナーに適用した第２のコーナーモデルと、の２種類の逆方向バラツキのコーナーモデルを構成するコーナーモデル構成部と、を備えることを特徴とするＳＰＩＣＥコーナーモデル作成装置である。
【発明の効果】
【００２６】
本発明によれば、ＭＯＳＦＥＴ同士で電気特性が逆方向にばらついた場合のＳＰＩＣＥコーナーモデルを比較的簡単に作成可能なＳＰＩＣＥコーナーモデル作成方法及び装置を提供することが可能となる。
【図面の簡単な説明】
【００２７】
【図１】第１実施形態のＳＰＩＣＥコーナーモデル作成方法を説明するためのフローチャートである。
【図２】ＮＦＥＴ及びＰＦＥＴのオン電流値のバラツキ分布の例を示した図である。
【図３】ＭＯＳＦＥＴに関する情報を管理するライブラリの例を示した図である。
【図４】比率Ｘの表を示した図である。
【図５】第１実施形態のＳＰＩＣＥコーナーモデル作成装置の第１の例の構成を示すブロック図である。
【図６】第１実施形態のＳＰＩＣＥコーナーモデル作成装置の第２の例の構成を示すブロック図である。
【図７】第２実施形態のＳＰＩＣＥコーナーモデル作成方法を説明するためのフローチャートである。
【図８】比率Ｙの表を示した図である。
【図９】比率Ｚの表を示した図である。
【発明を実施するための形態】
【００２８】
本発明の実施形態を、図面に基づいて説明する。
【００２９】
（第１実施形態）
図１は、第１実施形態のＳＰＩＣＥコーナーモデル作成方法を説明するためのフローチャートである。
【００３０】
本実施形態では、１つのテクノロジーにＮ種類（Ｎは２以上の整数）のＭＯＳＦＥＴが含まれるとする。図１に示すフローでは、以下のステップＳ１１〜Ｓ１５の手順で、任意のＭＯＳＦＥＴの組合せの逆方向バラツキを考慮した動作検証用のコーナーモデルを構築する。
【００３１】
まず、ステップＳ１１では、Ｎ種類のＭＯＳＦＥＴの各々に関し、バラツキを考えない場合に相当するTypicalモデルを作成する。
【００３２】
次に、ステップＳ１２では、Ｎ種類のＭＯＳＦＥＴの各々に関し、Typicalモデルの１つ以上のモデルパラメータの値を変化させて、ＭＯＳＦＥＴの電気特性がばらついた場合に相当するコーナーモデルを作成する。本実施形態では、ＭＯＳＦＥＴの電気特性を特徴付ける指標として、オン電流を採用する。
【００３３】
各ＭＯＳＦＥＴの電気特性バラツキの方向には２つの方向があり、Ｓ１２では、Ｎ種類のＭＯＳＦＥＴの各々に関し、ＦＡＳＴ側コーナー及びＳＬＯＷ側コーナーの２つのコーナーモデルを作成する。ここで、Ｓ１２にて値を変化させたモデルパラメータはＳＫＥＷパラメータと呼ばれ、作成されたコーナーモデルはＳＫＥＷコーナーモデルと呼ばれる。本実施形態では、複数のＳＫＥＷパラメータの変化幅を動的に一律にＸ倍して、コーナーモデルのコーナー幅を変えられるようにしておく。
【００３４】
次に、ステップＳ１３では、Ｎ種類のＭＯＳＦＥＴの中から２種類のＭＯＳＦＥＴを取り出す任意の組合せに関し、オン電流値のバラツキ状態（オン電流値の分布）を調べる。具体的には、図２に示すように、２次元座標の横軸に一方のＭＯＳＦＥＴ（ここではＮＦＥＴ）のオン電流値をとり、縦軸に他方のＭＯＳＦＥＴ（ここではＰＦＥＴ）のオン電流値をとり、これらオン電流値のバラツキ分布を調べる。図２は、ＮＦＥＴ及びＰＦＥＴのオン電流値のバラツキ分布の例を示した図である。また、図３は、これらＭＯＳＦＥＴに関する情報を管理するライブラリの例を示した図である。図３には、Ｎ種類のＭＯＳＦＥＴの例として、４種類のＭＯＳＦＥＴ（Ａ−ＮＦＥＴ，Ａ−ＰＦＥＴ，Ｂ−ＮＦＥＴ，Ｂ−ＰＦＥＴ）が示されている。
【００３５】
バラツキ分布を調べる際には、実際の半導体ウェハ上に構築されたＴＥＧの特性を調べてもよいし、ＴＣＡＤ（Technology oriented CAD）によるシミュレーションを使用してもよいし、その他、ばらつきの相関を調査できる任意の方法を使用してもよい。
【００３６】
そして、Ｓ１３では、このように調べたバラツキ分布について、同方向のバラツキの大きさと逆方向のバラツキの大きさとの比率Ｘを算出する。詳細に言うと、Ｎ種類のＭＯＳＦＥＴから２種類のＭＯＳＦＥＴを取り出す任意の組合せに関し、２種類のＭＯＳＦＥＴのバラツキの方向が同方向の場合のバラツキの大きさに対する、２種類のＭＯＳＦＥＴのバラツキの方向が逆方向の場合のバラツキの大きさの比率Ｘを算出する。バラツキ幅で表現すると、比率Ｘは、逆方向のバラツキ幅÷同方向のバラツキ幅となり、比率Ｘの値の範囲は一般に、０≦Ｘ≦１となる。
【００３７】
Ｓ１３ではさらに、任意の組合せに関して算出された比率Ｘを情報として保持すべく、比率Ｘの表を作成する。図４は、比率Ｘの表の例を示した図である。例えば、２種類のＭＯＳＦＥＴのうちの第１のＭＯＳＦＥＴがＭ１、第２のＭＯＳＦＥＴがＭ２の場合には、これらのＭＯＳＦＥＴに関する比率Ｘの値は、αで示す欄の値となる。第１及び第２のＭＯＳＦＥＴがそれぞれＭ１，Ｍ２の場合の比率Ｘの値は、第１及び第２のＭＯＳＦＥＴがそれぞれＭ２，Ｍ１の場合の比率Ｘの値と同じであるため、αで示す欄の値は、βで示す欄の値と同じになる。
【００３８】
次に、ステップＳ１４では、ＳＰＩＣＥ回路シミュレーションの実行時に、Ｎ種類のうちの２種類のＭＯＳＦＥＴの組合せがユーザー等により指定された場合に、比率Ｘの表を参照して、指定された組合せに対応する比率Ｘの値を当該表から読み出す。例えば、図４に示すＭ１，Ｍ２の組合せが指定された場合には、α又はβで示す欄の比率Ｘの値が読み出される。
【００３９】
次に、ステップＳ１５では、上記の２種類のＭＯＳＦＥＴに関し、各ＳＫＥＷパラメータの値のTypicalモデルの値からの変化幅を比率Ｘ倍することで、逆方向バラツキに相当する２種類のコーナーモデルを自動的に構成する。
【００４０】
この際、２種類のコーナーモデルのうちの第１のコーナーモデルは、比率Ｘの値を、２種類のＭＯＳＦＥＴのうちの第１のＭＯＳＦＥＴのＦＡＳＴ側コーナーと、第２のＭＯＳＦＥＴのＳＬＯＷ側コーナーとに適用することで構成する。詳細に言うと、第１のコーナーモデルは、第１のＭＯＳＦＥＴのＦＡＳＴ側コーナーモデルのＳＫＥＷパラメータの変化幅をＸ倍したものと、第２のＭＯＳＦＥＴのＳＬＯＷ側コーナーモデルのＳＫＥＷパラメータの変化幅をＸ倍したものとを組み合わせたものとする。
【００４１】
また、２種類のコーナーモデルのうちの第２のコーナーモデルは、比率Ｘの値を、２種類のＭＯＳＦＥＴのうちの第１のＭＯＳＦＥＴのＳＬＯＷ側コーナーと、第２のＭＯＳＦＥＴのＦＡＳＴ側コーナーとに適用することで構成する。詳細に言うと、第２のコーナーモデルは、第１のＭＯＳＦＥＴのＳＬＯＷ側コーナーモデルのＳＫＥＷパラメータの変化幅をＸ倍したものと、第２のＭＯＳＦＥＴのＦＡＳＴ側コーナーモデルのＳＫＥＷパラメータの変化幅をＸ倍したものとを組み合わせたものとする。
【００４２】
こうして、Ｓ１５では、逆方向バラツキの両側に相当する２つのコーナーモデルを構成する。Ｓ１５では、Typicalモデル及びコーナーモデルとして、Ｓ１１及びＳ１２で作成されたものが使用され、比率Ｘの値として、Ｓ１３で作成されＳ１４で読み出されたものが使用される。
【００４３】
以上のように、本実施形態では、コーナー幅を動的に変更できるコーナーモデルと、同方向のバラツキの大きさに対する逆方向のバラツキの大きさの比率Ｘの値を保持するテーブル（表）とを予め準備しておく。そして、回路シミュレーション実行時に、対象回路内で使われるＭＯＳＦＥＴの組合せに応じて、上記テーブル中の対応する値を参照し、上記コーナーモデルから必要な逆方向バラツキのコーナーモデルを動的に構築する。
【００４４】
従来の方法では、Ｎ種類のＭＯＳＦＥＴから２種類のＭＯＳＦＥＴの任意の組合せを取り出し、取り出された組合せの逆方向バラツキを取り扱う場合、ＭＯＳＦＥＴの組合せがNＣ2通りあることに起因して、NＣ2通りの逆方向バラツキのコーナーモデルを準備しておく必要があった。そのため、従来の方法には、これらのコーナーモデルのデータ量が大きくなるという問題や、これらのコーナーモデルを読み出すのに長い時間が掛かってしまうという問題があった。更には、これらのコーナーモデルを準備しておくのは、ライブラリの仕様構成から困難であるという問題もあった。
【００４５】
一方、本実施形態では、比率Ｘの値のテーブルを準備しておき、回路シミュレーション実行時に、当該テーブルを利用して、必要な逆方向バラツキのコーナーモデルを動的に構築する。コーナーモデルのデータ量や読み出し時間に比べると、比率Ｘの表のデータ量や比率Ｘの値の読み出し時間は大幅に少ない。よって、本実施形態には、予め準備しておくデータのデータ量や読み出し時間が少なくて済むという利点がある。
【００４６】
また、本実施形態では、種々のＳＫＥＷパラメータの変化幅をＸ倍するという比較的簡単な処理を通じて、必要な逆方向バラツキのコーナーモデルを構成することができる。このように、本実施形態には、比率Ｘの値をＳＫＥＷコーナーモデルに適用することで、必要な逆方向バラツキのコーナーモデルを比較的簡単に構成できるという利点がある。
【００４７】
図１に示すＳＰＩＣＥコーナーモデル作成方法は、その全てのステップをコンピュータに実行させてもよいし、Ｓ１１〜Ｓ１３の処理を人間が実行し、Ｓ１４及びＳ１５の処理をコンピュータに実行させてもよい。以下、図１に示すＳＰＩＣＥコーナーモデル作成方法を実行可能な装置の例について、図５及び図６を参照して説明する。
【００４８】
図５は、第１実施形態のＳＰＩＣＥコーナーモデル作成装置の第１の例の構成を示すブロック図である。図５のＳＰＩＣＥコーナーモデル作成装置は、比率表記憶部１１と、比率読み出し部１２と、コーナーモデル構成部１３とを備える。
【００４９】
図５に示す例では、Ｓ１１〜Ｓ１３の処理が人間により行われる。そして、Ｓ１３にて作成された比率Ｘの表が、比率表記憶部１１に記憶される。その後、ＳＰＩＣＥ回路シミュレーションの実行時には、Ｎ種類のうちの２種類のＭＯＳＦＥＴの組合せがユーザーにより指定されることで、比率読み出し部１２が、指定された組合せに対応する比率Ｘの値を上記表から読み出す（Ｓ１４）。そして、Ｓ１５では、コーナーモデル構成部１３が、当該比率Ｘの値を利用して、逆方向バラツキに相当する２種類のコーナーモデルを自動的に構成する。こうして、必要なコーナーモデルが構成される。
【００５０】
図６は、第１実施形態のＳＰＩＣＥコーナーモデル作成装置の第２の例の構成を示すブロック図である。図６のＳＰＩＣＥコーナーモデル作成装置は、図５に示すブロックに加え、Typicalモデル作成部２１と、コーナーモデル作成部２２と、比率表作成部２３とを備える。
【００５１】
図６に示す例では、Ｓ１１〜Ｓ１３の処理がそれぞれ、Typicalモデル作成部２１、コーナーモデル作成部２２、比率表作成部２３により行われる。即ち、Typicalモデル作成部２１が、Typicalモデルを作成し（Ｓ１１）、コーナーモデル作成部２２が、ＦＡＳＴ側コーナー及びＳＬＯＷ側コーナーの２つのコーナーモデルを作成し（Ｓ１２）、比率表作成部２３が、比率Ｘの表を作成する（Ｓ１３）。こうして作成された比率Ｘの表は、比率表記憶部２１に記憶される。比率読み出し部１２及びコーナーモデル構成部１３は、図５に示す例と同様の処理を行う。こうして、必要なコーナーモデルが構成される。
【００５２】
このように、図１に示すＳＰＩＣＥコーナーモデル作成方法は、例えば、図５又は図６のＳＰＩＣＥコーナーモデル作成装置を利用して実行可能であるが、当該方法は、その他の装置を利用して実行しても構わない。
【００５３】
以上のように、本実施形態では、同方向のバラツキの大きさに対する逆方向のバラツキの大きさの比率Ｘの表を利用して、ＭＯＳＦＥＴ同士で電気特性が逆方向にばらついた場合のＳＰＩＣＥコーナーモデルを構成する。これにより、本実施形態では、比率Ｘの値をＳＫＥＷコーナーモデルに適用することで、このようなＳＰＩＣＥコーナーモデルを比較的簡単に作成することが可能となる。更には、逆方向バラツキを取り扱うために予め準備しておくデータのデータ量や読み出し時間を低減することが可能となる。
【００５４】
以下、本発明の第２実施形態について説明する。第２実施形態は、第１実施形態の変形例であり、第２実施形態については、第１実施形態との相違点を中心に説明する。
【００５５】
（第２実施形態）
図７は、第２実施形態のＳＰＩＣＥコーナーモデル作成方法を説明するためのフローチャートである。
【００５６】
本実施形態では、典型的な例として、１つのテクノロジーに次のようなラインナップのＭＯＳＦＥＴが含まれる場合を考える。このラインナップでは、ゲート絶縁膜の膜厚に薄膜と厚膜の２種類があり、薄膜のＭＯＳＦＥＴの閾値電圧に低、中、高の３種類、厚膜のＭＯＳＦＥＴの閾値電圧に低、高の２種類があり、薄膜及び厚膜のＭＯＳＦＥＴの各々について、ＮＦＥＴとＰＦＥＴとが存在するものとする。この場合のＭＯＳＦＥＴのラインナップは、（３＋２）×２＝１０種類であり、２種類のＭＯＳＦＥＴの組合せは、10Ｃ2＝４５通りある。
【００５７】
図７に示すフローでは、以下のステップＳ２１〜Ｓ２６の手順で、任意のＭＯＳＦＥＴの組合せの逆方向バラツキを考慮した動作検証用のコーナーモデルを構築する。以下の説明では、１つのテクノロジーに１０種類のＭＯＳＦＥＴが含まれる場合について説明するが、本実施形態は、１つのテクノロジーにＮ種類（Ｎは２以上の整数）のＭＯＳＦＥＴが含まれる場合についても適用可能である。
【００５８】
まず、ステップＳ２１では、１０種類のＭＯＳＦＥＴの各々に関し、バラツキを考えない場合に相当するTypicalモデルを作成する。Ｓ１１と同様である。
【００５９】
次に、ステップＳ２２では、１０種類のＭＯＳＦＥＴの各々に関し、Typicalモデルの１つ以上のモデルパラメータの値を変化させて、ＭＯＳＦＥＴの電気特性がばらついた場合に相当するコーナーモデルを作成する。Ｓ１２と同様である。本実施形態では、ＭＯＳＦＥＴの電気特性を特徴付ける指標として、オン電流を採用する。
【００６０】
各ＭＯＳＦＥＴの電気特性バラツキの方向には２つの方向があり、Ｓ２２では、１０種類のＭＯＳＦＥＴの各々に関し、ＦＡＳＴ側コーナー及びＳＬＯＷ側コーナーの２つのコーナーモデルを作成する。Ｓ２２にて値を変化させたモデルパラメータはＳＫＥＷパラメータと呼ばれ、作成されたコーナーモデルはＳＫＥＷコーナーモデルと呼ばれる。
【００６１】
本実施形態では、ＳＫＥＷパラメータとして、少なくとも、ゲート長Ｌ、ゲート幅Ｗ、ゲート絶縁膜厚Ｔox、及び閾値電圧Ｖth0（又はチャネル不純物濃度Ｎch）を採用する。また、Ｔox及びＶth0（又はＮch）については、その変化幅を動的に変化させてコーナーモデルのコーナー幅を変えられるようにしておく。
【００６２】
次に、ステップＳ２３では、１０種類のＭＯＳＦＥＴの中から２種類のＭＯＳＦＥＴを取り出す任意の組合せに関し、チャネル不純物濃度Ｎchのバラツキに起因するオン電流値のバラツキの相関を調べる。チャネル不純物濃度Ｎchは、本発明の第１のモデルパラメータの例である。
【００６３】
（１）まず、２種類のＭＯＳＦＥＴが、共にＮＦＥＴ、又は共にＰＦＥＴの場合には、これらＭＯＳＦＥＴのオン電流値のバラツキには、相関があると考えられる。理由は、チャネル部を形成するための不純物導入工程は、通常、ＮＦＥＴ同士やＰＦＥＴ同士で（部分的に）共通の工程となっているからである。
【００６４】
この場合には、２次元座標の横軸に一方のＭＯＳＦＥＴのオン電流値をとり、縦軸に他方のＭＯＳＦＥＴのオン電流値をとり、２種類のＭＯＳＦＥＴのチャネル不純物濃度Ｎchのバラツキに起因するこれらオン電流値のバラツキ分布を調べる。つまり、オン電流値のバラツキのうち、２種類のＭＯＳＦＥＴのＮchのバラツキに起因する成分のみを調べる。
【００６５】
チャネル不純物濃度Ｎchのバラツキに起因するオン電流値のバラツキ分布を調べる際には、チャネル不純物導入に関する製造条件からバラツキ分布を理論的に推定してもよいし、ＴＣＡＤによるシミュレーションを使用してもよいし、その他、Ｎchのバラツキに起因するオン電流値のバラツキ相関を調査できる任意の方法を使用してもよい。
【００６６】
そして、Ｓ２３では、このように調べたバラツキの分布について、Ｎchのバラツキに起因する同方向のバラツキの大きさに対する、Ｎchのバラツキに起因する逆方向のバラツキの大きさの比率Ｙ（＝逆方向のばらつき幅÷同方向のばらつき幅）を算出する。Ｓ１３と同様である。２種類のＭＯＳＦＥＴが共にＮＦＥＴ、又は共にＰＦＥＴの場合には、比率Ｙの値は、０＜Ｙ≦１となると考えられる。
【００６７】
（２）また、２種類のＭＯＳＦＥＴが、ＮＦＥＴとＰＦＥＴの場合には、これらＭＯＳＦＥＴのオン電流値のバラツキの相関は小さいと考えられる。理由は、ＮＦＥＴのチャネル部を形成するための不純物導入工程と、ＰＦＥＴのチャネル部を形成するための不純物導入工程は、一般に独立の工程となっているからである。
【００６８】
そこで、本実施形態では、２種類のＭＯＳＦＥＴがＮＦＥＴとＰＦＥＴの場合には、比率Ｙの値は１であるとする。一方、２種類のＭＯＳＦＥＴが共にＮＦＥＴ、又は共にＰＦＥＴの場合には、比率Ｙの値は、０＜Ｙ≦１となると考えられる。
【００６９】
そして、Ｓ２３では、任意の組合せに関して算出された比率Ｙの値を情報として保持すべく、比率Ｙの表を作成する。Ｓ１３と同様である。図８は、比率Ｙの表の例を示した図である。
【００７０】
次に、ステップＳ２４では、１０種類のＭＯＳＦＥＴの中から２種類のＭＯＳＦＥＴを取り出す任意の組合せに関し、ゲート絶縁膜厚Ｔoxのバラツキに起因するオン電流値のバラツキの相関を、以下のように考える。ゲート絶縁膜厚Ｔoxは、本発明の第２のモデルパラメータの例である。
【００７１】
（１）まず、２種類のＭＯＳＦＥＴが、共に薄膜ＭＯＳＦＥＴ、又は共に厚膜ＭＯＳＦＥＴの場合には、これらＭＯＳＦＥＴのオン電流値のバラツキの相関は極めて高い（相関係数＝１）と考えられる。理由は、ゲート絶縁膜の形成工程は、通常、薄膜ＭＯＳＦＥＴ同士や厚膜ＭＯＳＦＥＴ同士で共通の工程となっているからである。例えば、Ａ−ＮＦＥＴのゲート絶縁膜とＢ−ＮＦＥＴのゲート絶縁膜は、共通の工程で形成されるため、Ａ−ＮＦＥＴのゲート絶縁膜が基準値より厚く（又は薄く）なる場合には、Ｂ−ＮＦＥＴのゲート絶縁膜も基準値より厚く（又は薄く）なることが多い。
【００７２】
Ｓ２４では、Ｓ２３と同様、Ｔoxのバラツキに起因する同方向のバラツキの大きさに対する、Ｔoxのバラツキに起因する逆方向のバラツキの大きさの比率Ｚ（＝逆方向のばらつき幅÷同方向のばらつき幅）を算出する。Ｓ１３と同様である。
【００７３】
そして、本実施形態では、２種類のＭＯＳＦＥＴが共に薄膜ＭＯＳＦＥＴ、又は共に厚膜ＭＯＳＦＥＴの場合には、比率Ｚの値は０であるとする。
【００７４】
（２）また、２種類のＭＯＳＦＥＴが、薄膜ＭＯＳＦＥＴと厚膜ＭＯＳＦＥＴの場合には、これらＭＯＳＦＥＴのオン電流値のバラツキの相関は極めて小さい（相関係数＝０）と考えられる。理由は、薄膜ＭＯＳＦＥＴのゲート絶縁膜の形成工程と、厚膜ＭＯＳＦＥＴのゲート絶縁膜の形成工程は、一般に独立の工程となっているからである。
【００７５】
そこで、本実施形態では、２種類のＭＯＳＦＥＴが薄膜ＭＯＳＦＥＴと厚膜ＭＯＳＦＥＴの場合には、比率Ｚの値は１であるとする。
【００７６】
そして、Ｓ２４では、任意の組合せに関して算出された比率Ｚの値を情報として保持すべく、比率Ｚの表を作成する。Ｓ１３と同様である。図９は、比率Ｚの表の例を示した図である。
【００７７】
次に、ステップＳ２５では、ＳＰＩＣＥ回路シミュレーションの実行時に、１０種類のうちの２種類のＭＯＳＦＥＴの組合せがユーザー等により指定された場合に、比率Ｙの表及び比率Ｚの表を参照して、指定された組合せに対応する比率Ｙの値及び比率Ｚの値をこれらの表から読み出す。Ｓ１４と同様である。
【００７８】
次に、ステップＳ２６では、上記の２種類のＭＯＳＦＥＴに関し、Ｎchの値のTypicalモデルの値からの変化幅を比率Ｙ倍すると共に、Ｔoxの値のTypicalモデルの値からの変化幅を比率Ｚ倍することで、逆方向バラツキに相当する２種類のコーナーモデルを自動的に構成する。
【００７９】
この際、２種類のコーナーモデルのうちの第１のコーナーモデルは、比率Ｙの値及び比率Ｚの値を、２種類のＭＯＳＦＥＴのうちの第１のＭＯＳＦＥＴのＦＡＳＴ側コーナーと、第２のＭＯＳＦＥＴのＳＬＯＷ側コーナーとに適用することで構成する。詳細に言うと、第１のコーナーモデルは、第１のＭＯＳＦＥＴのＦＡＳＴ側コーナーモデルのＮch，Ｔoxの変化幅をそれぞれＹ倍，Ｚ倍したものと、第２のＭＯＳＦＥＴのＳＬＯＷ側コーナーモデルのＮch，Ｔoxの変化幅をそれぞれＹ倍，Ｚ倍したものとを組み合わせたものとする。
【００８０】
また、２種類のコーナーモデルのうちの第２のコーナーモデルは、比率Ｙの値及び比率Ｚの値を、２種類のＭＯＳＦＥＴのうちの第１のＭＯＳＦＥＴのＳＬＯＷ側コーナーと、第２のＭＯＳＦＥＴのＦＡＳＴ側コーナーとに適用することで構成する。詳細に言うと、第２のコーナーモデルは、第１のＭＯＳＦＥＴのＳＬＯＷ側コーナーモデルのＮch，Ｔoxの変化幅をそれぞれＹ倍，Ｚ倍したものと、第２のＭＯＳＦＥＴのＦＡＳＴ側コーナーモデルのＮch，Ｔoxの変化幅をそれぞれＹ倍，Ｚ倍したものとを組み合わせたものとする。
【００８１】
なお、これら第１及び第２のコーナーモデルを構成する際、Ｌ及びＷの値の、Typicalモデルの値からの変化幅は０とする。
【００８２】
こうして、Ｓ２６では、逆方向バラツキの両側に相当する２つのコーナーモデルを構成する。Ｓ２６では、Typicalモデル及びコーナーモデルとして、Ｓ２１及びＳ２２で作成されたものが使用され、比率Ｙの値及び比率Ｚの値として、Ｓ２３及びＳ２４で作成されＳ２５で読み出されたものが使用される。
【００８３】
図７に示すＳＰＩＣＥコーナーモデル作成方法は、その全てのステップをコンピュータに実行させてもよいし、Ｓ２１〜Ｓ２４の処理を人間が実行し、Ｓ２５及びＳ２６の処理をコンピュータに実行させてもよい。
【００８４】
図７に示すＳＰＩＣＥコーナーモデル作成方法は、例えば、図１に示す方法と同様に、図５又は図６のＳＰＩＣＥコーナーモデル作成装置を利用して実行可能である。ただし、この場合、比率表作成部２３は、比率Ｙの表及び比率Ｚの表を作成し、比率表記憶部１１には、比率Ｙの表及び比率Ｚの表が記憶され、比率読み出し部１２は、比率Ｙの値及び比率Ｚの値を読み出す。そして、コーナーモデル構成部１３は、比率Ｙの値及び比率Ｚの値を利用して、逆方向バラツキに相当する２種類のコーナーモデルを自動的に構成する。こうして、必要なコーナーモデルが構成される。
【００８５】
このように、図７に示すＳＰＩＣＥコーナーモデル作成方法は、例えば、図５又は図６のＳＰＩＣＥコーナーモデル作成装置を利用して実行可能であるが、当該方法は、その他の装置を利用して実行しても構わない。
【００８６】
以上のように、本実施形態では、同方向のバラツキの大きさに対する逆方向のバラツキの大きさの比率Ｙ，Ｚの表を利用して、ＭＯＳＦＥＴ同士で電気特性が逆方向にばらついた場合のＳＰＩＣＥコーナーモデルを構成する。これにより、本実施形態では、比率Ｙ，Ｚの値をＳＫＥＷコーナーモデルに適用することで、このようなＳＰＩＣＥコーナーモデルを比較的簡単に作成することが可能となる。更には、逆方向バラツキを取り扱うために予め準備しておくデータのデータ量や読み出し時間を低減することが可能となる。
【００８７】
また、本実施形態では、Ｓ２３及びＳ２４のように、一部の条件下において、比率Ｙや比率Ｚの値を、自動的に０又は１とみなしても構わない。これにより、本実施形態では、このような条件下における比率Ｙや比率Ｚの値を、簡単に算出することが可能となる。
【００８８】
なお、図７に示すフローでは、２種類のモデルパラメータのバラツキを考慮して、２個の比率の表を作成及び利用したが、本実施形態では、Ｍ種類（Ｍは１以上の任意の整数）のモデルパラメータのバラツキを考慮して、Ｍ個の比率の表を作成及び利用するようにしても構わない。
【００８９】
また、第１及び第２実施形態では、ＭＯＳＦＥＴの電気特性のバラツキの例として、オン電流のバラツキについて取り上げたが、これらの実施形態は、その他の任意の電気特性のバラツキについても適用可能である。このような電気特性の例として、閾値電圧や、オフ状態でのリーク電流等が挙げられる。
【００９０】
また、第１及び第２実施形態では、２種類のＭＯＳＦＥＴのオン電流の２次元的な分布の状態から、同方向バラツキに対する逆方向バラツキの比率を調べたが、これらの実施形態では、２種類より多い例えば３種類のＭＯＳＦＥＴのオン電流の３次元的な分布の状態から、３種類が同方向にばらつく場合のバラツキに対する、３種類のうち２つが同方向で残りの１つが逆方向にばらつく場合のバラツキの比率を調べてもよい。この場合にも、当該比率の表が作成され、必要なコーナーモデルの構成時に当該表が参照される。このように、バラツキを同時に考慮するＭＯＳＦＥＴの種類の数は、２種類でも、ｋ種類（ｋは３以上の整数）でも構わない。
【００９１】
以上、本発明の具体的な態様の例を、第１及び第２実施形態により説明したが、本発明は、これらの実施形態に限定されるものではない。
【符号の説明】
【００９２】
１１ 比率表記憶部
１２ 比率読み出し部
１３ コーナーモデル構成部
２１ Typicalモデル作成部
２２ コーナーモデル作成部
２３ 比率表作成部
【特許請求の範囲】
【請求項１】
ＭＯＳＦＥＴのＳＰＩＣＥコーナーモデル作成方法であって、
Ｎ種類（Ｎは２以上の整数）のＭＯＳＦＥＴから２種類のＭＯＳＦＥＴを取り出す任意の組合せに関し、前記２種類のＭＯＳＦＥＴのバラツキの方向が同方向の場合のバラツキの大きさに対する、前記２種類のＭＯＳＦＥＴのバラツキの方向が逆方向の場合のバラツキの大きさの比率Ｘの表を用意し、
前記Ｎ種類のＭＯＳＦＥＴのうちの２種類のＭＯＳＦＥＴの組合せが指定された場合、前記比率Ｘの表から、指定された組合せに対応する比率Ｘの値を読み出し、
前記比率Ｘの値を、前記２種類のＭＯＳＦＥＴのうちの第１のＭＯＳＦＥＴのＦＡＳＴ側コーナーと第２のＭＯＳＦＥＴのＳＬＯＷ側コーナーに適用した第１のコーナーモデルと、前記比率Ｘの値を、前記第１のＭＯＳＦＥＴのＳＬＯＷ側コーナーと前記第２のＭＯＳＦＥＴのＦＡＳＴ側コーナーに適用した第２のコーナーモデルと、の２種類の逆方向バラツキのコーナーモデルを構成する、
ことを特徴とするＳＰＩＣＥコーナーモデル作成方法。
【請求項２】
ＭＯＳＦＥＴのＳＰＩＣＥコーナーモデル作成方法であって、
Ｎ種類（Ｎは２以上の整数）のＭＯＳＦＥＴから２種類のＭＯＳＦＥＴを取り出す任意の組合せに関し、第１のモデルパラメータのバラツキに起因する前記２種類のＭＯＳＦＥＴのバラツキの方向が、同方向の場合のバラツキの大きさに対する、前記２種類のＭＯＳＦＥＴのバラツキの方向が逆方向の場合のバラツキの大きさの比率Ｙの表を用意し、
前記Ｎ種類のＭＯＳＦＥＴから２種類のＭＯＳＦＥＴを取り出す任意の組合せに関し、第２のモデルパラメータのバラツキに起因する前記２種類のＭＯＳＦＥＴのバラツキの方向が、同方向の場合のバラツキの大きさに対する、前記２種類のＭＯＳＦＥＴのバラツキの方向が逆方向の場合のバラツキの大きさの比率Ｚの表を用意し、
前記Ｎ種類のＭＯＳＦＥＴのうちの２種類のＭＯＳＦＥＴの組合せが指定された場合、前記比率Ｙの表及び前記比率Ｚの表から、指定された組合せに対応する比率Ｙの値及び比率Ｚの値を読み出し、
前記比率Ｙの値及び前記比率Ｚの値を、前記２種類のＭＯＳＦＥＴのうちの第１のＭＯＳＦＥＴのＦＡＳＴ側コーナーと第２のＭＯＳＦＥＴのＳＬＯＷ側コーナーに適用した第１のコーナーモデルと、前記比率Ｙの値及び前記比率Ｚの値を、前記第１のＭＯＳＦＥＴのＳＬＯＷ側コーナーと前記第２のＭＯＳＦＥＴのＦＡＳＴ側コーナーに適用した第２のコーナーモデルと、の２種類の逆方向バラツキのコーナーモデルを構成する、
ことを特徴とするＳＰＩＣＥコーナーモデル作成方法。
【請求項３】
前記Ｎ種類のＭＯＳＦＥＴの各々に関し、Typicalモデルを作成し、
前記Ｎ種類のＭＯＳＦＥＴの各々に関し、前記Typicalモデルのモデルパラメータの値を変化させることで、ＦＡＳＴ側のコーナーモデルと、ＳＬＯＷ側のコーナーモデルとを作成し、
前記Ｎ種類のＭＯＳＦＥＴから２種類のＭＯＳＦＥＴを取り出す任意の組合せに関し、前記比率Ｘの表を作成する、
ことを特徴とする請求項１に記載のＳＰＩＣＥコーナーモデル作成方法。
【請求項４】
ＭＯＳＦＥＴのＳＰＩＣＥコーナーモデル作成装置であって、
Ｎ種類（Ｎは２以上の整数）のＭＯＳＦＥＴから２種類のＭＯＳＦＥＴを取り出す任意の組合せに関し、前記２種類のＭＯＳＦＥＴのバラツキの方向が同方向の場合のバラツキの大きさに対する、前記２種類のＭＯＳＦＥＴのバラツキの方向が逆方向の場合のバラツキの大きさの比率Ｘの表が記憶された比率表記憶部と、
前記Ｎ種類のＭＯＳＦＥＴのうちの２種類のＭＯＳＦＥＴの組合せが指定された場合、前記比率Ｘの表から、指定された組合せに対応する比率Ｘの値を読み出す比率読み出し部と、
前記比率Ｘの値を、前記２種類のＭＯＳＦＥＴのうちの第１のＭＯＳＦＥＴのＦＡＳＴ側コーナーと第２のＭＯＳＦＥＴのＳＬＯＷ側コーナーに適用した第１のコーナーモデルと、前記比率Ｘの値を、前記第１のＭＯＳＦＥＴのＳＬＯＷ側コーナーと前記第２のＭＯＳＦＥＴのＦＡＳＴ側コーナーに適用した第２のコーナーモデルと、の２種類の逆方向バラツキのコーナーモデルを構成するコーナーモデル構成部と、
を備えることを特徴とするＳＰＩＣＥコーナーモデル作成装置。
【請求項５】
ＭＯＳＦＥＴのＳＰＩＣＥコーナーモデル作成装置であって、
Ｎ種類（Ｎは２以上の整数）のＭＯＳＦＥＴから２種類のＭＯＳＦＥＴを取り出す任意の組合せに関し、第１のモデルパラメータのバラツキに起因する前記２種類のＭＯＳＦＥＴのバラツキの方向が、同方向の場合のバラツキの大きさに対する、前記２種類のＭＯＳＦＥＴのバラツキの方向が逆方向の場合のバラツキの大きさの比率Ｙと、第２のモデルパラメータのバラツキに起因する前記２種類のＭＯＳＦＥＴのバラツキの方向が、同方向の場合のバラツキの大きさに対する、前記２種類のＭＯＳＦＥＴのバラツキの方向が逆方向の場合のバラツキの大きさの比率Ｚの表と、が記憶された比率表記憶部と、
前記Ｎ種類のＭＯＳＦＥＴのうちの２種類のＭＯＳＦＥＴの組合せが指定された場合、前記比率Ｙの表及び前記比率Ｚの表から、指定された組合せに対応する比率Ｙの値及び比率Ｚの値を読み出す比率読み出し部と、
前記比率Ｙの値及び前記比率Ｚの値を、前記２種類のＭＯＳＦＥＴのうちの第１のＭＯＳＦＥＴのＦＡＳＴ側コーナーと第２のＭＯＳＦＥＴのＳＬＯＷ側コーナーに適用した第１のコーナーモデルと、前記比率Ｙの値及び前記比率Ｚの値を、前記第１のＭＯＳＦＥＴのＳＬＯＷ側コーナーと前記第２のＭＯＳＦＥＴのＦＡＳＴ側コーナーに適用した第２のコーナーモデルと、の２種類の逆方向バラツキのコーナーモデルを構成するコーナーモデル構成部と、
を備えることを特徴とするＳＰＩＣＥコーナーモデル作成装置。
【請求項１】
ＭＯＳＦＥＴのＳＰＩＣＥコーナーモデル作成方法であって、
Ｎ種類（Ｎは２以上の整数）のＭＯＳＦＥＴから２種類のＭＯＳＦＥＴを取り出す任意の組合せに関し、前記２種類のＭＯＳＦＥＴのバラツキの方向が同方向の場合のバラツキの大きさに対する、前記２種類のＭＯＳＦＥＴのバラツキの方向が逆方向の場合のバラツキの大きさの比率Ｘの表を用意し、
前記Ｎ種類のＭＯＳＦＥＴのうちの２種類のＭＯＳＦＥＴの組合せが指定された場合、前記比率Ｘの表から、指定された組合せに対応する比率Ｘの値を読み出し、
前記比率Ｘの値を、前記２種類のＭＯＳＦＥＴのうちの第１のＭＯＳＦＥＴのＦＡＳＴ側コーナーと第２のＭＯＳＦＥＴのＳＬＯＷ側コーナーに適用した第１のコーナーモデルと、前記比率Ｘの値を、前記第１のＭＯＳＦＥＴのＳＬＯＷ側コーナーと前記第２のＭＯＳＦＥＴのＦＡＳＴ側コーナーに適用した第２のコーナーモデルと、の２種類の逆方向バラツキのコーナーモデルを構成する、
ことを特徴とするＳＰＩＣＥコーナーモデル作成方法。
【請求項２】
ＭＯＳＦＥＴのＳＰＩＣＥコーナーモデル作成方法であって、
Ｎ種類（Ｎは２以上の整数）のＭＯＳＦＥＴから２種類のＭＯＳＦＥＴを取り出す任意の組合せに関し、第１のモデルパラメータのバラツキに起因する前記２種類のＭＯＳＦＥＴのバラツキの方向が、同方向の場合のバラツキの大きさに対する、前記２種類のＭＯＳＦＥＴのバラツキの方向が逆方向の場合のバラツキの大きさの比率Ｙの表を用意し、
前記Ｎ種類のＭＯＳＦＥＴから２種類のＭＯＳＦＥＴを取り出す任意の組合せに関し、第２のモデルパラメータのバラツキに起因する前記２種類のＭＯＳＦＥＴのバラツキの方向が、同方向の場合のバラツキの大きさに対する、前記２種類のＭＯＳＦＥＴのバラツキの方向が逆方向の場合のバラツキの大きさの比率Ｚの表を用意し、
前記Ｎ種類のＭＯＳＦＥＴのうちの２種類のＭＯＳＦＥＴの組合せが指定された場合、前記比率Ｙの表及び前記比率Ｚの表から、指定された組合せに対応する比率Ｙの値及び比率Ｚの値を読み出し、
前記比率Ｙの値及び前記比率Ｚの値を、前記２種類のＭＯＳＦＥＴのうちの第１のＭＯＳＦＥＴのＦＡＳＴ側コーナーと第２のＭＯＳＦＥＴのＳＬＯＷ側コーナーに適用した第１のコーナーモデルと、前記比率Ｙの値及び前記比率Ｚの値を、前記第１のＭＯＳＦＥＴのＳＬＯＷ側コーナーと前記第２のＭＯＳＦＥＴのＦＡＳＴ側コーナーに適用した第２のコーナーモデルと、の２種類の逆方向バラツキのコーナーモデルを構成する、
ことを特徴とするＳＰＩＣＥコーナーモデル作成方法。
【請求項３】
前記Ｎ種類のＭＯＳＦＥＴの各々に関し、Typicalモデルを作成し、
前記Ｎ種類のＭＯＳＦＥＴの各々に関し、前記Typicalモデルのモデルパラメータの値を変化させることで、ＦＡＳＴ側のコーナーモデルと、ＳＬＯＷ側のコーナーモデルとを作成し、
前記Ｎ種類のＭＯＳＦＥＴから２種類のＭＯＳＦＥＴを取り出す任意の組合せに関し、前記比率Ｘの表を作成する、
ことを特徴とする請求項１に記載のＳＰＩＣＥコーナーモデル作成方法。
【請求項４】
ＭＯＳＦＥＴのＳＰＩＣＥコーナーモデル作成装置であって、
Ｎ種類（Ｎは２以上の整数）のＭＯＳＦＥＴから２種類のＭＯＳＦＥＴを取り出す任意の組合せに関し、前記２種類のＭＯＳＦＥＴのバラツキの方向が同方向の場合のバラツキの大きさに対する、前記２種類のＭＯＳＦＥＴのバラツキの方向が逆方向の場合のバラツキの大きさの比率Ｘの表が記憶された比率表記憶部と、
前記Ｎ種類のＭＯＳＦＥＴのうちの２種類のＭＯＳＦＥＴの組合せが指定された場合、前記比率Ｘの表から、指定された組合せに対応する比率Ｘの値を読み出す比率読み出し部と、
前記比率Ｘの値を、前記２種類のＭＯＳＦＥＴのうちの第１のＭＯＳＦＥＴのＦＡＳＴ側コーナーと第２のＭＯＳＦＥＴのＳＬＯＷ側コーナーに適用した第１のコーナーモデルと、前記比率Ｘの値を、前記第１のＭＯＳＦＥＴのＳＬＯＷ側コーナーと前記第２のＭＯＳＦＥＴのＦＡＳＴ側コーナーに適用した第２のコーナーモデルと、の２種類の逆方向バラツキのコーナーモデルを構成するコーナーモデル構成部と、
を備えることを特徴とするＳＰＩＣＥコーナーモデル作成装置。
【請求項５】
ＭＯＳＦＥＴのＳＰＩＣＥコーナーモデル作成装置であって、
Ｎ種類（Ｎは２以上の整数）のＭＯＳＦＥＴから２種類のＭＯＳＦＥＴを取り出す任意の組合せに関し、第１のモデルパラメータのバラツキに起因する前記２種類のＭＯＳＦＥＴのバラツキの方向が、同方向の場合のバラツキの大きさに対する、前記２種類のＭＯＳＦＥＴのバラツキの方向が逆方向の場合のバラツキの大きさの比率Ｙと、第２のモデルパラメータのバラツキに起因する前記２種類のＭＯＳＦＥＴのバラツキの方向が、同方向の場合のバラツキの大きさに対する、前記２種類のＭＯＳＦＥＴのバラツキの方向が逆方向の場合のバラツキの大きさの比率Ｚの表と、が記憶された比率表記憶部と、
前記Ｎ種類のＭＯＳＦＥＴのうちの２種類のＭＯＳＦＥＴの組合せが指定された場合、前記比率Ｙの表及び前記比率Ｚの表から、指定された組合せに対応する比率Ｙの値及び比率Ｚの値を読み出す比率読み出し部と、
前記比率Ｙの値及び前記比率Ｚの値を、前記２種類のＭＯＳＦＥＴのうちの第１のＭＯＳＦＥＴのＦＡＳＴ側コーナーと第２のＭＯＳＦＥＴのＳＬＯＷ側コーナーに適用した第１のコーナーモデルと、前記比率Ｙの値及び前記比率Ｚの値を、前記第１のＭＯＳＦＥＴのＳＬＯＷ側コーナーと前記第２のＭＯＳＦＥＴのＦＡＳＴ側コーナーに適用した第２のコーナーモデルと、の２種類の逆方向バラツキのコーナーモデルを構成するコーナーモデル構成部と、
を備えることを特徴とするＳＰＩＣＥコーナーモデル作成装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１１−１１４３２８（Ｐ２０１１−１１４３２８Ａ）
【公開日】平成２３年６月９日（２０１１．６．９）
【国際特許分類】
【出願番号】特願２００９−２７２４９７（Ｐ２００９−２７２４９７）
【出願日】平成２１年１１月３０日（２００９．１１．３０）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２３年６月９日（２０１１．６．９）
【国際特許分類】
【出願日】平成２１年１１月３０日（２００９．１１．３０）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]