【課題】本発明は、エピタキシャル構造体及びその製造方法に関する。
【解決手段】本発明のエピタキシャル構造体の製造方法は、少なくとも一つの結晶面を有する基板を提供する第一ステップと、前記基板の結晶面に複数の空隙を含むカーボンナノチューブ層を配置する第二ステップと、前記基板の結晶面にエピタキシャル層を成長させる第三ステップと、を含む。 （もっと読む）

【課題】炭化シリコン基板上のＩＩＩ族窒化物エピタキシャル層の提供。
【解決手段】半導体構造が開示され、この半導体構造は、少なくとも１００ｍｍの直径を有する炭化シリコンのウェハと、ウェハ上のＩＩＩ族窒化物ヘテロ構造とを含んでおり、これは、多くの特性において、高い均一性を示す。これらは、ウェハ全面で３パーセント未満のシート抵抗率の標準偏差；ウェハ全面で１パーセント未満の電子移動度の標準偏差；ウェハ全面で約３．３パーセント以下のキャリア密度の標準偏差；およびウェハ全面で約２．５パーセントの導電性の標準偏差を含む。 （もっと読む）

【課題】支持基板と半導体層とを分離するために照射される光について、支持基板と半導体層との間に形成される中間層の光熱変換層で吸収されない光が半導体層に透過するのを防止する半導体デバイスの製造方法を提供する。
【解決手段】本半導体デバイスの製造方法は、光熱変換層２１と第１の透明層２３とを含む中間層２０を有する積層支持基板１の作製工程と、積層貼り合わせ基板２の作製工程と、エピ成長用積層支持基板３の作製工程と、デバイス用積層支持基板４の作製工程と、デバイス用積層支持基板４の光熱変換層２１で吸収され第１の透明層２３で全反射されるように光照射することによるデバイス用積層ウエハ５の作製工程と、透明半導体積層ウエハ６を含む半導体デバイス７の作製工程と、を備える。 （もっと読む）

【目的】
ｐ型ドーパント濃度の制御性に優れ、高品質なｐ型ＺｎＯ系結晶の成長方法を提供する。
【解決手段】
ＭＯＣＶＤ法により、分子構造中に酸素原子を含まない有機金属化合物と極性酸素材料とを用いてＺｎＯ系結晶層を成長する単結晶成長工程を有し、上記単結晶成長工程は、ＴＢＰ（ターシャリーブチルホスフィン）を供給する工程を有する。 （もっと読む）

【課題】石英製の反応炉の損傷を抑制することができ、副生成物の生成を抑制できるＩＩＩ族窒化物結晶の製造方法、ＩＩＩ族窒化物テンプレートの製造方法、ＩＩＩ族窒化物結晶及びＩＩＩ族窒化物テンプレートを提供する。
【解決手段】本発明に係るＩＩＩ族窒化物結晶は、ＩＩＩ族窒化物結晶中に１×１０^１６ｃｍ^−３以上１×１０^２０ｃｍ^−３未満の炭素を含み、前記炭素がＶ族サイトを置換しており、かつ、前記ＩＩＩ族窒化物結晶内でアクセプタとして働く他の不純物を含まないものである。 （もっと読む）

【課題】シリコンおよび炭化ケイ素基板上に堆積されたＧａＮフィルムにおける応力の制御方法、およびこれによって生成されたＧａＮフィルムを提供する。
【解決手段】典型的な方法は、基板を供給すること、および供給の中断をまったく伴なわず、成長チャンバへの少なくとも１つの先駆物質の供給によって形成された、当初組成物から最終組成物までの実質的に連続したグレードの様々な組成物を有する基板上にグレーデッド窒化ガリウム層を堆積させることを含む。典型的な半導体フィルムは、基板と、供給の中断をまったく伴なわず、成長チャンバへの少なくとも１つの先駆物質の供給によって形成された、当初組成物から最終組成物までの実質的に連続したグレードの様々な組成物を有する基板上に堆積されたグレーデッド窒化ガリウム層とを含む。 （もっと読む）

【課題】主面の面積が大きく反りの小さいＧａＮ系膜を製造することが可能なＧａＮ系膜の製造方法を提供する。
【解決手段】本ＧａＮ系膜の製造方法は、主面１１ｍ内の熱膨張係数が、ＧａＮ結晶のａ軸方向の熱膨脹係数に比べて、１．０倍より大きく１．２倍より小さい支持基板１１と、支持基板１１の主面１１ｍ側に配置されている単結晶膜１３と、を含み、単結晶膜１３が単結晶膜１３の主面１３ｍに垂直な軸に対して３回対称性を有するＳｉＣ膜である複合基板１０を準備する工程と、複合基板１０における単結晶膜１３の主面１３ｍ上にＧａＮ系膜２０を成膜する工程と、を含む。 （もっと読む）

【課題】Ｉｎを含む窒化物化合物半導体結晶で、より容易にｐ型の電気的特性が得られるようにする。
【解決手段】まず、基板１０１を加熱する。次に、少なくともＩｎ原料、アンモニア、窒素以外のＶ族の原料、およびｐ型ドーパントの原料を基板１０１の上に供給する。ただし、窒素以外のＶ族は、Ａｓ，Ｐ，およびＳｂの中より選択したものである。なお、Ｉｎ原料の他に、Ｇａ原料、Ａｌ原料などを加えるようにしてもよい。これにより、基板１０１の上に、Ｉｎを含むｐ型窒化物化合物半導体結晶の層１０２が形成できる。 （もっと読む）

【課題】転位発生の防止と基板の反り低減を、中間層を構成する窒化物半導体層の積層数を少なくして実現できる窒化ガリウム系化合物半導体基板を提供する。
【解決手段】Ｓｉ単結晶からなる基板１と、前記基板上に形成された窒化物半導体からなる中間層２と、前記中間層上に形成された窒化ガリウム系化合物半導体３からなる活性層で構成される窒化ガリウム系化合物半導体基板であって、前記中間層は、前記基板上に第一層２１と第二層２２がこの順で積層された初期バッファ層２００と、前記初期バッファ層上に第三層２３と第四層２４をこの順で複数回繰り返し積層し最後に第五層２５を積層してなる複合層２０２を複数積層した周期堆積層２０３からなる。 （もっと読む）

【課題】より良質な窒化物半導体結晶層を製造する方法を提供する。
【解決手段】実施形態によれば、窒化物半導体結晶層の製造方法は、基体の上に設けられたシリコン結晶層の上に、第１の厚さを有する窒化物半導体結晶層を形成する工程を備える。前記シリコン結晶層は、前記窒化物半導体結晶層の形成の前には、前記第１の厚さよりも薄い第２の厚さを有している。前記窒化物半導体結晶層の形成は、前記シリコン結晶層の少なくとも一部を前記窒化物半導体結晶層に取り込ませ、前記シリコン結晶層の厚さを前記第２の厚さから減少せることを含む。 （もっと読む）

【課題】結晶層の結晶性や均一性を向上させることができるIII族窒化物半導体素子製造用基板の製造方法を提供する。
【解決手段】成長用下地基板１０上に、クロム層２０を形成する成膜工程と、該クロム層２０を、所定の条件で窒化することによりクロム窒化物層３０とする窒化工程と、該クロム窒化物層３０上に、バッファ層４０を介して、少なくとも１層のIII族窒化物半導体層５０をエピタキシャル成長させる結晶層成長工程とを具えるIII族窒化物半導体素子製造用基板９０の製造方法であって、前記クロム層２０は、スパッタリング法により、スパッタリング粒子飛程領域における成膜速度が７〜65Å/秒の範囲で、厚さが50〜300Åの範囲となるよう成膜され、前記クロム窒化物層３０は、炉内圧力6.666kPa以上66.66kPa以下の、温度1000℃以上のMOCVD成長炉内において、アンモニアガスを含むガス雰囲気中で形成される。 （もっと読む）

【課題】基板の温度分布を任意に調整することのできる成膜装置を提供する。また、基板を均一に加熱して、所望の厚さの膜を形成することのできる成膜方法を提供する。
【解決手段】成膜装置１００は、チャンバ１０３と、チャンバ１０３内に設けられてシリコンウェハ１０１が載置されるサセプタ１０２と、サセプタ１０２を回転させる回転部１０４と、サセプタ１０２の下方に位置するインヒータ１２０およびアウトヒータ１２１と、これらのヒータの下方に位置するリフレクタ集合部１０５とを有する。リフレクタ集合部１０５は、環状のリフレクタと円盤状のリフレクタとが組み合わされてなる。 （もっと読む）

【課題】非常に優れた形態的特徴を有し、例えばマイクロエレクトロニクスおよび／またはオプトエレクトロニクスデバイスおよびデバイス前駆体構造体を製作するための基板として使用される（Ａｌ、Ｇａ、Ｉｎ）Ｎ物品の製造方法を提供する。
【解決手段】エピタキシャルに適合できる犠牲型板１２を設けるステップと、単結晶（Ａｌ、Ｇａ、Ｉｎ）Ｎ材料１６を型板１２上に堆積して、犠牲型板１２と（Ａｌ、Ｇａ、Ｉｎ）Ｎ材料１６との間の界面１４を含む複合犠牲型板／（Ａｌ、Ｇａ、Ｉｎ）Ｎ物品１０を形成するステップと、複合犠牲型板／（Ａｌ、Ｇａ、Ｉｎ）Ｎ物品１０を界面修正して、犠牲型板１２を（Ａｌ、Ｇａ、Ｉｎ）Ｎ材料１６から分割し、独立（Ａｌ、Ｇａ、Ｉｎ）Ｎ物品１０を生じるステップにより、独立（Ａｌ、Ｇａ、Ｉｎ）Ｎ物品を製造する。 （もっと読む）

【課題】半導体デバイス用の基板として好ましく用いられ得るように結晶を破壊することなく直接かつ確実に評価された結晶表面層を有する窒化物結晶およびエピ層付窒化物結晶基板の製造方法を提供する。
【解決手段】窒化物結晶１の機械加工後の化学機械的研磨により、機械加工により悪化した窒化物結晶の表面層１ａの結晶性を化学機械的研磨により向上させる窒化物結晶の製造方法であって、化学機械的研磨においてｐＨが６以下または８以上のスラリーを用いて、窒化物結晶１の表面層１ａの結晶性の向上は、結晶の任意の特定結晶格子面のＸ線回折条件を満たしながら結晶の表面からのＸ線侵入深さを変化させるＸ線回折測定から得られる結晶の表面層の均一歪みが２．１×１０^-3以下である。 （もっと読む）

【課題】Ｓｉ単結晶基板を用いた化合物半導体基板において、化合物半導体基板の機械強度低下と熱伝導率低下を、Ｓｉ単結晶基板のドーパント濃度制御で低減する。
【解決手段】Ｓｉ単結晶基板上に中間層とデバイス活性層を備えた化合物半導体基板で、Ｓｉ単結晶基板は、中間層側の一主面の表面から厚さ方向に向かってドーパント濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以上１×１０^２１ａｔｏｍｓ／ｃｍ^３以下である領域１と、ドーパント濃度が連続的に減少する遷移領域１と、ドーパント濃度が１×１０^１２ａｔｏｍｓ／ｃｍ^３以上５×１０^１７ａｔｏｍｓ／ｃｍ^３以下である領域２と、ドーパント濃度が連続的に増加する遷移領域２と、ドーパント濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以上１×１０^２１ａｔｏｍｓ／ｃｍ^３以下である領域３とからなる。 （もっと読む）

【課題】窒化物半導体膜の気相成長において、一度に処理する基板の枚数を増大させ、生産性を向上させることができる膜の形成方法および基板処理装置を提供する。
【解決手段】縦型バッチ処理室２０１内の基板処理領域２０６２に複数の基板が搬入される工程と、前記処理室内の前記基板処理領域が加熱維持され、前記処理室内の前記基板処理領域外に設けられた第一ガス供給口９３１から窒素含有ガスが供給され、前記第一ガス供給口９３１よりも前記基板処理領域側に設けられた第二，第三，第四，第五ガス供給口９３５，９３６，９３７，９３８から金属含有ガスが供給され、前記複数の基板に窒素及び金属からなる窒化物半導体膜が形成される工程と、を有する。 （もっと読む）

【課題】ダイヤモンド基板上に、クラックが抑制され、かつ膜厚が厚い単結晶窒化物層を有する半導体積層構造を提供すること。
【解決手段】ダイヤモンド基板上に直接成長した窒化物層が多結晶となる上記課題を解決するため、本発明に係る半導体積層構造は、ダイヤモンド基板と、ダイヤモンド基板上の、Ｓｉを含む第１の層と、第１の層上の、単結晶窒化物で構成される第２の層とを備える。Ｓｉを含む第１の層をダイヤモンド基板と第２の層との間に設けることにより、第２の層の膜厚を大きくしても、第２の層を構成する窒化物を、クラックの抑制された単結晶とすることができる。したがって、当該半導体積層構造を利用することで、高いドレイン電流および出力電力密度を有する電界効果トランジスターを実現することが可能である。 （もっと読む）

【課題】従来よりも原子レベルで平坦な表面を有する窒化物半導体薄膜及びその成長方法を提供すること。
【解決手段】ミスカットを有するGaN基板１０１のステップフロー成長（第１の成長工程）により制限領域１０２内に形成されたテラス２０２に、第１の成長工程よりも低い基板温度である第２の設定値Ｔ２でTMG又はTEGを供給する。これにより、テラス２０２の上にGaNの２次元核３０１が発生するが（図３（ａ）参照）、発生する２次元核３０１の個数が１個以上100個以下発生するだけの時間だけこの第２の成長工程を行う。次に、基板温度をＴ２よりも高い第３の設定値Ｔ３にする（第３の成長工程）。これにより、複数の２次元核３０１が横方向成長して１分子層の厚さの連続的なGaN薄膜３０２となる（図３（ｂ）参照）。第２と第３の工程を交互に繰り返すことにより、２分子層以上の厚さのGaN薄膜３０３を成長可能である（図３（ｃ）参照）。 （もっと読む）

【課題】大面積化が可能な非極性基板およびその製造方法を提供する。
【解決手段】この半導体基板の製造方法は、サファイア基板１０上に、ＧａＮ層１１と、Ａｌ_ＸＧａ_{（１−Ｘ）}Ｎ（０＜Ｘ≦１）層１２とが交互に積層された半導体成長層２０を形成する工程と、半導体成長層２０を、半導体成長層２０の成長面と交差する方向に沿って分割することにより、ＧａＮ層１１からなる第１領域１１ａとＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ（０＜Ｘ≦１）層１２からなる第２領域１２ａとが縞状に配置された非極性面からなる主表面（切り出し面１００ａ）を有する半導体基板１００を形成する工程とを備える。 （もっと読む）

【課題】結晶構造が劣化していない、低抵抗の六方晶窒化ホウ素構造とその熱処理方法を提供する。
【解決手段】絶縁性基板１１と、該絶縁性基板上に形成された単結晶六方晶窒化ホウ素１２とを有する六方晶窒化ホウ素構造であって、不純物としてシリコン、マグネシウム、ベリリウム、またはイオウを含み、そのドーピング濃度は、１×１０¹⁶から１×１０²⁰ｃｍ^-3の範囲であることを特徴とする。単結晶六方晶窒化ホウ素は、基板温度９００℃以上で熱処理してもよい。 （もっと読む）