半導体積層構造および電界効果トランジスター
【課題】ダイヤモンド基板上に、クラックが抑制され、かつ膜厚が厚い単結晶窒化物層を有する半導体積層構造を提供すること。
【解決手段】ダイヤモンド基板上に直接成長した窒化物層が多結晶となる上記課題を解決するため、本発明に係る半導体積層構造は、ダイヤモンド基板と、ダイヤモンド基板上の、Siを含む第1の層と、第1の層上の、単結晶窒化物で構成される第2の層とを備える。Siを含む第1の層をダイヤモンド基板と第2の層との間に設けることにより、第2の層の膜厚を大きくしても、第2の層を構成する窒化物を、クラックの抑制された単結晶とすることができる。したがって、当該半導体積層構造を利用することで、高いドレイン電流および出力電力密度を有する電界効果トランジスターを実現することが可能である。
【解決手段】ダイヤモンド基板上に直接成長した窒化物層が多結晶となる上記課題を解決するため、本発明に係る半導体積層構造は、ダイヤモンド基板と、ダイヤモンド基板上の、Siを含む第1の層と、第1の層上の、単結晶窒化物で構成される第2の層とを備える。Siを含む第1の層をダイヤモンド基板と第2の層との間に設けることにより、第2の層の膜厚を大きくしても、第2の層を構成する窒化物を、クラックの抑制された単結晶とすることができる。したがって、当該半導体積層構造を利用することで、高いドレイン電流および出力電力密度を有する電界効果トランジスターを実現することが可能である。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体積層構造および電界効果トランジスターに関し、より詳細には、単結晶窒化物層を有する半導体積層構造および電界効果トランジスターに関する。具体的には、絶縁ゲートバイポーラトランジスター(IGBT)を越えるパワートランジスターや、進行波管に代わるマイクロ波・ミリ波帯パワートランジスターに関する。
【背景技術】
【0002】
窒化ガリウム(GaN)、窒化アルミニウム(AlN)、窒化アルミニウムガリウム(AlGaN)等の窒化物は、大きい絶縁破壊電界や高いキャリア速度を有しているため、高出力の電子・光デバイスへの応用が期待されているが、高出力動作時に自己発熱により出力特性が制限されるといった問題がある。ダイヤモンドは物質中で最大の熱伝導率を有しているため、ダイヤモンド上に作製した電界効果トランジスターは、他の基板上では原理的に実現できない高出力動作ができる。
【0003】
しかしながら、ダイヤモンド上に窒化物層を直接成長させる従来の技術では、窒化物層が多結晶になりやすく、また窒化物層表面にクラックが生じる問題がある。そのため、従来技術によりダイヤモンド上に作製した電界効果トランジスターはドレイン電流が低く、高い出力電力密度が得られなかった。以下に、従来技術によりダイヤモンド基板に成長した窒化物層の構造と電界効果トランジスターについて述べる。
【0004】
図1(a)は、従来技術によりダイヤモンド基板上に窒化物層としてAlNを直接成長させた構造である。AlN層の成長には有機金属化学気相成長法(MOCVD法)を用いた。AlN層の膜厚は200nmである。この従来技術で作製したAlN層のX線回折2θ-ωスキャンを図1(b)に示す。AlN層のX線回折2θ-ωスキャンでは、AlN(0002)面、AlN(10−11)面、AlN(10−10)面、AlN(10−13)面からの回折ピークが観測された。これは、従来技術で作製したAlN層が、ダイヤモンド基板表面に対してAlN(0001)面、AlN(10−11)面、AlN(10−10)面、AlN(10−13)面が平行な、異なる4種類の結晶相から構成された多結晶であることを示している。窒化物層としてAlN層ではなくGaN層、AlGaN層をダイヤモンド基板上に直接成長した場合も、GaN層とAlGaN層は多結晶であった。このように、ダイヤモンド基板上に窒化物を直接成長した構造では、単結晶窒化物層の成長はできない(非特許文献1参照)。
【0005】
図2(a)は、ダイヤモンド基板上に膜厚1000nmのAlN層を直接成長させた構造である。この場合、AlN層が多結晶構造であるだけでなく、AlN表面には複数のクラックが生じる(図2(b)参照)。窒化物層としてAlN層ではなくGaN層、AlGaN層をダイヤモンド基板上に直接成長した場合も、GaN層とAlGaN層は多結晶であり、その表面には複数のクラックが生じた。このようにダイヤモンド基板上に窒化物を直接成長した構造では、クラックのない膜厚1000nm以上の厚い単結晶窒化物層の成長はできない(非特許文献2参照)。
【0006】
図3は、従来技術により、ダイヤモンド基板上に半導体積層構造を用いた電界効果トランジスターを作製するための工程図である。単結晶ダイヤモンド(111)基板上にMOCVD法を用いて、1200℃で膜厚200nmのAlN層を直接成長する(図3(a))。そのAlN層上に、膜厚1300nmのGaN層、膜厚25nmでAl組成0.25のAlGaN層を順に成長する(図3(b))。最後に、GaN層とAlGaN層とのヘテロ接合界面に形成される二次元電子ガス(2DEG)とオーミック接触するソース電極およびドレイン電極と、2DEGとショットキー接触するゲート電極を形成する(図3(c))。この従来技術で作製したダイヤモンド基板上の半導体積層構造を用いた電界効果トランジスターでは、半導体積層構造も多結晶であるため結晶性が悪く、また表面にクラックが生じていた。このため、この電界効果トランジスターのドレイン電流は250mA/mmと低く(図4参照)、高い出力電力密度が得られない。
【0007】
このように、従来技術によりダイヤモンド基板上に膜厚1000nm以上の窒化物層を直接成長した場合、クラックのない単結晶窒化物層が得られない。また、そのため、クラックのない単結晶窒化物層を用いたドレイン電流と出力電力密度が高い電界効果トランジスターを作製することができない。
【先行技術文献】
【非特許文献】
【0008】
【非特許文献1】Masataka Imura, et al., ‘‘Growth mechanism of c-axis-oriented AlN on (111) diamond substrates by metal-organic vapor phase epitaxy,’’ Journal of Crystal Growth, 312 (2010), pp. 1325-1328.
【非特許文献2】A. Dussaigne, et al., ‘‘GaN grown on (111) single crystal diamond substrate by molecular beam epitaxy,’’ Journal of Crystal Growth, 311 (2009), pp. 4539-4542.
【発明の概要】
【発明が解決しようとする課題】
【0009】
以上のように、従来技術では、ダイヤモンド基板上に窒化物層を直接成長していた。しかし、この場合、窒化物層は多結晶であり、さらに膜厚が1000nm以上の厚い窒化物層にはクラックが生じる。クラックを生じた多結晶窒化物層の電気伝導性は極めて低いため、ダイヤモンド基板上に窒化物半導体積層構造を直接成長して作製した電界効果トランジスターのドレイン電流は低く、高い出力電力密度が得られなかった。
【0010】
本発明は、このような問題点に鑑みてなされたものであり、その目的は、ダイヤモンド基板上に、クラックが抑制され、かつ膜厚が厚い単結晶窒化物層を有する半導体積層構造を提供することにある。また、本発明の他の目的は、当該半導体積層構造を備え、高いドレイン電流および出力電力密度を有する電界効果トランジスターを提供することにある。
【課題を解決するための手段】
【0011】
このような目的を達成するために、本発明の第1の態様は、ダイヤモンド基板と、前記ダイヤモンド基板上の、Siを含む第1の層と、前記第1の層上の、単結晶窒化物で構成される第2の層とを備えることを特徴とする半導体積層構造である。
【0012】
また、本発明の第2の態様は、第1の態様において、前記第1の層が、Si以外の成分として、Al、C及びNのうちの少なくとも1つを含むことを特徴とする。
【0013】
また、本発明の第3の態様は、第1又は第2の態様において、前記第1の層が、厚さが0.25nm以上10nm以下であり、面密度1×1014cm-2以上1×1016cm-2以下のSiを含有することを特徴とする。
【0014】
また、本発明の第4の態様は、第3の態様において、前記第2の層が、単結晶AlN層または単結晶AlGaN層であり、膜厚が1500nm以下であることを特徴とする。
【0015】
また、本発明の第5の態様は、第1から第2のいずれかの態様において、前記第2の層上の、AlN層とGaN層が交互に配置された多層膜で構成される第3の層と、前記第3の層上の、単結晶窒化物で構成される第4の層とをさらに備えることを特徴とする。
【0016】
また、本発明の第6の態様は、第5の態様において、前記第3の層が、膜厚200nm以下のAlN層と、膜厚200nm以下のGaN層が交互に積層された多層膜であり、前記多層膜は、積層周期が1周期以上であり、多層膜全体の厚さが1000nm以下であることを特徴とする。
【0017】
また、本発明の第7の態様は、第1から第6のいずれかの態様において、前記ダイヤモンド基板が、(111)又は(110)の面方位を有することを特徴とする。
【0018】
また、本発明の第8の態様は、ダイヤモンド基板と、前記ダイヤモンド基板上の、Siを含む第1の層と、前記第1の層上の、単結晶窒化物で構成される第2の層と、前記第2の層上の、AlN層とGaN層が交互に配置された多層膜で構成される第3の層と、前記第3の層上の、単結晶窒化物で構成される第4の層とを備え、前記第4の層は、膜厚5nmから30nmかつAl組成0.2から0.4のAlGaN層と、膜厚100nmから2000nmのGaN層とからなり、前記AlGaN層と前記GaN層とのヘテロ接合構造に二次元電子ガスを有することを特徴とする電界効果トランジスターである。
【0019】
また、本発明の第9の態様は、ダイヤモンド基板と、前記ダイヤモンド基板上の、Siを含む第1の層と、前記第1の層上の、単結晶窒化物で構成される第2の層と、前記第2の層上の、AlN層とGaN層が交互に配置された多層膜で構成される第3の層と、前記第3の層上の、単結晶窒化物で構成される第4の層とを備え、前記第4の層は、膜厚20nmから500nmのGaN層であり、前記第3の層を構成する前記多層膜と、前記第4の構成するGaN層とのヘテロ接合構造に二次元電子ガスを有することを特徴とする電界効果トランジスターである。
【発明の効果】
【0020】
本発明によれば、Siを含む第1の層をダイヤモンド基板と第2の層との間に設けることにより、ダイヤモンド基板上にクラックが抑制され、膜厚が厚い単結晶窒化物層を成長可能になる。その結果、ダイヤモンド基板上で、クラックが抑制された単結晶の半導体積層構造を用いた、ドレイン電流および出力電力密度が高い電界効果トランジスターを作製することができる。
【図面の簡単な説明】
【0021】
【図1】(a)は、従来技術によりダイヤモンド基板上に窒化物層としてAlNを直接成長させた構造であり、(b)は、当該AlN層のX線回折2θ-ωスキャンを示す図である。
【図2】(a)は、ダイヤモンド基板上に膜厚1000nmのAlN層を直接成長させた構造の側面図であり、(b)は、その上面図である。
【図3】従来技術によりダイヤモンド基板上に半導体積層構造を用いた電界効果トランジスターを作製するための工程図である。
【図4】図3の電界効果トランジスターの特性を説明するためのグラフを示す図である。
【図5】窒化物層としてAlN層を成長した場合の実施例1に係る工程図である。
【図6】第2の層であるAlN層のX線回折2θ-ωスキャン及び成長表面の光学顕微鏡像を(a)及び(b)にそれぞれ示す図である。
【図7】(a)は、第2の層であるAlN層のX線回折2θ-ωスキャンにおけるAlN(0002)以外の面からの回折強度の合計と、AlN(0002)面の回折強度との比を示す図であり、(b)は、Si面密度がAlN層の結晶構造とクラックの形成に与える影響を示す図である。
【図8】膜厚が厚い単結晶GaNを窒化物層としてダイヤモンド基板上に成長させるための実施例2に係る工程図である。
【図9】第3の層である多層膜の積層周期が多層膜上の窒化物層の結晶構造とクラックの形成に与える影響を示す図である。
【図10】ダイヤモンド基板上に、AlGaN/GaNヘテロ接合構造の二次元電子ガスを利用した電界効果トランジスターを形成するための実施例3に係る工程図である。
【図11】ダイヤモンド基板上に成長したAlGaN/GaN構造からなる電界効果トランジスターのドレイン電流とゲート電圧の関係を示す図である。
【図12】ダイヤモンド基板上に、多層膜とGaN層とのヘテロ接合構造に形成される二次元電子ガスを利用した電界効果トランジスターを作製するための実施例4に係る工程図である。
【図13】ダイヤモンド基板上に成長した多層膜とGaN層とのヘテロ接合構造からなる電界効果トランジスターのドレイン電流とゲート電圧の関係を示す図である。
【発明を実施するための形態】
【0022】
以下、図面を参照して本発明の実施形態について詳細に説明する。
【0023】
本発明の概要
ダイヤモンド基板上に直接成長した窒化物層が多結晶となる上記課題を解決するため、本発明に係る半導体積層構造は、ダイヤモンド基板と、ダイヤモンド基板上の、Siを含む第1の層と、第1の層上の、単結晶窒化物で構成される第2の層とを備える。Siを含む第1の層をダイヤモンド基板と第2の層との間に設けることにより、第2の層の膜厚を大きくしても、第2の層を構成する窒化物を、クラックの抑制された単結晶とすることができる。したがって、当該半導体積層構造を利用することで、高いドレイン電流および出力電力密度を有する電界効果トランジスターを実現することが可能である。
【0024】
また、第2の層上の、AlN層とGaN層が交互に配置された多層膜で構成される第3の層と、第3の層上の、単結晶窒化物で構成される第4の層とをさらに備えてもよい。多層膜で構成される第3の層の上に単結晶窒化物層である第4の層を形成することにより、単結晶窒化物層の膜厚を一層大きくしてもクラックの発生を抑制することができる。したがって、当該半導体積層構造を利用することで、より高いドレイン電流および出力電力密度を有する電界効果トランジスターを実現することが可能である。
【0025】
第1の層は、厚さ0.25nm以上10nm以下であるのが好ましく、また、面密度1014cm-2から1016cm-2のSiを含有することが好ましい。第1の層には、Si以外の成分として、Al、C及びNのうちの少なくとも1つを含むことができ、TMA、NH3、SiH4を用いてMOCVD法で成長することができる。
【0026】
第2の層は、単結晶AlNまたは単結晶AlGaNであることが好ましく、膜厚が1500nm以下であることが好ましい。
【0027】
第3の層は、第3の層を構成するAlN層およびGaN層が、それぞれ膜厚200nm以下であることが好ましい。また、多層膜の積層周期が1周期以上であり、かつ多層膜全体の厚さが1000nm以下であることが好ましい。
【0028】
第4の層は、膜厚5nmから30nm、かつAl組成0.2から0.4のAlGaNと、膜厚100nmから2000nmのGaNとを有することが好ましい。この場合、AlGaNとGaNのヘテロ接合構造に二次元電子ガスが形成される。また、第4の層は、第3の層とのヘテロ接合構造に二次元電子ガスを有する膜厚20nmから500nmのGaNであってもよい。
【0029】
ダイヤモンド基板は、(111)または(110)の面方位を有するものを用いることができる。
【0030】
以下、具体的な実施例を数例挙げて説明するが、ここで言及する数値等のみに本発明を限定する意図ではないことに留意されたい。
【0031】
実施例1
ダイヤモンド基板上にクラックが抑制された単結晶窒化物層を形成するための構造を説明する。図5は、窒化物層としてAlN層を成長した場合の工程図である。AlN層は、MOCVD法により成長した。原料には、トリメチルアルミニウム(TMA)、アンモニア(NH3)を用いた。キャリアガスには水素を用いた。Si原料としてシラン(SiH4)を用いた。まず、ダイヤモンド(111)基板501の表面を水素雰囲気、1200℃でサーマルクリーニングした。その後、サーマルクリーニングしたダイヤモンド(111)基板501の表面に、1200℃でSi原子を含む第1の層502を成長した(図5(a))。第1の層502は、TMA、NH3、SiH4を用いてMOCVD法で成長した。TMAはAlとCの原料、NH3はNの原料、SiH4はSiの原料となる。TMA、NH3の供給量を制御することで、第1の層はSi以外の成分としてAl、C及びNのうちの少なくとも1つを含む。第1の層502を構成する原子は、互いに共有結合で結びついている。また、第1の層502はダイヤモンド基板501とも共有結合によって結びついているため、基板との接触力が強い。なお、第1の層502は、表面の平坦化が難しいダイヤモンドの直上に形成され、かつ厚さが薄いため、その構造を特定することは困難である。第1の層502のSi面密度は、SIMS測定で得られたSiの深さ方向プロファイルを積分して算出した。第1の層は10nmよりも薄い。本実施例では、第1の層のSi面密度は1015cm-2である。第1の層上に、1200℃で膜厚1000nmのAlNで構成された第2の層503を成長した(図5(b))。
【0032】
窒化物で構成された第2の層503をAlN層として説明したが、第2の層503をAlGaN層とした場合は、原料としてトリメチルガリウム(TMGa)、TMA、NH3を用いる。また、ダイヤモンド基板501の面方位を(111)として説明したが、面方位が(110)や(001)の場合も同様の工程である。
【0033】
図6(a)及び(b)に、AlN層のX線回折2θ-ωスキャンと成長表面の光学顕微鏡像をそれぞれ示す。図6(a)では、AlN(0002)面以外の面からの多結晶相の存在を示す回折ピークは検出されず、AlN(0002)面からの回折ピークのみが観測されることから、AlN層が(0001)配向した単結晶であることが分かる。このように、Siを含む第1の層502をダイヤモンド基板501とAlNで構成された第2の層503との間に設けることで、単結晶のAlN(0001)層が得られた。また膜厚1000nmのAlN層の表面にはクラックが生じていない(図6(b)参照)。ここで、Siを含む第1の層502の厚さは、0.25nm以上10nm以下であることがAlNで構成された第2の層503の結晶性が向上することが実験的に分かっている。
【0034】
次に、Siを含む第1の層のSi面密度がAlN層の結晶性とクラック形成に与える影響を説明する。Si面密度は、SiH4の供給量で制御した。図7(a)に、X線回折2θ-ωスキャンにおけるAlN(0002)以外の面からの回折強度の合計と、AlN(0002)面の回折強度との比を示す。Si面密度が108cm-2から1013cm-2の場合、AlN(0002)面以外の面からの回折ピークが検出され、AlN層は多結晶であった。一方、Siの面密度が1×1014cm-2以上1×1016cm-2以下の場合では、AlN(0002)面以外の面からの回折ピークは検出されず、AlN層は単結晶であった。
【0035】
図7(b)は、Si面密度がAlN層の結晶構造とクラックの形成に与える影響を示す。Si面密度が108cm-2から1013cm-2の場合、多結晶である上、AlN層の膜厚が1000nm以上ではクラックが生じた。一方、Siの面密度が1014cm-2から1016cm-2の場合、AlN層の膜厚が1000nmを超えてもクラックが生じなかった。ただし、Siの面密度が1014cm-2から1016cm-2の場合も、AlN層の膜厚が1500nm以上ではクラックが生じた。
【0036】
ダイヤモンド基板上に窒化物層としてAlGaNを成長した場合も、AlNの場合と同様に単結晶が得られた。
【0037】
また、ダイヤモンド基板の面方位が(110)の場合も、(111)と同様のSi面密度の範囲で単結晶窒化物層が得られたが、(110)の場合、窒化物層の膜厚が1200nm以上でクラックが生じた。一方、(001)の場合はSi面密度に依存せず、窒化物層は多結晶であった。
【0038】
実施例2
ダイヤモンド基板上に、クラックが抑制された膜厚1500nm以上の単結晶窒化物層を形成するための構造を説明する。図8は、膜厚が厚い単結晶GaNを窒化物層としてダイヤモンド基板上に成長させるための工程図である。GaN層は、MOCVD法により成長した。原料にはTMGa、NH3を用いた。キャリアガスには水素を用いた。ダイヤモンド基板801の(111)表面を水素雰囲気、1200℃でサーマルクリーニング後、そのダイヤモンド基板801の表面に1200℃でSi原子を含む第1の層802を成長した(図8(a))。Si原子を含む第1の層802のSi面密度は1015cm-2である。その上に、1200℃で膜厚200nmの単結晶AlNで構成された第2の層803を成長した(図8(b))。さらに、AlN層803上に、1000℃で膜厚3nmのAlN層と膜厚11nmのGaN層とを交互に積層した多層膜である第3の層804を成長した後(図8(c))、膜厚2000nmの単結晶GaNで構成された第4の層805を成長した(図8(d))。
【0039】
第3の層804上の窒化物層が単結晶GaN層である場合を説明したが、窒化物層が単結晶AlGaN層である場合は、原料にTMA、TMGa、NH3を用いる。また、窒化物層が単結晶AlN層である場合は原料にTMA、NH3を用いる。また、ダイヤモンド基板801の面方位を(111)として説明したが、面方位が(110)や(001)の場合も同様の工程である。
【0040】
図9に、多層膜の積層周期が多層膜上の窒化物層の結晶構造とクラックの形成に与える影響を示す。多層膜を用いない場合、実施例1で説明したように、膜厚が1500nm以上の窒化物層にはクラックが生じるのに対して、積層周期が1周期以上の多層膜上では、クラックのない膜厚1500nm以上の窒化物層を成長することができる。多層膜の積層周期が増えるに従ってクラックを生じることなく成長できる膜厚は増加する。その結果、多層膜の積層周期が30周期の場合では、多層膜上の窒化物層の膜厚が3000nmとなるまでクラックを生じることなく成長可能となった。
【0041】
多層膜におけるAlN層とGaN層の膜厚がそれぞれ3nmと11nmである場合を説明したが、AlN層とGaN層の膜厚が共に200nm以下の場合でも図9と同じ膜厚までクラックは発生しなかった。しかし、AlN層とGaN層のどちらか一方でも、その膜厚が200nmを超えると多層膜にクラックが発生した。また、多層膜全体の膜厚が1000nmを超えると多層膜にクラックが発生した。
【0042】
Si原子を含む第1の層802のSi面密度が1015cm-2である場合を説明したが、第1の層802のSi面密度が1014cm-2から1016cm-2の範囲でも、多層膜上の窒化物層は単結晶であり、図9と同じ膜厚までクラックは発生しなかった。
【0043】
また、ダイヤモンド基板801の面方位を(111)として説明したが、面方位が(110)の場合は(111)の場合より300nm薄い膜厚までクラックが生じた。一方、(001)の場合では多層膜上の窒化物層は多結晶であり、膜厚に関わらずクラックが発生した。
【0044】
実施例3
ダイヤモンド基板上に、AlGaN/GaNヘテロ接合構造の二次元電子ガスを利用した、高いドレイン電流および出力電力密度を有する電界効果トランジスターを形成するための構造を説明する。図10にその工程図を示す。ダイヤモンド基板1001の(111)表面を、水素雰囲気、1200℃でサーマルクリーニング後、1200℃でSi原子を含む第1の層1002を成長した(図10(a))。第1の層1002のSi面密度は1015cm-2である。その上に、MOCVD法により1200℃で膜厚200nmの単結晶AlNで構成された第2の層1003を成長した(図10(b))。次に、AlN層1003上に、1000℃で膜厚3nmのAlN層と膜厚11nmのGaN層とを交互に20周期積層した多層膜で構成される第3の層1004を成長した(図10(c))。そして、多層膜1004上に、膜厚1300nmのGaN層とAl組成0.25で膜厚25nmのAlGaN層とからなるAlGaN/GaN構造を有する第4の層1005を成長した(図10(d))。最後に、第4の層1005のAlGaN層上に、ソース電極およびドレイン電極と、ソース電極・ドレイン電極間のゲート電極を形成する(図10(e))。これにより、ダイヤモンド基板801上に半導体積層構造を利用した電界効果トランジスターが完成する。
【0045】
ダイヤモンド基板801の面方位を(111)として説明したが、面方位が(110)、(001)の場合も同様の工程である。
【0046】
図11に、ダイヤモンド基板上に成長したAlGaN/GaN構造からなる電界効果トランジスターのドレイン電流とゲート電圧の関係を示す。Si原子を含む層と多層膜の両方を用いた構造では、ドレイン電流は1500mA/mmであり、図4に示した従来構造(250mA/mm)の6倍に増加した。また、多層膜を用いず、Si原子を含む層のみを用いた構造では、ドレイン電流は1000mA/mmであり、従来構造の4倍に増加した。一方、Si原子を含む層を用いず多層膜のみを用いた構造では、ドレイン電流は350mA/mmであり、従来技術の約1.4倍であった。従来構造ではドレイン電流が低いため出力電力密度は評価できなかったが、Si原子を含む層と多層膜を用いた構造と、Si原子を含む層のみを用いた構造では、ドレイン電流が高いため出力電力密度が評価可能となり、8GHzにおいてそれぞれ30W/mm、20W/mmと高い出力電力密度が得られた(表1参照)。
【0047】
【表1】
【0048】
図11では、上記AlGaN/GaN構造におけるAlGaN層のAl組成が0.25である場合のドレイン電流とゲート電圧の関係を示したが、AlGaN層のAl組成が0.2から0.4の範囲でも同様の高いドレイン電流と出力電力密度が得られた。AlGaN層とGaN層の膜厚をそれぞれ25nm、1300nmとして説明したが、AlGaN層の膜厚が20nmから30nm、GaN層の膜厚が100nmから2000nmの範囲でも同様の高いドレイン電流と出力電力密度が得られた。
【0049】
また、Si原子を含む層のSi面密度が1015cm-2である場合を説明したが、Si原子を含む層のSi面密度を1014cm-2から1016cm-2とした場合も図11と同様の高いドレイン電流と出力電力密度が得られた。
【0050】
また、図10では、多層膜を構成するAlN層とGaN層の膜厚をそれぞれ3nm、11nm、積層周期を20周期として説明したが、多層膜全体の厚さが1000nm以下の範囲で、多層膜中のAlN層とGaN層の膜厚をそれぞれ200nm以下、積層周期を1周期以上とした場合でも同様の高いドレイン電流と出力電力密度が得られた。
【0051】
また、ダイヤモンド基板の面方位を(111)として説明したが、面方位が(110)の場合も(111)上と同様の高いドレイン電流および出力電力密度が得られた。Si原子を含む層と多層膜を用いた構造と、Si原子を含む層のみを用いた構造でのドレイン電流はそれぞれ1400mA/mm、900mA/mmである。また、8GHzにおける大出力電力密度はそれぞれ28W/mm、18W/mmと高い値が得られた(上掲の表1参照)。ただし、(001)の場合、多層膜上のAlGaN/GaN構造は多結晶であり、電界効果トランジスターは動作しなかった。
【0052】
実施例4
ダイヤモンド基板上に、多層膜とGaN層とのヘテロ接合構造に形成される二次元電子ガスを利用した、高いドレイン電流と出力電力密度を有する電界効果トランジスターを作製するための構造を説明する。図12に、その工程図を示す。ダイヤモンド基板1201の(111)表面を、水素雰囲気、1200℃でサーマルクリーニング後、1200℃でSi原子を含む第1の層1202を成長した(図12(a))。第1の層1202のSi面密度は1015cm-2である。その上に、MOCVD法により1200℃で膜厚200nmの単結晶AlNで構成された第2の層1203を成長した(図12(b))。次に、AlN層1203上に、1000℃で膜厚3nmのAlN層と膜厚11nmのGaN層を交互に20周期積層した多層膜で構成される第3の層1204を成長した(図12(c))。そして、多層膜1204上に、膜厚500nmのGaNで構成された第4の層1205を成長した(図12(d))。最後に、GaN層1205上にソース電極およびドレイン電極と、ソース電極・ドレイン電極間のゲート電極を形成する(図12(e))。これにより、ダイヤモンド基板1201上に半導体積層構造を利用した電界効果トランジスターが完成する。
【0053】
ダイヤモンド基板1201の面方位を(111)として説明したが、面方位が(110)、(001)の場合も同様の工程である。
【0054】
図13に、ダイヤモンド基板上に成長した多層膜とGaN層とのヘテロ接合構造からなる電界効果トランジスターのドレイン電流とゲート電圧の関係を示す。Si原子を用いた構造では、ドレイン電流は1400mA/mmであり、図4に示した従来構造(250mA/mm)の約5倍に増加し、8GHzにおける出力電力密度は28W/mmとなり高出力電力動作が可能になった(表2参照)。一方、Si原子を用いない構造では、ドレイン電流は350mA/mmであり、従来構造の約1.4倍であった。
【0055】
【表2】
【0056】
GaN層1205の膜厚を500nmとして説明したが、GaN層の膜厚が20nmから500nmの範囲でも図13と同様の高いドレイン電流と出力電力密度が得られた。
【0057】
また、Si原子を含む層のSi面密度が1015cm-2である場合を説明したが、Si原子を含む層のSi面密度を1014cm-2から1016cm-2とした場合も、図13と同様の高いドレイン電流および出力電力密度が得られた。
【0058】
また、多層膜を構成するAlN層とGaN層の膜厚をそれぞれ3nm、11nm、積層周期を20周期として説明したが、多層膜全体の厚さが1000nm以下となる範囲において、AlNとGaNの膜厚をそれぞれ200nm以下、積層周期を1周期以上とした場合でも図13と同様の高いドレイン電流と出力電力密度が得られた。
【0059】
また、ダイヤモンド基板の面方位を(111)として説明したが、面方位が(110)の場合も従来構造と比べて高いドレイン電流および出力電力密度が得られ、それぞれ1300mA/mm、26W/mmであった。ただし、(001)の場合、多層膜上のAlGaN/GaN構造は多結晶であり、電界効果トランジスターは動作しなかった。
【符号の説明】
【0060】
501、801、1001、1201 ダイヤモンド基板
502、802、1002、1202 Siを含む層(「第1の層」に対応)
503、803、1003、1203 単結晶AlN層(「第2の層」に対応)
804、1004、1204 AlN/GaN多層膜(「第3の層」に対応)
805、1005、1205 第4の層
【技術分野】
【0001】
本発明は、半導体積層構造および電界効果トランジスターに関し、より詳細には、単結晶窒化物層を有する半導体積層構造および電界効果トランジスターに関する。具体的には、絶縁ゲートバイポーラトランジスター(IGBT)を越えるパワートランジスターや、進行波管に代わるマイクロ波・ミリ波帯パワートランジスターに関する。
【背景技術】
【0002】
窒化ガリウム(GaN)、窒化アルミニウム(AlN)、窒化アルミニウムガリウム(AlGaN)等の窒化物は、大きい絶縁破壊電界や高いキャリア速度を有しているため、高出力の電子・光デバイスへの応用が期待されているが、高出力動作時に自己発熱により出力特性が制限されるといった問題がある。ダイヤモンドは物質中で最大の熱伝導率を有しているため、ダイヤモンド上に作製した電界効果トランジスターは、他の基板上では原理的に実現できない高出力動作ができる。
【0003】
しかしながら、ダイヤモンド上に窒化物層を直接成長させる従来の技術では、窒化物層が多結晶になりやすく、また窒化物層表面にクラックが生じる問題がある。そのため、従来技術によりダイヤモンド上に作製した電界効果トランジスターはドレイン電流が低く、高い出力電力密度が得られなかった。以下に、従来技術によりダイヤモンド基板に成長した窒化物層の構造と電界効果トランジスターについて述べる。
【0004】
図1(a)は、従来技術によりダイヤモンド基板上に窒化物層としてAlNを直接成長させた構造である。AlN層の成長には有機金属化学気相成長法(MOCVD法)を用いた。AlN層の膜厚は200nmである。この従来技術で作製したAlN層のX線回折2θ-ωスキャンを図1(b)に示す。AlN層のX線回折2θ-ωスキャンでは、AlN(0002)面、AlN(10−11)面、AlN(10−10)面、AlN(10−13)面からの回折ピークが観測された。これは、従来技術で作製したAlN層が、ダイヤモンド基板表面に対してAlN(0001)面、AlN(10−11)面、AlN(10−10)面、AlN(10−13)面が平行な、異なる4種類の結晶相から構成された多結晶であることを示している。窒化物層としてAlN層ではなくGaN層、AlGaN層をダイヤモンド基板上に直接成長した場合も、GaN層とAlGaN層は多結晶であった。このように、ダイヤモンド基板上に窒化物を直接成長した構造では、単結晶窒化物層の成長はできない(非特許文献1参照)。
【0005】
図2(a)は、ダイヤモンド基板上に膜厚1000nmのAlN層を直接成長させた構造である。この場合、AlN層が多結晶構造であるだけでなく、AlN表面には複数のクラックが生じる(図2(b)参照)。窒化物層としてAlN層ではなくGaN層、AlGaN層をダイヤモンド基板上に直接成長した場合も、GaN層とAlGaN層は多結晶であり、その表面には複数のクラックが生じた。このようにダイヤモンド基板上に窒化物を直接成長した構造では、クラックのない膜厚1000nm以上の厚い単結晶窒化物層の成長はできない(非特許文献2参照)。
【0006】
図3は、従来技術により、ダイヤモンド基板上に半導体積層構造を用いた電界効果トランジスターを作製するための工程図である。単結晶ダイヤモンド(111)基板上にMOCVD法を用いて、1200℃で膜厚200nmのAlN層を直接成長する(図3(a))。そのAlN層上に、膜厚1300nmのGaN層、膜厚25nmでAl組成0.25のAlGaN層を順に成長する(図3(b))。最後に、GaN層とAlGaN層とのヘテロ接合界面に形成される二次元電子ガス(2DEG)とオーミック接触するソース電極およびドレイン電極と、2DEGとショットキー接触するゲート電極を形成する(図3(c))。この従来技術で作製したダイヤモンド基板上の半導体積層構造を用いた電界効果トランジスターでは、半導体積層構造も多結晶であるため結晶性が悪く、また表面にクラックが生じていた。このため、この電界効果トランジスターのドレイン電流は250mA/mmと低く(図4参照)、高い出力電力密度が得られない。
【0007】
このように、従来技術によりダイヤモンド基板上に膜厚1000nm以上の窒化物層を直接成長した場合、クラックのない単結晶窒化物層が得られない。また、そのため、クラックのない単結晶窒化物層を用いたドレイン電流と出力電力密度が高い電界効果トランジスターを作製することができない。
【先行技術文献】
【非特許文献】
【0008】
【非特許文献1】Masataka Imura, et al., ‘‘Growth mechanism of c-axis-oriented AlN on (111) diamond substrates by metal-organic vapor phase epitaxy,’’ Journal of Crystal Growth, 312 (2010), pp. 1325-1328.
【非特許文献2】A. Dussaigne, et al., ‘‘GaN grown on (111) single crystal diamond substrate by molecular beam epitaxy,’’ Journal of Crystal Growth, 311 (2009), pp. 4539-4542.
【発明の概要】
【発明が解決しようとする課題】
【0009】
以上のように、従来技術では、ダイヤモンド基板上に窒化物層を直接成長していた。しかし、この場合、窒化物層は多結晶であり、さらに膜厚が1000nm以上の厚い窒化物層にはクラックが生じる。クラックを生じた多結晶窒化物層の電気伝導性は極めて低いため、ダイヤモンド基板上に窒化物半導体積層構造を直接成長して作製した電界効果トランジスターのドレイン電流は低く、高い出力電力密度が得られなかった。
【0010】
本発明は、このような問題点に鑑みてなされたものであり、その目的は、ダイヤモンド基板上に、クラックが抑制され、かつ膜厚が厚い単結晶窒化物層を有する半導体積層構造を提供することにある。また、本発明の他の目的は、当該半導体積層構造を備え、高いドレイン電流および出力電力密度を有する電界効果トランジスターを提供することにある。
【課題を解決するための手段】
【0011】
このような目的を達成するために、本発明の第1の態様は、ダイヤモンド基板と、前記ダイヤモンド基板上の、Siを含む第1の層と、前記第1の層上の、単結晶窒化物で構成される第2の層とを備えることを特徴とする半導体積層構造である。
【0012】
また、本発明の第2の態様は、第1の態様において、前記第1の層が、Si以外の成分として、Al、C及びNのうちの少なくとも1つを含むことを特徴とする。
【0013】
また、本発明の第3の態様は、第1又は第2の態様において、前記第1の層が、厚さが0.25nm以上10nm以下であり、面密度1×1014cm-2以上1×1016cm-2以下のSiを含有することを特徴とする。
【0014】
また、本発明の第4の態様は、第3の態様において、前記第2の層が、単結晶AlN層または単結晶AlGaN層であり、膜厚が1500nm以下であることを特徴とする。
【0015】
また、本発明の第5の態様は、第1から第2のいずれかの態様において、前記第2の層上の、AlN層とGaN層が交互に配置された多層膜で構成される第3の層と、前記第3の層上の、単結晶窒化物で構成される第4の層とをさらに備えることを特徴とする。
【0016】
また、本発明の第6の態様は、第5の態様において、前記第3の層が、膜厚200nm以下のAlN層と、膜厚200nm以下のGaN層が交互に積層された多層膜であり、前記多層膜は、積層周期が1周期以上であり、多層膜全体の厚さが1000nm以下であることを特徴とする。
【0017】
また、本発明の第7の態様は、第1から第6のいずれかの態様において、前記ダイヤモンド基板が、(111)又は(110)の面方位を有することを特徴とする。
【0018】
また、本発明の第8の態様は、ダイヤモンド基板と、前記ダイヤモンド基板上の、Siを含む第1の層と、前記第1の層上の、単結晶窒化物で構成される第2の層と、前記第2の層上の、AlN層とGaN層が交互に配置された多層膜で構成される第3の層と、前記第3の層上の、単結晶窒化物で構成される第4の層とを備え、前記第4の層は、膜厚5nmから30nmかつAl組成0.2から0.4のAlGaN層と、膜厚100nmから2000nmのGaN層とからなり、前記AlGaN層と前記GaN層とのヘテロ接合構造に二次元電子ガスを有することを特徴とする電界効果トランジスターである。
【0019】
また、本発明の第9の態様は、ダイヤモンド基板と、前記ダイヤモンド基板上の、Siを含む第1の層と、前記第1の層上の、単結晶窒化物で構成される第2の層と、前記第2の層上の、AlN層とGaN層が交互に配置された多層膜で構成される第3の層と、前記第3の層上の、単結晶窒化物で構成される第4の層とを備え、前記第4の層は、膜厚20nmから500nmのGaN層であり、前記第3の層を構成する前記多層膜と、前記第4の構成するGaN層とのヘテロ接合構造に二次元電子ガスを有することを特徴とする電界効果トランジスターである。
【発明の効果】
【0020】
本発明によれば、Siを含む第1の層をダイヤモンド基板と第2の層との間に設けることにより、ダイヤモンド基板上にクラックが抑制され、膜厚が厚い単結晶窒化物層を成長可能になる。その結果、ダイヤモンド基板上で、クラックが抑制された単結晶の半導体積層構造を用いた、ドレイン電流および出力電力密度が高い電界効果トランジスターを作製することができる。
【図面の簡単な説明】
【0021】
【図1】(a)は、従来技術によりダイヤモンド基板上に窒化物層としてAlNを直接成長させた構造であり、(b)は、当該AlN層のX線回折2θ-ωスキャンを示す図である。
【図2】(a)は、ダイヤモンド基板上に膜厚1000nmのAlN層を直接成長させた構造の側面図であり、(b)は、その上面図である。
【図3】従来技術によりダイヤモンド基板上に半導体積層構造を用いた電界効果トランジスターを作製するための工程図である。
【図4】図3の電界効果トランジスターの特性を説明するためのグラフを示す図である。
【図5】窒化物層としてAlN層を成長した場合の実施例1に係る工程図である。
【図6】第2の層であるAlN層のX線回折2θ-ωスキャン及び成長表面の光学顕微鏡像を(a)及び(b)にそれぞれ示す図である。
【図7】(a)は、第2の層であるAlN層のX線回折2θ-ωスキャンにおけるAlN(0002)以外の面からの回折強度の合計と、AlN(0002)面の回折強度との比を示す図であり、(b)は、Si面密度がAlN層の結晶構造とクラックの形成に与える影響を示す図である。
【図8】膜厚が厚い単結晶GaNを窒化物層としてダイヤモンド基板上に成長させるための実施例2に係る工程図である。
【図9】第3の層である多層膜の積層周期が多層膜上の窒化物層の結晶構造とクラックの形成に与える影響を示す図である。
【図10】ダイヤモンド基板上に、AlGaN/GaNヘテロ接合構造の二次元電子ガスを利用した電界効果トランジスターを形成するための実施例3に係る工程図である。
【図11】ダイヤモンド基板上に成長したAlGaN/GaN構造からなる電界効果トランジスターのドレイン電流とゲート電圧の関係を示す図である。
【図12】ダイヤモンド基板上に、多層膜とGaN層とのヘテロ接合構造に形成される二次元電子ガスを利用した電界効果トランジスターを作製するための実施例4に係る工程図である。
【図13】ダイヤモンド基板上に成長した多層膜とGaN層とのヘテロ接合構造からなる電界効果トランジスターのドレイン電流とゲート電圧の関係を示す図である。
【発明を実施するための形態】
【0022】
以下、図面を参照して本発明の実施形態について詳細に説明する。
【0023】
本発明の概要
ダイヤモンド基板上に直接成長した窒化物層が多結晶となる上記課題を解決するため、本発明に係る半導体積層構造は、ダイヤモンド基板と、ダイヤモンド基板上の、Siを含む第1の層と、第1の層上の、単結晶窒化物で構成される第2の層とを備える。Siを含む第1の層をダイヤモンド基板と第2の層との間に設けることにより、第2の層の膜厚を大きくしても、第2の層を構成する窒化物を、クラックの抑制された単結晶とすることができる。したがって、当該半導体積層構造を利用することで、高いドレイン電流および出力電力密度を有する電界効果トランジスターを実現することが可能である。
【0024】
また、第2の層上の、AlN層とGaN層が交互に配置された多層膜で構成される第3の層と、第3の層上の、単結晶窒化物で構成される第4の層とをさらに備えてもよい。多層膜で構成される第3の層の上に単結晶窒化物層である第4の層を形成することにより、単結晶窒化物層の膜厚を一層大きくしてもクラックの発生を抑制することができる。したがって、当該半導体積層構造を利用することで、より高いドレイン電流および出力電力密度を有する電界効果トランジスターを実現することが可能である。
【0025】
第1の層は、厚さ0.25nm以上10nm以下であるのが好ましく、また、面密度1014cm-2から1016cm-2のSiを含有することが好ましい。第1の層には、Si以外の成分として、Al、C及びNのうちの少なくとも1つを含むことができ、TMA、NH3、SiH4を用いてMOCVD法で成長することができる。
【0026】
第2の層は、単結晶AlNまたは単結晶AlGaNであることが好ましく、膜厚が1500nm以下であることが好ましい。
【0027】
第3の層は、第3の層を構成するAlN層およびGaN層が、それぞれ膜厚200nm以下であることが好ましい。また、多層膜の積層周期が1周期以上であり、かつ多層膜全体の厚さが1000nm以下であることが好ましい。
【0028】
第4の層は、膜厚5nmから30nm、かつAl組成0.2から0.4のAlGaNと、膜厚100nmから2000nmのGaNとを有することが好ましい。この場合、AlGaNとGaNのヘテロ接合構造に二次元電子ガスが形成される。また、第4の層は、第3の層とのヘテロ接合構造に二次元電子ガスを有する膜厚20nmから500nmのGaNであってもよい。
【0029】
ダイヤモンド基板は、(111)または(110)の面方位を有するものを用いることができる。
【0030】
以下、具体的な実施例を数例挙げて説明するが、ここで言及する数値等のみに本発明を限定する意図ではないことに留意されたい。
【0031】
実施例1
ダイヤモンド基板上にクラックが抑制された単結晶窒化物層を形成するための構造を説明する。図5は、窒化物層としてAlN層を成長した場合の工程図である。AlN層は、MOCVD法により成長した。原料には、トリメチルアルミニウム(TMA)、アンモニア(NH3)を用いた。キャリアガスには水素を用いた。Si原料としてシラン(SiH4)を用いた。まず、ダイヤモンド(111)基板501の表面を水素雰囲気、1200℃でサーマルクリーニングした。その後、サーマルクリーニングしたダイヤモンド(111)基板501の表面に、1200℃でSi原子を含む第1の層502を成長した(図5(a))。第1の層502は、TMA、NH3、SiH4を用いてMOCVD法で成長した。TMAはAlとCの原料、NH3はNの原料、SiH4はSiの原料となる。TMA、NH3の供給量を制御することで、第1の層はSi以外の成分としてAl、C及びNのうちの少なくとも1つを含む。第1の層502を構成する原子は、互いに共有結合で結びついている。また、第1の層502はダイヤモンド基板501とも共有結合によって結びついているため、基板との接触力が強い。なお、第1の層502は、表面の平坦化が難しいダイヤモンドの直上に形成され、かつ厚さが薄いため、その構造を特定することは困難である。第1の層502のSi面密度は、SIMS測定で得られたSiの深さ方向プロファイルを積分して算出した。第1の層は10nmよりも薄い。本実施例では、第1の層のSi面密度は1015cm-2である。第1の層上に、1200℃で膜厚1000nmのAlNで構成された第2の層503を成長した(図5(b))。
【0032】
窒化物で構成された第2の層503をAlN層として説明したが、第2の層503をAlGaN層とした場合は、原料としてトリメチルガリウム(TMGa)、TMA、NH3を用いる。また、ダイヤモンド基板501の面方位を(111)として説明したが、面方位が(110)や(001)の場合も同様の工程である。
【0033】
図6(a)及び(b)に、AlN層のX線回折2θ-ωスキャンと成長表面の光学顕微鏡像をそれぞれ示す。図6(a)では、AlN(0002)面以外の面からの多結晶相の存在を示す回折ピークは検出されず、AlN(0002)面からの回折ピークのみが観測されることから、AlN層が(0001)配向した単結晶であることが分かる。このように、Siを含む第1の層502をダイヤモンド基板501とAlNで構成された第2の層503との間に設けることで、単結晶のAlN(0001)層が得られた。また膜厚1000nmのAlN層の表面にはクラックが生じていない(図6(b)参照)。ここで、Siを含む第1の層502の厚さは、0.25nm以上10nm以下であることがAlNで構成された第2の層503の結晶性が向上することが実験的に分かっている。
【0034】
次に、Siを含む第1の層のSi面密度がAlN層の結晶性とクラック形成に与える影響を説明する。Si面密度は、SiH4の供給量で制御した。図7(a)に、X線回折2θ-ωスキャンにおけるAlN(0002)以外の面からの回折強度の合計と、AlN(0002)面の回折強度との比を示す。Si面密度が108cm-2から1013cm-2の場合、AlN(0002)面以外の面からの回折ピークが検出され、AlN層は多結晶であった。一方、Siの面密度が1×1014cm-2以上1×1016cm-2以下の場合では、AlN(0002)面以外の面からの回折ピークは検出されず、AlN層は単結晶であった。
【0035】
図7(b)は、Si面密度がAlN層の結晶構造とクラックの形成に与える影響を示す。Si面密度が108cm-2から1013cm-2の場合、多結晶である上、AlN層の膜厚が1000nm以上ではクラックが生じた。一方、Siの面密度が1014cm-2から1016cm-2の場合、AlN層の膜厚が1000nmを超えてもクラックが生じなかった。ただし、Siの面密度が1014cm-2から1016cm-2の場合も、AlN層の膜厚が1500nm以上ではクラックが生じた。
【0036】
ダイヤモンド基板上に窒化物層としてAlGaNを成長した場合も、AlNの場合と同様に単結晶が得られた。
【0037】
また、ダイヤモンド基板の面方位が(110)の場合も、(111)と同様のSi面密度の範囲で単結晶窒化物層が得られたが、(110)の場合、窒化物層の膜厚が1200nm以上でクラックが生じた。一方、(001)の場合はSi面密度に依存せず、窒化物層は多結晶であった。
【0038】
実施例2
ダイヤモンド基板上に、クラックが抑制された膜厚1500nm以上の単結晶窒化物層を形成するための構造を説明する。図8は、膜厚が厚い単結晶GaNを窒化物層としてダイヤモンド基板上に成長させるための工程図である。GaN層は、MOCVD法により成長した。原料にはTMGa、NH3を用いた。キャリアガスには水素を用いた。ダイヤモンド基板801の(111)表面を水素雰囲気、1200℃でサーマルクリーニング後、そのダイヤモンド基板801の表面に1200℃でSi原子を含む第1の層802を成長した(図8(a))。Si原子を含む第1の層802のSi面密度は1015cm-2である。その上に、1200℃で膜厚200nmの単結晶AlNで構成された第2の層803を成長した(図8(b))。さらに、AlN層803上に、1000℃で膜厚3nmのAlN層と膜厚11nmのGaN層とを交互に積層した多層膜である第3の層804を成長した後(図8(c))、膜厚2000nmの単結晶GaNで構成された第4の層805を成長した(図8(d))。
【0039】
第3の層804上の窒化物層が単結晶GaN層である場合を説明したが、窒化物層が単結晶AlGaN層である場合は、原料にTMA、TMGa、NH3を用いる。また、窒化物層が単結晶AlN層である場合は原料にTMA、NH3を用いる。また、ダイヤモンド基板801の面方位を(111)として説明したが、面方位が(110)や(001)の場合も同様の工程である。
【0040】
図9に、多層膜の積層周期が多層膜上の窒化物層の結晶構造とクラックの形成に与える影響を示す。多層膜を用いない場合、実施例1で説明したように、膜厚が1500nm以上の窒化物層にはクラックが生じるのに対して、積層周期が1周期以上の多層膜上では、クラックのない膜厚1500nm以上の窒化物層を成長することができる。多層膜の積層周期が増えるに従ってクラックを生じることなく成長できる膜厚は増加する。その結果、多層膜の積層周期が30周期の場合では、多層膜上の窒化物層の膜厚が3000nmとなるまでクラックを生じることなく成長可能となった。
【0041】
多層膜におけるAlN層とGaN層の膜厚がそれぞれ3nmと11nmである場合を説明したが、AlN層とGaN層の膜厚が共に200nm以下の場合でも図9と同じ膜厚までクラックは発生しなかった。しかし、AlN層とGaN層のどちらか一方でも、その膜厚が200nmを超えると多層膜にクラックが発生した。また、多層膜全体の膜厚が1000nmを超えると多層膜にクラックが発生した。
【0042】
Si原子を含む第1の層802のSi面密度が1015cm-2である場合を説明したが、第1の層802のSi面密度が1014cm-2から1016cm-2の範囲でも、多層膜上の窒化物層は単結晶であり、図9と同じ膜厚までクラックは発生しなかった。
【0043】
また、ダイヤモンド基板801の面方位を(111)として説明したが、面方位が(110)の場合は(111)の場合より300nm薄い膜厚までクラックが生じた。一方、(001)の場合では多層膜上の窒化物層は多結晶であり、膜厚に関わらずクラックが発生した。
【0044】
実施例3
ダイヤモンド基板上に、AlGaN/GaNヘテロ接合構造の二次元電子ガスを利用した、高いドレイン電流および出力電力密度を有する電界効果トランジスターを形成するための構造を説明する。図10にその工程図を示す。ダイヤモンド基板1001の(111)表面を、水素雰囲気、1200℃でサーマルクリーニング後、1200℃でSi原子を含む第1の層1002を成長した(図10(a))。第1の層1002のSi面密度は1015cm-2である。その上に、MOCVD法により1200℃で膜厚200nmの単結晶AlNで構成された第2の層1003を成長した(図10(b))。次に、AlN層1003上に、1000℃で膜厚3nmのAlN層と膜厚11nmのGaN層とを交互に20周期積層した多層膜で構成される第3の層1004を成長した(図10(c))。そして、多層膜1004上に、膜厚1300nmのGaN層とAl組成0.25で膜厚25nmのAlGaN層とからなるAlGaN/GaN構造を有する第4の層1005を成長した(図10(d))。最後に、第4の層1005のAlGaN層上に、ソース電極およびドレイン電極と、ソース電極・ドレイン電極間のゲート電極を形成する(図10(e))。これにより、ダイヤモンド基板801上に半導体積層構造を利用した電界効果トランジスターが完成する。
【0045】
ダイヤモンド基板801の面方位を(111)として説明したが、面方位が(110)、(001)の場合も同様の工程である。
【0046】
図11に、ダイヤモンド基板上に成長したAlGaN/GaN構造からなる電界効果トランジスターのドレイン電流とゲート電圧の関係を示す。Si原子を含む層と多層膜の両方を用いた構造では、ドレイン電流は1500mA/mmであり、図4に示した従来構造(250mA/mm)の6倍に増加した。また、多層膜を用いず、Si原子を含む層のみを用いた構造では、ドレイン電流は1000mA/mmであり、従来構造の4倍に増加した。一方、Si原子を含む層を用いず多層膜のみを用いた構造では、ドレイン電流は350mA/mmであり、従来技術の約1.4倍であった。従来構造ではドレイン電流が低いため出力電力密度は評価できなかったが、Si原子を含む層と多層膜を用いた構造と、Si原子を含む層のみを用いた構造では、ドレイン電流が高いため出力電力密度が評価可能となり、8GHzにおいてそれぞれ30W/mm、20W/mmと高い出力電力密度が得られた(表1参照)。
【0047】
【表1】
【0048】
図11では、上記AlGaN/GaN構造におけるAlGaN層のAl組成が0.25である場合のドレイン電流とゲート電圧の関係を示したが、AlGaN層のAl組成が0.2から0.4の範囲でも同様の高いドレイン電流と出力電力密度が得られた。AlGaN層とGaN層の膜厚をそれぞれ25nm、1300nmとして説明したが、AlGaN層の膜厚が20nmから30nm、GaN層の膜厚が100nmから2000nmの範囲でも同様の高いドレイン電流と出力電力密度が得られた。
【0049】
また、Si原子を含む層のSi面密度が1015cm-2である場合を説明したが、Si原子を含む層のSi面密度を1014cm-2から1016cm-2とした場合も図11と同様の高いドレイン電流と出力電力密度が得られた。
【0050】
また、図10では、多層膜を構成するAlN層とGaN層の膜厚をそれぞれ3nm、11nm、積層周期を20周期として説明したが、多層膜全体の厚さが1000nm以下の範囲で、多層膜中のAlN層とGaN層の膜厚をそれぞれ200nm以下、積層周期を1周期以上とした場合でも同様の高いドレイン電流と出力電力密度が得られた。
【0051】
また、ダイヤモンド基板の面方位を(111)として説明したが、面方位が(110)の場合も(111)上と同様の高いドレイン電流および出力電力密度が得られた。Si原子を含む層と多層膜を用いた構造と、Si原子を含む層のみを用いた構造でのドレイン電流はそれぞれ1400mA/mm、900mA/mmである。また、8GHzにおける大出力電力密度はそれぞれ28W/mm、18W/mmと高い値が得られた(上掲の表1参照)。ただし、(001)の場合、多層膜上のAlGaN/GaN構造は多結晶であり、電界効果トランジスターは動作しなかった。
【0052】
実施例4
ダイヤモンド基板上に、多層膜とGaN層とのヘテロ接合構造に形成される二次元電子ガスを利用した、高いドレイン電流と出力電力密度を有する電界効果トランジスターを作製するための構造を説明する。図12に、その工程図を示す。ダイヤモンド基板1201の(111)表面を、水素雰囲気、1200℃でサーマルクリーニング後、1200℃でSi原子を含む第1の層1202を成長した(図12(a))。第1の層1202のSi面密度は1015cm-2である。その上に、MOCVD法により1200℃で膜厚200nmの単結晶AlNで構成された第2の層1203を成長した(図12(b))。次に、AlN層1203上に、1000℃で膜厚3nmのAlN層と膜厚11nmのGaN層を交互に20周期積層した多層膜で構成される第3の層1204を成長した(図12(c))。そして、多層膜1204上に、膜厚500nmのGaNで構成された第4の層1205を成長した(図12(d))。最後に、GaN層1205上にソース電極およびドレイン電極と、ソース電極・ドレイン電極間のゲート電極を形成する(図12(e))。これにより、ダイヤモンド基板1201上に半導体積層構造を利用した電界効果トランジスターが完成する。
【0053】
ダイヤモンド基板1201の面方位を(111)として説明したが、面方位が(110)、(001)の場合も同様の工程である。
【0054】
図13に、ダイヤモンド基板上に成長した多層膜とGaN層とのヘテロ接合構造からなる電界効果トランジスターのドレイン電流とゲート電圧の関係を示す。Si原子を用いた構造では、ドレイン電流は1400mA/mmであり、図4に示した従来構造(250mA/mm)の約5倍に増加し、8GHzにおける出力電力密度は28W/mmとなり高出力電力動作が可能になった(表2参照)。一方、Si原子を用いない構造では、ドレイン電流は350mA/mmであり、従来構造の約1.4倍であった。
【0055】
【表2】
【0056】
GaN層1205の膜厚を500nmとして説明したが、GaN層の膜厚が20nmから500nmの範囲でも図13と同様の高いドレイン電流と出力電力密度が得られた。
【0057】
また、Si原子を含む層のSi面密度が1015cm-2である場合を説明したが、Si原子を含む層のSi面密度を1014cm-2から1016cm-2とした場合も、図13と同様の高いドレイン電流および出力電力密度が得られた。
【0058】
また、多層膜を構成するAlN層とGaN層の膜厚をそれぞれ3nm、11nm、積層周期を20周期として説明したが、多層膜全体の厚さが1000nm以下となる範囲において、AlNとGaNの膜厚をそれぞれ200nm以下、積層周期を1周期以上とした場合でも図13と同様の高いドレイン電流と出力電力密度が得られた。
【0059】
また、ダイヤモンド基板の面方位を(111)として説明したが、面方位が(110)の場合も従来構造と比べて高いドレイン電流および出力電力密度が得られ、それぞれ1300mA/mm、26W/mmであった。ただし、(001)の場合、多層膜上のAlGaN/GaN構造は多結晶であり、電界効果トランジスターは動作しなかった。
【符号の説明】
【0060】
501、801、1001、1201 ダイヤモンド基板
502、802、1002、1202 Siを含む層(「第1の層」に対応)
503、803、1003、1203 単結晶AlN層(「第2の層」に対応)
804、1004、1204 AlN/GaN多層膜(「第3の層」に対応)
805、1005、1205 第4の層
【特許請求の範囲】
【請求項1】
ダイヤモンド基板と、
前記ダイヤモンド基板上の、Siを含む第1の層と、
前記第1の層上の、単結晶窒化物で構成される第2の層と
を備えることを特徴とする半導体積層構造。
【請求項2】
前記第1の層は、Si以外の成分として、Al、C及びNのうちの少なくとも1つを含むことを特徴とする請求項1に記載の半導体積層構造。
【請求項3】
前記第1の層は、厚さが0.25nm以上10nm以下であり、面密度1×1014cm-2以上1×1016cm-2以下のSiを含有することを特徴とする請求項1又は2に記載の半導体積層構造。
【請求項4】
前記第2の層は、単結晶AlN層または単結晶AlGaN層であり、膜厚が1500nm以下であることを特徴とする請求項3に記載の半導体積層構造。
【請求項5】
前記第2の層上の、AlN層とGaN層が交互に配置された多層膜で構成される第3の層と、
前記第3の層上の、単結晶窒化物で構成される第4の層と
をさらに備えることを特徴とする請求項1から4のいずれかに記載の半導体積層構造。
【請求項6】
前記第3の層は、膜厚200nm以下のAlN層と、膜厚200nm以下のGaN層が交互に積層された多層膜であり、
前記多層膜は、積層周期が1周期以上であり、多層膜全体の厚さが1000nm以下であることを特徴とする請求項5に記載の半導体積層構造。
【請求項7】
前記ダイヤモンド基板は、(111)又は(110)の面方位を有することを特徴とする請求項1から6のいずれかに記載の半導体積層構造。
【請求項8】
ダイヤモンド基板と、
前記ダイヤモンド基板上の、Siを含む第1の層と、
前記第1の層上の、単結晶窒化物で構成される第2の層と、
前記第2の層上の、AlN層とGaN層が交互に配置された多層膜で構成される第3の層と、
前記第3の層上の、単結晶窒化物で構成される第4の層と
を備え、
前記第4の層は、膜厚5nmから30nmかつAl組成0.2から0.4のAlGaN層と、膜厚100nmから2000nmのGaN層とからなり、
前記AlGaN層と前記GaN層とのヘテロ接合構造に二次元電子ガスを有することを特徴とする電界効果トランジスター。
【請求項9】
ダイヤモンド基板と、
前記ダイヤモンド基板上の、Siを含む第1の層と、
前記第1の層上の、単結晶窒化物で構成される第2の層と、
前記第2の層上の、AlN層とGaN層が交互に配置された多層膜で構成される第3の層と、
前記第3の層上の、単結晶窒化物で構成される第4の層と
を備え、
前記第4の層は、膜厚20nmから500nmのGaN層であり、
前記第3の層を構成する前記多層膜と、前記第4の構成するGaN層とのヘテロ接合構造に二次元電子ガスを有することを特徴とする電界効果トランジスター。
【請求項1】
ダイヤモンド基板と、
前記ダイヤモンド基板上の、Siを含む第1の層と、
前記第1の層上の、単結晶窒化物で構成される第2の層と
を備えることを特徴とする半導体積層構造。
【請求項2】
前記第1の層は、Si以外の成分として、Al、C及びNのうちの少なくとも1つを含むことを特徴とする請求項1に記載の半導体積層構造。
【請求項3】
前記第1の層は、厚さが0.25nm以上10nm以下であり、面密度1×1014cm-2以上1×1016cm-2以下のSiを含有することを特徴とする請求項1又は2に記載の半導体積層構造。
【請求項4】
前記第2の層は、単結晶AlN層または単結晶AlGaN層であり、膜厚が1500nm以下であることを特徴とする請求項3に記載の半導体積層構造。
【請求項5】
前記第2の層上の、AlN層とGaN層が交互に配置された多層膜で構成される第3の層と、
前記第3の層上の、単結晶窒化物で構成される第4の層と
をさらに備えることを特徴とする請求項1から4のいずれかに記載の半導体積層構造。
【請求項6】
前記第3の層は、膜厚200nm以下のAlN層と、膜厚200nm以下のGaN層が交互に積層された多層膜であり、
前記多層膜は、積層周期が1周期以上であり、多層膜全体の厚さが1000nm以下であることを特徴とする請求項5に記載の半導体積層構造。
【請求項7】
前記ダイヤモンド基板は、(111)又は(110)の面方位を有することを特徴とする請求項1から6のいずれかに記載の半導体積層構造。
【請求項8】
ダイヤモンド基板と、
前記ダイヤモンド基板上の、Siを含む第1の層と、
前記第1の層上の、単結晶窒化物で構成される第2の層と、
前記第2の層上の、AlN層とGaN層が交互に配置された多層膜で構成される第3の層と、
前記第3の層上の、単結晶窒化物で構成される第4の層と
を備え、
前記第4の層は、膜厚5nmから30nmかつAl組成0.2から0.4のAlGaN層と、膜厚100nmから2000nmのGaN層とからなり、
前記AlGaN層と前記GaN層とのヘテロ接合構造に二次元電子ガスを有することを特徴とする電界効果トランジスター。
【請求項9】
ダイヤモンド基板と、
前記ダイヤモンド基板上の、Siを含む第1の層と、
前記第1の層上の、単結晶窒化物で構成される第2の層と、
前記第2の層上の、AlN層とGaN層が交互に配置された多層膜で構成される第3の層と、
前記第3の層上の、単結晶窒化物で構成される第4の層と
を備え、
前記第4の層は、膜厚20nmから500nmのGaN層であり、
前記第3の層を構成する前記多層膜と、前記第4の構成するGaN層とのヘテロ接合構造に二次元電子ガスを有することを特徴とする電界効果トランジスター。
【図1】
【図3】
【図4】
【図5】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図6】
【図3】
【図4】
【図5】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図6】
【公開番号】特開2012−41252(P2012−41252A)
【公開日】平成24年3月1日(2012.3.1)
【国際特許分類】
【出願番号】特願2010−186652(P2010−186652)
【出願日】平成22年8月23日(2010.8.23)
【出願人】(000004226)日本電信電話株式会社 (13,992)
【Fターム(参考)】
【公開日】平成24年3月1日(2012.3.1)
【国際特許分類】
【出願日】平成22年8月23日(2010.8.23)
【出願人】(000004226)日本電信電話株式会社 (13,992)
【Fターム(参考)】
[ Back to top ]