【課題】 エネルギー損失が少なく、高効率かつ破壊電圧が高い化合物半導体デバイスを提供する。
【解決手段】 結晶面方位｛１１１｝、キャリア濃度１０¹⁶〜１０²¹／ｃｍ³（≒抵抗率１〜０．００００１Ωｃｍ）、伝導型ｎ型のＳｉ単結晶基板上２に、厚さ０．０５〜２μｍ、キャリア濃度１０¹⁶〜１０²¹／ｃｍ³、伝導型ｎ型の３Ｃ−ＳｉＣ単結晶バッファー層３と、厚さ０．０１〜０．５μｍの六方晶Ｉｎ_wＧａ_xＡｌ_1-w-xＮ単結晶バッファー層４（０≦ｗ＜１、０≦ｘ＜１、ｗ＋ｘ＜１）と、厚さ０．１〜５μｍ、キャリア濃度１０¹¹〜１０¹⁶／ｃｍ³（≒抵抗率１〜１０００００Ωｃｍ）、伝導型ｎ型の六方晶Ｉｎ_yＧａ_zＡｌ_1-y-zＮ単結晶層５（０≦ｙ＜１、０＜ｚ≦１、ｙ＋ｚ≦１）とを順次積層し、かつ、Ｓｉ単結晶基板２の裏面に裏面電極６、および、六方晶Ｉｎ_yＧａ_zＡｌ_1-y-zＮ単結晶層５の表面に表面電極７を形成する。 （もっと読む）

【課題】 テラヘルツ帯の分光ならびに透視装置を小型・低コストで実現する上で、これに用いられる発振器を小型・低コスト化することが最重要課題であった。
【解決手段】 発振器の能動素子に金属ベーストランジスタを採用し、その最大発振周波数を数ＴＨｚにまで向上するために、電子の飽和速度の高いＩｎＮ或いはＩｎＮを主成分とする材料をコレクタに用いた。特性を再現性よく得るために、コレクタとベースの界面にＩｎＧａＮを挿入することが有用である。本発明の金属ベーストランジスタを用いてテラヘルツ帯の発振を可能とする発振器を構成することが可能である。又、この発振器を信号源あるいは局所発振器の少なくとも一つに適用した分光装置を提供する。 （もっと読む）

【課題】 半導体層間の接合の端面におけるリーク電流を抑え、かつ、水分の侵入や放熱不足の問題を解消できるパッシベーション膜を備えたヘテロ接合半導体装置及びその製造方法を提供すること。
【解決手段】 半絶縁性基板１の上にメサ構造に加工した半導体層２〜６を形成する。エミッタメサおよびベース・コレクタメサの端部に凹部１１および１２を形成し、これらの凹部にそれぞれ絶縁性有機膜１３および１４を形成して、エミッタ層５の端面とベース層４との界面、およびベース層４とコレクタ層３との界面を絶縁性有機膜で被覆する。さらに、半導体層２〜６を被覆する緻密な無機パッシベーション膜１５を、例えばプラズマＣＶＤ法による窒化シリコン膜によって形成し、開口部に電極７〜９を形成する。ＨＢＴ１０では、接合の端面が絶縁性有機膜１３および１４によって被覆されているので、接合部にプラズマダメージが生じることはない。 （もっと読む）

【課題】 積層方向における電極位置の高低差を緩和或いは解消し易く、製造工程の増加や生産性の低下を抑え易く、電気的特性の悪化を招かない構造を有するヘテロ接合半導体装置及びその製造方法を提供すること。
【解決手段】 サブコレクタ層、コレクタ層、ベース層及びエミッタ層が、この順に基板上に積層されてなるＨＢＴにおいて、
ベース層１４と同レベル位置のベース層構成材料層１４ａ上、コレクタ層１３と同レ ベル位置のコレクタ層構成材料層１３ａ上、コレクタ層１３の途中レベル位置のコレク タ層構成材料層１３ａ上、又は、エミッタ層１５又はエミッタキャップ層１６と同レベ ル位置のエミッタ層構成材料層１５ａ上又はエミッタキャップ層構成材料層１６ａ上に コレクタ電極７が形成され、
このコレクタ電極７とサブコレクタ層１２とが、オーミックアロイ法によって形成さ れた導電領域２１を介して電気的に接続されていること
を特徴とする、ＨＢＴ１０ａ。 （もっと読む）

【課題】エミッタ、ベース、コレクタ電極を同一にすることで大幅な工程削減と微細化を実現するとともに、ヘテロ接合型バイポーラトランジスタ特性の安定化を実現した半導体装置を提供する。
【解決手段】エミッタ構造、ベース構造、コレクタ構造の１Ｅ１９／ｃｍ^３以上のｎ++ＩnＧaＡs層１０４，４０８、ｐ+ＧaＡs層３０２のノンアロイ層を配することで各電極構造を同一構造化することが可能となり、また各電極構造の各半導体層のキャリアの高濃度と低濃度もしくは混晶比の連続性を持たせることによりヘテロ接合型バイポーラトランジスタ特性の安定化が図れる。 （もっと読む）

【課題】 ゲート誘電体等の誘電体の上に直接ゲート金属または他の導体材料または半導体材料を電気めっきするための方法を提供する。
【解決手段】 この方法は、基板、誘電体の層、および電解液または溶融物を選択することを含み、基板、誘電体層、および電解液または溶融物の組み合わせによって、基板から誘電体層を介して電解液または溶融物へと電気化学電流を流すことができる。また、誘電体貫通電流を用いて誘電体の電気化学的な変更を行うための方法も提供する。 （もっと読む）

【課題】電力用半導体デバイスのための改善されたパッケージを提供すること。
【解決手段】パッケージ化された半導体デバイスはダイ１０５装着用支持体１０４を含み、ダイの底面がこのダイ装着用支持体の最上面に取り付けられ、間隔を置かれた複数の外部導体１０１，１０２，１０３がこの支持体から延び、前記間隔を置かれた外部導体のうちの少なくとも１つがその一方の端部にボンド・ワイヤ用ポスト１１０を有し、このボンド・ワイヤ用ポストと、複数のメサの最上面へのコンタクト領域との間にボンディング・ワイヤ１０８が延びる。 （もっと読む）

【課題】 ＣＭＯＳＦＥＴ内の歪みを最適化するための構造体及び方法を提供すること。
【解決手段】 ＭＯＳＦＥＴ内の歪みを最適化し、より具体的には、１つの種類（Ｐ又はＮ）のＭＯＳＦＥＴ内の歪みを最大にし、かつ、別の種類（Ｎ又はＰ）のＭＯＳＦＥＴ内の歪みを最小にし緩和する、ＰＭＯＳＦＥＴ及びＮＭＯＳＦＥＴの両方を含む歪みＭＯＳＦＥＴの半導体構造体、及び歪みＭＯＳＦＥＴを製造する方法が開示される。元の完全な厚さを有する歪み誘起ＣＡ窒化物コーティングが、ＰＭＯＳＦＥＴ及びＮＭＯＳＦＥＴの両方の上に形成され、この歪み誘起コーティングは、１つの種類の半導体デバイス内に最適化された十分な歪みをもたらし、別の種類の半導体デバイスの性能を劣化させる。歪み誘起ＣＡ窒化物コーティングは、別の種類の半導体デバイスの上で減少した厚さまでエッチングされ、減少した厚さの歪み誘起コーティングは、他方のＭＯＳＦＥＴ内でより少ない歪みを緩和し、他方のＭＯＳＦＥＴ内により少ない歪みをもたらす。 （もっと読む）

【課題】逆方向耐圧を向上可能な構造を有するIII族窒化物半導体素子を提供する。
【解決手段】ショットキダイオード１１では、ｐ型の窒化ガリウム支持基体１３は、第１の面１３ａと第１の面の反対側の第２の面１３ｂとを有しており、１×１０^１７ｃｍ^−３を超えるキャリア濃度を示す。ｐ型の窒化ガリウムエピタキシャル層１５は、第１の面１３ａ上に設けられている。オーミック電極１７は、第２の面１３ｂ上に設けられている。ショットキ電極１９は、窒化ガリウムエピタキシャル層１５に設けられている。窒化ガリウムエピタキシャル層１５の厚さＤ１は５マイクロメートル以上１０００マイクロメートル以下である。また、窒化ガリウムエピタキシャル層１５のキャリア濃度は、１×１０^１４ｃｍ^−３以上１×１０^１７ｃｍ^−３以下である。 （もっと読む）

【課題】 ゲート電極のリーク電流の増大を抑制して、長期間にわたって安定した高電圧動作を実現する。
【解決手段】 化合物半導体層１００上にショットキー接合してなるゲート電極１０１において、化合物半導体層１００とショットキー障壁を形成するＮｉ層４１と、低抵抗金属層４２との間に、低抵抗金属層４２の金属の化合物半導体層１００への拡散を抑止するＴｉ_xＷ_1-xＮ（０＜ｘ＜１）からなる拡散防止層を設けるようにして、ゲート電極のリーク電流の増大を抑制する。 （もっと読む）

【課題】
高誘電率のＳｉＯ_２ゲート積層体上に熱的に安定したｐ型金属炭化物としてＴｉＣを製造する方法を提供する。
【解決手段】
本発明の金属化合物は、ＴｉＣを含み、約４.７５乃至約５.３ｅＶ、望ましくは、約５ｅＶの仕事関数を有し且つ高誘電率の誘電体および界面層を含むゲート積層体上で熱的に安定する。更に、そのＴｉＣ金属化合物は、非常に意欲的な等価酸化膜厚（ＥＯＴ）およびｐ型金属酸化物半導体（ｐＭＯＳ）装置における１４Åよりも小さい反転層厚へのスケーリングを可能にする１０００℃においても非常に効率的な酸素拡散バリアである。 （もっと読む）

【課題】製造工程において電子ビーム露光を必要としないＴ字型ゲート電極を有するIII−Ｖ族窒化物系電界効果トランジスタを実現できるようにする。
【解決手段】電界効果トランジスタは、複数の半導体膜が積層された第１の半導体層１４と、第１の半導体層１４の上に形成された第２の半導体層１５とを備えている。第２の半導体層１５の上には、互いに間隔をおいてソース電極１７及びドレイン電極１８が形成されている。第２の半導体層１５のソース電極１７及びドレイン電極１８に挟まれた領域には、側壁に絶縁膜１６が形成され、第１の半導体層１４を露出する開口部が形成されている。開口部には、絶縁膜１６と接し且つ開口部の底面において第１の半導体層１４と接するゲート電極１９が形成されている。 （もっと読む）

【課題】 高ｋ誘電体及び界面層を含むゲート・スタック上に、熱的に安定した新しい金属化合物を提供すること。
【解決手段】 高ｋ誘電体及び界面層を含むゲート・スタック上に、約４．０ｅＶから約４．５ｅＶまで、好ましくは約４．３ｅＶの仕事関数を有する、熱的に安定したｎ型金属であるＨｆＳｉＮを含む金属化合物である。さらに、（約１０００℃のオーダーの）高温でＨｆＳｉＮ／高ｋ誘電体／界面層のスタックをアニールした後、界面層が減少され、よって、ゲート・スタックは、ＴａＳｉＮを用いて達成することができない、非常に薄い等価酸化物厚（伝統的には、１２Å）をもたらす。 （もっと読む）

【課題】高出力の窒化ガリウムショットキー・ダイオード素子を提供する。
【解決手段】１〜６μｍの厚さを有するｎ＋型ドープしたＧａＮダイオードから製造した窒化ガリウムベースの半導体ショットキー・ダイオードをサファイア基板の上に配設する。１μｍを超える厚さを有するｎ−型ドープしたＧａＮダイオードを、複数の細長形の指にパターン化した前記ｎ＋型ドープＧａＮダイオード上に配設し、金属層をｎ−型ドープＧａＮ層上に配設し、それとの間にショットキー接合を形成する。細長形の指の層厚、長さおよび幅は、降伏電圧が５００Ｖを超え、電流容量が１アンペアを超え、かつ順方向電圧が３Ｖ未満である素子を得るように最適化される。 （もっと読む）

窒化物系半導体素子を形成するためにｐ型不純物がドープされ且つ十分な導電性を有するｐ型シリコン基板（１）を用意する。シリコン基板（１）の上に、ＡｌＮから成る第１のバッファ層（１１）、ｎ−ＩｎＧａＮから成る第２のバッファ層（１２）、ｎ−ＧａＮから成るｎ型窒化物半導体層（１３）、活性層（１４）、及びｐ−ＧａＮから成るｐ型窒化物半導体層（１５）を順次にエピタキシャル成長させる。エピタキシャル成長時の加熱処理によって第１の層（１１）のＡｌ、第２の層１２のＧａ及びＩｎがｐ型シリコン基板（１）に拡散してｐ型シリコン基板（１）とバッファ層（１１）との間に合金層（２）が形成される。Ａｌ，Ｇａ，Ｉｎは合金層（２）に隣接するｐ型シリコン基板（１）の内部にも拡散するが、Ａｌ，Ｇａ，Ｉｎはシリコンに対してｐ型不純物として機能し且つシリコン基板（１）がｐ型であるので、シリコン基板（１）中にｐｎ接合が形成されない。この結果、窒化物系半導体素子の駆動電圧が低くなる。
（もっと読む）

【課題】 良好なショットキー特性を有する電極を備えた半導体素子を提供する。また、良好なショットキー特性を有するゲート電極を備えた電界効果トランジスタを提供する。
【解決手段】 ｎ型ＧａＮ層３の上に形成されたショットキー電極６は、ＷＮ_ｘ層４を有し、ｎ型ＧａＮ層３とＷＮ_ｘ層４とが接触する面において、ｎ型ＧａＮ層３の結晶面は六方晶の（０００１）面であり、ＷＮｘ層４の結晶面は（１１１）面に配向している。ＷＮ_ｘ層４は、Ｚｒ、Ｈａ、Ｎｂ、Ｔａ、ＭｏおよびＷよりなる群から選ばれる少なくとも１種の元素と、窒素および炭素の少なくとも一方の元素とからなる塩化ナトリウム型構造の電極層であればよい。また、電極層の格子定数は、ｎ型ＧａＮ層３におけるａ軸格子定数を２^{（１／２）}倍した値の０．９５倍〜１．０５倍であることが好ましい。 （もっと読む）

【課題】 パッド電極下に能動層が配置されている場合においても、パッド電極下における密着性を確保しつつ、バリアメタル構造を能動面上に安定して形成できるようにする。
【解決手段】 不純物拡散層５ａ、５ｂの表面が覆われるようにして層間絶縁膜６上にバリアメタル膜８を形成し、フォトリソグラフィー技術を用いることにより、開口部７が覆われるようにしてパッド電極１６下に配置されるバリアメタル膜８の表面を露出させるレジストパターンＲを形成し、レジストパターンＲをマスクとして、バリアメタル膜８をエッチングすることにより、パッド電極１６下に配置される層間絶縁膜６上のバリアメタル膜８を除去し、バリアメタル膜８を介してゲート電極４および不純物拡散層５ａ、５ｂに接続された配線層９を層間絶縁膜６上に形成し、ゲート電極４および不純物拡散層５ａ、５ｂ上に配置されたパッド電極１６を形成する。 （もっと読む）

本発明では液滴吐出装置から吐出された液滴が基板に着弾した後の位置制御を改善することが可能なパターンの作製方法を提供する。また着弾後の液滴位置精度を改善することが可能な液滴吐出装置を提供する。更には、本発明の液滴吐出装置を用いた半導体装置の製造方法を提供する。
本発明は、吐出部から吐出された液滴、又は液滴を着弾する基板にレーザ光を照射して、液滴の着弾位置を制御することを特徴とする。本発明によりフォトリソグラフィー工程を用いることなくパターンを形成することが可能である。
（もっと読む）

【課題】従来のＣＭＰプロセスを用いることなく、高アスペクト比の開口を有する接続孔にも良好な埋め込みが可能である半導体装置の作製方法を提供する。また、従来よりも少ない工程数で、配線形成が可能な方法を提供することを目的とする。更には、高集積化された半導体装置の歩留まり高い作製方法を提案する。
【解決手段】複数の空孔を有する絶縁膜表面に撥水表面を有する膜を形成し、撥水表面を有する膜の一部に光を照射して、親水表面を有する領域を形成した後、親水表面を有する領域に導電性粒子を有する液状物質を吐出し、焼成して導電膜を形成することを特徴とする。 （もっと読む）

【課題】 ナノチューブ及びナノワイヤのような一次元ナノ構造体を含むＣＭＯＳデバイスを製造するための自己整合プロセスを提供すること。
【解決手段】 半導体構造体は、少なくとも１つのゲート領域が上に配置され、少なくとも１つのゲート領域が少なくとも１つの一次元ナノ構造体の層を含む、基板と、基板の表面上に配置され、少なくとも１つの一次元ナノ構造体の層の縁と整合される、金属カーバイド・コンタクトと、を含む。 （もっと読む）