【課題】酸化物半導体にチャネル形成領域を設ける薄膜トランジスタで構成された駆動回路を有する表示装置において、回路が占める面積を大きくすることなく、薄膜トランジスタのしきい値電圧のシフトを低減し、且つ薄膜トランジスタをオフにした際にソースとドレインの間を流れる電流を低減する。
【解決手段】複数のインバータ回路及び複数のスイッチを有し、インバータ回路は、第１の酸化物半導体膜を有する第１の薄膜トランジスタと、第２の酸化物半導体膜を有する第２のトランジスタと、を有し、第１の薄膜トランジスタ及び第２の薄膜トランジスタは、エンハンスメント型であり、第１の酸化物半導体膜及び第２の酸化物半導体膜上に接してＯＨ基を有する酸化珪素膜が設けられ、酸化珪素膜上に接して窒化珪素膜が設ける。 （もっと読む）

【課題】エッチング耐性良好なゲート絶縁膜によってトランジスタ特性を維持しながらも微細化が可能な薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタ１は、表面層を構成するポリパラキシリレン層７ｂとこれとは異なる材料からなる有機絶縁層７ａとを積層してなるゲート絶縁膜７を備えている。ゲート絶縁膜７のポリパラキシリレン層７ｂ上にはソース電極９ｓおよびドレイン電極９ｄがパターン形成されている。またソース電極９ｓ−ドレイン電極９ｄ間にわたるゲート絶縁膜７のポリパラキシリレン層７ｂ上には有機半導体層１１が設けられている。 （もっと読む）

【課題】安定した電気特性を有する薄膜トランジスタを有する、信頼性のよい半導体装置を提供することを課題の一とする。また、高信頼性の半導体装置を低コストで生産性よく作製することを課題の一とする。
【解決手段】薄膜トランジスタを有する半導体装置において、薄膜トランジスタの半導体層を、金属元素が添加された酸化物半導体層とする。金属元素として鉄、ニッケル、コバルト、銅、金、モリブデン、タングステン、ニオブ、及びタンタルの少なくとも一種類以上の金属元素を用いる。また、酸化物半導体層はインジウム、ガリウム、及び亜鉛を含む。 （もっと読む）

【課題】 はんだ接合可能な上側電極と下側電極を有する半導体装置を好適に製造することができる半導体装置の製造方法を提供する。
【解決手段】 上側電極４６と下側電極４８を有する半導体装置１０を製造する方法であって、半導体基板１００の上面にオーミック接触する上側オーミック金属層４６ｅを形成する上側オーミック金属層形成工程Ｓ４と、半導体基板１００の下面にオーミック接触する下側オーミック金属層４８ｆを形成する下側オーミック金属層形成工程Ｓ１０と、メッキ法によって、上側オーミック金属層４６ｅの表面と下側オーミック金属層４８ｆの表面に、ニッケルと銅の少なくとも一方を含む表面金属層４６ｃ、４８ｄを形成する表面金属層形成工程Ｓ１２を有する。 （もっと読む）

【課題】 高い耐圧と低いオン抵抗を兼ね備えた縦型の半導体装置を提供する。
【解決手段】 縦型のパワーＭＯＳ１００は、第２導電型のボディ領域１４と第１導電型のドリフト領域４とトレンチ１１と第２導電型の不純物含有領域６とゲート電極１２と浮遊電極８を備えている。不純物含有領域６は、トレンチ１１の底面１１ａを囲む範囲に配置されている。不純物含有領域６の中心Ｄ２は、ドリフト領域４の中間深さＤ３より深い位置に配置されている。ゲート電極１２は、トレンチ１１内に配置されており、壁面が絶縁膜２２で被覆されており、ボディ領域１４の底面１４ａより深い位置まで伸びている。浮遊電極８は、トレンチ１１内のゲート電極１２より深い位置に配置されており、壁面が絶縁膜２２で被覆されている。 （もっと読む）

【課題】ソフトリカバリー特性の良好なダイオードを単純な製造方法で得る。
【解決手段】ｎ⁻層１０２中には、軽元素のイオン注入によって形成されたｎ側結晶欠陥層１０７が、図１（ｂ）における上下方向に延びたストライプ状に局所的に形成されている。ｐ側結晶欠陥層１０８も同様であり、図１（ａ）に示されるように、ｐ側結晶欠陥層１０８とｎ側結晶欠陥層１０７とは隣接して交互に形成されている。また、アノード電極１０４の厚さは均一ではなく、薄い箇所と厚い箇所が交互に存在する不均一な厚さをもつ電極である。その薄い箇所に対応してｎ側結晶欠陥層１０７が形成され、厚い箇所に対応してｐ側結晶欠陥層１０８が形成されている。 （もっと読む）

【課題】オフリーク電流を低減させた薄膜トランジスタを備える表示装置の提供。
【解決手段】表示部が形成される基板上に薄膜トランジスタが形成されている表示装置であって、
前記薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に、平面的に観て前記ゲート電極からはみ出すことなく、前記ゲート電極に重畳して形成された島状の半導体層と、前記半導体層を被って形成された絶縁膜と、前記絶縁膜に形成された一対のスルーホールのそれぞれを通して前記半導体層と電気的に接続された一対の電極とを備え、
前記半導体層は、結晶性半導体層と非晶質半導体層の順次積層体からなり、前記電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体からなっている。 （もっと読む）

【課題】低いコンタクト抵抗および高い耐食性を両立したＡｌ合金膜を有する表示装置を提供する。
【解決手段】酸化物導電膜とＡｌ合金膜とが直接接触しており、前記Ａｌ合金膜の接触表面に合金成分が析出して存在する表示装置であって、前記Ａｌ合金膜が、Ｎｉ、Ａｇ、Ｚｎ及びＣｏよりなる群から選ばれる元素（以下Ｘ１と称することがある）の少なくとも１種以上、且つ前記元素Ｘ１と金属間化合物を形成することのできる元素（以下Ｘ２と称することがある）の少なくとも１種以上を含み、最大径１５０ｎｍ以下のＸ１−Ｘ２又はＡｌ−Ｘ１−Ｘ２で示される金属間化合物が形成されており、前記Ａｌ合金膜の接触表面の算術平均粗さＲａが２．２ｎｍ以上２０ｎｍ以下ある。 （もっと読む）

【課題】熱的安定性がある一方、密着性が悪くならない程度の仕事関数を有する金属膜または金属化合物よりなる膜をゲート電極として使用した場合に、しきい値電圧を低く抑制できる半導体装置を提供する。
【解決手段】ｎ型ＭＩＳ素子とｐ型ＭＩＳ素子を備えるＣＭＩＳ素子において、ｎ型ＭＩＳ素子には、ハフニウムアルミネート膜よりなるゲート絶縁膜９上にケイ窒化タンタル膜よりなるゲート電極１０を形成する。一方、ｐ型ＭＩＳ素子には、ハフニウムアルミネート膜よりなるゲート絶縁膜９上に、酸化アルミニウム膜よりなるしきい値調整膜７を形成する。そして、このしきい値調整膜７上に、ケイ窒化タンタル膜よりなるゲート電極１１を形成する。 （もっと読む）

【課題】過剰なエッチングを生じることなく、同一のエッチング行程において、複数のコンタクトホールを同時に形成することができ、歩留まりおよび生産性に優れた半導体素子およびその製造方法並びに表示装置を提供することを目的とする。
【解決手段】ＴＦＴ１２は、ボトムゲート電極２０、ボトムゲート絶縁膜１７、半導体層１３、トップゲート絶縁膜１８、トップゲート電極１４及び層間絶縁膜１９がこの順に積層された構造を有する。また、トップゲート絶縁膜１８および層間絶縁膜１９には、コンタクトホール２５〜２８が形成されている。また、層間絶縁膜１９の表面には、ボトムゲート電極２０、半導体層１３、およびトップゲート電極１４の各々に接続される配線３０〜３２が形成されている。そして、ボトムゲート電極２０の、配線３１との接続領域３４に、ボトムゲート電極２０の下方に配置されるとともに、ボトムゲート電極２０を支持する段差部材３５が設けられている。 （もっと読む）

【課題】デュアル仕事関数半導体デバイスの製造方法を提供する。
【解決手段】半導体基板１００上に、これと接触するゲート誘電体層１０４を形成する工程と、ゲート誘電体層の上に、これと接触する金属層１０５を形成する工程と、金属層の上に、これと接触するゲート充填材料の層１０６を形成する工程と、ゲート誘電体層、金属層、およびゲート充填層をパターニングして、第１ゲートスタックと第２ゲートスタックとを形成する工程と、半導体基板中に、ソースおよびドレイン領域１０９を形成する工程と、第１および第２ゲートスタックの少なくとも片側の第１および第２領域中に誘電体層を形成する工程と、その後に第２ゲートスタックのみからゲート充填材料を除去し、下層の金属層を露出させる工程と、露出した金属層を金属酸化物層１０５１に変える工程と、第２ゲートスタックを他のゲート充填材料１１５を用いて再形成する工程とを含む。 （もっと読む）

【課題】アクティブマトリクス型の液晶表示装置に代表される電気光学装置な
らびに半導体装置において、ＴＦＴを作製する工程数を削減して製造コストの低
減および歩留まりの向上を実現することを目的としている。
【解決手段】 基板上に逆スタガ型のＴＦＴ上に無機材料から成る第１の層間絶
縁層と、第１の層間絶縁膜上に形成された有機材料から成る第２の層間絶縁層と
、前記第2の層間絶縁層に接して形成された画素電極とを設け、前記基板の端部
に他の基板の配線と電気的に接続する入力端子部とを有し、該入力端子部は、ゲ
ート電極と同じ材料から成る第1の層と、画素電極と同じ材料から成る第２の層
とから形成されていることを特徴としている。このような構成とすることで、フ
ォトリソグラフィー技術で使用するフォトマスクの数を５枚とすることができる
。 （もっと読む）

【課題】高いスイッチング速度と低いオン抵抗とを両立させたＩＧＢＴを得る。
【解決手段】このＩＧＢＴ１０においては、結晶欠陥層２５が、活性領域２０においてはｎ層１０２中に、非活性領域４０においてはｐ型基板１０１中に形成されている。すなわち、活性領域２０における結晶欠陥層２５は、非活性領域４０における結晶欠陥層２５よりも表面からみて浅い位置に形成されている。このＩＧＢＴ１０においては、上記の構成により、正孔注入量が非活性領域４０において少なくされることにより、スイッチング速度が高くなる。一方、活性領域２０における正孔注入量の減少は非活性領域４０よりも小さくなる。従って、この際のオン抵抗の増大は抑制される。 （もっと読む）

【課題】光源側にゲート電極膜を有するＴＦＴを複数個直列に設ける場合、光リーク電流の発生を抑えつつ、容量増加をも抑制することができる表示装置を提供することにある。
【解決手段】複数個あるＴＦＴの少なくとも一部について、半導体膜とゲート電極膜が対向する面積のチャネル領域に対する相対的な面積が異なることにより、光リーク電流の発生を抑えつつ、容量増加を抑制する構造の平面ディスプレイを提供する。 （もっと読む）

【課題】低リークで特性のばらつきの少ない薄膜トランジスタを備える表示装置の提供。
【解決手段】表示部を備える基板に薄膜トランジスタが形成された表示装置であって、
前記薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、
前記ゲート絶縁膜の上面に前記ゲート電極を跨って形成された、少なくとも、多結晶半導体膜、非晶質半導体膜、および高濃度ドープト非晶質半導体層の順次積層体からなる半導体膜積層体と、
前記半導体膜積層体の上面に前記ゲート電極に重なる領域を間にして互いに対向して配置される第１電極と第２電極を備え、
前記第１電極と第２電極の間の前記高濃度ドープト非晶質半導体層はその下層の非晶質半導体膜が露出する程度に除去され、
前記第１電極から延在される配線の直下および前記第２電極から延在される配線の直下のそれぞれに前記半導体膜積層体が形成された構成からなる。 （もっと読む）

【課題】良好な形状のｓｉｎｇｌｅ ｍｅｔａｌ／ｄｕａｌ ｈｉｇｈ−ｋ構造を形成し、ｎＭＯＳ、ｐＭＯＳそれぞれに適したフラットバンド電圧を得ることができる半導体装置を得ること。
【解決手段】本発明の一実施形態における半導体装置１００は、第１導電型のＭＯＳＦＥＴ１０と、第２導電型のＭＯＳＦＥＴ２０を有する。第１および第２導電型のＭＯＳＦＥＴ１０，２０は、半導体基板１上に形成された第１の絶縁膜２と、第１の絶縁膜２上に形成され、第１の絶縁膜２よりも誘電率の高い絶縁材料からなる第２の絶縁膜４と、第２の絶縁膜４上に形成され、第２の絶縁膜４に拡散して仕事関数を制御する材料を含むメタル層５を下層に有するゲート電極７と、を備える。また、第２導電型のＭＯＳＦＥＴ２０は、第１の絶縁膜２と第２の絶縁膜４との間に形成され、仕事関数を制御する材料が第１の絶縁膜２界面に拡散するのを防止する拡散防止膜３をさらに備える。 （もっと読む）

【課題】高耐圧でスイッチングスピードに優れ高い高周波特性を有するノーマリオフ型のＨＥＭＴを提供すること。
【解決手段】第１のバンドギャップを有する第１の窒化物半導体層２と前記第１のバンドギャップよりも大きい第２のバンドギャップを有し前記第１の窒化物半導体層上とヘテロ接合される第２の窒化物半導体層３とを備える主半導体領域と、前記主半導体領域上に形成されるソース電極５と、前記主半導体領域上において前記ソース電極５と離間して形成されるドレイン電極６と、前記第１の窒化物半導体層上において前記ソース電極５と前記ドレイン電極６との間に形成される第３の窒化物半導体層１０と、前記第３の窒化物半導体層１０上に形成されるゲート電極７とを備え、前記第３の窒化物半導体層１０が前記第１のバンドギャップよりも小さい第３のバンドギャップを有することを特徴とする窒化物半導体装置。 （もっと読む）

【課題】誘電体層と半導体層の間の所定の構造の２つの界面層を有する、オン／オフ比や移動度の改良された薄膜トランジスタを提供する。
【解決手段】ＯＴＦＴ１０は、誘電体層４０と半導体層７０の間に２つの界面層８０，９０があり、一方の界面層が、シロキサンポリマーまたはシルセスキオキサンポリマーから形成されており、他方の界面層が、式（Ｉ）のシランから形成されている。


式（Ｉ）
（上記式（Ｉ）中、Ｒ’は、約１個から約２４個までの炭素原子を有するアルキルであり、Ｒ”は、約１個から約２４個までの炭素原子を有するアルキル、ハロゲン、アルコキシ、ヒドロキシルまたはアミノであり、Ｌは、ハロゲン、酸素、アルコキシ、ヒドロキシル、またはアミノであり、ｋは、１または２であり、ｍは、１、２または３である。） （もっと読む）

【課題】ガラス基板を使用したＳＯＩ基板上に形成しても、ゲート電極を形成する導電膜を成膜する際に該導電膜の加える応力により、ガラス基板上の絶縁膜及び半導体膜がはがれないような半導体装置の作製方法の提供を課題の一つとする。
【解決手段】ボンド基板上に第１の絶縁膜を形成し、ボンド基板の表面からイオンを添加することによって脆化層を形成し、ボンド基板を、第１の絶縁膜を介してガラス基板と貼り合わせ、ボンド基板を脆化層において分離してガラス基板上に第１の絶縁膜を介して半導体膜を形成し、第１の絶縁膜及び半導体膜の周辺領域を除去してガラス基板の一部を露出させ、半導体膜、第１の絶縁膜及びガラス基板上に接してゲート絶縁膜を形成し、ゲート絶縁膜上に接して２層構造の積層導電膜を形成し、２層構造の積層導電膜として、上層に引っ張り応力を有する導電膜、下層に圧縮応力を有する導電膜を用いて半導体装置を作製する。 （もっと読む）

【課題】複数の物質層間の溶解度差を利用してダブルパターニングを具現する半導体素子の微細パターンの形成方法を提供する。
【解決手段】半導体素子の微細パターンの形成方法は、基板１００上に、空間を介して相互に離隔されている複数の第１マスクパターン１２０を、基板１００の主面と平行方向に形成するステップと、溶解剤に対して第１溶解度を有する第１物質からなる複数のキャッピング層１３０を、複数の第１マスクパターン１２０のそれぞれの側壁及び上面に形成するステップと、溶解剤に対して第１溶解度より低い第２溶解度を有する第２物質からなる第２マスク層を、空間内に形成するステップと、溶解剤を利用してキャッピング層１３０を除去し、かつ、第２マスク層の一部を除去した後、空間に残った第２マスク層の残留部分を、複数の第２マスクパターン１４０Ａとして形成するステップと、を含む。 （もっと読む）