表示装置
【課題】オフリーク電流を低減させた薄膜トランジスタを備える表示装置の提供。
【解決手段】表示部が形成される基板上に薄膜トランジスタが形成されている表示装置であって、
前記薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に、平面的に観て前記ゲート電極からはみ出すことなく、前記ゲート電極に重畳して形成された島状の半導体層と、前記半導体層を被って形成された絶縁膜と、前記絶縁膜に形成された一対のスルーホールのそれぞれを通して前記半導体層と電気的に接続された一対の電極とを備え、
前記半導体層は、結晶性半導体層と非晶質半導体層の順次積層体からなり、前記電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体からなっている。
【解決手段】表示部が形成される基板上に薄膜トランジスタが形成されている表示装置であって、
前記薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に、平面的に観て前記ゲート電極からはみ出すことなく、前記ゲート電極に重畳して形成された島状の半導体層と、前記半導体層を被って形成された絶縁膜と、前記絶縁膜に形成された一対のスルーホールのそれぞれを通して前記半導体層と電気的に接続された一対の電極とを備え、
前記半導体層は、結晶性半導体層と非晶質半導体層の順次積層体からなり、前記電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体からなっている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は表示装置に係り、基板上に薄膜トランジスタが形成されている表示装置に関する。
【背景技術】
【0002】
いわゆるアクティブ・マトリックス型の表示装置は、その基板の表示部にてマトリックス状に配置された複数の画素のそれぞれに薄膜トランジスタが形成されている。行方向に配列された画素群に共通に接続されたゲート信号線に供給する走査信号によって該薄膜トランジスタをオンさせ、当該画素群を選択するようになっている。これにより、列方向に配列された画素群に共通に接続されたドレイン信号線を通して供給される映像信号が、前記薄膜トランジスタを通して、選択された前記画素群の各画素に入力されて前記画素を駆動させるようになっている。
【0003】
そして、前記表示装置には、同一の基板の表示部の周辺にて、ゲート信号線に走査信号を供給させるための走査信号駆動回路、およびドレイン信号線に映像信号を供給されるための映像信号駆動回路が形成されたものがあり、これら走査信号駆動回路および映像信号駆動回路は、前記画素内に形成される薄膜トランジスタの形成の際に並行して形成される複数の薄膜トランジスタによって構成されている。
【0004】
この場合、前記薄膜トランジスタは、その半導体層として、ポリシリコン等からなる結晶性半導体層を用いたもの、あるいはアモルファスシリコン等からなる非晶質半導体層を用いたものがある。
【0005】
しかし、近年、薄膜トランジスタとして、たとえば下記特許文献1に示すように、ゲート電極を被って形成されたゲート絶縁膜上にチャネル層を介してソース・ドレイン層が形成され、前記チャネル層は、非晶質半導体層と、この非晶質半導体層とゲート絶縁膜の間に介在された結晶性半導体層との積層体からなる構成のものが知られている。このような構成の薄膜トランジスタは、初期特性の一つであるいわゆるS値(スイングファクタ)を小さくできるとともに、しきい値電圧の径時的な変動を小さく抑えることができる効果を奏する。
【特許文献1】特開2005−167051号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
しかし、特許文献1に示した薄膜トランジスタは、非晶質半導体層と結晶性半導体層との積層体が島状に形成され、ソース層上に形成されるソース電極、ドレイン層上に形成されるドレイン電極が、それぞれ、積層体の側壁面を這ってゲート絶縁膜上にまで延在するように構成されている。
【0007】
このことから、ソース電極、ドレイン電極は、結晶性半導体層の側壁面で接触した構成となり、これが原因でいわゆるオフリーク電流が増加してしまう不都合を有することになる。
【0008】
このような構成からなる薄膜トランジスタを画素選択用トランジスタとして用いた場合、表示部のコントラストの向上を妨げることになる問題を有する。
【0009】
本発明の目的は、オフリーク電流を低減させた薄膜トランジスタを備える表示装置を提供することにある。
【課題を解決するための手段】
【0010】
本発明の表示装置は、たとえば、以下のように構成される。
【0011】
(1)本発明の表示装置は、表示部が形成される基板上に複数の薄膜トランジスタが形成されている表示装置であって、
前記薄膜トランジスタのうち、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に、平面的に観て前記ゲート電極からはみ出すことなく、前記ゲート電極に重畳して形成された島状の半導体層と、前記半導体層を被って形成された絶縁膜と、前記絶縁膜に形成された一対のスルーホールのそれぞれを通して前記半導体層と電気的に接続された一対の電極とを備え、
前記半導体層は、結晶性半導体層と非晶質半導体層の順次積層体からなり、前記電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体からなっているものを備えることを特徴とする。
【0012】
(2)本発明の表示装置は、基板上において、複数の画素からなる表示部と前記表示部の周辺に形成される周辺回路を有する表示装置であって、
前記画素内に形成される薄膜トランジスタを第1薄膜トランジスタとし、前記周辺回路内に形成される薄膜トランジスタを第2薄膜トランジスタとした場合、
前記第1薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に、平面的に観て前記ゲート電極からはみ出すことなく、前記ゲート電極に重畳して形成された島状の半導体層と、前記半導体層を被って形成された絶縁膜と、前記絶縁膜に形成された一対のスルーホールのそれぞれを通して前記半導体層と電気的に接続された一対の電極とを備え、
前記半導体層は、結晶性半導体層と非晶質半導体層の順次積層体からなり、前記電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体からなり、
前記第2薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に、平面的に観て前記ゲート電極からはみ出すことなく、前記ゲート電極に重畳して形成された島状の半導体層と、前記半導体層の表面に形成された一対の電極とを備え、
前記半導体層は、結晶性半導体層と非晶質半導体層の順次積層体からなり、前記電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体からなっているものを備えることを特徴とする。
【0013】
(3)本発明の表示装置は、(2)において、前記第2薄膜トランジスタのうち、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に、平面的に観て前記ゲート電極からはみ出すことなく、前記ゲート電極に重畳して形成された島状の半導体層と、前記半導体層を被って形成された絶縁膜と、前記絶縁膜に形成された一対のスルーホールのそれぞれを通して前記半導体層と電気的に接続された一対の電極とを備え、
前記半導体層は、結晶性半導体層と非晶質半導体層の順次積層体からなり、前記電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体からなっているものを備えることを特徴とする。
【0014】
(4)本発明の表示装置は、(2)において、前記第2薄膜トランジスタのうち、前記一対の電極のうち一方の電極と前記ゲート電極とが電気的に接続されているものを備え、
前記一方の電極と前記ゲート電極との電気的な接続は、前記ゲート絶縁膜に形成したコンタクトホールを通して行っていることを特徴とする。
【0015】
(5)本発明の表示装置は、(2)において、前記第2薄膜トランジスタは、前記半導体層の一対の電極から露出している表面において、エッチングによって前記非晶質半導体層が露出されていることを特徴とする。
【0016】
(6)本発明の表示装置は、(2)において、前記第2薄膜トランジスタは、前記半導体層の表面において部分的に前記絶縁膜が形成され、一対の電極の対向する端部のそれぞれは、前記絶縁膜上に乗り上げて形成されていることを特徴とする。
【0017】
(7)本発明の表示装置は、基板上において、複数の画素からなる表示部と前記表示部の周辺に形成される周辺回路を有する表示装置であって、
前記画素内に形成される薄膜トランジスタを第1薄膜トランジスタとし、前記周辺回路内に形成される薄膜トランジスタを第2薄膜トランジスタとした場合、
前記第1薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に、平面的に観て前記ゲート電極からはみ出すことなく、前記ゲート電極に重畳して形成された島状の半導体層と、前記半導体層を被って形成された絶縁膜と、前記絶縁膜に形成された一対のスルーホールのそれぞれを通して前記半導体層と電気的に接続された一対の電極とを備え、
前記半導体層は、結晶性半導体層と非晶質半導体層の順次積層体からなり、前記電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体からなり、
前記第2薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に、平面的に観て前記ゲート電極に重畳するとともに前記ゲート電極の幅方向にはみ出して形成された島状の半導体層と、前記半導体層の表面に形成された一対の電極とを備え、
前記半導体層は、結晶性半導体層と非晶質半導体層の順次積層体からなり、前記電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体であって前記ゲート電極の幅方向に延在されて形成されているものを備えることを特徴とする。
【0018】
(8)本発明の表示装置は、(7)において、前記第2薄膜トランジスタのうち、前記一対の電極のうち一方の電極と前記ゲート電極とが電気的に接続されているものを備え、
前記一方の電極と前記ゲート電極との電気的な接続は、前記ゲート絶縁膜に形成したコンタクトホールを通して行っていることを特徴とする。
【0019】
(9)本発明の表示装置は、(7)において、前記第2薄膜トランジスタは、前記半導体層の一対の電極から露出している表面において、エッチングによって前記非晶質半導体層が露出されていることを特徴とする。
【0020】
(10)本発明の表示装置は、(7)において、前記第2薄膜トランジスタは、前記半導体層の表面において部分的に前記絶縁膜が形成され、一対の電極の対向する端部のそれぞれは、前記絶縁膜上に乗り上げて形成されていることを特徴とする。
【0021】
(11)本発明の表示装置は、(1)ないし(10)のいずれかにおいて、表示装置は液晶表示装置であることを特徴とする。
【0022】
(12)本発明の表示装置は、(1)ないし(10)のいずれかにおいて、表示装置は有機EL表示装置であることを特徴とする。
【0023】
なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。
【発明の効果】
【0024】
このように構成した表示装置は、オフリーク電流を低減させた薄膜トランジスタを備えるようにすることができる。
【0025】
本発明のその他の効果については、明細書全体の記載から明らかにされる。
【発明を実施するための最良の形態】
【0026】
本発明の実施例を図面を参照しながら説明する。なお、各図および各実施例において、同一または類似の構成要素には同じ符号を付し、説明を省略する。
【0027】
〈実施例1〉
本発明の表示装置の実施例1を液晶表示装置を例に挙げて説明する。
【0028】
(等価回路)
図2は、本発明による液晶表示装置の等価回路を示した図である。図2は、液晶を挟持して対向配置される一対の基板のうちの一方の基板の液晶側の面に形成される回路を示している。また、図2は、等価回路であるが、実際の液晶表示装置の回路と幾何学的にほぼ同様となっている。
【0029】
図2において、図中x方向に延在しy方向に並設されるゲート信号線GLと、図中y方向に延在しx方向に並設されるドレイン信号線GLがある。 ゲート信号線GLのそれぞれのたとえば図中左端はゲートドライバGDRに接続され、各ゲート信号線GLには該ゲートドライバGDRによって走査信号が供給されるようになっている。ドレイン信号線DLのそれぞれのたとえば図中上端はドレインドライバDDRに接続され、各ドレイン信号線DLには該ドレインドライバDDRによって映像信号が供給されるようになっている。
【0030】
隣接する一対のゲート信号線GLと隣接する一対のドレイン信号線DLによって囲まれる領域は画素領域となり、この領域は、ゲート信号線GLからの走査信号によってオンされる薄膜トランジスタTFT(図中符号TFTpで示す)と、オンされた薄膜トランジスタTFTpを通してドレイン信号線DLからの映像信号が供給される画素電極PXと、この画素電極PXとコモン信号線CLとの間に形成される容量Cとを備えて形成されている。コモン信号線CLは隣接するゲート信号線GLの間に該ゲート信号線GLと平行に形成されている。容量Cは画素電極PXに供給された映像信号を比較的長く蓄積させるために設けられている。画素電極PXは、液晶を介して対向配置される他方の基板側に形成された対向電極との間に電界を生じさせるようになっており、この電界によって当該画素の領域の液晶の分子を挙動させるようになっている。このような画素を備える液晶表示装置は、たとえば縦電界方式と称されるものであるが、本発明は、たとえば横電界方式と称されるものにも適用できる。
【0031】
なお、ここで、ゲートドライバGDRは、たとえばブーストラップ回路によって形成され、このブーストラップ回路は複数の薄膜トランジスタTFT(図中符号TFTcで示す)によって形成されている。この薄膜トランジスタTFTcは、各画素内に形成される薄膜トランジスタTFTpと同一の基板上に形成され、該薄膜トランジスタTFTpの形成と並行して形成されるようになっている。
【0032】
(画素の構成)
図3は、前記画素の領域(図1の点線枠内の領域)における構成を示した平面図である。また、図3のIa−Ia線における断面図を図1(a)に示している。
【0033】
図3において、まず基板SUB1(図1(a)参照)があり、この基板SUB1の表面にはたとえばシリコン酸化膜からなる下地膜UGL(図1(a)参照)が形成されている。下地膜UGLの表面には、ゲート信号線GLが形成され、このゲート信号線GLはその一部に突起部からなるゲート電極GTが一体化されて形成されている。また、下地膜UGLの表面には、ゲート信号線GLに近接し、該ゲート信号線と平行にコモン信号線CLが形成されている。
【0034】
基板SUB1の上面には、ゲート信号線GL(ゲート電極GT)、コモン信号線CLをも被って絶縁膜GI(図1(a)参照)が形成されている。この絶縁膜GIは薄膜トランジスタTFTpの形成領域においてゲート絶縁膜として機能するようになっている。
【0035】
絶縁膜GIの上面であって、ゲート電極GTと重畳する領域に、多結晶半導体層PSと非晶質半導体層ASの順次積層体(以下、半導積層体PLSと称する場合がある)が形成されている。この半導積層体PLSは島状をなし、平面的に観て前記ゲート電極GTからはみ出すことなく、前記ゲート電極GTに重畳して形成されている。このように、半導積層体PLSを平面的に観て前記ゲート電極GTからはみ出すことなく形成したのは、基板SUB1の背面に配置されたバックライトからの光を前記ゲート電極GTによって遮光させ、光の照射によって半導積層体PLSに発生するリーク電流を回避させるようにしている。
【0036】
基板SUB1の上面には、前記半導積層体PLSをも被って層間絶縁膜INが形成されている。そして、層間絶縁膜INの上面には、ドレイン信号線DL、このドレイン信号線から延在されて形成される薄膜トランジスタTFTpのドレイン電極DT、このドレイン電極DTと対向して配置される薄膜トランジスタTFTpのソース電極STが形成されている。ソース電極STはコモン信号線CLと重畳するように延在され、その端部は後述の画素電極PXと電気的に接続されるようになっている。ソース電極STとコモン信号線CLとの重畳部には容量Cが形成されるようになっている。
【0037】
ドレイン信号線DL、ドレイン電極DT、ソース電極STは、高濃度半導体層HDSおよび金属膜MTの順次積層体(以下、導電積層体PLCと称する場合がある)から構成されている。ドレイン電極DT、ソース電極STは、図1(a)に示すように、層間絶縁膜INに予め形成されたコンタクトホールCHを通して、半導積層体PLSのうち上面に形成されている非晶質半導体層ASに電気的に接続されるようになっている。
【0038】
基板SUB1の上面には、ドレイン信号線DL、ドレイン電極DT、ソース電極STをも被って保護膜(図示せず)が形成され、この保護膜の上面にはITO(Indium Tin Oxide)等の透明導電膜からなる画素電極PXが形成されている。画素電極PXは保護膜に予め形成されたコンタクトホールCH1を通して薄膜トランジスタTFTpのソース電極STと接続されている。
【0039】
このように構成した薄膜トランジスタTFTpは、層間絶縁膜INによって、ドレイン電極D、ソース電極STと多結晶半導体層PSとの電気的接触を回避できる構成となっていることから、オフリーク電流を低減でき、画像の高コントラスト化を図ることができる。
【0040】
(ゲートドライバの一部の構成)
図4は、前記ゲートドライバGDRの一部を構成するブートストラップ回路の平面図である。図4は、図2に示したブートストラップ回路(等価回路)と幾何学的に対応して示されている。また、図4のIb−Ib線における断面図を図1(b)に示している。
【0041】
図4において、薄膜トランジスタTFTcは3個形成されている(それぞれ図中符号TFTc(1)、TFTc(2)、TFTc(3)で示している)。これら薄膜トランジスタTFTc(1)、TFTc(2)、TFTc(3)は、画素内の前記薄膜トランジスタTFTpの形成において、並行して形成されるようになっている。このため、薄膜トランジスタTFTc(1)、TFTc(2)、TFTc(3)は、いずれも、ボトムゲート型として構成され、その半導体層は、多結晶半導体層PSと非晶質半導体層ASの順次積層体からなる半導積層体PLSによって構成され、そのドレイン電極DTおよびソース電極STは、高濃度半導体層HDSおよび金属膜MTの順次積層体からなる導電積層体PLCによって構成されている。
【0042】
ここで、薄膜トランジスタTFTc(1)は、その形成領域に層間絶縁膜INが形成されておらず、ゲート電極がドレイン電極DTおよびソース電極STのうちの一方の電極と電気的接続がなされてダイオードの機能を有するように形成されている。図4のI(b)−I(b)線の断面図である図1(b)に示すように、層間絶縁膜INが形成されていないことから、薄膜トランジスタTFTc(1)のドレイン電極DTおよびソース電極STは、半導積層体PLSの側壁面を這って絶縁膜GI上にまで延在されて形成されている。そして、ドレイン電極DTおよびソース電極STのうち一方の電極とゲート電極GTとの電気的接続は、絶縁膜GIに形成したコンタクト孔CH2を通して行うようになっている。前記絶縁膜GIは膜厚が比較的小さいことからコンタクト孔CH2の径は小さく形成でき、したがって、ゲートドライバGDRの形成面積を小さくできる効果を奏する。
【0043】
また、薄膜トランジスタTFTc(2)も、その形成領域において層間絶縁膜INが形成されていない構成となっており、その断面図は図示していないが、図1(b)に示した断面図の図中右側の構成とほぼ同様となっている。さらに、薄膜トランジスタTFTc(3)は、その形成領域に層間絶縁膜INが形成された構成となっており、その断面図は図示していないが、図1(a)に示した断面図とほぼ同様となっている。
【0044】
このように構成した薄膜トランジスタTFTcは、たとえば、薄膜トランジスタTFTc(1)、薄膜トランジスタTFTc(2)のように、層間絶縁膜INが形成されていないことによって、ドレイン電極D、ソース電極STと多結晶半導体層PSとの電気的接触がなされた構成となっており、オン電流を大きくでき、回路の高性能化を図ることができる。この場合、たとえば薄膜トランジスタTFTc(3)のように、容量の保持/リフレッシュを行う場合には、画素内の薄膜トランジスタTFTpのように、半導積層体PLSを被う層間絶縁膜INを形成することにより、回路の動作不良を低減させることができるようになる。
【0045】
なお、ゲートドライバGDRに形成される薄膜トランジスタTFTcは、その全てにおいて、導積層体PLSを平面的に観てゲート電極GTからはみ出すことなく形成された構成となっている。基板SUB1の背面に配置されたバックライトからの光を前記ゲート電極GTによって遮光させ、光の照射によって半導積層体PLSに発生するリーク電流を回避させるようにするためである。
【0046】
なお、上述した薄膜トランジスタTFTcは、ゲートドライバGDR内に形成される薄膜トランジスタについて説明したものである。しかし、このような薄膜トランジスタの構成はドレインドライバDDR内に形成される薄膜トランジスタにも適用することができる。要は、表示部の周辺に形成される回路(周辺回路)を構成する薄膜トランジスタに適用することができる。
【0047】
(製造方法)
図5および図6は、本発明の表示装置の製造方法を示す説明図で、図1に対応する箇所における行程を示した図である。以下、行程順に説明をする。
【0048】
行程1.(図5(a))
たとえばガラスからなる基板SUB1を用意し、この基板SUB1の主表面にたとえばシリコン酸化膜からなる下地膜UGLを膜厚約300nmで形成する。下地膜UGLの上面にパターン化された金属膜(たとえばAl)からなるゲート電極GT等を膜厚約150nmで形成する。下地膜UGLの上面にゲート電極GT等を被ってたとえばシリコン酸化膜からなる絶縁膜GIを膜厚約100nmで形成する。この絶縁膜GIは薄膜トランジスタTFTの形成領域においてゲート絶縁膜として機能するようになっている。絶縁膜GIの上面にポリシリコンからなる多結晶半導体層PSとアモルファスシリコンからなる非晶質半導体層ASの順次積層体を形成する。多結晶半導体層PSと非晶質半導体層ASの順次積層体はゲート電極GTに重畳するようにして島状に形成する。多結晶半導体層PSの膜厚はたとえば約50nm、非晶質半導体層ASの膜厚はたとえば約150nmで形成する。多結晶半導体層PSはたとえば最初アモルファスシリコンを製膜した後にレーザアニール法等を用いて結晶化することにより形成できる。
【0049】
行程2.(図5(b))
基板SUB1の上面に、たとえばシリコン窒化膜からなる層間絶縁膜INを、多結晶半導体層PSと非晶質半導体層ASの順次積層体等をも被って膜厚約500nmで形成する。次に、層間絶縁膜INの上面にフォトレジストを塗布し、いわゆるハーフトーン露光を用いたフォトリソグラフィ技術により、膜厚の異なる部分を有してパターニングされたフォトレジスト膜RSTを形成する。
【0050】
フォトレジスト膜RSTは、薄膜トランジスタTFTp側において膜厚が厚く電極を形成すべく領域に孔開けがなされ、薄膜トランジスタTFTc側において膜厚が薄くコンタクトホールCH2を形成すべく領域に孔開けがなされパターンとなっている。なお、薄膜トランジスタTFTc側のフォトレジスト膜RSTには電極を形成すべく領域には孔開けはなされていないものとなっている。
【0051】
行程3.(図5(c))
フォトレジスト膜RSTをマスクとし、層間絶縁膜INをエッチングする。これにより、層間絶縁膜INには、薄膜トランジスタTFTp側において該薄膜トランジスタTFTpの電極用のコンタクトホールCHが形成され、薄膜トランジスタTFTc側において前記コンタクトホールCH2が形成されるようになる。
【0052】
行程4.(図6(a))
フォトレジスト膜RSTをいわゆるハーフアッシングする。これにより、フォトレジスト膜RSTは、膜厚が薄く形成された薄膜トランジスタTFTc側において完全に除去され、膜厚が厚く形成された薄膜トランジスタTFTp側において膜厚が薄くなったフォトジスト膜RST(図中符号RST'で示す)が残存するようになる。
【0053】
行程5.(図6(b))
フォトレジスト膜RST'をマスクとして層間絶縁膜INをエッチングする。この場合のエッチングはたとえばウェットエッチングによって行うことが好適である。これにより、薄膜トランジスタTFTc側の層間絶縁膜INは除去され、薄膜トランジスタTFTp側の層間絶縁膜INは残存されるようになる。
【0054】
行程6.(図6(c))
フォトレジスト膜RST'を除去する。そして、基板SUB1の上面に、高濃度に不純物がドープされたアモルファスシリコンからなる高濃度半導体層HDS、および金属膜MTを順次形成する。高濃度半導体層HDSおよび金属膜MTの順次積層体を、フォトリソグラフィ技術による選択エッチング法を用いてパターン化する。これにより、薄膜トランジスタTFTpの各電極およびこれら電極に接続される配線、薄膜トランジスタTFTcの各電極およびこれら電極に接続される配線が形成される。
【0055】
なお、前記エッチングンの際には、薄膜トランジスタTFTcの各電極の間の領域において、高濃度半導体層HDSが完全に除去され、その下層の非晶質半導体層ASが若干抉られるまで(凹陥部が形成されるまで)エッチングを行う。各電極の完全なる電気的分離を図るためである。
【0056】
〈実施例2〉
図7(a)は、本発明の表示装置の実施例2を示す構成図で、図4に対応した図となっている。図7(b)は図7(a)のVII(b)−VII(b)における断面図を示している。なお、図7(b)では、その左側に比較を容易にするため、画素内の薄膜トランジスタTFTpを併せ描画している。
【0057】
図7(a)において、図4の場合と比較して異なる構成は、ブーストラップ回路における薄膜トランジスタTFTc(1)の半導積層体PLS上の中央部に層間絶縁膜INが形成されていることにある。この層間絶縁膜INは、画素領域における薄膜トランジスタTFTpの半導体層を被って形成される層間絶縁膜INの形成の際に同時に形成されるようになっている。そして、半導積層体PLSの表面の層間絶縁膜INから露出された領域のうち、ゲート電極GTの幅方向と同方向のそれぞれの辺部にドレイン電極およびソース電極が形成されている。このドレイン電極およびソース電極は、高濃度半導体層HDSおよび金属膜MTの順次積層体からなる導電積層体PLCによって形成されている。ドレイン電極およびソース電極は、図7(b)に示すように、それぞれの対向する端部が層間絶縁膜INに乗り上げて形成されている。
【0058】
薄膜トランジスタTFTc(1)をこのように構成する場合、ドレイン電極およびソース電極の選択エッチングによる形成にあって、層間絶縁膜INはエッチングストッパとして機能するようになる。このため、図4の場合と比較して、半導積層体PLSの表面にエッチングダメージを生じさせることがなく、該半導積層体PLSの層厚を薄く形成できる効果を奏する。
【0059】
〈実施例3〉
図8は、本発明の表示装置の実施例3を示す構成図である。
【0060】
(ゲートドライバの一部の構成)
図8(a)は、ゲートドライバGDRの一部の構成を示す平面図で、図4と対応した図となっている。図8(b)は図8(a)のVIII(b)−VIII(b)における断面図を示している。なお、図8(b)では、その左側に比較を容易にするため、画素内の薄膜トランジスタTFTpを併せ描画している。
【0061】
図8(a)において、図4の場合と比較して異なる構成は、ゲートドライバGDRの形成領域のほとんど全域に層間絶縁膜INが形成され、薄膜トランジスタc(1)、および薄膜トランジスタc(2)の形成領域において、半導積層体PLSを露出させる孔開けがなされていることにある。
【0062】
この場合の半導積層体PLSの露出は、平面的に観て、少なくとも、半導積層体PLSの辺のうちドレイン電極DT、ソース電極STを引き出す部分を含んで該半導積層体PLSを露出させるようにしている。ドレイン電極DT、ソース電極STを、それぞれ、半導積層体PLSの側壁面に露出される多結晶半導体層PSに電気的に接触させるためである。
【0063】
このことから、図4においては層間絶縁膜INを必要な箇所にのみ形成しているのに対し、図8(a)においてはほぼ全域に形成された層間絶縁膜INに該層間絶縁膜INを必要とない部分を除去していることに相違を有するようになっている。
【0064】
(製造方法)
図9は、実施例3に示した表示装置の製造方法の一実施例を示す行程図である。以下、行程順に説明をする。
【0065】
行程1.(図9(a))
たとえばガラスからなる基板SUB1を用意し、この基板SUB1の主表面にたとえばシリコン酸化膜からなる下地膜UGLを膜厚約300nmで形成する。下地膜UGLの上面にパターン化された金属膜(たとえばAl)からなるゲート電極GT等を膜厚約150nmで形成する。下地膜UGLの上面にゲート電極GT等を被ってたとえばシリコン酸化膜からなる絶縁膜GIを膜厚約100nmで形成する。この絶縁膜GIは薄膜トランジスタTFTの形成領域においてゲート絶縁膜として機能するようになる。絶縁膜GIの上面にポリシリコンからなる多結晶半導体層PSとアモルファスシリコンからなる非晶質半導体層ASの順次積層体を形成する。多結晶半導体層PSと非晶質半導体層ASの順次積層体はゲート電極GTに重畳するようにして島状に形成する。多結晶半導体層PSの膜厚は約50nm、非晶質半導体層ASの膜厚は約150nmで形成する。多結晶半導体層PSはたとえば最初アモルファスシリコンを製膜した後にレーザアニール法等を用いて結晶化することにより形成できる。
【0066】
ここで、多結晶半導体層PSと非晶質半導体層ASの順次積層体は、薄膜トランジスタTFTp側において、そのゲート電極GTの幅方向において該ゲート電極GTからはみ出ることなく形成され、薄膜トランジスタTFTc側において、そのゲート電極GTの幅方向において該ゲート電極GTからはみ出るようにして形成される。
【0067】
行程2.(図9(b))
基板SUB1の上面に、たとえばシリコン窒化膜からなる層間絶縁膜INを、多結晶半導体層PSと非晶質半導体層ASの順次積層体等をも被って膜厚約500nmで形成する。次に、層間絶縁膜INの上面にフォトレジストを塗布し、通常の露光方法を用いて(ハーフトーン露光等を用いることなくの意)、パターニングされたフォトレジスト膜RSTを形成する。フォトレジスト膜RSTは、薄膜トランジスタTFTpを被い、薄膜トランジスタTFTcを露出させるように形成され、薄膜トランジスタTFTpの電極を形成すべく領域、およびコンタクトホールCH2を形成すべく領域に、それぞれ、孔開けがなされパターンとなっている。
【0068】
行程3.(図9(c))
フォトレジスト膜RSTをマスクとし層間絶縁膜INをたとえばドライエッチングする。これにより、薄膜トランジスタTFTpにおいて該薄膜トランジスタTFTpの電極用のコンタクトホールCHが形成され、薄膜トランジスタTFTcにおいて多結晶半導体層PAと非晶質半導体層ASの順次積層体が露出される。
【0069】
さらに、フォトレジスト膜RSTを残存させたまま、層間絶縁膜INの下層の絶縁膜GIをたとえばドライエッチングする。これにより、コンタクトホールCH2が形成され、薄膜トランジスタTFTcにおいて多結晶半導体層PS、非晶質半導体層AS、絶縁膜GI、ゲート電極GTの順次積層体が露出される。
【0070】
行程4.(図9(d))
フォトレジスト膜RSTを除去する。そして、基板SUB1の上面に、高濃度に不純物がドープされたアモルファスシリコンからなる高濃度半導体層HDS、および金属膜MTを順次形成する。高濃度半導体層HDSおよび金属膜MTの順次積層体を、フォトリソグラフィ技術による選択エッチング法を用いてパターン化する。これにより、薄膜トランジスタTFTpの各電極およびこれら電極に接続される配線、薄膜トランジスタTFTcの各電極およびこれら電極に接続される配線が形成される。
【0071】
なお、前記エッチングンの際には、薄膜トランジスタTFTcの各電極の間の領域において、高濃度半導体層HDSが完全に除去され、その下層の非晶質半導体層ASが若干抉られるまで(凹陥部が形成されるまで)エッチングを行う。各電極の完全なる電気的分離を図るためである。
【0072】
〈実施例4〉
上述した実施例は、それぞれ、液晶表示装置を例に挙げて示したものである。しかし、本発明は、液晶表示装置に限らず、たとえば、有機EL表示装置にも適用できる。
【0073】
図10は、有機EL表示装置の表示領域における等価回路を示した図である。図11において、図中x方向に延在するゲート信号線GLが図中y方向に並設されて形成されている。これらゲート信号線GLは、その一端側においてゲートドライバGDRに接続され、走査信号が順次供給されるようになっている。また、図中y方向に延在する電力供給線PWLが図中x方向に並設されて形成されている。そして、図中y方向に延在するドレイン信号線DLが図中x方向に並設されて形成されている。これらドレイン線DLは、その一端側においてドレインドライバDDRに接続され、映像信号が供給されるようになっている。
【0074】
図中点線枠で囲まれる領域を画素の領域とし、表示領域はマトリックス状に配置される複数の画素の集合体で構成されるようになっている。画素の領域には、スイッチング素子110a、補助容量111、電流制御素子110b、有機EL素子112が形成されている。ゲート信号線GLからの走査信号の供給によってスイッチング素子110aがオンし、補助容量111に電荷が蓄積され、その電荷が電流制御素子110bに流れる電流を制御する。そして、この電流は電力供給線PWL、有機EL素子112、電流制御素子110bを通して流れ、この電流の値に対応した輝度で有機EL素子112が発光するようになっている。
【0075】
図11は、基板上に形成された前記画素の構成を示す平面図である。図10に示したスイッチング素子110a、電流制御素子110bは、それぞれ、薄膜トランジスタによって形成され、その構成は、液晶表示装置の画素(図3参照)に形成された薄膜トランジスタTFTpと同様となっている。
【0076】
また、図示していないが、ゲートドライバGDR内に形成される薄膜トランジスタにおいても、上述した各実施例で示した薄膜トランジスタTFTcと同様の構成となっている。
【0077】
図11において、有機EL素子112は、図中省略して示しているが、電流制御素子110bに接続される電極(陽極)の表面に、有機EL層、電極(陰極)が積層されて構成されている。この場合、前記各電極のうち少なくとも一方は透明導電膜で形成されている。有機EL層からの発光を前記透明導電膜を通して照射させるためである。
【0078】
〈実施例5〉
上述したそれぞれの実施例では、基板としてたとえばガラスを用いたものである。しかし、これに限らず、石英ガラスあるいは樹脂を用いるようにしてもよい。石英ガラスを基板とすることによって、プロセス温度を高くして、たとえばゲート絶縁膜を緻密化でき、これにより薄膜トランジスタの特性の信頼性を向上させることができる。また、樹脂を基板とすることによって、軽量で耐衝撃性に優れた液晶表示装置を得ることができる。
【0079】
〈実施例6〉
上述したそれぞれの実施例では、基板の表面に形成する下地膜として酸化シリコン膜を形成したものである。しかし、これに限らず、窒化シリコン膜、あるいは酸化シリコン膜と窒化シリコン膜の積層膜であってもよい。窒化シリコン膜を下地膜の一部あるいは全部に用いることにより、基板内の不純物がゲート絶縁膜中に拡散侵入してしまうのを効果的に防止することができる。同様の理由により、ゲート絶縁膜を、たとえば、酸化シリコン膜と窒化シリコン膜の積層膜で構成するようにしてもよい。
【0080】
〈実施例7〉
上述した実施例では、アモルファスシリコンを結晶化する場合、レーザアニールよって行うようにしたものである。しかし、これに限らず、熱アニールによる固相成長法を用いてもよく、熱アニールとレーザアニールを組み合わせて行うようにしてもよい。また、アモルファスシリコンを結晶化することなく、反応性熱CVDを用いてポリシリコンを直接に製膜する方法を用いるようにしてもよい。このようにした場合、結晶化行程の削減でスループットの向上が図れるようになる。ポリシリコン層として、粒径が20nmから100nm程度の微結晶シリコンであってもよい。また、シリコンとゲルマニウムの化合物であってもよく、このようにした場合、薄膜トランジスタTFTの性能を向上させることができる。
【0081】
〈実施例8〉
ゲート信号線、ゲート電極の材料は、上述した実施例では特に明記しなかったが、たとえば、Ti、TiW、TiN、W、Cr、Mo、Ta、Nb等からなる金属、あるいはこれらの合金を用いることができる。
【0082】
以上、本発明を実施例を用いて説明してきたが、これまでの各実施例で説明した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、それぞれの実施例で説明した構成は、互いに矛盾しない限り、組み合わせて用いてもよい。
【図面の簡単な説明】
【0083】
【図1】本発明の表示装置に具備される薄膜トランジスタの断面図である。
【図2】本発明の表示装置である液晶表示装置の等価回路図である。
【図3】本発明の表示装置である液晶表示装置の画素の構成を示す平面図である。
【図4】本発明の表示装置である液晶表示装置の周辺回路の一部の構成の一実施例を示す平面図である。
【図5】本発明の表示装置の製造方法の一実施例を示す図で、図6とともに一連の工程を示す図である。
【図6】本発明の表示装置の製造方法の一実施例を示す図で、図5とともに一連の工程を示す図である。
【図7】本発明の表示装置である液晶表示装置の周辺回路の一部の構成の他の実施例を示す平面図である。
【図8】本発明の表示装置である液晶表示装置の周辺回路の一部の構成の他の実施例を示す平面図である。
【図9】本発明の表示装置の製造方法の他の実施例を示す行程図である。
【図10】本発明の表示装置である有機EL表示装置の一実施例を示す等価回路図である。
【図11】本発明の表示装置である有機EL表示装置の画素の一実施例を示す平面図である。
【符号の説明】
【0084】
SUB1……基板、UGL……下地膜、 GI……絶縁膜、PS……多結晶半導体層、AS……非晶質半導体層、PLS……半導積層体、IN……層間絶縁膜、HDS……高濃度半導体層、MT……金属膜、DT……ドレイン電極、ST……ソース電極、CH、CH1、CH2……コンタクトホール、GL……ゲート信号線、GDR……ゲートドライバ、DL……ドレイン信号線、DDR……ドレインドライバ、CL……コモン信号線、TFT、TFTp、TFTc、TFTc(1)、TFTc(2)、TFTc(3)……薄膜トランジスタ、C、111……容量、LC……液晶、PX……画素電極、RST、RST'……フォトレジスト膜、110a……スイッチング素子、110b……電流制御素子、112……有機EL素子、PWL……電力供給線。
【技術分野】
【0001】
本発明は表示装置に係り、基板上に薄膜トランジスタが形成されている表示装置に関する。
【背景技術】
【0002】
いわゆるアクティブ・マトリックス型の表示装置は、その基板の表示部にてマトリックス状に配置された複数の画素のそれぞれに薄膜トランジスタが形成されている。行方向に配列された画素群に共通に接続されたゲート信号線に供給する走査信号によって該薄膜トランジスタをオンさせ、当該画素群を選択するようになっている。これにより、列方向に配列された画素群に共通に接続されたドレイン信号線を通して供給される映像信号が、前記薄膜トランジスタを通して、選択された前記画素群の各画素に入力されて前記画素を駆動させるようになっている。
【0003】
そして、前記表示装置には、同一の基板の表示部の周辺にて、ゲート信号線に走査信号を供給させるための走査信号駆動回路、およびドレイン信号線に映像信号を供給されるための映像信号駆動回路が形成されたものがあり、これら走査信号駆動回路および映像信号駆動回路は、前記画素内に形成される薄膜トランジスタの形成の際に並行して形成される複数の薄膜トランジスタによって構成されている。
【0004】
この場合、前記薄膜トランジスタは、その半導体層として、ポリシリコン等からなる結晶性半導体層を用いたもの、あるいはアモルファスシリコン等からなる非晶質半導体層を用いたものがある。
【0005】
しかし、近年、薄膜トランジスタとして、たとえば下記特許文献1に示すように、ゲート電極を被って形成されたゲート絶縁膜上にチャネル層を介してソース・ドレイン層が形成され、前記チャネル層は、非晶質半導体層と、この非晶質半導体層とゲート絶縁膜の間に介在された結晶性半導体層との積層体からなる構成のものが知られている。このような構成の薄膜トランジスタは、初期特性の一つであるいわゆるS値(スイングファクタ)を小さくできるとともに、しきい値電圧の径時的な変動を小さく抑えることができる効果を奏する。
【特許文献1】特開2005−167051号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
しかし、特許文献1に示した薄膜トランジスタは、非晶質半導体層と結晶性半導体層との積層体が島状に形成され、ソース層上に形成されるソース電極、ドレイン層上に形成されるドレイン電極が、それぞれ、積層体の側壁面を這ってゲート絶縁膜上にまで延在するように構成されている。
【0007】
このことから、ソース電極、ドレイン電極は、結晶性半導体層の側壁面で接触した構成となり、これが原因でいわゆるオフリーク電流が増加してしまう不都合を有することになる。
【0008】
このような構成からなる薄膜トランジスタを画素選択用トランジスタとして用いた場合、表示部のコントラストの向上を妨げることになる問題を有する。
【0009】
本発明の目的は、オフリーク電流を低減させた薄膜トランジスタを備える表示装置を提供することにある。
【課題を解決するための手段】
【0010】
本発明の表示装置は、たとえば、以下のように構成される。
【0011】
(1)本発明の表示装置は、表示部が形成される基板上に複数の薄膜トランジスタが形成されている表示装置であって、
前記薄膜トランジスタのうち、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に、平面的に観て前記ゲート電極からはみ出すことなく、前記ゲート電極に重畳して形成された島状の半導体層と、前記半導体層を被って形成された絶縁膜と、前記絶縁膜に形成された一対のスルーホールのそれぞれを通して前記半導体層と電気的に接続された一対の電極とを備え、
前記半導体層は、結晶性半導体層と非晶質半導体層の順次積層体からなり、前記電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体からなっているものを備えることを特徴とする。
【0012】
(2)本発明の表示装置は、基板上において、複数の画素からなる表示部と前記表示部の周辺に形成される周辺回路を有する表示装置であって、
前記画素内に形成される薄膜トランジスタを第1薄膜トランジスタとし、前記周辺回路内に形成される薄膜トランジスタを第2薄膜トランジスタとした場合、
前記第1薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に、平面的に観て前記ゲート電極からはみ出すことなく、前記ゲート電極に重畳して形成された島状の半導体層と、前記半導体層を被って形成された絶縁膜と、前記絶縁膜に形成された一対のスルーホールのそれぞれを通して前記半導体層と電気的に接続された一対の電極とを備え、
前記半導体層は、結晶性半導体層と非晶質半導体層の順次積層体からなり、前記電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体からなり、
前記第2薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に、平面的に観て前記ゲート電極からはみ出すことなく、前記ゲート電極に重畳して形成された島状の半導体層と、前記半導体層の表面に形成された一対の電極とを備え、
前記半導体層は、結晶性半導体層と非晶質半導体層の順次積層体からなり、前記電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体からなっているものを備えることを特徴とする。
【0013】
(3)本発明の表示装置は、(2)において、前記第2薄膜トランジスタのうち、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に、平面的に観て前記ゲート電極からはみ出すことなく、前記ゲート電極に重畳して形成された島状の半導体層と、前記半導体層を被って形成された絶縁膜と、前記絶縁膜に形成された一対のスルーホールのそれぞれを通して前記半導体層と電気的に接続された一対の電極とを備え、
前記半導体層は、結晶性半導体層と非晶質半導体層の順次積層体からなり、前記電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体からなっているものを備えることを特徴とする。
【0014】
(4)本発明の表示装置は、(2)において、前記第2薄膜トランジスタのうち、前記一対の電極のうち一方の電極と前記ゲート電極とが電気的に接続されているものを備え、
前記一方の電極と前記ゲート電極との電気的な接続は、前記ゲート絶縁膜に形成したコンタクトホールを通して行っていることを特徴とする。
【0015】
(5)本発明の表示装置は、(2)において、前記第2薄膜トランジスタは、前記半導体層の一対の電極から露出している表面において、エッチングによって前記非晶質半導体層が露出されていることを特徴とする。
【0016】
(6)本発明の表示装置は、(2)において、前記第2薄膜トランジスタは、前記半導体層の表面において部分的に前記絶縁膜が形成され、一対の電極の対向する端部のそれぞれは、前記絶縁膜上に乗り上げて形成されていることを特徴とする。
【0017】
(7)本発明の表示装置は、基板上において、複数の画素からなる表示部と前記表示部の周辺に形成される周辺回路を有する表示装置であって、
前記画素内に形成される薄膜トランジスタを第1薄膜トランジスタとし、前記周辺回路内に形成される薄膜トランジスタを第2薄膜トランジスタとした場合、
前記第1薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に、平面的に観て前記ゲート電極からはみ出すことなく、前記ゲート電極に重畳して形成された島状の半導体層と、前記半導体層を被って形成された絶縁膜と、前記絶縁膜に形成された一対のスルーホールのそれぞれを通して前記半導体層と電気的に接続された一対の電極とを備え、
前記半導体層は、結晶性半導体層と非晶質半導体層の順次積層体からなり、前記電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体からなり、
前記第2薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に、平面的に観て前記ゲート電極に重畳するとともに前記ゲート電極の幅方向にはみ出して形成された島状の半導体層と、前記半導体層の表面に形成された一対の電極とを備え、
前記半導体層は、結晶性半導体層と非晶質半導体層の順次積層体からなり、前記電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体であって前記ゲート電極の幅方向に延在されて形成されているものを備えることを特徴とする。
【0018】
(8)本発明の表示装置は、(7)において、前記第2薄膜トランジスタのうち、前記一対の電極のうち一方の電極と前記ゲート電極とが電気的に接続されているものを備え、
前記一方の電極と前記ゲート電極との電気的な接続は、前記ゲート絶縁膜に形成したコンタクトホールを通して行っていることを特徴とする。
【0019】
(9)本発明の表示装置は、(7)において、前記第2薄膜トランジスタは、前記半導体層の一対の電極から露出している表面において、エッチングによって前記非晶質半導体層が露出されていることを特徴とする。
【0020】
(10)本発明の表示装置は、(7)において、前記第2薄膜トランジスタは、前記半導体層の表面において部分的に前記絶縁膜が形成され、一対の電極の対向する端部のそれぞれは、前記絶縁膜上に乗り上げて形成されていることを特徴とする。
【0021】
(11)本発明の表示装置は、(1)ないし(10)のいずれかにおいて、表示装置は液晶表示装置であることを特徴とする。
【0022】
(12)本発明の表示装置は、(1)ないし(10)のいずれかにおいて、表示装置は有機EL表示装置であることを特徴とする。
【0023】
なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。
【発明の効果】
【0024】
このように構成した表示装置は、オフリーク電流を低減させた薄膜トランジスタを備えるようにすることができる。
【0025】
本発明のその他の効果については、明細書全体の記載から明らかにされる。
【発明を実施するための最良の形態】
【0026】
本発明の実施例を図面を参照しながら説明する。なお、各図および各実施例において、同一または類似の構成要素には同じ符号を付し、説明を省略する。
【0027】
〈実施例1〉
本発明の表示装置の実施例1を液晶表示装置を例に挙げて説明する。
【0028】
(等価回路)
図2は、本発明による液晶表示装置の等価回路を示した図である。図2は、液晶を挟持して対向配置される一対の基板のうちの一方の基板の液晶側の面に形成される回路を示している。また、図2は、等価回路であるが、実際の液晶表示装置の回路と幾何学的にほぼ同様となっている。
【0029】
図2において、図中x方向に延在しy方向に並設されるゲート信号線GLと、図中y方向に延在しx方向に並設されるドレイン信号線GLがある。 ゲート信号線GLのそれぞれのたとえば図中左端はゲートドライバGDRに接続され、各ゲート信号線GLには該ゲートドライバGDRによって走査信号が供給されるようになっている。ドレイン信号線DLのそれぞれのたとえば図中上端はドレインドライバDDRに接続され、各ドレイン信号線DLには該ドレインドライバDDRによって映像信号が供給されるようになっている。
【0030】
隣接する一対のゲート信号線GLと隣接する一対のドレイン信号線DLによって囲まれる領域は画素領域となり、この領域は、ゲート信号線GLからの走査信号によってオンされる薄膜トランジスタTFT(図中符号TFTpで示す)と、オンされた薄膜トランジスタTFTpを通してドレイン信号線DLからの映像信号が供給される画素電極PXと、この画素電極PXとコモン信号線CLとの間に形成される容量Cとを備えて形成されている。コモン信号線CLは隣接するゲート信号線GLの間に該ゲート信号線GLと平行に形成されている。容量Cは画素電極PXに供給された映像信号を比較的長く蓄積させるために設けられている。画素電極PXは、液晶を介して対向配置される他方の基板側に形成された対向電極との間に電界を生じさせるようになっており、この電界によって当該画素の領域の液晶の分子を挙動させるようになっている。このような画素を備える液晶表示装置は、たとえば縦電界方式と称されるものであるが、本発明は、たとえば横電界方式と称されるものにも適用できる。
【0031】
なお、ここで、ゲートドライバGDRは、たとえばブーストラップ回路によって形成され、このブーストラップ回路は複数の薄膜トランジスタTFT(図中符号TFTcで示す)によって形成されている。この薄膜トランジスタTFTcは、各画素内に形成される薄膜トランジスタTFTpと同一の基板上に形成され、該薄膜トランジスタTFTpの形成と並行して形成されるようになっている。
【0032】
(画素の構成)
図3は、前記画素の領域(図1の点線枠内の領域)における構成を示した平面図である。また、図3のIa−Ia線における断面図を図1(a)に示している。
【0033】
図3において、まず基板SUB1(図1(a)参照)があり、この基板SUB1の表面にはたとえばシリコン酸化膜からなる下地膜UGL(図1(a)参照)が形成されている。下地膜UGLの表面には、ゲート信号線GLが形成され、このゲート信号線GLはその一部に突起部からなるゲート電極GTが一体化されて形成されている。また、下地膜UGLの表面には、ゲート信号線GLに近接し、該ゲート信号線と平行にコモン信号線CLが形成されている。
【0034】
基板SUB1の上面には、ゲート信号線GL(ゲート電極GT)、コモン信号線CLをも被って絶縁膜GI(図1(a)参照)が形成されている。この絶縁膜GIは薄膜トランジスタTFTpの形成領域においてゲート絶縁膜として機能するようになっている。
【0035】
絶縁膜GIの上面であって、ゲート電極GTと重畳する領域に、多結晶半導体層PSと非晶質半導体層ASの順次積層体(以下、半導積層体PLSと称する場合がある)が形成されている。この半導積層体PLSは島状をなし、平面的に観て前記ゲート電極GTからはみ出すことなく、前記ゲート電極GTに重畳して形成されている。このように、半導積層体PLSを平面的に観て前記ゲート電極GTからはみ出すことなく形成したのは、基板SUB1の背面に配置されたバックライトからの光を前記ゲート電極GTによって遮光させ、光の照射によって半導積層体PLSに発生するリーク電流を回避させるようにしている。
【0036】
基板SUB1の上面には、前記半導積層体PLSをも被って層間絶縁膜INが形成されている。そして、層間絶縁膜INの上面には、ドレイン信号線DL、このドレイン信号線から延在されて形成される薄膜トランジスタTFTpのドレイン電極DT、このドレイン電極DTと対向して配置される薄膜トランジスタTFTpのソース電極STが形成されている。ソース電極STはコモン信号線CLと重畳するように延在され、その端部は後述の画素電極PXと電気的に接続されるようになっている。ソース電極STとコモン信号線CLとの重畳部には容量Cが形成されるようになっている。
【0037】
ドレイン信号線DL、ドレイン電極DT、ソース電極STは、高濃度半導体層HDSおよび金属膜MTの順次積層体(以下、導電積層体PLCと称する場合がある)から構成されている。ドレイン電極DT、ソース電極STは、図1(a)に示すように、層間絶縁膜INに予め形成されたコンタクトホールCHを通して、半導積層体PLSのうち上面に形成されている非晶質半導体層ASに電気的に接続されるようになっている。
【0038】
基板SUB1の上面には、ドレイン信号線DL、ドレイン電極DT、ソース電極STをも被って保護膜(図示せず)が形成され、この保護膜の上面にはITO(Indium Tin Oxide)等の透明導電膜からなる画素電極PXが形成されている。画素電極PXは保護膜に予め形成されたコンタクトホールCH1を通して薄膜トランジスタTFTpのソース電極STと接続されている。
【0039】
このように構成した薄膜トランジスタTFTpは、層間絶縁膜INによって、ドレイン電極D、ソース電極STと多結晶半導体層PSとの電気的接触を回避できる構成となっていることから、オフリーク電流を低減でき、画像の高コントラスト化を図ることができる。
【0040】
(ゲートドライバの一部の構成)
図4は、前記ゲートドライバGDRの一部を構成するブートストラップ回路の平面図である。図4は、図2に示したブートストラップ回路(等価回路)と幾何学的に対応して示されている。また、図4のIb−Ib線における断面図を図1(b)に示している。
【0041】
図4において、薄膜トランジスタTFTcは3個形成されている(それぞれ図中符号TFTc(1)、TFTc(2)、TFTc(3)で示している)。これら薄膜トランジスタTFTc(1)、TFTc(2)、TFTc(3)は、画素内の前記薄膜トランジスタTFTpの形成において、並行して形成されるようになっている。このため、薄膜トランジスタTFTc(1)、TFTc(2)、TFTc(3)は、いずれも、ボトムゲート型として構成され、その半導体層は、多結晶半導体層PSと非晶質半導体層ASの順次積層体からなる半導積層体PLSによって構成され、そのドレイン電極DTおよびソース電極STは、高濃度半導体層HDSおよび金属膜MTの順次積層体からなる導電積層体PLCによって構成されている。
【0042】
ここで、薄膜トランジスタTFTc(1)は、その形成領域に層間絶縁膜INが形成されておらず、ゲート電極がドレイン電極DTおよびソース電極STのうちの一方の電極と電気的接続がなされてダイオードの機能を有するように形成されている。図4のI(b)−I(b)線の断面図である図1(b)に示すように、層間絶縁膜INが形成されていないことから、薄膜トランジスタTFTc(1)のドレイン電極DTおよびソース電極STは、半導積層体PLSの側壁面を這って絶縁膜GI上にまで延在されて形成されている。そして、ドレイン電極DTおよびソース電極STのうち一方の電極とゲート電極GTとの電気的接続は、絶縁膜GIに形成したコンタクト孔CH2を通して行うようになっている。前記絶縁膜GIは膜厚が比較的小さいことからコンタクト孔CH2の径は小さく形成でき、したがって、ゲートドライバGDRの形成面積を小さくできる効果を奏する。
【0043】
また、薄膜トランジスタTFTc(2)も、その形成領域において層間絶縁膜INが形成されていない構成となっており、その断面図は図示していないが、図1(b)に示した断面図の図中右側の構成とほぼ同様となっている。さらに、薄膜トランジスタTFTc(3)は、その形成領域に層間絶縁膜INが形成された構成となっており、その断面図は図示していないが、図1(a)に示した断面図とほぼ同様となっている。
【0044】
このように構成した薄膜トランジスタTFTcは、たとえば、薄膜トランジスタTFTc(1)、薄膜トランジスタTFTc(2)のように、層間絶縁膜INが形成されていないことによって、ドレイン電極D、ソース電極STと多結晶半導体層PSとの電気的接触がなされた構成となっており、オン電流を大きくでき、回路の高性能化を図ることができる。この場合、たとえば薄膜トランジスタTFTc(3)のように、容量の保持/リフレッシュを行う場合には、画素内の薄膜トランジスタTFTpのように、半導積層体PLSを被う層間絶縁膜INを形成することにより、回路の動作不良を低減させることができるようになる。
【0045】
なお、ゲートドライバGDRに形成される薄膜トランジスタTFTcは、その全てにおいて、導積層体PLSを平面的に観てゲート電極GTからはみ出すことなく形成された構成となっている。基板SUB1の背面に配置されたバックライトからの光を前記ゲート電極GTによって遮光させ、光の照射によって半導積層体PLSに発生するリーク電流を回避させるようにするためである。
【0046】
なお、上述した薄膜トランジスタTFTcは、ゲートドライバGDR内に形成される薄膜トランジスタについて説明したものである。しかし、このような薄膜トランジスタの構成はドレインドライバDDR内に形成される薄膜トランジスタにも適用することができる。要は、表示部の周辺に形成される回路(周辺回路)を構成する薄膜トランジスタに適用することができる。
【0047】
(製造方法)
図5および図6は、本発明の表示装置の製造方法を示す説明図で、図1に対応する箇所における行程を示した図である。以下、行程順に説明をする。
【0048】
行程1.(図5(a))
たとえばガラスからなる基板SUB1を用意し、この基板SUB1の主表面にたとえばシリコン酸化膜からなる下地膜UGLを膜厚約300nmで形成する。下地膜UGLの上面にパターン化された金属膜(たとえばAl)からなるゲート電極GT等を膜厚約150nmで形成する。下地膜UGLの上面にゲート電極GT等を被ってたとえばシリコン酸化膜からなる絶縁膜GIを膜厚約100nmで形成する。この絶縁膜GIは薄膜トランジスタTFTの形成領域においてゲート絶縁膜として機能するようになっている。絶縁膜GIの上面にポリシリコンからなる多結晶半導体層PSとアモルファスシリコンからなる非晶質半導体層ASの順次積層体を形成する。多結晶半導体層PSと非晶質半導体層ASの順次積層体はゲート電極GTに重畳するようにして島状に形成する。多結晶半導体層PSの膜厚はたとえば約50nm、非晶質半導体層ASの膜厚はたとえば約150nmで形成する。多結晶半導体層PSはたとえば最初アモルファスシリコンを製膜した後にレーザアニール法等を用いて結晶化することにより形成できる。
【0049】
行程2.(図5(b))
基板SUB1の上面に、たとえばシリコン窒化膜からなる層間絶縁膜INを、多結晶半導体層PSと非晶質半導体層ASの順次積層体等をも被って膜厚約500nmで形成する。次に、層間絶縁膜INの上面にフォトレジストを塗布し、いわゆるハーフトーン露光を用いたフォトリソグラフィ技術により、膜厚の異なる部分を有してパターニングされたフォトレジスト膜RSTを形成する。
【0050】
フォトレジスト膜RSTは、薄膜トランジスタTFTp側において膜厚が厚く電極を形成すべく領域に孔開けがなされ、薄膜トランジスタTFTc側において膜厚が薄くコンタクトホールCH2を形成すべく領域に孔開けがなされパターンとなっている。なお、薄膜トランジスタTFTc側のフォトレジスト膜RSTには電極を形成すべく領域には孔開けはなされていないものとなっている。
【0051】
行程3.(図5(c))
フォトレジスト膜RSTをマスクとし、層間絶縁膜INをエッチングする。これにより、層間絶縁膜INには、薄膜トランジスタTFTp側において該薄膜トランジスタTFTpの電極用のコンタクトホールCHが形成され、薄膜トランジスタTFTc側において前記コンタクトホールCH2が形成されるようになる。
【0052】
行程4.(図6(a))
フォトレジスト膜RSTをいわゆるハーフアッシングする。これにより、フォトレジスト膜RSTは、膜厚が薄く形成された薄膜トランジスタTFTc側において完全に除去され、膜厚が厚く形成された薄膜トランジスタTFTp側において膜厚が薄くなったフォトジスト膜RST(図中符号RST'で示す)が残存するようになる。
【0053】
行程5.(図6(b))
フォトレジスト膜RST'をマスクとして層間絶縁膜INをエッチングする。この場合のエッチングはたとえばウェットエッチングによって行うことが好適である。これにより、薄膜トランジスタTFTc側の層間絶縁膜INは除去され、薄膜トランジスタTFTp側の層間絶縁膜INは残存されるようになる。
【0054】
行程6.(図6(c))
フォトレジスト膜RST'を除去する。そして、基板SUB1の上面に、高濃度に不純物がドープされたアモルファスシリコンからなる高濃度半導体層HDS、および金属膜MTを順次形成する。高濃度半導体層HDSおよび金属膜MTの順次積層体を、フォトリソグラフィ技術による選択エッチング法を用いてパターン化する。これにより、薄膜トランジスタTFTpの各電極およびこれら電極に接続される配線、薄膜トランジスタTFTcの各電極およびこれら電極に接続される配線が形成される。
【0055】
なお、前記エッチングンの際には、薄膜トランジスタTFTcの各電極の間の領域において、高濃度半導体層HDSが完全に除去され、その下層の非晶質半導体層ASが若干抉られるまで(凹陥部が形成されるまで)エッチングを行う。各電極の完全なる電気的分離を図るためである。
【0056】
〈実施例2〉
図7(a)は、本発明の表示装置の実施例2を示す構成図で、図4に対応した図となっている。図7(b)は図7(a)のVII(b)−VII(b)における断面図を示している。なお、図7(b)では、その左側に比較を容易にするため、画素内の薄膜トランジスタTFTpを併せ描画している。
【0057】
図7(a)において、図4の場合と比較して異なる構成は、ブーストラップ回路における薄膜トランジスタTFTc(1)の半導積層体PLS上の中央部に層間絶縁膜INが形成されていることにある。この層間絶縁膜INは、画素領域における薄膜トランジスタTFTpの半導体層を被って形成される層間絶縁膜INの形成の際に同時に形成されるようになっている。そして、半導積層体PLSの表面の層間絶縁膜INから露出された領域のうち、ゲート電極GTの幅方向と同方向のそれぞれの辺部にドレイン電極およびソース電極が形成されている。このドレイン電極およびソース電極は、高濃度半導体層HDSおよび金属膜MTの順次積層体からなる導電積層体PLCによって形成されている。ドレイン電極およびソース電極は、図7(b)に示すように、それぞれの対向する端部が層間絶縁膜INに乗り上げて形成されている。
【0058】
薄膜トランジスタTFTc(1)をこのように構成する場合、ドレイン電極およびソース電極の選択エッチングによる形成にあって、層間絶縁膜INはエッチングストッパとして機能するようになる。このため、図4の場合と比較して、半導積層体PLSの表面にエッチングダメージを生じさせることがなく、該半導積層体PLSの層厚を薄く形成できる効果を奏する。
【0059】
〈実施例3〉
図8は、本発明の表示装置の実施例3を示す構成図である。
【0060】
(ゲートドライバの一部の構成)
図8(a)は、ゲートドライバGDRの一部の構成を示す平面図で、図4と対応した図となっている。図8(b)は図8(a)のVIII(b)−VIII(b)における断面図を示している。なお、図8(b)では、その左側に比較を容易にするため、画素内の薄膜トランジスタTFTpを併せ描画している。
【0061】
図8(a)において、図4の場合と比較して異なる構成は、ゲートドライバGDRの形成領域のほとんど全域に層間絶縁膜INが形成され、薄膜トランジスタc(1)、および薄膜トランジスタc(2)の形成領域において、半導積層体PLSを露出させる孔開けがなされていることにある。
【0062】
この場合の半導積層体PLSの露出は、平面的に観て、少なくとも、半導積層体PLSの辺のうちドレイン電極DT、ソース電極STを引き出す部分を含んで該半導積層体PLSを露出させるようにしている。ドレイン電極DT、ソース電極STを、それぞれ、半導積層体PLSの側壁面に露出される多結晶半導体層PSに電気的に接触させるためである。
【0063】
このことから、図4においては層間絶縁膜INを必要な箇所にのみ形成しているのに対し、図8(a)においてはほぼ全域に形成された層間絶縁膜INに該層間絶縁膜INを必要とない部分を除去していることに相違を有するようになっている。
【0064】
(製造方法)
図9は、実施例3に示した表示装置の製造方法の一実施例を示す行程図である。以下、行程順に説明をする。
【0065】
行程1.(図9(a))
たとえばガラスからなる基板SUB1を用意し、この基板SUB1の主表面にたとえばシリコン酸化膜からなる下地膜UGLを膜厚約300nmで形成する。下地膜UGLの上面にパターン化された金属膜(たとえばAl)からなるゲート電極GT等を膜厚約150nmで形成する。下地膜UGLの上面にゲート電極GT等を被ってたとえばシリコン酸化膜からなる絶縁膜GIを膜厚約100nmで形成する。この絶縁膜GIは薄膜トランジスタTFTの形成領域においてゲート絶縁膜として機能するようになる。絶縁膜GIの上面にポリシリコンからなる多結晶半導体層PSとアモルファスシリコンからなる非晶質半導体層ASの順次積層体を形成する。多結晶半導体層PSと非晶質半導体層ASの順次積層体はゲート電極GTに重畳するようにして島状に形成する。多結晶半導体層PSの膜厚は約50nm、非晶質半導体層ASの膜厚は約150nmで形成する。多結晶半導体層PSはたとえば最初アモルファスシリコンを製膜した後にレーザアニール法等を用いて結晶化することにより形成できる。
【0066】
ここで、多結晶半導体層PSと非晶質半導体層ASの順次積層体は、薄膜トランジスタTFTp側において、そのゲート電極GTの幅方向において該ゲート電極GTからはみ出ることなく形成され、薄膜トランジスタTFTc側において、そのゲート電極GTの幅方向において該ゲート電極GTからはみ出るようにして形成される。
【0067】
行程2.(図9(b))
基板SUB1の上面に、たとえばシリコン窒化膜からなる層間絶縁膜INを、多結晶半導体層PSと非晶質半導体層ASの順次積層体等をも被って膜厚約500nmで形成する。次に、層間絶縁膜INの上面にフォトレジストを塗布し、通常の露光方法を用いて(ハーフトーン露光等を用いることなくの意)、パターニングされたフォトレジスト膜RSTを形成する。フォトレジスト膜RSTは、薄膜トランジスタTFTpを被い、薄膜トランジスタTFTcを露出させるように形成され、薄膜トランジスタTFTpの電極を形成すべく領域、およびコンタクトホールCH2を形成すべく領域に、それぞれ、孔開けがなされパターンとなっている。
【0068】
行程3.(図9(c))
フォトレジスト膜RSTをマスクとし層間絶縁膜INをたとえばドライエッチングする。これにより、薄膜トランジスタTFTpにおいて該薄膜トランジスタTFTpの電極用のコンタクトホールCHが形成され、薄膜トランジスタTFTcにおいて多結晶半導体層PAと非晶質半導体層ASの順次積層体が露出される。
【0069】
さらに、フォトレジスト膜RSTを残存させたまま、層間絶縁膜INの下層の絶縁膜GIをたとえばドライエッチングする。これにより、コンタクトホールCH2が形成され、薄膜トランジスタTFTcにおいて多結晶半導体層PS、非晶質半導体層AS、絶縁膜GI、ゲート電極GTの順次積層体が露出される。
【0070】
行程4.(図9(d))
フォトレジスト膜RSTを除去する。そして、基板SUB1の上面に、高濃度に不純物がドープされたアモルファスシリコンからなる高濃度半導体層HDS、および金属膜MTを順次形成する。高濃度半導体層HDSおよび金属膜MTの順次積層体を、フォトリソグラフィ技術による選択エッチング法を用いてパターン化する。これにより、薄膜トランジスタTFTpの各電極およびこれら電極に接続される配線、薄膜トランジスタTFTcの各電極およびこれら電極に接続される配線が形成される。
【0071】
なお、前記エッチングンの際には、薄膜トランジスタTFTcの各電極の間の領域において、高濃度半導体層HDSが完全に除去され、その下層の非晶質半導体層ASが若干抉られるまで(凹陥部が形成されるまで)エッチングを行う。各電極の完全なる電気的分離を図るためである。
【0072】
〈実施例4〉
上述した実施例は、それぞれ、液晶表示装置を例に挙げて示したものである。しかし、本発明は、液晶表示装置に限らず、たとえば、有機EL表示装置にも適用できる。
【0073】
図10は、有機EL表示装置の表示領域における等価回路を示した図である。図11において、図中x方向に延在するゲート信号線GLが図中y方向に並設されて形成されている。これらゲート信号線GLは、その一端側においてゲートドライバGDRに接続され、走査信号が順次供給されるようになっている。また、図中y方向に延在する電力供給線PWLが図中x方向に並設されて形成されている。そして、図中y方向に延在するドレイン信号線DLが図中x方向に並設されて形成されている。これらドレイン線DLは、その一端側においてドレインドライバDDRに接続され、映像信号が供給されるようになっている。
【0074】
図中点線枠で囲まれる領域を画素の領域とし、表示領域はマトリックス状に配置される複数の画素の集合体で構成されるようになっている。画素の領域には、スイッチング素子110a、補助容量111、電流制御素子110b、有機EL素子112が形成されている。ゲート信号線GLからの走査信号の供給によってスイッチング素子110aがオンし、補助容量111に電荷が蓄積され、その電荷が電流制御素子110bに流れる電流を制御する。そして、この電流は電力供給線PWL、有機EL素子112、電流制御素子110bを通して流れ、この電流の値に対応した輝度で有機EL素子112が発光するようになっている。
【0075】
図11は、基板上に形成された前記画素の構成を示す平面図である。図10に示したスイッチング素子110a、電流制御素子110bは、それぞれ、薄膜トランジスタによって形成され、その構成は、液晶表示装置の画素(図3参照)に形成された薄膜トランジスタTFTpと同様となっている。
【0076】
また、図示していないが、ゲートドライバGDR内に形成される薄膜トランジスタにおいても、上述した各実施例で示した薄膜トランジスタTFTcと同様の構成となっている。
【0077】
図11において、有機EL素子112は、図中省略して示しているが、電流制御素子110bに接続される電極(陽極)の表面に、有機EL層、電極(陰極)が積層されて構成されている。この場合、前記各電極のうち少なくとも一方は透明導電膜で形成されている。有機EL層からの発光を前記透明導電膜を通して照射させるためである。
【0078】
〈実施例5〉
上述したそれぞれの実施例では、基板としてたとえばガラスを用いたものである。しかし、これに限らず、石英ガラスあるいは樹脂を用いるようにしてもよい。石英ガラスを基板とすることによって、プロセス温度を高くして、たとえばゲート絶縁膜を緻密化でき、これにより薄膜トランジスタの特性の信頼性を向上させることができる。また、樹脂を基板とすることによって、軽量で耐衝撃性に優れた液晶表示装置を得ることができる。
【0079】
〈実施例6〉
上述したそれぞれの実施例では、基板の表面に形成する下地膜として酸化シリコン膜を形成したものである。しかし、これに限らず、窒化シリコン膜、あるいは酸化シリコン膜と窒化シリコン膜の積層膜であってもよい。窒化シリコン膜を下地膜の一部あるいは全部に用いることにより、基板内の不純物がゲート絶縁膜中に拡散侵入してしまうのを効果的に防止することができる。同様の理由により、ゲート絶縁膜を、たとえば、酸化シリコン膜と窒化シリコン膜の積層膜で構成するようにしてもよい。
【0080】
〈実施例7〉
上述した実施例では、アモルファスシリコンを結晶化する場合、レーザアニールよって行うようにしたものである。しかし、これに限らず、熱アニールによる固相成長法を用いてもよく、熱アニールとレーザアニールを組み合わせて行うようにしてもよい。また、アモルファスシリコンを結晶化することなく、反応性熱CVDを用いてポリシリコンを直接に製膜する方法を用いるようにしてもよい。このようにした場合、結晶化行程の削減でスループットの向上が図れるようになる。ポリシリコン層として、粒径が20nmから100nm程度の微結晶シリコンであってもよい。また、シリコンとゲルマニウムの化合物であってもよく、このようにした場合、薄膜トランジスタTFTの性能を向上させることができる。
【0081】
〈実施例8〉
ゲート信号線、ゲート電極の材料は、上述した実施例では特に明記しなかったが、たとえば、Ti、TiW、TiN、W、Cr、Mo、Ta、Nb等からなる金属、あるいはこれらの合金を用いることができる。
【0082】
以上、本発明を実施例を用いて説明してきたが、これまでの各実施例で説明した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、それぞれの実施例で説明した構成は、互いに矛盾しない限り、組み合わせて用いてもよい。
【図面の簡単な説明】
【0083】
【図1】本発明の表示装置に具備される薄膜トランジスタの断面図である。
【図2】本発明の表示装置である液晶表示装置の等価回路図である。
【図3】本発明の表示装置である液晶表示装置の画素の構成を示す平面図である。
【図4】本発明の表示装置である液晶表示装置の周辺回路の一部の構成の一実施例を示す平面図である。
【図5】本発明の表示装置の製造方法の一実施例を示す図で、図6とともに一連の工程を示す図である。
【図6】本発明の表示装置の製造方法の一実施例を示す図で、図5とともに一連の工程を示す図である。
【図7】本発明の表示装置である液晶表示装置の周辺回路の一部の構成の他の実施例を示す平面図である。
【図8】本発明の表示装置である液晶表示装置の周辺回路の一部の構成の他の実施例を示す平面図である。
【図9】本発明の表示装置の製造方法の他の実施例を示す行程図である。
【図10】本発明の表示装置である有機EL表示装置の一実施例を示す等価回路図である。
【図11】本発明の表示装置である有機EL表示装置の画素の一実施例を示す平面図である。
【符号の説明】
【0084】
SUB1……基板、UGL……下地膜、 GI……絶縁膜、PS……多結晶半導体層、AS……非晶質半導体層、PLS……半導積層体、IN……層間絶縁膜、HDS……高濃度半導体層、MT……金属膜、DT……ドレイン電極、ST……ソース電極、CH、CH1、CH2……コンタクトホール、GL……ゲート信号線、GDR……ゲートドライバ、DL……ドレイン信号線、DDR……ドレインドライバ、CL……コモン信号線、TFT、TFTp、TFTc、TFTc(1)、TFTc(2)、TFTc(3)……薄膜トランジスタ、C、111……容量、LC……液晶、PX……画素電極、RST、RST'……フォトレジスト膜、110a……スイッチング素子、110b……電流制御素子、112……有機EL素子、PWL……電力供給線。
【特許請求の範囲】
【請求項1】
表示部が形成される基板上に複数の薄膜トランジスタが形成されている表示装置であって、
前記薄膜トランジスタのうち、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に、平面的に観て前記ゲート電極からはみ出すことなく、前記ゲート電極に重畳して形成された島状の半導体層と、前記半導体層を被って形成された絶縁膜と、前記絶縁膜に形成された一対のスルーホールのそれぞれを通して前記半導体層と電気的に接続された一対の電極とを備え、
前記半導体層は、結晶性半導体層と非晶質半導体層の順次積層体からなり、前記電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体からなっているものを備えることを特徴とする表示装置。
【請求項2】
基板上において、複数の画素からなる表示部と前記表示部の周辺に形成される周辺回路を有する表示装置であって、
前記画素内に形成される薄膜トランジスタを第1薄膜トランジスタとし、前記周辺回路内に形成される薄膜トランジスタを第2薄膜トランジスタとした場合、
前記第1薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に、平面的に観て前記ゲート電極からはみ出すことなく、前記ゲート電極に重畳して形成された島状の半導体層と、前記半導体層を被って形成された絶縁膜と、前記絶縁膜に形成された一対のスルーホールのそれぞれを通して前記半導体層と電気的に接続された一対の電極とを備え、
前記半導体層は、結晶性半導体層と非晶質半導体層の順次積層体からなり、前記電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体からなり、
前記第2薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に、平面的に観て前記ゲート電極からはみ出すことなく、前記ゲート電極に重畳して形成された島状の半導体層と、前記半導体層の表面に形成された一対の電極とを備え、
前記半導体層は、結晶性半導体層と非晶質半導体層の順次積層体からなり、前記電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体からなっているものを備えることを特徴とする表示装置。
【請求項3】
前記第2薄膜トランジスタのうち、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に、平面的に観て前記ゲート電極からはみ出すことなく、前記ゲート電極に重畳して形成された島状の半導体層と、前記半導体層を被って形成された絶縁膜と、前記絶縁膜に形成された一対のスルーホールのそれぞれを通して前記半導体層と電気的に接続された一対の電極とを備え、
前記半導体層は、結晶性半導体層と非晶質半導体層の順次積層体からなり、前記電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体からなっているものを備えることを特徴とする請求項2の表示装置。
【請求項4】
前記第2薄膜トランジスタのうち、前記一対の電極のうち一方の電極と前記ゲート電極とが電気的に接続されているものを備え、
前記一方の電極と前記ゲート電極との電気的な接続は、前記ゲート絶縁膜に形成したコンタクトホールを通して行っていることを特徴とする請求項2に記載の表示装置。
【請求項5】
前記第2薄膜トランジスタは、前記半導体層の一対の電極から露出している表面において、エッチングによって前記非晶質半導体層が露出されていることを特徴とする請求項2に記載の表示装置。
【請求項6】
前記第2薄膜トランジスタは、前記半導体層の表面において部分的に前記絶縁膜が形成され、一対の電極の対向する端部のそれぞれは、前記絶縁膜上に乗り上げて形成されていることを特徴とする請求項2に記載の表示装置。
【請求項7】
基板上において、複数の画素からなる表示部と前記表示部の周辺に形成される周辺回路を有する表示装置であって、
前記画素内に形成される薄膜トランジスタを第1薄膜トランジスタとし、前記周辺回路内に形成される薄膜トランジスタを第2薄膜トランジスタとした場合、
前記第1薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に、平面的に観て前記ゲート電極からはみ出すことなく、前記ゲート電極に重畳して形成された島状の半導体層と、前記半導体層を被って形成された絶縁膜と、前記絶縁膜に形成された一対のスルーホールのそれぞれを通して前記半導体層と電気的に接続された一対の電極とを備え、
前記半導体層は、結晶性半導体層と非晶質半導体層の順次積層体からなり、前記電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体からなり、
前記第2薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に、平面的に観て前記ゲート電極に重畳するとともに前記ゲート電極の幅方向にはみ出して形成された島状の半導体層と、前記半導体層の表面に形成された一対の電極とを備え、
前記半導体層は、結晶性半導体層と非晶質半導体層の順次積層体からなり、前記電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体であって前記ゲート電極の幅方向に延在されて形成されているものを備えることを特徴とする表示装置。
【請求項8】
前記第2薄膜トランジスタのうち、前記一対の電極のうち一方の電極と前記ゲート電極とが電気的に接続されているものを備え、
前記一方の電極と前記ゲート電極との電気的な接続は、前記ゲート絶縁膜に形成したコンタクトホールを通して行っていることを特徴とする請求項7に記載の表示装置。
【請求項9】
前記第2薄膜トランジスタは、前記半導体層の一対の電極から露出している表面において、エッチングによって前記非晶質半導体層が露出されていることを特徴とする請求項7に記載の表示装置。
【請求項10】
前記第2薄膜トランジスタは、前記半導体層の表面において部分的に前記絶縁膜が形成され、一対の電極の対向する端部のそれぞれは、前記絶縁膜上に乗り上げて形成されていることを特徴とする請求項7に記載の表示装置。
【請求項11】
表示装置は液晶表示装置であることを特徴とする請求項1ないし10のいずれかに記載の表示装置。
【請求項12】
表示装置は有機EL表示装置であることを特徴とする請求項1ないし10のいずれかに記載の表示装置。
【請求項1】
表示部が形成される基板上に複数の薄膜トランジスタが形成されている表示装置であって、
前記薄膜トランジスタのうち、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に、平面的に観て前記ゲート電極からはみ出すことなく、前記ゲート電極に重畳して形成された島状の半導体層と、前記半導体層を被って形成された絶縁膜と、前記絶縁膜に形成された一対のスルーホールのそれぞれを通して前記半導体層と電気的に接続された一対の電極とを備え、
前記半導体層は、結晶性半導体層と非晶質半導体層の順次積層体からなり、前記電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体からなっているものを備えることを特徴とする表示装置。
【請求項2】
基板上において、複数の画素からなる表示部と前記表示部の周辺に形成される周辺回路を有する表示装置であって、
前記画素内に形成される薄膜トランジスタを第1薄膜トランジスタとし、前記周辺回路内に形成される薄膜トランジスタを第2薄膜トランジスタとした場合、
前記第1薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に、平面的に観て前記ゲート電極からはみ出すことなく、前記ゲート電極に重畳して形成された島状の半導体層と、前記半導体層を被って形成された絶縁膜と、前記絶縁膜に形成された一対のスルーホールのそれぞれを通して前記半導体層と電気的に接続された一対の電極とを備え、
前記半導体層は、結晶性半導体層と非晶質半導体層の順次積層体からなり、前記電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体からなり、
前記第2薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に、平面的に観て前記ゲート電極からはみ出すことなく、前記ゲート電極に重畳して形成された島状の半導体層と、前記半導体層の表面に形成された一対の電極とを備え、
前記半導体層は、結晶性半導体層と非晶質半導体層の順次積層体からなり、前記電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体からなっているものを備えることを特徴とする表示装置。
【請求項3】
前記第2薄膜トランジスタのうち、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に、平面的に観て前記ゲート電極からはみ出すことなく、前記ゲート電極に重畳して形成された島状の半導体層と、前記半導体層を被って形成された絶縁膜と、前記絶縁膜に形成された一対のスルーホールのそれぞれを通して前記半導体層と電気的に接続された一対の電極とを備え、
前記半導体層は、結晶性半導体層と非晶質半導体層の順次積層体からなり、前記電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体からなっているものを備えることを特徴とする請求項2の表示装置。
【請求項4】
前記第2薄膜トランジスタのうち、前記一対の電極のうち一方の電極と前記ゲート電極とが電気的に接続されているものを備え、
前記一方の電極と前記ゲート電極との電気的な接続は、前記ゲート絶縁膜に形成したコンタクトホールを通して行っていることを特徴とする請求項2に記載の表示装置。
【請求項5】
前記第2薄膜トランジスタは、前記半導体層の一対の電極から露出している表面において、エッチングによって前記非晶質半導体層が露出されていることを特徴とする請求項2に記載の表示装置。
【請求項6】
前記第2薄膜トランジスタは、前記半導体層の表面において部分的に前記絶縁膜が形成され、一対の電極の対向する端部のそれぞれは、前記絶縁膜上に乗り上げて形成されていることを特徴とする請求項2に記載の表示装置。
【請求項7】
基板上において、複数の画素からなる表示部と前記表示部の周辺に形成される周辺回路を有する表示装置であって、
前記画素内に形成される薄膜トランジスタを第1薄膜トランジスタとし、前記周辺回路内に形成される薄膜トランジスタを第2薄膜トランジスタとした場合、
前記第1薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に、平面的に観て前記ゲート電極からはみ出すことなく、前記ゲート電極に重畳して形成された島状の半導体層と、前記半導体層を被って形成された絶縁膜と、前記絶縁膜に形成された一対のスルーホールのそれぞれを通して前記半導体層と電気的に接続された一対の電極とを備え、
前記半導体層は、結晶性半導体層と非晶質半導体層の順次積層体からなり、前記電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体からなり、
前記第2薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に、平面的に観て前記ゲート電極に重畳するとともに前記ゲート電極の幅方向にはみ出して形成された島状の半導体層と、前記半導体層の表面に形成された一対の電極とを備え、
前記半導体層は、結晶性半導体層と非晶質半導体層の順次積層体からなり、前記電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体であって前記ゲート電極の幅方向に延在されて形成されているものを備えることを特徴とする表示装置。
【請求項8】
前記第2薄膜トランジスタのうち、前記一対の電極のうち一方の電極と前記ゲート電極とが電気的に接続されているものを備え、
前記一方の電極と前記ゲート電極との電気的な接続は、前記ゲート絶縁膜に形成したコンタクトホールを通して行っていることを特徴とする請求項7に記載の表示装置。
【請求項9】
前記第2薄膜トランジスタは、前記半導体層の一対の電極から露出している表面において、エッチングによって前記非晶質半導体層が露出されていることを特徴とする請求項7に記載の表示装置。
【請求項10】
前記第2薄膜トランジスタは、前記半導体層の表面において部分的に前記絶縁膜が形成され、一対の電極の対向する端部のそれぞれは、前記絶縁膜上に乗り上げて形成されていることを特徴とする請求項7に記載の表示装置。
【請求項11】
表示装置は液晶表示装置であることを特徴とする請求項1ないし10のいずれかに記載の表示装置。
【請求項12】
表示装置は有機EL表示装置であることを特徴とする請求項1ないし10のいずれかに記載の表示装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2010−129859(P2010−129859A)
【公開日】平成22年6月10日(2010.6.10)
【国際特許分類】
【出願番号】特願2008−304441(P2008−304441)
【出願日】平成20年11月28日(2008.11.28)
【出願人】(502356528)株式会社 日立ディスプレイズ (2,552)
【Fターム(参考)】
【公開日】平成22年6月10日(2010.6.10)
【国際特許分類】
【出願日】平成20年11月28日(2008.11.28)
【出願人】(502356528)株式会社 日立ディスプレイズ (2,552)
【Fターム(参考)】
[ Back to top ]