説明

Fターム[4M104DD63]の内容

半導体の電極 (138,591) | 製造方法(特徴のあるもの) (30,582) | 電極膜のパターニング (4,427) | エッチング (3,048)

Fターム[4M104DD63]の下位に属するFターム

Fターム[4M104DD63]に分類される特許

221 - 240 / 588


【課題】開口率の高い半導体装置又はその作製方法を提供することを目的の一とする。また、消費電力の低い半導体装置又はその作製方法を提供することを目的の一とする。
【解決手段】絶縁表面を有する基板上に設けられた酸化物半導体層と、酸化物半導体層を覆うゲート絶縁膜と、ゲート絶縁膜上に設けられた第1の導電層と第2の導電層との順で積層されたゲート電極を含むゲート配線と、酸化物半導体層と、前記ゲート電極を含む前記ゲート配線を覆う絶縁膜と、絶縁膜上に設けられ、酸化物半導体層と電気的に接続され、第3の導電層と第4の導電層との順で積層されたソース電極を含むソース配線と、を有し、ゲート電極は、第1の導電層で形成され、ゲート配線は、第1の導電層と第2の導電層で形成され、ソース電極は、第3の導電層で形成され、ソース配線は、第3の導電層と第4の導電層で形成されている。 (もっと読む)


【課題】 サドルフィン形態のチャンネルを形成する際に、ゲートパターンとプラグとの間のブリッジ発生を防止することが可能な半導体素子およびその製造方法を提供する。
【解決手段】 半導体素子は、半導体基板と、半導体基板内に活性領域を限定するように形成された素子分離膜と、活性領域および素子分離膜に形成されたゲート用リセスパターンと、リセスパターン内およびリセスパターン上に形成されたゲートパターンと、ゲートパターンを覆うように形成されたゲートスペーサとを含み、ゲート用リセスパターンは、活性領域では第1深さを有し、素子分離膜では第1深さよりも深い第2深さを有し、ゲートパターンと素子分離膜のゲート用リセスパターン上部側面との間には空間が形成されて、ゲートスペーサが前記空間を埋め立てる。 (もっと読む)


【課題】製造プロセスを増大することなく、微細デバイスにも適用可能で、動作電圧の安定した半導体装置を提供する。
【解決手段】半導体基板1の一主表面に形成され、主電流の導通を担う活性領域と、前記活性領域に形成された電子線照射領域と、前記半導体基板表面に、ゲート酸化膜4を介して形成されたゲート電極5とを具備した半導体装置であって、前記ゲート電極5は、チャネル領域および前記チャネル領域に当接するゲート酸化膜4上で、照射エネルギー0.1〜10MeVの電子線を、遮蔽し得るように構成される。 (もっと読む)


【課題】液晶表示装置の表示品位の低下を抑制して、薄膜トランジスタの欠陥を修正する。
【解決手段】各画素毎にゲート電極が規定され、互いに平行に延びるように設けられた複数のゲート線11aと、各画素のゲート電極に絶縁膜を介して重なるように島状に設けられた第1半導体層13aと、各画素毎に各ゲート線11aに絶縁膜を介して重なるように島状に設けられた第2半導体層13bと、各画素毎に第1半導体層13aを介してゲート電極の一方の端部に重なるようにソース電極14aaが規定され、各ゲート線11aと交差する方向に互いに平行に延びるように設けられた複数のソース線14aと、各画素毎に第1半導体層13aを介してゲート電極の他方の端部に重なると共にソース電極14aaと対峙するようにドレイン電極14baが規定され、各画素電極にそれぞれ接続するように設けられた複数のドレイン線14bとを備えている。 (もっと読む)


【課題】TFT−LCDアレイ基板及びその製造方法に関する。
【解決手段】TFT−LCDアレイ基板の製造方法であって、基板にゲート金属層薄膜を堆積し、ゲート電極とゲート・ラインとのパターンが含まれたパターンを形成するステップ1と、前記ステップ1を完成した基板にゲート絶縁層薄膜と、半導体層薄膜と、TFTチャネル部分の半導体層がエッチングされることを防止する阻止層薄膜とを堆積し、ゲート絶縁層と、半導体層と、阻止層とのパターンが含まれたパターンを形成するステップ2と、前記ステップ2を完成した基板にオーミック接触層薄膜と、透明導電層薄膜と、ソース・ドレイン金属層薄膜と、パッシベーション層薄膜とを堆積し、オーミック接触層と、画素電極と、データ・ラインと、ソース電極と、ドレイン電極と、パッシベーション層とのパターンが含まれたパターンを形成するステップ3と、を備える。 (もっと読む)


【課題】ゲート電極上にシリサイド層を安定して形成すること。
【解決手段】メモリセル100は、シリコン基板10と、シリコン基板10上に互いに隣り合って配置されたゲート電極12、13と、シリコン基板10とゲート電極12間に形成された絶縁層30と、シリコン基板10とゲート電極12間に形成された電荷蓄積層26と、を備え、ゲート電極12は、シリコン基板10から離間するに従って少なくとも部分的に幅広になる。シリコン基板10から離間するに従って少なくとも部分的に幅広となるようにゲート電極12を形付けることで、シリサイド層45を安定して形成することが実現可能になる。 (もっと読む)


【課題】ゲートストリップを二回のカット工程によって端部を改善する製造方法の提供。
【解決手段】第1アクティブ領域40と、第2アクティブ領域42とを有する基板を提供するステップと、基板にゲート電極層を形成するステップと、第1ゲートストリップ60と、第1ゲートストリップに実質的に平行する第2ゲートストリップ62と、第1アクティブ領域と第2アクティブ領域の間に位置して、第1ゲートストリップと第2ゲートストリップに平行していないが、互いに接続する犠牲ストリップ66とを残すように、ゲート電極層をエッチングするステップと、第1ゲートストリップと第2ゲートストリップの一部を覆い、犠牲ストリップ及び第1ゲートストリップと第2ゲートストリップの一部を開口部に露出させる遮蔽部を形成するステップと、開口部に露出される犠牲ストリップ及び第1ゲートストリップと第2ゲートストリップの一部をエッチングするステップを含む。 (もっと読む)


【課題】活性層を保護するとともに、ドレイン電極と画素電極との電気的導通がとれるように保護層を設けた有機トランジスタアクティブ基板を提供する。
【解決手段】薄膜トランジスタアクティブ基板は、基板107上に、ゲート電極101、ゲート絶縁膜108、ソース電極102、ドレイン電極103、活性層109が形成されてなる薄膜トランジスタ上に、保護層としての層間絶縁膜110および画素電極104が形成されてなる。トランジスタ部と上部電極(画素電極104)は層間絶縁膜110に設けられたスルーホール111を介して電気的に導通されてなる。層間絶縁膜110は、樹脂と無機または有機フィラーとを含有し、これらの樹脂と無機または有機フィラーは、EG(エチレングリコール)に、あるいはEGとアルコール溶剤とを組み合わせてなる溶剤に、溶解または分散が可能な樹脂またはフィラーである。 (もっと読む)


【課題】層間絶縁膜を表面研磨する工程を経て形成される半導体装置の信頼性を向上させる。
【解決手段】シリコン基板1の主面s1上に、高耐圧ゲート絶縁膜IG1および高耐圧ゲート電極EG1からなる高耐圧ゲートG1を形成した後、サリサイドブロック膜SAB、層間絶縁膜ILを順に形成し、その層間絶縁膜ILをCMPにより研磨する。サリサイドブロック膜SABは、下層から順に酸化シリコンを主体とする絶縁膜である保護酸化膜t1と、窒化シリコンを主体とする絶縁膜である保護窒化膜t2とによって形成する。また、層間絶縁膜ILの研磨は、高耐圧ゲートG1上面のサリサイドブロック膜SABに達するまで研磨する。 (もっと読む)


【課題】半導体素子をフレキシブル化する場合に、半導体素子を破壊することなく剥離を行うことを目的の一とする。また、剥離層とバッファ層との密着性を弱める技術の提供を目的の一とする。また、剥離によって半導体素子に曲げストレスが生じない技術の提供を目的の一とする。
【解決手段】剥離層上にバッファ層を介して形成した半導体素子を、エッチング液を用いて剥離層を溶解させることにより剥離を行う。または、エッチング液に接触したことによって剥離層が溶解した領域にフィルムを挿入し、剥離層が溶解していない領域に向かってフィルムを移動させることにより剥離を行う。 (もっと読む)


【課題】所望の仕事関数を得ると共にトランジスタの駆動力を劣化させない構造を有する半導体装置を提供する。
【解決手段】半導体装置は、半導体基板1と、半導体基板1の上に形成された界面層5と、界面層5の上に形成された高誘電率ゲート絶縁膜6と、高誘電率ゲート絶縁膜6上に形成されたゲート電極とを備える。高誘電率ゲート絶縁膜6はランタンを含有し、高誘電率ゲート絶縁膜6におけるゲート電極との界面に含まれているランタンの濃度は、高誘電率ゲート絶縁膜における界面層との界面に含まれているランタンの濃度よりも大きい。 (もっと読む)


【課題】低温で簡便なプロセスにより形成可能であり、高移動度で安定性の高い高性能薄膜トランジスタ及びその製造方法の提供。
【解決手段】基板301上にゲート電極302、ゲート絶縁層303、ソース電極304、ドレイン電極305、及び半導体層306を有する薄膜トランジスタであって、半導体層306が酸化物半導体を含有し、かつゲート絶縁層303が有機基を有するケイ素化合物を含有することを特徴とする薄膜トランジスタ。 (もっと読む)


【課題】トランジスタのリーク電流の低減。
【解決手段】半導体材料の表面に沿って互いに隣接する複数の電気素子要素と、複数の電気素子要素を覆う、シリコンを含まない下層保護絶縁膜と、下層保護絶縁膜の上に配置され、シリコンを含む上層保護絶縁膜と、を備える半導体装置が提供される。上記半導体装置において、複数の電気素子要素の少なくとも一つは、シリサイド化される金属を含有でき、下層保護絶縁膜は、電気素子要素に含有される金属と上層保護絶縁膜に含有されるシリコンとの接触を阻害できる。下層保護絶縁膜は、比誘電率が10以上の高誘電体層を有してよい。上層保護絶縁膜は、シリコンおよび窒素を含有することができる。 (もっと読む)


【課題】オフ電流を低減することが可能な有機トランジスタアレイ、表示パネル及び表示装置を提供する。
【解決手段】マトリクス状に設けられている走査線11及び信号線12と、走査線11と接続するゲート電極21と、ゲート電極21及び走査線11を覆うように形成されている第1のゲート絶縁膜と、信号線12と接続するソース電極23と、チャネル領域Cを挟んでソース電極23と対向して形成されているドレイン電極24と、チャネル領域Cに形成されている有機半導体層25とを備え、走査線11及び信号線12が交差して形成されている画素領域A1、A2に設けられる有機トランジスタ20とを有する有機トランジスタアレイ10において、ゲート電極21は、更に平面視でドレイン電極24と信号線12とに挟まれる領域Sに形成され、有機半導体層25は、更に平面視でドレイン電極24と信号線12に挟まれる領域S1に形成されている。 (もっと読む)


【課題】半導体装置の小型化が進んでも半導体装置の信頼性向上を図ることができる技術を提供する。
【解決手段】本発明の技術的思想は、積層形成される窒化シリコン膜SN1〜SN3のそれぞれの膜厚を一定値ではなく、トータルの総膜厚を一定に保ちながら、上層の窒化シリコン膜SN3から下層の窒化シリコン膜SN1にしたがって膜厚を薄くするように構成している点にある。これにより、歪シリコン技術を実効あらしめる窒化シリコン膜SN1〜SN3の引張応力を確保しながら、特に、最上層の窒化シリコン膜SN3の埋め込み特性を改善できる。 (もっと読む)


【課題】Ion/Ioffを減少させることなく、有機半導体層とソース・ドレイン電極との接触抵抗を低減することを可能にする。
【解決手段】表面が絶縁性を有する基板11の表面上に形成されたゲート電極12と、前記基板11上に形成されていて前記ゲート電極12を被覆する有機絶縁膜からなるゲート絶縁膜13と、前記ゲート絶縁膜13上に離間して形成されていて少なくとも表面が触媒金属からなるソース・ドレイン電極14、15と、前記ソース・ドレイン電極14、15の表面に形成された炭素薄膜16、17と、前記ゲート絶縁膜13上に形成されていて前記炭素薄膜16、17が形成された前記ソース・ドレイン電極14、15を被覆する有機半導体層18を有する有機半導体装置1である。 (もっと読む)


【課題】半導体層をゲート電極層、ソース電極層及びドレイン電極層上に設ける場合であっても、素子特性を向上させると共に、素子の信頼性を向上させることを目的の一とする。
【解決手段】ゲート電極層と、ゲート電極層上に設けられたゲート絶縁層と、ゲート絶縁層を介してゲート電極層の一部と重なるように設けられたソース電極層及びドレイン電極層と、ゲート絶縁層、ソース電極層及びドレイン電極層上に設けられた半導体層を有する構造において、ソース電極層とドレイン電極層の間の領域に位置するゲート絶縁層の膜厚を、ゲート電極層とソース電極層の間に設けられたゲート絶縁層及びゲート電極層とドレイン電極層の間に設けられたゲート絶縁層の膜厚より小さくなるように設ける。 (もっと読む)


【課題】酸化物半導体にチャネル形成領域を設ける薄膜トランジスタで構成された駆動回路を有する表示装置において、回路が占める面積を大きくすることなく、薄膜トランジスタのしきい値電圧のシフトを低減し、且つ薄膜トランジスタをオフにした際にソースとドレインの間を流れる電流を低減する。
【解決手段】複数のインバータ回路及び複数のスイッチを有し、インバータ回路は、第1の酸化物半導体膜を有する第1の薄膜トランジスタと、第2の酸化物半導体膜を有する第2のトランジスタと、を有し、第1の薄膜トランジスタ及び第2の薄膜トランジスタは、エンハンスメント型であり、第1の酸化物半導体膜及び第2の酸化物半導体膜上に接してOH基を有する酸化珪素膜が設けられ、酸化珪素膜上に接して窒化珪素膜が設ける。 (もっと読む)


【課題】エッチング耐性良好なゲート絶縁膜によってトランジスタ特性を維持しながらも微細化が可能な薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタ1は、表面層を構成するポリパラキシリレン層7bとこれとは異なる材料からなる有機絶縁層7aとを積層してなるゲート絶縁膜7を備えている。ゲート絶縁膜7のポリパラキシリレン層7b上にはソース電極9sおよびドレイン電極9dがパターン形成されている。またソース電極9s−ドレイン電極9d間にわたるゲート絶縁膜7のポリパラキシリレン層7b上には有機半導体層11が設けられている。 (もっと読む)


【課題】安定した電気特性を有する薄膜トランジスタを有する、信頼性のよい半導体装置を提供することを課題の一とする。また、高信頼性の半導体装置を低コストで生産性よく作製することを課題の一とする。
【解決手段】薄膜トランジスタを有する半導体装置において、薄膜トランジスタの半導体層を、金属元素が添加された酸化物半導体層とする。金属元素として鉄、ニッケル、コバルト、銅、金、モリブデン、タングステン、ニオブ、及びタンタルの少なくとも一種類以上の金属元素を用いる。また、酸化物半導体層はインジウム、ガリウム、及び亜鉛を含む。 (もっと読む)


221 - 240 / 588