有機薄膜トランジスタ
【課題】誘電体層と半導体層の間の所定の構造の２つの界面層を有する、オン／オフ比や移動度の改良された薄膜トランジスタを提供する。
【解決手段】ＯＴＦＴ１０は、誘電体層４０と半導体層７０の間に２つの界面層８０，９０があり、一方の界面層が、シロキサンポリマーまたはシルセスキオキサンポリマーから形成されており、他方の界面層が、式（Ｉ）のシランから形成されている。
式（Ｉ）
（上記式（Ｉ）中、Ｒ’は、約１個から約２４個までの炭素原子を有するアルキルであり、Ｒ”は、約１個から約２４個までの炭素原子を有するアルキル、ハロゲン、アルコキシ、ヒドロキシルまたはアミノであり、Ｌは、ハロゲン、酸素、アルコキシ、ヒドロキシル、またはアミノであり、ｋは、１または２であり、ｍは、１、２または３である。）
【解決手段】ＯＴＦＴ１０は、誘電体層４０と半導体層７０の間に２つの界面層８０，９０があり、一方の界面層が、シロキサンポリマーまたはシルセスキオキサンポリマーから形成されており、他方の界面層が、式（Ｉ）のシランから形成されている。
式（Ｉ）
（上記式（Ｉ）中、Ｒ’は、約１個から約２４個までの炭素原子を有するアルキルであり、Ｒ”は、約１個から約２４個までの炭素原子を有するアルキル、ハロゲン、アルコキシ、ヒドロキシルまたはアミノであり、Ｌは、ハロゲン、酸素、アルコキシ、ヒドロキシル、またはアミノであり、ｋは、１または２であり、ｍは、１、２または３である。）
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、さまざまな実施形態における、薄膜トランジスタ（「ＴＦＴ」）などの電子デバイスにおける用途に適する組成物および方法に関する。本発明はまた、かかる組成物および方法を用いて製造される構成要素または層、ならびにかかる材料を含有する電子デバイスにも関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ）は、例えば、センサ、イメージスキャナ、電子ディスプレイデバイスなどを含めた現代のエレクトロニクスにおける基本要素である。現在主流のシリコン技術を用いるＴＦＴ回路は、いくつかの用途、特に、高いスイッチング速度が不可欠ではないディスプレイ用のバックプレーンスイッチング回路などの大面積電子デバイス（例えば、アクティブマトリクス液晶モニタまたはテレビ）に対しては高価過ぎることがある。そのシリコン系ＴＦＴ回路が高価な理由は、主として、大きな資本を必要とするシリコン製造設備ならびに厳格に制御された環境下での複雑な高温高真空の写真平版製造工程のためである。はるかに低い製造コストを有するだけでなく、物理的にコンパクトであり、軽量であり、柔軟性である等の力学的性質もアピールするＴＦＴを製造することが一般に望まれている。
【０００３】
ＴＦＴは、支持基板、３つの導電性電極（ゲート電極、ソース電極およびドレイン電極）、チャネル半導体層、および該ゲート電極を該半導体層から分離する電気絶縁性のゲート誘電体層から一般に構成される。
【０００４】
既知のＴＦＴの性能を改良することが望ましい。性能は、少なくとも２つの特性、移動度およびオン／オフ比、によって測定することができる。移動度はｃｍ２／Ｖ・秒の単位で測定され、より高い移動度が望まれる。オン／オフ比は、オン状態におけるＴＦＴ中を流れる電流とオフ状態のＴＦＴ中をリークする電流量との間の比率である。一般的には高いオン／オフ比ほどより望ましい。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２４３９１１号公報
【特許文献２】特開２００８−０４２０８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、さまざまの実施形態において、改良された性能を提供する、誘電体層と半導体層の間の所定の構造の２つの界面層を有する薄膜トランジスタを対象とする。
【課題を解決するための手段】
【０００７】
複数の実施形態において、薄膜トランジスタは、誘電体層、第１界面層、第２界面層、および半導体層を含み、前記第１界面層および前記第２界面層が、前記誘電体層と前記半導体層の間にあり、前記第１界面層が、シロキサンポリマーまたはシルセスキオキサンポリマーから形成されており、前記第２界面層が、式（Ｉ）のシランから形成されている、薄膜トランジスタである。
【０００８】
【化１】
式（Ｉ）
【０００９】
上記式（Ｉ）中、Ｒ’は、約１個から約２４個までの炭素原子を有するアルキルであり、Ｒ”は、約１個から約２４個までの炭素原子を有するアルキル、ハロゲン、アルコキシ、ヒドロキシル、またはアミノであり、Ｌは、ハロゲン、酸素、アルコキシ、ヒドロキシル、またはアミノであり、ｋは、１または２であり、ｍは、１、２、または３である。
【００１０】
Ｒ’は、約８個から約１８個までの炭素原子を有するアルキルであり得る。
【００１１】
式（Ｉ）のシランは、式Ｒ’ＳｉＸ３のシランであり得、この式中、Ｒ’は、約１個から約２４個までの炭素原子を有するアルキルであり得、Ｘは、ハロゲンである。特定の実施形態において、Ｒ’はＣ１２Ｈ２５であり、Ｘは塩素である。
【００１２】
該第１界面層は、ポリ（メチルシルセスキオキサン）から形成することができる。該第１界面層は、また、厚さが約１ナノメートルから約１００ナノメートルまでであってよい。
【００１３】
該トランジスタは、１つだけの界面層を備えたトランジスタと比較して少なくとも５０％または少なくとも１００％増加した移動度を有する。
【００１４】
該半導体層は、式（ＩＩ）の部分を含むポリマーから形成することができる。
【００１５】
【化２】
式（ＩＩ）
【００１６】
上記式（ＩＩ）中、Ｒ１はアルキルである。
【００１７】
式（Ｉ）のシランのＲ’および式（ＩＩ）の部分のＲ１は、同じであり得、約８個から約１８個までの炭素原子を有する直鎖アルキルである。
【００１８】
該半導体層は、式（ＩＩＩ）の半導体を含むことができる。
【００１９】
【化３】
式（ＩＩＩ）
【００２０】
上記式（ＩＩＩ）中、Ｒ２およびＲ３は、独立して、アルキル、置換アルキル、アリール、および置換アリールから選択され、Ｒ４およびＲ５は、独立して、水素、アルキル、置換アルキル、アリール、および置換アリールから選択され、ｎは、２から１０，０００までである。
【００２１】
いくつかの実施形態において、Ｒ２、Ｒ３、Ｒ４、およびＲ５は、互いに同じであり得、約８個から約１８個までの炭素原子を有する直鎖アルキルである。
【００２２】
他の実施形態において、式（Ｉ）のシランのＲ’およびＲ２、Ｒ３、Ｒ４、およびＲ５は、同じであり得、Ｒ２、Ｒ３、Ｒ４、およびＲ５は、特にＣ１２Ｈ２５であり得る。
【００２３】
いくつかの実施形態において、該第１界面層は、該誘電体層と接しており、該第２界面層は、該半導体層と接している。
【００２４】
他の実施形態において、薄膜トランジスタは、ゲート電極、ソース電極、ドレイン電極、誘電体層、第１界面層、第２界面層、および半導体層を含み、前記誘電体層が、前記ゲート電極と前記半導体層の間に位置し、前記第１界面層および前記第２界面層が、前記誘電体層と前記半導体層の間であり、前記第１界面層が、ポリ（メチルシルセスキオキサン）から形成されており、前記第２界面層が、式Ｃ１２Ｈ２５ＳｉＸ３（式中、Ｘは、Ｃｌ、ＯＣＨ３、およびそれらの混合物から選択される）のシランから形成されている、薄膜トランジスタである。
【００２５】
さらなる実施形態には、本方法によって製造される界面層および／または薄膜トランジスタも含まれる。
【図面の簡単な説明】
【００２６】
【図１】ＯＴＦＴの第１の例示的実施形態を示す図である。
【図２】ＯＴＦＴの第２の例示的実施形態を示す図である。
【図３】ＯＴＦＴの第３の例示的実施形態を示す図である。
【図４】ＯＴＦＴの第４の例示的実施形態を示す図である。
【図５Ａ】界面層の第１の描写である。
【図５Ｂ】界面層の第２の描写である。
【発明を実施するための形態】
【００２７】
本明細書に開示されている構成要素、方法および装置のより完全な理解は、添付の図を参照することによって得ることができる。これらの図は、便利さおよび本開発を説明する容易さに基づく単なる概略図であり、それ故、デバイスまたはその構成要素の相対的な大きさおよび寸法を示し、かつ／または、例示的な実施形態の範囲を定義もしくは限定することは意図されていない。
【００２８】
明確にさせるために具体的な用語が以下の説明においては使用されているが、これらの用語は、図面中で説明のために選択された実施形態の特定の構造のみを表すことを意図しており、その開示の範囲を定義もしくは限定することは意図されていない。以下の図面およびそれに伴う説明において、同じ数字表示は、同じ機能の構成要素を指すものと理解されたい。
【００２９】
図１は、第１のＯＴＦＴの実施形態または構成を示す。そのＯＴＦＴ１０は、ゲート電極３０および誘電体層４０と接している基板２０を含む。ここではゲート電極３０は、基板２０の内部に画かれているがこれは必要ではない。しかしながら、重要なのは、誘電体層４０がゲート電極３０を、ソース電極５０、ドレイン電極６０、および半導体層７０から分離していることである。ソース電極５０は、半導体層７０と接している。ドレイン電極６０もまた半導体層７０と接している。半導体層７０は、ソース電極５０とドレイン電極６０の上部および間に達している。界面層８０，９０は、誘電体層４０と半導体層７０の間に位置している。
【００３０】
図２は、第２のＯＴＦＴの実施形態および構成を示す。ＯＴＦＴ１０は、ゲート電極３０および誘電体層４０と接している基板２０を含む。半導体層７０は、誘電体層４０を覆うようにまたはその上に配置されており、ソース電極５０およびドレイン電極６０からそれを分離している。界面層８０，９０は、誘電体層４０と半導体層７０の間に位置している。
【００３１】
図３は、第３のＯＴＦＴの実施形態および構成を示す。ＯＴＦＴ１０は、ゲート電極としても作用する基板２０を含み、誘電体層４０と接している。半導体層７０は、誘電体層４０を覆うようにまたはその上に配置されており、ソース電極５０およびドレイン電極６０からそれを分離している。界面層８０，９０は、誘電体層４０と半導体層７０の間に位置している。
【００３２】
図４は、第４のＯＴＦＴの実施形態および構造を示す。ＯＴＦＴ１０は、ソース電極５０、ドレイン電極６０、および半導体層７０と接する基板２０を含む。半導体層７０は、ソース電極５０およびドレイン電極６０の上および間に達している。誘電体層４０は、半導体層７０の上部にある。ゲート電極３０は、誘電体層４０の上にあり、半導体層７０とは接していない。界面層８０および９０は、誘電体層４０と半導体層７０の間に位置している。
【００３３】
有機薄膜トランジスタにおける電荷輸送は、半導体層と誘電体層の間の界面で起こるので、この界面はＴＦＴの特性を決定する重要な部分である。本明細書に開示のデバイスにおいては、この界面を改質するために誘電体層と半導体層の間に２つの界面層を設置する。１つの界面層は、シロキサンポリマーまたはシルセスキオキサンポリマーから形成される。他の界面層は、本明細書でさらに説明する式（Ｉ）のシランから形成される。
【００３４】
第１界面層のシロキサンポリマーまたはシルセスキオキサンポリマーは、ここに示す一般的にそれぞれ式（Ａ）または式（Ｂ）のものである。
【００３５】
【化４】
式（Ａ） 式（Ｂ）
【００３６】
上記式（Ａ）または式（Ｂ）中、Ｒは、水素、アルキル、およびアリールから選択され、ｑは、重合度であり、２から１０，０００までであり得る。特定の実施形態において、第１界面層は、ポリ（メチルシルセスキオキサン）から製造される。
【００３７】
第１界面層は、典型的な堆積法、例えば、スピンコーティング、浸漬塗工法、ブレード塗工、印刷例えばインクジェット印刷など等のような液相法などによって塗布することができる。第１界面層の典型的な厚さは、約１ナノメートルから約１００ナノメートルまでであり得、約１ナノメートルから約５０ナノメートルまで、または約１ナノメートルから約２０ナノメートルまでが挙げられる。複数の実施形態において、第１界面層は、架橋されており、殆どの有機溶媒、例えば、アルコール；ヘキサン、シクロヘキサン、およびヘプタンを含めた炭化水素；芳香族炭化水素例えばトルエンおよびキシレンなど；エーテル；エステル；塩素化溶媒例えばクロロベンゼン、ジクロロベンゼン、およびジクロロメタンなど、に対して高い抵抗を示す。第１界面層は、例えば、約８０℃から約１８０℃までの温度で約５分から約１時間かけて熱的に架橋する。
【００３８】
第２界面層は、式（Ｉ）のシランから形成される。
【００３９】
【化５】
式（Ｉ）
【００４０】
上記式（Ｉ）中、Ｒ’は、約１個から約２４個までの炭素原子を有するアルキルであり、Ｒ”は、約１個から約２４個までの炭素原子を有するアルキル、ハロゲン、アルコキシ、ヒドロキシル、またはアミノであり、Ｌは、ハロゲン、酸素、アルコキシ、ヒドロキシル、またはアミノであり、ｋは、１または２であり、ｍは、１，２または３である。一般的に、Ｒ”およびＬは脱離基であり、それによって該界面層の該シランからの形成を可能にする。
【００４１】
式（Ｉ）のシランの典型的な例は、Ｒ’＝ＣＨ３、Ｒ”＝ＣＨ３、ｍ＝１、ｋ＝２、およびＬ＝ＮＨであるヘキサメチルジシラザン（ＨＭＤＳ）である。式（Ｉ）のいくつかの実施形態において、Ｒ’は、約８個から約１８個の炭素原子、特に約１２個の炭素原子を有するアルキルである。より具体的な実施形態において、式（Ｉ）の該シランは、式Ｒ’ＳｉＸ３のシランであり、式中、Ｒ’は、約１個から約２４個までの炭素原子を有するアルキルであり、Ｘは、ハロゲン、ＯＣＨ３などのアルコキシ、およびそれらの混合物である（この場合、ｍ＝１、ｋ＝１、Ｌ＝Ｒ”＝Ｘである）。通常、Ｘは塩素である。１つの具体的な実施形態において、Ｒ’は、Ｃ１２Ｈ２５であり、Ｘは、塩素である。この特定のシランは、ドデシルトリクロロシランである。式Ｒ’ＳｉＸ３のその他の典型的なシランとしては、オクチルトリクロロシランおよびオクタデシルトリクロロシランが挙げられる。
【００４２】
式（Ｉ）のシランは、基板と相互作用して界面層の表面から延びるアルキル側鎖を有するシラン化界面層を形成する。この理論に拘束はされないが、得られる界面層は、表面から延びるＲ’側鎖を有する個々のまたは相互連結したケイ素原子の形をとるものと考えられる。界面層の典型的な描写を図５Ａおよび図５Ｂに示す。図５Ａにおいては、その界面層は、ＨＭＤＳから形成され、基板に共有結合した個々のケイ素原子の形をとるものと考えられる。ここでは、その側鎖はメチルである。図５Ｂにおいては、界面層は、相互連結したケイ素原子から形成される。ここでは、その相互連結は酸素原子に由来し、それが「シロキサン化」界面層を形成する。形成されたその界面層は、その側鎖がなおも相互作用し得るので、単分子層かそれとも多分子層であり得る。複数の実施形態において、式（Ｉ）のシランから形成されるその界面層は、約２オングストロームから約３０オングストロームまでの厚さを有する単分子層である。他の複数の実施形態において、式（Ｉ）のシランから形成されるその界面層は、少なくとも１０オングストロームから約１００オングストロームまで、または少なくとも２０オングストロームから約１００オングストロームまでの全厚を有する多分子層である。
【００４３】
式（Ｉ）のシランから形成される界面層は、シランと芳香族炭化水素および脂肪族炭化水素からなる群から選択される溶媒とを含むシラン溶液から形成することができる。典型的な炭化水素類としては、トルエン、キシレン、ヘプタン、オクタン、デカン、ドデカン、ＩＳＯＰＡＲ Ｇ（エクソン・モービル社（ＥｘｘｏｎＭｏｂｉｌ）から得られる）などが挙げられる。そのシラン溶液は、約３０％から８０％まで、特に約３５％から６０％までの相対湿度、約２０℃から約８０℃まで、特に約２５℃から約６０℃までの温度で、約１０分から約６０分まで、特に約２０分から約３０分までの時間にわたって場合によってエージングさせることができる。複数の実施形態において、そのシラン溶液はエージングさせる。そのシランの濃度は、約０．００１Ｍから約０．５Ｍまで、または約０．０１Ｍから０．１Ｍまでである。複数の実施形態において、その溶媒はトルエンであり、その濃度は、０．１Ｍである。次いで、親水性表面は、シラン溶液によりコートされて第２界面層を形成することができる。そのコーティングは、スピンコーティング、浸漬塗工法、バーコーティングなどによって実施することができる。とりわけ、該エージングステップは、得られる第２界面層の表面エネルギーを低下させる。このことは、より高くまで進行する水接触角において見ることができる。例えば、オクチルトリクロロシランを用いて、進行性の水接触角は、エージングステップ無しの９０°からエージングステップ有りの１００°まで増大した。この理論に拘泥されるものでないが、シラン分子は、エージングステップの間に互いに反応して水素結合を介してシランのネットワークを形成するものと考えられる。その水素結合したネットワークは、親水性表面のヒドロキシル基と反応して界面層を形成する。かくして、均一な界面層を、親水性表面の性質には全くまたは殆ど依存することなく得ることができる。
【００４４】
その２つの界面層は、誘電体層および半導体層について、どちらかの順序であり得る。しかしながら、特定の実施形態においては、ポリシロキサン／ポリシルセスキオキサン界面層は、式（Ｉ）のシランから形成された界面層より誘電体層により接近している。他の実施形態においては、式（Ｉ）のシランから形成された界面層は、半導体層と接している。その２つの界面層の組合せは、個々の界面層それ自体の性能によって期待されるものを超えて、薄膜トランジスタの性能を相乗的に改良する。
【００４５】
界面層を形成する方法は、（１）第１界面層を堆積するステップ、（２）その第１界面層を架橋するステップ、（３）その第１界面層の表面処理をしてその表面にヒドロキシル基を生じさせるステップ、（４）第２界面層を第１界面層の上に形成し、その第２界面層が第１界面層に化学的に結合するようにするステップ、を含み得る。実施形態において、第２界面層の形成前の第１界面層の表面処理は、プラズマ処理である。例えば、第１界面層の表面は、空気または酸素プラズマに、約２秒から約２分までの間さらす。
【００４６】
半導体層は、半導体材料を含む。典型的な半導体材料としては、アントラセン、テトラセン、ペンタセン、およびそれらの置換誘導体類のようなアセン類およびポリアセン類、ペリレン類、フラーレン類、半導体ポリマー類例えばトリアリールアミンポリマー類、ポリインドロカルバゾール、ポリカルバゾール、およびポリフルオレンなど、ポリチオフェン類およびそれらの置換誘導体類、ならびにフタロシアニン類例えば銅フタロシアニン類または亜鉛フタロシアニン類およびそれらの置換誘導体類が挙げられるがこれらには限定されない。
【００４７】
半導体層は、約５ｎｍから約１０００ｎｍまでの厚さ、特に約１０ｎｍから約１００ｎｍまでの厚さである。該半導体層は、任意の適当な方法によって形成することができる。しかしながら、該半導体層は、一般に、液体の組成物例えば分散液または溶液などから形成され、次いでトランジスタの基板上に堆積される。典型的な堆積方法としては、液相堆積法、例えば、スピンコーティング、浸漬塗工法、ブレード塗工、ロッドコーティング、スクリーン印刷、スタンピング、インクジェット印刷など、およびその他の当業界で周知の従来型の方法が挙げられる。
【００４８】
いくつかの実施形態において、該半導体層は、式（ＩＩ）の部分を含有するポリマーを含む。
【００４９】
【化６】
式（ＩＩ）
【００５０】
上記式（ＩＩ）中、Ｒ１はアルキルである。
【００５１】
他の複数の実施形態において、該半導体層は、式（ＩＩＩ）の半導体材料を含む。
【００５２】
【化７】
式（ＩＩＩ）
【００５３】
上記式（ＩＩＩ）中、Ｒ２およびＲ３は、独立して、アルキル、置換アルキル、アリール、および置換アリールから選択され、Ｒ４およびＲ５は、独立して、水素、アルキル、置換アルキル、アリール、および置換アリールから選択され、ｎは、２から１０，０００まで、好ましくは２から約１００までである。特定の実施形態において、Ｒ２、Ｒ３、Ｒ４、およびＲ５は、互いに同じであり得、約８個から約１８個までの炭素原子を有する直鎖アルキルである。より特定の実施形態において、Ｒ２、Ｒ３、Ｒ４およびＲ５は、Ｃ１２Ｈ２５である。
【００５４】
理論に拘泥されるものではないが、式（ＩＩＩ）の半導体材料のアルキル側鎖と結合している界面層中のアルキル側鎖は、電荷輸送（および結果として生じる電荷キャリア移動度）に役立つラメラ状シートの形成をもたらす。その結果、界面層および半導体材料中のアルキル側鎖については同じ長さのものであることが一般に望ましい。かくして、いくつかの実施形態において、式（Ｉ）のシランのＲ’と式（ＩＩ）のモノマーのＲ１は同じであり、約８個から約１８個までの炭素原子を有する直鎖のアルキルである。その他においては、式（Ｉ）のシランのＲ’と、式（ＩＩＩ）の材料のＲ２、Ｒ３、Ｒ４およびＲ５は同一である。
【００５５】
１つの具体例において、Ｒ１、Ｒ２、Ｒ３およびＲ４は、それぞれＣ１２Ｈ２５である。この特定の半導体はＰＢＴＢＴ−１２として知られ、次式を有する。ＰＢＴＢＴ−１２は、２００６年１０月２５日出願の、米国特許出願第１１／５８６４４９号に開示されているようにして調製することができる。これによってその出願を、本願に引用して援用する。
【００５６】
【化８】
ＰＢＴＢＴ−１２
【００５７】
基板は、シリコン、ガラス板、プラスチックフィルムまたはシートが挙げられるがこれらには限定されない材料から成ることができる。構造的に柔軟なデバイス用にはプラスチック基板、例えば、ポリエステル、ポリカーボネート、ポリイミドシートなどを使用することができる。その基板の厚さは、約１０マイクロメートルから１０ミリメートルを超えるまでであり得、典型的な厚さは、特に柔軟なプラスチック基板については約５０マイクロメートルから約５ミリメートルまで、ガラスまたはシリコンのような硬い基板については約０．５から約１０ミリメートルまでである。
【００５８】
ゲート電極は、導電性材料から成る。それは、薄い金属膜、導電性ポリマーフィルム、導電性インクまたはペーストから作製された導電性膜、あるいは基板それ自体、例えば高濃度にドープされたシリコンであり得る。ゲート電極材料の例としては、アルミニウム、金、銀、クロム、インジウムスズ酸化物、導電性ポリマー類、例えばポリスチレンスルホネートをドープしたポリ（３，４−エチレンジオキシチオフェン）（ＰＳＳ−ＰＥＤＯＴ）など、およびカーボンブラック／グラファイトまたは銀コロイドを含んでなる導電性インク／ペーストが挙げられるがこれらに限定されない。該ゲート電極は、金属または導電性金属酸化物の真空蒸着、スパッタリング、通常のリソグラフィーおよびエッチング、化学気相堆積法、スピンコーティング、鋳造または印刷、あるいはその他の堆積法によって調製することができる。該ゲート電極の厚さは、例えば、金属膜については約１０から約５００ナノメートルまで、導電性ポリマーについては、約０．５から約１０マイクロメートルまで変動する。
【００５９】
該誘電体層は、一般に、無機材料の膜、有機ポリマー膜、または有機−無機複合膜であり得る。誘電体層として適する無機材料の例としては、酸化ケイ素、窒化ケイ素、酸化アルミニウム、チタン酸バリウム、チタン酸バリウムジルコニウムなどが挙げられる。適当な有機ポリマーの例としては、ポリエステル類、ポリカーボネート類、ポリ（ビニルフェノール）、ポリイミド類、ポリスチレン、ポリメタクリレート類、ポリアクリレート類、エポキシ樹脂などが挙げられる。該誘電体層の厚さは、使用される材料の誘電率に依存し、例えば、約１０ナノメートルから約５００ナノメートルまでであり得る。特に望ましい誘電体層は、酸化ケイ素からなる。該誘電体層は、例えば１センチメートル当たり約１０−１２ジーメンス（Ｓ／ｃｍ）未満である電導度を有することができる。該誘電体層は、ゲート電極の形成において記したような方法を含めた当業界で周知の従来型の方法を用いて形成される。
【００６０】
ソース電極およびドレイン電極としての使用に適する典型的な材料としては、ゲート電極材料のもの、例えば、金、銀、ニッケル、アルミニウム、白金、導電性ポリマー類、および導電性インクなどが挙げられる。具体的な実施形態において、該電極材料は、該半導体に対して低い接触抵抗を提供する。典型的な厚さは、例えば、約４０ナノメートルから約１マイクロメートルまでであり、より具体的な厚さは、約１００〜約４００ナノメートルである。本明細書に開示のＯＴＦＴデバイスは、半導体チャネルを含有する。該半導体チャネルの幅は、例えば、約５マイクロメートルから約５ミリメートルまでとすることができ、具体的なチャネルの幅は約１００マイクロメートル〜約１ミリメートルである。該半導体チャネルの長さは、例えば、約１マイクロメートルから約１ミリメートルまでとすることができ、より具体的なチャネルの長さは約５マイクロメートルから約１００マイクロメートルまでである。
【００６１】
該ソース電極は接地し、例えば、約０ボルト〜約８０ボルトのバイアス電圧を該ドレイン電極にかけて、例えば約＋１０ボルト〜約−８０ボルトの電圧をゲート電極にかけるときに半導体チャネルを渡って輸送される電荷キャリアを集める。該電極は、当業界で周知の従来型の方法を使用して形成または堆積することができる。
【００６２】
所望により、バリア層を、該ＴＦＴを環境条件、例えば、その電気的性質を劣化し得る、光、酸素および湿気などから保護するために、該ＴＦＴの上に堆積させることもできる。かかるバリア層は、当業界で周知であり、単にポリマーからなるものであり得る。
【００６３】
該ＯＴＦＴのさまざまな構成要素は、図で見られるように任意の順序で基板上に堆積させることができる。用語「基板上に」とは、各構成要素が該基板に直接接触することを必要とするものと解釈すべきではない。その用語は、該基板に対する構成要素の位置を説明するものとして解釈すべきである。しかしながら、一般に、該ゲート電極および該半導体層は両方とも該誘電体層と接していなくてはならない。さらに、該ソース電極およびドレイン電極は両方とも該半導体層と接していなくてはならない。本明細書に開示の方法によって形成された半導体ポリマーは、有機薄膜トランジスタの任意の適切な構成要素に堆積させてそのトランジスタの半導体層を形成することができる。
【００６４】
得られるトランジスタは、複数の実施形態において、約０．０１ｃｍ２／Ｖ・秒以上の移動度を有することができる。２つの界面層を有する本発明のトランジスタは、単一の界面層のみを有するトランジスタと比較して、少なくとも５０％改良された移動度を有することができる。いくつかの実施形態において、その移動度の改良は少なくとも１００％である。
【００６５】
以下の実施例は、本明細書に開示の方法によって製造したＯＴＦＴを示す。該実施例は、単に説明のためであり、そこに示されている材料、条件、またはプロセスパラメータに関して本発明を限定することを意図するものではない。すべての部は、他に示されていない限り、重量パーセントである。
【実施例】
【００６６】
［実施例１］
ｎ−ドープしたシリコンが、ゲート電極として機能するｎ−ドープしたシリコンウエハーを、ＯＴＦＴを作製するための基板として使用した。そのシリコンウエーハは、誘電体層として機能する１００ｎｍの厚さの酸化ケイ素の層を有した。
【００６７】
そのウエーハ表面をプラズマ洗浄した。ポリ（メチルシルセスキオキサン）（ＰＭＳＳＱ）の第１界面層を、メチルイソブチルケトン（ＭＩＢＫ）中のＰＭＳＳＱの希薄な溶液を１０００ｒｐｍで６０秒間スピンコーティングにより塗布し、続いて８０℃で乾燥し、１６０℃で３０分間熱架橋して約９０ｎｍの厚さの層を形成した。
【００６８】
そのＰＭＳＳＱで改質したウエーハを再びプラズマ洗浄した。そのＰＭＳＳＱで改質したウエーハを、次にヘプタン中のドデシルトリクロロシラン（ＤＴＳ）の０．１Ｍの溶液に室温で２０分間浸して第２界面層を形成した。トルエンおよびイソプロパノールで洗浄した後、そのＰＭＳＳＱおよびＤＴＳで改質したウエーハを空気乾燥した。
【００６９】
ジクロロベンゼン中の１重量％のＰＢＴＢＴ−１２の溶液を、１．０μｍのシリンジフィルタを通して濾過した。その温かい溶液を次に１０００ｒｐｍで９０秒間該第２界面層の上にスピンコートして半導体層を形成した。その溶媒を乾燥除去した後、金のソース／ドレイン電極をその半導体層の上のシャドーマスクを通して蒸着させ、ＯＴＦＴデバイスを完成した。その改質したウエーハの全キャパシタンスは、１５ｎＦ／ｃｍ２であった。
【００７０】
［比較例１］
実施例１と似ているがＰＭＳＳＱ界面層のみを塗布することによって比較例１を製造した。
【００７１】
［比較例２］
実施例１と似ているがＤＴＳ界面層のみを塗布することによって比較例２を製造した。
【００７２】
［結果］
ケースレー（Keithley）４２００−ＳＣＳ計器により、暗闇中の周囲条件で該デバイスの特性を明らかにした。表１は、さまざまな試験したデバイスの組成およびそれらのデバイスについての移動度およびオン／オフ比のデータを示している。
【００７３】
【表１】
【００７４】
実施例１は、最良の移動度およびオン／オフ比を有していた。移動度は特に予想外であり、移動度は比較例１より１９倍も良好であり、比較例２より３倍を超えて良好であった。
【符号の説明】
【００７５】
１０ ＯＴＦＴ（有機薄膜トランジスタ）、２０ 基板、３０ ゲート電極、４０ 誘電体層、５０ ソース電極、６０ ドレイン電極、７０ 半導体層、８０，９０ 界面層。
【技術分野】
【０００１】
本発明は、さまざまな実施形態における、薄膜トランジスタ（「ＴＦＴ」）などの電子デバイスにおける用途に適する組成物および方法に関する。本発明はまた、かかる組成物および方法を用いて製造される構成要素または層、ならびにかかる材料を含有する電子デバイスにも関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ）は、例えば、センサ、イメージスキャナ、電子ディスプレイデバイスなどを含めた現代のエレクトロニクスにおける基本要素である。現在主流のシリコン技術を用いるＴＦＴ回路は、いくつかの用途、特に、高いスイッチング速度が不可欠ではないディスプレイ用のバックプレーンスイッチング回路などの大面積電子デバイス（例えば、アクティブマトリクス液晶モニタまたはテレビ）に対しては高価過ぎることがある。そのシリコン系ＴＦＴ回路が高価な理由は、主として、大きな資本を必要とするシリコン製造設備ならびに厳格に制御された環境下での複雑な高温高真空の写真平版製造工程のためである。はるかに低い製造コストを有するだけでなく、物理的にコンパクトであり、軽量であり、柔軟性である等の力学的性質もアピールするＴＦＴを製造することが一般に望まれている。
【０００３】
ＴＦＴは、支持基板、３つの導電性電極（ゲート電極、ソース電極およびドレイン電極）、チャネル半導体層、および該ゲート電極を該半導体層から分離する電気絶縁性のゲート誘電体層から一般に構成される。
【０００４】
既知のＴＦＴの性能を改良することが望ましい。性能は、少なくとも２つの特性、移動度およびオン／オフ比、によって測定することができる。移動度はｃｍ２／Ｖ・秒の単位で測定され、より高い移動度が望まれる。オン／オフ比は、オン状態におけるＴＦＴ中を流れる電流とオフ状態のＴＦＴ中をリークする電流量との間の比率である。一般的には高いオン／オフ比ほどより望ましい。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２４３９１１号公報
【特許文献２】特開２００８−０４２０８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、さまざまの実施形態において、改良された性能を提供する、誘電体層と半導体層の間の所定の構造の２つの界面層を有する薄膜トランジスタを対象とする。
【課題を解決するための手段】
【０００７】
複数の実施形態において、薄膜トランジスタは、誘電体層、第１界面層、第２界面層、および半導体層を含み、前記第１界面層および前記第２界面層が、前記誘電体層と前記半導体層の間にあり、前記第１界面層が、シロキサンポリマーまたはシルセスキオキサンポリマーから形成されており、前記第２界面層が、式（Ｉ）のシランから形成されている、薄膜トランジスタである。
【０００８】
【化１】
式（Ｉ）
【０００９】
上記式（Ｉ）中、Ｒ’は、約１個から約２４個までの炭素原子を有するアルキルであり、Ｒ”は、約１個から約２４個までの炭素原子を有するアルキル、ハロゲン、アルコキシ、ヒドロキシル、またはアミノであり、Ｌは、ハロゲン、酸素、アルコキシ、ヒドロキシル、またはアミノであり、ｋは、１または２であり、ｍは、１、２、または３である。
【００１０】
Ｒ’は、約８個から約１８個までの炭素原子を有するアルキルであり得る。
【００１１】
式（Ｉ）のシランは、式Ｒ’ＳｉＸ３のシランであり得、この式中、Ｒ’は、約１個から約２４個までの炭素原子を有するアルキルであり得、Ｘは、ハロゲンである。特定の実施形態において、Ｒ’はＣ１２Ｈ２５であり、Ｘは塩素である。
【００１２】
該第１界面層は、ポリ（メチルシルセスキオキサン）から形成することができる。該第１界面層は、また、厚さが約１ナノメートルから約１００ナノメートルまでであってよい。
【００１３】
該トランジスタは、１つだけの界面層を備えたトランジスタと比較して少なくとも５０％または少なくとも１００％増加した移動度を有する。
【００１４】
該半導体層は、式（ＩＩ）の部分を含むポリマーから形成することができる。
【００１５】
【化２】
式（ＩＩ）
【００１６】
上記式（ＩＩ）中、Ｒ１はアルキルである。
【００１７】
式（Ｉ）のシランのＲ’および式（ＩＩ）の部分のＲ１は、同じであり得、約８個から約１８個までの炭素原子を有する直鎖アルキルである。
【００１８】
該半導体層は、式（ＩＩＩ）の半導体を含むことができる。
【００１９】
【化３】
式（ＩＩＩ）
【００２０】
上記式（ＩＩＩ）中、Ｒ２およびＲ３は、独立して、アルキル、置換アルキル、アリール、および置換アリールから選択され、Ｒ４およびＲ５は、独立して、水素、アルキル、置換アルキル、アリール、および置換アリールから選択され、ｎは、２から１０，０００までである。
【００２１】
いくつかの実施形態において、Ｒ２、Ｒ３、Ｒ４、およびＲ５は、互いに同じであり得、約８個から約１８個までの炭素原子を有する直鎖アルキルである。
【００２２】
他の実施形態において、式（Ｉ）のシランのＲ’およびＲ２、Ｒ３、Ｒ４、およびＲ５は、同じであり得、Ｒ２、Ｒ３、Ｒ４、およびＲ５は、特にＣ１２Ｈ２５であり得る。
【００２３】
いくつかの実施形態において、該第１界面層は、該誘電体層と接しており、該第２界面層は、該半導体層と接している。
【００２４】
他の実施形態において、薄膜トランジスタは、ゲート電極、ソース電極、ドレイン電極、誘電体層、第１界面層、第２界面層、および半導体層を含み、前記誘電体層が、前記ゲート電極と前記半導体層の間に位置し、前記第１界面層および前記第２界面層が、前記誘電体層と前記半導体層の間であり、前記第１界面層が、ポリ（メチルシルセスキオキサン）から形成されており、前記第２界面層が、式Ｃ１２Ｈ２５ＳｉＸ３（式中、Ｘは、Ｃｌ、ＯＣＨ３、およびそれらの混合物から選択される）のシランから形成されている、薄膜トランジスタである。
【００２５】
さらなる実施形態には、本方法によって製造される界面層および／または薄膜トランジスタも含まれる。
【図面の簡単な説明】
【００２６】
【図１】ＯＴＦＴの第１の例示的実施形態を示す図である。
【図２】ＯＴＦＴの第２の例示的実施形態を示す図である。
【図３】ＯＴＦＴの第３の例示的実施形態を示す図である。
【図４】ＯＴＦＴの第４の例示的実施形態を示す図である。
【図５Ａ】界面層の第１の描写である。
【図５Ｂ】界面層の第２の描写である。
【発明を実施するための形態】
【００２７】
本明細書に開示されている構成要素、方法および装置のより完全な理解は、添付の図を参照することによって得ることができる。これらの図は、便利さおよび本開発を説明する容易さに基づく単なる概略図であり、それ故、デバイスまたはその構成要素の相対的な大きさおよび寸法を示し、かつ／または、例示的な実施形態の範囲を定義もしくは限定することは意図されていない。
【００２８】
明確にさせるために具体的な用語が以下の説明においては使用されているが、これらの用語は、図面中で説明のために選択された実施形態の特定の構造のみを表すことを意図しており、その開示の範囲を定義もしくは限定することは意図されていない。以下の図面およびそれに伴う説明において、同じ数字表示は、同じ機能の構成要素を指すものと理解されたい。
【００２９】
図１は、第１のＯＴＦＴの実施形態または構成を示す。そのＯＴＦＴ１０は、ゲート電極３０および誘電体層４０と接している基板２０を含む。ここではゲート電極３０は、基板２０の内部に画かれているがこれは必要ではない。しかしながら、重要なのは、誘電体層４０がゲート電極３０を、ソース電極５０、ドレイン電極６０、および半導体層７０から分離していることである。ソース電極５０は、半導体層７０と接している。ドレイン電極６０もまた半導体層７０と接している。半導体層７０は、ソース電極５０とドレイン電極６０の上部および間に達している。界面層８０，９０は、誘電体層４０と半導体層７０の間に位置している。
【００３０】
図２は、第２のＯＴＦＴの実施形態および構成を示す。ＯＴＦＴ１０は、ゲート電極３０および誘電体層４０と接している基板２０を含む。半導体層７０は、誘電体層４０を覆うようにまたはその上に配置されており、ソース電極５０およびドレイン電極６０からそれを分離している。界面層８０，９０は、誘電体層４０と半導体層７０の間に位置している。
【００３１】
図３は、第３のＯＴＦＴの実施形態および構成を示す。ＯＴＦＴ１０は、ゲート電極としても作用する基板２０を含み、誘電体層４０と接している。半導体層７０は、誘電体層４０を覆うようにまたはその上に配置されており、ソース電極５０およびドレイン電極６０からそれを分離している。界面層８０，９０は、誘電体層４０と半導体層７０の間に位置している。
【００３２】
図４は、第４のＯＴＦＴの実施形態および構造を示す。ＯＴＦＴ１０は、ソース電極５０、ドレイン電極６０、および半導体層７０と接する基板２０を含む。半導体層７０は、ソース電極５０およびドレイン電極６０の上および間に達している。誘電体層４０は、半導体層７０の上部にある。ゲート電極３０は、誘電体層４０の上にあり、半導体層７０とは接していない。界面層８０および９０は、誘電体層４０と半導体層７０の間に位置している。
【００３３】
有機薄膜トランジスタにおける電荷輸送は、半導体層と誘電体層の間の界面で起こるので、この界面はＴＦＴの特性を決定する重要な部分である。本明細書に開示のデバイスにおいては、この界面を改質するために誘電体層と半導体層の間に２つの界面層を設置する。１つの界面層は、シロキサンポリマーまたはシルセスキオキサンポリマーから形成される。他の界面層は、本明細書でさらに説明する式（Ｉ）のシランから形成される。
【００３４】
第１界面層のシロキサンポリマーまたはシルセスキオキサンポリマーは、ここに示す一般的にそれぞれ式（Ａ）または式（Ｂ）のものである。
【００３５】
【化４】
式（Ａ） 式（Ｂ）
【００３６】
上記式（Ａ）または式（Ｂ）中、Ｒは、水素、アルキル、およびアリールから選択され、ｑは、重合度であり、２から１０，０００までであり得る。特定の実施形態において、第１界面層は、ポリ（メチルシルセスキオキサン）から製造される。
【００３７】
第１界面層は、典型的な堆積法、例えば、スピンコーティング、浸漬塗工法、ブレード塗工、印刷例えばインクジェット印刷など等のような液相法などによって塗布することができる。第１界面層の典型的な厚さは、約１ナノメートルから約１００ナノメートルまでであり得、約１ナノメートルから約５０ナノメートルまで、または約１ナノメートルから約２０ナノメートルまでが挙げられる。複数の実施形態において、第１界面層は、架橋されており、殆どの有機溶媒、例えば、アルコール；ヘキサン、シクロヘキサン、およびヘプタンを含めた炭化水素；芳香族炭化水素例えばトルエンおよびキシレンなど；エーテル；エステル；塩素化溶媒例えばクロロベンゼン、ジクロロベンゼン、およびジクロロメタンなど、に対して高い抵抗を示す。第１界面層は、例えば、約８０℃から約１８０℃までの温度で約５分から約１時間かけて熱的に架橋する。
【００３８】
第２界面層は、式（Ｉ）のシランから形成される。
【００３９】
【化５】
式（Ｉ）
【００４０】
上記式（Ｉ）中、Ｒ’は、約１個から約２４個までの炭素原子を有するアルキルであり、Ｒ”は、約１個から約２４個までの炭素原子を有するアルキル、ハロゲン、アルコキシ、ヒドロキシル、またはアミノであり、Ｌは、ハロゲン、酸素、アルコキシ、ヒドロキシル、またはアミノであり、ｋは、１または２であり、ｍは、１，２または３である。一般的に、Ｒ”およびＬは脱離基であり、それによって該界面層の該シランからの形成を可能にする。
【００４１】
式（Ｉ）のシランの典型的な例は、Ｒ’＝ＣＨ３、Ｒ”＝ＣＨ３、ｍ＝１、ｋ＝２、およびＬ＝ＮＨであるヘキサメチルジシラザン（ＨＭＤＳ）である。式（Ｉ）のいくつかの実施形態において、Ｒ’は、約８個から約１８個の炭素原子、特に約１２個の炭素原子を有するアルキルである。より具体的な実施形態において、式（Ｉ）の該シランは、式Ｒ’ＳｉＸ３のシランであり、式中、Ｒ’は、約１個から約２４個までの炭素原子を有するアルキルであり、Ｘは、ハロゲン、ＯＣＨ３などのアルコキシ、およびそれらの混合物である（この場合、ｍ＝１、ｋ＝１、Ｌ＝Ｒ”＝Ｘである）。通常、Ｘは塩素である。１つの具体的な実施形態において、Ｒ’は、Ｃ１２Ｈ２５であり、Ｘは、塩素である。この特定のシランは、ドデシルトリクロロシランである。式Ｒ’ＳｉＸ３のその他の典型的なシランとしては、オクチルトリクロロシランおよびオクタデシルトリクロロシランが挙げられる。
【００４２】
式（Ｉ）のシランは、基板と相互作用して界面層の表面から延びるアルキル側鎖を有するシラン化界面層を形成する。この理論に拘束はされないが、得られる界面層は、表面から延びるＲ’側鎖を有する個々のまたは相互連結したケイ素原子の形をとるものと考えられる。界面層の典型的な描写を図５Ａおよび図５Ｂに示す。図５Ａにおいては、その界面層は、ＨＭＤＳから形成され、基板に共有結合した個々のケイ素原子の形をとるものと考えられる。ここでは、その側鎖はメチルである。図５Ｂにおいては、界面層は、相互連結したケイ素原子から形成される。ここでは、その相互連結は酸素原子に由来し、それが「シロキサン化」界面層を形成する。形成されたその界面層は、その側鎖がなおも相互作用し得るので、単分子層かそれとも多分子層であり得る。複数の実施形態において、式（Ｉ）のシランから形成されるその界面層は、約２オングストロームから約３０オングストロームまでの厚さを有する単分子層である。他の複数の実施形態において、式（Ｉ）のシランから形成されるその界面層は、少なくとも１０オングストロームから約１００オングストロームまで、または少なくとも２０オングストロームから約１００オングストロームまでの全厚を有する多分子層である。
【００４３】
式（Ｉ）のシランから形成される界面層は、シランと芳香族炭化水素および脂肪族炭化水素からなる群から選択される溶媒とを含むシラン溶液から形成することができる。典型的な炭化水素類としては、トルエン、キシレン、ヘプタン、オクタン、デカン、ドデカン、ＩＳＯＰＡＲ Ｇ（エクソン・モービル社（ＥｘｘｏｎＭｏｂｉｌ）から得られる）などが挙げられる。そのシラン溶液は、約３０％から８０％まで、特に約３５％から６０％までの相対湿度、約２０℃から約８０℃まで、特に約２５℃から約６０℃までの温度で、約１０分から約６０分まで、特に約２０分から約３０分までの時間にわたって場合によってエージングさせることができる。複数の実施形態において、そのシラン溶液はエージングさせる。そのシランの濃度は、約０．００１Ｍから約０．５Ｍまで、または約０．０１Ｍから０．１Ｍまでである。複数の実施形態において、その溶媒はトルエンであり、その濃度は、０．１Ｍである。次いで、親水性表面は、シラン溶液によりコートされて第２界面層を形成することができる。そのコーティングは、スピンコーティング、浸漬塗工法、バーコーティングなどによって実施することができる。とりわけ、該エージングステップは、得られる第２界面層の表面エネルギーを低下させる。このことは、より高くまで進行する水接触角において見ることができる。例えば、オクチルトリクロロシランを用いて、進行性の水接触角は、エージングステップ無しの９０°からエージングステップ有りの１００°まで増大した。この理論に拘泥されるものでないが、シラン分子は、エージングステップの間に互いに反応して水素結合を介してシランのネットワークを形成するものと考えられる。その水素結合したネットワークは、親水性表面のヒドロキシル基と反応して界面層を形成する。かくして、均一な界面層を、親水性表面の性質には全くまたは殆ど依存することなく得ることができる。
【００４４】
その２つの界面層は、誘電体層および半導体層について、どちらかの順序であり得る。しかしながら、特定の実施形態においては、ポリシロキサン／ポリシルセスキオキサン界面層は、式（Ｉ）のシランから形成された界面層より誘電体層により接近している。他の実施形態においては、式（Ｉ）のシランから形成された界面層は、半導体層と接している。その２つの界面層の組合せは、個々の界面層それ自体の性能によって期待されるものを超えて、薄膜トランジスタの性能を相乗的に改良する。
【００４５】
界面層を形成する方法は、（１）第１界面層を堆積するステップ、（２）その第１界面層を架橋するステップ、（３）その第１界面層の表面処理をしてその表面にヒドロキシル基を生じさせるステップ、（４）第２界面層を第１界面層の上に形成し、その第２界面層が第１界面層に化学的に結合するようにするステップ、を含み得る。実施形態において、第２界面層の形成前の第１界面層の表面処理は、プラズマ処理である。例えば、第１界面層の表面は、空気または酸素プラズマに、約２秒から約２分までの間さらす。
【００４６】
半導体層は、半導体材料を含む。典型的な半導体材料としては、アントラセン、テトラセン、ペンタセン、およびそれらの置換誘導体類のようなアセン類およびポリアセン類、ペリレン類、フラーレン類、半導体ポリマー類例えばトリアリールアミンポリマー類、ポリインドロカルバゾール、ポリカルバゾール、およびポリフルオレンなど、ポリチオフェン類およびそれらの置換誘導体類、ならびにフタロシアニン類例えば銅フタロシアニン類または亜鉛フタロシアニン類およびそれらの置換誘導体類が挙げられるがこれらには限定されない。
【００４７】
半導体層は、約５ｎｍから約１０００ｎｍまでの厚さ、特に約１０ｎｍから約１００ｎｍまでの厚さである。該半導体層は、任意の適当な方法によって形成することができる。しかしながら、該半導体層は、一般に、液体の組成物例えば分散液または溶液などから形成され、次いでトランジスタの基板上に堆積される。典型的な堆積方法としては、液相堆積法、例えば、スピンコーティング、浸漬塗工法、ブレード塗工、ロッドコーティング、スクリーン印刷、スタンピング、インクジェット印刷など、およびその他の当業界で周知の従来型の方法が挙げられる。
【００４８】
いくつかの実施形態において、該半導体層は、式（ＩＩ）の部分を含有するポリマーを含む。
【００４９】
【化６】
式（ＩＩ）
【００５０】
上記式（ＩＩ）中、Ｒ１はアルキルである。
【００５１】
他の複数の実施形態において、該半導体層は、式（ＩＩＩ）の半導体材料を含む。
【００５２】
【化７】
式（ＩＩＩ）
【００５３】
上記式（ＩＩＩ）中、Ｒ２およびＲ３は、独立して、アルキル、置換アルキル、アリール、および置換アリールから選択され、Ｒ４およびＲ５は、独立して、水素、アルキル、置換アルキル、アリール、および置換アリールから選択され、ｎは、２から１０，０００まで、好ましくは２から約１００までである。特定の実施形態において、Ｒ２、Ｒ３、Ｒ４、およびＲ５は、互いに同じであり得、約８個から約１８個までの炭素原子を有する直鎖アルキルである。より特定の実施形態において、Ｒ２、Ｒ３、Ｒ４およびＲ５は、Ｃ１２Ｈ２５である。
【００５４】
理論に拘泥されるものではないが、式（ＩＩＩ）の半導体材料のアルキル側鎖と結合している界面層中のアルキル側鎖は、電荷輸送（および結果として生じる電荷キャリア移動度）に役立つラメラ状シートの形成をもたらす。その結果、界面層および半導体材料中のアルキル側鎖については同じ長さのものであることが一般に望ましい。かくして、いくつかの実施形態において、式（Ｉ）のシランのＲ’と式（ＩＩ）のモノマーのＲ１は同じであり、約８個から約１８個までの炭素原子を有する直鎖のアルキルである。その他においては、式（Ｉ）のシランのＲ’と、式（ＩＩＩ）の材料のＲ２、Ｒ３、Ｒ４およびＲ５は同一である。
【００５５】
１つの具体例において、Ｒ１、Ｒ２、Ｒ３およびＲ４は、それぞれＣ１２Ｈ２５である。この特定の半導体はＰＢＴＢＴ−１２として知られ、次式を有する。ＰＢＴＢＴ−１２は、２００６年１０月２５日出願の、米国特許出願第１１／５８６４４９号に開示されているようにして調製することができる。これによってその出願を、本願に引用して援用する。
【００５６】
【化８】
ＰＢＴＢＴ−１２
【００５７】
基板は、シリコン、ガラス板、プラスチックフィルムまたはシートが挙げられるがこれらには限定されない材料から成ることができる。構造的に柔軟なデバイス用にはプラスチック基板、例えば、ポリエステル、ポリカーボネート、ポリイミドシートなどを使用することができる。その基板の厚さは、約１０マイクロメートルから１０ミリメートルを超えるまでであり得、典型的な厚さは、特に柔軟なプラスチック基板については約５０マイクロメートルから約５ミリメートルまで、ガラスまたはシリコンのような硬い基板については約０．５から約１０ミリメートルまでである。
【００５８】
ゲート電極は、導電性材料から成る。それは、薄い金属膜、導電性ポリマーフィルム、導電性インクまたはペーストから作製された導電性膜、あるいは基板それ自体、例えば高濃度にドープされたシリコンであり得る。ゲート電極材料の例としては、アルミニウム、金、銀、クロム、インジウムスズ酸化物、導電性ポリマー類、例えばポリスチレンスルホネートをドープしたポリ（３，４−エチレンジオキシチオフェン）（ＰＳＳ−ＰＥＤＯＴ）など、およびカーボンブラック／グラファイトまたは銀コロイドを含んでなる導電性インク／ペーストが挙げられるがこれらに限定されない。該ゲート電極は、金属または導電性金属酸化物の真空蒸着、スパッタリング、通常のリソグラフィーおよびエッチング、化学気相堆積法、スピンコーティング、鋳造または印刷、あるいはその他の堆積法によって調製することができる。該ゲート電極の厚さは、例えば、金属膜については約１０から約５００ナノメートルまで、導電性ポリマーについては、約０．５から約１０マイクロメートルまで変動する。
【００５９】
該誘電体層は、一般に、無機材料の膜、有機ポリマー膜、または有機−無機複合膜であり得る。誘電体層として適する無機材料の例としては、酸化ケイ素、窒化ケイ素、酸化アルミニウム、チタン酸バリウム、チタン酸バリウムジルコニウムなどが挙げられる。適当な有機ポリマーの例としては、ポリエステル類、ポリカーボネート類、ポリ（ビニルフェノール）、ポリイミド類、ポリスチレン、ポリメタクリレート類、ポリアクリレート類、エポキシ樹脂などが挙げられる。該誘電体層の厚さは、使用される材料の誘電率に依存し、例えば、約１０ナノメートルから約５００ナノメートルまでであり得る。特に望ましい誘電体層は、酸化ケイ素からなる。該誘電体層は、例えば１センチメートル当たり約１０−１２ジーメンス（Ｓ／ｃｍ）未満である電導度を有することができる。該誘電体層は、ゲート電極の形成において記したような方法を含めた当業界で周知の従来型の方法を用いて形成される。
【００６０】
ソース電極およびドレイン電極としての使用に適する典型的な材料としては、ゲート電極材料のもの、例えば、金、銀、ニッケル、アルミニウム、白金、導電性ポリマー類、および導電性インクなどが挙げられる。具体的な実施形態において、該電極材料は、該半導体に対して低い接触抵抗を提供する。典型的な厚さは、例えば、約４０ナノメートルから約１マイクロメートルまでであり、より具体的な厚さは、約１００〜約４００ナノメートルである。本明細書に開示のＯＴＦＴデバイスは、半導体チャネルを含有する。該半導体チャネルの幅は、例えば、約５マイクロメートルから約５ミリメートルまでとすることができ、具体的なチャネルの幅は約１００マイクロメートル〜約１ミリメートルである。該半導体チャネルの長さは、例えば、約１マイクロメートルから約１ミリメートルまでとすることができ、より具体的なチャネルの長さは約５マイクロメートルから約１００マイクロメートルまでである。
【００６１】
該ソース電極は接地し、例えば、約０ボルト〜約８０ボルトのバイアス電圧を該ドレイン電極にかけて、例えば約＋１０ボルト〜約−８０ボルトの電圧をゲート電極にかけるときに半導体チャネルを渡って輸送される電荷キャリアを集める。該電極は、当業界で周知の従来型の方法を使用して形成または堆積することができる。
【００６２】
所望により、バリア層を、該ＴＦＴを環境条件、例えば、その電気的性質を劣化し得る、光、酸素および湿気などから保護するために、該ＴＦＴの上に堆積させることもできる。かかるバリア層は、当業界で周知であり、単にポリマーからなるものであり得る。
【００６３】
該ＯＴＦＴのさまざまな構成要素は、図で見られるように任意の順序で基板上に堆積させることができる。用語「基板上に」とは、各構成要素が該基板に直接接触することを必要とするものと解釈すべきではない。その用語は、該基板に対する構成要素の位置を説明するものとして解釈すべきである。しかしながら、一般に、該ゲート電極および該半導体層は両方とも該誘電体層と接していなくてはならない。さらに、該ソース電極およびドレイン電極は両方とも該半導体層と接していなくてはならない。本明細書に開示の方法によって形成された半導体ポリマーは、有機薄膜トランジスタの任意の適切な構成要素に堆積させてそのトランジスタの半導体層を形成することができる。
【００６４】
得られるトランジスタは、複数の実施形態において、約０．０１ｃｍ２／Ｖ・秒以上の移動度を有することができる。２つの界面層を有する本発明のトランジスタは、単一の界面層のみを有するトランジスタと比較して、少なくとも５０％改良された移動度を有することができる。いくつかの実施形態において、その移動度の改良は少なくとも１００％である。
【００６５】
以下の実施例は、本明細書に開示の方法によって製造したＯＴＦＴを示す。該実施例は、単に説明のためであり、そこに示されている材料、条件、またはプロセスパラメータに関して本発明を限定することを意図するものではない。すべての部は、他に示されていない限り、重量パーセントである。
【実施例】
【００６６】
［実施例１］
ｎ−ドープしたシリコンが、ゲート電極として機能するｎ−ドープしたシリコンウエハーを、ＯＴＦＴを作製するための基板として使用した。そのシリコンウエーハは、誘電体層として機能する１００ｎｍの厚さの酸化ケイ素の層を有した。
【００６７】
そのウエーハ表面をプラズマ洗浄した。ポリ（メチルシルセスキオキサン）（ＰＭＳＳＱ）の第１界面層を、メチルイソブチルケトン（ＭＩＢＫ）中のＰＭＳＳＱの希薄な溶液を１０００ｒｐｍで６０秒間スピンコーティングにより塗布し、続いて８０℃で乾燥し、１６０℃で３０分間熱架橋して約９０ｎｍの厚さの層を形成した。
【００６８】
そのＰＭＳＳＱで改質したウエーハを再びプラズマ洗浄した。そのＰＭＳＳＱで改質したウエーハを、次にヘプタン中のドデシルトリクロロシラン（ＤＴＳ）の０．１Ｍの溶液に室温で２０分間浸して第２界面層を形成した。トルエンおよびイソプロパノールで洗浄した後、そのＰＭＳＳＱおよびＤＴＳで改質したウエーハを空気乾燥した。
【００６９】
ジクロロベンゼン中の１重量％のＰＢＴＢＴ−１２の溶液を、１．０μｍのシリンジフィルタを通して濾過した。その温かい溶液を次に１０００ｒｐｍで９０秒間該第２界面層の上にスピンコートして半導体層を形成した。その溶媒を乾燥除去した後、金のソース／ドレイン電極をその半導体層の上のシャドーマスクを通して蒸着させ、ＯＴＦＴデバイスを完成した。その改質したウエーハの全キャパシタンスは、１５ｎＦ／ｃｍ２であった。
【００７０】
［比較例１］
実施例１と似ているがＰＭＳＳＱ界面層のみを塗布することによって比較例１を製造した。
【００７１】
［比較例２］
実施例１と似ているがＤＴＳ界面層のみを塗布することによって比較例２を製造した。
【００７２】
［結果］
ケースレー（Keithley）４２００−ＳＣＳ計器により、暗闇中の周囲条件で該デバイスの特性を明らかにした。表１は、さまざまな試験したデバイスの組成およびそれらのデバイスについての移動度およびオン／オフ比のデータを示している。
【００７３】
【表１】
【００７４】
実施例１は、最良の移動度およびオン／オフ比を有していた。移動度は特に予想外であり、移動度は比較例１より１９倍も良好であり、比較例２より３倍を超えて良好であった。
【符号の説明】
【００７５】
１０ ＯＴＦＴ（有機薄膜トランジスタ）、２０ 基板、３０ ゲート電極、４０ 誘電体層、５０ ソース電極、６０ ドレイン電極、７０ 半導体層、８０，９０ 界面層。
【特許請求の範囲】
【請求項１】
誘電体層、第１界面層、第２界面層、および半導体層を含む薄膜トランジスタであって、
前記第１界面層および前記第２界面層が、前記誘電体層と前記半導体層の間にあり、
前記第１界面層が、シロキサンポリマーまたはシルセスキオキサンポリマーから形成されており、
前記第２界面層が、式（Ｉ）のシランから形成されていることを特徴とする薄膜トランジスタ。
【化１】
式（Ｉ）
（上記式（Ｉ）中、Ｒ’は、約１個から約２４個までの炭素原子を有するアルキルであり、Ｒ”は、約１個から約２４個までの炭素原子を有するアルキル、ハロゲン、アルコキシ、ヒドロキシルまたはアミノであり、Ｌは、ハロゲン、酸素、アルコキシ、ヒドロキシル、またはアミノであり、ｋは、１または２であり、ｍは、１、２または３である。）
【請求項２】
ゲート電極、ソース電極、ドレイン電極、誘電体層、第１界面層、第２界面層、および半導体層を含む薄膜トランジスタであって、
前記誘電体層が、前記ゲート電極と前記半導体層の間に位置し、
前記第１界面層および前記第２界面層が、前記誘電体層と前記半導体層の間であり、
前記第１界面層が、ポリ（メチルシルセスキオキサン）から形成されており、
前記第２界面層が、式Ｃ１２Ｈ２５ＳｉＸ３のシランから形成されていることを特徴とする薄膜トランジスタ。
（上記式中、Ｘは、Ｃｌ、ＯＣＨ３、およびそれらの混合物から選択される。）
【請求項１】
誘電体層、第１界面層、第２界面層、および半導体層を含む薄膜トランジスタであって、
前記第１界面層および前記第２界面層が、前記誘電体層と前記半導体層の間にあり、
前記第１界面層が、シロキサンポリマーまたはシルセスキオキサンポリマーから形成されており、
前記第２界面層が、式（Ｉ）のシランから形成されていることを特徴とする薄膜トランジスタ。
【化１】
式（Ｉ）
（上記式（Ｉ）中、Ｒ’は、約１個から約２４個までの炭素原子を有するアルキルであり、Ｒ”は、約１個から約２４個までの炭素原子を有するアルキル、ハロゲン、アルコキシ、ヒドロキシルまたはアミノであり、Ｌは、ハロゲン、酸素、アルコキシ、ヒドロキシル、またはアミノであり、ｋは、１または２であり、ｍは、１、２または３である。）
【請求項２】
ゲート電極、ソース電極、ドレイン電極、誘電体層、第１界面層、第２界面層、および半導体層を含む薄膜トランジスタであって、
前記誘電体層が、前記ゲート電極と前記半導体層の間に位置し、
前記第１界面層および前記第２界面層が、前記誘電体層と前記半導体層の間であり、
前記第１界面層が、ポリ（メチルシルセスキオキサン）から形成されており、
前記第２界面層が、式Ｃ１２Ｈ２５ＳｉＸ３のシランから形成されていることを特徴とする薄膜トランジスタ。
（上記式中、Ｘは、Ｃｌ、ＯＣＨ３、およびそれらの混合物から選択される。）
【図１】
【図２】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図２】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【公開番号】特開２０１０−９８３０８（Ｐ２０１０−９８３０８Ａ）
【公開日】平成２２年４月３０日（２０１０．４．３０）
【国際特許分類】
【出願番号】特願２００９−２３３４８６（Ｐ２００９−２３３４８６）
【出願日】平成２１年１０月７日（２００９．１０．７）
【出願人】（５９６１７０１７０）ゼロックス コーポレイション (1,961)
【氏名又は名称原語表記】ＸＥＲＯＸ ＣＯＲＰＯＲＡＴＩＯＮ
【Ｆターム（参考）】
【公開日】平成２２年４月３０日（２０１０．４．３０）
【国際特許分類】
【出願日】平成２１年１０月７日（２００９．１０．７）
【出願人】（５９６１７０１７０）ゼロックス コーポレイション (1,961)
【氏名又は名称原語表記】ＸＥＲＯＸ ＣＯＲＰＯＲＡＴＩＯＮ
【Ｆターム（参考）】
[ Back to top ]