【課題】異なる特性の半導体素子を一体に有しつつ、高集積化が実現可能な、新たな構成の半導体装置を提供することを目的の一とする。
【解決手段】第１の半導体材料が用いられた第１のチャネル形成領域と、第１のゲート電極と、を含む第１のトランジスタと、第１のゲート電極と一体に設けられた第２のソース電極および第２のドレイン電極の一方と、第２の半導体材料が用いられ、第２のソース電極および第２のドレイン電極と電気的に接続された第２のチャネル形成領域と、を含む第２のトランジスタと、を備えた半導体装置である。 （もっと読む）

【課題】トランジスタ間接続配線が吊りワード線と短絡してしまうのを回避すること。
【解決手段】第１の方向（Ｘ）に複数本並べて配置された活性領域（５０）の各々は、第１の方向（Ｘ）と直交する第２の方向（Ｙ）に離間して配置された２つの縦型トランジスタ（５１）と、この２つの縦型トランジスタ（５１）の間に位置するピラー（１ａ）と、から成る。半導体装置（１００）は、複数本の活性領域（５０）の中央の位置で、第１の方向（Ｘ）へ延在して配置された吊りワード線（２３）と、２つの縦型トランジスタ（５１）間を接続するために、第２の方向（Ｙ）に延在し、かつ吊りワード線（２３）を迂回するように構成されたトランジスタ間接続配線（２１、１０Ａ、１６）と、を備える。 （もっと読む）

【課題】パワー半導体素子において、周辺の電界強度を緩和する構造を小さな面積で実現する。
【解決手段】周辺領域Ｑにおいては、半導体層との間に周辺層間絶縁層（絶縁層）を介して複数の多結晶シリコン層７０が、ソース電極３０から端部ドレイン電極４１の間にかけて設けられる。多結晶シリコン層７０には、その長手方向が水平方向から傾斜した（傾斜角θ、０＜θ＜９０°）傾斜部が設けられている。多結晶シリコン層７０の傾斜部においては、ｐ型領域７１と、ｎ型領域７２とが長手方向に交互に多数形成されている。 （もっと読む）

【課題】高性能な不揮発性半導体記憶装置を提供する。
【解決手段】実施形態に係わる不揮発性半導体記憶装置は、第１の方向に積み重ねられる第１及び第２のメモリセルＭＣを有し、第２の方向に延びるフィン型積層構造Ｆｉｎ０〜Ｆｉｎ３と、フィン型積層構造Ｆｉｎ０〜Ｆｉｎ３の第２の方向の一端に接続され、第３の方向に延びる梁５とを備える。フィン型積層構造Ｆｉｎ０〜Ｆｉｎ３及び梁５は、それぞれ、第１の方向に積み重ねられる第１及び第２の半導体層２ａ，２ｂを備え、梁５は、第３の方向の一端に第１及び第２の半導体層２ａ，２ｂに対するコンタクト部を有し、かつ、梁５とフィン型積層構造Ｆｉｎ０〜Ｆｉｎ３の接続部からコンタクト部まで延びる低抵抗領域８を有する。 （もっと読む）

【課題】エピ基板を用いずに形成可能な半導体装置およびその製造方法を提供する。
【解決手段】実施形態の半導体装置は，シリコン基板と，半導体素子と，高濃度層と，ニッケルシリサイド層と，金属層と，を具備する。シリコン基板は，互いに対向する第１，第２の主面を有し，第１導電型の不純物を第１の濃度含有する。ＭＯＳ型半導体構造は，第１の主面側に配置される。高濃度層は，第２の主面側に配置され，前記不純物を前記第１の濃度より大きい第２の濃度含有する。ニッケルシリサイド層は，前記高濃度層上に配置され，硫黄又はアンチモンを含む。金属層は，ニッケルシリサイド層上に配置される。 （もっと読む）

【課題】オン抵抗の十分な低減を可能とする半導体装置の製造方法を提供する。
【解決手段】半導体装置１の製造方法は、少なくとも一方の主面を含む領域が単結晶炭化珪素からなる基板を準備する工程と、一方の主面上に活性層２３を形成する工程と、基板の前記一方の主面とは反対側の他方の主面を含む領域を研削する工程と、他方の主面を含む領域を研削する工程において形成されたダメージ層２２Ｃを除去する工程と、ダメージ層２２Ｃが除去されることにより露出した主面に接触するように裏面電極を形成する工程とを備え、一方の主面は｛０００１｝面に対するオフ角が５０°以上６５°以下となっている。 （もっと読む）

【課題】新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】直列に接続されたメモリセルと、メモリセルを選択して第２信号線及びワード線を駆動する駆動回路と、書き込み電位のいずれかを選択して第１信号線に出力する駆動回路と、ビット線の電位と参照電位とを比較する読み出し回路と、書き込み電位及び参照電位を生成して駆動回路および読み出し回路に供給する、電位生成回路と、を有し、メモリセルの一は、ビット線及びソース線に接続された第１のトランジスタと、第１、第２の信号線に接続された第２のトランジスタと、ワード線、ビット線及びソース線に接続された第３のトランジスタを有し、第２のトランジスタは酸化物半導体層を含み、第１のトランジスタのゲート電極と、第２のトランジスタのソース電極またはドレイン電極の一方が接続された、多値型の半導体装置。 （もっと読む）

【課題】ジャンクションバリアショットキーダイオードの耐圧を低下させることなく、リーク電流の低減とオン電流の増大を両立したダイオードを提供する。
【解決手段】本発明は、ジャンクションバリアショットキーダイオードにおいて、ｐｎ接合を形成するｐ型領域の側部に存在するｐｎ接合の傾きが、当該ｐ型領域の底部に存在するｐｎ接合の傾きより急峻である。 （もっと読む）

【課題】炭化珪素半導体装置の製造において、上面が平坦な終端構造とリセス状のアライメントマークとを少ないマスク数で形成すると共に、アライメントマークのリセスの深さを最適化する。
【解決手段】ハーフトーン露光法を用いて、ＳｉＣエピタキシャル層２に達する第１の開口部１２ａとＳｉＣエピタキシャル層２に達しない第２の開口部とを有するレジストパターン１１を、ＳｉＣエピタキシャル層２上に形成する。エッチングにより、第１の開口部１２ａに露出したＳｉＣエピタキシャル層２にリセス状のアライメントマーク９を形成すると同時に第２の開口部１２ｂをＳｉＣエピタキシャル層２に到達させる。その後、イオン注入により、第２の開口部１２ｂに露出したＳｉＣエピタキシャル層２に、終端領域８を形成する。 （もっと読む）

【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】第１のトランジスタ上に設けられた第２のトランジスタと容量素子とを有し、第２のトランジスタの半導体層にはオフセット領域が設けられた半導体装置を提供する。第２のトランジスタを、オフセット領域を有する構造とすることで、第２のトランジスタのオフ電流を低減させることができ、長期に記憶を保持可能な半導体装置を提供することができる。 （もっと読む）

【課題】信頼性の高い半導体装置及び、信頼性の高い半導体装置の作製方法を提供する。また、消費電力が低い半導体装置及び消費電力が低い半導体装置の作製方法を提供する。また、量産性の高い半導体装置及び量産性の高い半導体装置の作製方法を提供する。
【解決手段】酸素欠損を生じることなく酸化物半導体層に残留する不純物を除去し、酸化物半導体層を極めて高い純度にまで精製して使用すればよい。具体的には、酸化物半導体層に酸素を添加した後に加熱処理を施し、不純物を除去して使用すればよい。特に酸素の添加方法としては、高エネルギーの酸素をイオン注入法またはイオンドーピング法などを用いて添加する方法が好ましい。 （もっと読む）

【課題】改善された光電変換効率を有する太陽電池を提供する。
【解決手段】太陽電池１は、光電変換部１０と、第１の電極２１と、第２の電極２２とを備える。第１の電極２１は、光電変換部１０の一主面１０ａの上に配されている、第２の電極２２は、光電変換部１０の他主面１０ｂの上に、第１の電極２１よりも小面積に配されている。第１の電極２１は、第１の第１電極導電層２１ａと、第２の第１電極導電層２１ｃとを含む。第１の第１電極導電層２１ａは、光電変換部１０の一主面１０ａの上に配されている。第２の第１電極導電層２１ｃは、第１の第１電極導電層２１ａの上に配されている。第１の第１電極導電層２１ａは、第２の第１電極導電層２１ｃよりも高い光反射率を有する。第２の第１電極導電層２１ｃは、第１の第１電極導電層２１ａよりも低い電気抵抗を有する。 （もっと読む）

【課題】縦型トランジスタのＴＤＤＢ耐性を向上させ、かつ、閾値電圧がばらつくことも抑制する。
【解決手段】ゲート電極１２０の上端は、半導体基板１００の表面よりも下に位置している。絶縁層３４０は、ゲート電極１２０上及びその周囲に位置する半導体基板１００上に形成されている。絶縁層３４０は、第１絶縁膜３４２及び低酸素透過性絶縁膜３４４を有している。第１絶縁膜３４２は、例えばＮＳＧ膜であり、低酸素透過性絶縁膜３４４は、例えばＳｉＮ膜である。さらに、低酸素透過性絶縁膜３４４上には、第２絶縁膜３４６が形成されている。第２絶縁膜３４６は、例えばＢＰＳＧ膜である。絶縁層３４０を形成した後、酸化雰囲気で処理することにより、縦型ＭＯＳトランジスタ２０のＴＤＤＢ耐性が向上する。また、絶縁層３４０が低酸素透過性絶縁膜３４４を有することにより、縦型ＭＯＳトランジスタ２０の閾値電圧がばらつくことを抑制できる。 （もっと読む）

【課題】縦型接合型電界効果トランジスタ（ＪＦＥＴ）およびショットキーバリアダイオード（ＳＢＤ）を備えるスイッチング素子を提供すること。
【解決手段】自己整合縦型接合型電界効果トランジスタを、エッチング注入ゲートおよび集積逆並列ショットキーバリアダイオードと組み合わせたスイッチング素子が、記載されている。ダイオードのアノードは、漂遊インダクタンスによる損失を低減するために、デバイスレベルでトランジスタのソースに接続される。ＳＢＤアノード領域におけるＳｉＣ表面は、ＳＢＤのターンオン電圧と関連するパワー損失が低減されるよう低いショットキーバリア高さを達成するために、乾式エッチングによって調整される。 （もっと読む）

【課題】裏面電極層の硫化による反射率の低下を抑制し、光電変換装置の長期的な性能を向上させる。
【解決手段】光電変換ユニットであるａ−Ｓｉユニット２０２及びμｃ−Ｓｉユニット２０４と、光電変換ユニットに形成された裏面電極層２６とを設け、裏面電極層２６は、銀を含む第２領域２６ｂと、第２領域２６ｂ上に積層された阻止領域である第３領域２６ｃと、第３領域２６ｃ上に積層され、第２領域２６ｂより薄い犠牲領域である第４領域２６ｄと、第４領域２６ｄ上に積層された保護領域である第５領域２６ｅと、の積層構造を含み、第３領域２６ｃは、第５領域２６ｅより硫黄を透過し難い材料から構成し、第４領域２６ｄは、第３領域２６ｃより硫黄と化学反応し易い材料から構成する。 （もっと読む）

【課題】データを保持する期間を確保しつつ、単位面積あたりの記憶容量を高めることが
できる記憶装置の提案を目的の一とする。
【解決手段】記憶素子と、記憶素子における電荷の蓄積、保持、放出を制御するための、
酸化物半導体を活性層に含むトランジスタと、記憶素子に接続された容量素子とを有する
記憶装置。上記容量素子が有する一対の電極の少なくとも一方は、遮光性を有している。
さらに、上記記憶装置は遮光性を有する導電膜或いは絶縁膜を有しており、上記活性層が
、遮光性を有する電極と、遮光性を有する導電膜或いは絶縁膜との間に位置する。 （もっと読む）

【課題】縦型トランジスタの特性にばらつきが生じることを抑制する。
【解決手段】半導体基板１００には縦型ＭＯＳトランジスタ２０が形成されている。半導体基板１００の表面上には、第１層間絶縁膜３００及び第１ソース配線３１２が形成されている。第１ソース配線３１２は、第１層間絶縁膜３００上に形成されており、平面視で縦型ＭＯＳトランジスタ２０と重なっている。第１層間絶縁膜３００にはコンタクト３０２が埋め込まれている。コンタクト３０２は、縦型ＭＯＳトランジスタ２０のｎ型ソース層１４０と第１ソース配線３１２とを接続している。そして第１ソース配線３１２には、複数の開口３１６が形成されている。 （もっと読む）

【課題】高い電界効果移動度を有し、しきい値電圧のばらつきが小さく、かつ高い信頼性を有する酸化物半導体を用いたトランジスタを提供する。また、該トランジスタを用い、これまで実現が困難であった高性能の半導体装置を提供する。
【解決手段】トランジスタに、インジウム、スズ、亜鉛およびアルミニウムから選ばれた二種以上、好ましくは三種以上の元素を含む酸化物半導体膜を用いる。該酸化物半導体膜は、基板加熱しつつ成膜する。また、トランジスタの作製工程において、近接の絶縁膜または／およびイオン注入により酸化物半導体膜へ酸素が供給され、キャリア発生源となる酸素欠損を限りなく低減する。また、トランジスタの作製工程において、酸化物半導体膜を高純度化し、水素濃度を極めて低くする。 （もっと読む）

【課題】炭化珪素ショットキーダイオードの製造において、ダイオードの順方向特性、特に障壁高さφＢを安定させて、リーク電流のばらつきを低減させることが可能な半導体装置を提供する。
【解決手段】エピタキシャル層２上に乾式熱酸化によりシリコン酸化膜ＯＸ１を形成し、ＳｉＣ基板１の裏面にオーミック電極３を形成し、その後、ＳｉＣ基板１をアニールしてオーミック電極３とＳｉＣ基板１の裏面との間にオーミック接合を形成し、シリコン酸化膜ＯＸ１を除去した後、エピタキシャル層２上にショットキー電極４を形成する。その後、シンターを行い、ショットキー電極４とエピタキシャル層との間にショットキー接合を形成する。 （もっと読む）

【課題】ＳｉＣ半導体デバイスにおいて、裏面電極の剥離を十分に抑制することができる製造方法と、裏面電極の剥離が防止された新規な裏面電極構造を有するＳｉＣ半導体デバイスを提供する。
【解決手段】ＳｉＣ半導体上へチタン及びニッケルを含む層を形成して、加熱によりチタンカーバイドを含むニッケルシリサイド層を形成させ、析出した炭素層を逆スパッタにより除去することにより、後工程でニッケルシリサイド上に形成される金属層の電極が剥離することを抑制する。炭素層を除去する前のニッケルシリサイド表面の、析出した炭素の量とチタンカーバイドの炭素量の関係が、所定の条件のときに、さらに剥離防止の効果を向上させることができる。 （もっと読む）