半導体装置の製造方法
【課題】オン抵抗の十分な低減を可能とする半導体装置の製造方法を提供する。
【解決手段】半導体装置１の製造方法は、少なくとも一方の主面を含む領域が単結晶炭化珪素からなる基板を準備する工程と、一方の主面上に活性層２３を形成する工程と、基板の前記一方の主面とは反対側の他方の主面を含む領域を研削する工程と、他方の主面を含む領域を研削する工程において形成されたダメージ層２２Ｃを除去する工程と、ダメージ層２２Ｃが除去されることにより露出した主面に接触するように裏面電極を形成する工程とを備え、一方の主面は｛０００１｝面に対するオフ角が５０°以上６５°以下となっている。
【解決手段】半導体装置１の製造方法は、少なくとも一方の主面を含む領域が単結晶炭化珪素からなる基板を準備する工程と、一方の主面上に活性層２３を形成する工程と、基板の前記一方の主面とは反対側の他方の主面を含む領域を研削する工程と、他方の主面を含む領域を研削する工程において形成されたダメージ層２２Ｃを除去する工程と、ダメージ層２２Ｃが除去されることにより露出した主面に接触するように裏面電極を形成する工程とを備え、一方の主面は｛０００１｝面に対するオフ角が５０°以上６５°以下となっている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、より特定的には、オン抵抗を低減することが可能な炭化珪素半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素（ＳｉＣ）の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体であり、絶縁破壊電圧が大きい材料であるという特徴を有する。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化およびオン抵抗の低減を同時に達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
【０００３】
このような炭化珪素を材料として用いた半導体装置の製造方法に関しては、炭化珪素基板の裏面（活性層とは反対側の主面）を研削することにより基板の厚みを小さくした後、研削された主面に電極を形成することが提案されている（たとえば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第７，５４７，５７８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、基板の厚みを小さくした場合でも、基板と電極との接触抵抗が高くなり、半導体装置のオン抵抗が十分に低減できない場合がある。
【０００６】
本発明はこのような問題に対応するためになされたものであって、その目的は、オン抵抗の十分な低減を可能とする半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明に従った半導体装置の製造方法は、少なくとも一方の主面を含む領域が単結晶炭化珪素からなる基板を準備する工程と、当該一方の主面上に活性層を形成する工程と、基板の上記一方の主面とは反対側の他方の主面を含む領域を研削する工程と、当該他方の主面を含む領域を研削する工程において形成されたダメージ層を除去する工程と、ダメージ層が除去されることにより露出した主面に接触するように裏面電極を形成する工程とを備えている。そして、上記一方の主面は｛０００１｝面に対するオフ角が５０°以上６５°以下となっている。
【０００８】
本発明者は、基板と電極との接触抵抗が高くなるという上記問題の発生原因および対策について詳細な検討を行なった結果、以下のような知見を得て、本発明に想到した。
【０００９】
すなわち、基板を研削して厚みを小さくした場合、研削された主面には加工の影響による欠陥が形成される。そして、この欠陥は炭化珪素の｛０００１｝面に沿って形成され、進展する傾向がある。そのため、主面が｛０００１｝面に近い基板、具体的には｛０００１｝面に対するオフ角が８°以下程度の主面を有する一般的な基板が用いられた場合、上記欠陥が形成される領域は研削されて露出した表面近傍のごく薄い領域に限られる。その結果、当該欠陥が電極と基板との接触抵抗に及ぼす影響は小さい。
【００１０】
一方、｛０００１｝面に対するオフ角が大きい基板、具体的には｛０００１｝面に対するオフ角が５０°以上６５°以下である基板を用いることにより、半導体装置のチャネル移動度の向上や漏れ電流の低減などの効果が得られる場合がある。そして、このような効果を得る目的で｛０００１｝面に対するオフ角が５０°以上６５°以下である基板が用いられた場合、｛０００１｝面に沿って形成され、進展する上記欠陥は、研削されて露出した表面からより深い領域にまで存在することとなる。そして、このような表面に接触するように電極を形成すると、基板と電極との接触抵抗が大きくなり、半導体装置のオン抵抗が十分に低減できないという問題を生じる。
【００１１】
これに対し、本発明の半導体装置の製造方法においては、｛０００１｝面に対するオフ角が５０°以上６５°以下の一方の主面とは反対側の他方の主面が研削された後、研削によって形成されたダメージ層が除去された上で裏面電極が形成される。そのため、深い領域にまで欠陥が形成された場合でも、当該欠陥を含む領域が除去された上で裏面電極が形成されることとなるため、基板と裏面電極との接触抵抗が小さくなり、半導体装置のオン抵抗が十分に低減される。このように、本発明の半導体装置の製造方法によれば、オン抵抗の十分な低減を可能とする半導体装置の製造方法を提供することができる。
【００１２】
ここで、ダメージ層を除去する工程とは、物理的ではなく主に化学的にダメージを受けた表層部を除去する工程、すなわちＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）などのドライエッチングやウエットエッチングにより表層部を除去する工程、あるいは物理的ではあるものの、ダイヤモンドやＣＢＮ（Ｃｕｂｉｃ Ｂｏｒｏｎ Ｎｉｔｒｉｄｅ）など、炭化珪素以上の硬度を有する砥粒等を用いることなく、たとえば金属酸化物等を用いたドライポリッシュなどにより表層部を除去する工程を意味する。
【００１３】
上記半導体装置の製造方法においては、上記ダメージ層を除去する工程では、ドライポリッシュによりダメージ層が除去されてもよい。基板に新たなダメージを与えることを抑制しつつ表層部を除去可能なドライポリッシュは、上記ダメージ層の除去方法として好適である。また、ドライポリッシュは先行する研削工程に引き続いて実施することが容易であるため、ダメージ層の除去による製造プロセスの複雑化を抑制し、製造コストの低減に寄与することができる。
【００１４】
上記半導体装置の製造方法においては、上記ダメージ層を除去する工程では、ドライエッチングによりダメージ層が除去されてもよい。基板に新たなダメージを与えることを抑制しつつ表層部を除去可能なドライエッチングは、上記ダメージ層の除去方法として好適である。
【００１５】
上記半導体装置の製造方法においては、基板を準備する工程では、単結晶炭化珪素からなる複数のＳｉＣ基板が平面的に見て複数並べて配置された状態で、上記一方の主面としての複数のＳｉＣ基板の第１の主面とは反対側の第２の主面側が支持層により接続された複合ウエハが準備され、他方の主面を含む領域を研削する工程では、上記支持層が除去されてもよい。
【００１６】
単結晶炭化珪素からなる基板は、高品質を維持しつつ大口径化することが困難である。これに対し、高品質化が容易な小口径の炭化珪素単結晶から採取したＳｉＣ基板を平面的に複数並べて配置したうえで、これらを大口径の支持層により接続することにより、結晶性に優れた大口径の炭化珪素基板として取り扱うことが可能な複合ウエハを得ることができる。そして、この大口径の複合ウエハを用いることにより、半導体装置を効率よく製造することができる。このとき、上記支持層としては、たとえば上記ＳｉＣ基板に比べて結晶性などの品質が低い炭化珪素基板からなる層や、金属からなる層を採用することができる。そして、製造プロセス中において支持層を除去することにより、低品質な炭化珪素等からなる支持層が最終的に得られる半導体装置の特性に悪影響を与えることを抑制することができる。
【００１７】
上記半導体装置の製造方法においては、活性層上に表面電極を形成する工程と、表面電極側を粘着テープに貼り付けることにより複数のＳｉＣ基板を平面的に見て複数並べて配置された状態で粘着テープにて支持する工程とをさらに備え、他方の主面を含む領域を研削する工程では、上記複数のＳｉＣ基板を平面的に見て複数並べて配置された状態で粘着テープにて支持しつつ、支持層が除去されてもよい。そして、上記半導体装置の製造方法においては、裏面電極が形成された側に粘着テープを貼り付けるとともに、表面電極が形成された側の粘着テープを除去することにより、上記複数のＳｉＣ基板を平面的に見て複数並べて配置された状態で粘着テープにて支持する工程と、裏面電極が形成された側の粘着テープによって上記複数のＳｉＣ基板が平面的に見て複数並べて支持された状態で、ＳｉＣ基板を厚み方向に切断することにより、複数個の半導体装置を得る工程とをさらに備えていてもよい。
【００１８】
何ら対策を講じることなく複数のＳｉＣ基板を接続する支持層が上述のように除去されると、複数のＳｉＣ基板が互いに分離し高効率な半導体装置の製造が妨げられる。これに対し、粘着テープにて複数のＳｉＣ基板を平面的に見て複数並べて配置された状態で支持しつつ支持層が除去され、その後ＳｉＣ基板を厚み方向に切断することにより、複数個の半導体装置を得る工程に至るまで、複数のＳｉＣ基板が平面的に見て複数並べて配置された状態で粘着テープによって支持されることにより、複数のＳｉＣ基板が互いに分離することが回避されるため、半導体装置の製造の効率化を達成することができる。
【００１９】
上記半導体装置の製造方法においては、裏面電極を形成する工程は、ダメージ層が除去されることにより露出した主面に接触するように金属層を形成する工程と、金属層を加熱する工程とを含んでいてもよい。これにより、基板とオーミックコンタクトを形成可能な裏面電極を容易に形成することができる。
【００２０】
上記半導体装置の製造方法においては、金属層を加熱する工程では、金属層が局所的に加熱されてもよい。つまり、金属層を加熱する工程では、金属層に隣接する領域の温度上昇が抑制されつつ、金属層が加熱されてもよい。
【００２１】
これにより、比較的融点の低いＡｌ（アルミニウム）などの金属からなる配線が形成された後に裏面電極が形成される場合でも、上記配線の損傷を抑制することができる。
【００２２】
上記半導体装置の製造方法においては、金属層を加熱する工程では、金属層にレーザーが照射されることにより、金属層が局所的に加熱されてもよい。金属層の局所的な加熱は、照射範囲を限定することが容易なレーザー照射を採用することにより容易に達成することができる。
【発明の効果】
【００２３】
以上の説明から明らかなように、本発明の半導体装置の製造方法によれば、オン抵抗の十分な低減を可能とする半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】半導体装置の製造方法の概略を示すフローチャートである。
【図２】半導体装置の製造方法を説明するための概略断面図である。
【図３】半導体装置の製造方法を説明するための概略断面図である。
【図４】半導体装置の製造方法を説明するための概略断面図である。
【図５】半導体装置の製造方法を説明するための概略断面図である。
【図６】半導体装置の製造方法を説明するための概略断面図である。
【図７】半導体装置の製造方法を説明するための概略断面図である。
【図８】半導体装置の製造方法を説明するための概略断面図である。
【図９】半導体装置の製造方法を説明するための概略断面図である。
【図１０】半導体装置の製造方法を説明するための概略断面図である。
【発明を実施するための形態】
【００２５】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。また、本明細書中においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示す。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
【００２６】
図１を参照して、本発明の一実施の形態における半導体装置の製造方法では、まず工程（Ｓ１０）として複合ウエハ準備工程が実施される。この工程（Ｓ１０）では、図２を参照して、単結晶炭化珪素からなる複数のＳｉＣ基板２２が平面的に見て複数並べて配置された状態で、複数のＳｉＣ基板２２の第１の主面２２Ａとは反対側の第２の主面２２Ｂ側が支持層２１により接続された複合ウエハ１０が準備される。ＳｉＣ基板２２としては、たとえば４Ｈ−ＳｉＣなどの六方晶炭化珪素からなる基板を採用することができる。また、支持層２１としては金属からなる基板を採用してもよいが、熱膨張係数等の物性の違いによる反りなどを抑制する観点から、炭化珪素からなる基板が採用されることが好ましい。支持層２１を構成する炭化珪素としては多結晶炭化珪素やアモルファス炭化珪素を採用してもよいが、４Ｈ−ＳｉＣなどの六方晶炭化珪素である単結晶炭化珪素を採用することがより好ましい。
【００２７】
また、ＳｉＣ基板２２の第１の主面２２Ａは、｛０００１｝面に対するオフ角が５０°以上６５°以下となっている。より具体的には、たとえば第１の主面２２Ａおよび第２の主面２２Ｂは｛０３−３８｝面とのなす角が５°以内の面となっており、かつ第１の主面２２Ａは炭化珪素単結晶のカーボン面側の面であり、第２の主面２２Ｂはシリコン面側の面となっている。
【００２８】
次に、工程（Ｓ２０）として活性層形成工程が実施される。この工程（Ｓ２０）では、図２および図３を参照して、複合ウエハ１０のＳｉＣ基板２２の第１の主面２２Ａ上に活性層２３が形成されることにより第１中間ウエハ１１が作製される。具体的には、たとえばＳｉＣ基板２２上に炭化珪素からなるエピタキシャル成長層が形成される。その後、エピタキシャル成長層中に、たとえばイオン注入により不純物が導入された領域が形成される。そして、活性化アニールが実施されることにより、エピタキシャル成長層中に導電型の異なる複数の領域が形成される。これにより、半導体装置の所定の動作に寄与する活性層２３が得られる。
【００２９】
次に、工程（Ｓ３０）として表面電極形成工程が実施される。この工程（Ｓ３０）では、図３および図４を参照して、第１中間ウエハ１１の活性層２３上に表面電極２４が形成されることにより第２中間ウエハ１２が作製される。具体的には、たとえば活性層２３上にゲート絶縁膜を挟んで配置され、ポリシリコンからなるゲート電極、活性層２３に接触して配置され、ニッケルからなるソース電極、ソース電極に接続され、Ａｌなどからなるソース配線などが形成される。
【００３０】
次に、工程（Ｓ４０）として表面側テープ貼り付け工程が実施される。この工程（Ｓ４０）では、第２中間ウエハ１２の表面電極２４が形成された側の主面が粘着テープに貼り付けられことにより複数のＳｉＣ基板２２が平面的に見て複数並べて配置された状態で粘着テープにて支持される。具体的には、図５を参照して、まず環状の金属からなるリングフレーム７２が準備される。次に、リングフレーム７２を貫通する孔を閉じるように、粘着テープ７１がリングフレーム７２に取り付けられ、保持される。このように粘着テープ７１がリングフレーム７２に保持されることにより、粘着テープ７１は平坦性が確保される。そして、粘着テープ７１の粘着面に、表面電極２４が形成された側の主面が接触するように第２中間ウエハ１２が粘着テープ７１に貼り付けられる。その結果、第２中間ウエハ１２は粘着テープ７１に貼り付けられた状態で、リングフレーム７２の内周面に取り囲まれる位置に保持される。なお、粘着テープ７１としては種々の構成を有するものを採用することができるが、たとえば基材にポリエステル、粘着剤にアクリル粘着剤、セパレータにポリエステルを用いたものを採用することができる。また、粘着テープ７１の厚みは１５０μｍ以下とすることが好ましい。
【００３１】
次に、工程（Ｓ５０）として研削工程が実施される。この工程（Ｓ５０）では、第２中間ウエハ１２の複数のＳｉＣ基板２２が、平面的に見て複数並べて配置された状態で粘着テープ７１にて支持されつつ、支持層２１が研削加工により除去される。具体的には、図６を参照して、粘着テープ７１において第２中間ウエハ１２を保持する側とは反対側の主面が押圧部材７３により、リングフレーム７２の軸方向に押される。これにより、粘着テープ７１は弾性変形し、当該粘着テープ７１により保持される第２中間ウエハ１２の、少なくとも支持層２１がリングフレーム７２の内周面に取り囲まれる位置から離脱する。そして、研削盤（図示しない）などの研削装置の研削面に支持層２１が押し付けられることにより、支持層２１が研削される。これにより、図７に示すように支持層２１が除去される。このとき、支持層２１を確実に除去する観点から、ＳｉＣ基板２２の一部も研削により除去されてもよい。
【００３２】
次に、工程（Ｓ６０）としてダメージ層除去工程が実施される。この工程（Ｓ６０）では、図７および図８を参照して、上記工程（Ｓ５０）においてＳｉＣ基板２２に形成されたダメージ層２２Ｃが除去される。ダメージ層２２Ｃの除去は、たとえばドライポリッシュやドライエッチングにより実施することができる。ドライポリッシュは、たとえば酸化金属砥粒を用いて実施することができる。これにより、ＳｉＣ基板２２に新たなダメージを与えることを抑制しつつダメージ層２２Ｃを除去することができる。
【００３３】
次に、工程（Ｓ７０）としてテープ貼り替え工程が実施される。この工程では、工程（Ｓ６０）までが完了し、押圧部材７３による粘着テープ７１の押圧を終了させた後、粘着テープ７１を貼り替える。この工程（Ｓ７０）は本発明の半導体装置の製造方法において必須の工程ではないが、工程（Ｓ５０）および（Ｓ６０）において弾性変形するなどして損傷する可能性のある粘着テープ７１を交換しておくことにより、粘着テープ７１の損傷に起因する不具合を未然に回避することができる。
【００３４】
次に、図１を参照して、裏面電極形成工程が実施される。この工程では、工程（Ｓ５０）において支持層２１が除去され、工程（Ｓ６０）においてダメージ層２２Ｃが除去されることにより露出したＳｉＣ基板２２の主面上に裏面電極が形成される。この裏面電極形成工程は、工程（Ｓ８０）として実施される金属層形成工程、工程（Ｓ９０）として実施されるテープ貼り替え工程、工程（Ｓ１００）として実施されるアニール工程、および工程（Ｓ１１０）として実施される裏面保護電極形成工程を含んでいる。工程（Ｓ８０）では、図９を参照して、ＳｉＣ基板２２の活性層２３が形成された側とは反対側の主面上に、ニッケルなどの金属からなる金属層が形成される。この金属層の形成は、たとえばスパッタリングにより実施することができる。このとき、必要に応じて冷却機構（図示しない）による粘着テープ７１、リングフレーム７２およびウエハの冷却を実施してもよい。
【００３５】
次に、工程（Ｓ９０）では、工程（Ｓ８０）が完了した後の粘着テープ７１を貼り替える。この工程（Ｓ９０）は本発明の半導体装置の製造方法において必須の工程ではないが、工程（Ｓ８０）までのプロセスにおいて損傷している可能性のある粘着テープ７１を交換しておくことにより、あるいは後述の工程（Ｓ１００）に適した他の粘着テープ７１に交換しておくことにより、粘着テープ７１の損傷等に起因する不具合を未然に回避することができる。
【００３６】
次に、工程（Ｓ１００）では、工程（Ｓ８０）において形成された金属層が加熱される。具体的には、図９を参照して、たとえば工程（Ｓ８０）においてニッケルからなる金属層が形成された場合、工程（Ｓ１００）における加熱により少なくともＳｉＣ基板２２に接する金属層の領域がシリサイド化し、ＳｉＣ基板２２とオーミックコンタクトを形成する裏面コンタクト電極が得られる。
【００３７】
次に、工程（Ｓ１１０）では、工程（Ｓ８０）〜（Ｓ１００）において形成された裏面コンタクト電極上に、たとえばＡｌなどからなる裏面保護電極が形成される。この裏面保護電極の形成は、たとえば蒸着法により実施することができる。以上の工程（Ｓ８０）〜（Ｓ１１０）により、裏面電極２５が形成される。
【００３８】
次に、工程（Ｓ１２０）として反転工程が実施される。この工程（Ｓ１２０）では、図９および図１０を参照して、裏面電極２５が形成された側に粘着テープが貼り付けられるとともに、表面電極２４が形成された側の粘着テープが除去されることにより、複数のＳｉＣ基板２２が平面的に見て複数並べて配置された状態で粘着テープ７１にて支持される。これにより、図１０に示すように、ウエハが工程（Ｓ１１０）の状態に対して反転した状態で、粘着テープ７１により保持される。その結果、ウエハの表面側が観察可能な状態となり、次の工程（Ｓ１３０）の実施が容易となる。
【００３９】
次に、工程（Ｓ１３０）としてダイシング工程が実施される。この工程（Ｓ１３０）では、図１０を参照して、裏面電極２５が形成された側の粘着テープ７１によって平面的に見て複数並べて支持された状態で、ＳｉＣ基板２２が厚み方向に切断されることにより（ダイシング）、複数個の半導体装置１が得られる。なお、この切断は、レーザーダイシング、スクライブなどにより実施してもよい。以上の手順により、本実施の形態における半導体装置１の製造方法は完了する。
【００４０】
ここで、本実施の形態における半導体装置１の製造方法では、｛０００１｝面に対するオフ角が５０°以上６５°以下の一方の主面（第１の主面２２Ａ）とは反対側の他方の主面が研削された後、研削によって形成されたダメージ層２２Ｃが除去された上で裏面電極２５が形成される。そのため、深い領域にまで欠陥が形成された場合でも、当該欠陥を含む領域が除去された上で裏面電極２５が形成されることとなるため、ＳｉＣ基板２２と裏面電極２５との接触抵抗が小さくなり、半導体装置１のオン抵抗が十分に低減される。
【００４１】
また、本実施の形態における半導体装置１の製造方法では、単結晶炭化珪素からなる複数のＳｉＣ基板２２が平面的に見て複数並べて配置された状態で、複数のＳｉＣ基板２２の一方の主面側が支持層２１により接続された複合ウエハ１０が準備される（図２参照）。このように、結晶性に優れた大口径の炭化珪素基板として取り扱うことが可能な複合ウエハ１０を用いることにより、半導体装置１を効率よく製造することができる。
【００４２】
さらに、本実施の形態における半導体装置１の製造方法では、粘着テープ７１を用いて第２中間ウエハ１２が支持された状態で支持層２１が除去される。そして、その後工程（Ｓ１３０）においてＳｉＣ基板２２が切断されて複数個の半導体装置１が得られるまで、粘着テープ７１により複数のＳｉＣ基板２２が平面的に見て複数並べて配置された状態で支持され続ける。その結果、複数のＳｉＣ基板２２が互いに分離することが回避されるため、半導体装置１の製造を効率化することができる。
【００４３】
また、支持層２１が除去されて薄くなり、強度が低下したウエハ（ＳｉＣ基板２２）は、上記製造方法においては粘着テープ７１により補強された状態で保持されるため、プロセス中におけるウエハの破損の発生が抑制される。さらに、支持層２１が除去されて薄くなったウエハは、リングフレーム７２に保持された粘着テープ７１に貼り付けられた状態で、上記各工程を実施するための装置間を搬送される。そのため、ウエハの装置間の搬送をスムーズに実施することができる。
【００４４】
このように、本実施の形態における半導体装置の製造方法は、プロセスが簡便で、製造効率に優れるため、量産に適した半導体装置の製造方法となっている。
【００４５】
ここで、上記工程（Ｓ７０）および（Ｓ９０）における粘着テープ７１の貼り替えは、以下のように実施することができる。まず、平面的に見て複数並べて配置された状態で、複数のＳｉＣ基板２２を吸着部材により保持する。その後、粘着テープを剥がした上で、新たな粘着テープを貼り付け、その後吸着部材による吸着を解除する。
【００４６】
また、上記工程（Ｓ１００）においては、表面電極２４の温度が１８０℃以下に維持されてもよい。これにより、上記粘着テープに高い耐熱性が必要なくなるため、粘着テープの材質選択の幅が広がり、たとえば一般的な樹脂テープを上記粘着テープとして採用することが可能となる。
【００４７】
また、上記工程（Ｓ１００）においては、金属層が局所的に加熱されることが好ましい。これにより、工程（Ｓ３０）において形成された配線や粘着テープ７１などに損傷が発生することを抑制することができる。そして、この局所的な加熱は、金属層に対するレーザー照射により達成されてもよい。これにより、局所的な加熱を容易に達成することができる。
【００４８】
さらに、上記レーザーの波長は３５５ｎｍであることが好ましい。これにより、金属層にピンホール等の欠損部が存在した場合でも、表面電極２４や周囲の装置等に損傷を与えることを抑制しつつ、金属層を適切に加熱することができる。
【００４９】
さらに、本実施の形態の粘着テープには、紫外線を照射することにより粘着力が低下する粘着テープ（ＵＶテープ）や、加熱されることにより粘着力が低下する粘着テープが用いられてもよい。このように、必要に応じて容易に粘着力を低下させることが可能な粘着テープを採用することにより、上記製造プロセスをスムーズに実施することができる。
【００５０】
なお、本発明の半導体装置の製造方法により製造可能な半導体装置は、表面電極および裏面電極を有する半導体装置であれば特に限定されるものではなく、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ダイオードなどを本発明の製造方法により製造することができる。
【００５１】
また、上記実施の形態においては基板として複合ウエハ１０が準備される場合について説明したが、単結晶炭化珪素からなる基板が準備され、上記粘着テープが用いられることなく半導体装置が製造されてもよい。
【実施例】
【００５２】
基板の裏面研削によって形成されるダメージ層の除去と、基板と電極との接触抵抗との関係を調査する実験を行なった。実験の手順は以下の通りである。
【００５３】
まず、キャリア密度Ｎｄが１×１０１８ｃｍ−３であり、主面の面方位が（０００−１）面である炭化珪素基板および主面の面方位が（０３−３８）面である炭化珪素基板を準備した。そして、＃２０００の砥石および／または＃７０００の砥石による研削を実施した後、一部の基板についてはダメージ層を除去するためドライエッチまたはドライポリッシュを実施した。その後、研削された主面にＮｉ（ニッケル）を用いてＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｍｏｄｅｌ）パターンを形成し、ランプアニール設備を用いて１０００℃に加熱することにより合金化アニールを実施し、電極を形成した。そして、横方向に電流を流し、Ｉ−Ｖ特性から電極の接触抵抗を評価した。なお、ＴＬＭ評価については、たとえばＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ，Ｖｏｌ．３，ｐ．１１１，１９８２年に記載されたような一般的な評価方法を採用した。実験結果を表１に示す。
【００５４】
【表１】
【００５５】
表１を参照して、主面の面方位が（０００−１）である基板の場合、研削後にダメージ層の除去が実施されなかった場合でも十分に低い接触抵抗が得られている。これは、上述のように、欠陥が炭化珪素の｛０００１｝面に沿って形成され、進展する傾向があり、欠陥が表面から深い領域にまで達するように形成されなかったためであると考えられる。一方、主面の面方位が（０３−３８）である基板の場合、研削後にダメージ層の除去が実施されなかった場合には接触抵抗が高くなっている。これに対し、主面の面方位が（０３−３８）である基板であっても、研削後にダメージ層が除去されることにより、十分に低い接触抵抗が得られている。
【００５６】
以上の実験結果より、研削後にダメージ層の除去が実施された上で電極（裏面電極）が形成される本発明の半導体装置の製造方法によれば、基板と電極との接触抵抗を低減できることが確認された。
【００５７】
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００５８】
本発明の半導体装置の製造方法は、オン抵抗を低減することが求められる半導体装置の製造方法に、特に有利に適用され得る。
【符号の説明】
【００５９】
１ 半導体装置、１０ 複合ウエハ、１１ 第１中間ウエハ、１２ 第２中間ウエハ、２１ 支持層、２２ ＳｉＣ基板、２２Ａ 第１の主面、２２Ｂ 第２の主面、２２Ｃ ダメージ層、２３ 活性層、２４ 表面電極、２５ 裏面電極、７１ 粘着テープ、７２ リングフレーム、７３ 押圧部材。
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、より特定的には、オン抵抗を低減することが可能な炭化珪素半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素（ＳｉＣ）の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体であり、絶縁破壊電圧が大きい材料であるという特徴を有する。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化およびオン抵抗の低減を同時に達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
【０００３】
このような炭化珪素を材料として用いた半導体装置の製造方法に関しては、炭化珪素基板の裏面（活性層とは反対側の主面）を研削することにより基板の厚みを小さくした後、研削された主面に電極を形成することが提案されている（たとえば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第７，５４７，５７８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、基板の厚みを小さくした場合でも、基板と電極との接触抵抗が高くなり、半導体装置のオン抵抗が十分に低減できない場合がある。
【０００６】
本発明はこのような問題に対応するためになされたものであって、その目的は、オン抵抗の十分な低減を可能とする半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明に従った半導体装置の製造方法は、少なくとも一方の主面を含む領域が単結晶炭化珪素からなる基板を準備する工程と、当該一方の主面上に活性層を形成する工程と、基板の上記一方の主面とは反対側の他方の主面を含む領域を研削する工程と、当該他方の主面を含む領域を研削する工程において形成されたダメージ層を除去する工程と、ダメージ層が除去されることにより露出した主面に接触するように裏面電極を形成する工程とを備えている。そして、上記一方の主面は｛０００１｝面に対するオフ角が５０°以上６５°以下となっている。
【０００８】
本発明者は、基板と電極との接触抵抗が高くなるという上記問題の発生原因および対策について詳細な検討を行なった結果、以下のような知見を得て、本発明に想到した。
【０００９】
すなわち、基板を研削して厚みを小さくした場合、研削された主面には加工の影響による欠陥が形成される。そして、この欠陥は炭化珪素の｛０００１｝面に沿って形成され、進展する傾向がある。そのため、主面が｛０００１｝面に近い基板、具体的には｛０００１｝面に対するオフ角が８°以下程度の主面を有する一般的な基板が用いられた場合、上記欠陥が形成される領域は研削されて露出した表面近傍のごく薄い領域に限られる。その結果、当該欠陥が電極と基板との接触抵抗に及ぼす影響は小さい。
【００１０】
一方、｛０００１｝面に対するオフ角が大きい基板、具体的には｛０００１｝面に対するオフ角が５０°以上６５°以下である基板を用いることにより、半導体装置のチャネル移動度の向上や漏れ電流の低減などの効果が得られる場合がある。そして、このような効果を得る目的で｛０００１｝面に対するオフ角が５０°以上６５°以下である基板が用いられた場合、｛０００１｝面に沿って形成され、進展する上記欠陥は、研削されて露出した表面からより深い領域にまで存在することとなる。そして、このような表面に接触するように電極を形成すると、基板と電極との接触抵抗が大きくなり、半導体装置のオン抵抗が十分に低減できないという問題を生じる。
【００１１】
これに対し、本発明の半導体装置の製造方法においては、｛０００１｝面に対するオフ角が５０°以上６５°以下の一方の主面とは反対側の他方の主面が研削された後、研削によって形成されたダメージ層が除去された上で裏面電極が形成される。そのため、深い領域にまで欠陥が形成された場合でも、当該欠陥を含む領域が除去された上で裏面電極が形成されることとなるため、基板と裏面電極との接触抵抗が小さくなり、半導体装置のオン抵抗が十分に低減される。このように、本発明の半導体装置の製造方法によれば、オン抵抗の十分な低減を可能とする半導体装置の製造方法を提供することができる。
【００１２】
ここで、ダメージ層を除去する工程とは、物理的ではなく主に化学的にダメージを受けた表層部を除去する工程、すなわちＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）などのドライエッチングやウエットエッチングにより表層部を除去する工程、あるいは物理的ではあるものの、ダイヤモンドやＣＢＮ（Ｃｕｂｉｃ Ｂｏｒｏｎ Ｎｉｔｒｉｄｅ）など、炭化珪素以上の硬度を有する砥粒等を用いることなく、たとえば金属酸化物等を用いたドライポリッシュなどにより表層部を除去する工程を意味する。
【００１３】
上記半導体装置の製造方法においては、上記ダメージ層を除去する工程では、ドライポリッシュによりダメージ層が除去されてもよい。基板に新たなダメージを与えることを抑制しつつ表層部を除去可能なドライポリッシュは、上記ダメージ層の除去方法として好適である。また、ドライポリッシュは先行する研削工程に引き続いて実施することが容易であるため、ダメージ層の除去による製造プロセスの複雑化を抑制し、製造コストの低減に寄与することができる。
【００１４】
上記半導体装置の製造方法においては、上記ダメージ層を除去する工程では、ドライエッチングによりダメージ層が除去されてもよい。基板に新たなダメージを与えることを抑制しつつ表層部を除去可能なドライエッチングは、上記ダメージ層の除去方法として好適である。
【００１５】
上記半導体装置の製造方法においては、基板を準備する工程では、単結晶炭化珪素からなる複数のＳｉＣ基板が平面的に見て複数並べて配置された状態で、上記一方の主面としての複数のＳｉＣ基板の第１の主面とは反対側の第２の主面側が支持層により接続された複合ウエハが準備され、他方の主面を含む領域を研削する工程では、上記支持層が除去されてもよい。
【００１６】
単結晶炭化珪素からなる基板は、高品質を維持しつつ大口径化することが困難である。これに対し、高品質化が容易な小口径の炭化珪素単結晶から採取したＳｉＣ基板を平面的に複数並べて配置したうえで、これらを大口径の支持層により接続することにより、結晶性に優れた大口径の炭化珪素基板として取り扱うことが可能な複合ウエハを得ることができる。そして、この大口径の複合ウエハを用いることにより、半導体装置を効率よく製造することができる。このとき、上記支持層としては、たとえば上記ＳｉＣ基板に比べて結晶性などの品質が低い炭化珪素基板からなる層や、金属からなる層を採用することができる。そして、製造プロセス中において支持層を除去することにより、低品質な炭化珪素等からなる支持層が最終的に得られる半導体装置の特性に悪影響を与えることを抑制することができる。
【００１７】
上記半導体装置の製造方法においては、活性層上に表面電極を形成する工程と、表面電極側を粘着テープに貼り付けることにより複数のＳｉＣ基板を平面的に見て複数並べて配置された状態で粘着テープにて支持する工程とをさらに備え、他方の主面を含む領域を研削する工程では、上記複数のＳｉＣ基板を平面的に見て複数並べて配置された状態で粘着テープにて支持しつつ、支持層が除去されてもよい。そして、上記半導体装置の製造方法においては、裏面電極が形成された側に粘着テープを貼り付けるとともに、表面電極が形成された側の粘着テープを除去することにより、上記複数のＳｉＣ基板を平面的に見て複数並べて配置された状態で粘着テープにて支持する工程と、裏面電極が形成された側の粘着テープによって上記複数のＳｉＣ基板が平面的に見て複数並べて支持された状態で、ＳｉＣ基板を厚み方向に切断することにより、複数個の半導体装置を得る工程とをさらに備えていてもよい。
【００１８】
何ら対策を講じることなく複数のＳｉＣ基板を接続する支持層が上述のように除去されると、複数のＳｉＣ基板が互いに分離し高効率な半導体装置の製造が妨げられる。これに対し、粘着テープにて複数のＳｉＣ基板を平面的に見て複数並べて配置された状態で支持しつつ支持層が除去され、その後ＳｉＣ基板を厚み方向に切断することにより、複数個の半導体装置を得る工程に至るまで、複数のＳｉＣ基板が平面的に見て複数並べて配置された状態で粘着テープによって支持されることにより、複数のＳｉＣ基板が互いに分離することが回避されるため、半導体装置の製造の効率化を達成することができる。
【００１９】
上記半導体装置の製造方法においては、裏面電極を形成する工程は、ダメージ層が除去されることにより露出した主面に接触するように金属層を形成する工程と、金属層を加熱する工程とを含んでいてもよい。これにより、基板とオーミックコンタクトを形成可能な裏面電極を容易に形成することができる。
【００２０】
上記半導体装置の製造方法においては、金属層を加熱する工程では、金属層が局所的に加熱されてもよい。つまり、金属層を加熱する工程では、金属層に隣接する領域の温度上昇が抑制されつつ、金属層が加熱されてもよい。
【００２１】
これにより、比較的融点の低いＡｌ（アルミニウム）などの金属からなる配線が形成された後に裏面電極が形成される場合でも、上記配線の損傷を抑制することができる。
【００２２】
上記半導体装置の製造方法においては、金属層を加熱する工程では、金属層にレーザーが照射されることにより、金属層が局所的に加熱されてもよい。金属層の局所的な加熱は、照射範囲を限定することが容易なレーザー照射を採用することにより容易に達成することができる。
【発明の効果】
【００２３】
以上の説明から明らかなように、本発明の半導体装置の製造方法によれば、オン抵抗の十分な低減を可能とする半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】半導体装置の製造方法の概略を示すフローチャートである。
【図２】半導体装置の製造方法を説明するための概略断面図である。
【図３】半導体装置の製造方法を説明するための概略断面図である。
【図４】半導体装置の製造方法を説明するための概略断面図である。
【図５】半導体装置の製造方法を説明するための概略断面図である。
【図６】半導体装置の製造方法を説明するための概略断面図である。
【図７】半導体装置の製造方法を説明するための概略断面図である。
【図８】半導体装置の製造方法を説明するための概略断面図である。
【図９】半導体装置の製造方法を説明するための概略断面図である。
【図１０】半導体装置の製造方法を説明するための概略断面図である。
【発明を実施するための形態】
【００２５】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。また、本明細書中においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示す。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
【００２６】
図１を参照して、本発明の一実施の形態における半導体装置の製造方法では、まず工程（Ｓ１０）として複合ウエハ準備工程が実施される。この工程（Ｓ１０）では、図２を参照して、単結晶炭化珪素からなる複数のＳｉＣ基板２２が平面的に見て複数並べて配置された状態で、複数のＳｉＣ基板２２の第１の主面２２Ａとは反対側の第２の主面２２Ｂ側が支持層２１により接続された複合ウエハ１０が準備される。ＳｉＣ基板２２としては、たとえば４Ｈ−ＳｉＣなどの六方晶炭化珪素からなる基板を採用することができる。また、支持層２１としては金属からなる基板を採用してもよいが、熱膨張係数等の物性の違いによる反りなどを抑制する観点から、炭化珪素からなる基板が採用されることが好ましい。支持層２１を構成する炭化珪素としては多結晶炭化珪素やアモルファス炭化珪素を採用してもよいが、４Ｈ−ＳｉＣなどの六方晶炭化珪素である単結晶炭化珪素を採用することがより好ましい。
【００２７】
また、ＳｉＣ基板２２の第１の主面２２Ａは、｛０００１｝面に対するオフ角が５０°以上６５°以下となっている。より具体的には、たとえば第１の主面２２Ａおよび第２の主面２２Ｂは｛０３−３８｝面とのなす角が５°以内の面となっており、かつ第１の主面２２Ａは炭化珪素単結晶のカーボン面側の面であり、第２の主面２２Ｂはシリコン面側の面となっている。
【００２８】
次に、工程（Ｓ２０）として活性層形成工程が実施される。この工程（Ｓ２０）では、図２および図３を参照して、複合ウエハ１０のＳｉＣ基板２２の第１の主面２２Ａ上に活性層２３が形成されることにより第１中間ウエハ１１が作製される。具体的には、たとえばＳｉＣ基板２２上に炭化珪素からなるエピタキシャル成長層が形成される。その後、エピタキシャル成長層中に、たとえばイオン注入により不純物が導入された領域が形成される。そして、活性化アニールが実施されることにより、エピタキシャル成長層中に導電型の異なる複数の領域が形成される。これにより、半導体装置の所定の動作に寄与する活性層２３が得られる。
【００２９】
次に、工程（Ｓ３０）として表面電極形成工程が実施される。この工程（Ｓ３０）では、図３および図４を参照して、第１中間ウエハ１１の活性層２３上に表面電極２４が形成されることにより第２中間ウエハ１２が作製される。具体的には、たとえば活性層２３上にゲート絶縁膜を挟んで配置され、ポリシリコンからなるゲート電極、活性層２３に接触して配置され、ニッケルからなるソース電極、ソース電極に接続され、Ａｌなどからなるソース配線などが形成される。
【００３０】
次に、工程（Ｓ４０）として表面側テープ貼り付け工程が実施される。この工程（Ｓ４０）では、第２中間ウエハ１２の表面電極２４が形成された側の主面が粘着テープに貼り付けられことにより複数のＳｉＣ基板２２が平面的に見て複数並べて配置された状態で粘着テープにて支持される。具体的には、図５を参照して、まず環状の金属からなるリングフレーム７２が準備される。次に、リングフレーム７２を貫通する孔を閉じるように、粘着テープ７１がリングフレーム７２に取り付けられ、保持される。このように粘着テープ７１がリングフレーム７２に保持されることにより、粘着テープ７１は平坦性が確保される。そして、粘着テープ７１の粘着面に、表面電極２４が形成された側の主面が接触するように第２中間ウエハ１２が粘着テープ７１に貼り付けられる。その結果、第２中間ウエハ１２は粘着テープ７１に貼り付けられた状態で、リングフレーム７２の内周面に取り囲まれる位置に保持される。なお、粘着テープ７１としては種々の構成を有するものを採用することができるが、たとえば基材にポリエステル、粘着剤にアクリル粘着剤、セパレータにポリエステルを用いたものを採用することができる。また、粘着テープ７１の厚みは１５０μｍ以下とすることが好ましい。
【００３１】
次に、工程（Ｓ５０）として研削工程が実施される。この工程（Ｓ５０）では、第２中間ウエハ１２の複数のＳｉＣ基板２２が、平面的に見て複数並べて配置された状態で粘着テープ７１にて支持されつつ、支持層２１が研削加工により除去される。具体的には、図６を参照して、粘着テープ７１において第２中間ウエハ１２を保持する側とは反対側の主面が押圧部材７３により、リングフレーム７２の軸方向に押される。これにより、粘着テープ７１は弾性変形し、当該粘着テープ７１により保持される第２中間ウエハ１２の、少なくとも支持層２１がリングフレーム７２の内周面に取り囲まれる位置から離脱する。そして、研削盤（図示しない）などの研削装置の研削面に支持層２１が押し付けられることにより、支持層２１が研削される。これにより、図７に示すように支持層２１が除去される。このとき、支持層２１を確実に除去する観点から、ＳｉＣ基板２２の一部も研削により除去されてもよい。
【００３２】
次に、工程（Ｓ６０）としてダメージ層除去工程が実施される。この工程（Ｓ６０）では、図７および図８を参照して、上記工程（Ｓ５０）においてＳｉＣ基板２２に形成されたダメージ層２２Ｃが除去される。ダメージ層２２Ｃの除去は、たとえばドライポリッシュやドライエッチングにより実施することができる。ドライポリッシュは、たとえば酸化金属砥粒を用いて実施することができる。これにより、ＳｉＣ基板２２に新たなダメージを与えることを抑制しつつダメージ層２２Ｃを除去することができる。
【００３３】
次に、工程（Ｓ７０）としてテープ貼り替え工程が実施される。この工程では、工程（Ｓ６０）までが完了し、押圧部材７３による粘着テープ７１の押圧を終了させた後、粘着テープ７１を貼り替える。この工程（Ｓ７０）は本発明の半導体装置の製造方法において必須の工程ではないが、工程（Ｓ５０）および（Ｓ６０）において弾性変形するなどして損傷する可能性のある粘着テープ７１を交換しておくことにより、粘着テープ７１の損傷に起因する不具合を未然に回避することができる。
【００３４】
次に、図１を参照して、裏面電極形成工程が実施される。この工程では、工程（Ｓ５０）において支持層２１が除去され、工程（Ｓ６０）においてダメージ層２２Ｃが除去されることにより露出したＳｉＣ基板２２の主面上に裏面電極が形成される。この裏面電極形成工程は、工程（Ｓ８０）として実施される金属層形成工程、工程（Ｓ９０）として実施されるテープ貼り替え工程、工程（Ｓ１００）として実施されるアニール工程、および工程（Ｓ１１０）として実施される裏面保護電極形成工程を含んでいる。工程（Ｓ８０）では、図９を参照して、ＳｉＣ基板２２の活性層２３が形成された側とは反対側の主面上に、ニッケルなどの金属からなる金属層が形成される。この金属層の形成は、たとえばスパッタリングにより実施することができる。このとき、必要に応じて冷却機構（図示しない）による粘着テープ７１、リングフレーム７２およびウエハの冷却を実施してもよい。
【００３５】
次に、工程（Ｓ９０）では、工程（Ｓ８０）が完了した後の粘着テープ７１を貼り替える。この工程（Ｓ９０）は本発明の半導体装置の製造方法において必須の工程ではないが、工程（Ｓ８０）までのプロセスにおいて損傷している可能性のある粘着テープ７１を交換しておくことにより、あるいは後述の工程（Ｓ１００）に適した他の粘着テープ７１に交換しておくことにより、粘着テープ７１の損傷等に起因する不具合を未然に回避することができる。
【００３６】
次に、工程（Ｓ１００）では、工程（Ｓ８０）において形成された金属層が加熱される。具体的には、図９を参照して、たとえば工程（Ｓ８０）においてニッケルからなる金属層が形成された場合、工程（Ｓ１００）における加熱により少なくともＳｉＣ基板２２に接する金属層の領域がシリサイド化し、ＳｉＣ基板２２とオーミックコンタクトを形成する裏面コンタクト電極が得られる。
【００３７】
次に、工程（Ｓ１１０）では、工程（Ｓ８０）〜（Ｓ１００）において形成された裏面コンタクト電極上に、たとえばＡｌなどからなる裏面保護電極が形成される。この裏面保護電極の形成は、たとえば蒸着法により実施することができる。以上の工程（Ｓ８０）〜（Ｓ１１０）により、裏面電極２５が形成される。
【００３８】
次に、工程（Ｓ１２０）として反転工程が実施される。この工程（Ｓ１２０）では、図９および図１０を参照して、裏面電極２５が形成された側に粘着テープが貼り付けられるとともに、表面電極２４が形成された側の粘着テープが除去されることにより、複数のＳｉＣ基板２２が平面的に見て複数並べて配置された状態で粘着テープ７１にて支持される。これにより、図１０に示すように、ウエハが工程（Ｓ１１０）の状態に対して反転した状態で、粘着テープ７１により保持される。その結果、ウエハの表面側が観察可能な状態となり、次の工程（Ｓ１３０）の実施が容易となる。
【００３９】
次に、工程（Ｓ１３０）としてダイシング工程が実施される。この工程（Ｓ１３０）では、図１０を参照して、裏面電極２５が形成された側の粘着テープ７１によって平面的に見て複数並べて支持された状態で、ＳｉＣ基板２２が厚み方向に切断されることにより（ダイシング）、複数個の半導体装置１が得られる。なお、この切断は、レーザーダイシング、スクライブなどにより実施してもよい。以上の手順により、本実施の形態における半導体装置１の製造方法は完了する。
【００４０】
ここで、本実施の形態における半導体装置１の製造方法では、｛０００１｝面に対するオフ角が５０°以上６５°以下の一方の主面（第１の主面２２Ａ）とは反対側の他方の主面が研削された後、研削によって形成されたダメージ層２２Ｃが除去された上で裏面電極２５が形成される。そのため、深い領域にまで欠陥が形成された場合でも、当該欠陥を含む領域が除去された上で裏面電極２５が形成されることとなるため、ＳｉＣ基板２２と裏面電極２５との接触抵抗が小さくなり、半導体装置１のオン抵抗が十分に低減される。
【００４１】
また、本実施の形態における半導体装置１の製造方法では、単結晶炭化珪素からなる複数のＳｉＣ基板２２が平面的に見て複数並べて配置された状態で、複数のＳｉＣ基板２２の一方の主面側が支持層２１により接続された複合ウエハ１０が準備される（図２参照）。このように、結晶性に優れた大口径の炭化珪素基板として取り扱うことが可能な複合ウエハ１０を用いることにより、半導体装置１を効率よく製造することができる。
【００４２】
さらに、本実施の形態における半導体装置１の製造方法では、粘着テープ７１を用いて第２中間ウエハ１２が支持された状態で支持層２１が除去される。そして、その後工程（Ｓ１３０）においてＳｉＣ基板２２が切断されて複数個の半導体装置１が得られるまで、粘着テープ７１により複数のＳｉＣ基板２２が平面的に見て複数並べて配置された状態で支持され続ける。その結果、複数のＳｉＣ基板２２が互いに分離することが回避されるため、半導体装置１の製造を効率化することができる。
【００４３】
また、支持層２１が除去されて薄くなり、強度が低下したウエハ（ＳｉＣ基板２２）は、上記製造方法においては粘着テープ７１により補強された状態で保持されるため、プロセス中におけるウエハの破損の発生が抑制される。さらに、支持層２１が除去されて薄くなったウエハは、リングフレーム７２に保持された粘着テープ７１に貼り付けられた状態で、上記各工程を実施するための装置間を搬送される。そのため、ウエハの装置間の搬送をスムーズに実施することができる。
【００４４】
このように、本実施の形態における半導体装置の製造方法は、プロセスが簡便で、製造効率に優れるため、量産に適した半導体装置の製造方法となっている。
【００４５】
ここで、上記工程（Ｓ７０）および（Ｓ９０）における粘着テープ７１の貼り替えは、以下のように実施することができる。まず、平面的に見て複数並べて配置された状態で、複数のＳｉＣ基板２２を吸着部材により保持する。その後、粘着テープを剥がした上で、新たな粘着テープを貼り付け、その後吸着部材による吸着を解除する。
【００４６】
また、上記工程（Ｓ１００）においては、表面電極２４の温度が１８０℃以下に維持されてもよい。これにより、上記粘着テープに高い耐熱性が必要なくなるため、粘着テープの材質選択の幅が広がり、たとえば一般的な樹脂テープを上記粘着テープとして採用することが可能となる。
【００４７】
また、上記工程（Ｓ１００）においては、金属層が局所的に加熱されることが好ましい。これにより、工程（Ｓ３０）において形成された配線や粘着テープ７１などに損傷が発生することを抑制することができる。そして、この局所的な加熱は、金属層に対するレーザー照射により達成されてもよい。これにより、局所的な加熱を容易に達成することができる。
【００４８】
さらに、上記レーザーの波長は３５５ｎｍであることが好ましい。これにより、金属層にピンホール等の欠損部が存在した場合でも、表面電極２４や周囲の装置等に損傷を与えることを抑制しつつ、金属層を適切に加熱することができる。
【００４９】
さらに、本実施の形態の粘着テープには、紫外線を照射することにより粘着力が低下する粘着テープ（ＵＶテープ）や、加熱されることにより粘着力が低下する粘着テープが用いられてもよい。このように、必要に応じて容易に粘着力を低下させることが可能な粘着テープを採用することにより、上記製造プロセスをスムーズに実施することができる。
【００５０】
なお、本発明の半導体装置の製造方法により製造可能な半導体装置は、表面電極および裏面電極を有する半導体装置であれば特に限定されるものではなく、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ダイオードなどを本発明の製造方法により製造することができる。
【００５１】
また、上記実施の形態においては基板として複合ウエハ１０が準備される場合について説明したが、単結晶炭化珪素からなる基板が準備され、上記粘着テープが用いられることなく半導体装置が製造されてもよい。
【実施例】
【００５２】
基板の裏面研削によって形成されるダメージ層の除去と、基板と電極との接触抵抗との関係を調査する実験を行なった。実験の手順は以下の通りである。
【００５３】
まず、キャリア密度Ｎｄが１×１０１８ｃｍ−３であり、主面の面方位が（０００−１）面である炭化珪素基板および主面の面方位が（０３−３８）面である炭化珪素基板を準備した。そして、＃２０００の砥石および／または＃７０００の砥石による研削を実施した後、一部の基板についてはダメージ層を除去するためドライエッチまたはドライポリッシュを実施した。その後、研削された主面にＮｉ（ニッケル）を用いてＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｍｏｄｅｌ）パターンを形成し、ランプアニール設備を用いて１０００℃に加熱することにより合金化アニールを実施し、電極を形成した。そして、横方向に電流を流し、Ｉ−Ｖ特性から電極の接触抵抗を評価した。なお、ＴＬＭ評価については、たとえばＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ，Ｖｏｌ．３，ｐ．１１１，１９８２年に記載されたような一般的な評価方法を採用した。実験結果を表１に示す。
【００５４】
【表１】
【００５５】
表１を参照して、主面の面方位が（０００−１）である基板の場合、研削後にダメージ層の除去が実施されなかった場合でも十分に低い接触抵抗が得られている。これは、上述のように、欠陥が炭化珪素の｛０００１｝面に沿って形成され、進展する傾向があり、欠陥が表面から深い領域にまで達するように形成されなかったためであると考えられる。一方、主面の面方位が（０３−３８）である基板の場合、研削後にダメージ層の除去が実施されなかった場合には接触抵抗が高くなっている。これに対し、主面の面方位が（０３−３８）である基板であっても、研削後にダメージ層が除去されることにより、十分に低い接触抵抗が得られている。
【００５６】
以上の実験結果より、研削後にダメージ層の除去が実施された上で電極（裏面電極）が形成される本発明の半導体装置の製造方法によれば、基板と電極との接触抵抗を低減できることが確認された。
【００５７】
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００５８】
本発明の半導体装置の製造方法は、オン抵抗を低減することが求められる半導体装置の製造方法に、特に有利に適用され得る。
【符号の説明】
【００５９】
１ 半導体装置、１０ 複合ウエハ、１１ 第１中間ウエハ、１２ 第２中間ウエハ、２１ 支持層、２２ ＳｉＣ基板、２２Ａ 第１の主面、２２Ｂ 第２の主面、２２Ｃ ダメージ層、２３ 活性層、２４ 表面電極、２５ 裏面電極、７１ 粘着テープ、７２ リングフレーム、７３ 押圧部材。
【特許請求の範囲】
【請求項１】
少なくとも一方の主面を含む領域が単結晶炭化珪素からなる基板を準備する工程と、
前記一方の主面上に活性層を形成する工程と、
前記基板の前記一方の主面とは反対側の他方の主面を含む領域を研削する工程と、
前記他方の主面を含む領域を研削する工程において形成されたダメージ層を除去する工程と、
前記ダメージ層が除去されることにより露出した主面に接触するように裏面電極を形成する工程とを備え、
前記一方の主面は｛０００１｝面に対するオフ角が５０°以上６５°以下となっている、半導体装置の製造方法。
【請求項２】
前記ダメージ層を除去する工程では、ドライポリッシュにより前記ダメージ層が除去される、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ダメージ層を除去する工程では、ドライエッチングにより前記ダメージ層が除去される、請求項１に記載の半導体装置の製造方法。
【請求項４】
前記基板を準備する工程では、単結晶炭化珪素からなる複数のＳｉＣ基板が平面的に見て複数並べて配置された状態で、前記一方の主面としての前記複数のＳｉＣ基板の第１の主面とは反対側の第２の主面側が支持層により接続された複合ウエハが準備され、
前記他方の主面を含む領域を研削する工程では、前記支持層が除去される、請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記活性層上に表面電極を形成する工程と、
前記表面電極側を粘着テープに貼り付けることにより前記複数のＳｉＣ基板を平面的に見て複数並べて配置された状態で粘着テープにて支持する工程とをさらに備え、
他方の主面を含む領域を研削する工程では、前記複数のＳｉＣ基板を平面的に見て複数並べて配置された状態で粘着テープにて支持しつつ、前記支持層が除去され、
前記裏面電極が形成された側に粘着テープを貼り付けるとともに、前記表面電極が形成された側の粘着テープを除去することにより、前記複数のＳｉＣ基板を平面的に見て複数並べて配置された状態で粘着テープにて支持する工程と、
前記裏面電極が形成された側の粘着テープによって前記複数のＳｉＣ基板が平面的に見て複数並べて支持された状態で、前記ＳｉＣ基板を厚み方向に切断することにより、複数個の半導体装置を得る工程とをさらに備えた、請求項４に記載の半導体装置の製造方法。
【請求項６】
前記裏面電極を形成する工程は、
前記ダメージ層が除去されることにより露出した主面に接触するように金属層を形成する工程と、
前記金属層を加熱する工程とを含んでいる、請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記金属層を加熱する工程では、前記金属層が局所的に加熱される、請求項６に記載の半導体装置の製造方法。
【請求項８】
前記金属層を加熱する工程では、前記金属層にレーザーが照射されることにより、前記金属層が局所的に加熱される、請求項７に記載の半導体装置の製造方法。
【請求項１】
少なくとも一方の主面を含む領域が単結晶炭化珪素からなる基板を準備する工程と、
前記一方の主面上に活性層を形成する工程と、
前記基板の前記一方の主面とは反対側の他方の主面を含む領域を研削する工程と、
前記他方の主面を含む領域を研削する工程において形成されたダメージ層を除去する工程と、
前記ダメージ層が除去されることにより露出した主面に接触するように裏面電極を形成する工程とを備え、
前記一方の主面は｛０００１｝面に対するオフ角が５０°以上６５°以下となっている、半導体装置の製造方法。
【請求項２】
前記ダメージ層を除去する工程では、ドライポリッシュにより前記ダメージ層が除去される、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ダメージ層を除去する工程では、ドライエッチングにより前記ダメージ層が除去される、請求項１に記載の半導体装置の製造方法。
【請求項４】
前記基板を準備する工程では、単結晶炭化珪素からなる複数のＳｉＣ基板が平面的に見て複数並べて配置された状態で、前記一方の主面としての前記複数のＳｉＣ基板の第１の主面とは反対側の第２の主面側が支持層により接続された複合ウエハが準備され、
前記他方の主面を含む領域を研削する工程では、前記支持層が除去される、請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記活性層上に表面電極を形成する工程と、
前記表面電極側を粘着テープに貼り付けることにより前記複数のＳｉＣ基板を平面的に見て複数並べて配置された状態で粘着テープにて支持する工程とをさらに備え、
他方の主面を含む領域を研削する工程では、前記複数のＳｉＣ基板を平面的に見て複数並べて配置された状態で粘着テープにて支持しつつ、前記支持層が除去され、
前記裏面電極が形成された側に粘着テープを貼り付けるとともに、前記表面電極が形成された側の粘着テープを除去することにより、前記複数のＳｉＣ基板を平面的に見て複数並べて配置された状態で粘着テープにて支持する工程と、
前記裏面電極が形成された側の粘着テープによって前記複数のＳｉＣ基板が平面的に見て複数並べて支持された状態で、前記ＳｉＣ基板を厚み方向に切断することにより、複数個の半導体装置を得る工程とをさらに備えた、請求項４に記載の半導体装置の製造方法。
【請求項６】
前記裏面電極を形成する工程は、
前記ダメージ層が除去されることにより露出した主面に接触するように金属層を形成する工程と、
前記金属層を加熱する工程とを含んでいる、請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記金属層を加熱する工程では、前記金属層が局所的に加熱される、請求項６に記載の半導体装置の製造方法。
【請求項８】
前記金属層を加熱する工程では、前記金属層にレーザーが照射されることにより、前記金属層が局所的に加熱される、請求項７に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１３−２６２４７（Ｐ２０１３−２６２４７Ａ）
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願番号】特願２０１１−１５６２２６（Ｐ２０１１−１５６２２６）
【出願日】平成２３年７月１５日（２０１１．７．１５）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願日】平成２３年７月１５日（２０１１．７．１５）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
[ Back to top ]