【課題】 サージ電圧等に対するバイパス用の保護部を備え、耐圧性能および低いオン抵抗（低いオン電圧）を実現し、かつ、構造が簡単な、大電流用の、半導体装置およびその製造方法を提供する。
【解決手段】 支持基体上にオーミック接触するＧａＮ層を有するｎ^＋型ＧａＮ基板１と、第１領域Ｒ１上におけるｎ⁻型ＧａＮドリフト層２を有するＦＥＴと、第２領域Ｒ２においてｎ⁻型ＧａＮドリフト層２にショットキー接触するアノード電極を有するＳＢＤとを備え、ＦＥＴとＳＢＤとは並列配置されており、ｎ^＋型ＧａＮ基板１の裏面に、ＦＥＴのドレイン電極ＤおよびＳＢＤのカソード電極Ｃを備えることを特徴とする。 （もっと読む）

【課題】不純物を活性化又は拡散させる熱処理後の半導体基板の裏面への自然酸化膜の成長を抑制する。
【解決手段】第１導電型の低不純物濃度の半導体基板（例えば、ｎ⁻型半導体基板１）に裏面側から第１導電型の不純物をドープした後で、半導体基板の裏面に裏面電極８を形成する。その後、ドープされた不純物を熱処理により活性化又は拡散させる。熱処理後の段階では既に裏面電極８が形成されているので、熱処理後において、半導体基板の裏面への自然酸化膜の成長を抑制することができる。 （もっと読む）

少なくとも１つのＭＯＳ電界効果トランジスタとダイオードとを含んでいる半導体デバイスであって、前記ダイオードはトレンチジャンクションバリアショットキーダイオード（ＴＪＢＳ）であり、モノリシックに組み込まれている構造体としてＭＯＳ電界効果トランジスタとトレンチジャンクションバリアショットキーダイオード（ＴＪＢＳ）を備えた構造が実現される。前記ＭＯＳ電界効果トランジスタおよび前記トレンチジャンクションバリアショットキーダイオード（ＴＪＢＳ）のアバランシェ電圧は、前記ＭＯＳ電界効果トランジスタがアバランシェにおいて動作可能であるように選択されている。
（もっと読む）

【課題】過電圧に伴う破壊を抑制することができる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の一態様には、互いに並列に接続され、ゲート電極１０、ソース電極９及びドレイン電極１５を備えた複数の縦型トランジスタ３２と、前記複数の縦型トランジスタ３２を個別に取り囲むダイオード３１と、が設けられている。前記ソース電極９に前記ダイオード３１のアノード１１が接続され、前記ドレイン電極１５に前記ダイオードのカソード１が接続されている。 （もっと読む）

【課題】オン電圧を低減した半導体装置を提供する。
【解決手段】第１導電型の第１の半導体層と、前記第１の半導体層の上に設けられた第２導電型の第２の半導体層と、前記第１の半導体層の上に前記第２の半導体層と接して設けられた前記第１の半導体層よりも不純物濃度の高い第１導電型の第３の半導体層と、前記第２の半導体層に接続された第１の金属層と、前記第３の半導体層に接続され前記第１の金属層とは異なる金属からなる第２の金属層と、を有する第１の主電極と、を備えたことを特徴とする半導体装置が提供される。 （もっと読む）

【課題】半導体装置において耐電荷性を向上させること。
【解決手段】素子活性部１とｎ⁺ドレイン領域２との間に第１の並列ｐｎ層１２が設けられている。素子周縁部３に、第１の並列ｐｎ層１２よりも繰り返しピッチの狭い第２の並列ｐｎ層１５が設けられている。第２の並列ｐｎ層１５と第１の主面との間にｎ^-表面領域１８が設けられている。ｎ^-表面領域１８の第１の主面側に複数のｐ型ガードリング領域１９，２０，２１が互いに離れて設けられている。複数のｐ型ガードリング領域１９，２０，２１のうちの最も外側に位置するｐ型ガードリング領域１９に、フィールドプレート電極２３が電気的に接続する。素子周縁部３のｐ型最外周領域２６にチャネルストッパー電極２４が電気的に接続する。 （もっと読む）

【課題】応力ライナによるコンタクト形成の問題が起きない、相補型金属酸化膜半導体（ＣＭＯＳ）デバイスの製造方法を提供する。
【解決手段】シリコン基板層上の二酸化シリコン層１０２と、凹んだソース／ドレイン・トレンチを有する相補型金属酸化膜半導体（ＣＭＯＳ）デバイスを準備し、凹んだソース／ドレイン・トレンチ内に窒化物応力ライナ１０４を堆積し、その上に酸化物層１０６を堆積する。ＣＭＯＳデバイスをハンドリング・ウェハ上に置きシリコン基板層を除去し二酸化シリコン層１０２をエッチングしてソース／ドレイン領域１７０の一部に当接する開口部を形成しコンタクト１８０を形成する。 （もっと読む）

本発明は、ドリフト層（１６）を有する単極半導体部品の製造方法であって、少なくとも１つの広いバンドギャップ材料を含むドリフト層（１６）の材料のエピタキシャル析出を手段として、ドリフト層（１６）の成長方向（１９）に沿って連続的に低下する電荷キャリアドーピング（ｎ）の濃度を有するドリフト層（１６）を形成する工程を含む方法に関する。エピタキシャル析出により形成されるドリフト層（１６）に炭化ケイ素を使用することにより、下流工程におけるドープ材原子の拡散による電荷キャリアドーピング（ｎ）の連続的に低下する濃度のその後の変化を抑制する。製造方法は特に、単純なおよび／または費用効果的なやり方で、ドリフト層（１６）を含む単極半導体部品であって比較的低い順方向損失と比較的高い逆バイアス電圧との有利な比を有する単極半導体部品を実装するために使用されることができる。単極半導体部品は能動半導体部品または受動半導体部品であることができる。本発明はさらに、半導体装置（１０）に関する。
（もっと読む）

【課題】薄い半導体チップの両側の表面に多数の電極が形成された両面マルチ電極チップが好適に実装されてなる半導体装置を提供する。
【解決手段】半導体チップ２１の両側の表面Ｓ１，Ｓ２にそれぞれ複数の電極Ｄ１，Ｄ２が形成された両面マルチ電極チップ１１が実装されてなる半導体装置であって、両面マルチ電極チップ１１が、外部に露出しないように多層配線基板６０に埋め込まれ、両面マルチ電極チップ１１の複数の電極Ｄ１，Ｄ２が、前記多層配線基板の配線層Ｈ３，Ｈ１に接続されてなる半導体装置１００とする。 （もっと読む）

【課題】素子の劣化及び均一度の低下を防止する酸化物薄膜トランジスタ及びその製造方法を提供する。
【解決手段】酸化物薄膜トランジスタの製造方法は、基板１１０上にゲート電極１２１を形成する段階と、基板１１０上にゲート絶縁膜１１５を形成する段階と、ゲート絶縁膜１１５上にチャネル領域の側面にテーパを有する１次アクティブ層１２４ａを形成し、１次アクティブ層１２４ａ上にソース／ドレイン電極を形成する段階と、ソース／ドレイン電極１２２、１２３の上部に、非晶質酸化亜鉛系半導体からなる２次アクティブ層１２４ｂを、１次アクティブ層１２４ａのテーパと接触するように形成する段階とを含み、１次アクティブ層１２４ａは、ソース／ドレイン電極１２２、１２３のウェットエッチング中に低い選択比でエッチングされることにより、側面にテーパが形成される。 （もっと読む）

【課題】凹凸の大きいステップバンチングに対しても平坦化可能で、かつ平坦化にあたりＣＭＰ研磨などの研磨工程を必要としない炭化珪素半導体装置の製造方法を提供することを目的とする。
【解決手段】炭化珪素基板の表面上に、活性領域となり表面にステップバンチングが生じやすいＣ／Ｓｉ比を有する第１の炭化珪素層を形成する第１工程と、前記第１の炭化珪素層の表面上に、表面が平坦となるＣ／Ｓｉ比を有する第２の炭化珪素層を形成する第２工程と、前記第２の炭化珪素層をエッチング除去する第３工程とを備えている。 （もっと読む）

【課題】高温環境下での絶縁膜の腐食を抑制して、絶縁不良を回避した半導体装置及びその製造方法を提供することことを課題とする。
【解決手段】半導体基板１１上にエピタキシャル成長により第１絶縁膜１２が積層形成され、この第１絶縁膜１２上には、耐熱性の電極１３が選択的に形成され、この電極１３の上部には、シリカガラスを主成分とする層間絶縁膜１４が形成され、この層間絶縁膜１４の表面には絶縁バリア膜１５が形成され、この絶縁バリア膜１５の上には、Ａｌの配線１６が形成され、絶縁バリア膜１５は、絶縁性の窒化物、炭化物、窒化炭化物の単層膜、多層膜、または混合膜で構成されている。 （もっと読む）

【課題】本発明は、エミッタ電極などの電極とリードフレームの接続に伴う接続抵抗を低減した信頼性の高い半導体デバイスとその製造方法を提供することを目的とする。
【解決手段】半導体層の表面に形成された電極と、該電極上に形成され、リードフレームとはんだ付け可能な付加電極と、該付加電極とともに該電極を覆い、かつ、該半導体層を覆うように該付加電極の表面に開口部を設けて形成されたパッシベーション膜とを備えたことを特徴とする。 （もっと読む）

【課題】 炭化珪素の半導体装置において、電極材料と、内部配線の材料とが異なるとき、これら異種金属の接触界面における不具合のおそれを無くして、長期間使用後にも高い信頼性を得ることができる、半導体装置等を提供する。
【解決手段】 炭化珪素１４，１８に接触する接触電極１６と、該接触電極と導通する配線１９とを備え、接触電極１６が、チタン、アルミニウム、および珪素を含有する合金で形成され、配線１９は、アルミニウムまたはアルミニウム合金で形成され、該配線は接触電極と接触することで該接触電極と導通をとることを特徴とする。 （もっと読む）

【課題】パワーＭＯＳＦＥＴにおいては、アルミニウム系ソース電極下のアルミニウム拡散バリア・メタル膜として、チタンおよび窒化チタンからなるチタン系バリア・メタル膜が広く使用されている。しかし、本願発明者らが検討したところによると、チタン系バリア・メタル膜を使用すると、ウエハの反りが増大して、ウエハ・ハンドリングが困難となり、ウエハ割れやウエハ欠け等の問題が不可避となることが明らかとなった。この傾向は、最小寸法が０．３５マクロ・メートル以下の製品において特に顕著である。
【解決手段】本願発明は、アルミニウム系メタル層と下層のシリコン系半導体層の間のバリア・メタル層として、タングステン系バリア・メタル膜（ＴｉＷ等のタングステンを主要な成分とする合金膜）をスパッタリング成膜によって形成する際、スパッタリング成膜チャンバの気圧を１．２パスカル以下とするものである。 （もっと読む）

【課題】保護素子としてＳＢＤを搭載したＭＯＳＦＥＴにおいては、ＳＢＤの特性を確保するためアルミニウム・ソース電極下のアルミニウム拡散バリア・メタル膜として、ＴｉＷ（タングステンを主要な成分とする合金）膜が使用される。しかし、本願発明者らが検討したところによると、タングステン系バリア・メタル膜はＴｉＮ等のチタン系バリア・メタル膜と比べて、バリア性が低い柱状粒塊を呈するため、比較的容易にシリコン基板中にアルミニウム・スパイクが発生することが明らかとなった。
【解決手段】本願発明は、アルミニウム系メタル層と下層のシリコン系半導体層の間のバリア・メタル層として、タングステン系バリア・メタル膜をスパッタリング成膜によって形成する際、その下層をウエハ側にバイアスを印加したイオン化スパッタにより成膜し、上層をウエハ側にバイアスを印加しないスパッタにより成膜するものである。 （もっと読む）

【課題】製造コストを上げることなく、かつ、貫通穴が原因となって生じる歩留を向上させ、薄膜デバイスに適用可能な半導体装置を提供する。
【解決手段】半導体装置１００は、表面から裏面までを貫通する貫通穴を有するアンドープＧａＮ層１０２と、アンドープＧａＮ層１０２の表面上および貫通穴内に形成された、導電性を有するアルミニウム層１０３とを備え、アルミニウム層１０３における貫通穴内に形成された領域のうち、裏面側に露出している絶縁領域１０６は、化学変化により絶縁化されている。 （もっと読む）

【課題】従来のトレンチゲートパワー半導体装置よりも信頼性が高く、かつ、ＥＳＤ耐量も高いトレンチゲートパワー半導体装置を提供する。
【解決手段】平面的にみて所定の第１ピッチａでストライプ状に配列された複数本の溝１２０，１２２を備えるトレンチゲートパワー半導体装置１００であって、複数本の溝１２０，１２２のうち最も外側の溝１２２においては、当該溝１２２が延在する第１方向（ｙ方向）に垂直な第２方向（ｘ方向）に沿ってかつ当該溝１２２の外側に向かって突出する複数本の補助溝１２４が、第１ピッチａの０．５倍以上、１．５倍以下の値に設定された所定の第２ピッチｂで第１方向（ｙ方向）に沿って形成されているトレンチゲートパワー半導体装置。 （もっと読む）

【課題】本発明は、ゲート電極とソース電極間の絶縁性を向上させ、ゲート電極とソース電極間のリーク電流を低減させることにより、確実に動作する薄膜トランジスタおよび画像表示装置を提供する。
【解決手段】基板と、前記基板上に形成されたゲート電極と、ゲート絶縁膜と、前記ゲート絶縁膜上に形成された半導体層と、前記半導体層および前記ゲート絶縁膜上に形成され、前記半導体層の直上に離間して形成された第１の開口部および第２の開口部を有する保護膜と、前記保護膜上に形成され、前記保護膜の第１の開口部で前記半導体層と電気的に接続されたソース電極と、前記保護膜上に形成され、前記保護膜の第２の開口部で前記半導体層と電気的に接続されたドレイン電極を備える薄膜トランジスタにすることにより、ゲート電極とソース電極との間の絶縁膜の膜厚が実質的に増すこととなり、絶縁性を向上させることができる。 （もっと読む）

【課題】逆阻止能力を有し、低オン抵抗で高速スイッチング特性を有する素子を提供すること。
【解決手段】シリコン基板１０１と、シリコン基板１０１上に形成されたバッファ層１０２，１０３と、バッファ層１０２、１０３上に形成された窒化ガリウム半導体層１０４と、シリコン基板１０１の裏面からシリコン基板１０１ならびにバッファ層１０２、１０３を貫通して窒化ガリウム半導体層１０４に達する深さで形成されたトレンチ溝１１２と、このトレンチ溝１１２の中に形成された金属膜１１３と、を備え、金属膜１１３と窒化ガリウム半導体層１０４とがショットキー接合を形成する逆耐圧を有する窒化ガリウム半導体装置とする。 （もっと読む）