半導体装置及びその製造方法
【課題】高温環境下での絶縁膜の腐食を抑制して、絶縁不良を回避した半導体装置及びその製造方法を提供することことを課題とする。
【解決手段】半導体基板１１上にエピタキシャル成長により第１絶縁膜１２が積層形成され、この第１絶縁膜１２上には、耐熱性の電極１３が選択的に形成され、この電極１３の上部には、シリカガラスを主成分とする層間絶縁膜１４が形成され、この層間絶縁膜１４の表面には絶縁バリア膜１５が形成され、この絶縁バリア膜１５の上には、Ａｌの配線１６が形成され、絶縁バリア膜１５は、絶縁性の窒化物、炭化物、窒化炭化物の単層膜、多層膜、または混合膜で構成されている。
【解決手段】半導体基板１１上にエピタキシャル成長により第１絶縁膜１２が積層形成され、この第１絶縁膜１２上には、耐熱性の電極１３が選択的に形成され、この電極１３の上部には、シリカガラスを主成分とする層間絶縁膜１４が形成され、この層間絶縁膜１４の表面には絶縁バリア膜１５が形成され、この絶縁バリア膜１５の上には、Ａｌの配線１６が形成され、絶縁バリア膜１５は、絶縁性の窒化物、炭化物、窒化炭化物の単層膜、多層膜、または混合膜で構成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高温下での使用に適した半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）半導体は、シリコンや砒化ガリウム等の他の半導体に比べて禁制帯幅が広いので、ｐｎ接合のオン抵抗ならびに逆方向耐圧の一方の特性を著しく高めたり、あるいは双方の特性を従来に比べてある程度高めたデバイスに有用である。
【０００３】
従来、この種の技術としては、例えば以下に示す文献に記載されたものが知られている（特許文献１参照）。この文献には、炭化珪素半導体を用いたパワーデバイスの縦型ＭＯＳＦＥＴの技術が記載されている。この半導体装置は、炭化珪素半導体基板の表面にエピタキシャル成長によりドリフト層が積層形成され、このドラフト層内の表層部にベース領域が形成され、このベース領域内に一対のソース領域が形成されている。各ソース領域上には、ゲート絶縁膜を介してポリシリコンからなる耐熱性のゲート電極が形成され、ゲート電極上には無添加またはリンやボロンを添加した石英ガラス（シリカガラス）からなる層間絶縁膜を介してＡｌ（アルミニウム）の配線電極が形成されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４０７８３９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このような従来の炭化珪素半導体装置を、２００℃程度以上の高温環境下におくと、短期間にゲート電極がゲート電極上部に形成された配線電極と短絡してしまうといった不具合が発生するおそれがあった。このような不具合を詳しく解析してみると、Ａｌの配線電極が下層のシリカガラスの層間絶縁膜を激しく腐食しながら侵入し、この層間絶縁膜を貫通し、ゲート電極に到達したことが原因であることが判明した。すなわち、高温時の絶縁不良は、Ａｌの配線電極がシリカガラスの層間絶縁膜を腐食し尽くすということが原因であった。
【０００６】
このような腐食現象は、上述した炭化珪素半導体装置に限ったことではなく、シリカガラスの層間絶縁膜を介在してＡｌの配線電極とその下部の電極あるいは半導体基板に形成された導電領域とが対向する３層構造を有するすべての半導体装置でも発生しうる普遍的な問題であることが言える。
【０００７】
そこで、本発明は、上記に鑑みてなされたものであり、その目的とするところは、高温環境下での絶縁膜の腐食を抑制して、絶縁不良を回避した半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の課題を解決する手段は、絶縁性の窒化物、炭化物、窒化炭化物の単層膜または多層膜で構成されたバリア膜を介して絶縁膜と金属配線とが配置形成されていることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、絶縁性の窒化物、炭化物、窒化炭化物の単層膜または多層膜で構成されたバリア膜によって絶縁膜と金属配線とが分離されているので、金属配線による絶縁膜の腐食を抑制することが可能となり、絶縁不良を回避することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施例１に係る半導体装置の要部構成を示す断面図である。
【図２】本発明の実施例１に係る半導体装置ならびに従来の半導体装置の高温下での不良特性を示す図である。
【図３】本発明の実施例２に係る半導体装置の要部構成を示す断面図である。
【図４】本発明の実施例３に係る半導体装置の要部構成を示す断面図である。
【図５】本発明の実施例３に係る半導体装置の製造方法を示す工程断面図である。
【図６】本発明の実施例４に係る半導体装置の要部構成を示す断面図である。
【図７】本発明の実施例５に係る半導体装置の構成を示す断面図である。
【図８−Ａ】本発明の実施例５に係る半導体装置の製造方法を示す工程断面図である。
【図８−Ｂ】本発明の実施例５に係る半導体装置の製造方法を示す工程断面図である。
【発明を実施するための形態】
【００１１】
以下、図面を用いて本発明を実施するための実施例を説明する。なお、以下の実施例の説明で参照する図面は、模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際の装置のものとは異なる。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。さらに、以下提示する各図において、同符号のものは同一機能を有するものであり、一度説明した後は冗長を避けるために、原則として説明を省略するか簡略化する。
【００１２】
本発明の技術思想は、概ね２００℃程度以上の高温においてＡｌの配線が接するシリカガラスの層間絶縁膜を腐食して配線の近傍に形成された他の配線や電極、導電層と短絡するという課題を解決するものであるから、本発明の技術思想の根幹と関係の薄い部位が多数含まれている実際の半導体装置（デバイス）を用いて本発明を説明すると冗長になり、かえって本発明の要旨が判りにくくなるおそれがあるので、それを回避するために、以下に説明する実施例１〜４においては、本発明の半導体装置を単純化した構造で説明し、本発明の実際のデバイスへの適用は、実施例５で説明することにする。
【実施例１】
【００１３】
図１は本発明の実施例１に係る半導体装置の要部構成を示す断面図である。図１に示す実施例１の半導体装置は、シリコンや炭化珪素等の半導体基板１１上にエピタキシャル成長により第１絶縁膜１２が積層形成されている。この第１絶縁膜１２は、実際のデバイスにあってはゲート絶縁膜やフィールド絶縁膜に相当する。第１絶縁膜１２上には、耐熱性の電極１３が選択的に形成されている。この電極１３は、既述した従来技術との連関でＭＯＳデバイス等のゲート電極が含まれるが、本発明はこれに限定するものではない。すなわち、電極１３には後述するシリカガラスと反応しない導電材料が選択される。例えば、不純物が添加されたポリＳｉ（シリコン）、あるいはポリＳｉの一部または全部を珪化させたポリサイド、もしくはＭｏやＷ等の高融点金属などである。
【００１４】
電極１３の上方には、後述する層間絶縁膜１４ならびに絶縁バリア膜１５を介して電極１３とは接続されていないＡｌ（アルミニウム）の配線１６が形成されている。配線１６は純粋なＡｌでもよいし、ＳｉやＣｕを添加したＡｌでもよい。なお、配線１６の下部には、この配線１６と他の領域とが接合するコンタクト領域（接合面）でのＡｌのスパイク現象を抑止するためのＴｉやＴｉＮ、ＴａＮなどのバリアメタルを備えていてもよい。以下、これらバリアメタルも含めたものをＡｌの配線と称する。
【００１５】
配線１６と電極１３との間にはシリカガラスを主成分とする層間絶縁膜１４が挟持されている。この層間絶縁膜１４は、純粋（無添加）なシリカガラス（ＵＳＧ）膜のほか、無添加のシリカガラスにリンＰを添加したＰＳＧ膜、ホウ素Ｂを添加したＢＳＧ膜、フッ素Ｆを添加したＦＳＧ膜、Ｃを添加したＣＳＧ膜、及びこれらの混合膜や積層膜などで形成される。なお、層間絶縁膜１４は、電極１３と配線１６とを電気的にのみならず静電結合的にも絶縁する機能が要求される場合には、一般に数百ｎｍ以上の厚みで、熱酸化（ＳｉＯ２ ）膜などと比べると遥かに疎な膜（誘電率を下げるため）で形成される。
【００１６】
絶縁バリア膜１５は、本発明の特徴的な構成要素であり、層間絶縁膜１４の上部に形成されている。絶縁バリア膜１５は、２０ｎｍ程度より厚く層間絶縁膜１４より薄い絶縁体で形成され、少なくとも以下に示す機能を有するように構成材料が選択される。
【００１７】
（機能１）配線１６を構成するＡｌの内方（層間絶縁膜１４側への）拡散を阻止する。
【００１８】
（機能２）電極１３を構成するＳｉの外向（配線１６側への）拡散を阻止する。
【００１９】
（機能３）絶縁バリア膜１５が接する配線１６を構成するＡｌ、ならびに層間絶縁膜１４を構成するシリガガラスとの化学反応を同時に阻止する。
【００２０】
（機能４）配線１６を構成するＡｌならびに層間絶縁膜１４を構成するシリカガラスとの双方に対して強固（少なくとも装置としての信頼性を確保できる程度に十分）な接合力を備えている。
【００２１】
なお、配線１６の下部に上述したようにバリアメタルが形成されている場合には、絶縁バリア膜１５はバリアメタルを構成する元素の内方拡散を阻止する機能、ならびにバリアメタルと層間絶縁膜１４との間の化学反応を阻止する機能をも併せ備えているものとする。
【００２２】
このような絶縁バリア膜１５に適した材料としては、例えば絶縁性の窒化物、炭化物、窒化炭化物の単層膜または多層膜、混合膜を挙げることができる。これに該当する材料としては、例えばＳｉＣ膜、ＳｉＮ膜、ＧｅＣ膜、ＧｅＮ膜、ＡｌＮ膜などである。なお、絶縁バリア膜１５を構成する成分に酸素が含有していると腐食が急激に起きやすくなるので、酸素が含まれないようにすることが必要である。
【００２３】
次に、図１に示す構造を得る製造方法について説明する。
【００２４】
先ず、周知の洗浄液で十分洗浄した半導体基板１１の表面に所定の方法、例えば熱酸化により第１絶縁膜１２を成長させる。続いて、第１絶縁膜１２上に耐熱性の電極膜を全面に成膜した後、この電極膜を周知のフォトリソグラフィとエッチングによりパターニングして、耐熱性の電極１３を形成する。例えば、低抵抗ポリＳｉが電極膜である場合には、ポリＳｉの成長は減圧ＣＶＤ法、ドーピングはＰＯＣｌ３ を原料とした固体熱拡散、エッチング（パターニング）は反応性イオンエッチング法を用いる。
【００２５】
その後、半導体基板１１の全面にシリカガラスを主成分とする層間絶縁膜１４を常圧ＣＶＤ（化学的気相成長）法やプラズマＣＶＤ法などで成膜する。
【００２６】
次に、層間絶縁膜１４の上面に無定形でかつ緻密でかつ応力の小さい絶縁バリア膜１５を成長させる。この成長法としては、例えば６００℃程度以下の温度で成長可能なプラズマＣＶＤ法、またはＭＯ（有機金属）ＣＶＤ法、ＡＬＤ（原子層成膜）法、光励起ＣＶＤ法が望ましい。
【００２７】
一方、６００℃程度以上で成長した絶縁バリア膜１５は応力の強い膜となり、これが原因となって層間絶縁膜１４に亀裂を生じさせたり、Ａｌの配線１６や層間絶縁膜１４と剥離させたりするおそれがあるので、本発明の目的に適っているとは言い難い。そこで、いくつかの絶縁バリア膜材の成長方法を具体的に述べると、ＳｉＮの場合にはシランと窒素またはアンモニアを原料ガスとしたプラズマＣＶＤ法、ＳｉＣの場合にはトリメチルシランまたはテトラメチルシランとＨｅを原料ガスとしたプラズマＣＶＤ法で形成することができる。
【００２８】
最後に、Ａｌの配線膜を基板全面にスパッタ蒸着した後、周知のフォトリソグラフィと反応性イオンエッチングでパターニングしてＡｌの配線１６を形成し、図１に示す構成の半導体装置が完成する。
【００２９】
次に、上記構成の半導体装置における作用、効果について説明する。
【００３０】
先ず、配線１６と層間絶縁膜１４との間に、Ａｌとシリカガラスとの化学反応を阻止する機能（上記機能３）を備えた絶縁バリア膜１５を設けることで、Ａｌの配線１６と層間絶縁膜１４とが高温において激しく反応する事態を回避することができる。したがって、配線１６と層間絶縁膜１４との反応は、配線１６から絶縁バリア膜１５を内向拡散したＡｌの原子と層間絶縁膜１４との反応、もしくは層間絶縁膜１４から外向拡散したＳｉの原子と配線１６との反応に限られることになる。
【００３１】
一方、上述したように絶縁バリア膜１５は、Ａｌの内方拡散を阻止する機能（上記機能１）とＳｉの外向拡散の阻止する機能（上記機能２）も兼備していることから、これらの拡散反応も反応速度的に極めて抑制することが可能となる。この結果、配線１６が層間絶縁膜１４を短期間に腐食し尽くすことは抑制され、配線１６と電極１３との短絡を防止することができる。さらに、絶縁バリア膜１５は、配線１６とも層間絶縁膜１４とも強い接合性を有するので、絶縁バリア膜１５を配線１６と層間絶縁膜１４との間に介在させることにより、新たに剥離不良が生じるおそれも回避することができる。また、絶縁バリア膜１５は、成膜法の適正化により低応力の膜として生成することが可能なので、下部の層間絶縁膜１４に亀裂等の損傷を招くおそれも回避することができる。
【００３２】
以下、実験結果に基づいて、上記構成の半導体装置の具体的な特性効果について説明する。
【００３３】
先ず、上記図１に示す構成の半導体装置を実際に製造し、５００℃程度の不活性雰囲気に保存し、配線１６と電極１３との短絡の発生を観察した。製造した装置の仕様は以下の通りである。
【００３４】
電極１３：ｎ＋ 型ポリＳｉ電極
層間絶縁膜１４：ＰＳＧとＵＳＧの積層膜
絶縁バリア膜１５：プラズマＳｉＮ膜またはプラズマＳｉＣ膜（厚さ１５０ｎｍ）
配線１６：スパッタＡｌ膜（Ｓｉ１％添加、バリアメタルあり）
なお、層間絶縁膜１４と絶縁バリア膜１５の全厚は１μｍである。また、比較のために、絶縁バリア膜１５もバリアメタルもない従来の半導体装置、ならびに絶縁バリア膜はなくバリアメタルだけある従来の半導体装置も作製した。
【００３５】
図２は上記信頼性試験の結果を示すものであり、５００℃程度での保管時間（横軸）と短絡の累積不良率（縦軸）との関係を示している。横軸の時間軸は対数で表されている。図２から明らかなように、この信頼性試験で採用した、プラズマＳｉＮ膜（図２では「ｐ−ＳｉＮ」と表記）の絶縁バリア膜１５、ならびにもプラズマＳｉＣ膜（図２では「ｐ−ＳｉＣ」と表記）の絶縁バリア膜１５は、従来技術（図２では「なし」と表記）に比べて３桁半以上、１０００時間を越える長寿命を達成しているのがわかる。
【００３６】
また、図２においては、配線１６にバリアメタルを設けた場合（図２では「ＢＭ」と表記）には、設けない場合に比べて一定の効果があることを示している。しかし、その効果は寿命を数十時間に引き上げる程度の改善にとどまり、絶縁バリア膜１５を設けた場合に比べて格段に劣ることがわかる。
【００３７】
さらに、ＳｉＣ膜は、累積故障率５０％程度において約４２００時間程度であるのに対して、ＳｉＮ膜では同故障率の保管時間はＳｉＣ膜の半分（１／２）程度となり、絶縁バリア膜１５は、ＳｉＮ膜よりもＳｉＣ膜が相対的に優れていることがわかる。
【実施例２】
【００３８】
図３は本発明の実施例２に係る半導体装置の要部構成を示す断面図である。図３に示す実施例２の半導体装置は、シリコンや炭化珪素等の半導体基板１１内の表層部に、ｐ型またはｎ型の導電領域３１が選択的に形成されている。導電領域３１が形成された半導体基板１１上には、先の実施例１と同様の層間絶縁膜１４が形成され、層間絶縁膜１４の上部には先の実施例１と同様の絶縁バリア膜１５を介して先の実施例１と同様のＡｌの配線１６が積層形成されている。
【００３９】
このような構成の製造方法としては、先ず半導体基板１１にｐ型またはｎ型の不純物を選択的にイオン注入し、注入したイオンを活性化することで導電領域３１を形成する。その後は、先の実施例１と同様の工程を適用することで、図３に示す構成の半導体装置を得ることができる。
【００４０】
このような構成では、先の実施例１と同様に配線１６と層間絶縁膜１４との間に先の実施例１と同様な機能を有する絶縁バリア膜１５が設けられているので、Ａｌの配線１６がシリカガラスの層間絶縁膜１４を短期間に腐食し尽くすことは抑制され、配線１６と下層の導電領域３１との短絡を回避することが可能となる。
【実施例３】
【００４１】
図４は本発明の実施例３に係る半導体装置の要部構成を示す図である。この実施例３は、パワートランジスタ等で多用されている構成であり、先の実施例１と実施例２との構成を共に含む構成において、先の実施例１と同様の電極１３と配線１６との短絡を回避することに加えて、コンタクトホール４１を介して先の実施例２と同様の導電領域３１とＡｌの配線１６とを電気的に接続した構成を備えている。
【００４２】
このような構成において、本発明の特徴的な技術思想である、絶縁バリア膜１５により配線１６と層間絶縁膜１４との接触を遮断するために、コンタクトホール４１の側壁に面した層間絶縁膜１４の側面にも絶縁バリア膜１５を配設するようにしている。これにより、Ａｌの配線１６の層間絶縁膜１４の側面側からの腐食も抑制することができる。
【００４３】
そこで、コンタクトホール４１の側壁に絶縁バリア膜１５を形成する方法であるが、コンタクトホール４１の面積が十分大きい場合には、層間絶縁膜１４にコンタクトホール４１を開口形成した後、絶縁バリア膜１５を全面に成膜し、周知のフォトリソグラフィーとエッチングによりコンタクトホール４１の底部の絶縁バリア膜１５を除去することで、所望の被覆構造を得ることは可能である。しかしながら、通常の半導体装置ではコンタクトホールの開口面積は一般に微細であって、上記プロセスでコンタクトホールの側壁に絶縁バリア膜を被覆形成することは困難である。
【００４４】
そこで、本実施例３では、以下の図５（ａ）〜同図（ｄ）に示す工程断面図を参照して説明する製造方法を採用することで、開口面積が微細なコンタクトホールの側壁に絶縁バリア膜を容易に被覆形成することが可能となる。
【００４５】
先ず、先の実施例２で説明したと同様にして半導体基板１１内の表層部に導電領域３１を選択的に形成した後、先の実施例１で説明したと同様にして第１絶縁膜１２、耐熱性の電極１３、シリカガラスを主成分とする層間絶縁膜１４を順に形成する（図５（ａ））。
【００４６】
続いて、装置の表面全面に１次絶縁バリア膜１５ａを形成した後、１次絶縁バリア膜１５ａ上に一過性のシリカガラス膜５１を積層形成する。１次絶縁バリア膜１５ａの仕様及び成膜法は、先の実施例１で説明した絶縁バリア膜１５と同様である。なお、一過性のシリカガラス膜５１は省略してもかまわない（図５（ｂ））。
【００４７】
次に、周知のフォトリソグラフィーと反応性イオンエッチング（ＲＩＥ）または電磁誘導結合プラズマエッチング（ＩＣＰ））を用いて、導電領域３１の上部の１次絶縁バリア膜１５ａ、一過性のシリカガラス膜５１、ならびに層間絶縁膜１４を選択的に除去してコンタクトホール４１を開口形成する。その後、装置の全面に２次絶縁バリア膜１５ｂを成膜することで、コンタクトホール４１の側壁ならびに底部に２次絶縁バリア膜１５ｂを形成する。この２次絶縁バリア膜１５ｂの仕様及び成膜法も先の実施例１で説明した絶縁バリア膜１５と同様であるが、１次絶縁バリア膜１５ａと２次絶縁バリア膜１５ｂとは必ずしも同一の材料である必要はない（図５（ｃ））。
【００４８】
続いて、ＲＩＥまたはＩＣＰ等の異方性エッチングにより２次絶縁バリア膜１５ｂのエッチバックを行い、シリカガラス膜５１が露出したところでエッチングを終了し、その後半導体基板１１を緩衝フッ酸溶液に浸漬してシリカガラス膜５１を除去する。このエッチバックの実行により、層間絶縁膜１４の上面には１次絶縁バリア膜１５ａが残存し、コンタクトホール４１の側壁には２次絶縁バリア膜１５ｂが残され、両絶縁バリア膜が一体となって構成される絶縁バリア膜１５が形成される（図５（ｄ））。
【００４９】
上記工程において、エッチバック処理が一過性のシリカガラス膜５１に到達してシリカガラス膜５１が露出すると、エッチング排ガスに酸素が含まれるようになるので、エッチング排ガスの酸素をモニターすることによって、エッチバックの終点を検出することができる。
【００５０】
そして最後に、Ａｌを全面にスパッタ蒸着した後、周知のフォトリソグラフィーとＲＩＥでＡｌをパターニングして配線１６を選択的に形成し、図４に示す半導体装置が完成する。
【００５１】
このように、上記実施例３では、コンタクトホール４１の側壁で層間絶縁膜１４とＡｌの配線とが対向するような構造を有する装置であっても、開口面積が比較的に小さいコンタクトホール４１の側壁に絶縁バリア膜１５を形成することが可能となり、先の実施例１，２と同様の効果を得ることが可能となる。
【実施例４】
【００５２】
図６は本発明の実施例４に係る半導体装置の構成を示す断面図である。この実施例４の特徴とするところは、Ａｌの多層配線を備えた装置に先の実施例１，２で説明した本発明の技術思想を適用したことにある。
【００５３】
図６において、図１に示す構成と同様に、半導体基板１１上に、第１絶縁膜１２、耐熱性の電極１３、第１層間絶縁膜（図１の層間絶縁膜１４に相当）６１、第１絶縁バリア膜（図１の絶縁バリア膜１５に相当）６２、Ａｌの第１配線（図１の配線１６に相当）６３が実施例１と同様の方法で形成されている。
【００５４】
さらに、この実施例４では、第１絶縁バリア膜６２ならびにＡｌの第１配線６３上に第２絶縁バリア膜６４が積層形成され、第２絶縁バリア膜６４上に第２層間絶縁膜６５が積層形成され、第２層間絶縁膜６５上に第３絶縁バリア膜６６が積層形成され、第３絶縁バリア膜６６上にＡｌの第２配線６７が選択的に積層形成され、Ａｌの２層配線構造を備えている。
【００５５】
すなわち、第１層間絶縁膜６１と第１配線６３との間には第１絶縁バリア膜６２が介在し、第１配線６３と第２層間絶縁膜６５との間には第２絶縁バリア膜６４が介在し、第２層間絶縁膜６５と第２配線６７との間には第３絶縁バリア膜６６が介在している。
【００５６】
第１層間絶縁膜６１ならびに第２層間絶縁膜６５は、先の実施例１の層間絶縁膜１４と同様に構成されて同様の機能を有し、第１絶縁バリア膜６２、第２絶縁バリア膜６４ならびに第３絶縁バリア膜６６は、先の実施例１の絶縁バリア膜１５と同様に構成されて同様の機能を有している。
【００５７】
次に、図６に示す装置を製造する方法を説明する。
【００５８】
先ず、実施例１で説明したと同様の方法により図１に示す構成と同様の構成を形成する。これにより、第１絶縁バリア膜６２上にＡｌの第１配線６３が形成されるまでの工程が終了する。
【００５９】
引き続いて、装置全面に第２絶縁バリア膜６４、第２層間絶縁膜６５、第３絶縁バリア膜６６を順に成膜する。第２層間絶縁膜６５の形成方法や仕様は第１層間絶縁膜６１と同様である。
【００６０】
最後に、装置全面にＡｌをスパッタ蒸着した後、標準フォトリソグラフィと反応性イオンエッチングでパターニングして、Ａｌの第２配線６７を選択的に形成し、図６に示す構成の装置が完成する。
【００６１】
第２絶縁バリア膜６４ならびに第３絶縁バリア膜６６の成長法としては、少なくとも５００℃程度以下、好ましくは４００℃程度以下の温度で成長可能な、プラズマＣＶＤ法、ＭＯ（有機金属）ＣＶＤ法、ＡＬＤ（原子層成膜）法、もしくは光励起ＣＶＤ法がよい。また、５６０℃程度付近がＡｌ（１％のＳｉを含有）の共融点温度であるため、５００℃程度以上のプロセス温度では、Ａｌの第１配線６３が融解したり、軟化したり、劣化したりするおそれがある。そこで、いくつかの絶縁バリア膜材の成長方法を具体的に述べると、ＳｉＮ膜についてはシランと窒素またはアンモニアを原料ガスとしたプラズマＣＶＤ法により形成可能であり、ＳｉＣ膜ではトリメチルシランまたはテトラメチルシランとＨｅを原料ガスとしたプラズマＣＶＤ法で形成することができる。これらの堆積法は４００℃程度以下の成長温度で成膜が可能である。
【００６２】
このように、Ａｌの配線ならびに層間絶縁膜が多層化され、多層化されたそれぞれの配線が層間絶縁膜で絶縁分離された構造を有する半導体装置においても、層間絶縁膜とＡｌの配線との間に本発明で採用した絶縁バリア膜を介在させることで、Ａｌが層間絶縁膜を腐食し、腐食した層間絶縁膜を介して対向するＡｌの配線間が短絡するといった不良を抑制することが可能となり、先の実施例１，２と同様の効果を得ることが可能となる。
【実施例５】
【００６３】
図７は本発明の実施例５に係る半導体装置の構成を示す断面図である。この実施例５は、Ａｌの配線とシリカガラスを主成分とする層間絶縁膜との構成要素に着目して上記実施例１〜４で説明した本発明の技術思想を炭化珪素の半導体基板に形成されたパワー半導体装置（縦型ＭＯＳＦＥＴ（金属−酸化物−半導体構造電界効果トランジスタ））に適用した実施例である。
【００６４】
図７にはＭＯＳＦＥＴのユニットセル７００の要部構成を示している。ユニットセルとは、素子領域の最小単位を表し、パワー素子では素子領域のユニットセルを縦横に多数並列配置して大電流化を図っている。なお、以下の説明では、符号７００は素子領域とユニットセルの両方の意味で用いることにする。
【００６５】
炭化珪素半導体基板（ＳｉＣ基板）７０１は、不純物窒素を１×１０１９／ｃｍ３ 程度添加したｎ＋ 型（０００１）Ｓｉ面単結晶４Ｈ−ＳｉＣ基板である。ＳｉＣ基板７０１は、４Ｈのほか、６Ｈ、３Ｃ、１５Ｒなど全ての晶系（Ｈは六方晶、Ｃは立方晶、Ｒは菱面体晶）のＳｉＣ基板を用いることができる。ＳｉＣ基板７０１の一方の主面（図面では上面側）上には、厚み１０μｍ程度、不純物窒素を１×１０１６／ｃｍ３ 程度添加したｎ− 型のエピタキシャル層７０２がホモエピタキシャル成長により形成されている。
【００６６】
エピタキシャル層７０２の表層には、ｐ型の不純物をエピタキシャル層７０２の不純物濃度よりも高く添加したｐ型のベース領域７０３ａ，７０３ｂが所定の距離だけ離間して選択的に形成されている。
【００６７】
各ベース領域７０３ａ、７０３ｂの表層には、ベース領域７０３ａ、７０３ｂよりも浅くかつ高濃度の不純物を添加したｎ＋ 型のソース領域（高濃度不純物領域）７０４ａ、７０４ｂが形成されている。ベース領域７０３ａ，７０３ｂの一部であって、かつソース領域７０４ａ，７０４ｂの外部表層には、ベース領域７０３ａ，７０３ｂよりもｐ型の不純物を高濃度に添加したｐ＋ 型のベース領域７０５ａ，７０５ｂが形成されている。なお、ｎ− 型のエピタキシャル層７０２、ｐ型のベース領域７０３ａ，７０３ｂ、ｎ＋ 型のソース領域７０４ａ，７０４ｂの不純物濃度はこの順序で大きくなるように設定されている。
【００６８】
上記各不純物領域を形成したＳｉＣ基板７０１の一方の主面側には、ゲート絶縁膜７０６を介して導電性の多結晶シリコンからなるゲート電極７０７（図１の耐熱性の電極１３に相当）が選択的に形成されている。このゲート電極７０７の側面および上面には、多結晶シリコン酸化膜７０８が形成され、多結晶シリコン酸化膜７０８でゲート電極７０７が被覆されている。ゲート絶縁膜７０６および多結晶シリコン酸化膜７０８上には、シリカガラスを主成分とした層間絶縁膜７０９（図１の層間絶縁膜１４に相当）が形成されている。
【００６９】
また、ＳｉＣ基板７０１の一方の主面側には、ｎ＋ 型のソース領域７０４ａ，７０４ｂとｐ＋ 型のベース領域７０５ａ，７０５ｂにまたがって貫通するソース窓７１０ａ，７１０ｂ（図４のコンタクトホール４１に相当）が形成されている。このソース窓７１０ａ，７１０ｂの底部には、Ｎｉ２ Ｓｉからなるソース電極７１１ａ，７１１ｂが形成されている。各ソース電極７１１ａ，７１１ｂは、ｎ＋ 型のソース領域７０４ａ，７０４ｂとｐ＋ 型のベース領域７０５ａ，７０５ｂの異極性領域に同時にオーミックコンタクトを与える機能を備えている。
【００７０】
さらに、装置の一方の主面側の表面には、ソース電極７１１ａ，７１１ｂを介してｎ＋ 型のソース領域７０４ａ，７０４ｂならびにｐ＋ 型のベース領域７０５ａ，７０５ｂを、外部回路や同一基板上の他の回路要素に結線するためのＡｌ（１％Ｓｉ含有）の配線７１２（図１、図３、図４のＡｌの配線１６に相当）が形成されている。なお、図示していないが、配線７１２の一部として同配線の下部には、配線７１２のＡｌとソース電極７１１ａ，７１１ｂのＮｉ２ Ｓｉとの合金化を防止するために、Ｔａ／ＴａＮのようなバリアメタルが形成されていてもかまわない。
【００７１】
また、配線７１２と層間絶縁膜７０９／ゲート絶縁膜７０６とが隣接する層間絶縁膜７０９の表面、およびソース窓７１０ａ，７１０ｂ側の層間絶縁膜７０９／ゲート絶縁膜７０６の側壁には、絶縁バリア膜７１３（図１、図３、図４の絶縁バリア膜１５に相当）が形成されている。すなわち、層間絶縁膜７０９とＡｌの配線７１２との間には絶縁バリア膜７１３が介在して、層間絶縁膜７０９と配線７１２とは絶縁バリア膜７１３で分離されている。
【００７２】
一方、ＳｉＣ基板７０１の他方の主面（図７では下面）には、ＭＯＳＦＥＴセルのドレインにオーミックコンタクトを付与するための、Ｎｉ２ Ｓｉからなるドレイン電極７１４が積層形成されている。ドレイン電極７１４上には、ダイボンディングを円滑に行うことを目的とした、例えばＴｉ／Ｎｉ／Ａｇ積層膜から構成された実装電極７１５が積層形成されている。
【００７３】
上記の構成によって、この炭化珪素半導体装置は縦型金属−酸化物−半導体構造の電界効果トランジスタとして機能する。
【００７４】
このようなＭＯＳＦＥＴにおいては、シリカガラスを主成分とする層間絶縁膜７０９は絶縁バリア膜７１３によって配線７１２と完全に隔絶されているので、先の実施例１〜４で得られる効果と同様の効果をＭＯＳＦＥＴで得ることができる。すなわち、層間絶縁膜７０９が２００℃超の高温において配線７１２を短期に腐食し、配線７１２とゲート電極７０７とが短絡するといった不具合を回避することができる。
【００７５】
次に、図８−Ａ，同図−Ｂの工程断面図を参照して、先の図７に示す装置の製造方法を説明する。
【００７６】
先ずはじめに、一方の主面側に、厚み約１０μｍ程度のｎ− 型のエピタキシャル層７０２をホモエピタキシャル成長させた炭化珪素基板であるｎ＋ 型４Ｈ−ＳｉＣ基板７０１を用意し、先の実施例１で説明した高温選択イオン注入法によりエピタキシャル層７０２にｐ型の不純物あるいはｎ型の不純物を選択的に注入し、ｐ型のベース領域７０３ａ，７０３ｂ、ｎ＋ 型のソース領域７０４ａ，７０４ｂ、ｐ＋ 型のベース領域７０５ａ，７０５ｂとなる前駆体領域を順次形成する。各領域のイオン注入条件の一例を示すと次のとおりである。
【００７７】
ｐ型のベース領域のイオン注入条件
不純物 Ａｌ＋ イオン
基板温度 ７５０℃
加速電圧／ドース量 ３６０ｋｅＶ／５×１０１３／ｃｍ２
ｐ＋ 型のベース領域のイオン注入条件
イオン種 Ａｌ＋
注入温度 ７５０℃
加速電圧／ドース量
３０ＫｅＶ／１.０×１０１５／ｃｍ２
５０ＫｅＶ／１.０×１０１５／ｃｍ２
７０ＫｅＶ／２.０×１０１５／ｃｍ２
１００ＫｅＶ／３.０×１０１５／ｃｍ２
ｎ＋ 型のソース領域のイオン注入条件
イオン種 Ｐ＋ （リン）
注入温度 ５００℃
加速電圧／ドース量
４０ＫｅＶ／５.０×１０１４／ｃｍ２
７０ＫｅＶ／６.０×１０１４／ｃｍ２
１００ＫｅＶ／１.０×１０１５／ｃｍ２
１６０ＫｅＶ／２.０×１０１５／ｃｍ２
高温イオン注入が終了した後、イオン注入時に形成されたマスクを緩衝フッ酸溶液に浸漬して除去し、ＳｉＣ基板７０１を十分洗浄して乾燥させる。その後、活性化アニールにより先のイオン注入により形成した各前駆体領域（不純物領域）の不純物を一挙に活性化させて、ｐ型のベース領域７０３ａ，７０３ｂ、ｎ＋ 型のソース領域７０４ａ，７０４ｂ、ｐ＋ 型のベース領域７０５ａ，７０５ｂをそれぞれ形成する（図８−Ａ（ａ））。
【００７８】
上記注入イオンの活性化は、高純度のカーボンサセプタ上に、ＳｉＣ基板７０１の一方の主面側が上方となるように（ＳｉＣ基板７０１の他方の主面側がカーボンサセプタに接するように）載置して、例えばＡｒ等の高純度不活性ガス雰囲気、あるいは僅かにシランを含有する高純度不活性ガス雰囲気において、１６００℃程度以上の温度で１分〜数分程度の急速加熱処理を行うことで実施する。
【００７９】
次に、前工程での注入イオンの活性化後のＳｉＣ基板７０１を十分洗浄して乾燥させた後、１１００℃程度のドライ酸素雰囲気下で犠牲酸化を行い、ＳｉＣ基板７０１の表面に熱酸化膜を形成し、その後緩衝フッ酸溶液に浸漬してＳｉＣ基板７０１表面の熱酸化膜を取り除く（犠牲酸化処理）。この熱酸化膜の厚みは５０ｎｍ未満、好ましくは５ｎｍ〜２０ｎｍが望ましい。この犠牲酸化処理によりＳｉＣ基板７０１の表面からデバイスの不良の要因となる汚染層や不整層が適切に除去される。
【００８０】
続いて、ＳｉＣ基板７０１を十分洗浄した後、１１００℃程度のドライ酸素雰囲気で熱酸化してＳｉＣ基板７０１の表裏の両主面全面に概ね５ｎｍ〜２０ｎｍ程度の厚さの熱酸化膜を成長形成する。さらに、ＳｉＣ基板７０１の表面側の一方の主面上に、常圧化学的気相成長法（ＡＰＣＶＤ）などを用いて６００ｎｍ程度の厚さのＳｉＯ２ 膜を堆積することにより、熱酸化膜とＡＰＣＶＤ−ＳｉＯ２ 膜からなる２層構造のフィールド絶縁膜８０２を形成する。この熱酸化によりＳｉＣ基板７０１の裏面側の他方の主面上にも１００ｎｍ程度以上の厚さの一過性の熱酸化膜８０１が形成される（図８−Ａ（ｂ））。なお、フィールド絶縁膜８０２の下層の熱酸化膜はフィールド絶縁膜８０２とＳｉＣ基板７０１の表面との界面を安定化させ、縦型デバイスの耐電圧性を高め、そのばらつきを抑制する効果がある。
【００８１】
次に、周知のフォトリソグラフィとウェットエッチング、または前述したドライとウェットを併用したエッチングを用いてＳｉＣ基板７０１の表面のフィールド絶縁膜８０２を選択的にエッチングして除去し、フィールド領域とフィールド絶縁膜８０２が除去された図７に示す素子領域７００を形成する。一過性の熱酸化膜８０１は、上記フィールド絶縁膜８０２を除去する際のウェットエッチングにより除去される。この時の素子領域７００の構造は図８−Ａ（ａ）と同じであるが、素子領域７００以外の部分ではフィールド絶縁膜８０２が存在しており、ＳｉＣ基板７０１全体の構造は異なっている。
【００８２】
続いて、ＳｉＣ基板７０１を再び十分洗浄するとともに、この洗浄の最終段階において素子領域７００の表面に生成した化学的酸化膜（ＳｉＯ２ ）を除去するためにＳｉＣ基板７０１を緩衝フッ酸溶液に５秒〜１０秒間程度浸する。その後、超純水で緩衝フッ酸溶液を完全にすすぎ落として乾燥させ、直ちに熱酸化して素子領域７００のＳｉＣ基板７０１の表面に例えば４０ｎｍ程度の厚さのゲート絶縁膜７０６を成長形成する。このゲート絶縁膜の形成の際にＳｉＣ基板７０１の裏面側の主面に一過性の熱酸化膜８０３が再び成長形成する。ゲート酸化の条件としては、これに限定されることはなく、例えば１１６０℃程度でのドライ酸化であってもよい。ここで重要なことは、熱酸化温度は以下のすべての後続工程のどの熱処理温度よりも高く設定するということである。なお、ここではゲート絶縁膜７０６として単層の熱酸化膜を用いたが、例えば特許文献の特開２００６−７４０２４号公報の図１４に記載されているＯＮＯ膜のような複合絶縁膜を用いてもよい。
【００８３】
引き続いて、ＳｉＣ基板７０１の表面側の主面及び裏面側の主面の全面にシラン原料を用いた減圧ＣＶＤ法（成長温度６００℃〜７００℃程度）で３００ｎｍ〜４００ｎｍ程度の厚さの多結晶シリコン膜８０４を成膜する。その後、塩素酸リン（ＰＯＣｌ３ ）と酸素を用いた周知の熱拡散法（処理温度９００℃〜９５０℃程度）で多結晶シリコン膜８０４にＰ（リン）を添加し、導電性を付与する。さらに続けて、ＳｉＣ基板７０１の表面にマスク材のフォトレジストを塗布して、フォトリソグラフィ、ならびにＣ２Ｆ６と酸素をエッチャントとした反応性イオンエッチング（ＲＩＥ）を用いて、ＳｉＣ基板７０１の表面側の多結晶シリコン膜８０４を選択的に除去し、ゲート電極７０７を形成する（図８−Ａ（ｃ））。
【００８４】
次に、ゲート電極形成時のマスクを除去してエッチング後のＳｉＣ基板７０１を十分洗浄した後、９００℃程度のドライ酸素雰囲気下で熱酸化し、ゲート電極７０７とＳｉＣ基板７０１の裏面側の主面の多結晶シリコン膜８０４の表面に多結晶シリコン酸化膜７０８を形成する。
【００８５】
続いて、ＳｉＣ基板７０１の表面側の主面全面にシリカガラスを主成分とした層間絶縁膜７０９を堆積する。この層間絶縁膜７０９としては、シランと酸素を原料としたＡＰＣＶＤで形成した約１μｍ程度の厚のＳｉＯ２ 膜（ＮＳＧ膜）、あるいはリンを添加したリン珪酸ガラス（ＰＳＧ）膜、さらにこれにホウ素を添加したホウ素リン珪酸ガラス（ＢＰＳＧ）膜などが適しているが、これに限定されるものではない。
【００８６】
引き続いて、ＳｉＣ基板７０１の表面をレジスト材で保護した後、ＳｉＣ基板７０１の裏面の多結晶シリコン酸化膜７０８を緩衝フッ酸溶液で除去し、多結晶シリコン膜８０４を周知のドライエッチングで除去し、その後レジスト材を除去する（図８−Ｂ（ｄ））。
【００８７】
次に、周知のフォトリソグラフィーとＲＩＥ、ウェット併用エッチングで、ＳｉＣ基板７０１の表面側の主面の層間絶縁膜７０９とゲート絶縁膜７０６にソース窓７１０ａ，７１０ｂとゲート窓（素子領域７００外にあるため図示せず）を開口する。このとき、ＳｉＣ基板７０１の裏面側の主面の熱酸化膜８０３も同時に除去される。
【００８８】
その後、ＳｉＣ基板７０１を超純水で十分洗浄して乾燥させ、直ちに電子ビーム蒸着あるいはＤＣマクネトロンスパッタリングなどの成膜法によりＳｉＣ基板７０１の表面側の主面と裏面側の主面の双方にＮｉやＣｏなどのコンタクト母材を５０ｎｍ〜１００ｎｍ程度の厚さに蒸着する。引き続いて、６００℃程度で１時間の熱処理を行った後、ＳｉＣ基板７０１を１１０℃〜１３０℃程度の硫酸と過酸化水素水の混合液に浸漬し、層間絶縁膜７０９等の絶縁膜に付着している未反応のＮｉを除去する。一方、ソース窓７１０ａ，７１０ｂの底部及びゲート窓の底部とＳｉＣ基板７０１の裏面側の主面には、Ｎｉシリサイドの前駆体が残される。
【００８９】
さらに続いて、ＳｉＣ基板７０１を１０００℃程度の不活性雰囲気下で２分程度の急速熱処理を行い、低抵抗のソース電極７１１ａ，７１１ｂ、ゲートコンタクト（非表示）、ドレイン電極７１４を形成する。形成されたソース電極７１１ａ，７１１ｂとドレイン電極７１４は、ともに１０−６Ωｃｍ２ 程度台、あるいはそれ以下の極めて低いコンタクト抵抗を示す。その後、先の図５で説明した手法を用いて、層間絶縁膜７０９の表面およびソース窓７１０ａ，７１０ｂの側壁とゲート窓の側壁（図示せず）に絶縁バリア膜７１３を形成して被覆する（図８−Ｂ（ｅ））。
【００９０】
次に、ＳｉＣ基板７０１を十分洗浄して乾燥した後、ＳｉＣ基板７０１の表面側の主面の全面にＤＣマグネトロンスパッタリングなどで表面側の主面の配線電極材料、例えばＡｌを成膜し、フォトリソグラフィとドライエッチング（ＲＩＥなど）でＡｌをパターニングして、Ａｌの配線７１２を形成する。その後、フォトレジスト材を剥離し、ＳｉＣ基板７０１を洗浄して乾燥する。Ａｌの配線７１２とソース電極７１１ａ，７１１ｂの間にＴｉやＴｉＮ、ＴａＮなどのバリアメタルを挿入形成する場合には、これら材料を先に成膜形成した後配線７１２を成膜形成するようにする。なお、配線７１２がＡｌの場合には、Ａｌと同じエッチャントガスでバリアメタルの構成材も連続的にパターニングすることができる。
【００９１】
最後に、ＳｉＣ基板７０１の裏面側の主面のドレイン電極７１４上全面に、ＤＣマグネトロンスパッタリングなどを用いて、ダイボンド実装などに使用する実装電極材料を蒸着して、実装電極７１５を形成する。実装電極７１５の一例を挙げると、Ｔｉ（８０ｎｍ程度の厚さ）とＮｉ（３００ｎｍ程度の厚さ）とＡｇ（７００ｎｍ程度の厚さ）をこの順に積層したＴｉ／Ｎｉ／Ａｇ積層膜があるが、これに限ったものではない。これにより、先の図７に示すＭＯＳＦＥＴの半導体装置が完成する（図８−Ｂ（ｆ））。
【００９２】
以上説明した製造工程の説明から明らかなように、上記製造方法はＡｌの配線とシリカガラスを主成分とする層間絶縁膜を備えた典型的な半導体装置である、パワーＭＯＳＦＥＴの製造に合理的かつ容易に導入することができる。したがって、同様にして、Ａｌの配線とシリカガラス系の層間絶縁膜を具有する他のＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、ＪＦＥＴ（接合型ＦＥＴ）、ＳＩＴ（静電誘導型トランジスタ）、ならびにＭＥＳＦＥＴ（金属半導体接合電界効果トランジスタジス）等の半導体装置の製造にも容易に適用することができる。
【００９３】
なお、本発明は、実用化が急進展しているＳｉＣやＧａＮなどの半導体装置の高温利用に極めて有用であるが、これに限るものではなく、２００℃程度以上の高温での使用を目的としたすべての半導体材料の半導体装置、例えばダイヤモンド半導体装置やＳＯＩ基板上に形成された半導体装置にも等しく適用可能である。
【符号の説明】
【００９４】
１１…半導体基板
１２…第１絶縁膜
１３…電極
１４，７０９…層間絶縁膜
１５，７１３…絶縁バリア膜
１５ａ…１次絶縁バリア膜
１５ｂ…２次絶縁バリア膜
１６，７１２…配線
３１…導電領域
４１…コンタクトホール
５１…シリカガラス膜
６１…第１層間絶縁膜
６２…第１絶縁バリア膜
６３…第１配線
６４…第２絶縁バリア膜
６５…第２層間絶縁膜
６６…第３絶縁バリア膜
６７…第２配線
７００…ユニットセル
７０１…ＳｉＣ基板
７０２…エピタキシャル層
７０３ａ，７０３ｂ，７０５ａ，７０５ｂ…ベース領域
７０４ａ，７０４ｂ…ソース領域
７０６…ゲート絶縁膜
７０７…ゲート電極
７０８…多結晶シリコン酸化膜
７１０ａ，７１０ｂ…ソース窓
７１１ａ，７１１ｂ…ソース電極
７１４…ドレイン電極
７１５…実装電極
８０１，８０３…熱酸化膜
８０２…フィールド絶縁膜
８０４…多結晶シリコン膜
【技術分野】
【０００１】
本発明は、高温下での使用に適した半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）半導体は、シリコンや砒化ガリウム等の他の半導体に比べて禁制帯幅が広いので、ｐｎ接合のオン抵抗ならびに逆方向耐圧の一方の特性を著しく高めたり、あるいは双方の特性を従来に比べてある程度高めたデバイスに有用である。
【０００３】
従来、この種の技術としては、例えば以下に示す文献に記載されたものが知られている（特許文献１参照）。この文献には、炭化珪素半導体を用いたパワーデバイスの縦型ＭＯＳＦＥＴの技術が記載されている。この半導体装置は、炭化珪素半導体基板の表面にエピタキシャル成長によりドリフト層が積層形成され、このドラフト層内の表層部にベース領域が形成され、このベース領域内に一対のソース領域が形成されている。各ソース領域上には、ゲート絶縁膜を介してポリシリコンからなる耐熱性のゲート電極が形成され、ゲート電極上には無添加またはリンやボロンを添加した石英ガラス（シリカガラス）からなる層間絶縁膜を介してＡｌ（アルミニウム）の配線電極が形成されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４０７８３９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このような従来の炭化珪素半導体装置を、２００℃程度以上の高温環境下におくと、短期間にゲート電極がゲート電極上部に形成された配線電極と短絡してしまうといった不具合が発生するおそれがあった。このような不具合を詳しく解析してみると、Ａｌの配線電極が下層のシリカガラスの層間絶縁膜を激しく腐食しながら侵入し、この層間絶縁膜を貫通し、ゲート電極に到達したことが原因であることが判明した。すなわち、高温時の絶縁不良は、Ａｌの配線電極がシリカガラスの層間絶縁膜を腐食し尽くすということが原因であった。
【０００６】
このような腐食現象は、上述した炭化珪素半導体装置に限ったことではなく、シリカガラスの層間絶縁膜を介在してＡｌの配線電極とその下部の電極あるいは半導体基板に形成された導電領域とが対向する３層構造を有するすべての半導体装置でも発生しうる普遍的な問題であることが言える。
【０００７】
そこで、本発明は、上記に鑑みてなされたものであり、その目的とするところは、高温環境下での絶縁膜の腐食を抑制して、絶縁不良を回避した半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の課題を解決する手段は、絶縁性の窒化物、炭化物、窒化炭化物の単層膜または多層膜で構成されたバリア膜を介して絶縁膜と金属配線とが配置形成されていることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、絶縁性の窒化物、炭化物、窒化炭化物の単層膜または多層膜で構成されたバリア膜によって絶縁膜と金属配線とが分離されているので、金属配線による絶縁膜の腐食を抑制することが可能となり、絶縁不良を回避することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施例１に係る半導体装置の要部構成を示す断面図である。
【図２】本発明の実施例１に係る半導体装置ならびに従来の半導体装置の高温下での不良特性を示す図である。
【図３】本発明の実施例２に係る半導体装置の要部構成を示す断面図である。
【図４】本発明の実施例３に係る半導体装置の要部構成を示す断面図である。
【図５】本発明の実施例３に係る半導体装置の製造方法を示す工程断面図である。
【図６】本発明の実施例４に係る半導体装置の要部構成を示す断面図である。
【図７】本発明の実施例５に係る半導体装置の構成を示す断面図である。
【図８−Ａ】本発明の実施例５に係る半導体装置の製造方法を示す工程断面図である。
【図８−Ｂ】本発明の実施例５に係る半導体装置の製造方法を示す工程断面図である。
【発明を実施するための形態】
【００１１】
以下、図面を用いて本発明を実施するための実施例を説明する。なお、以下の実施例の説明で参照する図面は、模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際の装置のものとは異なる。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。さらに、以下提示する各図において、同符号のものは同一機能を有するものであり、一度説明した後は冗長を避けるために、原則として説明を省略するか簡略化する。
【００１２】
本発明の技術思想は、概ね２００℃程度以上の高温においてＡｌの配線が接するシリカガラスの層間絶縁膜を腐食して配線の近傍に形成された他の配線や電極、導電層と短絡するという課題を解決するものであるから、本発明の技術思想の根幹と関係の薄い部位が多数含まれている実際の半導体装置（デバイス）を用いて本発明を説明すると冗長になり、かえって本発明の要旨が判りにくくなるおそれがあるので、それを回避するために、以下に説明する実施例１〜４においては、本発明の半導体装置を単純化した構造で説明し、本発明の実際のデバイスへの適用は、実施例５で説明することにする。
【実施例１】
【００１３】
図１は本発明の実施例１に係る半導体装置の要部構成を示す断面図である。図１に示す実施例１の半導体装置は、シリコンや炭化珪素等の半導体基板１１上にエピタキシャル成長により第１絶縁膜１２が積層形成されている。この第１絶縁膜１２は、実際のデバイスにあってはゲート絶縁膜やフィールド絶縁膜に相当する。第１絶縁膜１２上には、耐熱性の電極１３が選択的に形成されている。この電極１３は、既述した従来技術との連関でＭＯＳデバイス等のゲート電極が含まれるが、本発明はこれに限定するものではない。すなわち、電極１３には後述するシリカガラスと反応しない導電材料が選択される。例えば、不純物が添加されたポリＳｉ（シリコン）、あるいはポリＳｉの一部または全部を珪化させたポリサイド、もしくはＭｏやＷ等の高融点金属などである。
【００１４】
電極１３の上方には、後述する層間絶縁膜１４ならびに絶縁バリア膜１５を介して電極１３とは接続されていないＡｌ（アルミニウム）の配線１６が形成されている。配線１６は純粋なＡｌでもよいし、ＳｉやＣｕを添加したＡｌでもよい。なお、配線１６の下部には、この配線１６と他の領域とが接合するコンタクト領域（接合面）でのＡｌのスパイク現象を抑止するためのＴｉやＴｉＮ、ＴａＮなどのバリアメタルを備えていてもよい。以下、これらバリアメタルも含めたものをＡｌの配線と称する。
【００１５】
配線１６と電極１３との間にはシリカガラスを主成分とする層間絶縁膜１４が挟持されている。この層間絶縁膜１４は、純粋（無添加）なシリカガラス（ＵＳＧ）膜のほか、無添加のシリカガラスにリンＰを添加したＰＳＧ膜、ホウ素Ｂを添加したＢＳＧ膜、フッ素Ｆを添加したＦＳＧ膜、Ｃを添加したＣＳＧ膜、及びこれらの混合膜や積層膜などで形成される。なお、層間絶縁膜１４は、電極１３と配線１６とを電気的にのみならず静電結合的にも絶縁する機能が要求される場合には、一般に数百ｎｍ以上の厚みで、熱酸化（ＳｉＯ２ ）膜などと比べると遥かに疎な膜（誘電率を下げるため）で形成される。
【００１６】
絶縁バリア膜１５は、本発明の特徴的な構成要素であり、層間絶縁膜１４の上部に形成されている。絶縁バリア膜１５は、２０ｎｍ程度より厚く層間絶縁膜１４より薄い絶縁体で形成され、少なくとも以下に示す機能を有するように構成材料が選択される。
【００１７】
（機能１）配線１６を構成するＡｌの内方（層間絶縁膜１４側への）拡散を阻止する。
【００１８】
（機能２）電極１３を構成するＳｉの外向（配線１６側への）拡散を阻止する。
【００１９】
（機能３）絶縁バリア膜１５が接する配線１６を構成するＡｌ、ならびに層間絶縁膜１４を構成するシリガガラスとの化学反応を同時に阻止する。
【００２０】
（機能４）配線１６を構成するＡｌならびに層間絶縁膜１４を構成するシリカガラスとの双方に対して強固（少なくとも装置としての信頼性を確保できる程度に十分）な接合力を備えている。
【００２１】
なお、配線１６の下部に上述したようにバリアメタルが形成されている場合には、絶縁バリア膜１５はバリアメタルを構成する元素の内方拡散を阻止する機能、ならびにバリアメタルと層間絶縁膜１４との間の化学反応を阻止する機能をも併せ備えているものとする。
【００２２】
このような絶縁バリア膜１５に適した材料としては、例えば絶縁性の窒化物、炭化物、窒化炭化物の単層膜または多層膜、混合膜を挙げることができる。これに該当する材料としては、例えばＳｉＣ膜、ＳｉＮ膜、ＧｅＣ膜、ＧｅＮ膜、ＡｌＮ膜などである。なお、絶縁バリア膜１５を構成する成分に酸素が含有していると腐食が急激に起きやすくなるので、酸素が含まれないようにすることが必要である。
【００２３】
次に、図１に示す構造を得る製造方法について説明する。
【００２４】
先ず、周知の洗浄液で十分洗浄した半導体基板１１の表面に所定の方法、例えば熱酸化により第１絶縁膜１２を成長させる。続いて、第１絶縁膜１２上に耐熱性の電極膜を全面に成膜した後、この電極膜を周知のフォトリソグラフィとエッチングによりパターニングして、耐熱性の電極１３を形成する。例えば、低抵抗ポリＳｉが電極膜である場合には、ポリＳｉの成長は減圧ＣＶＤ法、ドーピングはＰＯＣｌ３ を原料とした固体熱拡散、エッチング（パターニング）は反応性イオンエッチング法を用いる。
【００２５】
その後、半導体基板１１の全面にシリカガラスを主成分とする層間絶縁膜１４を常圧ＣＶＤ（化学的気相成長）法やプラズマＣＶＤ法などで成膜する。
【００２６】
次に、層間絶縁膜１４の上面に無定形でかつ緻密でかつ応力の小さい絶縁バリア膜１５を成長させる。この成長法としては、例えば６００℃程度以下の温度で成長可能なプラズマＣＶＤ法、またはＭＯ（有機金属）ＣＶＤ法、ＡＬＤ（原子層成膜）法、光励起ＣＶＤ法が望ましい。
【００２７】
一方、６００℃程度以上で成長した絶縁バリア膜１５は応力の強い膜となり、これが原因となって層間絶縁膜１４に亀裂を生じさせたり、Ａｌの配線１６や層間絶縁膜１４と剥離させたりするおそれがあるので、本発明の目的に適っているとは言い難い。そこで、いくつかの絶縁バリア膜材の成長方法を具体的に述べると、ＳｉＮの場合にはシランと窒素またはアンモニアを原料ガスとしたプラズマＣＶＤ法、ＳｉＣの場合にはトリメチルシランまたはテトラメチルシランとＨｅを原料ガスとしたプラズマＣＶＤ法で形成することができる。
【００２８】
最後に、Ａｌの配線膜を基板全面にスパッタ蒸着した後、周知のフォトリソグラフィと反応性イオンエッチングでパターニングしてＡｌの配線１６を形成し、図１に示す構成の半導体装置が完成する。
【００２９】
次に、上記構成の半導体装置における作用、効果について説明する。
【００３０】
先ず、配線１６と層間絶縁膜１４との間に、Ａｌとシリカガラスとの化学反応を阻止する機能（上記機能３）を備えた絶縁バリア膜１５を設けることで、Ａｌの配線１６と層間絶縁膜１４とが高温において激しく反応する事態を回避することができる。したがって、配線１６と層間絶縁膜１４との反応は、配線１６から絶縁バリア膜１５を内向拡散したＡｌの原子と層間絶縁膜１４との反応、もしくは層間絶縁膜１４から外向拡散したＳｉの原子と配線１６との反応に限られることになる。
【００３１】
一方、上述したように絶縁バリア膜１５は、Ａｌの内方拡散を阻止する機能（上記機能１）とＳｉの外向拡散の阻止する機能（上記機能２）も兼備していることから、これらの拡散反応も反応速度的に極めて抑制することが可能となる。この結果、配線１６が層間絶縁膜１４を短期間に腐食し尽くすことは抑制され、配線１６と電極１３との短絡を防止することができる。さらに、絶縁バリア膜１５は、配線１６とも層間絶縁膜１４とも強い接合性を有するので、絶縁バリア膜１５を配線１６と層間絶縁膜１４との間に介在させることにより、新たに剥離不良が生じるおそれも回避することができる。また、絶縁バリア膜１５は、成膜法の適正化により低応力の膜として生成することが可能なので、下部の層間絶縁膜１４に亀裂等の損傷を招くおそれも回避することができる。
【００３２】
以下、実験結果に基づいて、上記構成の半導体装置の具体的な特性効果について説明する。
【００３３】
先ず、上記図１に示す構成の半導体装置を実際に製造し、５００℃程度の不活性雰囲気に保存し、配線１６と電極１３との短絡の発生を観察した。製造した装置の仕様は以下の通りである。
【００３４】
電極１３：ｎ＋ 型ポリＳｉ電極
層間絶縁膜１４：ＰＳＧとＵＳＧの積層膜
絶縁バリア膜１５：プラズマＳｉＮ膜またはプラズマＳｉＣ膜（厚さ１５０ｎｍ）
配線１６：スパッタＡｌ膜（Ｓｉ１％添加、バリアメタルあり）
なお、層間絶縁膜１４と絶縁バリア膜１５の全厚は１μｍである。また、比較のために、絶縁バリア膜１５もバリアメタルもない従来の半導体装置、ならびに絶縁バリア膜はなくバリアメタルだけある従来の半導体装置も作製した。
【００３５】
図２は上記信頼性試験の結果を示すものであり、５００℃程度での保管時間（横軸）と短絡の累積不良率（縦軸）との関係を示している。横軸の時間軸は対数で表されている。図２から明らかなように、この信頼性試験で採用した、プラズマＳｉＮ膜（図２では「ｐ−ＳｉＮ」と表記）の絶縁バリア膜１５、ならびにもプラズマＳｉＣ膜（図２では「ｐ−ＳｉＣ」と表記）の絶縁バリア膜１５は、従来技術（図２では「なし」と表記）に比べて３桁半以上、１０００時間を越える長寿命を達成しているのがわかる。
【００３６】
また、図２においては、配線１６にバリアメタルを設けた場合（図２では「ＢＭ」と表記）には、設けない場合に比べて一定の効果があることを示している。しかし、その効果は寿命を数十時間に引き上げる程度の改善にとどまり、絶縁バリア膜１５を設けた場合に比べて格段に劣ることがわかる。
【００３７】
さらに、ＳｉＣ膜は、累積故障率５０％程度において約４２００時間程度であるのに対して、ＳｉＮ膜では同故障率の保管時間はＳｉＣ膜の半分（１／２）程度となり、絶縁バリア膜１５は、ＳｉＮ膜よりもＳｉＣ膜が相対的に優れていることがわかる。
【実施例２】
【００３８】
図３は本発明の実施例２に係る半導体装置の要部構成を示す断面図である。図３に示す実施例２の半導体装置は、シリコンや炭化珪素等の半導体基板１１内の表層部に、ｐ型またはｎ型の導電領域３１が選択的に形成されている。導電領域３１が形成された半導体基板１１上には、先の実施例１と同様の層間絶縁膜１４が形成され、層間絶縁膜１４の上部には先の実施例１と同様の絶縁バリア膜１５を介して先の実施例１と同様のＡｌの配線１６が積層形成されている。
【００３９】
このような構成の製造方法としては、先ず半導体基板１１にｐ型またはｎ型の不純物を選択的にイオン注入し、注入したイオンを活性化することで導電領域３１を形成する。その後は、先の実施例１と同様の工程を適用することで、図３に示す構成の半導体装置を得ることができる。
【００４０】
このような構成では、先の実施例１と同様に配線１６と層間絶縁膜１４との間に先の実施例１と同様な機能を有する絶縁バリア膜１５が設けられているので、Ａｌの配線１６がシリカガラスの層間絶縁膜１４を短期間に腐食し尽くすことは抑制され、配線１６と下層の導電領域３１との短絡を回避することが可能となる。
【実施例３】
【００４１】
図４は本発明の実施例３に係る半導体装置の要部構成を示す図である。この実施例３は、パワートランジスタ等で多用されている構成であり、先の実施例１と実施例２との構成を共に含む構成において、先の実施例１と同様の電極１３と配線１６との短絡を回避することに加えて、コンタクトホール４１を介して先の実施例２と同様の導電領域３１とＡｌの配線１６とを電気的に接続した構成を備えている。
【００４２】
このような構成において、本発明の特徴的な技術思想である、絶縁バリア膜１５により配線１６と層間絶縁膜１４との接触を遮断するために、コンタクトホール４１の側壁に面した層間絶縁膜１４の側面にも絶縁バリア膜１５を配設するようにしている。これにより、Ａｌの配線１６の層間絶縁膜１４の側面側からの腐食も抑制することができる。
【００４３】
そこで、コンタクトホール４１の側壁に絶縁バリア膜１５を形成する方法であるが、コンタクトホール４１の面積が十分大きい場合には、層間絶縁膜１４にコンタクトホール４１を開口形成した後、絶縁バリア膜１５を全面に成膜し、周知のフォトリソグラフィーとエッチングによりコンタクトホール４１の底部の絶縁バリア膜１５を除去することで、所望の被覆構造を得ることは可能である。しかしながら、通常の半導体装置ではコンタクトホールの開口面積は一般に微細であって、上記プロセスでコンタクトホールの側壁に絶縁バリア膜を被覆形成することは困難である。
【００４４】
そこで、本実施例３では、以下の図５（ａ）〜同図（ｄ）に示す工程断面図を参照して説明する製造方法を採用することで、開口面積が微細なコンタクトホールの側壁に絶縁バリア膜を容易に被覆形成することが可能となる。
【００４５】
先ず、先の実施例２で説明したと同様にして半導体基板１１内の表層部に導電領域３１を選択的に形成した後、先の実施例１で説明したと同様にして第１絶縁膜１２、耐熱性の電極１３、シリカガラスを主成分とする層間絶縁膜１４を順に形成する（図５（ａ））。
【００４６】
続いて、装置の表面全面に１次絶縁バリア膜１５ａを形成した後、１次絶縁バリア膜１５ａ上に一過性のシリカガラス膜５１を積層形成する。１次絶縁バリア膜１５ａの仕様及び成膜法は、先の実施例１で説明した絶縁バリア膜１５と同様である。なお、一過性のシリカガラス膜５１は省略してもかまわない（図５（ｂ））。
【００４７】
次に、周知のフォトリソグラフィーと反応性イオンエッチング（ＲＩＥ）または電磁誘導結合プラズマエッチング（ＩＣＰ））を用いて、導電領域３１の上部の１次絶縁バリア膜１５ａ、一過性のシリカガラス膜５１、ならびに層間絶縁膜１４を選択的に除去してコンタクトホール４１を開口形成する。その後、装置の全面に２次絶縁バリア膜１５ｂを成膜することで、コンタクトホール４１の側壁ならびに底部に２次絶縁バリア膜１５ｂを形成する。この２次絶縁バリア膜１５ｂの仕様及び成膜法も先の実施例１で説明した絶縁バリア膜１５と同様であるが、１次絶縁バリア膜１５ａと２次絶縁バリア膜１５ｂとは必ずしも同一の材料である必要はない（図５（ｃ））。
【００４８】
続いて、ＲＩＥまたはＩＣＰ等の異方性エッチングにより２次絶縁バリア膜１５ｂのエッチバックを行い、シリカガラス膜５１が露出したところでエッチングを終了し、その後半導体基板１１を緩衝フッ酸溶液に浸漬してシリカガラス膜５１を除去する。このエッチバックの実行により、層間絶縁膜１４の上面には１次絶縁バリア膜１５ａが残存し、コンタクトホール４１の側壁には２次絶縁バリア膜１５ｂが残され、両絶縁バリア膜が一体となって構成される絶縁バリア膜１５が形成される（図５（ｄ））。
【００４９】
上記工程において、エッチバック処理が一過性のシリカガラス膜５１に到達してシリカガラス膜５１が露出すると、エッチング排ガスに酸素が含まれるようになるので、エッチング排ガスの酸素をモニターすることによって、エッチバックの終点を検出することができる。
【００５０】
そして最後に、Ａｌを全面にスパッタ蒸着した後、周知のフォトリソグラフィーとＲＩＥでＡｌをパターニングして配線１６を選択的に形成し、図４に示す半導体装置が完成する。
【００５１】
このように、上記実施例３では、コンタクトホール４１の側壁で層間絶縁膜１４とＡｌの配線とが対向するような構造を有する装置であっても、開口面積が比較的に小さいコンタクトホール４１の側壁に絶縁バリア膜１５を形成することが可能となり、先の実施例１，２と同様の効果を得ることが可能となる。
【実施例４】
【００５２】
図６は本発明の実施例４に係る半導体装置の構成を示す断面図である。この実施例４の特徴とするところは、Ａｌの多層配線を備えた装置に先の実施例１，２で説明した本発明の技術思想を適用したことにある。
【００５３】
図６において、図１に示す構成と同様に、半導体基板１１上に、第１絶縁膜１２、耐熱性の電極１３、第１層間絶縁膜（図１の層間絶縁膜１４に相当）６１、第１絶縁バリア膜（図１の絶縁バリア膜１５に相当）６２、Ａｌの第１配線（図１の配線１６に相当）６３が実施例１と同様の方法で形成されている。
【００５４】
さらに、この実施例４では、第１絶縁バリア膜６２ならびにＡｌの第１配線６３上に第２絶縁バリア膜６４が積層形成され、第２絶縁バリア膜６４上に第２層間絶縁膜６５が積層形成され、第２層間絶縁膜６５上に第３絶縁バリア膜６６が積層形成され、第３絶縁バリア膜６６上にＡｌの第２配線６７が選択的に積層形成され、Ａｌの２層配線構造を備えている。
【００５５】
すなわち、第１層間絶縁膜６１と第１配線６３との間には第１絶縁バリア膜６２が介在し、第１配線６３と第２層間絶縁膜６５との間には第２絶縁バリア膜６４が介在し、第２層間絶縁膜６５と第２配線６７との間には第３絶縁バリア膜６６が介在している。
【００５６】
第１層間絶縁膜６１ならびに第２層間絶縁膜６５は、先の実施例１の層間絶縁膜１４と同様に構成されて同様の機能を有し、第１絶縁バリア膜６２、第２絶縁バリア膜６４ならびに第３絶縁バリア膜６６は、先の実施例１の絶縁バリア膜１５と同様に構成されて同様の機能を有している。
【００５７】
次に、図６に示す装置を製造する方法を説明する。
【００５８】
先ず、実施例１で説明したと同様の方法により図１に示す構成と同様の構成を形成する。これにより、第１絶縁バリア膜６２上にＡｌの第１配線６３が形成されるまでの工程が終了する。
【００５９】
引き続いて、装置全面に第２絶縁バリア膜６４、第２層間絶縁膜６５、第３絶縁バリア膜６６を順に成膜する。第２層間絶縁膜６５の形成方法や仕様は第１層間絶縁膜６１と同様である。
【００６０】
最後に、装置全面にＡｌをスパッタ蒸着した後、標準フォトリソグラフィと反応性イオンエッチングでパターニングして、Ａｌの第２配線６７を選択的に形成し、図６に示す構成の装置が完成する。
【００６１】
第２絶縁バリア膜６４ならびに第３絶縁バリア膜６６の成長法としては、少なくとも５００℃程度以下、好ましくは４００℃程度以下の温度で成長可能な、プラズマＣＶＤ法、ＭＯ（有機金属）ＣＶＤ法、ＡＬＤ（原子層成膜）法、もしくは光励起ＣＶＤ法がよい。また、５６０℃程度付近がＡｌ（１％のＳｉを含有）の共融点温度であるため、５００℃程度以上のプロセス温度では、Ａｌの第１配線６３が融解したり、軟化したり、劣化したりするおそれがある。そこで、いくつかの絶縁バリア膜材の成長方法を具体的に述べると、ＳｉＮ膜についてはシランと窒素またはアンモニアを原料ガスとしたプラズマＣＶＤ法により形成可能であり、ＳｉＣ膜ではトリメチルシランまたはテトラメチルシランとＨｅを原料ガスとしたプラズマＣＶＤ法で形成することができる。これらの堆積法は４００℃程度以下の成長温度で成膜が可能である。
【００６２】
このように、Ａｌの配線ならびに層間絶縁膜が多層化され、多層化されたそれぞれの配線が層間絶縁膜で絶縁分離された構造を有する半導体装置においても、層間絶縁膜とＡｌの配線との間に本発明で採用した絶縁バリア膜を介在させることで、Ａｌが層間絶縁膜を腐食し、腐食した層間絶縁膜を介して対向するＡｌの配線間が短絡するといった不良を抑制することが可能となり、先の実施例１，２と同様の効果を得ることが可能となる。
【実施例５】
【００６３】
図７は本発明の実施例５に係る半導体装置の構成を示す断面図である。この実施例５は、Ａｌの配線とシリカガラスを主成分とする層間絶縁膜との構成要素に着目して上記実施例１〜４で説明した本発明の技術思想を炭化珪素の半導体基板に形成されたパワー半導体装置（縦型ＭＯＳＦＥＴ（金属−酸化物−半導体構造電界効果トランジスタ））に適用した実施例である。
【００６４】
図７にはＭＯＳＦＥＴのユニットセル７００の要部構成を示している。ユニットセルとは、素子領域の最小単位を表し、パワー素子では素子領域のユニットセルを縦横に多数並列配置して大電流化を図っている。なお、以下の説明では、符号７００は素子領域とユニットセルの両方の意味で用いることにする。
【００６５】
炭化珪素半導体基板（ＳｉＣ基板）７０１は、不純物窒素を１×１０１９／ｃｍ３ 程度添加したｎ＋ 型（０００１）Ｓｉ面単結晶４Ｈ−ＳｉＣ基板である。ＳｉＣ基板７０１は、４Ｈのほか、６Ｈ、３Ｃ、１５Ｒなど全ての晶系（Ｈは六方晶、Ｃは立方晶、Ｒは菱面体晶）のＳｉＣ基板を用いることができる。ＳｉＣ基板７０１の一方の主面（図面では上面側）上には、厚み１０μｍ程度、不純物窒素を１×１０１６／ｃｍ３ 程度添加したｎ− 型のエピタキシャル層７０２がホモエピタキシャル成長により形成されている。
【００６６】
エピタキシャル層７０２の表層には、ｐ型の不純物をエピタキシャル層７０２の不純物濃度よりも高く添加したｐ型のベース領域７０３ａ，７０３ｂが所定の距離だけ離間して選択的に形成されている。
【００６７】
各ベース領域７０３ａ、７０３ｂの表層には、ベース領域７０３ａ、７０３ｂよりも浅くかつ高濃度の不純物を添加したｎ＋ 型のソース領域（高濃度不純物領域）７０４ａ、７０４ｂが形成されている。ベース領域７０３ａ，７０３ｂの一部であって、かつソース領域７０４ａ，７０４ｂの外部表層には、ベース領域７０３ａ，７０３ｂよりもｐ型の不純物を高濃度に添加したｐ＋ 型のベース領域７０５ａ，７０５ｂが形成されている。なお、ｎ− 型のエピタキシャル層７０２、ｐ型のベース領域７０３ａ，７０３ｂ、ｎ＋ 型のソース領域７０４ａ，７０４ｂの不純物濃度はこの順序で大きくなるように設定されている。
【００６８】
上記各不純物領域を形成したＳｉＣ基板７０１の一方の主面側には、ゲート絶縁膜７０６を介して導電性の多結晶シリコンからなるゲート電極７０７（図１の耐熱性の電極１３に相当）が選択的に形成されている。このゲート電極７０７の側面および上面には、多結晶シリコン酸化膜７０８が形成され、多結晶シリコン酸化膜７０８でゲート電極７０７が被覆されている。ゲート絶縁膜７０６および多結晶シリコン酸化膜７０８上には、シリカガラスを主成分とした層間絶縁膜７０９（図１の層間絶縁膜１４に相当）が形成されている。
【００６９】
また、ＳｉＣ基板７０１の一方の主面側には、ｎ＋ 型のソース領域７０４ａ，７０４ｂとｐ＋ 型のベース領域７０５ａ，７０５ｂにまたがって貫通するソース窓７１０ａ，７１０ｂ（図４のコンタクトホール４１に相当）が形成されている。このソース窓７１０ａ，７１０ｂの底部には、Ｎｉ２ Ｓｉからなるソース電極７１１ａ，７１１ｂが形成されている。各ソース電極７１１ａ，７１１ｂは、ｎ＋ 型のソース領域７０４ａ，７０４ｂとｐ＋ 型のベース領域７０５ａ，７０５ｂの異極性領域に同時にオーミックコンタクトを与える機能を備えている。
【００７０】
さらに、装置の一方の主面側の表面には、ソース電極７１１ａ，７１１ｂを介してｎ＋ 型のソース領域７０４ａ，７０４ｂならびにｐ＋ 型のベース領域７０５ａ，７０５ｂを、外部回路や同一基板上の他の回路要素に結線するためのＡｌ（１％Ｓｉ含有）の配線７１２（図１、図３、図４のＡｌの配線１６に相当）が形成されている。なお、図示していないが、配線７１２の一部として同配線の下部には、配線７１２のＡｌとソース電極７１１ａ，７１１ｂのＮｉ２ Ｓｉとの合金化を防止するために、Ｔａ／ＴａＮのようなバリアメタルが形成されていてもかまわない。
【００７１】
また、配線７１２と層間絶縁膜７０９／ゲート絶縁膜７０６とが隣接する層間絶縁膜７０９の表面、およびソース窓７１０ａ，７１０ｂ側の層間絶縁膜７０９／ゲート絶縁膜７０６の側壁には、絶縁バリア膜７１３（図１、図３、図４の絶縁バリア膜１５に相当）が形成されている。すなわち、層間絶縁膜７０９とＡｌの配線７１２との間には絶縁バリア膜７１３が介在して、層間絶縁膜７０９と配線７１２とは絶縁バリア膜７１３で分離されている。
【００７２】
一方、ＳｉＣ基板７０１の他方の主面（図７では下面）には、ＭＯＳＦＥＴセルのドレインにオーミックコンタクトを付与するための、Ｎｉ２ Ｓｉからなるドレイン電極７１４が積層形成されている。ドレイン電極７１４上には、ダイボンディングを円滑に行うことを目的とした、例えばＴｉ／Ｎｉ／Ａｇ積層膜から構成された実装電極７１５が積層形成されている。
【００７３】
上記の構成によって、この炭化珪素半導体装置は縦型金属−酸化物−半導体構造の電界効果トランジスタとして機能する。
【００７４】
このようなＭＯＳＦＥＴにおいては、シリカガラスを主成分とする層間絶縁膜７０９は絶縁バリア膜７１３によって配線７１２と完全に隔絶されているので、先の実施例１〜４で得られる効果と同様の効果をＭＯＳＦＥＴで得ることができる。すなわち、層間絶縁膜７０９が２００℃超の高温において配線７１２を短期に腐食し、配線７１２とゲート電極７０７とが短絡するといった不具合を回避することができる。
【００７５】
次に、図８−Ａ，同図−Ｂの工程断面図を参照して、先の図７に示す装置の製造方法を説明する。
【００７６】
先ずはじめに、一方の主面側に、厚み約１０μｍ程度のｎ− 型のエピタキシャル層７０２をホモエピタキシャル成長させた炭化珪素基板であるｎ＋ 型４Ｈ−ＳｉＣ基板７０１を用意し、先の実施例１で説明した高温選択イオン注入法によりエピタキシャル層７０２にｐ型の不純物あるいはｎ型の不純物を選択的に注入し、ｐ型のベース領域７０３ａ，７０３ｂ、ｎ＋ 型のソース領域７０４ａ，７０４ｂ、ｐ＋ 型のベース領域７０５ａ，７０５ｂとなる前駆体領域を順次形成する。各領域のイオン注入条件の一例を示すと次のとおりである。
【００７７】
ｐ型のベース領域のイオン注入条件
不純物 Ａｌ＋ イオン
基板温度 ７５０℃
加速電圧／ドース量 ３６０ｋｅＶ／５×１０１３／ｃｍ２
ｐ＋ 型のベース領域のイオン注入条件
イオン種 Ａｌ＋
注入温度 ７５０℃
加速電圧／ドース量
３０ＫｅＶ／１.０×１０１５／ｃｍ２
５０ＫｅＶ／１.０×１０１５／ｃｍ２
７０ＫｅＶ／２.０×１０１５／ｃｍ２
１００ＫｅＶ／３.０×１０１５／ｃｍ２
ｎ＋ 型のソース領域のイオン注入条件
イオン種 Ｐ＋ （リン）
注入温度 ５００℃
加速電圧／ドース量
４０ＫｅＶ／５.０×１０１４／ｃｍ２
７０ＫｅＶ／６.０×１０１４／ｃｍ２
１００ＫｅＶ／１.０×１０１５／ｃｍ２
１６０ＫｅＶ／２.０×１０１５／ｃｍ２
高温イオン注入が終了した後、イオン注入時に形成されたマスクを緩衝フッ酸溶液に浸漬して除去し、ＳｉＣ基板７０１を十分洗浄して乾燥させる。その後、活性化アニールにより先のイオン注入により形成した各前駆体領域（不純物領域）の不純物を一挙に活性化させて、ｐ型のベース領域７０３ａ，７０３ｂ、ｎ＋ 型のソース領域７０４ａ，７０４ｂ、ｐ＋ 型のベース領域７０５ａ，７０５ｂをそれぞれ形成する（図８−Ａ（ａ））。
【００７８】
上記注入イオンの活性化は、高純度のカーボンサセプタ上に、ＳｉＣ基板７０１の一方の主面側が上方となるように（ＳｉＣ基板７０１の他方の主面側がカーボンサセプタに接するように）載置して、例えばＡｒ等の高純度不活性ガス雰囲気、あるいは僅かにシランを含有する高純度不活性ガス雰囲気において、１６００℃程度以上の温度で１分〜数分程度の急速加熱処理を行うことで実施する。
【００７９】
次に、前工程での注入イオンの活性化後のＳｉＣ基板７０１を十分洗浄して乾燥させた後、１１００℃程度のドライ酸素雰囲気下で犠牲酸化を行い、ＳｉＣ基板７０１の表面に熱酸化膜を形成し、その後緩衝フッ酸溶液に浸漬してＳｉＣ基板７０１表面の熱酸化膜を取り除く（犠牲酸化処理）。この熱酸化膜の厚みは５０ｎｍ未満、好ましくは５ｎｍ〜２０ｎｍが望ましい。この犠牲酸化処理によりＳｉＣ基板７０１の表面からデバイスの不良の要因となる汚染層や不整層が適切に除去される。
【００８０】
続いて、ＳｉＣ基板７０１を十分洗浄した後、１１００℃程度のドライ酸素雰囲気で熱酸化してＳｉＣ基板７０１の表裏の両主面全面に概ね５ｎｍ〜２０ｎｍ程度の厚さの熱酸化膜を成長形成する。さらに、ＳｉＣ基板７０１の表面側の一方の主面上に、常圧化学的気相成長法（ＡＰＣＶＤ）などを用いて６００ｎｍ程度の厚さのＳｉＯ２ 膜を堆積することにより、熱酸化膜とＡＰＣＶＤ−ＳｉＯ２ 膜からなる２層構造のフィールド絶縁膜８０２を形成する。この熱酸化によりＳｉＣ基板７０１の裏面側の他方の主面上にも１００ｎｍ程度以上の厚さの一過性の熱酸化膜８０１が形成される（図８−Ａ（ｂ））。なお、フィールド絶縁膜８０２の下層の熱酸化膜はフィールド絶縁膜８０２とＳｉＣ基板７０１の表面との界面を安定化させ、縦型デバイスの耐電圧性を高め、そのばらつきを抑制する効果がある。
【００８１】
次に、周知のフォトリソグラフィとウェットエッチング、または前述したドライとウェットを併用したエッチングを用いてＳｉＣ基板７０１の表面のフィールド絶縁膜８０２を選択的にエッチングして除去し、フィールド領域とフィールド絶縁膜８０２が除去された図７に示す素子領域７００を形成する。一過性の熱酸化膜８０１は、上記フィールド絶縁膜８０２を除去する際のウェットエッチングにより除去される。この時の素子領域７００の構造は図８−Ａ（ａ）と同じであるが、素子領域７００以外の部分ではフィールド絶縁膜８０２が存在しており、ＳｉＣ基板７０１全体の構造は異なっている。
【００８２】
続いて、ＳｉＣ基板７０１を再び十分洗浄するとともに、この洗浄の最終段階において素子領域７００の表面に生成した化学的酸化膜（ＳｉＯ２ ）を除去するためにＳｉＣ基板７０１を緩衝フッ酸溶液に５秒〜１０秒間程度浸する。その後、超純水で緩衝フッ酸溶液を完全にすすぎ落として乾燥させ、直ちに熱酸化して素子領域７００のＳｉＣ基板７０１の表面に例えば４０ｎｍ程度の厚さのゲート絶縁膜７０６を成長形成する。このゲート絶縁膜の形成の際にＳｉＣ基板７０１の裏面側の主面に一過性の熱酸化膜８０３が再び成長形成する。ゲート酸化の条件としては、これに限定されることはなく、例えば１１６０℃程度でのドライ酸化であってもよい。ここで重要なことは、熱酸化温度は以下のすべての後続工程のどの熱処理温度よりも高く設定するということである。なお、ここではゲート絶縁膜７０６として単層の熱酸化膜を用いたが、例えば特許文献の特開２００６−７４０２４号公報の図１４に記載されているＯＮＯ膜のような複合絶縁膜を用いてもよい。
【００８３】
引き続いて、ＳｉＣ基板７０１の表面側の主面及び裏面側の主面の全面にシラン原料を用いた減圧ＣＶＤ法（成長温度６００℃〜７００℃程度）で３００ｎｍ〜４００ｎｍ程度の厚さの多結晶シリコン膜８０４を成膜する。その後、塩素酸リン（ＰＯＣｌ３ ）と酸素を用いた周知の熱拡散法（処理温度９００℃〜９５０℃程度）で多結晶シリコン膜８０４にＰ（リン）を添加し、導電性を付与する。さらに続けて、ＳｉＣ基板７０１の表面にマスク材のフォトレジストを塗布して、フォトリソグラフィ、ならびにＣ２Ｆ６と酸素をエッチャントとした反応性イオンエッチング（ＲＩＥ）を用いて、ＳｉＣ基板７０１の表面側の多結晶シリコン膜８０４を選択的に除去し、ゲート電極７０７を形成する（図８−Ａ（ｃ））。
【００８４】
次に、ゲート電極形成時のマスクを除去してエッチング後のＳｉＣ基板７０１を十分洗浄した後、９００℃程度のドライ酸素雰囲気下で熱酸化し、ゲート電極７０７とＳｉＣ基板７０１の裏面側の主面の多結晶シリコン膜８０４の表面に多結晶シリコン酸化膜７０８を形成する。
【００８５】
続いて、ＳｉＣ基板７０１の表面側の主面全面にシリカガラスを主成分とした層間絶縁膜７０９を堆積する。この層間絶縁膜７０９としては、シランと酸素を原料としたＡＰＣＶＤで形成した約１μｍ程度の厚のＳｉＯ２ 膜（ＮＳＧ膜）、あるいはリンを添加したリン珪酸ガラス（ＰＳＧ）膜、さらにこれにホウ素を添加したホウ素リン珪酸ガラス（ＢＰＳＧ）膜などが適しているが、これに限定されるものではない。
【００８６】
引き続いて、ＳｉＣ基板７０１の表面をレジスト材で保護した後、ＳｉＣ基板７０１の裏面の多結晶シリコン酸化膜７０８を緩衝フッ酸溶液で除去し、多結晶シリコン膜８０４を周知のドライエッチングで除去し、その後レジスト材を除去する（図８−Ｂ（ｄ））。
【００８７】
次に、周知のフォトリソグラフィーとＲＩＥ、ウェット併用エッチングで、ＳｉＣ基板７０１の表面側の主面の層間絶縁膜７０９とゲート絶縁膜７０６にソース窓７１０ａ，７１０ｂとゲート窓（素子領域７００外にあるため図示せず）を開口する。このとき、ＳｉＣ基板７０１の裏面側の主面の熱酸化膜８０３も同時に除去される。
【００８８】
その後、ＳｉＣ基板７０１を超純水で十分洗浄して乾燥させ、直ちに電子ビーム蒸着あるいはＤＣマクネトロンスパッタリングなどの成膜法によりＳｉＣ基板７０１の表面側の主面と裏面側の主面の双方にＮｉやＣｏなどのコンタクト母材を５０ｎｍ〜１００ｎｍ程度の厚さに蒸着する。引き続いて、６００℃程度で１時間の熱処理を行った後、ＳｉＣ基板７０１を１１０℃〜１３０℃程度の硫酸と過酸化水素水の混合液に浸漬し、層間絶縁膜７０９等の絶縁膜に付着している未反応のＮｉを除去する。一方、ソース窓７１０ａ，７１０ｂの底部及びゲート窓の底部とＳｉＣ基板７０１の裏面側の主面には、Ｎｉシリサイドの前駆体が残される。
【００８９】
さらに続いて、ＳｉＣ基板７０１を１０００℃程度の不活性雰囲気下で２分程度の急速熱処理を行い、低抵抗のソース電極７１１ａ，７１１ｂ、ゲートコンタクト（非表示）、ドレイン電極７１４を形成する。形成されたソース電極７１１ａ，７１１ｂとドレイン電極７１４は、ともに１０−６Ωｃｍ２ 程度台、あるいはそれ以下の極めて低いコンタクト抵抗を示す。その後、先の図５で説明した手法を用いて、層間絶縁膜７０９の表面およびソース窓７１０ａ，７１０ｂの側壁とゲート窓の側壁（図示せず）に絶縁バリア膜７１３を形成して被覆する（図８−Ｂ（ｅ））。
【００９０】
次に、ＳｉＣ基板７０１を十分洗浄して乾燥した後、ＳｉＣ基板７０１の表面側の主面の全面にＤＣマグネトロンスパッタリングなどで表面側の主面の配線電極材料、例えばＡｌを成膜し、フォトリソグラフィとドライエッチング（ＲＩＥなど）でＡｌをパターニングして、Ａｌの配線７１２を形成する。その後、フォトレジスト材を剥離し、ＳｉＣ基板７０１を洗浄して乾燥する。Ａｌの配線７１２とソース電極７１１ａ，７１１ｂの間にＴｉやＴｉＮ、ＴａＮなどのバリアメタルを挿入形成する場合には、これら材料を先に成膜形成した後配線７１２を成膜形成するようにする。なお、配線７１２がＡｌの場合には、Ａｌと同じエッチャントガスでバリアメタルの構成材も連続的にパターニングすることができる。
【００９１】
最後に、ＳｉＣ基板７０１の裏面側の主面のドレイン電極７１４上全面に、ＤＣマグネトロンスパッタリングなどを用いて、ダイボンド実装などに使用する実装電極材料を蒸着して、実装電極７１５を形成する。実装電極７１５の一例を挙げると、Ｔｉ（８０ｎｍ程度の厚さ）とＮｉ（３００ｎｍ程度の厚さ）とＡｇ（７００ｎｍ程度の厚さ）をこの順に積層したＴｉ／Ｎｉ／Ａｇ積層膜があるが、これに限ったものではない。これにより、先の図７に示すＭＯＳＦＥＴの半導体装置が完成する（図８−Ｂ（ｆ））。
【００９２】
以上説明した製造工程の説明から明らかなように、上記製造方法はＡｌの配線とシリカガラスを主成分とする層間絶縁膜を備えた典型的な半導体装置である、パワーＭＯＳＦＥＴの製造に合理的かつ容易に導入することができる。したがって、同様にして、Ａｌの配線とシリカガラス系の層間絶縁膜を具有する他のＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、ＪＦＥＴ（接合型ＦＥＴ）、ＳＩＴ（静電誘導型トランジスタ）、ならびにＭＥＳＦＥＴ（金属半導体接合電界効果トランジスタジス）等の半導体装置の製造にも容易に適用することができる。
【００９３】
なお、本発明は、実用化が急進展しているＳｉＣやＧａＮなどの半導体装置の高温利用に極めて有用であるが、これに限るものではなく、２００℃程度以上の高温での使用を目的としたすべての半導体材料の半導体装置、例えばダイヤモンド半導体装置やＳＯＩ基板上に形成された半導体装置にも等しく適用可能である。
【符号の説明】
【００９４】
１１…半導体基板
１２…第１絶縁膜
１３…電極
１４，７０９…層間絶縁膜
１５，７１３…絶縁バリア膜
１５ａ…１次絶縁バリア膜
１５ｂ…２次絶縁バリア膜
１６，７１２…配線
３１…導電領域
４１…コンタクトホール
５１…シリカガラス膜
６１…第１層間絶縁膜
６２…第１絶縁バリア膜
６３…第１配線
６４…第２絶縁バリア膜
６５…第２層間絶縁膜
６６…第３絶縁バリア膜
６７…第２配線
７００…ユニットセル
７０１…ＳｉＣ基板
７０２…エピタキシャル層
７０３ａ，７０３ｂ，７０５ａ，７０５ｂ…ベース領域
７０４ａ，７０４ｂ…ソース領域
７０６…ゲート絶縁膜
７０７…ゲート電極
７０８…多結晶シリコン酸化膜
７１０ａ，７１０ｂ…ソース窓
７１１ａ，７１１ｂ…ソース電極
７１４…ドレイン電極
７１５…実装電極
８０１，８０３…熱酸化膜
８０２…フィールド絶縁膜
８０４…多結晶シリコン膜
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に形成された絶縁膜と、
前記絶縁膜に接して形成され、絶縁性の窒化物、炭化物、窒化炭化物の単層膜、多層膜または混合膜で構成されたバリア膜と、
前記バリア膜に接して形成された金属配線と
を有することを特徴とする半導体装置。
【請求項２】
前記半導体基板に形成され、前記絶縁膜で被覆された金属電極
を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体基板に形成された導電領域
を有することを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記絶縁膜の端面を側壁とし、前記金属配線が埋め込まれるコンタクトホールを有し、
前記バリア膜は、前記コンタクトホールの側壁に形成されている
ことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記絶縁膜、前記バリア膜ならびに前記金属配線は多層化されている
ことを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
前記バリア膜は、絶縁性のＳｉＣ膜、ＳｉＮ膜、ＧｅＣ膜、ＧｅＮ膜、ＡｌＮ膜のいずれか１つの膜、あるいはこれらの混合膜、またはこれらの積層膜で構成されている
ことを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
前記バリア膜は、２０ｎｍ程度よりも厚く、かつ前記絶縁膜の厚さよりも薄く形成されている
ことを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
【請求項８】
前記絶縁膜は、シリカガラスを主成分として構成され、
前記金属配線は、アルミニウムで構成されている
ことを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
【請求項９】
前記金属配線は、バリアメタル層を含む
ことを特徴とする請求項１〜８のいずれか１項に記載の半導体装置。
【請求項１０】
半導体基板に絶縁膜を形成する第１の工程と、
前記絶縁膜に接して第１のバリア膜を形成する第２の工程と、
前記絶縁膜と前記第１のバリア膜を選択的に除去して、側壁が前記絶縁膜の端面を含むコンタクトホールを開口する第３の工程と、
前記コンタクトホールの側壁ならびに底部に第２のバリア膜を形成する第４の工程と、
前記コンタクトホールの底部に形成された前記第２のバリア膜を選択的に除去し、前記コンタクトホールの側壁に前記第２のバリア膜を残存させる第５の工程と、
前記コンタクトホール内に金属配線を形成する第６の工程とを有し、
前記第１のバリア膜ならびに前記第２のバリア膜は、絶縁性の窒化物、炭化物、窒化炭化物の単層膜または多層膜で構成されている
ことを特徴とする半導体装置の製造方法。
【請求項１１】
前記第２の工程と前記第３の工程との間に、前記第１のバリア膜に接して酸化膜を形成する工程
を有することを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記第１のバリア膜ならびに前記第２のバリア膜は、６００℃程度以下の温度下で形成される
ことを特徴とする請求項１０または１１に記載の半導体装置の製造方法。
【請求項１３】
前記第１のバリア膜ならびに前記第２のバリア膜は、プラズマＣＶＤ法、ＭＯ（有機金属）ＣＶＤ法、ＡＬＤ（原子層成膜）法、ならびに光励起ＣＶＤ法のいずれか１つの化学的気相成長法で成長形成される
ことを特徴とする請求項１０〜１２のいずれか１項に記載の半導体装置の製造方法。
【請求項１】
半導体基板と、
前記半導体基板に形成された絶縁膜と、
前記絶縁膜に接して形成され、絶縁性の窒化物、炭化物、窒化炭化物の単層膜、多層膜または混合膜で構成されたバリア膜と、
前記バリア膜に接して形成された金属配線と
を有することを特徴とする半導体装置。
【請求項２】
前記半導体基板に形成され、前記絶縁膜で被覆された金属電極
を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体基板に形成された導電領域
を有することを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記絶縁膜の端面を側壁とし、前記金属配線が埋め込まれるコンタクトホールを有し、
前記バリア膜は、前記コンタクトホールの側壁に形成されている
ことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記絶縁膜、前記バリア膜ならびに前記金属配線は多層化されている
ことを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
前記バリア膜は、絶縁性のＳｉＣ膜、ＳｉＮ膜、ＧｅＣ膜、ＧｅＮ膜、ＡｌＮ膜のいずれか１つの膜、あるいはこれらの混合膜、またはこれらの積層膜で構成されている
ことを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
前記バリア膜は、２０ｎｍ程度よりも厚く、かつ前記絶縁膜の厚さよりも薄く形成されている
ことを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
【請求項８】
前記絶縁膜は、シリカガラスを主成分として構成され、
前記金属配線は、アルミニウムで構成されている
ことを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
【請求項９】
前記金属配線は、バリアメタル層を含む
ことを特徴とする請求項１〜８のいずれか１項に記載の半導体装置。
【請求項１０】
半導体基板に絶縁膜を形成する第１の工程と、
前記絶縁膜に接して第１のバリア膜を形成する第２の工程と、
前記絶縁膜と前記第１のバリア膜を選択的に除去して、側壁が前記絶縁膜の端面を含むコンタクトホールを開口する第３の工程と、
前記コンタクトホールの側壁ならびに底部に第２のバリア膜を形成する第４の工程と、
前記コンタクトホールの底部に形成された前記第２のバリア膜を選択的に除去し、前記コンタクトホールの側壁に前記第２のバリア膜を残存させる第５の工程と、
前記コンタクトホール内に金属配線を形成する第６の工程とを有し、
前記第１のバリア膜ならびに前記第２のバリア膜は、絶縁性の窒化物、炭化物、窒化炭化物の単層膜または多層膜で構成されている
ことを特徴とする半導体装置の製造方法。
【請求項１１】
前記第２の工程と前記第３の工程との間に、前記第１のバリア膜に接して酸化膜を形成する工程
を有することを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記第１のバリア膜ならびに前記第２のバリア膜は、６００℃程度以下の温度下で形成される
ことを特徴とする請求項１０または１１に記載の半導体装置の製造方法。
【請求項１３】
前記第１のバリア膜ならびに前記第２のバリア膜は、プラズマＣＶＤ法、ＭＯ（有機金属）ＣＶＤ法、ＡＬＤ（原子層成膜）法、ならびに光励起ＣＶＤ法のいずれか１つの化学的気相成長法で成長形成される
ことを特徴とする請求項１０〜１２のいずれか１項に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８−Ａ】
【図８−Ｂ】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８−Ａ】
【図８−Ｂ】
【公開番号】特開２０１０−２７２７８５（Ｐ２０１０−２７２７８５Ａ）
【公開日】平成２２年１２月２日（２０１０．１２．２）
【国際特許分類】
【出願番号】特願２００９−１２４９７６（Ｐ２００９−１２４９７６）
【出願日】平成２１年５月２５日（２００９．５．２５）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２０年度、独立行政法人新エネルギー・産業技術総合開発機構、「パワーエレクトロニクスインバータ基盤技術開発」委託事業、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（０００００３９９７）日産自動車株式会社 (16,386)
【Ｆターム（参考）】
【公開日】平成２２年１２月２日（２０１０．１２．２）
【国際特許分類】
【出願日】平成２１年５月２５日（２００９．５．２５）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２０年度、独立行政法人新エネルギー・産業技術総合開発機構、「パワーエレクトロニクスインバータ基盤技術開発」委託事業、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（０００００３９９７）日産自動車株式会社 (16,386)
【Ｆターム（参考）】
[ Back to top ]