【課題】ＳＷＰによりマスクパターンを形成する場合に、反射防止膜のエッチング工程を省略し、マスクパターンのパターン倒れを防止することができるマスクパターンの形成方法を提供する。
【解決手段】レジストパターン列の表面を等方的に酸化シリコン膜で被覆するステップＳ１４と、レジストパターン列の間をカーボン膜で埋め込むと共に、上部をカーボン膜で被覆するステップＳ１５と、カーボン膜を、レジストパターン列の上部から除去すると共に、レジストパターン列の間に残存するようにエッチバック処理するステップＳ１６と、残存するカーボン膜を除去すると共に、レジストパターン列の上部を被覆する酸化シリコン膜をエッチバック処理するステップＳ１７と、レジストパターン列をアッシング処理し、中央部と、中央部を両側から挟む膜側壁部とを有する、酸化シリコン膜よりなる第１のマスクパターン列を形成するステップＳ１８とを有する。 （もっと読む）

【課題】半導体装置の製造コストを低減することを課題の一とする。半導体装置の開口率を向上することを課題の一とする。半導体装置の表示部を高精細化することを課題の一とする。高速駆動が可能な半導体装置を提供することを課題の一とする。
【解決手段】同一基板上に駆動回路部と表示部とを有し、当該駆動回路部は、ソース電極及びドレイン電極が金属によって構成され、且つチャネル層が酸化物半導体によって構成された駆動回路用ＴＦＴと、金属によって構成された駆動回路用配線とを有すればよい。また、当該表示部はソース電極及びドレイン電極が酸化物導電体によって構成され、且つ半導体層が酸化物半導体によって構成された画素用ＴＦＴと、酸化物導電体によって構成された表示部用配線とを有すればよい。 （もっと読む）

【課題】配線の設計自由度が高く、ゲート電極及びソース／ドレイン領域に接続されるコンタクト部の形成に問題が生じ難く、微細化プロセスに適した半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、（ａ）基体２１上にゲート電極３１を形成し、基体にソース／ドレイン領域３７及びチャネル形成領域３５を形成し、ソース／ドレイン領域３７上にゲート電極３１の頂面と同一平面内に頂面を有する第１層間絶縁層４１を形成した後、（ｂ）第１層間絶縁層４１に溝状の第１コンタクト部４３を形成し、（ｃ）全面に第２層間絶縁層５１を形成した後、（ｄ）第１コンタクト部４３の上の第２層間絶縁層５１の部分に孔状の第２コンタクト部５３を形成し、その後、（ｅ）第２層間絶縁層５１上に、第２コンタクト部５３と接続された配線６１を形成する各工程から成る。 （もっと読む）

半導体装置が半導体基板上のゲートを含む。ゲートの１つの側壁が少なくとも１つの突出部を含んでいてもよく、ゲートの反対側壁が少なくとも１つの凹部を含んでいてもよい。接触部が、ゲート上に配置された絶縁層を通して形成されている。接触部は、ゲートの少なくとも１つの突出部に少なくとも部分的に重なっている。金属層が絶縁層上に配置されている。金属層は、ゲートの第１の側に移動した第１の構造を含む。接触部が絶縁層を通して第１の構造をゲートに電気的に連結するように、第１の構造は接触部に少なくとも部分的に重なっている。 （もっと読む）

【課題】所望の逆耐圧を容易に設定できるショットキーダイオードの製造方法を提供することを課題とする。
【解決手段】
本発明はショットキーダイオードの製造方法において、半導体基板を準備する工程と；前記半導体基板上に第１導電型埋め込み酸化膜及び第１導電型エピタキシャル層を形成する工程と；前記第１導電型エピタキシャル層内に、前記第１導電型埋め込み酸化膜に接続された第１導電型拡散層を形成する工程と；前記第１導電型エピタキシャル層上に絶縁膜を形成する工程と；前記絶縁膜をマスクとしたイオン注入により、ショットキーダイオード端部の電界集中を緩和する第２導電型拡散層を形成する工程と；前記第２導電型拡散層の上部に、シリサイド層（金属層）を形成する工程と；前記絶縁層内に、前記第１導電型拡散層に接続されるコンタクトを形成する工程と；前記絶縁層上に前記コンタクトと接続される配線層を形成する工程とを含むことを特徴とする。 （もっと読む）

【課題】半導体装置の開口率を向上することを課題の一とする。
【解決手段】同一基板上に第１の薄膜トランジスタを有する画素部と第２の薄膜トランジスタを有する駆動回路を有し、画素部の薄膜トランジスタは、ゲート電極層、ゲート絶縁層、膜厚の薄い領域を周縁に有する酸化物半導体層、酸化物半導体層の一部と接する酸化物絶縁層、ソース電極層及びドレイン電極層、及び画素電極層とを有し、第１の薄膜トランジスタのゲート電極層、ゲート絶縁層、酸化物半導体層、ソース電極層、ドレイン電極層、酸化物絶縁層、及び画素電極層は透光性を有し、駆動回路部の薄膜トランジスタのソース電極層及びドレイン電極層は、保護絶縁層で覆われ、画素部のソース電極層及びドレイン電極層よりも低抵抗の導電材料である半導体装置を提供する。 （もっと読む）

【課題】 金属膜やＨｉｇｈ−ｋ膜の膜質の劣化を抑制できる半導体装置の製造方法を提供すること。
【解決手段】 第１の薄膜２上に、第１の薄膜２とは異なる第２の薄膜３を形成し、第２の薄膜３上に、第２の薄膜３とは異なる膜からなる犠牲膜５を形成し、犠牲膜５をエッチングにより所望の間隔を持つパターンに加工し、犠牲膜パターンを形成し、シリコン含有プリカーサー、酸素含有ガスを基板上に間欠的に供給して、犠牲膜パターンにシリコン酸化膜６を被覆し、シリコン酸化膜６をエッチングにより犠牲膜５の側壁上に側壁スペーサー６ａを形成し、犠牲膜５を除去し、側壁スペーサー６ａをマスクとして用いて第１の薄膜２および第２の薄膜３を加工する。 （もっと読む）

【課題】高アスペクト比のフィーチャーをタングステン含有材料で充填する。
【解決手段】部分的に製造された半導体基板上の高アスペクト比のフィーチャーをタングステン含有材料で充填する方法が提供される。ある実施形態においては、当該方法は高アスペクト比のフィーチャーにタングステン含有材料を部分的に充填する工程とフィーチャー空洞から部分的に充填された材料を選択的に除去する工程とを有する。これらの方法を用いて処理された基板においては、高アスペクト比のフィーチャーに充填されたタングステン含有材料のステップカバレッジが改善され、シームの大きさが低減する。 （もっと読む）

【課題】ソース電極とドレイン電極のドライエッチングレートの低下や、エッチング残さを引き起こすことがなく、半導体層と、ソース電極やドレイン電極といった配線金属の間からバリアメタルを省略することができる薄膜トランジスタ基板および表示デバイスを提供する課題とする。
【解決手段】半導体層１、ソース電極２、ドレイン電極３、透明導電膜４を有する薄膜トランジスタ基板において、ソース電極２とドレイン電極３は、ドライエッチング法によるパターニングで形成されたＧｅ：０．３原子％〜１．２原子％、Ｃｏ：０．０５原子％〜２．０原子％、Ｌａおよび／またはＮｄ：０．１原子％〜０．５ 原子％を含有するＡｌ合金薄膜より成り、半導体層１と直接接続している。 （もっと読む）

【課題】トランジスタを構成する各部材の抵抗を小さくし、トランジスタのオン電流の向上を図り、集積回路の高性能化を図ることを課題の一とする。
【解決手段】単結晶半導体基板上に絶縁層を介して設けられ、素子分離絶縁層によって素子分離されたｎ型ＦＥＴ及びｐ型ＦＥＴを有する半導体装置であって、それぞれのＦＥＴは、半導体材料を含むチャネル形成領域と、チャネル形成領域に接し、半導体材料を含む導電性領域と、導電性領域に接する金属領域と、チャネル形成領域に接するゲート絶縁層と、ゲート絶縁層に接するゲート電極と、金属領域を一部に含むソース電極またはドレイン電極と、を有する。 （もっと読む）

【課題】高誘電体絶縁膜及びメタルゲート電極を有する半導体装置において、高仕事関数を得ると共にＮＢＴＩ信頼性劣化を低減する。
【解決手段】半導体装置１００において、基板１０１上に、高誘電体ゲート絶縁膜１０９を介してメタルゲート電極１１０が形成されている。高誘電体ゲート絶縁膜１０９とメタルゲート電極１１０との界面におけるメタルゲート電極１１０の側に、ハロゲン元素が偏析している。 （もっと読む）

【課題】樹脂基板上に、接着層等を形成するための別の工程を加えることなく、基板との密着性の高い導電性配線を簡単に形成することができる配線形成方法を提供することを目的とする。
【解決手段】樹脂基板１上に、導電性微粒子を含有する分散溶液の塗布層３を形成する工程と、レーザ光６を塗布層３の特定領域に連続的に照射していくことで、導電性微細配線４を形成する工程と、導電性微細配線４以外の領域の材料を除去する工程とを備え、塗布層３の厚さをｄ、塗布層３の光吸収係数をα、レーザ光６の入射光強度をＩ₀、樹脂基板１上に到達するレーザ光６の透過光強度をＩ₁とするとき、以下の関係式から成り立つことを特徴とする。
ｌｏｇ（Ｉ₁／Ｉ₀）＝−αｄ （もっと読む）

【課題】新規な半導体装置の製造方法を提供する。
【解決手段】ＳｉＮ層にＰおよびＯを注入する工程と、前記ＳｉＮ層に注入されたＰおよびＯをＨ₂Ｏと反応させ、前記ＳｉＮ層をエッチングする工程とを有する方法により、半導体装置を製造する。特に、半導体装置を形成するにあたり、狭スペースで高アスペクト比の溝サイドウォールを形成する工程や、埋め込み型ビット線を形成する工程に、上記のようにＳｉＮ層をエッチングすることができる。 （もっと読む）

【課題】パワーＭＩＳＦＥＴのゲート抵抗を低減し、装置の特性の向上を図る。
【解決手段】チップ領域ＣＡのＹ方向にストライプ状に形成された複数の溝の内部の多結晶シリコン膜よりなるゲート部と電気的に接続されるゲート電極ＧＥを、前記ストライプ状の溝の間に形成されるソース領域と電気的に接続されるソース電極ＳＥと同層の膜で形成し、さらに、ゲート電極ＧＥを、チップ領域ＣＡの周辺に沿って形成されたゲート電極部Ｇ１と、チップ領域ＣＡをＸ方向に２分割するよう配置されたゲートフィンガー部Ｇ２とで構成し、ソース電極ＳＥを、ゲートフィンガー部Ｇ２の上部に位置する部分と、下部に位置する部分とで構成し、ゲート電極ＧＥおよびソース電極ＳＥをバンプ電極を介してリードフレームと接続する。 （もっと読む）

【課題】低コストで微細パターンを形成可能な半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、被加工体１０上に第１のレジスト１１を形成し、第１のレジスト１１をパターニングする工程と、第１のレジスト１１のパターニングの後、被加工体１０上に第２のレジスト１２を形成し、第２のレジスト１２に対する選択的露光、ベーク及び現像を行い、その現像時に被加工体１０上に残っている第１のレジスト１１を除去するとともに、第２のレジスト１２の一部を選択的に除去して、第２のレジスト１２をパターニングする工程と、パターニングされた第２のレジスト１２をマスクにして被加工体１０を加工する工程と、を備える。 （もっと読む）

【課題】Ｓｉピラーの上部の面積を十分に確保でき、さらなるシュリンク（小型化）に対応できる半導体装置を提供する。
【解決手段】半導体基板１上に配置された複数の半導体ピラー部２と、半導体基板１上の第１方向における各半導体ピラー部２間に埋設された絶縁体ピラー部３と、半導体ピラー部２の側壁２ｃおよび絶縁体ピラー部３の側壁３ｃに第１方向に沿って連続して設けられた第１配線用凹部４と、半導体ピラー部２の第１配線用凹部４の内壁に設けられた第１絶縁膜と、第１配線用凹部４内に埋設された配線層６とを備える半導体装置とする。 （もっと読む）

【課題】半導体デバイスの小型化要求を満たす寸法の開口部をマスク層又は中間層に形成することができる制御性に優れた基板処理方法を提供する。
【解決手段】アモルファスカーボン膜５１、ＳｉＯＮ膜５２，ＢＡＲＣ膜５３及びフォトレジスト膜５４が順に積層されたウエハＷを処理する基板処理方法であって、ＣＨＦ_３ガスと、ＣＦ_３Ｉガスと、Ｈ_２ガス及びＮ_２ガスの混合ガスから生成されたプラズマによって、フォトレジスト膜５４の開口部５５のＣＤ値を縮小しつつ開口部底部のＳｉＯＮ膜をエッチングするシュリンクエッチングステップと、開口部５５の側壁面へのデポの堆積を促進させて各ＣＤ値のばらつきを吸収するばらつき吸収ステップと、開口部の内面に薄膜を形成して各開口部の開口幅を縮小させる開口幅縮小ステップとを１ステップで行う。 （もっと読む）

【課題】側壁転写加工技術を用いる場合に、転写用のマスクが非対称な形状となることに起因した不具合を極力防止する
【解決手段】半導体基板１上に、ゲート電極を形成するための膜を積層形成する。第１膜としてシリコン窒化膜８ａ、第２膜としてシリコン酸化膜９ａを積層形成する。シリコン酸化膜９ａを加工して芯材パターン９を形成する。ウェット処理によりシリコン窒化膜８ａを選択的エッチングして、所定深さまで除去すると共に、芯材パターン９の直下に括れ部８ｂを形成する。非晶質シリコン膜１１ａを形成し、エッチバックによりスペーサパターン１１を形成する。芯材パターン９をエッチングにより除去すると独立したスペーサパターン１１を得ることができ、これをマスクとしてシリコン窒化膜８ａをＲＩＥエッチング加工しマスクパターン８を形成する。イオンが斜入しても芯材パターン９の直下部分が偏ったエッチング状態とならない。 （もっと読む）

【課題】導電層を自己整合的に形成する場合において、第１の拡散層コンタクトプラグのコンタクトマージンを比較的大きく取る。
【解決手段】半導体装置１０は、第１のシリコンピラー１４Ａと、第１のシリコンピラー１４Ａの上面に設けられ、導電性材料が充填されたスルーホール３０ａを有する層間絶縁膜３０と、スルーホール３０ａの上側開口部に設けられた第１の拡散層コンタクトプラグＤＣ１とを備え、スルーホール３０ａの下側開口部の面積は前記第１のシリコンピラー１４Ａの上面の面積に等しくなっているとともに、スルーホール３０ａの上側開口部の面積はスルーホール３０ａの下側開口部の面積より大きくなっており、それによって、スルーホール３０ａ内の導電性材料の第１の拡散層コンタクトプラグＤＣ１との接続面の面積が第１のシリコンピラー１４Ａの上面の面積より大きくなっている。 （もっと読む）

【課題】短いゲート長を加工可能にする半導体装置の製造方法を提供すること。
【解決手段】半導体装置の製造方法の一形態は、シリコン基板２上にシリコン酸化膜３４を形成し、酸化膜３４上に所定幅Ｔ１を有する多結晶シリコン膜３５ａを形成し、少なくとも多結晶シリコン膜３５ａの両側部を酸化し、所定幅Ｔ１よりも狭い幅を有する酸化膜３４の部分を多結晶シリコン膜３５ａの下に残すように、酸化膜３４を、多結晶シリコン膜３５ａの酸化された部分と共にエッチングし、酸化された部分がエッチングされた多結晶シリコン膜３５ａをマスクとして、多結晶シリコン膜３５ａの両側のシリコン基板２の部分に不純物をイオン注入し、多結晶シリコン膜３５ａの両側に側壁絶縁膜１４を形成し、側壁絶縁膜１４が形成された多結晶シリコン膜３５ａをマスクとして、多結晶シリコン膜３５ａの両側のシリコン基板２の部分に不純物をイオン注入する、工程を有する。 （もっと読む）